TimeQuest Timing Analyzer report for soc
Fri Oct 07 16:23:30 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_div[2]'
 14. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'clk_div[2]'
 18. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Recovery: 'clk_div[2]'
 20. Slow 1200mV 85C Model Removal: 'clk_div[2]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div[2]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_48[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'clk_div[2]'
 41. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 43. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Hold: 'clk_div[2]'
 45. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Recovery: 'clk_div[2]'
 47. Slow 1200mV 0C Model Removal: 'clk_div[2]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Slow 1200mV 0C Model Metastability Report
 61. Fast 1200mV 0C Model Setup Summary
 62. Fast 1200mV 0C Model Hold Summary
 63. Fast 1200mV 0C Model Recovery Summary
 64. Fast 1200mV 0C Model Removal Summary
 65. Fast 1200mV 0C Model Minimum Pulse Width Summary
 66. Fast 1200mV 0C Model Setup: 'clk_div[2]'
 67. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 68. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 70. Fast 1200mV 0C Model Hold: 'clk_div[2]'
 71. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Recovery: 'clk_div[2]'
 73. Fast 1200mV 0C Model Removal: 'clk_div[2]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Fast 1200mV 0C Model Metastability Report
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Board Trace Model Assignments
 93. Input Transition Times
 94. Signal Integrity Metrics (Slow 1200mv 0c Model)
 95. Signal Integrity Metrics (Slow 1200mv 85c Model)
 96. Signal Integrity Metrics (Fast 1200mv 0c Model)
 97. Setup Transfers
 98. Hold Transfers
 99. Recovery Transfers
100. Removal Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; soc                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10E22C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; soc.sdc       ; OK     ; Fri Oct 07 16:23:26 2016 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+-----------+--------+------------+--------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise   ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+--------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------------+--------------------------------------------------------+
; clk_div[2]                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                      ; { clk_div[2] }                                         ;
; CLOCK_48[0]                                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                      ; { CLOCK_48[0] }                                        ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; Generated ; 1.500  ; 666.67 MHz ; 0.000  ; 0.750 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_48[0] ; pll|altpll_component|auto_generated|pll1|inclk[0]    ; { pll|altpll_component|auto_generated|pll1|clk[1] }    ;
; pll|altpll_component|auto_generated|pll1|clk[2]    ; Generated ; 1.500  ; 666.67 MHz ; -0.120 ; 0.630 ; 50.00      ; 3         ; 2           ; -28.9 ;        ;           ;            ; false    ; CLOCK_48[0] ; pll|altpll_component|auto_generated|pll1|inclk[0]    ; { pll|altpll_component|auto_generated|pll1|clk[2] }    ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1.523  ; 656.6 MHz  ; 0.000  ; 0.761 ; 50.00      ; 32        ; 21          ;       ;        ;           ;            ; false    ; CLOCK_48[0] ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+------------+--------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 70.2 MHz   ; 70.2 MHz        ; clk_div[2]                                         ;      ;
; 148.17 MHz ; 148.17 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 348.68 MHz ; 348.68 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1]    ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk_div[2]                                         ; -13.245 ; -3742.856     ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -5.226  ; -198.429      ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -5.009  ; -24.328       ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.140 ; -0.341        ;
; clk_div[2]                                         ; 0.431  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.453  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk_div[2] ; -3.543 ; -563.867         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; clk_div[2] ; 2.742 ; 0.000            ;
+------------+-------+------------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_div[2]                                         ; -3.201 ; -688.389      ;
; CLOCK_48[0]                                        ; -3.000 ; -3.000        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -2.678 ; -86.228       ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.987 ; -14.805       ;
+----------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div[2]'                                                                                                              ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.245 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.191     ; 14.055     ;
; -13.243 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.600     ;
; -13.228 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.145     ; 14.084     ;
; -13.226 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.402      ; 14.629     ;
; -13.039 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.340      ; 14.380     ;
; -13.029 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.386     ;
; -13.029 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.386     ;
; -13.022 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.386      ; 14.409     ;
; -13.012 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.402      ; 14.415     ;
; -13.012 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.402      ; 14.415     ;
; -12.992 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.111     ; 13.882     ;
; -12.975 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 13.911     ;
; -12.973 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.191     ; 13.783     ;
; -12.971 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.328     ;
; -12.954 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.185     ; 13.770     ;
; -12.953 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.150     ; 13.804     ;
; -12.952 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.362      ; 14.315     ;
; -12.951 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.349     ;
; -12.946 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.180     ; 13.767     ;
; -12.944 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 14.312     ;
; -12.936 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.180     ; 13.757     ;
; -12.934 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 14.302     ;
; -12.925 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.185     ; 13.741     ;
; -12.923 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.362      ; 14.286     ;
; -12.918 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.150     ; 13.769     ;
; -12.916 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.314     ;
; -12.903 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.170     ; 13.734     ;
; -12.901 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.377      ; 14.279     ;
; -12.896 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.113     ; 13.784     ;
; -12.894 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.434      ; 14.329     ;
; -12.891 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.150     ; 13.742     ;
; -12.889 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.287     ;
; -12.888 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 14.228     ;
; -12.886 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.144     ; 13.743     ;
; -12.884 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.403      ; 14.288     ;
; -12.879 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.141     ; 13.739     ;
; -12.877 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.406      ; 14.284     ;
; -12.871 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.228     ;
; -12.871 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.385      ; 14.257     ;
; -12.868 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.138     ; 13.731     ;
; -12.866 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.409      ; 14.276     ;
; -12.861 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 14.201     ;
; -12.860 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.127     ; 13.734     ;
; -12.858 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.357      ; 14.216     ;
; -12.858 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.420      ; 14.279     ;
; -12.854 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.402      ; 14.257     ;
; -12.852 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.185     ; 13.668     ;
; -12.850 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.362      ; 14.213     ;
; -12.844 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.385      ; 14.230     ;
; -12.842 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.125     ; 13.718     ;
; -12.841 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.403      ; 14.245     ;
; -12.840 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 13.740     ;
; -12.840 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.422      ; 14.263     ;
; -12.838 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.446      ; 14.285     ;
; -12.836 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.189     ; 13.648     ;
; -12.834 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.358      ; 14.193     ;
; -12.831 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.150     ; 13.682     ;
; -12.830 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.189     ; 13.642     ;
; -12.829 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.227     ;
; -12.828 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.098     ; 13.731     ;
; -12.828 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.358      ; 14.187     ;
; -12.826 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.449      ; 14.276     ;
; -12.821 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.150     ; 13.672     ;
; -12.820 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.127     ; 13.694     ;
; -12.819 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.217     ;
; -12.818 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.420      ; 14.239     ;
; -12.808 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.144     ; 13.665     ;
; -12.807 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.360      ; 14.168     ;
; -12.806 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.403      ; 14.210     ;
; -12.795 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.150     ; 13.646     ;
; -12.793 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.191     ;
; -12.790 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.406      ; 14.197     ;
; -12.776 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.170     ; 13.607     ;
; -12.774 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.377      ; 14.152     ;
; -12.767 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.340      ; 14.108     ;
; -12.763 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.357      ; 14.121     ;
; -12.761 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 13.629     ;
; -12.759 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.414      ; 14.174     ;
; -12.758 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.115     ;
; -12.757 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.356      ; 14.114     ;
; -12.748 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.346      ; 14.095     ;
; -12.747 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.381      ; 14.129     ;
; -12.746 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.403      ; 14.150     ;
; -12.740 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.351      ; 14.092     ;
; -12.739 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.362      ; 14.102     ;
; -12.738 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.357      ; 14.096     ;
; -12.738 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.362      ; 14.101     ;
; -12.738 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.136     ;
; -12.737 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.360      ; 14.098     ;
; -12.737 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.397      ; 14.135     ;
; -12.734 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.127     ; 13.608     ;
; -12.732 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.420      ; 14.153     ;
; -12.731 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 14.099     ;
; -12.730 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.351      ; 14.082     ;
; -12.730 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 14.098     ;
; -12.721 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.403      ; 14.125     ;
; -12.721 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 14.089     ;
; -12.720 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.406      ; 14.127     ;
; -12.720 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 14.088     ;
; -12.719 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.346      ; 14.066     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                     ;
+--------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -5.226 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.241      ; 7.038      ;
; -5.207 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 7.041      ;
; -5.207 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.241      ; 7.019      ;
; -5.202 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 7.012      ;
; -5.183 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 7.015      ;
; -5.183 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.993      ;
; -5.154 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.246      ; 6.971      ;
; -5.151 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.985      ;
; -5.137 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.971      ;
; -5.135 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.974      ;
; -5.135 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.246      ; 6.952      ;
; -5.127 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.959      ;
; -5.113 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.945      ;
; -5.109 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.944      ;
; -5.088 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.922      ;
; -5.085 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.262      ; 6.918      ;
; -5.079 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.918      ;
; -5.065 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.904      ;
; -5.064 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.896      ;
; -5.046 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.848      ;
; -5.037 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.269      ; 6.877      ;
; -5.030 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.829      ;
; -5.027 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 6.851      ;
; -5.027 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.829      ;
; -5.026 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.860      ;
; -5.016 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.855      ;
; -5.011 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.832      ;
; -5.011 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.810      ;
; -5.002 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.834      ;
; -4.997 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.241      ; 6.809      ;
; -4.973 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.783      ;
; -4.971 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 6.795      ;
; -4.957 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.792      ;
; -4.957 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 6.781      ;
; -4.955 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.776      ;
; -4.954 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.793      ;
; -4.949 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.265      ; 6.785      ;
; -4.948 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.244      ; 6.763      ;
; -4.941 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.762      ;
; -4.933 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.262      ; 6.766      ;
; -4.929 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.245      ; 6.745      ;
; -4.929 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 6.754      ;
; -4.929 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.266      ; 6.766      ;
; -4.929 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.244      ; 6.744      ;
; -4.925 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.246      ; 6.742      ;
; -4.925 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.759      ;
; -4.922 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.246      ; 6.739      ;
; -4.918 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.728      ;
; -4.913 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.251      ; 6.735      ;
; -4.910 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.245      ; 6.726      ;
; -4.910 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.748      ;
; -4.910 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.245      ; 6.726      ;
; -4.908 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 6.732      ;
; -4.903 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.245      ; 6.719      ;
; -4.903 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.742      ;
; -4.903 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.246      ; 6.720      ;
; -4.899 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.731      ;
; -4.899 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.709      ;
; -4.892 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.713      ;
; -4.891 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.729      ;
; -4.891 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.245      ; 6.707      ;
; -4.888 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.241      ; 6.700      ;
; -4.885 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.269      ; 6.725      ;
; -4.884 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.722      ;
; -4.884 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.245      ; 6.700      ;
; -4.877 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.270      ; 6.718      ;
; -4.873 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.266      ; 6.710      ;
; -4.864 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.674      ;
; -4.859 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.244      ; 6.674      ;
; -4.859 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.266      ; 6.696      ;
; -4.856 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.690      ;
; -4.854 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.692      ;
; -4.852 ; vga:vga|v_cnt[3]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.686      ;
; -4.847 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.686      ;
; -4.846 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 6.670      ;
; -4.843 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.675      ;
; -4.840 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.266      ; 6.677      ;
; -4.840 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.244      ; 6.655      ;
; -4.840 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.678      ;
; -4.835 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.259      ; 6.665      ;
; -4.835 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.673      ;
; -4.833 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.672      ;
; -4.832 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.664      ;
; -4.831 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.669      ;
; -4.830 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.651      ;
; -4.829 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.661      ;
; -4.828 ; vga:vga|v_cnt[3]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.261      ; 6.660      ;
; -4.828 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.666      ;
; -4.821 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.659      ;
; -4.817 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.619      ;
; -4.816 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.246      ; 6.633      ;
; -4.816 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.281      ; 6.668      ;
; -4.816 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.259      ; 6.646      ;
; -4.814 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.267      ; 6.652      ;
; -4.812 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.268      ; 6.651      ;
; -4.810 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.266      ; 6.647      ;
; -4.805 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.640      ;
; -4.805 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.269      ; 6.645      ;
; -4.801 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.600      ;
; -4.801 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.262      ; 6.634      ;
+--------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                       ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -5.009 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 2.255      ;
; -5.007 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 2.253      ;
; -4.983 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 2.229      ;
; -4.971 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 2.217      ;
; -4.969 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 2.215      ;
; -4.692 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 1.938      ;
; -4.665 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 1.911      ;
; -4.663 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.195     ; 1.909      ;
; -1.368 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.788      ;
; -1.368 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.788      ;
; -1.359 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.779      ;
; -1.359 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.779      ;
; -1.338 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.758      ;
; -1.330 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.750      ;
; -1.330 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.750      ;
; -1.330 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.750      ;
; -1.330 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.750      ;
; -1.330 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.750      ;
; -1.329 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.749      ;
; -1.316 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.736      ;
; -1.316 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.736      ;
; -1.316 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.736      ;
; -1.307 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.727      ;
; -1.286 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.706      ;
; -1.264 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.684      ;
; -1.187 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.607      ;
; -1.187 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.607      ;
; -1.187 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.607      ;
; -1.187 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.607      ;
; -1.187 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.607      ;
; -1.178 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.598      ;
; -1.178 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.598      ;
; -1.178 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.598      ;
; -1.178 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.598      ;
; -1.178 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.598      ;
; -1.167 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.587      ;
; -1.167 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.587      ;
; -1.167 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.587      ;
; -1.167 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.587      ;
; -1.167 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.587      ;
; -1.153 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.573      ;
; -1.149 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.569      ;
; -1.146 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.566      ;
; -1.146 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.566      ;
; -1.146 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.566      ;
; -1.146 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.566      ;
; -1.146 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.566      ;
; -1.036 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.456      ;
; -1.036 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.456      ;
; -1.021 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.441      ;
; -1.021 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.441      ;
; -1.021 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.441      ;
; -1.021 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.441      ;
; -1.021 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.441      ;
; -1.006 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.426      ;
; -0.984 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.404      ;
; -0.981 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.401      ;
; -0.977 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.397      ;
; -0.977 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.397      ;
; -0.973 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.393      ;
; -0.881 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.301      ;
; -0.855 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.275      ;
; -0.855 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.275      ;
; -0.855 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.275      ;
; -0.855 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.275      ;
; -0.855 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.275      ;
; -0.836 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.256      ;
; -0.833 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.253      ;
; -0.742 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.162      ;
; -0.738 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.158      ;
; -0.729 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.149      ;
; -0.729 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.149      ;
; -0.729 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.149      ;
; -0.729 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.149      ;
; -0.729 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.149      ;
; -0.719 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.139      ;
; -0.717 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.137      ;
; -0.714 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.134      ;
; -0.521 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.941      ;
; -0.404 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.824      ;
; -0.361 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.949      ;
; -0.355 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.943      ;
; -0.355 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.943      ;
; -0.286 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.874      ;
; -0.281 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.869      ;
; -0.281 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.869      ;
; -0.270 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.858      ;
; -0.230 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.114     ; 0.818      ;
; -0.029 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.449      ;
; 0.079  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.341      ;
; 0.080  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.340      ;
; 0.082  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.338      ;
; 0.102  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.318      ;
; 0.117  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.303      ;
; 0.212  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.208      ;
; 0.513  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 0.907      ;
; 0.515  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 0.905      ;
; 0.562  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 0.858      ;
; 0.562  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 0.858      ;
; 0.562  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 0.858      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.140 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.746      ;
; -0.122 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.764      ;
; -0.069 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.817      ;
; -0.068 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.818      ;
; -0.064 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.822      ;
; 0.014  ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.900      ;
; 0.015  ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.901      ;
; 0.020  ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.313      ; 0.906      ;
; 0.453  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.492  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.785      ;
; 0.493  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.786      ;
; 0.516  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.809      ;
; 0.743  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.036      ;
; 0.757  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.050      ;
; 0.772  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.065      ;
; 0.772  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.065      ;
; 0.782  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.075      ;
; 0.788  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.081      ;
; 0.793  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.086      ;
; 0.794  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.087      ;
; 0.830  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.123      ;
; 0.849  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.142      ;
; 1.040  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.333      ;
; 1.067  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.360      ;
; 1.109  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.402      ;
; 1.116  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.409      ;
; 1.125  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.418      ;
; 1.134  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.428      ;
; 1.144  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.437      ;
; 1.256  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.549      ;
; 1.265  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.558      ;
; 1.265  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.558      ;
; 1.274  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.567      ;
; 1.330  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.623      ;
; 1.449  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.742      ;
; 1.462  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.755      ;
; 1.493  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.786      ;
; 1.507  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.800      ;
; 1.508  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.801      ;
; 1.514  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.807      ;
; 1.516  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.809      ;
; 1.516  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.809      ;
; 1.518  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.811      ;
; 1.520  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.813      ;
; 1.566  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.859      ;
; 1.568  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.861      ;
; 1.611  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.904      ;
; 1.613  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.906      ;
; 1.636  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.929      ;
; 1.644  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.937      ;
; 1.644  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.937      ;
; 1.645  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.938      ;
; 1.647  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.940      ;
; 1.654  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.947      ;
; 1.753  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.046      ;
; 1.755  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.048      ;
; 1.757  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.050      ;
; 1.772  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.065      ;
; 1.774  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.067      ;
; 1.776  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.069      ;
; 1.847  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.140      ;
; 1.850  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.143      ;
; 2.009  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.302      ;
; 2.009  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.302      ;
; 2.009  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.302      ;
; 2.009  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.302      ;
; 2.145  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.438      ;
; 2.145  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.438      ;
; 2.145  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.438      ;
; 2.145  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.438      ;
; 2.145  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.438      ;
; 2.185  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.478      ;
; 2.188  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.481      ;
; 2.190  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.483      ;
; 2.272  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.565      ;
; 2.272  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.565      ;
; 2.272  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.565      ;
; 2.272  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.565      ;
; 2.272  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.565      ;
; 2.312  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.605      ;
; 2.312  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.605      ;
; 2.349  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.642      ;
; 2.349  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.642      ;
; 2.349  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.642      ;
; 2.414  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.707      ;
; 2.414  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.707      ;
; 2.414  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.707      ;
; 2.414  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.707      ;
; 2.414  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 2.707      ;
; 3.941  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.623     ; 1.630      ;
; 4.080  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.623     ; 1.769      ;
; 4.094  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.623     ; 1.783      ;
; 4.198  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.623     ; 1.887      ;
; 4.273  ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.622     ; 1.963      ;
; 4.351  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.623     ; 2.040      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div[2]'                                                                                                                                                                                      ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; T80s:T80s|T80:u0|Halt_FF     ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 0.746      ;
; 0.431 ; T80s:T80s|T80:u0|Alternate   ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 0.746      ;
; 0.434 ; T80s:T80s|T80:u0|ISet[1]     ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; T80s:T80s|T80:u0|IntE_FF2    ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.099      ; 0.746      ;
; 0.452 ; T80s:T80s|T80:u0|ISet[0]     ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; T80s:T80s|T80:u0|MCycle[0]   ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; T80s:T80s|T80:u0|MCycle[2]   ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|TState[1]   ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|XY_Ind      ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|TState[2]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|BTR_r       ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|MCycle[1]   ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.758      ;
; 0.468 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.570      ; 1.250      ;
; 0.536 ; T80s:T80s|T80:u0|ACC[3]      ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.829      ;
; 0.549 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.842      ;
; 0.700 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|I[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.587      ; 1.499      ;
; 0.726 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.018      ;
; 0.730 ; T80s:T80s|T80:u0|F[6]        ; T80s:T80s|T80:u0|Fp[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.024      ;
; 0.732 ; T80s:T80s|T80:u0|F[4]        ; T80s:T80s|T80:u0|Fp[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.026      ;
; 0.733 ; T80s:T80s|T80:u0|ACC[0]      ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.025      ;
; 0.743 ; cpu_reset_cnt[3]             ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.038      ;
; 0.743 ; cpu_reset_cnt[1]             ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.038      ;
; 0.743 ; T80s:T80s|T80:u0|Ap[0]       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.035      ;
; 0.745 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.040      ;
; 0.745 ; T80s:T80s|T80:u0|Ap[3]       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; T80s:T80s|T80:u0|Ap[2]       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; cpu_reset_cnt[7]             ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.042      ;
; 0.747 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.042      ;
; 0.748 ; T80s:T80s|T80:u0|F[7]        ; T80s:T80s|T80:u0|Fp[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.042      ;
; 0.764 ; T80s:T80s|T80:u0|R[1]        ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.059      ;
; 0.769 ; T80s:T80s|T80:u0|F[0]        ; T80s:T80s|T80:u0|Fp[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.062      ;
; 0.779 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.074      ;
; 0.782 ; T80s:T80s|T80:u0|F[1]        ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 1.055      ;
; 0.789 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.082      ;
; 0.792 ; T80s:T80s|T80:u0|DO[1]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.457      ; 1.503      ;
; 0.810 ; T80s:T80s|T80:u0|I[0]        ; T80s:T80s|T80:u0|A[8]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.145      ; 1.167      ;
; 0.816 ; T80s:T80s|T80:u0|DO[3]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.459      ; 1.529      ;
; 0.818 ; T80s:T80s|T80:u0|TState[1]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.111      ;
; 0.836 ; T80s:T80s|T80:u0|ACC[2]      ; T80s:T80s|T80:u0|I[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.588      ; 1.636      ;
; 0.852 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.144      ;
; 0.854 ; T80s:T80s|T80:u0|ISet[0]     ; T80s:T80s|T80:u0|MCycles[1]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.148      ;
; 0.856 ; T80s:T80s|T80:u0|ACC[5]      ; T80s:T80s|T80:u0|I[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.149      ;
; 0.872 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.165      ;
; 0.931 ; T80s:T80s|T80:u0|A[4]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.215      ;
; 0.935 ; T80s:T80s|T80:u0|ACC[6]      ; T80s:T80s|T80:u0|I[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.546      ; 1.693      ;
; 0.944 ; T80s:T80s|T80:u0|Ap[1]       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.236      ;
; 0.945 ; cpu_reset_cnt[5]             ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.240      ;
; 0.952 ; T80s:T80s|T80:u0|A[5]        ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.031      ; 1.237      ;
; 0.964 ; cpu_reset_cnt[6]             ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.259      ;
; 0.980 ; T80s:T80s|T80:u0|A[5]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.264      ;
; 0.983 ; T80s:T80s|T80:u0|A[6]        ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.487      ; 1.724      ;
; 0.986 ; T80s:T80s|T80:u0|ACC[1]      ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.278      ;
; 0.988 ; T80s:T80s|T80:u0|ACC[2]      ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.280      ;
; 0.998 ; T80s:T80s|T80:u0|A[4]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.007      ; 1.259      ;
; 1.010 ; T80s:T80s|T80:u0|A[5]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.007      ; 1.271      ;
; 1.017 ; T80s:T80s|T80:u0|DO[3]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.469      ; 1.740      ;
; 1.052 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.344      ;
; 1.058 ; T80s:T80s|T80:u0|ACC[6]      ; T80s:T80s|T80:u0|Ap[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.621      ; 1.891      ;
; 1.058 ; T80s:T80s|T80:u0|ACC[0]      ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.350      ;
; 1.097 ; cpu_reset_cnt[1]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.392      ;
; 1.098 ; cpu_reset_cnt[3]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.393      ;
; 1.099 ; T80s:T80s|T80:u0|I[6]        ; T80s:T80s|T80:u0|A[14]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.349     ; 0.962      ;
; 1.104 ; T80s:T80s|T80:u0|I[4]        ; T80s:T80s|T80:u0|A[12]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.356     ; 0.960      ;
; 1.106 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.401      ;
; 1.108 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.403      ;
; 1.111 ; T80s:T80s|T80:u0|MCycle[0]   ; T80s:T80s|T80:u0|Pre_XY_F_M[0]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.620      ; 1.943      ;
; 1.115 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.410      ;
; 1.117 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.412      ;
; 1.118 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; T80s:T80s|T80:u0|R[1]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.411      ;
; 1.121 ; T80s:T80s|T80:u0|IR[5]       ; T80s:T80s|T80:u0|XY_State[0]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.924      ;
; 1.123 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.418      ;
; 1.124 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|A[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.927      ;
; 1.126 ; T80s:T80s|T80:u0|MCycle[2]   ; T80s:T80s|T80:u0|Pre_XY_F_M[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.620      ; 1.958      ;
; 1.126 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.420      ;
; 1.129 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|A[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.932      ;
; 1.132 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.083      ; 1.427      ;
; 1.135 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.429      ;
; 1.137 ; T80s:T80s|T80:u0|IR[5]       ; T80s:T80s|T80:u0|XY_State[1]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.940      ;
; 1.141 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|I[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 1.906      ;
; 1.142 ; T80s:T80s|T80:u0|MCycle[1]   ; T80s:T80s|T80:u0|Pre_XY_F_M[1]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.616      ; 1.970      ;
; 1.142 ; T80s:T80s|T80:u0|PreserveC_r ; T80s:T80s|T80:u0|F[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.435      ;
; 1.147 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|A[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.950      ;
; 1.148 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.440      ;
; 1.153 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|A[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.956      ;
; 1.169 ; T80s:T80s|T80:u0|Ap[4]       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 1.461      ;
; 1.178 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|A[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.591      ; 1.981      ;
; 1.187 ; T80s:T80s|T80:u0|DO[6]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.446      ; 1.887      ;
; 1.188 ; T80s:T80s|T80:u0|ACC[1]      ; T80s:T80s|T80:u0|I[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.627      ; 2.027      ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                     ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.453 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|video_counter[13] ; vga:vga|video_counter[13]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.752 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.045      ;
; 0.753 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.046      ;
; 0.755 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.047      ;
; 0.761 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.763 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.768 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.061      ;
; 0.770 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.064      ;
; 0.772 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.777 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.070      ;
; 0.795 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.087      ;
; 0.800 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.093      ;
; 0.846 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 1.503      ;
; 0.890 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 1.547      ;
; 0.990 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 1.650      ;
; 1.051 ; vga:vga|h_cnt[8]          ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.343      ;
; 1.054 ; vga:vga|v_cnt[9]          ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.346      ;
; 1.068 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 1.728      ;
; 1.100 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 1.760      ;
; 1.112 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.791      ;
; 1.114 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.407      ;
; 1.116 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.123 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.416      ;
; 1.123 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.416      ;
; 1.124 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.416      ;
; 1.125 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.131 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.424      ;
; 1.133 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.425      ;
; 1.133 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.425      ;
; 1.134 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.138 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.431      ;
; 1.142 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.434      ;
; 1.147 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.440      ;
; 1.171 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.850      ;
; 1.172 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.464      ;
; 1.172 ; vga:vga|h_cnt[9]          ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.464      ;
; 1.173 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.466      ;
; 1.186 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.425      ; 1.865      ;
; 1.186 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.402      ; 1.842      ;
; 1.200 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.869      ;
; 1.201 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.400      ; 1.855      ;
; 1.202 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.861      ;
; 1.210 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.400      ; 1.864      ;
; 1.214 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.881      ;
; 1.228 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.405      ; 1.887      ;
; 1.231 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.401      ; 1.886      ;
; 1.238 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.531      ;
; 1.244 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.401      ; 1.899      ;
; 1.247 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.539      ;
; 1.252 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.930      ;
; 1.254 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.415      ; 1.923      ;
; 1.254 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.547      ;
; 1.254 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.547      ;
; 1.256 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.402      ; 1.912      ;
; 1.256 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.935      ;
; 1.258 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.925      ;
; 1.258 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.262 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.555      ;
; 1.264 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.556      ;
; 1.264 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.556      ;
; 1.265 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.267 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.271 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.564      ;
; 1.273 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.565      ;
; 1.274 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.402      ; 1.930      ;
; 1.278 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.571      ;
; 1.282 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.574      ;
; 1.286 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.578      ;
; 1.287 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.580      ;
; 1.290 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.402      ; 1.946      ;
; 1.292 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 1.969      ;
; 1.295 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.976      ;
; 1.298 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.965      ;
; 1.322 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 2.011      ;
; 1.323 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 2.012      ;
; 1.331 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.408      ; 1.993      ;
; 1.347 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 2.038      ;
; 1.359 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 2.019      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div[2]'                                                                                   ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[10]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.407      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.135     ; 4.409      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[12]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.407      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[14]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.135     ; 4.409      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.543 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.404      ;
; -3.542 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 4.404      ;
; -3.542 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.138     ; 4.405      ;
; -3.542 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.138     ; 4.405      ;
; -3.542 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 4.404      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.134     ; 4.406      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 4.407      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 4.407      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 4.407      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.134     ; 4.406      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 4.407      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.423      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.423      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.423      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.134     ; 4.406      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.423      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.423      ;
; -3.539 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.423      ;
; -3.538 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.422      ;
; -3.538 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PreserveC_r ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.422      ;
; -3.538 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.422      ;
; -3.538 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Arith16_r   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.422      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[4]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[3]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.385      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.536 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.153     ; 4.384      ;
; -3.535 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.384      ;
; -3.535 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.158     ; 4.378      ;
; -3.535 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.384      ;
; -3.535 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[6]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.384      ;
; -3.535 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.152     ; 4.384      ;
; -3.535 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.158     ; 4.378      ;
; -3.532 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[15]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.146     ; 4.387      ;
; -3.532 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[13]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.146     ; 4.387      ;
; -3.531 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.145     ; 4.387      ;
; -3.531 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.145     ; 4.387      ;
; -3.528 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.114     ; 4.415      ;
; -3.528 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.114     ; 4.415      ;
; -3.521 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 4.383      ;
; -3.521 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 4.383      ;
; -3.516 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.424      ;
; -3.516 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[3]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.424      ;
; -3.516 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.424      ;
; -3.516 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.424      ;
; -3.516 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.424      ;
; -3.516 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.424      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[1]  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.110     ; 4.399      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[0]     ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.110     ; 4.399      ;
; -3.368 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.252      ;
; -3.368 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.252      ;
; -3.368 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.252      ;
; -3.368 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.252      ;
; -3.368 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.252      ;
; -3.368 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.252      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.134     ; 4.234      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.134     ; 4.234      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[10]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.231      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.135     ; 4.233      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[12]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.231      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[14]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.135     ; 4.233      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.117     ; 4.251      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 4.229      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|BTR_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.140     ; 4.228      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|MCycle[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.138     ; 4.230      ;
; -3.367 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|MCycle[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.138     ; 4.230      ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div[2]'                                                                                        ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.742 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.600      ; 3.554      ;
; 2.752 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.589      ; 3.553      ;
; 2.752 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.585      ; 3.549      ;
; 2.754 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.590      ; 3.556      ;
; 2.758 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.569      ; 3.539      ;
; 2.758 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.569      ; 3.539      ;
; 2.763 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.590      ; 3.565      ;
; 2.763 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.590      ; 3.565      ;
; 2.765 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.573      ; 3.550      ;
; 2.765 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.577      ; 3.554      ;
; 2.765 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.577      ; 3.554      ;
; 2.765 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.577      ; 3.554      ;
; 2.765 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.577      ; 3.554      ;
; 2.765 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.586      ; 3.563      ;
; 2.766 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.583      ; 3.561      ;
; 2.766 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.583      ; 3.561      ;
; 2.766 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.583      ; 3.561      ;
; 2.766 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.583      ; 3.561      ;
; 2.766 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.583      ; 3.561      ;
; 2.767 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.585      ; 3.564      ;
; 2.767 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.585      ; 3.564      ;
; 2.767 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.564      ; 3.543      ;
; 2.767 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.564      ; 3.543      ;
; 2.767 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.564      ; 3.543      ;
; 2.768 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.548      ;
; 2.768 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.548      ;
; 2.768 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.548      ;
; 2.768 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.548      ;
; 2.768 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.548      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.542      ; 3.524      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.543      ; 3.525      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.542      ; 3.524      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.539      ; 3.521      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.539      ; 3.521      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.539      ; 3.521      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.540      ; 3.522      ;
; 2.770 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.540      ; 3.522      ;
; 2.780 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.562      ; 3.554      ;
; 2.780 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.562      ; 3.554      ;
; 2.780 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.562      ; 3.554      ;
; 2.780 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.562      ; 3.554      ;
; 2.780 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.562      ; 3.554      ;
; 2.780 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.562      ; 3.554      ;
; 2.781 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.546      ;
; 2.781 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.546      ;
; 2.781 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.546      ;
; 2.781 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.546      ;
; 2.796 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.537      ; 3.545      ;
; 2.796 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.548      ; 3.556      ;
; 2.796 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.548      ; 3.556      ;
; 2.798 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.540      ;
; 2.798 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.540      ;
; 2.798 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.540      ;
; 2.798 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.540      ;
; 2.800 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.527      ; 3.539      ;
; 2.800 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.527      ; 3.539      ;
; 2.800 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.527      ; 3.539      ;
; 2.800 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.527      ; 3.539      ;
; 2.800 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.513      ; 3.525      ;
; 2.801 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.516      ; 3.529      ;
; 2.802 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.548      ; 3.562      ;
; 2.803 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.540      ; 3.555      ;
; 2.803 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.540      ; 3.555      ;
; 2.804 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.509      ; 3.525      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[11]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[9]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[8]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.805 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.535      ; 3.552      ;
; 2.806 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.531      ; 3.549      ;
; 2.806 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.531      ; 3.549      ;
; 2.806 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.548      ;
; 2.806 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.548      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.547      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.807 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.534      ; 3.553      ;
; 2.809 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.543      ; 3.564      ;
; 2.811 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.529      ;
; 2.811 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.529      ;
; 2.819 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.510      ; 3.541      ;
; 2.820 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.510      ; 3.542      ;
; 2.822 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.530      ; 3.564      ;
; 2.822 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.520      ; 3.554      ;
; 2.832 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.520      ; 3.564      ;
; 2.837 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.496      ; 3.545      ;
; 2.837 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.496      ; 3.545      ;
; 2.842 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.495      ; 3.549      ;
; 2.850 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.489      ; 3.551      ;
; 2.850 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.489      ; 3.551      ;
; 2.935 ; cpu_reset_cnt[6] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.600      ; 3.747      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div[2]'                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_we_reg                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_48[0]'                                                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]                                                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; 0.479  ; 0.699        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; 0.480  ; 0.700        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; 0.480  ; 0.700        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; 0.481  ; 0.701        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.618  ; 0.806        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 5.279 ; 5.439 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.608 ; 3.857 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 3.886 ; 4.078 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 5.265 ; 5.439 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 3.550 ; 3.767 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 5.279 ; 5.282 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 4.157 ; 4.259 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.828 ; 3.979 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.684 ; 3.912 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -1.714 ; -1.932 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -2.518 ; -2.729 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -2.231 ; -2.474 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -3.421 ; -3.560 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -2.820 ; -2.978 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -1.714 ; -1.932 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -1.718 ; -1.955 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -2.309 ; -2.558 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -2.929 ; -3.124 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 13.178 ; 12.451 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 11.282 ; 10.849 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 13.178 ; 12.451 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.451 ; 11.097 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.203 ; 10.813 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 12.257 ; 11.892 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 10.632 ; 10.310 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 12.807 ; 12.187 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.331 ; 11.077 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 10.795 ; 10.205 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.774  ; 8.612  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.325  ; 8.070  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 9.413  ; 9.137  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 10.795 ; 10.205 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.222  ; 8.150  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 8.985  ; 8.693  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 9.054  ; 8.769  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.989  ; 8.719  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 9.244  ; 9.124  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.175  ; 8.921  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 9.276  ; 9.010  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.162  ; 8.844  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 7.885  ; 7.775  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.189  ; 8.900  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.742  ; 8.463  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 9.798  ; 9.516  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 9.895  ; 9.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 8.125  ; 7.665  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 9.895  ; 9.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 8.122  ; 7.673  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 8.386  ; 7.956  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 8.181  ; 7.722  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 8.719  ; 8.241  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 8.198  ; 7.753  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 8.047  ; 7.884  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 6.632  ; 6.976  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 8.086  ; 7.792  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 6.243  ; 6.013  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 5.137  ; 4.926  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 9.126  ; 8.437  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 6.320  ; 6.085  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 3.014  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.836  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 11.736 ; 10.997 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 11.736 ; 10.997 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 9.549  ; 9.118  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 10.074 ; 9.714  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 11.381 ; 10.741 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 9.326  ; 8.921  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 9.597  ; 9.252  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 10.360 ; 9.856  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 11.381 ; 10.741 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 6.716  ; 6.536  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 10.516 ; 10.197 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 8.463  ; 8.241  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 10.516 ; 10.197 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 7.897  ; 7.709  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 8.387  ; 8.121  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 8.387  ; 8.163  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 9.485  ; 9.140  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 9.614  ; 9.277  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 12.180 ; 11.508 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 9.582  ; 9.213  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 10.275 ; 9.929  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 9.778  ; 9.378  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 9.485  ; 9.148  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 9.503  ; 9.140  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 10.883 ; 10.636 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 7.577  ; 7.466  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.431  ; 8.270  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.000  ; 7.751  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 9.037  ; 8.768  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 10.454 ; 9.870  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 7.894  ; 7.821  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 8.627  ; 8.343  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.700  ; 8.421  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.637  ; 8.373  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 8.881  ; 8.761  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.815  ; 8.567  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.912  ; 8.651  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.803  ; 8.493  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 7.577  ; 7.466  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.829  ; 8.547  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.400  ; 8.128  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 9.413  ; 9.137  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 5.237  ; 5.243  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 6.616  ; 6.313  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 8.404  ; 7.799  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 6.613  ; 6.321  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 6.713  ; 6.399  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 6.675  ; 6.372  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 6.462  ; 6.138  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 6.691  ; 6.403  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 5.535  ; 5.243  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 5.237  ; 5.526  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 6.054  ; 5.718  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 5.608  ; 5.382  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 4.540  ; 4.334  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 8.465  ; 7.785  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 5.682  ; 5.451  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 2.516  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.341  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 7.694  ; 7.341  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 10.534 ; 9.864  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 7.783  ; 7.464  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 7.694  ; 7.341  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 6.945  ; 6.634  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 6.945  ; 6.634  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 7.771  ; 7.518  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 9.322  ; 8.883  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 10.640 ; 9.809  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 6.182  ; 6.005  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 5.997  ; 5.904  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 6.320  ; 6.134  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 8.184  ; 7.956  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 5.997  ; 5.904  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 6.499  ; 6.297  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 7.793  ; 7.573  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 9.347  ; 9.177  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.396 ; 10.218 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.414 ; 10.236 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.747  ; 9.594  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 12.413 ; 11.897 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.747  ; 9.594  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.783  ; 9.630  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.735  ; 9.565  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.735  ; 9.565  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.347  ; 9.177  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.356  ; 9.186  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.356  ; 9.186  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.378  ; 9.208  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.378  ; 9.208  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.378  ; 9.208  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.374  ; 9.204  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.374  ; 9.204  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 8.675  ; 8.505  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.723  ; 9.545  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.741  ; 9.563  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.094  ; 8.941  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 11.742 ; 11.226 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.094  ; 8.941  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.128  ; 8.975  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.047  ; 8.877  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.047  ; 8.877  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.675  ; 8.505  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.683  ; 8.513  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.683  ; 8.513  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.704  ; 8.534  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.704  ; 8.534  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 8.704  ; 8.534  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 8.701  ; 8.531  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 8.701  ; 8.531  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 9.067     ; 9.237     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.049    ; 10.227    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.067    ; 10.245    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.454     ; 9.607     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 11.728    ; 12.244    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.454     ; 9.607     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.490     ; 9.643     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.400     ; 9.570     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.400     ; 9.570     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.067     ; 9.237     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.077     ; 9.247     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.077     ; 9.247     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.100     ; 9.270     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.100     ; 9.270     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.100     ; 9.270     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.095     ; 9.265     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.095     ; 9.265     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 8.326     ; 8.496     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.310     ; 9.488     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.327     ; 9.505     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.733     ; 8.886     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 10.990    ; 11.506    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.733     ; 8.886     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 8.767     ; 8.920     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 8.646     ; 8.816     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 8.646     ; 8.816     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.326     ; 8.496     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.335     ; 8.505     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.335     ; 8.505     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.358     ; 8.528     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.358     ; 8.528     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 8.358     ; 8.528     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 8.352     ; 8.522     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 8.352     ; 8.522     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 74.39 MHz  ; 74.39 MHz       ; clk_div[2]                                         ;      ;
; 159.36 MHz ; 159.36 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 376.08 MHz ; 376.08 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1]    ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk_div[2]                                         ; -12.443 ; -3504.335     ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -4.752  ; -177.563      ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -4.447  ; -20.320       ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.273 ; -0.845        ;
; clk_div[2]                                         ; 0.381  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.401  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_div[2] ; -3.143 ; -497.756        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; clk_div[2] ; 2.456 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_div[2]                                         ; -3.201 ; -688.389      ;
; CLOCK_48[0]                                        ; -3.000 ; -3.000        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -2.678 ; -86.228       ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.987 ; -14.805       ;
+----------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div[2]'                                                                                                               ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.443 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 13.784     ;
; -12.413 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.382      ; 13.797     ;
; -12.409 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.180     ; 13.231     ;
; -12.379 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 13.244     ;
; -12.210 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 13.119     ;
; -12.201 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.324      ; 13.527     ;
; -12.180 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.050     ; 13.132     ;
; -12.179 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 13.520     ;
; -12.171 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.367      ; 13.540     ;
; -12.149 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.382      ; 13.533     ;
; -12.124 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.359      ; 13.485     ;
; -12.117 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.385      ; 13.504     ;
; -12.109 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.386      ; 13.497     ;
; -12.102 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.340      ; 13.444     ;
; -12.098 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 13.439     ;
; -12.097 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 13.438     ;
; -12.090 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.160     ; 12.932     ;
; -12.088 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.382      ; 13.472     ;
; -12.086 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 13.427     ;
; -12.083 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.134     ; 12.951     ;
; -12.078 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.405      ; 13.485     ;
; -12.077 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.426      ; 13.505     ;
; -12.075 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 12.944     ;
; -12.072 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.383      ; 13.457     ;
; -12.068 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.427      ; 13.497     ;
; -12.067 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.382      ; 13.451     ;
; -12.066 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.341      ; 13.409     ;
; -12.064 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.180     ; 12.886     ;
; -12.056 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.382      ; 13.440     ;
; -12.054 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.321      ; 13.377     ;
; -12.054 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 12.919     ;
; -12.053 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.406      ; 13.461     ;
; -12.052 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.338      ; 13.392     ;
; -12.050 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.341      ; 13.393     ;
; -12.044 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.114     ; 12.932     ;
; -12.043 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 12.952     ;
; -12.042 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.396      ; 13.440     ;
; -12.037 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.321      ; 13.360     ;
; -12.035 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.380      ; 13.417     ;
; -12.034 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.377      ; 13.413     ;
; -12.034 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 12.944     ;
; -12.033 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.357      ; 13.392     ;
; -12.032 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.178     ; 12.856     ;
; -12.024 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.364      ; 13.390     ;
; -12.023 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.357      ; 13.382     ;
; -12.022 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.341      ; 13.365     ;
; -12.019 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.418      ; 13.439     ;
; -12.019 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.113     ; 12.908     ;
; -12.018 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.181     ; 12.839     ;
; -12.016 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.178     ; 12.840     ;
; -12.014 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.377      ; 13.393     ;
; -12.008 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.380      ; 13.390     ;
; -12.008 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.123     ; 12.887     ;
; -12.007 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.364      ; 13.373     ;
; -12.002 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.386      ; 13.390     ;
; -12.001 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.341      ; 13.344     ;
; -12.001 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 12.864     ;
; -12.000 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.142     ; 12.860     ;
; -11.999 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.162     ; 12.839     ;
; -11.992 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.384      ; 13.378     ;
; -11.989 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.162     ; 12.829     ;
; -11.985 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 12.886     ;
; -11.980 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.142     ; 12.840     ;
; -11.977 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.340      ; 13.319     ;
; -11.974 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 12.837     ;
; -11.968 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.133     ; 12.837     ;
; -11.967 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.178     ; 12.791     ;
; -11.966 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.377      ; 13.345     ;
; -11.956 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.428      ; 13.386     ;
; -11.953 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.340      ; 13.295     ;
; -11.947 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.383      ; 13.332     ;
; -11.941 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.338      ; 13.281     ;
; -11.938 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.341      ; 13.281     ;
; -11.934 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.380      ; 13.316     ;
; -11.932 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.142     ; 12.792     ;
; -11.923 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.383      ; 13.308     ;
; -11.922 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 12.833     ;
; -11.908 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.384      ; 13.294     ;
; -11.907 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.181     ; 12.728     ;
; -11.906 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.382      ; 13.290     ;
; -11.900 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.139     ; 12.763     ;
; -11.896 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.339      ; 13.237     ;
; -11.895 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.359      ; 13.256     ;
; -11.894 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.341      ; 13.237     ;
; -11.882 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.344      ; 13.228     ;
; -11.878 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.350      ; 13.230     ;
; -11.875 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.370      ; 13.247     ;
; -11.872 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 12.737     ;
; -11.871 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 12.790     ;
; -11.869 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.342      ; 13.213     ;
; -11.867 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.371      ; 13.240     ;
; -11.864 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 12.809     ;
; -11.862 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.180     ; 12.684     ;
; -11.861 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.160     ; 12.703     ;
; -11.860 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.359      ; 13.221     ;
; -11.860 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.178     ; 12.684     ;
; -11.856 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 12.802     ;
; -11.856 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.324      ; 13.182     ;
; -11.855 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.050     ; 12.807     ;
; -11.854 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.342      ; 13.198     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                     ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -4.752 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.548      ;
; -4.739 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.534      ;
; -4.721 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.516      ;
; -4.708 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.502      ;
; -4.707 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.502      ;
; -4.705 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.213      ; 6.480      ;
; -4.697 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 6.497      ;
; -4.694 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.488      ;
; -4.692 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.212      ; 6.466      ;
; -4.690 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.213      ; 6.465      ;
; -4.677 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.212      ; 6.451      ;
; -4.666 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.465      ;
; -4.652 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.451      ;
; -4.650 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.429      ;
; -4.635 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.414      ;
; -4.614 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.409      ;
; -4.601 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.395      ;
; -4.593 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.390      ;
; -4.588 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.224      ; 6.374      ;
; -4.580 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.376      ;
; -4.576 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.361      ;
; -4.573 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.368      ;
; -4.560 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.354      ;
; -4.559 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.358      ;
; -4.557 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.342      ;
; -4.545 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.329      ;
; -4.543 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.328      ;
; -4.541 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.203      ; 6.306      ;
; -4.538 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.339      ;
; -4.531 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.315      ;
; -4.529 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.202      ; 6.293      ;
; -4.526 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.203      ; 6.291      ;
; -4.518 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.317      ;
; -4.514 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.202      ; 6.278      ;
; -4.512 ; vga:vga|h_cnt[2]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.213      ; 6.287      ;
; -4.510 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.236      ; 6.308      ;
; -4.499 ; vga:vga|h_cnt[2]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.212      ; 6.273      ;
; -4.497 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.294      ;
; -4.483 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.280      ;
; -4.468 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.214      ; 6.244      ;
; -4.465 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.264      ;
; -4.465 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.262      ;
; -4.461 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.258      ;
; -4.458 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.236      ; 6.256      ;
; -4.457 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 6.257      ;
; -4.457 ; vga:vga|h_cnt[2]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.236      ;
; -4.455 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.240      ; 6.257      ;
; -4.454 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.249      ;
; -4.453 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.214      ; 6.229      ;
; -4.452 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.236      ; 6.250      ;
; -4.452 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.248      ;
; -4.450 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.235      ;
; -4.448 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.244      ;
; -4.444 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.239      ;
; -4.441 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.235      ;
; -4.438 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.222      ;
; -4.438 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.234      ;
; -4.435 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.231      ;
; -4.434 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.236      ; 6.232      ;
; -4.431 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.225      ;
; -4.429 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.225      ; 6.216      ;
; -4.427 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.230      ; 6.219      ;
; -4.427 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.224      ;
; -4.426 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.225      ;
; -4.425 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.215      ; 6.202      ;
; -4.421 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.218      ;
; -4.421 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.217      ;
; -4.420 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.236      ; 6.218      ;
; -4.418 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.216      ; 6.196      ;
; -4.418 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.214      ; 6.194      ;
; -4.417 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.224      ; 6.203      ;
; -4.413 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.210      ;
; -4.412 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.230      ; 6.204      ;
; -4.412 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.211      ;
; -4.411 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.215      ; 6.188      ;
; -4.410 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.189      ;
; -4.410 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.215      ; 6.187      ;
; -4.409 ; vga:vga|h_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.213      ; 6.184      ;
; -4.409 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.194      ;
; -4.407 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.236      ; 6.205      ;
; -4.407 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.204      ;
; -4.406 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.207      ;
; -4.405 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.217      ;
; -4.403 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.216      ; 6.181      ;
; -4.403 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.214      ; 6.179      ;
; -4.399 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.198      ;
; -4.397 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.181      ;
; -4.396 ; vga:vga|h_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.212      ; 6.170      ;
; -4.396 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.215      ; 6.173      ;
; -4.395 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.174      ;
; -4.391 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.203      ;
; -4.389 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.188      ;
; -4.387 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.218      ; 6.167      ;
; -4.382 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.251      ; 6.195      ;
; -4.376 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.173      ;
; -4.372 ; vga:vga|h_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.218      ; 6.152      ;
; -4.365 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 6.165      ;
; -4.362 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.159      ;
; -4.360 ; vga:vga|h_cnt[0]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.215      ; 6.137      ;
; -4.354 ; vga:vga|h_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.133      ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -4.447 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 2.085      ;
; -4.443 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 2.081      ;
; -4.416 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 2.054      ;
; -4.393 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 2.031      ;
; -4.391 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 2.029      ;
; -4.157 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 1.795      ;
; -4.114 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 1.752      ;
; -4.112 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -2.804     ; 1.750      ;
; -1.159 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.589      ;
; -1.158 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.588      ;
; -1.151 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.581      ;
; -1.150 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.580      ;
; -1.120 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.550      ;
; -1.119 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.549      ;
; -1.100 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.530      ;
; -1.092 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.522      ;
; -1.088 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.518      ;
; -1.086 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.516      ;
; -1.086 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.516      ;
; -1.086 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.516      ;
; -1.086 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.516      ;
; -1.086 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.516      ;
; -1.080 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.510      ;
; -1.061 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.491      ;
; -1.049 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.479      ;
; -0.983 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.413      ;
; -0.983 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.413      ;
; -0.983 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.413      ;
; -0.983 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.413      ;
; -0.983 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.413      ;
; -0.979 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.409      ;
; -0.979 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.409      ;
; -0.979 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.409      ;
; -0.979 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.409      ;
; -0.979 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.409      ;
; -0.978 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.408      ;
; -0.978 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.408      ;
; -0.978 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.408      ;
; -0.978 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.408      ;
; -0.978 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.408      ;
; -0.967 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.397      ;
; -0.964 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.394      ;
; -0.936 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.366      ;
; -0.936 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.366      ;
; -0.936 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.366      ;
; -0.936 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.366      ;
; -0.936 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.366      ;
; -0.867 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.297      ;
; -0.866 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.296      ;
; -0.817 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.247      ;
; -0.817 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.247      ;
; -0.817 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.247      ;
; -0.817 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.247      ;
; -0.817 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.247      ;
; -0.808 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.238      ;
; -0.796 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.226      ;
; -0.794 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.224      ;
; -0.791 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.221      ;
; -0.791 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.221      ;
; -0.788 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.218      ;
; -0.736 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.166      ;
; -0.697 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.127      ;
; -0.695 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.125      ;
; -0.664 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.094      ;
; -0.664 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.094      ;
; -0.664 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.094      ;
; -0.664 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.094      ;
; -0.664 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.094      ;
; -0.571 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.001      ;
; -0.568 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.998      ;
; -0.540 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.970      ;
; -0.538 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.968      ;
; -0.535 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.965      ;
; -0.528 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.958      ;
; -0.528 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.958      ;
; -0.528 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.958      ;
; -0.528 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.958      ;
; -0.528 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.958      ;
; -0.362 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.792      ;
; -0.276 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.706      ;
; -0.147 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.862      ;
; -0.141 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.856      ;
; -0.141 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.856      ;
; -0.087 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.802      ;
; -0.082 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.797      ;
; -0.082 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.797      ;
; -0.055 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.770      ;
; -0.021 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.033      ; 0.736      ;
; 0.123  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.307      ;
; 0.223  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.207      ;
; 0.225  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.205      ;
; 0.226  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.204      ;
; 0.243  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.187      ;
; 0.255  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.175      ;
; 0.338  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.092      ;
; 0.604  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.826      ;
; 0.606  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.824      ;
; 0.660  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.770      ;
; 0.660  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.770      ;
; 0.660  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.770      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                         ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.273 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.669      ;
; -0.249 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.693      ;
; -0.193 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.749      ;
; -0.192 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.750      ;
; -0.187 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.755      ;
; -0.127 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.815      ;
; -0.127 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.815      ;
; -0.122 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.407      ; 0.820      ;
; 0.402  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417  ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.455  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.722      ;
; 0.457  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.724      ;
; 0.476  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.743      ;
; 0.693  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.960      ;
; 0.707  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.974      ;
; 0.718  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.985      ;
; 0.727  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.994      ;
; 0.729  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.996      ;
; 0.734  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.001      ;
; 0.741  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.008      ;
; 0.741  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.008      ;
; 0.771  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.038      ;
; 0.784  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.051      ;
; 0.969  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.236      ;
; 0.977  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.244      ;
; 1.025  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.292      ;
; 1.028  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.295      ;
; 1.040  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.307      ;
; 1.040  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.307      ;
; 1.050  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.317      ;
; 1.055  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.322      ;
; 1.147  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.414      ;
; 1.151  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.418      ;
; 1.162  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.429      ;
; 1.172  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.439      ;
; 1.214  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.481      ;
; 1.309  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.576      ;
; 1.322  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.589      ;
; 1.351  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.618      ;
; 1.365  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.632      ;
; 1.366  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.633      ;
; 1.401  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.668      ;
; 1.403  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.670      ;
; 1.405  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.672      ;
; 1.407  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.674      ;
; 1.421  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.688      ;
; 1.424  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.691      ;
; 1.426  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.693      ;
; 1.467  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.734      ;
; 1.468  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.735      ;
; 1.495  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.762      ;
; 1.499  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.766      ;
; 1.499  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.766      ;
; 1.500  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.767      ;
; 1.510  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.777      ;
; 1.526  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.793      ;
; 1.634  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.901      ;
; 1.639  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.906      ;
; 1.641  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.908      ;
; 1.643  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.910      ;
; 1.656  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.923      ;
; 1.658  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.925      ;
; 1.689  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.956      ;
; 1.721  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.988      ;
; 1.858  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.125      ;
; 1.858  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.125      ;
; 1.858  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.125      ;
; 1.858  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.125      ;
; 1.989  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.256      ;
; 1.989  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.256      ;
; 1.989  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.256      ;
; 1.989  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.256      ;
; 1.989  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.256      ;
; 2.014  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.281      ;
; 2.014  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.281      ;
; 2.019  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.286      ;
; 2.111  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.378      ;
; 2.111  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.378      ;
; 2.111  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.378      ;
; 2.111  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.378      ;
; 2.111  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.378      ;
; 2.126  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.393      ;
; 2.126  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.393      ;
; 2.155  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.422      ;
; 2.155  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.422      ;
; 2.155  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.422      ;
; 2.248  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.515      ;
; 2.248  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.515      ;
; 2.248  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.515      ;
; 2.248  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.515      ;
; 2.248  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.515      ;
; 3.472  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.297     ; 1.470      ;
; 3.613  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.297     ; 1.611      ;
; 3.646  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.297     ; 1.644      ;
; 3.721  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.297     ; 1.719      ;
; 3.765  ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.296     ; 1.764      ;
; 3.883  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.297     ; 1.881      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div[2]'                                                                                                                                                                                       ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; T80s:T80s|T80:u0|Halt_FF     ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; T80s:T80s|T80:u0|Alternate   ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 0.669      ;
; 0.384 ; T80s:T80s|T80:u0|ISet[1]     ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; T80s:T80s|T80:u0|IntE_FF2    ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.090      ; 0.669      ;
; 0.389 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.531      ; 1.115      ;
; 0.401 ; T80s:T80s|T80:u0|ISet[0]     ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|TState[1]   ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|TState[2]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|BTR_r       ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|XY_Ind      ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|MCycle[0]   ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|MCycle[2]   ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|MCycle[1]   ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.684      ;
; 0.502 ; T80s:T80s|T80:u0|ACC[3]      ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.769      ;
; 0.504 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.772      ;
; 0.608 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|I[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.547      ; 1.350      ;
; 0.668 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.935      ;
; 0.674 ; T80s:T80s|T80:u0|F[6]        ; T80s:T80s|T80:u0|Fp[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.943      ;
; 0.676 ; T80s:T80s|T80:u0|ACC[0]      ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.943      ;
; 0.676 ; T80s:T80s|T80:u0|F[4]        ; T80s:T80s|T80:u0|Fp[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.945      ;
; 0.688 ; T80s:T80s|T80:u0|F[7]        ; T80s:T80s|T80:u0|Fp[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.957      ;
; 0.690 ; T80s:T80s|T80:u0|Ap[0]       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.957      ;
; 0.692 ; cpu_reset_cnt[3]             ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.961      ;
; 0.693 ; cpu_reset_cnt[1]             ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; T80s:T80s|T80:u0|Ap[2]       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; T80s:T80s|T80:u0|Ap[3]       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; cpu_reset_cnt[7]             ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.966      ;
; 0.698 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.967      ;
; 0.709 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; T80s:T80s|T80:u0|R[1]        ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; T80s:T80s|T80:u0|F[0]        ; T80s:T80s|T80:u0|Fp[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.979      ;
; 0.713 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.980      ;
; 0.723 ; T80s:T80s|T80:u0|ACC[2]      ; T80s:T80s|T80:u0|I[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.548      ; 1.466      ;
; 0.726 ; T80s:T80s|T80:u0|I[0]        ; T80s:T80s|T80:u0|A[8]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.139      ; 1.060      ;
; 0.727 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.996      ;
; 0.728 ; T80s:T80s|T80:u0|F[1]        ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.050      ; 0.973      ;
; 0.732 ; T80s:T80s|T80:u0|DO[1]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.401      ; 1.363      ;
; 0.737 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.004      ;
; 0.754 ; T80s:T80s|T80:u0|DO[3]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.405      ; 1.389      ;
; 0.766 ; T80s:T80s|T80:u0|TState[1]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.034      ;
; 0.794 ; T80s:T80s|T80:u0|ACC[5]      ; T80s:T80s|T80:u0|I[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.061      ;
; 0.796 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.063      ;
; 0.801 ; T80s:T80s|T80:u0|ISet[0]     ; T80s:T80s|T80:u0|MCycles[1]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.069      ;
; 0.804 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.072      ;
; 0.816 ; T80s:T80s|T80:u0|ACC[6]      ; T80s:T80s|T80:u0|I[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.509      ; 1.520      ;
; 0.859 ; T80s:T80s|T80:u0|Ap[1]       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.126      ;
; 0.864 ; cpu_reset_cnt[5]             ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.133      ;
; 0.869 ; T80s:T80s|T80:u0|ACC[1]      ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.136      ;
; 0.872 ; cpu_reset_cnt[6]             ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.141      ;
; 0.885 ; T80s:T80s|T80:u0|A[4]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.003     ; 1.112      ;
; 0.903 ; T80s:T80s|T80:u0|A[6]        ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.428      ; 1.561      ;
; 0.910 ; T80s:T80s|T80:u0|ACC[2]      ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.177      ;
; 0.913 ; T80s:T80s|T80:u0|A[5]        ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.005     ; 1.138      ;
; 0.928 ; T80s:T80s|T80:u0|ACC[6]      ; T80s:T80s|T80:u0|Ap[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.580      ; 1.703      ;
; 0.933 ; T80s:T80s|T80:u0|DO[3]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.414      ; 1.577      ;
; 0.933 ; T80s:T80s|T80:u0|A[5]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.003     ; 1.160      ;
; 0.945 ; T80s:T80s|T80:u0|A[4]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.024     ; 1.151      ;
; 0.962 ; T80s:T80s|T80:u0|A[5]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.024     ; 1.168      ;
; 0.964 ; T80s:T80s|T80:u0|MCycle[0]   ; T80s:T80s|T80:u0|Pre_XY_F_M[0]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.581      ; 1.740      ;
; 0.976 ; T80s:T80s|T80:u0|MCycle[2]   ; T80s:T80s|T80:u0|Pre_XY_F_M[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.581      ; 1.752      ;
; 0.978 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|A[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.555      ; 1.728      ;
; 0.979 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.246      ;
; 0.984 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|A[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.554      ; 1.733      ;
; 0.984 ; T80s:T80s|T80:u0|IR[5]       ; T80s:T80s|T80:u0|XY_State[0]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 1.732      ;
; 0.985 ; T80s:T80s|T80:u0|MCycle[1]   ; T80s:T80s|T80:u0|Pre_XY_F_M[1]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.580      ; 1.760      ;
; 0.986 ; T80s:T80s|T80:u0|ACC[0]      ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.253      ;
; 0.995 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|A[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.555      ; 1.745      ;
; 0.996 ; T80s:T80s|T80:u0|IR[5]       ; T80s:T80s|T80:u0|XY_State[1]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 1.744      ;
; 0.998 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|I[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.511      ; 1.704      ;
; 1.001 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|A[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.555      ; 1.751      ;
; 1.011 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.280      ;
; 1.014 ; cpu_reset_cnt[3]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.283      ;
; 1.017 ; cpu_reset_cnt[1]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.286      ;
; 1.017 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.286      ;
; 1.022 ; T80s:T80s|T80:u0|I[6]        ; T80s:T80s|T80:u0|A[14]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.328     ; 0.889      ;
; 1.025 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.294      ;
; 1.026 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.295      ;
; 1.026 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|A[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.554      ; 1.775      ;
; 1.027 ; T80s:T80s|T80:u0|I[4]        ; T80s:T80s|T80:u0|A[12]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.334     ; 0.888      ;
; 1.028 ; T80s:T80s|T80:u0|ACC[1]      ; T80s:T80s|T80:u0|I[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.592      ; 1.815      ;
; 1.028 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.295      ;
; 1.031 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.301      ;
; 1.034 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; T80s:T80s|T80:u0|R[1]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.301      ;
; 1.040 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.309      ;
; 1.040 ; T80s:T80s|T80:u0|Ap[4]       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.307      ;
; 1.043 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.310      ;
; 1.047 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.314      ;
; 1.047 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.314      ;
; 1.067 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.334      ;
; 1.069 ; T80s:T80s|T80:u0|PreserveC_r ; T80s:T80s|T80:u0|F[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.337      ;
; 1.095 ; T80s:T80s|T80:u0|DO[6]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.393      ; 1.718      ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.401 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; vga:vga|video_counter[13] ; vga:vga|video_counter[13]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.702 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.969      ;
; 0.704 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.971      ;
; 0.704 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.971      ;
; 0.707 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.711 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.981      ;
; 0.714 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.981      ;
; 0.717 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.720 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.740 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.007      ;
; 0.749 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.016      ;
; 0.778 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.363      ;
; 0.818 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.403      ;
; 0.894 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.483      ;
; 0.962 ; vga:vga|h_cnt[8]          ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.228      ;
; 0.968 ; vga:vga|v_cnt[9]          ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.234      ;
; 0.972 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.561      ;
; 1.001 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.590      ;
; 1.015 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.620      ;
; 1.023 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.290      ;
; 1.029 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.298      ;
; 1.033 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.035 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.302      ;
; 1.037 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.304      ;
; 1.038 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.038 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.038 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.038 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.038 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.041 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.308      ;
; 1.044 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.311      ;
; 1.044 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.311      ;
; 1.046 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.048 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.315      ;
; 1.050 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.317      ;
; 1.059 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.326      ;
; 1.069 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.674      ;
; 1.075 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.659      ;
; 1.077 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.682      ;
; 1.082 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.349      ;
; 1.088 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.355      ;
; 1.089 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.674      ;
; 1.090 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.367      ; 1.687      ;
; 1.097 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.351      ; 1.678      ;
; 1.098 ; vga:vga|h_cnt[9]          ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.364      ;
; 1.101 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.351      ; 1.682      ;
; 1.108 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.699      ;
; 1.116 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.701      ;
; 1.117 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 1.700      ;
; 1.124 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.391      ;
; 1.129 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.131 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.398      ;
; 1.133 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 1.716      ;
; 1.135 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.367      ; 1.732      ;
; 1.135 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.402      ;
; 1.143 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.409      ;
; 1.143 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.410      ;
; 1.144 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.735      ;
; 1.144 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.374      ; 1.748      ;
; 1.145 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.412      ;
; 1.145 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.412      ;
; 1.146 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 1.729      ;
; 1.151 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.418      ;
; 1.153 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 1.756      ;
; 1.155 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.422      ;
; 1.158 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 1.741      ;
; 1.160 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.160 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.160 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.160 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.166 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.433      ;
; 1.166 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.433      ;
; 1.170 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.437      ;
; 1.172 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.439      ;
; 1.178 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.762      ;
; 1.179 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.373      ; 1.782      ;
; 1.181 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.361      ; 1.772      ;
; 1.181 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.448      ;
; 1.186 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.375      ; 1.791      ;
; 1.200 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.789      ;
; 1.214 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 1.825      ;
; 1.215 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 1.826      ;
; 1.222 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 1.811      ;
; 1.231 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.387      ; 1.848      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div[2]'                                                                                    ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -3.143 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.024      ;
; -3.143 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.024      ;
; -3.143 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.024      ;
; -3.143 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.024      ;
; -3.143 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[10]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.122     ; 4.023      ;
; -3.143 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[12]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.122     ; 4.023      ;
; -3.142 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.118     ; 4.026      ;
; -3.142 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[14]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.118     ; 4.026      ;
; -3.142 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 4.038      ;
; -3.142 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PreserveC_r ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 4.038      ;
; -3.142 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 4.038      ;
; -3.142 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Arith16_r   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 4.038      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.022      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.022      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 4.039      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 4.039      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 4.039      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.123     ; 4.020      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.122     ; 4.021      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.122     ; 4.021      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 4.022      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.019      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[3]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.007      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.123     ; 4.020      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 4.039      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 4.039      ;
; -3.141 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 4.039      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.006      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[4]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.006      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[6]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.006      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.136     ; 4.006      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.140 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.137     ; 4.005      ;
; -3.138 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.142     ; 3.998      ;
; -3.138 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.142     ; 3.998      ;
; -3.136 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[15]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.130     ; 4.008      ;
; -3.136 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[13]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.130     ; 4.008      ;
; -3.135 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.129     ; 4.008      ;
; -3.135 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.129     ; 4.008      ;
; -3.128 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.029      ;
; -3.128 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.029      ;
; -3.125 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.003      ;
; -3.125 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 4.003      ;
; -3.121 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.040      ;
; -3.121 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[3]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.040      ;
; -3.121 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.040      ;
; -3.121 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.040      ;
; -3.121 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.040      ;
; -3.121 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.040      ;
; -3.118 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[1]  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.018      ;
; -3.118 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[0]     ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.018      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[10]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.122     ; 3.853      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[12]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.122     ; 3.853      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 3.869      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 3.871      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 3.871      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 3.871      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PreserveC_r ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 3.869      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 3.869      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 3.871      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 3.871      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Fp[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.104     ; 3.871      ;
; -2.973 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|Arith16_r   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.106     ; 3.869      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 3.853      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 3.853      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 3.853      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 3.853      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 3.853      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.121     ; 3.853      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 3.850      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.118     ; 3.856      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[14]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.118     ; 3.856      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 3.850      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|ACC[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.142     ; 3.832      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 3.850      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 3.850      ;
; -2.972 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.124     ; 3.850      ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div[2]'                                                                                         ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.456 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.219      ;
; 2.466 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.557      ; 3.218      ;
; 2.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.215      ;
; 2.470 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.539      ; 3.204      ;
; 2.470 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.539      ; 3.204      ;
; 2.470 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.554      ; 3.219      ;
; 2.478 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.226      ;
; 2.478 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.226      ;
; 2.478 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.226      ;
; 2.478 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.226      ;
; 2.478 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.226      ;
; 2.479 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.555      ; 3.229      ;
; 2.479 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.555      ; 3.229      ;
; 2.479 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.553      ; 3.227      ;
; 2.481 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.543      ; 3.219      ;
; 2.481 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.543      ; 3.219      ;
; 2.481 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.543      ; 3.219      ;
; 2.482 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.542      ; 3.219      ;
; 2.484 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.536      ; 3.215      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.548      ; 3.228      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.548      ; 3.228      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.533      ; 3.213      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.533      ; 3.213      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.533      ; 3.213      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.533      ; 3.213      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.533      ; 3.213      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.208      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.208      ;
; 2.485 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.208      ;
; 2.490 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.509      ; 3.194      ;
; 2.490 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.510      ; 3.195      ;
; 2.490 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.509      ; 3.194      ;
; 2.491 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.192      ;
; 2.491 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.192      ;
; 2.491 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.192      ;
; 2.491 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.192      ;
; 2.491 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.192      ;
; 2.495 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.521      ; 3.211      ;
; 2.495 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.521      ; 3.211      ;
; 2.495 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.521      ; 3.211      ;
; 2.495 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.521      ; 3.211      ;
; 2.496 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.219      ;
; 2.496 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.219      ;
; 2.496 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.219      ;
; 2.496 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.219      ;
; 2.496 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.219      ;
; 2.496 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.528      ; 3.219      ;
; 2.510 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.500      ; 3.205      ;
; 2.510 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.500      ; 3.205      ;
; 2.510 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.500      ; 3.205      ;
; 2.510 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.500      ; 3.205      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.519      ; 3.227      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.496      ; 3.204      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.496      ; 3.204      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.496      ; 3.204      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.496      ; 3.204      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.511      ; 3.219      ;
; 2.513 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.511      ; 3.219      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.499      ; 3.209      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.515 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.507      ; 3.217      ;
; 2.516 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[11]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.217      ;
; 2.516 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[9]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.217      ;
; 2.516 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[8]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.217      ;
; 2.516 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.487      ; 3.198      ;
; 2.518 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.219      ;
; 2.518 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 3.219      ;
; 2.519 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.503      ; 3.217      ;
; 2.519 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.503      ; 3.217      ;
; 2.519 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.503      ; 3.217      ;
; 2.519 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.503      ; 3.217      ;
; 2.521 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.502      ; 3.218      ;
; 2.521 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.502      ; 3.218      ;
; 2.521 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.502      ; 3.218      ;
; 2.521 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.479      ; 3.195      ;
; 2.521 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.479      ; 3.195      ;
; 2.523 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.495      ; 3.213      ;
; 2.523 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.495      ; 3.213      ;
; 2.527 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.492      ; 3.214      ;
; 2.527 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.490      ; 3.212      ;
; 2.527 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.492      ; 3.214      ;
; 2.528 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.505      ; 3.228      ;
; 2.530 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.474      ; 3.199      ;
; 2.530 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.474      ; 3.199      ;
; 2.539 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.485      ; 3.219      ;
; 2.545 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.488      ; 3.228      ;
; 2.545 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.469      ; 3.209      ;
; 2.546 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.468      ; 3.209      ;
; 2.550 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.484      ; 3.229      ;
; 2.557 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.457      ; 3.209      ;
; 2.557 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.457      ; 3.209      ;
; 2.561 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.458      ; 3.214      ;
; 2.564 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.457      ; 3.216      ;
; 2.564 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.457      ; 3.216      ;
; 2.631 ; cpu_reset_cnt[6] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.568      ; 3.394      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_we_reg                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'                                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]                                                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.477  ; 0.693        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; 0.479  ; 0.695        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; 0.480  ; 0.696        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.469  ; 0.685        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.628  ; 0.812        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.628  ; 0.812        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.628  ; 0.812        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.628  ; 0.812        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.715  ; 0.715        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.715  ; 0.715        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.739  ; 0.739        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.783  ; 0.783        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.783  ; 0.783        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 4.936 ; 4.734 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.317 ; 3.303 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 3.582 ; 3.515 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 4.887 ; 4.734 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 3.263 ; 3.235 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 4.936 ; 4.585 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 3.847 ; 3.659 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.543 ; 3.389 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.401 ; 3.333 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -1.522 ; -1.564 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -2.307 ; -2.285 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -2.026 ; -2.056 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -3.167 ; -3.027 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -2.589 ; -2.512 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -1.522 ; -1.564 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -1.525 ; -1.582 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -2.105 ; -2.125 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -2.698 ; -2.621 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 12.118 ; 11.129 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 10.524 ; 9.835  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 12.118 ; 11.129 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 10.680 ; 10.044 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 10.387 ; 9.739  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 11.491 ; 10.744 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 9.873  ; 9.353  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 11.984 ; 11.016 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 10.565 ; 10.025 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 9.846  ; 9.083  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.087  ; 7.711  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 7.657  ; 7.246  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.717  ; 8.274  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 9.846  ; 9.083  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 7.568  ; 7.395  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 8.312  ; 7.868  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.396  ; 7.945  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.333  ; 7.900  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 8.575  ; 8.237  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.491  ; 8.067  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.563  ; 8.179  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.474  ; 8.013  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 7.236  ; 7.055  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.482  ; 8.067  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.074  ; 7.675  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 9.114  ; 8.611  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 9.161  ; 8.215  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 7.690  ; 7.033  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 9.161  ; 8.215  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 7.687  ; 7.039  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 7.877  ; 7.227  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 7.743  ; 7.075  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 8.236  ; 7.556  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 7.745  ; 7.117  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 7.525  ; 7.300  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 6.115  ; 6.559  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 7.650  ; 7.272  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 5.926  ; 5.516  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 4.847  ; 4.553  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 8.489  ; 7.547  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 6.000  ; 5.586  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 2.843  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.635  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 10.876 ; 9.791  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 10.876 ; 9.791  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 8.946  ; 8.180  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 9.328  ; 8.906  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 10.423 ; 9.678  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 8.749  ; 8.062  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 9.009  ; 8.494  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 9.743  ; 9.002  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 10.423 ; 9.678  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 6.261  ; 5.922  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 9.804  ; 9.404  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 7.913  ; 7.449  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 9.804  ; 9.404  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 7.361  ; 7.108  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 7.732  ; 7.474  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 7.752  ; 7.380  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 8.778  ; 8.247  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 8.916  ; 8.397  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 11.144 ; 10.262 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 8.901  ; 8.307  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 9.513  ; 8.914  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 9.085  ; 8.448  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 8.778  ; 8.247  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 8.802  ; 8.249  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 10.128 ; 9.606  ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 6.933  ; 6.754  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 7.751  ; 7.384  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 7.338  ; 6.938  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.351  ; 7.922  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 9.511  ; 8.760  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 7.248  ; 7.078  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 7.963  ; 7.532  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.046  ; 7.609  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 7.986  ; 7.565  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 8.219  ; 7.889  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.138  ; 7.726  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.207  ; 7.833  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.122  ; 7.675  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 6.933  ; 6.754  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.129  ; 7.726  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 7.738  ; 7.350  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 8.735  ; 8.248  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 4.824  ; 4.875  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 6.150  ; 5.760  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 7.639  ; 6.956  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 6.147  ; 5.766  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 6.190  ; 5.774  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 6.204  ; 5.802  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 6.084  ; 5.610  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 6.206  ; 5.843  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 5.185  ; 4.875  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 4.824  ; 5.182  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 5.691  ; 5.237  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 5.337  ; 4.939  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 4.297  ; 4.011  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 7.874  ; 6.950  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 5.408  ; 5.006  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 2.382  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.178  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 7.196  ; 6.634  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 9.711  ; 8.766  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 7.241  ; 6.675  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 7.196  ; 6.634  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 6.480  ; 6.002  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 6.480  ; 6.002  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 7.250  ; 6.809  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 8.726  ; 8.043  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 9.760  ; 8.699  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 5.762  ; 5.433  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 5.541  ; 5.364  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 5.883  ; 5.547  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 7.580  ; 7.245  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 5.541  ; 5.364  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 6.037  ; 5.711  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 7.198  ; 6.836  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 8.585  ; 8.419  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.538  ; 9.353  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.556  ; 9.371  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.972  ; 8.822  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 11.297 ; 10.773 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.972  ; 8.822  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.011  ; 8.861  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 8.968  ; 8.802  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 8.968  ; 8.802  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.585  ; 8.419  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.594  ; 8.428  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.594  ; 8.428  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.615  ; 8.449  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.615  ; 8.449  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 8.615  ; 8.449  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 8.614  ; 8.448  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 8.614  ; 8.448  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 7.964  ; 7.798  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 8.925  ; 8.740  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 8.942  ; 8.757  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.378  ; 8.228  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 10.686 ; 10.162 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.378  ; 8.228  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 8.415  ; 8.265  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 8.332  ; 8.166  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 8.332  ; 8.166  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 7.964  ; 7.798  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 7.973  ; 7.807  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 7.973  ; 7.807  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 7.993  ; 7.827  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 7.993  ; 7.827  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 7.993  ; 7.827  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 7.992  ; 7.826  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 7.992  ; 7.826  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 8.232     ; 8.398     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.059     ; 9.244     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.075     ; 9.260     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 8.581     ; 8.731     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 10.484    ; 11.008    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 8.581     ; 8.731     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 8.613     ; 8.763     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 8.529     ; 8.695     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 8.529     ; 8.695     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.232     ; 8.398     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.241     ; 8.407     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.241     ; 8.407     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 8.265     ; 8.431     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 8.265     ; 8.431     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 8.265     ; 8.431     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 8.260     ; 8.426     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 8.260     ; 8.426     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 7.525     ; 7.691     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 8.365     ; 8.550     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 8.381     ; 8.566     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 7.903     ; 8.053     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 9.792     ; 10.316    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 7.903     ; 8.053     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 7.934     ; 8.084     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 7.811     ; 7.977     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 7.811     ; 7.977     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 7.525     ; 7.691     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 7.534     ; 7.700     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 7.534     ; 7.700     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 7.557     ; 7.723     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 7.557     ; 7.723     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 7.557     ; 7.723     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 7.553     ; 7.719     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 7.553     ; 7.719     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_div[2]                                         ; -5.345 ; -1437.922     ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -2.126 ; -6.796        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -1.515 ; -37.036       ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1]    ; 0.072 ; 0.000         ;
; clk_div[2]                                         ; 0.178 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_div[2] ; -1.022 ; -157.011        ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; clk_div[2] ; 1.266 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLOCK_48[0]                                        ; -3.000 ; -3.582        ;
; clk_div[2]                                         ; -1.000 ; -403.000      ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.500 ; -7.500        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -0.477 ; -29.097       ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div[2]'                                                                                                            ;
+--------+--------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.345 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.493      ;
; -5.337 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.466      ;
; -5.320 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.139      ; 6.446      ;
; -5.312 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.168      ; 6.467      ;
; -5.309 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.448      ;
; -5.309 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.154      ; 6.450      ;
; -5.298 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.140      ; 6.425      ;
; -5.293 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.170      ; 6.450      ;
; -5.275 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.157      ; 6.419      ;
; -5.274 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.413      ;
; -5.274 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.167      ; 6.428      ;
; -5.271 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.153      ; 6.411      ;
; -5.268 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.397      ;
; -5.245 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.393      ;
; -5.241 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.139      ; 6.367      ;
; -5.239 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.140      ; 6.366      ;
; -5.238 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 6.164      ;
; -5.237 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.366      ;
; -5.230 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 6.137      ;
; -5.228 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.138      ; 6.353      ;
; -5.228 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.162      ; 6.377      ;
; -5.227 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.366      ;
; -5.220 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.368      ;
; -5.220 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.139      ; 6.346      ;
; -5.216 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.154      ; 6.357      ;
; -5.213 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 6.117      ;
; -5.212 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.168      ; 6.367      ;
; -5.209 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.176      ; 6.372      ;
; -5.209 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.348      ;
; -5.209 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.154      ; 6.350      ;
; -5.205 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 6.138      ;
; -5.204 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.177      ; 6.368      ;
; -5.202 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 6.119      ;
; -5.202 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 6.121      ;
; -5.200 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.170      ; 6.357      ;
; -5.198 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.140      ; 6.325      ;
; -5.196 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.344      ;
; -5.195 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.154      ; 6.336      ;
; -5.193 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.170      ; 6.350      ;
; -5.191 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 6.096      ;
; -5.188 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.317      ;
; -5.186 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 6.121      ;
; -5.180 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.328      ;
; -5.179 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.170      ; 6.336      ;
; -5.178 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.176      ; 6.341      ;
; -5.177 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.151      ; 6.315      ;
; -5.177 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.138      ; 6.302      ;
; -5.177 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.160      ; 6.324      ;
; -5.175 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.157      ; 6.319      ;
; -5.174 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.139      ; 6.300      ;
; -5.174 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.313      ;
; -5.174 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.167      ; 6.328      ;
; -5.171 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.139      ; 6.297      ;
; -5.171 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.153      ; 6.311      ;
; -5.169 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.160      ; 6.316      ;
; -5.168 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 6.090      ;
; -5.168 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.297      ;
; -5.167 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.306      ;
; -5.167 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 6.084      ;
; -5.167 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 6.099      ;
; -5.166 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.175      ; 6.328      ;
; -5.164 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.174      ; 6.325      ;
; -5.164 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.069     ; 6.082      ;
; -5.163 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.168      ; 6.318      ;
; -5.161 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.300      ;
; -5.161 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 6.068      ;
; -5.160 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.299      ;
; -5.160 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.154      ; 6.301      ;
; -5.149 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.140      ; 6.276      ;
; -5.147 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.158      ; 6.292      ;
; -5.144 ; T80s:T80s|T80:u0|IR[5]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.292      ;
; -5.144 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.170      ; 6.301      ;
; -5.141 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.139      ; 6.267      ;
; -5.139 ; T80s:T80s|T80:u0|IR[4]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.287      ;
; -5.139 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.140      ; 6.266      ;
; -5.136 ; T80s:T80s|T80:u0|IR[5]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.265      ;
; -5.136 ; T80s:T80s|T80:u0|F[0]    ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.151      ; 6.274      ;
; -5.134 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 6.038      ;
; -5.132 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 6.037      ;
; -5.131 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.260      ;
; -5.131 ; T80s:T80s|T80:u0|IR[3]   ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.279      ;
; -5.131 ; T80s:T80s|T80:u0|IR[4]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.260      ;
; -5.129 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[3][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.029     ; 6.087      ;
; -5.128 ; T80s:T80s|T80:u0|F[0]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.132      ; 6.247      ;
; -5.128 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.138      ; 6.253      ;
; -5.128 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.162      ; 6.277      ;
; -5.127 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.266      ;
; -5.126 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.157      ; 6.270      ;
; -5.125 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.152      ; 6.264      ;
; -5.125 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.167      ; 6.279      ;
; -5.124 ; T80s:T80s|T80:u0|ISet[1] ; T80s:T80s|T80:u0|IncDecZ                  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.032     ; 6.079      ;
; -5.124 ; T80s:T80s|T80:u0|ISet[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 6.052      ;
; -5.124 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.160      ; 6.271      ;
; -5.123 ; T80s:T80s|T80:u0|IR[3]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.142      ; 6.252      ;
; -5.122 ; T80s:T80s|T80:u0|IR[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.162      ; 6.271      ;
; -5.122 ; T80s:T80s|T80:u0|IR[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.153      ; 6.262      ;
; -5.121 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.084     ; 6.024      ;
; -5.121 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[0][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 6.048      ;
; -5.120 ; T80s:T80s|T80:u0|F[2]    ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 6.037      ;
; -5.120 ; T80s:T80s|T80:u0|IR[2]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; 0.161      ; 6.268      ;
+--------+--------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.126 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.612     ; 0.941      ;
; -2.124 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.612     ; 0.939      ;
; -2.113 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.613     ; 0.927      ;
; -2.111 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.613     ; 0.925      ;
; -2.100 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.612     ; 0.915      ;
; -1.976 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.613     ; 0.790      ;
; -1.974 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.613     ; 0.788      ;
; -1.971 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.613     ; 0.785      ;
; -0.123 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.396      ;
; -0.119 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.392      ;
; -0.118 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.391      ;
; -0.089 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.362      ;
; -0.086 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.359      ;
; -0.085 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.358      ;
; -0.084 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.357      ;
; -0.077 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.259     ; 0.350      ;
; 0.286  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.165      ;
; 0.286  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.165      ;
; 0.286  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.165      ;
; 0.286  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.165      ;
; 0.286  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.165      ;
; 0.292  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.158      ;
; 0.293  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.157      ;
; 0.297  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.153      ;
; 0.297  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.153      ;
; 0.298  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.152      ;
; 0.302  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.148      ;
; 0.307  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.143      ;
; 0.312  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.138      ;
; 0.319  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.131      ;
; 0.320  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.130      ;
; 0.324  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.126      ;
; 0.334  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.116      ;
; 0.349  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.102      ;
; 0.349  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.102      ;
; 0.349  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.102      ;
; 0.349  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.102      ;
; 0.349  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.102      ;
; 0.354  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.097      ;
; 0.354  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.097      ;
; 0.354  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.097      ;
; 0.354  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.097      ;
; 0.354  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.097      ;
; 0.376  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.075      ;
; 0.376  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.075      ;
; 0.376  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.075      ;
; 0.376  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.075      ;
; 0.376  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.075      ;
; 0.383  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.068      ;
; 0.383  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.068      ;
; 0.383  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.068      ;
; 0.383  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.068      ;
; 0.383  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.068      ;
; 0.389  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.061      ;
; 0.394  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.056      ;
; 0.432  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.019      ;
; 0.432  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.019      ;
; 0.432  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.019      ;
; 0.432  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.019      ;
; 0.432  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.019      ;
; 0.439  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.011      ;
; 0.440  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.010      ;
; 0.441  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.009      ;
; 0.445  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.005      ;
; 0.455  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.995      ;
; 0.456  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.994      ;
; 0.458  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.992      ;
; 0.458  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.992      ;
; 0.460  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.990      ;
; 0.468  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.982      ;
; 0.470  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.980      ;
; 0.497  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.954      ;
; 0.497  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.954      ;
; 0.497  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.954      ;
; 0.497  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.954      ;
; 0.497  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.954      ;
; 0.530  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.921      ;
; 0.530  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.921      ;
; 0.530  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.921      ;
; 0.530  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.921      ;
; 0.530  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.921      ;
; 0.555  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.895      ;
; 0.557  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.893      ;
; 0.557  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.893      ;
; 0.557  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.893      ;
; 0.576  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.874      ;
; 0.595  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.855      ;
; 0.708  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.742      ;
; 0.823  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.628      ;
; 0.870  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.581      ;
; 0.871  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.580      ;
; 0.876  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.575      ;
; 0.882  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.569      ;
; 0.885  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.566      ;
; 0.936  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.515      ;
; 1.071  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.380      ;
; 1.074  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.377      ;
; 1.092  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.359      ;
; 1.092  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.359      ;
; 1.092  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.359      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+--------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.515 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.169      ;
; -1.506 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 3.159      ;
; -1.471 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 3.126      ;
; -1.462 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.116      ;
; -1.441 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 3.098      ;
; -1.412 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 3.055      ;
; -1.404 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 3.047      ;
; -1.403 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.110      ; 3.045      ;
; -1.399 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 3.054      ;
; -1.397 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 3.055      ;
; -1.395 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.049      ;
; -1.395 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.110      ; 3.037      ;
; -1.390 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.044      ;
; -1.385 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.039      ;
; -1.379 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.124      ; 3.035      ;
; -1.378 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.032      ;
; -1.371 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 3.028      ;
; -1.364 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.018      ;
; -1.355 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 3.008      ;
; -1.353 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.124      ; 3.009      ;
; -1.352 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.006      ;
; -1.351 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 3.006      ;
; -1.346 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.000      ;
; -1.345 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 2.996      ;
; -1.344 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.999      ;
; -1.343 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 2.996      ;
; -1.341 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.984      ;
; -1.341 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.996      ;
; -1.340 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 2.990      ;
; -1.338 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 2.984      ;
; -1.337 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 2.990      ;
; -1.335 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.992      ;
; -1.335 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.989      ;
; -1.334 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.989      ;
; -1.333 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.988      ;
; -1.332 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.110      ; 2.974      ;
; -1.330 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.133      ; 2.995      ;
; -1.330 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 2.976      ;
; -1.327 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 2.985      ;
; -1.325 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 2.983      ;
; -1.324 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.978      ;
; -1.309 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.966      ;
; -1.301 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.944      ;
; -1.301 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 2.953      ;
; -1.300 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 2.958      ;
; -1.300 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.954      ;
; -1.296 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 2.947      ;
; -1.294 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.948      ;
; -1.292 ; vga:vga|h_cnt[2]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.110      ; 2.934      ;
; -1.292 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.935      ;
; -1.291 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 2.944      ;
; -1.290 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.947      ;
; -1.286 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.134      ; 2.952      ;
; -1.285 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.939      ;
; -1.285 ; vga:vga|v_cnt[4]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 2.938      ;
; -1.284 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.927      ;
; -1.282 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.925      ;
; -1.279 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.934      ;
; -1.278 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.933      ;
; -1.278 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.935      ;
; -1.276 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 2.921      ;
; -1.276 ; vga:vga|v_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 2.929      ;
; -1.275 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.918      ;
; -1.274 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.917      ;
; -1.272 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.929      ;
; -1.270 ; vga:vga|h_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 2.928      ;
; -1.269 ; vga:vga|video_counter[12] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.923      ;
; -1.269 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.924      ;
; -1.268 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 2.914      ;
; -1.268 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 2.913      ;
; -1.267 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 2.913      ;
; -1.267 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.910      ;
; -1.263 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.920      ;
; -1.262 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.905      ;
; -1.262 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.917      ;
; -1.260 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 2.906      ;
; -1.259 ; vga:vga|video_counter[10] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 2.917      ;
; -1.256 ; vga:vga|video_counter[6]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.127      ; 2.915      ;
; -1.255 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.126      ; 2.913      ;
; -1.253 ; vga:vga|h_cnt[1]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.110      ; 2.895      ;
; -1.251 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 2.891      ;
; -1.250 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 2.895      ;
; -1.246 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.107      ; 2.885      ;
; -1.246 ; vga:vga|h_cnt[0]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 2.893      ;
; -1.246 ; vga:vga|v_cnt[8]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.900      ;
; -1.245 ; vga:vga|v_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.899      ;
; -1.244 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.898      ;
; -1.243 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 2.883      ;
; -1.242 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.896      ;
; -1.242 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 2.887      ;
; -1.240 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.123      ; 2.895      ;
; -1.238 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.881      ;
; -1.238 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.107      ; 2.877      ;
; -1.238 ; vga:vga|h_cnt[5]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 2.885      ;
; -1.237 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.125      ; 2.894      ;
; -1.236 ; vga:vga|h_cnt[7]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 2.879      ;
; -1.234 ; vga:vga|v_cnt[6]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.888      ;
; -1.233 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 2.886      ;
; -1.231 ; vga:vga|v_cnt[9]          ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 2.885      ;
; -1.229 ; vga:vga|video_counter[8]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 2.881      ;
+--------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.072 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.307      ;
; 0.079 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.314      ;
; 0.101 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.336      ;
; 0.101 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.336      ;
; 0.105 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.340      ;
; 0.140 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.375      ;
; 0.140 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.375      ;
; 0.145 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.054     ; 0.380      ;
; 0.187 ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.319      ;
; 0.209 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.329      ;
; 0.297 ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.417      ;
; 0.305 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.311 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.437      ;
; 0.320 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.440      ;
; 0.326 ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.446      ;
; 0.326 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.446      ;
; 0.345 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.465      ;
; 0.351 ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.471      ;
; 0.407 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.527      ;
; 0.419 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.539      ;
; 0.453 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.573      ;
; 0.463 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.470 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.593      ;
; 0.528 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.531 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.569 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.689      ;
; 0.578 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.698      ;
; 0.610 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.730      ;
; 0.611 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.731      ;
; 0.613 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.733      ;
; 0.614 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.734      ;
; 0.615 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.735      ;
; 0.616 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.736      ;
; 0.620 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.740      ;
; 0.622 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.742      ;
; 0.655 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.775      ;
; 0.656 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.776      ;
; 0.657 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.777      ;
; 0.658 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.778      ;
; 0.661 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.781      ;
; 0.669 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.789      ;
; 0.678 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.798      ;
; 0.678 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.798      ;
; 0.681 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.801      ;
; 0.699 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.819      ;
; 0.709 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.829      ;
; 0.711 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.831      ;
; 0.714 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.834      ;
; 0.716 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.836      ;
; 0.719 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.839      ;
; 0.722 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.844      ;
; 0.758 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.878      ;
; 0.785 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.905      ;
; 0.834 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.954      ;
; 0.834 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.954      ;
; 0.834 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.954      ;
; 0.834 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.954      ;
; 0.888 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.008      ;
; 0.888 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.008      ;
; 0.903 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.023      ;
; 0.916 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.036      ;
; 0.917 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.037      ;
; 0.938 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.058      ;
; 0.938 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.058      ;
; 0.938 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.058      ;
; 0.938 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.058      ;
; 0.938 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.058      ;
; 0.952 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.072      ;
; 0.952 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.072      ;
; 0.966 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.086      ;
; 0.966 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.086      ;
; 0.966 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.086      ;
; 0.996 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.116      ;
; 0.996 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.116      ;
; 0.996 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.116      ;
; 0.996 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.116      ;
; 0.996 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.116      ;
; 1.795 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.342     ; 0.637      ;
; 1.891 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.342     ; 0.733      ;
; 1.903 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.342     ; 0.745      ;
; 1.906 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.342     ; 0.748      ;
; 1.925 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.342     ; 0.767      ;
; 1.999 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.342     ; 0.841      ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div[2]'                                                                                                                                                                                       ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; T80s:T80s|T80:u0|ISet[1]     ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; T80s:T80s|T80:u0|Halt_FF     ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; T80s:T80s|T80:u0|Alternate   ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; T80s:T80s|T80:u0|IntE_FF2    ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|ISet[0]     ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|TState[1]   ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|TState[2]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|BTR_r       ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|MCycle[0]   ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|MCycle[2]   ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|MCycle[1]   ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|XY_Ind      ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.503      ;
; 0.193 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.314      ;
; 0.212 ; T80s:T80s|T80:u0|ACC[3]      ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.332      ;
; 0.224 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.345      ;
; 0.277 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|I[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.245      ; 0.606      ;
; 0.280 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.400      ;
; 0.282 ; T80s:T80s|T80:u0|F[6]        ; T80s:T80s|T80:u0|Fp[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; T80s:T80s|T80:u0|ACC[0]      ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.403      ;
; 0.284 ; T80s:T80s|T80:u0|F[4]        ; T80s:T80s|T80:u0|Fp[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.405      ;
; 0.290 ; T80s:T80s|T80:u0|F[7]        ; T80s:T80s|T80:u0|Fp[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.411      ;
; 0.296 ; T80s:T80s|T80:u0|Ap[0]       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; cpu_reset_cnt[3]             ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; cpu_reset_cnt[1]             ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; cpu_reset_cnt[7]             ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; T80s:T80s|T80:u0|Ap[2]       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; T80s:T80s|T80:u0|Ap[3]       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.419      ;
; 0.302 ; T80s:T80s|T80:u0|F[0]        ; T80s:T80s|T80:u0|Fp[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; T80s:T80s|T80:u0|F[1]        ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.031      ; 0.419      ;
; 0.306 ; T80s:T80s|T80:u0|R[1]        ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; T80s:T80s|T80:u0|I[0]        ; T80s:T80s|T80:u0|A[8]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.061      ; 0.453      ;
; 0.308 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; T80s:T80s|T80:u0|DO[1]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.206      ; 0.620      ;
; 0.313 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.435      ;
; 0.318 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.438      ;
; 0.323 ; T80s:T80s|T80:u0|DO[3]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.210      ; 0.637      ;
; 0.331 ; T80s:T80s|T80:u0|TState[1]   ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.452      ;
; 0.336 ; T80s:T80s|T80:u0|ACC[5]      ; T80s:T80s|T80:u0|I[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.457      ;
; 0.339 ; T80s:T80s|T80:u0|ACC[2]      ; T80s:T80s|T80:u0|I[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.246      ; 0.669      ;
; 0.343 ; T80s:T80s|T80:u0|ACC[7]      ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.463      ;
; 0.347 ; T80s:T80s|T80:u0|A[4]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.496      ;
; 0.355 ; T80s:T80s|T80:u0|ISet[0]     ; T80s:T80s|T80:u0|MCycles[1]                                                                                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.476      ;
; 0.357 ; T80s:T80s|T80:u0|TState[0]   ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.478      ;
; 0.363 ; T80s:T80s|T80:u0|A[5]        ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.512      ;
; 0.364 ; T80s:T80s|T80:u0|Ap[1]       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.484      ;
; 0.364 ; T80s:T80s|T80:u0|A[5]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.513      ;
; 0.365 ; cpu_reset_cnt[5]             ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.487      ;
; 0.371 ; cpu_reset_cnt[6]             ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.493      ;
; 0.372 ; T80s:T80s|T80:u0|ACC[2]      ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.492      ;
; 0.379 ; T80s:T80s|T80:u0|A[4]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 0.513      ;
; 0.383 ; T80s:T80s|T80:u0|ACC[6]      ; T80s:T80s|T80:u0|I[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.231      ; 0.698      ;
; 0.384 ; T80s:T80s|T80:u0|ACC[1]      ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.504      ;
; 0.386 ; T80s:T80s|T80:u0|A[5]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 0.520      ;
; 0.409 ; T80s:T80s|T80:u0|A[6]        ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.224      ; 0.737      ;
; 0.411 ; T80s:T80s|T80:u0|ACC[6]      ; T80s:T80s|T80:u0|Ap[6]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.251      ; 0.746      ;
; 0.422 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.542      ;
; 0.423 ; T80s:T80s|T80:u0|ACC[0]      ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.543      ;
; 0.424 ; T80s:T80s|T80:u0|DO[3]       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.212      ; 0.740      ;
; 0.441 ; T80s:T80s|T80:u0|I[6]        ; T80s:T80s|T80:u0|A[14]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.138     ; 0.387      ;
; 0.443 ; T80s:T80s|T80:u0|I[4]        ; T80s:T80s|T80:u0|A[12]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; -0.142     ; 0.385      ;
; 0.446 ; cpu_reset_cnt[1]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; cpu_reset_cnt[3]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.568      ;
; 0.455 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; T80s:T80s|T80:u0|R[1]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; T80s:T80s|T80:u0|Ap[4]       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; cpu_reset_cnt[2]             ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; T80s:T80s|T80:u0|PreserveC_r ; T80s:T80s|T80:u0|F[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; cpu_reset_cnt[4]             ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.581      ;
; 0.462 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; cpu_reset_cnt[0]             ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 0.587      ;
; 0.465 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; T80s:T80s|T80:u0|R[7]        ; T80s:T80s|T80:u0|A[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.249      ; 0.799      ;
; 0.466 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; T80s:T80s|T80:u0|R[4]        ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; T80s:T80s|T80:u0|ACC[4]      ; T80s:T80s|T80:u0|I[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.234      ; 0.786      ;
; 0.468 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; T80s:T80s|T80:u0|MCycle[0]   ; T80s:T80s|T80:u0|Pre_XY_F_M[0]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.254      ; 0.807      ;
; 0.469 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; T80s:T80s|T80:u0|MCycle[2]   ; T80s:T80s|T80:u0|Pre_XY_F_M[2]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.254      ; 0.809      ;
; 0.474 ; T80s:T80s|T80:u0|IR[5]       ; T80s:T80s|T80:u0|XY_State[1]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.237      ; 0.795      ;
; 0.476 ; T80s:T80s|T80:u0|IR[5]       ; T80s:T80s|T80:u0|XY_State[0]                                                                                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.237      ; 0.797      ;
; 0.478 ; T80s:T80s|T80:u0|R[2]        ; T80s:T80s|T80:u0|A[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.248      ; 0.810      ;
; 0.480 ; T80s:T80s|T80:u0|R[5]        ; T80s:T80s|T80:u0|A[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.248      ; 0.812      ;
; 0.482 ; T80s:T80s|T80:u0|R[3]        ; T80s:T80s|T80:u0|A[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.248      ; 0.814      ;
; 0.484 ; T80s:T80s|T80:u0|R[0]        ; T80s:T80s|T80:u0|A[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.248      ; 0.816      ;
; 0.484 ; T80s:T80s|T80:u0|MCycle[1]   ; T80s:T80s|T80:u0|Pre_XY_F_M[1]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.253      ; 0.821      ;
; 0.488 ; T80s:T80s|T80:u0|PC[0]       ; T80s:T80s|T80:u0|PC[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 0.618      ;
; 0.489 ; T80s:T80s|T80:u0|A[0]        ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 0.638      ;
+-------+------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.187 ; vga:vga|vs                ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|hs                ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[13] ; vga:vga|video_counter[13]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[9]  ; vga:vga|video_counter[9]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[7]  ; vga:vga|video_counter[7]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; vga:vga|video_counter[5]  ; vga:vga|video_counter[5]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga:vga|video_counter[4]  ; vga:vga|video_counter[4]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga:vga|video_counter[3]  ; vga:vga|video_counter[3]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga:vga|video_counter[2]  ; vga:vga|video_counter[2]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vga:vga|video_counter[1]  ; vga:vga|video_counter[1]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.303 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga:vga|h_cnt[7]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga:vga|v_cnt[8]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.320 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.440      ;
; 0.324 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.347 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.637      ;
; 0.364 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.654      ;
; 0.408 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.701      ;
; 0.442 ; vga:vga|v_cnt[9]          ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.562      ;
; 0.442 ; vga:vga|h_cnt[8]          ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.562      ;
; 0.452 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.745      ;
; 0.455 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vga:vga|v_cnt[7]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.582      ;
; 0.465 ; vga:vga|h_cnt[9]          ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vga:vga|v_cnt[6]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vga:vga|video_counter[2]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 0.771      ;
; 0.471 ; vga:vga|h_cnt[6]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.766      ;
; 0.474 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.480 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.770      ;
; 0.486 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.187      ; 0.777      ;
; 0.487 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.785      ;
; 0.492 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.187      ; 0.783      ;
; 0.497 ; vga:vga|video_counter[1]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 0.797      ;
; 0.498 ; vga:vga|video_counter[3]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 0.798      ;
; 0.500 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.795      ;
; 0.501 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.789      ;
; 0.503 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.792      ;
; 0.508 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[9]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.194      ; 0.807      ;
; 0.510 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.798      ;
; 0.515 ; vga:vga|h_cnt[5]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.635      ;
; 0.518 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.520 ; vga:vga|h_cnt[3]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; vga:vga|v_cnt[5]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; vga:vga|video_counter[7]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.812      ;
; 0.522 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.811      ;
; 0.523 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.818      ;
; 0.524 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vga:vga|v_cnt[1]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; vga:vga|h_cnt[1]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; vga:vga|v_cnt[3]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 0.828      ;
; 0.528 ; vga:vga|h_cnt[2]          ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.530 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.820      ;
; 0.531 ; vga:vga|v_cnt[2]          ; vga:vga|v_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.191      ; 0.829      ;
; 0.535 ; vga:vga|h_cnt[4]          ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; vga:vga|v_cnt[4]          ; vga:vga|v_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; vga:vga|v_cnt[0]          ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.540 ; vga:vga|h_cnt[0]          ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.660      ;
; 0.541 ; vga:vga|v_cnt[1]          ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.660      ;
; 0.543 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.197      ; 0.844      ;
; 0.549 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.196      ; 0.849      ;
; 0.555 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.195      ; 0.854      ;
; 0.555 ; vga:vga|video_counter[4]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.189      ; 0.848      ;
; 0.560 ; vga:vga|video_counter[9]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.850      ;
; 0.565 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.204      ; 0.873      ;
; 0.567 ; vga:vga|video_counter[5]  ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.201      ; 0.872      ;
; 0.567 ; vga:vga|v_cnt[9]          ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.688      ;
+-------+---------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div[2]'                                                                                    ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[10]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.938      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 1.941      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[12]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.938      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[14]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 1.941      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.022 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TState[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.935      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.937      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.938      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.938      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.938      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.937      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.938      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 1.947      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.948      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.948      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.948      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 1.935      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 1.936      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 1.936      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.937      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PreserveC_r ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 1.947      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 1.935      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 1.947      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.948      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.948      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.948      ;
; -1.021 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Arith16_r   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 1.947      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 1.926      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 1.919      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 1.926      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[6]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 1.926      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[3]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 1.927      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.081     ; 1.926      ;
; -1.020 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.088     ; 1.919      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[4]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.019 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.082     ; 1.924      ;
; -1.018 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 1.933      ;
; -1.018 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 1.933      ;
; -1.018 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[15]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 1.933      ;
; -1.018 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[13]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 1.933      ;
; -1.015 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 1.939      ;
; -1.015 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 1.939      ;
; -1.010 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.927      ;
; -1.010 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.927      ;
; -1.008 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[5]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 1.949      ;
; -1.008 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[3]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 1.949      ;
; -1.008 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 1.949      ;
; -1.008 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 1.949      ;
; -1.008 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 1.949      ;
; -1.008 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.046     ; 1.949      ;
; -1.004 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[1]  ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.935      ;
; -1.004 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ISet[0]     ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.935      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[1]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[10]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.868      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 1.871      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[12]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.868      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|A[14]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 1.871      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[2]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|BTR_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.952 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|TState[0]   ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.074     ; 1.865      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.867      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.868      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.868      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.868      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 1.867      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|IR[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 1.868      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 1.877      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[4]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.878      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[6]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.878      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|F[7]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.878      ;
; -0.951 ; cpu_reset_cnt[7] ; T80s:T80s|T80:u0|PC[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.073     ; 1.865      ;
+--------+------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div[2]'                                                                                         ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.266 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.242      ; 1.592      ;
; 1.272 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.241      ; 1.597      ;
; 1.272 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.241      ; 1.597      ;
; 1.274 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.230      ; 1.588      ;
; 1.275 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.233      ; 1.592      ;
; 1.275 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.229      ; 1.588      ;
; 1.276 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.217      ; 1.577      ;
; 1.276 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.217      ; 1.577      ;
; 1.279 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.222      ; 1.585      ;
; 1.279 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.222      ; 1.585      ;
; 1.279 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.222      ; 1.585      ;
; 1.279 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.222      ; 1.585      ;
; 1.279 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.233      ; 1.596      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.234      ; 1.598      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.234      ; 1.598      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.230      ; 1.594      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.230      ; 1.594      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.230      ; 1.594      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.230      ; 1.594      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.230      ; 1.594      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.592      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.592      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.592      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.592      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.592      ;
; 1.280 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.592      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.593      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.593      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.593      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.228      ; 1.593      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 1.586      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 1.586      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 1.586      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 1.586      ;
; 1.281 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 1.586      ;
; 1.282 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.223      ; 1.589      ;
; 1.282 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.216      ; 1.582      ;
; 1.282 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.216      ; 1.582      ;
; 1.282 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.216      ; 1.582      ;
; 1.286 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.207      ; 1.577      ;
; 1.286 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.208      ; 1.578      ;
; 1.286 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.207      ; 1.577      ;
; 1.286 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.574      ;
; 1.286 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.574      ;
; 1.286 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.574      ;
; 1.287 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.575      ;
; 1.287 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.575      ;
; 1.287 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.226      ; 1.597      ;
; 1.288 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.211      ; 1.583      ;
; 1.288 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.216      ; 1.588      ;
; 1.288 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.216      ; 1.588      ;
; 1.290 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.203      ; 1.577      ;
; 1.290 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.203      ; 1.577      ;
; 1.290 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.203      ; 1.577      ;
; 1.290 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.203      ; 1.577      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 1.588      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.220      ; 1.595      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.579      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.579      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.579      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.204      ; 1.579      ;
; 1.291 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 1.588      ;
; 1.292 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.210      ; 1.586      ;
; 1.292 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.210      ; 1.586      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[11]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 1.590      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[9]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 1.590      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[8]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 1.590      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.201      ; 1.578      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.293 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.214      ; 1.591      ;
; 1.294 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.197      ; 1.575      ;
; 1.295 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.199      ; 1.578      ;
; 1.295 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.213      ; 1.592      ;
; 1.296 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.218      ; 1.598      ;
; 1.296 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.208      ; 1.588      ;
; 1.296 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.206      ; 1.586      ;
; 1.296 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.208      ; 1.588      ;
; 1.296 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.205      ; 1.585      ;
; 1.296 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.206      ; 1.586      ;
; 1.299 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.199      ; 1.582      ;
; 1.299 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.199      ; 1.582      ;
; 1.302 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.212      ; 1.598      ;
; 1.303 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.196      ; 1.583      ;
; 1.303 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.196      ; 1.583      ;
; 1.305 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.198      ; 1.587      ;
; 1.310 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.196      ; 1.590      ;
; 1.310 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.196      ; 1.590      ;
; 1.329 ; cpu_reset_cnt[6] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.242      ; 1.655      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'                                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]                                                  ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; -0.050 ; -0.050       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 1.049  ; 1.049        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 1.060  ; 1.060        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 1.060  ; 1.060        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 1.060  ; 1.060        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'                                                       ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Halt_FF     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ISet[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ISet[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|I[0]        ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.551  ; 0.767        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.551  ; 0.767        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.551  ; 0.767        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.551  ; 0.767        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.773  ; 0.773        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.773  ; 0.773        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.773  ; 0.773        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.773  ; 0.773        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.498  ; 0.728        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 0.558  ; 0.788        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.558  ; 0.788        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; 0.558  ; 0.788        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; 0.559  ; 0.789        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; 0.559  ; 0.743        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; 0.559  ; 0.743        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; 0.559  ; 0.743        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; 0.560  ; 0.776        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; 0.560  ; 0.744        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; 0.560  ; 0.776        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; 0.560  ; 0.744        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 2.200 ; 3.144 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 1.532 ; 2.415 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 1.628 ; 2.486 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 2.200 ; 3.144 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 1.523 ; 2.387 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 2.158 ; 3.072 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 1.765 ; 2.660 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 1.626 ; 2.518 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 1.580 ; 2.461 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -0.761 ; -1.556 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -1.063 ; -1.917 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.961 ; -1.790 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -1.444 ; -2.340 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -1.195 ; -2.047 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.761 ; -1.556 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.772 ; -1.574 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -1.015 ; -1.864 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -1.272 ; -2.149 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 6.467 ; 6.431 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 5.051 ; 5.267 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.467 ; 6.431 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 5.157 ; 5.376 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 5.074 ; 5.224 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 5.529 ; 5.784 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 4.825 ; 4.974 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 5.754 ; 6.024 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 5.173 ; 5.383 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 5.505 ; 5.359 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.081 ; 4.154 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 3.878 ; 3.917 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.320 ; 4.411 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 5.505 ; 5.359 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 3.887 ; 3.980 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 4.144 ; 4.233 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.218 ; 4.316 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.150 ; 4.210 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.312 ; 4.445 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.251 ; 4.358 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.324 ; 4.396 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.261 ; 4.358 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 3.730 ; 3.781 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.290 ; 4.385 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.080 ; 4.153 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.497 ; 4.616 ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 4.816 ; 4.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 3.477 ; 3.550 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 4.816 ; 4.641 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 3.480 ; 3.554 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 3.619 ; 3.678 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 3.528 ; 3.582 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 3.753 ; 3.832 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 3.550 ; 3.612 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 3.575 ; 3.579 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 3.065 ; 3.072 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 3.523 ; 3.545 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 2.804 ; 2.913 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 2.294 ; 2.344 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 4.587 ; 4.484 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 2.834 ; 2.950 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 1.345 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;       ; 1.335 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 5.762 ; 5.788 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 5.762 ; 5.788 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 4.248 ; 4.447 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 4.666 ; 4.618 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 5.817 ; 5.503 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 4.163 ; 4.391 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 4.474 ; 4.587 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 4.785 ; 4.949 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 5.817 ; 5.503 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 3.081 ; 3.185 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 5.013 ; 5.206 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 3.818 ; 4.019 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 5.013 ; 5.206 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 3.745 ; 3.767 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 3.962 ; 3.853 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 3.970 ; 4.184 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 4.316 ; 4.419 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 4.363 ; 4.470 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.026 ; 5.958 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 4.365 ; 4.495 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 4.649 ; 4.781 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 4.443 ; 4.575 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 4.316 ; 4.419 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 4.360 ; 4.474 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 4.981 ; 5.181 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 3.596 ; 3.643 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 3.937 ; 4.005 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 3.742 ; 3.776 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.164 ; 4.249 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 5.361 ; 5.210 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 3.747 ; 3.835 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 3.994 ; 4.077 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.064 ; 4.156 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.000 ; 4.055 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.155 ; 4.280 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.096 ; 4.197 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.167 ; 4.234 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.106 ; 4.196 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 3.596 ; 3.643 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.134 ; 4.223 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 3.931 ; 4.000 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.333 ; 4.445 ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 2.414 ; 2.410 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 2.835 ; 2.843 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 4.181 ; 3.943 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 2.837 ; 2.847 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 2.900 ; 2.875 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 2.882 ; 2.872 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 2.793 ; 2.849 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 2.904 ; 2.902 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 2.494 ; 2.418 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 2.414 ; 2.410 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 2.591 ; 2.660 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 2.509 ; 2.612 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 2.020 ; 2.067 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 4.283 ; 4.172 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 2.539 ; 2.648 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 1.110 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;       ; 1.099 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 3.475 ; 3.612 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 5.254 ; 5.247 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 3.483 ; 3.615 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 3.475 ; 3.612 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 3.150 ; 3.246 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 3.150 ; 3.246 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 3.539 ; 3.701 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 4.228 ; 4.471 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 5.296 ; 5.196 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 2.842 ; 2.939 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 2.785 ; 2.857 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 2.887 ; 2.965 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 3.856 ; 4.084 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 2.785 ; 2.857 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 2.992 ; 3.073 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 3.698 ; 3.901 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.357 ; 4.283 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 4.824 ; 4.731 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 4.833 ; 4.740 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.537 ; 4.472 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 6.244 ; 5.944 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.537 ; 4.472 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 4.549 ; 4.484 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.520 ; 4.446 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.520 ; 4.446 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.357 ; 4.283 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.363 ; 4.289 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.363 ; 4.289 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.379 ; 4.305 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.379 ; 4.305 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.379 ; 4.305 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.383 ; 4.309 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.383 ; 4.309 ; Rise       ; clk_div[2]      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.078 ; 4.004 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 4.536 ; 4.443 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 4.545 ; 4.452 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.257 ; 4.192 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 5.957 ; 5.657 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.257 ; 4.192 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 4.268 ; 4.203 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.234 ; 4.160 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.234 ; 4.160 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.078 ; 4.004 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.083 ; 4.009 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.083 ; 4.009 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.099 ; 4.025 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.099 ; 4.025 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.099 ; 4.025 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.103 ; 4.029 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.103 ; 4.029 ; Rise       ; clk_div[2]      ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.369     ; 4.443     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 4.884     ; 4.977     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 4.892     ; 4.985     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.589     ; 4.654     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 6.092     ; 6.392     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.589     ; 4.654     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 4.606     ; 4.671     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.538     ; 4.612     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.538     ; 4.612     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.369     ; 4.443     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.378     ; 4.452     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.378     ; 4.452     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.397     ; 4.471     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.397     ; 4.471     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.397     ; 4.471     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.398     ; 4.472     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.398     ; 4.472     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.083     ; 4.157     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 4.586     ; 4.679     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 4.594     ; 4.687     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.301     ; 4.366     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 5.795     ; 6.095     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.301     ; 4.366     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 4.318     ; 4.383     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.245     ; 4.319     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.245     ; 4.319     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.083     ; 4.157     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.091     ; 4.165     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.091     ; 4.165     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.109     ; 4.183     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.109     ; 4.183     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.109     ; 4.183     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.111     ; 4.185     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.111     ; 4.185     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                               ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -13.245   ; -0.273 ; -3.543   ; 1.266   ; -3.201              ;
;  CLOCK_48[0]                                        ; N/A       ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  clk_div[2]                                         ; -13.245   ; 0.178  ; -3.543   ; 1.266   ; -3.201              ;
;  pll|altpll_component|auto_generated|pll1|clk[1]    ; -5.009    ; -0.273 ; N/A      ; N/A     ; -0.987              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; -5.226    ; 0.187  ; N/A      ; N/A     ; -2.678              ;
; Design-wide TNS                                     ; -3965.613 ; -0.845 ; -563.867 ; 0.0     ; -792.422            ;
;  CLOCK_48[0]                                        ; N/A       ; N/A    ; N/A      ; N/A     ; -3.582              ;
;  clk_div[2]                                         ; -3742.856 ; 0.000  ; -563.867 ; 0.000   ; -688.389            ;
;  pll|altpll_component|auto_generated|pll1|clk[1]    ; -24.328   ; -0.845 ; N/A      ; N/A     ; -14.805             ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; -198.429  ; 0.000  ; N/A      ; N/A     ; -86.228             ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 5.279 ; 5.439 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.608 ; 3.857 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 3.886 ; 4.078 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 5.265 ; 5.439 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 3.550 ; 3.767 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 5.279 ; 5.282 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 4.157 ; 4.259 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.828 ; 3.979 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.684 ; 3.912 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -0.761 ; -1.556 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -1.063 ; -1.917 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.961 ; -1.790 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -1.444 ; -2.340 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -1.195 ; -2.047 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.761 ; -1.556 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.772 ; -1.574 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -1.015 ; -1.864 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -1.272 ; -2.149 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 13.178 ; 12.451 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 11.282 ; 10.849 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 13.178 ; 12.451 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.451 ; 11.097 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.203 ; 10.813 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 12.257 ; 11.892 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 10.632 ; 10.310 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 12.807 ; 12.187 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.331 ; 11.077 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 10.795 ; 10.205 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.774  ; 8.612  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.325  ; 8.070  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 9.413  ; 9.137  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 10.795 ; 10.205 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.222  ; 8.150  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 8.985  ; 8.693  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 9.054  ; 8.769  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.989  ; 8.719  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 9.244  ; 9.124  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.175  ; 8.921  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 9.276  ; 9.010  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.162  ; 8.844  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 7.885  ; 7.775  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.189  ; 8.900  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.742  ; 8.463  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 9.798  ; 9.516  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 9.895  ; 9.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 8.125  ; 7.665  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 9.895  ; 9.134  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 8.122  ; 7.673  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 8.386  ; 7.956  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 8.181  ; 7.722  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 8.719  ; 8.241  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 8.198  ; 7.753  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 8.047  ; 7.884  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 6.632  ; 6.976  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 8.086  ; 7.792  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 6.243  ; 6.013  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 5.137  ; 4.926  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 9.126  ; 8.437  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 6.320  ; 6.085  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 3.014  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.836  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 11.736 ; 10.997 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 11.736 ; 10.997 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 9.549  ; 9.118  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 10.074 ; 9.714  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 11.381 ; 10.741 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 9.326  ; 8.921  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 9.597  ; 9.252  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 10.360 ; 9.856  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 11.381 ; 10.741 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 6.716  ; 6.536  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 10.516 ; 10.197 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 8.463  ; 8.241  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 10.516 ; 10.197 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 7.897  ; 7.709  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 8.387  ; 8.121  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 8.387  ; 8.163  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 4.316 ; 4.419 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 4.363 ; 4.470 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.026 ; 5.958 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 4.365 ; 4.495 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 4.649 ; 4.781 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 4.443 ; 4.575 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 4.316 ; 4.419 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 4.360 ; 4.474 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 4.981 ; 5.181 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 3.596 ; 3.643 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 3.937 ; 4.005 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 3.742 ; 3.776 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.164 ; 4.249 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 5.361 ; 5.210 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 3.747 ; 3.835 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 3.994 ; 4.077 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.064 ; 4.156 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.000 ; 4.055 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.155 ; 4.280 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.096 ; 4.197 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.167 ; 4.234 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.106 ; 4.196 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 3.596 ; 3.643 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.134 ; 4.223 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 3.931 ; 4.000 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.333 ; 4.445 ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 2.414 ; 2.410 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 2.835 ; 2.843 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 4.181 ; 3.943 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 2.837 ; 2.847 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 2.900 ; 2.875 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 2.882 ; 2.872 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 2.793 ; 2.849 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 2.904 ; 2.902 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 2.494 ; 2.418 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 2.414 ; 2.410 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 2.591 ; 2.660 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 2.509 ; 2.612 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 2.020 ; 2.067 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 4.283 ; 4.172 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 2.539 ; 2.648 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 1.110 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;       ; 1.099 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 3.475 ; 3.612 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 5.254 ; 5.247 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 3.483 ; 3.615 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 3.475 ; 3.612 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 3.150 ; 3.246 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 3.150 ; 3.246 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 3.539 ; 3.701 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 4.228 ; 4.471 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 5.296 ; 5.196 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 2.842 ; 2.939 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 2.785 ; 2.857 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 2.887 ; 2.965 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 3.856 ; 4.084 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 2.785 ; 2.857 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 2.992 ; 3.073 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 3.698 ; 3.901 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_48[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_48[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk_div[2]                                         ; clk_div[2]                                         ; 4678869  ; 0        ; 0        ; 0        ;
; clk_div[2]                                         ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 15       ; 4        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 143      ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 17549    ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk_div[2]                                         ; clk_div[2]                                         ; 4678869  ; 0        ; 0        ; 0        ;
; clk_div[2]                                         ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 15       ; 4        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 143      ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 17549    ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[2] ; clk_div[2] ; 1384     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[2] ; clk_div[2] ; 1384     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 174   ; 174  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ram4k.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ram4k.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Oct 07 16:23:24 2016
Info: Command: quartus_sta soc -c soc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'soc.sdc'
Warning (332174): Ignored filter at soc.sdc(41): CLOCK_27[0] could not be matched with a port
Warning (332049): Ignored create_clock at soc.sdc(41): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk_27} -period 37.037 -waveform { 0.000 18.500 } [get_ports {CLOCK_27[0]}]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -phase -28.93 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 32 -multiply_by 21 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_48[0] CLOCK_48[0]
    Info (332105): create_clock -period 1.000 -name clk_div[2] clk_div[2]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.245
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.245           -3742.856 clk_div[2] 
    Info (332119):    -5.226            -198.429 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -5.009             -24.328 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.140              -0.341 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.431               0.000 clk_div[2] 
    Info (332119):     0.453               0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -3.543
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.543            -563.867 clk_div[2] 
Info (332146): Worst-case removal slack is 2.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.742               0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -688.389 clk_div[2] 
    Info (332119):    -3.000              -3.000 CLOCK_48[0] 
    Info (332119):    -2.678             -86.228 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.987             -14.805 pll|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.443           -3504.335 clk_div[2] 
    Info (332119):    -4.752            -177.563 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.447             -20.320 pll|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -0.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.273              -0.845 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.381               0.000 clk_div[2] 
    Info (332119):     0.401               0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -3.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.143            -497.756 clk_div[2] 
Info (332146): Worst-case removal slack is 2.456
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.456               0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -688.389 clk_div[2] 
    Info (332119):    -3.000              -3.000 CLOCK_48[0] 
    Info (332119):    -2.678             -86.228 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.987             -14.805 pll|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.345           -1437.922 clk_div[2] 
    Info (332119):    -2.126              -6.796 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.515             -37.036 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.072               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.178               0.000 clk_div[2] 
    Info (332119):     0.187               0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -1.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.022            -157.011 clk_div[2] 
Info (332146): Worst-case removal slack is 1.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.266               0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.582 CLOCK_48[0] 
    Info (332119):    -1.000            -403.000 clk_div[2] 
    Info (332119):    -0.500              -7.500 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.477             -29.097 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 541 megabytes
    Info: Processing ended: Fri Oct 07 16:23:30 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


