<table>
<tbody>
<tr class="odd">
<td><p><strong>輸入</strong><br />
A</p></td>
<td><p><strong>輸出</strong><br />
BUF(A)</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table>

[Buffer_ANSI_Labelled.svg](https://zh.wikipedia.org/wiki/File:Buffer_ANSI_Labelled.svg "fig:Buffer_ANSI_Labelled.svg")

**緩衝閘**\[1\]（）又稱**-{zh-cn:缓冲门; zh-hk:同相器; zh-tw:同相器;}-**、**同閘**、**是閘**（）\[2\]、**驅動器**或**放大器**，是一種會輸出一個與輸入相同邏輯訊號的[邏輯閘](../Page/邏輯閘.md "wikilink")，是數位邏輯中實現[緩衝或](https://zh.wikipedia.org/wiki/緩衝 "wikilink")[放大用的](../Page/放大器.md "wikilink")[邏輯閘](../Page/邏輯閘.md "wikilink")，也可使當成數位邏輯中實現[邏輯命題的邏輯閘](https://zh.wikipedia.org/wiki/邏輯命題 "wikilink")，功能見右側[真值表](../Page/真值表.md "wikilink")。

雖然這似乎是一個毫無意義的事情，它也有實際的應用。例如：一個微弱的信號源可以透過緩衝閘而增強訊號\[3\]。緩衝閘前後的邏輯電平是不變的，因此有時也作為數位[中繼器](https://zh.wikipedia.org/wiki/中繼器 "wikilink")\[4\]。

緩衝閘與直接導通不同，緩衝閘與其他邏輯閘一樣都有延遲，因此緩衝閘有時被做為數位電路的訊號延遲元件\[5\]。

緩衝閘是一種單一輸入邏輯閘，另外一種單一輸入邏輯閘是[反相器](../Page/反相器.md "wikilink")，功能正好相反。

## 概述

下列包括邏輯閘的3種符號：形狀特徵型符號（ANSI/IEEE Std 91-1984）、IEC矩形國標符號（IEC 60617-12）和不再使用的[DIN符號](https://zh.wikipedia.org/wiki/DIN "wikilink")（DIN 40700）。其他的邏輯閘符號詳見[逻辑门符号表](https://zh.wikipedia.org/wiki/逻辑门#符号表 "wikilink")。

<table>
<thead>
<tr class="header">
<th><p>表達式</p></th>
<th><p>符號</p></th>
<th><p>功能表</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE Std 91-1984</p></td>
<td><p>IEC 60617-12</p></td>
<td><p>DIN 40700</p></td>
</tr>
<tr class="even">
<td><p><span class="math inline"><em>Y</em> = <em>X</em></span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:Buffer_ANSI.svg" title="fig:Buffer_ANSI.svg">Buffer_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:Buffer_IEC.svg" title="fig:Buffer_IEC.svg">Buffer_IEC.svg</a><br />
<a href="https://zh.wikipedia.org/wiki/File:Da-yes.jpg" title="fig:Da-yes.jpg">Da-yes.jpg</a></p></td>
</tr>
</tbody>
</table>

## 性質

因為緩衝閘的輸出端訊號等於輸入端訊號，所以它並不會執行任何邏輯運算功能。但在數位電路中有時會需要使用緩衝閘來增加訊號強度，例如有一個邏輯閘的[扇出數為](https://zh.wikipedia.org/wiki/扇出 "wikilink")4\[6\]，但是該邏輯電路需要將其輸出再接到超過五個邏輯閘，此時可以在中間串接一個緩衝閘，由於緩衝閘不會使電路的邏輯行為發生改變，因此此舉可以確保電路的邏輯行為正確無誤。另外在單純NMOS或PMOS的邏輯電路中也可以使用緩衝閘來減少PMOS對高電平的電壓降與NMOS對低電平的電壓升。

此外由於邏輯閘運作時都會有延遲，但緩衝閘不會執行任何邏輯運算功能，因此也可以做為電路中訊號延遲的元件。

## 電路實現

[7407_Hex_Buffer.png](https://zh.wikipedia.org/wiki/File:7407_Hex_Buffer.png "fig:7407_Hex_Buffer.png") [4050_Pinout.svg](https://zh.wikipedia.org/wiki/File:4050_Pinout.svg "fig:4050_Pinout.svg")

<File:NMOS> BUF gate.png|NMOS緩衝閘 <File:PMOS> BUF gate.png|PMOS緩衝閘 <File:TTL> BUF gate.png|TTL緩衝閘 <File:CMOS> BUF gate.png|靜態CMOS緩衝閘

緩衝閘電路輸出電壓所代表的邏輯電平與輸入相同，這剛好與[反相器](../Page/反相器.md "wikilink")相反，由於邏輯[對合律](https://zh.wikipedia.org/wiki/對合律 "wikilink")，因此緩衝閘可由兩個[反相器](../Page/反相器.md "wikilink")組合而成，反相器可以僅用一個NMOS電晶體或一個PMOS連接一個電阻來構建，因此緩衝閘也可以使用串接的輛個NMOS電晶體或PMOS電晶體構成，而[CMOS則是將這兩種加以組合](https://zh.wikipedia.org/wiki/CMOS "wikilink")，達到互補的效果。

### 積體電路

六同相器是一種包含6個緩衝閘的積體電路。例如，7407 TTL晶片有14個引腳，4050 CMOS晶片有16個引腳，兩種晶片都各有2個引腳用於電源供電/基準電壓，12個引腳用於6個緩衝閘的輸入和輸出（4050有2個引腳懸空）\[7\]。此外，741G34也是一種緩衝閘\[8\]，但裡面只有單一個緩衝閘。

### 備選方案

<File:Buffer> Gate from Not Gate.png|利用反相器實現的緩衝閘 [File:Buffer_from_AND.svg|利用及閘實現的緩衝閘](File:Buffer_from_AND.svg%7C利用及閘實現的緩衝閘) <File:Buffer> from OR.svg|利用或閘實現的緩衝閘 <File:Buffer> Gate from NAND Gate.png|利用反及閘實現的緩衝閘 <File:Buffer> Gate from NOR Gate.png|利用反或閘實現的緩衝閘

緩衝閘只要是邏輯輸出等於邏輯輸入的組合皆能使用，但不能使用電線代替，有些情況可以先用電壓跟隨器代替，但可能會有潛在的問題，最安全的方式是將兩個反相器串接。

由於緩衝閘要實現的等同於邏輯命題，因此只要輸入與輸出相等的函數皆能使用，例如邏輯的：[冪等律](https://zh.wikipedia.org/wiki/冪等律 "wikilink")、[有界律](https://zh.wikipedia.org/wiki/有界律 "wikilink")、[對合律與](https://zh.wikipedia.org/wiki/對合律 "wikilink")[吸收律](https://zh.wikipedia.org/wiki/吸收律 "wikilink")。

|                            |                           |                                                     |
| -------------------------- | ------------------------- | --------------------------------------------------- |
| \(a \lor a = a\)           | \(a \land a = a\)         | [幂等律](https://zh.wikipedia.org/wiki/幂等律 "wikilink") |
| \(a \lor 0 = a\)           | \(a \land 1 = a\)         | [有界律](https://zh.wikipedia.org/wiki/有界律 "wikilink") |
| \(\lnot \lnot a = a\)      |                           | [對合律](https://zh.wikipedia.org/wiki/對合律 "wikilink") |
| \(a  \lor(a \land b) = a\) | \(a \land(a \lor b) = a\) | [吸收律](https://zh.wikipedia.org/wiki/吸收律 "wikilink") |

<File:BUF> from AND with Bounded law.png|\(a \land 1 = a\) <File:BUF> from OR with Bounded law.png|\(a \lor 0 = a\)

最簡單的兩種方式是將[或閘或](https://zh.wikipedia.org/wiki/或閘 "wikilink")[與閘的兩個輸入接在一起即可完成一個緩衝閘](https://zh.wikipedia.org/wiki/與閘 "wikilink")\[9\]。另外，也能使用被認為是「通用的邏輯閘電路」的[反及閘與](https://zh.wikipedia.org/wiki/反及閘 "wikilink")[反或閘](https://zh.wikipedia.org/wiki/反或閘 "wikilink")\[10\]來實現。若用反及閘實現緩衝閘，則將兩個反及閘的兩個輸入接在一起，然後將之串接；若用反或閘實現緩衝閘，則將兩個反或閘的四個輸入接在一起作為輸入，然後將兩個輸出接在第三個反或閘的兩個輸入即完成一個緩衝閘。

## 三態邏輯運用

[Tristate.png](https://zh.wikipedia.org/wiki/File:Tristate.png "fig:Tristate.png") 一般邏輯閘輸出的高電位大部分是使用V<sub><small>DD</small></sub>端接高電位或電源而完成，但若將緩衝閘的V<sub><small>DD</small></sub>端接也作為輸入的話則可以達成三態邏輯的效果\[11\]。 這個效果則允許輸出端在0和1兩種邏輯電平之外呈現高阻態，等效於將輸出的影響從後級電路中移除。這允許多個電路共同使用同一個輸出線（例如匯流排）。

<table>
<tbody>
<tr class="odd">
<td><p><strong>輸入</strong><br />
A   B</p></td>
<td><p><strong>輸出</strong><br />
C</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
<tr class="even">
<td><p>X</p></td>
<td><p>0</p></td>
</tr>
</tbody>
</table>

## 單一輸入邏輯閘

緩衝閘是一種單一輸入邏輯閘，另外一種單一輸入邏輯閘是[反相器](../Page/反相器.md "wikilink")。在布林代數中，單一輸入的[布林函數共有四種](https://zh.wikipedia.org/wiki/布林函數 "wikilink")：

\[Y = X\]

\[Y = \overline{X}\]

\[Y = 1\]

\[Y = 0\] 其中兩種就是**緩衝閘**與[反相器](../Page/反相器.md "wikilink")，分別實現[邏輯命題與](https://zh.wikipedia.org/wiki/邏輯命題 "wikilink")[邏輯非](https://zh.wikipedia.org/wiki/邏輯非 "wikilink")，而另外兩種分別為[邏輯永真以及](https://zh.wikipedia.org/wiki/恆真 "wikilink")[邏輯永假](https://zh.wikipedia.org/wiki/恆假 "wikilink")。

<table>
<tbody>
<tr class="odd">
<td><p><a href="../Page/邏輯閘.md" title="wikilink">邏輯閘</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/邏輯命題" title="wikilink">邏輯命題</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/邏輯非" title="wikilink">邏輯非</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/恆真" title="wikilink">邏輯永真</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/恆假" title="wikilink">邏輯永假</a></p></td>
</tr>
<tr class="even">
<td><p><strong>緩衝閘</strong></p></td>
<td><p><a href="../Page/反相器.md" title="wikilink">相反閘</a></p></td>
<td><p>恆真閘</p></td>
<td><p>恆假閘</p></td>
<td></td>
</tr>
<tr class="odd">
<td><p><strong>輸入</strong><br />
A</p></td>
<td><p><strong>輸出</strong><br />
BUF(A)</p></td>
<td><p><strong>輸出</strong><br />
<span class="math inline">$\overline{X}$</span></p></td>
<td><p><strong>輸出</strong><br />
永真</p></td>
<td><p><strong>輸出</strong><br />
永假</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
</tbody>
</table>

<File:Tautology> gate single input.svg|**恆真閘**的IEC記號 <File:Contradiction> gate single input.svg|**恆假閘**的IEC記號 <File:TRUE> from IMPLY.svg|[蘊含閘](../Page/蘊含閘.md "wikilink")組成的**恆真閘** <File:FALSE> from IMPLY NOT.svg|[蘊含閘](../Page/蘊含閘.md "wikilink")、[相反閘組成的](../Page/反相器.md "wikilink")**恆假閘**

但在數位邏輯電路中通常不會出現恆真閘與恆假閘，因為恆真閘實際上就是指[短路](../Page/短路.md "wikilink")、電源或高電位（邏輯真）的供應元件，反之恆假閘就是指[斷路或](https://zh.wikipedia.org/wiki/斷路 "wikilink")[接地](../Page/接地.md "wikilink")，且這兩種-{zh-cn:门; zh-hk:門; zh-tw:閘;}-的輸出與輸入無關。

## 參見

  - [布林代數](https://zh.wikipedia.org/wiki/布林代數 "wikilink")
  - [數位邏輯](https://zh.wikipedia.org/wiki/數位邏輯 "wikilink")
  - [反相器](../Page/反相器.md "wikilink")
  - [緩衝放大器](https://zh.wikipedia.org/wiki/緩衝放大器 "wikilink")

## 註釋

<references group="註"/>

## 參考文獻

## 延伸閱讀

  - 中的[緩衝閘](http://en.wikichip.org/wiki/Buffer_gate)相關內容

[Category:逻辑门](https://zh.wikipedia.org/wiki/Category:逻辑门 "wikilink")

1.  [buffer gate](http://terms.naer.edu.tw/detail/1273782/)  terms.naer.edu.tw [國家教育研究院](../Page/國家教育研究院.md "wikilink") 2003-6 \[2015-10-1\]
2.  [YES gates](http://2012.igem.org/Team:Technion/Project/YES_gates)  2012.igem.org \[2015-10-1\]
3.  [Buffer gate](http://logic.ly/lessons/buffer/)  logic.ly \[2015-10-1\]
4.  [The “Buffer” Gate](http://www.allaboutcircuits.com/textbook/digital/chpt-3/buffer-gate/)  allaboutcircuits.com \[2015-10-1\]
5.  [Logic gates](http://macao.communications.museum/eng/exhibition/secondfloor/moreinfo/LogicGates1.html)  章節1：Inverter (NOT Gate) and Buffer, 第二部分：Buffer Gate, macao.communications.museum \[2015-10-1\]
6.  輸出端可接的標準負載個數的最大值
7.  [Texas Instruments](https://zh.wikipedia.org/wiki/Texas_Instruments "wikilink")：[4050b CMOS六同相緩衝器/轉換器](http://focus.ti.com/docs/prod/folders/print/cd4050b.html) ，資料表：[CMOS Hex Buffer/Converters](http://www.ti.com/lit/ds/symlink/cd4050b.pdf)
8.  [741G34（SN74LVC1G34）的資料表](http://www.ti.com/lit/ds/symlink/sn74lvc1g34.pdf)  ti.com \[2015-10-1\]
9.  [logic gate](http://cpuville.com/logic_gates.htm)  段落 YES gate, cpuville.com \[2015-10-1\]
10. Mano, M. Morris and Charles R. Kime. *Logic and Computer Design Fundamentals, Third Edition.* Prentice Hall, 2004. p. 73.
11. [Tri-state use buffer gate](http://www.electronics-tutorials.ws/logic/logic_9.html)  lectronics-tutorials.ws \[2015-10-1\]