<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_serial_crc.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_serial_crc.v</a>
time_elapsed: 0.008s
ram usage: 9532 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e serial_crc_ccitt <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_serial_crc.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_serial_crc.v</a>
proc %serial_crc_ccitt.always.244.0 (i1$ %clk, i1$ %reset, i1$ %enable, i1$ %init, i1$ %data_in) -&gt; (i16$ %lfsr) {
0:
    br %init1
init1:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init1, %event
event:
    %reset1 = prb i1$ %reset
    br %reset1, %if_false, %if_true
if_true:
    %4 = const i16 65535
    %5 = const time 0s 1d
    drv i16$ %lfsr, %4, %5
    br %if_exit
if_false:
    %enable1 = prb i1$ %enable
    br %enable1, %if_false1, %if_true1
if_exit:
    br %0
if_true1:
    %init2 = prb i1$ %init
    br %init2, %if_false2, %if_true2
if_false1:
    br %if_exit1
if_exit1:
    br %if_exit
if_true2:
    %6 = const i16 65535
    %7 = const time 0s 1d
    drv i16$ %lfsr, %6, %7
    br %if_exit2
if_false2:
    %8 = const i32 0
    %9 = const i16 0
    %10 = sig i16 %9
    %11 = shr i16$ %lfsr, i16$ %10, i32 %8
    %12 = exts i1$, i16$ %11, 0, 1
    %data_in1 = prb i1$ %data_in
    %lfsr1 = prb i16$ %lfsr
    %13 = const i32 15
    %14 = const i16 0
    %15 = shr i16 %lfsr1, i16 %14, i32 %13
    %16 = exts i1, i16 %15, 0, 1
    %17 = xor i1 %data_in1, %16
    %18 = const time 0s 1d
    drv i1$ %12, %17, %18
    %19 = const i32 1
    %20 = const i16 0
    %21 = sig i16 %20
    %22 = shr i16$ %lfsr, i16$ %21, i32 %19
    %23 = exts i1$, i16$ %22, 0, 1
    %lfsr2 = prb i16$ %lfsr
    %24 = const i32 0
    %25 = const i16 0
    %26 = shr i16 %lfsr2, i16 %25, i32 %24
    %27 = exts i1, i16 %26, 0, 1
    %28 = const time 0s 1d
    drv i1$ %23, %27, %28
    %29 = const i32 2
    %30 = const i16 0
    %31 = sig i16 %30
    %32 = shr i16$ %lfsr, i16$ %31, i32 %29
    %33 = exts i1$, i16$ %32, 0, 1
    %lfsr3 = prb i16$ %lfsr
    %34 = const i32 1
    %35 = const i16 0
    %36 = shr i16 %lfsr3, i16 %35, i32 %34
    %37 = exts i1, i16 %36, 0, 1
    %38 = const time 0s 1d
    drv i1$ %33, %37, %38
    %39 = const i32 3
    %40 = const i16 0
    %41 = sig i16 %40
    %42 = shr i16$ %lfsr, i16$ %41, i32 %39
    %43 = exts i1$, i16$ %42, 0, 1
    %lfsr4 = prb i16$ %lfsr
    %44 = const i32 2
    %45 = const i16 0
    %46 = shr i16 %lfsr4, i16 %45, i32 %44
    %47 = exts i1, i16 %46, 0, 1
    %48 = const time 0s 1d
    drv i1$ %43, %47, %48
    %49 = const i32 4
    %50 = const i16 0
    %51 = sig i16 %50
    %52 = shr i16$ %lfsr, i16$ %51, i32 %49
    %53 = exts i1$, i16$ %52, 0, 1
    %lfsr5 = prb i16$ %lfsr
    %54 = const i32 3
    %55 = const i16 0
    %56 = shr i16 %lfsr5, i16 %55, i32 %54
    %57 = exts i1, i16 %56, 0, 1
    %58 = const time 0s 1d
    drv i1$ %53, %57, %58
    %59 = const i32 5
    %60 = const i16 0
    %61 = sig i16 %60
    %62 = shr i16$ %lfsr, i16$ %61, i32 %59
    %63 = exts i1$, i16$ %62, 0, 1
    %lfsr6 = prb i16$ %lfsr
    %64 = const i32 4
    %65 = const i16 0
    %66 = shr i16 %lfsr6, i16 %65, i32 %64
    %67 = exts i1, i16 %66, 0, 1
    %data_in2 = prb i1$ %data_in
    %68 = xor i1 %67, %data_in2
    %lfsr7 = prb i16$ %lfsr
    %69 = const i32 15
    %70 = const i16 0
    %71 = shr i16 %lfsr7, i16 %70, i32 %69
    %72 = exts i1, i16 %71, 0, 1
    %73 = xor i1 %68, %72
    %74 = const time 0s 1d
    drv i1$ %63, %73, %74
    %75 = const i32 6
    %76 = const i16 0
    %77 = sig i16 %76
    %78 = shr i16$ %lfsr, i16$ %77, i32 %75
    %79 = exts i1$, i16$ %78, 0, 1
    %lfsr8 = prb i16$ %lfsr
    %80 = const i32 5
    %81 = const i16 0
    %82 = shr i16 %lfsr8, i16 %81, i32 %80
    %83 = exts i1, i16 %82, 0, 1
    %84 = const time 0s 1d
    drv i1$ %79, %83, %84
    %85 = const i32 7
    %86 = const i16 0
    %87 = sig i16 %86
    %88 = shr i16$ %lfsr, i16$ %87, i32 %85
    %89 = exts i1$, i16$ %88, 0, 1
    %lfsr9 = prb i16$ %lfsr
    %90 = const i32 6
    %91 = const i16 0
    %92 = shr i16 %lfsr9, i16 %91, i32 %90
    %93 = exts i1, i16 %92, 0, 1
    %94 = const time 0s 1d
    drv i1$ %89, %93, %94
    %95 = const i32 8
    %96 = const i16 0
    %97 = sig i16 %96
    %98 = shr i16$ %lfsr, i16$ %97, i32 %95
    %99 = exts i1$, i16$ %98, 0, 1
    %lfsr10 = prb i16$ %lfsr
    %100 = const i32 7
    %101 = const i16 0
    %102 = shr i16 %lfsr10, i16 %101, i32 %100
    %103 = exts i1, i16 %102, 0, 1
    %104 = const time 0s 1d
    drv i1$ %99, %103, %104
    %105 = const i32 9
    %106 = const i16 0
    %107 = sig i16 %106
    %108 = shr i16$ %lfsr, i16$ %107, i32 %105
    %109 = exts i1$, i16$ %108, 0, 1
    %lfsr11 = prb i16$ %lfsr
    %110 = const i32 8
    %111 = const i16 0
    %112 = shr i16 %lfsr11, i16 %111, i32 %110
    %113 = exts i1, i16 %112, 0, 1
    %114 = const time 0s 1d
    drv i1$ %109, %113, %114
    %115 = const i32 10
    %116 = const i16 0
    %117 = sig i16 %116
    %118 = shr i16$ %lfsr, i16$ %117, i32 %115
    %119 = exts i1$, i16$ %118, 0, 1
    %lfsr12 = prb i16$ %lfsr
    %120 = const i32 9
    %121 = const i16 0
    %122 = shr i16 %lfsr12, i16 %121, i32 %120
    %123 = exts i1, i16 %122, 0, 1
    %124 = const time 0s 1d
    drv i1$ %119, %123, %124
    %125 = const i32 11
    %126 = const i16 0
    %127 = sig i16 %126
    %128 = shr i16$ %lfsr, i16$ %127, i32 %125
    %129 = exts i1$, i16$ %128, 0, 1
    %lfsr13 = prb i16$ %lfsr
    %130 = const i32 10
    %131 = const i16 0
    %132 = shr i16 %lfsr13, i16 %131, i32 %130
    %133 = exts i1, i16 %132, 0, 1
    %134 = const time 0s 1d
    drv i1$ %129, %133, %134
    %135 = const i32 12
    %136 = const i16 0
    %137 = sig i16 %136
    %138 = shr i16$ %lfsr, i16$ %137, i32 %135
    %139 = exts i1$, i16$ %138, 0, 1
    %lfsr14 = prb i16$ %lfsr
    %140 = const i32 11
    %141 = const i16 0
    %142 = shr i16 %lfsr14, i16 %141, i32 %140
    %143 = exts i1, i16 %142, 0, 1
    %data_in3 = prb i1$ %data_in
    %144 = xor i1 %143, %data_in3
    %lfsr15 = prb i16$ %lfsr
    %145 = const i32 15
    %146 = const i16 0
    %147 = shr i16 %lfsr15, i16 %146, i32 %145
    %148 = exts i1, i16 %147, 0, 1
    %149 = xor i1 %144, %148
    %150 = const time 0s 1d
    drv i1$ %139, %149, %150
    %151 = const i32 13
    %152 = const i16 0
    %153 = sig i16 %152
    %154 = shr i16$ %lfsr, i16$ %153, i32 %151
    %155 = exts i1$, i16$ %154, 0, 1
    %lfsr16 = prb i16$ %lfsr
    %156 = const i32 12
    %157 = const i16 0
    %158 = shr i16 %lfsr16, i16 %157, i32 %156
    %159 = exts i1, i16 %158, 0, 1
    %160 = const time 0s 1d
    drv i1$ %155, %159, %160
    %161 = const i32 14
    %162 = const i16 0
    %163 = sig i16 %162
    %164 = shr i16$ %lfsr, i16$ %163, i32 %161
    %165 = exts i1$, i16$ %164, 0, 1
    %lfsr17 = prb i16$ %lfsr
    %166 = const i32 13
    %167 = const i16 0
    %168 = shr i16 %lfsr17, i16 %167, i32 %166
    %169 = exts i1, i16 %168, 0, 1
    %170 = const time 0s 1d
    drv i1$ %165, %169, %170
    %171 = const i32 15
    %172 = const i16 0
    %173 = sig i16 %172
    %174 = shr i16$ %lfsr, i16$ %173, i32 %171
    %175 = exts i1$, i16$ %174, 0, 1
    %lfsr18 = prb i16$ %lfsr
    %176 = const i32 14
    %177 = const i16 0
    %178 = shr i16 %lfsr18, i16 %177, i32 %176
    %179 = exts i1, i16 %178, 0, 1
    %180 = const time 0s 1d
    drv i1$ %175, %179, %180
    br %if_exit2
if_exit2:
    br %if_exit1
}

entity @serial_crc_ccitt (i1$ %clk, i1$ %reset, i1$ %enable, i1$ %init, i1$ %data_in) -&gt; (i16$ %crc_out) {
    %0 = const i16 0
    %lfsr = sig i16 %0
    %lfsr1 = prb i16$ %lfsr
    %1 = const time 0s 1e
    drv i16$ %crc_out, %lfsr1, %1
    inst %serial_crc_ccitt.always.244.0 (i1$ %clk, i1$ %reset, i1$ %enable, i1$ %init, i1$ %data_in) -&gt; (i16$ %lfsr)
}

</pre>
</body>