Fitter report for top
Sun Oct 18 12:44:42 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |top|core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ALTSYNCRAM
 26. |top|core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|ALTSYNCRAM
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Sun Oct 18 12:44:42 2015            ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; top                                              ;
; Top-level Entity Name              ; top                                              ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE6E22C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 625 / 6,272 ( 10 % )                             ;
;     Total combinational functions  ; 619 / 6,272 ( 10 % )                             ;
;     Dedicated logic registers      ; 117 / 6,272 ( 2 % )                              ;
; Total registers                    ; 117                                              ;
; Total pins                         ; 18 / 92 ( 20 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 6,144 / 276,480 ( 2 % )                          ;
; Embedded Multiplier 9-bit elements ; 1 / 30 ( 3 % )                                   ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; oled[0]  ; Missing drive strength and slew rate ;
; oled[1]  ; Missing drive strength and slew rate ;
; oled[2]  ; Missing drive strength and slew rate ;
; oled[3]  ; Missing drive strength and slew rate ;
; oseg[0]  ; Missing drive strength and slew rate ;
; oseg[1]  ; Missing drive strength and slew rate ;
; oseg[2]  ; Missing drive strength and slew rate ;
; oseg[3]  ; Missing drive strength and slew rate ;
; oseg[4]  ; Missing drive strength and slew rate ;
; oseg[5]  ; Missing drive strength and slew rate ;
; oseg[6]  ; Missing drive strength and slew rate ;
; odig[0]  ; Missing drive strength and slew rate ;
; odig[1]  ; Missing drive strength and slew rate ;
; odig[2]  ; Missing drive strength and slew rate ;
; odig[3]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                     ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------+------------------+-----------------------+
; Node              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                          ; Destination Port ; Destination Port Name ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------+------------------+-----------------------+
; core:cpu|tempA[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[0] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[0]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[1] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[1]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[2] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[2]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[3] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[3]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[4] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[4]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[5] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[5]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[6] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[6]~_Duplicate_1                            ; Q                ;                       ;
; core:cpu|tempA[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:cpu|tempA[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:cpu|tempA[7]~_Duplicate_1                            ; Q                ;                       ;
+-------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 812 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 812 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement and Routing        ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 802     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/fpgawork/cpu01/output_files/top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 625 / 6,272 ( 10 % )     ;
;     -- Combinational with no register       ; 508                      ;
;     -- Register only                        ; 6                        ;
;     -- Combinational with a register        ; 111                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 361                      ;
;     -- 3 input functions                    ; 112                      ;
;     -- <=2 input functions                  ; 146                      ;
;     -- Register only                        ; 6                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 486                      ;
;     -- arithmetic mode                      ; 133                      ;
;                                             ;                          ;
; Total registers*                            ; 117 / 6,684 ( 2 % )      ;
;     -- Dedicated logic registers            ; 117 / 6,272 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 43 / 392 ( 11 % )        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 18 / 92 ( 20 % )         ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M9Ks                                        ; 2 / 30 ( 7 % )           ;
; Total block memory bits                     ; 6,144 / 276,480 ( 2 % )  ;
; Total block memory implementation bits      ; 18,432 / 276,480 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 30 ( 3 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 3 / 10 ( 30 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%             ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 4%             ;
; Maximum fan-out                             ; 434                      ;
; Highest non-global fan-out                  ; 65                       ;
; Total fan-out                               ; 2214                     ;
; Average fan-out                             ; 2.78                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 625 / 6272 ( 10 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 508                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;     -- Combinational with a register        ; 111                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 361                 ; 0                              ;
;     -- 3 input functions                    ; 112                 ; 0                              ;
;     -- <=2 input functions                  ; 146                 ; 0                              ;
;     -- Register only                        ; 6                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 486                 ; 0                              ;
;     -- arithmetic mode                      ; 133                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 117                 ; 0                              ;
;     -- Dedicated logic registers            ; 117 / 6272 ( 2 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 43 / 392 ( 11 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 18                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 30 ( 3 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 6144                ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; M9K                                         ; 2 / 30 ( 6 % )      ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2491                ; 5                              ;
;     -- Registered Connections               ; 569                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 3                   ; 0                              ;
;     -- Output Ports                         ; 15                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk    ; 23    ; 1        ; 0            ; 11           ; 7            ; 107                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; pllrst ; 91    ; 6        ; 34           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst    ; 25    ; 2        ; 0            ; 11           ; 21           ; 9                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; odig[0] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; odig[1] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; odig[2] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; odig[3] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oled[0] ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oled[1] ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oled[2] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oled[3] ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[0] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[1] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[2] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[3] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[4] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[5] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oseg[6] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; oled[1]                 ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; oled[0]                 ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; oseg[4]                 ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; odig[0]                 ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; odig[3]                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % ) ; 2.5V          ; --           ;
; 7        ; 4 / 13 ( 31 % ) ; 2.5V          ; --           ;
; 8        ; 7 / 12 ( 58 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 46         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 118        ; 5        ; oled[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; oled[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; oled[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; oled[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; pllrst                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; oseg[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; oseg[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; oseg[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; oseg[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ; 177        ; 8        ; oseg[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; oseg[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; oseg[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; odig[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; odig[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; odig[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; odig[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                           ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
; |top                                         ; 625 (44)    ; 117 (26)                  ; 0 (0)         ; 6144        ; 2    ; 1            ; 1       ; 0         ; 18   ; 0            ; 508 (18)     ; 6 (0)             ; 111 (26)         ; |top                                                                                                          ; work         ;
;    |SEG7_LUT_4:u1|                           ; 48 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (7)       ; 0 (0)             ; 25 (13)          ; |top|SEG7_LUT_4:u1                                                                                            ; work         ;
;       |SEG7_LUT:u0|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |top|SEG7_LUT_4:u1|SEG7_LUT:u0                                                                                ; work         ;
;       |SEG7_LUT:u1|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|SEG7_LUT_4:u1|SEG7_LUT:u1                                                                                ; work         ;
;       |SEG7_LUT:u2|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top|SEG7_LUT_4:u1|SEG7_LUT:u2                                                                                ; work         ;
;       |SEG7_LUT:u3|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top|SEG7_LUT_4:u1|SEG7_LUT:u3                                                                                ; work         ;
;    |core:cpu|                                ; 545 (467)   ; 78 (78)                   ; 0 (0)         ; 6144        ; 2    ; 1            ; 1       ; 0         ; 0    ; 0            ; 467 (389)    ; 6 (6)             ; 72 (70)          ; |top|core:cpu                                                                                                 ; work         ;
;       |lpm_divide:Div0|                      ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 2 (0)            ; |top|core:cpu|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_nhm:auto_generated|     ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 2 (0)            ; |top|core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider|    ; 80 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 2 (0)            ; |top|core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_i4f:divider|       ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 2 (2)            ; |top|core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider ; work         ;
;       |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|lpm_mult:Mult0                                                                                  ; work         ;
;          |mult_aat:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|lpm_mult:Mult0|mult_aat:auto_generated                                                          ; work         ;
;       |ram1:sta|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|ram1:sta                                                                                        ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|ram1:sta|altsyncram:altsyncram_component                                                        ; work         ;
;             |altsyncram_35g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated                         ; work         ;
;       |rom0:si0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|rom0:si0                                                                                        ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|rom0:si0|altsyncram:altsyncram_component                                                        ; work         ;
;             |altsyncram_6t91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated                         ; work         ;
;       |rom1:si1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|rom1:si1                                                                                        ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|rom1:si1|altsyncram:altsyncram_component                                                        ; work         ;
;             |altsyncram_7t91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated                         ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; pllrst  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; oled[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oled[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oled[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oled[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oseg[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; odig[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; odig[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; odig[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; odig[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; pllrst              ;                   ;         ;
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+-------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                    ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; clk                     ; PIN_23             ; 107     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; core:cpu|Decoder1~5     ; LCCOMB_X21_Y11_N14 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|Decoder1~6     ; LCCOMB_X21_Y11_N20 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|fp[7]~10       ; LCCOMB_X19_Y9_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|not_ready      ; FF_X13_Y9_N19      ; 65      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; core:cpu|pc[7]~30       ; LCCOMB_X17_Y7_N4   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|regf[7]~6      ; LCCOMB_X17_Y10_N26 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|sp[7]~27       ; LCCOMB_X17_Y8_N20  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|sta_addr[0]~48 ; LCCOMB_X17_Y8_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|sta_data[7]~29 ; LCCOMB_X17_Y9_N16  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|sta_wren       ; FF_X13_Y9_N13      ; 6       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; core:cpu|tempA[0]~13    ; LCCOMB_X17_Y8_N2   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; ledcount[15]            ; FF_X33_Y9_N5       ; 13      ; Clock                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rst                     ; PIN_25             ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; rst                     ; PIN_25             ; 2       ; Async. clear            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+--------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name         ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk          ; PIN_23       ; 107     ; 2                                    ; Global Clock         ; GCLK2            ; --                        ;
; ledcount[15] ; FF_X33_Y9_N5 ; 13      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; rst          ; PIN_25       ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+--------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; core:cpu|not_ready                                                                                                                  ; 65      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[0]                                             ; 60      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[1]                                             ; 57      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[3]                                             ; 56      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[2]                                             ; 53      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[4]                                             ; 53      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[6]                                             ; 43      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[7]                                             ; 38      ;
; core:cpu|core_step.0000                                                                                                             ; 35      ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|q_a[5]                                             ; 29      ;
; core:cpu|core_step.0001                                                                                                             ; 25      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[7]                                             ; 22      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[0]                                             ; 20      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[1]                                             ; 19      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[3]                                             ; 18      ;
; core:cpu|sta_data[7]~11                                                                                                             ; 17      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[2]                                             ; 17      ;
; core:cpu|pc[1]~12                                                                                                                   ; 16      ;
; SEG7_LUT_4:u1|count[0]                                                                                                              ; 16      ;
; SEG7_LUT_4:u1|count[1]                                                                                                              ; 16      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[6]                                             ; 15      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[5]                                             ; 14      ;
; core:cpu|pc[1]~6                                                                                                                    ; 13      ;
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|q_a[4]                                             ; 13      ;
; core:cpu|sta_data[7]~82                                                                                                             ; 12      ;
; core:cpu|sp[0]                                                                                                                      ; 12      ;
; core:cpu|sta_data[7]~81                                                                                                             ; 11      ;
; core:cpu|sp[7]~9                                                                                                                    ; 11      ;
; core:cpu|sta_data[7]~12                                                                                                             ; 11      ;
; core:cpu|core_step.0010                                                                                                             ; 11      ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[0]                                             ; 11      ;
; core:cpu|sp[7]~10                                                                                                                   ; 10      ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[27]~6              ; 10      ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[1]                                             ; 10      ;
; core:cpu|tempA[0]~13                                                                                                                ; 9       ;
; core:cpu|pc[7]~16                                                                                                                   ; 9       ;
; core:cpu|tempA[7]~_Duplicate_1                                                                                                      ; 9       ;
; core:cpu|sta_addr[2]~77                                                                                                             ; 8       ;
; core:cpu|fp[7]~10                                                                                                                   ; 8       ;
; core:cpu|regf[7]~6                                                                                                                  ; 8       ;
; core:cpu|sta_addr[0]~48                                                                                                             ; 8       ;
; core:cpu|sta_addr[2]~25                                                                                                             ; 8       ;
; core:cpu|sta_addr[2]~22                                                                                                             ; 8       ;
; core:cpu|sta_addr[2]~19                                                                                                             ; 8       ;
; core:cpu|sta_addr[2]~9                                                                                                              ; 8       ;
; core:cpu|sta_data[7]~29                                                                                                             ; 8       ;
; core:cpu|sta_data[7]~21                                                                                                             ; 8       ;
; core:cpu|pc[7]~30                                                                                                                   ; 8       ;
; core:cpu|pc[1]~11                                                                                                                   ; 8       ;
; core:cpu|Equal0~2                                                                                                                   ; 8       ;
; core:cpu|tempA[6]~_Duplicate_1                                                                                                      ; 8       ;
; core:cpu|Decoder1~6                                                                                                                 ; 8       ;
; core:cpu|Decoder1~5                                                                                                                 ; 8       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[7]~14 ; 8       ;
; rst~input                                                                                                                           ; 7       ;
; core:cpu|sp[7]~27                                                                                                                   ; 7       ;
; core:cpu|ready_step.0001                                                                                                            ; 7       ;
; core:cpu|tempA[5]~_Duplicate_1                                                                                                      ; 7       ;
; core:cpu|tempA[4]~_Duplicate_1                                                                                                      ; 7       ;
; core:cpu|tempA[3]~_Duplicate_1                                                                                                      ; 7       ;
; core:cpu|tempA[2]~_Duplicate_1                                                                                                      ; 7       ;
; core:cpu|tempA[1]~_Duplicate_1                                                                                                      ; 7       ;
; core:cpu|Decoder1~1                                                                                                                 ; 7       ;
; core:cpu|mgpio[1][7]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][6]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][5]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][4]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][3]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][2]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][1]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][0]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][7]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][6]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][5]                                                                                                                ; 7       ;
; core:cpu|mgpio[0][4]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][3]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][2]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][1]                                                                                                                ; 7       ;
; core:cpu|mgpio[1][0]                                                                                                                ; 7       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[6]~12 ; 7       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]~9              ; 6       ;
; core:cpu|regf[7]~4                                                                                                                  ; 6       ;
; core:cpu|fp[7]~5                                                                                                                    ; 6       ;
; core:cpu|tempA[0]~_Duplicate_1                                                                                                      ; 6       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[5]~10 ; 6       ;
; core:cpu|sta_wren                                                                                                                   ; 6       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[36]~8              ; 5       ;
; core:cpu|sp[7]~4                                                                                                                    ; 5       ;
; core:cpu|Equal0~1                                                                                                                   ; 5       ;
; core:cpu|Equal0~0                                                                                                                   ; 5       ;
; core:cpu|sp[7]                                                                                                                      ; 5       ;
; core:cpu|sp[6]                                                                                                                      ; 5       ;
; core:cpu|sp[5]                                                                                                                      ; 5       ;
; core:cpu|sp[4]                                                                                                                      ; 5       ;
; core:cpu|sp[3]                                                                                                                      ; 5       ;
; core:cpu|sp[2]                                                                                                                      ; 5       ;
; core:cpu|sp[1]                                                                                                                      ; 5       ;
; core:cpu|Add3~0                                                                                                                     ; 5       ;
; core:cpu|Add5~0                                                                                                                     ; 5       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[4]~8  ; 5       ;
; core:cpu|sp[7]~5                                                                                                                    ; 4       ;
; core:cpu|pc[1]~20                                                                                                                   ; 4       ;
; core:cpu|pc[1]~19                                                                                                                   ; 4       ;
; core:cpu|Selector24~2                                                                                                               ; 4       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[3]~6  ; 4       ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[2]                                             ; 4       ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[3]                                             ; 4       ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[4]                                             ; 4       ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[5]                                             ; 4       ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[6]                                             ; 4       ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|q_a[7]                                             ; 4       ;
; core:cpu|pc[0]                                                                                                                      ; 4       ;
; core:cpu|pc[1]                                                                                                                      ; 4       ;
; core:cpu|pc[3]                                                                                                                      ; 4       ;
; core:cpu|pc[2]                                                                                                                      ; 4       ;
; core:cpu|pc[4]                                                                                                                      ; 4       ;
; core:cpu|pc[5]                                                                                                                      ; 4       ;
; core:cpu|pc[6]                                                                                                                      ; 4       ;
; core:cpu|pc[7]                                                                                                                      ; 4       ;
; ledcount[15]                                                                                                                        ; 4       ;
; ledcount[14]                                                                                                                        ; 4       ;
; ledcount[9]                                                                                                                         ; 4       ;
; ledcount[8]                                                                                                                         ; 4       ;
; ledcount[13]                                                                                                                        ; 4       ;
; ledcount[12]                                                                                                                        ; 4       ;
; ledcount[11]                                                                                                                        ; 4       ;
; ledcount[10]                                                                                                                        ; 4       ;
; core:cpu|fp[7]~8                                                                                                                    ; 3       ;
; core:cpu|fp[7]                                                                                                                      ; 3       ;
; core:cpu|fp[6]                                                                                                                      ; 3       ;
; core:cpu|fp[5]                                                                                                                      ; 3       ;
; core:cpu|fp[4]                                                                                                                      ; 3       ;
; core:cpu|fp[3]                                                                                                                      ; 3       ;
; core:cpu|fp[2]                                                                                                                      ; 3       ;
; core:cpu|fp[1]                                                                                                                      ; 3       ;
; core:cpu|sta_addr[2]~14                                                                                                             ; 3       ;
; core:cpu|fp[0]                                                                                                                      ; 3       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[18]~7              ; 3       ;
; core:cpu|core_step.0001~0                                                                                                           ; 3       ;
; core:cpu|tempA~12                                                                                                                   ; 3       ;
; core:cpu|tempA~11                                                                                                                   ; 3       ;
; core:cpu|tempA~10                                                                                                                   ; 3       ;
; core:cpu|tempA~9                                                                                                                    ; 3       ;
; core:cpu|tempA~8                                                                                                                    ; 3       ;
; core:cpu|tempA~7                                                                                                                    ; 3       ;
; core:cpu|tempA~6                                                                                                                    ; 3       ;
; core:cpu|WideOr10~6                                                                                                                 ; 3       ;
; core:cpu|Selector32~4                                                                                                               ; 3       ;
; core:cpu|WideOr19~0                                                                                                                 ; 3       ;
; core:cpu|tempA~3                                                                                                                    ; 3       ;
; core:cpu|Decoder1~0                                                                                                                 ; 3       ;
; ledcount[0]                                                                                                                         ; 3       ;
; ledcount[23]                                                                                                                        ; 3       ;
; ledcount[21]                                                                                                                        ; 3       ;
; ledcount[20]                                                                                                                        ; 3       ;
; ledcount[18]                                                                                                                        ; 3       ;
; ledcount[17]                                                                                                                        ; 3       ;
; ledcount[16]                                                                                                                        ; 3       ;
; ledcount[7]                                                                                                                         ; 3       ;
; ledcount[6]                                                                                                                         ; 3       ;
; ledcount[5]                                                                                                                         ; 3       ;
; ledcount[4]                                                                                                                         ; 3       ;
; core:cpu|sp[0]~40                                                                                                                   ; 2       ;
; core:cpu|sp[7]~7                                                                                                                    ; 2       ;
; core:cpu|Selector139~3                                                                                                              ; 2       ;
; core:cpu|Selector32~6                                                                                                               ; 2       ;
; core:cpu|Selector32~5                                                                                                               ; 2       ;
; core:cpu|Selector72~0                                                                                                               ; 2       ;
; core:cpu|sta_addr[2]~39                                                                                                             ; 2       ;
; core:cpu|fp[7]~6                                                                                                                    ; 2       ;
; core:cpu|sta_addr[2]~24                                                                                                             ; 2       ;
; core:cpu|sta_addr[2]~10                                                                                                             ; 2       ;
; core:cpu|sta_data~17                                                                                                                ; 2       ;
; core:cpu|sta_data~16                                                                                                                ; 2       ;
; core:cpu|sta_data~13                                                                                                                ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[40]~22            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[41]~21            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[42]~20            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[43]~19            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[44]~18            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[45]~17            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[32]~16            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[33]~15            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[34]~14            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[35]~13            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[36]~12            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[24]~11            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[25]~10            ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[26]~9             ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[27]~8             ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[16]~7             ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[17]~6             ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[18]~5             ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[8]~4              ; 2       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[9]~3              ; 2       ;
; core:cpu|sta_wren~4                                                                                                                 ; 2       ;
; core:cpu|WideOr26~0                                                                                                                 ; 2       ;
; core:cpu|sta_wren~0                                                                                                                 ; 2       ;
; core:cpu|Selector24~7                                                                                                               ; 2       ;
; core:cpu|Selector24~3                                                                                                               ; 2       ;
; core:cpu|core_step.0000~13                                                                                                          ; 2       ;
; core:cpu|pc[7]~26                                                                                                                   ; 2       ;
; core:cpu|pc[7]~13                                                                                                                   ; 2       ;
; core:cpu|core_step.0000~12                                                                                                          ; 2       ;
; core:cpu|WideOr19~1                                                                                                                 ; 2       ;
; core:cpu|sta_addr[2]~4                                                                                                              ; 2       ;
; core:cpu|Decoder1~7                                                                                                                 ; 2       ;
; core:cpu|core_step.0010~2                                                                                                           ; 2       ;
; core:cpu|core_step.0010~0                                                                                                           ; 2       ;
; core:cpu|WideOr21~0                                                                                                                 ; 2       ;
; core:cpu|Decoder1~4                                                                                                                 ; 2       ;
; core:cpu|tempA[0]~2                                                                                                                 ; 2       ;
; core:cpu|Decoder1~2                                                                                                                 ; 2       ;
; oled~1                                                                                                                              ; 2       ;
; core:cpu|Add8~14                                                                                                                    ; 2       ;
; core:cpu|Add8~12                                                                                                                    ; 2       ;
; core:cpu|Add8~10                                                                                                                    ; 2       ;
; core:cpu|Add8~8                                                                                                                     ; 2       ;
; core:cpu|Add8~6                                                                                                                     ; 2       ;
; core:cpu|Add8~4                                                                                                                     ; 2       ;
; core:cpu|Add8~2                                                                                                                     ; 2       ;
; core:cpu|Add1~14                                                                                                                    ; 2       ;
; core:cpu|Add3~14                                                                                                                    ; 2       ;
; core:cpu|Add5~14                                                                                                                    ; 2       ;
; core:cpu|Add1~12                                                                                                                    ; 2       ;
; core:cpu|Add3~12                                                                                                                    ; 2       ;
; core:cpu|Add5~12                                                                                                                    ; 2       ;
; core:cpu|Add1~10                                                                                                                    ; 2       ;
; core:cpu|Add3~10                                                                                                                    ; 2       ;
; core:cpu|Add5~10                                                                                                                    ; 2       ;
; core:cpu|Add1~8                                                                                                                     ; 2       ;
; core:cpu|Add3~8                                                                                                                     ; 2       ;
; core:cpu|Add5~8                                                                                                                     ; 2       ;
; core:cpu|Add1~6                                                                                                                     ; 2       ;
; core:cpu|Add3~6                                                                                                                     ; 2       ;
; core:cpu|Add5~6                                                                                                                     ; 2       ;
; core:cpu|Add1~4                                                                                                                     ; 2       ;
; core:cpu|Add3~4                                                                                                                     ; 2       ;
; core:cpu|Add5~4                                                                                                                     ; 2       ;
; core:cpu|Add1~2                                                                                                                     ; 2       ;
; core:cpu|Add3~2                                                                                                                     ; 2       ;
; core:cpu|Add5~2                                                                                                                     ; 2       ;
; core:cpu|Add1~0                                                                                                                     ; 2       ;
; core:cpu|Add8~0                                                                                                                     ; 2       ;
; ledcount[3]                                                                                                                         ; 2       ;
; ledcount[2]                                                                                                                         ; 2       ;
; ledcount[1]                                                                                                                         ; 2       ;
; ledcount[25]                                                                                                                        ; 2       ;
; ledcount[24]                                                                                                                        ; 2       ;
; ledcount[22]                                                                                                                        ; 2       ;
; ledcount[19]                                                                                                                        ; 2       ;
; core:cpu|ready_step.0001~_wirecell                                                                                                  ; 1       ;
; SEG7_LUT_4:u1|count[0]~1                                                                                                            ; 1       ;
; ledcount[0]~75                                                                                                                      ; 1       ;
; core:cpu|sp[7]~41                                                                                                                   ; 1       ;
; core:cpu|Selector32~13                                                                                                              ; 1       ;
; core:cpu|fp[7]~11                                                                                                                   ; 1       ;
; core:cpu|regf[7]~14                                                                                                                 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[36]                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[45]                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[18]                ; 1       ;
; core:cpu|sta_addr[2]~78                                                                                                             ; 1       ;
; core:cpu|sta_data[7]~83                                                                                                             ; 1       ;
; core:cpu|sta_data~80                                                                                                                ; 1       ;
; core:cpu|sta_data~79                                                                                                                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[8]~30             ; 1       ;
; core:cpu|Selector24~14                                                                                                              ; 1       ;
; core:cpu|pc[7]~33                                                                                                                   ; 1       ;
; core:cpu|pc[7]~32                                                                                                                   ; 1       ;
; core:cpu|sp~39                                                                                                                      ; 1       ;
; core:cpu|sp~38                                                                                                                      ; 1       ;
; core:cpu|sp~37                                                                                                                      ; 1       ;
; core:cpu|sp~36                                                                                                                      ; 1       ;
; core:cpu|sp~35                                                                                                                      ; 1       ;
; core:cpu|sp~34                                                                                                                      ; 1       ;
; core:cpu|sp~33                                                                                                                      ; 1       ;
; core:cpu|sp~32                                                                                                                      ; 1       ;
; core:cpu|sp~31                                                                                                                      ; 1       ;
; core:cpu|sp~30                                                                                                                      ; 1       ;
; core:cpu|sp~29                                                                                                                      ; 1       ;
; core:cpu|sp~28                                                                                                                      ; 1       ;
; core:cpu|sp[7]~26                                                                                                                   ; 1       ;
; core:cpu|sp[7]~25                                                                                                                   ; 1       ;
; core:cpu|pc[7]~31                                                                                                                   ; 1       ;
; core:cpu|sp[7]~24                                                                                                                   ; 1       ;
; core:cpu|sp[7]~23                                                                                                                   ; 1       ;
; core:cpu|sp[7]~22                                                                                                                   ; 1       ;
; core:cpu|sp[7]~21                                                                                                                   ; 1       ;
; core:cpu|sp[7]~20                                                                                                                   ; 1       ;
; core:cpu|sp[7]~19                                                                                                                   ; 1       ;
; core:cpu|sp[7]~18                                                                                                                   ; 1       ;
; core:cpu|sp[7]~17                                                                                                                   ; 1       ;
; core:cpu|sp[7]~16                                                                                                                   ; 1       ;
; core:cpu|sp[7]~15                                                                                                                   ; 1       ;
; core:cpu|sp[7]~14                                                                                                                   ; 1       ;
; core:cpu|sp[7]~13                                                                                                                   ; 1       ;
; core:cpu|sp~12                                                                                                                      ; 1       ;
; core:cpu|sp~11                                                                                                                      ; 1       ;
; core:cpu|sp[7]~8                                                                                                                    ; 1       ;
; core:cpu|sp[0]~6                                                                                                                    ; 1       ;
; core:cpu|Selector139~6                                                                                                              ; 1       ;
; core:cpu|Selector139~5                                                                                                              ; 1       ;
; core:cpu|Selector139~4                                                                                                              ; 1       ;
; core:cpu|Selector139~2                                                                                                              ; 1       ;
; core:cpu|Selector139~1                                                                                                              ; 1       ;
; core:cpu|Selector32~12                                                                                                              ; 1       ;
; core:cpu|Selector32~11                                                                                                              ; 1       ;
; core:cpu|Selector32~10                                                                                                              ; 1       ;
; core:cpu|Selector32~9                                                                                                               ; 1       ;
; core:cpu|Selector32~8                                                                                                               ; 1       ;
; core:cpu|Selector32~7                                                                                                               ; 1       ;
; core:cpu|Selector139~0                                                                                                              ; 1       ;
; core:cpu|Selector72~6                                                                                                               ; 1       ;
; core:cpu|Selector72~5                                                                                                               ; 1       ;
; core:cpu|Selector72~4                                                                                                               ; 1       ;
; core:cpu|Selector72~3                                                                                                               ; 1       ;
; core:cpu|Selector72~2                                                                                                               ; 1       ;
; core:cpu|Selector72~1                                                                                                               ; 1       ;
; core:cpu|Selector7~0                                                                                                                ; 1       ;
; core:cpu|fp[7]~9                                                                                                                    ; 1       ;
; core:cpu|fp[7]~7                                                                                                                    ; 1       ;
; core:cpu|sta_data~78                                                                                                                ; 1       ;
; core:cpu|sta_data~77                                                                                                                ; 1       ;
; core:cpu|sta_data~76                                                                                                                ; 1       ;
; core:cpu|sta_data~75                                                                                                                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[54]                ; 1       ;
; core:cpu|sta_data~74                                                                                                                ; 1       ;
; core:cpu|sta_data~73                                                                                                                ; 1       ;
; core:cpu|sta_data~72                                                                                                                ; 1       ;
; core:cpu|regf~13                                                                                                                    ; 1       ;
; core:cpu|regf~12                                                                                                                    ; 1       ;
; core:cpu|regf~11                                                                                                                    ; 1       ;
; core:cpu|regf~10                                                                                                                    ; 1       ;
; core:cpu|regf~9                                                                                                                     ; 1       ;
; core:cpu|regf~8                                                                                                                     ; 1       ;
; core:cpu|regf~7                                                                                                                     ; 1       ;
; core:cpu|regf~5                                                                                                                     ; 1       ;
; core:cpu|core_step.0000~15                                                                                                          ; 1       ;
; core:cpu|core_step.0000~14                                                                                                          ; 1       ;
; core:cpu|sta_data~71                                                                                                                ; 1       ;
; core:cpu|sta_data~70                                                                                                                ; 1       ;
; core:cpu|sta_data~69                                                                                                                ; 1       ;
; core:cpu|sta_data~68                                                                                                                ; 1       ;
; core:cpu|sta_data~67                                                                                                                ; 1       ;
; core:cpu|sta_data~66                                                                                                                ; 1       ;
; core:cpu|sta_data~65                                                                                                                ; 1       ;
; core:cpu|sta_data~64                                                                                                                ; 1       ;
; core:cpu|sta_data~63                                                                                                                ; 1       ;
; core:cpu|sta_data~62                                                                                                                ; 1       ;
; core:cpu|sta_data~61                                                                                                                ; 1       ;
; core:cpu|sta_data~60                                                                                                                ; 1       ;
; core:cpu|sta_data~59                                                                                                                ; 1       ;
; core:cpu|sta_data~58                                                                                                                ; 1       ;
; core:cpu|sta_data~57                                                                                                                ; 1       ;
; core:cpu|sta_data~56                                                                                                                ; 1       ;
; core:cpu|sta_data~55                                                                                                                ; 1       ;
; core:cpu|sta_data~54                                                                                                                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[0]                 ; 1       ;
; core:cpu|sta_data~53                                                                                                                ; 1       ;
; core:cpu|sta_data~52                                                                                                                ; 1       ;
; core:cpu|sta_data~51                                                                                                                ; 1       ;
; core:cpu|sta_data~50                                                                                                                ; 1       ;
; core:cpu|sta_data~49                                                                                                                ; 1       ;
; core:cpu|sta_data~48                                                                                                                ; 1       ;
; core:cpu|sta_data~47                                                                                                                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~11              ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[9]~10              ; 1       ;
; core:cpu|sta_data~46                                                                                                                ; 1       ;
; core:cpu|sta_data~45                                                                                                                ; 1       ;
; core:cpu|sta_data~44                                                                                                                ; 1       ;
; core:cpu|sta_data~43                                                                                                                ; 1       ;
; core:cpu|sta_data~42                                                                                                                ; 1       ;
; core:cpu|sta_data~41                                                                                                                ; 1       ;
; core:cpu|sta_data~40                                                                                                                ; 1       ;
; core:cpu|sta_data~39                                                                                                                ; 1       ;
; core:cpu|sta_data~38                                                                                                                ; 1       ;
; core:cpu|sta_data~37                                                                                                                ; 1       ;
; core:cpu|sta_data~36                                                                                                                ; 1       ;
; core:cpu|sta_data~35                                                                                                                ; 1       ;
; core:cpu|sta_data~34                                                                                                                ; 1       ;
; core:cpu|sta_data~33                                                                                                                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|selnose[27]                ; 1       ;
; core:cpu|sta_data~32                                                                                                                ; 1       ;
; core:cpu|sta_data~31                                                                                                                ; 1       ;
; core:cpu|sta_data~30                                                                                                                ; 1       ;
; core:cpu|sta_addr~76                                                                                                                ; 1       ;
; core:cpu|sta_addr~75                                                                                                                ; 1       ;
; core:cpu|sta_addr~74                                                                                                                ; 1       ;
; core:cpu|sta_addr~73                                                                                                                ; 1       ;
; core:cpu|sta_addr~72                                                                                                                ; 1       ;
; core:cpu|sta_addr~71                                                                                                                ; 1       ;
; core:cpu|sta_addr~70                                                                                                                ; 1       ;
; core:cpu|sta_addr~69                                                                                                                ; 1       ;
; core:cpu|sta_addr~68                                                                                                                ; 1       ;
; core:cpu|sta_addr~67                                                                                                                ; 1       ;
; core:cpu|sta_addr~66                                                                                                                ; 1       ;
; core:cpu|sta_addr~65                                                                                                                ; 1       ;
; core:cpu|sta_addr~64                                                                                                                ; 1       ;
; core:cpu|sta_addr~63                                                                                                                ; 1       ;
; core:cpu|sta_addr~62                                                                                                                ; 1       ;
; core:cpu|sta_addr~61                                                                                                                ; 1       ;
; core:cpu|sta_addr~60                                                                                                                ; 1       ;
; core:cpu|sta_addr~59                                                                                                                ; 1       ;
; core:cpu|sta_addr~58                                                                                                                ; 1       ;
; core:cpu|sta_addr~57                                                                                                                ; 1       ;
; core:cpu|sta_addr~56                                                                                                                ; 1       ;
; core:cpu|sta_addr~55                                                                                                                ; 1       ;
; core:cpu|sta_addr~54                                                                                                                ; 1       ;
; core:cpu|sta_addr~53                                                                                                                ; 1       ;
; core:cpu|sta_addr~52                                                                                                                ; 1       ;
; core:cpu|sta_addr~51                                                                                                                ; 1       ;
; core:cpu|sta_addr~50                                                                                                                ; 1       ;
; core:cpu|sta_addr~49                                                                                                                ; 1       ;
; core:cpu|sta_addr[2]~47                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~46                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~45                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~44                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~43                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~42                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~41                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~40                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~38                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~37                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~36                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~35                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~34                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~33                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~32                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~31                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~30                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~29                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~28                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~27                                                                                                             ; 1       ;
; core:cpu|sta_addr~26                                                                                                                ; 1       ;
; core:cpu|sta_addr~23                                                                                                                ; 1       ;
; core:cpu|sta_addr[2]~21                                                                                                             ; 1       ;
; core:cpu|sta_addr~20                                                                                                                ; 1       ;
; core:cpu|sta_addr[2]~18                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~17                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~16                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~15                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~13                                                                                                             ; 1       ;
; core:cpu|sta_addr[2]~12                                                                                                             ; 1       ;
; core:cpu|sta_addr~11                                                                                                                ; 1       ;
; core:cpu|sta_addr[2]~8                                                                                                              ; 1       ;
; core:cpu|sta_addr[2]~7                                                                                                              ; 1       ;
; core:cpu|sta_addr[2]~6                                                                                                              ; 1       ;
; core:cpu|sta_addr[2]~5                                                                                                              ; 1       ;
; core:cpu|sta_data[7]~28                                                                                                             ; 1       ;
; core:cpu|sta_data[7]~27                                                                                                             ; 1       ;
; core:cpu|sta_data[7]~26                                                                                                             ; 1       ;
; core:cpu|sta_data[7]~25                                                                                                             ; 1       ;
; core:cpu|sta_data[7]~24                                                                                                             ; 1       ;
; core:cpu|sta_data[7]~23                                                                                                             ; 1       ;
; core:cpu|sta_data~22                                                                                                                ; 1       ;
; core:cpu|sta_data~20                                                                                                                ; 1       ;
; core:cpu|sta_data~19                                                                                                                ; 1       ;
; core:cpu|sta_data~18                                                                                                                ; 1       ;
; core:cpu|sta_data[7]~15                                                                                                             ; 1       ;
; core:cpu|sta_data~14                                                                                                                ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[48]~29            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[49]~28            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[50]~27            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[51]~26            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[52]~25            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[53]~24            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[54]~23            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|StageOut[9]~2              ; 1       ;
; core:cpu|sta_data[7]~10                                                                                                             ; 1       ;
; core:cpu|sta_wren~6                                                                                                                 ; 1       ;
; core:cpu|sta_wren~5                                                                                                                 ; 1       ;
; core:cpu|WideOr15~1                                                                                                                 ; 1       ;
; core:cpu|WideOr15~0                                                                                                                 ; 1       ;
; core:cpu|sta_wren~3                                                                                                                 ; 1       ;
; core:cpu|sta_wren~2                                                                                                                 ; 1       ;
; core:cpu|sta_wren~1                                                                                                                 ; 1       ;
; core:cpu|Selector24~13                                                                                                              ; 1       ;
; core:cpu|Selector24~12                                                                                                              ; 1       ;
; core:cpu|Selector24~11                                                                                                              ; 1       ;
; core:cpu|Selector24~10                                                                                                              ; 1       ;
; core:cpu|Selector24~9                                                                                                               ; 1       ;
; core:cpu|Selector24~8                                                                                                               ; 1       ;
; core:cpu|Selector24~6                                                                                                               ; 1       ;
; core:cpu|Selector24~5                                                                                                               ; 1       ;
; core:cpu|Selector24~4                                                                                                               ; 1       ;
; core:cpu|core_step.0001~2                                                                                                           ; 1       ;
; core:cpu|core_step.0001~1                                                                                                           ; 1       ;
; core:cpu|ready_step.0001~0                                                                                                          ; 1       ;
; core:cpu|not_ready~0                                                                                                                ; 1       ;
; core:cpu|Add7~31                                                                                                                    ; 1       ;
; core:cpu|Add7~30                                                                                                                    ; 1       ;
; core:cpu|Add7~29                                                                                                                    ; 1       ;
; core:cpu|Add7~28                                                                                                                    ; 1       ;
; core:cpu|Add7~27                                                                                                                    ; 1       ;
; core:cpu|Add7~26                                                                                                                    ; 1       ;
; core:cpu|Add7~25                                                                                                                    ; 1       ;
; core:cpu|Add7~24                                                                                                                    ; 1       ;
; core:cpu|Add7~23                                                                                                                    ; 1       ;
; core:cpu|Add7~22                                                                                                                    ; 1       ;
; core:cpu|Add7~21                                                                                                                    ; 1       ;
; core:cpu|Add7~20                                                                                                                    ; 1       ;
; core:cpu|Add7~19                                                                                                                    ; 1       ;
; core:cpu|Add7~18                                                                                                                    ; 1       ;
; core:cpu|pc[7]~29                                                                                                                   ; 1       ;
; core:cpu|pc[7]~28                                                                                                                   ; 1       ;
; core:cpu|pc[7]~27                                                                                                                   ; 1       ;
; core:cpu|pc[7]~25                                                                                                                   ; 1       ;
; core:cpu|pc[7]~24                                                                                                                   ; 1       ;
; core:cpu|pc[7]~23                                                                                                                   ; 1       ;
; core:cpu|pc[1]~22                                                                                                                   ; 1       ;
; core:cpu|pc[1]~21                                                                                                                   ; 1       ;
; core:cpu|pc[1]~18                                                                                                                   ; 1       ;
; core:cpu|pc[7]~17                                                                                                                   ; 1       ;
; core:cpu|pc[7]~15                                                                                                                   ; 1       ;
; core:cpu|pc[7]~14                                                                                                                   ; 1       ;
; core:cpu|fp[7]~4                                                                                                                    ; 1       ;
; core:cpu|Add7~17                                                                                                                    ; 1       ;
; core:cpu|Add7~0                                                                                                                     ; 1       ;
; core:cpu|pc[1]~10                                                                                                                   ; 1       ;
; core:cpu|pc[1]~9                                                                                                                    ; 1       ;
; core:cpu|pc[1]~8                                                                                                                    ; 1       ;
; core:cpu|regf[0]                                                                                                                    ; 1       ;
; core:cpu|regf[1]                                                                                                                    ; 1       ;
; core:cpu|regf[2]                                                                                                                    ; 1       ;
; core:cpu|regf[3]                                                                                                                    ; 1       ;
; core:cpu|pc[1]~7                                                                                                                    ; 1       ;
; core:cpu|regf[4]                                                                                                                    ; 1       ;
; core:cpu|regf[5]                                                                                                                    ; 1       ;
; core:cpu|regf[6]                                                                                                                    ; 1       ;
; core:cpu|regf[7]                                                                                                                    ; 1       ;
; core:cpu|pc[1]~5                                                                                                                    ; 1       ;
; core:cpu|pc[1]~4                                                                                                                    ; 1       ;
; core:cpu|core_step.0010~4                                                                                                           ; 1       ;
; core:cpu|core_step.0000~11                                                                                                          ; 1       ;
; core:cpu|core_step.0000~10                                                                                                          ; 1       ;
; core:cpu|WideOr10~5                                                                                                                 ; 1       ;
; core:cpu|WideOr10~4                                                                                                                 ; 1       ;
; core:cpu|WideOr10~3                                                                                                                 ; 1       ;
; core:cpu|WideOr10~2                                                                                                                 ; 1       ;
; core:cpu|WideOr10~1                                                                                                                 ; 1       ;
; core:cpu|WideOr10~0                                                                                                                 ; 1       ;
; core:cpu|core_step.0000~9                                                                                                           ; 1       ;
; core:cpu|core_step.0000~8                                                                                                           ; 1       ;
; core:cpu|core_step.0000~7                                                                                                           ; 1       ;
; core:cpu|core_step.0000~6                                                                                                           ; 1       ;
; core:cpu|core_step.0000~5                                                                                                           ; 1       ;
; core:cpu|core_step.0000~4                                                                                                           ; 1       ;
; core:cpu|core_step.0000~3                                                                                                           ; 1       ;
; core:cpu|core_step.0000~2                                                                                                           ; 1       ;
; core:cpu|core_step.0000~1                                                                                                           ; 1       ;
; core:cpu|core_step.0000~0                                                                                                           ; 1       ;
; core:cpu|core_step.0010~3                                                                                                           ; 1       ;
; core:cpu|core_step.0010~1                                                                                                           ; 1       ;
; core:cpu|tempA[0]~5                                                                                                                 ; 1       ;
; core:cpu|tempA[0]~4                                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|count[1]~0                                                                                                            ; 1       ;
; core:cpu|Decoder1~3                                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Decoder0~3                                                                                                            ; 1       ;
; SEG7_LUT_4:u1|Decoder0~2                                                                                                            ; 1       ;
; SEG7_LUT_4:u1|Decoder0~1                                                                                                            ; 1       ;
; SEG7_LUT_4:u1|Decoder0~0                                                                                                            ; 1       ;
; SEG7_LUT_4:u1|Mux0~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr0~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux0~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr0~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr0~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr0~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux1~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr1~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux1~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr1~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr1~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr1~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux2~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr2~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux2~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr2~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr2~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr2~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux3~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr3~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux3~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr3~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr3~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr3~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux4~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr4~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux4~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr4~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr4~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr4~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux5~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr5~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux5~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr5~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr5~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr5~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux6~1                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u3|WideOr6~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|Mux6~0                                                                                                                ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u0|WideOr6~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u1|WideOr6~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|SEG7_LUT:u2|WideOr6~0                                                                                                 ; 1       ;
; SEG7_LUT_4:u1|modig[3]                                                                                                              ; 1       ;
; SEG7_LUT_4:u1|modig[2]                                                                                                              ; 1       ;
; SEG7_LUT_4:u1|modig[1]                                                                                                              ; 1       ;
; SEG7_LUT_4:u1|modig[0]                                                                                                              ; 1       ;
; SEG7_LUT_4:u1|mseg[6]                                                                                                               ; 1       ;
; SEG7_LUT_4:u1|mseg[5]                                                                                                               ; 1       ;
; SEG7_LUT_4:u1|mseg[4]                                                                                                               ; 1       ;
; SEG7_LUT_4:u1|mseg[3]                                                                                                               ; 1       ;
; SEG7_LUT_4:u1|mseg[2]                                                                                                               ; 1       ;
; SEG7_LUT_4:u1|mseg[1]                                                                                                               ; 1       ;
; SEG7_LUT_4:u1|mseg[0]                                                                                                               ; 1       ;
; oled~14                                                                                                                             ; 1       ;
; oled~13                                                                                                                             ; 1       ;
; oled~12                                                                                                                             ; 1       ;
; oled~11                                                                                                                             ; 1       ;
; oled~10                                                                                                                             ; 1       ;
; oled~9                                                                                                                              ; 1       ;
; oled~8                                                                                                                              ; 1       ;
; oled~7                                                                                                                              ; 1       ;
; oled~6                                                                                                                              ; 1       ;
; oled~5                                                                                                                              ; 1       ;
; oled~4                                                                                                                              ; 1       ;
; oled~3                                                                                                                              ; 1       ;
; oled~2                                                                                                                              ; 1       ;
; LessThan0~2                                                                                                                         ; 1       ;
; LessThan0~1                                                                                                                         ; 1       ;
; LessThan0~0                                                                                                                         ; 1       ;
; oled~0                                                                                                                              ; 1       ;
; core:cpu|Add6~14                                                                                                                    ; 1       ;
; core:cpu|Add10~12                                                                                                                   ; 1       ;
; core:cpu|Add6~13                                                                                                                    ; 1       ;
; core:cpu|Add6~12                                                                                                                    ; 1       ;
; core:cpu|Add10~11                                                                                                                   ; 1       ;
; core:cpu|Add10~10                                                                                                                   ; 1       ;
; core:cpu|Add6~11                                                                                                                    ; 1       ;
; core:cpu|Add6~10                                                                                                                    ; 1       ;
; core:cpu|Add10~9                                                                                                                    ; 1       ;
; core:cpu|Add10~8                                                                                                                    ; 1       ;
; core:cpu|Add6~9                                                                                                                     ; 1       ;
; core:cpu|Add6~8                                                                                                                     ; 1       ;
; core:cpu|Add10~7                                                                                                                    ; 1       ;
; core:cpu|Add10~6                                                                                                                    ; 1       ;
; core:cpu|Add6~7                                                                                                                     ; 1       ;
; core:cpu|Add6~6                                                                                                                     ; 1       ;
; core:cpu|Add10~5                                                                                                                    ; 1       ;
; core:cpu|Add10~4                                                                                                                    ; 1       ;
; core:cpu|Add6~5                                                                                                                     ; 1       ;
; core:cpu|Add6~4                                                                                                                     ; 1       ;
; core:cpu|Add10~3                                                                                                                    ; 1       ;
; core:cpu|Add10~2                                                                                                                    ; 1       ;
; core:cpu|Add6~3                                                                                                                     ; 1       ;
; core:cpu|Add6~2                                                                                                                     ; 1       ;
; core:cpu|Add10~1                                                                                                                    ; 1       ;
; core:cpu|Add10~0                                                                                                                    ; 1       ;
; core:cpu|Add6~1                                                                                                                     ; 1       ;
; core:cpu|Add6~0                                                                                                                     ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~1                                                                         ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~0                                                                         ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT15                                                                 ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT14                                                                 ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT13                                                                 ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT12                                                                 ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT11                                                                 ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT10                                                                 ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT9                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT8                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT7                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT6                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT5                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT4                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT3                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT2                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1~DATAOUT1                                                                  ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1                                                                           ; 1       ;
; core:cpu|Add9~14                                                                                                                    ; 1       ;
; core:cpu|Add8~13                                                                                                                    ; 1       ;
; core:cpu|Add9~13                                                                                                                    ; 1       ;
; core:cpu|Add9~12                                                                                                                    ; 1       ;
; core:cpu|Add8~11                                                                                                                    ; 1       ;
; core:cpu|Add9~11                                                                                                                    ; 1       ;
; core:cpu|Add9~10                                                                                                                    ; 1       ;
; core:cpu|Add8~9                                                                                                                     ; 1       ;
; core:cpu|Add8~7                                                                                                                     ; 1       ;
; core:cpu|Add8~5                                                                                                                     ; 1       ;
; core:cpu|Add8~3                                                                                                                     ; 1       ;
; core:cpu|Add9~9                                                                                                                     ; 1       ;
; core:cpu|Add9~8                                                                                                                     ; 1       ;
; core:cpu|Add9~7                                                                                                                     ; 1       ;
; core:cpu|Add9~6                                                                                                                     ; 1       ;
; core:cpu|Add9~5                                                                                                                     ; 1       ;
; core:cpu|Add9~4                                                                                                                     ; 1       ;
; core:cpu|Add9~3                                                                                                                     ; 1       ;
; core:cpu|Add9~2                                                                                                                     ; 1       ;
; core:cpu|Add0~14                                                                                                                    ; 1       ;
; core:cpu|Add1~13                                                                                                                    ; 1       ;
; core:cpu|Add0~13                                                                                                                    ; 1       ;
; core:cpu|Add0~12                                                                                                                    ; 1       ;
; core:cpu|Add3~13                                                                                                                    ; 1       ;
; core:cpu|Add5~13                                                                                                                    ; 1       ;
; core:cpu|Add1~11                                                                                                                    ; 1       ;
; core:cpu|Add0~11                                                                                                                    ; 1       ;
; core:cpu|Add0~10                                                                                                                    ; 1       ;
; core:cpu|Add3~11                                                                                                                    ; 1       ;
; core:cpu|Add5~11                                                                                                                    ; 1       ;
; core:cpu|Add1~9                                                                                                                     ; 1       ;
; core:cpu|Add0~9                                                                                                                     ; 1       ;
; core:cpu|Add0~8                                                                                                                     ; 1       ;
; core:cpu|Add3~9                                                                                                                     ; 1       ;
; core:cpu|Add5~9                                                                                                                     ; 1       ;
; core:cpu|Add1~7                                                                                                                     ; 1       ;
; core:cpu|Add0~7                                                                                                                     ; 1       ;
; core:cpu|Add0~6                                                                                                                     ; 1       ;
; core:cpu|Add3~7                                                                                                                     ; 1       ;
; core:cpu|Add5~7                                                                                                                     ; 1       ;
; core:cpu|Add1~5                                                                                                                     ; 1       ;
; core:cpu|Add0~5                                                                                                                     ; 1       ;
; core:cpu|Add0~4                                                                                                                     ; 1       ;
; core:cpu|Add3~5                                                                                                                     ; 1       ;
; core:cpu|Add5~5                                                                                                                     ; 1       ;
; core:cpu|Add1~3                                                                                                                     ; 1       ;
; core:cpu|Add0~3                                                                                                                     ; 1       ;
; core:cpu|Add0~2                                                                                                                     ; 1       ;
; core:cpu|Add3~3                                                                                                                     ; 1       ;
; core:cpu|Add5~3                                                                                                                     ; 1       ;
; core:cpu|Add3~1                                                                                                                     ; 1       ;
; core:cpu|Add5~1                                                                                                                     ; 1       ;
; core:cpu|Add1~1                                                                                                                     ; 1       ;
; core:cpu|Add0~1                                                                                                                     ; 1       ;
; core:cpu|Add0~0                                                                                                                     ; 1       ;
; core:cpu|Add8~1                                                                                                                     ; 1       ;
; core:cpu|Add9~1                                                                                                                     ; 1       ;
; core:cpu|Add9~0                                                                                                                     ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT7                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT6                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT5                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT4                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT3                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT2                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2~DATAOUT1                                                                   ; 1       ;
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2                                                                            ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[8]~16 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[7]~15 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[6]~13 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[5]~11 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[4]~9  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[3]~7  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[2]~5  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[1]~3  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_7_result_int[0]~1  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[6]~13 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[6]~12 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[5]~11 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[5]~10 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[4]~9  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[4]~8  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[3]~7  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[3]~6  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[2]~5  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[2]~4  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[1]~3  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[1]~2  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[0]~1  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_6_result_int[0]~0  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[5]~11 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[5]~10 ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[4]~9  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[4]~8  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[3]~7  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[3]~6  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[2]~5  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[2]~4  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[1]~3  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[1]~2  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[0]~1  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_5_result_int[0]~0  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[4]~9  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[4]~8  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[3]~7  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[3]~6  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[2]~5  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[2]~4  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[1]~3  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[1]~2  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[0]~1  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_4_result_int[0]~0  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[3]~7  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[3]~6  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[2]~5  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[2]~4  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[1]~3  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[1]~2  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[0]~1  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_3_result_int[0]~0  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[2]~5  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[2]~4  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[1]~3  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[1]~2  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[0]~1  ; 1       ;
; core:cpu|lpm_divide:Div0|lpm_divide_nhm:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_i4f:divider|add_sub_2_result_int[0]~0  ; 1       ;
; core:cpu|sta_data[1]                                                                                                                ; 1       ;
; core:cpu|Add7~15                                                                                                                    ; 1       ;
; core:cpu|Add7~14                                                                                                                    ; 1       ;
; core:cpu|Add7~13                                                                                                                    ; 1       ;
; core:cpu|Add7~12                                                                                                                    ; 1       ;
; core:cpu|Add7~11                                                                                                                    ; 1       ;
; core:cpu|Add7~10                                                                                                                    ; 1       ;
; core:cpu|Add7~9                                                                                                                     ; 1       ;
; core:cpu|Add7~8                                                                                                                     ; 1       ;
; core:cpu|Add7~7                                                                                                                     ; 1       ;
; core:cpu|Add7~6                                                                                                                     ; 1       ;
; core:cpu|Add7~5                                                                                                                     ; 1       ;
; core:cpu|Add7~4                                                                                                                     ; 1       ;
; core:cpu|Add7~3                                                                                                                     ; 1       ;
; core:cpu|Add7~2                                                                                                                     ; 1       ;
; core:cpu|Add7~1                                                                                                                     ; 1       ;
; core:cpu|Add4~14                                                                                                                    ; 1       ;
; core:cpu|Add4~13                                                                                                                    ; 1       ;
; core:cpu|Add4~12                                                                                                                    ; 1       ;
; core:cpu|Add4~11                                                                                                                    ; 1       ;
; core:cpu|Add4~10                                                                                                                    ; 1       ;
; core:cpu|Add4~9                                                                                                                     ; 1       ;
; core:cpu|Add4~8                                                                                                                     ; 1       ;
; core:cpu|Add4~7                                                                                                                     ; 1       ;
; core:cpu|Add4~6                                                                                                                     ; 1       ;
; core:cpu|Add4~5                                                                                                                     ; 1       ;
; core:cpu|Add4~4                                                                                                                     ; 1       ;
; core:cpu|Add4~3                                                                                                                     ; 1       ;
; core:cpu|Add4~2                                                                                                                     ; 1       ;
; core:cpu|Add4~1                                                                                                                     ; 1       ;
; core:cpu|Add4~0                                                                                                                     ; 1       ;
; core:cpu|Add2~14                                                                                                                    ; 1       ;
; core:cpu|Add2~13                                                                                                                    ; 1       ;
; core:cpu|Add2~12                                                                                                                    ; 1       ;
; core:cpu|Add2~11                                                                                                                    ; 1       ;
; core:cpu|Add2~10                                                                                                                    ; 1       ;
; core:cpu|Add2~9                                                                                                                     ; 1       ;
; core:cpu|Add2~8                                                                                                                     ; 1       ;
; core:cpu|Add2~7                                                                                                                     ; 1       ;
; core:cpu|Add2~6                                                                                                                     ; 1       ;
; core:cpu|Add2~5                                                                                                                     ; 1       ;
; core:cpu|Add2~4                                                                                                                     ; 1       ;
; core:cpu|Add2~3                                                                                                                     ; 1       ;
; core:cpu|Add2~2                                                                                                                     ; 1       ;
; core:cpu|Add2~1                                                                                                                     ; 1       ;
; core:cpu|Add2~0                                                                                                                     ; 1       ;
; core:cpu|sta_data[3]                                                                                                                ; 1       ;
; core:cpu|sta_data[2]                                                                                                                ; 1       ;
; core:cpu|sta_data[7]                                                                                                                ; 1       ;
; core:cpu|sta_data[6]                                                                                                                ; 1       ;
; core:cpu|sta_data[5]                                                                                                                ; 1       ;
; core:cpu|sta_data[4]                                                                                                                ; 1       ;
; core:cpu|sta_addr[7]                                                                                                                ; 1       ;
; core:cpu|sta_addr[6]                                                                                                                ; 1       ;
; core:cpu|sta_addr[5]                                                                                                                ; 1       ;
; core:cpu|sta_addr[4]                                                                                                                ; 1       ;
; core:cpu|sta_addr[3]                                                                                                                ; 1       ;
; core:cpu|sta_addr[2]                                                                                                                ; 1       ;
; core:cpu|sta_addr[1]                                                                                                                ; 1       ;
; core:cpu|sta_addr[0]                                                                                                                ; 1       ;
; core:cpu|sta_data[0]                                                                                                                ; 1       ;
; ledcount[25]~73                                                                                                                     ; 1       ;
; ledcount[24]~72                                                                                                                     ; 1       ;
; ledcount[24]~71                                                                                                                     ; 1       ;
; ledcount[23]~70                                                                                                                     ; 1       ;
; ledcount[23]~69                                                                                                                     ; 1       ;
; ledcount[22]~68                                                                                                                     ; 1       ;
; ledcount[22]~67                                                                                                                     ; 1       ;
; ledcount[21]~66                                                                                                                     ; 1       ;
; ledcount[21]~65                                                                                                                     ; 1       ;
; ledcount[20]~64                                                                                                                     ; 1       ;
; ledcount[20]~63                                                                                                                     ; 1       ;
; ledcount[19]~62                                                                                                                     ; 1       ;
; ledcount[19]~61                                                                                                                     ; 1       ;
; ledcount[18]~60                                                                                                                     ; 1       ;
; ledcount[18]~59                                                                                                                     ; 1       ;
; ledcount[17]~58                                                                                                                     ; 1       ;
; ledcount[17]~57                                                                                                                     ; 1       ;
; ledcount[16]~56                                                                                                                     ; 1       ;
; ledcount[16]~55                                                                                                                     ; 1       ;
; ledcount[15]~54                                                                                                                     ; 1       ;
; ledcount[15]~53                                                                                                                     ; 1       ;
; ledcount[14]~52                                                                                                                     ; 1       ;
; ledcount[14]~51                                                                                                                     ; 1       ;
; ledcount[13]~50                                                                                                                     ; 1       ;
; ledcount[13]~49                                                                                                                     ; 1       ;
; ledcount[12]~48                                                                                                                     ; 1       ;
; ledcount[12]~47                                                                                                                     ; 1       ;
; ledcount[11]~46                                                                                                                     ; 1       ;
; ledcount[11]~45                                                                                                                     ; 1       ;
; ledcount[10]~44                                                                                                                     ; 1       ;
; ledcount[10]~43                                                                                                                     ; 1       ;
; ledcount[9]~42                                                                                                                      ; 1       ;
; ledcount[9]~41                                                                                                                      ; 1       ;
; ledcount[8]~40                                                                                                                      ; 1       ;
; ledcount[8]~39                                                                                                                      ; 1       ;
; ledcount[7]~38                                                                                                                      ; 1       ;
; ledcount[7]~37                                                                                                                      ; 1       ;
; ledcount[6]~36                                                                                                                      ; 1       ;
; ledcount[6]~35                                                                                                                      ; 1       ;
; ledcount[5]~34                                                                                                                      ; 1       ;
; ledcount[5]~33                                                                                                                      ; 1       ;
; ledcount[4]~32                                                                                                                      ; 1       ;
; ledcount[4]~31                                                                                                                      ; 1       ;
; ledcount[3]~30                                                                                                                      ; 1       ;
; ledcount[3]~29                                                                                                                      ; 1       ;
; ledcount[2]~28                                                                                                                      ; 1       ;
; ledcount[2]~27                                                                                                                      ; 1       ;
; ledcount[1]~26                                                                                                                      ; 1       ;
; ledcount[1]~25                                                                                                                      ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------+----------------------+-----------------+-----------------+
; Name                                                                                        ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF         ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------+----------------------+-----------------+-----------------+
; core:cpu|ram1:sta|altsyncram:altsyncram_component|altsyncram_35g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None        ; M9K_X27_Y9_N0 ; Don't care           ; Old data        ; Old data        ;
; core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; test100.mif ; M9K_X15_Y8_N0 ; Don't care           ; Old data        ; Old data        ;
; core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; test101.mif ; M9K_X15_Y8_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+---------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|core:cpu|rom0:si0|altsyncram:altsyncram_component|altsyncram_6t91:auto_generated|ALTSYNCRAM                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00010001) (21) (17) (11)   ;(00000001) (1) (1) (01)   ;(11001010) (312) (202) (CA)   ;(00000001) (1) (1) (01)   ;(11001001) (311) (201) (C9)   ;
;8;(00010111) (27) (23) (17)    ;(00000001) (1) (1) (01)   ;(11001001) (311) (201) (C9)   ;(00000001) (1) (1) (01)   ;(00001100) (14) (12) (0C)   ;(00010111) (27) (23) (17)   ;(01100101) (145) (101) (65)   ;(00000001) (1) (1) (01)   ;
;16;(00001011) (13) (11) (0B)    ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top|core:cpu|rom1:si1|altsyncram:altsyncram_component|altsyncram_7t91:auto_generated|ALTSYNCRAM                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00010111) (27) (23) (17)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00001001) (11) (9) (09)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000011) (3) (3) (03)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                         ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:cpu|lpm_mult:Mult0|mult_aat:auto_generated|mac_mult1 ;                           ; DSPMULT_X20_Y10_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 874 / 32,401 ( 3 % )   ;
; C16 interconnects           ; 7 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 292 / 21,816 ( 1 % )   ;
; Direct links                ; 179 / 32,401 ( < 1 % ) ;
; Global clocks               ; 3 / 10 ( 30 % )        ;
; Local interconnects         ; 352 / 10,320 ( 3 % )   ;
; R24 interconnects           ; 9 / 1,289 ( < 1 % )    ;
; R4 interconnects            ; 414 / 28,186 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.53) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.16) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 24                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.07) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 3                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 15                           ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.58) ; Number of LABs  (Total = 43) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 0                            ;
; 3                                               ; 3                            ;
; 4                                               ; 3                            ;
; 5                                               ; 0                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 9                            ;
; 9                                               ; 4                            ;
; 10                                              ; 4                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 4                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.07) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 3                            ;
; 32                                           ; 1                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18        ; 0            ; 18        ; 0            ; 0            ; 18        ; 18        ; 0            ; 18        ; 18        ; 0            ; 15           ; 0            ; 0            ; 3            ; 0            ; 15           ; 3            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 18        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 18           ; 0         ; 18           ; 18           ; 0         ; 0         ; 18           ; 0         ; 0         ; 18           ; 3            ; 18           ; 18           ; 15           ; 18           ; 3            ; 15           ; 18           ; 18           ; 18           ; 3            ; 18           ; 18           ; 18           ; 18           ; 18           ; 0         ; 18           ; 18           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pllrst             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oled[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oled[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oled[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oled[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oseg[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; odig[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; odig[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; odig[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; odig[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 1.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; ledcount[15]    ; ledcount[25]         ; 1.006             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE6E22C8 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node ledcount[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ledcount[15]~53
        Info (176357): Destination node LessThan0~2
        Info (176357): Destination node oled~8
        Info (176357): Destination node oled~11
Info (176353): Automatically promoted node rst~input (placed in PIN 25 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node core:cpu|sta_wren
        Info (176357): Destination node core:cpu|Decoder1~3
        Info (176357): Destination node core:cpu|sp[7]~4
        Info (176357): Destination node core:cpu|core_step.0000~12
        Info (176357): Destination node core:cpu|core_step.0001~0
        Info (176357): Destination node core:cpu|tempA[0]~13
        Info (176357): Destination node core:cpu|sp[0]~40
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.08 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/fpgawork/cpu01/output_files/top.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 576 megabytes
    Info: Processing ended: Sun Oct 18 12:44:42 2015
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/fpgawork/cpu01/output_files/top.fit.smsg.


