TimeQuest Timing Analyzer report for serialRGBLED
Sun Mar 21 20:19:54 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sck'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'sck'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'RW'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'sck'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'sck'
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Hold: 'sck'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'RW'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'sck'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'sck'
 48. Fast 1200mV 0C Model Setup: 'clk'
 49. Fast 1200mV 0C Model Hold: 'clk'
 50. Fast 1200mV 0C Model Hold: 'sck'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'RW'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'sck'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Slow Corner Signal Integrity Metrics
 67. Fast Corner Signal Integrity Metrics
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; serialRGBLED                                                      ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16Q240C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
; RW         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RW }  ;
; sck        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sck } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 106.41 MHz ; 106.41 MHz      ; sck        ;                                                               ;
; 474.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; sck   ; -8.398 ; -88.605            ;
; clk   ; -1.109 ; -3.254             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.056 ; 0.000              ;
; sck   ; 0.436 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; RW    ; -3.000 ; -217.128                         ;
; clk   ; -3.000 ; -10.435                          ;
; sck   ; -1.487 ; -34.201                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sck'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -8.398 ; \serial:i[0]        ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 9.795      ;
; -8.094 ; \serial:i[1]        ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 9.491      ;
; -7.765 ; \serial:bitindex[1] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 9.162      ;
; -7.667 ; \serial:bitindex[0] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 9.064      ;
; -7.620 ; \serial:bitindex[3] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 9.017      ;
; -7.526 ; \serial:bitindex[2] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 8.923      ;
; -7.119 ; \serial:bitindex[4] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.396      ; 8.516      ;
; -5.114 ; colordata[1][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 6.068      ;
; -5.045 ; colordata[3][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.995      ;
; -4.924 ; colordata[3][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.874      ;
; -4.913 ; \serial:i[0]        ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.835      ;
; -4.912 ; \serial:i[0]        ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.834      ;
; -4.801 ; colordata[0][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.751      ;
; -4.792 ; colordata[1][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.746      ;
; -4.784 ; colordata[1][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.738      ;
; -4.747 ; colordata[2][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.697      ;
; -4.702 ; colordata[1][7]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.656      ;
; -4.665 ; colordata[2][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.615      ;
; -4.645 ; colordata[1][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.599      ;
; -4.641 ; \serial:i[1]        ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.563      ;
; -4.640 ; \serial:i[1]        ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.562      ;
; -4.631 ; colordata[1][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.587      ;
; -4.621 ; colordata[0][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.575      ;
; -4.607 ; \serial:delay[0]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.077     ; 5.531      ;
; -4.606 ; \serial:delay[0]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.077     ; 5.530      ;
; -4.577 ; colordata[4][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.533      ;
; -4.558 ; colordata[0][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.512      ;
; -4.557 ; \serial:delay[1]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.077     ; 5.481      ;
; -4.556 ; \serial:delay[1]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.077     ; 5.480      ;
; -4.542 ; colordata[0][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.030     ; 5.503      ;
; -4.540 ; colordata[4][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.496      ;
; -4.509 ; colordata[0][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.463      ;
; -4.499 ; colordata[1][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.449      ;
; -4.479 ; colordata[2][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.430      ;
; -4.465 ; colordata[5][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.415      ;
; -4.462 ; \serial:delay[2]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.077     ; 5.386      ;
; -4.462 ; colordata[3][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.412      ;
; -4.461 ; \serial:delay[2]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.077     ; 5.385      ;
; -4.459 ; colordata[4][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.415      ;
; -4.449 ; colordata[3][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.399      ;
; -4.447 ; colordata[3][11]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.030     ; 5.408      ;
; -4.429 ; colordata[2][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.380      ;
; -4.428 ; colordata[5][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.038     ; 5.381      ;
; -4.414 ; colordata[2][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.365      ;
; -4.409 ; colordata[2][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.359      ;
; -4.389 ; colordata[0][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.339      ;
; -4.378 ; colordata[1][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.332      ;
; -4.372 ; colordata[4][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.038     ; 5.325      ;
; -4.365 ; colordata[4][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.038     ; 5.318      ;
; -4.362 ; colordata[0][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.312      ;
; -4.360 ; colordata[4][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.036     ; 5.315      ;
; -4.359 ; colordata[2][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.310      ;
; -4.359 ; colordata[4][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.315      ;
; -4.355 ; colordata[4][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.038     ; 5.308      ;
; -4.352 ; colordata[2][14]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.303      ;
; -4.347 ; colordata[4][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.038     ; 5.300      ;
; -4.340 ; colordata[1][11]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.294      ;
; -4.332 ; colordata[0][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.282      ;
; -4.332 ; colordata[2][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.282      ;
; -4.325 ; colordata[2][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.276      ;
; -4.321 ; colordata[4][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.277      ;
; -4.318 ; colordata[3][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.268      ;
; -4.310 ; colordata[2][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.261      ;
; -4.294 ; colordata[4][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.250      ;
; -4.289 ; colordata[5][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.239      ;
; -4.268 ; colordata[1][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.218      ;
; -4.259 ; colordata[0][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.030     ; 5.220      ;
; -4.259 ; colordata[4][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.215      ;
; -4.258 ; colordata[4][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.036     ; 5.213      ;
; -4.248 ; colordata[2][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.199      ;
; -4.236 ; \serial:i[0]        ; \serial:ledindex[0] ; sck          ; sck         ; 1.000        ; -0.078     ; 5.159      ;
; -4.230 ; colordata[1][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.184      ;
; -4.218 ; \serial:bitindex[1] ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.140      ;
; -4.217 ; \serial:bitindex[1] ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.139      ;
; -4.214 ; colordata[4][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.036     ; 5.169      ;
; -4.205 ; \serial:bitindex[0] ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.127      ;
; -4.205 ; colordata[5][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.030     ; 5.166      ;
; -4.204 ; \serial:bitindex[0] ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.079     ; 5.126      ;
; -4.172 ; \serial:i[0]        ; \serial:bitindex[4] ; sck          ; sck         ; 1.000        ; -0.079     ; 5.094      ;
; -4.172 ; \serial:delay[0]    ; \serial:delay[6]    ; sck          ; sck         ; 1.000        ; -0.079     ; 5.094      ;
; -4.172 ; colordata[3][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.122      ;
; -4.168 ; colordata[3][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.118      ;
; -4.164 ; colordata[1][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.114      ;
; -4.162 ; \serial:delay[0]    ; \serial:delay[7]    ; sck          ; sck         ; 1.000        ; -0.079     ; 5.084      ;
; -4.162 ; colordata[1][3]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.116      ;
; -4.142 ; colordata[2][12]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.093      ;
; -4.134 ; colordata[3][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.084      ;
; -4.122 ; \serial:delay[1]    ; \serial:delay[6]    ; sck          ; sck         ; 1.000        ; -0.079     ; 5.044      ;
; -4.119 ; colordata[3][3]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.030     ; 5.080      ;
; -4.112 ; \serial:delay[1]    ; \serial:delay[7]    ; sck          ; sck         ; 1.000        ; -0.079     ; 5.034      ;
; -4.107 ; \serial:delay[0]    ; \serial:delay[5]    ; sck          ; sck         ; 1.000        ; -0.077     ; 5.031      ;
; -4.107 ; colordata[4][12]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.036     ; 5.062      ;
; -4.106 ; colordata[3][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.056      ;
; -4.101 ; colordata[1][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.051      ;
; -4.094 ; colordata[0][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.037     ; 5.048      ;
; -4.086 ; colordata[2][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.040     ; 5.037      ;
; -4.076 ; colordata[2][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.041     ; 5.026      ;
; -4.073 ; \serial:bitindex[3] ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.079     ; 4.995      ;
; -4.072 ; \serial:bitindex[3] ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.079     ; 4.994      ;
; -4.072 ; colordata[4][14]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.035     ; 5.028      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                               ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.109 ; \fre:counter[0] ; sck             ; clk          ; clk         ; 1.000        ; -0.079     ; 2.031      ;
; -1.101 ; \fre:counter[1] ; sck             ; clk          ; clk         ; 1.000        ; -0.079     ; 2.023      ;
; -0.962 ; \fre:counter[2] ; sck             ; clk          ; clk         ; 1.000        ; -0.079     ; 1.884      ;
; -0.829 ; \fre:counter[3] ; sck             ; clk          ; clk         ; 1.000        ; -0.079     ; 1.751      ;
; -0.562 ; \fre:counter[3] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.484      ;
; -0.542 ; \fre:counter[2] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.464      ;
; -0.538 ; \fre:counter[3] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.460      ;
; -0.537 ; \fre:counter[3] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.459      ;
; -0.508 ; \fre:counter[0] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.430      ;
; -0.498 ; \fre:counter[2] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.420      ;
; -0.456 ; \fre:counter[1] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.378      ;
; -0.182 ; \fre:counter[1] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.104      ;
; -0.180 ; \fre:counter[1] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.102      ;
; -0.179 ; \fre:counter[0] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.101      ;
; -0.179 ; \fre:counter[0] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 1.101      ;
; 0.041  ; sck             ; sck             ; sck          ; clk         ; 0.500        ; 2.934      ; 3.645      ;
; 0.064  ; \fre:counter[0] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; \fre:counter[2] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; \fre:counter[1] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; \fre:counter[3] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 0.858      ;
; 0.395  ; sck             ; sck             ; sck          ; clk         ; 1.000        ; 2.934      ; 3.791      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.056 ; sck             ; sck             ; sck          ; clk         ; 0.000        ; 3.038      ; 3.597      ;
; 0.436 ; sck             ; sck             ; sck          ; clk         ; -0.500       ; 3.038      ; 3.477      ;
; 0.455 ; \fre:counter[2] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; \fre:counter[1] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; \fre:counter[3] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; \fre:counter[0] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.758      ;
; 0.728 ; \fre:counter[1] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.019      ;
; 0.730 ; \fre:counter[1] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.021      ;
; 0.733 ; \fre:counter[0] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.024      ;
; 0.733 ; \fre:counter[0] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.024      ;
; 0.976 ; \fre:counter[2] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.267      ;
; 0.989 ; \fre:counter[0] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.280      ;
; 1.001 ; \fre:counter[1] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.292      ;
; 1.011 ; \fre:counter[3] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.302      ;
; 1.015 ; \fre:counter[3] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.306      ;
; 1.016 ; \fre:counter[3] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.307      ;
; 1.085 ; \fre:counter[2] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.376      ;
; 1.269 ; \fre:counter[3] ; sck             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.560      ;
; 1.412 ; \fre:counter[2] ; sck             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.703      ;
; 1.551 ; \fre:counter[0] ; sck             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.842      ;
; 1.554 ; \fre:counter[1] ; sck             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.845      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sck'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; Do~reg0             ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.098      ; 0.746      ;
; 0.455 ; \serial:ena_pre     ; \serial:ena_pre     ; sck          ; sck         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; \serial:fsm[0]      ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; \serial:fsm[1]      ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; \serial:i[0]        ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.079      ; 0.758      ;
; 0.708 ; \serial:fsm[1]      ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.079      ; 0.999      ;
; 0.710 ; \serial:fsm[1]      ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.001      ;
; 0.810 ; \serial:fsm[0]      ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.101      ;
; 0.814 ; \serial:fsm[0]      ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.105      ;
; 0.827 ; \serial:fsm[1]      ; \serial:ena_pre     ; sck          ; sck         ; 0.000        ; 0.079      ; 1.118      ;
; 0.893 ; \serial:fsm[0]      ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.079      ; 1.184      ;
; 0.927 ; \serial:fsm[1]      ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.079      ; 1.218      ;
; 1.056 ; \serial:ledindex[0] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.347      ;
; 1.061 ; \serial:fsm[0]      ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.352      ;
; 1.156 ; \serial:fsm[0]      ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.573      ; 1.941      ;
; 1.165 ; \serial:delay[6]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.456      ;
; 1.165 ; \serial:delay[7]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.456      ;
; 1.171 ; \serial:fsm[1]      ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.573      ; 1.956      ;
; 1.194 ; \serial:fsm[1]      ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.483      ;
; 1.194 ; \serial:fsm[1]      ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.483      ;
; 1.196 ; \serial:fsm[1]      ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.485      ;
; 1.202 ; \serial:fsm[1]      ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.491      ;
; 1.202 ; \serial:fsm[1]      ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.491      ;
; 1.203 ; \serial:fsm[1]      ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.492      ;
; 1.203 ; \serial:fsm[1]      ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.492      ;
; 1.209 ; \serial:ledindex[2] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.500      ;
; 1.210 ; \serial:ledindex[1] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.501      ;
; 1.215 ; \serial:fsm[1]      ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.080      ; 1.507      ;
; 1.218 ; \serial:fsm[1]      ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.080      ; 1.510      ;
; 1.231 ; \serial:ledindex[0] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.522      ;
; 1.321 ; \serial:ledindex[0] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.612      ;
; 1.322 ; \serial:fsm[0]      ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.079      ; 1.613      ;
; 1.325 ; \serial:bitindex[2] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.616      ;
; 1.342 ; \serial:fsm[0]      ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.080      ; 1.634      ;
; 1.346 ; \serial:fsm[0]      ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.635      ;
; 1.346 ; \serial:fsm[0]      ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.635      ;
; 1.346 ; \serial:fsm[0]      ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.080      ; 1.638      ;
; 1.347 ; \serial:fsm[0]      ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.636      ;
; 1.347 ; \serial:fsm[1]      ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.080      ; 1.639      ;
; 1.353 ; \serial:fsm[0]      ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.642      ;
; 1.353 ; \serial:fsm[0]      ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.642      ;
; 1.353 ; \serial:ledindex[1] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.644      ;
; 1.354 ; \serial:fsm[0]      ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.643      ;
; 1.355 ; \serial:fsm[0]      ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.077      ; 1.644      ;
; 1.364 ; \serial:ledindex[2] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.655      ;
; 1.370 ; \serial:fsm[0]      ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.080      ; 1.662      ;
; 1.400 ; \serial:delay[2]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.691      ;
; 1.401 ; \serial:delay[3]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.692      ;
; 1.405 ; \serial:ena_pre     ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.079      ; 1.696      ;
; 1.426 ; \serial:bitindex[0] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.717      ;
; 1.448 ; \serial:delay[0]    ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.739      ;
; 1.453 ; \serial:ena_pre     ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.079      ; 1.744      ;
; 1.471 ; \serial:ledindex[2] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.762      ;
; 1.478 ; \serial:ledindex[1] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.769      ;
; 1.502 ; \serial:i[1]        ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.079      ; 1.793      ;
; 1.508 ; \serial:delay[6]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.799      ;
; 1.534 ; \serial:delay[4]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.825      ;
; 1.538 ; \serial:bitindex[4] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.829      ;
; 1.581 ; \serial:delay[1]    ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.872      ;
; 1.590 ; \serial:delay[4]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.881      ;
; 1.606 ; \serial:bitindex[4] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.897      ;
; 1.615 ; \serial:fsm[1]      ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.079      ; 1.906      ;
; 1.647 ; \serial:delay[4]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.938      ;
; 1.649 ; \serial:bitindex[3] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.940      ;
; 1.657 ; \serial:delay[3]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.948      ;
; 1.674 ; \serial:delay[2]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.079      ; 1.965      ;
; 1.677 ; \serial:bitindex[3] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.968      ;
; 1.681 ; \serial:bitindex[1] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.972      ;
; 1.689 ; \serial:bitindex[2] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.980      ;
; 1.691 ; \serial:bitindex[4] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.982      ;
; 1.699 ; \serial:bitindex[0] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.990      ;
; 1.701 ; \serial:fsm[1]      ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 1.992      ;
; 1.745 ; \serial:bitindex[3] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.036      ;
; 1.754 ; \serial:delay[1]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.045      ;
; 1.757 ; \serial:bitindex[2] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.048      ;
; 1.770 ; \serial:delay[3]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.061      ;
; 1.770 ; \serial:delay[0]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.061      ;
; 1.774 ; \serial:delay[2]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.065      ;
; 1.786 ; \serial:i[0]        ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.573      ; 2.571      ;
; 1.787 ; \serial:delay[2]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.078      ;
; 1.798 ; \serial:delay[1]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.089      ;
; 1.814 ; \serial:delay[0]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.105      ;
; 1.816 ; \serial:bitindex[1] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.107      ;
; 1.834 ; \serial:bitindex[0] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.125      ;
; 1.842 ; \serial:bitindex[2] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.133      ;
; 1.847 ; \serial:i[1]        ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.138      ;
; 1.884 ; \serial:bitindex[1] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.175      ;
; 1.887 ; \serial:delay[1]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.178      ;
; 1.901 ; \serial:bitindex[4] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.192      ;
; 1.902 ; \serial:bitindex[0] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.079      ; 2.193      ;
; 1.911 ; \serial:delay[1]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.202      ;
; 1.914 ; \serial:ena_pre     ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.205      ;
; 1.914 ; \serial:ena_pre     ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.205      ;
; 1.914 ; \serial:delay[0]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.205      ;
; 1.919 ; \serial:delay[4]    ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.081      ; 2.212      ;
; 1.927 ; \serial:delay[0]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.218      ;
; 1.943 ; \serial:delay[3]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.234      ;
; 1.949 ; \serial:delay[0]    ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.079      ; 2.240      ;
; 1.956 ; \serial:ledindex[0] ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.078      ; 2.246      ;
; 1.957 ; \serial:ledindex[0] ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.078      ; 2.247      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RW'                                             ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; RW    ; Rise       ; RW               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[4][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[4][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[4][11] ;
+--------+--------------+----------------+------------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; sck                       ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[0]           ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[1]           ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[2]           ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[3]           ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; sck                       ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[0]           ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[1]           ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[2]           ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[3]           ;
; 0.329  ; 0.517        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; sck                       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[0]|clk       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[1]|clk       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[2]|clk       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[3]|clk       ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[0]|clk       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[1]|clk       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[2]|clk       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[3]|clk       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sck|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sck'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; Do~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ena_pre         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:fsm[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:fsm[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; Do~reg0                 ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[5]        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[8]        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:ena_pre         ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:fsm[0]          ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:fsm[1]          ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[0]     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[1]     ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[0]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[1]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[2]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[3]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[4]     ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[0]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[1]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[2]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[3]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[4]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[6]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[7]        ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:i[0]            ;
; 0.259  ; 0.479        ; 0.220          ; High Pulse Width ; sck   ; Rise       ; \serial:i[1]            ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[0]     ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[1]     ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[2]     ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[3]     ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[4]     ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[0]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[1]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[2]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[3]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[4]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[6]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[7]        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[0]            ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[1]            ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[5]        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[8]        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ena_pre         ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[0]          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[1]          ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[0]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[1]     ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.344  ; 0.532        ; 0.188          ; Low Pulse Width  ; sck   ; Rise       ; Do~reg0                 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[0]|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[1]|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[2]|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[3]|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[4]|clk ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[0]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[1]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[2]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[3]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[4]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[6]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[7]|clk    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[0]|clk        ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[1]|clk        ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[5]|clk    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[8]|clk    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ena_pre|clk     ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[0]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[1]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[0]|clk ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[1]|clk ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[2]|clk ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~clkctrl|inclk[0]    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~clkctrl|outclk      ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; Do~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck|q                   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; Do~reg0|clk             ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[5]|clk    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[8]|clk    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:ena_pre|clk     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; RW         ; 5.856 ; 5.807 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; 5.856 ; 5.777 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; 5.279 ; 5.807 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; 5.028 ; 5.567 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 3.977 ; 4.043 ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 0.137 ; 0.317 ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; 3.329 ; 3.524 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; 2.734 ; 2.954 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; 3.963 ; 4.043 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; 3.196 ; 3.227 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; 2.669 ; 2.765 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; 2.929 ; 3.143 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 1.069 ; 1.359 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 0.013 ; 0.256 ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; 3.977 ; 3.957 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; 2.787 ; 3.017 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.617 ; 0.850 ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; 2.471 ; 2.639 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; 2.180 ; 2.406 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; 3.861 ; 4.025 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; 3.326 ; 3.518 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; 2.488 ; 2.653 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; 2.691 ; 2.891 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; 2.881 ; 2.986 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; 2.659 ; 2.825 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; 2.149 ; 2.369 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; 2.364 ; 2.529 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; 1.948 ; 2.157 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; 2.440 ; 2.620 ; Rise       ; RW              ;
; ena            ; sck        ; 4.569 ; 4.599 ; Rise       ; sck             ;
; rst            ; sck        ; 3.336 ; 3.545 ; Rise       ; sck             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; RW         ; -2.863 ; -3.104 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; -3.327 ; -3.578 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; -3.055 ; -3.319 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; -2.863 ; -3.104 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 1.408  ; 1.312  ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 1.187  ; 1.070  ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; -1.868 ; -2.077 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; -1.950 ; -2.198 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; -2.461 ; -2.653 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; -1.637 ; -1.877 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; -1.711 ; -1.898 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; -1.289 ; -1.506 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 0.012  ; -0.152 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 1.408  ; 1.312  ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; -1.142 ; -1.365 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; -1.760 ; -1.999 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.486  ; 0.409  ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; -1.283 ; -1.536 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; -1.328 ; -1.588 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; -2.280 ; -2.577 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; -2.085 ; -2.341 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; -1.283 ; -1.546 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; -1.918 ; -2.128 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; -1.650 ; -1.838 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; -1.602 ; -1.798 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; -1.298 ; -1.547 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; -1.126 ; -1.351 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; -1.105 ; -1.329 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; -1.330 ; -1.590 ; Rise       ; RW              ;
; ena            ; sck        ; -2.376 ; -2.577 ; Rise       ; sck             ;
; rst            ; sck        ; -2.310 ; -2.598 ; Rise       ; sck             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 8.903 ; 8.881 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 8.696 ; 8.677 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 114.3 MHz  ; 114.3 MHz       ; sck        ;                                                               ;
; 516.26 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sck   ; -7.749 ; -80.749           ;
; clk   ; -0.937 ; -2.655            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.136 ; 0.000             ;
; sck   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; RW    ; -3.000 ; -217.128                        ;
; clk   ; -3.000 ; -10.435                         ;
; sck   ; -1.487 ; -34.201                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sck'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -7.749 ; \serial:i[0]        ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 9.129      ;
; -7.495 ; \serial:i[1]        ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 8.875      ;
; -7.184 ; \serial:bitindex[1] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 8.564      ;
; -7.094 ; \serial:bitindex[0] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 8.474      ;
; -7.059 ; \serial:bitindex[3] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 8.439      ;
; -6.973 ; \serial:bitindex[2] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 8.353      ;
; -6.662 ; \serial:bitindex[4] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.378      ; 8.042      ;
; -4.838 ; colordata[1][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.752      ;
; -4.714 ; colordata[3][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.625      ;
; -4.673 ; colordata[3][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.584      ;
; -4.551 ; \serial:i[0]        ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.073     ; 5.480      ;
; -4.550 ; \serial:i[0]        ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.073     ; 5.479      ;
; -4.506 ; colordata[1][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.420      ;
; -4.502 ; colordata[1][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.416      ;
; -4.468 ; colordata[0][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.379      ;
; -4.453 ; colordata[1][7]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.367      ;
; -4.429 ; colordata[2][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.340      ;
; -4.389 ; colordata[1][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.305      ;
; -4.373 ; colordata[0][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.287      ;
; -4.372 ; colordata[2][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.283      ;
; -4.365 ; colordata[1][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.279      ;
; -4.321 ; colordata[4][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.237      ;
; -4.297 ; \serial:i[1]        ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.073     ; 5.226      ;
; -4.296 ; \serial:i[1]        ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.073     ; 5.225      ;
; -4.290 ; colordata[0][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.072     ; 5.210      ;
; -4.279 ; colordata[4][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.195      ;
; -4.274 ; colordata[0][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.188      ;
; -4.246 ; colordata[0][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.160      ;
; -4.196 ; colordata[5][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.112      ;
; -4.190 ; colordata[1][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.101      ;
; -4.185 ; colordata[3][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.096      ;
; -4.178 ; \serial:delay[0]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.070     ; 5.110      ;
; -4.177 ; \serial:delay[0]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.070     ; 5.109      ;
; -4.177 ; colordata[3][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.088      ;
; -4.173 ; colordata[3][11]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.072     ; 5.093      ;
; -4.171 ; colordata[5][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.082      ;
; -4.162 ; colordata[2][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.073      ;
; -4.145 ; colordata[4][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.061      ;
; -4.144 ; colordata[2][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.055      ;
; -4.136 ; colordata[4][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.052      ;
; -4.135 ; colordata[4][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.051      ;
; -4.134 ; colordata[2][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.045      ;
; -4.122 ; colordata[4][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.038      ;
; -4.119 ; colordata[2][14]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.030      ;
; -4.110 ; colordata[4][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.026      ;
; -4.109 ; colordata[1][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.023      ;
; -4.106 ; colordata[1][11]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 5.020      ;
; -4.095 ; \serial:delay[1]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.070     ; 5.027      ;
; -4.094 ; \serial:delay[1]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.070     ; 5.026      ;
; -4.094 ; colordata[4][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.010      ;
; -4.092 ; colordata[0][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 5.003      ;
; -4.089 ; colordata[4][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 5.005      ;
; -4.088 ; colordata[0][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.999      ;
; -4.080 ; colordata[4][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.996      ;
; -4.076 ; colordata[3][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.987      ;
; -4.067 ; colordata[2][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.978      ;
; -4.058 ; colordata[2][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.969      ;
; -4.057 ; colordata[4][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.973      ;
; -4.056 ; colordata[2][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.967      ;
; -4.053 ; \serial:delay[2]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.070     ; 4.985      ;
; -4.052 ; \serial:delay[2]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.070     ; 4.984      ;
; -4.029 ; colordata[2][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.940      ;
; -4.018 ; colordata[2][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.929      ;
; -4.013 ; colordata[0][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.924      ;
; -4.007 ; colordata[0][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.072     ; 4.927      ;
; -4.004 ; colordata[4][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.920      ;
; -4.001 ; colordata[5][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.912      ;
; -3.977 ; colordata[1][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.888      ;
; -3.972 ; colordata[1][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 4.886      ;
; -3.970 ; colordata[4][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.886      ;
; -3.953 ; colordata[2][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.864      ;
; -3.942 ; colordata[4][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.858      ;
; -3.935 ; colordata[3][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.846      ;
; -3.922 ; colordata[1][3]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 4.836      ;
; -3.915 ; colordata[5][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.072     ; 4.835      ;
; -3.907 ; colordata[1][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.818      ;
; -3.899 ; \serial:i[0]        ; \serial:ledindex[0] ; sck          ; sck         ; 1.000        ; -0.071     ; 4.830      ;
; -3.896 ; colordata[3][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.807      ;
; -3.890 ; colordata[3][3]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.072     ; 4.810      ;
; -3.889 ; colordata[3][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.800      ;
; -3.887 ; \serial:bitindex[0] ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.073     ; 4.816      ;
; -3.886 ; \serial:bitindex[0] ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.073     ; 4.815      ;
; -3.884 ; colordata[2][12]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.795      ;
; -3.880 ; colordata[3][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.791      ;
; -3.859 ; colordata[4][12]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.775      ;
; -3.856 ; \serial:bitindex[1] ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.073     ; 4.785      ;
; -3.855 ; \serial:bitindex[1] ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.073     ; 4.784      ;
; -3.853 ; colordata[0][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.078     ; 4.767      ;
; -3.837 ; colordata[4][14]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.753      ;
; -3.835 ; colordata[2][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.746      ;
; -3.832 ; colordata[1][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.743      ;
; -3.822 ; colordata[3][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.733      ;
; -3.814 ; colordata[2][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.725      ;
; -3.813 ; colordata[3][7]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.072     ; 4.733      ;
; -3.809 ; colordata[4][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.725      ;
; -3.809 ; colordata[0][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.720      ;
; -3.796 ; colordata[3][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.707      ;
; -3.793 ; colordata[3][23]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.704      ;
; -3.793 ; colordata[5][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.076     ; 4.709      ;
; -3.791 ; colordata[5][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.081     ; 4.702      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.937 ; \fre:counter[0] ; sck             ; clk          ; clk         ; 1.000        ; -0.071     ; 1.868      ;
; -0.933 ; \fre:counter[1] ; sck             ; clk          ; clk         ; 1.000        ; -0.071     ; 1.864      ;
; -0.817 ; \fre:counter[2] ; sck             ; clk          ; clk         ; 1.000        ; -0.071     ; 1.748      ;
; -0.693 ; \fre:counter[3] ; sck             ; clk          ; clk         ; 1.000        ; -0.071     ; 1.624      ;
; -0.438 ; \fre:counter[3] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.369      ;
; -0.434 ; \fre:counter[3] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.365      ;
; -0.434 ; \fre:counter[3] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.365      ;
; -0.431 ; \fre:counter[2] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.362      ;
; -0.412 ; \fre:counter[0] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.343      ;
; -0.399 ; \fre:counter[2] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.330      ;
; -0.350 ; \fre:counter[1] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.281      ;
; -0.097 ; \fre:counter[0] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.028      ;
; -0.096 ; \fre:counter[0] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.027      ;
; -0.093 ; \fre:counter[1] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.024      ;
; -0.083 ; \fre:counter[1] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.014      ;
; 0.149  ; sck             ; sck             ; sck          ; clk         ; 0.500        ; 2.723      ; 3.306      ;
; 0.161  ; \fre:counter[0] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; \fre:counter[2] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; \fre:counter[1] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; \fre:counter[3] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 0.770      ;
; 0.330  ; sck             ; sck             ; sck          ; clk         ; 1.000        ; 2.723      ; 3.625      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.136 ; sck             ; sck             ; sck          ; clk         ; 0.000        ; 2.816      ; 3.417      ;
; 0.366 ; sck             ; sck             ; sck          ; clk         ; -0.500       ; 2.816      ; 3.147      ;
; 0.403 ; \fre:counter[2] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; \fre:counter[1] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; \fre:counter[3] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; \fre:counter[0] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.656 ; \fre:counter[0] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.922      ;
; 0.656 ; \fre:counter[0] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.922      ;
; 0.657 ; \fre:counter[1] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.923      ;
; 0.687 ; \fre:counter[1] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.953      ;
; 0.899 ; \fre:counter[1] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.165      ;
; 0.915 ; \fre:counter[3] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.181      ;
; 0.916 ; \fre:counter[2] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.182      ;
; 0.917 ; \fre:counter[0] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.183      ;
; 0.918 ; \fre:counter[3] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.184      ;
; 0.918 ; \fre:counter[3] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.184      ;
; 0.990 ; \fre:counter[2] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.256      ;
; 1.153 ; \fre:counter[3] ; sck             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.419      ;
; 1.286 ; \fre:counter[2] ; sck             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.552      ;
; 1.419 ; \fre:counter[0] ; sck             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.685      ;
; 1.422 ; \fre:counter[1] ; sck             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.688      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sck'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; Do~reg0             ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; \serial:ena_pre     ; \serial:ena_pre     ; sck          ; sck         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; \serial:fsm[0]      ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; \serial:fsm[1]      ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; \serial:i[0]        ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.071      ; 0.684      ;
; 0.657 ; \serial:fsm[1]      ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.072      ; 0.924      ;
; 0.662 ; \serial:fsm[1]      ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.072      ; 0.929      ;
; 0.752 ; \serial:fsm[0]      ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.072      ; 1.019      ;
; 0.757 ; \serial:fsm[0]      ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.072      ; 1.024      ;
; 0.775 ; \serial:fsm[1]      ; \serial:ena_pre     ; sck          ; sck         ; 0.000        ; 0.072      ; 1.042      ;
; 0.832 ; \serial:fsm[0]      ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.072      ; 1.099      ;
; 0.867 ; \serial:fsm[1]      ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.072      ; 1.134      ;
; 0.945 ; \serial:fsm[0]      ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.213      ;
; 0.969 ; \serial:ledindex[0] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.235      ;
; 0.998 ; \serial:fsm[0]      ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.541      ; 1.734      ;
; 1.015 ; \serial:fsm[1]      ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.541      ; 1.751      ;
; 1.066 ; \serial:fsm[1]      ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.331      ;
; 1.066 ; \serial:fsm[1]      ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.331      ;
; 1.067 ; \serial:fsm[1]      ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.332      ;
; 1.073 ; \serial:fsm[1]      ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.338      ;
; 1.074 ; \serial:fsm[1]      ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.339      ;
; 1.074 ; \serial:fsm[1]      ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.339      ;
; 1.074 ; \serial:delay[6]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.340      ;
; 1.075 ; \serial:fsm[1]      ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.340      ;
; 1.081 ; \serial:delay[7]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.347      ;
; 1.086 ; \serial:fsm[1]      ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.354      ;
; 1.089 ; \serial:fsm[1]      ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.357      ;
; 1.110 ; \serial:ledindex[1] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.376      ;
; 1.123 ; \serial:ledindex[2] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.389      ;
; 1.133 ; \serial:ledindex[0] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.399      ;
; 1.174 ; \serial:fsm[0]      ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.073      ; 1.442      ;
; 1.191 ; \serial:fsm[0]      ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.459      ;
; 1.196 ; \serial:fsm[0]      ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.461      ;
; 1.196 ; \serial:fsm[0]      ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.461      ;
; 1.197 ; \serial:fsm[0]      ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.465      ;
; 1.197 ; \serial:fsm[1]      ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.465      ;
; 1.199 ; \serial:fsm[0]      ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.464      ;
; 1.204 ; \serial:fsm[0]      ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.469      ;
; 1.205 ; \serial:ledindex[0] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.471      ;
; 1.206 ; \serial:fsm[0]      ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.471      ;
; 1.206 ; \serial:fsm[0]      ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.471      ;
; 1.207 ; \serial:fsm[0]      ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.070      ; 1.472      ;
; 1.212 ; \serial:bitindex[2] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.478      ;
; 1.216 ; \serial:fsm[0]      ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.484      ;
; 1.262 ; \serial:ledindex[2] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.528      ;
; 1.270 ; \serial:ledindex[1] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.536      ;
; 1.305 ; \serial:delay[3]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.571      ;
; 1.306 ; \serial:delay[2]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.572      ;
; 1.307 ; \serial:bitindex[0] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.573      ;
; 1.317 ; \serial:ena_pre     ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.072      ; 1.584      ;
; 1.332 ; \serial:i[1]        ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.071      ; 1.598      ;
; 1.344 ; \serial:ledindex[2] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.610      ;
; 1.345 ; \serial:delay[0]    ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.611      ;
; 1.352 ; \serial:ledindex[1] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.618      ;
; 1.361 ; \serial:ena_pre     ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.072      ; 1.628      ;
; 1.374 ; \serial:delay[6]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.640      ;
; 1.400 ; \serial:delay[4]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.666      ;
; 1.425 ; \serial:fsm[1]      ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.073      ; 1.693      ;
; 1.432 ; \serial:bitindex[4] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.698      ;
; 1.439 ; \serial:bitindex[4] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.705      ;
; 1.463 ; \serial:delay[1]    ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.729      ;
; 1.465 ; \serial:delay[4]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.731      ;
; 1.493 ; \serial:delay[4]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.759      ;
; 1.503 ; \serial:fsm[1]      ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.073      ; 1.771      ;
; 1.505 ; \serial:bitindex[3] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.771      ;
; 1.513 ; \serial:delay[3]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.779      ;
; 1.525 ; \serial:delay[2]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.791      ;
; 1.528 ; \serial:bitindex[1] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.794      ;
; 1.541 ; \serial:bitindex[0] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.807      ;
; 1.561 ; \serial:bitindex[3] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.827      ;
; 1.568 ; \serial:bitindex[2] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.834      ;
; 1.569 ; \serial:bitindex[4] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.835      ;
; 1.584 ; \serial:i[0]        ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.539      ; 2.318      ;
; 1.603 ; \serial:bitindex[3] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.869      ;
; 1.606 ; \serial:delay[3]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.872      ;
; 1.610 ; \serial:bitindex[2] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.876      ;
; 1.618 ; \serial:delay[2]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.884      ;
; 1.624 ; \serial:delay[2]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.890      ;
; 1.624 ; \serial:delay[1]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.890      ;
; 1.631 ; \serial:delay[1]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.897      ;
; 1.639 ; \serial:delay[0]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.905      ;
; 1.646 ; \serial:delay[0]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.912      ;
; 1.674 ; \serial:i[1]        ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.940      ;
; 1.683 ; \serial:bitindex[1] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.949      ;
; 1.696 ; \serial:bitindex[0] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.962      ;
; 1.698 ; \serial:bitindex[4] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.964      ;
; 1.709 ; \serial:bitindex[2] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.975      ;
; 1.718 ; \serial:delay[1]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.984      ;
; 1.723 ; \serial:delay[4]    ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.073      ; 1.991      ;
; 1.724 ; \serial:delay[1]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 1.990      ;
; 1.725 ; \serial:bitindex[1] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 1.991      ;
; 1.738 ; \serial:bitindex[0] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.071      ; 2.004      ;
; 1.739 ; \serial:delay[0]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.071      ; 2.005      ;
; 1.745 ; \serial:delay[0]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.071      ; 2.011      ;
; 1.750 ; \serial:delay[5]    ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.072      ; 2.017      ;
; 1.762 ; \serial:delay[0]    ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.071      ; 2.028      ;
; 1.768 ; \serial:delay[5]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.070      ; 2.033      ;
; 1.773 ; \serial:ena_pre     ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.072      ; 2.040      ;
; 1.773 ; \serial:ena_pre     ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.072      ; 2.040      ;
; 1.779 ; \serial:delay[3]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.071      ; 2.045      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RW'                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; RW    ; Rise       ; RW               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[0][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[1][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[2][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[3][9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[4][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[4][10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; RW    ; Rise       ; colordata[4][11] ;
+--------+--------------+----------------+------------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; \fre:counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; sck                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[0]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[1]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[2]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[3]           ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; sck                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[0]           ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[1]           ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[2]           ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[3]           ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck                       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[0]|clk       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[1]|clk       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[2]|clk       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[3]|clk       ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[0]|clk       ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[1]|clk       ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[2]|clk       ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[3]|clk       ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sck|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sck'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; Do~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:delay[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ena_pre         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:fsm[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:fsm[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.193  ; 0.409        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; Do~reg0                 ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[5]        ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[8]        ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ena_pre         ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:fsm[0]          ;
; 0.239  ; 0.455        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:fsm[1]          ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[0]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[1]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[2]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[3]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[4]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[0]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[1]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[2]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[3]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[4]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[6]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[7]        ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:i[0]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:i[1]            ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[0]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[1]     ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[5]        ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[8]        ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ena_pre         ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[0]          ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[1]          ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[0]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[1]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[2]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[3]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[4]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[0]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[1]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[2]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[3]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[4]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[6]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[7]        ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[0]            ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[1]            ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[0]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[1]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; Do~reg0                 ;
; 0.463  ; 0.463        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; Do~reg0|clk             ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[0]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[1]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[2]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[3]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[4]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[0]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[1]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[2]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[3]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[4]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[5]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[6]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[7]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[8]|clk    ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ena_pre|clk     ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[0]|clk      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[1]|clk      ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[0]|clk        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[1]|clk        ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[0]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[1]|clk ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[2]|clk ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~clkctrl|inclk[0]    ;
; 0.493  ; 0.493        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck|q                   ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~clkctrl|inclk[0]    ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~clkctrl|outclk      ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[0]|clk ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[1]|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; RW         ; 5.470 ; 5.269 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; 5.470 ; 5.102 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; 4.758 ; 5.269 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; 4.538 ; 5.054 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 3.658 ; 3.520 ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 0.117 ; 0.442 ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; 3.044 ; 3.050 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; 2.478 ; 2.525 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; 3.625 ; 3.520 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; 2.938 ; 2.741 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; 2.440 ; 2.339 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; 2.647 ; 2.703 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 0.966 ; 1.449 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 0.008 ; 0.369 ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; 3.658 ; 3.434 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; 2.541 ; 2.576 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.552 ; 0.964 ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; 2.213 ; 2.250 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; 1.928 ; 2.036 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; 3.543 ; 3.485 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; 3.050 ; 3.032 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; 2.227 ; 2.269 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; 2.448 ; 2.474 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; 2.626 ; 2.570 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; 2.396 ; 2.433 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; 1.900 ; 2.007 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; 2.108 ; 2.151 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; 1.726 ; 1.801 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; 2.179 ; 2.225 ; Rise       ; RW              ;
; ena            ; sck        ; 4.311 ; 4.072 ; Rise       ; sck             ;
; rst            ; sck        ; 3.090 ; 3.122 ; Rise       ; sck             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; RW         ; -2.595 ; -2.686 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; -3.028 ; -3.129 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; -2.765 ; -2.888 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; -2.595 ; -2.686 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 1.264  ; 1.124  ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 1.068  ; 0.888  ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; -1.669 ; -1.747 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; -1.754 ; -1.852 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; -2.238 ; -2.257 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; -1.437 ; -1.581 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; -1.518 ; -1.571 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; -1.103 ; -1.230 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 0.004  ; -0.296 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 1.264  ; 1.124  ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; -0.978 ; -1.091 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; -1.586 ; -1.663 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.425  ; 0.252  ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; -1.095 ; -1.268 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; -1.141 ; -1.297 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; -2.043 ; -2.205 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; -1.872 ; -1.985 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; -1.092 ; -1.279 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; -1.725 ; -1.779 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; -1.477 ; -1.522 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; -1.416 ; -1.491 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; -1.109 ; -1.280 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; -0.958 ; -1.082 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; -0.940 ; -1.062 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; -1.147 ; -1.313 ; Rise       ; RW              ;
; ena            ; sck        ; -2.241 ; -2.244 ; Rise       ; sck             ;
; rst            ; sck        ; -2.134 ; -2.281 ; Rise       ; sck             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 8.553 ; 8.434 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 8.360 ; 8.248 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; sck   ; -3.094 ; -24.597           ;
; clk   ; 0.106  ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.164 ; -0.164           ;
; sck   ; 0.179  ; 0.000            ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; RW    ; -3.000 ; -155.176                        ;
; clk   ; -3.000 ; -8.275                          ;
; sck   ; -1.000 ; -23.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sck'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.094 ; \serial:i[0]        ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 4.237      ;
; -2.958 ; \serial:i[1]        ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 4.101      ;
; -2.826 ; \serial:bitindex[1] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 3.969      ;
; -2.779 ; \serial:bitindex[0] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 3.922      ;
; -2.760 ; \serial:bitindex[3] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 3.903      ;
; -2.708 ; \serial:bitindex[2] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 3.851      ;
; -2.568 ; \serial:bitindex[4] ; Do~reg0             ; sck          ; sck         ; 1.000        ; 0.156      ; 3.711      ;
; -1.735 ; colordata[1][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.649      ;
; -1.684 ; colordata[3][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.595      ;
; -1.658 ; colordata[3][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.569      ;
; -1.557 ; colordata[1][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.471      ;
; -1.545 ; colordata[0][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.456      ;
; -1.531 ; colordata[1][7]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.445      ;
; -1.523 ; colordata[1][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.437      ;
; -1.506 ; colordata[2][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.417      ;
; -1.501 ; \serial:i[0]        ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.036     ; 2.452      ;
; -1.501 ; \serial:i[0]        ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.036     ; 2.452      ;
; -1.484 ; colordata[0][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.398      ;
; -1.477 ; colordata[2][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.388      ;
; -1.466 ; colordata[4][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.382      ;
; -1.453 ; colordata[1][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.367      ;
; -1.453 ; colordata[4][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.369      ;
; -1.445 ; colordata[1][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.361      ;
; -1.418 ; colordata[3][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.329      ;
; -1.413 ; colordata[0][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.329      ;
; -1.412 ; colordata[1][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.323      ;
; -1.407 ; colordata[0][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.321      ;
; -1.402 ; colordata[5][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.317      ;
; -1.397 ; colordata[4][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.313      ;
; -1.391 ; colordata[3][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.302      ;
; -1.386 ; colordata[1][11]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.300      ;
; -1.386 ; colordata[0][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.300      ;
; -1.383 ; colordata[5][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.294      ;
; -1.377 ; colordata[0][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.288      ;
; -1.377 ; colordata[2][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.288      ;
; -1.376 ; colordata[3][11]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.292      ;
; -1.370 ; colordata[2][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.281      ;
; -1.370 ; colordata[2][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.281      ;
; -1.368 ; colordata[4][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.283      ;
; -1.367 ; colordata[4][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.283      ;
; -1.365 ; \serial:i[1]        ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.036     ; 2.316      ;
; -1.365 ; \serial:i[1]        ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.036     ; 2.316      ;
; -1.362 ; colordata[4][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.277      ;
; -1.358 ; colordata[2][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.269      ;
; -1.355 ; colordata[0][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.266      ;
; -1.353 ; colordata[1][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.267      ;
; -1.353 ; colordata[2][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.264      ;
; -1.352 ; colordata[4][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.267      ;
; -1.352 ; colordata[2][14]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.263      ;
; -1.351 ; colordata[4][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.267      ;
; -1.348 ; colordata[2][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.259      ;
; -1.348 ; colordata[4][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.263      ;
; -1.343 ; colordata[5][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.254      ;
; -1.338 ; colordata[4][8]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.253      ;
; -1.335 ; colordata[0][17]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.246      ;
; -1.331 ; \serial:delay[1]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.035     ; 2.283      ;
; -1.331 ; \serial:delay[1]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.035     ; 2.283      ;
; -1.325 ; colordata[4][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.241      ;
; -1.324 ; colordata[4][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.240      ;
; -1.323 ; colordata[3][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.234      ;
; -1.308 ; colordata[2][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.219      ;
; -1.307 ; colordata[2][1]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.218      ;
; -1.306 ; \serial:delay[0]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.035     ; 2.258      ;
; -1.305 ; colordata[1][22]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.216      ;
; -1.301 ; \serial:delay[0]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.035     ; 2.253      ;
; -1.298 ; colordata[4][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.213      ;
; -1.289 ; colordata[1][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.200      ;
; -1.286 ; colordata[2][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.197      ;
; -1.284 ; colordata[4][14]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.200      ;
; -1.282 ; colordata[1][2]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.196      ;
; -1.276 ; colordata[5][10]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.192      ;
; -1.276 ; colordata[4][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.191      ;
; -1.274 ; colordata[3][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.185      ;
; -1.273 ; colordata[3][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.184      ;
; -1.269 ; colordata[0][0]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.185      ;
; -1.268 ; colordata[1][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.179      ;
; -1.265 ; colordata[1][3]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.179      ;
; -1.260 ; colordata[3][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.171      ;
; -1.259 ; colordata[3][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.170      ;
; -1.253 ; colordata[4][12]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.168      ;
; -1.253 ; colordata[2][12]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.164      ;
; -1.252 ; colordata[3][7]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.168      ;
; -1.251 ; colordata[3][16]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.162      ;
; -1.249 ; colordata[3][23]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.160      ;
; -1.238 ; \serial:delay[2]    ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.035     ; 2.190      ;
; -1.233 ; \serial:bitindex[1] ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.036     ; 2.184      ;
; -1.233 ; \serial:bitindex[1] ; \serial:fsm[0]      ; sck          ; sck         ; 1.000        ; -0.036     ; 2.184      ;
; -1.233 ; \serial:delay[2]    ; \serial:fsm[1]      ; sck          ; sck         ; 1.000        ; -0.035     ; 2.185      ;
; -1.233 ; colordata[3][3]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.061     ; 2.149      ;
; -1.227 ; colordata[2][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.138      ;
; -1.224 ; colordata[5][9]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.135      ;
; -1.216 ; \serial:i[0]        ; \serial:ledindex[0] ; sck          ; sck         ; 1.000        ; -0.035     ; 2.168      ;
; -1.216 ; colordata[0][13]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.063     ; 2.130      ;
; -1.215 ; colordata[5][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.126      ;
; -1.215 ; colordata[2][6]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.126      ;
; -1.213 ; colordata[2][5]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.124      ;
; -1.210 ; colordata[5][21]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.125      ;
; -1.209 ; colordata[2][20]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.120      ;
; -1.209 ; colordata[0][18]    ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.066     ; 2.120      ;
; -1.209 ; colordata[4][4]     ; Do~reg0             ; RW           ; sck         ; 1.000        ; -0.062     ; 2.124      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.106 ; \fre:counter[0] ; sck             ; clk          ; clk         ; 1.000        ; -0.035     ; 0.846      ;
; 0.110 ; \fre:counter[1] ; sck             ; clk          ; clk         ; 1.000        ; -0.035     ; 0.842      ;
; 0.180 ; \fre:counter[2] ; sck             ; clk          ; clk         ; 1.000        ; -0.035     ; 0.772      ;
; 0.196 ; sck             ; sck             ; sck          ; clk         ; 0.500        ; 1.360      ; 1.746      ;
; 0.231 ; \fre:counter[3] ; sck             ; clk          ; clk         ; 1.000        ; -0.035     ; 0.721      ;
; 0.307 ; \fre:counter[3] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.645      ;
; 0.317 ; \fre:counter[2] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.635      ;
; 0.318 ; \fre:counter[3] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.634      ;
; 0.319 ; \fre:counter[3] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.633      ;
; 0.339 ; \fre:counter[0] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.613      ;
; 0.342 ; \fre:counter[2] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.610      ;
; 0.358 ; \fre:counter[1] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.594      ;
; 0.480 ; \fre:counter[1] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.472      ;
; 0.480 ; \fre:counter[0] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.472      ;
; 0.480 ; \fre:counter[0] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.472      ;
; 0.481 ; \fre:counter[1] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.471      ;
; 0.593 ; \fre:counter[3] ; \fre:counter[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; \fre:counter[2] ; \fre:counter[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; \fre:counter[0] ; \fre:counter[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; \fre:counter[1] ; \fre:counter[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.359      ;
; 0.898 ; sck             ; sck             ; sck          ; clk         ; 1.000        ; 1.360      ; 1.544      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                 ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.164 ; sck             ; sck             ; sck          ; clk         ; 0.000        ; 1.409      ; 1.464      ;
; 0.188  ; \fre:counter[2] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; \fre:counter[1] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; \fre:counter[3] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.195  ; \fre:counter[0] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.314      ;
; 0.280  ; \fre:counter[1] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.399      ;
; 0.281  ; \fre:counter[0] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.282  ; \fre:counter[0] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.401      ;
; 0.287  ; \fre:counter[1] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.378  ; \fre:counter[2] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.497      ;
; 0.384  ; \fre:counter[0] ; \fre:counter[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.503      ;
; 0.386  ; \fre:counter[1] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.505      ;
; 0.395  ; \fre:counter[3] ; \fre:counter[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.514      ;
; 0.396  ; \fre:counter[3] ; \fre:counter[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.515      ;
; 0.398  ; \fre:counter[3] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.517      ;
; 0.432  ; \fre:counter[2] ; \fre:counter[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.512  ; sck             ; sck             ; sck          ; clk         ; -0.500       ; 1.409      ; 1.640      ;
; 0.530  ; \fre:counter[3] ; sck             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.586  ; \fre:counter[2] ; sck             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.705      ;
; 0.638  ; \fre:counter[0] ; sck             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.757      ;
; 0.641  ; \fre:counter[1] ; sck             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.760      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sck'                                                                                        ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; Do~reg0             ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; \serial:ena_pre     ; \serial:ena_pre     ; sck          ; sck         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; \serial:fsm[0]      ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; \serial:fsm[1]      ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; \serial:i[0]        ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.035      ; 0.314      ;
; 0.293 ; \serial:fsm[1]      ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.413      ;
; 0.296 ; \serial:fsm[1]      ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.416      ;
; 0.328 ; \serial:fsm[0]      ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.448      ;
; 0.333 ; \serial:fsm[0]      ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.453      ;
; 0.341 ; \serial:fsm[1]      ; \serial:ena_pre     ; sck          ; sck         ; 0.000        ; 0.036      ; 0.461      ;
; 0.364 ; \serial:fsm[0]      ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.036      ; 0.484      ;
; 0.379 ; \serial:fsm[1]      ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.036      ; 0.499      ;
; 0.416 ; \serial:fsm[0]      ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.536      ;
; 0.432 ; \serial:ledindex[0] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.552      ;
; 0.459 ; \serial:delay[6]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.579      ;
; 0.462 ; \serial:delay[7]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.582      ;
; 0.473 ; \serial:fsm[1]      ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; \serial:fsm[1]      ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; \serial:fsm[1]      ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.593      ;
; 0.474 ; \serial:fsm[1]      ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.236      ; 0.794      ;
; 0.480 ; \serial:fsm[1]      ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.599      ;
; 0.480 ; \serial:fsm[1]      ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.599      ;
; 0.480 ; \serial:fsm[1]      ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.599      ;
; 0.481 ; \serial:fsm[1]      ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.600      ;
; 0.481 ; \serial:ledindex[2] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; \serial:ledindex[1] ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.601      ;
; 0.488 ; \serial:fsm[0]      ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.236      ; 0.808      ;
; 0.491 ; \serial:fsm[1]      ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.037      ; 0.612      ;
; 0.492 ; \serial:ledindex[0] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.612      ;
; 0.492 ; \serial:fsm[1]      ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.037      ; 0.613      ;
; 0.524 ; \serial:fsm[0]      ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.643      ;
; 0.525 ; \serial:fsm[0]      ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.644      ;
; 0.525 ; \serial:fsm[0]      ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.644      ;
; 0.527 ; \serial:bitindex[2] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.646      ;
; 0.528 ; \serial:fsm[0]      ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.036      ; 0.648      ;
; 0.532 ; \serial:fsm[0]      ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; \serial:fsm[0]      ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.651      ;
; 0.532 ; \serial:fsm[0]      ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.651      ;
; 0.533 ; \serial:fsm[0]      ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.652      ;
; 0.535 ; \serial:fsm[0]      ; \serial:ledindex[2] ; sck          ; sck         ; 0.000        ; 0.037      ; 0.656      ;
; 0.535 ; \serial:fsm[0]      ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.037      ; 0.656      ;
; 0.537 ; \serial:ledindex[0] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.657      ;
; 0.543 ; \serial:fsm[1]      ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.037      ; 0.664      ;
; 0.544 ; \serial:fsm[0]      ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.037      ; 0.665      ;
; 0.545 ; \serial:ledindex[1] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.665      ;
; 0.558 ; \serial:delay[2]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.678      ;
; 0.560 ; \serial:delay[3]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.680      ;
; 0.564 ; \serial:ena_pre     ; \serial:fsm[1]      ; sck          ; sck         ; 0.000        ; 0.036      ; 0.684      ;
; 0.567 ; \serial:ledindex[2] ; \serial:ledindex[1] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.687      ;
; 0.568 ; \serial:bitindex[0] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.687      ;
; 0.579 ; \serial:delay[0]    ; \serial:delay[0]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.699      ;
; 0.586 ; \serial:ena_pre     ; \serial:fsm[0]      ; sck          ; sck         ; 0.000        ; 0.036      ; 0.706      ;
; 0.617 ; \serial:bitindex[4] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.736      ;
; 0.617 ; \serial:ledindex[2] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.737      ;
; 0.619 ; \serial:delay[6]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.739      ;
; 0.620 ; \serial:delay[4]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.740      ;
; 0.620 ; \serial:delay[4]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.740      ;
; 0.620 ; \serial:delay[1]    ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.740      ;
; 0.624 ; \serial:ledindex[1] ; \serial:ledindex[0] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.744      ;
; 0.626 ; \serial:i[1]        ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.035      ; 0.745      ;
; 0.627 ; \serial:bitindex[4] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.746      ;
; 0.640 ; \serial:fsm[1]      ; \serial:i[0]        ; sck          ; sck         ; 0.000        ; 0.036      ; 0.760      ;
; 0.661 ; \serial:bitindex[3] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.780      ;
; 0.674 ; \serial:delay[3]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.794      ;
; 0.678 ; \serial:bitindex[1] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.797      ;
; 0.681 ; \serial:fsm[1]      ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.036      ; 0.801      ;
; 0.681 ; \serial:bitindex[4] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.800      ;
; 0.685 ; \serial:delay[4]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.805      ;
; 0.686 ; \serial:delay[2]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.806      ;
; 0.691 ; \serial:bitindex[0] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.810      ;
; 0.692 ; \serial:bitindex[3] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.811      ;
; 0.701 ; \serial:bitindex[2] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.820      ;
; 0.702 ; \serial:bitindex[3] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.821      ;
; 0.707 ; \serial:delay[1]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.827      ;
; 0.711 ; \serial:bitindex[2] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.830      ;
; 0.718 ; \serial:delay[2]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.838      ;
; 0.719 ; \serial:delay[0]    ; \serial:delay[2]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.839      ;
; 0.729 ; \serial:i[1]        ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.848      ;
; 0.739 ; \serial:delay[3]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.859      ;
; 0.740 ; \serial:delay[1]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.860      ;
; 0.743 ; \serial:bitindex[4] ; \serial:bitindex[2] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.862      ;
; 0.751 ; \serial:delay[2]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.871      ;
; 0.752 ; \serial:delay[0]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.872      ;
; 0.757 ; \serial:bitindex[1] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.876      ;
; 0.765 ; \serial:bitindex[2] ; \serial:bitindex[0] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.884      ;
; 0.767 ; \serial:bitindex[1] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.886      ;
; 0.769 ; \serial:delay[3]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.889      ;
; 0.770 ; \serial:bitindex[0] ; \serial:bitindex[3] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.889      ;
; 0.772 ; \serial:delay[1]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.892      ;
; 0.774 ; \serial:delay[5]    ; \serial:delay[6]    ; sck          ; sck         ; 0.000        ; 0.035      ; 0.893      ;
; 0.778 ; \serial:delay[0]    ; \serial:delay[1]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.898      ;
; 0.779 ; \serial:i[0]        ; Do~reg0             ; sck          ; sck         ; 0.000        ; 0.235      ; 1.098      ;
; 0.780 ; \serial:bitindex[0] ; \serial:bitindex[1] ; sck          ; sck         ; 0.000        ; 0.035      ; 0.899      ;
; 0.781 ; \serial:delay[2]    ; \serial:delay[4]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.901      ;
; 0.784 ; \serial:delay[0]    ; \serial:delay[3]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.904      ;
; 0.797 ; \serial:delay[4]    ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.037      ; 0.918      ;
; 0.800 ; \serial:ena_pre     ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.920      ;
; 0.800 ; \serial:ena_pre     ; \serial:delay[8]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.920      ;
; 0.805 ; \serial:delay[1]    ; \serial:delay[7]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.925      ;
; 0.805 ; \serial:delay[5]    ; \serial:delay[5]    ; sck          ; sck         ; 0.000        ; 0.036      ; 0.925      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RW'                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; RW    ; Rise       ; RW               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[1][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[2][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[3][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[4][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[4][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; RW    ; Rise       ; colordata[4][11] ;
+--------+--------------+----------------+------------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; \fre:counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; \fre:counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; \fre:counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; \fre:counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sck                       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[0]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[1]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[2]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[3]           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; sck                       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[0]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[1]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[2]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; \fre:counter[3]|clk       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sck|clk                   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[0]           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[1]           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[2]           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[3]           ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; sck                       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[0]|clk       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[1]|clk       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[2]|clk       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; \fre:counter[3]|clk       ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sck|clk                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sck'                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; Do~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:bitindex[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:delay[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:ena_pre         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:fsm[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:fsm[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; Do~reg0                 ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[0]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[1]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[2]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[3]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[4]     ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[0]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[1]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[2]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[3]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[4]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[5]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[6]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[7]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[8]        ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ena_pre         ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[0]          ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[1]          ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[0]            ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[1]            ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[0]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[1]     ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[0]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[1]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[2]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[3]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[4]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:i[0]            ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:i[1]            ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[0]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[1]     ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ledindex[2]     ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[0]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[1]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[2]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[3]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[4]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[5]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[6]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[7]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:delay[8]        ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:ena_pre         ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:fsm[0]          ;
; 0.316  ; 0.532        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; \serial:fsm[1]          ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; sck   ; Rise       ; Do~reg0                 ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; Do~reg0|clk             ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[0]|clk ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[1]|clk ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[2]|clk ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[3]|clk ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:bitindex[4]|clk ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[0]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[1]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[2]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[3]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[4]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[5]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[6]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[7]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:delay[8]|clk    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ena_pre|clk     ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[0]|clk      ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:fsm[1]|clk      ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[0]|clk        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:i[1]|clk        ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[0]|clk ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[1]|clk ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; \serial:ledindex[2]|clk ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~clkctrl|inclk[0]    ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck~clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sck   ; Rise       ; sck|q                   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~clkctrl|inclk[0]    ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; sck~clkctrl|outclk      ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[0]|clk ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; sck   ; Rise       ; \serial:bitindex[1]|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; RW         ; 2.518 ; 3.294 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; 2.518 ; 3.294 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; 2.516 ; 3.012 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; 2.429 ; 2.907 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 1.740 ; 2.437 ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 0.081 ; 0.370 ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; 1.467 ; 2.163 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; 1.215 ; 1.854 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; 1.740 ; 2.407 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; 1.411 ; 2.060 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; 1.197 ; 1.834 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; 1.316 ; 1.965 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 0.584 ; 0.797 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 0.050 ; 0.336 ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; 1.702 ; 2.369 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; 1.243 ; 1.891 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.331 ; 0.569 ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; 1.110 ; 1.718 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; 1.002 ; 1.594 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; 1.736 ; 2.437 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; 1.487 ; 2.170 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; 1.127 ; 1.720 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; 1.239 ; 1.904 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; 1.314 ; 1.949 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; 1.199 ; 1.829 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; 0.987 ; 1.580 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; 1.058 ; 1.650 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; 0.920 ; 1.513 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; 1.097 ; 1.694 ; Rise       ; RW              ;
; ena            ; sck        ; 2.011 ; 2.660 ; Rise       ; sck             ;
; rst            ; sck        ; 1.555 ; 2.231 ; Rise       ; sck             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; RW         ; -1.309 ; -1.906 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; -1.508 ; -2.148 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; -1.389 ; -1.990 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; -1.309 ; -1.906 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 0.652  ; 0.293  ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 0.564  ; 0.214  ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; -0.870 ; -1.455 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; -0.870 ; -1.489 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; -1.099 ; -1.750 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; -0.777 ; -1.361 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; -0.793 ; -1.374 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; -0.660 ; -1.229 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; -0.035 ; -0.291 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 0.652  ; 0.293  ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; -0.560 ; -1.123 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; -0.829 ; -1.448 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.187  ; -0.099 ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; -0.630 ; -1.180 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; -0.641 ; -1.203 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; -1.076 ; -1.721 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; -0.973 ; -1.608 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; -0.629 ; -1.186 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; -0.899 ; -1.521 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; -0.773 ; -1.372 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; -0.716 ; -1.300 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; -0.635 ; -1.186 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; -0.554 ; -1.115 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; -0.543 ; -1.102 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; -0.649 ; -1.211 ; Rise       ; RW              ;
; ena            ; sck        ; -1.120 ; -1.742 ; Rise       ; sck             ;
; rst            ; sck        ; -1.123 ; -1.762 ; Rise       ; sck             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 4.436 ; 4.602 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 4.344 ; 4.507 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -8.398  ; -0.164 ; N/A      ; N/A     ; -3.000              ;
;  RW              ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.109  ; -0.164 ; N/A      ; N/A     ; -3.000              ;
;  sck             ; -8.398  ; 0.179  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -91.859 ; -0.164 ; 0.0      ; 0.0     ; -261.764            ;
;  RW              ; N/A     ; N/A    ; N/A      ; N/A     ; -217.128            ;
;  clk             ; -3.254  ; -0.164 ; N/A      ; N/A     ; -10.435             ;
;  sck             ; -88.605 ; 0.000  ; N/A      ; N/A     ; -34.201             ;
+------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; addr[*]        ; RW         ; 5.856 ; 5.807 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; 5.856 ; 5.777 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; 5.279 ; 5.807 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; 5.028 ; 5.567 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 3.977 ; 4.043 ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 0.137 ; 0.442 ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; 3.329 ; 3.524 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; 2.734 ; 2.954 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; 3.963 ; 4.043 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; 3.196 ; 3.227 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; 2.669 ; 2.765 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; 2.929 ; 3.143 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 1.069 ; 1.449 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 0.050 ; 0.369 ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; 3.977 ; 3.957 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; 2.787 ; 3.017 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.617 ; 0.964 ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; 2.471 ; 2.639 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; 2.180 ; 2.406 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; 3.861 ; 4.025 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; 3.326 ; 3.518 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; 2.488 ; 2.653 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; 2.691 ; 2.891 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; 2.881 ; 2.986 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; 2.659 ; 2.825 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; 2.149 ; 2.369 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; 2.364 ; 2.529 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; 1.948 ; 2.157 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; 2.440 ; 2.620 ; Rise       ; RW              ;
; ena            ; sck        ; 4.569 ; 4.599 ; Rise       ; sck             ;
; rst            ; sck        ; 3.336 ; 3.545 ; Rise       ; sck             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; addr[*]        ; RW         ; -1.309 ; -1.906 ; Rise       ; RW              ;
;  addr[0]       ; RW         ; -1.508 ; -2.148 ; Rise       ; RW              ;
;  addr[1]       ; RW         ; -1.389 ; -1.990 ; Rise       ; RW              ;
;  addr[2]       ; RW         ; -1.309 ; -1.906 ; Rise       ; RW              ;
; color_bus[*]   ; RW         ; 1.408  ; 1.312  ; Rise       ; RW              ;
;  color_bus[0]  ; RW         ; 1.187  ; 1.070  ; Rise       ; RW              ;
;  color_bus[1]  ; RW         ; -0.870 ; -1.455 ; Rise       ; RW              ;
;  color_bus[2]  ; RW         ; -0.870 ; -1.489 ; Rise       ; RW              ;
;  color_bus[3]  ; RW         ; -1.099 ; -1.750 ; Rise       ; RW              ;
;  color_bus[4]  ; RW         ; -0.777 ; -1.361 ; Rise       ; RW              ;
;  color_bus[5]  ; RW         ; -0.793 ; -1.374 ; Rise       ; RW              ;
;  color_bus[6]  ; RW         ; -0.660 ; -1.229 ; Rise       ; RW              ;
;  color_bus[7]  ; RW         ; 0.012  ; -0.152 ; Rise       ; RW              ;
;  color_bus[8]  ; RW         ; 1.408  ; 1.312  ; Rise       ; RW              ;
;  color_bus[9]  ; RW         ; -0.560 ; -1.091 ; Rise       ; RW              ;
;  color_bus[10] ; RW         ; -0.829 ; -1.448 ; Rise       ; RW              ;
;  color_bus[11] ; RW         ; 0.486  ; 0.409  ; Rise       ; RW              ;
;  color_bus[12] ; RW         ; -0.630 ; -1.180 ; Rise       ; RW              ;
;  color_bus[13] ; RW         ; -0.641 ; -1.203 ; Rise       ; RW              ;
;  color_bus[14] ; RW         ; -1.076 ; -1.721 ; Rise       ; RW              ;
;  color_bus[15] ; RW         ; -0.973 ; -1.608 ; Rise       ; RW              ;
;  color_bus[16] ; RW         ; -0.629 ; -1.186 ; Rise       ; RW              ;
;  color_bus[17] ; RW         ; -0.899 ; -1.521 ; Rise       ; RW              ;
;  color_bus[18] ; RW         ; -0.773 ; -1.372 ; Rise       ; RW              ;
;  color_bus[19] ; RW         ; -0.716 ; -1.300 ; Rise       ; RW              ;
;  color_bus[20] ; RW         ; -0.635 ; -1.186 ; Rise       ; RW              ;
;  color_bus[21] ; RW         ; -0.554 ; -1.082 ; Rise       ; RW              ;
;  color_bus[22] ; RW         ; -0.543 ; -1.062 ; Rise       ; RW              ;
;  color_bus[23] ; RW         ; -0.649 ; -1.211 ; Rise       ; RW              ;
; ena            ; sck        ; -1.120 ; -1.742 ; Rise       ; sck             ;
; rst            ; sck        ; -1.123 ; -1.762 ; Rise       ; sck             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 8.903 ; 8.881 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Do        ; sck        ; 4.344 ; 4.507 ; Rise       ; sck             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Do            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; addr[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ena                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RW                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; addr[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[21]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[22]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[20]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[23]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[18]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[17]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[16]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; color_bus[19]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Do            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-07 V                    ; 2.35 V              ; -0.00112 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-10 s                  ; 4.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-07 V                   ; 2.35 V             ; -0.00112 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-10 s                 ; 4.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00861 V          ; 0.106 V                              ; 0.016 V                              ; 6.53e-10 s                  ; 5.54e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00861 V         ; 0.106 V                             ; 0.016 V                             ; 6.53e-10 s                 ; 5.54e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00303 V          ; 0.118 V                              ; 0.017 V                              ; 8.67e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00303 V         ; 0.118 V                             ; 0.017 V                             ; 8.67e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Do            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 19       ; 0        ; 0        ; 0        ;
; sck        ; clk      ; 1        ; 1        ; 0        ; 0        ;
; RW         ; sck      ; 144      ; 0        ; 0        ; 0        ;
; sck        ; sck      ; 3181     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 19       ; 0        ; 0        ; 0        ;
; sck        ; clk      ; 1        ; 1        ; 0        ; 0        ;
; RW         ; sck      ; 144      ; 0        ; 0        ; 0        ;
; sck        ; sck      ; 3181     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 765   ; 765  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 21 20:19:49 2021
Info: Command: quartus_sta serialRGBLED -c serialRGBLED
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'serialRGBLED.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sck sck
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name RW RW
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.398       -88.605 sck 
    Info (332119):    -1.109        -3.254 clk 
Info (332146): Worst-case hold slack is 0.056
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.056         0.000 clk 
    Info (332119):     0.436         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -217.128 RW 
    Info (332119):    -3.000       -10.435 clk 
    Info (332119):    -1.487       -34.201 sck 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.749       -80.749 sck 
    Info (332119):    -0.937        -2.655 clk 
Info (332146): Worst-case hold slack is 0.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.136         0.000 clk 
    Info (332119):     0.384         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -217.128 RW 
    Info (332119):    -3.000       -10.435 clk 
    Info (332119):    -1.487       -34.201 sck 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.094       -24.597 sck 
    Info (332119):     0.106         0.000 clk 
Info (332146): Worst-case hold slack is -0.164
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.164        -0.164 clk 
    Info (332119):     0.179         0.000 sck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -155.176 RW 
    Info (332119):    -3.000        -8.275 clk 
    Info (332119):    -1.000       -23.000 sck 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4673 megabytes
    Info: Processing ended: Sun Mar 21 20:19:54 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


