Timing Analyzer report for rx
Wed Mar 24 00:38:14 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; rx                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 301.75 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.314 ; -69.870            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -68.428                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.314 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.235      ;
; -2.300 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.221      ;
; -2.188 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.109      ;
; -2.143 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.064      ;
; -2.142 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.063      ;
; -2.123 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.080     ; 3.044      ;
; -2.074 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.995      ;
; -2.032 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.953      ;
; -2.031 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.952      ;
; -2.012 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.080     ; 2.933      ;
; -2.005 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.926      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -2.000 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -1.967 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.888      ;
; -1.963 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.884      ;
; -1.960 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.881      ;
; -1.953 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.874      ;
; -1.947 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.080     ; 2.868      ;
; -1.946 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.867      ;
; -1.944 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.865      ;
; -1.933 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.080     ; 2.854      ;
; -1.930 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.851      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.889 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.809      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.865 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.785      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.851 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.771      ;
; -1.841 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.762      ;
; -1.834 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.755      ;
; -1.833 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.754      ;
; -1.833 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.754      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.825 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.745      ;
; -1.821 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.080     ; 2.742      ;
; -1.818 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.739      ;
; -1.813 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.080     ; 2.734      ;
; -1.789 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.710      ;
; -1.764 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.685      ;
; -1.761 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.682      ;
; -1.752 ; mod_7seg:seg|clkdiv[2]         ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.671      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.739 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.659      ;
; -1.727 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.122      ;
; -1.723 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.118      ;
; -1.723 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.118      ;
; -1.722 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.117      ;
; -1.721 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.116      ;
; -1.721 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.116      ;
; -1.715 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.110      ;
; -1.714 ; mod_7seg:seg|clkdiv[2]         ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.109      ;
; -1.713 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.108      ;
; -1.709 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.104      ;
; -1.709 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.104      ;
; -1.708 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.103      ;
; -1.707 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.102      ;
; -1.707 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.102      ;
; -1.701 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.394      ; 3.096      ;
; -1.690 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.610      ;
; -1.690 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.610      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; UART_RX:\t:0:uart|rx[3]          ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:\t:0:uart|rx[2]          ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:\t:0:uart|rx[6]          ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:\t:0:uart|rx[1]          ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:\t:0:uart|rx[5]          ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:\t:0:uart|rx[0]          ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:\t:0:uart|rx[4]          ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|rx[7]          ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|state.stop     ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|bit_cont[0]    ; UART_RX:\t:0:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|state.idle     ; UART_RX:\t:0:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|state.start    ; UART_RX:\t:0:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.464 ; mod_7seg:seg|clkdiv[0]           ; mod_7seg:seg|clkdiv[0]           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.758      ;
; 0.495 ; mod_7seg:seg|clkdiv[19]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.102      ; 0.809      ;
; 0.603 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.393      ;
; 0.612 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.402      ;
; 0.716 ; mod_7seg:seg|clkdiv[16]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.717 ; mod_7seg:seg|clkdiv[14]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.031      ;
; 0.718 ; mod_7seg:seg|clkdiv[15]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.720 ; mod_7seg:seg|clkdiv[17]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.034      ;
; 0.726 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.516      ;
; 0.735 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.525      ;
; 0.736 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[9]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[8]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; mod_7seg:seg|clkdiv[6]           ; mod_7seg:seg|clkdiv[6]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[10]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[7]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; mod_7seg:seg|clkdiv[5]           ; mod_7seg:seg|clkdiv[5]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; mod_7seg:seg|clkdiv[4]           ; mod_7seg:seg|clkdiv[4]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; mod_7seg:seg|clkdiv[2]           ; mod_7seg:seg|clkdiv[2]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[12]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[11]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; mod_7seg:seg|clkdiv[3]           ; mod_7seg:seg|clkdiv[3]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.033      ;
; 0.743 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.743 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.747 ; UART_RX:\t:0:uart|baud_cont[3]   ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; UART_RX:\t:0:uart|baud_cont[1]   ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; UART_RX:\t:0:uart|baud_cont[2]   ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.752 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.542      ;
; 0.752 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.542      ;
; 0.756 ; mod_7seg:seg|clkdiv[0]           ; mod_7seg:seg|clkdiv[1]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.050      ;
; 0.757 ; mod_7seg:seg|clkdiv[1]           ; mod_7seg:seg|clkdiv[1]           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.051      ;
; 0.764 ; UART_RX:\t:0:uart|baud_cont[0]   ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.769 ; UART_RX:\t:0:uart|state.stop     ; UART_RX:\t:0:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.771 ; UART_RX:\t:0:uart|baud_cont[5]   ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.774 ; UART_RX:\t:0:uart|baud_cont[6]   ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.777 ; mod_7seg:seg|clkdiv[18]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.091      ;
; 0.820 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.113      ;
; 0.865 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.655      ;
; 0.866 ; UART_RX:\t:0:uart|state.idle     ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.159      ;
; 0.866 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.656      ;
; 0.874 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.664      ;
; 0.875 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.665      ;
; 0.881 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.671      ;
; 0.883 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.883 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.890 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.680      ;
; 0.892 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.682      ;
; 0.892 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.682      ;
; 0.898 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.191      ;
; 0.902 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.689      ;
; 0.920 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.707      ;
; 0.924 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.711      ;
; 0.926 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.713      ;
; 0.929 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.716      ;
; 0.938 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.725      ;
; 0.945 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.732      ;
; 0.970 ; UART_RX:\t:0:uart|state.espera   ; UART_RX:\t:0:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.976 ; UART_RX:\t:0:uart|baud_cont[4]   ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.269      ;
; 0.997 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.291      ;
; 1.005 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.795      ;
; 1.005 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.795      ;
; 1.006 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.796      ;
; 1.014 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.804      ;
; 1.014 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.804      ;
; 1.015 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.805      ;
; 1.021 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.313      ;
; 1.021 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.811      ;
; 1.022 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.812      ;
; 1.023 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.813      ;
; 1.030 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.820      ;
; 1.031 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.821      ;
; 1.032 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.822      ;
; 1.045 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.832      ;
; 1.048 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.835      ;
; 1.049 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.836      ;
; 1.050 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.837      ;
; 1.070 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.857      ;
; 1.071 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.071 ; mod_7seg:seg|clkdiv[14]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.385      ;
; 1.071 ; mod_7seg:seg|clkdiv[16]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.385      ;
; 1.071 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.858      ;
; 1.072 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.575      ; 1.859      ;
; 1.079 ; mod_7seg:seg|clkdiv[15]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.102      ; 1.393      ;
; 1.081 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 330.47 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.026 ; -59.975           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -68.428                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.026 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.956      ;
; -2.022 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.952      ;
; -1.932 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.862      ;
; -1.926 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.856      ;
; -1.910 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.840      ;
; -1.896 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.826      ;
; -1.850 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.780      ;
; -1.811 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.741      ;
; -1.794 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.724      ;
; -1.789 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.719      ;
; -1.775 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.705      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.737 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.666      ;
; -1.729 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.659      ;
; -1.723 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.653      ;
; -1.721 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.651      ;
; -1.719 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.649      ;
; -1.717 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.647      ;
; -1.711 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.641      ;
; -1.707 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.637      ;
; -1.697 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.627      ;
; -1.693 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.623      ;
; -1.669 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.599      ;
; -1.647 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.577      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.645 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.574      ;
; -1.633 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.563      ;
; -1.629 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.559      ;
; -1.623 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.553      ;
; -1.621 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.551      ;
; -1.611 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.541      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.607 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.536      ;
; -1.597 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.527      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.596 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.525      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.594 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.587 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.517      ;
; -1.552 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.482      ;
; -1.551 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.925      ;
; -1.549 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.923      ;
; -1.548 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.922      ;
; -1.547 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.921      ;
; -1.547 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.921      ;
; -1.547 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.921      ;
; -1.547 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.921      ;
; -1.545 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.919      ;
; -1.544 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.918      ;
; -1.543 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.917      ;
; -1.543 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.917      ;
; -1.543 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.917      ;
; -1.542 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.916      ;
; -1.538 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.372      ; 2.912      ;
; -1.508 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.438      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.499 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.428      ;
; -1.491 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.421      ;
; -1.489 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.419      ;
; -1.479 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.409      ;
; -1.465 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.072     ; 2.395      ;
; -1.461 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.390      ;
; -1.461 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.390      ;
; -1.461 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.390      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; UART_RX:\t:0:uart|rx[3]          ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_RX:\t:0:uart|rx[2]          ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_RX:\t:0:uart|rx[6]          ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_RX:\t:0:uart|rx[1]          ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_RX:\t:0:uart|rx[5]          ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_RX:\t:0:uart|rx[0]          ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; UART_RX:\t:0:uart|rx[4]          ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; UART_RX:\t:0:uart|bit_cont[0]    ; UART_RX:\t:0:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:\t:0:uart|state.start    ; UART_RX:\t:0:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_RX:\t:0:uart|rx[7]          ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:\t:0:uart|state.stop     ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:\t:0:uart|state.idle     ; UART_RX:\t:0:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.415 ; mod_7seg:seg|clkdiv[0]           ; mod_7seg:seg|clkdiv[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.462 ; mod_7seg:seg|clkdiv[19]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.749      ;
; 0.539 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.273      ;
; 0.554 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.288      ;
; 0.638 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.372      ;
; 0.661 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.395      ;
; 0.662 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.396      ;
; 0.666 ; mod_7seg:seg|clkdiv[16]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.953      ;
; 0.666 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.400      ;
; 0.668 ; mod_7seg:seg|clkdiv[15]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.955      ;
; 0.668 ; mod_7seg:seg|clkdiv[14]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.955      ;
; 0.672 ; mod_7seg:seg|clkdiv[17]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.959      ;
; 0.675 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.943      ;
; 0.676 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.410      ;
; 0.679 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.413      ;
; 0.684 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[9]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[7]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.685 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[10]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[8]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[6]           ; mod_7seg:seg|clkdiv[6]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[5]           ; mod_7seg:seg|clkdiv[5]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.686 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[12]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; mod_7seg:seg|clkdiv[4]           ; mod_7seg:seg|clkdiv[4]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; mod_7seg:seg|clkdiv[2]           ; mod_7seg:seg|clkdiv[2]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.688 ; mod_7seg:seg|clkdiv[3]           ; mod_7seg:seg|clkdiv[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.689 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[11]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.694 ; UART_RX:\t:0:uart|baud_cont[3]   ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; UART_RX:\t:0:uart|baud_cont[1]   ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.699 ; UART_RX:\t:0:uart|baud_cont[2]   ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.708 ; mod_7seg:seg|clkdiv[0]           ; mod_7seg:seg|clkdiv[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; mod_7seg:seg|clkdiv[1]           ; mod_7seg:seg|clkdiv[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.713 ; UART_RX:\t:0:uart|state.stop     ; UART_RX:\t:0:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; UART_RX:\t:0:uart|baud_cont[5]   ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.716 ; UART_RX:\t:0:uart|baud_cont[0]   ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.719 ; mod_7seg:seg|clkdiv[18]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.006      ;
; 0.720 ; UART_RX:\t:0:uart|baud_cont[6]   ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.759 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.493      ;
; 0.760 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.494      ;
; 0.766 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.034      ;
; 0.782 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.516      ;
; 0.783 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.517      ;
; 0.784 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.518      ;
; 0.787 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.521      ;
; 0.788 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.522      ;
; 0.797 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.531      ;
; 0.798 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.532      ;
; 0.801 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.535      ;
; 0.807 ; UART_RX:\t:0:uart|state.idle     ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.074      ;
; 0.821 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.551      ;
; 0.830 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.560      ;
; 0.841 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.108      ;
; 0.849 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.579      ;
; 0.861 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.591      ;
; 0.864 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.594      ;
; 0.877 ; UART_RX:\t:0:uart|baud_cont[4]   ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.145      ;
; 0.877 ; UART_RX:\t:0:uart|state.espera   ; UART_RX:\t:0:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.881 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.615      ;
; 0.881 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.615      ;
; 0.882 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.612      ;
; 0.882 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.616      ;
; 0.883 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.613      ;
; 0.887 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.155      ;
; 0.904 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.638      ;
; 0.904 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.638      ;
; 0.906 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.640      ;
; 0.909 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.643      ;
; 0.910 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.177      ;
; 0.910 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.644      ;
; 0.910 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.644      ;
; 0.919 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.653      ;
; 0.919 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.653      ;
; 0.923 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.539      ; 1.657      ;
; 0.931 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.661      ;
; 0.934 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.664      ;
; 0.935 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.665      ;
; 0.935 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.665      ;
; 0.936 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.666      ;
; 0.936 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.666      ;
; 0.937 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.535      ; 1.667      ;
; 0.987 ; mod_7seg:seg|clkdiv[15]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.274      ;
; 0.988 ; mod_7seg:seg|clkdiv[16]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.275      ;
; 0.989 ; mod_7seg:seg|clkdiv[17]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.276      ;
; 0.992 ; mod_7seg:seg|clkdiv[14]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.279      ;
; 1.000 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.072      ; 1.267      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.459 ; -7.562            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -50.102                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.459 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.410      ;
; -0.458 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.409      ;
; -0.395 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.346      ;
; -0.394 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.383 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.334      ;
; -0.376 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.036     ; 1.327      ;
; -0.367 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.332 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.283      ;
; -0.323 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.274      ;
; -0.321 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.272      ;
; -0.314 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.305 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.256      ;
; -0.297 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.248      ;
; -0.296 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.247      ;
; -0.294 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.293 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.292 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.243      ;
; -0.291 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.242      ;
; -0.290 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.284 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.036     ; 1.235      ;
; -0.283 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.036     ; 1.234      ;
; -0.252 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.203      ;
; -0.241 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.192      ;
; -0.234 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.036     ; 1.185      ;
; -0.233 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.184      ;
; -0.232 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.183      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.230 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.181      ;
; -0.228 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.179      ;
; -0.227 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.178      ;
; -0.226 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.369      ;
; -0.226 ; mod_7seg:seg|clkdiv[2]         ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.368      ;
; -0.225 ; UART_RX:\t:0:uart|baud_cont[4] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.225 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.368      ;
; -0.222 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.365      ;
; -0.222 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.365      ;
; -0.222 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.365      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.172      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.364      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.364      ;
; -0.221 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.364      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.363      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.363      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.220 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.171      ;
; -0.219 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.362      ;
; -0.219 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.362      ;
; -0.215 ; UART_RX:\t:0:uart|baud_cont[0] ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.358      ;
; -0.215 ; mod_7seg:seg|clkdiv[2]         ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.164      ;
; -0.214 ; UART_RX:\t:0:uart|baud_cont[2] ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.357      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.192 ; UART_RX:\t:0:uart|baud_cont[7] ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.143      ;
; -0.178 ; mod_7seg:seg|clkdiv[1]         ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.320      ;
; -0.177 ; mod_7seg:seg|clkdiv[0]         ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.319      ;
; -0.170 ; UART_RX:\t:0:uart|baud_cont[5] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.121      ;
; -0.167 ; mod_7seg:seg|clkdiv[1]         ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.116      ;
; -0.166 ; mod_7seg:seg|clkdiv[0]         ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 1.000        ; -0.038     ; 1.115      ;
; -0.162 ; mod_7seg:seg|clkdiv[2]         ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.304      ;
; -0.162 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.305      ;
; -0.161 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.112      ;
; -0.161 ; UART_RX:\t:0:uart|baud_cont[6] ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.304      ;
; -0.158 ; mod_7seg:seg|clkdiv[2]         ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 1.000        ; 0.155      ; 1.300      ;
; -0.158 ; UART_RX:\t:0:uart|baud_cont[3] ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.109      ;
; -0.158 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.301      ;
; -0.158 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.301      ;
; -0.158 ; UART_RX:\t:0:uart|baud_cont[1] ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.156      ; 1.301      ;
+--------+--------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; UART_RX:\t:0:uart|rx[3]          ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:\t:0:uart|rx[2]          ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:\t:0:uart|rx[6]          ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:\t:0:uart|rx[1]          ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:\t:0:uart|rx[5]          ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:\t:0:uart|rx[0]          ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:\t:0:uart|rx[4]          ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|rx[7]          ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|state.stop     ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|bit_cont[0]    ; UART_RX:\t:0:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|state.idle     ; UART_RX:\t:0:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|state.start    ; UART_RX:\t:0:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; mod_7seg:seg|clkdiv[0]           ; mod_7seg:seg|clkdiv[0]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.202 ; mod_7seg:seg|clkdiv[19]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.331      ;
; 0.251 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.573      ;
; 0.254 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.576      ;
; 0.285 ; mod_7seg:seg|clkdiv[16]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; mod_7seg:seg|clkdiv[14]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; mod_7seg:seg|clkdiv[15]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; mod_7seg:seg|clkdiv[17]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.416      ;
; 0.290 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.292 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[9]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[10]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[8]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[7]           ; mod_7seg:seg|clkdiv[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[2]           ; mod_7seg:seg|clkdiv[2]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[12]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[11]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[6]           ; mod_7seg:seg|clkdiv[6]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[5]           ; mod_7seg:seg|clkdiv[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[4]           ; mod_7seg:seg|clkdiv[4]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[3]           ; mod_7seg:seg|clkdiv[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; UART_RX:\t:0:uart|baud_cont[3]   ; UART_RX:\t:0:uart|baud_cont[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:\t:0:uart|baud_cont[1]   ; UART_RX:\t:0:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; mod_7seg:seg|clkdiv[0]           ; mod_7seg:seg|clkdiv[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; mod_7seg:seg|clkdiv[1]           ; mod_7seg:seg|clkdiv[1]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; UART_RX:\t:0:uart|baud_cont[2]   ; UART_RX:\t:0:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.627      ;
; 0.308 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.630      ;
; 0.309 ; UART_RX:\t:0:uart|baud_cont[0]   ; UART_RX:\t:0:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; UART_RX:\t:0:uart|state.stop     ; UART_RX:\t:0:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; UART_RX:\t:0:uart|baud_cont[5]   ; UART_RX:\t:0:uart|baud_cont[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; UART_RX:\t:0:uart|baud_cont[6]   ; UART_RX:\t:0:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; mod_7seg:seg|clkdiv[18]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.443      ;
; 0.317 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.639      ;
; 0.317 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.639      ;
; 0.320 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.642      ;
; 0.320 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.642      ;
; 0.332 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.351 ; UART_RX:\t:0:uart|state.idle     ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.471      ;
; 0.358 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.678      ;
; 0.367 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.687      ;
; 0.368 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.688      ;
; 0.370 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.692      ;
; 0.371 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.693      ;
; 0.373 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.695      ;
; 0.374 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.696      ;
; 0.378 ; UART_RX:\t:0:uart|baud_cont[4]   ; UART_RX:\t:0:uart|baud_cont[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; UART_RX:\t:0:uart|state.espera   ; UART_RX:\t:0:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.499      ;
; 0.382 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.702      ;
; 0.382 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.703      ;
; 0.383 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.705      ;
; 0.383 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.705      ;
; 0.385 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.705      ;
; 0.385 ; mod_7seg:seg|clkdiv[9]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.706      ;
; 0.386 ; mod_7seg:seg|clkdiv[13]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.708      ;
; 0.386 ; mod_7seg:seg|clkdiv[11]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.708      ;
; 0.393 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.713      ;
; 0.395 ; UART_RX:\t:0:uart|bit_cont[2]    ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.715      ;
; 0.396 ; UART_RX:\t:0:uart|state.data_bit ; UART_RX:\t:0:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.516      ;
; 0.397 ; UART_RX:\t:0:uart|baud_cont[7]   ; UART_RX:\t:0:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.415 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.735      ;
; 0.415 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.735      ;
; 0.415 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.735      ;
; 0.425 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.745      ;
; 0.428 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.748      ;
; 0.428 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.748      ;
; 0.431 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.751      ;
; 0.434 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.554      ;
; 0.434 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.036      ; 0.554      ;
; 0.434 ; mod_7seg:seg|clkdiv[16]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.563      ;
; 0.435 ; UART_RX:\t:0:uart|bit_cont[1]    ; UART_RX:\t:0:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.555      ;
; 0.435 ; mod_7seg:seg|clkdiv[14]          ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.564      ;
; 0.436 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[16]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.758      ;
; 0.437 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[14]          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.758      ;
; 0.437 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[18]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.759      ;
; 0.439 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[17]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.761      ;
; 0.440 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[15]          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.761      ;
; 0.440 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[19]          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.762      ;
; 0.442 ; mod_7seg:seg|clkdiv[8]           ; mod_7seg:seg|clkdiv[9]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; mod_7seg:seg|clkdiv[10]          ; mod_7seg:seg|clkdiv[11]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; mod_7seg:seg|clkdiv[2]           ; mod_7seg:seg|clkdiv[3]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; mod_7seg:seg|clkdiv[6]           ; mod_7seg:seg|clkdiv[7]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; mod_7seg:seg|clkdiv[12]          ; mod_7seg:seg|clkdiv[13]          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; mod_7seg:seg|clkdiv[4]           ; mod_7seg:seg|clkdiv[5]           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.314  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.314  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -69.87  ; 0.0   ; 0.0      ; 0.0     ; -68.428             ;
;  clk             ; -69.870 ; 0.000 ; N/A      ; N/A     ; -68.428             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; salida[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; byte_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sel[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sel[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clr                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; byte_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; byte_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; byte_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; byte_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; byte_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 648      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 648      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 79    ; 79   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; byte_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clr        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; byte_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; byte_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Wed Mar 24 00:38:13 2021
Info: Command: quartus_sta rx -c rx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.314             -69.870 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.428 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.026             -59.975 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.428 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.459              -7.562 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.102 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 411 megabytes
    Info: Processing ended: Wed Mar 24 00:38:14 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


