### `RISC_One_Cycle` - Especificaciones del DiseÃ±o 

#### Resumen
`RISC_One_Cycle` contiene la implementacion de un procesador RISC One Cycle que cumple con las especificaciones proporcionadas por la guÃ­a `RTL Exercise Training` de Allegro.

#### Diagrama

![Diagrama](One_cycle_diagram.png)

#### MÃ³dulos
- **top_module.sv**: MÃ³dulo principal. En este mÃ³dulo se instancian y conectan el resto de los mÃ³dulos.
- **control_unit_mod.sv**: Unidad de control. Este mÃ³dulo genera las seÃ±ales de control necesarias para el funcionamiento del procesador, decodificando las instrucciones y activando las seÃ±ales y excepciones correspondientes.
- **data_memory_mod.sv**: Memoria de datos.
- **register_file_mod.sv**: Memoria de registros. Contiene los 32 registros del procesador.
- **instruction_memory_mod.sv**: Memoria de instrucciones. Almacena el conjunto de instrucciones que serÃ¡n ejecutadas por el procesador.
- **program_counter_mod.sv**: Contador de programa. Registro de la direcciÃ³n de la siguiente instrucciÃ³n a ejecutar.
- **extender_mod.sv**: Extensor de seÃ±al. Extiende a 32 bits el parametro Immediate o su concatenacion con el parametro Rc.
- **alu_mod.sv**: Unidad AritmÃ©tico-LÃ³gica. Realiza operaciones aritmÃ©ticas y lÃ³gicas sobre los datos proporcionados por los registros o la memoria.


#### Entradas
- **clk**: SeÃ±al de reloj.
- **rst_n**: SeÃ±al de reinicio activa en bajo. Cuando estÃ¡ en bajo (`0`) resetea el mÃ³dulo al estado "A".

#### Salidas
- **exception_flags_o**: SeÃ±ales de bandera de excepciÃ³n de 3 bits: InstrucciÃ³n invÃ¡lida, direcciÃ³n de memoria invÃ¡lida y direcciÃ³n de program counter invÃ¡lida.
- **alu_result_o**: Resultado de 32 bits de la operaciÃ³n realizada por la ALU.
- **reg_file_r_data1_o**: Datos de 34 bits leÃ­dos del primer registro de la memoria de registros.
- **reg_file_r_data2_o**: Datos de 34 bits leÃ­dos del segundo registro de la memoria de registros.
- **data_mem_r_data_o**: Datos de 32 bits leÃ­dos de la memoria de datos.
- **pc_o**: Contador de programa de `N` bits. 
- **inst_read_data_o**: Datos de 32 bits leÃ­dos de la memoria de instrucciones.
- **alu_C_flag_o**: SeÃ±al de bandera de carry de la ALU. Indica si hubo un acarreo en la Ãºltima operaciÃ³n aritmÃ©tica.
- **alu_V_flag_o**: SeÃ±al de bandera de overflow de la ALU. Indica si hubo un desbordamiento en la Ãºltima operaciÃ³n aritmÃ©tica.

#### Estructura del proyecto
El proyecto se encuentra dividido en 5 carpetas:
- Modules: Aqui se encuentran los mÃ³dulos que conforman procesador.
- testbenchs: Contiene los testbenchs correspondientes cada uno de los mÃ³dulos.
- Assembler: Aqui puede encontrarse el compilador de assembler desarrollado en python, junto con el programa utilizado y un txt con su explicaciÃ³n.
- Memory files: Contiene los datos a precargar en las memorias para el target testbench.
- DocumentaciÃ³n: Aqui se almacenan todos los archivos relevantes para la documentaciÃ³n.
```
ğŸ“¦RISC_One_Cycle
 â”£ ğŸ“‚testbenchs
 â”ƒ â”£ ğŸ“œalu_tb.sv
 â”ƒ â”£ ğŸ“œtop_module_target_tb.sv
 â”ƒ â”£ ğŸ“œcontrol_unit_tb.sv
 â”ƒ â”£ ğŸ“œdata_memory_tb.sv
 â”ƒ â”£ ğŸ“œinstruction_memory_tb.sv
 â”ƒ â”£ ğŸ“œprogram_counter_tb.sv
 â”ƒ â”£ ğŸ“œregister_file_tb.sv
 â”ƒ â”£ ğŸ“œextender_tb.sv
 â”ƒ â”— ğŸ“œtop_module_predictor_tb.sv
 â”£ ğŸ“‚Assembler
 â”ƒ â”£ ğŸ“œRISC_compiler.py
 â”ƒ â”£ ğŸ“œoutput.bin
 â”ƒ â”£ ğŸ“œprogram1.asm
 â”ƒ â”— ğŸ“œprogram1_explained.txt
 â”£ ğŸ“‚Memory files
 â”ƒ â”£ ğŸ“œdata_memory.hex
 â”ƒ â”— ğŸ“œreg_memory.bin
 â”£ ğŸ“‚Modules
 â”ƒ â”£ ğŸ“œalu_mod.sv
 â”ƒ â”£ ğŸ“œcontrol_unit_mod.sv
 â”ƒ â”£ ğŸ“œregister_file_mod.sv
 â”ƒ â”£ ğŸ“œdata_memory_mod.sv
 â”ƒ â”£ ğŸ“œextender_mod.sv
 â”ƒ â”£ ğŸ“œinstruction_memory_mod.sv
 â”ƒ â”£ ğŸ“œprogram_counter_mod.sv
 â”ƒ â”— ğŸ“œtop_module.sv
 â”— ğŸ“‚Documentation
 â”ƒ â”£ ğŸ“œOne_cycle_diagram.png
 â”ƒ â”— ğŸ“œRISC_One_Cycle_Specs_Hipperdinger.pdf
```

#### SimulaciÃ³n online

https://www.edaplayground.com/x/7vE8