sv work "glbl.v"
sv xil_defaultlib "AESL_axi_slave_control.v"
sv xil_defaultlib "AESL_axi_s_AM_out.v"
sv xil_defaultlib "AESL_axi_s_IM.v"
sv xil_defaultlib "AESL_axi_s_test_data.v"
sv xil_defaultlib "AESL_axi_s_test_label_out.v"
sv xil_defaultlib "AESL_deadlock_idx0_monitor.v"
sv xil_defaultlib "AESL_deadlock_kernel_monitor_top.v"
sv xil_defaultlib "AESL_fifo.v"
sv xil_defaultlib "hdc_maxi.autotb.v"
sv xil_defaultlib "hdc_maxi.v"
sv xil_defaultlib "hdc_maxi_AM_RAM_AUTO_1R1W.v"
sv xil_defaultlib "hdc_maxi_control_s_axi.v"
sv xil_defaultlib "hdc_maxi_flow_control_loop_pipe_sequential_init.v"
sv xil_defaultlib "hdc_maxi_hdc_maxi_Pipeline_VITIS_LOOP_15_1.v"
sv xil_defaultlib "hdc_maxi_hdc_maxi_Pipeline_VITIS_LOOP_21_2_VITIS_LOOP_22_3.v"
sv xil_defaultlib "hdc_maxi_hdc_maxi_Pipeline_VITIS_LOOP_40_5.v"
sv xil_defaultlib "hdc_maxi_hdc_maxi_Pipeline_VITIS_LOOP_51_8.v"
sv xil_defaultlib "hdc_maxi_hdc_maxi_Pipeline_VITIS_LOOP_68_9_VITIS_LOOP_70_10.v"
sv xil_defaultlib "hdc_maxi_mac_muladd_3ns_8ns_7ns_11_4_1.v"
sv xil_defaultlib "hdc_maxi_mac_muladd_3ns_8ns_8ns_11_4_1.v"
sv xil_defaultlib "hdc_maxi_mux_42_8192_1_1.v"
sv xil_defaultlib "hdc_maxi_ngram_RAM_AUTO_1R1W.v"
sv xil_defaultlib "hdc_maxi_regslice_both.v"
sv xil_defaultlib "hdc_maxi_test_data_d_RAM_AUTO_1R1W.v"
sv xil_defaultlib "dataflow_monitor.sv"

