TimeQuest Timing Analyzer report for atv02
Thu Jun 13 18:32:59 2024
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock50MHz'
 13. Slow 1200mV 85C Model Setup: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'
 14. Slow 1200mV 85C Model Setup: 'entrada:ent|ClockDivider:CD01|tmp'
 15. Slow 1200mV 85C Model Hold: 'entrada:ent|ClockDivider:CD01|tmp'
 16. Slow 1200mV 85C Model Hold: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'
 17. Slow 1200mV 85C Model Hold: 'Clock50MHz'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'Clock50MHz'
 26. Slow 1200mV 0C Model Setup: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'
 27. Slow 1200mV 0C Model Setup: 'entrada:ent|ClockDivider:CD01|tmp'
 28. Slow 1200mV 0C Model Hold: 'entrada:ent|ClockDivider:CD01|tmp'
 29. Slow 1200mV 0C Model Hold: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'
 30. Slow 1200mV 0C Model Hold: 'Clock50MHz'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'Clock50MHz'
 38. Fast 1200mV 0C Model Setup: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'
 39. Fast 1200mV 0C Model Setup: 'entrada:ent|ClockDivider:CD01|tmp'
 40. Fast 1200mV 0C Model Hold: 'entrada:ent|ClockDivider:CD01|tmp'
 41. Fast 1200mV 0C Model Hold: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'
 42. Fast 1200mV 0C Model Hold: 'Clock50MHz'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; atv02                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-6         ;   0.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; Clock Name                                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                               ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+
; Clock50MHz                                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock50MHz }                                        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { entrada:ent|ClockDivider:CD01|tmp }                 ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA } ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB } ;
+---------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 162.36 MHz ; 162.36 MHz      ; Clock50MHz                                        ;                                                ;
; 321.65 MHz ; 321.65 MHz      ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ;                                                ;
; 625.78 MHz ; 437.64 MHz      ; entrada:ent|ClockDivider:CD01|tmp                 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; Clock50MHz                                        ; -5.159 ; -114.134      ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -2.109 ; -7.901        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; -0.598 ; -2.829        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; entrada:ent|ClockDivider:CD01|tmp                 ; 0.402 ; 0.000         ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.520 ; 0.000         ;
; Clock50MHz                                        ; 1.096 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; Clock50MHz                                        ; -3.000 ; -45.405       ;
; entrada:ent|ClockDivider:CD01|tmp                 ; -1.285 ; -16.705       ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -1.285 ; -5.140        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; -1.285 ; -5.140        ;
+---------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock50MHz'                                                                                                                        ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.159 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 6.076      ;
; -5.149 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 6.066      ;
; -5.034 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 5.952      ;
; -5.004 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.921      ;
; -4.960 ; entrada:ent|ClockDivider:CD01|count[10] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 5.878      ;
; -4.915 ; entrada:ent|ClockDivider:CD01|count[14] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.832      ;
; -4.903 ; entrada:ent|ClockDivider:CD01|count[11] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.820      ;
; -4.867 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.784      ;
; -4.862 ; entrada:ent|ClockDivider:CD01|count[6]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.779      ;
; -4.855 ; entrada:ent|ClockDivider:CD01|count[5]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.772      ;
; -4.820 ; entrada:ent|ClockDivider:CD01|count[9]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 5.738      ;
; -4.796 ; entrada:ent|ClockDivider:CD01|count[13] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.713      ;
; -4.674 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.591      ;
; -4.665 ; entrada:ent|ClockDivider:CD01|count[8]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 5.583      ;
; -4.499 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 5.417      ;
; -4.491 ; entrada:ent|ClockDivider:CD01|count[15] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 5.408      ;
; -3.849 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.767      ;
; -3.842 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.760      ;
; -3.813 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.731      ;
; -3.809 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.726      ;
; -3.742 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.659      ;
; -3.631 ; entrada:ent|ClockDivider:CD01|count[20] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.549      ;
; -3.620 ; entrada:ent|ClockDivider:CD01|count[21] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.538      ;
; -3.597 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.515      ;
; -3.570 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.487      ;
; -3.561 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.477      ;
; -3.535 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.453      ;
; -3.520 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.438      ;
; -3.518 ; entrada:ent|ClockDivider:CD01|count[6]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.435      ;
; -3.514 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.432      ;
; -3.513 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.429      ;
; -3.513 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.429      ;
; -3.513 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.429      ;
; -3.513 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.429      ;
; -3.513 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.429      ;
; -3.510 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.428      ;
; -3.505 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.422      ;
; -3.504 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.421      ;
; -3.504 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.421      ;
; -3.503 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.419      ;
; -3.503 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.419      ;
; -3.503 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.419      ;
; -3.503 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.419      ;
; -3.503 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.419      ;
; -3.495 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.412      ;
; -3.494 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.410      ;
; -3.494 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.411      ;
; -3.494 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.411      ;
; -3.487 ; entrada:ent|ClockDivider:CD01|count[18] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.405      ;
; -3.476 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.393      ;
; -3.474 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.391      ;
; -3.473 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.390      ;
; -3.471 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.388      ;
; -3.470 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.387      ;
; -3.469 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.386      ;
; -3.468 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.385      ;
; -3.467 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.384      ;
; -3.466 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.383      ;
; -3.466 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.383      ;
; -3.464 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.381      ;
; -3.463 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.380      ;
; -3.463 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.380      ;
; -3.462 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.379      ;
; -3.462 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.379      ;
; -3.461 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.379      ;
; -3.461 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.378      ;
; -3.460 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.378      ;
; -3.460 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.377      ;
; -3.458 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.375      ;
; -3.457 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.374      ;
; -3.456 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.373      ;
; -3.453 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.370      ;
; -3.452 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.369      ;
; -3.452 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.369      ;
; -3.451 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.368      ;
; -3.450 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.367      ;
; -3.446 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.364      ;
; -3.434 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.351      ;
; -3.423 ; entrada:ent|ClockDivider:CD01|count[8]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.341      ;
; -3.418 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.335      ;
; -3.407 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.324      ;
; -3.407 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.324      ;
; -3.402 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.320      ;
; -3.401 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.319      ;
; -3.401 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.319      ;
; -3.394 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.311      ;
; -3.388 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.305      ;
; -3.388 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.305      ;
; -3.388 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.305      ;
; -3.388 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.305      ;
; -3.388 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.305      ;
; -3.378 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.296      ;
; -3.376 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.294      ;
; -3.375 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.293      ;
; -3.374 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.292      ;
; -3.373 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.082     ; 4.289      ;
; -3.372 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.289      ;
; -3.372 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.290      ;
; -3.371 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.081     ; 4.288      ;
; -3.370 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.080     ; 4.288      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.109 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 3.026      ;
; -2.097 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 3.014      ;
; -2.070 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.987      ;
; -1.985 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.902      ;
; -1.984 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.901      ;
; -1.939 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.856      ;
; -1.854 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.848      ;
; -1.825 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.819      ;
; -1.737 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.731      ;
; -1.729 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.723      ;
; -1.667 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.661      ;
; -1.639 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.556      ;
; -1.625 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.542      ;
; -1.598 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.592      ;
; -1.596 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.513      ;
; -1.375 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.369      ;
; -1.366 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.360      ;
; -1.351 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.081     ; 2.268      ;
; -1.256 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.250      ;
; -1.169 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.004     ; 2.163      ;
; -0.552 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.239      ; 1.789      ;
; -0.500 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.239      ; 1.737      ;
; -0.234 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.238      ; 1.470      ;
; -0.234 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.238      ; 1.470      ;
; -0.234 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.238      ; 1.470      ;
; -0.234 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.238      ; 1.470      ;
; -0.224 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.239      ; 1.461      ;
; -0.196 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.239      ; 1.433      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.598 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.515      ;
; -0.598 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.515      ;
; -0.590 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.507      ;
; -0.590 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.507      ;
; -0.581 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.498      ;
; -0.565 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.482      ;
; -0.395 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.312      ;
; -0.382 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.299      ;
; -0.382 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.299      ;
; -0.343 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.080     ; 1.261      ;
; -0.337 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.254      ;
; -0.281 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.198      ;
; -0.281 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.198      ;
; -0.275 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.192      ;
; -0.255 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]        ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.172      ;
; -0.228 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.145      ;
; -0.220 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.137      ;
; -0.193 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 1.110      ;
; -0.074 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.082     ; 0.990      ;
; -0.060 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.977      ;
; -0.050 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.967      ;
; -0.048 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.965      ;
; -0.012 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.929      ;
; 0.071  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.846      ;
; 0.078  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.839      ;
; 0.093  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.824      ;
; 0.096  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.821      ;
; 0.152  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.081     ; 0.765      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.402 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.674      ;
; 0.434 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.701      ;
; 0.458 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.725      ;
; 0.459 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.726      ;
; 0.468 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.735      ;
; 0.550 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.817      ;
; 0.612 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.879      ;
; 0.619 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.886      ;
; 0.620 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.887      ;
; 0.644 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.080      ; 0.910      ;
; 0.677 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 0.944      ;
; 0.750 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.017      ;
; 0.760 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.027      ;
; 0.804 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.071      ;
; 0.805 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.072      ;
; 0.805 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.072      ;
; 0.824 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]        ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.080      ; 1.090      ;
; 0.830 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.097      ;
; 0.918 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.185      ;
; 0.919 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.186      ;
; 0.928 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.195      ;
; 0.929 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.082      ; 1.197      ;
; 1.093 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.360      ;
; 1.106 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.373      ;
; 1.118 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.386      ;
; 1.128 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.395      ;
; 1.129 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.081      ; 1.396      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.520 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.267      ;
; 0.541 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.288      ;
; 0.565 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.312      ;
; 0.565 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.312      ;
; 0.565 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.312      ;
; 0.565 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.312      ;
; 0.749 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.496      ;
; 0.797 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.541      ; 1.544      ;
; 1.317 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 1.584      ;
; 1.413 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 1.928      ;
; 1.436 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 1.703      ;
; 1.450 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 1.717      ;
; 1.478 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 1.745      ;
; 1.494 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.009      ;
; 1.575 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.090      ;
; 1.611 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.126      ;
; 1.632 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.147      ;
; 1.727 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.242      ;
; 1.738 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.253      ;
; 1.746 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.261      ;
; 1.757 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.272      ;
; 1.888 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.309      ; 2.403      ;
; 2.165 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 2.432      ;
; 2.176 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 2.443      ;
; 2.190 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 2.457      ;
; 2.201 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 2.468      ;
; 2.259 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 2.526      ;
; 2.307 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.081      ; 2.574      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock50MHz'                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 1.096 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.511      ; 1.793      ;
; 1.098 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.364      ;
; 1.099 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.366      ;
; 1.309 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.576      ;
; 1.320 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.586      ;
; 1.320 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.586      ;
; 1.320 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.586      ;
; 1.320 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.586      ;
; 1.320 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.586      ;
; 1.330 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.596      ;
; 1.361 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.628      ;
; 1.390 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.657      ;
; 1.390 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.657      ;
; 1.393 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.659      ;
; 1.393 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.659      ;
; 1.394 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.660      ;
; 1.395 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.661      ;
; 1.396 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.662      ;
; 1.396 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.662      ;
; 1.398 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.511      ; 2.095      ;
; 1.455 ; entrada:ent|ClockDivider:CD01|tmp       ; entrada:ent|ClockDivider:CD01|tmp       ; entrada:ent|ClockDivider:CD01|tmp ; Clock50MHz  ; 0.000        ; 3.077      ; 4.980      ;
; 1.468 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.735      ;
; 1.478 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.331      ;
; 1.478 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.331      ;
; 1.479 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.332      ;
; 1.483 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.098      ; 1.767      ;
; 1.495 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.762      ;
; 1.521 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.788      ;
; 1.526 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.792      ;
; 1.526 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.792      ;
; 1.528 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.794      ;
; 1.533 ; entrada:ent|ClockDivider:CD01|count[13] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.800      ;
; 1.544 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.811      ;
; 1.545 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.812      ;
; 1.546 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.813      ;
; 1.548 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.815      ;
; 1.549 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.816      ;
; 1.550 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.817      ;
; 1.552 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.819      ;
; 1.553 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.820      ;
; 1.555 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.822      ;
; 1.555 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.822      ;
; 1.556 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.822      ;
; 1.556 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.822      ;
; 1.556 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.822      ;
; 1.556 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.822      ;
; 1.556 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.822      ;
; 1.556 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.823      ;
; 1.558 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.825      ;
; 1.612 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.878      ;
; 1.612 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.878      ;
; 1.613 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.879      ;
; 1.613 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.880      ;
; 1.616 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.883      ;
; 1.616 ; entrada:ent|ClockDivider:CD01|count[11] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.883      ;
; 1.616 ; entrada:ent|ClockDivider:CD01|count[5]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.883      ;
; 1.617 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.883      ;
; 1.617 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.883      ;
; 1.617 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.883      ;
; 1.617 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.883      ;
; 1.617 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.883      ;
; 1.617 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.511      ; 2.314      ;
; 1.639 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.905      ;
; 1.646 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.913      ;
; 1.650 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.917      ;
; 1.651 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.918      ;
; 1.657 ; entrada:ent|ClockDivider:CD01|count[14] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.924      ;
; 1.666 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.933      ;
; 1.702 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.555      ;
; 1.702 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.555      ;
; 1.702 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.555      ;
; 1.702 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.555      ;
; 1.702 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.555      ;
; 1.705 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.972      ;
; 1.714 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.980      ;
; 1.715 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.981      ;
; 1.715 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 1.981      ;
; 1.718 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.985      ;
; 1.723 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.990      ;
; 1.724 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.333     ; 1.577      ;
; 1.724 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 1.991      ;
; 1.754 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.020      ;
; 1.754 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.020      ;
; 1.755 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.021      ;
; 1.757 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.023      ;
; 1.757 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.023      ;
; 1.758 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.024      ;
; 1.759 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.511      ; 2.456      ;
; 1.760 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.027      ;
; 1.760 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.027      ;
; 1.761 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.028      ;
; 1.762 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.511      ; 2.459      ;
; 1.764 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.031      ;
; 1.765 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.512      ; 2.463      ;
; 1.766 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.032      ;
; 1.772 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.039      ;
; 1.772 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.039      ;
; 1.773 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.081      ; 2.040      ;
; 1.775 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.080      ; 2.041      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                                           ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
; 176.8 MHz  ; 176.8 MHz       ; Clock50MHz                                        ;                                                ;
; 349.16 MHz ; 349.16 MHz      ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ;                                                ;
; 694.44 MHz ; 437.64 MHz      ; entrada:ent|ClockDivider:CD01|tmp                 ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; Clock50MHz                                        ; -4.656 ; -101.382      ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -1.864 ; -6.866        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; -0.440 ; -1.742        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; entrada:ent|ClockDivider:CD01|tmp                 ; 0.354 ; 0.000         ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.443 ; 0.000         ;
; Clock50MHz                                        ; 0.981 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; Clock50MHz                                        ; -3.000 ; -45.405       ;
; entrada:ent|ClockDivider:CD01|tmp                 ; -1.285 ; -16.705       ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -1.285 ; -5.140        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; -1.285 ; -5.140        ;
+---------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock50MHz'                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.656 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.582      ;
; -4.655 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.581      ;
; -4.611 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.537      ;
; -4.561 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.487      ;
; -4.535 ; entrada:ent|ClockDivider:CD01|count[10] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 5.462      ;
; -4.404 ; entrada:ent|ClockDivider:CD01|count[11] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.330      ;
; -4.402 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.328      ;
; -4.400 ; entrada:ent|ClockDivider:CD01|count[14] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.326      ;
; -4.378 ; entrada:ent|ClockDivider:CD01|count[9]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 5.305      ;
; -4.344 ; entrada:ent|ClockDivider:CD01|count[6]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.270      ;
; -4.338 ; entrada:ent|ClockDivider:CD01|count[5]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.264      ;
; -4.320 ; entrada:ent|ClockDivider:CD01|count[13] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.246      ;
; -4.234 ; entrada:ent|ClockDivider:CD01|count[8]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 5.161      ;
; -4.187 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 5.113      ;
; -4.112 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 5.039      ;
; -4.056 ; entrada:ent|ClockDivider:CD01|count[15] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.982      ;
; -3.432 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.359      ;
; -3.427 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.354      ;
; -3.409 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.336      ;
; -3.305 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.231      ;
; -3.296 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.222      ;
; -3.242 ; entrada:ent|ClockDivider:CD01|count[20] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.168      ;
; -3.231 ; entrada:ent|ClockDivider:CD01|count[21] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.157      ;
; -3.169 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.096      ;
; -3.154 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.080      ;
; -3.142 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.068      ;
; -3.138 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.065      ;
; -3.130 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.056      ;
; -3.129 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.055      ;
; -3.129 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.055      ;
; -3.129 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.055      ;
; -3.128 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.054      ;
; -3.128 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.054      ;
; -3.127 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.054      ;
; -3.110 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.036      ;
; -3.110 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.036      ;
; -3.110 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.036      ;
; -3.110 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.036      ;
; -3.109 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.035      ;
; -3.109 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.035      ;
; -3.109 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.035      ;
; -3.109 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.035      ;
; -3.109 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.035      ;
; -3.108 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.034      ;
; -3.108 ; entrada:ent|ClockDivider:CD01|count[18] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.034      ;
; -3.108 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.034      ;
; -3.107 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.033      ;
; -3.106 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.032      ;
; -3.105 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.031      ;
; -3.105 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.031      ;
; -3.104 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.030      ;
; -3.104 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.030      ;
; -3.103 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.029      ;
; -3.102 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.028      ;
; -3.101 ; entrada:ent|ClockDivider:CD01|count[6]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.027      ;
; -3.101 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.027      ;
; -3.100 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.026      ;
; -3.099 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.025      ;
; -3.099 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.025      ;
; -3.099 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.025      ;
; -3.098 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.024      ;
; -3.098 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.024      ;
; -3.096 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.022      ;
; -3.096 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.022      ;
; -3.095 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.021      ;
; -3.095 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.021      ;
; -3.095 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.021      ;
; -3.094 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.020      ;
; -3.094 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.020      ;
; -3.085 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.011      ;
; -3.084 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.010      ;
; -3.084 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.010      ;
; -3.080 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 4.007      ;
; -3.078 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 4.004      ;
; -3.072 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.998      ;
; -3.069 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.995      ;
; -3.065 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.991      ;
; -3.065 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.991      ;
; -3.065 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.991      ;
; -3.065 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.991      ;
; -3.064 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.990      ;
; -3.063 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.989      ;
; -3.061 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.987      ;
; -3.060 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.986      ;
; -3.059 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.985      ;
; -3.057 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.983      ;
; -3.055 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.981      ;
; -3.054 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.980      ;
; -3.054 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.980      ;
; -3.051 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.977      ;
; -3.051 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.977      ;
; -3.050 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.976      ;
; -3.035 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.961      ;
; -3.034 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.960      ;
; -3.034 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.960      ;
; -3.024 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.950      ;
; -3.021 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.072     ; 3.948      ;
; -3.015 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.941      ;
; -3.015 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.941      ;
; -3.015 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.073     ; 3.941      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.864 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.791      ;
; -1.826 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.753      ;
; -1.822 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.749      ;
; -1.731 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.658      ;
; -1.726 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.653      ;
; -1.640 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.567      ;
; -1.624 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.617      ;
; -1.589 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.582      ;
; -1.513 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.506      ;
; -1.491 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.484      ;
; -1.433 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.360      ;
; -1.412 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.339      ;
; -1.407 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.400      ;
; -1.375 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.368      ;
; -1.354 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.281      ;
; -1.180 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.173      ;
; -1.149 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.142      ;
; -1.137 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.072     ; 2.064      ;
; -1.056 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.049      ;
; -1.008 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.006     ; 2.001      ;
; -0.402 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.633      ;
; -0.361 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.592      ;
; -0.110 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.341      ;
; -0.110 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.341      ;
; -0.110 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.341      ;
; -0.110 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.341      ;
; -0.110 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.341      ;
; -0.085 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.232      ; 1.316      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                         ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.440 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.367      ;
; -0.440 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.367      ;
; -0.431 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.358      ;
; -0.431 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.358      ;
; -0.423 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.350      ;
; -0.410 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.337      ;
; -0.266 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.193      ;
; -0.253 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.180      ;
; -0.253 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.180      ;
; -0.241 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.071     ; 1.169      ;
; -0.198 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.125      ;
; -0.157 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.084      ;
; -0.157 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.084      ;
; -0.152 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.079      ;
; -0.133 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]        ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.073     ; 1.059      ;
; -0.108 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.035      ;
; -0.099 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 1.026      ;
; -0.068 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.995      ;
; 0.039  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.073     ; 0.887      ;
; 0.048  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.879      ;
; 0.063  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.864      ;
; 0.065  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.862      ;
; 0.079  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.848      ;
; 0.160  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.767      ;
; 0.173  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.754      ;
; 0.183  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.744      ;
; 0.186  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.741      ;
; 0.244  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.072     ; 0.683      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.354 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.608      ;
; 0.392 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.635      ;
; 0.415 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.658      ;
; 0.424 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.667      ;
; 0.432 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.675      ;
; 0.500 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.743      ;
; 0.565 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.808      ;
; 0.571 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.814      ;
; 0.573 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.816      ;
; 0.593 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.071      ; 0.835      ;
; 0.619 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.862      ;
; 0.684 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.927      ;
; 0.692 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.935      ;
; 0.732 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.975      ;
; 0.736 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.979      ;
; 0.736 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 0.979      ;
; 0.767 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]        ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.010      ;
; 0.769 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.012      ;
; 0.836 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.079      ;
; 0.836 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.079      ;
; 0.842 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.073      ; 1.086      ;
; 0.845 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.088      ;
; 0.997 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.240      ;
; 1.008 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.251      ;
; 1.020 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.263      ;
; 1.020 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.263      ;
; 1.028 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.271      ;
; 1.028 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.072      ; 1.271      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.443 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.506      ; 1.140      ;
; 0.463 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.506      ; 1.160      ;
; 0.516 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.505      ; 1.212      ;
; 0.516 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.505      ; 1.212      ;
; 0.516 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.505      ; 1.212      ;
; 0.516 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.505      ; 1.212      ;
; 0.687 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.506      ; 1.384      ;
; 0.726 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.506      ; 1.423      ;
; 1.215 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 1.458      ;
; 1.268 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 1.736      ;
; 1.306 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 1.549      ;
; 1.313 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 1.556      ;
; 1.327 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 1.570      ;
; 1.344 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 1.812      ;
; 1.421 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 1.889      ;
; 1.455 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 1.923      ;
; 1.465 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 1.933      ;
; 1.545 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 2.013      ;
; 1.557 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 2.025      ;
; 1.562 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 2.030      ;
; 1.574 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 2.042      ;
; 1.693 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.277      ; 2.161      ;
; 1.955 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 2.198      ;
; 1.967 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 2.210      ;
; 1.970 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 2.213      ;
; 1.983 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 2.226      ;
; 2.036 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 2.279      ;
; 2.086 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.072      ; 2.329      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock50MHz'                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.981 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.469      ; 1.621      ;
; 1.002 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.246      ;
; 1.002 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.246      ;
; 1.003 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.247      ;
; 1.192 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.435      ;
; 1.192 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.435      ;
; 1.192 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.435      ;
; 1.192 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.435      ;
; 1.192 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.435      ;
; 1.194 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.437      ;
; 1.207 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.451      ;
; 1.223 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.466      ;
; 1.241 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.484      ;
; 1.241 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.484      ;
; 1.268 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.512      ;
; 1.268 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.512      ;
; 1.269 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.513      ;
; 1.273 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.517      ;
; 1.274 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.518      ;
; 1.275 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.519      ;
; 1.292 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.469      ; 1.932      ;
; 1.350 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.307     ; 1.214      ;
; 1.351 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.307     ; 1.215      ;
; 1.352 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.307     ; 1.216      ;
; 1.357 ; entrada:ent|ClockDivider:CD01|tmp       ; entrada:ent|ClockDivider:CD01|tmp       ; entrada:ent|ClockDivider:CD01|tmp ; Clock50MHz  ; 0.000        ; 2.794      ; 4.565      ;
; 1.358 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.601      ;
; 1.360 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.604      ;
; 1.369 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.089      ; 1.629      ;
; 1.375 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.619      ;
; 1.376 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.620      ;
; 1.377 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.621      ;
; 1.384 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.628      ;
; 1.384 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.627      ;
; 1.393 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.637      ;
; 1.394 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.638      ;
; 1.395 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.639      ;
; 1.397 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.641      ;
; 1.398 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.642      ;
; 1.399 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.643      ;
; 1.399 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.642      ;
; 1.399 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.642      ;
; 1.399 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.642      ;
; 1.399 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.642      ;
; 1.399 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.642      ;
; 1.401 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.645      ;
; 1.402 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.646      ;
; 1.404 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.648      ;
; 1.405 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.649      ;
; 1.405 ; entrada:ent|ClockDivider:CD01|count[13] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.649      ;
; 1.406 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.650      ;
; 1.465 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.709      ;
; 1.471 ; entrada:ent|ClockDivider:CD01|count[11] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.715      ;
; 1.474 ; entrada:ent|ClockDivider:CD01|count[5]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.718      ;
; 1.477 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.721      ;
; 1.483 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.727      ;
; 1.484 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.728      ;
; 1.485 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.729      ;
; 1.485 ; entrada:ent|ClockDivider:CD01|count[14] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.729      ;
; 1.486 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.729      ;
; 1.486 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.729      ;
; 1.486 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.729      ;
; 1.486 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.729      ;
; 1.486 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.729      ;
; 1.490 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.469      ; 2.130      ;
; 1.497 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.740      ;
; 1.499 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.742      ;
; 1.501 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.744      ;
; 1.501 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.745      ;
; 1.502 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.746      ;
; 1.551 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.794      ;
; 1.553 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.796      ;
; 1.563 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.308     ; 1.426      ;
; 1.563 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.308     ; 1.426      ;
; 1.563 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.308     ; 1.426      ;
; 1.563 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.308     ; 1.426      ;
; 1.563 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.308     ; 1.426      ;
; 1.564 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.807      ;
; 1.565 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.808      ;
; 1.568 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.812      ;
; 1.578 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.307     ; 1.442      ;
; 1.579 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.823      ;
; 1.579 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.823      ;
; 1.579 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.823      ;
; 1.584 ; entrada:ent|ClockDivider:CD01|count[21] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.828      ;
; 1.602 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.846      ;
; 1.607 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.072      ; 1.850      ;
; 1.610 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.854      ;
; 1.611 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.855      ;
; 1.612 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.856      ;
; 1.612 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.856      ;
; 1.613 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.857      ;
; 1.614 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.858      ;
; 1.618 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.862      ;
; 1.619 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.863      ;
; 1.620 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.864      ;
; 1.623 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.469      ; 2.263      ;
; 1.625 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.869      ;
; 1.625 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.469      ; 2.265      ;
; 1.626 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.870      ;
; 1.626 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.073      ; 1.870      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; Clock50MHz                                        ; -2.154 ; -40.295       ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -0.503 ; -1.746        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; 0.220  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; entrada:ent|ClockDivider:CD01|tmp                 ; 0.180 ; 0.000         ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.208 ; 0.000         ;
; Clock50MHz                                        ; 0.512 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; Clock50MHz                                        ; -3.000 ; -38.058       ;
; entrada:ent|ClockDivider:CD01|tmp                 ; -1.000 ; -13.000       ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -1.000 ; -4.000        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; -1.000 ; -4.000        ;
+---------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock50MHz'                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.154 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 3.099      ;
; -2.145 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 3.090      ;
; -2.117 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 3.062      ;
; -2.074 ; entrada:ent|ClockDivider:CD01|count[10] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 3.020      ;
; -2.041 ; entrada:ent|ClockDivider:CD01|count[14] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.986      ;
; -2.037 ; entrada:ent|ClockDivider:CD01|count[11] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.982      ;
; -2.031 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.976      ;
; -2.012 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.957      ;
; -2.008 ; entrada:ent|ClockDivider:CD01|count[6]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.953      ;
; -2.006 ; entrada:ent|ClockDivider:CD01|count[5]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.951      ;
; -1.997 ; entrada:ent|ClockDivider:CD01|count[9]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.943      ;
; -1.974 ; entrada:ent|ClockDivider:CD01|count[13] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.919      ;
; -1.922 ; entrada:ent|ClockDivider:CD01|count[8]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.868      ;
; -1.912 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.857      ;
; -1.845 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.791      ;
; -1.839 ; entrada:ent|ClockDivider:CD01|count[15] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.784      ;
; -1.489 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.435      ;
; -1.485 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.431      ;
; -1.477 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.423      ;
; -1.399 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.344      ;
; -1.381 ; entrada:ent|ClockDivider:CD01|count[20] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.326      ;
; -1.378 ; entrada:ent|ClockDivider:CD01|count[21] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.323      ;
; -1.342 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.288      ;
; -1.341 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.286      ;
; -1.332 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.278      ;
; -1.331 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.277      ;
; -1.321 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.266      ;
; -1.317 ; entrada:ent|ClockDivider:CD01|count[18] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.262      ;
; -1.314 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.259      ;
; -1.313 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.258      ;
; -1.309 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.255      ;
; -1.294 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.239      ;
; -1.280 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.224      ;
; -1.261 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.206      ;
; -1.249 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.195      ;
; -1.246 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.191      ;
; -1.240 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.184      ;
; -1.240 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.184      ;
; -1.240 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.184      ;
; -1.240 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.184      ;
; -1.240 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.184      ;
; -1.238 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.183      ;
; -1.236 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.181      ;
; -1.236 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.181      ;
; -1.235 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.180      ;
; -1.235 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.180      ;
; -1.235 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.180      ;
; -1.233 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.178      ;
; -1.233 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|tmp       ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.178      ;
; -1.231 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.176      ;
; -1.231 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.175      ;
; -1.231 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.175      ;
; -1.231 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.175      ;
; -1.231 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.175      ;
; -1.231 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.175      ;
; -1.229 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.174      ;
; -1.229 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.174      ;
; -1.229 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.174      ;
; -1.228 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.173      ;
; -1.227 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.172      ;
; -1.227 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.172      ;
; -1.226 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.171      ;
; -1.226 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.171      ;
; -1.226 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.171      ;
; -1.225 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.170      ;
; -1.225 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.170      ;
; -1.224 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.169      ;
; -1.224 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.169      ;
; -1.223 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.168      ;
; -1.222 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.167      ;
; -1.220 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.165      ;
; -1.220 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.165      ;
; -1.220 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.165      ;
; -1.219 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.164      ;
; -1.216 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.161      ;
; -1.216 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.161      ;
; -1.215 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.160      ;
; -1.209 ; entrada:ent|ClockDivider:CD01|count[7]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.154      ;
; -1.207 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.152      ;
; -1.206 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.150      ;
; -1.204 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.149      ;
; -1.203 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.147      ;
; -1.203 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.147      ;
; -1.203 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.147      ;
; -1.203 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.147      ;
; -1.203 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.147      ;
; -1.202 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.146      ;
; -1.201 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.146      ;
; -1.199 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.144      ;
; -1.199 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.144      ;
; -1.198 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.143      ;
; -1.198 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.143      ;
; -1.198 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.143      ;
; -1.196 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.141      ;
; -1.195 ; entrada:ent|ClockDivider:CD01|count[9]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.041     ; 2.141      ;
; -1.194 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.139      ;
; -1.194 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.043     ; 2.138      ;
; -1.193 ; entrada:ent|ClockDivider:CD01|count[6]  ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.138      ;
; -1.192 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.137      ;
; -1.192 ; entrada:ent|ClockDivider:CD01|count[12] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz   ; Clock50MHz  ; 1.000        ; -0.042     ; 2.137      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.503 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.449      ;
; -0.484 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.430      ;
; -0.459 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.405      ;
; -0.448 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.394      ;
; -0.441 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.387      ;
; -0.419 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.365      ;
; -0.361 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.354      ;
; -0.350 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.343      ;
; -0.306 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.299      ;
; -0.305 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.298      ;
; -0.300 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.246      ;
; -0.297 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.243      ;
; -0.296 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.289      ;
; -0.271 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.217      ;
; -0.228 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.221      ;
; -0.163 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.156      ;
; -0.128 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; -0.041     ; 1.074      ;
; -0.124 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.117      ;
; -0.065 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.058      ;
; -0.055 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.006      ; 1.048      ;
; 0.259  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.843      ;
; 0.288  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.814      ;
; 0.406  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.696      ;
; 0.412  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.690      ;
; 0.412  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.690      ;
; 0.412  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.690      ;
; 0.412  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.690      ;
; 0.414  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 1.000        ; 0.115      ; 0.688      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.220 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.724      ;
; 0.220 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.724      ;
; 0.223 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.721      ;
; 0.223 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.721      ;
; 0.230 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.714      ;
; 0.237 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.707      ;
; 0.336 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.608      ;
; 0.338 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.606      ;
; 0.339 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.605      ;
; 0.339 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.605      ;
; 0.345 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.042     ; 0.600      ;
; 0.377 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.567      ;
; 0.378 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.566      ;
; 0.387 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.557      ;
; 0.394 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.550      ;
; 0.397 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.547      ;
; 0.398 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]        ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.042     ; 0.547      ;
; 0.410 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.534      ;
; 0.466 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.478      ;
; 0.476 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.468      ;
; 0.477 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.467      ;
; 0.479 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.465      ;
; 0.513 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.431      ;
; 0.544 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.400      ;
; 0.549 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.395      ;
; 0.551 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.393      ;
; 0.559 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.385      ;
; 0.585 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.359      ;
; 0.585 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.359      ;
; 0.585 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 1.000        ; -0.043     ; 0.359      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'entrada:ent|ClockDivider:CD01|tmp'                                                                                                                                                                                         ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                       ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.180 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.314      ;
; 0.194 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.321      ;
; 0.204 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.331      ;
; 0.209 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.336      ;
; 0.211 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.338      ;
; 0.252 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.379      ;
; 0.268 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegPrState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.395      ;
; 0.270 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA             ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.397      ;
; 0.270 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.397      ;
; 0.278 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.042      ; 0.404      ;
; 0.308 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.435      ;
; 0.346 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.473      ;
; 0.351 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[0]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.478      ;
; 0.354 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]        ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.042      ; 0.480      ;
; 0.364 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.491      ;
; 0.364 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.491      ;
; 0.372 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.499      ;
; 0.374 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.501      ;
; 0.407 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.534      ;
; 0.426 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.553      ;
; 0.426 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.553      ;
; 0.429 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.556      ;
; 0.507 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[2]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.634      ;
; 0.513 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.idle  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.640      ;
; 0.520 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.647      ;
; 0.520 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[1]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.647      ;
; 0.525 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.load  ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.652      ;
; 0.525 ; Sistema:sis|Mod8Counter:m8c|CountBuffer[0]                    ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegNxState[1]      ; entrada:ent|ClockDivider:CD01|tmp ; entrada:ent|ClockDivider:CD01|tmp ; 0.000        ; 0.043      ; 0.652      ;
+-------+---------------------------------------------------------------+---------------------------------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA'                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.208 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.585      ;
; 0.218 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.595      ;
; 0.223 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.600      ;
; 0.223 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.600      ;
; 0.223 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.600      ;
; 0.223 ; Sistema:sis|StateMachine_ControlUnit:FSM01|PresentState.store    ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.600      ;
; 0.305 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.682      ;
; 0.327 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegALUop[1]           ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.273      ; 0.704      ;
; 0.585 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 0.710      ;
; 0.602 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 0.874      ;
; 0.628 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[3] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 0.900      ;
; 0.644 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 0.769      ;
; 0.647 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 0.772      ;
; 0.656 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 0.781      ;
; 0.670 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 0.942      ;
; 0.684 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 0.956      ;
; 0.718 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 0.990      ;
; 0.750 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 1.022      ;
; 0.764 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 1.036      ;
; 0.770 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 1.042      ;
; 0.784 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 1.056      ;
; 0.829 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regB|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.168      ; 1.101      ;
; 0.983 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 1.108      ;
; 0.985 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 1.110      ;
; 1.003 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 1.128      ;
; 1.005 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 1.130      ;
; 1.030 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[2] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[3] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 1.155      ;
; 1.048 ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[0] ; Sistema:sis|blocoOperacional:blocoOp|registrador:regA|DataOut[1] ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 0.000        ; 0.041      ; 1.173      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock50MHz'                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; 0.512 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.638      ;
; 0.514 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.640      ;
; 0.537 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.244      ; 0.865      ;
; 0.579 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.705      ;
; 0.588 ; entrada:ent|ClockDivider:CD01|tmp       ; entrada:ent|ClockDivider:CD01|tmp       ; entrada:ent|ClockDivider:CD01|tmp ; Clock50MHz  ; 0.000        ; 1.647      ; 2.454      ;
; 0.598 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.724      ;
; 0.610 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.736      ;
; 0.610 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.736      ;
; 0.628 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.754      ;
; 0.634 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.759      ;
; 0.634 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.759      ;
; 0.634 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.759      ;
; 0.634 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.759      ;
; 0.634 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.759      ;
; 0.635 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.244      ; 0.963      ;
; 0.637 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.763      ;
; 0.638 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.764      ;
; 0.639 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.765      ;
; 0.652 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.778      ;
; 0.659 ; entrada:ent|ClockDivider:CD01|count[3]  ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.785      ;
; 0.664 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.790      ;
; 0.664 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.790      ;
; 0.665 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.791      ;
; 0.678 ; entrada:ent|ClockDivider:CD01|count[13] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.804      ;
; 0.679 ; entrada:ent|ClockDivider:CD01|count[0]  ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.805      ;
; 0.682 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.050      ; 0.816      ;
; 0.684 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.152     ; 0.616      ;
; 0.685 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.152     ; 0.617      ;
; 0.686 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.152     ; 0.618      ;
; 0.690 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.816      ;
; 0.721 ; entrada:ent|ClockDivider:CD01|count[11] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.847      ;
; 0.722 ; entrada:ent|ClockDivider:CD01|count[4]  ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.848      ;
; 0.723 ; entrada:ent|ClockDivider:CD01|count[5]  ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.849      ;
; 0.725 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.851      ;
; 0.733 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.244      ; 1.061      ;
; 0.735 ; entrada:ent|ClockDivider:CD01|count[14] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.861      ;
; 0.735 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.861      ;
; 0.736 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.862      ;
; 0.736 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.862      ;
; 0.737 ; entrada:ent|ClockDivider:CD01|count[2]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.863      ;
; 0.737 ; entrada:ent|ClockDivider:CD01|count[22] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.863      ;
; 0.737 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.863      ;
; 0.738 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[20] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.864      ;
; 0.738 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[23] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.864      ;
; 0.739 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[12] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.865      ;
; 0.741 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.866      ;
; 0.741 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.866      ;
; 0.741 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.866      ;
; 0.741 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.866      ;
; 0.741 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.866      ;
; 0.748 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.874      ;
; 0.750 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[25] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.875      ;
; 0.750 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.875      ;
; 0.750 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[26] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.875      ;
; 0.750 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.875      ;
; 0.750 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.041      ; 0.875      ;
; 0.757 ; entrada:ent|ClockDivider:CD01|count[27] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.883      ;
; 0.758 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.884      ;
; 0.758 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[0]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.884      ;
; 0.759 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[15] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.885      ;
; 0.759 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[14] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.885      ;
; 0.762 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[1]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.888      ;
; 0.763 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[11] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.889      ;
; 0.763 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[5]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.889      ;
; 0.765 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[4]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.891      ;
; 0.767 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[6]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.893      ;
; 0.768 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.894      ;
; 0.769 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[3]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.895      ;
; 0.769 ; entrada:ent|ClockDivider:CD01|count[31] ; entrada:ent|ClockDivider:CD01|count[13] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.895      ;
; 0.770 ; entrada:ent|ClockDivider:CD01|count[28] ; entrada:ent|ClockDivider:CD01|count[30] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.896      ;
; 0.771 ; entrada:ent|ClockDivider:CD01|count[26] ; entrada:ent|ClockDivider:CD01|count[28] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.897      ;
; 0.782 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[16] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.908      ;
; 0.783 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.909      ;
; 0.783 ; entrada:ent|ClockDivider:CD01|count[23] ; entrada:ent|ClockDivider:CD01|count[21] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.909      ;
; 0.788 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.245      ; 1.117      ;
; 0.788 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[7]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.153     ; 0.719      ;
; 0.788 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[8]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.153     ; 0.719      ;
; 0.788 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[9]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.153     ; 0.719      ;
; 0.788 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[10] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.153     ; 0.719      ;
; 0.788 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[29] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.153     ; 0.719      ;
; 0.789 ; entrada:ent|ClockDivider:CD01|count[25] ; entrada:ent|ClockDivider:CD01|count[27] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.915      ;
; 0.790 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.043      ; 0.917      ;
; 0.791 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.043      ; 0.918      ;
; 0.791 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.244      ; 1.119      ;
; 0.792 ; entrada:ent|ClockDivider:CD01|count[29] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.043      ; 0.919      ;
; 0.793 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.919      ;
; 0.794 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.920      ;
; 0.794 ; entrada:ent|ClockDivider:CD01|count[19] ; entrada:ent|ClockDivider:CD01|count[19] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.920      ;
; 0.794 ; entrada:ent|ClockDivider:CD01|count[1]  ; entrada:ent|ClockDivider:CD01|count[2]  ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.920      ;
; 0.794 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.244      ; 1.122      ;
; 0.795 ; entrada:ent|ClockDivider:CD01|count[16] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.921      ;
; 0.795 ; entrada:ent|ClockDivider:CD01|count[24] ; entrada:ent|ClockDivider:CD01|count[31] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; -0.152     ; 0.727      ;
; 0.796 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.922      ;
; 0.797 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[24] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.245      ; 1.126      ;
; 0.797 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.923      ;
; 0.798 ; entrada:ent|ClockDivider:CD01|count[17] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.042      ; 0.924      ;
; 0.799 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[22] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.043      ; 0.926      ;
; 0.800 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[18] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.043      ; 0.927      ;
; 0.801 ; entrada:ent|ClockDivider:CD01|count[30] ; entrada:ent|ClockDivider:CD01|count[17] ; Clock50MHz                        ; Clock50MHz  ; 0.000        ; 0.043      ; 0.928      ;
+-------+-----------------------------------------+-----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -5.159   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  Clock50MHz                                        ; -5.159   ; 0.512 ; N/A      ; N/A     ; -3.000              ;
;  Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -2.109   ; 0.208 ; N/A      ; N/A     ; -1.285              ;
;  Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; N/A      ; N/A   ; N/A      ; N/A     ; -1.285              ;
;  entrada:ent|ClockDivider:CD01|tmp                 ; -0.598   ; 0.180 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                    ; -124.864 ; 0.0   ; 0.0      ; 0.0     ; -72.39              ;
;  Clock50MHz                                        ; -114.134 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; -7.901   ; 0.000 ; N/A      ; N/A     ; -5.140              ;
;  Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; N/A      ; N/A   ; N/A      ; N/A     ; -5.140              ;
;  entrada:ent|ClockDivider:CD01|tmp                 ; -2.829   ; 0.000 ; N/A      ; N/A     ; -16.705             ;
+----------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; InpA_ssU[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssU[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssU[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssU[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssU[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssU[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssU[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpA_ssD[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssU[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; InpB_ssD[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssU[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALUOut_ssD[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegPrState[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegPrState[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegNxState[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RegNxState[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; InpA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpB[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpB[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpB[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InpB[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock50MHz              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; InpA_ssU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpA_ssD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; InpB_ssD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssU[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssU[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssU[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; RegPrState[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RegPrState[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RegNxState[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; RegNxState[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; InpA_ssU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; RegPrState[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RegPrState[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RegNxState[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; RegNxState[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; InpA_ssU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; InpA_ssD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpA_ssD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssU[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; InpB_ssU[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; InpB_ssD[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ALUOut_ssU[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssU[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ALUOut_ssU[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ALUOut_ssD[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssD[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssD[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssD[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ALUOut_ssD[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ALUOut_ssD[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; RegPrState[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegPrState[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegNxState[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; RegNxState[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; Clock50MHz                                        ; Clock50MHz                                        ; 1584     ; 0        ; 0        ; 0        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; Clock50MHz                                        ; 1        ; 1        ; 0        ; 0        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; entrada:ent|ClockDivider:CD01|tmp                 ; 30       ; 0        ; 0        ; 0        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 8        ; 0        ; 0        ; 0        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 14       ; 0        ; 0        ; 0        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 10       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; Clock50MHz                                        ; Clock50MHz                                        ; 1584     ; 0        ; 0        ; 0        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; Clock50MHz                                        ; 1        ; 1        ; 0        ; 0        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; entrada:ent|ClockDivider:CD01|tmp                 ; 30       ; 0        ; 0        ; 0        ;
; entrada:ent|ClockDivider:CD01|tmp                 ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 8        ; 0        ; 0        ; 0        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 14       ; 0        ; 0        ; 0        ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; 10       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 109   ; 109  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 201   ; 201  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                       ;
+---------------------------------------------------+---------------------------------------------------+------+-------------+
; Target                                            ; Clock                                             ; Type ; Status      ;
+---------------------------------------------------+---------------------------------------------------+------+-------------+
; Clock50MHz                                        ; Clock50MHz                                        ; Base ; Constrained ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA ; Base ; Constrained ;
; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB ; Base ; Constrained ;
; entrada:ent|ClockDivider:CD01|tmp                 ; entrada:ent|ClockDivider:CD01|tmp                 ; Base ; Constrained ;
+---------------------------------------------------+---------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; InpA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; ALUOut_ssD[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegNxState[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegNxState[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegPrState[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegPrState[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; InpA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; ALUOut_ssD[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssD[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ALUOut_ssU[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssD[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpA_ssU[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssD[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InpB_ssU[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegNxState[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegNxState[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegPrState[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RegPrState[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Thu Jun 13 18:32:57 2024
Info: Command: quartus_sta atv02 -c atv02
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'atv02.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA
    Info (332105): create_clock -period 1.000 -name entrada:ent|ClockDivider:CD01|tmp entrada:ent|ClockDivider:CD01|tmp
    Info (332105): create_clock -period 1.000 -name Clock50MHz Clock50MHz
    Info (332105): create_clock -period 1.000 -name Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.159            -114.134 Clock50MHz 
    Info (332119):    -2.109              -7.901 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):    -0.598              -2.829 entrada:ent|ClockDivider:CD01|tmp 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):     0.520               0.000 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):     1.096               0.000 Clock50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 Clock50MHz 
    Info (332119):    -1.285             -16.705 entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):    -1.285              -5.140 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):    -1.285              -5.140 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.656
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.656            -101.382 Clock50MHz 
    Info (332119):    -1.864              -6.866 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):    -0.440              -1.742 entrada:ent|ClockDivider:CD01|tmp 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):     0.443               0.000 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):     0.981               0.000 Clock50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 Clock50MHz 
    Info (332119):    -1.285             -16.705 entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):    -1.285              -5.140 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):    -1.285              -5.140 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.154
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.154             -40.295 Clock50MHz 
    Info (332119):    -0.503              -1.746 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):     0.220               0.000 entrada:ent|ClockDivider:CD01|tmp 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):     0.208               0.000 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):     0.512               0.000 Clock50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.058 Clock50MHz 
    Info (332119):    -1.000             -13.000 entrada:ent|ClockDivider:CD01|tmp 
    Info (332119):    -1.000              -4.000 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrA 
    Info (332119):    -1.000              -4.000 Sistema:sis|StateMachine_ControlUnit:FSM01|RegWrB 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Thu Jun 13 18:32:59 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


