7:30

10:50
1. откуда берутся ошибки? физические? ошибки в изготовлении? хочется пример ошибки, увидеть природу ошибки. Может, они появляются со временем?
12:10

14:00

2. чтобы запустить тесты, чип уже должен быть готов? на каком этапе запускаются тесты? что делать с ошибкой?
3. какие есть еще подходы к тестированию? наверное, verilog-модель можно анализировать иначе?
4. какое преимущество вашей технологии по сравнению с ними?
5. анализ результатов тестирования производится вручную?
6. если мы задаем ограничение на аргумент, как понять ограничение на результат?

19:20