# MIPS-CPU

同济大学计算机系，硬件课程组CPU相关实验，基于MIPS指令集和Nexys 4开发板，采用Verilog实现。包括《计算机组成原理》中的31/54条指令单周期CPU，以及计算机系统结构的静态/动态流水线CPU。

**31条指令单周期CPU**：[31-MIPS-CPU](https://github.com/Storm-Rage0/31-MIPS-CPU)

**54条指令单周期CPU**：[54-MIPS-CPU](https://github.com/Storm-Rage0/54-MIPS-CPU)

**静态流水线CPU**：[Static Pipeline MIPS CPU](https://github.com/Storm-Rage0/MIPS-CPU/tree/main/Static%20Pipeline%20MIPS%20CPU)

**动态流水线CPU**：[Dynamic Pipeline MIP CPU](https://github.com/Storm-Rage0/MIPS-CPU/tree/main/Dynamic%20Pipeline%20MIPS%20CPU)
