Fitter report for de0_cyclone3
Wed Jun 22 14:07:42 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_thc1:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Other Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 22 14:07:42 2016            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; de0_cyclone3                                     ;
; Top-level Entity Name              ; de0_cyclone3                                     ;
; Family                             ; Cyclone III                                      ;
; Device                             ; EP3C16F484C6                                     ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 5,959 / 15,408 ( 39 % )                          ;
;     Total combinational functions  ; 5,226 / 15,408 ( 34 % )                          ;
;     Dedicated logic registers      ; 3,870 / 15,408 ( 25 % )                          ;
; Total registers                    ; 3938                                             ;
; Total pins                         ; 71 / 347 ( 20 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 146,816 / 516,096 ( 28 % )                       ;
; Embedded Multiplier 9-bit elements ; 4 / 112 ( 4 % )                                  ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  22.6%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; UART_TXD      ; Missing drive strength and slew rate ;
; CMV_CLK_IN    ; Missing drive strength and slew rate ;
; CMV_SPI_IN    ; Missing drive strength and slew rate ;
; CMV_SPI_CLK   ; Missing drive strength and slew rate ;
; CMV_SPI_EN    ; Missing drive strength and slew rate ;
; CMV_FRAME_REQ ; Missing drive strength and slew rate ;
; CMV_SYS_RES_N ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; LEDG[9]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[0]       ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[1]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[4]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[6]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[7]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[8]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[9]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[10]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[11]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[12]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[13]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[14]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[15]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[16]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[17]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[18]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[19]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[20]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[21]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[22]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[23]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[24]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[25]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[26]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[27]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[28]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[29]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[30]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src1[31]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[1]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[2]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[4]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[5]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[6]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[7]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[8]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[9]                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[10]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[11]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[12]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[13]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[14]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[15]                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                               ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_bht_data[0]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_bht_module:nios_CPU_bht|altsyncram:the_altsyncram|altsyncram_q8g1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_bht_data[1]                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_bht_module:nios_CPU_bht|altsyncram:the_altsyncram|altsyncram_q8g1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7]                                                                                        ; PORTBDATAOUT     ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                           ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                           ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                           ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[0]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[1]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[2]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[3]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[4]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[5]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[6]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[7]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[8]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[9]~_Duplicate_1                                                                                                                                                                                                                          ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[10]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[11]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[12]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[13]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[14]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[15]~_Duplicate_1                                                                                                                                                                                                                         ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                     ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                 ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                ; Q                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                      ; OE               ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                       ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                      ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                      ;
+-----------------------------+--------------------------+--------------+---------------------+---------------+----------------------------+
; Name                        ; Ignored Entity           ; Ignored From ; Ignored To          ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------------+--------------+---------------------+---------------+----------------------------+
; Location                    ;                          ;              ; DRAM_ADDR[12]       ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[0]          ; PIN_P7        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[10]         ; PIN_N1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[11]         ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[12]         ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[13]         ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[14]         ; PIN_L7        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[15]         ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[16]         ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[17]         ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[18]         ; PIN_M6        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[19]         ; PIN_P1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[1]          ; PIN_P5        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[20]         ; PIN_P3        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[21]         ; PIN_R2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[2]          ; PIN_P6        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[3]          ; PIN_N7        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[4]          ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[5]          ; PIN_N6        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[6]          ; PIN_M8        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[7]          ; PIN_M4        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[8]          ; PIN_P2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_ADDR[9]          ; PIN_N2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_BYTE_N           ; PIN_AA1       ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_CE_N             ; PIN_N8        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ15_AM1         ; PIN_Y2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[0]            ; PIN_R7        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[10]           ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[11]           ; PIN_U2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[12]           ; PIN_V1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[13]           ; PIN_V4        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[14]           ; PIN_W2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[1]            ; PIN_P8        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[2]            ; PIN_R8        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[3]            ; PIN_U1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[4]            ; PIN_V2        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[5]            ; PIN_V3        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[6]            ; PIN_W1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[7]            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[8]            ; PIN_T5        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_DQ[9]            ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_OE_N             ; PIN_R6        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_RST_N            ; PIN_R1        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_RY               ; PIN_M7        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_WE_N             ; PIN_P4        ; QSF Assignment             ;
; Location                    ;                          ;              ; FL_WP_N             ; PIN_T3        ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[0]             ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[1]             ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[2]             ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[3]             ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[4]             ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[5]             ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[6]             ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX0[7]             ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[0]             ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[1]             ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[2]             ; PIN_C13       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[3]             ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[4]             ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[5]             ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[6]             ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX1[7]             ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[0]             ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[1]             ; PIN_A16       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[2]             ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[3]             ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[4]             ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[5]             ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[6]             ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX2[7]             ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[0]             ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[1]             ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[2]             ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[3]             ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[4]             ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[5]             ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[6]             ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                          ;              ; HEX3[7]             ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_BLON            ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[0]         ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[1]         ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[2]         ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[3]         ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[4]         ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[5]         ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[6]         ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_DATA[7]         ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_EN              ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_RS              ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                          ;              ; LCD_RW              ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                          ;              ; PS2_KBCLK           ; PIN_P22       ; QSF Assignment             ;
; Location                    ;                          ;              ; PS2_KBDAT           ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                          ;              ; PS2_MSCLK           ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                          ;              ; PS2_MSDAT           ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                          ;              ; SD_CLK              ; PIN_Y21       ; QSF Assignment             ;
; Location                    ;                          ;              ; SD_CMD              ; PIN_Y22       ; QSF Assignment             ;
; Location                    ;                          ;              ; SD_DAT0             ; PIN_AA22      ; QSF Assignment             ;
; Location                    ;                          ;              ; SD_DAT3             ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                          ;              ; SD_WP_N             ; PIN_W20       ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[0]               ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[1]               ; PIN_H5        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[2]               ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[3]               ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[4]               ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[5]               ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[6]               ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[7]               ; PIN_E3        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[8]               ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                          ;              ; SW[9]               ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                          ;              ; UART_CTS            ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                          ;              ; UART_RTS            ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[0]            ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[1]            ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[2]            ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_B[3]            ; PIN_K18       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[0]            ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[1]            ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[2]            ; PIN_K17       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_G[3]            ; PIN_J21       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_HS              ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[0]            ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[1]            ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[2]            ; PIN_H20       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_R[3]            ; PIN_H21       ; QSF Assignment             ;
; Location                    ;                          ;              ; VGA_VS              ; PIN_L22       ; QSF Assignment             ;
; I/O Standard                ;                          ;              ; CMV_LVDS_CLK(n)     ; LVDS_E_3R     ; QSF Assignment             ;
; I/O Standard                ;                          ;              ; CMV_LVDS_OUTCH01(n) ; LVDS          ; QSF Assignment             ;
; I/O Standard                ;                          ;              ; CMV_LVDS_OUTCH09(n) ; LVDS          ; QSF Assignment             ;
; I/O Standard                ;                          ;              ; CMV_LVDS_OUTCLK(n)  ; LVDS          ; QSF Assignment             ;
; I/O Standard                ;                          ;              ; CMV_LVDS_OUTCTR(n)  ; LVDS          ; QSF Assignment             ;
; PLL Compensation            ; altlvds_rx0_lvds_ddio_in ;              ; ddio_h_reg*         ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[0]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[10]~reg0    ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[11]~reg0    ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[12]~reg0    ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[13]~reg0    ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[14]~reg0    ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[15]~reg0    ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[1]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[2]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[3]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[4]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[5]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[6]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[7]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[8]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios_sdram_controller    ;              ; za_data[9]~reg0     ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[0]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[10]          ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[11]          ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[12]          ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[13]          ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[14]          ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[15]          ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[1]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[2]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[3]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[4]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[5]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[6]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[7]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[8]           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios_sdram_controller    ;              ; m_data[9]           ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------------+--------------+---------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9665 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9665 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9391    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 256     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 18      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/innovlab/workspace/EyeSat_CMOS_Image_Sensor/FPGA_Program/de0_cyclone3/output_files/de0_cyclone3.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,959 / 15,408 ( 39 % )    ;
;     -- Combinational with no register       ; 2089                       ;
;     -- Register only                        ; 733                        ;
;     -- Combinational with a register        ; 3137                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2596                       ;
;     -- 3 input functions                    ; 1718                       ;
;     -- <=2 input functions                  ; 912                        ;
;     -- Register only                        ; 733                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4858                       ;
;     -- arithmetic mode                      ; 368                        ;
;                                             ;                            ;
; Total registers*                            ; 3,938 / 17,068 ( 23 % )    ;
;     -- Dedicated logic registers            ; 3,870 / 15,408 ( 25 % )    ;
;     -- I/O registers                        ; 68 / 1,660 ( 4 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 468 / 963 ( 49 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 71 / 347 ( 20 % )          ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 9                          ;
; M9Ks                                        ; 31 / 56 ( 55 % )           ;
; Total block memory bits                     ; 146,816 / 516,096 ( 28 % ) ;
; Total block memory implementation bits      ; 285,696 / 516,096 ( 55 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 112 ( 4 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global clocks                               ; 9 / 20 ( 45 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 17% / 17% / 17%            ;
; Peak interconnect usage (total/H/V)         ; 50% / 49% / 52%            ;
; Maximum fan-out                             ; 3679                       ;
; Highest non-global fan-out                  ; 731                        ;
; Total fan-out                               ; 33444                      ;
; Average fan-out                             ; 3.37                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                  ; Low                            ;
;                                              ;                       ;                      ;                                ;
; Total logic elements                         ; 5786 / 15408 ( 38 % ) ; 173 / 15408 ( 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 2013                  ; 76                   ; 0                              ;
;     -- Register only                         ; 719                   ; 14                   ; 0                              ;
;     -- Combinational with a register         ; 3054                  ; 83                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                      ;                                ;
;     -- 4 input functions                     ; 2523                  ; 73                   ; 0                              ;
;     -- 3 input functions                     ; 1673                  ; 45                   ; 0                              ;
;     -- <=2 input functions                   ; 871                   ; 41                   ; 0                              ;
;     -- Register only                         ; 719                   ; 14                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Logic elements by mode                       ;                       ;                      ;                                ;
;     -- normal mode                           ; 4707                  ; 151                  ; 0                              ;
;     -- arithmetic mode                       ; 360                   ; 8                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total registers                              ; 3841                  ; 97                   ; 0                              ;
;     -- Dedicated logic registers             ; 3773 / 15408 ( 24 % ) ; 97 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 136                   ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Total LABs:  partially or completely used    ; 452 / 963 ( 47 % )    ; 18 / 963 ( 2 % )     ; 0 / 963 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Virtual pins                                 ; 0                     ; 0                    ; 0                              ;
; I/O pins                                     ; 71                    ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 112 ( 4 % )       ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 146816                ; 0                    ; 0                              ;
; Total RAM block bits                         ; 285696                ; 0                    ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 2 / 4 ( 50 % )                 ;
; M9K                                          ; 31 / 56 ( 55 % )      ; 0 / 56 ( 0 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )       ; 6 / 24 ( 25 % )                ;
; Double Data Rate I/O output circuitry        ; 36 / 336 ( 10 % )     ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 336 ( 4 % )      ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
; Signal Splitter                              ; 1 / 336 ( < 1 % )     ; 0 / 336 ( 0 % )      ; 0 / 336 ( 0 % )                ;
;                                              ;                       ;                      ;                                ;
; Connections                                  ;                       ;                      ;                                ;
;     -- Input Connections                     ; 4088                  ; 141                  ; 4                              ;
;     -- Registered Input Connections          ; 3892                  ; 107                  ; 0                              ;
;     -- Output Connections                    ; 256                   ; 173                  ; 3804                           ;
;     -- Registered Output Connections         ; 4                     ; 172                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Internal Connections                         ;                       ;                      ;                                ;
;     -- Total Connections                     ; 32859                 ; 1023                 ; 3821                           ;
;     -- Registered Connections                ; 16252                 ; 714                  ; 0                              ;
;                                              ;                       ;                      ;                                ;
; External Connections                         ;                       ;                      ;                                ;
;     -- Top                                   ; 224                   ; 312                  ; 3808                           ;
;     -- sld_hub:auto_hub                      ; 312                   ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3808                  ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Partition Interface                          ;                       ;                      ;                                ;
;     -- Input Ports                           ; 50                    ; 23                   ; 4                              ;
;     -- Output Ports                          ; 47                    ; 40                   ; 6                              ;
;     -- Bidir Ports                           ; 16                    ; 0                    ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Registered Ports                             ;                       ;                      ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                   ; 0                              ;
;                                              ;                       ;                      ;                                ;
; Port Connectivity                            ;                       ;                      ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                   ; 0                              ;
+----------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50            ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; CMV_LVDS_OUTCH01    ; V15   ; 4        ; 32           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCH01(n) ; W15   ; 4        ; 32           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCH09    ; AA17  ; 4        ; 28           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCH09(n) ; AB17  ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCLK     ; AA12  ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCLK(n)  ; AB12  ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCTR     ; W17   ; 4        ; 35           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_LVDS_OUTCTR(n)  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; CMV_SPI_OUT         ; U10   ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]              ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]              ; G3    ; 1        ; 0            ; 23           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]              ; F1    ; 1        ; 0            ; 23           ; 0            ; 115                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; UART_RXD            ; U22   ; 5        ; 41           ; 8            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CMV_CLK_IN      ; R12   ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_FRAME_REQ   ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_LVDS_CLK    ; T16   ; 4        ; 37           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; LVDS_E_3R    ; Maximum Current  ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_LVDS_CLK(n) ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; LVDS_E_3R    ; Maximum Current  ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_SPI_CLK     ; U8    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_SPI_EN      ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_SPI_IN      ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CMV_SYS_RES_N   ; Y7    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]    ; C4    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]   ; B4    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]   ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]    ; A3    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]    ; B3    ; 8        ; 3            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]    ; C3    ; 8        ; 3            ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]    ; A5    ; 8        ; 7            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]    ; C6    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]    ; B6    ; 8        ; 11           ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]    ; A6    ; 8        ; 11           ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]    ; C7    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]    ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]      ; B5    ; 8        ; 7            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]      ; A4    ; 8        ; 5            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N      ; G8    ; 8        ; 5            ; 29           ; 28           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE        ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK        ; E5    ; 8        ; 1            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N       ; G7    ; 8        ; 1            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM       ; E7    ; 8        ; 3            ; 29           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N      ; F7    ; 8        ; 1            ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM       ; B8    ; 8        ; 14           ; 29           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N       ; D6    ; 8        ; 3            ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]         ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]         ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]         ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]         ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]         ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]         ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]         ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]         ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]         ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[9]         ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD        ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                    ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_15 ; -                   ;
; DRAM_DQ[10] ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_5  ; -                   ;
; DRAM_DQ[11] ; C10   ; 8        ; 14           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_4  ; -                   ;
; DRAM_DQ[12] ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_3  ; -                   ;
; DRAM_DQ[13] ; A10   ; 8        ; 16           ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_2  ; -                   ;
; DRAM_DQ[14] ; E10   ; 8        ; 16           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_1  ; -                   ;
; DRAM_DQ[15] ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe               ; -                   ;
; DRAM_DQ[1]  ; G10   ; 8        ; 9            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_14 ; -                   ;
; DRAM_DQ[2]  ; H10   ; 8        ; 9            ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_13 ; -                   ;
; DRAM_DQ[3]  ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_12 ; -                   ;
; DRAM_DQ[4]  ; F9    ; 8        ; 7            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_11 ; -                   ;
; DRAM_DQ[5]  ; G9    ; 8        ; 9            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_10 ; -                   ;
; DRAM_DQ[6]  ; H9    ; 8        ; 7            ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_9  ; -                   ;
; DRAM_DQ[7]  ; F8    ; 8        ; 5            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_8  ; -                   ;
; DRAM_DQ[8]  ; A8    ; 8        ; 14           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_7  ; -                   ;
; DRAM_DQ[9]  ; B9    ; 8        ; 14           ; 29           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_6  ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; DRAM_DQ[12]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; DRAM_DQ[10]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; DRAM_DQ[9]              ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; DRAM_DQ[8]              ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; DRAM_UDQM               ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; DRAM_ADDR[11]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; DRAM_ADDR[9]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; DRAM_ADDR[7]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; DRAM_ADDR[6]            ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; DRAM_ADDR[8]            ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; DRAM_ADDR[4]            ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; DRAM_DQ[15]             ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO        ; DRAM_ADDR[5]            ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; DRAM_ADDR[10]           ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; DRAM_DQ[7]              ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; DRAM_ADDR[1]            ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; DRAM_ADDR[2]            ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO        ; DRAM_ADDR[0]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 7 / 46 ( 15 % )  ; 2.5V          ; --           ;
; 4        ; 10 / 41 ( 24 % ) ; 2.5V          ; --           ;
; 5        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; DRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; DRAM_BA[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; DRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; DRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; DRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; DRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; DRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; DRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; CMV_LVDS_OUTCLK                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; CMV_LVDS_OUTCH09                                          ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; CMV_LVDS_OUTCLK(n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; CMV_LVDS_OUTCH09(n)                                       ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LEDG[9]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; DRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; DRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; DRAM_BA[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; DRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; DRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; DRAM_UDQM                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; DRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; DRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; DRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; DRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; DRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; DRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; DRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; DRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; DRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; DRAM_CLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 362        ; 8        ; DRAM_CKE                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; DRAM_LDQM                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; DRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; DRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; DRAM_RAS_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 352        ; 8        ; DRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 347        ; 8        ; DRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; DRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; DRAM_CS_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G8       ; 353        ; 8        ; DRAM_CAS_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 342        ; 8        ; DRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; DRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; DRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; DRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 34         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 33         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; CMV_CLK_IN                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; CMV_LVDS_CLK(n)                                           ; output ; LVDS_E_3R    ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; CMV_SPI_IN                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; CMV_FRAME_REQ                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; CMV_LVDS_CLK                                              ; output ; LVDS_E_3R    ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; CMV_SPI_CLK                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 112        ; 3        ; CMV_SPI_EN                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; CMV_SPI_OUT                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; UART_TXD                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; UART_RXD                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; CMV_LVDS_OUTCH01                                          ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; CMV_LVDS_OUTCH01(n)                                       ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; CMV_LVDS_OUTCTR                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; CMV_SYS_RES_N                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; CMV_LVDS_OUTCTR(n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                    ;
+-------------------------------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1 ; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll ;
+-------------------------------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst2|inst|altpll_component|auto_generated|pll1                                              ; inst2|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|lvds_rx_pll                                                                        ;
; PLL mode                      ; Normal                                                                                       ; Source Synchronous                                                                                                                                              ;
; Compensate clock              ; clock0                                                                                       ; clock0                                                                                                                                                          ;
; Compensated input/output pins ; --                                                                                           ; CMV_LVDS_OUTCTR, CMV_LVDS_OUTCH09, CMV_LVDS_OUTCH01, CMV_LVDS_OUTCTR, CMV_LVDS_OUTCH09, CMV_LVDS_OUTCH01                                                        ;
; Switchover type               ; --                                                                                           ; --                                                                                                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                                     ; 100.0 MHz                                                                                                                                                       ;
; Input frequency 1             ; --                                                                                           ; --                                                                                                                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                     ; 100.0 MHz                                                                                                                                                       ;
; Nominal VCO frequency         ; 650.2 MHz                                                                                    ; 599.9 MHz                                                                                                                                                       ;
; VCO post scale K counter      ; 2                                                                                            ; 2                                                                                                                                                               ;
; VCO frequency control         ; Auto                                                                                         ; Auto                                                                                                                                                            ;
; VCO phase shift step          ; 192 ps                                                                                       ; 208 ps                                                                                                                                                          ;
; VCO multiply                  ; --                                                                                           ; --                                                                                                                                                              ;
; VCO divide                    ; --                                                                                           ; --                                                                                                                                                              ;
; Freq min lock                 ; 23.08 MHz                                                                                    ; 50.01 MHz                                                                                                                                                       ;
; Freq max lock                 ; 50.02 MHz                                                                                    ; 108.37 MHz                                                                                                                                                      ;
; M VCO Tap                     ; 1                                                                                            ; 4                                                                                                                                                               ;
; M Initial                     ; 1                                                                                            ; 2                                                                                                                                                               ;
; M value                       ; 13                                                                                           ; 6                                                                                                                                                               ;
; N value                       ; 1                                                                                            ; 1                                                                                                                                                               ;
; Charge pump current           ; setting 1                                                                                    ; setting 1                                                                                                                                                       ;
; Loop filter resistance        ; setting 27                                                                                   ; setting 27                                                                                                                                                      ;
; Loop filter capacitance       ; setting 0                                                                                    ; setting 0                                                                                                                                                       ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                           ; 1.03 MHz to 1.97 MHz                                                                                                                                            ;
; Bandwidth type                ; Medium                                                                                       ; Medium                                                                                                                                                          ;
; Real time reconfigurable      ; Off                                                                                          ; Off                                                                                                                                                             ;
; Scan chain MIF file           ; --                                                                                           ; --                                                                                                                                                              ;
; Preserve PLL counter order    ; Off                                                                                          ; Off                                                                                                                                                             ;
; PLL location                  ; PLL_4                                                                                        ; PLL_1                                                                                                                                                           ;
; Inclk0 signal                 ; CLOCK_50                                                                                     ; CMV_LVDS_OUTCLK                                                                                                                                                 ;
; Inclk1 signal                 ; --                                                                                           ; --                                                                                                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                                ; Dedicated Pin                                                                                                                                                   ;
; Inclk1 signal type            ; --                                                                                           ; --                                                                                                                                                              ;
+-------------------------------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                                                    ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.46 (192 ps)    ; 50/50      ; C1      ; 13            ; 7/6 Odd    ; --            ; 1       ; 1       ; inst2|inst|altpll_component|auto_generated|pll1|clk[0]                                          ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]                                                                    ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -3 (-192 ps)   ; 3.46 (192 ps)    ; 50/50      ; C2      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; inst2|inst|altpll_component|auto_generated|pll1|clk[1]                                          ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2]                                                                    ; clock2       ; 1    ; 10  ; 5.0 MHz          ; 0 (0 ps)       ; 0.35 (192 ps)    ; 50/50      ; C3      ; 130           ; 65/65 Even ; --            ; 1       ; 1       ; inst2|inst|altpll_component|auto_generated|pll1|clk[2]                                          ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[3]                                                                    ; clock3       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 3.46 (192 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 1       ; inst2|inst|altpll_component|auto_generated|pll1|clk[3]                                          ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock              ; clock0       ; 1    ; 1   ; 100.0 MHz        ; -90 (-2500 ps) ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst2|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; clock1       ; 1    ; 5   ; 20.0 MHz         ; -18 (-2500 ps) ; 1.50 (208 ps)    ; 50/50      ; C1      ; 30            ; 15/15 Even ; --            ; 1       ; 0       ; inst2|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Compilation Hierarchy Node                                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                         ; Library Name              ;
+-----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; |de0_cyclone3                                                                                                   ; 5959 (1)    ; 3870 (0)                  ; 68 (68)       ; 146816      ; 31   ; 4            ; 0       ; 2         ; 71   ; 0            ; 2089 (1)     ; 733 (0)           ; 3137 (0)         ; |de0_cyclone3                                                                                                                                                                                                                                                                                               ; work                      ;
;    |cmv_controller:inst2|                                                                                       ; 5785 (0)    ; 3773 (0)                  ; 0 (0)         ; 146816      ; 31   ; 4            ; 0       ; 2         ; 0    ; 0            ; 2012 (0)     ; 719 (0)           ; 3054 (0)         ; |de0_cyclone3|cmv_controller:inst2                                                                                                                                                                                                                                                                          ; work                      ;
;       |altpll0:inst|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|altpll0:inst                                                                                                                                                                                                                                                             ; work                      ;
;          |altpll:altpll_component|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|altpll0:inst|altpll:altpll_component                                                                                                                                                                                                                                     ; work                      ;
;             |altpll0_altpll:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated                                                                                                                                                                                                       ; work                      ;
;       |lvds_decoder:inst_lvds_decoder|                                                                          ; 138 (0)     ; 120 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 48 (0)            ; 72 (1)           ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder                                                                                                                                                                                                                                           ; work                      ;
;          |altlvds_rx0:inst_altlvds_rx0|                                                                         ; 138 (0)     ; 120 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 48 (0)            ; 72 (0)           ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0                                                                                                                                                                                                              ; work                      ;
;             |altlvds_rx:ALTLVDS_RX_component|                                                                   ; 138 (0)     ; 120 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 48 (0)            ; 72 (0)           ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component                                                                                                                                                                              ; work                      ;
;                |altlvds_rx0_lvds_rx:auto_generated|                                                             ; 138 (89)    ; 120 (89)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 48 (24)           ; 72 (32)          ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated                                                                                                                                           ; work                      ;
;                   |altlvds_rx0_cntr:bitslip_cntr|                                                               ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr                                                                                                             ; work                      ;
;                      |altlvds_rx0_cmpr:cmpr105|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|altlvds_rx0_cmpr:cmpr105                                                                                    ; work                      ;
;                   |altlvds_rx0_dffpipe:h_dffpipe|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe                                                                                                             ; work                      ;
;                   |altlvds_rx0_dffpipe:l_dffpipe|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe                                                                                                             ; work                      ;
;                   |altlvds_rx0_lvds_ddio_in:ddio_in|                                                            ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in                                                                                                          ; work                      ;
;                   |altlvds_rx0_mux:h_mux11a|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_mux:h_mux11a                                                                                                                  ; work                      ;
;                   |altlvds_rx0_mux:h_mux59a|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_mux:h_mux59a                                                                                                                  ; work                      ;
;                   |altlvds_rx0_mux:h_mux5a|                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_mux:h_mux5a                                                                                                                   ; work                      ;
;                   |altlvds_rx0_mux:l_mux12a|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_mux:l_mux12a                                                                                                                  ; work                      ;
;                   |altlvds_rx0_mux:l_mux60a|                                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_mux:l_mux60a                                                                                                                  ; work                      ;
;                   |altlvds_rx0_mux:l_mux6a|                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_mux:l_mux6a                                                                                                                   ; work                      ;
;       |nios:inst4|                                                                                              ; 5677 (0)    ; 3653 (0)                  ; 0 (0)         ; 146816      ; 31   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1994 (0)     ; 671 (0)           ; 3012 (0)         ; |de0_cyclone3|cmv_controller:inst2|nios:inst4                                                                                                                                                                                                                                                               ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 22 (22)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 18 (18)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:data_lvds_in_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 16 (16)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:data_lvds_in_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                      ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 18 (18)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                          ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|       ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 132 (132)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 14 (14)           ; 107 (107)        ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|        ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|  ; 20 (20)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 16 (16)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                           ; altera_reserved_qsys_nios ;
;          |altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                              ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_001|                                                        ; 145 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 1 (0)             ; 83 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 145 (145)   ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 1 (1)             ; 83 (83)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_002|                                                        ; 206 (0)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 1 (0)             ; 92 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 206 (206)   ; 93 (93)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 1 (1)             ; 92 (92)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_003|                                                        ; 94 (0)      ; 51 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 1 (0)             ; 51 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 94 (94)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 1 (1)             ; 51 (51)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_004|                                                        ; 87 (0)      ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 1 (0)             ; 44 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 87 (87)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 1 (1)             ; 44 (44)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_005|                                                        ; 68 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 10 (0)            ; 28 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 68 (68)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 10 (10)           ; 28 (28)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_006|                                                        ; 98 (0)      ; 63 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 32 (0)            ; 32 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 98 (98)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 32 (32)           ; 32 (32)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_007|                                                        ; 72 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 8 (0)             ; 31 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 72 (72)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 8 (8)             ; 31 (31)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter_008|                                                        ; 59 (0)      ; 29 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 30 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 59 (59)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 30 (30)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                            ; 160 (0)     ; 89 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 1 (0)             ; 88 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                          ; 160 (160)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 1 (1)             ; 88 (88)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                            ; altera_reserved_qsys_nios ;
;          |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;          |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                           ; 87 (87)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 31 (31)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                    ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|             ; 21 (2)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 10 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                      ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 19 (19)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 20 (2)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 9 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 18 (18)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                       ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|                  ; 23 (4)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (3)       ; 0 (0)             ; 11 (1)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                           ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 19 (19)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                             ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|      ; 19 (1)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 9 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                               ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 18 (18)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                 ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|                 ; 20 (1)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 10 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                          ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 19 (19)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                            ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|              ; 33 (4)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (3)       ; 0 (0)             ; 10 (1)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                       ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 29 (29)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 9 (9)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                         ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|             ; 21 (2)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 0 (0)             ; 10 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent                                                                                                                                                                      ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 19 (19)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                        ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|       ; 21 (2)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 0 (0)             ; 10 (1)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 19 (19)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                  ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|                          ; 20 (1)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 10 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                   ; altera_reserved_qsys_nios ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                     ; 19 (19)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 10 (10)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                     ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:cmv_transmit_data_s1_translator|                                       ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:cmv_transmit_data_s1_translator                                                                                                                                                                                                ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                      ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                               ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:data_lvds_in_s1_translator|                                            ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 37 (37)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:data_lvds_in_s1_translator                                                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 19 (19)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                    ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:spi_spi_control_port_translator|                                       ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:spi_spi_control_port_translator                                                                                                                                                                                                ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                 ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                          ; altera_reserved_qsys_nios ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                                    ; 19 (19)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (15)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                             ; altera_reserved_qsys_nios ;
;          |altera_merlin_traffic_limiter:limiter_001|                                                            ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 17 (17)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;          |altera_merlin_traffic_limiter:limiter|                                                                ; 26 (26)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 15 (15)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                        ; 29 (29)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 29 (29)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;          |altera_merlin_width_adapter:width_adapter|                                                            ; 56 (56)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 48 (48)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;          |altera_reset_controller:rst_controller_001|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                    ; altera_reserved_qsys_nios ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;          |altera_reset_controller:rst_controller|                                                               ; 10 (7)      ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (5)             ; 3 (2)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                             ; altera_reserved_qsys_nios ;
;          |nios_CPU:cpu|                                                                                         ; 2495 (2073) ; 1657 (1384)               ; 0 (0)         ; 63872       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 838 (688)    ; 288 (244)         ; 1369 (1141)      ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu                                                                                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;             |lpm_add_sub:Add16|                                                                                 ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|lpm_add_sub:Add16                                                                                                                                                                                                                                ; work                      ;
;                |add_sub_hui:auto_generated|                                                                     ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|lpm_add_sub:Add16|add_sub_hui:auto_generated                                                                                                                                                                                                     ; work                      ;
;             |nios_CPU_bht_module:nios_CPU_bht|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_bht_module:nios_CPU_bht                                                                                                                                                                                                                 ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_bht_module:nios_CPU_bht|altsyncram:the_altsyncram                                                                                                                                                                                       ; work                      ;
;                   |altsyncram_q8g1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_bht_module:nios_CPU_bht|altsyncram:the_altsyncram|altsyncram_q8g1:auto_generated                                                                                                                                                        ; work                      ;
;             |nios_CPU_dc_data_module:nios_CPU_dc_data|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_data_module:nios_CPU_dc_data                                                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_data_module:nios_CPU_dc_data|altsyncram:the_altsyncram                                                                                                                                                                               ; work                      ;
;                   |altsyncram_bcf1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_data_module:nios_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_bcf1:auto_generated                                                                                                                                                ; work                      ;
;             |nios_CPU_dc_tag_module:nios_CPU_dc_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_tag_module:nios_CPU_dc_tag                                                                                                                                                                                                           ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_tag_module:nios_CPU_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                 ; work                      ;
;                   |altsyncram_ktf1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_tag_module:nios_CPU_dc_tag|altsyncram:the_altsyncram|altsyncram_ktf1:auto_generated                                                                                                                                                  ; work                      ;
;             |nios_CPU_dc_victim_module:nios_CPU_dc_victim|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_victim_module:nios_CPU_dc_victim                                                                                                                                                                                                     ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_victim_module:nios_CPU_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                           ; work                      ;
;                   |altsyncram_i2d1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_victim_module:nios_CPU_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated                                                                                                                                            ; work                      ;
;             |nios_CPU_ic_data_module:nios_CPU_ic_data|                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data                                                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram                                                                                                                                                                               ; work                      ;
;                   |altsyncram_3id1:auto_generated|                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated                                                                                                                                                ; work                      ;
;             |nios_CPU_ic_tag_module:nios_CPU_ic_tag|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_tag_module:nios_CPU_ic_tag                                                                                                                                                                                                           ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_tag_module:nios_CPU_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                 ; work                      ;
;                   |altsyncram_vkg1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_tag_module:nios_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_vkg1:auto_generated                                                                                                                                                  ; work                      ;
;             |nios_CPU_mult_cell:the_nios_CPU_mult_cell|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;                |altera_mult_add:the_altmult_add_part_1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                 ; work                      ;
;                   |altera_mult_add_80u2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated                                                                                                                             ; work                      ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                    ; work                      ;
;                         |ama_multiplier_function:multiplier_block|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                           ; work                      ;
;                            |lpm_mult:Mult0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                            ; work                      ;
;                               |mult_ao01:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated   ; work                      ;
;                |altera_mult_add:the_altmult_add_part_2|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                 ; work                      ;
;                   |altera_mult_add_a0u2:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated                                                                                                                             ; work                      ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                    ; work                      ;
;                         |ama_multiplier_function:multiplier_block|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                           ; work                      ;
;                            |lpm_mult:Mult0|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                            ; work                      ;
;                               |mult_av01:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated   ; work                      ;
;             |nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|                                                         ; 345 (88)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (8)       ; 44 (0)            ; 228 (34)         ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;                |nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|                      ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper                                                                                                                              ; altera_reserved_qsys_nios ;
;                   |nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|                     ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (36)           ; 11 (9)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk                                                      ; altera_reserved_qsys_nios ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work                      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work                      ;
;                   |nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|                           ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (0)             ; 43 (43)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck                                                            ; altera_reserved_qsys_nios ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work                      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work                      ;
;                   |sld_virtual_jtag_basic:nios_CPU_jtag_debug_module_phy|                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_CPU_jtag_debug_module_phy                                                                        ; work                      ;
;                |nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg|                                        ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg                                                                                                                                                ; altera_reserved_qsys_nios ;
;                |nios_CPU_nios2_oci_break:the_nios_CPU_nios2_oci_break|                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_oci_break:the_nios_CPU_nios2_oci_break                                                                                                                                                  ; altera_reserved_qsys_nios ;
;                |nios_CPU_nios2_oci_debug:the_nios_CPU_nios2_oci_debug|                                          ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 10 (9)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_oci_debug:the_nios_CPU_nios2_oci_debug                                                                                                                                                  ; altera_reserved_qsys_nios ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_oci_debug:the_nios_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                              ; work                      ;
;                |nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|                                                ; 114 (114)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 95 (95)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem                                                                                                                                                        ; altera_reserved_qsys_nios ;
;                   |nios_CPU_ociram_sp_ram_module:nios_CPU_ociram_sp_ram|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|nios_CPU_ociram_sp_ram_module:nios_CPU_ociram_sp_ram                                                                                                   ; altera_reserved_qsys_nios ;
;                      |altsyncram:the_altsyncram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|nios_CPU_ociram_sp_ram_module:nios_CPU_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work                      ;
;                         |altsyncram_l771:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|nios_CPU_ociram_sp_ram_module:nios_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_l771:auto_generated                                          ; work                      ;
;             |nios_CPU_register_bank_a_module:nios_CPU_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_a_module:nios_CPU_register_bank_a                                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_a_module:nios_CPU_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                               ; work                      ;
;                   |altsyncram_qmf1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_a_module:nios_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_qmf1:auto_generated                                                                                                                                ; work                      ;
;             |nios_CPU_register_bank_b_module:nios_CPU_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_b_module:nios_CPU_register_bank_b                                                                                                                                                                                         ; altera_reserved_qsys_nios ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_b_module:nios_CPU_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                               ; work                      ;
;                   |altsyncram_rmf1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_b_module:nios_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_rmf1:auto_generated                                                                                                                                ; work                      ;
;             |nios_CPU_test_bench:the_nios_CPU_test_bench|                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_test_bench:the_nios_CPU_test_bench                                                                                                                                                                                                      ; altera_reserved_qsys_nios ;
;          |nios_addr_router:addr_router|                                                                         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_addr_router:addr_router                                                                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;          |nios_addr_router_001:addr_router_001|                                                                 ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 12 (12)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001                                                                                                                                                                                                                          ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_demux:cmd_xbar_demux|                                                                   ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                            ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                           ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                    ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_mux:cmd_xbar_mux_001|                                                                   ; 49 (46)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 46 (43)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                            ; altera_reserved_qsys_nios ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_mux:cmd_xbar_mux_002|                                                                   ; 73 (70)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 66 (63)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                            ; altera_reserved_qsys_nios ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_mux:cmd_xbar_mux_003|                                                                   ; 29 (26)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 25 (22)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                            ; altera_reserved_qsys_nios ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_mux:cmd_xbar_mux_004|                                                                   ; 21 (18)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 19 (16)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                            ; altera_reserved_qsys_nios ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_reserved_qsys_nios ;
;          |nios_cmd_xbar_mux:cmd_xbar_mux|                                                                       ; 48 (45)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 1 (0)             ; 44 (41)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                ; altera_reserved_qsys_nios ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; altera_reserved_qsys_nios ;
;          |nios_cmv_transmit_data:cmv_transmit_data|                                                             ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 9 (9)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_cmv_transmit_data:cmv_transmit_data                                                                                                                                                                                                                      ; altera_reserved_qsys_nios ;
;          |nios_data_lvds_in:data_lvds_in|                                                                       ; 197 (197)   ; 158 (158)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 78 (78)           ; 110 (110)        ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_data_lvds_in:data_lvds_in                                                                                                                                                                                                                                ; altera_reserved_qsys_nios ;
;          |nios_jtag_uart:jtag_uart|                                                                             ; 157 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (15)      ; 17 (2)            ; 98 (21)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart                                                                                                                                                                                                                                      ; altera_reserved_qsys_nios ;
;             |alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|                                                ; 68 (68)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 15 (15)           ; 37 (37)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                   ; work                      ;
;             |nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;                |scfifo:rfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                     ; work                      ;
;                   |scfifo_aq21:auto_generated|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                                          ; work                      ;
;                      |a_dpfifo_h031:dpfifo|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                     ; work                      ;
;                         |a_fefifo_7cf:fifo_state|                                                               ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                             ; work                      ;
;                            |cntr_4n7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                        ; work                      ;
;                         |cntr_omb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                               ; work                      ;
;                         |cntr_omb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                     ; work                      ;
;                         |dpram_ek21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                  ; work                      ;
;                            |altsyncram_i0m1:altsyncram1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                      ; work                      ;
;             |nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;                |scfifo:wfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                     ; work                      ;
;                   |scfifo_aq21:auto_generated|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                                          ; work                      ;
;                      |a_dpfifo_h031:dpfifo|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                                     ; work                      ;
;                         |a_fefifo_7cf:fifo_state|                                                               ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                             ; work                      ;
;                            |cntr_4n7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                                        ; work                      ;
;                         |cntr_omb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                               ; work                      ;
;                         |cntr_omb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                                     ; work                      ;
;                         |dpram_ek21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                                  ; work                      ;
;                            |altsyncram_i0m1:altsyncram1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                                      ; work                      ;
;          |nios_onchip_memory:onchip_memory|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory                                                                                                                                                                                                                              ; altera_reserved_qsys_nios ;
;             |altsyncram:the_altsyncram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                    ; work                      ;
;                |altsyncram_thc1:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_thc1:auto_generated                                                                                                                                                                     ; work                      ;
;          |nios_rsp_xbar_demux:rsp_xbar_demux_001|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |nios_rsp_xbar_demux:rsp_xbar_demux_002|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |nios_rsp_xbar_demux:rsp_xbar_demux_003|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |nios_rsp_xbar_demux:rsp_xbar_demux_004|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_004                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |nios_rsp_xbar_demux:rsp_xbar_demux|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                            ; altera_reserved_qsys_nios ;
;          |nios_rsp_xbar_mux:rsp_xbar_mux|                                                                       ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 61 (61)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                ; altera_reserved_qsys_nios ;
;          |nios_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                               ; 165 (165)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 106 (106)        ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;          |nios_sdram_controller:sdram_controller|                                                               ; 343 (235)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 138 (134)    ; 81 (2)            ; 124 (78)         ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller                                                                                                                                                                                                                        ; altera_reserved_qsys_nios ;
;             |nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|             ; 131 (131)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 79 (79)           ; 48 (48)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module                                                                                                                                  ; altera_reserved_qsys_nios ;
;          |nios_spi:spi|                                                                                         ; 159 (159)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 39 (39)           ; 83 (83)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_spi:spi                                                                                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;          |nios_uart:uart|                                                                                       ; 133 (0)     ; 92 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 12 (0)            ; 80 (0)           ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_uart:uart                                                                                                                                                                                                                                                ; altera_reserved_qsys_nios ;
;             |nios_uart_regs:the_nios_uart_regs|                                                                 ; 45 (45)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 9 (9)             ; 27 (27)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs                                                                                                                                                                                                              ; altera_reserved_qsys_nios ;
;             |nios_uart_rx:the_nios_uart_rx|                                                                     ; 57 (55)     ; 37 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (2)             ; 34 (34)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx                                                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                              ; work                      ;
;             |nios_uart_tx:the_nios_uart_tx|                                                                     ; 38 (38)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 26 (26)          ; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx                                                                                                                                                                                                                  ; altera_reserved_qsys_nios ;
;    |sld_hub:auto_hub|                                                                                           ; 173 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 14 (0)            ; 83 (0)           ; |de0_cyclone3|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ; work                      ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                            ; 172 (128)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (59)      ; 14 (14)           ; 83 (58)          ; |de0_cyclone3|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                 ; work                      ;
;          |sld_rom_sr:hub_info_reg|                                                                              ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |de0_cyclone3|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                         ; work                      ;
;          |sld_shadow_jsm:shadow_jsm|                                                                            ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |de0_cyclone3|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                       ; work                      ;
+-----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_CAS_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CLK            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TXD            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_CLK_IN          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_SPI_IN          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_SPI_CLK         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_SPI_EN          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_FRAME_REQ       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_SYS_RES_N       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[11]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LEDG[9]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[8]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[7]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDG[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[15]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]         ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[0]          ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; UART_RXD            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[0]              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CLOCK_50            ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY[1]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CMV_SPI_OUT         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; KEY[2]              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCLK     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCTR     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCH09    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCH01    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_CLK(n)     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCLK(n)  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCTR(n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCH09(n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; CMV_LVDS_OUTCH01(n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[15]                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                      ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                       ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                       ;                   ;         ;
; UART_RXD                                                                                                                                                                                                         ;                   ;         ;
;      - cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                   ; 1                 ; 6       ;
;      - LEDG[9]~output                                                                                                                                                                                            ; 1                 ; 6       ;
; KEY[0]                                                                                                                                                                                                           ;                   ;         ;
;      - cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1                                                                                                              ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                         ;                   ;         ;
; KEY[1]                                                                                                                                                                                                           ;                   ;         ;
;      - cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                              ; 0                 ; 6       ;
;      - cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                              ; 0                 ; 6       ;
;      - cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                     ; 0                 ; 6       ;
; CMV_SPI_OUT                                                                                                                                                                                                      ;                   ;         ;
;      - cmv_controller:inst2|nios:inst4|nios_spi:spi|MISO_reg~0                                                                                                                                                   ; 1                 ; 6       ;
; KEY[2]                                                                                                                                                                                                           ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[0]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[1]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[2]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[3]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[4]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[5]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[6]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[7]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[8]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[9]                                             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[10]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[11]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[12]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[13]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[14]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[15]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[16]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[17]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[18]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[19]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[90]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[91]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[92]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[93]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[94]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[95]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[96]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[97]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[98]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|rx_reg[99]                                            ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[4]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[3]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[4]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[2]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[3]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[1]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[2]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg1a[0]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[1]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[4]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg2a[0]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[3]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[4]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[2]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[3]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[1]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[2]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg7a[0]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[1]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[4]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg8a[0]                                       ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[3]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[4]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[2]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[3]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[1]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[2]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|l_shiftreg55a[0]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[1]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|h_shiftreg56a[0]                                      ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg4a[4]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg3a[3]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[0]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg4a[2]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg3a[1]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg4a[3]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg3a[2]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe104a[0]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg10a[2]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg9a[1]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg10a[3]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg9a[2]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[1]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg10a[4]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg9a[3]                                   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe104a[1]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg58a[2]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[1]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg58a[3]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[2]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg58a[0]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe104a[9]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg58a[1]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[0]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_l_shiftreg58a[4]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|cda_h_shiftreg57a[3]                                  ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe104a[9]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[0]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[0]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[1]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[1]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:h_dffpipe|dffe103a[9]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_dffpipe:l_dffpipe|dffe103a[9]             ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_reg[0]     ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_h_reg[0]     ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_reg[1]     ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_h_reg[1]     ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_reg[9]     ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_h_reg[9]     ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_latch[0]   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[0]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_latch[1]   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[1]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|dataout_l_latch[9]   ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[9]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[0]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[1]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[9]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll                                           ; 0                 ; 6       ;
; CMV_LVDS_OUTCLK                                                                                                                                                                                                  ;                   ;         ;
; CMV_LVDS_OUTCTR                                                                                                                                                                                                  ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[0]~feeder ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[0]~feeder ; 0                 ; 6       ;
; CMV_LVDS_OUTCH09                                                                                                                                                                                                 ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[1]        ; 1                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[1]        ; 1                 ; 6       ;
; CMV_LVDS_OUTCH01                                                                                                                                                                                                 ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[9]        ; 0                 ; 6       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[9]        ; 0                 ; 6       ;
; CMV_LVDS_OUTCLK(n)                                                                                                                                                                                               ;                   ;         ;
; CMV_LVDS_OUTCTR(n)                                                                                                                                                                                               ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[0]~feeder ; 0                 ; 0       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[0]~feeder ; 0                 ; 0       ;
; CMV_LVDS_OUTCH09(n)                                                                                                                                                                                              ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[1]        ; 1                 ; 0       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[1]        ; 1                 ; 0       ;
; CMV_LVDS_OUTCH01(n)                                                                                                                                                                                              ;                   ;         ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_l_reg[9]        ; 0                 ; 0       ;
;      - cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_lvds_ddio_in:ddio_in|ddio_h_reg[9]        ; 0                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                              ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                          ; PIN_G21                ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CMV_LVDS_OUTCLK                                                                                                                                                                                                                                                   ; PIN_AA12               ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                            ; PIN_H2                 ; 1       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; KEY[1]                                                                                                                                                                                                                                                            ; PIN_G3                 ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; KEY[2]                                                                                                                                                                                                                                                            ; PIN_F1                 ; 115     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                      ; JTAG_X1_Y15_N0         ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                      ; JTAG_X1_Y15_N0         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                          ; PLL_4                  ; 3671    ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|bitslip                                                                                                       ; LCCOMB_X11_Y8_N22      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock                                                                                                    ; PLL_1                  ; 89      ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1]                                                                                       ; PLL_1                  ; 33      ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                       ; LCCOMB_X29_Y7_N18      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~10                                                                                                                     ; LCCOMB_X28_Y11_N20     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:data_lvds_in_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                            ; LCCOMB_X26_Y11_N16     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                    ; LCCOMB_X11_Y11_N22     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                           ; LCCOMB_X17_Y10_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                               ; LCCOMB_X23_Y12_N6      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                            ; LCCOMB_X24_Y4_N0       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                            ; LCCOMB_X24_Y4_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                            ; LCCOMB_X24_Y4_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                            ; LCCOMB_X24_Y4_N22      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                            ; LCCOMB_X24_Y4_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                            ; LCCOMB_X24_Y4_N2       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                            ; LCCOMB_X24_Y4_N12      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                            ; LCCOMB_X24_Y4_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                              ; LCCOMB_X24_Y4_N24      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                            ; LCCOMB_X17_Y24_N18     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                            ; LCCOMB_X17_Y24_N4      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                            ; LCCOMB_X17_Y24_N6      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                            ; LCCOMB_X17_Y24_N16     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                            ; LCCOMB_X17_Y24_N26     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                            ; LCCOMB_X17_Y24_N20     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                            ; LCCOMB_X17_Y24_N8      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always8~0                                                                                                                            ; LCCOMB_X17_Y24_N10     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                          ; FF_X15_Y24_N29         ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                               ; LCCOMB_X23_Y12_N10     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                       ; LCCOMB_X28_Y9_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                 ; LCCOMB_X33_Y6_N4       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                    ; LCCOMB_X15_Y10_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                       ; LCCOMB_X32_Y11_N18     ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X31_Y9_N26      ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; LCCOMB_X28_Y24_N18     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X12_Y24_N14     ; 65      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                       ; LCCOMB_X28_Y7_N28      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X28_Y7_N20      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                       ; LCCOMB_X19_Y9_N28      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X19_Y10_N22     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; LCCOMB_X20_Y8_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X20_Y8_N8       ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; LCCOMB_X30_Y16_N22     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                    ; FF_X26_Y7_N19          ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X27_Y12_N14     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; LCCOMB_X30_Y14_N14     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X31_Y11_N8      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; LCCOMB_X31_Y7_N2       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; LCCOMB_X31_Y6_N22      ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                           ; LCCOMB_X17_Y12_N14     ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                              ; LCCOMB_X17_Y11_N22     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|address_register[11]~27                                                                                                                                                ; LCCOMB_X31_Y17_N26     ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|address_register[11]~28                                                                                                                                                ; LCCOMB_X31_Y17_N0      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|always2~0                                                                                                                                                              ; LCCOMB_X31_Y17_N12     ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                   ; LCCOMB_X29_Y7_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                  ; LCCOMB_X29_Y11_N12     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                        ; LCCOMB_X26_Y11_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                            ; LCCOMB_X11_Y11_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                       ; LCCOMB_X17_Y10_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                          ; LCCOMB_X17_Y24_N24     ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                  ; LCCOMB_X23_Y12_N14     ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                   ; LCCOMB_X28_Y9_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                             ; LCCOMB_X29_Y6_N26      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                ; LCCOMB_X15_Y10_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~8                                                                                                                                                             ; LCCOMB_X29_Y10_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001|save_dest_id                                                                                                                                                                            ; LCCOMB_X30_Y17_N2      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                 ; LCCOMB_X30_Y20_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                              ; LCCOMB_X28_Y22_N18     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter|address_reg[1]~0                                                                                                                                                                        ; LCCOMB_X28_Y24_N30     ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                 ; FF_X28_Y24_N25         ; 76      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                     ; FF_X8_Y25_N11          ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                     ; FF_X8_Y25_N11          ; 861     ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                             ; LCCOMB_X32_Y21_N20     ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                 ; FF_X33_Y16_N19         ; 2277    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                             ; FF_X33_Y16_N31         ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                ; LCCOMB_X30_Y18_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                ; LCCOMB_X30_Y18_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_rd_en                                                                                                                                                                                                        ; LCCOMB_X29_Y17_N4      ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                          ; LCCOMB_X29_Y17_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                              ; LCCOMB_X29_Y17_N26     ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wr_data_cnt[3]~0                                                                                                                                                                                                ; LCCOMB_X29_Y17_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                           ; FF_X28_Y18_N31         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                  ; FF_X29_Y22_N19         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                 ; LCCOMB_X22_Y19_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                ; FF_X19_Y12_N23         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ld_align_sh8                                                                                                                                                                                                       ; FF_X22_Y15_N3          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_stall_d3                                                                                                                                                                                                       ; FF_X10_Y18_N29         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_slow_inst_result_en~0                                                                                                                                                                                              ; LCCOMB_X30_Y18_N22     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_stall~0                                                                                                                                                                                                            ; LCCOMB_X20_Y19_N14     ; 731     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                  ; FF_X26_Y19_N25         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Add8~3                                                                                                                                                                                                               ; LCCOMB_X9_Y12_N10      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                               ; FF_X21_Y21_N9          ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ic_fill_starting~1                                                                                                                                                                                                 ; LCCOMB_X27_Y24_N18     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_hbreak_req                                                                                                                                                                                                         ; LCCOMB_X21_Y19_N20     ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[0]                                                                                                                                                                                                              ; FF_X22_Y23_N27         ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[4]                                                                                                                                                                                                              ; FF_X22_Y23_N11         ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_stall                                                                                                                                                                                                              ; LCCOMB_X26_Y20_N24     ; 168     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                               ; LCCOMB_X26_Y20_N6      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                         ; LCCOMB_X26_Y20_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                    ; FF_X21_Y19_N25         ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_pipe_flush                                                                                                                                                                                                         ; FF_X26_Y20_N1          ; 51      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_rot_rn[3]                                                                                                                                                                                                          ; FF_X9_Y12_N15          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|always137~0                                                                                                                                                                                                          ; LCCOMB_X20_Y19_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_read                                                                                                                                                                                                               ; FF_X29_Y17_N17         ; 46      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[4]~32                                                                                                                                                                                                    ; LCCOMB_X29_Y17_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|dc_data_wr_port_en                                                                                                                                                                                                   ; LCCOMB_X28_Y19_N30     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|dc_tag_wr_port_en                                                                                                                                                                                                    ; LCCOMB_X28_Y19_N26     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|i_readdatavalid_d1                                                                                                                                                                                                   ; FF_X21_Y10_N25         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_ap_cnt[3]~2                                                                                                                                                                                                  ; LCCOMB_X27_Y24_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                               ; LCCOMB_X27_Y23_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                ; LCCOMB_X27_Y23_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                          ; LCCOMB_X27_Y20_N6      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                ; LCCOMB_X27_Y20_N24     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_tag_wren                                                                                                                                                                                                          ; LCCOMB_X27_Y20_N10     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ram_block1a0~0                                                                                                     ; LCCOMB_X26_Y20_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|jxuir                    ; FF_X36_Y15_N27         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X31_Y12_N26     ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X36_Y15_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X36_Y15_N12     ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X36_Y15_N10     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X36_Y15_N17         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|sr[33]~31                      ; LCCOMB_X35_Y16_N16     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X36_Y16_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|sr[4]~13                       ; LCCOMB_X36_Y16_N20     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_CPU_jtag_debug_module_phy|virtual_state_sdr~0                        ; LCCOMB_X36_Y16_N16     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_CPU_jtag_debug_module_phy|virtual_state_uir~0                        ; LCCOMB_X36_Y15_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                    ; LCCOMB_X29_Y12_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|MonDReg[0]~13                                                                                                              ; LCCOMB_X32_Y14_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|ociram_wr_en                                                                                                               ; LCCOMB_X32_Y10_N22     ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                             ; LCCOMB_X31_Y16_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                 ; LCCOMB_X32_Y11_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                             ; LCCOMB_X28_Y24_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                 ; LCCOMB_X28_Y24_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                             ; LCCOMB_X28_Y7_N4       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                 ; LCCOMB_X28_Y7_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                             ; LCCOMB_X27_Y10_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~0                                                                                                                                                                                 ; LCCOMB_X19_Y9_N0       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                 ; LCCOMB_X32_Y20_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                     ; LCCOMB_X17_Y12_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_cmv_transmit_data:cmv_transmit_data|always0~1                                                                                                                                                                                ; LCCOMB_X11_Y20_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_data_lvds_in:data_lvds_in|always1~1                                                                                                                                                                                          ; LCCOMB_X17_Y6_N8       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                               ; LCCOMB_X32_Y18_N18     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                         ; LCCOMB_X33_Y19_N6      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                       ; LCCOMB_X33_Y19_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                               ; LCCOMB_X33_Y19_N14     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                ; LCCOMB_X21_Y11_N28     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                  ; FF_X15_Y12_N27         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                 ; LCCOMB_X20_Y9_N12      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                             ; LCCOMB_X21_Y11_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                             ; LCCOMB_X14_Y12_N2      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                  ; LCCOMB_X32_Y18_N20     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                   ; FF_X20_Y9_N9           ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                 ; LCCOMB_X21_Y11_N2      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                           ; LCCOMB_X17_Y11_N6      ; 16      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|Selector27~6                                                                                                                                                                               ; LCCOMB_X8_Y24_N18      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|Selector34~3                                                                                                                                                                               ; LCCOMB_X9_Y24_N4       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                 ; LCCOMB_X9_Y25_N28      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                               ; LCCOMB_X8_Y25_N10      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[8]~1                                                                                                                                                                                ; LCCOMB_X8_Y25_N6       ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                          ; FF_X8_Y24_N27          ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                          ; FF_X7_Y24_N27          ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|entry_0[40]~0                                                                                        ; LCCOMB_X12_Y24_N10     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|entry_1[40]~0                                                                                        ; LCCOMB_X12_Y24_N16     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe                                                                                                                                                                                         ; DDIOOECELL_X7_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                           ; DDIOOECELL_X9_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                           ; DDIOOECELL_X7_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                           ; DDIOOECELL_X11_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                           ; DDIOOECELL_X9_Y29_N33  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                           ; DDIOOECELL_X9_Y29_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                           ; DDIOOECELL_X16_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                            ; DDIOOECELL_X14_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                            ; DDIOOECELL_X16_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                            ; DDIOOECELL_X14_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                            ; DDIOOECELL_X14_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                            ; DDIOOECELL_X5_Y29_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                            ; DDIOOECELL_X7_Y29_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|always11~0                                                                                                                                                                                                           ; LCCOMB_X24_Y5_N14      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|always6~0                                                                                                                                                                                                            ; LCCOMB_X23_Y7_N0       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|control_wr_strobe                                                                                                                                                                                                    ; LCCOMB_X24_Y6_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|endofpacketvalue_wr_strobe                                                                                                                                                                                           ; LCCOMB_X24_Y6_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|p1_slowcount~1                                                                                                                                                                                                       ; LCCOMB_X24_Y5_N26      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|shift_reg[2]~2                                                                                                                                                                                                       ; LCCOMB_X24_Y5_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|slaveselect_wr_strobe~0                                                                                                                                                                                              ; LCCOMB_X24_Y6_N2       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|transmitting~5                                                                                                                                                                                                       ; LCCOMB_X24_Y5_N4       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|write_tx_holding                                                                                                                                                                                                     ; LCCOMB_X24_Y5_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs|control_wr_strobe~2                                                                                                                                                              ; LCCOMB_X10_Y9_N20      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|got_new_char                                                                                                                                                                         ; LCCOMB_X11_Y9_N18      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~0                                                                                                                             ; LCCOMB_X10_Y10_N20     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|always4~0                                                                                                                                                                            ; LCCOMB_X9_Y11_N4       ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|tx_wr_strobe_onset~1                                                                                                                                                                 ; LCCOMB_X10_Y9_N18      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~1                                                                                                                      ; LCCOMB_X8_Y9_N14       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                             ; FF_X33_Y17_N25         ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                  ; LCCOMB_X39_Y17_N24     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                    ; LCCOMB_X39_Y17_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                  ; LCCOMB_X35_Y19_N26     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                     ; LCCOMB_X37_Y18_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                    ; LCCOMB_X39_Y17_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                     ; LCCOMB_X37_Y19_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                    ; LCCOMB_X37_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                       ; LCCOMB_X36_Y19_N16     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                ; LCCOMB_X39_Y17_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                ; LCCOMB_X36_Y15_N30     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                          ; LCCOMB_X36_Y18_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                              ; LCCOMB_X37_Y19_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                              ; LCCOMB_X38_Y19_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                                                                                                                               ; LCCOMB_X38_Y17_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                          ; LCCOMB_X39_Y17_N28     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                          ; LCCOMB_X39_Y17_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                  ; FF_X36_Y17_N17         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                 ; FF_X38_Y18_N17         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                  ; FF_X36_Y17_N21         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                  ; FF_X36_Y17_N27         ; 45      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                  ; FF_X36_Y17_N19         ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                           ; LCCOMB_X38_Y18_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                 ; FF_X36_Y17_N31         ; 31      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                ; JTAG_X1_Y15_N0     ; 183     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0]                                                                    ; PLL_4              ; 3671    ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1]                                                                    ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2]                                                                    ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock              ; PLL_1              ; 89      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] ; PLL_1              ; 33      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out               ; FF_X8_Y25_N11      ; 861     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|merged_reset~0                                                                                       ; LCCOMB_X32_Y21_N20 ; 3       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|r_sync_rst                                                                                           ; FF_X33_Y16_N19     ; 2277    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_stall~0                                                                                                                                                                                                            ; 731     ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_stall                                                                                                                                                                                                              ; 169     ;
; KEY[2]~input                                                                                                                                                                                                                                                      ; 115     ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                 ; 100     ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 77      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                 ; 76      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                     ; 75      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_stall                                                                                                                                                                                                          ; 73      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|internal_beginbursttransfer~0                                                                                                                                          ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                             ; 71      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                 ; 70      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                    ; 67      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 65      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_active                                                                                                                                                                                                     ; 54      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_pipe_flush                                                                                                                                                                                                         ; 51      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                    ; 49      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                    ; 49      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[18]~1                                                                                                                                                                                                         ; 48      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[18]~0                                                                                                                                                                                                         ; 48      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_src2_reg[26]~31                                                                                                                                                                                                    ; 48      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_src2_reg[26]~30                                                                                                                                                                                                    ; 48      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                       ; 46      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|jtag_ram_access                                                                                                            ; 46      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_read                                                                                                                                                                                                               ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                  ; 45      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                           ; 45      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                  ; 45      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                          ; 45      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                              ; 44      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter|address_reg[1]~0                                                                                                                                                                        ; 44      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_write                                                                                                                                                                                                              ; 44      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_iw[11]~7                                                                                                                                                                                                           ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                       ; 42      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_valid_st_bypass_hit                                                                                                                                                                                             ; 42      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                        ; 42      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|rd_address                                                                                           ; 42      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_en_d1                                                                                                                                                                                                              ; 41      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|entry_0[40]~0                                                                                        ; 41      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|entry_1[40]~0                                                                                        ; 41      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|active_rnw~3                                                                                                                                                                               ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                  ; 40      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ctrl_mul_lsw                                                                                                                                                                                                       ; 40      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_bypass_pending                                                                                                                                                                                                 ; 40      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; 39      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:data_lvds_in_s1_translator|read_latency_shift_reg[0]                                                                                                                                               ; 39      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                            ; 39      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_CPU_jtag_debug_module_phy|virtual_state_sdr~0                        ; 39      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|address[8]                                                                                                                                                                 ; 38      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 38      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                 ; 38      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ctrl_a_not_src                                                                                                                                                                                                     ; 37      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 36      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_pc[18]~0                                                                                                                                                                                                           ; 35      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                    ; 34      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_pc[18]~1                                                                                                                                                                                                           ; 34      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[4]                                                                                                                                                                                                              ; 34      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                  ; 34      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                 ; 34      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_regnum_a_cmp_D                                                                                                                                                                                                     ; 34      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                               ; 33      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_logic                                                                                                                                                                                                         ; 33      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_action_ocimem_b     ; 33      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                 ; 33      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|waitrequest_reset_override                                                                                                                                   ; 33      ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|counter_reg_bit[0]                                                              ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_rot_rn[3]                                                                                                                                                                                                          ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_rot_rn[2]                                                                                                                                                                                                          ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_data_lvds_in:data_lvds_in|edge_capture_wr_strobe~0                                                                                                                                                                           ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_data_lvds_in:data_lvds_in|always1~1                                                                                                                                                                                          ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_rot_rn[4]                                                                                                                                                                                                          ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mul_stall_d3                                                                                                                                                                                                       ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_slow_inst_result_en~0                                                                                                                                                                                              ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_ctrl_rdctl_inst                                                                                                                                                                                                    ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_ctrl_mem                                                                                                                                                                                                           ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_fill_bit                                                                                                                                                                                                       ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                       ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ctrl_hi_imm16                                                                                                                                                                                                      ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_logic_op[0]                                                                                                                                                                                                        ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_logic_op[1]                                                                                                                                                                                                        ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_alu_result~0                                                                                                                                                                                                       ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|MonDReg[0]~13                                                                                                              ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|jtag_ram_rd_d1                                                                                                             ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[4]~32                                                                                                                                                                                                    ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                          ; 32      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                    ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000000010                                                                                                                                                                          ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Add8~3                                                                                                                                                                                                               ; 32      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Add8~1                                                                                                                                                                                                               ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                 ; 31      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                     ; 31      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                 ; 31      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[26]~45                                                                                                                                                                                          ; 29      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_hbreak_req                                                                                                                                                                                                         ; 29      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                   ; 29      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|readdata~4                                                                                                                                                                 ; 28      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; 28      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[26]~19                                                                                                                                                                                          ; 27      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                    ; 27      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:onchip_memory_s1_translator|read_latency_shift_reg[0]                                                                                                                                              ; 27      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|address_register[11]~28                                                                                                                                                ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                       ; 26      ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|counter_reg_bit[1]                                                              ; 26      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                 ; 26      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|address_register[11]~27                                                                                                                                                ; 26      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 26      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 26      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ld_align_sh16                                                                                                                                                                                                      ; 25      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                      ; 25      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ic_fill_starting~1                                                                                                                                                                                                 ; 25      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                       ; 25      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|refresh_request                                                                                                                                                                            ; 25      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_bht_data[1]                                                                                                                                                                                                        ; 25      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                            ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_crst                                                                                                                                                                                                          ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_exception                                                                                                                                                                                                     ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_break                                                                                                                                                                                                         ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_data_ram_ld_align_fill_bit                                                                                                                                                                                         ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                 ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_valid_jmp_indirect                                                                                                                                                                                                 ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[12]                                                                                                                                                                                                             ; 24      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 24      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_retaddr                                                                                                                                                                                                       ; 24      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|first_burst_stalled                                                                                                                                                    ; 24      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                     ; 23      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_jmp_indirect                                                                                                                                                                                                  ; 23      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                              ; 23      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                     ; 23      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[14]                                                                                                                                                                                                             ; 22      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 22      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                          ; 22      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                                          ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                      ; 21      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                           ; 21      ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                         ; 21      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                          ; 21      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                    ; 21      ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|counter_reg_bit[2]                                                              ; 20      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                               ; 20      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[16]                                                                                                                                                                                                             ; 20      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[13]                                                                                                                                                                                                             ; 20      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                               ; 20      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                          ; 20      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                              ; 20      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_address_tag_field_nxt~0                                                                                                                                                                                            ; 20      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                  ; 20      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                 ; 20      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                        ; 20      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|read~0                                                                                                                               ; 20      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                      ; 19      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                               ; 19      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd~0                                                                       ; 19      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 19      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                          ; 19      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|always5~2                                                                                                                                                                                  ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|sr[33]~31                      ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                        ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[21]                                                                                                                                                                                                             ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ctrl_ld_signed                                                                                                                                                                                                     ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[11]                                                                                                                                                                                                             ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[0]                                                                                                                                                                                                              ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                     ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid                                                                                                                                                                                 ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                               ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                             ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:data_lvds_in_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                              ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_data[61]                                                                                                                                 ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                    ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                         ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|init_done                                                                                                                                                                                  ; 18      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_regnum_b_cmp_D                                                                                                                                                                                                     ; 18      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[13]                                                                                       ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[12]                                                                                       ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[11]                                                                                       ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[10]                                                                                       ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[9]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[8]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[7]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[6]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[5]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                        ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_slow_ld_data_sign_bit~2                                                                                                                                                                                            ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                    ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ld_align_byte2_byte3_fill                                                                                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_starting_d1                                                                                                                                                                                                ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_src2_hazard_E                                                                                                                                                                                                      ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[15]                                                                                                                                                                                                             ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid                                                                                                                                                                                 ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                         ; 17      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_valid_from_E                                                                                                                                                                                                       ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]                                                                                                                                                       ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|LessThan0~0                                                                                                                                 ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                          ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                             ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                    ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                    ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                    ; 17      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|endofpacketvalue_wr_strobe                                                                                                                                                                                           ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                           ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                   ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux:rsp_xbar_mux|src_payload~2                                                                                                                                                                                      ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~14                                                                                                                                                                             ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|sr~29                          ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                  ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[9]~18                                                                                                                                                                                           ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_data[15]~0                                                                                                                                                                               ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                  ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                         ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|slaveselect_wr_strobe~0                                                                                                                                                                                              ; 16      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                      ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|always6~0                                                                                                                                                                                                            ; 16      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|WideOr9~0                                                                                                                                                                                  ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                  ; 15      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_src2[20]~0                                                                                                                                                                                                         ; 15      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[2]                                                                                                                                                                                                              ; 15      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[2]                                                                                                                                                                                                              ; 15      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                   ; 15      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:cmv_transmit_data_s1_translator|read_latency_shift_reg[0]                                                                                                                                          ; 15      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                         ; 14      ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|counter_reg_bit[3]                                                              ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                 ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                ; 14      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Equal171~1                                                                                                                                                                                                           ; 14      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[4]                                                                                                                                                                                                              ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                            ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                              ; 14      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_active                                                                                                                                                                                                       ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_address[5]~3                                                                                                                                                       ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][86]~0                                                                                                                         ; 14      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][86]                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                         ; 13      ;
; ~GND                                                                                                                                                                                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                          ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[0]                                                                                                                                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[1]                                                                                                                                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[1]                                                                                                                                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[58]                                                                                            ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                       ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|do_load_shifter                                                                                                                                                                      ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_tck:the_nios_CPU_jtag_debug_module_tck|sr[4]~13                       ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|i_read                                                                                                                                                                                                               ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_address[4]~2                                                                                                                                                       ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                          ; 13      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|entries[0]                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                 ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001|save_dest_id                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[28]                                                                                                                                          ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_addr_active                                                                                                                                                                                             ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                              ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_src2_imm[24]~11                                                                                                                                                                                                    ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[3]~1                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[3]~0                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                          ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[5]                                                                                                                                                                                                              ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[3]                                                                                                                                                                                                              ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[5]                                                                                                                                                                                                              ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[7]                                                                                                                                                                                                      ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[6]                                                                                                                                                                                                      ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[8]                                                                                                                                                                                                      ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[10]                                                                                                                                                                                                     ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[9]                                                                                                                                                                                                      ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[5]                                                                                                                                                                                                      ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                         ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|waitrequest                                                                                                                ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                              ; 12      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_burstcount[5]~0                                                                                                                                                    ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_state.011                                                                                                                                                                                ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_state.000                                                                                                                                                                                ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[8]~1                                                                                                                                                                                ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.100000000                                                                                                                                                                          ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|pending~11                                                                                                                                                                                 ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|entries[1]                                                                                           ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src2[4]                                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src2[0]                                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src2[1]                                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src2[2]                                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src2[3]                                                                                                                                                                                                            ; 12      ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|do_start_rx                                                                                                                                                                          ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|got_new_char                                                                                                                                                                         ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                  ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ctrl_shift_rot                                                                                                                                                                                                     ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|i_readdatavalid_d1                                                                                                                                                                                                   ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[3]                                                                                                                                                                                                              ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_demux:rsp_xbar_demux_004|src0_valid                                                                                                                                                                                 ; 11      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 11      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                          ; 11      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|burstcount_register[3]                                                                                                                                                 ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                              ; 11      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[0]                                                                                                                                                                                                      ; 11      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:spi_spi_control_port_translator|read_latency_shift_reg~0                                                                                                                                           ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|Equal0~3                                                                                                                                                                                   ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_state.101                                                                                                                                                                                ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_addr[6]~2                                                                                                                                                                                ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000000100                                                                                                                                                                          ; 11      ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|transmitting                                                                                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                   ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|transmitting~5                                                                                                                                                                                                       ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs|control_wr_strobe~2                                                                                                                                                              ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]~0                                                                                                                             ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|data_to_cpu[3]~0                                                                                                                                                                                                     ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ld_align_sh8                                                                                                                                                                                                       ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                          ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                           ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                           ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|tx_wr_strobe_onset~1                                                                                                                                                                 ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|hbreak_enabled                                                                                                                                                                                                       ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                           ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                               ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                     ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                          ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[2]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                    ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|always137~0                                                                                                                                                                                                          ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[3]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_burstcount[4]~2                                                                                                                                                    ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|burstcount_register[2]                                                                                                                                                 ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_burstcount[0]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                   ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg~0                                                                                                                                                        ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                 ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][43]                                                                                                                           ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                          ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[1]                                                                                    ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                   ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[2]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[3]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[1]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[4]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[5]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_line[6]                                                                                                                                                                                                      ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                 ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_state.010                                                                                                                                                                                ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_addr[11]                                                                                                                                                                                 ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                    ; 10      ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                    ; 10      ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|nios_sdram_controller_input_efifo_module:the_nios_sdram_controller_input_efifo_module|Equal1~0                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                   ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                            ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~10                                                                                                                     ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~4                                                                                                                              ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|f_select                                                                                                                                                                                   ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                          ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                           ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[0]                                                                                                                                                                                                      ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[8]                                                                                                                                                                                                              ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|always4~0                                                                                                                                                                            ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                             ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                              ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[4]                                                                                                                                                                                                      ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                            ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_address_offset_field_nxt~0                                                                                                                                                                                         ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_want_fill                                                                                                                                                                                                       ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|cp_endofpacket                                                                                                                              ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_burstcount[3]~1                                                                                                                                                    ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:spi_spi_control_port_translator|read_latency_shift_reg[0]                                                                                                                                          ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[2]~1                                                                                                                      ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|burstcount_register[4]                                                                                                                                                 ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                       ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                 ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                       ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_address[2]~1                                                                                                                                                       ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_address[3]~0                                                                                                                                                       ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_count[1]                                                                                                                                                                                 ; 9       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[43]                                                                                            ; 9       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.010000000                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                   ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                               ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[0]                                                                                        ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs|Equal3~0                                                                                                                                                                         ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                         ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_pass2                                                                                                                                                                                                          ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_sel_fill2                                                                                                                                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_pass3                                                                                                                                                                                                          ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_sel_fill3                                                                                                                                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_pass1                                                                                                                                                                                                          ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_sel_fill1                                                                                                                                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_slow_ld_data_fill_bit                                                                                                                                                                                              ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_pass0                                                                                                                                                                                                          ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_sel_fill0                                                                                                                                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                     ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_burstwrap_reg[0]                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                           ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Equal273~0                                                                                                                                                                                                           ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                          ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|write                                                                                                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_readdatavalid_d1                                                                                                                                                                                                   ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                    ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[1]                                                                                        ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|MonAReg[3]                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|MonAReg[4]                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|MonAReg[2]                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|WideNor0                                                                                                   ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[11]                                                                                                                                                                                                     ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                        ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_req_accepted~0                                                                                                                                                                                               ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wr_data_cnt[3]                                                                                                                                                                                                  ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                                     ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_wr_starting                                                                                                                                                                                                  ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_burstcount[2]~3                                                                                                                                                    ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[0]                                                                                    ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                          ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[1]                                                                                        ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001|Equal6~4                                                                                                                                                                                     ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                 ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:uart_s1_translator|waitrequest_reset_override                                                                                                                                                      ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|write_tx_holding                                                                                                                                                                                                     ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs|Equal0~0                                                                                                                                                                         ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[44]                                                                                            ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_cmv_transmit_data:cmv_transmit_data|always0~1                                                                                                                                                                                ; 8       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|control_wr_strobe                                                                                                                                                                                                    ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|shift_reg[2]~2                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|shift_reg[2]~0                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[2]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[3]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[4]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[5]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[6]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[7]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[0]                                                                                                                                                                                                       ; 8       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[1]                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_ap_cnt[3]~2                                                                                                                                                                                                  ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|delayed_unxsync_rxdxx1                                                                                                                                                               ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs|Equal2~0                                                                                                                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                          ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                       ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_tag_wraddress[2]~5                                                                                                                                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|dc_tag_wr_port_addr~0                                                                                                                                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[7]                                                                                                                                                                                                              ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[1]                                                                                                                                                                                                      ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                          ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:data_lvds_in_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                    ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[67]                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Equal171~0                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[11]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[12]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[13]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[14]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[15]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[16]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[17]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[18]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[19]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[20]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[21]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[22]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[23]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[24]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~1                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[4]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[5]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[6]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[7]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[8]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[9]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[10]                                                                                                                                                                                                           ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[2]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[3]                                                                                                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[50]~4                                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[52]~3                                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[53]~2                                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[51]~1                                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[54]~0                                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[1]                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                       ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[12]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[14]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[13]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[15]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[21]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[24]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[17]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[18]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[16]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[22]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[19]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[23]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_alu_result[20]                                                                                                                                                                                                     ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~0                                                                                                                                                                              ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                      ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                         ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|always2~0                                                                                                                                                              ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                  ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                    ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                    ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_starting~0                                                                                                                                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|WideOr1                                                                                                                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_count[1]                                                                                                                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|src_payload~1                                                                                                                                                                                  ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always8~0                                                                                                                            ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~1                                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                 ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|p1_slowcount~1                                                                                                                                                                                                       ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 7       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                   ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios_CPU_jtag_debug_module_phy|virtual_state_cdr                          ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_state.000100000                                                                                                                                                                          ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[1]                                                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[2]                                                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[0]                                                                                                             ; 7       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|lpm_add_sub:Add16|add_sub_hui:auto_generated|result_int[32]~64                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                         ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|always2~0                                                                                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[1]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                               ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_shift_rot_left                                                                                                                                                                                                ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~15                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~12                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_size_reg[1]                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                          ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                         ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[6]                                                                                                                                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Equal171~2                                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                          ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_issue                                                                                                                                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[31]                                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                  ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                     ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                     ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                  ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|tx_ready                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                         ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:data_lvds_in_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                  ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                    ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                  ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                     ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                   ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_baddr[7]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_baddr[6]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_baddr[8]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_baddr[10]                                                                                                                                                                                                      ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_baddr[9]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_mem_baddr[5]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter|response_accepted~5                                                                                                                                                                         ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                          ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                               ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:onchip_memory_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                     ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_wr_active                                                                                                                                                                                                    ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_valid                                                                                                                                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                              ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                         ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|WideOr1                                                                                                                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                      ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_burstcount[3]                                                                                                                                                                                                      ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                          ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~1                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router:addr_router|Equal3~4                                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                         ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:cmv_transmit_data_s1_translator|read_latency_shift_reg~0                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001|Equal3~7                                                                                                                                                                                     ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_address[11]~17                                                                                                                                                     ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router:addr_router|Equal4~0                                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_tag[0]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                 ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[2]                                                                                        ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|always11~0                                                                                                                                                                                                           ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|tx_holding_primed                                                                                                                                                                                                    ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|Equal2~1                                                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|Equal2~0                                                                                                                                                                                                             ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[8]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[26]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[23]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[24]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[25]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[27]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[28]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[29]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[30]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[31]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|q_b[22]                                                                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|lpm_add_sub:Add16|add_sub_hui:auto_generated|result_int[1]~2                                                                                                                                                         ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[9]                                                                                                                                                                                                       ; 6       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[1]                                                            ; 6       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[10]                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001|Equal4~2                                                                                                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|m_next~19                                                                                                                                                                                  ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|baud_rate_counter[0]                                                                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|data_to_cpu[14]~2                                                                                                                                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|data_to_cpu[3]~1                                                                                                                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|endofpacketvalue_wr_strobe~0                                                                                                                                                                                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|ROE                                                                                                                                                                                                                  ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[31]                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[0]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_iw[6]                                                                                                                                                                                                              ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|Equal154~6                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_dp_offset[0]                                                                                                                                                                                               ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[3]                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[1]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[2]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[3]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[4]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw|counter_reg_bit[5]                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_data_rd_addr_nxt[0]~7                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_status_reg_pie                                                                                                                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[11]~108                                                                                                                                                                                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[12]~105                                                                                                                                                                                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[13]~102                                                                                                                                                                                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[14]~99                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[15]~96                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[16]~93                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[17]~90                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[18]~87                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[19]~84                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[20]~81                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[21]~78                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[22]~75                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[23]~72                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[24]~69                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[25]~66                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[26]~63                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[27]~60                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[28]~57                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[18]                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[29]~54                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[19]                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[30]~51                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_iw[20]                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[31]~48                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[4]~44                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[5]~40                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[6]~36                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[7]~32                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[8]~28                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[9]~25                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[10]~22                                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[0]~17                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[1]~13                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[2]~9                                                                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_data_unfiltered[3]~5                                                                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                       ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg|Equal0~1                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg|Equal0~0                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|address[0]                                                                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_jtag_debug_module_wrapper:the_nios_CPU_jtag_debug_module_wrapper|nios_CPU_jtag_debug_module_sysclk:the_nios_CPU_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                       ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_wb_rd_addr_starting                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_pc[0]                                                                                                                                                                                                              ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_pc[1]                                                                                                                                                                                                              ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[25]                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[26]                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[27]                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[28]                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[29]                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[30]                                                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux_001:cmd_xbar_demux_001|src6_valid~1                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[61]                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux_001:cmd_xbar_demux_001|src5_valid~0                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|av_wr_data_transfer~0                                                                                                                                                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_iw[14]                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_valid~0                                                                                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|M_sel_data_master                                                                                                                                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[0]                                                                                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_src1[1]                                                                                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                   ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_004|src_payload~2                                                                                                                                                                                  ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_uncompressed_read_reg                                                                                   ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:sdram_controller_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                   ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:data_lvds_in_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                   ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:spi_spi_control_port_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                          ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                               ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                               ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:onchip_memory_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                               ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_traffic_limiter:limiter_001|suppress~3                                                                                                                                                                              ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:data_lvds_in_s1_translator|wait_latency_counter[0]                                                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router_001:addr_router_001|Equal6~5                                                                                                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                              ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_shift_rot_stall                                                                                                                                                                                                    ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_003|src_payload~4                                                                                                                                                                                  ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:spi_spi_control_port_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[6]                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:uart_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[61]                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_count[2]                                                                                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                        ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux:cmd_xbar_demux|src2_valid~0                                                                                                                                                                                   ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_addr_router:addr_router|Equal2~2                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:cmv_transmit_data_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_cmd_xbar_demux_001:cmd_xbar_demux_001|src7_valid~1                                                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|uav_address[12]~11                                                                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_tag[4]                                                                                                                                                                                                       ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_tag[1]                                                                                                                                                                                                       ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_tag[2]                                                                                                                                                                                                       ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_tag[3]                                                                                                                                                                                                       ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[7]                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|comb~1                                                                                                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|m0_write                                                                                                                                  ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_translator:cmv_transmit_data_s1_translator|wait_latency_counter[0]                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|wr_strobe                                                                                                                                                                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|state[4]                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|state[0]                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                     ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|SCLK_reg                                                                                                                                                                                                             ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[11]                                                                                                                                                                                                      ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[12]                                                                                                                                                                                                      ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[13]                                                                                                                                                                                                      ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[14]                                                                                                                                                                                                      ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_writedata[15]                                                                                                                                                                                                      ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_slow_inst_sel                                                                                                                                                                                                      ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|lpm_add_sub:Add16|add_sub_hui:auto_generated|result_int[2]~4                                                                                                                                                         ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_has_started                                                                                                                                                                                                ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_master_translator:cpu_data_master_translator|burstcount_register[5]                                                                                                                                                 ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_slave_agent:sdram_controller_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                            ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                           ; 5       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_address_line_field[0]                                                                                                                                                                                              ; 5       ;
; KEY[1]~input                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                  ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_regs:the_nios_uart_regs|status_wr_strobe~2                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|bitslip                                                                                                       ; 4       ;
; cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|altlvds_rx0_cntr:bitslip_cntr|altlvds_rx0_cmpr:cmpr105|aneb_result_wire[0]~0                                  ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|Equal0~1                                                                                                                                                                             ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|Equal0~0                                                                                                                                                                             ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_size_reg[1]                                                                                                 ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_avalon_reg:the_nios_CPU_nios2_avalon_reg|Equal0~2                                                                                                           ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|readdata~0                                                                                                                                                                 ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|status_wr_strobe                                                                                                                                                                                                     ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[3]                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[1]                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[2]                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_byteen_reg[0]                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|E_ctrl_rot                                                                                                                                                                                                           ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[1]                                                                                             ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|RRDY                                                                                                                                                                                                                 ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_spi:spi|TOE                                                                                                                                                                                                                  ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|rx_char_ready                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|framing_error                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|rx_overrun                                                                                                                                                                           ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_rx:the_nios_uart_rx|break_detect                                                                                                                                                                         ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_uart:uart|nios_uart_tx:the_nios_uart_tx|tx_overrun                                                                                                                                                                           ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_ienable_reg_irq0~0                                                                                                                                                                                                 ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[1]                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[2]                                                                                             ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_byte_en~2                                                                                                                                                                                                  ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|dc_data_wr_port_en                                                                                                                                                                                                   ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ram_block1a0~0                                                                                                     ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                          ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[4]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[5]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[6]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[7]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_readdata_d1[31]                                                                                                                                                                                                    ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|d_readdata_d1[23]                                                                                                                                                                                                    ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[0]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[1]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[2]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_fill_dp_offset[1]                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_rot_mask[3]                                                                                                                                                                                                        ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dst_regnum_from_M[4]                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dst_regnum_from_M[3]                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dst_regnum_from_M[2]                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dst_regnum_from_M[1]                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dst_regnum_from_M[0]                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_wr_dst_reg_from_M                                                                                                                                                                                                  ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|A_dc_xfer_wr_starting                                                                                                                                                                                                ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                               ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|F_iw[0]~13                                                                                                                                                                                                           ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_dst_regnum[0]~5                                                                                                                                                                                                    ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_dst_regnum[2]~4                                                                                                                                                                                                    ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_dst_regnum[3]~3                                                                                                                                                                                                    ; 4       ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|D_dst_regnum[4]~2                                                                                                                                                                                                    ; 4       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                  ; Location                                                                                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_bht_module:nios_CPU_bht|altsyncram:the_altsyncram|altsyncram_q8g1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; nios_CPU_bht_ram.mif                 ; M9K_X25_Y24_N0                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_data_module:nios_CPU_dc_data|altsyncram:the_altsyncram|altsyncram_bcf1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                 ; M9K_X25_Y15_N0, M9K_X25_Y14_N0                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_tag_module:nios_CPU_dc_tag|altsyncram:the_altsyncram|altsyncram_ktf1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; nios_CPU_dc_tag_ram.mif              ; M9K_X13_Y21_N0                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_dc_victim_module:nios_CPU_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                 ; M9K_X13_Y15_N0                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_data_module:nios_CPU_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                 ; M9K_X25_Y20_N0, M9K_X25_Y21_N0, M9K_X25_Y19_N0, M9K_X25_Y22_N0                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_ic_tag_module:nios_CPU_ic_tag|altsyncram:the_altsyncram|altsyncram_vkg1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; nios_CPU_ic_tag_ram.mif              ; M9K_X25_Y23_N0                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_ocimem:the_nios_CPU_nios2_ocimem|nios_CPU_ociram_sp_ram_module:nios_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_l771:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; nios_CPU_ociram_default_contents.mif ; M9K_X25_Y13_N0                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_a_module:nios_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_qmf1:auto_generated|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios_CPU_rf_ram_a.mif                ; M9K_X25_Y17_N0                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_register_bank_b_module:nios_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_rmf1:auto_generated|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; nios_CPU_rf_ram_b.mif                ; M9K_X25_Y18_N0                                                                                                                                                                                                                                            ; Old data             ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_r:the_nios_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                 ; M9K_X25_Y16_N0                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_jtag_uart:jtag_uart|nios_jtag_uart_scfifo_w:the_nios_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                 ; M9K_X13_Y12_N0                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
; cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_thc1:auto_generated|ALTSYNCRAM                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 2560         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 81920 ; 2560                        ; 32                          ; --                          ; --                          ; 81920               ; 16   ; nios_onchip_memory.hex               ; M9K_X13_Y9_N0, M9K_X25_Y12_N0, M9K_X13_Y8_N0, M9K_X13_Y19_N0, M9K_X13_Y13_N0, M9K_X25_Y10_N0, M9K_X25_Y11_N0, M9K_X13_Y18_N0, M9K_X13_Y16_N0, M9K_X25_Y9_N0, M9K_X25_Y8_N0, M9K_X13_Y17_N0, M9K_X13_Y11_N0, M9K_X13_Y7_N0, M9K_X13_Y10_N0, M9K_X13_Y14_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |de0_cyclone3|cmv_controller:inst2|nios:inst4|nios_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_thc1:auto_generated|ALTSYNCRAM                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_80u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_ao01:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_mult_cell:the_nios_CPU_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_a0u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_av01:auto_generated|mac_mult1               ;                            ; DSPMULT_X18_Y17_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 8,839 / 47,787 ( 18 % ) ;
; C16 interconnects           ; 129 / 1,804 ( 7 % )     ;
; C4 interconnects            ; 5,277 / 31,272 ( 17 % ) ;
; Direct links                ; 1,241 / 47,787 ( 3 % )  ;
; Global clocks               ; 9 / 20 ( 45 % )         ;
; Local interconnects         ; 3,346 / 15,408 ( 22 % ) ;
; R24 interconnects           ; 171 / 1,775 ( 10 % )    ;
; R4 interconnects            ; 6,904 / 41,310 ( 17 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.73) ; Number of LABs  (Total = 468) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 27                            ;
; 2                                           ; 6                             ;
; 3                                           ; 7                             ;
; 4                                           ; 8                             ;
; 5                                           ; 7                             ;
; 6                                           ; 10                            ;
; 7                                           ; 14                            ;
; 8                                           ; 4                             ;
; 9                                           ; 10                            ;
; 10                                          ; 13                            ;
; 11                                          ; 13                            ;
; 12                                          ; 20                            ;
; 13                                          ; 27                            ;
; 14                                          ; 39                            ;
; 15                                          ; 66                            ;
; 16                                          ; 197                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.73) ; Number of LABs  (Total = 468) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 388                           ;
; 1 Clock                            ; 444                           ;
; 1 Clock enable                     ; 244                           ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 68                            ;
; 2 Async. clears                    ; 16                            ;
; 2 Clock enables                    ; 87                            ;
; 2 Clocks                           ; 12                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.54) ; Number of LABs  (Total = 468) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 7                             ;
; 2                                            ; 20                            ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 8                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 11                            ;
; 13                                           ; 4                             ;
; 14                                           ; 6                             ;
; 15                                           ; 11                            ;
; 16                                           ; 8                             ;
; 17                                           ; 8                             ;
; 18                                           ; 20                            ;
; 19                                           ; 16                            ;
; 20                                           ; 29                            ;
; 21                                           ; 34                            ;
; 22                                           ; 27                            ;
; 23                                           ; 26                            ;
; 24                                           ; 40                            ;
; 25                                           ; 32                            ;
; 26                                           ; 34                            ;
; 27                                           ; 19                            ;
; 28                                           ; 29                            ;
; 29                                           ; 11                            ;
; 30                                           ; 16                            ;
; 31                                           ; 2                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.32) ; Number of LABs  (Total = 468) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 32                            ;
; 2                                               ; 14                            ;
; 3                                               ; 20                            ;
; 4                                               ; 31                            ;
; 5                                               ; 29                            ;
; 6                                               ; 37                            ;
; 7                                               ; 45                            ;
; 8                                               ; 46                            ;
; 9                                               ; 50                            ;
; 10                                              ; 37                            ;
; 11                                              ; 23                            ;
; 12                                              ; 21                            ;
; 13                                              ; 20                            ;
; 14                                              ; 12                            ;
; 15                                              ; 10                            ;
; 16                                              ; 22                            ;
; 17                                              ; 7                             ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.35) ; Number of LABs  (Total = 468) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 21                            ;
; 4                                            ; 10                            ;
; 5                                            ; 5                             ;
; 6                                            ; 14                            ;
; 7                                            ; 13                            ;
; 8                                            ; 16                            ;
; 9                                            ; 22                            ;
; 10                                           ; 19                            ;
; 11                                           ; 22                            ;
; 12                                           ; 18                            ;
; 13                                           ; 26                            ;
; 14                                           ; 17                            ;
; 15                                           ; 22                            ;
; 16                                           ; 17                            ;
; 17                                           ; 22                            ;
; 18                                           ; 21                            ;
; 19                                           ; 25                            ;
; 20                                           ; 20                            ;
; 21                                           ; 13                            ;
; 22                                           ; 15                            ;
; 23                                           ; 11                            ;
; 24                                           ; 12                            ;
; 25                                           ; 7                             ;
; 26                                           ; 10                            ;
; 27                                           ; 11                            ;
; 28                                           ; 8                             ;
; 29                                           ; 9                             ;
; 30                                           ; 10                            ;
; 31                                           ; 7                             ;
; 32                                           ; 11                            ;
; 33                                           ; 5                             ;
; 34                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 71           ; 36           ; 71           ; 0            ; 0            ; 75        ; 71           ; 0            ; 75        ; 75        ; 0            ; 55           ; 0            ; 0            ; 22           ; 0            ; 55           ; 22           ; 0            ; 0            ; 0            ; 55           ; 0            ; 0            ; 0            ; 0            ; 0            ; 75        ; 66           ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 39           ; 4            ; 75           ; 75           ; 0         ; 4            ; 75           ; 0         ; 0         ; 75           ; 20           ; 75           ; 75           ; 53           ; 75           ; 20           ; 53           ; 75           ; 75           ; 75           ; 20           ; 75           ; 75           ; 75           ; 75           ; 75           ; 0         ; 9            ; 75           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_CLK_IN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_SPI_IN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_SPI_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_SPI_EN          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_FRAME_REQ       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_CLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_SYS_RES_N       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; UART_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMV_SPI_OUT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CMV_LVDS_OUTCLK     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCTR     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCH09    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCH01    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_CLK(n)     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCLK(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCTR(n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCH09(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CMV_LVDS_OUTCH01(n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP3C16F484C6 for design "de0_cyclone3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -3 degrees (-192 ps) for cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[3] port
Info (15575): None of the inputs fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode are set as the compensated input
    Info (15574): Input "CMV_LVDS_OUTCTR" that is fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "CMV_LVDS_OUTCH09" that is fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "CMV_LVDS_OUTCH01" that is fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "CMV_LVDS_OUTCTR" that is fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "CMV_LVDS_OUTCH09" that is fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
    Info (15574): Input "CMV_LVDS_OUTCH01" that is fed by the compensated output clock of PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode has been set as a compensated input
Info (15535): Implemented PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -90 degrees (-2500 ps) for cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock port
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of -18 degrees (-2500 ps) for cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 5 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "CMV_LVDS_CLK" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CMV_LVDS_CLK(n)"
    Warning (176118): Pin "CMV_LVDS_OUTCLK" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CMV_LVDS_OUTCLK(n)"
    Warning (176118): Pin "CMV_LVDS_OUTCTR" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CMV_LVDS_OUTCTR(n)"
    Warning (176118): Pin "CMV_LVDS_OUTCH09" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CMV_LVDS_OUTCH09(n)"
    Warning (176118): Pin "CMV_LVDS_OUTCH01" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CMV_LVDS_OUTCH01(n)"
Critical Warning (176598): PLL "cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_G21"
Critical Warning (176598): PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_AA12"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'de0_cyclone3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CMV_LVDS_OUTCLK was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|inst|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: inst2|inst_lvds_decoder|inst_altlvds_rx0|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL4E0
Info (176353): Automatically promoted node cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|fast_clock (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|wire_lvds_rx_pll_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|nios_CPU:cpu|nios_CPU_nios2_oci:the_nios_CPU_nios2_oci|nios_CPU_nios2_oci_debug:the_nios_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~0
Info (176353): Automatically promoted node cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|active_rnw~3
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|active_cs_n~0
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_refs[0]
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_refs[2]
        Info (176357): Destination node cmv_controller:inst2|nios:inst4|nios_sdram_controller:sdram_controller|i_refs[1]
Info (176353): Automatically promoted node cmv_controller:inst2|nios:inst4|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Warning (15064): PLL "cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "cmv_controller:inst2|altpll0:inst|altpll:altpll_component|altpll0_altpll:auto_generated|pll1" output port clk[2] feeds output pin "CMV_CLK_IN~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_BYTE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:16
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Warning (15062): PLL "cmv_controller:inst2|lvds_decoder:inst_lvds_decoder|altlvds_rx0:inst_altlvds_rx0|altlvds_rx:ALTLVDS_RX_component|altlvds_rx0_lvds_rx:auto_generated|lvds_rx_pll" in Source Synchronous mode with compensated output clock set to clk[0] is not fully compensated because it does not feed an I/O input register
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/innovlab/workspace/EyeSat_CMOS_Image_Sensor/FPGA_Program/de0_cyclone3/output_files/de0_cyclone3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 155 warnings
    Info: Peak virtual memory: 995 megabytes
    Info: Processing ended: Wed Jun 22 14:07:46 2016
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:00


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/innovlab/workspace/EyeSat_CMOS_Image_Sensor/FPGA_Program/de0_cyclone3/output_files/de0_cyclone3.fit.smsg.


