<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1750662297" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/design_1_wrapper.dcp">
  <File Type="PA-TCL" Name="cpu_top.tcl"/>
  <File Type="REPORTS-TCL" Name="cpu_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="cpu_top.vds"/>
  <File Type="RDS-UTIL" Name="cpu_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="cpu_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="cpu_top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/ALUopcodes.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/ALUopcodes.v"/>
        <Attr Name="ImportTime" Val="1745502742"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/ALU.v"/>
        <Attr Name="ImportTime" Val="1745915006"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/RF.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/RF.v"/>
        <Attr Name="ImportTime" Val="1744370751"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/cache.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/opcodes.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/opcodes.v"/>
        <Attr Name="ImportTime" Val="1745462070"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/control_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/control_unit.v"/>
        <Attr Name="ImportTime" Val="1746547154"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/cpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/cpu.v"/>
        <Attr Name="ImportTime" Val="1746548163"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/datapath.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/datapath.v"/>
        <Attr Name="ImportTime" Val="1746548740"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/datastall_unit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/new/datastall_unit.v"/>
        <Attr Name="ImportTime" Val="1747082455"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab06_verilog_files/memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Assign 6/Assign 6.srcs/sources_1/imports/Lab06_verilog_files/memory.v"/>
        <Attr Name="ImportTime" Val="1745298126"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/cpu_top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="cpu_top"/>
      <Option Name="TopLib" Val="xil_defaultlib"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/new/cpu_top.v"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/cpu.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/cpu.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/design_1_wrapper.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
