# 五级流水线



## 流水线模块

1）IF：取指令。

2）DEC：指令译码，读寄存器堆。

3）EX：执行或计算地址。

4）MEM：数据存储器访问。

5）WB：写回。

## 数据冒险

1）算数指令之间的相关性：

例如：

```
sub		$2,  $1,$3
and		$12, $2,$5
or		$13, $2,$5
```

and和or中的操作数$2均依赖sub指令

解决办法：添加旁路

```scala
dec_op1_data := MuxCase(rf_rs1_data, Array(
	((io.ctl.op1_sel === OP1_IMZ)) -> imm_z,
    ((io.ctl.op1_sel === OP1_PC)) -> dec_reg_pc,
    ((exe_reg_wbaddr === dec_rs1_addr) && (dec_rs1_addr =/= 0.U) && exe_reg_ctrl_rf_wen) -> exe_alu_out,
    ((mem_reg_wbaddr === dec_rs1_addr) && (dec_rs1_addr =/= 0.U) && mem_reg_ctrl_rf_wen) -> mem_wbdata,
    ((wb_reg_wbaddr  === dec_rs1_addr) && (dec_rs1_addr =/= 0.U) &&  wb_reg_ctrl_rf_wen) -> wb_reg_wbdata
    ))
```

2）装载指令后跟着一个需要读取其结果的指令

例如：

```
lw		$2,  20($1)
and		$4, $2,$5
```

解决办法：增加冒险检测单元，并添加空指令阻塞流水。其中保持PC寄存器与IF/DEC寄存器不变，使得IF与DEC阶段仍进行与上一时钟周期相同的操作。将EX阶段执行的指令设为空指令，从EX开始的流水线后半部分将空转，使得执行的指令不产生任何效果。

冒险检测单元：

```scala
stall := ((exe_inst_is_load) && (exe_reg_wbaddr === dec_rs1_addr) && (exe_reg_wbaddr =/= 0.U) && dec_rs1_oen) ||
         ((exe_inst_is_load) && (exe_reg_wbaddr === dec_rs2_addr) && (exe_reg_wbaddr =/= 0.U) && dec_rs2_oen)
```

阻塞流水：

```scala
when (io.ctl.dec_stall) {
	// (kill exe stage)
    // insert NOP (bubble) into Execute stage on front-end stall (e.g., hazard clearing)
    exe_reg_valid         := false.B
    exe_reg_inst          := BUBBLE
    exe_reg_wbaddr        := 0.U
    exe_reg_ctrl_rf_wen   := false.B
    exe_reg_ctrl_mem_val  := false.B
    exe_reg_ctrl_mem_fcn  := M_X
    exe_reg_ctrl_csr_cmd  := CSR.N
    exe_reg_ctrl_br_type  := BR_N
}
```

## 控制冒险

分支决策需要计算分支目标地址和判断分支条件，需要在EXE阶段才能得到结果。因此可以阻塞两个周期使得这些结果计算好之后再进行跳转。

## 参考资料

riscv-sodor 5stage

《计算机组成与设计 软件硬件接口》