<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(550,150)" to="(550,190)"/>
    <wire from="(190,280)" to="(250,280)"/>
    <wire from="(650,200)" to="(710,200)"/>
    <wire from="(220,250)" to="(250,250)"/>
    <wire from="(550,220)" to="(550,270)"/>
    <wire from="(410,170)" to="(470,170)"/>
    <wire from="(220,130)" to="(220,250)"/>
    <wire from="(190,180)" to="(190,280)"/>
    <wire from="(190,180)" to="(240,180)"/>
    <wire from="(320,270)" to="(470,270)"/>
    <wire from="(320,150)" to="(470,150)"/>
    <wire from="(410,70)" to="(410,170)"/>
    <wire from="(550,220)" to="(600,220)"/>
    <wire from="(520,270)" to="(550,270)"/>
    <wire from="(190,130)" to="(220,130)"/>
    <wire from="(190,100)" to="(190,130)"/>
    <wire from="(520,150)" to="(550,150)"/>
    <wire from="(220,130)" to="(260,130)"/>
    <wire from="(240,170)" to="(240,180)"/>
    <wire from="(410,280)" to="(420,280)"/>
    <wire from="(550,190)" to="(600,190)"/>
    <wire from="(150,180)" to="(190,180)"/>
    <wire from="(390,70)" to="(410,70)"/>
    <wire from="(160,100)" to="(190,100)"/>
    <wire from="(240,170)" to="(260,170)"/>
    <wire from="(450,280)" to="(470,280)"/>
    <wire from="(410,170)" to="(410,280)"/>
    <comp lib="0" loc="(390,70)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(145,35)" name="Text">
      <a name="text" val="EXTRA  06 APENAS NO LOGISIM"/>
    </comp>
    <comp lib="1" loc="(520,150)" name="AND Gate"/>
    <comp lib="1" loc="(320,270)" name="XNOR Gate"/>
    <comp lib="0" loc="(710,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(160,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(650,200)" name="OR Gate"/>
    <comp lib="1" loc="(520,270)" name="AND Gate"/>
    <comp lib="0" loc="(150,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(320,150)" name="XOR Gate"/>
    <comp lib="1" loc="(450,280)" name="NOT Gate"/>
  </circuit>
</project>
