200       %4.5000llM                    LOAD REGS[4], 5000            
210       %0.13200llM                   LOAD REGS[0], 13200           
221       %337C                         CALL REGS[-1], 337            
226       %0.0llM                       LOAD REGS[0], 0               
233       %500C                         CALL REGS[-1], 500            
238       %1262C                        CALL REGS[-1], 1262           
244       %0653.0C                      CEZ REGS[0], 653              
252       RET

253       %1.0llM                       LOAD REGS[1], 0               
260       RET

261       %3.0lM                        LOAD REGS[3], REGS[0]         
267       %3.2lN                        MOD REGS[3], REGS[2]          
273       %0253.3C                      CEZ REGS[3], 253              
281       %2.1llS                       ADD REGS[2], 1                
288       %3.2lM                        LOAD REGS[3], REGS[2]         
294       %3.3lX                        MULT REGS[3], REGS[3]         
300       %3.0lO                        SUB REGS[3], REGS[0]          
306       %3.1llO                       SUB REGS[3], 1                
313       %-261.3C                      CLZ REGS[3], 261              
321       RET

322       %+4.0lM                       LOAD MEM[REGS[4]], REGS[0]    
329       %4.2llS                       ADD REGS[4], 2                
336       RET

337       %1.1llM                       LOAD REGS[1], 1               
344       %2.2llM                       LOAD REGS[2], 2               
351       %261C                         CALL REGS[-1], 261            
356       %+322.1C                      CGZ REGS[1], 322              
364       %0.1llS                       ADD REGS[0], 1                
371       %1.13600llM                   LOAD REGS[1], 13600           
382       %1.0lO                        SUB REGS[1], REGS[0]          
388       %+337.1C                      CGZ REGS[1], 337              
396       RET

397       %0.0llM                       LOAD REGS[0], 0               
404       RET

405       %0.2llV                       DIV REGS[0], 2                
412       RET

413       %0.3llX                       MULT REGS[0], 3               
420       %0.1llS                       ADD REGS[0], 1                
427       RET

428       %1.0lM                        LOAD REGS[1], REGS[0]         
434       %1.2llN                       MOD REGS[1], 2                
441       %0405.1C                      CEZ REGS[1], 405              
449       %+413.1C                      CGZ REGS[1], 413              
457       %470C                         CALL REGS[-1], 470            
462       %0.1llS                       ADD REGS[0], 1                
469       RET

470       %1.0lM                        LOAD REGS[1], REGS[0]         
476       %1.1llO                       SUB REGS[1], 1                
483       %0397.1C                      CEZ REGS[1], 397              
491       %+428.1C                      CGZ REGS[1], 428              
499       RET

500       %2.0lM                        LOAD REGS[2], REGS[0]         
506       %2.4096llS                    ADD REGS[2], 4096             
516       %4.2hM                        LOAD REGS[4], MEM[REGS[2]]    
522       %4.255llI                     AND REGS[4], 255              
531       %+540.4C                      CGZ REGS[4], 540              
539       RET

540       %2.0lM                        LOAD REGS[2], REGS[0]         
546       %2.2llX                       MULT REGS[2], 2               
553       %2.5000llS                    ADD REGS[2], 5000             
563       %2.2hM                        LOAD REGS[2], MEM[REGS[2]]    
569       %2.255llI                     AND REGS[2], 255              
578       %4.2lE                        XOR REGS[4], REGS[2]          
584       %0.1llS                       ADD REGS[0], 1                
591       %2.0lM                        LOAD REGS[2], REGS[0]         
597       %470C                         CALL REGS[-1], 470            
602       %4.0lS                        ADD REGS[4], REGS[0]          
608       %4.255llI                     AND REGS[4], 255              
617       %0.2lM                        LOAD REGS[0], REGS[2]         
623       %2.1llO                       SUB REGS[2], 1                
630       %2.4500llS                    ADD REGS[2], 4500             
640       %+2.4lM                       LOAD MEM[REGS[2]], REGS[4]    
647       %500C                         CALL REGS[-1], 500            
652       RET

653       %0.123456789llM               LOAD REGS[0], 123456789       
668       %1.0llM                       LOAD REGS[1], 0               
675       %1.4096llS                    ADD REGS[1], 4096             
685       %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
691       %0.1lE                        XOR REGS[0], REGS[1]          
697       %2.0llM                       LOAD REGS[2], 0               
704       %2.846786818llS               ADD REGS[2], 846786818        
719       %2.0lE                        XOR REGS[2], REGS[0]          
725       %1.0llM                       LOAD REGS[1], 0               
732       %1.6144llS                    ADD REGS[1], 6144             
742       %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
749       %1.4llM                       LOAD REGS[1], 4               
756       %1.4096llS                    ADD REGS[1], 4096             
766       %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
772       %0.1lE                        XOR REGS[0], REGS[1]          
778       %2.0llM                       LOAD REGS[2], 0               
785       %2.1443538759llS              ADD REGS[2], 1443538759       
801       %2.0lE                        XOR REGS[2], REGS[0]          
807       %1.4llM                       LOAD REGS[1], 4               
814       %1.6144llS                    ADD REGS[1], 6144             
824       %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
831       %1.8llM                       LOAD REGS[1], 8               
838       %1.4096llS                    ADD REGS[1], 4096             
848       %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
854       %0.1lE                        XOR REGS[0], REGS[1]          
860       %2.0llM                       LOAD REGS[2], 0               
867       %2.1047515510llS              ADD REGS[2], 1047515510       
883       %2.0lE                        XOR REGS[2], REGS[0]          
889       %1.8llM                       LOAD REGS[1], 8               
896       %1.6144llS                    ADD REGS[1], 6144             
906       %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
913       %1.12llM                      LOAD REGS[1], 12              
921       %1.4096llS                    ADD REGS[1], 4096             
931       %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
937       %0.1lE                        XOR REGS[0], REGS[1]          
943       %2.0llM                       LOAD REGS[2], 0               
950       %2.359499514llS               ADD REGS[2], 359499514        
965       %2.1724461856llS              ADD REGS[2], 1724461856       
981       %2.0lE                        XOR REGS[2], REGS[0]          
987       %1.12llM                      LOAD REGS[1], 12              
995       %1.6144llS                    ADD REGS[1], 6144             
1005      %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
1012      %1.16llM                      LOAD REGS[1], 16              
1020      %1.4096llS                    ADD REGS[1], 4096             
1030      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1036      %0.1lE                        XOR REGS[0], REGS[1]          
1042      %2.0llM                       LOAD REGS[2], 0               
1049      %2.241024035llS               ADD REGS[2], 241024035        
1064      %2.0lE                        XOR REGS[2], REGS[0]          
1070      %1.16llM                      LOAD REGS[1], 16              
1078      %1.6144llS                    ADD REGS[1], 6144             
1088      %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
1095      %1.20llM                      LOAD REGS[1], 20              
1103      %1.4096llS                    ADD REGS[1], 4096             
1113      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1119      %0.1lE                        XOR REGS[0], REGS[1]          
1125      %2.0llM                       LOAD REGS[2], 0               
1132      %2.222267724llS               ADD REGS[2], 222267724        
1147      %2.0lE                        XOR REGS[2], REGS[0]          
1153      %1.20llM                      LOAD REGS[1], 20              
1161      %1.6144llS                    ADD REGS[1], 6144             
1171      %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
1178      %1.24llM                      LOAD REGS[1], 24              
1186      %1.4096llS                    ADD REGS[1], 4096             
1196      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1202      %0.1lE                        XOR REGS[0], REGS[1]          
1208      %2.0llM                       LOAD REGS[2], 0               
1215      %2.844096018llS               ADD REGS[2], 844096018        
1230      %2.0lE                        XOR REGS[2], REGS[0]          
1236      %1.24llM                      LOAD REGS[1], 24              
1244      %1.6144llS                    ADD REGS[1], 6144             
1254      %+1.2lM                       LOAD MEM[REGS[1]], REGS[2]    
1261      RET

1262      %0.0llM                       LOAD REGS[0], 0               
1269      %1.0llM                       LOAD REGS[1], 0               
1276      %1.4500llS                    ADD REGS[1], 4500             
1286      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1292      %2.0llM                       LOAD REGS[2], 0               
1299      %2.1374542625llS              ADD REGS[2], 1374542625       
1315      %2.1686915720llS              ADD REGS[2], 1686915720       
1331      %2.1129686860llS              ADD REGS[2], 1129686860       
1347      %1.2lE                        XOR REGS[1], REGS[2]          
1353      %0.1lU                        OR REGS[0], REGS[1]           
1359      %1.4llM                       LOAD REGS[1], 4               
1366      %1.4500llS                    ADD REGS[1], 4500             
1376      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1382      %2.0llM                       LOAD REGS[2], 0               
1389      %2.842217029llS               ADD REGS[2], 842217029        
1404      %2.1483902564llS              ADD REGS[2], 1483902564       
1420      %1.2lE                        XOR REGS[1], REGS[2]          
1426      %0.1lU                        OR REGS[0], REGS[1]           
1432      %1.8llM                       LOAD REGS[1], 8               
1439      %1.4500llS                    ADD REGS[1], 4500             
1449      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1455      %2.0llM                       LOAD REGS[2], 0               
1462      %2.1868013731llS              ADD REGS[2], 1868013731       
1478      %1.2lE                        XOR REGS[1], REGS[2]          
1484      %0.1lU                        OR REGS[0], REGS[1]           
1490      %1.12llM                      LOAD REGS[1], 12              
1498      %1.4500llS                    ADD REGS[1], 4500             
1508      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1514      %2.0llM                       LOAD REGS[2], 0               
1521      %2.584694732llS               ADD REGS[2], 584694732        
1536      %2.1453312700llS              ADD REGS[2], 1453312700       
1552      %1.2lE                        XOR REGS[1], REGS[2]          
1558      %0.1lU                        OR REGS[0], REGS[1]           
1564      %1.16llM                      LOAD REGS[1], 16              
1572      %1.4500llS                    ADD REGS[1], 4500             
1582      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1588      %2.0llM                       LOAD REGS[2], 0               
1595      %2.223548744llS               ADD REGS[2], 223548744        
1610      %1.2lE                        XOR REGS[1], REGS[2]          
1616      %0.1lU                        OR REGS[0], REGS[1]           
1622      %1.20llM                      LOAD REGS[1], 20              
1630      %1.4500llS                    ADD REGS[1], 4500             
1640      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1646      %2.0llM                       LOAD REGS[2], 0               
1653      %2.1958883726llS              ADD REGS[2], 1958883726       
1669      %2.1916008099llS              ADD REGS[2], 1916008099       
1685      %1.2lE                        XOR REGS[1], REGS[2]          
1691      %0.1lU                        OR REGS[0], REGS[1]           
1697      %1.24llM                      LOAD REGS[1], 24              
1705      %1.4500llS                    ADD REGS[1], 4500             
1715      %1.1hM                        LOAD REGS[1], MEM[REGS[1]]    
1721      %2.0llM                       LOAD REGS[2], 0               
1728      %2.1829937605llS              ADD REGS[2], 1829937605       
1744      %2.1815356086llS              ADD REGS[2], 1815356086       
1760      %2.253836698llS               ADD REGS[2], 253836698        
1775      %1.2lE                        XOR REGS[1], REGS[2]          
1781      %0.1lU                        OR REGS[0], REGS[1]           
1787      RET
