files = [
	"analogue.vhdl", "analogue.ucf", "clock_divider.vhdl"
]

