Fitter report for Type
Fri Dec 25 19:35:53 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Dec 25 19:35:53 2020       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; Type                                        ;
; Top-level Entity Name           ; Type                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 6,094 / 41,910 ( 15 % )                     ;
; Total registers                 ; 3531                                        ;
; Total pins                      ; 168 / 499 ( 34 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 88,636 / 5,662,720 ( 2 % )                  ;
; Total RAM Blocks                ; 14 / 553 ( 3 % )                            ;
; Total DSP Blocks                ; 1 / 112 ( < 1 % )                           ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 1 / 15 ( 7 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.0%      ;
;     Processor 3            ;   8.8%      ;
;     Processor 4            ;   8.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                      ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                    ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                     ;                  ;                       ;
; CLOCK2_50~inputCLKENA0                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                     ;                  ;                       ;
; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[0]                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[0]~DUPLICATE ;                  ;                       ;
; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[2]                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[2]~DUPLICATE ;                  ;                       ;
; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[3]                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE ;                  ;                       ;
; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[5]                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[5]~DUPLICATE ;                  ;                       ;
; I2C_Audio_Config:myconfig|cmd_count[2]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_Audio_Config:myconfig|cmd_count[2]~DUPLICATE                    ;                  ;                       ;
; I2S_Audio:myaudio|lr_counter[2]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2S_Audio:myaudio|lr_counter[2]~DUPLICATE                           ;                  ;                       ;
; I2S_Audio:myaudio|lr_counter[7]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2S_Audio:myaudio|lr_counter[7]~DUPLICATE                           ;                  ;                       ;
; Sin_Generator:sin_wave|freq_counter[7]                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sin_Generator:sin_wave|freq_counter[7]~DUPLICATE                    ;                  ;                       ;
; Sin_Generator:sin_wave|freq_counter[11]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sin_Generator:sin_wave|freq_counter[11]~DUPLICATE                   ;                  ;                       ;
; Sin_Generator:sin_wave|freq_counter[12]                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sin_Generator:sin_wave|freq_counter[12]~DUPLICATE                   ;                  ;                       ;
; bgm:bm|clk_bgm_cnt[22]                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm:bm|clk_bgm_cnt[22]~DUPLICATE                                    ;                  ;                       ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[1]                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm:bm|clkgen:my_i2c_clk|clkcount[1]~DUPLICATE                      ;                  ;                       ;
; bgm:bm|volume[5]                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm:bm|volume[5]~DUPLICATE                                          ;                  ;                       ;
; bgm_cnt[6]                                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[6]~DUPLICATE                                                ;                  ;                       ;
; bgm_cnt[10]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[10]~DUPLICATE                                               ;                  ;                       ;
; bgm_cnt[11]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[11]~DUPLICATE                                               ;                  ;                       ;
; bgm_cnt[12]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[12]~DUPLICATE                                               ;                  ;                       ;
; bgm_cnt[14]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[14]~DUPLICATE                                               ;                  ;                       ;
; bgm_cnt[15]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[15]~DUPLICATE                                               ;                  ;                       ;
; bgm_cnt[17]                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; bgm_cnt[17]~DUPLICATE                                               ;                  ;                       ;
; keyboard:k|ps2_keyboard:k1|count[0]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:k|ps2_keyboard:k1|count[0]~DUPLICATE                       ;                  ;                       ;
; keyboard:k|ps2_keyboard:k1|count[1]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:k|ps2_keyboard:k1|count[1]~DUPLICATE                       ;                  ;                       ;
; keyboard:k|ps2_keyboard:k1|count[2]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:k|ps2_keyboard:k1|count[2]~DUPLICATE                       ;                  ;                       ;
; keyboard:k|ps2_keyboard:k1|count[3]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:k|ps2_keyboard:k1|count[3]~DUPLICATE                       ;                  ;                       ;
; keyboard:k|ps2_keyboard:k1|r_ptr[1]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:k|ps2_keyboard:k1|r_ptr[1]~DUPLICATE                       ;                  ;                       ;
; keyboard:k|q[0]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; keyboard:k|q[0]~DUPLICATE                                           ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randchar|num[2]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randchar|num[2]~DUPLICATE             ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randchar|num[3]                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randchar|num[3]~DUPLICATE             ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randchar|out_num[2]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randchar|out_num[2]~DUPLICATE         ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randchar|out_num[5]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randchar|out_num[5]~DUPLICATE         ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randcolor|num[4]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randcolor|num[4]~DUPLICATE            ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randcolor|num[7]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randcolor|num[7]~DUPLICATE            ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randloc|num[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randloc|num[1]~DUPLICATE              ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randloc|num[2]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randloc|num[2]~DUPLICATE              ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randloc|num[4]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randloc|num[4]~DUPLICATE              ;                  ;                       ;
; memory:ctrl_memory|Random:gen_randloc|num[6]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|Random:gen_randloc|num[6]~DUPLICATE              ;                  ;                       ;
; memory:ctrl_memory|charloc[0][11]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[0][11]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[8][7]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[8][7]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|charloc[9][4]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[9][4]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|charloc[30][1]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[30][1]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[54][10]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[54][10]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[67][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[67][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[68][3]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[68][3]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[68][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[68][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[68][11]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[68][11]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[81][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[81][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[82][4]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[82][4]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[84][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[84][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[89][9]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[89][9]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[91][9]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[91][9]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[93][10]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[93][10]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[94][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[94][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[96][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[96][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charloc[99][10]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[99][10]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[100][9]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[100][9]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[103][0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[103][0]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[110][8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[110][8]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charloc[127][10]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charloc[127][10]~DUPLICATE                       ;                  ;                       ;
; memory:ctrl_memory|charset[2][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[2][6]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|charset[5][0]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[5][0]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|charset[6][6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[6][6]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|charset[13][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[13][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[16][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[16][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[22][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[22][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[24][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[24][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[26][1]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[26][1]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[27][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[27][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[28][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[28][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[32][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[32][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[36][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[36][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[40][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[40][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[42][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[42][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[47][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[47][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[48][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[48][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[55][0]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[55][0]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[58][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[58][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[59][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[59][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[62][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[62][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[64][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[64][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[65][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[65][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[66][0]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[66][0]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[67][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[67][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[68][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[68][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[70][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[70][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[71][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[71][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[72][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[72][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[73][4]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[73][4]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[73][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[73][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[74][2]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[74][2]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[74][5]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[74][5]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[75][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[75][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[76][2]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[76][2]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[76][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[76][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[77][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[77][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[81][3]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[81][3]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[84][9]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[84][9]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[87][2]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[87][2]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[87][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[87][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[88][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[88][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[89][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[89][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[89][8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[89][8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[93][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[93][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[94][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[94][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[95][6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[95][6]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[96][2]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[96][2]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[97][3]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[97][3]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|charset[100][4]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[100][4]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[100][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[100][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[106][0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[106][0]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[106][3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[106][3]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[108][8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[108][8]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[110][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[110][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[110][8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[110][8]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[111][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[111][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[112][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[112][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[114][0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[114][0]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[117][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[117][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[117][9]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[117][9]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[119][4]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[119][4]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[120][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[120][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[122][6]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[122][6]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[124][8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[124][8]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[125][0]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[125][0]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|charset[125][8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|charset[125][8]~DUPLICATE                        ;                  ;                       ;
; memory:ctrl_memory|cur_idx[2]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|cur_idx[2]~DUPLICATE                             ;                  ;                       ;
; memory:ctrl_memory|fall_cnt[0]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|fall_cnt[0]~DUPLICATE                            ;                  ;                       ;
; memory:ctrl_memory|hit_score[0]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|hit_score[0]~DUPLICATE                           ;                  ;                       ;
; memory:ctrl_memory|kb_cnt[2]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|kb_cnt[2]~DUPLICATE                              ;                  ;                       ;
; memory:ctrl_memory|kb_cnt[3]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|kb_cnt[3]~DUPLICATE                              ;                  ;                       ;
; memory:ctrl_memory|level[0]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|level[0]~DUPLICATE                               ;                  ;                       ;
; memory:ctrl_memory|level[2]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|level[2]~DUPLICATE                               ;                  ;                       ;
; memory:ctrl_memory|light_cnt[11]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_cnt[11]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|light_cnt[13]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_cnt[13]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|light_cnt[16]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_cnt[16]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|light_cnt[21]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_cnt[21]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|light_cnt[22]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_cnt[22]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|light_cnt[26]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_cnt[26]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|light_idx[5]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_idx[5]~DUPLICATE                           ;                  ;                       ;
; memory:ctrl_memory|light_idx[7]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|light_idx[7]~DUPLICATE                           ;                  ;                       ;
; memory:ctrl_memory|miss_score[1]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|miss_score[1]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|miss_score[7]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|miss_score[7]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|miss_score[8]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|miss_score[8]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[1]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[1]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[5]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[5]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[6]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[6]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[8]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[8]~DUPLICATE                          ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[11]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[11]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[13]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[13]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[15]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[15]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[16]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[16]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[20]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[20]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[21]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[21]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[23]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[23]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[25]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[25]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|modify_cnt[26]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|modify_cnt[26]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|update_cnt2[2]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|update_cnt2[2]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|update_cnt2[5]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|update_cnt2[5]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|update_cnt2[8]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|update_cnt2[8]~DUPLICATE                         ;                  ;                       ;
; memory:ctrl_memory|update_cnt[0]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; memory:ctrl_memory|update_cnt[0]~DUPLICATE                          ;                  ;                       ;
; vga_ctrl:my_ctrl|x_cnt[4]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctrl:my_ctrl|x_cnt[4]~DUPLICATE                                 ;                  ;                       ;
; vga_ctrl:my_ctrl|x_cnt[7]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctrl:my_ctrl|x_cnt[7]~DUPLICATE                                 ;                  ;                       ;
; vga_ctrl:my_ctrl|x_cnt[9]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctrl:my_ctrl|x_cnt[9]~DUPLICATE                                 ;                  ;                       ;
; vga_ctrl:my_ctrl|y_cnt[2]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctrl:my_ctrl|y_cnt[2]~DUPLICATE                                 ;                  ;                       ;
; vga_ctrl:my_ctrl|y_cnt[3]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctrl:my_ctrl|y_cnt[3]~DUPLICATE                                 ;                  ;                       ;
; vga_ctrl:my_ctrl|y_cnt[6]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga_ctrl:my_ctrl|y_cnt[6]~DUPLICATE                                 ;                  ;                       ;
+-------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12436 ) ; 0.00 % ( 0 / 12436 )       ; 0.00 % ( 0 / 12436 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12436 ) ; 0.00 % ( 0 / 12436 )       ; 0.00 % ( 0 / 12436 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12426 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Yongp/Desktop/Type2.0/Type.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,094 / 41,910        ; 15 %  ;
; ALMs needed [=A-B+C]                                        ; 6,094                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,399 / 41,910        ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,051                 ;       ;
;         [b] ALMs used for LUT logic                         ; 4,716                 ;       ;
;         [c] ALMs used for registers                         ; 632                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 399 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 94 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ;       ;
;         [c] Due to LAB input limits                         ; 87                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 865 / 4,191           ; 21 %  ;
;     -- Logic LABs                                           ; 865                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,664                 ;       ;
;     -- 7 input functions                                    ; 262                   ;       ;
;     -- 6 input functions                                    ; 3,450                 ;       ;
;     -- 5 input functions                                    ; 1,520                 ;       ;
;     -- 4 input functions                                    ; 985                   ;       ;
;     -- <=3 input functions                                  ; 2,447                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,071                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,531                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,366 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 165 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,366                 ;       ;
;         -- Routing optimization registers                   ; 165                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 168 / 499             ; 34 %  ;
;     -- Clock pins                                           ; 5 / 11                ; 45 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 14 / 553              ; 3 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 88,636 / 5,662,720    ; 2 %   ;
; Total block memory implementation bits                      ; 143,360 / 5,662,720   ; 3 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 112               ; < 1 % ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.3% / 5.6% / 4.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 35.2% / 36.1% / 32.2% ;       ;
; Maximum fan-out                                             ; 2941                  ;       ;
; Highest non-global fan-out                                  ; 2941                  ;       ;
; Total fan-out                                               ; 54482                 ;       ;
; Average fan-out                                             ; 3.99                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6094 / 41910 ( 15 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6094                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6399 / 41910 ( 15 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1051                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 4716                  ; 0                              ;
;         [c] ALMs used for registers                         ; 632                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 399 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 94 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 87                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 865 / 4191 ( 21 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 865                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 8664                  ; 0                              ;
;     -- 7 input functions                                    ; 262                   ; 0                              ;
;     -- 6 input functions                                    ; 3450                  ; 0                              ;
;     -- 5 input functions                                    ; 1520                  ; 0                              ;
;     -- 4 input functions                                    ; 985                   ; 0                              ;
;     -- <=3 input functions                                  ; 2447                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1071                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3366 / 83820 ( 4 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 165 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3366                  ; 0                              ;
;         -- Routing optimization registers                   ; 165                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 166                   ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 88636                 ; 0                              ;
; Total block memory implementation bits                      ; 143360                ; 0                              ;
; M10K block                                                  ; 14 / 553 ( 2 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 1 / 112 ( < 1 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 413                   ; 1                              ;
;     -- Registered Input Connections                         ; 389                   ; 0                              ;
;     -- Output Connections                                   ; 25                    ; 389                            ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 54838                 ; 425                            ;
;     -- Registered Connections                               ; 25065                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 48                    ; 390                            ;
;     -- hard_block:auto_generated_inst                       ; 390                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 32                    ; 2                              ;
;     -- Output Ports                                         ; 112                   ; 3                              ;
;     -- Bidir Ports                                          ; 24                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT   ; V23   ; 5A       ; 89           ; 15           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50  ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 381                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50  ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50  ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD   ; W20   ; 5A       ; 89           ; 6            ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]     ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]     ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]     ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]     ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]      ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 40                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]      ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]      ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]      ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]      ; W25   ; 5B       ; 89           ; 20           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]      ; V25   ; 5B       ; 89           ; 20           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]      ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]      ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]      ; AC29  ; 5B       ; 89           ; 20           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]      ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27   ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_HS      ; AH28  ; 5A       ; 89           ; 4            ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_VS      ; AG28  ; 5A       ; 89           ; 13           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST    ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_DIN       ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK      ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT    ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AD21  ; 4A       ; 82           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AE23  ; 4A       ; 78           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF23  ; 4A       ; 74           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AB21  ; 4A       ; 88           ; 0            ; 18           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD      ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N    ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK       ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                             ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------+
; AUD_ADCLRCK   ; AH29  ; 5A       ; 89           ; 6            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; AUD_BCLK      ; AF30  ; 5A       ; 89           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; AUD_DACLRCK   ; AG30  ; 5A       ; 89           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[0]    ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[10]   ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[11]   ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[12]   ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[13]   ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[14]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[15]   ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[1]    ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[2]    ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[3]    ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[4]    ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[5]    ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[6]    ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[7]    ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[8]    ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; DRAM_DQ[9]    ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; FPGA_I2C_SDAT ; Y23   ; 5A       ; 89           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_Audio_Config:myconfig|I2C_Controller:u0|SDO ;
; PS2_CLK       ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; PS2_CLK2      ; AC25  ; 5A       ; 89           ; 4            ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; PS2_DAT       ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 11                    ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
; PS2_DAT2      ; AB26  ; 5A       ; 89           ; 9            ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 44 / 48 ( 92 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 80 / 80 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 11 / 16 ( 69 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )    ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDR[0]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; VGA_BLANK_N   ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; TD_RESET_N    ; Missing drive strength and slew rate ;
; VGA_SYNC_N    ; Missing drive strength and slew rate ;
; ADC_CONVST    ; Missing drive strength and slew rate ;
; ADC_DIN       ; Missing drive strength and slew rate ;
; ADC_SCLK      ; Missing drive strength and slew rate ;
; IRDA_TXD      ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+
; audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                  ; Fractional PLL             ;
;     -- PLL Location                                                                                              ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                   ; Global Clock               ;
;     -- PLL Bandwidth                                                                                             ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                   ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                 ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                         ; 405.504 MHz                ;
;     -- PLL Operation Mode                                                                                        ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                         ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                         ; 98.642676 MHz              ;
;     -- PLL Enable                                                                                                ; On                         ;
;     -- PLL Fractional Division                                                                                   ; 472790000 / 4294967296     ;
;     -- M Counter                                                                                                 ; 8                          ;
;     -- N Counter                                                                                                 ; 1                          ;
;     -- PLL Refclk Select                                                                                         ;                            ;
;             -- PLL Refclk Select Location                                                                        ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                   ; N/A                        ;
;             -- CORECLKIN source                                                                                  ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                 ; N/A                        ;
;             -- RXIQCLKIN source                                                                                  ; N/A                        ;
;             -- CLKIN(0) source                                                                                   ; CLOCK2_50~input            ;
;             -- CLKIN(1) source                                                                                   ; N/A                        ;
;             -- CLKIN(2) source                                                                                   ; N/A                        ;
;             -- CLKIN(3) source                                                                                   ; N/A                        ;
;     -- PLL Output Counter                                                                                        ;                            ;
;         -- audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                            ; 18.432 MHz                 ;
;             -- Output Clock Location                                                                             ; PLLOUTPUTCOUNTER_X89_Y2_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                            ; Off                        ;
;             -- Duty Cycle                                                                                        ; 50.0000                    ;
;             -- Phase Shift                                                                                       ; 0.000000 degrees           ;
;             -- C Counter                                                                                         ; 22                         ;
;             -- C Counter PH Mux PRST                                                                             ; 0                          ;
;             -- C Counter PRST                                                                                    ; 1                          ;
;                                                                                                                  ;                            ;
+------------------------------------------------------------------------------------------------------------------+----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                           ; Entity Name         ; Library Name ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |Type                                        ; 6093.5 (24.5)        ; 6399.0 (24.7)                    ; 399.0 (0.2)                                       ; 93.5 (0.0)                       ; 0.0 (0.0)            ; 8664 (44)           ; 3531 (40)                 ; 0 (0)         ; 88636             ; 14    ; 1          ; 168  ; 0            ; |Type                                                                                                                                         ; Type                ; work         ;
;    |I2C_Audio_Config:myconfig|               ; 35.4 (18.0)          ; 39.8 (18.1)                      ; 4.4 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (37)             ; 47 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|I2C_Audio_Config:myconfig                                                                                                               ; I2C_Audio_Config    ; work         ;
;       |I2C_Controller:u0|                    ; 17.4 (17.4)          ; 21.6 (21.6)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|I2C_Audio_Config:myconfig|I2C_Controller:u0                                                                                             ; I2C_Controller      ; work         ;
;    |I2S_Audio:myaudio|                       ; 16.5 (16.5)          ; 18.0 (18.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|I2S_Audio:myaudio                                                                                                                       ; I2S_Audio           ; work         ;
;    |Sin_Generator:sin_wave|                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 19 (19)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Type|Sin_Generator:sin_wave                                                                                                                  ; Sin_Generator       ; work         ;
;       |altsyncram:sintable_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Type|Sin_Generator:sin_wave|altsyncram:sintable_rtl_0                                                                                        ; altsyncram          ; work         ;
;          |altsyncram_jta1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Type|Sin_Generator:sin_wave|altsyncram:sintable_rtl_0|altsyncram_jta1:auto_generated                                                         ; altsyncram_jta1     ; work         ;
;    |audio_clk:u1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|audio_clk:u1                                                                                                                            ; audio_clk           ; work         ;
;       |audio_clk_0002:audio_clk_inst|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|audio_clk:u1|audio_clk_0002:audio_clk_inst                                                                                              ; audio_clk_0002      ; work         ;
;          |altera_pll:altera_pll_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i                                                                      ; altera_pll          ; work         ;
;    |bgm:bm|                                  ; 76.7 (54.3)          ; 75.2 (53.1)                      ; 1.5 (1.0)                                         ; 3.0 (2.2)                        ; 0.0 (0.0)            ; 129 (90)            ; 101 (67)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|bgm:bm                                                                                                                                  ; bgm                 ; work         ;
;       |clkgen:my_i2c_clk|                    ; 22.4 (22.4)          ; 22.2 (22.2)                      ; 0.5 (0.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 39 (39)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|bgm:bm|clkgen:my_i2c_clk                                                                                                                ; clkgen              ; work         ;
;    |clkgen:my_i2c_clk|                       ; 25.2 (25.2)          ; 24.0 (24.0)                      ; 0.3 (0.3)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 42 (42)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|clkgen:my_i2c_clk                                                                                                                       ; clkgen              ; work         ;
;    |clkgen:my_vgaclk|                        ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|clkgen:my_vgaclk                                                                                                                        ; clkgen              ; work         ;
;    |decode_hex:h0|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|decode_hex:h0                                                                                                                           ; decode_hex          ; work         ;
;    |decode_hex:h1|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|decode_hex:h1                                                                                                                           ; decode_hex          ; work         ;
;    |decode_hex:h4|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|decode_hex:h4                                                                                                                           ; decode_hex          ; work         ;
;    |decode_hex:h5|                           ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|decode_hex:h5                                                                                                                           ; decode_hex          ; work         ;
;    |keyboard:k|                              ; 80.0 (8.7)           ; 97.5 (9.2)                       ; 17.5 (0.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (15)            ; 103 (10)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|keyboard:k                                                                                                                              ; keyboard            ; work         ;
;       |ps2_keyboard:k1|                      ; 58.2 (58.2)          ; 74.5 (74.5)                      ; 16.3 (16.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|keyboard:k|ps2_keyboard:k1                                                                                                              ; ps2_keyboard        ; work         ;
;       |toASCII:t1|                           ; 13.2 (13.2)          ; 13.8 (13.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|keyboard:k|toASCII:t1                                                                                                                   ; toASCII             ; work         ;
;    |memory:ctrl_memory|                      ; 5754.3 (4557.0)      ; 6035.3 (4840.7)                  ; 370.0 (360.5)                                     ; 89.0 (76.8)                      ; 0.0 (0.0)            ; 8092 (5734)         ; 3109 (2992)               ; 0 (0)         ; 72252             ; 12    ; 1          ; 0    ; 0            ; |Type|memory:ctrl_memory                                                                                                                      ; memory              ; work         ;
;       |Random:gen_randchar|                  ; 30.0 (6.4)           ; 30.0 (6.7)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (9)              ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randchar                                                                                                  ; Random              ; work         ;
;          |lpm_divide:Mod0|                   ; 23.3 (0.0)           ; 23.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randchar|lpm_divide:Mod0                                                                                  ; lpm_divide          ; work         ;
;             |lpm_divide_b2m:auto_generated|  ; 23.3 (0.0)           ; 23.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randchar|lpm_divide:Mod0|lpm_divide_b2m:auto_generated                                                    ; lpm_divide_b2m      ; work         ;
;                |sign_div_unsign_ekh:divider| ; 23.3 (0.0)           ; 23.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randchar|lpm_divide:Mod0|lpm_divide_b2m:auto_generated|sign_div_unsign_ekh:divider                        ; sign_div_unsign_ekh ; work         ;
;                   |alt_u_div_vse:divider|    ; 23.3 (23.3)          ; 23.3 (23.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randchar|lpm_divide:Mod0|lpm_divide_b2m:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_vse:divider  ; alt_u_div_vse       ; work         ;
;       |Random:gen_randcolor|                 ; 22.5 (4.8)           ; 24.0 (5.5)                       ; 1.5 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (6)              ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randcolor                                                                                                 ; Random              ; work         ;
;          |lpm_divide:Mod0|                   ; 17.7 (0.0)           ; 18.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randcolor|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;             |lpm_divide_62m:auto_generated|  ; 17.7 (0.0)           ; 18.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randcolor|lpm_divide:Mod0|lpm_divide_62m:auto_generated                                                   ; lpm_divide_62m      ; work         ;
;                |sign_div_unsign_9kh:divider| ; 17.7 (0.0)           ; 18.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randcolor|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider                       ; sign_div_unsign_9kh ; work         ;
;                   |alt_u_div_ose:divider|    ; 17.7 (17.7)          ; 18.5 (18.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randcolor|lpm_divide:Mod0|lpm_divide_62m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_ose:divider ; alt_u_div_ose       ; work         ;
;       |Random:gen_randloc|                   ; 20.0 (7.3)           ; 21.5 (7.6)                       ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (10)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randloc                                                                                                   ; Random              ; work         ;
;          |lpm_divide:Mod0|                   ; 12.7 (0.0)           ; 13.9 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randloc|lpm_divide:Mod0                                                                                   ; lpm_divide          ; work         ;
;             |lpm_divide_c2m:auto_generated|  ; 12.7 (0.0)           ; 13.9 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randloc|lpm_divide:Mod0|lpm_divide_c2m:auto_generated                                                     ; lpm_divide_c2m      ; work         ;
;                |sign_div_unsign_fkh:divider| ; 12.7 (0.0)           ; 13.9 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randloc|lpm_divide:Mod0|lpm_divide_c2m:auto_generated|sign_div_unsign_fkh:divider                         ; sign_div_unsign_fkh ; work         ;
;                   |alt_u_div_2te:divider|    ; 12.7 (12.7)          ; 13.9 (13.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|Random:gen_randloc|lpm_divide:Mod0|lpm_divide_c2m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_2te:divider   ; alt_u_div_2te       ; work         ;
;       |clkgen:gen_clk2|                      ; 22.5 (22.5)          ; 23.0 (23.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|clkgen:gen_clk2                                                                                                      ; clkgen              ; work         ;
;       |clkgen:gen_gclk|                      ; 26.8 (26.8)          ; 26.5 (26.5)                      ; 1.0 (1.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 44 (44)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|clkgen:gen_gclk                                                                                                      ; clkgen              ; work         ;
;       |clkgen:gen_randomclk|                 ; 22.1 (22.1)          ; 21.3 (21.3)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 38 (38)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|clkgen:gen_randomclk                                                                                                 ; clkgen              ; work         ;
;       |decode_hex:h2|                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|decode_hex:h2                                                                                                        ; decode_hex          ; work         ;
;       |decode_hex:h3|                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|decode_hex:h3                                                                                                        ; decode_hex          ; work         ;
;       |font_rom:from|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|font_rom:from                                                                                                        ; font_rom            ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|font_rom:from|altsyncram:altsyncram_component                                                                        ; altsyncram          ; work         ;
;             |altsyncram_qfi1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|font_rom:from|altsyncram:altsyncram_component|altsyncram_qfi1:auto_generated                                         ; altsyncram_qfi1     ; work         ;
;       |lpm_divide:Div0|                      ; 35.5 (0.0)           ; 36.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div0                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_ebm:auto_generated|     ; 35.5 (0.0)           ; 36.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div0|lpm_divide_ebm:auto_generated                                                                        ; lpm_divide_ebm      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 35.5 (0.0)           ; 36.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 35.5 (35.5)          ; 36.0 (36.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Div1|                      ; 28.3 (0.0)           ; 28.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div1                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_hbm:auto_generated|     ; 28.3 (0.0)           ; 28.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div1|lpm_divide_hbm:auto_generated                                                                        ; lpm_divide_hbm      ; work         ;
;             |sign_div_unsign_nlh:divider|    ; 28.3 (0.0)           ; 28.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                            ; sign_div_unsign_nlh ; work         ;
;                |alt_u_div_kve:divider|       ; 28.3 (28.3)          ; 28.5 (28.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                      ; alt_u_div_kve       ; work         ;
;       |lpm_divide:Div2|                      ; 35.1 (0.0)           ; 35.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div2                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_ebm:auto_generated|     ; 35.1 (0.0)           ; 35.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div2|lpm_divide_ebm:auto_generated                                                                        ; lpm_divide_ebm      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 35.1 (0.0)           ; 35.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div2|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 35.1 (35.1)          ; 35.3 (35.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div2|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Div3|                      ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div3                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_ebm:auto_generated|     ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div3|lpm_divide_ebm:auto_generated                                                                        ; lpm_divide_ebm      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 35.5 (0.0)           ; 35.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div3|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 35.5 (35.5)          ; 35.5 (35.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div3|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Div4|                      ; 28.6 (0.0)           ; 29.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div4                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_hbm:auto_generated|     ; 28.6 (0.0)           ; 29.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div4|lpm_divide_hbm:auto_generated                                                                        ; lpm_divide_hbm      ; work         ;
;             |sign_div_unsign_nlh:divider|    ; 28.6 (0.0)           ; 29.0 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div4|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                            ; sign_div_unsign_nlh ; work         ;
;                |alt_u_div_kve:divider|       ; 28.6 (28.6)          ; 29.0 (29.0)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Div4|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                      ; alt_u_div_kve       ; work         ;
;       |lpm_divide:Mod0|                      ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod0                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_i3m:auto_generated|     ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod0|lpm_divide_i3m:auto_generated                                                                        ; lpm_divide_i3m      ; work         ;
;             |sign_div_unsign_llh:divider|    ; 40.5 (0.0)           ; 40.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod0|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider                                            ; sign_div_unsign_llh ; work         ;
;                |alt_u_div_gve:divider|       ; 40.5 (40.5)          ; 40.5 (40.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod0|lpm_divide_i3m:auto_generated|sign_div_unsign_llh:divider|alt_u_div_gve:divider                      ; alt_u_div_gve       ; work         ;
;       |lpm_divide:Mod1|                      ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod1                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_h3m:auto_generated|     ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod1|lpm_divide_h3m:auto_generated                                                                        ; lpm_divide_h3m      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 28.0 (28.0)          ; 28.0 (28.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod1|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Mod2|                      ; 34.9 (0.0)           ; 35.3 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod2                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_h3m:auto_generated|     ; 34.9 (0.0)           ; 35.3 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod2|lpm_divide_h3m:auto_generated                                                                        ; lpm_divide_h3m      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 34.9 (0.0)           ; 35.3 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 34.9 (34.9)          ; 35.3 (35.3)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod2|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Mod3|                      ; 34.4 (0.0)           ; 35.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod3                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_h3m:auto_generated|     ; 34.4 (0.0)           ; 35.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod3|lpm_divide_h3m:auto_generated                                                                        ; lpm_divide_h3m      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 34.4 (0.0)           ; 35.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod3|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 34.4 (34.4)          ; 35.2 (35.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod3|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Mod4|                      ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod4                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_h3m:auto_generated|     ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod4|lpm_divide_h3m:auto_generated                                                                        ; lpm_divide_h3m      ; work         ;
;             |sign_div_unsign_klh:divider|    ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod4|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                            ; sign_div_unsign_klh ; work         ;
;                |alt_u_div_eve:divider|       ; 28.0 (28.0)          ; 28.0 (28.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod4|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                      ; alt_u_div_eve       ; work         ;
;       |lpm_divide:Mod5|                      ; 182.5 (0.0)          ; 180.0 (0.0)                      ; 0.5 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 360 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod5                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_i5m:auto_generated|     ; 182.5 (0.0)          ; 180.0 (0.0)                      ; 0.5 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 360 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod5|lpm_divide_i5m:auto_generated                                                                        ; lpm_divide_i5m      ; work         ;
;             |sign_div_unsign_lnh:divider|    ; 182.5 (0.0)          ; 180.0 (0.0)                      ; 0.5 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 360 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod5|lpm_divide_i5m:auto_generated|sign_div_unsign_lnh:divider                                            ; sign_div_unsign_lnh ; work         ;
;                |alt_u_div_g3f:divider|       ; 182.5 (182.5)        ; 180.0 (180.0)                    ; 0.5 (0.5)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 360 (360)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod5|lpm_divide_i5m:auto_generated|sign_div_unsign_lnh:divider|alt_u_div_g3f:divider                      ; alt_u_div_g3f       ; work         ;
;       |lpm_divide:Mod6|                      ; 227.5 (0.0)          ; 229.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod6                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_i5m:auto_generated|     ; 227.5 (0.0)          ; 229.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod6|lpm_divide_i5m:auto_generated                                                                        ; lpm_divide_i5m      ; work         ;
;             |sign_div_unsign_lnh:divider|    ; 227.5 (0.0)          ; 229.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod6|lpm_divide_i5m:auto_generated|sign_div_unsign_lnh:divider                                            ; sign_div_unsign_lnh ; work         ;
;                |alt_u_div_g3f:divider|       ; 227.5 (227.5)        ; 229.5 (229.5)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 459 (459)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod6|lpm_divide_i5m:auto_generated|sign_div_unsign_lnh:divider|alt_u_div_g3f:divider                      ; alt_u_div_g3f       ; work         ;
;       |lpm_divide:Mod7|                      ; 52.5 (0.0)           ; 52.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod7                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_m3m:auto_generated|     ; 52.5 (0.0)           ; 52.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod7|lpm_divide_m3m:auto_generated                                                                        ; lpm_divide_m3m      ; work         ;
;             |sign_div_unsign_plh:divider|    ; 52.5 (0.0)           ; 52.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod7|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider                                            ; sign_div_unsign_plh ; work         ;
;                |alt_u_div_ove:divider|       ; 52.5 (52.5)          ; 52.5 (52.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (103)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod7|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                      ; alt_u_div_ove       ; work         ;
;       |lpm_divide:Mod8|                      ; 202.6 (0.0)          ; 196.0 (0.0)                      ; 0.5 (0.0)                                         ; 7.1 (0.0)                        ; 0.0 (0.0)            ; 392 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod8                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_i5m:auto_generated|     ; 202.6 (0.0)          ; 196.0 (0.0)                      ; 0.5 (0.0)                                         ; 7.1 (0.0)                        ; 0.0 (0.0)            ; 392 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod8|lpm_divide_i5m:auto_generated                                                                        ; lpm_divide_i5m      ; work         ;
;             |sign_div_unsign_lnh:divider|    ; 202.6 (0.0)          ; 196.0 (0.0)                      ; 0.5 (0.0)                                         ; 7.1 (0.0)                        ; 0.0 (0.0)            ; 392 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod8|lpm_divide_i5m:auto_generated|sign_div_unsign_lnh:divider                                            ; sign_div_unsign_lnh ; work         ;
;                |alt_u_div_g3f:divider|       ; 202.6 (202.6)        ; 196.0 (196.0)                    ; 0.5 (0.5)                                         ; 7.1 (7.1)                        ; 0.0 (0.0)            ; 392 (392)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod8|lpm_divide_i5m:auto_generated|sign_div_unsign_lnh:divider|alt_u_div_g3f:divider                      ; alt_u_div_g3f       ; work         ;
;       |lpm_divide:Mod9|                      ; 52.0 (0.0)           ; 52.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod9                                                                                                      ; lpm_divide          ; work         ;
;          |lpm_divide_m3m:auto_generated|     ; 52.0 (0.0)           ; 52.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod9|lpm_divide_m3m:auto_generated                                                                        ; lpm_divide_m3m      ; work         ;
;             |sign_div_unsign_plh:divider|    ; 52.0 (0.0)           ; 52.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod9|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider                                            ; sign_div_unsign_plh ; work         ;
;                |alt_u_div_ove:divider|       ; 52.0 (52.0)          ; 52.0 (52.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (103)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|lpm_divide:Mod9|lpm_divide_m3m:auto_generated|sign_div_unsign_plh:divider|alt_u_div_ove:divider                      ; alt_u_div_ove       ; work         ;
;       |video_ram:vram|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23100             ; 6     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|video_ram:vram                                                                                                       ; video_ram           ; work         ;
;          |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23100             ; 6     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|video_ram:vram|altsyncram:altsyncram_component                                                                       ; altsyncram          ; work         ;
;             |altsyncram_0fr2:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 23100             ; 6     ; 0          ; 0    ; 0            ; |Type|memory:ctrl_memory|video_ram:vram|altsyncram:altsyncram_component|altsyncram_0fr2:auto_generated                                        ; altsyncram_0fr2     ; work         ;
;    |vga_ctrl:my_ctrl|                        ; 35.3 (35.3)          ; 39.0 (39.0)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Type|vga_ctrl:my_ctrl                                                                                                                        ; vga_ctrl            ; work         ;
+----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACDAT    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_CLK27      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_VS         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_SYNC_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_CONVST    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; CLOCK3_50                                              ;                   ;         ;
; CLOCK4_50                                              ;                   ;         ;
; CLOCK_50                                               ;                   ;         ;
; KEY[0]                                                 ;                   ;         ;
; KEY[1]                                                 ;                   ;         ;
; KEY[2]                                                 ;                   ;         ;
; KEY[3]                                                 ;                   ;         ;
; SW[1]                                                  ;                   ;         ;
; SW[2]                                                  ;                   ;         ;
; SW[3]                                                  ;                   ;         ;
; SW[4]                                                  ;                   ;         ;
; SW[5]                                                  ;                   ;         ;
; SW[6]                                                  ;                   ;         ;
; SW[7]                                                  ;                   ;         ;
; SW[8]                                                  ;                   ;         ;
; SW[9]                                                  ;                   ;         ;
; TD_CLK27                                               ;                   ;         ;
; TD_DATA[0]                                             ;                   ;         ;
; TD_DATA[1]                                             ;                   ;         ;
; TD_DATA[2]                                             ;                   ;         ;
; TD_DATA[3]                                             ;                   ;         ;
; TD_DATA[4]                                             ;                   ;         ;
; TD_DATA[5]                                             ;                   ;         ;
; TD_DATA[6]                                             ;                   ;         ;
; TD_DATA[7]                                             ;                   ;         ;
; TD_HS                                                  ;                   ;         ;
; TD_VS                                                  ;                   ;         ;
; AUD_ADCDAT                                             ;                   ;         ;
; ADC_DOUT                                               ;                   ;         ;
; IRDA_RXD                                               ;                   ;         ;
; PS2_CLK                                                ;                   ;         ;
;      - keyboard:k|ps2_keyboard:k1|ps2_clk_sync[0]      ; 0                 ; 0       ;
; FPGA_I2C_SDAT                                          ;                   ;         ;
; AUD_BCLK                                               ;                   ;         ;
; AUD_DACLRCK                                            ;                   ;         ;
; PS2_DAT                                                ;                   ;         ;
;      - keyboard:k|ps2_keyboard:k1|ready~0              ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[4]~10         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[6]~11         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[5]~12         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[3]~13         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[2]~14         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[1]~15         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[7]~16         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[8]~17         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[9]~18         ; 1                 ; 0       ;
;      - keyboard:k|ps2_keyboard:k1|buffer[0]~19         ; 1                 ; 0       ;
; DRAM_DQ[0]                                             ;                   ;         ;
; DRAM_DQ[1]                                             ;                   ;         ;
; DRAM_DQ[2]                                             ;                   ;         ;
; DRAM_DQ[3]                                             ;                   ;         ;
; DRAM_DQ[4]                                             ;                   ;         ;
; DRAM_DQ[5]                                             ;                   ;         ;
; DRAM_DQ[6]                                             ;                   ;         ;
; DRAM_DQ[7]                                             ;                   ;         ;
; DRAM_DQ[8]                                             ;                   ;         ;
; DRAM_DQ[9]                                             ;                   ;         ;
; DRAM_DQ[10]                                            ;                   ;         ;
; DRAM_DQ[11]                                            ;                   ;         ;
; DRAM_DQ[12]                                            ;                   ;         ;
; DRAM_DQ[13]                                            ;                   ;         ;
; DRAM_DQ[14]                                            ;                   ;         ;
; DRAM_DQ[15]                                            ;                   ;         ;
; AUD_ADCLRCK                                            ;                   ;         ;
; PS2_CLK2                                               ;                   ;         ;
; PS2_DAT2                                               ;                   ;         ;
; CLOCK2_50                                              ;                   ;         ;
;      - clkgen:my_vgaclk|clkout                         ; 0                 ; 0       ;
;      - clkgen:my_i2c_clk|clkout                        ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkout       ; 1                 ; 0       ;
;      - bgm:bm|clkgen:my_i2c_clk|clkout                 ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_clk2|clkout       ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_randomclk|clkout  ; 1                 ; 0       ;
; SW[0]                                                  ;                   ;         ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[13] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[31] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[30] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[29] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[27] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[26] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[25] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[2]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[28] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[0]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[1]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[23] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[22] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[21] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[20] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[19] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[18] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[17] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[16] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[11] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[15] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[14] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[10] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[9]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[8]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[7]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[6]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[24] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[5]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[12] ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[4]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkcount[3]  ; 1                 ; 0       ;
;      - memory:ctrl_memory|clkgen:gen_gclk|clkout~0     ; 1                 ; 0       ;
;      - memory:ctrl_memory|Selector17~6                 ; 1                 ; 0       ;
;      - memory:ctrl_memory|Selector16~11                ; 1                 ; 0       ;
;      - memory:ctrl_memory|Selector15~8                 ; 1                 ; 0       ;
;      - memory:ctrl_memory|Selector14~8                 ; 1                 ; 0       ;
;      - memory:ctrl_memory|v_data[4]~49                 ; 1                 ; 0       ;
;      - memory:ctrl_memory|v_data[5]~53                 ; 1                 ; 0       ;
;      - memory:ctrl_memory|v_data[6]~56                 ; 1                 ; 0       ;
+--------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                         ; PIN_AA16                   ; 374     ; Clock                                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK2_50                                                                         ; PIN_AA16                   ; 8       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; I2C_Audio_Config:myconfig|I2C_Controller:u0|SD[12]~0                              ; LABCELL_X85_Y5_N54         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_Audio_Config:myconfig|mi2c_data[12]~0                                         ; MLABCELL_X82_Y5_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_Audio_Config:myconfig|mi2c_state.11                                           ; FF_X82_Y5_N38              ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2S_Audio:myaudio|AUD_BCK                                                         ; FF_X78_Y11_N38             ; 13      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; I2S_Audio:myaudio|AUD_LRCK                                                        ; FF_X77_Y11_N50             ; 23      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; I2S_Audio:myaudio|LessThan0~1                                                     ; LABCELL_X81_Y8_N6          ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; I2S_Audio:myaudio|LessThan1~1                                                     ; LABCELL_X77_Y11_N57        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                             ; PIN_AB30                   ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 10      ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; bgm:bm|clkgen:my_i2c_clk|LessThan0~5                                              ; LABCELL_X83_Y5_N36         ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; bgm:bm|clkgen:my_i2c_clk|clkout                                                   ; FF_X83_Y3_N53              ; 10      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; bgm:bm|cnt[7]~0                                                                   ; LABCELL_X83_Y16_N36        ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; bgm:bm|cnt[7]~1                                                                   ; LABCELL_X81_Y15_N48        ; 41      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; bgm:bm|freq[0]~0                                                                  ; LABCELL_X83_Y16_N6         ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; bgm:bm|reset                                                                      ; FF_X83_Y5_N53              ; 81      ; Async. clear, Latch enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; bgm:bm|volume~0                                                                   ; MLABCELL_X84_Y3_N0         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; bgm_cnt[20]~0                                                                     ; LABCELL_X79_Y9_N54         ; 39      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; clkgen:my_i2c_clk|clkcount[14]~0                                                  ; LABCELL_X83_Y3_N54         ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; clkgen:my_i2c_clk|clkout                                                          ; FF_X84_Y5_N59              ; 49      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; clkgen:my_vgaclk|LessThan0~3                                                      ; LABCELL_X62_Y1_N42         ; 33      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; clkgen:my_vgaclk|clkout                                                           ; FF_X62_Y1_N41              ; 28      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~0                                             ; LABCELL_X85_Y10_N33        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~1                                             ; LABCELL_X85_Y10_N12        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~2                                             ; LABCELL_X85_Y10_N15        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~3                                             ; LABCELL_X85_Y10_N18        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~4                                             ; LABCELL_X85_Y10_N21        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~5                                             ; LABCELL_X85_Y10_N30        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~6                                             ; LABCELL_X85_Y10_N24        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|Decoder2~7                                             ; LABCELL_X85_Y10_N27        ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[0][3]~7                                           ; MLABCELL_X84_Y10_N42       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[1][0]~6                                           ; MLABCELL_X84_Y10_N21       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[2][1]~4                                           ; MLABCELL_X84_Y10_N18       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[3][5]~5                                           ; LABCELL_X85_Y10_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[4][1]~0                                           ; MLABCELL_X84_Y10_N36       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[5][5]~2                                           ; MLABCELL_X84_Y10_N45       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[6][5]~1                                           ; LABCELL_X85_Y10_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|fifo[7][1]~3                                           ; LABCELL_X85_Y10_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|r_ptr[2]~0                                             ; LABCELL_X85_Y10_N57        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|ps2_keyboard:k1|sampling                                               ; LABCELL_X81_Y10_N36        ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; keyboard:k|q[0]~5                                                                 ; MLABCELL_X87_Y9_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|Equal48~27                                                     ; LABCELL_X66_Y33_N48        ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|Equal49~27                                                     ; LABCELL_X64_Y18_N57        ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|Equal54~27                                                     ; LABCELL_X60_Y22_N33        ; 1       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|Equal57~2                                                      ; LABCELL_X56_Y9_N54         ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|LessThan11~2                                                   ; LABCELL_X61_Y29_N36        ; 43      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|LessThan19~5                                                   ; LABCELL_X57_Y10_N24        ; 36      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[0][1]~163                                              ; MLABCELL_X52_Y18_N48       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[100][1]~22                                             ; MLABCELL_X52_Y18_N36       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[101][7]~90                                             ; LABCELL_X53_Y24_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[102][2]~54                                             ; MLABCELL_X52_Y24_N36       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[103][4]~122                                            ; LABCELL_X60_Y24_N0         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[104][6]~26                                             ; LABCELL_X57_Y21_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[105][4]~84                                             ; LABCELL_X61_Y26_N45        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[106][0]~58                                             ; LABCELL_X50_Y25_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[107][0]~108                                            ; LABCELL_X57_Y21_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[108][6]~30                                             ; LABCELL_X57_Y26_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[109][0]~92                                             ; LABCELL_X55_Y23_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[10][3]~183                                             ; LABCELL_X50_Y17_N57        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[110][0]~62                                             ; LABCELL_X61_Y24_N6         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[111][0]~124                                            ; LABCELL_X56_Y22_N12        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[112][0]~20                                             ; LABCELL_X55_Y26_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[113][1]~86                                             ; LABCELL_X51_Y22_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[114][0]~52                                             ; MLABCELL_X59_Y23_N6        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[115][6]~110                                            ; LABCELL_X53_Y26_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[116][5]~24                                             ; MLABCELL_X52_Y25_N6        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[117][6]~94                                             ; LABCELL_X50_Y22_N33        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[118][0]~56                                             ; LABCELL_X57_Y25_N42        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[119][5]~126                                            ; LABCELL_X61_Y26_N24        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[11][7]~185                                             ; LABCELL_X48_Y18_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[120][3]~28                                             ; LABCELL_X51_Y21_N36        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[121][4]~88                                             ; LABCELL_X53_Y23_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[122][2]~60                                             ; MLABCELL_X59_Y23_N12       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[123][7]~112                                            ; LABCELL_X57_Y21_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[124][4]~32                                             ; LABCELL_X53_Y21_N24        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[125][4]~96                                             ; LABCELL_X55_Y23_N9         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[126][1]~64                                             ; LABCELL_X50_Y22_N57        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[127][0]~128                                            ; LABCELL_X55_Y22_N54        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[12][3]~187                                             ; LABCELL_X48_Y16_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[13][0]~189                                             ; LABCELL_X50_Y19_N27        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[14][1]~191                                             ; LABCELL_X55_Y19_N18        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[15][7]~193                                             ; LABCELL_X53_Y18_N18        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[16][2]~227                                             ; LABCELL_X55_Y12_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[17][1]~229                                             ; LABCELL_X53_Y18_N12        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[18][0]~231                                             ; MLABCELL_X59_Y23_N48       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[19][6]~233                                             ; LABCELL_X53_Y19_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[1][2]~165                                              ; MLABCELL_X52_Y19_N12       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[20][0]~235                                             ; LABCELL_X50_Y12_N45        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[21][1]~237                                             ; LABCELL_X50_Y12_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[22][6]~239                                             ; LABCELL_X53_Y17_N39        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[23][2]~241                                             ; MLABCELL_X52_Y17_N15       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[24][1]~243                                             ; LABCELL_X51_Y19_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[25][4]~245                                             ; LABCELL_X48_Y15_N36        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[26][0]~247                                             ; MLABCELL_X59_Y23_N24       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[27][2]~249                                             ; MLABCELL_X52_Y17_N48       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[28][7]~251                                             ; LABCELL_X55_Y19_N27        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[29][4]~253                                             ; LABCELL_X53_Y17_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[2][4]~167                                              ; LABCELL_X50_Y17_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[30][1]~255                                             ; LABCELL_X53_Y14_N27        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[31][5]~257                                             ; MLABCELL_X52_Y17_N27       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[32][7]~131                                             ; MLABCELL_X52_Y18_N42       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[33][0]~139                                             ; MLABCELL_X52_Y18_N45       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[34][7]~147                                             ; LABCELL_X50_Y17_N12        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[35][3]~155                                             ; LABCELL_X51_Y21_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[36][3]~133                                             ; LABCELL_X55_Y16_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[37][2]~141                                             ; LABCELL_X48_Y16_N45        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[38][2]~149                                             ; MLABCELL_X52_Y24_N39       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[39][2]~157                                             ; LABCELL_X48_Y18_N36        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[3][4]~169                                              ; LABCELL_X51_Y21_N57        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[40][5]~135                                             ; LABCELL_X55_Y16_N9         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[41][3]~143                                             ; LABCELL_X50_Y19_N36        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[42][1]~151                                             ; LABCELL_X50_Y17_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[43][7]~159                                             ; LABCELL_X48_Y18_N12        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[44][0]~137                                             ; LABCELL_X48_Y16_N36        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[45][4]~145                                             ; LABCELL_X50_Y19_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[46][1]~153                                             ; LABCELL_X55_Y19_N12        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[47][5]~161                                             ; LABCELL_X56_Y22_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[48][3]~195                                             ; LABCELL_X51_Y19_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[49][6]~203                                             ; LABCELL_X53_Y18_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[4][7]~171                                              ; MLABCELL_X52_Y18_N54       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[50][2]~211                                             ; LABCELL_X63_Y16_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[51][2]~219                                             ; LABCELL_X53_Y17_N3         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[52][0]~197                                             ; LABCELL_X50_Y20_N24        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[53][0]~205                                             ; LABCELL_X50_Y12_N9         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[54][0]~213                                             ; MLABCELL_X52_Y15_N45       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[55][5]~221                                             ; MLABCELL_X52_Y17_N3        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[56][2]~199                                             ; LABCELL_X51_Y19_N45        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[57][7]~207                                             ; LABCELL_X53_Y17_N42        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[58][6]~215                                             ; MLABCELL_X59_Y23_N15       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[59][3]~223                                             ; MLABCELL_X52_Y17_N6        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[5][0]~173                                              ; LABCELL_X48_Y16_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[60][7]~201                                             ; LABCELL_X55_Y19_N39        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[61][7]~209                                             ; LABCELL_X53_Y17_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[62][0]~217                                             ; LABCELL_X53_Y17_N24        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[63][0]~225                                             ; MLABCELL_X52_Y17_N9        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[64][6]~2                                               ; LABCELL_X57_Y21_N3         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[65][6]~66                                              ; LABCELL_X57_Y25_N18        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[66][0]~34                                              ; LABCELL_X57_Y25_N27        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[67][7]~98                                              ; LABCELL_X51_Y21_N42        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[68][2]~6                                               ; MLABCELL_X52_Y18_N33       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[69][0]~74                                              ; LABCELL_X56_Y27_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[6][0]~175                                              ; MLABCELL_X47_Y18_N39       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[70][6]~38                                              ; MLABCELL_X52_Y24_N0        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[71][7]~114                                             ; LABCELL_X60_Y24_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[72][7]~10                                              ; LABCELL_X53_Y18_N9         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[73][6]~68                                              ; LABCELL_X61_Y26_N39        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[74][1]~42                                              ; LABCELL_X50_Y25_N36        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[75][7]~100                                             ; LABCELL_X57_Y21_N18        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[76][6]~14                                              ; LABCELL_X57_Y26_N42        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[77][7]~76                                              ; LABCELL_X55_Y23_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[78][5]~46                                              ; LABCELL_X61_Y24_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[79][0]~116                                             ; LABCELL_X56_Y22_N6         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[7][3]~177                                              ; LABCELL_X60_Y24_N9         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[80][0]~4                                               ; LABCELL_X55_Y22_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[81][2]~70                                              ; LABCELL_X53_Y18_N15        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[82][0]~36                                              ; MLABCELL_X59_Y23_N0        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[83][7]~102                                             ; LABCELL_X53_Y26_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[84][4]~8                                               ; MLABCELL_X52_Y25_N30       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[85][4]~78                                              ; LABCELL_X48_Y20_N15        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[86][1]~40                                              ; LABCELL_X57_Y25_N0         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[87][0]~118                                             ; LABCELL_X61_Y26_N18        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[88][0]~12                                              ; MLABCELL_X52_Y20_N54       ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[89][2]~72                                              ; LABCELL_X53_Y23_N24        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[8][0]~179                                              ; LABCELL_X53_Y18_N6         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[90][2]~44                                              ; MLABCELL_X59_Y23_N3        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[91][1]~104                                             ; LABCELL_X57_Y21_N0         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[92][4]~16                                              ; LABCELL_X53_Y21_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[93][2]~80                                              ; LABCELL_X53_Y23_N0         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[94][7]~48                                              ; LABCELL_X55_Y25_N54        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[95][0]~120                                             ; LABCELL_X55_Y22_N48        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[96][1]~18                                              ; LABCELL_X57_Y21_N9         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[97][4]~82                                              ; LABCELL_X57_Y25_N54        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[98][4]~50                                              ; LABCELL_X57_Y25_N39        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[99][6]~106                                             ; LABCELL_X51_Y21_N48        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc[9][4]~181                                              ; LABCELL_X50_Y19_N18        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~1                                                      ; LABCELL_X45_Y22_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~101                                                    ; LABCELL_X48_Y28_N0         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~103                                                    ; LABCELL_X36_Y20_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~105                                                    ; LABCELL_X37_Y20_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~107                                                    ; MLABCELL_X39_Y20_N48       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~109                                                    ; MLABCELL_X39_Y17_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~11                                                     ; LABCELL_X46_Y22_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~111                                                    ; MLABCELL_X39_Y19_N51       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~113                                                    ; LABCELL_X45_Y20_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~115                                                    ; MLABCELL_X52_Y18_N27       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~117                                                    ; LABCELL_X40_Y20_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~119                                                    ; MLABCELL_X34_Y20_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~121                                                    ; LABCELL_X46_Y21_N6         ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~123                                                    ; LABCELL_X51_Y27_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~125                                                    ; MLABCELL_X39_Y18_N48       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~127                                                    ; MLABCELL_X34_Y19_N21       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~13                                                     ; LABCELL_X51_Y25_N33        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~130                                                    ; LABCELL_X40_Y18_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~132                                                    ; MLABCELL_X39_Y16_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~134                                                    ; LABCELL_X45_Y16_N42        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~136                                                    ; MLABCELL_X34_Y16_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~138                                                    ; LABCELL_X48_Y19_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~140                                                    ; LABCELL_X36_Y18_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~142                                                    ; LABCELL_X37_Y18_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~144                                                    ; LABCELL_X37_Y16_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~146                                                    ; LABCELL_X40_Y17_N30        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~148                                                    ; LABCELL_X33_Y18_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~15                                                     ; LABCELL_X53_Y25_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~150                                                    ; LABCELL_X50_Y18_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~152                                                    ; LABCELL_X36_Y17_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~154                                                    ; MLABCELL_X34_Y17_N15       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~156                                                    ; LABCELL_X40_Y16_N6         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~158                                                    ; LABCELL_X42_Y18_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~160                                                    ; LABCELL_X43_Y18_N12        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~162                                                    ; LABCELL_X40_Y18_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~164                                                    ; LABCELL_X48_Y19_N57        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~166                                                    ; LABCELL_X40_Y17_N39        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~168                                                    ; MLABCELL_X34_Y17_N21       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~17                                                     ; LABCELL_X53_Y29_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~170                                                    ; MLABCELL_X39_Y16_N27       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~172                                                    ; LABCELL_X36_Y18_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~174                                                    ; LABCELL_X42_Y17_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~176                                                    ; MLABCELL_X65_Y18_N0        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~178                                                    ; LABCELL_X45_Y16_N51        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~180                                                    ; LABCELL_X43_Y15_N45        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~182                                                    ; LABCELL_X50_Y18_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~184                                                    ; MLABCELL_X52_Y14_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~186                                                    ; MLABCELL_X34_Y16_N57       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~188                                                    ; LABCELL_X42_Y17_N54        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~19                                                     ; LABCELL_X50_Y21_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~190                                                    ; LABCELL_X36_Y17_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~192                                                    ; MLABCELL_X52_Y13_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~194                                                    ; LABCELL_X45_Y17_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~196                                                    ; LABCELL_X43_Y14_N54        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~198                                                    ; LABCELL_X56_Y10_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~200                                                    ; LABCELL_X53_Y10_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~202                                                    ; LABCELL_X55_Y11_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~204                                                    ; LABCELL_X51_Y10_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~206                                                    ; MLABCELL_X47_Y17_N48       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~208                                                    ; LABCELL_X51_Y11_N39        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~21                                                     ; MLABCELL_X47_Y21_N21       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~210                                                    ; LABCELL_X50_Y11_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~212                                                    ; LABCELL_X51_Y12_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~214                                                    ; MLABCELL_X52_Y19_N6        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~216                                                    ; LABCELL_X50_Y14_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~218                                                    ; LABCELL_X46_Y17_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~220                                                    ; MLABCELL_X47_Y14_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~222                                                    ; LABCELL_X40_Y14_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~224                                                    ; LABCELL_X51_Y11_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~226                                                    ; LABCELL_X43_Y19_N54        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~228                                                    ; LABCELL_X48_Y14_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~23                                                     ; LABCELL_X45_Y21_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~230                                                    ; LABCELL_X50_Y11_N57        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~232                                                    ; MLABCELL_X39_Y17_N21       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~234                                                    ; LABCELL_X42_Y17_N9         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~236                                                    ; LABCELL_X63_Y27_N3         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~238                                                    ; LABCELL_X51_Y12_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~240                                                    ; LABCELL_X40_Y19_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~242                                                    ; LABCELL_X51_Y18_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~244                                                    ; LABCELL_X46_Y14_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~246                                                    ; LABCELL_X37_Y15_N42        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~248                                                    ; LABCELL_X35_Y28_N3         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~25                                                     ; LABCELL_X50_Y28_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~250                                                    ; LABCELL_X46_Y16_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~252                                                    ; LABCELL_X42_Y16_N42        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~254                                                    ; LABCELL_X45_Y22_N51        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~256                                                    ; LABCELL_X51_Y11_N57        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~27                                                     ; LABCELL_X42_Y19_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~29                                                     ; MLABCELL_X34_Y18_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~3                                                      ; MLABCELL_X52_Y25_N57       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~31                                                     ; LABCELL_X50_Y26_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~33                                                     ; LABCELL_X56_Y28_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~35                                                     ; LABCELL_X48_Y25_N36        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~37                                                     ; MLABCELL_X34_Y22_N51       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~39                                                     ; LABCELL_X37_Y21_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~41                                                     ; LABCELL_X43_Y21_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~43                                                     ; MLABCELL_X47_Y25_N18       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~45                                                     ; LABCELL_X40_Y21_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~47                                                     ; LABCELL_X43_Y17_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~49                                                     ; LABCELL_X56_Y28_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~5                                                      ; LABCELL_X42_Y22_N27        ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~51                                                     ; LABCELL_X48_Y25_N15        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~53                                                     ; MLABCELL_X34_Y22_N24       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~55                                                     ; LABCELL_X37_Y17_N18        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~57                                                     ; LABCELL_X51_Y25_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~59                                                     ; MLABCELL_X47_Y25_N57       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~61                                                     ; LABCELL_X40_Y21_N57        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~63                                                     ; MLABCELL_X34_Y21_N21       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~65                                                     ; MLABCELL_X47_Y24_N27       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~67                                                     ; LABCELL_X40_Y26_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~69                                                     ; LABCELL_X37_Y19_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~7                                                      ; MLABCELL_X52_Y21_N42       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~71                                                     ; LABCELL_X43_Y20_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~73                                                     ; MLABCELL_X47_Y22_N24       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~75                                                     ; LABCELL_X35_Y18_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~77                                                     ; LABCELL_X40_Y22_N48        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~79                                                     ; LABCELL_X46_Y20_N30        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~81                                                     ; LABCELL_X43_Y22_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~83                                                     ; LABCELL_X57_Y27_N24        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~85                                                     ; LABCELL_X50_Y23_N21        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~87                                                     ; LABCELL_X42_Y20_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~89                                                     ; MLABCELL_X39_Y22_N51       ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~9                                                      ; LABCELL_X45_Y25_N42        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~91                                                     ; LABCELL_X37_Y22_N51        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~93                                                     ; LABCELL_X46_Y20_N0         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~95                                                     ; LABCELL_X42_Y27_N9         ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~97                                                     ; LABCELL_X48_Y22_N42        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charloc~99                                                     ; LABCELL_X48_Y24_N27        ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[0][4]~241                                              ; LABCELL_X61_Y12_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[0][9]~742                                              ; LABCELL_X68_Y21_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[100][0]~32                                             ; LABCELL_X66_Y18_N54        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[100][9]~375                                            ; LABCELL_X71_Y22_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[101][0]~44                                             ; MLABCELL_X65_Y25_N3        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[101][8]~407                                            ; LABCELL_X66_Y22_N12        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[102][3]~80                                             ; LABCELL_X67_Y18_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[102][9]~439                                            ; LABCELL_X71_Y20_N12        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[103][3]~92                                             ; MLABCELL_X65_Y20_N48       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[103][8]~471                                            ; LABCELL_X70_Y22_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[104][3]~104                                            ; LABCELL_X57_Y16_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[104][9]~367                                            ; LABCELL_X64_Y22_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[105][3]~116                                            ; LABCELL_X62_Y22_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[105][8]~399                                            ; LABCELL_X62_Y22_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[106][4]~170                                            ; LABCELL_X77_Y19_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[106][8]~431                                            ; MLABCELL_X65_Y24_N12       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[107][0]~182                                            ; LABCELL_X73_Y23_N39        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[107][8]~463                                            ; MLABCELL_X72_Y21_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[108][4]~128                                            ; LABCELL_X61_Y17_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[108][9]~383                                            ; LABCELL_X66_Y23_N48        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[109][2]~140                                            ; MLABCELL_X72_Y24_N9        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[109][9]~415                                            ; MLABCELL_X72_Y23_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[10][5]~251                                             ; LABCELL_X57_Y12_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[10][8]~772                                             ; LABCELL_X62_Y23_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[110][0]~176                                            ; LABCELL_X60_Y15_N9         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[110][8]~447                                            ; MLABCELL_X72_Y22_N54       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[111][1]~188                                            ; MLABCELL_X59_Y14_N57       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[111][8]~479                                            ; LABCELL_X70_Y20_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[112][1]~11                                             ; LABCELL_X62_Y16_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[112][9]~361                                            ; LABCELL_X70_Y21_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[113][5]~23                                             ; LABCELL_X61_Y19_N9         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[113][9]~393                                            ; LABCELL_X73_Y21_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[114][4]~59                                             ; LABCELL_X63_Y20_N57        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[114][9]~425                                            ; LABCELL_X67_Y23_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[115][0]~71                                             ; LABCELL_X62_Y20_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[115][8]~457                                            ; LABCELL_X73_Y20_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[116][0]~35                                             ; LABCELL_X73_Y22_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[116][9]~377                                            ; LABCELL_X73_Y22_N24        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[117][0]~47                                             ; LABCELL_X68_Y17_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[117][8]~409                                            ; LABCELL_X66_Y22_N48        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[118][0]~83                                             ; LABCELL_X68_Y20_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[118][8]~441                                            ; LABCELL_X71_Y20_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[119][5]~95                                             ; LABCELL_X64_Y20_N54        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[119][8]~473                                            ; LABCELL_X70_Y22_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[11][2]~267                                             ; MLABCELL_X65_Y16_N27       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[11][9]~775                                             ; LABCELL_X63_Y18_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[120][0]~107                                            ; LABCELL_X57_Y16_N48        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[120][9]~369                                            ; LABCELL_X62_Y21_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[121][1]~119                                            ; LABCELL_X56_Y16_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[121][8]~401                                            ; LABCELL_X64_Y22_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[122][0]~173                                            ; LABCELL_X71_Y19_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[122][8]~433                                            ; MLABCELL_X65_Y24_N18       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[123][0]~185                                            ; LABCELL_X61_Y18_N27        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[123][8]~465                                            ; LABCELL_X67_Y21_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[124][5]~131                                            ; LABCELL_X61_Y17_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[124][9]~385                                            ; LABCELL_X66_Y23_N54        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[125][1]~143                                            ; MLABCELL_X65_Y23_N15       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[125][8]~417                                            ; MLABCELL_X72_Y23_N54       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[126][3]~179                                            ; LABCELL_X56_Y15_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[126][9]~449                                            ; MLABCELL_X72_Y20_N24       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[127][0]~191                                            ; MLABCELL_X59_Y21_N15       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[127][8]~481                                            ; LABCELL_X70_Y20_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[12][1]~253                                             ; LABCELL_X64_Y14_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[12][8]~778                                             ; LABCELL_X67_Y19_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[13][2]~269                                             ; LABCELL_X64_Y14_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[13][8]~781                                             ; LABCELL_X66_Y19_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[14][2]~255                                             ; MLABCELL_X65_Y14_N48       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[14][9]~784                                             ; MLABCELL_X65_Y19_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[15][5]~271                                             ; MLABCELL_X59_Y12_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[15][8]~787                                             ; LABCELL_X62_Y19_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[16][0]~321                                             ; LABCELL_X73_Y17_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[16][9]~614                                             ; LABCELL_X74_Y20_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[17][3]~337                                             ; LABCELL_X73_Y17_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[17][9]~617                                             ; LABCELL_X75_Y18_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[18][1]~323                                             ; LABCELL_X70_Y17_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[18][8]~620                                             ; MLABCELL_X72_Y19_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[19][4]~339                                             ; LABCELL_X71_Y15_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[19][9]~623                                             ; MLABCELL_X72_Y18_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[1][3]~257                                              ; LABCELL_X57_Y19_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[1][9]~745                                              ; LABCELL_X57_Y19_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[20][0]~325                                             ; MLABCELL_X72_Y17_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[20][8]~626                                             ; LABCELL_X73_Y22_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[21][0]~341                                             ; LABCELL_X74_Y16_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[21][9]~629                                             ; LABCELL_X71_Y19_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[22][2]~327                                             ; LABCELL_X73_Y15_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[22][9]~632                                             ; LABCELL_X80_Y18_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[23][2]~343                                             ; LABCELL_X71_Y15_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[23][9]~635                                             ; LABCELL_X75_Y19_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[24][0]~329                                             ; LABCELL_X73_Y16_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[24][8]~638                                             ; MLABCELL_X72_Y19_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[25][0]~345                                             ; LABCELL_X74_Y16_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[25][9]~641                                             ; MLABCELL_X78_Y18_N54       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[26][4]~331                                             ; LABCELL_X68_Y16_N27        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[26][8]~644                                             ; LABCELL_X74_Y18_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[27][2]~347                                             ; LABCELL_X67_Y16_N9         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[27][9]~647                                             ; LABCELL_X70_Y19_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[28][0]~333                                             ; LABCELL_X68_Y16_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[28][8]~650                                             ; LABCELL_X68_Y19_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[29][0]~349                                             ; LABCELL_X67_Y16_N6         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[29][8]~653                                             ; LABCELL_X77_Y18_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[2][0]~243                                              ; LABCELL_X61_Y12_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[2][9]~748                                              ; LABCELL_X57_Y18_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[30][5]~335                                             ; MLABCELL_X72_Y16_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[30][9]~656                                             ; MLABCELL_X72_Y20_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[31][4]~351                                             ; LABCELL_X61_Y14_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[31][8]~659                                             ; LABCELL_X79_Y18_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[32][3]~194                                             ; LABCELL_X61_Y12_N42        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[32][9]~678                                             ; LABCELL_X68_Y21_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[33][3]~200                                             ; LABCELL_X67_Y14_N51        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[33][9]~690                                             ; LABCELL_X57_Y19_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[34][3]~218                                             ; LABCELL_X62_Y12_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[34][9]~702                                             ; LABCELL_X57_Y18_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[35][2]~224                                             ; LABCELL_X64_Y15_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[35][8]~714                                             ; MLABCELL_X59_Y22_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[36][2]~206                                             ; LABCELL_X62_Y14_N48        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[36][9]~681                                             ; LABCELL_X68_Y22_N24        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[37][0]~212                                             ; LABCELL_X62_Y14_N51        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[37][8]~693                                             ; LABCELL_X60_Y23_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[38][1]~230                                             ; LABCELL_X61_Y12_N45        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[38][8]~705                                             ; LABCELL_X60_Y18_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[39][0]~236                                             ; LABCELL_X63_Y14_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[39][9]~717                                             ; MLABCELL_X59_Y22_N18       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[3][5]~259                                              ; LABCELL_X64_Y15_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[3][9]~751                                              ; MLABCELL_X59_Y22_N54       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[40][5]~197                                             ; LABCELL_X67_Y14_N48        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[40][8]~684                                             ; LABCELL_X64_Y23_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[41][3]~203                                             ; MLABCELL_X65_Y16_N18       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[41][8]~696                                             ; LABCELL_X57_Y22_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[42][3]~221                                             ; LABCELL_X57_Y12_N42        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[42][8]~708                                             ; LABCELL_X62_Y23_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[43][1]~227                                             ; MLABCELL_X65_Y16_N21       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[43][9]~720                                             ; LABCELL_X67_Y19_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[44][1]~209                                             ; LABCELL_X64_Y14_N42        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[44][8]~687                                             ; LABCELL_X67_Y19_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[45][4]~215                                             ; LABCELL_X64_Y14_N45        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[45][9]~699                                             ; LABCELL_X66_Y19_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[46][0]~233                                             ; MLABCELL_X65_Y14_N12       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[46][9]~711                                             ; LABCELL_X62_Y23_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[47][0]~239                                             ; MLABCELL_X59_Y12_N18       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[47][9]~723                                             ; LABCELL_X62_Y19_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[48][5]~274                                             ; LABCELL_X73_Y17_N12        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[48][9]~549                                             ; LABCELL_X74_Y20_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[49][0]~280                                             ; LABCELL_X74_Y17_N27        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[49][8]~561                                             ; LABCELL_X75_Y18_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[4][5]~245                                              ; LABCELL_X62_Y14_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[4][9]~754                                              ; LABCELL_X68_Y22_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[50][1]~298                                             ; LABCELL_X70_Y17_N12        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[50][8]~573                                             ; MLABCELL_X78_Y18_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[51][5]~304                                             ; LABCELL_X70_Y17_N15        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[51][9]~585                                             ; MLABCELL_X72_Y18_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[52][5]~286                                             ; MLABCELL_X72_Y17_N21       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[52][9]~552                                             ; LABCELL_X73_Y22_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[53][2]~292                                             ; LABCELL_X71_Y16_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[53][8]~564                                             ; LABCELL_X71_Y19_N12        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[54][5]~310                                             ; LABCELL_X73_Y15_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[54][9]~576                                             ; LABCELL_X79_Y18_N24        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[55][5]~316                                             ; LABCELL_X73_Y15_N21        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[55][9]~588                                             ; LABCELL_X75_Y19_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[56][5]~277                                             ; LABCELL_X73_Y16_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[56][9]~555                                             ; LABCELL_X74_Y20_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[57][0]~283                                             ; LABCELL_X74_Y16_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[57][9]~567                                             ; MLABCELL_X78_Y18_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[58][1]~301                                             ; LABCELL_X68_Y16_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[58][9]~579                                             ; LABCELL_X74_Y18_N30        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[59][3]~307                                             ; LABCELL_X70_Y15_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[59][9]~591                                             ; LABCELL_X74_Y18_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[5][0]~261                                              ; LABCELL_X62_Y14_N57        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[5][8]~757                                              ; LABCELL_X60_Y23_N12        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[60][4]~289                                             ; LABCELL_X68_Y16_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[60][8]~558                                             ; LABCELL_X68_Y19_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[61][3]~295                                             ; LABCELL_X70_Y15_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[61][8]~570                                             ; LABCELL_X77_Y18_N6         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[62][0]~313                                             ; LABCELL_X61_Y14_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[62][8]~582                                             ; MLABCELL_X72_Y20_N6        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[63][5]~319                                             ; LABCELL_X61_Y14_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[63][9]~594                                             ; LABCELL_X79_Y18_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[64][1]~2                                               ; LABCELL_X67_Y21_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[64][9]~354                                             ; LABCELL_X67_Y21_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[65][0]~14                                              ; MLABCELL_X65_Y21_N45       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[65][8]~387                                             ; LABCELL_X73_Y21_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[66][3]~50                                              ; LABCELL_X62_Y22_N42        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[66][8]~419                                             ; LABCELL_X67_Y23_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[67][5]~62                                              ; LABCELL_X62_Y18_N12        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[67][8]~451                                             ; LABCELL_X73_Y20_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[68][1]~26                                              ; LABCELL_X66_Y18_N51        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[68][9]~371                                             ; LABCELL_X71_Y22_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[69][5]~38                                              ; MLABCELL_X65_Y25_N21       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[69][9]~403                                             ; LABCELL_X66_Y22_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[6][1]~247                                              ; LABCELL_X61_Y13_N24        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[6][8]~760                                              ; LABCELL_X60_Y18_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[70][4]~74                                              ; MLABCELL_X65_Y25_N15       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[70][9]~435                                             ; LABCELL_X71_Y20_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[71][2]~86                                              ; MLABCELL_X65_Y20_N45       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[71][8]~467                                             ; LABCELL_X70_Y22_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[72][0]~98                                              ; LABCELL_X56_Y21_N36        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[72][9]~363                                             ; LABCELL_X64_Y22_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[73][1]~110                                             ; LABCELL_X61_Y16_N39        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[73][9]~395                                             ; LABCELL_X63_Y22_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[74][0]~146                                             ; LABCELL_X77_Y19_N6         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[74][9]~427                                             ; MLABCELL_X65_Y24_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[75][2]~158                                             ; LABCELL_X62_Y17_N51        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[75][9]~459                                             ; MLABCELL_X72_Y21_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[76][1]~122                                             ; MLABCELL_X65_Y23_N45       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[76][8]~379                                             ; LABCELL_X66_Y23_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[77][1]~134                                             ; MLABCELL_X65_Y23_N27       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[77][8]~411                                             ; MLABCELL_X72_Y23_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[78][2]~152                                             ; LABCELL_X61_Y16_N42        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[78][9]~443                                             ; MLABCELL_X72_Y22_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[79][2]~164                                             ; MLABCELL_X59_Y14_N54       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[79][9]~475                                             ; LABCELL_X70_Y20_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[7][0]~263                                              ; LABCELL_X67_Y17_N39        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[7][8]~763                                              ; MLABCELL_X65_Y19_N36       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[80][0]~5                                               ; LABCELL_X64_Y21_N36        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[80][8]~356                                             ; LABCELL_X70_Y21_N36        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[81][2]~17                                              ; LABCELL_X61_Y19_N33        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[81][9]~389                                             ; LABCELL_X75_Y18_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[82][5]~53                                              ; LABCELL_X63_Y20_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[82][8]~421                                             ; LABCELL_X70_Y21_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[83][3]~65                                              ; LABCELL_X62_Y20_N51        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[83][9]~453                                             ; MLABCELL_X72_Y18_N0        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[84][1]~29                                              ; LABCELL_X63_Y20_N12        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[84][8]~373                                             ; LABCELL_X71_Y22_N12        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[85][5]~41                                              ; LABCELL_X68_Y17_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[85][9]~405                                             ; LABCELL_X71_Y19_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[86][3]~77                                              ; LABCELL_X68_Y20_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[86][9]~437                                             ; LABCELL_X80_Y18_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[87][1]~89                                              ; LABCELL_X75_Y19_N21        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[87][8]~469                                             ; LABCELL_X75_Y19_N24        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[88][2]~101                                             ; LABCELL_X62_Y21_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[88][9]~365                                             ; LABCELL_X62_Y21_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[89][5]~113                                             ; LABCELL_X56_Y16_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[89][8]~397                                             ; LABCELL_X63_Y22_N48        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[8][0]~249                                              ; LABCELL_X67_Y14_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[8][8]~766                                              ; LABCELL_X64_Y23_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[90][0]~149                                             ; LABCELL_X62_Y21_N3         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[90][9]~429                                             ; LABCELL_X62_Y21_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[91][3]~161                                             ; LABCELL_X61_Y18_N18        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[91][8]~461                                             ; MLABCELL_X72_Y21_N42       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[92][1]~125                                             ; LABCELL_X61_Y17_N45        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[92][8]~381                                             ; LABCELL_X68_Y19_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[93][2]~137                                             ; LABCELL_X71_Y21_N0         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[93][8]~413                                             ; LABCELL_X77_Y18_N24        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[94][1]~155                                             ; LABCELL_X56_Y15_N21        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[94][9]~445                                             ; MLABCELL_X72_Y22_N48       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[95][4]~167                                             ; LABCELL_X57_Y14_N54        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[95][9]~477                                             ; LABCELL_X79_Y18_N18        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[96][3]~8                                               ; LABCELL_X67_Y21_N24        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[96][8]~359                                             ; LABCELL_X67_Y21_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[97][3]~20                                              ; LABCELL_X56_Y20_N48        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[97][9]~391                                             ; LABCELL_X73_Y21_N48        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[98][0]~56                                              ; LABCELL_X56_Y23_N57        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[98][8]~423                                             ; LABCELL_X67_Y23_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[99][0]~68                                              ; LABCELL_X62_Y24_N42        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[99][9]~455                                             ; LABCELL_X73_Y20_N42        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[9][5]~265                                              ; MLABCELL_X65_Y16_N24       ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|charset[9][8]~769                                              ; LABCELL_X57_Y22_N54        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_clk2|LessThan0~4                                    ; LABCELL_X61_Y6_N42         ; 33      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_clk2|clkout                                         ; FF_X63_Y6_N8               ; 53      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_gclk|LessThan0~4                                    ; LABCELL_X56_Y18_N54        ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_gclk|clkout                                         ; FF_X56_Y18_N53             ; 2941    ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_gclk|clkout~0                                       ; LABCELL_X56_Y18_N42        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_randomclk|LessThan0~5                               ; MLABCELL_X84_Y5_N42        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|clkgen:gen_randomclk|clkout                                    ; FF_X83_Y16_N5              ; 51      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|cur_data~2                                                     ; LABCELL_X70_Y14_N24        ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|fall_cnt[1]~0                                                  ; LABCELL_X60_Y22_N12        ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|fall_cnt[1]~2                                                  ; LABCELL_X60_Y22_N15        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|hit_score[0]~1                                                 ; LABCELL_X64_Y18_N27        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|kb_cnt[8]~0                                                    ; LABCELL_X64_Y18_N36        ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|kb_cnt[8]~1                                                    ; LABCELL_X64_Y18_N51        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|level[0]~0                                                     ; LABCELL_X64_Y18_N6         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|light_idx[12]~5                                                ; MLABCELL_X52_Y22_N9        ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|light_idx~3                                                    ; LABCELL_X53_Y9_N33         ; 14      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|modify_cnt[18]~0                                               ; LABCELL_X61_Y29_N54        ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|testascii[7]~1                                                 ; LABCELL_X60_Y22_N48        ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|update_cnt2[11]~0                                              ; LABCELL_X64_Y8_N54         ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|update_cnt2[6]~1                                               ; LABCELL_X64_Y6_N48         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|update_cnt[3]~0                                                ; LABCELL_X64_Y6_N36         ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|update_cnt[3]~2                                                ; LABCELL_X64_Y6_N57         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|update_signal2                                                 ; FF_X64_Y6_N2               ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|v_data[0]~14                                                   ; LABCELL_X62_Y6_N36         ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; memory:ctrl_memory|v_data[8]~12                                                   ; LABCELL_X62_Y6_N0          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; vga_ctrl:my_ctrl|Equal0~2                                                         ; LABCELL_X64_Y3_N15         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; vga_ctrl:my_ctrl|always1~2                                                        ; LABCELL_X62_Y3_N57         ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                           ; PIN_AA16                   ; 374     ; Global Clock         ; GCLK6            ; --                        ;
; audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X89_Y2_N1 ; 10      ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 2941    ;
; memory:ctrl_memory|fall_cnt[5]            ; 1972    ;
; memory:ctrl_memory|light_idx~1            ; 1739    ;
; memory:ctrl_memory|LessThan17~3           ; 974     ;
; memory:ctrl_memory|fall_cnt[6]            ; 531     ;
+-------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------+------------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                        ; Type       ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                    ; Location                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------+------------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Sin_Generator:sin_wave|altsyncram:sintable_rtl_0|altsyncram_jta1:auto_generated|ALTSYNCRAM                  ; AUTO       ; ROM            ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 2           ; 0     ; sintable.mif           ; M10K_X76_Y10_N0, M10K_X76_Y11_N0                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; memory:ctrl_memory|font_rom:from|altsyncram:altsyncram_component|altsyncram_qfi1:auto_generated|ALTSYNCRAM  ; M10K block ; ROM            ; Single Clock ; 4096         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 49152 ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0     ; ./memory/vga_font.mif  ; M10K_X58_Y4_N0, M10K_X69_Y4_N0, M10K_X58_Y2_N0, M10K_X69_Y2_N0, M10K_X69_Y8_N0, M10K_X69_Y3_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; memory:ctrl_memory|video_ram:vram|altsyncram:altsyncram_component|altsyncram_0fr2:auto_generated|ALTSYNCRAM ; M10K block ; True Dual Port ; Single Clock ; 2100         ; 11           ; 2100         ; 11           ; yes                    ; yes                     ; yes                    ; yes                     ; 23100 ; 2100                        ; 11                          ; 2100                        ; 11                          ; 23100               ; 6           ; 0     ; ./memory/video_ram.mif ; M10K_X58_Y5_N0, M10K_X69_Y7_N0, M10K_X69_Y6_N0, M10K_X58_Y7_N0, M10K_X58_Y6_N0, M10K_X69_Y5_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+-------------------------------------------------------------------------------------------------------------+------------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------+------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18 plus 36       ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                         ; Mode                      ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; memory:ctrl_memory|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y4_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 19,982 / 289,320 ( 7 % )  ;
; C12 interconnects                           ; 142 / 13,420 ( 1 % )      ;
; C2 interconnects                            ; 5,939 / 119,108 ( 5 % )   ;
; C4 interconnects                            ; 3,368 / 56,300 ( 6 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,329 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,947 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 338 / 12,676 ( 3 % )      ;
; R14/C12 interconnect drivers                ; 411 / 20,720 ( 2 % )      ;
; R3 interconnects                            ; 7,879 / 130,992 ( 6 % )   ;
; R6 interconnects                            ; 12,908 / 266,960 ( 5 % )  ;
; Spine clocks                                ; 6 / 360 ( 2 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 168       ; 0            ; 168       ; 0            ; 0            ; 168       ; 168       ; 0            ; 168       ; 168       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 22           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 168          ; 0         ; 168          ; 168          ; 0         ; 0         ; 168          ; 0         ; 0         ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 146          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ; 168          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_CONVST         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK2_50       ; CLOCK2_50            ; 36.4              ;
; CLOCK2_50,I/O   ; CLOCK2_50            ; 1.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                   ;
+-------------------------------------------------+-------------------------------------------+-------------------+
; Source Register                                 ; Destination Register                      ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------+-------------------+
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[23] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.726             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[25]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.702             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[23]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.700             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[21]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.664             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[20]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.649             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[29]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.647             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[26]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.627             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[29] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.605             ;
; clkgen:my_i2c_clk|clkcount[25]                  ; clkgen:my_i2c_clk|clkout                  ; 0.592             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[21] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.587             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[28] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.572             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[15]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.565             ;
; clkgen:my_i2c_clk|clkcount[28]                  ; clkgen:my_i2c_clk|clkout                  ; 0.561             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[22]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.557             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[22] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.555             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[28]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.554             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[27]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.548             ;
; clkgen:my_vgaclk|clkcount[28]                   ; clkgen:my_vgaclk|clkout                   ; 0.545             ;
; clkgen:my_vgaclk|clkcount[19]                   ; clkgen:my_vgaclk|clkout                   ; 0.534             ;
; clkgen:my_vgaclk|clkcount[7]                    ; clkgen:my_vgaclk|clkout                   ; 0.522             ;
; clkgen:my_vgaclk|clkcount[21]                   ; clkgen:my_vgaclk|clkout                   ; 0.520             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[19] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.518             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[31]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.517             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[20] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.517             ;
; clkgen:my_vgaclk|clkcount[18]                   ; clkgen:my_vgaclk|clkout                   ; 0.514             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[30] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.513             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[7]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.513             ;
; clkgen:my_vgaclk|clkcount[15]                   ; clkgen:my_vgaclk|clkout                   ; 0.513             ;
; clkgen:my_vgaclk|clkcount[9]                    ; clkgen:my_vgaclk|clkout                   ; 0.508             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[18] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.504             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[15] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.504             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[9]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.502             ;
; clkgen:my_vgaclk|clkcount[1]                    ; clkgen:my_vgaclk|clkout                   ; 0.501             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[30]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.498             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[1]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.498             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[25] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.497             ;
; clkgen:my_vgaclk|clkcount[27]                   ; clkgen:my_vgaclk|clkout                   ; 0.496             ;
; clkgen:my_vgaclk|clkcount[20]                   ; clkgen:my_vgaclk|clkout                   ; 0.496             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[7]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.493             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[19]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.492             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[27] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.491             ;
; clkgen:my_vgaclk|clkcount[12]                   ; clkgen:my_vgaclk|clkout                   ; 0.490             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[12] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.489             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[28] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.487             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[31] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.487             ;
; clkgen:my_i2c_clk|clkcount[30]                  ; clkgen:my_i2c_clk|clkout                  ; 0.486             ;
; clkgen:my_i2c_clk|clkcount[22]                  ; clkgen:my_i2c_clk|clkout                  ; 0.486             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[26] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.485             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[9]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.484             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[8]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.484             ;
; clkgen:my_vgaclk|clkcount[23]                   ; clkgen:my_vgaclk|clkout                   ; 0.484             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[7]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.483             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[5]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.482             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[1]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.481             ;
; clkgen:my_vgaclk|clkcount[8]                    ; clkgen:my_vgaclk|clkout                   ; 0.481             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[18]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.480             ;
; clkgen:my_i2c_clk|clkcount[20]                  ; clkgen:my_i2c_clk|clkout                  ; 0.479             ;
; clkgen:my_i2c_clk|clkcount[27]                  ; clkgen:my_i2c_clk|clkout                  ; 0.478             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[13] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.478             ;
; clkgen:my_vgaclk|clkcount[5]                    ; clkgen:my_vgaclk|clkout                   ; 0.478             ;
; clkgen:my_vgaclk|clkcount[25]                   ; clkgen:my_vgaclk|clkout                   ; 0.475             ;
; clkgen:my_vgaclk|clkcount[13]                   ; clkgen:my_vgaclk|clkout                   ; 0.475             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[3]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.474             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[16] ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.472             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[19] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.470             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[6]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.469             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[9]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.469             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[12]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.468             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[8]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.468             ;
; clkgen:my_vgaclk|clkcount[16]                   ; clkgen:my_vgaclk|clkout                   ; 0.468             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[5]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.467             ;
; clkgen:my_vgaclk|clkcount[3]                    ; clkgen:my_vgaclk|clkout                   ; 0.467             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[1]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.461             ;
; clkgen:my_vgaclk|clkcount[6]                    ; clkgen:my_vgaclk|clkout                   ; 0.461             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[3]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.460             ;
; clkgen:my_vgaclk|clkcount[26]                   ; clkgen:my_vgaclk|clkout                   ; 0.459             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[13]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.458             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[21] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.456             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[6]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.454             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[16]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.452             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[18] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.452             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[12] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.450             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[15] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.450             ;
; memory:ctrl_memory|clkgen:gen_gclk|clkcount[0]  ; memory:ctrl_memory|clkgen:gen_gclk|clkout ; 0.443             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[8]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.442             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[5]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.439             ;
; clkgen:my_vgaclk|clkcount[29]                   ; clkgen:my_vgaclk|clkout                   ; 0.439             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[27] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.437             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[20] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.435             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[13] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.435             ;
; clkgen:my_i2c_clk|clkcount[21]                  ; clkgen:my_i2c_clk|clkout                  ; 0.433             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[0]            ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.432             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[3]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.427             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[23] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.425             ;
; clkgen:my_vgaclk|clkcount[0]                    ; clkgen:my_vgaclk|clkout                   ; 0.421             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[6]  ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.421             ;
; keyboard:k|ps2_keyboard:k1|count[3]             ; keyboard:k|ps2_keyboard:k1|buffer[8]      ; 0.420             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[29] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.411             ;
; bgm:bm|clkgen:my_i2c_clk|clkcount[24]           ; bgm:bm|clkgen:my_i2c_clk|clkout           ; 0.410             ;
; memory:ctrl_memory|clkgen:gen_clk2|clkcount[16] ; memory:ctrl_memory|clkgen:gen_clk2|clkout ; 0.410             ;
+-------------------------------------------------+-------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Type"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): audio_clk:u1|audio_clk_0002:audio_clk_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 10 fanout uses global clock CLKCTRL_G9
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK2_50~inputCLKENA0 with 370 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'Type.SDC'
Warning (332049): Ignored create_clock at Type.sdc(17): Time value "1.536 MH" is not valid File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 17
    Info (332050): create_clock -period "1.536 MH" -name clk_audbck [get_ports AUD_BCLK] File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 17
Warning (332049): Ignored create_clock at Type.sdc(17): Option -period: Invalid clock period File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 17
Warning (332174): Ignored filter at Type.sdc(28): altera_reserved_tck could not be matched with a port or pin or register or keeper or net or combinational node or node File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 28
Warning (332049): Ignored create_clock at Type.sdc(28): Argument <targets> is not an object ID File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 28
    Info (332050): create_clock -name {altera_reserved_tck} -period 40 {altera_reserved_tck} File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 28
Warning (332174): Ignored filter at Type.sdc(29): altera_reserved_tdi could not be matched with a port File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 29
Warning (332174): Ignored filter at Type.sdc(29): altera_reserved_tck could not be matched with a clock File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 29
Warning (332049): Ignored set_input_delay at Type.sdc(29): Argument <targets> is an empty collection File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 29
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tdi] File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 29
Warning (332049): Ignored set_input_delay at Type.sdc(29): Argument -clock is not an object ID File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 29
Warning (332174): Ignored filter at Type.sdc(30): altera_reserved_tms could not be matched with a port File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 30
Warning (332049): Ignored set_input_delay at Type.sdc(30): Argument <targets> is an empty collection File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 30
    Info (332050): set_input_delay -clock altera_reserved_tck -clock_fall 3 [get_ports altera_reserved_tms] File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 30
Warning (332049): Ignored set_input_delay at Type.sdc(30): Argument -clock is not an object ID File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 30
Warning (332174): Ignored filter at Type.sdc(31): altera_reserved_tdo could not be matched with a port File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 31
Warning (332049): Ignored set_output_delay at Type.sdc(31): Argument <targets> is an empty collection File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 31
    Info (332050): set_output_delay -clock altera_reserved_tck 3 [get_ports altera_reserved_tdo] File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 31
Warning (332049): Ignored set_output_delay at Type.sdc(31): Argument -clock is not an object ID File: C:/Users/Yongp/Desktop/Type2.0/Type.sdc Line: 31
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u1|audio_clk_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -divide_by 64 -multiply_by 519 -duty_cycle 50.00 -name {u1|audio_clk_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {u1|audio_clk_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u1|audio_clk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 22 -duty_cycle 50.00 -name {u1|audio_clk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {u1|audio_clk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clkgen:my_vgaclk|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga_ctrl:my_ctrl|y_cnt[9] is being clocked by clkgen:my_vgaclk|clkout
Warning (332060): Node: memory:ctrl_memory|clkgen:gen_clk2|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register memory:ctrl_memory|v_address_a[11] is being clocked by memory:ctrl_memory|clkgen:gen_clk2|clkout
Warning (332060): Node: memory:ctrl_memory|clkgen:gen_gclk|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register memory:ctrl_memory|charloc[31][10] is being clocked by memory:ctrl_memory|clkgen:gen_gclk|clkout
Warning (332060): Node: memory:ctrl_memory|clkgen:gen_randomclk|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register memory:ctrl_memory|Random:gen_randchar|out_num[2] is being clocked by memory:ctrl_memory|clkgen:gen_randomclk|clkout
Warning (332060): Node: bgm:bm|clkgen:my_i2c_clk|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register bgm:bm|reset is being clocked by bgm:bm|clkgen:my_i2c_clk|clkout
Warning (332060): Node: I2S_Audio:myaudio|AUD_LRCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Sin_Generator:sin_wave|altsyncram:sintable_rtl_0|altsyncram_jta1:auto_generated|ram_block1a15~porta_address_reg0 is being clocked by I2S_Audio:myaudio|AUD_LRCK
Warning (332060): Node: I2S_Audio:myaudio|AUD_BCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2S_Audio:myaudio|AUD_LRCK is being clocked by I2S_Audio:myaudio|AUD_BCK
Warning (332060): Node: clkgen:my_i2c_clk|clkout was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2C_Audio_Config:myconfig|I2C_Controller:u0|SD_COUNTER[3] is being clocked by clkgen:my_i2c_clk|clkout
Warning (332060): Node: bgm:bm|reset was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch I2C_Audio_Config:myconfig|audio_cmd[4][0]~6 is being clocked by bgm:bm|reset
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u1|audio_clk_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u1|audio_clk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u1|audio_clk_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   54.253   clk_audxck
    Info (332111):    9.259      clk_vga
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000    CLOCK4_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   37.037       tv_27m
    Info (332111):    2.466 u1|audio_clk_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   54.258 u1|audio_clk_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 6.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Warning (169064): Following 23 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 70
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 64
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 66
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 72
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 38
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 63
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 71
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/Yongp/Desktop/Type2.0/type.v Line: 73
Info (144001): Generated suppressed messages file C:/Users/Yongp/Desktop/Type2.0/Type.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 6759 megabytes
    Info: Processing ended: Fri Dec 25 19:35:56 2020
    Info: Elapsed time: 00:02:16
    Info: Total CPU time (on all processors): 00:07:00


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Yongp/Desktop/Type2.0/Type.fit.smsg.


