# 2024-03-27 - Syntes och simulering i VHDL (del II)

Syntes och simulering av logiska grindnät.

Katalogen "adas" innehåller modulen adas, inklusive testbänk, skriven i SystemVerilog.



