## 寄存器的基本原理

寄存器的基本硬件是D触发器，它能够存储一个信息。

D触发器(D flip-flop, DFF)

- 具有存储信息能力的基本单元
- 由若干个逻辑门构成，有多种实现方式
- 主要有一个数据输入，一个数据输出，一个时钟输入
- 在时钟clock的上升沿(0->1)，采样输入数据输入的值，传送到数据输出，并且保存下来。

通过连接多个D触发器到一起，就可以组成一个寄存器。

![image](https://wx2.sinaimg.cn/large/005wgNfbgy1g003h5oyp4j30u20gggsu.jpg)



## 逻辑运算的实现

![image](https://ws1.sinaimg.cn/large/005wgNfbgy1g003j7ebr2j30v20gi7dh.jpg)



## 加法和减法的实现

首先要明确我们的目标，也就是二进制两数的相加。

![image](https://wx3.sinaimg.cn/large/005wgNfbgy1g003xqb1esj30tw0g2gqy.jpg)

能够理解我们的目标之后就可以设计硬件了。

#### 半加器

我们先可以实现一个半加器，功能是两数相加，并且输出进位。

我们可以用一个异或门来做加法的部分，与门做进位输出的部分。

![image](https://wx1.sinaimg.cn/large/005wgNfbgy1g0045mlfk3j30tm0frwjo.jpg)

当然，只有两个数字的输入是不够的，如果只是各位的加法的话，还行，但是我们必须考虑到十位，百位，千位的运算，这个时候，低位产生的进位也必须参与到运算当中，所以我们再增加一个进位输入。这就是全加器。

#### 全加器

![image](https://ws1.sinaimg.cn/large/005wgNfbgy1g004bm02coj31eq0rmndq.jpg)

这样，我们就可以把这个全加器连起来，连起来几个就可以处理几位的加法。

![image](https://ws1.sinaimg.cn/large/005wgNfbgy1g004iredtuj30tt0fw7ag.jpg)

![image](https://ws1.sinaimg.cn/large/005wgNfbgy1g004jxyaluj30v90giwlv.jpg)

#### 溢出

注意，这里还需要处理一下溢出的情况，检查的方法是判断 ‘最高位的进位输入’  != ‘最高位的进位输出’，本质上就是看最高位是否为1。

![image](https://ws1.sinaimg.cn/large/005wgNfbgy1g00i9lu8mgj31fn0rm7n6.jpg)

硬件层面不会为你处理溢出，这个需要软件开发者自己处理。

在MIPS里面，有专门的指令代表着如果发生了溢出就需要处理掉。

![image](https://wx1.sinaimg.cn/large/005wgNfbgy1g00ie1wclqj318d0mwk5x.jpg)

但是在x86里面就只是在标志寄存器里面存放专门的位来说明是否发生了溢出。

![image](https://wx2.sinaimg.cn/large/005wgNfbgy1g00ifzg5jtj30os0dzdj6.jpg)

#### 减法的实现

减法的实现数学上很简单，就是 A - B = A + ( -B ) = A + ( ~B + 1 )

由于在计算机里面是用2进制保存的数据，并且使用补码来表示的数，所以对一个数的取反是依靠对这个数的位逐一取反再＋1。

数学理论如下：

![image](https://wx1.sinaimg.cn/large/005wgNfbgy1g00ilh3ltqj30t70fmgx8.jpg)

电路的实现：主要是加了一个选择器来判断是否取反，并且如果取反则第一个全加器的进位设置为1

![image](https://wx3.sinaimg.cn/large/005wgNfbgy1g01d6905btj30uw0hotbu.jpg)



## 加法器的优化

我们上面所看到的加法器又叫做行波进位加法器，他的实现很简单，但是它存在这性能问题，就是高位的加法器必须等待地位的加法器的进位输入。

![image](https://ws4.sinaimg.cn/large/005wgNfbgy1g01d6q6h3fj31010jldjv.jpg)

![image](https://wx1.sinaimg.cn/large/005wgNfbgy1g01d7zvxy4j310c0jm79o.jpg)

> 门延迟：就是信号通过一个逻辑门的时间

通过分析上面的延迟最长路径，我们可以分析出整个电路的延迟时间公式：( 2n + 1 ) * T

注意，我们并没有算上线延迟等其他的延迟。

![image](https://ws2.sinaimg.cn/large/005wgNfbgy1g01d8hn5ufj310a0jj7ef.jpg)

所以说一个32位的行波进位加法器我们需要1.3ns才能计算完成，而如果我们的主频小于这个频率的话，那么我们需要至少2个时钟周期来完成它，就限制了他的性能！

所以我们就需要提前算出他的进位输出

![image](https://wx4.sinaimg.cn/large/005wgNfbgy1g01debz0ipj30zo0jtwkg.jpg)

![1549784605041](/tmp/1549784605041.png)

上面的Ci+1的公式代表着如果Ai或Bi或Ci有两个或两个以上的输入为1，则进位为1。

![image](https://wx4.sinaimg.cn/large/005wgNfbgy1g01dhm2g4xj30yc0ixdis.jpg)

![image](https://ws4.sinaimg.cn/large/005wgNfbgy1g01disxoadj30zd0jjtem.jpg)

![image](https://wx2.sinaimg.cn/large/005wgNfbgy1g01djb5f84j31020jytfs.jpg)

![image](https://ws2.sinaimg.cn/large/005wgNfbgy1g01dn7lllgj30z80iqgsj.jpg)