前面我们说过，通过10-10-12的分页方式，物理地址最多可达4G（1024 x 1024 x 4kb）,但众所周知，随着硬件的发展，4G内存已经无法满足要求了。

所以1996年Inter设计了新的分页方式，即 2-9-9-12分页，又被称为 PAE（物理地址扩展）分页。

2-9-9-12分页原理
---
1.首先，页的大小是确定的，4KB不能随意改变，所以32位的最后一部分12位是不变的

2.如果我们想增大物理内存的访问范围，就要增加PTE,同时考虑对齐的因素，将原来的4个字节位增加到8个字节

3.由于PTE增大了，而PTT表的大小没变，依然是4KB，所以每张PTT表能放的PTE个数由原来的1024个减少到512个，512等于2的9次方，因此PTI=9

![](https://raw.githubusercontent.com/Whitebird0/tuchuang/main/2-9-9-12_1.png)

4.由于2的9次方个PDE就能找到所有的PTT表，因此PDI=9

5.与10-10-12不同，CR3不直接指向PDT表，而是指向一张新的表，叫做PDPT表（页目录指针表）。

PDPT表中的每一个成员叫做PDPTE（Page-Directory-Point-Table Entry，页目录指针表项），每项占8个字节。

因为PDPT表只有4个成员，因为2位比特位只能满足四种情况：00 01 10 11

PDPTE
---

![](https://raw.githubusercontent.com/Whitebird0/tuchuang/main/PDPTE.png)

            P位：第0位，有效位 P=1 有效 P=0 无效
            Avail：这部分供操作系统软件随意使用，CPU不使用
            Base Addr：指向PDT表地址，由两部分组成
            第一部分：高四字节32~35位
            第二部分：低四字节12~31位
            这两部分加起来共24位，后12位补0
            灰色部分：保留位

PDE
---
![](https://raw.githubusercontent.com/Whitebird0/tuchuang/main/2-9-9-12_PDE.png)

PAT位：页属性表

只有当PS=1时，PAT位才是有意义的

PTE
---
![](https://raw.githubusercontent.com/Whitebird0/tuchuang/main/2-9-9-12_PTE.png)

1.PTE中12~35位是物理页基址，低12位补0

2.物理页基址+12位页内偏移指向具体数据

XD/NX标志位
---
PAE分页模式下，PDE与PTE的最高位为XD/NX位。

即PDE/PTE的最高位，在Intel中称为XD，AMD中称为NX，即No Execution。

我们平常所说，一个数据段具有 读、写、执行三种权限，而对于一个物理页，只有读和写两种权限。

那如果攻击者通过一些恶意的构造以执行的方式运行了某段数据，那就会造成一些不可预期的情况。

比如，RET的时候使EIP跳到了某段数据上，程序就会将这段数据当作代码来执行了，如果这段数据由攻击者恶意构造，这就是任意代码执行的漏洞了。

为了解决这样的问题，从而出现了一种硬件保护技术，我们通常称其为NX保护（堆栈不可执行保护），这个保护机制就是通过在PDE/PTE上设置了一个不可执行位 – XD/NX位。

若是XD/NX位被置为1时，这个物理页上的数据就不可以被当作代码来执行，就算通过溢出使EIP跳至这页内存，执行的时候也会自动将这个程序crash掉。
