A_PL_ENABLE,VAR_0
A_TP_INT_ENABLE,VAR_1
FPGA_PCIX_INTERRUPT_TP,VAR_2
FPGA_TP_ADDR_INTERRUPT_ENABLE,VAR_3
F_PL_INTR_TP,VAR_4
readl,FUNC_0
t1_is_asic,FUNC_1
writel,FUNC_2
t1_tp_intr_disable,FUNC_3
tp,VAR_5
tp_intr,VAR_6
