{
  "module_name": "atmel-isc-regs.h",
  "hash_id": "3a70235b3b15118c8a3790091be641adba024c298ec3e50c5f61823a7b8963d0",
  "original_prompt": "Ingested from linux-6.6.14/drivers/staging/media/deprecated/atmel/atmel-isc-regs.h",
  "human_readable_source": " \n#ifndef __ATMEL_ISC_REGS_H\n#define __ATMEL_ISC_REGS_H\n\n#include <linux/bitops.h>\n\n \n#define ISC_CTRLEN      0x00000000\n\n \n#define ISC_CTRLDIS     0x00000004\n\n \n#define ISC_CTRLSR      0x00000008\n\n#define ISC_CTRL_CAPTURE\tBIT(0)\n#define ISC_CTRL_UPPRO\t\tBIT(1)\n#define ISC_CTRL_HISREQ\t\tBIT(2)\n#define ISC_CTRL_HISCLR\t\tBIT(3)\n\n \n#define ISC_PFE_CFG0    0x0000000c\n\n#define ISC_PFE_CFG0_HPOL_LOW   BIT(0)\n#define ISC_PFE_CFG0_VPOL_LOW   BIT(1)\n#define ISC_PFE_CFG0_PPOL_LOW   BIT(2)\n#define ISC_PFE_CFG0_CCIR656    BIT(9)\n#define ISC_PFE_CFG0_CCIR_CRC   BIT(10)\n#define ISC_PFE_CFG0_MIPI\tBIT(14)\n\n#define ISC_PFE_CFG0_MODE_PROGRESSIVE   (0x0 << 4)\n#define ISC_PFE_CFG0_MODE_MASK          GENMASK(6, 4)\n\n#define ISC_PFE_CFG0_BPS_EIGHT  (0x4 << 28)\n#define ISC_PFG_CFG0_BPS_NINE   (0x3 << 28)\n#define ISC_PFG_CFG0_BPS_TEN    (0x2 << 28)\n#define ISC_PFG_CFG0_BPS_ELEVEN (0x1 << 28)\n#define ISC_PFG_CFG0_BPS_TWELVE (0x0 << 28)\n#define ISC_PFE_CFG0_BPS_MASK   GENMASK(30, 28)\n\n#define ISC_PFE_CFG0_COLEN\tBIT(12)\n#define ISC_PFE_CFG0_ROWEN\tBIT(13)\n\n \n#define ISC_PFE_CFG1    0x00000010\n\n#define ISC_PFE_CFG1_COLMIN(v)\t\t((v))\n#define ISC_PFE_CFG1_COLMIN_MASK\tGENMASK(15, 0)\n#define ISC_PFE_CFG1_COLMAX(v)\t\t((v) << 16)\n#define ISC_PFE_CFG1_COLMAX_MASK\tGENMASK(31, 16)\n\n \n#define ISC_PFE_CFG2    0x00000014\n\n#define ISC_PFE_CFG2_ROWMIN(v)\t\t((v))\n#define ISC_PFE_CFG2_ROWMIN_MASK\tGENMASK(15, 0)\n#define ISC_PFE_CFG2_ROWMAX(v)\t\t((v) << 16)\n#define ISC_PFE_CFG2_ROWMAX_MASK\tGENMASK(31, 16)\n\n \n#define ISC_CLKEN               0x00000018\n\n \n#define ISC_CLKDIS              0x0000001c\n\n \n#define ISC_CLKSR               0x00000020\n#define ISC_CLKSR_SIP\t\tBIT(31)\n\n#define ISC_CLK(n)\t\tBIT(n)\n\n \n#define ISC_CLKCFG              0x00000024\n#define ISC_CLKCFG_DIV_SHIFT(n) ((n)*16)\n#define ISC_CLKCFG_DIV_MASK(n)  GENMASK(((n)*16 + 7), (n)*16)\n#define ISC_CLKCFG_SEL_SHIFT(n) ((n)*16 + 8)\n#define ISC_CLKCFG_SEL_MASK(n)  GENMASK(((n)*17 + 8), ((n)*16 + 8))\n\n \n#define ISC_INTEN       0x00000028\n\n \n#define ISC_INTDIS      0x0000002c\n\n \n#define ISC_INTMASK     0x00000030\n\n \n#define ISC_INTSR       0x00000034\n\n#define ISC_INT_DDONE\t\tBIT(8)\n#define ISC_INT_HISDONE\t\tBIT(12)\n\n \n#define ISC_DPC_CTRL\t0x40\n\n#define ISC_DPC_CTRL_DPCEN\tBIT(0)\n#define ISC_DPC_CTRL_GDCEN\tBIT(1)\n#define ISC_DPC_CTRL_BLCEN\tBIT(2)\n\n \n#define ISC_DPC_CFG\t0x44\n\n#define ISC_DPC_CFG_BAYSEL_SHIFT\t0\n\n#define ISC_DPC_CFG_EITPOL\t\tBIT(4)\n\n#define ISC_DPC_CFG_TA_ENABLE\t\tBIT(14)\n#define ISC_DPC_CFG_TC_ENABLE\t\tBIT(13)\n#define ISC_DPC_CFG_TM_ENABLE\t\tBIT(12)\n\n#define ISC_DPC_CFG_RE_MODE\t\tBIT(17)\n\n#define ISC_DPC_CFG_GDCCLP_SHIFT\t20\n#define ISC_DPC_CFG_GDCCLP_MASK\t\tGENMASK(22, 20)\n\n#define ISC_DPC_CFG_BLOFF_SHIFT\t\t24\n#define ISC_DPC_CFG_BLOFF_MASK\t\tGENMASK(31, 24)\n\n#define ISC_DPC_CFG_BAYCFG_SHIFT\t0\n#define ISC_DPC_CFG_BAYCFG_MASK\t\tGENMASK(1, 0)\n \n#define ISC_DPC_THRESHM\t0x48\n\n \n#define ISC_DPC_THRESHC\t0x4C\n\n \n#define ISC_DPC_THRESHA\t0x50\n\n \n#define ISC_DPC_SR\t0x54\n\n \n#define ISC_WB_CTRL     0x00000058\n\n \n#define ISC_WB_CFG      0x0000005c\n\n \n#define ISC_WB_O_RGR\t0x00000060\n\n \n#define ISC_WB_O_BGB\t0x00000064\n\n \n#define ISC_WB_G_RGR\t0x00000068\n\n \n#define ISC_WB_G_BGB\t0x0000006c\n\n \n#define ISC_CFA_CTRL    0x00000070\n\n \n#define ISC_CFA_CFG     0x00000074\n#define ISC_CFA_CFG_EITPOL\tBIT(4)\n\n#define ISC_BAY_CFG_GRGR\t0x0\n#define ISC_BAY_CFG_RGRG\t0x1\n#define ISC_BAY_CFG_GBGB\t0x2\n#define ISC_BAY_CFG_BGBG\t0x3\n\n \n#define ISC_CC_CTRL     0x00000078\n\n \n#define ISC_CC_RR_RG\t0x0000007c\n\n \n#define ISC_CC_RB_OR\t0x00000080\n\n \n#define ISC_CC_GR_GG\t0x00000084\n\n \n#define ISC_CC_GB_OG\t0x00000088\n\n \n#define ISC_CC_BR_BG\t0x0000008c\n\n \n#define ISC_CC_BB_OB\t0x00000090\n\n \n#define ISC_GAM_CTRL    0x00000094\n\n#define ISC_GAM_CTRL_BIPART\tBIT(4)\n\n \n#define ISC_GAM_BENTRY\t0x00000098\n\n \n#define ISC_GAM_GENTRY\t0x00000198\n\n \n#define ISC_GAM_RENTRY\t0x00000298\n\n \n#define ISC_VHXS_CTRL\t0x398\n\n \n#define ISC_VHXS_SS\t0x39C\n\n \n#define ISC_VHXS_DS\t0x3A0\n\n \n#define ISC_VXS_FACT\t0x3a4\n\n \n#define ISC_HXS_FACT\t0x3a8\n\n \n#define ISC_VXS_CFG\t0x3ac\n\n \n#define ISC_HXS_CFG\t0x3b0\n\n \n#define ISC_VXS_TAP\t0x3b4\n\n \n#define ISC_HXS_TAP\t0x434\n\n \n#define ISC_SAMA5D2_CSC_OFFSET\t0\n \n#define ISC_SAMA7G5_CSC_OFFSET\t0x11c\n\n \n#define ISC_CSC_CTRL    0x00000398\n\n \n#define ISC_CSC_YR_YG\t0x0000039c\n\n \n#define ISC_CSC_YB_OY\t0x000003a0\n\n \n#define ISC_CSC_CBR_CBG\t0x000003a4\n\n \n#define ISC_CSC_CBB_OCB\t0x000003a8\n\n \n#define ISC_CSC_CRR_CRG\t0x000003ac\n\n \n#define ISC_CSC_CRB_OCR\t0x000003b0\n\n \n#define ISC_SAMA5D2_CBC_OFFSET\t0\n \n#define ISC_SAMA7G5_CBC_OFFSET\t0x11c\n\n \n#define ISC_CBC_CTRL    0x000003b4\n\n \n#define ISC_CBC_CFG\t0x000003b8\n\n \n#define ISC_CBC_BRIGHT\t0x000003bc\n#define ISC_CBC_BRIGHT_MASK\tGENMASK(10, 0)\n\n \n#define ISC_CBC_CONTRAST\t0x000003c0\n#define ISC_CBC_CONTRAST_MASK\tGENMASK(11, 0)\n\n \n#define ISC_CBCHS_HUE\t0x4e0\n \n#define ISC_CBCHS_SAT\t0x4e4\n\n \n#define ISC_SAMA5D2_SUB422_OFFSET\t0\n \n#define ISC_SAMA7G5_SUB422_OFFSET\t0x124\n\n \n#define ISC_SUB422_CTRL 0x000003c4\n\n \n#define ISC_SAMA5D2_SUB420_OFFSET\t0\n \n#define ISC_SAMA7G5_SUB420_OFFSET\t0x124\n \n#define ISC_SUB420_CTRL 0x000003cc\n\n \n#define ISC_SAMA5D2_RLP_OFFSET\t0\n \n#define ISC_SAMA7G5_RLP_OFFSET\t0x124\n \n#define ISC_RLP_CFG     0x000003d0\n\n#define ISC_RLP_CFG_MODE_DAT8           0x0\n#define ISC_RLP_CFG_MODE_DAT9           0x1\n#define ISC_RLP_CFG_MODE_DAT10          0x2\n#define ISC_RLP_CFG_MODE_DAT11          0x3\n#define ISC_RLP_CFG_MODE_DAT12          0x4\n#define ISC_RLP_CFG_MODE_DATY8          0x5\n#define ISC_RLP_CFG_MODE_DATY10         0x6\n#define ISC_RLP_CFG_MODE_ARGB444        0x7\n#define ISC_RLP_CFG_MODE_ARGB555        0x8\n#define ISC_RLP_CFG_MODE_RGB565         0x9\n#define ISC_RLP_CFG_MODE_ARGB32         0xa\n#define ISC_RLP_CFG_MODE_YYCC           0xb\n#define ISC_RLP_CFG_MODE_YYCC_LIMITED   0xc\n#define ISC_RLP_CFG_MODE_YCYC           0xd\n#define ISC_RLP_CFG_MODE_MASK           GENMASK(3, 0)\n\n#define ISC_RLP_CFG_LSH\t\t\tBIT(5)\n\n#define ISC_RLP_CFG_YMODE_YUYV\t\t(3 << 6)\n#define ISC_RLP_CFG_YMODE_YVYU\t\t(2 << 6)\n#define ISC_RLP_CFG_YMODE_VYUY\t\t(0 << 6)\n#define ISC_RLP_CFG_YMODE_UYVY\t\t(1 << 6)\n\n#define ISC_RLP_CFG_YMODE_MASK\t\tGENMASK(7, 6)\n\n \n#define ISC_SAMA5D2_HIS_OFFSET\t0\n \n#define ISC_SAMA7G5_HIS_OFFSET\t0x124\n \n#define ISC_HIS_CTRL\t0x000003d4\n\n#define ISC_HIS_CTRL_EN\t\t\tBIT(0)\n#define ISC_HIS_CTRL_DIS\t\t0x0\n\n \n#define ISC_HIS_CFG\t0x000003d8\n\n#define ISC_HIS_CFG_MODE_GR\t\t0x0\n#define ISC_HIS_CFG_MODE_R\t\t0x1\n#define ISC_HIS_CFG_MODE_GB\t\t0x2\n#define ISC_HIS_CFG_MODE_B\t\t0x3\n#define ISC_HIS_CFG_MODE_Y\t\t0x4\n#define ISC_HIS_CFG_MODE_RAW\t\t0x5\n#define ISC_HIS_CFG_MODE_YCCIR656\t0x6\n\n#define ISC_HIS_CFG_BAYSEL_SHIFT\t4\n\n#define ISC_HIS_CFG_RAR\t\t\tBIT(8)\n\n \n#define ISC_SAMA5D2_DMA_OFFSET\t0\n \n#define ISC_SAMA7G5_DMA_OFFSET\t0x13c\n\n \n#define ISC_DCFG        0x000003e0\n#define ISC_DCFG_IMODE_PACKED8          0x0\n#define ISC_DCFG_IMODE_PACKED16         0x1\n#define ISC_DCFG_IMODE_PACKED32         0x2\n#define ISC_DCFG_IMODE_YC422SP          0x3\n#define ISC_DCFG_IMODE_YC422P           0x4\n#define ISC_DCFG_IMODE_YC420SP          0x5\n#define ISC_DCFG_IMODE_YC420P           0x6\n#define ISC_DCFG_IMODE_MASK             GENMASK(2, 0)\n\n#define ISC_DCFG_YMBSIZE_SINGLE         (0x0 << 4)\n#define ISC_DCFG_YMBSIZE_BEATS4         (0x1 << 4)\n#define ISC_DCFG_YMBSIZE_BEATS8         (0x2 << 4)\n#define ISC_DCFG_YMBSIZE_BEATS16        (0x3 << 4)\n#define ISC_DCFG_YMBSIZE_BEATS32        (0x4 << 4)\n#define ISC_DCFG_YMBSIZE_MASK           GENMASK(6, 4)\n\n#define ISC_DCFG_CMBSIZE_SINGLE         (0x0 << 8)\n#define ISC_DCFG_CMBSIZE_BEATS4         (0x1 << 8)\n#define ISC_DCFG_CMBSIZE_BEATS8         (0x2 << 8)\n#define ISC_DCFG_CMBSIZE_BEATS16        (0x3 << 8)\n#define ISC_DCFG_CMBSIZE_BEATS32        (0x4 << 8)\n#define ISC_DCFG_CMBSIZE_MASK           GENMASK(10, 8)\n\n \n#define ISC_DCTRL       0x000003e4\n\n#define ISC_DCTRL_DVIEW_PACKED          (0x0 << 1)\n#define ISC_DCTRL_DVIEW_SEMIPLANAR      (0x1 << 1)\n#define ISC_DCTRL_DVIEW_PLANAR          (0x2 << 1)\n#define ISC_DCTRL_DVIEW_MASK            GENMASK(2, 1)\n\n#define ISC_DCTRL_IE_IS\t\t\t(0x0 << 4)\n\n \n#define ISC_DNDA        0x000003e8\n\n \n#define ISC_DAD0        0x000003ec\n\n \n#define ISC_DAD1        0x000003f4\n\n \n#define ISC_DAD2        0x000003fc\n\n \n#define ISC_SAMA5D2_VERSION_OFFSET\t0\n#define ISC_SAMA7G5_VERSION_OFFSET\t0x13c\n \n#define ISC_VERSION\t0x0000040c\n\n \n#define ISC_SAMA5D2_HIS_ENTRY_OFFSET\t0\n \n#define ISC_SAMA7G5_HIS_ENTRY_OFFSET\t0x14c\n \n#define ISC_HIS_ENTRY\t0x00000410\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}