# Projet_Personnel_VHDL2025-2026
# ðŸ”§ Comparateur 3 EntrÃ©es â€“ 8 bits  
### RÃ©alisation en Logisim & Description matÃ©rielle VHDL  

---

## Description du projet

Ce projet implÃ©mente un **comparateur numÃ©rique parallÃ¨le** capable de comparer **trois mots binaires de 8 bits** notÃ©s `A`, `B` et `C`.  
Il a Ã©tÃ© conÃ§u et simulÃ© Ã  la fois :
- sous **Logisim Evolution** (approche schÃ©matique matÃ©rielle),  
- et en **VHDL** (approche de description matÃ©rielle synthÃ©tisable sur FPGA).

---

## Objectif

- Comparer les trois entrÃ©es `A`, `B` et `C` entre elles.  
- Fournir **9 sorties logiques** indiquant les relations suivantes :  
  - `A>B`, `A=B`, `A<B`  
  - `A>C`, `A=C`, `A<C`  
  - `B>C`, `B=C`, `B<C`  
- Visualiser les rÃ©sultats sur des **LEDs** dans Logisim ou en simulation VHDL.

---

## Fonctionnement

Chaque paire de signaux est comparÃ©e grÃ¢ce Ã  des opÃ©rateurs logiques (`>`, `<`, `=`).  
Les entrÃ©es `STD_LOGIC_VECTOR(7 downto 0)` sont converties en `UNSIGNED` pour permettre les comparaisons numÃ©riques.  
Le circuit est **purement combinatoire** (pas dâ€™horloge, pas de mÃ©moire).

---

## Code VHDL

```vhdl

-------------------------------------------------------------------------------
-- Nom du fichier     : comparateur_3_entrees.vhd
-- Titre du projet    : Comparateur parallÃ¨le Ã  trois entrÃ©es (A, B, C)
-- Auteur             : Elhadji FALL
-- Date de crÃ©ation   : 09/11/2025
-- Description        :
--   Ce programme implÃ©mente un comparateur logique combinatoire Ã  trois entrÃ©es
--   de 8 bits (A, B et C). 
--   Le circuit compare toutes les paires possibles (A/B, A/C, B/C) et gÃ©nÃ¨re
--   neuf signaux de sortie :
--       - A_sup_B, A_egal_B, A_inf_B
--       - A_sup_C, A_egal_C, A_inf_C
--       - B_sup_C, B_egal_C, B_inf_C
--
--   Chaque signal de sortie prend la valeur '1' lorsque la condition associÃ©e
--   est vraie, sinon '0'.
--
-- Technologies utilisÃ©es :
--   - BibliothÃ¨que IEEE.STD_LOGIC_1164
--   - BibliothÃ¨que IEEE.NUMERIC_STD pour les comparaisons sur type unsigned
--
-- Remarques :
--   - Les entrÃ©es A, B et C sont de type STD_LOGIC_VECTOR(7 downto 0)
--     et sont converties en type UNSIGNED pour permettre les opÃ©rations
--     arithmÃ©tiques et de comparaison.
--   - Le circuit est purement combinatoire (sans horloge ni mÃ©moire).
--
-- Version             : 1.0
-------------------------------------------------------------------------------

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity comparateur_3_entrees is
    port (
        A, B, C : in  STD_LOGIC_VECTOR(7 downto 0);
        A_sup_B, A_egal_B, A_inf_B : out STD_LOGIC;
        A_sup_C, A_egal_C, A_inf_C : out STD_LOGIC;
        B_sup_C, B_egal_C, B_inf_C : out STD_LOGIC
    );
end comparateur_3_entrees;

architecture comportement of comparateur_3_entrees is
    signal A_u, B_u, C_u : unsigned(7 downto 0);
begin
    A_u <= unsigned(A);
    B_u <= unsigned(B);
    C_u <= unsigned(C);

    A_sup_B  <= '1' when A_u > B_u else '0';
    A_egal_B <= '1' when A_u = B_u else '0';
    A_inf_B  <= '1' when A_u < B_u else '0';

    A_sup_C  <= '1' when A_u > C_u else '0';
    A_egal_C <= '1' when A_u = C_u else '0';
    A_inf_C  <= '1' when A_u < C_u else '0';

    B_sup_C  <= '1' when B_u > C_u else '0';
    B_egal_C <= '1' when B_u = C_u else '0';
    B_inf_C  <= '1' when B_u < C_u else '0';
end comportement;
