# Ejemplos BÃ¡sicos en Verilog

Este documento contiene una colecciÃ³n de ejemplos de diseÃ±o digital en Verilog, con sus enlaces correspondientes para simular directamente en [EDA Playground](https://www.edaplayground.com).

---

## âœ… Ejemplo 1: Compuerta AND

**DescripciÃ³n:** ImplementaciÃ³n de una compuerta AND de 2 entradas con su testbench.

ğŸ”— [Ver en EDA Playground](https://www.edaplayground.com/x/wuv4)

---

## ğŸ”œ Ejemplo 2: Compuerta OR
ğŸ”— [Ver en EDA Playground](https://www.edaplayground.com/x/MfUb)



---

Â¡Claro! AcÃ¡ tenÃ©s una **explicaciÃ³n paso a paso en texto** de cada uno de los dos ejemplos que faltaban: **multiplexor 2:1** y **sumador completo (full adder)**, ideal para entender cÃ³mo funcionan antes de escribir el cÃ³digo.

---

## ğŸ§  Ejemplo 3: Multiplexor 2:1
ğŸ”— [Ver en EDA Playground](https://www.edaplayground.com/x/GyRe)


### ğŸ”· Â¿QuÃ© es un multiplexor?

Un **multiplexor** (MUX) es un componente que selecciona una de varias seÃ±ales de entrada y la dirige a la salida, segÃºn el valor de un selector.

En un **multiplexor 2:1**, hay:

* 2 entradas de datos (`a` y `b`)
* 1 seÃ±al de selecciÃ³n (`sel`)
* 1 salida (`y`)

El comportamiento es:

* Si `sel = 0` â†’ `y = a`
* Si `sel = 1` â†’ `y = b`

### ğŸ”§ Â¿CÃ³mo se implementa en Verilog?

Usamos una **asignaciÃ³n condicional** (`? :`) para seleccionar quÃ© entrada se conecta a la salida segÃºn `sel`.

```verilog
assign y = (sel) ? b : a;
```

Este cÃ³digo dice literalmente:

> â€œSi `sel` vale 1, asignÃ¡ `b` a `y`. Si no, asignÃ¡ `a`.â€

### ğŸ”¬ Â¿CÃ³mo se prueba?

Creamos un testbench donde:

* Fijamos valores a `a` y `b`
* Cambiamos `sel` entre 0 y 1
* Verificamos si `y` cambia como corresponde

Por ejemplo:

* Si `a=0`, `b=1` y `sel=0`, esperamos `y=0` (valor de `a`)
* Si `a=0`, `b=1` y `sel=1`, esperamos `y=1` (valor de `b`)

---

## ğŸ§  Ejemplo 4: Sumador completo (Full Adder)
ğŸ”— [Ver en EDA Playground](https://www.edaplayground.com/x/GyRe)



### ğŸ”· Â¿QuÃ© hace un sumador completo?

Un **full adder** suma tres bits de entrada:

* `a` (bit 1)
* `b` (bit 2)
* `cin` (acarreo de entrada, viene de un bit menos significativo)

Y entrega:

* `sum` (resultado de la suma en esa posiciÃ³n)
* `cout` (acarreo de salida, que se suma en el siguiente bit)

### ğŸ“š Tabla de verdad de un full adder:

| a | b | cin | sum | cout |
| - | - | --- | --- | ---- |
| 0 | 0 | 0   | 0   | 0    |
| 0 | 0 | 1   | 1   | 0    |
| 0 | 1 | 0   | 1   | 0    |
| 0 | 1 | 1   | 0   | 1    |
| 1 | 0 | 0   | 1   | 0    |
| 1 | 0 | 1   | 0   | 1    |
| 1 | 1 | 0   | 0   | 1    |
| 1 | 1 | 1   | 1   | 1    |

### ğŸ§  Â¿CÃ³mo se calcula en lÃ³gica?

#### Para la suma (`sum`):

* Se usa el **XOR**: `sum = a ^ b ^ cin`

  * XOR de 3 bits se comporta como una suma binaria sin acarreo

#### Para el acarreo (`cout`):

* Se usa esta fÃ³rmula lÃ³gica:
  `cout = (a & b) | (cin & (a ^ b))`

  * Si `a` y `b` son 1, hay acarreo
  * Si `cin` y uno solo de `a` o `b` es 1, tambiÃ©n hay acarreo

### ğŸ”¬ Â¿CÃ³mo se prueba?

Se prueban **todas las combinaciones posibles** de `a`, `b`, `cin` (son 3 bits â†’ 8 combinaciones) y se observa `sum` y `cout`.

Ejemplo:

* Entrada: `a=1`, `b=1`, `cin=1` â†’ suma binaria: `1 + 1 + 1 = 3` (en binario: `11`)

  * `sum = 1`
  * `cout = 1`

---

Â¿QuerÃ©s que te lo pase como archivo de texto para imprimir o estudiar offline? TambiÃ©n puedo incluir dibujos de tablas de verdad o circuitos si te sirve.


- Todos los ejemplos estÃ¡n escritos en Verilog clÃ¡sico.
- Usar **Icarus Verilog** como simulador en EDA Playground.

