---
audio: false
generated: true
image: false
lang: hant
layout: post
model: x-ai/grok-4-fast
title: 了解SR鎖存器
translated: true
type: note
---

### 什麼是 SR 鎖存器？
**SR 鎖存器**（Set-Reset Latch）是數位電子學與電腦架構中的基礎建構單元。它是一種**正反器**，能儲存單一位元資訊（0 或 1）並在輸入信號明確改變前持續「記憶」該狀態。「SR」代表**設定**（強制輸出為 1）與**重設**（強制輸出為 0）。

基礎 SR 鎖存器通常由兩個**或非閘**（或變體中的與非閘）交叉耦合構成。以下是基於或非閘版本的簡要文字圖示：

```
   S ───┐
        │ NOR1 ── Q
        │    │
   R ───┘    │
             │
             └─ NOR2 ── Q' (Q 的補數)
                  │
                  └────── 反饋至 NOR1
```

- **S**（設定）：當信號為高電位（1）時，將 Q 設定為 1
- **R**（重設）：當信號為高電位（1）時，將 Q 設定為 0
- **Q**：儲存輸出（「記憶」單元）
- 閘間的反饋迴路使電路能在 S 與 R 回歸 0 後仍「鎖存」狀態

### 「Latch」在此處的含義？
**Latch** 一詞指電路能夠隨時間**維持穩定狀態**，而無需持續輸入電力來保持。就像開關被撥動後會維持位置，直到再次被撥動。

- **不僅是抽象概念**：雖然「latch」在數位邏輯設計中是概念性術語（記憶行為的抽象模型），但它實際以**實體電路**形式實現。您可用電晶體等物理元件或晶片上的邏輯閘建構（例如 7400 系列積體電路）。

- **邏輯與電路**：兩者兼具！
  - **邏輯架構**：理論上，這是布林邏輯模型，輸出取決於輸入與反饋（例如或非閘版本中的 Q = ¬(S ∨ ¬Q)）
  - **實體電路**：實務上，這是依電壓位準運作的佈線硬體（例如 5V 邏輯）。邏輯閘由電力驅動，信號以電流/電壓形式傳播

### 這是抽象概念嗎？
是，部分如此——**latch** 在電腦科學與數位設計中是**抽象模型**，代表最簡形式的雙穩態記憶體（兩種穩定狀態）。但它扎根於物理原理：電路利用電子滯後現象（反饋）來儲存狀態。若沒有實體電路，抽象模型將無法運作。

若需進行模擬或研究：
- 可使用 Logisim 或 Tinkercad 等工具建立虛擬電路
- SR 鎖存器（或非閘版本）真值表：

| S | R | Q (次態) | Q' (次態) | 說明          |
|---|----|----------|-----------|---------------|
| 0 | 0 | Q (原態) | Q' (原態) | 保持（鎖存）  |
| 0 | 1 | 0        | 1         | 重設          |
| 1 | 0 | 1        | 0         | 設定          |
| 1 | 1 | ?        | ?         | 無效（競態）  |

當 S=R=0 時的「保持」行為正是其作為記憶體的關鍵特性！

若需深入探索，可參考 Morris Mano 的《Digital Design》等資源。如有特定圖表或模擬需求，歡迎提供更多細節！