Source Block: oh/src/mio/hdl/mrx_io.v@31:41@HdlIdDef
   wire [7:0] 	     data_select;
   
   reg [63:0] 	     shiftreg;
   reg 		     io_frame;
   reg [IOW-1:0]     sdr_data;
   reg [7:0] 	     io_valid_reg;

   //########################################
   //# STATE MACHINE
   //########################################


Diff Content:
- 36    reg [7:0] 	     io_valid_reg;

Clone Blocks:
Clone Blocks 1:
oh/src/mio/hdl/mrx_io.v@30:40
   wire [63:0] 	     mux_data;
   wire [7:0] 	     data_select;
   
   reg [63:0] 	     shiftreg;
   reg 		     io_frame;
   reg [IOW-1:0]     sdr_data;
   reg [7:0] 	     io_valid_reg;

   //########################################
   //# STATE MACHINE
   //########################################

