\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
	language=verilog,
	label=prog:Latch_RS,
	caption={Descripción en Verilog del latch RS.}
]{
	../../Proyectos/Latch_RS/Latch_RS.v
}

\lstinputlisting[
	language=verilog,
	label=prog:Latch_D,
	caption={Descripción en Verilog del latch D.}
]{
	../../Proyectos/Latch_D/Latch_D.v
}

\lstinputlisting[
	language=verilog,
	label=prog:FlipFlop_D,
	caption={Descripción en Verilog del flip-flop D, en configuración maestro-esclavo.}
]{
	../../Proyectos/FlipFlop_D/FlipFlop_D.v
}

\lstinputlisting[
	language=verilog,
	label=prog:L_D,
	caption={Descripción en Verilog del latch D, por comportamiento.}
]{
	../../Proyectos/LatchD_FFD/L_D/L_D.v
}

\lstinputlisting[
language=verilog,
label=prog:FF_D,
caption={Descripción en Verilog del flip-flop D, por comportamiento.}
]{
	../../Proyectos/LatchD_FFD/FF_D/FF_D.v
}

\newpage
\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Latch_RS}.}
]{
	../../Proyectos/Latch_RS/simulation/modelsim/Latch_RS.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Latch_D}.}
]{
	../../Proyectos/Latch_D/simulation/modelsim/Latch_D.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:FlipFlop_D}.}
]{
	../../Proyectos/FlipFlop_D/simulation/modelsim/FlipFlop_D.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:L_D}.}
]{
	../../Proyectos/LatchD_FFD/L_D/simulation/modelsim/L_D.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:FF_D}.}
]{
	../../Proyectos/LatchD_FFD/FF_D/simulation/modelsim/FF_D.vt
}