Timing Analyzer report for uart_rx
Thu Dec 12 22:24:08 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_3125'
 13. Slow 1200mV 85C Model Hold: 'clk_3125'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_3125'
 22. Slow 1200mV 0C Model Hold: 'clk_3125'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_3125'
 30. Fast 1200mV 0C Model Hold: 'clk_3125'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_rx                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_3125   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_3125 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 342.94 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clk_3125 ; -1.916 ; -49.594         ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clk_3125 ; 0.341 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk_3125 ; -3.000 ; -36.000                       ;
+----------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_3125'                                                                           ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.916 ; state.START_BIT ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.463      ;
; -1.916 ; state.START_BIT ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.463      ;
; -1.916 ; state.START_BIT ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.463      ;
; -1.916 ; state.START_BIT ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.463      ;
; -1.878 ; clk_counter[3]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; clk_counter[3]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; clk_counter[3]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.812      ;
; -1.878 ; clk_counter[3]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.812      ;
; -1.859 ; state.START_BIT ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.450     ; 2.404      ;
; -1.859 ; state.START_BIT ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.450     ; 2.404      ;
; -1.859 ; state.START_BIT ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.450     ; 2.404      ;
; -1.859 ; state.START_BIT ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.450     ; 2.404      ;
; -1.859 ; state.START_BIT ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.450     ; 2.404      ;
; -1.837 ; clk_counter[3]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.769      ;
; -1.837 ; clk_counter[3]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.769      ;
; -1.837 ; clk_counter[3]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.769      ;
; -1.837 ; clk_counter[3]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.769      ;
; -1.837 ; clk_counter[3]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.769      ;
; -1.800 ; clk_counter[2]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.734      ;
; -1.800 ; clk_counter[2]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.734      ;
; -1.800 ; clk_counter[2]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.734      ;
; -1.800 ; clk_counter[2]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.734      ;
; -1.743 ; clk_counter[2]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.675      ;
; -1.743 ; clk_counter[2]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.675      ;
; -1.743 ; clk_counter[2]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.675      ;
; -1.743 ; clk_counter[2]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.675      ;
; -1.743 ; clk_counter[2]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.675      ;
; -1.711 ; clk_counter[3]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.711 ; clk_counter[3]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.642      ;
; -1.699 ; clk_counter[0]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.631      ;
; -1.699 ; clk_counter[0]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.631      ;
; -1.699 ; clk_counter[0]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.631      ;
; -1.699 ; clk_counter[0]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.631      ;
; -1.699 ; clk_counter[0]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.631      ;
; -1.623 ; clk_counter[3]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.927      ;
; -1.622 ; state.START_BIT ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; -0.078     ; 2.539      ;
; -1.612 ; clk_counter[0]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.546      ;
; -1.612 ; clk_counter[0]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.546      ;
; -1.612 ; clk_counter[0]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.546      ;
; -1.612 ; clk_counter[0]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.546      ;
; -1.600 ; clk_counter[2]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.600 ; clk_counter[2]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.531      ;
; -1.591 ; clk_counter[4]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.525      ;
; -1.591 ; clk_counter[4]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.525      ;
; -1.591 ; clk_counter[4]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.525      ;
; -1.591 ; clk_counter[4]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.061     ; 2.525      ;
; -1.574 ; bit_index[0]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.877      ;
; -1.573 ; bit_index[0]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.876      ;
; -1.550 ; clk_counter[4]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.482      ;
; -1.550 ; clk_counter[4]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.482      ;
; -1.550 ; clk_counter[4]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.482      ;
; -1.550 ; clk_counter[4]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.482      ;
; -1.550 ; clk_counter[4]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.482      ;
; -1.550 ; bit_index[3]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.853      ;
; -1.550 ; bit_index[3]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.853      ;
; -1.534 ; bit_index[0]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.837      ;
; -1.532 ; clk_counter[3]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.836      ;
; -1.531 ; bit_index[3]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.834      ;
; -1.531 ; clk_counter[3]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.835      ;
; -1.530 ; bit_index[3]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.833      ;
; -1.528 ; bit_index[0]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.831      ;
; -1.519 ; state.READ_BITS ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.066      ;
; -1.519 ; state.READ_BITS ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.066      ;
; -1.519 ; state.READ_BITS ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.066      ;
; -1.519 ; state.READ_BITS ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.448     ; 2.066      ;
; -1.518 ; clk_counter[0]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.822      ;
; -1.517 ; clk_counter[0]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.821      ;
; -1.506 ; clk_counter[2]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.810      ;
; -1.492 ; bit_index[2]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.795      ;
; -1.491 ; bit_index[2]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.794      ;
; -1.485 ; clk_counter[3]  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.789      ;
; -1.477 ; clk_counter[0]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.781      ;
; -1.475 ; state.START_BIT ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; -0.078     ; 2.392      ;
; -1.474 ; state.START_BIT ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; -0.078     ; 2.391      ;
; -1.471 ; clk_counter[0]  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.309      ; 2.775      ;
; -1.456 ; clk_counter[1]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.388      ;
; -1.456 ; clk_counter[1]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.388      ;
; -1.456 ; clk_counter[1]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.388      ;
; -1.456 ; clk_counter[1]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.388      ;
; -1.456 ; clk_counter[1]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.063     ; 2.388      ;
; -1.452 ; bit_index[2]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.755      ;
; -1.446 ; bit_index[2]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.308      ; 2.749      ;
; -1.441 ; clk_counter[0]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.372      ;
; -1.441 ; clk_counter[0]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.372      ;
; -1.441 ; clk_counter[0]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.372      ;
; -1.441 ; clk_counter[0]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.064     ; 2.372      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_3125'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; rx_shift_reg[1]  ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; rx_shift_reg[7]  ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; rx_shift_reg[6]  ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; rx_shift_reg[5]  ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; rx_shift_reg[4]  ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; rx_shift_reg[3]  ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; rx_shift_reg[2]  ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; rx_shift_reg[0]  ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; state.IDLE       ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; state.READ_BITS  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; state.START_BIT  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; state.PARITY_BIT ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; rx_complete~reg0 ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; parity_bit       ; parity_bit       ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state.COMP_BIT   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; bit_index[1]     ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; bit_index[2]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; bit_index[0]     ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.580      ;
; 0.372 ; parity_bit       ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; bit_index[2]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 0.958      ;
; 0.382 ; bit_index[2]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 0.968      ;
; 0.516 ; bit_index[1]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.102      ;
; 0.517 ; bit_index[1]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.103      ;
; 0.538 ; bit_index[0]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.757      ;
; 0.543 ; bit_index[0]     ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.762      ;
; 0.550 ; bit_index[0]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.136      ;
; 0.552 ; bit_index[0]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.138      ;
; 0.553 ; bit_index[0]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.139      ;
; 0.556 ; bit_index[0]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.142      ;
; 0.561 ; bit_index[3]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.147      ;
; 0.563 ; clk_counter[3]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.783      ;
; 0.564 ; bit_index[3]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.150      ;
; 0.567 ; clk_counter[4]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.787      ;
; 0.586 ; clk_counter[0]   ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.806      ;
; 0.591 ; clk_counter[1]   ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.811      ;
; 0.592 ; bit_index[1]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 0.811      ;
; 0.597 ; bit_index[3]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.183      ;
; 0.599 ; bit_index[3]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.185      ;
; 0.656 ; bit_index[0]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.455      ; 1.268      ;
; 0.694 ; bit_index[3]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.455      ; 1.306      ;
; 0.703 ; clk_counter[2]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.923      ;
; 0.727 ; state.COMP_BIT   ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.451      ; 1.335      ;
; 0.731 ; state.COMP_BIT   ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.451      ; 1.339      ;
; 0.734 ; state.COMP_BIT   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 0.954      ;
; 0.740 ; bit_index[2]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.455      ; 1.352      ;
; 0.754 ; state.COMP_BIT   ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.451      ; 1.362      ;
; 0.754 ; state.COMP_BIT   ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.451      ; 1.362      ;
; 0.830 ; bit_index[1]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.455      ; 1.442      ;
; 0.838 ; bit_index[2]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.424      ;
; 0.838 ; bit_index[2]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.424      ;
; 0.838 ; clk_counter[3]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.058      ;
; 0.853 ; clk_counter[0]   ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.073      ;
; 0.855 ; clk_counter[0]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.075      ;
; 0.861 ; bit_index[0]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.447      ;
; 0.863 ; bit_index[0]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.449      ;
; 0.865 ; clk_counter[1]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.085      ;
; 0.869 ; bit_index[3]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.455      ;
; 0.871 ; bit_index[3]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.457      ;
; 0.875 ; bit_index[2]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.461      ;
; 0.878 ; bit_index[2]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.464      ;
; 0.937 ; rx_shift_reg[7]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.310     ; 0.784      ;
; 0.949 ; clk_counter[4]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.537      ;
; 0.952 ; clk_counter[4]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.540      ;
; 0.957 ; clk_counter[4]   ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.545      ;
; 0.959 ; clk_counter[4]   ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.547      ;
; 0.960 ; bit_index[1]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.546      ;
; 0.964 ; bit_index[1]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.550      ;
; 0.964 ; bit_index[1]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.550      ;
; 0.965 ; clk_counter[0]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.185      ;
; 0.965 ; bit_index[1]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.429      ; 1.551      ;
; 0.967 ; clk_counter[0]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.187      ;
; 0.975 ; clk_counter[1]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.195      ;
; 0.977 ; clk_counter[1]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.197      ;
; 0.991 ; clk_counter[2]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.211      ;
; 0.993 ; clk_counter[2]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.063      ; 1.213      ;
; 1.024 ; state.IDLE       ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 1.259      ;
; 1.037 ; state.START_BIT  ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 1.272      ;
; 1.041 ; state.START_BIT  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 1.276      ;
; 1.043 ; state.READ_BITS  ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 1.278      ;
; 1.048 ; clk_counter[4]   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.267      ;
; 1.051 ; clk_counter[4]   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.270      ;
; 1.054 ; clk_counter[4]   ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.457      ; 1.668      ;
; 1.069 ; rx_shift_reg[5]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.291     ; 0.935      ;
; 1.075 ; rx_shift_reg[3]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.291     ; 0.941      ;
; 1.082 ; state.READ_BITS  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 1.317      ;
; 1.083 ; rx_shift_reg[0]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.291     ; 0.949      ;
; 1.093 ; clk_counter[4]   ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.450      ; 1.700      ;
; 1.093 ; clk_counter[4]   ; parity_bit       ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.312      ;
; 1.103 ; clk_counter[1]   ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.450      ; 1.710      ;
; 1.115 ; bit_index[0]     ; bit_index[3]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.334      ;
; 1.120 ; clk_counter[1]   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.339      ;
; 1.129 ; clk_counter[4]   ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.450      ; 1.736      ;
; 1.131 ; clk_counter[1]   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.062      ; 1.350      ;
; 1.147 ; clk_counter[4]   ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.450      ; 1.754      ;
; 1.154 ; clk_counter[1]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.742      ;
; 1.157 ; clk_counter[1]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.745      ;
; 1.162 ; clk_counter[1]   ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.750      ;
; 1.164 ; clk_counter[1]   ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.431      ; 1.752      ;
; 1.181 ; state.IDLE       ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.078      ; 1.416      ;
; 1.192 ; state.IDLE       ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; -0.310     ; 1.039      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 381.53 MHz ; 250.0 MHz       ; clk_3125   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_3125 ; -1.621 ; -41.348        ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.297 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_3125 ; -3.000 ; -36.000                      ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_3125'                                                                            ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.621 ; state.START_BIT ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 2.214      ;
; -1.621 ; state.START_BIT ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 2.214      ;
; -1.621 ; state.START_BIT ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 2.214      ;
; -1.621 ; state.START_BIT ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 2.214      ;
; -1.611 ; clk_counter[3]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.552      ;
; -1.611 ; clk_counter[3]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.552      ;
; -1.611 ; clk_counter[3]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.552      ;
; -1.611 ; clk_counter[3]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.552      ;
; -1.579 ; state.START_BIT ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.403     ; 2.171      ;
; -1.579 ; state.START_BIT ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.403     ; 2.171      ;
; -1.579 ; state.START_BIT ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.403     ; 2.171      ;
; -1.579 ; state.START_BIT ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.403     ; 2.171      ;
; -1.579 ; state.START_BIT ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.403     ; 2.171      ;
; -1.569 ; clk_counter[3]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.509      ;
; -1.569 ; clk_counter[3]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.509      ;
; -1.569 ; clk_counter[3]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.509      ;
; -1.569 ; clk_counter[3]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.509      ;
; -1.569 ; clk_counter[3]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.509      ;
; -1.516 ; clk_counter[2]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.457      ;
; -1.516 ; clk_counter[2]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.457      ;
; -1.516 ; clk_counter[2]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.457      ;
; -1.516 ; clk_counter[2]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.457      ;
; -1.463 ; clk_counter[2]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; clk_counter[2]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; clk_counter[2]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; clk_counter[2]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; clk_counter[2]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.403      ;
; -1.457 ; clk_counter[3]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.457 ; clk_counter[3]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.396      ;
; -1.418 ; clk_counter[0]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; clk_counter[0]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; clk_counter[0]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; clk_counter[0]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.358      ;
; -1.418 ; clk_counter[0]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.358      ;
; -1.382 ; state.START_BIT ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; -0.069     ; 2.308      ;
; -1.372 ; clk_counter[3]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.646      ;
; -1.368 ; clk_counter[0]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.309      ;
; -1.368 ; clk_counter[0]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.309      ;
; -1.368 ; clk_counter[0]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.309      ;
; -1.368 ; clk_counter[0]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.309      ;
; -1.346 ; clk_counter[4]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.287      ;
; -1.346 ; clk_counter[4]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.287      ;
; -1.346 ; clk_counter[4]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.287      ;
; -1.346 ; clk_counter[4]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.054     ; 2.287      ;
; -1.343 ; clk_counter[2]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.343 ; clk_counter[2]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.282      ;
; -1.308 ; bit_index[3]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.580      ;
; -1.308 ; bit_index[3]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.580      ;
; -1.304 ; clk_counter[4]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.244      ;
; -1.304 ; clk_counter[4]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.244      ;
; -1.304 ; clk_counter[4]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.244      ;
; -1.304 ; clk_counter[4]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.244      ;
; -1.304 ; clk_counter[4]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.244      ;
; -1.302 ; bit_index[0]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.574      ;
; -1.301 ; bit_index[0]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.573      ;
; -1.288 ; bit_index[3]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.560      ;
; -1.279 ; bit_index[3]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.551      ;
; -1.269 ; bit_index[0]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.541      ;
; -1.266 ; bit_index[0]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.538      ;
; -1.261 ; state.READ_BITS ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 1.854      ;
; -1.261 ; state.READ_BITS ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 1.854      ;
; -1.261 ; state.READ_BITS ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 1.854      ;
; -1.261 ; state.READ_BITS ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.402     ; 1.854      ;
; -1.251 ; clk_counter[3]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.525      ;
; -1.250 ; clk_counter[3]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.524      ;
; -1.246 ; clk_counter[1]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.186      ;
; -1.246 ; clk_counter[1]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.186      ;
; -1.246 ; clk_counter[1]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.186      ;
; -1.246 ; clk_counter[1]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.186      ;
; -1.246 ; clk_counter[1]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.055     ; 2.186      ;
; -1.244 ; state.START_BIT ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; -0.069     ; 2.170      ;
; -1.244 ; state.START_BIT ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; -0.069     ; 2.170      ;
; -1.234 ; bit_index[2]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.506      ;
; -1.234 ; clk_counter[0]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.508      ;
; -1.233 ; bit_index[2]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.277      ; 2.505      ;
; -1.233 ; clk_counter[0]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.507      ;
; -1.223 ; clk_counter[2]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.497      ;
; -1.216 ; clk_counter[3]  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.279      ; 2.490      ;
; -1.214 ; clk_counter[0]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
; -1.214 ; clk_counter[0]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.056     ; 2.153      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_3125'                                                                             ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; rx_shift_reg[1]  ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.070      ; 0.511      ;
; 0.298 ; rx_shift_reg[7]  ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; rx_shift_reg[6]  ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; rx_shift_reg[5]  ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; rx_shift_reg[4]  ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; rx_shift_reg[3]  ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; rx_shift_reg[2]  ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; rx_shift_reg[0]  ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; state.IDLE       ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; state.READ_BITS  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; state.START_BIT  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; state.PARITY_BIT ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; rx_complete~reg0 ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; parity_bit       ; parity_bit       ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state.COMP_BIT   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bit_index[1]     ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bit_index[2]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; bit_index[0]     ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.519      ;
; 0.338 ; parity_bit       ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.538      ;
; 0.347 ; bit_index[2]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 0.876      ;
; 0.359 ; bit_index[2]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 0.888      ;
; 0.462 ; bit_index[1]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 0.991      ;
; 0.463 ; bit_index[1]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 0.992      ;
; 0.486 ; bit_index[0]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.686      ;
; 0.490 ; bit_index[0]     ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.690      ;
; 0.494 ; bit_index[0]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.023      ;
; 0.494 ; bit_index[0]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.023      ;
; 0.497 ; bit_index[0]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.026      ;
; 0.497 ; bit_index[0]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.026      ;
; 0.497 ; bit_index[3]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.026      ;
; 0.500 ; bit_index[3]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.029      ;
; 0.507 ; clk_counter[3]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.706      ;
; 0.522 ; clk_counter[4]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.721      ;
; 0.524 ; clk_counter[0]   ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.723      ;
; 0.528 ; bit_index[3]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.057      ;
; 0.530 ; clk_counter[1]   ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.729      ;
; 0.530 ; bit_index[3]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.059      ;
; 0.530 ; bit_index[1]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.730      ;
; 0.600 ; bit_index[0]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.154      ;
; 0.607 ; bit_index[3]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.161      ;
; 0.645 ; clk_counter[2]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.844      ;
; 0.662 ; state.COMP_BIT   ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.404      ; 1.210      ;
; 0.669 ; bit_index[2]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.223      ;
; 0.669 ; state.COMP_BIT   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 0.869      ;
; 0.672 ; state.COMP_BIT   ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.404      ; 1.220      ;
; 0.683 ; state.COMP_BIT   ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.404      ; 1.231      ;
; 0.683 ; state.COMP_BIT   ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.404      ; 1.231      ;
; 0.742 ; bit_index[1]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.410      ; 1.296      ;
; 0.751 ; clk_counter[3]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.950      ;
; 0.757 ; clk_counter[0]   ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.956      ;
; 0.764 ; clk_counter[0]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.963      ;
; 0.770 ; bit_index[0]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.299      ;
; 0.772 ; bit_index[0]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.301      ;
; 0.773 ; bit_index[3]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.302      ;
; 0.774 ; bit_index[2]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.303      ;
; 0.774 ; bit_index[2]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.303      ;
; 0.775 ; clk_counter[1]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 0.974      ;
; 0.775 ; bit_index[3]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.304      ;
; 0.794 ; bit_index[2]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.323      ;
; 0.796 ; bit_index[2]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.325      ;
; 0.853 ; rx_shift_reg[7]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.279     ; 0.718      ;
; 0.853 ; clk_counter[0]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.052      ;
; 0.858 ; clk_counter[4]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.388      ;
; 0.860 ; clk_counter[0]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.059      ;
; 0.861 ; clk_counter[4]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.391      ;
; 0.864 ; clk_counter[1]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.063      ;
; 0.867 ; clk_counter[4]   ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.397      ;
; 0.869 ; clk_counter[4]   ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.399      ;
; 0.871 ; bit_index[1]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.400      ;
; 0.871 ; bit_index[1]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.400      ;
; 0.871 ; bit_index[1]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.400      ;
; 0.871 ; clk_counter[1]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.070      ;
; 0.885 ; bit_index[1]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.385      ; 1.414      ;
; 0.894 ; clk_counter[2]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.093      ;
; 0.901 ; clk_counter[2]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.100      ;
; 0.910 ; state.IDLE       ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 1.123      ;
; 0.942 ; state.START_BIT  ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 1.155      ;
; 0.943 ; state.READ_BITS  ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 1.156      ;
; 0.946 ; clk_counter[4]   ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.411      ; 1.501      ;
; 0.952 ; state.START_BIT  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 1.165      ;
; 0.967 ; clk_counter[4]   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.166      ;
; 0.974 ; clk_counter[4]   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.173      ;
; 0.975 ; rx_shift_reg[5]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.262     ; 0.857      ;
; 0.976 ; state.READ_BITS  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 1.189      ;
; 0.983 ; rx_shift_reg[3]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.262     ; 0.865      ;
; 0.988 ; rx_shift_reg[0]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.262     ; 0.870      ;
; 0.989 ; clk_counter[4]   ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.403      ; 1.536      ;
; 0.991 ; clk_counter[4]   ; parity_bit       ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.190      ;
; 1.001 ; clk_counter[1]   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.200      ;
; 1.012 ; clk_counter[1]   ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.403      ; 1.559      ;
; 1.013 ; clk_counter[1]   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.055      ; 1.212      ;
; 1.019 ; clk_counter[1]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.549      ;
; 1.022 ; clk_counter[1]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.552      ;
; 1.023 ; bit_index[0]     ; bit_index[3]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.056      ; 1.223      ;
; 1.023 ; clk_counter[4]   ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.403      ; 1.570      ;
; 1.028 ; clk_counter[1]   ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.558      ;
; 1.030 ; clk_counter[1]   ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.386      ; 1.560      ;
; 1.035 ; clk_counter[4]   ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.403      ; 1.582      ;
; 1.051 ; clk_counter[1]   ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.403      ; 1.598      ;
; 1.059 ; state.IDLE       ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.069      ; 1.272      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clk_3125 ; -0.641 ; -13.079        ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clk_3125 ; 0.177 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk_3125 ; -3.000 ; -38.338                      ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_3125'                                                                            ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.641 ; state.START_BIT ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.387      ;
; -0.641 ; state.START_BIT ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.387      ;
; -0.641 ; state.START_BIT ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.387      ;
; -0.641 ; state.START_BIT ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.387      ;
; -0.595 ; clk_counter[3]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; clk_counter[3]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; clk_counter[3]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; clk_counter[3]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.546      ;
; -0.590 ; state.START_BIT ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.242     ; 1.335      ;
; -0.590 ; state.START_BIT ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.242     ; 1.335      ;
; -0.590 ; state.START_BIT ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.242     ; 1.335      ;
; -0.590 ; state.START_BIT ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.242     ; 1.335      ;
; -0.590 ; state.START_BIT ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.242     ; 1.335      ;
; -0.561 ; clk_counter[2]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; clk_counter[2]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; clk_counter[2]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.512      ;
; -0.561 ; clk_counter[2]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.512      ;
; -0.546 ; clk_counter[3]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; clk_counter[3]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; clk_counter[3]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; clk_counter[3]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.496      ;
; -0.546 ; clk_counter[3]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.496      ;
; -0.516 ; state.START_BIT ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; -0.045     ; 1.458      ;
; -0.510 ; clk_counter[2]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; clk_counter[2]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; clk_counter[2]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; clk_counter[2]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.460      ;
; -0.510 ; clk_counter[2]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.460      ;
; -0.495 ; clk_counter[0]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.445      ;
; -0.495 ; clk_counter[0]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.445      ;
; -0.495 ; clk_counter[0]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.445      ;
; -0.495 ; clk_counter[0]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.445      ;
; -0.495 ; clk_counter[0]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.445      ;
; -0.484 ; clk_counter[3]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; clk_counter[3]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.433      ;
; -0.470 ; clk_counter[3]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.617      ;
; -0.464 ; clk_counter[0]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.415      ;
; -0.464 ; clk_counter[0]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.415      ;
; -0.464 ; clk_counter[0]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.415      ;
; -0.464 ; clk_counter[0]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.415      ;
; -0.461 ; bit_index[0]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.607      ;
; -0.460 ; bit_index[0]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.606      ;
; -0.450 ; clk_counter[2]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[6]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[1]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; clk_counter[2]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.399      ;
; -0.439 ; clk_counter[3]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.586      ;
; -0.438 ; clk_counter[3]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.585      ;
; -0.436 ; clk_counter[2]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.583      ;
; -0.434 ; clk_counter[0]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.581      ;
; -0.433 ; clk_counter[4]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.384      ;
; -0.433 ; clk_counter[4]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.384      ;
; -0.433 ; clk_counter[4]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.384      ;
; -0.433 ; clk_counter[4]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.384      ;
; -0.433 ; clk_counter[0]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.580      ;
; -0.433 ; bit_index[0]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.579      ;
; -0.430 ; bit_index[3]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.576      ;
; -0.429 ; bit_index[3]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.575      ;
; -0.424 ; bit_index[0]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.570      ;
; -0.421 ; state.READ_BITS ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.167      ;
; -0.421 ; state.READ_BITS ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.167      ;
; -0.421 ; state.READ_BITS ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.167      ;
; -0.421 ; state.READ_BITS ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.241     ; 1.167      ;
; -0.421 ; state.START_BIT ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; -0.045     ; 1.363      ;
; -0.420 ; state.START_BIT ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; -0.045     ; 1.362      ;
; -0.410 ; bit_index[2]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.556      ;
; -0.409 ; bit_index[2]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.555      ;
; -0.405 ; clk_counter[0]  ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.552      ;
; -0.404 ; clk_counter[4]  ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; clk_counter[4]  ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; clk_counter[4]  ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; clk_counter[4]  ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; clk_counter[4]  ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 1.000        ; -0.037     ; 1.354      ;
; -0.402 ; bit_index[3]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.548      ;
; -0.401 ; clk_counter[3]  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.548      ;
; -0.396 ; clk_counter[0]  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.543      ;
; -0.393 ; bit_index[3]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.539      ;
; -0.382 ; bit_index[2]    ; state.IDLE       ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.528      ;
; -0.373 ; bit_index[2]    ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.519      ;
; -0.359 ; clk_counter[1]  ; bit_index[1]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.310      ;
; -0.359 ; clk_counter[1]  ; bit_index[0]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.310      ;
; -0.359 ; clk_counter[1]  ; bit_index[2]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.310      ;
; -0.359 ; clk_counter[1]  ; bit_index[3]     ; clk_3125     ; clk_3125    ; 1.000        ; -0.036     ; 1.310      ;
; -0.358 ; clk_counter[2]  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.505      ;
; -0.357 ; clk_counter[2]  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.160      ; 1.504      ;
; -0.342 ; bit_index[1]    ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.488      ;
; -0.341 ; bit_index[1]    ; state.START_BIT  ; clk_3125     ; clk_3125    ; 1.000        ; 0.159      ; 1.487      ;
; -0.333 ; clk_counter[0]  ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 1.000        ; -0.038     ; 1.282      ;
+--------+-----------------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_3125'                                                                             ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; rx_shift_reg[1]  ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; rx_shift_reg[7]  ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_shift_reg[6]  ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_shift_reg[5]  ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_shift_reg[4]  ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_shift_reg[3]  ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_shift_reg[2]  ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; rx_shift_reg[0]  ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; state.IDLE       ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; state.READ_BITS  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; state.START_BIT  ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; state.PARITY_BIT ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; rx_complete~reg0 ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; parity_bit       ; parity_bit       ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; state.COMP_BIT   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_index[1]     ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bit_index[2]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; parity_bit       ; rx_parity~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; bit_index[0]     ; bit_index[0]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; bit_index[2]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.512      ;
; 0.198 ; bit_index[2]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.517      ;
; 0.272 ; bit_index[1]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.591      ;
; 0.272 ; bit_index[1]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.591      ;
; 0.280 ; bit_index[0]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.401      ;
; 0.283 ; bit_index[0]     ; bit_index[1]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.404      ;
; 0.291 ; bit_index[0]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.610      ;
; 0.294 ; bit_index[0]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.613      ;
; 0.298 ; clk_counter[4]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; clk_counter[3]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; bit_index[0]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.621      ;
; 0.303 ; bit_index[0]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.622      ;
; 0.306 ; bit_index[3]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.625      ;
; 0.307 ; bit_index[3]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.626      ;
; 0.312 ; clk_counter[0]   ; clk_counter[0]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.433      ;
; 0.316 ; clk_counter[1]   ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; bit_index[1]     ; bit_index[2]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.439      ;
; 0.327 ; bit_index[3]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.646      ;
; 0.331 ; bit_index[3]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.650      ;
; 0.346 ; bit_index[0]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.247      ; 0.677      ;
; 0.371 ; clk_counter[2]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.492      ;
; 0.388 ; state.COMP_BIT   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.509      ;
; 0.390 ; state.COMP_BIT   ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.243      ; 0.717      ;
; 0.390 ; bit_index[3]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.247      ; 0.721      ;
; 0.393 ; state.COMP_BIT   ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.243      ; 0.720      ;
; 0.401 ; state.COMP_BIT   ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.243      ; 0.728      ;
; 0.402 ; state.COMP_BIT   ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.243      ; 0.729      ;
; 0.407 ; bit_index[2]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.247      ; 0.738      ;
; 0.434 ; bit_index[2]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.753      ;
; 0.434 ; bit_index[2]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.753      ;
; 0.451 ; clk_counter[3]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; bit_index[1]     ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.247      ; 0.782      ;
; 0.459 ; clk_counter[0]   ; clk_counter[1]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.580      ;
; 0.462 ; clk_counter[0]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.583      ;
; 0.465 ; clk_counter[1]   ; clk_counter[2]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.586      ;
; 0.473 ; bit_index[0]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.792      ;
; 0.474 ; bit_index[0]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.793      ;
; 0.477 ; bit_index[3]     ; rx_shift_reg[6]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.796      ;
; 0.478 ; bit_index[3]     ; rx_shift_reg[2]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.797      ;
; 0.483 ; bit_index[2]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.802      ;
; 0.484 ; bit_index[2]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.803      ;
; 0.491 ; rx_shift_reg[7]  ; rx_msg[7]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.161     ; 0.414      ;
; 0.499 ; bit_index[1]     ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.818      ;
; 0.510 ; clk_counter[4]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.830      ;
; 0.511 ; clk_counter[4]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.831      ;
; 0.516 ; clk_counter[4]   ; rx_shift_reg[3]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.836      ;
; 0.520 ; clk_counter[4]   ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.840      ;
; 0.525 ; clk_counter[0]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.646      ;
; 0.527 ; bit_index[1]     ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.846      ;
; 0.528 ; clk_counter[0]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; clk_counter[1]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; clk_counter[2]   ; clk_counter[3]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; bit_index[1]     ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.849      ;
; 0.531 ; bit_index[1]     ; rx_shift_reg[5]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.235      ; 0.850      ;
; 0.531 ; clk_counter[1]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; clk_counter[2]   ; clk_counter[4]   ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.653      ;
; 0.551 ; clk_counter[4]   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.671      ;
; 0.553 ; state.START_BIT  ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.682      ;
; 0.555 ; clk_counter[4]   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.675      ;
; 0.556 ; state.START_BIT  ; state.IDLE       ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.685      ;
; 0.559 ; state.READ_BITS  ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.688      ;
; 0.560 ; rx_shift_reg[5]  ; rx_msg[5]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.155     ; 0.489      ;
; 0.560 ; state.IDLE       ; state.START_BIT  ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.689      ;
; 0.568 ; rx_shift_reg[3]  ; rx_msg[3]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.155     ; 0.497      ;
; 0.570 ; rx_shift_reg[0]  ; rx_msg[0]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.155     ; 0.499      ;
; 0.578 ; bit_index[0]     ; bit_index[3]     ; clk_3125     ; clk_3125    ; 0.000        ; 0.037      ; 0.699      ;
; 0.579 ; state.READ_BITS  ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.045      ; 0.708      ;
; 0.579 ; clk_counter[4]   ; rx_shift_reg[1]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.248      ; 0.911      ;
; 0.591 ; clk_counter[4]   ; parity_bit       ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.711      ;
; 0.599 ; clk_counter[1]   ; state.READ_BITS  ; clk_3125     ; clk_3125    ; 0.000        ; 0.242      ; 0.925      ;
; 0.613 ; clk_counter[4]   ; rx_shift_reg[7]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.242      ; 0.939      ;
; 0.622 ; clk_counter[1]   ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.742      ;
; 0.624 ; clk_counter[1]   ; state.COMP_BIT   ; clk_3125     ; clk_3125    ; 0.000        ; 0.036      ; 0.744      ;
; 0.628 ; rx_shift_reg[4]  ; rx_msg[4]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.155     ; 0.557      ;
; 0.632 ; clk_counter[1]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.952      ;
; 0.633 ; clk_counter[4]   ; state.PARITY_BIT ; clk_3125     ; clk_3125    ; 0.000        ; 0.242      ; 0.959      ;
; 0.633 ; clk_counter[1]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.953      ;
; 0.634 ; state.IDLE       ; rx_complete~reg0 ; clk_3125     ; clk_3125    ; 0.000        ; -0.161     ; 0.557      ;
; 0.634 ; clk_counter[2]   ; rx_shift_reg[4]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.954      ;
; 0.635 ; clk_counter[2]   ; rx_shift_reg[0]  ; clk_3125     ; clk_3125    ; 0.000        ; 0.236      ; 0.955      ;
; 0.636 ; rx_shift_reg[2]  ; rx_msg[2]~reg0   ; clk_3125     ; clk_3125    ; 0.000        ; -0.155     ; 0.565      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.916  ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  clk_3125        ; -1.916  ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -49.594 ; 0.0   ; 0.0      ; 0.0     ; -38.338             ;
;  clk_3125        ; -49.594 ; 0.000 ; N/A      ; N/A     ; -38.338             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rx_msg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_msg[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_parity     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_complete   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_3125                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rx_msg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_msg[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_parity     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_complete   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 508      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_3125   ; clk_3125 ; 508      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; clk_3125 ; clk_3125 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rx_complete ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_msg[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_parity   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Dec 12 22:24:06 2024
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_3125 clk_3125
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.916
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.916             -49.594 clk_3125 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk_3125 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.621
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.621             -41.348 clk_3125 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 clk_3125 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.641
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.641             -13.079 clk_3125 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.177               0.000 clk_3125 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.338 clk_3125 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4763 megabytes
    Info: Processing ended: Thu Dec 12 22:24:08 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


