#contributor : Aaron , generated by script from template provided by Xilinx
#name : V5_RAMB18SDP
#key:V5_RAMB18SDP
# --

RAMB18SDP #(
   .SIM_MODE("SAFE"),  // Simulation: "SAFE" vs. "FAST", see "Synthesis and Simulation Design Guide" for details
   .DO_REG(0),  // Optional output register (0 or 1)
   .INIT(36'h000000000),  // Initial values on output port
   .SIM_COLLISION_CHECK("ALL"),  // Collision check enable "ALL", "WARNING_ONLY", 
                                 //   "GENERATE_X_ONLY" or "NONE" 
   .SRVAL(36'h000000000), // Set/Reset value for port output
   
   // The following INIT_xx declarations specify the initial contents of the RAM
   .INIT_00(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_01(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_02(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_03(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_04(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_05(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_06(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_07(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_08(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_09(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_0A(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_0B(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_0C(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_0D(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_0E(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_0F(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_10(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_11(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_12(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_13(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_14(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_15(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_16(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_17(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_18(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_19(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_1A(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_1B(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_1C(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_1D(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_1E(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_1F(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_20(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_21(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_22(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_23(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_24(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_25(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_26(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_27(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_28(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_29(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_2A(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_2B(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_2C(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_2D(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_2E(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_2F(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_30(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_31(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_32(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_33(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_34(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_35(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_36(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_37(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_38(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_39(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_3A(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_3B(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_3C(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_3D(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_3E(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   .INIT_3F(256'h00000000_00000000_00000000_00000000_00000000_00000000_00000000_00000000),
   
   // The next set of INITP_xx are for the parity bits
   .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
   .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000)
) U_RAMB18SDP (
   .DO(DO),         // 32-bit data output
   .DOP(DOP),       // 4-bit parity data output
   .RDCLK(RDCLK),   // 1-bit read port clock
   .RDEN(RDEN),     // 1-bit read port enable
   .REGCE(REGCE),   // 1-bit register enable input
   .SSR(SSR),       // 1-bit synchronous output set/reset input
   .WRCLK(WRCLK),   // 1-bit write port clock
   .WREN(WREN),     // 1-bit write port enable
   .WRADDR(WRADDR), // 9-bit write port address input
   .RDADDR(RDADDR), // 9-bit read port address input
   .DI(DI),         // 32-bit data input
   .DIP(DIP),       // 4-bit parity data input
   .WE(WE)          // 4-bit write enable input
);

