Classic Timing Analyzer report for DE1_StopWatch
Wed Nov 08 08:30:53 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
  7. Clock Setup: 'stop'
  8. Clock Setup: 'lap'
  9. Clock Hold: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
 10. tco
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------+-----------+----------------------------------+------------------------------------------------+-----------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+
; Type                                                                ; Slack     ; Required Time                    ; Actual Time                                    ; From      ; To            ; From Clock                                           ; To Clock                                             ; Failed Paths ;
+---------------------------------------------------------------------+-----------+----------------------------------+------------------------------------------------+-----------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+
; Worst-case tco                                                      ; N/A       ; None                             ; 29.082 ns                                      ; cnt[3]    ; segment_1s[4] ; clk_50M                                              ; --                                                   ; 0            ;
; Clock Setup: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0' ; 21.689 ns ; 40.00 MHz ( period = 25.000 ns ) ; 302.02 MHz ( period = 3.311 ns )               ; cnt_10[2] ; clk_1         ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0            ;
; Clock Setup: 'lap'                                                  ; N/A       ; None                             ; Restricted to 405.02 MHz ( period = 2.469 ns ) ; en_update ; en_update     ; lap                                                  ; lap                                                  ; 0            ;
; Clock Setup: 'stop'                                                 ; N/A       ; None                             ; Restricted to 405.02 MHz ( period = 2.469 ns ) ; en_cnt    ; en_cnt        ; stop                                                 ; stop                                                 ; 0            ;
; Clock Hold: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'  ; 0.445 ns  ; 40.00 MHz ( period = 25.000 ns ) ; N/A                                            ; m_cnt[2]  ; m_cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0            ;
; Total number of failed paths                                        ;           ;                                  ;                                                ;           ;               ;                                                      ;                                                      ; 0            ;
+---------------------------------------------------------------------+-----------+----------------------------------+------------------------------------------------+-----------+---------------+------------------------------------------------------+------------------------------------------------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C20F484C7       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                                                                       ;
+------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; Clock Node Name                                      ; Clock Setting Name ; Type       ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset    ; Phase offset ;
+------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+
; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ;                    ; PLL output ; 40.0 MHz         ; 0.000 ns      ; 0.000 ns     ; clk_50M  ; 4                     ; 5                   ; -2.419 ns ;              ;
; clk_50M                                              ;                    ; User Pin   ; 50.0 MHz         ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; stop                                                 ;                    ; User Pin   ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
; lap                                                  ;                    ; User Pin   ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A       ;              ;
+------------------------------------------------------+--------------------+------------+------------------+---------------+--------------+----------+-----------------------+---------------------+-----------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------------------------------------------------+------------------------------------------------------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From        ; To          ; From Clock                                           ; To Clock                                             ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------------------------------------------------+------------------------------------------------------+-----------------------------+---------------------------+-------------------------+
; 21.689 ns                               ; 302.02 MHz ( period = 3.311 ns )                    ; cnt_10[2]   ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 22.717 ns                 ; 1.028 ns                ;
; 21.721 ns                               ; 304.97 MHz ( period = 3.279 ns )                    ; cnt_10[0]   ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 22.717 ns                 ; 0.996 ns                ;
; 21.763 ns                               ; 308.93 MHz ( period = 3.237 ns )                    ; cnt_200K[7] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.976 ns                ;
; 21.852 ns                               ; 317.66 MHz ( period = 3.148 ns )                    ; cnt[0]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.909 ns                ;
; 21.883 ns                               ; 320.82 MHz ( period = 3.117 ns )                    ; cnt[3]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.878 ns                ;
; 21.886 ns                               ; 321.13 MHz ( period = 3.114 ns )                    ; cnt_200K[1] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.853 ns                ;
; 21.911 ns                               ; 323.73 MHz ( period = 3.089 ns )                    ; cnt_200K[6] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.828 ns                ;
; 21.934 ns                               ; 326.16 MHz ( period = 3.066 ns )                    ; cnt[5]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.827 ns                ;
; 21.963 ns                               ; 329.27 MHz ( period = 3.037 ns )                    ; cnt_200K[3] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.776 ns                ;
; 21.969 ns                               ; 329.92 MHz ( period = 3.031 ns )                    ; cnt[1]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.792 ns                ;
; 21.992 ns                               ; 332.45 MHz ( period = 3.008 ns )                    ; cnt[3]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.769 ns                ;
; 21.992 ns                               ; 332.45 MHz ( period = 3.008 ns )                    ; cnt[3]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.769 ns                ;
; 21.992 ns                               ; 332.45 MHz ( period = 3.008 ns )                    ; cnt[3]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.769 ns                ;
; 22.009 ns                               ; 334.34 MHz ( period = 2.991 ns )                    ; cnt_200K[2] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.730 ns                ;
; 22.013 ns                               ; 334.78 MHz ( period = 2.987 ns )                    ; cnt[0]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.748 ns                ;
; 22.043 ns                               ; 338.18 MHz ( period = 2.957 ns )                    ; cnt[5]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.718 ns                ;
; 22.043 ns                               ; 338.18 MHz ( period = 2.957 ns )                    ; cnt[5]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.718 ns                ;
; 22.043 ns                               ; 338.18 MHz ( period = 2.957 ns )                    ; cnt[5]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.718 ns                ;
; 22.071 ns                               ; 341.41 MHz ( period = 2.929 ns )                    ; cnt_200K[4] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.668 ns                ;
; 22.073 ns                               ; 341.65 MHz ( period = 2.927 ns )                    ; cnt_10[1]   ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 22.717 ns                 ; 0.644 ns                ;
; 22.076 ns                               ; 342.00 MHz ( period = 2.924 ns )                    ; cnt[2]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.685 ns                ;
; 22.089 ns                               ; 343.52 MHz ( period = 2.911 ns )                    ; cnt[2]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.672 ns                ;
; 22.108 ns                               ; 345.78 MHz ( period = 2.892 ns )                    ; cnt[3]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.653 ns                ;
; 22.130 ns                               ; 348.43 MHz ( period = 2.870 ns )                    ; cnt[1]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.631 ns                ;
; 22.148 ns                               ; 350.63 MHz ( period = 2.852 ns )                    ; cnt[0]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.613 ns                ;
; 22.187 ns                               ; 355.49 MHz ( period = 2.813 ns )                    ; cnt[4]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.574 ns                ;
; 22.198 ns                               ; 356.89 MHz ( period = 2.802 ns )                    ; cnt[2]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.563 ns                ;
; 22.198 ns                               ; 356.89 MHz ( period = 2.802 ns )                    ; cnt[2]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.563 ns                ;
; 22.198 ns                               ; 356.89 MHz ( period = 2.802 ns )                    ; cnt[2]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.563 ns                ;
; 22.210 ns                               ; 358.42 MHz ( period = 2.790 ns )                    ; cnt_1K[0]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.551 ns                ;
; 22.222 ns                               ; 359.97 MHz ( period = 2.778 ns )                    ; cnt_200K[5] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.517 ns                ;
; 22.232 ns                               ; 361.27 MHz ( period = 2.768 ns )                    ; cnt[4]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.529 ns                ;
; 22.237 ns                               ; 361.93 MHz ( period = 2.763 ns )                    ; cnt[2]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.524 ns                ;
; 22.264 ns                               ; 365.50 MHz ( period = 2.736 ns )                    ; cnt_200K[0] ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 23.739 ns                 ; 1.475 ns                ;
; 22.265 ns                               ; 365.63 MHz ( period = 2.735 ns )                    ; cnt[1]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.496 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.272 ns                               ; 366.57 MHz ( period = 2.728 ns )                    ; cnt_40M[7]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.489 ns                ;
; 22.298 ns                               ; 370.10 MHz ( period = 2.702 ns )                    ; cnt_1K[1]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.463 ns                ;
; 22.308 ns                               ; 371.47 MHz ( period = 2.692 ns )                    ; cnt[0]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.453 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.321 ns                               ; 373.27 MHz ( period = 2.679 ns )                    ; cnt_40M[4]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.440 ns                ;
; 22.341 ns                               ; 376.08 MHz ( period = 2.659 ns )                    ; cnt[4]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.420 ns                ;
; 22.341 ns                               ; 376.08 MHz ( period = 2.659 ns )                    ; cnt[4]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.420 ns                ;
; 22.341 ns                               ; 376.08 MHz ( period = 2.659 ns )                    ; cnt[4]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.420 ns                ;
; 22.354 ns                               ; 377.93 MHz ( period = 2.646 ns )                    ; cnt_1K[0]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.407 ns                ;
; 22.372 ns                               ; 380.52 MHz ( period = 2.628 ns )                    ; cnt[2]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.389 ns                ;
; 22.380 ns                               ; 381.68 MHz ( period = 2.620 ns )                    ; cnt_1K[2]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.381 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.390 ns                               ; 383.14 MHz ( period = 2.610 ns )                    ; cnt_40M[3]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.371 ns                ;
; 22.404 ns                               ; 385.21 MHz ( period = 2.596 ns )                    ; cnt[3]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.357 ns                ;
; 22.412 ns                               ; 386.40 MHz ( period = 2.588 ns )                    ; cnt_1K[5]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.445 ns                 ; 2.033 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_40M[5]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.347 ns                ;
; 22.414 ns                               ; 386.70 MHz ( period = 2.586 ns )                    ; cnt_1K[3]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.445 ns                 ; 2.031 ns                ;
; 22.425 ns                               ; 388.35 MHz ( period = 2.575 ns )                    ; cnt[1]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.336 ns                ;
; 22.437 ns                               ; 390.17 MHz ( period = 2.563 ns )                    ; cnt_1K[3]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.324 ns                ;
; 22.442 ns                               ; 390.93 MHz ( period = 2.558 ns )                    ; cnt_1K[1]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.319 ns                ;
; 22.449 ns                               ; 392.00 MHz ( period = 2.551 ns )                    ; cnt_1K[0]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.312 ns                ;
; 22.477 ns                               ; 396.35 MHz ( period = 2.523 ns )                    ; cnt_200K[0] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.284 ns                ;
; 22.524 ns                               ; 403.88 MHz ( period = 2.476 ns )                    ; cnt_1K[2]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.237 ns                ;
; 22.538 ns                               ; 406.17 MHz ( period = 2.462 ns )                    ; cnt_1K[2]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.445 ns                 ; 1.907 ns                ;
; 22.540 ns                               ; 406.50 MHz ( period = 2.460 ns )                    ; cnt_200K[1] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.221 ns                ;
; 22.555 ns                               ; 409.00 MHz ( period = 2.445 ns )                    ; cnt_200K[0] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.206 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.570 ns                               ; 411.52 MHz ( period = 2.430 ns )                    ; cnt_40M[6]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.191 ns                ;
; 22.581 ns                               ; 413.39 MHz ( period = 2.419 ns )                    ; cnt_1K[3]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.180 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.584 ns                               ; 413.91 MHz ( period = 2.416 ns )                    ; cnt_40M[2]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.177 ns                ;
; 22.618 ns                               ; 419.82 MHz ( period = 2.382 ns )                    ; cnt_200K[1] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.143 ns                ;
; 22.619 ns                               ; 419.99 MHz ( period = 2.381 ns )                    ; cnt_200K[2] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.142 ns                ;
; 22.622 ns                               ; 420.52 MHz ( period = 2.378 ns )                    ; cnt[3]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.139 ns                ;
; 22.642 ns                               ; 424.09 MHz ( period = 2.358 ns )                    ; cnt_200K[0] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.119 ns                ;
; 22.669 ns                               ; 429.00 MHz ( period = 2.331 ns )                    ; cnt_200K[3] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.092 ns                ;
; 22.690 ns                               ; 432.90 MHz ( period = 2.310 ns )                    ; cnt_1K[4]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.071 ns                ;
; 22.697 ns                               ; 434.22 MHz ( period = 2.303 ns )                    ; cnt_200K[2] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.064 ns                ;
; 22.702 ns                               ; 435.16 MHz ( period = 2.298 ns )                    ; cnt_1K[4]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.445 ns                 ; 1.743 ns                ;
; 22.705 ns                               ; 435.73 MHz ( period = 2.295 ns )                    ; cnt_200K[1] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.056 ns                ;
; 22.726 ns                               ; 439.75 MHz ( period = 2.274 ns )                    ; cnt_40M[0]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.035 ns                ;
; 22.726 ns                               ; 439.75 MHz ( period = 2.274 ns )                    ; cnt_1K[5]   ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.035 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.730 ns                               ; 440.53 MHz ( period = 2.270 ns )                    ; cnt_40M[1]  ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.031 ns                ;
; 22.747 ns                               ; 443.85 MHz ( period = 2.253 ns )                    ; cnt_200K[3] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 2.014 ns                ;
; 22.786 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[7] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.975 ns                ;
; 22.788 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[4] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.973 ns                ;
; 22.806 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.955 ns                ;
; 22.836 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[4]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.925 ns                ;
; 22.860 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[5] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.901 ns                ;
; 22.866 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[4] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.895 ns                ;
; 22.868 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.893 ns                ;
; 22.873 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[0] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.888 ns                ;
; 22.877 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.884 ns                ;
; 22.877 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.884 ns                ;
; 22.877 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.884 ns                ;
; 22.877 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.884 ns                ;
; 22.877 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.884 ns                ;
; 22.877 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[0]  ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.884 ns                ;
; 22.884 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[2]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.877 ns                ;
; 22.889 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[1]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.872 ns                ;
; 22.898 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[4]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.863 ns                ;
; 22.912 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[3]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.849 ns                ;
; 22.934 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[6] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.827 ns                ;
; 22.936 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[1] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.825 ns                ;
; 22.962 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.799 ns                ;
; 22.963 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.798 ns                ;
; 22.963 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.798 ns                ;
; 22.963 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[5]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.798 ns                ;
; 22.977 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.784 ns                ;
; 22.977 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.784 ns                ;
; 22.977 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.784 ns                ;
; 22.989 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[3] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.772 ns                ;
; 22.998 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[7]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.763 ns                ;
; 22.999 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[5]   ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.762 ns                ;
; 23.015 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[2] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.746 ns                ;
; 23.021 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[1]      ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.740 ns                ;
; 23.023 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[7] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.738 ns                ;
; 23.024 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[7] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.737 ns                ;
; 23.035 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[2] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.726 ns                ;
; 23.047 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[4]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.714 ns                ;
; 23.065 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[3] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.696 ns                ;
; 23.094 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[4] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.667 ns                ;
; 23.113 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[0] ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.648 ns                ;
; 23.130 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[1]      ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.631 ns                ;
; 23.130 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[1]      ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.631 ns                ;
; 23.130 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[1]      ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.631 ns                ;
; 23.140 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[5]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.621 ns                ;
; 23.146 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[3]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.615 ns                ;
; 23.157 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[0]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.604 ns                ;
; 23.171 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[6] ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.590 ns                ;
; 23.172 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[6] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.589 ns                ;
; 23.176 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[1] ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.585 ns                ;
; 23.184 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[4] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.577 ns                ;
; 23.193 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[0] ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.568 ns                ;
; 23.237 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[0]   ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.524 ns                ;
; 23.245 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[5] ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.516 ns                ;
; 23.245 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[1]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.516 ns                ;
; 23.255 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[2] ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.506 ns                ;
; 23.256 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[1] ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.505 ns                ;
; 23.256 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[5] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.505 ns                ;
; 23.261 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[4]      ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.500 ns                ;
; 23.261 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[4]      ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.500 ns                ;
; 23.273 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt[0]      ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.488 ns                ;
; 23.290 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[5] ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.471 ns                ;
; 23.296 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[6]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.465 ns                ;
; 23.305 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[3] ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.456 ns                ;
; 23.325 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[1]   ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.436 ns                ;
; 23.327 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[2]   ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.434 ns                ;
; 23.334 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[6] ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.427 ns                ;
; 23.335 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[2] ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.426 ns                ;
; 23.340 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[2]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.421 ns                ;
; 23.346 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[5]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.415 ns                ;
; 23.348 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[3]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.413 ns                ;
; 23.353 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_200K[0] ; cnt_200K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.408 ns                ;
; 23.428 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[0]   ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.445 ns                 ; 1.017 ns                ;
; 23.472 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_1K[2]   ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.289 ns                ;
; 23.486 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; cnt_40M[1]  ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.275 ns                ;
; 23.488 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[0]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.273 ns                ;
; 23.537 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[2]    ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.224 ns                ;
; 23.537 ns                               ; Restricted to 450.05 MHz ( period = 2.22 ns )       ; m_cnt[2]    ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 25.000 ns                   ; 24.761 ns                 ; 1.224 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;             ;             ;                                                      ;                                                      ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------+-------------+------------------------------------------------------+------------------------------------------------------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'stop'                                                                                                                                                                  ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From   ; To     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 405.02 MHz ( period = 2.469 ns ) ; en_cnt ; en_cnt ; stop       ; stop     ; None                        ; None                      ; 0.454 ns                ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'lap'                                                                                                                                                                         ;
+-------+------------------------------------------------+-----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From      ; To        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 405.02 MHz ( period = 2.469 ns ) ; en_update ; en_update ; lap        ; lap      ; None                        ; None                      ; 0.454 ns                ;
+-------+------------------------------------------------+-----------+-----------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------+------------------------------------------------------+------------------------------------------------------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                           ; From                                                ; To          ; From Clock                                           ; To Clock                                             ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------+------------------------------------------------------+------------------------------------------------------+----------------------------+----------------------------+--------------------------+
; 0.445 ns                                ; m_cnt[2]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; m_cnt[3]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; m_cnt[1]                                            ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; m_cnt[0]                                            ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_1K[1]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_200K                                            ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_10[1]                                           ; cnt_10[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_10[0]                                           ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; cnt_10[2]                                           ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_1K                                              ; clk_1K      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_10                                              ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.445 ns                                ; clk_1                                               ; clk_1       ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.454 ns                 ;
; 0.636 ns                                ; cnt_10[0]                                           ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.645 ns                 ;
; 0.639 ns                                ; cnt_10[1]                                           ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.648 ns                 ;
; 0.640 ns                                ; cnt_10[0]                                           ; cnt_10[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.649 ns                 ;
; 0.643 ns                                ; cnt_1K[1]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.652 ns                 ;
; 0.649 ns                                ; cnt_1K[1]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.658 ns                 ;
; 0.654 ns                                ; m_cnt[1]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.663 ns                 ;
; 0.654 ns                                ; m_cnt[1]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.663 ns                 ;
; 0.672 ns                                ; cnt[1]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.681 ns                 ;
; 0.672 ns                                ; cnt[1]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.681 ns                 ;
; 0.673 ns                                ; cnt[1]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.682 ns                 ;
; 0.674 ns                                ; cnt[1]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.683 ns                 ;
; 0.812 ns                                ; cnt_1K[0]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.821 ns                 ;
; 0.825 ns                                ; cnt[0]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.834 ns                 ;
; 0.825 ns                                ; cnt[0]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.834 ns                 ;
; 0.825 ns                                ; cnt[0]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.834 ns                 ;
; 0.826 ns                                ; cnt[0]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.835 ns                 ;
; 0.878 ns                                ; m_cnt[0]                                            ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.887 ns                 ;
; 0.961 ns                                ; cnt_1K[1]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -0.307 ns                  ; 0.654 ns                 ;
; 0.967 ns                                ; cnt_200K[0]                                         ; cnt_200K[0] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.976 ns                 ;
; 0.971 ns                                ; cnt_40M[6]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.980 ns                 ;
; 0.976 ns                                ; m_cnt[0]                                            ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.985 ns                 ;
; 0.976 ns                                ; cnt_40M[1]                                          ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.985 ns                 ;
; 0.976 ns                                ; cnt_40M[4]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.985 ns                 ;
; 0.976 ns                                ; cnt_200K[4]                                         ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.985 ns                 ;
; 0.980 ns                                ; cnt_10[2]                                           ; cnt_10[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.989 ns                 ;
; 0.981 ns                                ; cnt_200K[7]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.990 ns                 ;
; 0.984 ns                                ; cnt_200K[1]                                         ; cnt_200K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 0.993 ns                 ;
; 0.993 ns                                ; cnt_1K[2]                                           ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.002 ns                 ;
; 0.999 ns                                ; cnt_1K[0]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.008 ns                 ;
; 1.003 ns                                ; cnt_1K[0]                                           ; cnt_1K[0]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.012 ns                 ;
; 1.009 ns                                ; cnt_1K[0]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.018 ns                 ;
; 1.010 ns                                ; cnt[1]                                              ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.019 ns                 ;
; 1.014 ns                                ; cnt_40M[5]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.023 ns                 ;
; 1.014 ns                                ; cnt_200K[3]                                         ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.023 ns                 ;
; 1.015 ns                                ; cnt_40M[7]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.024 ns                 ;
; 1.015 ns                                ; cnt_1K[3]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.024 ns                 ;
; 1.019 ns                                ; cnt_40M[2]                                          ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.028 ns                 ;
; 1.022 ns                                ; cnt_40M[0]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.031 ns                 ;
; 1.024 ns                                ; cnt_40M[3]                                          ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.033 ns                 ;
; 1.026 ns                                ; m_cnt[3]                                            ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.035 ns                 ;
; 1.029 ns                                ; cnt_10[1]                                           ; cnt_10[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.038 ns                 ;
; 1.049 ns                                ; cnt[0]                                              ; cnt[0]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.058 ns                 ;
; 1.116 ns                                ; cnt_1K[4]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.125 ns                 ;
; 1.119 ns                                ; cnt_40M[0]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.128 ns                 ;
; 1.215 ns                                ; m_cnt[2]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.224 ns                 ;
; 1.215 ns                                ; m_cnt[2]                                            ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.224 ns                 ;
; 1.264 ns                                ; m_cnt[0]                                            ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.273 ns                 ;
; 1.265 ns                                ; cnt_1K[5]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.274 ns                 ;
; 1.266 ns                                ; cnt_40M[1]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.275 ns                 ;
; 1.269 ns                                ; cnt_200K[5]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.278 ns                 ;
; 1.270 ns                                ; cnt_200K[5]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.279 ns                 ;
; 1.280 ns                                ; cnt_1K[2]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.289 ns                 ;
; 1.324 ns                                ; cnt_1K[0]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -0.307 ns                  ; 1.017 ns                 ;
; 1.399 ns                                ; cnt_200K[0]                                         ; cnt_200K[1] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.408 ns                 ;
; 1.403 ns                                ; cnt_40M[6]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.412 ns                 ;
; 1.404 ns                                ; cnt_1K[3]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.413 ns                 ;
; 1.406 ns                                ; cnt_1K[5]                                           ; cnt_1K[1]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.415 ns                 ;
; 1.408 ns                                ; cnt_40M[1]                                          ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.417 ns                 ;
; 1.412 ns                                ; cnt_40M[2]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.421 ns                 ;
; 1.417 ns                                ; cnt_200K[2]                                         ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.426 ns                 ;
; 1.418 ns                                ; cnt_200K[6]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.427 ns                 ;
; 1.420 ns                                ; cnt_200K[4]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.429 ns                 ;
; 1.421 ns                                ; cnt_200K[4]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.430 ns                 ;
; 1.425 ns                                ; cnt_1K[2]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.434 ns                 ;
; 1.427 ns                                ; cnt_1K[1]                                           ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.436 ns                 ;
; 1.429 ns                                ; cnt_200K[0]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.438 ns                 ;
; 1.429 ns                                ; cnt_200K[0]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.438 ns                 ;
; 1.447 ns                                ; cnt_40M[5]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.456 ns                 ;
; 1.447 ns                                ; cnt_200K[3]                                         ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.456 ns                 ;
; 1.452 ns                                ; cnt_40M[0]                                          ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.461 ns                 ;
; 1.452 ns                                ; cnt_40M[2]                                          ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.461 ns                 ;
; 1.456 ns                                ; cnt_40M[6]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.465 ns                 ;
; 1.457 ns                                ; cnt_40M[3]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.466 ns                 ;
; 1.462 ns                                ; cnt_200K[0]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.471 ns                 ;
; 1.462 ns                                ; cnt_200K[6]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.471 ns                 ;
; 1.463 ns                                ; cnt_1K[4]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.472 ns                 ;
; 1.479 ns                                ; cnt[0]                                              ; cnt[1]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.488 ns                 ;
; 1.488 ns                                ; cnt_40M[1]                                          ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.497 ns                 ;
; 1.491 ns                                ; cnt[4]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.500 ns                 ;
; 1.491 ns                                ; cnt[4]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.500 ns                 ;
; 1.491 ns                                ; cnt[4]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.500 ns                 ;
; 1.492 ns                                ; cnt[4]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.501 ns                 ;
; 1.496 ns                                ; cnt_200K[1]                                         ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.505 ns                 ;
; 1.496 ns                                ; cnt_200K[5]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.505 ns                 ;
; 1.497 ns                                ; cnt_200K[2]                                         ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.506 ns                 ;
; 1.507 ns                                ; cnt_200K[5]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.516 ns                 ;
; 1.507 ns                                ; cnt_1K[1]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.516 ns                 ;
; 1.509 ns                                ; cnt_40M[4]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.518 ns                 ;
; 1.515 ns                                ; cnt_1K[0]                                           ; cnt_1K[2]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.524 ns                 ;
; 1.527 ns                                ; cnt_40M[5]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.536 ns                 ;
; 1.532 ns                                ; cnt_40M[0]                                          ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.541 ns                 ;
; 1.532 ns                                ; cnt_40M[2]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.541 ns                 ;
; 1.559 ns                                ; cnt_200K[0]                                         ; cnt_200K[3] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.568 ns                 ;
; 1.568 ns                                ; cnt_40M[1]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.577 ns                 ;
; 1.568 ns                                ; cnt_200K[4]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.577 ns                 ;
; 1.576 ns                                ; cnt_200K[1]                                         ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.585 ns                 ;
; 1.580 ns                                ; cnt_200K[6]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.589 ns                 ;
; 1.589 ns                                ; cnt_40M[4]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.598 ns                 ;
; 1.595 ns                                ; cnt_1K[0]                                           ; cnt_1K[3]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.604 ns                 ;
; 1.606 ns                                ; cnt_40M[3]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.615 ns                 ;
; 1.612 ns                                ; cnt_40M[0]                                          ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.621 ns                 ;
; 1.612 ns                                ; cnt_40M[5]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.621 ns                 ;
; 1.616 ns                                ; cnt_200K[2]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.625 ns                 ;
; 1.622 ns                                ; cnt[1]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.631 ns                 ;
; 1.622 ns                                ; cnt[1]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.631 ns                 ;
; 1.622 ns                                ; cnt[1]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.631 ns                 ;
; 1.627 ns                                ; cnt_1K[2]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.636 ns                 ;
; 1.631 ns                                ; cnt_40M[3]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.640 ns                 ;
; 1.634 ns                                ; cnt[2]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.643 ns                 ;
; 1.634 ns                                ; cnt[2]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.643 ns                 ;
; 1.634 ns                                ; cnt[2]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.643 ns                 ;
; 1.635 ns                                ; cnt[2]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.644 ns                 ;
; 1.639 ns                                ; cnt_200K[0]                                         ; cnt_200K[4] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.648 ns                 ;
; 1.658 ns                                ; cnt_200K[4]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.667 ns                 ;
; 1.669 ns                                ; cnt_40M[4]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.678 ns                 ;
; 1.684 ns                                ; cnt_200K[2]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.693 ns                 ;
; 1.684 ns                                ; cnt_200K[2]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.693 ns                 ;
; 1.687 ns                                ; cnt_200K[3]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.696 ns                 ;
; 1.692 ns                                ; cnt_40M[0]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.701 ns                 ;
; 1.705 ns                                ; cnt_40M[4]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.714 ns                 ;
; 1.706 ns                                ; cnt_40M[2]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.715 ns                 ;
; 1.711 ns                                ; cnt_40M[3]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.720 ns                 ;
; 1.728 ns                                ; cnt_200K[7]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.737 ns                 ;
; 1.729 ns                                ; cnt_200K[7]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.738 ns                 ;
; 1.730 ns                                ; cnt_200K[3]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.739 ns                 ;
; 1.730 ns                                ; cnt_200K[3]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.739 ns                 ;
; 1.731 ns                                ; cnt[1]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.740 ns                 ;
; 1.733 ns                                ; cnt[5]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.742 ns                 ;
; 1.736 ns                                ; cnt_1K[4]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.745 ns                 ;
; 1.737 ns                                ; cnt_200K[2]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.746 ns                 ;
; 1.742 ns                                ; cnt_40M[1]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.751 ns                 ;
; 1.751 ns                                ; cnt_1K[3]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.760 ns                 ;
; 1.753 ns                                ; cnt_1K[5]                                           ; cnt_1K[4]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.762 ns                 ;
; 1.754 ns                                ; cnt_40M[7]                                          ; clk_200K    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.763 ns                 ;
; 1.763 ns                                ; cnt_200K[3]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.772 ns                 ;
; 1.775 ns                                ; cnt[0]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.784 ns                 ;
; 1.775 ns                                ; cnt[0]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.784 ns                 ;
; 1.775 ns                                ; cnt[0]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.784 ns                 ;
; 1.786 ns                                ; cnt_40M[2]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.795 ns                 ;
; 1.789 ns                                ; cnt[5]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.798 ns                 ;
; 1.789 ns                                ; cnt[5]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.798 ns                 ;
; 1.789 ns                                ; cnt[5]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.798 ns                 ;
; 1.791 ns                                ; cnt_40M[3]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.800 ns                 ;
; 1.807 ns                                ; cnt_200K[1]                                         ; cnt_200K[5] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.816 ns                 ;
; 1.807 ns                                ; cnt_200K[1]                                         ; cnt_200K[6] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.816 ns                 ;
; 1.816 ns                                ; cnt_200K[1]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.825 ns                 ;
; 1.818 ns                                ; cnt_200K[6]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.827 ns                 ;
; 1.822 ns                                ; cnt_40M[1]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.831 ns                 ;
; 1.840 ns                                ; cnt_200K[1]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.849 ns                 ;
; 1.840 ns                                ; cnt[3]                                              ; cnt[4]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.849 ns                 ;
; 1.840 ns                                ; cnt[3]                                              ; cnt[2]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.849 ns                 ;
; 1.840 ns                                ; cnt[3]                                              ; cnt[3]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.849 ns                 ;
; 1.841 ns                                ; cnt[3]                                              ; cnt[5]      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.850 ns                 ;
; 1.866 ns                                ; cnt_40M[0]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.875 ns                 ;
; 1.866 ns                                ; cnt_40M[2]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.875 ns                 ;
; 1.875 ns                                ; cnt_40M[0]                                          ; cnt_40M[6]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.884 ns                 ;
; 1.875 ns                                ; cnt_40M[0]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.884 ns                 ;
; 1.879 ns                                ; cnt_200K[0]                                         ; cnt_200K[7] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.888 ns                 ;
; 1.884 ns                                ; cnt[0]                                              ; m_cnt[2]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.893 ns                 ;
; 1.900 ns                                ; cnt_1K[2]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.909 ns                 ;
; 1.902 ns                                ; cnt_40M[1]                                          ; cnt_40M[7]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.911 ns                 ;
; 1.966 ns                                ; cnt_200K[7]                                         ; cnt_200K[2] ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 1.975 ns                 ;
; 2.022 ns                                ; cnt_40M[1]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.031 ns                 ;
; 2.024 ns                                ; cnt_1K[3]                                           ; cnt_1K[5]   ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.033 ns                 ;
; 2.050 ns                                ; cnt_1K[4]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -0.307 ns                  ; 1.743 ns                 ;
; 2.168 ns                                ; cnt_40M[2]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.177 ns                 ;
; 2.168 ns                                ; cnt_40M[2]                                          ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.177 ns                 ;
; 2.182 ns                                ; cnt_40M[6]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.191 ns                 ;
; 2.182 ns                                ; cnt_40M[6]                                          ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.191 ns                 ;
; 2.182 ns                                ; cnt_40M[6]                                          ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.191 ns                 ;
; 2.182 ns                                ; cnt_40M[6]                                          ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.191 ns                 ;
; 2.182 ns                                ; cnt_40M[6]                                          ; cnt_40M[5]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.191 ns                 ;
; 2.182 ns                                ; cnt_40M[6]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.191 ns                 ;
; 2.214 ns                                ; cnt_1K[2]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -0.307 ns                  ; 1.907 ns                 ;
; 2.338 ns                                ; cnt_40M[5]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.347 ns                 ;
; 2.338 ns                                ; cnt_40M[5]                                          ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.347 ns                 ;
; 2.338 ns                                ; cnt_40M[5]                                          ; cnt_40M[3]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.347 ns                 ;
; 2.338 ns                                ; cnt_40M[5]                                          ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.347 ns                 ;
; 2.338 ns                                ; cnt_40M[5]                                          ; cnt_40M[4]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.347 ns                 ;
; 2.338 ns                                ; cnt_1K[3]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -0.307 ns                  ; 2.031 ns                 ;
; 2.340 ns                                ; cnt_1K[5]                                           ; clk_10      ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; -0.307 ns                  ; 2.033 ns                 ;
; 2.362 ns                                ; cnt_40M[3]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.371 ns                 ;
; 2.362 ns                                ; cnt_40M[3]                                          ; cnt_40M[1]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.371 ns                 ;
; 2.362 ns                                ; cnt_40M[3]                                          ; cnt_40M[2]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.371 ns                 ;
; 2.411 ns                                ; cnt[4]                                              ; m_cnt[3]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.420 ns                 ;
; 2.411 ns                                ; cnt[4]                                              ; m_cnt[1]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.420 ns                 ;
; 2.411 ns                                ; cnt[4]                                              ; m_cnt[0]    ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.420 ns                 ;
; 2.431 ns                                ; cnt_40M[4]                                          ; cnt_40M[0]  ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; my_clock_gen:clock_gen|altpll:altpll_component|_clk0 ; 0.000 ns                   ; 0.009 ns                   ; 2.440 ns                 ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;             ;                                                      ;                                                      ;                            ;                            ;                          ;
+-----------------------------------------+-----------------------------------------------------+-------------+------------------------------------------------------+------------------------------------------------------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From       ; To               ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------------+------------+
; N/A                                     ; None                                                ; 29.082 ns  ; cnt[3]     ; segment_1s[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 29.077 ns  ; cnt[4]     ; segment_1s[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 29.007 ns  ; cnt[3]     ; segment_1s[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 29.002 ns  ; cnt[4]     ; segment_1s[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.993 ns  ; cnt[3]     ; segment_1s[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.988 ns  ; cnt[4]     ; segment_1s[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.969 ns  ; cnt[3]     ; segment_1s[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.964 ns  ; cnt[4]     ; segment_1s[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.963 ns  ; cnt[5]     ; segment_1s[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.888 ns  ; cnt[5]     ; segment_1s[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.879 ns  ; cnt[3]     ; segment_1s[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.874 ns  ; cnt[4]     ; segment_1s[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.874 ns  ; cnt[5]     ; segment_1s[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.850 ns  ; cnt[5]     ; segment_1s[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.832 ns  ; cnt[3]     ; segment_1s[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.827 ns  ; cnt[4]     ; segment_1s[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.760 ns  ; cnt[5]     ; segment_1s[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.713 ns  ; cnt[5]     ; segment_1s[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.575 ns  ; cnt[3]     ; segment_1s[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.570 ns  ; cnt[4]     ; segment_1s[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 28.456 ns  ; cnt[5]     ; segment_1s[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.744 ns  ; cnt[2]     ; segment_1s[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.669 ns  ; cnt[2]     ; segment_1s[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.655 ns  ; cnt[2]     ; segment_1s[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.631 ns  ; cnt[2]     ; segment_1s[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.541 ns  ; cnt[2]     ; segment_1s[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.494 ns  ; cnt[2]     ; segment_1s[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.489 ns  ; cnt[3]     ; segment_10s[6]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.484 ns  ; cnt[4]     ; segment_10s[6]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.437 ns  ; cnt[3]     ; segment_10s[4]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.432 ns  ; cnt[4]     ; segment_10s[4]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.370 ns  ; cnt[5]     ; segment_10s[6]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.318 ns  ; cnt[5]     ; segment_10s[4]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.237 ns  ; cnt[2]     ; segment_1s[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 27.163 ns  ; cnt[3]     ; segment_10s[2]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.158 ns  ; cnt[4]     ; segment_10s[2]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.157 ns  ; cnt[3]     ; segment_10s[3]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.152 ns  ; cnt[4]     ; segment_10s[3]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.131 ns  ; cnt[3]     ; segment_10s[5]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.126 ns  ; cnt[4]     ; segment_10s[5]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.119 ns  ; cnt[3]     ; segment_10s[1]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.114 ns  ; cnt[4]     ; segment_10s[1]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.044 ns  ; cnt[5]     ; segment_10s[2]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.038 ns  ; cnt[5]     ; segment_10s[3]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.012 ns  ; cnt[5]     ; segment_10s[5]   ; clk_50M    ;
; N/A                                     ; None                                                ; 27.000 ns  ; cnt[5]     ; segment_10s[1]   ; clk_50M    ;
; N/A                                     ; None                                                ; 26.151 ns  ; cnt[2]     ; segment_10s[6]   ; clk_50M    ;
; N/A                                     ; None                                                ; 26.099 ns  ; cnt[2]     ; segment_10s[4]   ; clk_50M    ;
; N/A                                     ; None                                                ; 26.048 ns  ; cnt[3]     ; segment_10s[0]   ; clk_50M    ;
; N/A                                     ; None                                                ; 26.043 ns  ; cnt[4]     ; segment_10s[0]   ; clk_50M    ;
; N/A                                     ; None                                                ; 25.929 ns  ; cnt[5]     ; segment_10s[0]   ; clk_50M    ;
; N/A                                     ; None                                                ; 25.825 ns  ; cnt[2]     ; segment_10s[2]   ; clk_50M    ;
; N/A                                     ; None                                                ; 25.819 ns  ; cnt[2]     ; segment_10s[3]   ; clk_50M    ;
; N/A                                     ; None                                                ; 25.793 ns  ; cnt[2]     ; segment_10s[5]   ; clk_50M    ;
; N/A                                     ; None                                                ; 25.781 ns  ; cnt[2]     ; segment_10s[1]   ; clk_50M    ;
; N/A                                     ; None                                                ; 24.710 ns  ; cnt[2]     ; segment_10s[0]   ; clk_50M    ;
; N/A                                     ; None                                                ; 23.254 ns  ; cnt[1]     ; segment_1s[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 23.179 ns  ; cnt[1]     ; segment_1s[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 23.165 ns  ; cnt[1]     ; segment_1s[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 23.141 ns  ; cnt[1]     ; segment_1s[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 23.051 ns  ; cnt[1]     ; segment_1s[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 23.004 ns  ; cnt[1]     ; segment_1s[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 22.747 ns  ; cnt[1]     ; segment_1s[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 21.661 ns  ; cnt[1]     ; segment_10s[6]   ; clk_50M    ;
; N/A                                     ; None                                                ; 21.609 ns  ; cnt[1]     ; segment_10s[4]   ; clk_50M    ;
; N/A                                     ; None                                                ; 21.335 ns  ; cnt[1]     ; segment_10s[2]   ; clk_50M    ;
; N/A                                     ; None                                                ; 21.329 ns  ; cnt[1]     ; segment_10s[3]   ; clk_50M    ;
; N/A                                     ; None                                                ; 21.303 ns  ; cnt[1]     ; segment_10s[5]   ; clk_50M    ;
; N/A                                     ; None                                                ; 21.291 ns  ; cnt[1]     ; segment_10s[1]   ; clk_50M    ;
; N/A                                     ; None                                                ; 20.220 ns  ; cnt[1]     ; segment_10s[0]   ; clk_50M    ;
; N/A                                     ; None                                                ; 17.969 ns  ; m_cnt[3]   ; segment_1m[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.948 ns  ; m_cnt[3]   ; segment_1m[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.936 ns  ; m_cnt[2]   ; segment_1m[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.934 ns  ; m_cnt[2]   ; segment_1m[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.807 ns  ; m_cnt[3]   ; segment_1m[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.793 ns  ; pre_10s[0] ; segment_1s[4]    ; lap        ;
; N/A                                     ; None                                                ; 17.776 ns  ; m_cnt[2]   ; segment_1m[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.742 ns  ; m_cnt[0]   ; segment_1m[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.728 ns  ; m_cnt[0]   ; segment_1m[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.725 ns  ; pre_10s[1] ; segment_1s[4]    ; lap        ;
; N/A                                     ; None                                                ; 17.718 ns  ; pre_10s[0] ; segment_1s[3]    ; lap        ;
; N/A                                     ; None                                                ; 17.704 ns  ; pre_10s[0] ; segment_1s[5]    ; lap        ;
; N/A                                     ; None                                                ; 17.680 ns  ; pre_10s[0] ; segment_1s[2]    ; lap        ;
; N/A                                     ; None                                                ; 17.650 ns  ; pre_10s[1] ; segment_1s[3]    ; lap        ;
; N/A                                     ; None                                                ; 17.636 ns  ; pre_10s[1] ; segment_1s[5]    ; lap        ;
; N/A                                     ; None                                                ; 17.612 ns  ; pre_10s[1] ; segment_1s[2]    ; lap        ;
; N/A                                     ; None                                                ; 17.590 ns  ; pre_10s[0] ; segment_1s[6]    ; lap        ;
; N/A                                     ; None                                                ; 17.579 ns  ; m_cnt[0]   ; segment_1m[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.574 ns  ; pre_10s[2] ; segment_1s[4]    ; lap        ;
; N/A                                     ; None                                                ; 17.573 ns  ; m_cnt[1]   ; segment_1m[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.556 ns  ; m_cnt[1]   ; segment_1m[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.543 ns  ; pre_10s[0] ; segment_1s[1]    ; lap        ;
; N/A                                     ; None                                                ; 17.522 ns  ; pre_10s[1] ; segment_1s[6]    ; lap        ;
; N/A                                     ; None                                                ; 17.499 ns  ; pre_10s[2] ; segment_1s[3]    ; lap        ;
; N/A                                     ; None                                                ; 17.485 ns  ; pre_10s[2] ; segment_1s[5]    ; lap        ;
; N/A                                     ; None                                                ; 17.475 ns  ; pre_10s[1] ; segment_1s[1]    ; lap        ;
; N/A                                     ; None                                                ; 17.461 ns  ; pre_10s[2] ; segment_1s[2]    ; lap        ;
; N/A                                     ; None                                                ; 17.445 ns  ; m_cnt[3]   ; segment_1m[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.414 ns  ; m_cnt[2]   ; segment_1m[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.414 ns  ; m_cnt[2]   ; segment_1m[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.410 ns  ; m_cnt[1]   ; segment_1m[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.402 ns  ; m_cnt[3]   ; segment_1m[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.371 ns  ; pre_10s[2] ; segment_1s[6]    ; lap        ;
; N/A                                     ; None                                                ; 17.369 ns  ; m_cnt[2]   ; segment_1m[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.364 ns  ; m_cnt[3]   ; segment_1m[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.324 ns  ; pre_10s[2] ; segment_1s[1]    ; lap        ;
; N/A                                     ; None                                                ; 17.287 ns  ; m_cnt[3]   ; segment_1m[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.286 ns  ; pre_10s[0] ; segment_1s[0]    ; lap        ;
; N/A                                     ; None                                                ; 17.254 ns  ; m_cnt[2]   ; segment_1m[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.226 ns  ; m_cnt[0]   ; segment_1m[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.219 ns  ; m_cnt[0]   ; segment_1m[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.218 ns  ; pre_10s[1] ; segment_1s[0]    ; lap        ;
; N/A                                     ; None                                                ; 17.175 ns  ; m_cnt[0]   ; segment_1m[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.067 ns  ; pre_10s[2] ; segment_1s[0]    ; lap        ;
; N/A                                     ; None                                                ; 17.056 ns  ; m_cnt[1]   ; segment_1m[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.049 ns  ; m_cnt[1]   ; segment_1m[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.015 ns  ; m_cnt[0]   ; segment_1m[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 17.006 ns  ; m_cnt[1]   ; segment_1m[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.997 ns  ; cnt[0]     ; segment_1s[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.956 ns  ; cnt[0]     ; segment_1s[3]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.942 ns  ; cnt[0]     ; segment_1s[5]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.917 ns  ; cnt[0]     ; segment_1s[2]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.890 ns  ; m_cnt[1]   ; segment_1m[4]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.840 ns  ; cnt[0]     ; segment_1s[6]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.782 ns  ; cnt[0]     ; segment_1s[1]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.595 ns  ; cnt[0]     ; segment_1s[0]    ; clk_50M    ;
; N/A                                     ; None                                                ; 16.585 ns  ; cnt_10[2]  ; segment_100ms[1] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.565 ns  ; cnt_10[2]  ; segment_100ms[3] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.558 ns  ; cnt_10[2]  ; segment_100ms[0] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.465 ns  ; cnt_10[2]  ; segment_100ms[2] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.247 ns  ; cnt_10[2]  ; segment_100ms[5] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.240 ns  ; cnt_10[2]  ; segment_100ms[4] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.216 ns  ; cnt_10[2]  ; segment_100ms[6] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.200 ns  ; pre_10s[0] ; segment_10s[6]   ; lap        ;
; N/A                                     ; None                                                ; 16.148 ns  ; pre_10s[0] ; segment_10s[4]   ; lap        ;
; N/A                                     ; None                                                ; 16.093 ns  ; pre_10s[1] ; segment_10s[6]   ; lap        ;
; N/A                                     ; None                                                ; 16.085 ns  ; pre_10s[1] ; segment_10s[4]   ; lap        ;
; N/A                                     ; None                                                ; 16.078 ns  ; cnt_10[0]  ; segment_100ms[1] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.057 ns  ; cnt_10[0]  ; segment_100ms[3] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.056 ns  ; cnt_10[0]  ; segment_100ms[2] ; clk_50M    ;
; N/A                                     ; None                                                ; 16.051 ns  ; cnt_10[0]  ; segment_100ms[0] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.874 ns  ; pre_10s[0] ; segment_10s[2]   ; lap        ;
; N/A                                     ; None                                                ; 15.868 ns  ; pre_10s[0] ; segment_10s[3]   ; lap        ;
; N/A                                     ; None                                                ; 15.842 ns  ; pre_10s[0] ; segment_10s[5]   ; lap        ;
; N/A                                     ; None                                                ; 15.830 ns  ; pre_10s[0] ; segment_10s[1]   ; lap        ;
; N/A                                     ; None                                                ; 15.764 ns  ; pre_10s[1] ; segment_10s[2]   ; lap        ;
; N/A                                     ; None                                                ; 15.739 ns  ; cnt_10[0]  ; segment_100ms[6] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.739 ns  ; cnt_10[0]  ; segment_100ms[5] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.735 ns  ; pre_10s[1] ; segment_10s[5]   ; lap        ;
; N/A                                     ; None                                                ; 15.729 ns  ; pre_10s[1] ; segment_10s[3]   ; lap        ;
; N/A                                     ; None                                                ; 15.689 ns  ; cnt_10[0]  ; segment_100ms[4] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.685 ns  ; pre_10s[1] ; segment_10s[1]   ; lap        ;
; N/A                                     ; None                                                ; 15.587 ns  ; pre_10s[2] ; segment_10s[6]   ; lap        ;
; N/A                                     ; None                                                ; 15.576 ns  ; pre_10s[2] ; segment_10s[4]   ; lap        ;
; N/A                                     ; None                                                ; 15.451 ns  ; pre_1s[3]  ; segment_1s[4]    ; lap        ;
; N/A                                     ; None                                                ; 15.430 ns  ; cnt_10[1]  ; segment_100ms[1] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.416 ns  ; cnt_10[1]  ; segment_100ms[3] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.415 ns  ; cnt_10[1]  ; segment_100ms[2] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.414 ns  ; pre_10s[2] ; segment_10s[0]   ; lap        ;
; N/A                                     ; None                                                ; 15.402 ns  ; cnt_10[1]  ; segment_100ms[0] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.376 ns  ; pre_1s[3]  ; segment_1s[3]    ; lap        ;
; N/A                                     ; None                                                ; 15.362 ns  ; pre_1s[3]  ; segment_1s[5]    ; lap        ;
; N/A                                     ; None                                                ; 15.338 ns  ; pre_1s[3]  ; segment_1s[2]    ; lap        ;
; N/A                                     ; None                                                ; 15.258 ns  ; pre_10s[2] ; segment_10s[2]   ; lap        ;
; N/A                                     ; None                                                ; 15.255 ns  ; pre_10s[2] ; segment_10s[3]   ; lap        ;
; N/A                                     ; None                                                ; 15.248 ns  ; pre_1s[3]  ; segment_1s[6]    ; lap        ;
; N/A                                     ; None                                                ; 15.233 ns  ; pre_10s[2] ; segment_10s[5]   ; lap        ;
; N/A                                     ; None                                                ; 15.215 ns  ; pre_10s[2] ; segment_10s[1]   ; lap        ;
; N/A                                     ; None                                                ; 15.201 ns  ; pre_1s[3]  ; segment_1s[1]    ; lap        ;
; N/A                                     ; None                                                ; 15.171 ns  ; pre_1s[2]  ; segment_1s[4]    ; lap        ;
; N/A                                     ; None                                                ; 15.093 ns  ; cnt_10[1]  ; segment_100ms[4] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.092 ns  ; cnt_10[1]  ; segment_100ms[5] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.092 ns  ; pre_1s[2]  ; segment_1s[3]    ; lap        ;
; N/A                                     ; None                                                ; 15.091 ns  ; cnt_10[1]  ; segment_100ms[6] ; clk_50M    ;
; N/A                                     ; None                                                ; 15.077 ns  ; pre_1s[2]  ; segment_1s[5]    ; lap        ;
; N/A                                     ; None                                                ; 15.053 ns  ; pre_1s[2]  ; segment_1s[2]    ; lap        ;
; N/A                                     ; None                                                ; 14.971 ns  ; pre_1s[2]  ; segment_1s[6]    ; lap        ;
; N/A                                     ; None                                                ; 14.944 ns  ; pre_1s[3]  ; segment_1s[0]    ; lap        ;
; N/A                                     ; None                                                ; 14.916 ns  ; pre_1s[2]  ; segment_1s[1]    ; lap        ;
; N/A                                     ; None                                                ; 14.756 ns  ; pre_10s[0] ; segment_10s[0]   ; lap        ;
; N/A                                     ; None                                                ; 14.729 ns  ; pre_1s[2]  ; segment_1s[0]    ; lap        ;
; N/A                                     ; None                                                ; 14.602 ns  ; pre_1m[3]  ; segment_1m[1]    ; lap        ;
; N/A                                     ; None                                                ; 14.581 ns  ; pre_1m[3]  ; segment_1m[2]    ; lap        ;
; N/A                                     ; None                                                ; 14.525 ns  ; pre_1m[2]  ; segment_1m[1]    ; lap        ;
; N/A                                     ; None                                                ; 14.523 ns  ; pre_1m[2]  ; segment_1m[2]    ; lap        ;
; N/A                                     ; None                                                ; 14.440 ns  ; pre_1m[3]  ; segment_1m[6]    ; lap        ;
; N/A                                     ; None                                                ; 14.394 ns  ; pre_1s[1]  ; segment_1s[4]    ; lap        ;
; N/A                                     ; None                                                ; 14.365 ns  ; pre_1m[2]  ; segment_1m[6]    ; lap        ;
; N/A                                     ; None                                                ; 14.315 ns  ; pre_1s[1]  ; segment_1s[3]    ; lap        ;
; N/A                                     ; None                                                ; 14.310 ns  ; pre_1m[0]  ; segment_1m[1]    ; lap        ;
; N/A                                     ; None                                                ; 14.302 ns  ; pre_1s[1]  ; segment_1s[5]    ; lap        ;
; N/A                                     ; None                                                ; 14.296 ns  ; pre_1m[0]  ; segment_1m[2]    ; lap        ;
; N/A                                     ; None                                                ; 14.276 ns  ; pre_1s[1]  ; segment_1s[2]    ; lap        ;
; N/A                                     ; None                                                ; 14.254 ns  ; pre_10s[1] ; segment_10s[0]   ; lap        ;
; N/A                                     ; None                                                ; 14.207 ns  ; pre_1m[1]  ; segment_1m[1]    ; lap        ;
; N/A                                     ; None                                                ; 14.193 ns  ; pre_1s[1]  ; segment_1s[6]    ; lap        ;
; N/A                                     ; None                                                ; 14.190 ns  ; pre_1m[1]  ; segment_1m[2]    ; lap        ;
; N/A                                     ; None                                                ; 14.147 ns  ; pre_1m[0]  ; segment_1m[6]    ; lap        ;
; N/A                                     ; None                                                ; 14.140 ns  ; pre_1s[1]  ; segment_1s[1]    ; lap        ;
; N/A                                     ; None                                                ; 14.078 ns  ; pre_1m[3]  ; segment_1m[5]    ; lap        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;            ;                  ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Wed Nov 08 08:30:52 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DE1_StopWatch -c DE1_StopWatch --timing_analysis_only
Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "stop" is an undefined clock
    Info: Assuming node "lap" is an undefined clock
Warning: Found 5 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "en_update" as buffer
    Info: Detected ripple clock "clk_200K" as buffer
    Info: Detected ripple clock "clk_1K" as buffer
    Info: Detected ripple clock "clk_10" as buffer
    Info: Detected ripple clock "clk_1" as buffer
Info: Found timing assignments -- calculating delays
Info: Slack time is 21.689 ns for clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" between source register "cnt_10[2]" and destination register "clk_1"
    Info: Fmax is 302.02 MHz (period= 3.311 ns)
    Info: + Largest register to register requirement is 22.717 ns
        Info: + Setup relationship between source and destination is 25.000 ns
            Info: + Latch edge is 22.581 ns
                Info: Clock period of Destination clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 25.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
            Info: - Launch edge is -2.419 ns
                Info: Clock period of Source clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 25.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
        Info: + Largest clock skew is -2.044 ns
            Info: + Shortest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to destination register is 8.040 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.992 ns) + CELL(0.879 ns) = 2.800 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 3; REG Node = 'clk_200K'
                Info: 4: + IC(0.843 ns) + CELL(0.879 ns) = 4.522 ns; Loc. = LCFF_X27_Y2_N29; Fanout = 3; REG Node = 'clk_1K'
                Info: 5: + IC(1.540 ns) + CELL(0.879 ns) = 6.941 ns; Loc. = LCFF_X23_Y7_N31; Fanout = 3; REG Node = 'clk_10'
                Info: 6: + IC(0.497 ns) + CELL(0.602 ns) = 8.040 ns; Loc. = LCFF_X24_Y7_N9; Fanout = 2; REG Node = 'clk_1'
                Info: Total cell delay = 3.239 ns ( 40.29 % )
                Info: Total interconnect delay = 4.801 ns ( 59.71 % )
            Info: - Longest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to source register is 10.084 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.992 ns) + CELL(0.879 ns) = 2.800 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 3; REG Node = 'clk_200K'
                Info: 4: + IC(0.843 ns) + CELL(0.879 ns) = 4.522 ns; Loc. = LCFF_X27_Y2_N29; Fanout = 3; REG Node = 'clk_1K'
                Info: 5: + IC(1.540 ns) + CELL(0.879 ns) = 6.941 ns; Loc. = LCFF_X23_Y7_N31; Fanout = 3; REG Node = 'clk_10'
                Info: 6: + IC(1.568 ns) + CELL(0.000 ns) = 8.509 ns; Loc. = CLKCTRL_G14; Fanout = 3; COMB Node = 'clk_10~clkctrl'
                Info: 7: + IC(0.973 ns) + CELL(0.602 ns) = 10.084 ns; Loc. = LCFF_X24_Y7_N25; Fanout = 5; REG Node = 'cnt_10[2]'
                Info: Total cell delay = 3.239 ns ( 32.12 % )
                Info: Total interconnect delay = 6.845 ns ( 67.88 % )
        Info: - Micro clock to output delay of source is 0.277 ns
        Info: - Micro setup delay of destination is -0.038 ns
    Info: - Longest register to register delay is 1.028 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y7_N25; Fanout = 5; REG Node = 'cnt_10[2]'
        Info: 2: + IC(0.388 ns) + CELL(0.544 ns) = 0.932 ns; Loc. = LCCOMB_X24_Y7_N8; Fanout = 1; COMB Node = 'clk_1~0'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 1.028 ns; Loc. = LCFF_X24_Y7_N9; Fanout = 2; REG Node = 'clk_1'
        Info: Total cell delay = 0.640 ns ( 62.26 % )
        Info: Total interconnect delay = 0.388 ns ( 37.74 % )
Info: No valid register-to-register data paths exist for clock "clk_50M"
Info: Clock "stop" Internal fmax is restricted to 405.02 MHz between source register "en_cnt" and destination register "en_cnt"
    Info: fmax restricted to clock pin edge rate 2.469 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.454 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X26_Y1_N25; Fanout = 3; REG Node = 'en_cnt'
            Info: 2: + IC(0.000 ns) + CELL(0.358 ns) = 0.358 ns; Loc. = LCCOMB_X26_Y1_N24; Fanout = 1; COMB Node = 'en_cnt~0'
            Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 0.454 ns; Loc. = LCFF_X26_Y1_N25; Fanout = 3; REG Node = 'en_cnt'
            Info: Total cell delay = 0.454 ns ( 100.00 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "stop" to destination register is 3.513 ns
                Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_T22; Fanout = 1; CLK Node = 'stop'
                Info: 2: + IC(2.037 ns) + CELL(0.602 ns) = 3.513 ns; Loc. = LCFF_X26_Y1_N25; Fanout = 3; REG Node = 'en_cnt'
                Info: Total cell delay = 1.476 ns ( 42.02 % )
                Info: Total interconnect delay = 2.037 ns ( 57.98 % )
            Info: - Longest clock path from clock "stop" to source register is 3.513 ns
                Info: 1: + IC(0.000 ns) + CELL(0.874 ns) = 0.874 ns; Loc. = PIN_T22; Fanout = 1; CLK Node = 'stop'
                Info: 2: + IC(2.037 ns) + CELL(0.602 ns) = 3.513 ns; Loc. = LCFF_X26_Y1_N25; Fanout = 3; REG Node = 'en_cnt'
                Info: Total cell delay = 1.476 ns ( 42.02 % )
                Info: Total interconnect delay = 2.037 ns ( 57.98 % )
        Info: + Micro clock to output delay of source is 0.277 ns
        Info: + Micro setup delay of destination is -0.038 ns
Info: Clock "lap" Internal fmax is restricted to 405.02 MHz between source register "en_update" and destination register "en_update"
    Info: fmax restricted to clock pin edge rate 2.469 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 0.454 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y14_N19; Fanout = 18; REG Node = 'en_update'
            Info: 2: + IC(0.000 ns) + CELL(0.358 ns) = 0.358 ns; Loc. = LCCOMB_X22_Y14_N18; Fanout = 1; COMB Node = 'en_update~0'
            Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 0.454 ns; Loc. = LCFF_X22_Y14_N19; Fanout = 18; REG Node = 'en_update'
            Info: Total cell delay = 0.454 ns ( 100.00 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "lap" to destination register is 3.552 ns
                Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_R21; Fanout = 1; CLK Node = 'lap'
                Info: 2: + IC(2.086 ns) + CELL(0.602 ns) = 3.552 ns; Loc. = LCFF_X22_Y14_N19; Fanout = 18; REG Node = 'en_update'
                Info: Total cell delay = 1.466 ns ( 41.27 % )
                Info: Total interconnect delay = 2.086 ns ( 58.73 % )
            Info: - Longest clock path from clock "lap" to source register is 3.552 ns
                Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_R21; Fanout = 1; CLK Node = 'lap'
                Info: 2: + IC(2.086 ns) + CELL(0.602 ns) = 3.552 ns; Loc. = LCFF_X22_Y14_N19; Fanout = 18; REG Node = 'en_update'
                Info: Total cell delay = 1.466 ns ( 41.27 % )
                Info: Total interconnect delay = 2.086 ns ( 58.73 % )
        Info: + Micro clock to output delay of source is 0.277 ns
        Info: + Micro setup delay of destination is -0.038 ns
Info: Minimum slack time is 445 ps for clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" between source register "m_cnt[2]" and destination register "m_cnt[2]"
    Info: + Shortest register to register delay is 0.454 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y13_N5; Fanout = 5; REG Node = 'm_cnt[2]'
        Info: 2: + IC(0.000 ns) + CELL(0.358 ns) = 0.358 ns; Loc. = LCCOMB_X15_Y13_N4; Fanout = 1; COMB Node = 'm_cnt[2]~1'
        Info: 3: + IC(0.000 ns) + CELL(0.096 ns) = 0.454 ns; Loc. = LCFF_X15_Y13_N5; Fanout = 5; REG Node = 'm_cnt[2]'
        Info: Total cell delay = 0.454 ns ( 100.00 % )
    Info: - Smallest register to register requirement is 0.009 ns
        Info: + Hold relationship between source and destination is 0.000 ns
            Info: + Latch edge is -2.419 ns
                Info: Clock period of Destination clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 25.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Destination register is 1
                Info: Multicycle Hold factor for Destination register is 1
            Info: - Launch edge is -2.419 ns
                Info: Clock period of Source clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is 25.000 ns with  offset of -2.419 ns and duty cycle of 50
                Info: Multicycle Setup factor for Source register is 1
                Info: Multicycle Hold factor for Source register is 1
        Info: + Smallest clock skew is 0.000 ns
            Info: + Longest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to destination register is 11.722 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.992 ns) + CELL(0.879 ns) = 2.800 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 3; REG Node = 'clk_200K'
                Info: 4: + IC(0.843 ns) + CELL(0.879 ns) = 4.522 ns; Loc. = LCFF_X27_Y2_N29; Fanout = 3; REG Node = 'clk_1K'
                Info: 5: + IC(1.540 ns) + CELL(0.879 ns) = 6.941 ns; Loc. = LCFF_X23_Y7_N31; Fanout = 3; REG Node = 'clk_10'
                Info: 6: + IC(0.497 ns) + CELL(0.879 ns) = 8.317 ns; Loc. = LCFF_X24_Y7_N9; Fanout = 2; REG Node = 'clk_1'
                Info: 7: + IC(1.821 ns) + CELL(0.000 ns) = 10.138 ns; Loc. = CLKCTRL_G10; Fanout = 10; COMB Node = 'clk_1~clkctrl'
                Info: 8: + IC(0.982 ns) + CELL(0.602 ns) = 11.722 ns; Loc. = LCFF_X15_Y13_N5; Fanout = 5; REG Node = 'm_cnt[2]'
                Info: Total cell delay = 4.118 ns ( 35.13 % )
                Info: Total interconnect delay = 7.604 ns ( 64.87 % )
            Info: - Shortest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to source register is 11.722 ns
                Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
                Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
                Info: 3: + IC(0.992 ns) + CELL(0.879 ns) = 2.800 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 3; REG Node = 'clk_200K'
                Info: 4: + IC(0.843 ns) + CELL(0.879 ns) = 4.522 ns; Loc. = LCFF_X27_Y2_N29; Fanout = 3; REG Node = 'clk_1K'
                Info: 5: + IC(1.540 ns) + CELL(0.879 ns) = 6.941 ns; Loc. = LCFF_X23_Y7_N31; Fanout = 3; REG Node = 'clk_10'
                Info: 6: + IC(0.497 ns) + CELL(0.879 ns) = 8.317 ns; Loc. = LCFF_X24_Y7_N9; Fanout = 2; REG Node = 'clk_1'
                Info: 7: + IC(1.821 ns) + CELL(0.000 ns) = 10.138 ns; Loc. = CLKCTRL_G10; Fanout = 10; COMB Node = 'clk_1~clkctrl'
                Info: 8: + IC(0.982 ns) + CELL(0.602 ns) = 11.722 ns; Loc. = LCFF_X15_Y13_N5; Fanout = 5; REG Node = 'm_cnt[2]'
                Info: Total cell delay = 4.118 ns ( 35.13 % )
                Info: Total interconnect delay = 7.604 ns ( 64.87 % )
        Info: - Micro clock to output delay of source is 0.277 ns
        Info: + Micro hold delay of destination is 0.286 ns
Info: tco from clock "clk_50M" to destination pin "segment_1s[4]" through register "cnt[3]" is 29.082 ns
    Info: + Offset between input clock "clk_50M" and output clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" is -2.419 ns
    Info: + Longest clock path from clock "my_clock_gen:clock_gen|altpll:altpll_component|_clk0" to source register is 11.722 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_1; Fanout = 1; CLK Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.929 ns) + CELL(0.000 ns) = 0.929 ns; Loc. = CLKCTRL_G3; Fanout = 9; COMB Node = 'my_clock_gen:clock_gen|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.992 ns) + CELL(0.879 ns) = 2.800 ns; Loc. = LCFF_X26_Y1_N1; Fanout = 3; REG Node = 'clk_200K'
        Info: 4: + IC(0.843 ns) + CELL(0.879 ns) = 4.522 ns; Loc. = LCFF_X27_Y2_N29; Fanout = 3; REG Node = 'clk_1K'
        Info: 5: + IC(1.540 ns) + CELL(0.879 ns) = 6.941 ns; Loc. = LCFF_X23_Y7_N31; Fanout = 3; REG Node = 'clk_10'
        Info: 6: + IC(0.497 ns) + CELL(0.879 ns) = 8.317 ns; Loc. = LCFF_X24_Y7_N9; Fanout = 2; REG Node = 'clk_1'
        Info: 7: + IC(1.821 ns) + CELL(0.000 ns) = 10.138 ns; Loc. = CLKCTRL_G10; Fanout = 10; COMB Node = 'clk_1~clkctrl'
        Info: 8: + IC(0.982 ns) + CELL(0.602 ns) = 11.722 ns; Loc. = LCFF_X15_Y13_N13; Fanout = 12; REG Node = 'cnt[3]'
        Info: Total cell delay = 4.118 ns ( 35.13 % )
        Info: Total interconnect delay = 7.604 ns ( 64.87 % )
    Info: + Micro clock to output delay of source is 0.277 ns
    Info: + Longest register to pin delay is 19.502 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X15_Y13_N13; Fanout = 12; REG Node = 'cnt[3]'
        Info: 2: + IC(1.197 ns) + CELL(0.495 ns) = 1.692 ns; Loc. = LCCOMB_X21_Y13_N4; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[1]~1'
        Info: 3: + IC(0.000 ns) + CELL(0.080 ns) = 1.772 ns; Loc. = LCCOMB_X21_Y13_N6; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[2]~3'
        Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 1.852 ns; Loc. = LCCOMB_X21_Y13_N8; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[3]~5'
        Info: 5: + IC(0.000 ns) + CELL(0.458 ns) = 2.310 ns; Loc. = LCCOMB_X21_Y13_N10; Fanout = 12; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_3_result_int[4]~6'
        Info: 6: + IC(1.416 ns) + CELL(0.322 ns) = 4.048 ns; Loc. = LCCOMB_X24_Y12_N0; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[15]~23'
        Info: 7: + IC(0.826 ns) + CELL(0.517 ns) = 5.391 ns; Loc. = LCCOMB_X27_Y13_N20; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[1]~1'
        Info: 8: + IC(0.000 ns) + CELL(0.080 ns) = 5.471 ns; Loc. = LCCOMB_X27_Y13_N22; Fanout = 2; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[2]~3'
        Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 5.551 ns; Loc. = LCCOMB_X27_Y13_N24; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[3]~5'
        Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 5.631 ns; Loc. = LCCOMB_X27_Y13_N26; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[4]~7'
        Info: 11: + IC(0.000 ns) + CELL(0.458 ns) = 6.089 ns; Loc. = LCCOMB_X27_Y13_N28; Fanout = 11; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_4_result_int[5]~8'
        Info: 12: + IC(1.130 ns) + CELL(0.319 ns) = 7.538 ns; Loc. = LCCOMB_X22_Y12_N0; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[20]~28'
        Info: 13: + IC(0.896 ns) + CELL(0.517 ns) = 8.951 ns; Loc. = LCCOMB_X22_Y14_N6; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[1]~1'
        Info: 14: + IC(0.000 ns) + CELL(0.080 ns) = 9.031 ns; Loc. = LCCOMB_X22_Y14_N8; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[2]~3'
        Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 9.111 ns; Loc. = LCCOMB_X22_Y14_N10; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[3]~5'
        Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 9.191 ns; Loc. = LCCOMB_X22_Y14_N12; Fanout = 1; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[4]~7'
        Info: 17: + IC(0.000 ns) + CELL(0.458 ns) = 9.649 ns; Loc. = LCCOMB_X22_Y14_N14; Fanout = 3; COMB Node = 'lpm_divide:Div0|lpm_divide_vcm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|add_sub_5_result_int[5]~8'
        Info: 18: + IC(0.312 ns) + CELL(0.322 ns) = 10.283 ns; Loc. = LCCOMB_X22_Y14_N4; Fanout = 8; COMB Node = 'digit_10s[0]~2'
        Info: 19: + IC(0.313 ns) + CELL(0.495 ns) = 11.091 ns; Loc. = LCCOMB_X22_Y14_N22; Fanout = 2; COMB Node = 'Add1~1'
        Info: 20: + IC(0.000 ns) + CELL(0.080 ns) = 11.171 ns; Loc. = LCCOMB_X22_Y14_N24; Fanout = 1; COMB Node = 'Add1~4'
        Info: 21: + IC(0.000 ns) + CELL(0.458 ns) = 11.629 ns; Loc. = LCCOMB_X22_Y14_N26; Fanout = 1; COMB Node = 'Add1~6'
        Info: 22: + IC(1.715 ns) + CELL(0.319 ns) = 13.663 ns; Loc. = LCCOMB_X12_Y16_N8; Fanout = 7; COMB Node = 'Add1~8'
        Info: 23: + IC(0.334 ns) + CELL(0.521 ns) = 14.518 ns; Loc. = LCCOMB_X12_Y16_N10; Fanout = 1; COMB Node = 'bcd_7segment:bcd_7segment_1s|WideOr2~0'
        Info: 24: + IC(2.144 ns) + CELL(2.840 ns) = 19.502 ns; Loc. = PIN_G3; Fanout = 0; PIN Node = 'segment_1s[4]'
        Info: Total cell delay = 9.219 ns ( 47.27 % )
        Info: Total interconnect delay = 10.283 ns ( 52.73 % )
Info: All timing requirements were met for slow timing model timing analysis. See Report window for more details.
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 227 megabytes
    Info: Processing ended: Wed Nov 08 08:30:53 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


