Fitter report for PBL4
Thu Dec 11 11:26:43 2014
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Thu Dec 11 11:26:43 2014        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; PBL4                                         ;
; Top-level Entity Name ; PBL4                                         ;
; Family                ; ACEX1K                                       ;
; Device                ; EP1K100QC208-3                               ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 193 / 4,992 ( 4 % )                          ;
; Total pins            ; 38 / 147 ( 26 % )                            ;
; Total memory bits     ; 0 / 49,152 ( 0 % )                           ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K100QC208-3     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                             ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; D5   ; 204   ; --  ; 49   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D6   ; 203   ; --  ; 48   ; 18      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D1   ; 208   ; --  ; 52   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D2   ; 207   ; --  ; 51   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D0   ; 7     ;  A  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; CLK  ; 79    ; --  ; --   ; 9       ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D7   ; 202   ; --  ; 47   ; 5       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D3   ; 206   ; --  ; 50   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; D4   ; 205   ; --  ; 50   ; 2       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                              ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Z1         ; 196   ; --  ; 41   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Z2         ; 195   ; --  ; 39   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Z3         ; 193   ; --  ; 38   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Z0         ; 197   ; --  ; 43   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; QB         ; 10    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; QA         ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; QC         ; 11    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; QD         ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; LEDSecagem ; 16    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Clock      ; 14    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Display3   ; 37    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaC     ; 19    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Display4   ; 38    ;  I  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaE     ; 17    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Display2   ; 36    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaB     ; 26    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaA     ; 25    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaG     ; 27    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaF     ; 24    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; SaidaD     ; 18    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Display1   ; 31    ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; C0         ; 120   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; C1         ; 119   ;  H  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; C2         ; 125   ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v3         ; 95    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v2         ; 157   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v1         ; 143   ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; v0         ; 102   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; Z4         ; 191   ; --  ; 35   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND        ;              ;
; 7     ; D0         ; LVTTL/LVCMOS ;
; 8     ; GND*       ;              ;
; 9     ; QA         ; LVTTL/LVCMOS ;
; 10    ; QB         ; LVTTL/LVCMOS ;
; 11    ; QC         ; LVTTL/LVCMOS ;
; 12    ; QD         ; LVTTL/LVCMOS ;
; 13    ; GND*       ;              ;
; 14    ; Clock      ; LVTTL/LVCMOS ;
; 15    ; GND*       ;              ;
; 16    ; LEDSecagem ; LVTTL/LVCMOS ;
; 17    ; SaidaE     ; LVTTL/LVCMOS ;
; 18    ; SaidaD     ; LVTTL/LVCMOS ;
; 19    ; SaidaC     ; LVTTL/LVCMOS ;
; 20    ; GND        ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND        ;              ;
; 24    ; SaidaF     ; LVTTL/LVCMOS ;
; 25    ; SaidaA     ; LVTTL/LVCMOS ;
; 26    ; SaidaB     ; LVTTL/LVCMOS ;
; 27    ; SaidaG     ; LVTTL/LVCMOS ;
; 28    ; GND*       ;              ;
; 29    ; GND*       ;              ;
; 30    ; GND*       ;              ;
; 31    ; Display1   ; LVTTL/LVCMOS ;
; 32    ; GND        ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND        ;              ;
; 36    ; Display2   ; LVTTL/LVCMOS ;
; 37    ; Display3   ; LVTTL/LVCMOS ;
; 38    ; Display4   ; LVTTL/LVCMOS ;
; 39    ; GND*       ;              ;
; 40    ; GND*       ;              ;
; 41    ; GND*       ;              ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND        ;              ;
; 44    ; GND*       ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND        ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; GND*       ;              ;
; 55    ; GND*       ;              ;
; 56    ; GND*       ;              ;
; 57    ; GND*       ;              ;
; 58    ; GND*       ;              ;
; 59    ; GND        ;              ;
; 60    ; GND*       ;              ;
; 61    ; GND*       ;              ;
; 62    ; GND*       ;              ;
; 63    ; GND*       ;              ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; VCC_IO     ;              ;
; 67    ; GND*       ;              ;
; 68    ; GND*       ;              ;
; 69    ; GND*       ;              ;
; 70    ; GND*       ;              ;
; 71    ; GND*       ;              ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND        ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; CLK        ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND        ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND*       ;              ;
; 94    ; GND*       ;              ;
; 95    ; v3         ; LVTTL/LVCMOS ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; v0         ; LVTTL/LVCMOS ;
; 103   ; GND*       ;              ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND        ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND        ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; C1         ; LVTTL/LVCMOS ;
; 120   ; C0         ; LVTTL/LVCMOS ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; GND        ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; C2         ; LVTTL/LVCMOS ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND        ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND        ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; v1         ; LVTTL/LVCMOS ;
; 144   ; GND*       ;              ;
; 145   ; GND        ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; GND*       ;              ;
; 151   ; GND        ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; v2         ; LVTTL/LVCMOS ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; GND*       ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; GND*       ;              ;
; 171   ; GND        ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; GND*       ;              ;
; 180   ; GND*       ;              ;
; 181   ; GND        ;              ;
; 182   ; GND+       ;              ;
; 183   ; GND+       ;              ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND        ;              ;
; 189   ; GND*       ;              ;
; 190   ; GND*       ;              ;
; 191   ; Z4         ; LVTTL/LVCMOS ;
; 192   ; GND*       ;              ;
; 193   ; Z3         ; LVTTL/LVCMOS ;
; 194   ; VCC_IO     ;              ;
; 195   ; Z2         ; LVTTL/LVCMOS ;
; 196   ; Z1         ; LVTTL/LVCMOS ;
; 197   ; Z0         ; LVTTL/LVCMOS ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; VCC_INT    ;              ;
; 202   ; D7         ; LVTTL/LVCMOS ;
; 203   ; D6         ; LVTTL/LVCMOS ;
; 204   ; D5         ; LVTTL/LVCMOS ;
; 205   ; D4         ; LVTTL/LVCMOS ;
; 206   ; D3         ; LVTTL/LVCMOS ;
; 207   ; D2         ; LVTTL/LVCMOS ;
; 208   ; D1         ; LVTTL/LVCMOS ;
+-------+------------+--------------+


+----------------------------------------------------------------------------------------------+
; Control Signals                                                                              ;
+--------------------------------------------+---------+---------+--------------+--------------+
; Name                                       ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+--------------------------------------------+---------+---------+--------------+--------------+
; Demux8x16:inst14|inst44                    ; LC3_H48 ; 3       ; Clock        ; Non-global   ;
; Demux2x4:inst1|inst3                       ; LC3_H2  ; 3       ; Clock        ; Non-global   ;
; Demux2x4:inst1|inst1                       ; LC2_H2  ; 3       ; Clock        ; Non-global   ;
; Demux2x4:inst1|inst2                       ; LC7_H2  ; 3       ; Clock        ; Non-global   ;
; Demux2x4:inst1|inst                        ; LC1_H2  ; 3       ; Clock        ; Non-global   ;
; pbl03:inst|inst23                          ; LC2_H10 ; 4       ; Clock        ; Non-global   ;
; Demux8x16:inst14|inst46                    ; LC3_H7  ; 4       ; Async. clear ; Non-global   ;
; inst3                                      ; LC1_H10 ; 4       ; Clock        ; Non-global   ;
; Demux8x16:inst14|inst41                    ; LC6_H10 ; 1       ; Clock        ; Non-global   ;
; pbl03:inst|inst20~0                        ; LC1_H13 ; 2       ; Async. clear ; Non-global   ;
; CLK                                        ; 79      ; 9       ; Clock        ; Pin          ;
; pbl03:inst|Dividor:inst11|inst8            ; LC1_E23 ; 2       ; Clock        ; Non-global   ;
; Maquina:inst9|Contador3bits:inst1|inst10   ; LC3_G31 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst9|Contador3bits:inst|inst10~1  ; LC1_G31 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst8|Contador3bits:inst1|inst10   ; LC6_B51 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst10|Contador3bits:inst1|inst10  ; LC8_B50 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst10|Contador3bits:inst|inst10~1 ; LC3_B47 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst11|Contador3bits:inst1|inst10  ; LC3_B44 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst11|Contador3bits:inst|inst10~1 ; LC1_B44 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst8|Contador3bits:inst|inst10~1  ; LC1_B39 ; 3       ; Clock        ; Non-global   ;
; Maquina:inst8|inst18                       ; LC1_B35 ; 6       ; Async. clear ; Internal     ;
; Maquina:inst10|inst18                      ; LC2_B46 ; 6       ; Async. clear ; Non-global   ;
; Maquina:inst11|inst18                      ; LC1_B29 ; 6       ; Async. clear ; Non-global   ;
; Maquina:inst9|inst18                       ; LC2_G48 ; 6       ; Async. clear ; Non-global   ;
; pbl03:inst|Contador:inst13|inst9           ; LC4_H26 ; 10      ; Clock enable ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst15           ; LC1_H43 ; 3       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst14           ; LC1_H30 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst13           ; LC1_C36 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst12           ; LC1_C11 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst11           ; LC1_C24 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst10           ; LC1_C43 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst9            ; LC1_E27 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst12|inst8            ; LC1_E36 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst12           ; LC2_E36 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst13           ; LC1_E45 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst15           ; LC1_E44 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst11           ; LC1_E14 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst14           ; LC1_E34 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst10           ; LC1_E17 ; 2       ; Clock        ; Non-global   ;
; pbl03:inst|Dividor:inst11|inst9            ; LC1_E16 ; 2       ; Clock        ; Non-global   ;
+--------------------------------------------+---------+---------+--------------+--------------+


+---------------------------------------------------+
; Global & Other Fast Signals                       ;
+----------------------+---------+---------+--------+
; Name                 ; Pin #   ; Fan-Out ; Global ;
+----------------------+---------+---------+--------+
; CLK                  ; 79      ; 9       ; yes    ;
; Maquina:inst8|inst18 ; LC1_B35 ; 6       ; yes    ;
+----------------------+---------+---------+--------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 3     ;
+--------+-------+


+-------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                   ;
+---------------------------------------------------------+---------+
; Name                                                    ; Fan-Out ;
+---------------------------------------------------------+---------+
; Registrador4bits:inst2|inst1~0                          ; 28      ;
; Registrador4bits:inst2|inst~0                           ; 28      ;
; D6                                                      ; 18      ;
; pbl03:inst|MaquinaCedulas:inst|EquacaoFFC:inst2|inst6~0 ; 14      ;
; pbl03:inst|MaquinaCedulas:inst|EquacaoFFB:inst1|inst~0  ; 14      ;
; pbl03:inst|MaquinaCedulas:inst|EquacaoFFD:inst3|inst~0  ; 12      ;
; Maquina:inst8|Registrador3bits:inst20|inst2~0           ; 10      ;
; Maquina:inst10|Registrador3bits:inst20|inst2~0          ; 10      ;
; Maquina:inst10|Registrador3bits:inst20|inst1~0          ; 10      ;
; Maquina:inst8|Registrador3bits:inst20|inst1~0           ; 10      ;
; Maquina:inst8|Registrador3bits:inst20|inst~0            ; 10      ;
; Maquina:inst9|Registrador3bits:inst20|inst2~0           ; 10      ;
; Maquina:inst9|Registrador3bits:inst20|inst~0            ; 10      ;
; pbl03:inst|Contador:inst13|inst9~4                      ; 10      ;
; Maquina:inst11|Registrador3bits:inst20|inst~0           ; 10      ;
; Maquina:inst9|Registrador3bits:inst20|inst1~0           ; 10      ;
; Maquina:inst11|Registrador3bits:inst20|inst1~0          ; 10      ;
; Maquina:inst10|Registrador3bits:inst20|inst~0           ; 10      ;
; pbl03:inst|inst17~0                                     ; 10      ;
; Maquina:inst11|Registrador3bits:inst20|inst2~0          ; 10      ;
; pbl03:inst|MaquinaCedulas:inst|EquacaoFFA:inst|inst~0   ; 9       ;
; pbl03:inst|Contador:inst13|inst8~4                      ; 9       ;
; pbl03:inst|DecodificadorBCD:inst2|inst60~2              ; 9       ;
; Maquina:inst10|inst18~1                                 ; 6       ;
; pbl03:inst|Mux:inst14|inst21~0                          ; 6       ;
; pbl03:inst|Mux:inst14|inst19~0                          ; 6       ;
; pbl03:inst|Mux:inst14|inst20~5                          ; 6       ;
; pbl03:inst|Mux:inst14|inst22~10                         ; 6       ;
; pbl03:inst|MaquinaSecagem:inst15|inst~0                 ; 6       ;
; Maquina:inst9|inst18~0                                  ; 6       ;
; Maquina:inst11|inst18~0                                 ; 6       ;
; pbl03:inst|SaidaPBL03:inst21|inst15~1                   ; 5       ;
; pbl03:inst|SaidaPBL03:inst21|inst14~1                   ; 5       ;
; Maquina:inst8|Contador3bits:inst|inst2~4                ; 5       ;
; Maquina:inst8|Contador3bits:inst|inst~4                 ; 5       ;
; Maquina:inst8|Contador3bits:inst1|inst~4                ; 5       ;
; Maquina:inst8|Contador3bits:inst1|inst2~4               ; 5       ;
; D7                                                      ; 5       ;
; Maquina:inst11|Contador3bits:inst|inst~4                ; 5       ;
; Maquina:inst11|Contador3bits:inst1|inst2~4              ; 5       ;
; Maquina:inst11|Contador3bits:inst1|inst~4               ; 5       ;
; Maquina:inst11|Contador3bits:inst|inst2~4               ; 5       ;
; pbl03:inst|SaidaPBL03:inst21|inst16~1                   ; 5       ;
; Maquina:inst9|Contador3bits:inst|inst2~4                ; 5       ;
; Maquina:inst9|Contador3bits:inst|inst~4                 ; 5       ;
; Maquina:inst9|Contador3bits:inst1|inst2~4               ; 5       ;
; Maquina:inst9|Contador3bits:inst1|inst~4                ; 5       ;
; D2                                                      ; 5       ;
; D1                                                      ; 5       ;
; Maquina:inst10|Contador3bits:inst|inst2~4               ; 5       ;
+---------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                     ;
+----------------------+---------+--------------+-----------------+---------------------------+----------+
; Peripheral Signal    ; Source  ; Usage        ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+----------------------+---------+--------------+-----------------+---------------------------+----------+
; Maquina:inst8|inst18 ; LC1_B35 ; Async. clear ; no              ; yes                       ; -ve      ;
+----------------------+---------+--------------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 578            ;
; 1                        ; 21             ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 1              ;
; 5                        ; 3              ;
; 6                        ; 2              ;
; 7                        ; 5              ;
; 8                        ; 13             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 586            ;
; 1                           ; 15             ;
; 2                           ; 5              ;
; 3                           ; 4              ;
; 4                           ; 5              ;
; 5                           ; 2              ;
; 6                           ; 1              ;
; 7                           ; 6              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 579            ;
; 1                          ; 14             ;
; 2                          ; 2              ;
; 3                          ; 3              ;
; 4                          ; 9              ;
; 5                          ; 2              ;
; 6                          ; 1              ;
; 7                          ; 6              ;
; 8                          ; 2              ;
; 9                          ; 2              ;
; 10                         ; 1              ;
; 11                         ; 0              ;
; 12                         ; 0              ;
; 13                         ; 2              ;
; 14                         ; 0              ;
; 15                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  3 / 208 ( 1 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  B    ;  22 / 208 ( 11 % ) ;  1 / 104 ( < 1 % )          ;  30 / 104 ( 29 % )           ;
;  C    ;  2 / 208 ( < 1 % ) ;  1 / 104 ( < 1 % )          ;  2 / 104 ( 2 % )             ;
;  D    ;  2 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  3 / 104 ( 3 % )             ;
;  E    ;  1 / 208 ( < 1 % ) ;  3 / 104 ( 3 % )            ;  7 / 104 ( 7 % )             ;
;  F    ;  2 / 208 ( < 1 % ) ;  1 / 104 ( < 1 % )          ;  0 / 104 ( 0 % )             ;
;  G    ;  5 / 208 ( 2 % )   ;  0 / 104 ( 0 % )            ;  7 / 104 ( 7 % )             ;
;  H    ;  31 / 208 ( 15 % ) ;  18 / 104 ( 17 % )          ;  2 / 104 ( 2 % )             ;
;  I    ;  2 / 208 ( < 1 % ) ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  J    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  K    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  L    ;  0 / 208 ( 0 % )   ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  70 / 2496 ( 3 % ) ;  24 / 1248 ( 2 % )          ;  51 / 1248 ( 4 % )           ;
+-------+--------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  0 / 24 ( 0 % )    ;
; 2     ;  4 / 24 ( 17 % )   ;
; 3     ;  7 / 24 ( 29 % )   ;
; 4     ;  6 / 24 ( 25 % )   ;
; 5     ;  2 / 24 ( 8 % )    ;
; 6     ;  2 / 24 ( 8 % )    ;
; 7     ;  1 / 24 ( 4 % )    ;
; 8     ;  1 / 24 ( 4 % )    ;
; 9     ;  2 / 24 ( 8 % )    ;
; 10    ;  0 / 24 ( 0 % )    ;
; 11    ;  0 / 24 ( 0 % )    ;
; 12    ;  0 / 24 ( 0 % )    ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  0 / 24 ( 0 % )    ;
; 15    ;  0 / 24 ( 0 % )    ;
; 16    ;  0 / 24 ( 0 % )    ;
; 17    ;  0 / 24 ( 0 % )    ;
; 18    ;  0 / 24 ( 0 % )    ;
; 19    ;  0 / 24 ( 0 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  0 / 24 ( 0 % )    ;
; 22    ;  0 / 24 ( 0 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  0 / 24 ( 0 % )    ;
; 25    ;  0 / 24 ( 0 % )    ;
; 26    ;  3 / 24 ( 13 % )   ;
; 27    ;  1 / 24 ( 4 % )    ;
; 28    ;  0 / 24 ( 0 % )    ;
; 29    ;  2 / 24 ( 8 % )    ;
; 30    ;  0 / 24 ( 0 % )    ;
; 31    ;  2 / 24 ( 8 % )    ;
; 32    ;  0 / 24 ( 0 % )    ;
; 33    ;  1 / 24 ( 4 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  0 / 24 ( 0 % )    ;
; 36    ;  2 / 24 ( 8 % )    ;
; 37    ;  0 / 24 ( 0 % )    ;
; 38    ;  2 / 24 ( 8 % )    ;
; 39    ;  1 / 24 ( 4 % )    ;
; 40    ;  0 / 24 ( 0 % )    ;
; 41    ;  1 / 24 ( 4 % )    ;
; 42    ;  0 / 24 ( 0 % )    ;
; 43    ;  2 / 24 ( 8 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  5 / 24 ( 21 % )   ;
; 46    ;  0 / 24 ( 0 % )    ;
; 47    ;  1 / 24 ( 4 % )    ;
; 48    ;  2 / 24 ( 8 % )    ;
; 49    ;  1 / 24 ( 4 % )    ;
; 50    ;  2 / 24 ( 8 % )    ;
; 51    ;  1 / 24 ( 4 % )    ;
; 52    ;  2 / 24 ( 8 % )    ;
; Total ;  56 / 1248 ( 4 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+-----------------------------------+------------------------------+
; Resource                          ; Usage                        ;
+-----------------------------------+------------------------------+
; Total logic elements              ; 193 / 4,992 ( 4 % )          ;
; Registers                         ; 65 / 4,992 ( 1 % )           ;
; Logic elements in carry chains    ; 0                            ;
; User inserted logic elements      ; 0                            ;
; I/O pins                          ; 38 / 147 ( 26 % )            ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )               ;
;     -- Dedicated input pins       ; 3 / 4 ( 75 % )               ;
; Global signals                    ; 2                            ;
; EABs                              ; 0 / 12 ( 0 % )               ;
; Total memory bits                 ; 0 / 49,152 ( 0 % )           ;
; Total RAM block bits              ; 0 / 49,152 ( 0 % )           ;
; Maximum fan-out node              ; Registrador4bits:inst2|inst1 ;
; Maximum fan-out                   ; 28                           ;
; Highest non-global fan-out signal ; Registrador4bits:inst2|inst1 ;
; Highest non-global fan-out        ; 28                           ;
; Total fan-out                     ; 723                          ;
; Average fan-out                   ; 3.13                         ;
+-----------------------------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                               ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                   ; Library Name ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------+--------------+
; |PBL4                                 ; 193 (3)     ; 65           ; 0           ; 38   ; 128 (3)      ; 0 (0)             ; 65 (0)           ; 0 (0)           ; 0 (0)      ; |PBL4                                                 ; work         ;
;    |Demux2x4:inst1|                   ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Demux2x4:inst1                                  ; work         ;
;    |Demux8x16:inst14|                 ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Demux8x16:inst14                                ; work         ;
;    |Maquina:inst10|                   ; 21 (6)      ; 9            ; 0           ; 0    ; 12 (6)       ; 0 (0)             ; 9 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10                                  ; work         ;
;       |Contador3bits:inst1|           ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10|Contador3bits:inst1              ; work         ;
;       |Contador3bits:inst|            ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10|Contador3bits:inst               ; work         ;
;       |DecodControle:inst3|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10|DecodControle:inst3              ; work         ;
;       |EstadoDaMaquina:inst2|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10|EstadoDaMaquina:inst2            ; work         ;
;       |IndicadoresFimDeLavagem:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10|IndicadoresFimDeLavagem:inst4    ; work         ;
;       |Registrador3bits:inst20|       ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst10|Registrador3bits:inst20          ; work         ;
;    |Maquina:inst11|                   ; 20 (5)      ; 9            ; 0           ; 0    ; 11 (5)       ; 0 (0)             ; 9 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11                                  ; work         ;
;       |Contador3bits:inst1|           ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11|Contador3bits:inst1              ; work         ;
;       |Contador3bits:inst|            ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11|Contador3bits:inst               ; work         ;
;       |DecodControle:inst3|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11|DecodControle:inst3              ; work         ;
;       |EstadoDaMaquina:inst2|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11|EstadoDaMaquina:inst2            ; work         ;
;       |IndicadoresFimDeLavagem:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11|IndicadoresFimDeLavagem:inst4    ; work         ;
;       |Registrador3bits:inst20|       ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst11|Registrador3bits:inst20          ; work         ;
;    |Maquina:inst8|                    ; 21 (6)      ; 9            ; 0           ; 0    ; 12 (6)       ; 0 (0)             ; 9 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8                                   ; work         ;
;       |Contador3bits:inst1|           ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8|Contador3bits:inst1               ; work         ;
;       |Contador3bits:inst|            ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8|Contador3bits:inst                ; work         ;
;       |DecodControle:inst3|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8|DecodControle:inst3               ; work         ;
;       |EstadoDaMaquina:inst2|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8|EstadoDaMaquina:inst2             ; work         ;
;       |IndicadoresFimDeLavagem:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8|IndicadoresFimDeLavagem:inst4     ; work         ;
;       |Registrador3bits:inst20|       ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst8|Registrador3bits:inst20           ; work         ;
;    |Maquina:inst9|                    ; 20 (5)      ; 9            ; 0           ; 0    ; 11 (5)       ; 0 (0)             ; 9 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9                                   ; work         ;
;       |Contador3bits:inst1|           ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9|Contador3bits:inst1               ; work         ;
;       |Contador3bits:inst|            ; 5 (5)       ; 3            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9|Contador3bits:inst                ; work         ;
;       |DecodControle:inst3|           ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9|DecodControle:inst3               ; work         ;
;       |EstadoDaMaquina:inst2|         ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9|EstadoDaMaquina:inst2             ; work         ;
;       |IndicadoresFimDeLavagem:inst4| ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9|IndicadoresFimDeLavagem:inst4     ; work         ;
;       |Registrador3bits:inst20|       ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |PBL4|Maquina:inst9|Registrador3bits:inst20           ; work         ;
;    |Registrador4bits:inst2|           ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |PBL4|Registrador4bits:inst2                          ; work         ;
;    |muxAux1:inst13|                   ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst13                                  ; work         ;
;       |161mux:inst|                   ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst13|161mux:inst                      ; work         ;
;    |muxAux1:inst15|                   ; 10 (0)      ; 0            ; 0           ; 0    ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst15                                  ; work         ;
;       |161mux:inst|                   ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst15|161mux:inst                      ; work         ;
;    |muxAux1:inst6|                    ; 9 (0)       ; 0            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst6                                   ; work         ;
;       |161mux:inst|                   ; 9 (9)       ; 0            ; 0           ; 0    ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst6|161mux:inst                       ; work         ;
;    |muxAux1:inst7|                    ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst7                                   ; work         ;
;       |161mux:inst|                   ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|muxAux1:inst7|161mux:inst                       ; work         ;
;    |pbl03:inst|                       ; 61 (4)      ; 25           ; 0           ; 0    ; 36 (3)       ; 0 (0)             ; 25 (1)           ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst                                      ; work         ;
;       |Contador:inst13|               ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|Contador:inst13                      ; work         ;
;       |Decodificador2:inst3|          ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|Decodificador2:inst3                 ; work         ;
;       |DecodificadorBCD:inst2|        ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|DecodificadorBCD:inst2               ; work         ;
;       |Dividor:inst11|                ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|Dividor:inst11                       ; work         ;
;       |Dividor:inst12|                ; 8 (8)       ; 8            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|Dividor:inst12                       ; work         ;
;       |MaquinaCedulas:inst|           ; 13 (0)      ; 4            ; 0           ; 0    ; 9 (0)        ; 0 (0)             ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|MaquinaCedulas:inst                  ; work         ;
;          |EquacaoFFA:inst|            ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|MaquinaCedulas:inst|EquacaoFFA:inst  ; work         ;
;          |EquacaoFFB:inst1|           ; 4 (4)       ; 1            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|MaquinaCedulas:inst|EquacaoFFB:inst1 ; work         ;
;          |EquacaoFFC:inst2|           ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|MaquinaCedulas:inst|EquacaoFFC:inst2 ; work         ;
;          |EquacaoFFD:inst3|           ; 3 (3)       ; 1            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|MaquinaCedulas:inst|EquacaoFFD:inst3 ; work         ;
;       |MaquinaSecagem:inst15|         ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|MaquinaSecagem:inst15                ; work         ;
;       |Mux:inst14|                    ; 12 (12)     ; 0            ; 0           ; 0    ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|Mux:inst14                           ; work         ;
;       |SaidaPBL03:inst21|             ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |PBL4|pbl03:inst|SaidaPBL03:inst21                    ; work         ;
+---------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+------------+----------+-------------+
; Name       ; Pin Type ; Pad to Core ;
+------------+----------+-------------+
; D5         ; Input    ; ON          ;
; D6         ; Input    ; ON          ;
; D1         ; Input    ; ON          ;
; D2         ; Input    ; ON          ;
; D0         ; Input    ; ON          ;
; CLK        ; Input    ; OFF         ;
; D7         ; Input    ; ON          ;
; D3         ; Input    ; ON          ;
; D4         ; Input    ; ON          ;
; Z1         ; Output   ; OFF         ;
; Z2         ; Output   ; OFF         ;
; Z3         ; Output   ; OFF         ;
; Z4         ; Output   ; OFF         ;
; Z0         ; Output   ; OFF         ;
; QB         ; Output   ; OFF         ;
; QA         ; Output   ; OFF         ;
; QC         ; Output   ; OFF         ;
; QD         ; Output   ; OFF         ;
; LEDSecagem ; Output   ; OFF         ;
; Clock      ; Output   ; OFF         ;
; Display3   ; Output   ; OFF         ;
; SaidaC     ; Output   ; OFF         ;
; Display4   ; Output   ; OFF         ;
; SaidaE     ; Output   ; OFF         ;
; Display2   ; Output   ; OFF         ;
; SaidaB     ; Output   ; OFF         ;
; SaidaA     ; Output   ; OFF         ;
; SaidaG     ; Output   ; OFF         ;
; SaidaF     ; Output   ; OFF         ;
; SaidaD     ; Output   ; OFF         ;
; Display1   ; Output   ; OFF         ;
; C0         ; Output   ; OFF         ;
; C1         ; Output   ; OFF         ;
; C2         ; Output   ; OFF         ;
; v3         ; Output   ; OFF         ;
; v2         ; Output   ; OFF         ;
; v1         ; Output   ; OFF         ;
; v0         ; Output   ; OFF         ;
+------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Washington/Downloads/PBL04(1)/PBL04/PBL4.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Dec 11 11:26:35 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PBL4 -c PBL4
Info: Selected device EP1K100QC208-3 for design "PBL4"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 2 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu Dec 11 2014 at 11:26:37
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 228 megabytes
    Info: Processing ended: Thu Dec 11 11:26:43 2014
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


