[Inputs]
a1
[Outputs]
[BiDir]
[ATTRIBUTES]
VeriModel ALU

