# 1. 突发长度
**突发长度（Burst Length）** 是在 AXI4 等总线协议中使用的一个术语，表示一次突发传输中包含的数据传输数量（即数据传输的"拍数"）。具体来说，它定义了在一次突发操作中，主设备（Master）可以连续传输的有效数据项的数量。

### 突发长度的特征

1.  **数据传输次数：**  
    突发长度决定了在一次突发操作中可以进行多少次数据传输。例如，若突发长度为 8，则在一次突发操作中可以发送 8 个数据项。
    
2.  **配合突发大小：**  
    突发长度通常与突发大小（Burst Size）结合使用。突发大小定义了每次传输的数据宽度（如 8 位、16 位、32 位等）。例如，若突发长度为 16，突发大小为 4 字节（32 位），那么总共可以传输：  
    总数据量=突发长度×突发大小=16×4 字节=64 字节
3.  **提高效率：**  
    使用突发传输可以减少控制信号的开销，提高数据传输的效率。在突发期间，主设备可以在不需要等待响应的情况下，快速传输多个数据项。
   
# 2. AXI_HP和AXI_GP有什么区别
在FPGA（如Xilinx Zynq-7000 SoC）中，AXI_HP（AXI High Performance）和AXI_GP（AXI General Purpose）是两种不同类型的AXI接口，它们的主要区别如下：

### **1. AXI_HP（高性能端口）**

-   **主要用途**：用于高速数据传输，通常连接到高吞吐量的IP核（如DMA、视频处理、图像处理等）。
-   **总线宽度**：64-bit或128-bit，支持更宽的数据传输。
-   **数据速率**：提供更高的吞吐量，适合大数据流处理，如DDR控制器和高速外设的通信。
-   **连接位置**：直接连接到**处理系统（PS）的DDR控制器**，可以高速访问DDR内存，减少访问延迟。
-   **主要特点**：
    -   高吞吐量，适合大数据流应用。
    -   直接连接到DDR，提高数据访问效率。
    -   通常用于PL（可编程逻辑）到PS（处理系统）的高速数据传输。

### **2. AXI_GP（通用端口）**

-   **主要用途**：用于低速控制和配置，如PL和PS之间的控制信号传输。
-   **总线宽度**：32-bit（相较于AXI_HP较窄）。
-   **数据速率**：较低，适合一般的控制和状态信息传输，而非大规模数据流传输。
-   **连接位置**：
    -   AXI_GP0/GP1（AXI General Purpose Master）接口：PS（ARM 处理器）作为**主设备（Master）**，用于控制PL中的外设或存储器。
    -   AXI_GP2/GP3（AXI General Purpose Slave）接口：PS作为**从设备（Slave）**，允许PL访问PS的资源，如内存或寄存器。
-   **主要特点**：
    -   低吞吐量，主要用于控制信号交互。
    -   适合PS与PL之间的低速数据交换，如寄存器读写。
    
# 3. 从接口与主接口
从接口带有前缀S（Slave）**从接口（Slave）** 在 AXI 或 AXI-Stream 总线协议中通常是**接收数据**的一方。从接口带有前缀M（Master），**主接口（Master）** 是**发送数据**的一方。
