Fitter report for 6502
Sat Jul 20 01:28:19 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 20 01:28:19 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; 6502                                            ;
; Top-level Entity Name              ; MOS6502                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 663 / 4,608 ( 14 % )                            ;
;     Total combinational functions  ; 636 / 4,608 ( 14 % )                            ;
;     Dedicated logic registers      ; 287 / 4,608 ( 6 % )                             ;
; Total registers                    ; 287                                             ;
; Total pins                         ; 43 / 89 ( 48 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 971 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 971 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 968     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/6502_my/output_files/6502.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 663 / 4,608 ( 14 % ) ;
;     -- Combinational with no register       ; 376                  ;
;     -- Register only                        ; 27                   ;
;     -- Combinational with a register        ; 260                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 402                  ;
;     -- 3 input functions                    ; 152                  ;
;     -- <=2 input functions                  ; 82                   ;
;     -- Register only                        ; 27                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 636                  ;
;     -- arithmetic mode                      ; 0                    ;
;                                             ;                      ;
; Total registers*                            ; 287 / 4,851 ( 6 % )  ;
;     -- Dedicated logic registers            ; 287 / 4,608 ( 6 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 46 / 288 ( 16 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 43 / 89 ( 48 % )     ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )       ;
;                                             ;                      ;
; Global signals                              ; 1                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 1 / 8 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 4% / 5% / 4%         ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 5%         ;
; Maximum fan-out                             ; 287                  ;
; Highest non-global fan-out                  ; 275                  ;
; Total fan-out                               ; 3161                 ;
; Average fan-out                             ; 3.19                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 663 / 4608 ( 14 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 376                 ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;     -- Combinational with a register        ; 260                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 402                 ; 0                              ;
;     -- 3 input functions                    ; 152                 ; 0                              ;
;     -- <=2 input functions                  ; 82                  ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 636                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 287                 ; 0                              ;
;     -- Dedicated logic registers            ; 287 / 4608 ( 6 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 46 / 288 ( 16 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 43                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3161                ; 0                              ;
;     -- Registered Connections               ; 1249                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 15                  ; 0                              ;
;     -- Output Ports                         ; 28                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clk    ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[0] ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[1] ; 119   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[2] ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[3] ; 115   ; 2        ; 24           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[4] ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[5] ; 88    ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[6] ; 89    ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DIN[7] ; 90    ; 3        ; 28           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PHI0   ; 51    ; 4        ; 7            ; 0            ; 2           ; 275                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDY    ; 3     ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SO     ; 137   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nIRQ   ; 141   ; 2        ; 1            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nNMI   ; 139   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; nRES   ; 91    ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; A[0]    ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[10]   ; 122   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[11]   ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[12]   ; 126   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[13]   ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[14]   ; 94    ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[15]   ; 96    ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[1]    ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[2]    ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[3]    ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[4]    ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[5]    ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[6]    ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[7]    ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[8]    ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; A[9]    ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[0] ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[1] ; 144   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[2] ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[3] ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[4] ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[5] ; 142   ; 2        ; 1            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[6] ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; DOUT[7] ; 133   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; PHI1    ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; PHI2    ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; RW      ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
; SYNC    ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 6 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 19 ( 42 % )  ; 3.3V          ; --           ;
; 2        ; 20 / 23 ( 87 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 23 ( 39 % )  ; 3.3V          ; --           ;
; 4        ; 9 / 24 ( 38 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RDY                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; DOUT[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 11         ; 1        ; RW                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ; 12         ; 1        ; DOUT[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; Clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 28         ; 1        ; SYNC                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 41       ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 42       ; 45         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 46         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 47         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ; 48         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; A[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; PHI0                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 53         ; 4        ; PHI1                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 57         ; 4        ; A[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; PHI2                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; A[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 60         ; 4        ; A[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 63         ; 4        ; A[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 64         ; 4        ; A[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 64       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 82         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 105        ; 3        ; DIN[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 106        ; 3        ; DIN[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 107        ; 3        ; DIN[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 108        ; 3        ; nRES                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 93       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 94       ; 111        ; 3        ; A[14]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; A[15]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 113        ; 3        ; A[9]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 126        ; 3        ; A[13]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 128        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 129        ; 2        ; A[8]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ; 130        ; 2        ; DIN[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; A[11]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 135        ; 2        ; DIN[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 137        ; 2        ; DIN[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 138        ; 2        ; DIN[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 139        ; 2        ; A[10]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; DIN[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 145        ; 2        ; A[12]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; A[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; A[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 154        ; 2        ; DOUT[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 155        ; 2        ; DOUT[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 162        ; 2        ; DOUT[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 163        ; 2        ; DOUT[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 137      ; 164        ; 2        ; SO                                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; nNMI                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; nIRQ                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 167        ; 2        ; DOUT[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 169        ; 2        ; DOUT[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                            ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+--------------+
; |MOS6502                                        ; 663 (69)    ; 287 (71)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 43   ; 0            ; 376 (3)      ; 27 (13)           ; 260 (0)          ; |MOS6502                                                                       ; work         ;
;    |ALU:MOD_ALU|                                ; 96 (96)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 45 (45)          ; |MOS6502|ALU:MOD_ALU                                                           ; work         ;
;    |BUS_MUX:MOD_BUS_MUX|                        ; 197 (197)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 53 (53)          ; |MOS6502|BUS_MUX:MOD_BUS_MUX                                                   ; work         ;
;    |DECODER:MOD_DECODER|                        ; 41 (41)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 11 (11)          ; |MOS6502|DECODER:MOD_DECODER                                                   ; work         ;
;    |EXTRA_COUNTER:MOD_EXTRA_COUNTER|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |MOS6502|EXTRA_COUNTER:MOD_EXTRA_COUNTER                                       ; work         ;
;    |PC:MOD_PC|                                  ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 32 (32)          ; |MOS6502|PC:MOD_PC                                                             ; work         ;
;    |PREDECODE_IR:MOD_PREDECODE_IR|              ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |MOS6502|PREDECODE_IR:MOD_PREDECODE_IR                                         ; work         ;
;    |RANDOM_LOGIC:MOD_RANDOM_LOGIC|              ; 269 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 9 (0)             ; 121 (0)          ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC                                         ; work         ;
;       |ALU_SETUP:MOD_ALU_SETUP|                 ; 58 (58)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 2 (2)             ; 28 (28)          ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP                 ; work         ;
;       |BUS_CONTROL:MOD_BUS_CONTROL|             ; 40 (40)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 12 (12)          ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL             ; work         ;
;       |DISPATCH:MOD_DISPATCH|                   ; 52 (52)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 27 (27)          ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH                   ; work         ;
;       |FLAGS:MOD_FLAGS|                         ; 51 (51)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 4 (4)             ; 27 (27)          ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS                         ; work         ;
;       |INT_RESET_CONTROL:MOD_INT_RESET_CONTROL| ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 16 (16)          ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL ; work         ;
;       |PC_SETUP:MOD_PC_SETUP|                   ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP                   ; work         ;
;       |REGS_CONTROL:MOD_REGS_CONTROL|           ; 38 (38)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 7 (7)            ; |MOS6502|RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL           ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; DOUT[0] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[1] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[2] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[3] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[4] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[5] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[6] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[7] ; Output   ; --            ; --            ; --                    ; --  ;
; PHI1    ; Output   ; --            ; --            ; --                    ; --  ;
; PHI2    ; Output   ; --            ; --            ; --                    ; --  ;
; RW      ; Output   ; --            ; --            ; --                    ; --  ;
; A[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; A[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; A[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; SYNC    ; Output   ; --            ; --            ; --                    ; --  ;
; PHI0    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Clk     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RDY     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DIN[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DIN[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DIN[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DIN[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DIN[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DIN[5]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DIN[6]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DIN[7]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; nRES    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; nNMI    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; nIRQ    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SO      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; PHI0                                                                                     ;                   ;         ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                    ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[1]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[2]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[3]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[4]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[5]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[6]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[7]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY2                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS2LATCH                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|WRLATCH                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY                        ; 0                 ; 6       ;
;      - DOR_LATCH[0]                                                                      ; 0                 ; 6       ;
;      - DOUT~8                                                                            ; 0                 ; 6       ;
;      - DOR_LATCH[1]                                                                      ; 0                 ; 6       ;
;      - DOR_LATCH[2]                                                                      ; 0                 ; 6       ;
;      - DOR_LATCH[3]                                                                      ; 0                 ; 6       ;
;      - DOR_LATCH[4]                                                                      ; 0                 ; 6       ;
;      - DOR_LATCH[5]                                                                      ; 0                 ; 6       ;
;      - DOR_LATCH[6]                                                                      ; 0                 ; 6       ;
;      - DOR_LATCH[7]                                                                      ; 0                 ; 6       ;
;      - S_REG[0]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[0]                                                                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_ADLR                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_ADLR                      ; 0                 ; 6       ;
;      - DL_LATCH[0]                                                                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|Z_ADH0R                 ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADLT~0                                                        ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[0]                                                                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK5LATCH   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADL_ABLR                ; 0                 ; 6       ;
;      - always0~0                                                                         ; 0                 ; 6       ;
;      - S_REG[1]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[1]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[1]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[1]                                                                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL1      ; 0                 ; 6       ;
;      - S_REG[2]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[2]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[2]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[2]                                                                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL2      ; 0                 ; 6       ;
;      - S_REG[3]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[3]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[3]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[3]                                                                ; 0                 ; 6       ;
;      - S_REG[4]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[4]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[4]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[4]                                                                ; 0                 ; 6       ;
;      - S_REG[5]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[5]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[5]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[5]                                                                ; 0                 ; 6       ;
;      - S_REG[6]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[6]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[6]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[6]                                                                ; 0                 ; 6       ;
;      - S_REG[7]                                                                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCL[7]                                                                  ; 0                 ; 6       ;
;      - DL_LATCH[7]                                                                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|ADD[7]                                                                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_ADHR                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_ADHR                 ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[0]~0                                                     ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[0]                                                                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_ADHR                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SELND2~0                                                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB7                     ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR                 ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SELND1~0                                                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB06R                   ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SELND1~2                                                      ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SELND1~3                                                      ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SBR[0]~3                                                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SB~0                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SB~0                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SB~0                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_SB                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SBADX[0]~0                                                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADH_ABHR                ; 0                 ; 6       ;
;      - always0~1                                                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|Z_ADH17R                ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[1]~2                                                     ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[1]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[2]~4                                                     ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[2]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[3]~6                                                     ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[3]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[4]~8                                                     ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[4]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[5]~10                                                    ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[5]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[6]~12                                                    ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[6]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|ADHC[7]~14                                                    ; 0                 ; 6       ;
;      - PC:MOD_PC|PCH[7]                                                                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SBR[7]~38                                                     ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                                ; 0                 ; 6       ;
;      - ALU:MOD_ALU|LATCH_DC7                                                             ; 0                 ; 6       ;
;      - ALU:MOD_ALU|LATCH_C7                                                              ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH1                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2  ; 0                 ; 6       ;
;      - RESPR2                                                                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH                    ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[0]                                         ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                           ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[2]                                         ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DBR                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~2                                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_DBR                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~4                                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|P_DBR                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT                              ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~6                                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR                  ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~8                                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT                              ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|I_LATCH1                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DB~0                 ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~12                                                        ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~14                                                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nD_OUT                              ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~17                                                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2     ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~22                                                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT                              ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT~25                                                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                              ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC3                          ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC2                          ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[0]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC1                          ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1XLATCH                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|COMPLATCH2                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY1                     ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[0]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ANDS                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|EORS                        ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SRS                         ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[1]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ORS                         ; 0                 ; 6       ;
;      - nPRDYR2                                                                           ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[1]                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[2]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1  ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[2]                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[3]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6ELATCH  ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[3]                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[4]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[4]                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[5]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDAA                        ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[5]                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[6]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[6]                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI[7]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCLS[7]                                                                 ; 0                 ; 6       ;
;      - PC:MOD_PC|PCHS[0]                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_XR                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_X~0                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_YR                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_Y~0                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_ACR                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_AC~0                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ACRL2                         ; 0                 ; 6       ;
;      - ALU:MOD_ALU|DSAL                                                                  ; 0                 ; 6       ;
;      - ALU:MOD_ALU|DAAL                                                                  ; 0                 ; 6       ;
;      - ALU:MOD_ALU|DAAHR                                                                 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|DSAHR                                                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY2                     ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BR2_LATCH                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH2                    ; 0                 ; 6       ;
;      - RESPR1                                                                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|FETCHLATCH                    ; 0                 ; 6       ;
;      - PREDECODE_IR:MOD_PREDECODE_IR|always0~0                                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH1                   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH2                   ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[0]                                         ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T71                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T67                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                           ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                         ; 0                 ; 6       ;
;      - EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[3]                                         ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_CR                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR                              ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|COUT_LATCH                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_C                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR                              ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|Z_LATCH2                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|I_LATCH2                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_I                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|D_LATCH2                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_D                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1     ; 0                 ; 6       ;
;      - nIRQP                                                                             ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|Z_V                                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|AVR_LATCH                           ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AVR                                                                   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|VSET                                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|V_LATCH2                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR2                              ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                            ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_NR                               ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_SR                 ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_S~0                ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADL_PCLR                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS1                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN3                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN2                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN1                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR                      ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~0                                                                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADL_ADDR                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADL_ADD~0                   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|NDB_ADDR                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|NDB_ADD~0                   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|DB_ADDR                     ; 0                 ; 6       ;
;      - ALU:MOD_ALU|always0~0                                                             ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ANDS1                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|EORS1                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SRS1                        ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~1                                                                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ORS1                        ; 0                 ; 6       ;
;      - nPRDYR1                                                                           ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~2                                                                  ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~3                                                                  ; 0                 ; 6       ;
;      - nNMIP                                                                             ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK7LATCH   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DELAYLATCH2 ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~4                                                                  ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~5                                                                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDAA1                       ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~6                                                                  ; 0                 ; 6       ;
;      - ALU:MOD_ALU|AI~7                                                                  ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADH_PCHR                      ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH2                    ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH                   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ACRL_LATCH1                   ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDSA                        ; 0                 ; 6       ;
;      - nIRQPR1                                                                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH3                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH1                           ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDSA1                       ; 0                 ; 6       ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH2                           ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|SBT~2                                                         ; 0                 ; 6       ;
;      - BUS_MUX:MOD_BUS_MUX|DBT[4]~28                                                     ; 0                 ; 6       ;
;      - PHI2                                                                              ; 0                 ; 6       ;
;      - PHI1                                                                              ; 0                 ; 6       ;
; Clk                                                                                      ;                   ;         ;
; RDY                                                                                      ;                   ;         ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY~0                      ; 1                 ; 6       ;
;      - nPRDYR1                                                                           ; 1                 ; 6       ;
; DIN[0]                                                                                   ;                   ;         ;
;      - DL_LATCH[0]                                                                       ; 0                 ; 6       ;
; DIN[1]                                                                                   ;                   ;         ;
;      - DL_LATCH[1]                                                                       ; 1                 ; 6       ;
; DIN[2]                                                                                   ;                   ;         ;
;      - DL_LATCH[2]                                                                       ; 1                 ; 6       ;
; DIN[3]                                                                                   ;                   ;         ;
;      - DL_LATCH[3]                                                                       ; 0                 ; 6       ;
; DIN[4]                                                                                   ;                   ;         ;
;      - DL_LATCH[4]                                                                       ; 0                 ; 6       ;
; DIN[5]                                                                                   ;                   ;         ;
; DIN[6]                                                                                   ;                   ;         ;
; DIN[7]                                                                                   ;                   ;         ;
; nRES                                                                                     ;                   ;         ;
; nNMI                                                                                     ;                   ;         ;
;      - nNMIP                                                                             ; 0                 ; 6       ;
; nIRQ                                                                                     ;                   ;         ;
;      - nIRQPR1                                                                           ; 0                 ; 6       ;
; SO                                                                                       ;                   ;         ;
;      - RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH1~feeder                    ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+--------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; ALU:MOD_ALU|always0~0                                              ; LCCOMB_X13_Y11_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Clk                                                                ; PIN_17             ; 287     ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; DOUT~8                                                             ; LCCOMB_X7_Y10_N12  ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
; PHI0                                                               ; PIN_51             ; 275     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; PREDECODE_IR:MOD_PREDECODE_IR|always0~0                            ; LCCOMB_X10_Y10_N18 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|NDB_ADD~0    ; LCCOMB_X13_Y11_N4  ; 8       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_AC~0  ; LCCOMB_X7_Y11_N28  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY         ; LCFF_X7_Y11_N1     ; 43      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADH_PCHR       ; LCFF_X12_Y11_N25   ; 8       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_S~0 ; LCCOMB_X18_Y11_N6  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_X~0 ; LCCOMB_X15_Y9_N12  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_Y~0 ; LCCOMB_X9_Y12_N4   ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; always0~0                                                          ; LCCOMB_X7_Y11_N22  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; always0~1                                                          ; LCCOMB_X18_Y12_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Clk  ; PIN_17   ; 287     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; PHI0                                                                                ; 275     ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[6]                                                 ; 48      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[5]                                                 ; 44      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY                          ; 43      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[7]                                                 ; 39      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0~0                            ; 35      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[4]                                                 ; 34      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[2]                                                 ; 33      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[3]                                                 ; 30      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[0]                                                 ; 28      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR                    ; 25      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_ADHR                   ; 24      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRES2LATCH                      ; 22      ;
; PREDECODE_IR:MOD_PREDECODE_IR|IR[1]                                                 ; 21      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nADL_ADD~0                    ; 19      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_ADHR                        ; 16      ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|nT2                                                 ; 12      ;
; DECODER:MOD_DECODER|X~16                                                            ; 12      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|FETCHLATCH                      ; 11      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|B_OUT~1       ; 10      ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_DBR                         ; 10      ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                           ; 10      ;
; DECODER:MOD_DECODER|X~28                                                            ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY1                       ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|P_DBR                                 ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR                         ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                             ; 9       ;
; DECODER:MOD_DECODER|X~17                                                            ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_SB                    ; 9       ;
; BUS_MUX:MOD_BUS_MUX|SELND2~0                                                        ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR                      ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_ADLR                        ; 9       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_ADLR                  ; 9       ;
; BUS_MUX:MOD_BUS_MUX|SBT~2                                                           ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADH_PCHR                        ; 8       ;
; ALU:MOD_ALU|always0~0                                                               ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|NDB_ADD~0                     ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADL_ADD~0                     ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR                        ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|ADL_PCLR                        ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_S~0                  ; 8       ;
; PREDECODE_IR:MOD_PREDECODE_IR|always0~0                                             ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_AC~0                   ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_Y~0                  ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_X~0                  ; 8       ;
; ALU:MOD_ALU|AI[2]                                                                   ; 8       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|nT4                                                 ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ORS                           ; 8       ;
; ALU:MOD_ALU|AI[1]                                                                   ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SRS                           ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|EORS                          ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ANDS                          ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS                          ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1~0                      ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1XLATCH                        ; 8       ;
; BUS_MUX:MOD_BUS_MUX|DBT~7                                                           ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DBR                    ; 8       ;
; always0~1                                                                           ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SB~0                   ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SB~0                  ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SB~0                  ; 8       ;
; BUS_MUX:MOD_BUS_MUX|SELND1~3                                                        ; 8       ;
; BUS_MUX:MOD_BUS_MUX|SELND1~2                                                        ; 8       ;
; BUS_MUX:MOD_BUS_MUX|SELND1~1                                                        ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_ADHR                   ; 8       ;
; always0~0                                                                           ; 8       ;
; BUS_MUX:MOD_BUS_MUX|ADLT~1                                                          ; 8       ;
; BUS_MUX:MOD_BUS_MUX|ADLT~0                                                          ; 8       ;
; DOUT~8                                                                              ; 8       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS2LATCH                      ; 8       ;
; ALU:MOD_ALU|BI[2]                                                                   ; 8       ;
; ALU:MOD_ALU|BI[1]                                                                   ; 8       ;
; DECODER:MOD_DECODER|X~51                                                            ; 7       ;
; ALU:MOD_ALU|AI[7]                                                                   ; 7       ;
; ALU:MOD_ALU|AI[6]                                                                   ; 7       ;
; ALU:MOD_ALU|AI[5]                                                                   ; 7       ;
; ALU:MOD_ALU|AI[0]                                                                   ; 7       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|nT3                                                 ; 7       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7                              ; 7       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[0]                                           ; 7       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|Z_ADH17R                  ; 7       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~3                                                        ; 7       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~0                                                        ; 7       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR                   ; 7       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH                         ; 7       ;
; ALU:MOD_ALU|BI[7]                                                                   ; 7       ;
; ALU:MOD_ALU|BI[6]                                                                   ; 7       ;
; ALU:MOD_ALU|BI[5]                                                                   ; 7       ;
; ALU:MOD_ALU|BI[0]                                                                   ; 7       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR                                 ; 6       ;
; ALU:MOD_ALU|AI[4]                                                                   ; 6       ;
; ALU:MOD_ALU|AI[3]                                                                   ; 6       ;
; BUS_MUX:MOD_BUS_MUX|DBT~4                                                           ; 6       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                           ; 6       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[2]                                           ; 6       ;
; DECODER:MOD_DECODER|X~18                                                            ; 6       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB7                       ; 6       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR                    ; 6       ;
; DL_LATCH[0]                                                                         ; 6       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2     ; 6       ;
; ALU:MOD_ALU|BI[4]                                                                   ; 6       ;
; ALU:MOD_ALU|BI[3]                                                                   ; 6       ;
; DECODER:MOD_DECODER|X~52                                                            ; 5       ;
; DECODER:MOD_DECODER|X~50                                                            ; 5       ;
; BUS_MUX:MOD_BUS_MUX|DB[7]~37                                                        ; 5       ;
; BUS_MUX:MOD_BUS_MUX|DB[3]~33                                                        ; 5       ;
; BUS_MUX:MOD_BUS_MUX|DB[2]~32                                                        ; 5       ;
; BUS_MUX:MOD_BUS_MUX|SB[0]~14                                                        ; 5       ;
; DECODER:MOD_DECODER|X~33                                                            ; 5       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|AND                           ; 5       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~3                 ; 5       ;
; ALU:MOD_ALU|COUT[3]~4                                                               ; 5       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|nT5                                                 ; 5       ;
; DECODER:MOD_DECODER|X~22                                                            ; 5       ;
; BUS_MUX:MOD_BUS_MUX|DB[0]~15                                                        ; 5       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2    ; 5       ;
; ALU:MOD_ALU|LATCH_C7                                                                ; 5       ;
; ALU:MOD_ALU|LATCH_DC7                                                               ; 5       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~44                                                       ; 5       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB06R                     ; 5       ;
; DL_LATCH[7]                                                                         ; 5       ;
; DL_LATCH[4]                                                                         ; 5       ;
; DL_LATCH[3]                                                                         ; 5       ;
; DL_LATCH[2]                                                                         ; 5       ;
; DL_LATCH[1]                                                                         ; 5       ;
; DECODER:MOD_DECODER|X~54                                                            ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SB[6]~27                                                        ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SB[4]~25                                                        ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SB[2]~23                                                        ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DB[6]~36                                                        ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DB[4]~34                                                        ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DB[1]~31                                                        ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4~0                       ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SR~2                          ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_P~0                                ; 4       ;
; PC:MOD_PC|PCH_03~0                                                                  ; 4       ;
; PC:MOD_PC|PCH_IN~1                                                                  ; 4       ;
; PC:MOD_PC|PCLS[7]                                                                   ; 4       ;
; ALU:MOD_ALU|CIN[5]~0                                                                ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDAA                          ; 4       ;
; PC:MOD_PC|PCH_IN~0                                                                  ; 4       ;
; PC:MOD_PC|PCLS[4]                                                                   ; 4       ;
; PC:MOD_PC|ADL_COUT[0]~0                                                             ; 4       ;
; PC:MOD_PC|PCLS[1]                                                                   ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|JB~2                            ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN                         ; 4       ;
; DECODER:MOD_DECODER|X~20                                                            ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DBT[7]                                                          ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SBR[6]~50                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DBT[6]                                                          ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SBR[5]~49                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DBT[5]                                                          ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SBR[4]~48                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SBR[3]~47                                                       ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nD_OUT                                ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SBR[2]~46                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SBR[1]~45                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|DBT[1]                                                          ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT                                ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR                    ; 4       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nMEMOP~3                        ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[7]~15                                                      ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[6]~13                                                      ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[5]~11                                                      ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[4]~9                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[3]~7                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[2]~5                                                       ; 4       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[1]~3                                                       ; 4       ;
; DL_LATCH[6]                                                                         ; 4       ;
; ALU:MOD_ALU|ADD[5]                                                                  ; 4       ;
; DL_LATCH[5]                                                                         ; 4       ;
; ALU:MOD_ALU|ADD[1]                                                                  ; 4       ;
; PC:MOD_PC|PCHS[2]                                                                   ; 4       ;
; BUS_MUX:MOD_BUS_MUX|SB[7]~28                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[5]~26                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[3]~24                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[1]~22                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[5]~35                                                        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PC_DB~6                         ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nADL_ADD~5                    ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR                                ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~7                 ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|nSB_AC~5                  ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~4                 ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~3                 ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR                                ; 3       ;
; DECODER:MOD_DECODER|X~40                                                            ; 3       ;
; DECODER:MOD_DECODER|X~38                                                            ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6E~0       ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nSHIFT~0                        ; 3       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[3]~0                                               ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[7]~21                                                        ; 3       ;
; ALU:MOD_ALU|DSAH~0                                                                  ; 3       ;
; ALU:MOD_ALU|DAAH~0                                                                  ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[5]~19                                                        ; 3       ;
; PC:MOD_PC|ADH_COUT[4]                                                               ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[3]~17                                                        ; 3       ;
; ALU:MOD_ALU|DAAL                                                                    ; 3       ;
; ALU:MOD_ALU|DSAL                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SB[1]~15                                                        ; 3       ;
; PC:MOD_PC|PCHS[0]                                                                   ; 3       ;
; DECODER:MOD_DECODER|X~27                                                            ; 3       ;
; ALU:MOD_ALU|CIN[7]~3                                                                ; 3       ;
; PC:MOD_PC|PCLS[5]                                                                   ; 3       ;
; ALU:MOD_ALU|DC3~2                                                                   ; 3       ;
; ALU:MOD_ALU|ANDo[5]                                                                 ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|nDONMI~0      ; 3       ;
; PC:MOD_PC|PCLS[2]                                                                   ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK7~0        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1    ; 3       ;
; ALU:MOD_ALU|COUT~0                                                                  ; 3       ;
; ALU:MOD_ALU|ANDo[0]                                                                 ; 3       ;
; ALU:MOD_ALU|ANDo[2]                                                                 ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|PGX~1                     ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|nPCL_ADL~1                      ; 3       ;
; DECODER:MOD_DECODER|PUSHP~0                                                         ; 3       ;
; DECODER:MOD_DECODER|X~24                                                            ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|JB~1                            ; 3       ;
; DECODER:MOD_DECODER|X~23                                                            ; 3       ;
; DECODER:MOD_DECODER|X~21                                                            ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                         ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[7]~29                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[7]~28                                                        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                                ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[6]~26                                                        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT                                ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[5]~25                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[5]~24                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[4]~22                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DBT[4]                                                          ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|B_OUT~0       ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[3]~20                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DBT[3]                                                          ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[2]~18                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DBT[2]                                                          ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nI_OUT                                ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[1]~17                                                        ; 3       ;
; BUS_MUX:MOD_BUS_MUX|DB[1]~16                                                        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT                                ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~0                  ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|WRLATCH~1                       ; 3       ;
; RESPR2                                                                              ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                                  ; 3       ;
; ALU:MOD_ALU|ACC[7]                                                                  ; 3       ;
; X_REG[7]                                                                            ; 3       ;
; PC:MOD_PC|PCH[7]                                                                    ; 3       ;
; ALU:MOD_ALU|ACC[6]                                                                  ; 3       ;
; X_REG[6]                                                                            ; 3       ;
; PC:MOD_PC|PCH[6]                                                                    ; 3       ;
; ALU:MOD_ALU|ACC[5]                                                                  ; 3       ;
; X_REG[5]                                                                            ; 3       ;
; PC:MOD_PC|PCH[5]                                                                    ; 3       ;
; ALU:MOD_ALU|ACC[4]                                                                  ; 3       ;
; X_REG[4]                                                                            ; 3       ;
; PC:MOD_PC|PCH[4]                                                                    ; 3       ;
; ALU:MOD_ALU|ACC[3]                                                                  ; 3       ;
; X_REG[3]                                                                            ; 3       ;
; PC:MOD_PC|PCH[3]                                                                    ; 3       ;
; ALU:MOD_ALU|ACC[2]                                                                  ; 3       ;
; X_REG[2]                                                                            ; 3       ;
; PC:MOD_PC|PCH[2]                                                                    ; 3       ;
; ALU:MOD_ALU|ACC[1]                                                                  ; 3       ;
; X_REG[1]                                                                            ; 3       ;
; PC:MOD_PC|PCH[1]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~7                                                        ; 3       ;
; ALU:MOD_ALU|ACC[0]                                                                  ; 3       ;
; X_REG[0]                                                                            ; 3       ;
; BUS_MUX:MOD_BUS_MUX|SELND1~0                                                        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR                   ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[0]~1                                                       ; 3       ;
; PC:MOD_PC|PCH[0]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[7]~23                                                       ; 3       ;
; PC:MOD_PC|PCL[7]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[6]~20                                                       ; 3       ;
; ALU:MOD_ALU|ADD[6]                                                                  ; 3       ;
; PC:MOD_PC|PCL[6]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[5]~17                                                       ; 3       ;
; PC:MOD_PC|PCL[5]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[4]~14                                                       ; 3       ;
; PC:MOD_PC|PCL[4]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[3]~11                                                       ; 3       ;
; PC:MOD_PC|PCL[3]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[2]~8                                                        ; 3       ;
; ALU:MOD_ALU|ADD[2]                                                                  ; 3       ;
; PC:MOD_PC|PCL[2]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[1]~5                                                        ; 3       ;
; PC:MOD_PC|PCL[1]                                                                    ; 3       ;
; BUS_MUX:MOD_BUS_MUX|ADL[0]~2                                                        ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK5LATCH     ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|Z_ADH0R                   ; 3       ;
; PC:MOD_PC|PCL[0]                                                                    ; 3       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY2                         ; 3       ;
; PC:MOD_PC|PCHS[5]                                                                   ; 3       ;
; PC:MOD_PC|PCHS[3]                                                                   ; 3       ;
; RDY                                                                                 ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SR~3                          ; 2       ;
; DECODER:MOD_DECODER|X~53                                                            ; 2       ;
; DECODER:MOD_DECODER|X~49                                                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|DB_ADDR~0                     ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|BRX~2                         ; 2       ;
; DECODER:MOD_DECODER|X~47                                                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|OR                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|nADL_PCL~0                      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|nPCH_PCH~1                      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH1                             ; 2       ;
; DECODER:MOD_DECODER|X~43                                                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDSA                          ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|a~0           ; 2       ;
; nNMIP                                                                               ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|NDB_ADDR                      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADL_ADDR                      ; 2       ;
; PREDECODE_IR:MOD_PREDECODE_IR|IMPLIED~0                                             ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT~0                              ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|AVR_LATCH                             ; 2       ;
; DECODER:MOD_DECODER|X~41                                                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_C                                 ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|COUT_LATCH                    ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_CR                                 ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR~0                      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|INC_SB~5                      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|INC_SB~0                      ; 2       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                           ; 2       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                           ; 2       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[0]                                           ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ACRL1~0                         ; 2       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[2]                                                 ; 2       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[4]                                                 ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|FLAG_MUX~1                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY2                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SB[6]~20                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SB[4]~18                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SB[2]~16                                                        ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ACRL2                           ; 2       ;
; DECODER:MOD_DECODER|X~36                                                            ; 2       ;
; DECODER:MOD_DECODER|X~35                                                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB7~1                     ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB7~0                     ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|STKOP~11                ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|STKOP~10                ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                      ; 2       ;
; DECODER:MOD_DECODER|X~32                                                            ; 2       ;
; DECODER:MOD_DECODER|X~31                                                            ; 2       ;
; DECODER:MOD_DECODER|X~30                                                            ; 2       ;
; DECODER:MOD_DECODER|X~29                                                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~2                 ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SBA~1                     ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_ADHR~0                 ; 2       ;
; DECODER:MOD_DECODER|X~26                                                            ; 2       ;
; DECODER:MOD_DECODER|X~25                                                            ; 2       ;
; ALU:MOD_ALU|XORo[6]                                                                 ; 2       ;
; PC:MOD_PC|PCLS[6]                                                                   ; 2       ;
; ALU:MOD_ALU|COUT[2]~3                                                               ; 2       ;
; PC:MOD_PC|PCLS[3]                                                                   ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK5LATCH~0   ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SBA~0                     ; 2       ;
; nPRDYR2                                                                             ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~6                          ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR~0                    ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~2                 ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|Z_ADH17R~0                ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|nPCH_PCH~0                      ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|a~0                       ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC1                            ; 2       ;
; PC:MOD_PC|PCLS[0]                                                                   ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC2                            ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC3                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|DB[6]~27                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|DB[3]~21                                                        ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DB~0                   ; 2       ;
; BUS_MUX:MOD_BUS_MUX|DBT[0]                                                          ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1                        ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PC_DB~5                         ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH~0                       ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|i2                              ; 2       ;
; Y_REG[7]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[6]                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[6]~37                                                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[6]~34                                                       ; 2       ;
; Y_REG[6]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[5]                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[5]~32                                                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[5]~29                                                       ; 2       ;
; Y_REG[5]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[4]                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[4]~27                                                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[4]~24                                                       ; 2       ;
; Y_REG[4]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[3]                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[3]~22                                                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[3]~19                                                       ; 2       ;
; Y_REG[3]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[2]                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[2]~17                                                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[2]~14                                                       ; 2       ;
; Y_REG[2]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[1]                                                        ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[1]~12                                                       ; 2       ;
; BUS_MUX:MOD_BUS_MUX|SBR[1]~9                                                        ; 2       ;
; Y_REG[1]                                                                            ; 2       ;
; BUS_MUX:MOD_BUS_MUX|ADH[0]~0                                                        ; 2       ;
; Y_REG[0]                                                                            ; 2       ;
; ALU:MOD_ALU|ADD[7]                                                                  ; 2       ;
; S_REG[7]                                                                            ; 2       ;
; S_REG[6]                                                                            ; 2       ;
; S_REG[5]                                                                            ; 2       ;
; ALU:MOD_ALU|ADD[4]                                                                  ; 2       ;
; S_REG[4]                                                                            ; 2       ;
; ALU:MOD_ALU|ADD[3]                                                                  ; 2       ;
; S_REG[3]                                                                            ; 2       ;
; S_REG[2]                                                                            ; 2       ;
; S_REG[1]                                                                            ; 2       ;
; ALU:MOD_ALU|ADD[0]                                                                  ; 2       ;
; S_REG[0]                                                                            ; 2       ;
; PC:MOD_PC|PCHS[6]                                                                   ; 2       ;
; PC:MOD_PC|PCHS[4]                                                                   ; 2       ;
; PC:MOD_PC|PCHS[1]                                                                   ; 2       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH                      ; 2       ;
; PC:MOD_PC|PCHS[7]~6                                                                 ; 2       ;
; PC:MOD_PC|PCHS[6]~5                                                                 ; 2       ;
; PC:MOD_PC|PCHS[5]~4                                                                 ; 2       ;
; PC:MOD_PC|PCHS[4]~3                                                                 ; 2       ;
; PC:MOD_PC|PCHS[3]~2                                                                 ; 2       ;
; PC:MOD_PC|PCHS[2]~1                                                                 ; 2       ;
; PC:MOD_PC|PCHS[1]~0                                                                 ; 2       ;
; SO                                                                                  ; 1       ;
; nIRQ                                                                                ; 1       ;
; nNMI                                                                                ; 1       ;
; nRES                                                                                ; 1       ;
; DIN[7]                                                                              ; 1       ;
; DIN[6]                                                                              ; 1       ;
; DIN[5]                                                                              ; 1       ;
; DIN[4]                                                                              ; 1       ;
; DIN[3]                                                                              ; 1       ;
; DIN[2]                                                                              ; 1       ;
; DIN[1]                                                                              ; 1       ;
; DIN[0]                                                                              ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[7]~37_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[6]~36_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[5]~35_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[4]~34_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[3]~33_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[2]~32_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[1]~31_wirecell                                               ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[0]~15_wirecell                                               ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH3~0                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DELAYLATCH2~0 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62~0                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|FETCHLATCH~0                    ; 1       ;
; ALU:MOD_ALU|DAAHR~0                                                                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7~0                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2~0  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS2LATCH~0                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|STKOP~12                ; 1       ;
; DECODER:MOD_DECODER|X~55                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR~4                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_CR~2                               ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~13                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nD_OUT~3                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|I_LATCH1~3                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2~2                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~10                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~8                 ; 1       ;
; ALU:MOD_ALU|RESULT[1]~35                                                            ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[4]~28                                                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDSA1~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH2                             ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDSA1                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH~0                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|nPCH_PCH                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDAA1~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|DB_ADDR~1                     ; 1       ;
; DECODER:MOD_DECODER|X~48                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR~5                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR~4                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR~3                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR~2                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|Z_ADDR~1                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN1~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nADL_ADD~4                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nADL_ADD~3                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nADL_ADD~2                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nADL_ADD~1                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|BRX~1                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|BRX~0                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4~3                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4~2                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4~1                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS1~0                       ; 1       ;
; DECODER:MOD_DECODER|X~46                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1~3                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1~2                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1~1                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_SR~0                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|VSET~0                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|SO_LATCH3                             ; 1       ;
; ALU:MOD_ALU|AVR~0                                                                   ; 1       ;
; nIRQPR1                                                                             ; 1       ;
; DECODER:MOD_DECODER|X~45                                                            ; 1       ;
; DECODER:MOD_DECODER|X~44                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR~3                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR~2                               ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR~1                               ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR~0                               ; 1       ;
; DECODER:MOD_DECODER|X~42                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR~3                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR~2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR~1                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|ARC_CR~0                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T67~0                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T71~0                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH2~1                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH2~0                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~12                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~11                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~10                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~9                          ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~8                          ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDX~7                          ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH1~0                   ; 1       ;
; ALU:MOD_ALU|DAAL~0                                                                  ; 1       ;
; ALU:MOD_ALU|DSAL~0                                                                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ACRL_LATCH1                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1~0                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH2                      ; 1       ;
; PC:MOD_PC|PCHS~7                                                                    ; 1       ;
; PC:MOD_PC|PCLS~7                                                                    ; 1       ;
; ALU:MOD_ALU|AI~7                                                                    ; 1       ;
; PC:MOD_PC|PCLS~6                                                                    ; 1       ;
; ALU:MOD_ALU|AI~6                                                                    ; 1       ;
; PC:MOD_PC|PCLS~5                                                                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nDAA1                         ; 1       ;
; ALU:MOD_ALU|AI~5                                                                    ; 1       ;
; PC:MOD_PC|PCLS~4                                                                    ; 1       ;
; ALU:MOD_ALU|AI~4                                                                    ; 1       ;
; PC:MOD_PC|PCLS~3                                                                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH~0  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DELAYLATCH2   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK7LATCH     ; 1       ;
; ALU:MOD_ALU|AI~3                                                                    ; 1       ;
; PC:MOD_PC|PCLS~2                                                                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1~0  ; 1       ;
; ALU:MOD_ALU|AI~2                                                                    ; 1       ;
; PC:MOD_PC|PCLS~1                                                                    ; 1       ;
; nPRDYR1                                                                             ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ORS1                          ; 1       ;
; ALU:MOD_ALU|AI~1                                                                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SRS1                          ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|EORS1                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ANDS1                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|DB_ADDR                       ; 1       ;
; ALU:MOD_ALU|AI~0                                                                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|nACIN~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN1                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN2                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN3                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ACIN4                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS1                         ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|nTWOCYCLE~2                                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|Z_IR~0                          ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|nTWOCYCLE~1                                           ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|nTWOCYCLE~0                                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1XLATCH~0                      ; 1       ;
; PC:MOD_PC|PCLS~0                                                                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|IPC3~0                          ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH1                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_SR                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT~1                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT~0                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_NR                                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT~2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nV_OUT~1                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DB_VR2                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|V_LATCH2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|VSET                                  ; 1       ;
; ALU:MOD_ALU|AVR                                                                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|Z_V                                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2~0     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|b~0           ; 1       ;
; nIRQP                                                                               ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nD_OUT~2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_D                                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|D_LATCH2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|I_LATCH1~2                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|IR5_I                                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|I_LATCH2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT~2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nDBZ~3                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nDBZ~2                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nDBZ~1                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nDBZ~0                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT~1                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nZ_OUT~0                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|Z_LATCH2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~5                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~4                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~3                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~2                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_DBR~1                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|DBZ_ZR~2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~6                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~5                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|nSB_AC~4                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|nSB_AC~3                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|nSB_AC~2                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|nSB_AC~1                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|nSB_AC~0                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~2                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT~3                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT~2                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT~1                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nC_OUT~0                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|P_DBR~0                               ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR~4                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR~3                  ; 1       ;
; DECODER:MOD_DECODER|X~39                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|INC_SB~4                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|INC_SB~3                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|INC_SB~2                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|INC_SB~1                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR~2                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR~1                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_DBR~0                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DBR~1                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_DBR~0                  ; 1       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1~3                                            ; 1       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[3]                                           ; 1       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1~2                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61~0                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                             ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T67                             ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T71                             ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1~0                      ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[6]                                                 ; 1       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1~1                                            ; 1       ;
; EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1~0                                            ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[5]                                                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nTRESX~1                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH2                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nTRESX~0                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|TRESXLATCH1                     ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[1]                                                 ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[0]                                                 ; 1       ;
; PREDECODE_IR:MOD_PREDECODE_IR|PD[7]                                                 ; 1       ;
; RESPR1                                                                              ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|ENDS1LATCH~0                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|FLAG_MUX~0                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH1~0                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH2                      ; 1       ;
; ALU:MOD_ALU|COUT[7]~5                                                               ; 1       ;
; ALU:MOD_ALU|DC7~3                                                                   ; 1       ;
; ALU:MOD_ALU|DC7~2                                                                   ; 1       ;
; ALU:MOD_ALU|DC7~1                                                                   ; 1       ;
; ALU:MOD_ALU|DC7~0                                                                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW~0                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BR2_LATCH                             ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                                 ; 1       ;
; ALU:MOD_ALU|BCDRES[7]                                                               ; 1       ;
; ALU:MOD_ALU|b5~0                                                                    ; 1       ;
; PC:MOD_PC|PCH~7                                                                     ; 1       ;
; ALU:MOD_ALU|BCDRES[6]                                                               ; 1       ;
; PC:MOD_PC|PCH~6                                                                     ; 1       ;
; ALU:MOD_ALU|BCDRES[5]                                                               ; 1       ;
; ALU:MOD_ALU|DSAHR                                                                   ; 1       ;
; ALU:MOD_ALU|DAAHR                                                                   ; 1       ;
; PC:MOD_PC|PCH~5                                                                     ; 1       ;
; PC:MOD_PC|PCH~4                                                                     ; 1       ;
; ALU:MOD_ALU|BCDRES[3]                                                               ; 1       ;
; ALU:MOD_ALU|b2~0                                                                    ; 1       ;
; PC:MOD_PC|PCH~3                                                                     ; 1       ;
; ALU:MOD_ALU|BCDRES[2]                                                               ; 1       ;
; PC:MOD_PC|PCH~2                                                                     ; 1       ;
; ALU:MOD_ALU|BCDRES[1]                                                               ; 1       ;
; PC:MOD_PC|PCH~1                                                                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|Z_ADH17R~1                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADH_ABHR~2                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADH_ABHR~1                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADH_ABHR~0                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|a~1                       ; 1       ;
; DECODER:MOD_DECODER|X~37                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|SB_ACR                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_YR                   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|SB_XR                   ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[0]~30                                                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~1                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~9                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~8                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~7                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~6                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~5                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|Y_SBR~4                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_SB7~2                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|STKOP~9                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|STKOP~8                 ; 1       ;
; DECODER:MOD_DECODER|X~34                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR~3                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR~2                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR~1                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|AC_SBR~0                  ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~7                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~6                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~5                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~4                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|nSBXY~0                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|X_SBR~3                 ; 1       ;
; PC:MOD_PC|PCH~0                                                                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|DL_ADHR~1                 ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_ADHR~1                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCH_ADHR~0                      ; 1       ;
; ALU:MOD_ALU|RESULT[7]~34                                                            ; 1       ;
; ALU:MOD_ALU|CIN[7]~2                                                                ; 1       ;
; ALU:MOD_ALU|CIN[7]~1                                                                ; 1       ;
; ALU:MOD_ALU|XORo[7]                                                                 ; 1       ;
; ALU:MOD_ALU|RESULT[7]~33                                                            ; 1       ;
; ALU:MOD_ALU|RESULT[7]~32                                                            ; 1       ;
; PC:MOD_PC|PCL~7                                                                     ; 1       ;
; S_REG_LATCH1[7]                                                                     ; 1       ;
; ALU:MOD_ALU|RESULT[6]~31                                                            ; 1       ;
; ALU:MOD_ALU|SUMo[6]                                                                 ; 1       ;
; ALU:MOD_ALU|RESULT[6]~30                                                            ; 1       ;
; ALU:MOD_ALU|RESULT~29                                                               ; 1       ;
; ALU:MOD_ALU|RESULT[6]~28                                                            ; 1       ;
; PC:MOD_PC|PCL~6                                                                     ; 1       ;
; S_REG_LATCH1[6]                                                                     ; 1       ;
; ALU:MOD_ALU|RESULT[5]~27                                                            ; 1       ;
; ALU:MOD_ALU|RESULT[5]~26                                                            ; 1       ;
; ALU:MOD_ALU|RESULT~25                                                               ; 1       ;
; ALU:MOD_ALU|RESULT[5]~24                                                            ; 1       ;
; ALU:MOD_ALU|RESULT~23                                                               ; 1       ;
; PC:MOD_PC|PCL~5                                                                     ; 1       ;
; S_REG_LATCH1[5]                                                                     ; 1       ;
; ALU:MOD_ALU|RESULT[4]~22                                                            ; 1       ;
; ALU:MOD_ALU|SUMo[4]                                                                 ; 1       ;
; ALU:MOD_ALU|DC3~1                                                                   ; 1       ;
; ALU:MOD_ALU|a~0                                                                     ; 1       ;
; ALU:MOD_ALU|DC3~0                                                                   ; 1       ;
; ALU:MOD_ALU|d~1                                                                     ; 1       ;
; ALU:MOD_ALU|d~0                                                                     ; 1       ;
; ALU:MOD_ALU|RESULT[4]~21                                                            ; 1       ;
; ALU:MOD_ALU|RESULT[4]~20                                                            ; 1       ;
; ALU:MOD_ALU|RESULT[4]~19                                                            ; 1       ;
; PC:MOD_PC|PCL~4                                                                     ; 1       ;
; S_REG_LATCH1[4]                                                                     ; 1       ;
; ALU:MOD_ALU|RESULT[3]~18                                                            ; 1       ;
; ALU:MOD_ALU|SUMo[3]                                                                 ; 1       ;
; ALU:MOD_ALU|COUT[2]~2                                                               ; 1       ;
; ALU:MOD_ALU|RESULT[3]~17                                                            ; 1       ;
; ALU:MOD_ALU|RESULT~16                                                               ; 1       ;
; ALU:MOD_ALU|RESULT[3]~15                                                            ; 1       ;
; PC:MOD_PC|PCL~3                                                                     ; 1       ;
; S_REG_LATCH1[3]                                                                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL2~0      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6ELATCH    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH    ; 1       ;
; ALU:MOD_ALU|RESULT[2]~14                                                            ; 1       ;
; ALU:MOD_ALU|RESULT[2]~13                                                            ; 1       ;
; ALU:MOD_ALU|RESULT~12                                                               ; 1       ;
; ALU:MOD_ALU|RESULT[2]~11                                                            ; 1       ;
; ALU:MOD_ALU|RESULT~10                                                               ; 1       ;
; ALU:MOD_ALU|COUT[1]~1                                                               ; 1       ;
; PC:MOD_PC|PCL~2                                                                     ; 1       ;
; S_REG_LATCH1[2]                                                                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL1~0      ; 1       ;
; ALU:MOD_ALU|RESULT[1]~9                                                             ; 1       ;
; ALU:MOD_ALU|SUMo[1]                                                                 ; 1       ;
; ALU:MOD_ALU|RESULT[1]~8                                                             ; 1       ;
; ALU:MOD_ALU|RESULT[1]~7                                                             ; 1       ;
; PC:MOD_PC|PCL~1                                                                     ; 1       ;
; S_REG_LATCH1[1]                                                                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADL_ABLR~0                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK5LATCH~1   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR~4                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|PGX~0                     ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR~3                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR~2                    ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|ADD_ADLR~1                    ; 1       ;
; ALU:MOD_ALU|RESULT[0]~6                                                             ; 1       ;
; ALU:MOD_ALU|RESULT[0]~5                                                             ; 1       ;
; ALU:MOD_ALU|RESULT~4                                                                ; 1       ;
; ALU:MOD_ALU|RESULT[0]~3                                                             ; 1       ;
; ALU:MOD_ALU|RESULT~2                                                                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|nPCL_ADL~0                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|JB~0                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_ADLR~1                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|REGS_CONTROL:MOD_REGS_CONTROL|S_ADLR~0                ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|COMPLATCH2                      ; 1       ;
; PC:MOD_PC|PCL~0                                                                     ; 1       ;
; S_REG_LATCH1[0]                                                                     ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[7]~27                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[7]~26                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~25                                                          ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[6]~24                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[6]~23                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~22                                                          ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[5]~21                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[5]~20                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[4]~23                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[4]~19                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~18                                                          ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~17                                                          ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[3]~16                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[3]~15                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~14                                                          ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[2]~19                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[2]~13                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~12                                                          ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[2]~11                                                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|I_LATCH1                              ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[1]~10                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[1]~9                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~8                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DB[0]~14                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~6                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[0]~5                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT[0]~3                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|DBT~2                                                           ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY~0                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|WRLATCH~3                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nMEMOP~2                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nMEMOP~1                        ; 1       ;
; DECODER:MOD_DECODER|X~19                                                            ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nMEMOP~0                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|WRLATCH~2                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|WRLATCH~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PC_DB~4                         ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2~0   ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1LATCH~1                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH1                      ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~6                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~43                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~42                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~41                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~40                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~39                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[7]~38                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[7]                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[7]~14                                                      ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~5                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[6]~36                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[6]~35                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[6]~33                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[6]~12                                                      ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~4                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[5]~31                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[5]~30                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[5]~28                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[5]~10                                                      ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~3                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[4]~26                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[4]~25                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[4]~23                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[4]~8                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~2                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[3]~21                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[3]~20                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[3]~18                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[3]~6                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~1                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[2]~16                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[2]~15                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[2]~13                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[2]~4                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBH~0                                                           ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[1]~11                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[1]~10                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[1]~8                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[1]~2                                                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADH_ABHR                  ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBADX[0]~0                                                      ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~6                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~5                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~4                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~2                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|SBR[0]~1                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADHC[0]~0                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[7]~22                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[7]~21                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[6]~19                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[6]~18                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[5]~16                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[5]~15                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[4]~13                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[4]~12                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[3]~10                                                       ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[3]~9                                                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL2        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[2]~7                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[2]~6                                                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|Z_ADL1        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[1]~4                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[1]~3                                                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|BUS_CONTROL:MOD_BUS_CONTROL|ADL_ABLR                  ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[0]~1                                                        ; 1       ;
; BUS_MUX:MOD_BUS_MUX|ADL[0]~0                                                        ; 1       ;
; DOR_LATCH[7]                                                                        ; 1       ;
; DOR_LATCH[6]                                                                        ; 1       ;
; DOR_LATCH[5]                                                                        ; 1       ;
; DOR_LATCH[4]                                                                        ; 1       ;
; DOR_LATCH[3]                                                                        ; 1       ;
; DOR_LATCH[2]                                                                        ; 1       ;
; DOR_LATCH[1]                                                                        ; 1       ;
; DOR_LATCH[0]                                                                        ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|nREADY2~0                       ; 1       ;
; RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|WRLATCH                         ; 1       ;
; ABH_LATCH[7]                                                                        ; 1       ;
; ABH_LATCH[6]                                                                        ; 1       ;
; ABH_LATCH[5]                                                                        ; 1       ;
; ABH_LATCH[4]                                                                        ; 1       ;
; ABH_LATCH[3]                                                                        ; 1       ;
; ABH_LATCH[2]                                                                        ; 1       ;
; ABH_LATCH[1]                                                                        ; 1       ;
; ABH_LATCH[0]                                                                        ; 1       ;
; ABL_LATCH[7]                                                                        ; 1       ;
; ABL_LATCH[6]                                                                        ; 1       ;
; ABL_LATCH[5]                                                                        ; 1       ;
; ABL_LATCH[4]                                                                        ; 1       ;
; ABL_LATCH[3]                                                                        ; 1       ;
; ABL_LATCH[2]                                                                        ; 1       ;
; ABL_LATCH[1]                                                                        ; 1       ;
; ABL_LATCH[0]                                                                        ; 1       ;
; ALU:MOD_ALU|BI[7]~7                                                                 ; 1       ;
; ALU:MOD_ALU|BI[6]~6                                                                 ; 1       ;
; ALU:MOD_ALU|BI[5]~5                                                                 ; 1       ;
; ALU:MOD_ALU|BI[4]~4                                                                 ; 1       ;
; ALU:MOD_ALU|BI[3]~3                                                                 ; 1       ;
; ALU:MOD_ALU|BI[2]~2                                                                 ; 1       ;
; ALU:MOD_ALU|BI[1]~1                                                                 ; 1       ;
; ALU:MOD_ALU|BI[0]~0                                                                 ; 1       ;
; PC:MOD_PC|PCHS[7]                                                                   ; 1       ;
+-------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,036 / 15,666 ( 7 % ) ;
; C16 interconnects           ; 1 / 812 ( < 1 % )      ;
; C4 interconnects            ; 519 / 11,424 ( 5 % )   ;
; Direct links                ; 131 / 15,666 ( < 1 % ) ;
; Global clocks               ; 1 / 8 ( 13 % )         ;
; Local interconnects         ; 387 / 4,608 ( 8 % )    ;
; R24 interconnects           ; 10 / 652 ( 2 % )       ;
; R4 interconnects            ; 670 / 13,328 ( 5 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.41) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 3                            ;
; 15                                          ; 7                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.83) ; Number of LABs  (Total = 46) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 43                           ;
; 1 Clock enable                     ; 31                           ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.50) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 6                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.07) ; Number of LABs  (Total = 46) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 2                            ;
; 6                                                ; 4                            ;
; 7                                                ; 1                            ;
; 8                                                ; 3                            ;
; 9                                                ; 11                           ;
; 10                                               ; 6                            ;
; 11                                               ; 5                            ;
; 12                                               ; 2                            ;
; 13                                               ; 1                            ;
; 14                                               ; 4                            ;
; 15                                               ; 0                            ;
; 16                                               ; 2                            ;
; 17                                               ; 1                            ;
; 18                                               ; 1                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 20.30) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 4                            ;
; 22                                           ; 4                            ;
; 23                                           ; 4                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; As output driving ground              ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device EP2C5T144C8 for design "6502"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (169085): No exact pin location assignment(s) for 43 pins of 43 total pins
    Info (169086): Pin DOUT[0] not assigned to an exact location on the device
    Info (169086): Pin DOUT[1] not assigned to an exact location on the device
    Info (169086): Pin DOUT[2] not assigned to an exact location on the device
    Info (169086): Pin DOUT[3] not assigned to an exact location on the device
    Info (169086): Pin DOUT[4] not assigned to an exact location on the device
    Info (169086): Pin DOUT[5] not assigned to an exact location on the device
    Info (169086): Pin DOUT[6] not assigned to an exact location on the device
    Info (169086): Pin DOUT[7] not assigned to an exact location on the device
    Info (169086): Pin PHI1 not assigned to an exact location on the device
    Info (169086): Pin PHI2 not assigned to an exact location on the device
    Info (169086): Pin RW not assigned to an exact location on the device
    Info (169086): Pin A[0] not assigned to an exact location on the device
    Info (169086): Pin A[1] not assigned to an exact location on the device
    Info (169086): Pin A[2] not assigned to an exact location on the device
    Info (169086): Pin A[3] not assigned to an exact location on the device
    Info (169086): Pin A[4] not assigned to an exact location on the device
    Info (169086): Pin A[5] not assigned to an exact location on the device
    Info (169086): Pin A[6] not assigned to an exact location on the device
    Info (169086): Pin A[7] not assigned to an exact location on the device
    Info (169086): Pin A[8] not assigned to an exact location on the device
    Info (169086): Pin A[9] not assigned to an exact location on the device
    Info (169086): Pin A[10] not assigned to an exact location on the device
    Info (169086): Pin A[11] not assigned to an exact location on the device
    Info (169086): Pin A[12] not assigned to an exact location on the device
    Info (169086): Pin A[13] not assigned to an exact location on the device
    Info (169086): Pin A[14] not assigned to an exact location on the device
    Info (169086): Pin A[15] not assigned to an exact location on the device
    Info (169086): Pin SYNC not assigned to an exact location on the device
    Info (169086): Pin PHI0 not assigned to an exact location on the device
    Info (169086): Pin Clk not assigned to an exact location on the device
    Info (169086): Pin RDY not assigned to an exact location on the device
    Info (169086): Pin DIN[0] not assigned to an exact location on the device
    Info (169086): Pin DIN[1] not assigned to an exact location on the device
    Info (169086): Pin DIN[2] not assigned to an exact location on the device
    Info (169086): Pin DIN[3] not assigned to an exact location on the device
    Info (169086): Pin DIN[4] not assigned to an exact location on the device
    Info (169086): Pin DIN[5] not assigned to an exact location on the device
    Info (169086): Pin DIN[6] not assigned to an exact location on the device
    Info (169086): Pin DIN[7] not assigned to an exact location on the device
    Info (169086): Pin nRES not assigned to an exact location on the device
    Info (169086): Pin nNMI not assigned to an exact location on the device
    Info (169086): Pin nIRQ not assigned to an exact location on the device
    Info (169086): Pin SO not assigned to an exact location on the device
Info (332104): Reading SDC File: 'MOS6502.out.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   56.387          Clk
Info (176353): Automatically promoted node Clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 42 (unused VREF, 3.3V VCCIO, 14 input, 28 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  22 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/6502_my/output_files/6502.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4803 megabytes
    Info: Processing ended: Sat Jul 20 01:28:19 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/6502_my/output_files/6502.fit.smsg.


