ğŸ–¥ï¸ CPU RISC-V RV32I Monociclo para FPGA DE1-SoC
Procesador didÃ¡ctico RISC-V de 32 bits implementado en SystemVerilog, diseÃ±ado para demostraciones en una FPGA Cyclone V.

ğŸ§­ DescripciÃ³n del proyecto
Un procesador RISC-V monociclo totalmente funcional que:

ğŸŒŸ Ejecuta programas RISC-V reales (incluye 43 instrucciones de ejemplo)  
ğŸŒŸ Puede cargarse en la FPGA DE1-SoC para pruebas en vivo  
ğŸŒŸ Emplea displays de 7 segmentos para monitorear la ejecuciÃ³n  
ğŸŒŸ Ofrece modo manual (un ciclo por pulsador) y automÃ¡tico (1 instrucciÃ³n/seg)  
ğŸŒŸ Usa 10 LEDs para identificar la clase de instrucciÃ³n en ejecuciÃ³n

El programa de demostraciÃ³n ejecuta un bucle que suma 1+2+3+4+5 = 15 y muestra operaciones aritmÃ©ticas, lÃ³gicas, desplazamientos, load/store, saltos condicionales y JAL/JALR.

âš¡ Inicio rÃ¡pido

SimulaciÃ³n con Icarus Verilog

```powershell
cd p:\arquitectura de computadores\proyecto\rv32i_mono
iverilog -g2012 -o sim\monociclo_tb.vvp tb\monociclo_tb.sv src\*.sv
vvp sim\monociclo_tb.vvp

# Ver Ãºltimos resultados
vvp sim\monociclo_tb.vvp | Select-Object -Last 30
```

Carga en la FPGA DE1-SoC

Abrir en Quartus Prime:  
Archivo â†’ Open Project â†’ seleccionar quartus\rv32i_fpga.qpf  
Los pines ya estÃ¡n definidos en de1_soc_pins.tcl.

Compilar:
Processing â†’ Start Compilation (Ctrl+L)  
Tiempo estimado: ~19 minutos  
Genera output_files/rv32i_fpga.sof

Programar la FPGA:
Tools â†’ Programmer  
Hardware Setup â†’ â€œDE-SoC [USB-0]â€ o â€œUSB-Blasterâ€  
Agregar .sof si no aparece â†’ marcar â€œProgram/Configureâ€ â†’ Start

Alternativa en terminal:

```powershell
cd quartus
quartus_sh --flow compile rv32i_fpga
quartus_pgm -m jtag -o "p;output_files\rv32i_fpga.sof"
```

ğŸ® Controles en la FPGA

Botones  
KEY[0] = Avanzar un ciclo  
KEY[1] = Reset (PC = 0)

Switches  
SW[9] = Modo: 0 Manual / 1 AutomÃ¡tico  
SW[8] = SelecciÃ³n de ventana en displays  
SW[7:4] = Registro a visualizar (si SW[3:0] = 0011)  
SW[3:0] = SeÃ±al a mostrar

Displays HEX  
HEX5-4: Bits superiores segÃºn ventana  
HEX3-0: Bits inferiores fijos de la seÃ±al seleccionada

LEDs rojos  
LEDR0 = Auto  
LEDR1 = Ventana  
LEDR2 = Pulso  
LEDR3 = Tipo R  
LEDR4 = Tipo I-ALU  
LEDR5 = LOAD  
LEDR6 = STORE  
LEDR7 = BRANCH  
LEDR8 = JAL  
LEDR9 = JALR

ğŸ“¡ SeÃ±ales visualizables (SW[3:0])

0000 â†’ PC  
0001 â†’ InstrucciÃ³n  
0010 â†’ Resultado ALU  
0011 â†’ Registro (x1-x7)  
0100 â†’ Memoria[0]  
0101 â†’ Memoria[1]  
0110 â†’ Memoria[2]  
0111 â†’ Memoria[3]  
1000 â†’ ALU A  
1001 â†’ ALU B  
1010 â†’ Next PC

Ejemplo para ver x3: 0000110011

ğŸ—ï¸ Arquitectura
Componentes principales:

- pc.sv  
- sum.sv  
- im.sv  
- cu.sv  
- ru.sv  
- immgen.sv  
- muxaluA.sv  
- muxaluB.sv  
- bru.sv  
- alu.sv  
- muxnextpc.sv  
- dm.sv  
- muxrudata.sv

Top-level: monociclo.sv  
AdaptaciÃ³n a FPGA: fpga_top.sv

ğŸ”© MÃ³dulos adicionales para FPGA

Incluye:

- clock_divider.sv â€” reduce 50 MHz a 1 Hz  
- debouncer.sv â€” elimina rebotes  
- edge_detector.sv â€” detecta flancos  
- hex_decoder.sv â€” decodifica nibble a segmentos  
- hex_display_6.sv â€” maneja los displays HEX5-0

Funciones esenciales para interacciÃ³n y visualizaciÃ³n en hardware real.

ğŸ“ Programa de demostraciÃ³n

- Bucle suma 1+2+3+4+5  
- Operaciones aritmÃ©ticas (ADD/SUB)  
- LÃ³gicas (AND/OR/XOR)  
- Shifts (SLLI/SRLI/SRAI)  
- Load/Store  
- Branch condicional  
- JAL incondicional

ğŸ§ª Pruebas

```powershell
iverilog -g2012 -o sim\alu_tb.vvp tb\alu_tb.sv src\alu.sv
vvp sim\alu_tb.vvp

gtkwave vcd\alu_tb.vcd
```

ğŸ“‚ Estructura del proyecto

rv32i_mono/  
â”œâ”€â”€ src/  
â”œâ”€â”€ tb/  
â”œâ”€â”€ sim/  
â”œâ”€â”€ vcd/  
â”œâ”€â”€ quartus/  
â”‚   â”œâ”€â”€ output_files/  
â”‚   â”œâ”€â”€ db  
â”‚   â””â”€â”€ incremental_db  
â”œâ”€â”€ docs/  
â””â”€â”€ readme.md

ğŸ“˜ DocumentaciÃ³n adicional

- Tabla de configuraciones  
- Notas tÃ©cnicas

ğŸ› ï¸ CorrecciÃ³n de errores

- rs1 errado en ADDI  
- opcode incorrecto en BLT  
- ImmSrc corregido en saltos  
- Muxes de ALU ajustados para branches  
- CorrecciÃ³n en JAL  
- LÃ­mite del bucle corregido

ğŸ‘¨â€ğŸ’» Autor

Juan David Colorado Obando  
Arquitectura de Computadores â€” UTP 2025

ğŸ§° Herramientas utilizadas

- Icarus Verilog 12.0  
- Quartus Prime 23.1 Lite  
- VS Code + SystemVerilog
```// filepath: p:\arquitectura de computadores\proyecto\rv32i_mono\readme.md
// ...existing code...

ğŸ–¥ï¸ CPU RISC-V RV32I Monociclo para FPGA DE1-SoC
Procesador didÃ¡ctico RISC-V de 32 bits implementado en SystemVerilog, diseÃ±ado para demostraciones en una FPGA Cyclone V.

ğŸ§­ DescripciÃ³n del proyecto
Un procesador RISC-V monociclo totalmente funcional que:

ğŸŒŸ Ejecuta programas RISC-V reales (incluye 43 instrucciones de ejemplo)  
ğŸŒŸ Puede cargarse en la FPGA DE1-SoC para pruebas en vivo  
ğŸŒŸ Emplea displays de 7 segmentos para monitorear la ejecuciÃ³n  
ğŸŒŸ Ofrece modo manual (un ciclo por pulsador) y automÃ¡tico (1 instrucciÃ³n/seg)  
ğŸŒŸ Usa 10 LEDs para identificar la clase de instrucciÃ³n en ejecuciÃ³n

El programa de demostraciÃ³n ejecuta un bucle que suma 1+2+3+4+5 = 15 y muestra operaciones aritmÃ©ticas, lÃ³gicas, desplazamientos, load/store, saltos condicionales y JAL/JALR.

âš¡ Inicio rÃ¡pido

SimulaciÃ³n con Icarus Verilog

```powershell
cd p:\arquitectura de computadores\proyecto\rv32i_mono
iverilog -g2012 -o sim\monociclo_tb.vvp tb\monociclo_tb.sv src\*.sv
vvp sim\monociclo_tb.vvp

# Ver Ãºltimos resultados
vvp sim\monociclo_tb.vvp | Select-Object -Last 30
```

Carga en la FPGA DE1-SoC

Abrir en Quartus Prime:  
Archivo â†’ Open Project â†’ seleccionar quartus\rv32i_fpga.qpf  
Los pines ya estÃ¡n definidos en de1_soc_pins.tcl.

Compilar:
Processing â†’ Start Compilation (Ctrl+L)  
Tiempo estimado: ~19 minutos  
Genera output_files/rv32i_fpga.sof

Programar la FPGA:
Tools â†’ Programmer  
Hardware Setup â†’ â€œDE-SoC [USB-0]â€ o â€œUSB-Blasterâ€  
Agregar .sof si no aparece â†’ marcar â€œProgram/Configureâ€ â†’ Start

Alternativa en terminal:

```powershell
cd quartus
quartus_sh --flow compile rv32i_fpga
quartus_pgm -m jtag -o "p;output_files\rv32i_fpga.sof"
```

ğŸ® Controles en la FPGA

Botones  
KEY[0] = Avanzar un ciclo  
KEY[1] = Reset (PC = 0)

Switches  
SW[9] = Modo: 0 Manual / 1 AutomÃ¡tico  
SW[8] = SelecciÃ³n de ventana en displays  
SW[7:4] = Registro a visualizar (si SW[3:0] = 0011)  
SW[3:0] = SeÃ±al a mostrar

Displays HEX  
HEX5-4: Bits superiores segÃºn ventana  
HEX3-0: Bits inferiores fijos de la seÃ±al seleccionada

LEDs rojos  
LEDR0 = Auto  
LEDR1 = Ventana  
LEDR2 = Pulso  
LEDR3 = Tipo R  
LEDR4 = Tipo I-ALU  
LEDR5 = LOAD  
LEDR6 = STORE  
LEDR7 = BRANCH  
LEDR8 = JAL  
LEDR9 = JALR

ğŸ“¡ SeÃ±ales visualizables (SW[3:0])

0000 â†’ PC  
0001 â†’ InstrucciÃ³n  
0010 â†’ Resultado ALU  
0011 â†’ Registro (x1-x7)  
0100 â†’ Memoria[0]  
0101 â†’ Memoria[1]  
0110 â†’ Memoria[2]  
0111 â†’ Memoria[3]  
1000 â†’ ALU A  
1001 â†’ ALU B  
1010 â†’ Next PC

Ejemplo para ver x3: 0000110011

ğŸ—ï¸ Arquitectura
Componentes principales:

- pc.sv  
- sum.sv  
- im.sv  
- cu.sv  
- ru.sv  
- immgen.sv  
- muxaluA.sv  
- muxaluB.sv  
- bru.sv  
- alu.sv  
- muxnextpc.sv  
- dm.sv  
- muxrudata.sv

Top-level: monociclo.sv  
AdaptaciÃ³n a FPGA: fpga_top.sv

ğŸ”© MÃ³dulos adicionales para FPGA

Incluye:

- clock_divider.sv â€” reduce 50 MHz a 1 Hz  
- debouncer.sv â€” elimina rebotes  
- edge_detector.sv â€” detecta flancos  
- hex_decoder.sv â€” decodifica nibble a segmentos  
- hex_display_6.sv â€” maneja los displays HEX5-0

Funciones esenciales para interacciÃ³n y visualizaciÃ³n en hardware real.

ğŸ“ Programa de demostraciÃ³n

- Bucle suma 1+2+3+4+5  
- Operaciones aritmÃ©ticas (ADD/SUB)  
- LÃ³gicas (AND/OR/XOR)  
- Shifts (SLLI/SRLI/SRAI)  
- Load/Store  
- Branch condicional  
- JAL incondicional

ğŸ§ª Pruebas

```powershell
iverilog -g2012 -o sim\alu_tb.vvp tb\alu_tb.sv src\alu.sv
vvp sim\alu_tb.vvp

gtkwave vcd\alu_tb.vcd
```

ğŸ“‚ Estructura del proyecto

rv32i_mono/  
â”œâ”€â”€ src/  
â”œâ”€â”€ tb/  
â”œâ”€â”€ sim/  
â”œâ”€â”€ vcd/  
â”œâ”€â”€ quartus/  
â”‚   â”œâ”€â”€ output_files/  
â”‚   â”œâ”€â”€ db  
â”‚   â””â”€â”€ incremental_db  
â”œâ”€â”€ docs/  
â””â”€â”€ readme.md

ğŸ“˜ DocumentaciÃ³n adicional

- Tabla de configuraciones  
- Notas tÃ©cnicas

ğŸ› ï¸ CorrecciÃ³n de errores

- rs1 errado en ADDI  
- opcode incorrecto en BLT  
- ImmSrc corregido en saltos  
- Muxes de ALU ajustados para branches  
- CorrecciÃ³n en JAL  
- LÃ­mite del bucle corregido

ğŸ‘¨â€ğŸ’» Autor

Juan David Colorado Obando  
Arquitectura de Computadores â€” UTP 2025

ğŸ§° Herramientas utilizadas

- Icarus Verilog 12.0
- Quartus Prime 23.1 Lite
- VS Code + SystemVerilog