# 指令添加指南

## 需要添加的部分

推测老师那边会给出一个已经能够正常运行add,addi等指令的代码,那么需要干的事情只有下面几个:

### 指令控制信号生成

即根据三个字段生成控制信号,具体内容在Ctrl.v中,比如(以beq为例,下同):

```verilog
  //判断是beq指令
  wire b_beq = btype & ~Funct3[2] & ~Funct3[1] & ~Funct3[0];  //beq 000 
```

### alu操作码

```verilog
  //如果是beq指令,那么只有b_beq=1,所以ALUOp最后等于00101,在ALU模块里进行减法操作
  assign ALUOp[0] = u_lui|b_beq | b_bne |b_bge|b_bgeu|r_sltu|i_ori|r_or|i_slli|r_sll|i_srai|r_sra|r_add | i_addi | stype | itype_l;
  assign ALUOp[1] = u_auipc|b_blt|b_bge|i_slti|r_slt|r_sltu|i_sltiu|i_andi|r_and|i_slli|r_sll|r_add | i_addi | stype | itype_l;
  assign ALUOp[2]=r_sub|b_beq| b_bne|b_blt|b_bge|r_xor|i_xori|i_ori|r_or|i_andi|r_and|i_slli|r_sll;
  assign ALUOp[3]=b_bltu|b_bgeu|i_slti|r_slt|r_sltu|i_sltiu|i_xori|r_xor|i_ori|r_or|i_andi|r_and|i_slli|r_sll;
  assign ALUOp[4] = i_srli | r_srl | i_srai | r_sra;
```

### PC下一个值的计算

老师的代码这部分可能写在了NPC里,NPC一共有三个选择,pc+4,pc+imm和aluout(jalr,当然这里可以不用alu操作,可以额外用一个加法器专门算).需要定义NPC的选择信号,在给出的代码中是Ctrl.v的PCSel部分:

```verilog
//PCSel
  //PCSel 2'b00: PC = PC + 4;
  //PCSel 2'b01: PC = PC+immout;
  //PCSel 2'b10: PC = ALUout
  wire PC_B = btype & ((b_beq & Zero) | (b_bne & ~Zero) | (b_blt & BrLt) | (b_bltu & BrLt) | (b_bge & ~BrLt) | (b_bgeu & ~BrLt));
  assign PCSel[0] = PC_B | j_jal;
  assign PCSel[1] = i_jalr;
  //解释:PC_B是判断是b型指令的同时满足条件要跳转,在b_beq为真的条件下,若zero也为真,则PCSel=01,pc=pc+imm,否则PCSel=10,pc=pc+4
```

### WD(写回寄存器的值)

一共有四个选择:

1. alu计算结果
2. 内存(lw指令)
3. 立即数(lui指令)
4. pc+4(jal和jalr)

所以WD要添加:

```verilog
  //lab3.v
  `define WDSel_FromALU 2'b00
  `define WDSel_FromMEM 2'b01
  `define WDSel_FromPC 2'b10
  `define WDSel_FromImm 2'b11

  //Write Data to reg select
  always @(*) begin
    case (WDSel)
      `WDSel_FromALU: WD = ALUout;
      `WDSel_FromMEM: WD = dout;
      `WDSel_FromPC:  WD = PC + 4;
      `WDSel_FromImm: WD = immout;
    endcase
  end

  //Ctrl.v
  assign WDSel[0] = itype_l | u_lui;  
  assign WDSel[1] = i_jalr | j_jal | u_lui;  
```

需要注意:jalr指令和jal指令都需要加法,可以把这两个放到alu_add的控制里,但是也可以不判断,让alu为默认操作,然后把默认操作设置为加法(我就是这么干的)

## 关于verilog的语法问题

### wire和reg的区别

直观想象一下,wire就是连接硬件之间的线,reg就是一个寄存器,reg和wire的值可以互相交换
注意以下:

1. wire只能在always块外赋值,因为always块内的是时序逻辑,时序逻辑中后续数据需要依赖之前的数据,而wire不能保存数据,所以wire只能在always块外用assign语句赋值,而reg型变量只能在always块内赋值
2. 一个模块里input的值默认为wire类型,若需要定义为reg类型需要这样:`input reg [31:0] pc`
3. 一个模块的output的值不能在上层模块里用reg类型接收,想象一下,从一个立即数产生单元的引脚出来的值,需要用一根线和其他的元件连接,所以需要用wire接收

### always@()的部分

在always@()里写的信号在下面的always块里面都要用到,比如:

```verilog
  always@(posedge clk or negedge rstn) begin
    ...
  end
```

如果不用rstn,会因为不知道用哪个信号作为触发信号报错

## 关于编辑器

vivado自带的次世代编辑器实在难用,如果机考的时候vscode可以用的话建议用vscode作为编辑器,虽然可能没有智能报错和补全(vivado也没有),但至少,和，很好区分,不会因为中英文标点的问题被vivado莫名其妙的报错信息困扰

本代码已上板测试,如果你什么都不会可以尝试全都抄上(再次推荐你不用vivado自带的编辑器)
另外代码中有的注释可能有问题,有疑问不要纠结,代码是没问题的

最后祝你顺利通过
