 2
行政院國家科學委員會專題研究計畫成果報告 
 
計畫編號：NSC 95-2221-E-390-015 
執行期限：95 年 8 月 1 日至 96 年 7 月 31 日 
主持人：洪進華  國立高雄大學電機工程學系 
計畫參與人員：蔡明訓、易威伶、吳韋忠  
   
一、中文摘要 
隨著攜帶式電子產品的普及化與移動式
設備的廣泛應用，晶片面積與電池續航力的
限制，同時達到低面積、高安全性的目標，
因此我們提出了一個以低位元數演算高位元
數(例如 2048 bits，可由程式決定長度)的架
構，在此，我們以 32 位元核心實現可變式
RSA 加解密系統晶片。而為了降低測試成
本，我們引入了 C-testable ILA 的設計方法至
原本的心脈式 RSA 加解密系統核心中，設計
具可測試性設計的 RSA 加解密系統核心；經
過我們 C-testable 的設計後區塊插入 RSA 密
碼系統核心和位元插入 RSA 密碼系統核心
各僅需 51 及 130 個測試訊號。 
本計劃的晶片是使用 Cadence、Synopsys
以及 TSMC 0.35um 元件庫來做模擬以及實
現。晶片面積為 1.81mm x 1.81mm。由於我
們使用 32 位元核心，我們的晶片有更小的面
積。 
 
 
關鍵詞：Smart 卡、Java 卡、RSA 密碼系統、
心脈式陣列、邏輯陣列、可測試性設計 
 
 
Abstract 
 
With the popularity of the portable 
electronic devices and mobile devices, the chip 
area and power consumption must be reduced 
and hence the smaller area and the higher 
security could be achieved. Because of this, we 
propose a scalable RSA cryptosystem chip, 
which is implemented with a 32-bit core. In 
order to reduce the testing cost, we introduce 
the C-testable methodology to the original 
systolic RSA cryptosystem cores and obtain 
two testable RSA cryptosystem cores. With the 
C-testable methodology, it only needs 130 and 
51 and 130 test patterns to test the testable 
bit-interleaved and block-interleaved RSA 
cryptosystem cores respectively.  
To realize the chip of this design, we used 
Cadence, Synopsys and TSMC 0.35um cell 
library to simulate and implement. 
 
 
Keywords: Smart card, Java card, RSA 
Cryptosystem, Systolic Array, Iterative Logic 
Array, Design for Testability 
 
 
二、研究目的 
智慧卡或 Java 卡本身支援了對稱密碼處
理運算(SCP，如：DES、AES)與非對稱密碼
處理運算(ACP，如：RSA、橢圓曲線)。其中
非對稱密碼運算需耗用較多的硬體資源，因
此在記憶體有限的資源下比較適合以硬體來
實現，本計畫即是針對 RSA 密碼編解碼方法
發展出適用於智慧卡系統之非對稱密碼運算
核心[1-5]。因為晶片面積的限制，本設計將
採取以 32 位元演算高位元數(例如 2048 
bits，可由程式決定長度)的架構，同時達到
低面積、高安全性的目標。 
在硬體實做方面，模乘法器電路採用心
脈式陣列 (systolic array) 的架構，以實現可
模組化之高速電路設計，我們提出了一個修
改的模乘法演算法，並且用之設計出一個具
可測試性 32 位元核心，以用來實現不同金鑰
長度的 RSA 加解密，而在可測試性方面，我
們引入了 C-testable ILA 的設計方法，以降低
測試成本。 
 4
算法中，每次的輸出都需要修改的缺點，就
已經被解決了，而且能讓我們能以 32-bit 實
現不同金鑰長度的 RSA 加解密。。 
 
3.1.2 模指數演算法 
我們所使用的模指數演算法，是由
L-algorithm 修改而來的，其演算法表示如下: 
 
}
;return P     
,N);,P1MM(SP     
}     
;PP               
else          
,N);,PMM(MSP               
)1if(e          
,N);,MMM(MSM          
){k;i;i0 for(i    
,N);1MM(C,SP     
MM(C,M,N);SM     
{
);ME(M,E,N,C
N) (mod MP ://Output 
CN, E,M, ://Input 
1k
k1k
i1i
ii1i
i
ii1i
0
0
E
1k
+
+
+
+
+
+
=
=
=
=
=
++<=
=
=
=
 
 L-Algorithm scanning from LSB to 
MSB to compute the modular 
exponentiation. 
 E= en-1 ….. e1 e0  is an n bits number . 
 Let R=2n+2 and C= R2 (mod N) 
 M 0 = 2n+2 × M (mod N) 
 ME( M,E,N )= ME mod N 
 
使用 L-algorithm 是因為其演算過程中的
平方的運算和乘績具有獨立性，可以平行運
算，以減少所需要的時脈。 
 
3.1.3 C-testable 可測試性設計 
ILA 測試的研究最早可追溯至 1967 年，
其研究方向主要有兩個，一為找出充分的條
件以分類可測試的 ILA 陣列，另一則致力於
發展適用於 ILA 陣列之測試向量演算法；在
眾多的可測試性設計法中，以 C-testable 最
為著名，其定義如下：若連續性邏輯陣之 test 
pattern 數目只和處理單元架構之複雜度及處
理單元間連線方式有關，與其陣列大小無
關，而並不隨著陣列擴增而增加，則我們稱
此為 C-testable 連續性邏輯陣 (C 即為固定
常數之意)。 
由於連續性邏輯陣列是由數個相同的處
理單元以一種規律的連線方式所形成的陣列
電路，因此若數個處理單元所組合而成之子
電路 (tile)能重建 test pattern則整個連續性邏
輯陣列便可完整的被測試到。 
我們提出一個建立 C-testable unilateral 
ILA 之方法，一共只需三個步驟，分述如下： 
 
1. 若處理單元之布林函數不為對射函數 
(bijective function)，則修改其電路，使其
在一般模式 (normal mode)時其布林函
數不變，但在測試模式 (test mode)時，
布林函數為對射函數，使其能重建 test 
pattern。 
2. 若處理單元在測試模式時，有處理單元
訊號傳遞路徑未被測試到，則必須增加
test pattern 以提高 fault coverage。 
3. 找出 test pattern 重建之週期，用以計算
出預期之輸出值。 
 
3.2 電路架構 
    RSA 公開金鑰密碼系統電路的部分，包
含了一個模乘法器及控制電路。模乘法器其
主要的功能就是執行整數的乘法以及做餘數
的運算；控制電路主要的功能是控制模乘法
器的時序及資料插入方式，使得模乘法器得
以實現模指數運算。我們提出了區塊插入
(block-interleaved) RSA 加解密系統，以用來
提高電路使用率。在模乘法器方面，使用的
是位元循序(bit-sequential)模乘法器。 
 
3.2.1 位元循序(bit-sequential)模乘法器 
Bit-sequential 模乘法器也是根據先前所
 6
式 (normal mode)、測試模式 1 (test mode I)
以及測試模式 2 (test mode II)。當 Z-cell 於測
試模式 1 時，Z-cell 能重建測試向量，以達到
C-testable 之設計；測試模式 2 是為了偵測在
測試模式 1 無法發現的錯誤，以提高 fault 
coverage，Z-cell 需要 36 個測試向量來做測
試。Z-cell 電路如圖(五)所示。 
 
 
圖(五) 模數運算電路的 Z-cell 
 
 Bit-sequential 模乘法器 
結合了上述的乘法器與模數運算部分
後，我們可以得到 32-bit 可變式模乘法器，
如圖(六)所示，其中 Buffer 的部份是用來讓
迭代回來的值符合時序用的，以及控制做不
同金鑰加解密的時序；當模乘法器做完運算
後，然後我們就可以把數值送到控制電路去
做模指數的迭代，進而執行之後的模乘法運
算。 
 
圖(六) 可變式模乘法器 
3.2.2 區塊插入(Block-interleaved) RSA 密碼
系統 
在 bit-sequential 模乘法器中的每個
PE(processing element)使用率只有 50%，為
了解決這個問題，我們可以將一組資料輸入
完後緊接輸入另一筆資料到乘法器中，因為
模指算演算法在每次的迭代中必須計算兩組
的 模 乘 法 分 別 為  SMM(Mi, Mi, N) 與 
SMM(Mi, Pi, N)，這兩筆運算為獨立且可以平
行運算的，所以我們可以在指數的迭代運算
期間，將兩筆輸入到乘法器去做運算，如此，
平方的運算與乘法的運算就可以在模乘法器
中被平行的處理了，而 PE 的使用率也提高為 
100%。圖(七) 為可變式區塊插入 RSA 密碼
系統架構。 
 
 
圖(七) 區塊插入 RSA 系統架構圖 
 
  若我們令 t1=t2=1，則區塊插入 RSA 密
碼系統之控制電路，與 bit-sequential 模乘法
器之訊號依賴性將會被打斷，此時控制電路
可視為一個簡單的循序電路，如圖(八)所示。 
 
 
圖(八) 測試模式之控制電路 
 
 8
表(二)晶片預期規格 
Key length Scalable 
Technology TSMC 0.35μm 2P4M
Package 48 S/B 
Cell library TSMC 0.35um  
Area (gate count) 14K 
Chip size (with I/O pad) 1.81mm×1.81mm 
Pin count 35 
Power pad count 12 
Max. post-simulation 
clock rate (With Pad) 
250 MHz 
Power consumption  125.9 mW 
Baud Rate: 54.8 Kbit/sec 
 
 
 
圖(十一) 晶片空照圖 
 
 
 
圖(十二) IMS 量測結果 
 
 
五、計畫成果自評 
本計畫之具體研究成果為： 
1. 開發 32 位元 RSA 演算法與 C-teatable 
的技術。並且完成 Testable RSA 密碼系
統的行為階層與 RTL 階層模型之驗證。 
2. 完成 32 位元 RSA 處理核心及可測試性
RSA 密碼系統的邏輯階層及實體階層之
設計驗證。 
3. 完成 32 位元的 RSA 處理核心及可測試
性RSA密碼系統之 FPGA實驗板的製作
與驗證。 
4. 完成 32 位元的 RSA 處理核心及可測試
性 RSA 密碼系統的測試晶片設計與製
作（透過財團法人國家實驗研究院國家
晶片中心完成實作）。 
5. 透過 CIC 的測試機台，對下線製作回來
的晶片進行實質測試評估，經測試無誤。  
6. 將上述成果撰寫成論文，已投稿 2008 
ISCAS，並計畫撰寫期刊論文。 
 
本計畫的成果與預期之研究目標相符，
在此報告中均完整呈現。本計畫所開發的技
術除供學術研究、發表論文外，亦可供業界
技術轉移或申請專利。 
  
六、參考文獻 
[1] R. L. Rivest, A. Shamir, and L. Adleman, “A 
method for obtaining digital signatures and 
public-key cryptosystems,” Communications 
of the ACM, vol. 21, pp. 120-126, Feb. 1978. 
[2] P. L. Montgomery, “Modular multiplication 
without trial division,” Math. Computation, 
vol. 44, pp. 519-521, 1985. 
[3] Koc and C. Y. Hung, “Bit-level Systolic 
Array for Modular Multiplication,” Journal of 
VLSI Signal Processing, vol. 3, pp. 215-223, 
1991. 
[4] S. E. Eldridge and C. D. Walter, “Hardware 
Implementation of Montgomery’s Modular 
Multiplication Algorithm,” IEEE Transaction 
on Computers, vol. 42, no. 6, pp. 693-699, 
1993. 
[5] Colin D. Walter, “Systolic Modular 
Multiplication,” IEEE Trans. Computers, vol. 
42, no. 3, Mar 1993. 
[6] P.-S. Chen, S.-A. Hwang, and C.-W. Wu, “A 
systolic RSA public key cryptosystem,” in 
Proc. IEEE Int. Symp. Circuits and Systems 
(ISCAS), vol. 4, (Atlanta), pp. 408-411, May 
1996. 
[7] J.-H. Hong and C.-W. Wu, “Radix-4 Modular 
 10
可供推廣之研發成果資料表 
■ 可申請專利  ■ 可技術移轉                                      日期：96 年 10 月 9 日 
國科會補助計畫 
計畫名稱：適用於 Java 卡之 RSA 密碼系統核心之易測試性設計 
計畫主持人： 洪進華        
計畫編號： 95-2221-E-390-015-    學門領域：資訊學門 
技術/創作名稱 具可測試性之 32 位元 RSA 加解密系統核心 
發明人/創作人 洪進華 
中文： 
我們開發一個適用於 Java 卡之可測試性 32 位元 RSA 處理核心。
該 RSA 處理核心的主要組成電路-『心脈式陣列模乘法器』乃是屬
於『反覆式邏輯陣列』(Iterative Logic Array)的一種。Java 卡可視為
一個簡單的系統晶片（SOC），為了解決 SOC 測試的問題，並降
低晶片測試複雜度，進而降低整個晶片的測試成本，所以在電路設
計中我們加入 C-testable ILA 的概念。由於 Java 卡內晶片面積的
限制，本設計採取以低位元數(例如 32 bits)演算高位元數(例如 2048
bits，可由程式決定長度)的架構，同時達到低面積、高安全性的目
標。 技術說明 
英文： 
We propose a testable 32-bit RSA cryptosystem for Java card. The 
『 systolic modular multiplier 』 is the key part of the RSA 
cryptosystem, which is one of the architecture of Iterative Logic Array 
(ILA). When we design the circuit, we use the concept of C-testable 
ILA to reduce the testing complexity, and therefore to reduce the total 
testing cost. Considering the area cost of the Java smart card, we must 
reduce the RSA cryptosystem cost. Therefore, we design a 32-bits RSA 
processor core to finish a 2048-bits RSA calculation. The 32-bits 
processor core is low area, full testable and high security. 
可利用之產業 
及 
可開發之產品 
電機資訊產業等 3C 產品 
諸如：晶片 IC 卡、Java 卡、銀行 ATM、手機、PDA 等有需要個人
隱私與資料加解密技術之相關產品 
 
技術特點 具可測試性、低面積、高安全性、能夠彈性改變加解密的位元長度
推廣及運用的價
值 
提昇產品之個人資料保密與資訊安全強化的附加價值 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研
發成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
附件二 
的研討會之一。台灣學術界在APCCAS中所扮演的角色一直非常活躍。今年參加的教授就有
30多位，發表的論文數目超過百篇，成績相當突出（其中清大、交大、成大、中山、長庚、
台科大各有教授擔任議程主席）。本人及學生發表的論文名稱是 “高速位元插入RSA密碼系統
建構在以四為基底的模乘法器” （A Fast Bit-Interleaving RSA Cryptosystem Based on Radix-4 
Cellular-Array Modular Multiplier），時間是在十二月七日上午。當場與會後皆與幾位與會的學
者專家交換了一些意見與心得，相信對彼此都有助益。國內除了本人之外，尚有交大李鎮宜
教授、成大劉濱達教授、中山大學王朝欽、蕭勝夫教授、中興大學張振豪等人與會。APCCAS
為了達到充分的交流，除了口頭論文發表與討論（oral session）的方式外，更有海報張貼發
表（poster session）的方式，故大家都可以仔細聆聽所有的論文發表並參與討論。除了論文發
表外，尚有兩場邀請演講，內容非常豐富。 
本人於抵達新加坡會場，報到後隨即參加會議。會議每天從上午八點開始到下午五點，
晚上則為一些慶典與宴會等活動。大會第一天為 Tutorials。大會有兩場正式演講與論文發表
分別安排在第二、第三、第四天。十二月七日上午則為本人論文發表的時間。其間有多位學
者專家對本人的論文興趣濃厚，提出各種見解與看法，大家無拘束的討論，彼此互相認識。
會議全程發表的論文當然都是跟電路與系統的設計有關。議題包括下列各項： 
(1) Analog Signal Processing  
(2) Biomedical Circuits and Systems  
(3) Blind Signal Processing  
(4) Cellular Neural Networks and Array Computing  
(5) Circuits and Systems for Communications  
(6) Computer-Aided Network Design  
(7) Digital Signal Processing  
(8) Graph Theory and Computing  
(9) Life-Science Systems and Applications 
(10) Multimedia Systems and Applications  
(11) Nanoelectronics and Gigascale Systems  
(12) Neural Systems and Applications  
(13) Nonlinear Circuits and Systems  
(14) Power Systems and Power Electronic Circuits  
(15) Sensory Systems  
(16) Visual Signal Processing and Communications  
(17) VLSI Systems and Applications 
 
除了正式會議外，本次主辦單位也在十二月四日辦了四場講習課程(tutorials)。 
 
