## TSO Memory Model

x86 TSO (Total Store Order) 内存模型. 每次处理器读操作时, 会参考主存和自己独立的*未提交写队列 (存储缓冲区, Store Buffer)*; 但是无法看到其他处理器的写队列. 所有处理器对存储操作顺序达成全局一致, 并允许读操作绕过写操作. 实际上, 现代 x86/amd64 架构都是 PSO 模型, 内存一致性更弱, PSO 的存储缓冲区不保证 FIFO.

![|600](../../attach/Snipaste_2025-04-02_15-29-40.avif)

PSO 和 TSO 的区别:
- single-writer-multiple-readers locks 编程模型在 PSO 和 TSO 均有效.
- write-locks only (without reader locks) 编程模型在 PSO 可能失效, 在 TSO 有效. 除非 PSO 下对共享数据添加内存屏障.

### Spin Locks

使用 Sparc 架构汇编实现, 借助 `swap` 和 `ldstub` (load and store unconditional byte) 两个原子指令.
- `swap` 原子地将一个寄存器和一个内存地址处的值交换.
- `ldstub` 原子地读取一个字节内存位置的值, 并将该内存位置的值设置为 `0xFF`. 并行状态下是安全.

```sparc
lock_with_ldstub(lock)
retry: 
	ldstub [lock], %l0
	tst %l0
	be out
	nop 
loop:
	ldub [lock], %l0
	tst %l0
	bne loop
	nop 
	ba,a retry
out: 
	nop 

unlock_with_ldstub(lock)
	stbar                 # for PSO
	stub %g0, [lock]
```

```sparc
lock_with_swap(lock, old)
retry: 
	mov -1, %l0
	swap [lock], %l0
	tst %l0
	be out 
	nop 
loop: 
	ld [lock], %l0
	tst %l0
	be loop
	nop 
	ba,a retry
out:
	st %l0, [old]

unlock_with_swap(lock, new)
	ld [new], %l0
	stbar               # for PSO 
	st %l0, [lock]
```

### ConditionVariable 

假设有 N 个线程 `count=N`, 当所有线程均执行到 `barrier` 后再执行下面的逻辑.

```c 
barrier_with_ldstub(int *count, int *lock) 
{
	lock_with_ldstub(lock); // see spinlock 
		*count = *count - 1;
	unlock_with_ldstub(lock);
	while(*count > 0) {; /*busy-wait*/ }
}

barrier_with_swap(int *count)
{
	int current_value;
	lock_with_swap(count, &current_value);
		current_value--;
	unlock_with_swap(count, &current_value);
	while(*count > 0) {; /* busy-wait */}
}
```

## Relaxed Memory Model

常见于 Arm 和 PowerPC 架构, 比 TSO 内存模型更松散. 每个处理器有独立的存储副本, 写操作会通知其他处理器, 并可能发生写顺序不一致.

![|400](../../attach/Pasted%20image%2020250402153807.avif)

## Data-Race-Free Sequential Consistency (DRF-SC)

由于硬件内存模型的差异性, 上层软件需要和硬件设计者建立更准确的协定, 避免内存模型的强弱可能直接导致软件是否生效. (Sarita Adve, Mark Hill, 1990')[^3] 提出弱一致性模型: 

> Let a synchronization model be a set of constraints on memory accesses that specify how and then when synchronization needs to be done.
> Hradware is weakly ordered with respect to a synchronization model if and only if it apperas sequentially consistent to all software that obey the synchronization model.

大致意思是, 如果软件的同步约束可以避免数据竞争 (即, 达成[正确事件偏序关系](../../Security/软件分析/并发漏洞/Happens%20Before.md)), 那么硬件应该保持这一点.

## 指令屏障

CPU 可能动态地调整指令顺序, 导致并发错误 [^1]. 下面程序 `p_inst = new T` 包含了三个步骤:
1. 分配内存
2. 调用构造函数
3. 将内存地址赋值给 `p_inst`

CPU 可能动态地将 2, 3 步顺序调换, 在单线程下是正确的. 但是在多线程下, 出现另一个对 `get_instance()` 的调用, 获取到了尚未构造完成的 `p_inst`, 造成可能的异常访问.

```c
volatile T* p_inst = 0;
T* get_instance()
{
	if (p_inst == NULL) {
		lock();
		if (p_inst == NULL)
			p_inst = new T;
		unlock();
	}
	return p_inst;
}
```

此时需要使用 CPU 提供 `barrier` 指令, 明确使 CPU 不要换序执行. (现代 CPU 大多采用乱序执行技术)

```c
	lock();
	if (p_inst == NULL) {
		T *temp = new T;
		barrier();
		p_inst = temp;
	}
	unlock();
```

### 编译器屏障

编译器为了减少不必要的内存访问延迟, 使用了 *常量优化* 技术, 将多次对内存的写操作优化为对寄存器的操作, 只在最后将寄存器值写入内存一次. 同时保证语义的等价性. 

但是在有外设和多处理器的硬件上, 常量优化可能导致数据不一致问题:
- 同一内存地址, CPU 可访问, 外设也可能直接访问. 
- 同一内存地址, CPU0 可访问, CPU1 也可能访问.

因此编译器引入 `volatile` 关键字, 保证编译器不进行 "常量优化/常量折叠", 而总是从内存中读取最新的值. 具体而言:
1. 阻止编译器为优化速度, 将变量缓存至寄存器而不写回.
2. 阻止编译器调整标注 `volatile` 变量的指令顺序. (较少)


## 参考

https://research.swtch.com/hwmm. 内存模型区别的具体例子请看这篇.

[A Better x86 Memory Model: x86-TSO. Scott Owens. 2009](https://www.cl.cam.ac.uk/~pes20/weakmemory/x86tso-paper.tphols.pdf)

https://www.cl.cam.ac.uk/~pes20/papers/topics.html#Power_and_ARM

Sparc Architecture Manual v8

[^1]: 程序员的自我修养--编译, 装载与库. 俞甲子等. P25. https://www.zhihu.com/question/388121842/answer/1195382979

[^3]: Weak Ordering - A New Definition. 1990. Sarita Adve, Mark Hill.