Fitter report for pdm_to_pcm
Mon Dec  2 17:47:27 2019
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec  2 17:47:27 2019       ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                      ; pdm_to_pcm                                  ;
; Top-level Entity Name              ; pdm_to_pcm                                  ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M08SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,345 / 8,064 ( 17 % )                      ;
;     Total combinational functions  ; 877 / 8,064 ( 11 % )                        ;
;     Dedicated logic registers      ; 1,105 / 8,064 ( 14 % )                      ;
; Total registers                    ; 1105                                        ;
; Total pins                         ; 16 / 101 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 43,776 / 387,072 ( 11 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 48 ( 0 % )                              ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M08SAE144C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.0%      ;
;     Processor 3            ;   6.6%      ;
;     Processor 4            ;   6.5%      ;
;     Processor 5            ;   6.4%      ;
;     Processor 6            ;   6.4%      ;
;     Processor 7            ;   6.3%      ;
;     Processor 8            ;   6.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2207 ) ; 0.00 % ( 0 / 2207 )        ; 0.00 % ( 0 / 2207 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2207 ) ; 0.00 % ( 0 / 2207 )        ; 0.00 % ( 0 / 2207 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2191 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/output_files/pdm_to_pcm.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,345 / 8,064 ( 17 % )    ;
;     -- Combinational with no register       ; 240                       ;
;     -- Register only                        ; 468                       ;
;     -- Combinational with a register        ; 637                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 457                       ;
;     -- 3 input functions                    ; 210                       ;
;     -- <=2 input functions                  ; 210                       ;
;     -- Register only                        ; 468                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 756                       ;
;     -- arithmetic mode                      ; 121                       ;
;                                             ;                           ;
; Total registers*                            ; 1,105 / 8,542 ( 13 % )    ;
;     -- Dedicated logic registers            ; 1,105 / 8,064 ( 14 % )    ;
;     -- I/O registers                        ; 0 / 478 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 119 / 504 ( 24 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 16 / 101 ( 16 % )         ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )           ;
;                                             ;                           ;
; M9Ks                                        ; 9 / 42 ( 21 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )             ;
; ADC blocks                                  ; 0 / 1 ( 0 % )             ;
; Total block memory bits                     ; 43,776 / 387,072 ( 11 % ) ;
; Total block memory implementation bits      ; 82,944 / 387,072 ( 21 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )            ;
; PLLs                                        ; 0 / 1 ( 0 % )             ;
; Global signals                              ; 4                         ;
;     -- Global clocks                        ; 4 / 10 ( 40 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Remote update blocks                        ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 4.2% / 4.9% / 3.2%        ;
; Peak interconnect usage (total/H/V)         ; 10.5% / 12.4% / 7.7%      ;
; Maximum fan-out                             ; 450                       ;
; Highest non-global fan-out                  ; 198                       ;
; Total fan-out                               ; 6277                      ;
; Average fan-out                             ; 2.66                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1345 / 8064 ( 17 % ) ; 0 / 8064 ( 0 % )               ;
;     -- Combinational with no register       ; 240                  ; 0                              ;
;     -- Register only                        ; 468                  ; 0                              ;
;     -- Combinational with a register        ; 637                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 457                  ; 0                              ;
;     -- 3 input functions                    ; 210                  ; 0                              ;
;     -- <=2 input functions                  ; 210                  ; 0                              ;
;     -- Register only                        ; 468                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 756                  ; 0                              ;
;     -- arithmetic mode                      ; 121                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1105                 ; 0                              ;
;     -- Dedicated logic registers            ; 1105 / 8064 ( 14 % ) ; 0 / 8064 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 119 / 504 ( 24 % )   ; 0 / 504 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 16                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 48 ( 0 % )       ; 0 / 48 ( 0 % )                 ;
; Total memory bits                           ; 43776                ; 0                              ;
; Total RAM block bits                        ; 82944                ; 0                              ;
; M9K                                         ; 9 / 42 ( 21 % )      ; 0 / 42 ( 0 % )                 ;
; Clock control block                         ; 4 / 12 ( 33 % )      ; 0 / 12 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6439                 ; 8                              ;
;     -- Registered Connections               ; 3038                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 3                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk    ; 27    ; 2        ; 0            ; 7            ; 21           ; 72                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mosi   ; 48    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[0] ; 101   ; 6        ; 31           ; 19           ; 14           ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[1] ; 105   ; 6        ; 31           ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[2] ; 106   ; 6        ; 31           ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[3] ; 88    ; 6        ; 31           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[4] ; 89    ; 6        ; 31           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[5] ; 92    ; 6        ; 31           ; 12           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[6] ; 96    ; 6        ; 31           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[7] ; 91    ; 6        ; 31           ; 11           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; pdm[8] ; 90    ; 6        ; 31           ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; sck    ; 57    ; 3        ; 17           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; ssel   ; 29    ; 2        ; 0            ; 6            ; 21           ; 39                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; accum_clk ; 69    ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; miso      ; 58    ; 3        ; 17           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pdm_clk   ; 70    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T24p, DIFFOUT_T24p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T24n, DIFFOUT_T24n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 7 ( 29 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 18 ( 17 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 7 ( 29 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 9 / 15 ( 60 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 7 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 17 ( 24 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 7        ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 13       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 14       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 15       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 26       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 38         ; 2        ; clk                                            ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 29       ; 42         ; 2        ; ssel                                           ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 39       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 41       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 45       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 46       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 48       ; 77         ; 3        ; mosi                                           ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 50       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 55       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 56       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 57       ; 88         ; 3        ; sck                                            ; input  ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 90         ; 3        ; miso                                           ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 60       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 61       ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 62       ; 102        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 66       ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 116        ; 4        ; accum_clk                                      ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 118        ; 4        ; pdm_clk                                        ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 78       ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 79       ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 81       ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 148        ; 6        ; pdm[3]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 150        ; 6        ; pdm[4]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 152        ; 6        ; pdm[8]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 154        ; 6        ; pdm[7]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 156        ; 6        ; pdm[5]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 158        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 172        ; 6        ; pdm[6]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 176        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 177        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 178        ; 6        ; pdm[0]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 179        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 188        ; 6        ; pdm[1]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 190        ; 6        ; pdm[2]                                         ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 192        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 111      ; 194        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 112      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 113      ; 202        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 114      ; 204        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 118      ; 212        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 119      ; 214        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 120      ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 121      ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 122      ; 228        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 123      ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 124      ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 232        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 235        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 129      ; 234        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 131      ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 132      ; 240        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 135      ; 243        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 136      ; 244        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 246        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 248        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 141      ; 250        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-----------+-------------------------------+
; Pin Name  ; Reason                        ;
+-----------+-------------------------------+
; pdm_clk   ; Missing drive strength        ;
; miso      ; Missing drive strength        ;
; accum_clk ; Missing drive strength        ;
; clk       ; Incomplete set of assignments ;
+-----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                       ; Entity Name        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
; |pdm_to_pcm                               ; 1345 (195)  ; 1105 (72)                 ; 0 (0)         ; 43776       ; 9    ; 1          ; 0            ; 0       ; 0         ; 16   ; 0            ; 240 (123)    ; 468 (21)          ; 637 (45)         ; 0          ; |pdm_to_pcm                                                                                                                               ; pdm_to_pcm         ; work         ;
;    |cic_d:cic_filter|                     ; 206 (0)     ; 201 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 1 (0)             ; 200 (0)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter                                                                                                              ; cic_d              ; work         ;
;       |comb:comb_stage[0].comb_inst|      ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 38 (38)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|comb:comb_stage[0].comb_inst                                                                                 ; comb               ; work         ;
;       |comb:comb_stage[1].comb_inst|      ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 38 (38)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|comb:comb_stage[1].comb_inst                                                                                 ; comb               ; work         ;
;       |comb:comb_stage[2].comb_inst|      ; 39 (39)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 38 (38)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|comb:comb_stage[2].comb_inst                                                                                 ; comb               ; work         ;
;       |downsampler:u1|                    ; 31 (31)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 26 (26)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|downsampler:u1                                                                                               ; downsampler        ; work         ;
;       |integrator:int_stage[0].int_inst|  ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|integrator:int_stage[0].int_inst                                                                             ; integrator         ; work         ;
;       |integrator:int_stage[1].int_inst|  ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|integrator:int_stage[1].int_inst                                                                             ; integrator         ; work         ;
;       |integrator:int_stage[2].int_inst|  ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; 0          ; |pdm_to_pcm|cic_d:cic_filter|integrator:int_stage[2].int_inst                                                                             ; integrator         ; work         ;
;    |fifo2:module_gen[0].fifo_i|           ; 102 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 50 (0)            ; 40 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 102 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 50 (0)            ; 40 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 102 (29)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 50 (23)           ; 40 (4)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[1].fifo_i|           ; 105 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 52 (0)            ; 38 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 105 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 52 (0)            ; 38 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 105 (31)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 52 (24)           ; 38 (3)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 11 (11)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[2].fifo_i|           ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 47 (0)            ; 43 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 47 (0)            ; 43 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 100 (29)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 47 (22)           ; 43 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 14 (14)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[3].fifo_i|           ; 101 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 49 (0)            ; 41 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 101 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 49 (0)            ; 41 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 101 (28)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 49 (24)           ; 41 (5)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[4].fifo_i|           ; 98 (0)      ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 45 (0)            ; 45 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 98 (0)      ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 45 (0)            ; 45 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 98 (27)     ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 45 (20)           ; 45 (6)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[5].fifo_i|           ; 104 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 52 (0)            ; 38 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 104 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 52 (0)            ; 38 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 104 (30)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (3)       ; 52 (24)           ; 38 (3)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[6].fifo_i|           ; 106 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 54 (0)            ; 37 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 106 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 54 (0)            ; 37 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 106 (30)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 54 (25)           ; 37 (3)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[7].fifo_i|           ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 48 (0)            ; 43 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 48 (0)            ; 43 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 100 (28)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 48 (19)           ; 43 (6)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 15 (15)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |fifo2:module_gen[8].fifo_i|           ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 49 (0)            ; 41 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i                                                                                                    ; fifo2              ; work         ;
;       |dcfifo:dcfifo_component|           ; 100 (0)     ; 89 (0)                    ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 49 (0)            ; 41 (0)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component                                                                            ; dcfifo             ; work         ;
;          |dcfifo_kvi1:auto_generated|     ; 100 (27)    ; 89 (27)                   ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 49 (21)           ; 41 (6)           ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated                                                 ; dcfifo_kvi1        ; work         ;
;             |a_graycounter_dgb:wrptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_dgb:wrptr_g1p                     ; a_graycounter_dgb  ; work         ;
;             |a_graycounter_h26:rdptr_g1p| ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|a_graycounter_h26:rdptr_g1p                     ; a_graycounter_h26  ; work         ;
;             |alt_synch_pipe_n9l:rs_dgwp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp                      ; alt_synch_pipe_n9l ; work         ;
;                |dffpipe_8v8:dffpipe6|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_n9l:rs_dgwp|dffpipe_8v8:dffpipe6 ; dffpipe_8v8        ; work         ;
;             |alt_synch_pipe_o9l:ws_dgrp|  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp                      ; alt_synch_pipe_o9l ; work         ;
;                |dffpipe_9v8:dffpipe9|     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9 ; dffpipe_9v8        ; work         ;
;             |altsyncram_ri51:fifo_ram|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4864        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram                        ; altsyncram_ri51    ; work         ;
;             |cmpr_5h5:rdempty_eq_comp|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:rdempty_eq_comp                        ; cmpr_5h5           ; work         ;
;             |cmpr_5h5:wrfull_eq_comp|     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |pdm_to_pcm|fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|cmpr_5h5:wrfull_eq_comp                         ; cmpr_5h5           ; work         ;
;    |spi_slave:spislv|                     ; 39 (39)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 31 (31)          ; 0          ; |pdm_to_pcm|spi_slave:spislv                                                                                                              ; spi_slave          ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; pdm[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm[8]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; pdm_clk   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mosi      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; miso      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; accum_clk ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ssel      ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; sck       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; pdm[0]    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; pdm[1]                                                                   ;                   ;         ;
; pdm[2]                                                                   ;                   ;         ;
; pdm[3]                                                                   ;                   ;         ;
; pdm[4]                                                                   ;                   ;         ;
; pdm[5]                                                                   ;                   ;         ;
; pdm[6]                                                                   ;                   ;         ;
; pdm[7]                                                                   ;                   ;         ;
; pdm[8]                                                                   ;                   ;         ;
; mosi                                                                     ;                   ;         ;
; clk                                                                      ;                   ;         ;
; ssel                                                                     ;                   ;         ;
;      - spi_slave:spislv|dataToSendBuffer[18]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[17]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[16]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[15]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[14]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[13]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[12]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[11]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[10]                             ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[9]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[8]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[7]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[6]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[5]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[4]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[3]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[2]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[1]                              ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~0                               ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer[22]~1                           ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~2                               ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt[3]~16                                     ; 1                 ; 0       ;
;      - spi_slave:spislv|bitcnt[3]~17                                     ; 1                 ; 0       ;
;      - spi_slave:spislv|sckr~0                                           ; 1                 ; 0       ;
;      - spi_slave:spislv|sckr~1                                           ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~3                               ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~4                               ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~5                               ; 1                 ; 0       ;
;      - ssel_edge[0]                                                      ; 1                 ; 0       ;
;      - spi_slave:spislv|dataNeeded                                       ; 1                 ; 0       ;
;      - fifo_rdreq~4                                                      ; 1                 ; 0       ;
;      - mic_counter~10                                                    ; 1                 ; 0       ;
;      - always0~0                                                         ; 1                 ; 0       ;
;      - mic_counter~13                                                    ; 1                 ; 0       ;
;      - fifo_rdreq~15                                                     ; 1                 ; 0       ;
;      - spi_slave:spislv|dataToSendBuffer~25                              ; 1                 ; 0       ;
;      - mic_counter[1]~15                                                 ; 1                 ; 0       ;
;      - mic_counter~16                                                    ; 1                 ; 0       ;
;      - mic_counter~18                                                    ; 1                 ; 0       ;
; sck                                                                      ;                   ;         ;
;      - spi_slave:spislv|sckr~0                                           ; 0                 ; 6       ;
; pdm[0]                                                                   ;                   ;         ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[19]~58 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[18]~56 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[17]~54 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[16]~52 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[15]~50 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[14]~48 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[13]~46 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[12]~44 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[11]~42 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[10]~40 ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[9]~38  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[8]~36  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[7]~34  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[6]~32  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[5]~30  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[4]~28  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[3]~26  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[2]~24  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[1]~22  ; 0                 ; 6       ;
;      - cic_d:cic_filter|integrator:int_stage[0].int_inst|data_out[0]~20  ; 0                 ; 6       ;
+--------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; cic_d:cic_filter|comb:comb_stage[2].comb_inst|data_out[3]~57                                ; LCCOMB_X16_Y13_N20 ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_d:cic_filter|downsampler:u1|counter[2]~9                                                ; LCCOMB_X18_Y14_N30 ; 26      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; cic_d:cic_filter|downsampler:u1|dv                                                          ; FF_X19_Y13_N29     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; cic_reset_n[0]                                                                              ; FF_X18_Y13_N1      ; 198     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                         ; PIN_27             ; 72      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X13_Y9_N28  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X9_Y9_N22   ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X15_Y6_N10  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X7_Y6_N18   ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X23_Y12_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y12_N18 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X23_Y8_N10  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y8_N4   ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X24_Y9_N18  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y11_N20 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X23_Y13_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X25_Y13_N28 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X23_Y10_N2  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y10_N26 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X23_Y14_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X27_Y14_N10 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_rdreq~0 ; LCCOMB_X25_Y7_N28  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|valid_wrreq~0 ; LCCOMB_X25_Y6_N18  ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo_rdclk                                                                                  ; FF_X17_Y9_N13      ; 369     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; fifo_rdreq~4                                                                                ; LCCOMB_X17_Y9_N22  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_wrclk                                                                                  ; FF_X15_Y10_N15     ; 450     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; mic_counter[1]~15                                                                           ; LCCOMB_X17_Y9_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mic_counter[3]                                                                              ; FF_X17_Y9_N9       ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pdm_clk_gen                                                                                 ; FF_X30_Y9_N5       ; 232     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; spi_data_to_send[2]~24                                                                      ; LCCOMB_X19_Y9_N12  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_slave:spislv|bitcnt[3]~16                                                               ; LCCOMB_X16_Y9_N18  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spi_slave:spislv|bitcnt[3]~17                                                               ; LCCOMB_X17_Y7_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spi_slave:spislv|dataToSendBuffer[22]~1                                                     ; LCCOMB_X18_Y7_N18  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ssel                                                                                        ; PIN_29             ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+-------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name        ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk         ; PIN_27         ; 72      ; 20                                   ; Global Clock         ; GCLK4            ; --                        ;
; fifo_rdclk  ; FF_X17_Y9_N13  ; 369     ; 4                                    ; Global Clock         ; GCLK2            ; --                        ;
; fifo_wrclk  ; FF_X15_Y10_N15 ; 450     ; 7                                    ; Global Clock         ; GCLK9            ; --                        ;
; pdm_clk_gen ; FF_X30_Y9_N5   ; 232     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+-------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X8_Y9_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X8_Y6_N0   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y8_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[4].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y9_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ALTSYNCRAM ; M9K  ; Simple Dual Port ; Dual Clocks ; 256          ; 19           ; 256          ; 19           ; yes                    ; no                      ; yes                    ; yes                     ; 4864 ; 256                         ; 19                          ; 256                         ; 19                          ; 4864                ; 1    ; None ; M9K_X26_Y7_N0  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,840 / 27,275 ( 7 % ) ;
; C16 interconnects     ; 3 / 1,240 ( < 1 % )    ;
; C4 interconnects      ; 696 / 20,832 ( 3 % )   ;
; Direct links          ; 551 / 27,275 ( 2 % )   ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 656 / 8,064 ( 8 % )    ;
; R24 interconnects     ; 22 / 1,320 ( 2 % )     ;
; R4 interconnects      ; 1,423 / 28,560 ( 5 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.30) ; Number of LABs  (Total = 119) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 10                            ;
; 3                                           ; 7                             ;
; 4                                           ; 5                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 5                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 9                             ;
; 11                                          ; 4                             ;
; 12                                          ; 6                             ;
; 13                                          ; 3                             ;
; 14                                          ; 4                             ;
; 15                                          ; 8                             ;
; 16                                          ; 49                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.56) ; Number of LABs  (Total = 119) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 76                            ;
; 1 Clock enable                     ; 59                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 1                             ;
; 2 Clocks                           ; 35                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.28) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 5                             ;
; 4                                            ; 9                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 2                             ;
; 16                                           ; 2                             ;
; 17                                           ; 4                             ;
; 18                                           ; 3                             ;
; 19                                           ; 0                             ;
; 20                                           ; 7                             ;
; 21                                           ; 5                             ;
; 22                                           ; 5                             ;
; 23                                           ; 4                             ;
; 24                                           ; 8                             ;
; 25                                           ; 4                             ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 9                             ;
; 29                                           ; 7                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.80) ; Number of LABs  (Total = 119) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 12                            ;
; 3                                               ; 10                            ;
; 4                                               ; 4                             ;
; 5                                               ; 4                             ;
; 6                                               ; 9                             ;
; 7                                               ; 11                            ;
; 8                                               ; 7                             ;
; 9                                               ; 8                             ;
; 10                                              ; 15                            ;
; 11                                              ; 11                            ;
; 12                                              ; 6                             ;
; 13                                              ; 5                             ;
; 14                                              ; 4                             ;
; 15                                              ; 3                             ;
; 16                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.67) ; Number of LABs  (Total = 119) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 0                             ;
; 3                                            ; 10                            ;
; 4                                            ; 4                             ;
; 5                                            ; 10                            ;
; 6                                            ; 8                             ;
; 7                                            ; 6                             ;
; 8                                            ; 10                            ;
; 9                                            ; 6                             ;
; 10                                           ; 7                             ;
; 11                                           ; 6                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 5                             ;
; 15                                           ; 2                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 1                             ;
; 19                                           ; 3                             ;
; 20                                           ; 0                             ;
; 21                                           ; 1                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 16        ; 16        ; 16        ; 0            ; 16        ; 16        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 16        ; 16        ; 16        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 16           ; 0         ; 0         ; 0         ; 16           ; 0         ; 0         ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 16           ; 3            ; 16           ; 16           ; 3            ; 16           ; 16           ; 16           ; 16           ; 0         ; 0         ; 0         ; 16           ; 16           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; pdm[1]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[2]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[3]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[4]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[5]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[6]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[7]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[8]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm_clk            ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mosi               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; miso               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; accum_clk          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ssel               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sck                ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pdm[0]             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                     ;
+------------------------+----------------------+-------------------+
; Source Clock(s)        ; Destination Clock(s) ; Delay Added in ns ;
+------------------------+----------------------+-------------------+
; pdm_clk_gen,fifo_wrclk ; fifo_wrclk           ; 28.3              ;
; pdm_clk_gen            ; fifo_wrclk           ; 25.0              ;
; fifo_wrclk             ; fifo_wrclk           ; 12.8              ;
; fifo_rdclk             ; fifo_rdclk           ; 10.0              ;
; clk                    ; clk                  ; 3.7               ;
+------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                          ; Destination Register                                                                                                                   ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pdm_clk_gen                                                                                                                              ; pdm_clk_gen                                                                                                                            ; 3.618             ;
; fifo_data_in[1][11]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a11~porta_datain_reg0 ; 1.896             ;
; fifo_data_in[1][9]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a9~porta_datain_reg0  ; 1.894             ;
; fifo_data_in[1][13]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a13~porta_datain_reg0 ; 1.894             ;
; fifo_data_in[1][17]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a17~porta_datain_reg0 ; 1.894             ;
; pdm_clk_counter[3]                                                                                                                       ; pdm_clk_gen                                                                                                                            ; 1.809             ;
; pdm_clk_counter[0]                                                                                                                       ; pdm_clk_gen                                                                                                                            ; 1.809             ;
; pdm_clk_counter[1]                                                                                                                       ; pdm_clk_gen                                                                                                                            ; 1.809             ;
; pdm_clk_counter[2]                                                                                                                       ; pdm_clk_gen                                                                                                                            ; 1.809             ;
; fifo_wrreq[5]                                                                                                                            ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.379             ;
; fifo_wrreq[1]                                                                                                                            ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.373             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[8] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[8]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[1]                                                 ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.297             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[8] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[8]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[1]                                                 ; fifo2:module_gen[5].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.258             ;
; fifo_wrreq[3]                                                                                                                            ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.085             ;
; fifo_wrreq[0]                                                                                                                            ; fifo2:module_gen[0].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.085             ;
; fifo_wrreq[2]                                                                                                                            ; fifo2:module_gen[2].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.085             ;
; fifo_wrreq[6]                                                                                                                            ; fifo2:module_gen[6].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.064             ;
; fifo_wrreq[7]                                                                                                                            ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.063             ;
; fifo_wrreq[8]                                                                                                                            ; fifo2:module_gen[8].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 1.053             ;
; fifo_data_in[1][0]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a0~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][1]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a1~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][2]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a2~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][3]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a3~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][4]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a4~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][5]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a5~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][6]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a6~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][7]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a7~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][8]                                                                                                                       ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a8~porta_datain_reg0  ; 1.040             ;
; fifo_data_in[1][10]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a10~porta_datain_reg0 ; 1.040             ;
; fifo_data_in[1][12]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a12~porta_datain_reg0 ; 1.040             ;
; fifo_data_in[1][14]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a14~porta_datain_reg0 ; 1.040             ;
; fifo_data_in[1][15]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a15~porta_datain_reg0 ; 1.040             ;
; fifo_data_in[1][16]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a16~porta_datain_reg0 ; 1.040             ;
; fifo_data_in[1][18]                                                                                                                      ; fifo2:module_gen[1].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_datain_reg0 ; 1.040             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[8] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[8]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[3]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[0]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[1] ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[1]                                                 ; fifo2:module_gen[7].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.965             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[8] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[6] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[7] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[4] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[5] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[2] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[3] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|alt_synch_pipe_o9l:ws_dgrp|dffpipe_9v8:dffpipe9|dffe11a[0] ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[8]                                                 ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[6]                                                 ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[7]                                                 ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[4]                                                 ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[5]                                                 ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|wrptr_g[2]                                                 ; fifo2:module_gen[3].fifo_i|dcfifo:dcfifo_component|dcfifo_kvi1:auto_generated|altsyncram_ri51:fifo_ram|ram_block5a18~porta_we_reg      ; 0.845             ;
+------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M08SAE144C8G for design "pdm_to_pcm"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAE144C8GES is compatible
    Info (176445): Device 10M04SAE144C8G is compatible
    Info (176445): Device 10M16SAE144C8G is compatible
    Info (176445): Device 10M25SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 126
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_kvi1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_9v8:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_8v8:dffpipe6|dffe7a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pdm_to_pcm.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 27 (CLK0p, DIFFIO_RX_L18p, DIFFOUT_L18p, High_Speed)) File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node fifo_wrclk  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node accum_clk~output File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 43
Info (176353): Automatically promoted node fifo_rdclk  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 68
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pdm_clk_gen  File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 170
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pdm_clk_gen~0 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 170
        Info (176357): Destination node pdm_clk~output File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 33
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X21_Y0 to location X31_Y12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 12 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin pdm[1] uses I/O standard 3.3-V LVCMOS at 105 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[2] uses I/O standard 3.3-V LVCMOS at 106 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[3] uses I/O standard 3.3-V LVCMOS at 88 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[4] uses I/O standard 3.3-V LVCMOS at 89 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[5] uses I/O standard 3.3-V LVCMOS at 92 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[6] uses I/O standard 3.3-V LVCMOS at 96 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[7] uses I/O standard 3.3-V LVCMOS at 91 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin pdm[8] uses I/O standard 3.3-V LVCMOS at 90 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
    Info (169178): Pin mosi uses I/O standard 3.3-V LVCMOS at 48 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 38
    Info (169178): Pin ssel uses I/O standard 3.3-V LVCMOS at 29 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 36
    Info (169178): Pin sck uses I/O standard 3.3-V LVCMOS at 57 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 37
    Info (169178): Pin pdm[0] uses I/O standard 3.3-V LVCMOS at 101 File: /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/pdm_to_pcm.v Line: 32
Info (144001): Generated suppressed messages file /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/output_files/pdm_to_pcm.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 1919 megabytes
    Info: Processing ended: Mon Dec  2 17:47:28 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/tejas/intelFPGA_lite/19.1/quartus/bin/isc_micarray/output_files/pdm_to_pcm.fit.smsg.


