static void\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , int V_3 , T_3 V_4 )\r\n{\r\nT_4 type , V_5 ;\r\nT_2 * V_6 ;\r\nint V_7 = V_3 ;\r\nV_6 =\r\nF_2 ( V_2 , V_1 , V_3 , V_4 , V_8 , NULL ,\r\nL_1 , V_4 ) ;\r\nwhile ( V_7 < ( V_3 + V_4 ) )\r\n{\r\ntype = F_3 ( V_1 , V_7 ++ ) ;\r\nV_5 = F_3 ( V_1 , V_7 ++ ) ;\r\nswitch ( type )\r\n{\r\ncase V_9 :\r\nif ( V_5 == 1 )\r\n{\r\nF_4 ( V_6 , V_10 ,\r\nV_1 , V_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_13 :\r\nif ( V_5 == 2 )\r\n{\r\nF_4 ( V_6 , V_14 ,\r\nV_1 , V_7 , V_5 , V_15 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\n}\r\nV_7 = V_7 + V_5 ;\r\n}\r\n}\r\nstatic void\r\nF_6 ( T_1 * V_1 , T_2 * V_2 , int V_3 , T_3 V_4 )\r\n{\r\nT_4 type , V_5 ;\r\nT_2 * V_6 ;\r\nint V_7 = V_3 ;\r\nV_6 =\r\nF_2 ( V_2 , V_1 , V_3 , V_4 , V_16 , NULL ,\r\nL_2 , V_4 ) ;\r\nwhile ( V_7 < ( V_3 + V_4 ) )\r\n{\r\ntype = F_3 ( V_1 , V_7 ++ ) ;\r\nV_5 = F_3 ( V_1 , V_7 ++ ) ;\r\nswitch ( type )\r\n{\r\ncase V_17 :\r\nif ( V_5 == 1 )\r\n{\r\nF_4 ( V_6 , V_18 ,\r\nV_1 , V_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_19 :\r\nif ( V_5 == 2 )\r\n{\r\nF_4 ( V_6 , V_20 ,\r\nV_1 , V_7 , V_5 , V_15 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\n}\r\nV_7 = V_7 + V_5 ;\r\n}\r\n}\r\nstatic void\r\nF_7 ( T_1 * V_1 , T_5 * T_6 V_21 , T_2 * V_2 )\r\n{\r\nT_7 * V_22 ;\r\nT_2 * V_23 ;\r\nint V_7 = 0 ;\r\nT_8 V_24 ;\r\nT_4 type , V_5 ;\r\nV_24 = F_8 ( V_1 , 0 ) ;\r\nV_22 =\r\nF_9 ( V_2 , V_25 , V_1 , 0 ,\r\nV_24 , L_3 ) ;\r\nV_23 = F_10 ( V_22 , V_26 ) ;\r\nwhile ( V_7 < V_24 )\r\n{\r\ntype = F_3 ( V_1 , V_7 ++ ) ;\r\nV_5 = F_3 ( V_1 , V_7 ++ ) ;\r\nswitch ( type )\r\n{\r\ncase V_27 :\r\nif ( V_5 == 1 )\r\n{\r\nF_4 ( V_23 , V_28 ,\r\nV_1 , V_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_29 :\r\nif ( V_5 == 4 || V_5 == 1 )\r\n{\r\nF_4 ( V_23 , V_30 ,\r\nV_1 , V_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_31 :\r\nif ( V_5 == 1 )\r\n{\r\nF_4 ( V_23 , V_32 ,\r\nV_1 , V_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_33 :\r\nif ( V_5 == 1 )\r\n{\r\nF_4 ( V_23 , V_34 ,\r\nV_1 , V_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_35 :\r\nif ( V_5 == 1 )\r\nF_4 ( V_23 , V_36 ,\r\nV_1 , V_7 , V_5 , V_15 ) ;\r\nelse\r\nF_1 ( V_1 , V_23 , V_7 , V_5 ) ;\r\nbreak;\r\ncase V_37 :\r\nif ( V_5 == 1 )\r\nF_4 ( V_23 , V_36 ,\r\nV_1 , V_7 , V_5 , V_15 ) ;\r\nelse\r\nF_6 ( V_1 , V_23 , V_7 , V_5 ) ;\r\nbreak;\r\ncase V_38 :\r\nif ( V_5 == 2 || V_5 == 1 )\r\n{\r\nF_4 ( V_23 , V_39 ,\r\nV_1 , V_7 , V_5 , V_15 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\n}\r\nV_7 = V_7 + V_5 ;\r\n}\r\n}\r\nvoid\r\nF_11 ( void )\r\n{\r\nstatic T_9 V_40 [] = {\r\n{ & V_28 ,\r\n{ L_4 , L_5 ,\r\nV_41 , V_42 , NULL , 0x0 ,\r\nL_6 , V_43 }\r\n} ,\r\n{ & V_30 ,\r\n{ L_7 , L_8 ,\r\nV_44 , V_42 , NULL , 0x0 ,\r\nL_9 , V_43 }\r\n} ,\r\n{ & V_32 ,\r\n{ L_10 , L_11 ,\r\nV_41 , V_42 , NULL , 0x0 ,\r\nL_12 , V_43 }\r\n} ,\r\n{ & V_34 ,\r\n{ L_13 , L_14 ,\r\nV_41 , V_42 , NULL , 0x0 ,\r\nL_15 , V_43 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_16 , L_17 ,\r\nV_45 , V_46 , NULL , 0x0 ,\r\nL_18 , V_43 }\r\n} ,\r\n{ & V_10 ,\r\n{ L_19 , L_20 ,\r\nV_41 , V_42 , NULL , 0x0 ,\r\nL_21 , V_43 }\r\n} ,\r\n{ & V_14 ,\r\n{ L_22 , L_23 ,\r\nV_45 , V_46 , NULL , 0x0 ,\r\nL_24 , V_43 }\r\n} ,\r\n#if 0\r\n{&hf_cmctrl_tlv_us_event,\r\n{"6 Override Upstream Events", "cmctrl_tlv.us_event",\r\nFT_BYTES, BASE_NONE, NULL, 0x0,\r\n"Override Downstream Events", HFILL}\r\n},\r\n#endif\r\n{ & V_18 ,\r\n{ L_25 , L_26 ,\r\nV_41 , V_42 , NULL , 0x0 ,\r\nL_27 , V_43 }\r\n} ,\r\n{ & V_20 ,\r\n{ L_28 , L_29 ,\r\nV_45 , V_46 , NULL , 0x0 ,\r\nL_30 , V_43 }\r\n} ,\r\n{ & V_39 ,\r\n{ L_31 , L_32 ,\r\nV_45 , V_46 , NULL , 0x0 ,\r\nL_33 , V_43 }\r\n} ,\r\n} ;\r\nstatic T_8 * V_47 [] = {\r\n& V_26 ,\r\n& V_8 ,\r\n& V_16 ,\r\n} ;\r\nV_25 = F_12 ( L_34 ,\r\nL_35 , L_36 ) ;\r\nF_13 ( V_25 , V_40 , F_14 ( V_40 ) ) ;\r\nF_15 ( V_47 , F_14 ( V_47 ) ) ;\r\nF_16 ( L_36 , F_7 , V_25 ) ;\r\n}\r\nvoid\r\nF_17 ( void )\r\n{\r\n#if 0\r\ndissector_handle_t cmctrl_tlv_handle;\r\ncmctrl_tlv_handle = find_dissector ("cmctrl_tlv");\r\ndissector_add_uint ("docsis", 0xFE, cmctrl_tlv_handle);\r\n#endif\r\n}
