# ğŸ”§ RISC-V Monocycle Processor â€“ SystemVerilog

Este projeto implementa um processador RISC-V monociclo utilizando **SystemVerilog**, simulando instruÃ§Ãµes bÃ¡sicas da arquitetura RISC-V (como `add`, `lw`, `sw`, `jal`, `beq`, etc).

---

## ğŸ“ Estrutura do Projeto

```bash
.
â”œâ”€â”€ src/                    # CÃ³digo-fonte do processador
â”‚   â”œâ”€â”€ top.sv
â”‚   â”œâ”€â”€ core/
â”‚   â”‚   â”œâ”€â”€ datapath.sv
â”‚   â”‚   â”œâ”€â”€ control_unit.sv
â”‚   â”‚   â”œâ”€â”€ alu.sv
â”‚   â”‚   â”œâ”€â”€ regfile.sv
â”‚   â”‚   â””â”€â”€ immediate_generator.sv
â”‚   â””â”€â”€ memory/
â”‚       â”œâ”€â”€ instruction_memory.sv
â”‚       â””â”€â”€ data_mem.sv
â”œâ”€â”€ tb/
â”‚   â””â”€â”€ testbench.sv        # Testbench principal
â”œâ”€â”€ testvectors/
â”‚   â”œâ”€â”€ program.hex         # Programa de teste (instruÃ§Ãµes em hexadecimal)
â”‚   â””â”€â”€ data.hex            # Dados iniciais da memÃ³ria (opcional)
â”œâ”€â”€ waveforms/
â”‚   â””â”€â”€ waves.vcd           # Arquivo de ondas gerado pela simulaÃ§Ã£o
â”œâ”€â”€ sim/
â”‚   â””â”€â”€ sim.out             # BinÃ¡rio da simulaÃ§Ã£o gerado pelo Icarus Verilog
â””â”€â”€ README.md
```

## ğŸ› ï¸ InstalaÃ§Ã£o dos prÃ©-requisitos

Certifique-se de ter o seguinte instalado:
ğŸ”¹ Icarus Verilog
	```sudo apt update```
	```sudo apt install iverilog```
ğŸ”¹ GTKWave
	```sudo apt install gtkwave```
Ou ```sudo dnf install iverilog gtkwave``` (no Fedora)

## ğŸš€ CompilaÃ§Ã£o e SimulaÃ§Ã£o

1. Compilar
```bash
iverilog -g2012 -o sim/sim.out \
  tb/testbench.sv \
  src/top.sv \
  src/core/datapath.sv \
  src/core/control_unit.sv \
  src/core/alu.sv \
  src/core/regfile.sv \
  src/memory/instruction_memory.sv \
  src/core/immediate_generator.sv \
  src/memory/data_mem.sv
```

2. Executar a simulaÃ§Ã£o
```vvp sim/sim.out```

Esse comando executa o binÃ¡rio gerado e, se configurado corretamente, irÃ¡:
- Exibir informaÃ§Ãµes como Cycle, PC, e instr.
- Gerar o arquivo de onda waveforms/waves.vcd.

3. Visualizar ondas com GTKWave
```gtkwave waveforms/waves.vcd```

Nessa interface grÃ¡fica, vocÃª pode explorar sinais do processador, como registradores, barramentos, memÃ³ria, ALU, etc.

## ğŸ§ª Sobre os Arquivos .hex

    program.hex: contÃ©m as instruÃ§Ãµes do programa de teste, geralmente convertidas a partir de um .s (assembly).

    data.hex: dados iniciais opcionais para a memÃ³ria de dados (pode estar vazio ou conter palavras de 32 bits em hex).

Exemplo de program.hex:

00500113
00C00193
FF718393
...

## ğŸ“š CrÃ©ditos e ReferÃªncias:

- Baseado no projeto educacional de Sarah Harris e David Harris â€“ Digital Design and Computer Architecture: RISC-V Edition.
- SimulaÃ§Ãµes com Icarus Verilog e GTKWave.

## ğŸ“Œ Dicas

- Modifique o testbench.sv para diferentes programas de teste.
- Explore o GTKWave adicionando sinais como pc, instr, regfile, alu_out, etc.
- Utilize $dumpvars(0, dut) para observar sinais internos.

Feito com ğŸ’» por Leonardo JosÃ© e Gustavo MendonÃ§a.