Index,MC,TYPE,SubChannel,Partition,Nibble,Bit,Offset,FieldName,Register,Field,Name,Name_Index,combined_string
0,M0,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M0_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_0,&---M0---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M0_x_x_x_x_x_DqrxVrefctrl
1,M0,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M0_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_1,&---M0---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M0_x_x_x_x_x_RdacPreampVoutcm
2,M0,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M0_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_2,&---M0---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M0_x_x_x_x_x_RdacSumVoutcm
3,M0,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M0_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_3,&---M0---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M0_x_x_x_x_x_SumOffsetTune
4,M0,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M0_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_4,&---M0---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M0_x_x_x_x_x_SamplerP0Offset
5,M0,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M0_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_5,&---M0---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M0_x_x_x_x_x_SamplerP1Offset
6,M0,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M0_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_6,&---M0---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M0_x_x_x_x_x_SamplerP2Offset
7,M0,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M0_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_7,&---M0---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M0_x_x_x_x_x_SamplerP3Offset
8,M1,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M1_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_8,&---M1---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M1_x_x_x_x_x_DqrxVrefctrl
9,M1,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M1_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_9,&---M1---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M1_x_x_x_x_x_RdacPreampVoutcm
10,M1,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M1_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_10,&---M1---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M1_x_x_x_x_x_RdacSumVoutcm
11,M1,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M1_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_11,&---M1---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M1_x_x_x_x_x_SumOffsetTune
12,M1,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M1_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_12,&---M1---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M1_x_x_x_x_x_SamplerP0Offset
13,M1,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M1_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_13,&---M1---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M1_x_x_x_x_x_SamplerP1Offset
14,M1,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M1_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_14,&---M1---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M1_x_x_x_x_x_SamplerP2Offset
15,M1,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M1_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_15,&---M1---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M1_x_x_x_x_x_SamplerP3Offset
16,M2,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M2_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_16,&---M2---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M2_x_x_x_x_x_DqrxVrefctrl
17,M2,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M2_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_17,&---M2---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M2_x_x_x_x_x_RdacPreampVoutcm
18,M2,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M2_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_18,&---M2---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M2_x_x_x_x_x_RdacSumVoutcm
19,M2,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M2_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_19,&---M2---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M2_x_x_x_x_x_SumOffsetTune
20,M2,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M2_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_20,&---M2---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M2_x_x_x_x_x_SamplerP0Offset
21,M2,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M2_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_21,&---M2---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M2_x_x_x_x_x_SamplerP1Offset
22,M2,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M2_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_22,&---M2---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M2_x_x_x_x_x_SamplerP2Offset
23,M2,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M2_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_23,&---M2---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M2_x_x_x_x_x_SamplerP3Offset
24,M3,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M3_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_24,&---M3---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M3_x_x_x_x_x_DqrxVrefctrl
25,M3,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M3_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_25,&---M3---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M3_x_x_x_x_x_RdacPreampVoutcm
26,M3,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M3_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_26,&---M3---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M3_x_x_x_x_x_RdacSumVoutcm
27,M3,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M3_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_27,&---M3---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M3_x_x_x_x_x_SumOffsetTune
28,M3,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M3_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_28,&---M3---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M3_x_x_x_x_x_SamplerP0Offset
29,M3,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M3_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_29,&---M3---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M3_x_x_x_x_x_SamplerP1Offset
30,M3,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M3_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_30,&---M3---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M3_x_x_x_x_x_SamplerP2Offset
31,M3,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M3_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_31,&---M3---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M3_x_x_x_x_x_SamplerP3Offset
32,M4,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M4_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_32,&---M4---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M4_x_x_x_x_x_DqrxVrefctrl
33,M4,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M4_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_33,&---M4---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M4_x_x_x_x_x_RdacPreampVoutcm
34,M4,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M4_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_34,&---M4---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M4_x_x_x_x_x_RdacSumVoutcm
35,M4,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M4_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_35,&---M4---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M4_x_x_x_x_x_SumOffsetTune
36,M4,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M4_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_36,&---M4---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M4_x_x_x_x_x_SamplerP0Offset
37,M4,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M4_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_37,&---M4---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M4_x_x_x_x_x_SamplerP1Offset
38,M4,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M4_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_38,&---M4---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M4_x_x_x_x_x_SamplerP2Offset
39,M4,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M4_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_39,&---M4---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M4_x_x_x_x_x_SamplerP3Offset
40,M5,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M5_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_40,&---M5---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M5_x_x_x_x_x_DqrxVrefctrl
41,M5,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M5_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_41,&---M5---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M5_x_x_x_x_x_RdacPreampVoutcm
42,M5,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M5_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_42,&---M5---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M5_x_x_x_x_x_RdacSumVoutcm
43,M5,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M5_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_43,&---M5---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M5_x_x_x_x_x_SumOffsetTune
44,M5,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M5_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_44,&---M5---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M5_x_x_x_x_x_SamplerP0Offset
45,M5,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M5_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_45,&---M5---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M5_x_x_x_x_x_SamplerP1Offset
46,M5,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M5_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_46,&---M5---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M5_x_x_x_x_x_SamplerP2Offset
47,M5,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M5_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_47,&---M5---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M5_x_x_x_x_x_SamplerP3Offset
48,M6,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M6_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_48,&---M6---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M6_x_x_x_x_x_DqrxVrefctrl
49,M6,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M6_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_49,&---M6---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M6_x_x_x_x_x_RdacPreampVoutcm
50,M6,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M6_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_50,&---M6---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M6_x_x_x_x_x_RdacSumVoutcm
51,M6,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M6_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_51,&---M6---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M6_x_x_x_x_x_SumOffsetTune
52,M6,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M6_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_52,&---M6---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M6_x_x_x_x_x_SamplerP0Offset
53,M6,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M6_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_53,&---M6---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M6_x_x_x_x_x_SamplerP1Offset
54,M6,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M6_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_54,&---M6---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M6_x_x_x_x_x_SamplerP2Offset
55,M6,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M6_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_55,&---M6---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M6_x_x_x_x_x_SamplerP3Offset
56,M7,COMP,x,x,x,x,x,dqrx_vrefctrl,ddrcomp_dqs_vref_ctl,M7_x_x_x_x_x_DqrxVrefctrl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_56,&---M7---COMP---x---x---x---x---x---dqrx_vrefctrl---ddrcomp_dqs_vref_ctl---M7_x_x_x_x_x_DqrxVrefctrl
57,M7,COMP,x,x,x,x,x,Rdac_preampVoutcm,ddrcomp_rxRdac_ctl1,M7_x_x_x_x_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_57,&---M7---COMP---x---x---x---x---x---Rdac_preampVoutcm---ddrcomp_rxRdac_ctl1---M7_x_x_x_x_x_RdacPreampVoutcm
58,M7,COMP,x,x,x,x,x,RdacSumVoutcm,ddrcomp_rxRdac_ctl1,M7_x_x_x_x_x_RdacSumVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_58,&---M7---COMP---x---x---x---x---x---RdacSumVoutcm---ddrcomp_rxRdac_ctl1---M7_x_x_x_x_x_RdacSumVoutcm
59,M7,COMP,x,x,x,x,x,SumOffsetTune,ddrcomp_rxSum_ctl1,M7_x_x_x_x_x_SumOffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_59,&---M7---COMP---x---x---x---x---x---SumOffsetTune---ddrcomp_rxSum_ctl1---M7_x_x_x_x_x_SumOffsetTune
60,M7,COMP,x,x,x,x,x,SamplerP0Offset,ddrcomp_SamplerOffset0,M7_x_x_x_x_x_SamplerP0Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_60,&---M7---COMP---x---x---x---x---x---SamplerP0Offset---ddrcomp_SamplerOffset0---M7_x_x_x_x_x_SamplerP0Offset
61,M7,COMP,x,x,x,x,x,SamplerP1Offset,ddrcomp_SamplerOffset0,M7_x_x_x_x_x_SamplerP1Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_61,&---M7---COMP---x---x---x---x---x---SamplerP1Offset---ddrcomp_SamplerOffset0---M7_x_x_x_x_x_SamplerP1Offset
62,M7,COMP,x,x,x,x,x,SamplerP2Offset,ddrcomp_SamplerOffset1,M7_x_x_x_x_x_SamplerP2Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_62,&---M7---COMP---x---x---x---x---x---SamplerP2Offset---ddrcomp_SamplerOffset1---M7_x_x_x_x_x_SamplerP2Offset
63,M7,COMP,x,x,x,x,x,SamplerP3Offset,ddrcomp_SamplerOffset1,M7_x_x_x_x_x_SamplerP3Offset,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_COMP_63,&---M7---COMP---x---x---x---x---x---SamplerP3Offset---ddrcomp_SamplerOffset1---M7_x_x_x_x_x_SamplerP3Offset
0,M0,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_0,&---M0---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_SumRshunt
1,M0,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1,&---M0---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_RdacPreampVoutcm
2,M0,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2,&---M0---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_PreampRshunt
3,M0,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3,&---M0---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_RdacSum0Voutcm
4,M0,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4,&---M0---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_RdacSum180Voutcm
5,M0,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5,&---M0---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_RdacSum270Voutcm
6,M0,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6,&---M0---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_RdacSum90Voutcm
7,M0,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7,&---M0---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_VrefCtl
8,M0,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8,&---M0---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_Sum0OffsetTune
9,M0,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9,&---M0---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_Sum180OffsetTune
10,M0,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10,&---M0---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_Sum270OffsetTune
11,M0,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_11,&---M0---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_0_0_0_x_Sum90OffsetTune
12,M0,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_12,&---M0---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_SumRshunt
13,M0,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_13,&---M0---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_RdacPreampVoutcm
14,M0,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_14,&---M0---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_PreampRshunt
15,M0,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_15,&---M0---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_RdacSum0Voutcm
16,M0,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_16,&---M0---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_RdacSum180Voutcm
17,M0,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_17,&---M0---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_RdacSum270Voutcm
18,M0,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_18,&---M0---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_RdacSum90Voutcm
19,M0,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_19,&---M0---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_VrefCtl
20,M0,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_20,&---M0---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_Sum0OffsetTune
21,M0,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_21,&---M0---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_Sum180OffsetTune
22,M0,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_22,&---M0---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_Sum270OffsetTune
23,M0,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_23,&---M0---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_0_0_1_x_Sum90OffsetTune
24,M0,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_24,&---M0---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_SumRshunt
25,M0,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_25,&---M0---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_RdacPreampVoutcm
26,M0,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_26,&---M0---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_PreampRshunt
27,M0,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_27,&---M0---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_RdacSum0Voutcm
28,M0,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_28,&---M0---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_RdacSum180Voutcm
29,M0,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_29,&---M0---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_RdacSum270Voutcm
30,M0,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_30,&---M0---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_RdacSum90Voutcm
31,M0,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_31,&---M0---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_VrefCtl
32,M0,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_32,&---M0---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_Sum0OffsetTune
33,M0,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_33,&---M0---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_Sum180OffsetTune
34,M0,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_34,&---M0---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_Sum270OffsetTune
35,M0,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_35,&---M0---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_0_0_2_x_Sum90OffsetTune
36,M0,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_36,&---M0---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_SumRshunt
37,M0,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_37,&---M0---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_RdacPreampVoutcm
38,M0,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_38,&---M0---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_PreampRshunt
39,M0,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_39,&---M0---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_RdacSum0Voutcm
40,M0,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_40,&---M0---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_RdacSum180Voutcm
41,M0,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_41,&---M0---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_RdacSum270Voutcm
42,M0,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_42,&---M0---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_RdacSum90Voutcm
43,M0,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_43,&---M0---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_VrefCtl
44,M0,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_44,&---M0---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_Sum0OffsetTune
45,M0,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_45,&---M0---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_Sum180OffsetTune
46,M0,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_46,&---M0---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_Sum270OffsetTune
47,M0,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_47,&---M0---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_0_0_3_x_Sum90OffsetTune
48,M0,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_48,&---M0---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_SumRshunt
49,M0,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_49,&---M0---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_RdacPreampVoutcm
50,M0,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_50,&---M0---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_PreampRshunt
51,M0,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_51,&---M0---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_RdacSum0Voutcm
52,M0,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_52,&---M0---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_RdacSum180Voutcm
53,M0,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_53,&---M0---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_RdacSum270Voutcm
54,M0,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_54,&---M0---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_RdacSum90Voutcm
55,M0,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_55,&---M0---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_VrefCtl
56,M0,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_56,&---M0---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_Sum0OffsetTune
57,M0,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_57,&---M0---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_Sum180OffsetTune
58,M0,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_58,&---M0---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_Sum270OffsetTune
59,M0,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_59,&---M0---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_0_1_0_x_Sum90OffsetTune
60,M0,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_60,&---M0---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_SumRshunt
61,M0,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_61,&---M0---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_RdacPreampVoutcm
62,M0,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_62,&---M0---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_PreampRshunt
63,M0,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_63,&---M0---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_RdacSum0Voutcm
64,M0,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_64,&---M0---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_RdacSum180Voutcm
65,M0,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_65,&---M0---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_RdacSum270Voutcm
66,M0,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_66,&---M0---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_RdacSum90Voutcm
67,M0,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_67,&---M0---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_VrefCtl
68,M0,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_68,&---M0---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_Sum0OffsetTune
69,M0,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_69,&---M0---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_Sum180OffsetTune
70,M0,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_70,&---M0---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_Sum270OffsetTune
71,M0,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_71,&---M0---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_0_1_1_x_Sum90OffsetTune
72,M0,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_72,&---M0---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_SumRshunt
73,M0,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_73,&---M0---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_RdacPreampVoutcm
74,M0,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_74,&---M0---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_PreampRshunt
75,M0,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_75,&---M0---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_RdacSum0Voutcm
76,M0,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_76,&---M0---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_RdacSum180Voutcm
77,M0,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_77,&---M0---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_RdacSum270Voutcm
78,M0,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_78,&---M0---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_RdacSum90Voutcm
79,M0,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_79,&---M0---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_VrefCtl
80,M0,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_80,&---M0---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_Sum0OffsetTune
81,M0,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_81,&---M0---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_Sum180OffsetTune
82,M0,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_82,&---M0---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_Sum270OffsetTune
83,M0,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_83,&---M0---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_0_1_2_x_Sum90OffsetTune
84,M0,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_84,&---M0---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_SumRshunt
85,M0,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_85,&---M0---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_RdacPreampVoutcm
86,M0,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_86,&---M0---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_PreampRshunt
87,M0,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_87,&---M0---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_RdacSum0Voutcm
88,M0,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_88,&---M0---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_RdacSum180Voutcm
89,M0,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_89,&---M0---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_RdacSum270Voutcm
90,M0,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_90,&---M0---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_RdacSum90Voutcm
91,M0,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_91,&---M0---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_VrefCtl
92,M0,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_92,&---M0---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_Sum0OffsetTune
93,M0,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_93,&---M0---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_Sum180OffsetTune
94,M0,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_94,&---M0---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_Sum270OffsetTune
95,M0,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_95,&---M0---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_0_1_3_x_Sum90OffsetTune
96,M0,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_96,&---M0---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_SumRshunt
97,M0,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_97,&---M0---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_RdacPreampVoutcm
98,M0,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_98,&---M0---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_PreampRshunt
99,M0,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_99,&---M0---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_RdacSum0Voutcm
100,M0,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_100,&---M0---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_RdacSum180Voutcm
101,M0,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_101,&---M0---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_RdacSum270Voutcm
102,M0,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_102,&---M0---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_RdacSum90Voutcm
103,M0,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_103,&---M0---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_VrefCtl
104,M0,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_104,&---M0---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_Sum0OffsetTune
105,M0,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_105,&---M0---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_Sum180OffsetTune
106,M0,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_106,&---M0---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_Sum270OffsetTune
107,M0,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_107,&---M0---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_1_0_0_x_Sum90OffsetTune
108,M0,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_108,&---M0---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_SumRshunt
109,M0,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_109,&---M0---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_RdacPreampVoutcm
110,M0,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_110,&---M0---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_PreampRshunt
111,M0,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_111,&---M0---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_RdacSum0Voutcm
112,M0,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_112,&---M0---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_RdacSum180Voutcm
113,M0,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_113,&---M0---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_RdacSum270Voutcm
114,M0,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_114,&---M0---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_RdacSum90Voutcm
115,M0,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_115,&---M0---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_VrefCtl
116,M0,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_116,&---M0---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_Sum0OffsetTune
117,M0,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_117,&---M0---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_Sum180OffsetTune
118,M0,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_118,&---M0---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_Sum270OffsetTune
119,M0,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_119,&---M0---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_1_0_1_x_Sum90OffsetTune
120,M0,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_120,&---M0---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_SumRshunt
121,M0,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_121,&---M0---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_RdacPreampVoutcm
122,M0,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_122,&---M0---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_PreampRshunt
123,M0,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_123,&---M0---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_RdacSum0Voutcm
124,M0,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_124,&---M0---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_RdacSum180Voutcm
125,M0,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_125,&---M0---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_RdacSum270Voutcm
126,M0,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_126,&---M0---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_RdacSum90Voutcm
127,M0,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_127,&---M0---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_VrefCtl
128,M0,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_128,&---M0---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_Sum0OffsetTune
129,M0,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_129,&---M0---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_Sum180OffsetTune
130,M0,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_130,&---M0---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_Sum270OffsetTune
131,M0,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_131,&---M0---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_1_0_2_x_Sum90OffsetTune
132,M0,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_132,&---M0---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_SumRshunt
133,M0,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_133,&---M0---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_RdacPreampVoutcm
134,M0,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_134,&---M0---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_PreampRshunt
135,M0,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_135,&---M0---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_RdacSum0Voutcm
136,M0,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_136,&---M0---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_RdacSum180Voutcm
137,M0,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_137,&---M0---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_RdacSum270Voutcm
138,M0,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_138,&---M0---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_RdacSum90Voutcm
139,M0,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_139,&---M0---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_VrefCtl
140,M0,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_140,&---M0---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_Sum0OffsetTune
141,M0,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_141,&---M0---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_Sum180OffsetTune
142,M0,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_142,&---M0---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_Sum270OffsetTune
143,M0,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_143,&---M0---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_1_0_3_x_Sum90OffsetTune
144,M0,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_144,&---M0---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_SumRshunt
145,M0,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_145,&---M0---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_RdacPreampVoutcm
146,M0,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_146,&---M0---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_PreampRshunt
147,M0,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_147,&---M0---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_RdacSum0Voutcm
148,M0,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_148,&---M0---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_RdacSum180Voutcm
149,M0,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_149,&---M0---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_RdacSum270Voutcm
150,M0,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_150,&---M0---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_RdacSum90Voutcm
151,M0,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_151,&---M0---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_VrefCtl
152,M0,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_152,&---M0---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_Sum0OffsetTune
153,M0,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_153,&---M0---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_Sum180OffsetTune
154,M0,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_154,&---M0---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_Sum270OffsetTune
155,M0,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_155,&---M0---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_1_1_0_x_Sum90OffsetTune
156,M0,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_156,&---M0---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_SumRshunt
157,M0,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_157,&---M0---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_RdacPreampVoutcm
158,M0,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_158,&---M0---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_PreampRshunt
159,M0,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_159,&---M0---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_RdacSum0Voutcm
160,M0,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_160,&---M0---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_RdacSum180Voutcm
161,M0,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_161,&---M0---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_RdacSum270Voutcm
162,M0,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_162,&---M0---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_RdacSum90Voutcm
163,M0,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_163,&---M0---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_VrefCtl
164,M0,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_164,&---M0---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_Sum0OffsetTune
165,M0,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_165,&---M0---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_Sum180OffsetTune
166,M0,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_166,&---M0---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_Sum270OffsetTune
167,M0,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_167,&---M0---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_1_1_1_x_Sum90OffsetTune
168,M0,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_168,&---M0---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_SumRshunt
169,M0,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_169,&---M0---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_RdacPreampVoutcm
170,M0,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_170,&---M0---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_PreampRshunt
171,M0,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_171,&---M0---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_RdacSum0Voutcm
172,M0,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_172,&---M0---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_RdacSum180Voutcm
173,M0,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_173,&---M0---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_RdacSum270Voutcm
174,M0,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_174,&---M0---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_RdacSum90Voutcm
175,M0,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_175,&---M0---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_VrefCtl
176,M0,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_176,&---M0---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_Sum0OffsetTune
177,M0,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_177,&---M0---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_Sum180OffsetTune
178,M0,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_178,&---M0---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_Sum270OffsetTune
179,M0,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_179,&---M0---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_1_1_2_x_Sum90OffsetTune
180,M0,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_180,&---M0---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_SumRshunt
181,M0,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_181,&---M0---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_RdacPreampVoutcm
182,M0,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_182,&---M0---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_PreampRshunt
183,M0,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_183,&---M0---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_RdacSum0Voutcm
184,M0,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_184,&---M0---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_RdacSum180Voutcm
185,M0,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_185,&---M0---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_RdacSum270Voutcm
186,M0,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_186,&---M0---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_RdacSum90Voutcm
187,M0,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_187,&---M0---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_VrefCtl
188,M0,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_188,&---M0---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_Sum0OffsetTune
189,M0,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_189,&---M0---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_Sum180OffsetTune
190,M0,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_190,&---M0---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_Sum270OffsetTune
191,M0,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_191,&---M0---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_1_1_3_x_Sum90OffsetTune
192,M0,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_192,&---M0---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_SumRshunt
193,M0,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_193,&---M0---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_RdacPreampVoutcm
194,M0,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_194,&---M0---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_PreampRshunt
195,M0,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_195,&---M0---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_RdacSum0Voutcm
196,M0,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_196,&---M0---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_RdacSum180Voutcm
197,M0,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_197,&---M0---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_RdacSum270Voutcm
198,M0,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_198,&---M0---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_RdacSum90Voutcm
199,M0,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_199,&---M0---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_VrefCtl
200,M0,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_200,&---M0---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_Sum0OffsetTune
201,M0,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_201,&---M0---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_Sum180OffsetTune
202,M0,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_202,&---M0---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_Sum270OffsetTune
203,M0,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_203,&---M0---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_2_0_0_x_Sum90OffsetTune
204,M0,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_204,&---M0---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_SumRshunt
205,M0,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_205,&---M0---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_RdacPreampVoutcm
206,M0,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_206,&---M0---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_PreampRshunt
207,M0,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_207,&---M0---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_RdacSum0Voutcm
208,M0,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_208,&---M0---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_RdacSum180Voutcm
209,M0,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_209,&---M0---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_RdacSum270Voutcm
210,M0,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_210,&---M0---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_RdacSum90Voutcm
211,M0,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_211,&---M0---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_VrefCtl
212,M0,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_212,&---M0---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_Sum0OffsetTune
213,M0,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_213,&---M0---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_Sum180OffsetTune
214,M0,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_214,&---M0---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_Sum270OffsetTune
215,M0,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_215,&---M0---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_2_0_1_x_Sum90OffsetTune
216,M0,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_216,&---M0---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_SumRshunt
217,M0,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_217,&---M0---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_RdacPreampVoutcm
218,M0,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_218,&---M0---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_PreampRshunt
219,M0,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_219,&---M0---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_RdacSum0Voutcm
220,M0,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_220,&---M0---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_RdacSum180Voutcm
221,M0,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_221,&---M0---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_RdacSum270Voutcm
222,M0,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_222,&---M0---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_RdacSum90Voutcm
223,M0,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_223,&---M0---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_VrefCtl
224,M0,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_224,&---M0---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_Sum0OffsetTune
225,M0,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_225,&---M0---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_Sum180OffsetTune
226,M0,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_226,&---M0---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_Sum270OffsetTune
227,M0,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_227,&---M0---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_2_0_2_x_Sum90OffsetTune
228,M0,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_228,&---M0---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_SumRshunt
229,M0,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_229,&---M0---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_RdacPreampVoutcm
230,M0,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_230,&---M0---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_PreampRshunt
231,M0,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_231,&---M0---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_RdacSum0Voutcm
232,M0,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_232,&---M0---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_RdacSum180Voutcm
233,M0,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_233,&---M0---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_RdacSum270Voutcm
234,M0,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_234,&---M0---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_RdacSum90Voutcm
235,M0,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_235,&---M0---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_VrefCtl
236,M0,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_236,&---M0---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_Sum0OffsetTune
237,M0,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_237,&---M0---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_Sum180OffsetTune
238,M0,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_238,&---M0---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_Sum270OffsetTune
239,M0,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_239,&---M0---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_2_0_3_x_Sum90OffsetTune
240,M0,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_240,&---M0---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_SumRshunt
241,M0,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_241,&---M0---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_RdacPreampVoutcm
242,M0,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_242,&---M0---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_PreampRshunt
243,M0,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_243,&---M0---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_RdacSum0Voutcm
244,M0,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_244,&---M0---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_RdacSum180Voutcm
245,M0,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_245,&---M0---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_RdacSum270Voutcm
246,M0,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_246,&---M0---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_RdacSum90Voutcm
247,M0,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_247,&---M0---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_VrefCtl
248,M0,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_248,&---M0---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_Sum0OffsetTune
249,M0,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_249,&---M0---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_Sum180OffsetTune
250,M0,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_250,&---M0---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_Sum270OffsetTune
251,M0,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_251,&---M0---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_2_1_0_x_Sum90OffsetTune
252,M0,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_252,&---M0---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_SumRshunt
253,M0,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_253,&---M0---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_RdacPreampVoutcm
254,M0,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_254,&---M0---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_PreampRshunt
255,M0,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_255,&---M0---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_RdacSum0Voutcm
256,M0,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_256,&---M0---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_RdacSum180Voutcm
257,M0,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_257,&---M0---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_RdacSum270Voutcm
258,M0,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_258,&---M0---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_RdacSum90Voutcm
259,M0,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_259,&---M0---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_VrefCtl
260,M0,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_260,&---M0---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_Sum0OffsetTune
261,M0,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_261,&---M0---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_Sum180OffsetTune
262,M0,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_262,&---M0---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_Sum270OffsetTune
263,M0,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_263,&---M0---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_2_1_1_x_Sum90OffsetTune
264,M0,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_264,&---M0---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_SumRshunt
265,M0,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_265,&---M0---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_RdacPreampVoutcm
266,M0,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_266,&---M0---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_PreampRshunt
267,M0,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_267,&---M0---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_RdacSum0Voutcm
268,M0,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_268,&---M0---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_RdacSum180Voutcm
269,M0,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_269,&---M0---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_RdacSum270Voutcm
270,M0,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_270,&---M0---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_RdacSum90Voutcm
271,M0,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_271,&---M0---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_VrefCtl
272,M0,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_272,&---M0---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_Sum0OffsetTune
273,M0,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_273,&---M0---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_Sum180OffsetTune
274,M0,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_274,&---M0---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_Sum270OffsetTune
275,M0,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_275,&---M0---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_2_1_2_x_Sum90OffsetTune
276,M0,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_276,&---M0---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_SumRshunt
277,M0,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_277,&---M0---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_RdacPreampVoutcm
278,M0,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_278,&---M0---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_PreampRshunt
279,M0,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_279,&---M0---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_RdacSum0Voutcm
280,M0,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_280,&---M0---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_RdacSum180Voutcm
281,M0,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_281,&---M0---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_RdacSum270Voutcm
282,M0,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_282,&---M0---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_RdacSum90Voutcm
283,M0,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_283,&---M0---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_VrefCtl
284,M0,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_284,&---M0---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_Sum0OffsetTune
285,M0,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_285,&---M0---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_Sum180OffsetTune
286,M0,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_286,&---M0---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_Sum270OffsetTune
287,M0,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_287,&---M0---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_2_1_3_x_Sum90OffsetTune
288,M0,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_288,&---M0---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_SumRshunt
289,M0,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_289,&---M0---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_RdacPreampVoutcm
290,M0,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_290,&---M0---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_PreampRshunt
291,M0,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_291,&---M0---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_RdacSum0Voutcm
292,M0,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_292,&---M0---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_RdacSum180Voutcm
293,M0,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_293,&---M0---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_RdacSum270Voutcm
294,M0,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_294,&---M0---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_RdacSum90Voutcm
295,M0,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_295,&---M0---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_VrefCtl
296,M0,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_296,&---M0---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_Sum0OffsetTune
297,M0,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_297,&---M0---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_Sum180OffsetTune
298,M0,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_298,&---M0---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_Sum270OffsetTune
299,M0,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_299,&---M0---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_3_0_0_x_Sum90OffsetTune
300,M0,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_300,&---M0---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_SumRshunt
301,M0,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_301,&---M0---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_RdacPreampVoutcm
302,M0,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_302,&---M0---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_PreampRshunt
303,M0,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_303,&---M0---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_RdacSum0Voutcm
304,M0,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_304,&---M0---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_RdacSum180Voutcm
305,M0,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_305,&---M0---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_RdacSum270Voutcm
306,M0,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_306,&---M0---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_RdacSum90Voutcm
307,M0,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_307,&---M0---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_VrefCtl
308,M0,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_308,&---M0---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_Sum0OffsetTune
309,M0,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_309,&---M0---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_Sum180OffsetTune
310,M0,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_310,&---M0---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_Sum270OffsetTune
311,M0,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_311,&---M0---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_3_0_1_x_Sum90OffsetTune
312,M0,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_312,&---M0---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_SumRshunt
313,M0,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_313,&---M0---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_RdacPreampVoutcm
314,M0,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_314,&---M0---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_PreampRshunt
315,M0,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_315,&---M0---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_RdacSum0Voutcm
316,M0,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_316,&---M0---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_RdacSum180Voutcm
317,M0,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_317,&---M0---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_RdacSum270Voutcm
318,M0,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_318,&---M0---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_RdacSum90Voutcm
319,M0,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_319,&---M0---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_VrefCtl
320,M0,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_320,&---M0---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_Sum0OffsetTune
321,M0,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_321,&---M0---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_Sum180OffsetTune
322,M0,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_322,&---M0---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_Sum270OffsetTune
323,M0,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_323,&---M0---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_3_0_2_x_Sum90OffsetTune
324,M0,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_324,&---M0---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_SumRshunt
325,M0,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_325,&---M0---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_RdacPreampVoutcm
326,M0,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_326,&---M0---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_PreampRshunt
327,M0,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_327,&---M0---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_RdacSum0Voutcm
328,M0,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_328,&---M0---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_RdacSum180Voutcm
329,M0,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_329,&---M0---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_RdacSum270Voutcm
330,M0,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_330,&---M0---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_RdacSum90Voutcm
331,M0,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_331,&---M0---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_VrefCtl
332,M0,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_332,&---M0---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_Sum0OffsetTune
333,M0,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_333,&---M0---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_Sum180OffsetTune
334,M0,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_334,&---M0---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_Sum270OffsetTune
335,M0,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_335,&---M0---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_3_0_3_x_Sum90OffsetTune
336,M0,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_336,&---M0---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_SumRshunt
337,M0,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_337,&---M0---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_RdacPreampVoutcm
338,M0,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_338,&---M0---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_PreampRshunt
339,M0,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_339,&---M0---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_RdacSum0Voutcm
340,M0,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_340,&---M0---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_RdacSum180Voutcm
341,M0,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_341,&---M0---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_RdacSum270Voutcm
342,M0,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_342,&---M0---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_RdacSum90Voutcm
343,M0,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_343,&---M0---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_VrefCtl
344,M0,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_344,&---M0---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_Sum0OffsetTune
345,M0,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_345,&---M0---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_Sum180OffsetTune
346,M0,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_346,&---M0---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_Sum270OffsetTune
347,M0,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_347,&---M0---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_3_1_0_x_Sum90OffsetTune
348,M0,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_348,&---M0---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_SumRshunt
349,M0,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_349,&---M0---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_RdacPreampVoutcm
350,M0,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_350,&---M0---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_PreampRshunt
351,M0,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_351,&---M0---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_RdacSum0Voutcm
352,M0,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_352,&---M0---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_RdacSum180Voutcm
353,M0,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_353,&---M0---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_RdacSum270Voutcm
354,M0,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_354,&---M0---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_RdacSum90Voutcm
355,M0,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_355,&---M0---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_VrefCtl
356,M0,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_356,&---M0---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_Sum0OffsetTune
357,M0,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_357,&---M0---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_Sum180OffsetTune
358,M0,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_358,&---M0---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_Sum270OffsetTune
359,M0,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_359,&---M0---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_3_1_1_x_Sum90OffsetTune
360,M0,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_360,&---M0---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_SumRshunt
361,M0,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_361,&---M0---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_RdacPreampVoutcm
362,M0,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_362,&---M0---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_PreampRshunt
363,M0,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_363,&---M0---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_RdacSum0Voutcm
364,M0,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_364,&---M0---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_RdacSum180Voutcm
365,M0,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_365,&---M0---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_RdacSum270Voutcm
366,M0,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_366,&---M0---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_RdacSum90Voutcm
367,M0,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_367,&---M0---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_VrefCtl
368,M0,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_368,&---M0---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_Sum0OffsetTune
369,M0,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_369,&---M0---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_Sum180OffsetTune
370,M0,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_370,&---M0---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_Sum270OffsetTune
371,M0,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_371,&---M0---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_3_1_2_x_Sum90OffsetTune
372,M0,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_372,&---M0---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_SumRshunt
373,M0,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_373,&---M0---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_RdacPreampVoutcm
374,M0,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_374,&---M0---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_PreampRshunt
375,M0,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_375,&---M0---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_RdacSum0Voutcm
376,M0,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_376,&---M0---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_RdacSum180Voutcm
377,M0,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_377,&---M0---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_RdacSum270Voutcm
378,M0,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_378,&---M0---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_RdacSum90Voutcm
379,M0,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_379,&---M0---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_VrefCtl
380,M0,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_380,&---M0---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_Sum0OffsetTune
381,M0,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_381,&---M0---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_Sum180OffsetTune
382,M0,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_382,&---M0---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_Sum270OffsetTune
383,M0,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_383,&---M0---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_3_1_3_x_Sum90OffsetTune
384,M0,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_384,&---M0---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_SumRshunt
385,M0,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_385,&---M0---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_RdacPreampVoutcm
386,M0,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_386,&---M0---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_PreampRshunt
387,M0,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_387,&---M0---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_RdacSum0Voutcm
388,M0,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_388,&---M0---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_RdacSum180Voutcm
389,M0,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_389,&---M0---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_RdacSum270Voutcm
390,M0,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_390,&---M0---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_RdacSum90Voutcm
391,M0,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_391,&---M0---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_VrefCtl
392,M0,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_392,&---M0---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_Sum0OffsetTune
393,M0,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_393,&---M0---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_Sum180OffsetTune
394,M0,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_394,&---M0---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_Sum270OffsetTune
395,M0,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_395,&---M0---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_A_4_0_0_x_Sum90OffsetTune
396,M0,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_396,&---M0---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_SumRshunt
397,M0,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_397,&---M0---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_RdacPreampVoutcm
398,M0,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_398,&---M0---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_PreampRshunt
399,M0,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_399,&---M0---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_RdacSum0Voutcm
400,M0,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_400,&---M0---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_RdacSum180Voutcm
401,M0,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_401,&---M0---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_RdacSum270Voutcm
402,M0,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_402,&---M0---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_RdacSum90Voutcm
403,M0,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_403,&---M0---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_VrefCtl
404,M0,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_404,&---M0---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_Sum0OffsetTune
405,M0,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_405,&---M0---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_Sum180OffsetTune
406,M0,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_406,&---M0---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_Sum270OffsetTune
407,M0,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_407,&---M0---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_A_4_0_1_x_Sum90OffsetTune
408,M0,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_408,&---M0---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_SumRshunt
409,M0,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_409,&---M0---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_RdacPreampVoutcm
410,M0,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_410,&---M0---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_PreampRshunt
411,M0,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_411,&---M0---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_RdacSum0Voutcm
412,M0,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_412,&---M0---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_RdacSum180Voutcm
413,M0,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_413,&---M0---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_RdacSum270Voutcm
414,M0,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_414,&---M0---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_RdacSum90Voutcm
415,M0,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_415,&---M0---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_VrefCtl
416,M0,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_416,&---M0---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_Sum0OffsetTune
417,M0,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_417,&---M0---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_Sum180OffsetTune
418,M0,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_418,&---M0---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_Sum270OffsetTune
419,M0,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_419,&---M0---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_A_4_0_2_x_Sum90OffsetTune
420,M0,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_420,&---M0---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_SumRshunt
421,M0,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_421,&---M0---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_RdacPreampVoutcm
422,M0,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_422,&---M0---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_PreampRshunt
423,M0,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_423,&---M0---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_RdacSum0Voutcm
424,M0,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_424,&---M0---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_RdacSum180Voutcm
425,M0,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_425,&---M0---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_RdacSum270Voutcm
426,M0,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_426,&---M0---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_RdacSum90Voutcm
427,M0,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_427,&---M0---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_VrefCtl
428,M0,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_428,&---M0---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_Sum0OffsetTune
429,M0,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_429,&---M0---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_Sum180OffsetTune
430,M0,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_430,&---M0---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_Sum270OffsetTune
431,M0,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_431,&---M0---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_A_4_0_3_x_Sum90OffsetTune
432,M0,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_432,&---M0---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_SumRshunt
433,M0,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_433,&---M0---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_RdacPreampVoutcm
434,M0,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_434,&---M0---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_PreampRshunt
435,M0,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_435,&---M0---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_RdacSum0Voutcm
436,M0,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_436,&---M0---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_RdacSum180Voutcm
437,M0,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_437,&---M0---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_RdacSum270Voutcm
438,M0,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_438,&---M0---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_RdacSum90Voutcm
439,M0,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_439,&---M0---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_VrefCtl
440,M0,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_440,&---M0---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_Sum0OffsetTune
441,M0,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_441,&---M0---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_Sum180OffsetTune
442,M0,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_442,&---M0---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_Sum270OffsetTune
443,M0,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_443,&---M0---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_A_4_1_0_x_Sum90OffsetTune
444,M0,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_444,&---M0---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_SumRshunt
445,M0,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_445,&---M0---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_RdacPreampVoutcm
446,M0,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_446,&---M0---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_PreampRshunt
447,M0,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_447,&---M0---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_RdacSum0Voutcm
448,M0,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_448,&---M0---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_RdacSum180Voutcm
449,M0,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_449,&---M0---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_RdacSum270Voutcm
450,M0,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_450,&---M0---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_RdacSum90Voutcm
451,M0,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_451,&---M0---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_VrefCtl
452,M0,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_452,&---M0---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_Sum0OffsetTune
453,M0,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_453,&---M0---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_Sum180OffsetTune
454,M0,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_454,&---M0---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_Sum270OffsetTune
455,M0,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_455,&---M0---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_A_4_1_1_x_Sum90OffsetTune
456,M0,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_456,&---M0---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_SumRshunt
457,M0,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_457,&---M0---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_RdacPreampVoutcm
458,M0,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_458,&---M0---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_PreampRshunt
459,M0,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_459,&---M0---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_RdacSum0Voutcm
460,M0,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_460,&---M0---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_RdacSum180Voutcm
461,M0,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_461,&---M0---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_RdacSum270Voutcm
462,M0,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_462,&---M0---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_RdacSum90Voutcm
463,M0,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_463,&---M0---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_VrefCtl
464,M0,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_464,&---M0---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_Sum0OffsetTune
465,M0,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_465,&---M0---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_Sum180OffsetTune
466,M0,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_466,&---M0---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_Sum270OffsetTune
467,M0,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_467,&---M0---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_A_4_1_2_x_Sum90OffsetTune
468,M0,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_468,&---M0---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_SumRshunt
469,M0,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_469,&---M0---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_RdacPreampVoutcm
470,M0,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_470,&---M0---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_PreampRshunt
471,M0,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_471,&---M0---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_RdacSum0Voutcm
472,M0,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_472,&---M0---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_RdacSum180Voutcm
473,M0,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_473,&---M0---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_RdacSum270Voutcm
474,M0,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_474,&---M0---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_RdacSum90Voutcm
475,M0,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_475,&---M0---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_VrefCtl
476,M0,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_476,&---M0---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_Sum0OffsetTune
477,M0,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_477,&---M0---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_Sum180OffsetTune
478,M0,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_478,&---M0---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_Sum270OffsetTune
479,M0,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_479,&---M0---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_A_4_1_3_x_Sum90OffsetTune
480,M0,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_480,&---M0---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_SumRshunt
481,M0,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_481,&---M0---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_RdacPreampVoutcm
482,M0,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_482,&---M0---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_PreampRshunt
483,M0,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_483,&---M0---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_RdacSum0Voutcm
484,M0,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_484,&---M0---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_RdacSum180Voutcm
485,M0,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_485,&---M0---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_RdacSum270Voutcm
486,M0,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_486,&---M0---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_RdacSum90Voutcm
487,M0,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_487,&---M0---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_VrefCtl
488,M0,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_488,&---M0---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_Sum0OffsetTune
489,M0,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_489,&---M0---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_Sum180OffsetTune
490,M0,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_490,&---M0---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_Sum270OffsetTune
491,M0,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_491,&---M0---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_0_0_0_x_Sum90OffsetTune
492,M0,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_492,&---M0---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_SumRshunt
493,M0,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_493,&---M0---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_RdacPreampVoutcm
494,M0,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_494,&---M0---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_PreampRshunt
495,M0,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_495,&---M0---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_RdacSum0Voutcm
496,M0,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_496,&---M0---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_RdacSum180Voutcm
497,M0,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_497,&---M0---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_RdacSum270Voutcm
498,M0,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_498,&---M0---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_RdacSum90Voutcm
499,M0,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_499,&---M0---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_VrefCtl
500,M0,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_500,&---M0---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_Sum0OffsetTune
501,M0,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_501,&---M0---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_Sum180OffsetTune
502,M0,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_502,&---M0---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_Sum270OffsetTune
503,M0,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_503,&---M0---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_0_0_1_x_Sum90OffsetTune
504,M0,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_504,&---M0---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_SumRshunt
505,M0,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_505,&---M0---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_RdacPreampVoutcm
506,M0,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_506,&---M0---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_PreampRshunt
507,M0,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_507,&---M0---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_RdacSum0Voutcm
508,M0,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_508,&---M0---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_RdacSum180Voutcm
509,M0,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_509,&---M0---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_RdacSum270Voutcm
510,M0,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_510,&---M0---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_RdacSum90Voutcm
511,M0,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_511,&---M0---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_VrefCtl
512,M0,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_512,&---M0---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_Sum0OffsetTune
513,M0,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_513,&---M0---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_Sum180OffsetTune
514,M0,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_514,&---M0---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_Sum270OffsetTune
515,M0,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_515,&---M0---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_0_0_2_x_Sum90OffsetTune
516,M0,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_516,&---M0---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_SumRshunt
517,M0,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_517,&---M0---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_RdacPreampVoutcm
518,M0,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_518,&---M0---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_PreampRshunt
519,M0,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_519,&---M0---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_RdacSum0Voutcm
520,M0,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_520,&---M0---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_RdacSum180Voutcm
521,M0,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_521,&---M0---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_RdacSum270Voutcm
522,M0,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_522,&---M0---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_RdacSum90Voutcm
523,M0,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_523,&---M0---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_VrefCtl
524,M0,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_524,&---M0---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_Sum0OffsetTune
525,M0,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_525,&---M0---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_Sum180OffsetTune
526,M0,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_526,&---M0---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_Sum270OffsetTune
527,M0,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_527,&---M0---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_0_0_3_x_Sum90OffsetTune
528,M0,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_528,&---M0---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_SumRshunt
529,M0,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_529,&---M0---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_RdacPreampVoutcm
530,M0,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_530,&---M0---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_PreampRshunt
531,M0,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_531,&---M0---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_RdacSum0Voutcm
532,M0,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_532,&---M0---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_RdacSum180Voutcm
533,M0,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_533,&---M0---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_RdacSum270Voutcm
534,M0,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_534,&---M0---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_RdacSum90Voutcm
535,M0,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_535,&---M0---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_VrefCtl
536,M0,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_536,&---M0---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_Sum0OffsetTune
537,M0,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_537,&---M0---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_Sum180OffsetTune
538,M0,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_538,&---M0---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_Sum270OffsetTune
539,M0,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_539,&---M0---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_0_1_0_x_Sum90OffsetTune
540,M0,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_540,&---M0---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_SumRshunt
541,M0,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_541,&---M0---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_RdacPreampVoutcm
542,M0,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_542,&---M0---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_PreampRshunt
543,M0,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_543,&---M0---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_RdacSum0Voutcm
544,M0,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_544,&---M0---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_RdacSum180Voutcm
545,M0,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_545,&---M0---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_RdacSum270Voutcm
546,M0,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_546,&---M0---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_RdacSum90Voutcm
547,M0,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_547,&---M0---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_VrefCtl
548,M0,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_548,&---M0---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_Sum0OffsetTune
549,M0,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_549,&---M0---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_Sum180OffsetTune
550,M0,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_550,&---M0---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_Sum270OffsetTune
551,M0,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_551,&---M0---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_0_1_1_x_Sum90OffsetTune
552,M0,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_552,&---M0---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_SumRshunt
553,M0,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_553,&---M0---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_RdacPreampVoutcm
554,M0,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_554,&---M0---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_PreampRshunt
555,M0,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_555,&---M0---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_RdacSum0Voutcm
556,M0,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_556,&---M0---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_RdacSum180Voutcm
557,M0,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_557,&---M0---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_RdacSum270Voutcm
558,M0,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_558,&---M0---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_RdacSum90Voutcm
559,M0,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_559,&---M0---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_VrefCtl
560,M0,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_560,&---M0---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_Sum0OffsetTune
561,M0,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_561,&---M0---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_Sum180OffsetTune
562,M0,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_562,&---M0---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_Sum270OffsetTune
563,M0,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_563,&---M0---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_0_1_2_x_Sum90OffsetTune
564,M0,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_564,&---M0---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_SumRshunt
565,M0,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_565,&---M0---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_RdacPreampVoutcm
566,M0,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_566,&---M0---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_PreampRshunt
567,M0,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_567,&---M0---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_RdacSum0Voutcm
568,M0,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_568,&---M0---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_RdacSum180Voutcm
569,M0,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_569,&---M0---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_RdacSum270Voutcm
570,M0,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_570,&---M0---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_RdacSum90Voutcm
571,M0,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_571,&---M0---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_VrefCtl
572,M0,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_572,&---M0---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_Sum0OffsetTune
573,M0,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_573,&---M0---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_Sum180OffsetTune
574,M0,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_574,&---M0---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_Sum270OffsetTune
575,M0,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_575,&---M0---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_0_1_3_x_Sum90OffsetTune
576,M0,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_576,&---M0---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_SumRshunt
577,M0,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_577,&---M0---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_RdacPreampVoutcm
578,M0,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_578,&---M0---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_PreampRshunt
579,M0,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_579,&---M0---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_RdacSum0Voutcm
580,M0,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_580,&---M0---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_RdacSum180Voutcm
581,M0,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_581,&---M0---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_RdacSum270Voutcm
582,M0,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_582,&---M0---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_RdacSum90Voutcm
583,M0,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_583,&---M0---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_VrefCtl
584,M0,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_584,&---M0---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_Sum0OffsetTune
585,M0,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_585,&---M0---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_Sum180OffsetTune
586,M0,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_586,&---M0---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_Sum270OffsetTune
587,M0,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_587,&---M0---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_1_0_0_x_Sum90OffsetTune
588,M0,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_588,&---M0---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_SumRshunt
589,M0,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_589,&---M0---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_RdacPreampVoutcm
590,M0,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_590,&---M0---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_PreampRshunt
591,M0,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_591,&---M0---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_RdacSum0Voutcm
592,M0,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_592,&---M0---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_RdacSum180Voutcm
593,M0,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_593,&---M0---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_RdacSum270Voutcm
594,M0,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_594,&---M0---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_RdacSum90Voutcm
595,M0,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_595,&---M0---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_VrefCtl
596,M0,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_596,&---M0---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_Sum0OffsetTune
597,M0,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_597,&---M0---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_Sum180OffsetTune
598,M0,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_598,&---M0---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_Sum270OffsetTune
599,M0,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_599,&---M0---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_1_0_1_x_Sum90OffsetTune
600,M0,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_600,&---M0---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_SumRshunt
601,M0,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_601,&---M0---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_RdacPreampVoutcm
602,M0,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_602,&---M0---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_PreampRshunt
603,M0,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_603,&---M0---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_RdacSum0Voutcm
604,M0,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_604,&---M0---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_RdacSum180Voutcm
605,M0,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_605,&---M0---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_RdacSum270Voutcm
606,M0,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_606,&---M0---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_RdacSum90Voutcm
607,M0,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_607,&---M0---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_VrefCtl
608,M0,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_608,&---M0---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_Sum0OffsetTune
609,M0,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_609,&---M0---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_Sum180OffsetTune
610,M0,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_610,&---M0---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_Sum270OffsetTune
611,M0,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_611,&---M0---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_1_0_2_x_Sum90OffsetTune
612,M0,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_612,&---M0---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_SumRshunt
613,M0,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_613,&---M0---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_RdacPreampVoutcm
614,M0,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_614,&---M0---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_PreampRshunt
615,M0,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_615,&---M0---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_RdacSum0Voutcm
616,M0,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_616,&---M0---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_RdacSum180Voutcm
617,M0,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_617,&---M0---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_RdacSum270Voutcm
618,M0,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_618,&---M0---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_RdacSum90Voutcm
619,M0,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_619,&---M0---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_VrefCtl
620,M0,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_620,&---M0---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_Sum0OffsetTune
621,M0,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_621,&---M0---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_Sum180OffsetTune
622,M0,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_622,&---M0---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_Sum270OffsetTune
623,M0,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_623,&---M0---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_1_0_3_x_Sum90OffsetTune
624,M0,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_624,&---M0---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_SumRshunt
625,M0,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_625,&---M0---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_RdacPreampVoutcm
626,M0,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_626,&---M0---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_PreampRshunt
627,M0,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_627,&---M0---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_RdacSum0Voutcm
628,M0,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_628,&---M0---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_RdacSum180Voutcm
629,M0,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_629,&---M0---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_RdacSum270Voutcm
630,M0,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_630,&---M0---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_RdacSum90Voutcm
631,M0,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_631,&---M0---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_VrefCtl
632,M0,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_632,&---M0---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_Sum0OffsetTune
633,M0,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_633,&---M0---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_Sum180OffsetTune
634,M0,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_634,&---M0---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_Sum270OffsetTune
635,M0,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_635,&---M0---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_1_1_0_x_Sum90OffsetTune
636,M0,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_636,&---M0---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_SumRshunt
637,M0,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_637,&---M0---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_RdacPreampVoutcm
638,M0,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_638,&---M0---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_PreampRshunt
639,M0,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_639,&---M0---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_RdacSum0Voutcm
640,M0,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_640,&---M0---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_RdacSum180Voutcm
641,M0,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_641,&---M0---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_RdacSum270Voutcm
642,M0,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_642,&---M0---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_RdacSum90Voutcm
643,M0,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_643,&---M0---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_VrefCtl
644,M0,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_644,&---M0---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_Sum0OffsetTune
645,M0,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_645,&---M0---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_Sum180OffsetTune
646,M0,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_646,&---M0---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_Sum270OffsetTune
647,M0,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_647,&---M0---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_1_1_1_x_Sum90OffsetTune
648,M0,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_648,&---M0---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_SumRshunt
649,M0,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_649,&---M0---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_RdacPreampVoutcm
650,M0,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_650,&---M0---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_PreampRshunt
651,M0,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_651,&---M0---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_RdacSum0Voutcm
652,M0,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_652,&---M0---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_RdacSum180Voutcm
653,M0,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_653,&---M0---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_RdacSum270Voutcm
654,M0,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_654,&---M0---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_RdacSum90Voutcm
655,M0,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_655,&---M0---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_VrefCtl
656,M0,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_656,&---M0---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_Sum0OffsetTune
657,M0,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_657,&---M0---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_Sum180OffsetTune
658,M0,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_658,&---M0---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_Sum270OffsetTune
659,M0,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_659,&---M0---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_1_1_2_x_Sum90OffsetTune
660,M0,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_660,&---M0---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_SumRshunt
661,M0,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_661,&---M0---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_RdacPreampVoutcm
662,M0,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_662,&---M0---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_PreampRshunt
663,M0,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_663,&---M0---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_RdacSum0Voutcm
664,M0,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_664,&---M0---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_RdacSum180Voutcm
665,M0,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_665,&---M0---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_RdacSum270Voutcm
666,M0,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_666,&---M0---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_RdacSum90Voutcm
667,M0,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_667,&---M0---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_VrefCtl
668,M0,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_668,&---M0---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_Sum0OffsetTune
669,M0,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_669,&---M0---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_Sum180OffsetTune
670,M0,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_670,&---M0---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_Sum270OffsetTune
671,M0,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_671,&---M0---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_1_1_3_x_Sum90OffsetTune
672,M0,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_672,&---M0---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_SumRshunt
673,M0,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_673,&---M0---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_RdacPreampVoutcm
674,M0,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_674,&---M0---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_PreampRshunt
675,M0,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_675,&---M0---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_RdacSum0Voutcm
676,M0,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_676,&---M0---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_RdacSum180Voutcm
677,M0,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_677,&---M0---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_RdacSum270Voutcm
678,M0,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_678,&---M0---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_RdacSum90Voutcm
679,M0,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_679,&---M0---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_VrefCtl
680,M0,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_680,&---M0---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_Sum0OffsetTune
681,M0,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_681,&---M0---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_Sum180OffsetTune
682,M0,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_682,&---M0---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_Sum270OffsetTune
683,M0,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_683,&---M0---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_2_0_0_x_Sum90OffsetTune
684,M0,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_684,&---M0---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_SumRshunt
685,M0,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_685,&---M0---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_RdacPreampVoutcm
686,M0,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_686,&---M0---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_PreampRshunt
687,M0,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_687,&---M0---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_RdacSum0Voutcm
688,M0,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_688,&---M0---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_RdacSum180Voutcm
689,M0,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_689,&---M0---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_RdacSum270Voutcm
690,M0,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_690,&---M0---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_RdacSum90Voutcm
691,M0,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_691,&---M0---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_VrefCtl
692,M0,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_692,&---M0---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_Sum0OffsetTune
693,M0,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_693,&---M0---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_Sum180OffsetTune
694,M0,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_694,&---M0---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_Sum270OffsetTune
695,M0,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_695,&---M0---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_2_0_1_x_Sum90OffsetTune
696,M0,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_696,&---M0---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_SumRshunt
697,M0,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_697,&---M0---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_RdacPreampVoutcm
698,M0,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_698,&---M0---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_PreampRshunt
699,M0,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_699,&---M0---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_RdacSum0Voutcm
700,M0,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_700,&---M0---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_RdacSum180Voutcm
701,M0,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_701,&---M0---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_RdacSum270Voutcm
702,M0,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_702,&---M0---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_RdacSum90Voutcm
703,M0,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_703,&---M0---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_VrefCtl
704,M0,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_704,&---M0---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_Sum0OffsetTune
705,M0,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_705,&---M0---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_Sum180OffsetTune
706,M0,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_706,&---M0---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_Sum270OffsetTune
707,M0,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_707,&---M0---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_2_0_2_x_Sum90OffsetTune
708,M0,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_708,&---M0---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_SumRshunt
709,M0,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_709,&---M0---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_RdacPreampVoutcm
710,M0,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_710,&---M0---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_PreampRshunt
711,M0,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_711,&---M0---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_RdacSum0Voutcm
712,M0,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_712,&---M0---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_RdacSum180Voutcm
713,M0,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_713,&---M0---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_RdacSum270Voutcm
714,M0,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_714,&---M0---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_RdacSum90Voutcm
715,M0,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_715,&---M0---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_VrefCtl
716,M0,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_716,&---M0---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_Sum0OffsetTune
717,M0,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_717,&---M0---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_Sum180OffsetTune
718,M0,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_718,&---M0---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_Sum270OffsetTune
719,M0,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_719,&---M0---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_2_0_3_x_Sum90OffsetTune
720,M0,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_720,&---M0---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_SumRshunt
721,M0,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_721,&---M0---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_RdacPreampVoutcm
722,M0,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_722,&---M0---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_PreampRshunt
723,M0,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_723,&---M0---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_RdacSum0Voutcm
724,M0,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_724,&---M0---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_RdacSum180Voutcm
725,M0,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_725,&---M0---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_RdacSum270Voutcm
726,M0,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_726,&---M0---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_RdacSum90Voutcm
727,M0,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_727,&---M0---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_VrefCtl
728,M0,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_728,&---M0---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_Sum0OffsetTune
729,M0,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_729,&---M0---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_Sum180OffsetTune
730,M0,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_730,&---M0---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_Sum270OffsetTune
731,M0,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_731,&---M0---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_2_1_0_x_Sum90OffsetTune
732,M0,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_732,&---M0---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_SumRshunt
733,M0,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_733,&---M0---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_RdacPreampVoutcm
734,M0,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_734,&---M0---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_PreampRshunt
735,M0,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_735,&---M0---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_RdacSum0Voutcm
736,M0,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_736,&---M0---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_RdacSum180Voutcm
737,M0,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_737,&---M0---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_RdacSum270Voutcm
738,M0,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_738,&---M0---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_RdacSum90Voutcm
739,M0,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_739,&---M0---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_VrefCtl
740,M0,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_740,&---M0---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_Sum0OffsetTune
741,M0,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_741,&---M0---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_Sum180OffsetTune
742,M0,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_742,&---M0---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_Sum270OffsetTune
743,M0,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_743,&---M0---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_2_1_1_x_Sum90OffsetTune
744,M0,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_744,&---M0---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_SumRshunt
745,M0,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_745,&---M0---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_RdacPreampVoutcm
746,M0,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_746,&---M0---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_PreampRshunt
747,M0,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_747,&---M0---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_RdacSum0Voutcm
748,M0,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_748,&---M0---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_RdacSum180Voutcm
749,M0,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_749,&---M0---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_RdacSum270Voutcm
750,M0,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_750,&---M0---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_RdacSum90Voutcm
751,M0,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_751,&---M0---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_VrefCtl
752,M0,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_752,&---M0---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_Sum0OffsetTune
753,M0,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_753,&---M0---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_Sum180OffsetTune
754,M0,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_754,&---M0---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_Sum270OffsetTune
755,M0,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_755,&---M0---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_2_1_2_x_Sum90OffsetTune
756,M0,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_756,&---M0---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_SumRshunt
757,M0,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_757,&---M0---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_RdacPreampVoutcm
758,M0,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_758,&---M0---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_PreampRshunt
759,M0,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_759,&---M0---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_RdacSum0Voutcm
760,M0,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_760,&---M0---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_RdacSum180Voutcm
761,M0,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_761,&---M0---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_RdacSum270Voutcm
762,M0,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_762,&---M0---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_RdacSum90Voutcm
763,M0,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_763,&---M0---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_VrefCtl
764,M0,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_764,&---M0---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_Sum0OffsetTune
765,M0,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_765,&---M0---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_Sum180OffsetTune
766,M0,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_766,&---M0---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_Sum270OffsetTune
767,M0,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_767,&---M0---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_2_1_3_x_Sum90OffsetTune
768,M0,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_768,&---M0---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_SumRshunt
769,M0,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_769,&---M0---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_RdacPreampVoutcm
770,M0,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_770,&---M0---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_PreampRshunt
771,M0,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_771,&---M0---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_RdacSum0Voutcm
772,M0,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_772,&---M0---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_RdacSum180Voutcm
773,M0,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_773,&---M0---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_RdacSum270Voutcm
774,M0,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_774,&---M0---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_RdacSum90Voutcm
775,M0,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_775,&---M0---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_VrefCtl
776,M0,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_776,&---M0---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_Sum0OffsetTune
777,M0,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_777,&---M0---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_Sum180OffsetTune
778,M0,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_778,&---M0---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_Sum270OffsetTune
779,M0,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_779,&---M0---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_3_0_0_x_Sum90OffsetTune
780,M0,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_780,&---M0---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_SumRshunt
781,M0,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_781,&---M0---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_RdacPreampVoutcm
782,M0,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_782,&---M0---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_PreampRshunt
783,M0,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_783,&---M0---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_RdacSum0Voutcm
784,M0,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_784,&---M0---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_RdacSum180Voutcm
785,M0,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_785,&---M0---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_RdacSum270Voutcm
786,M0,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_786,&---M0---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_RdacSum90Voutcm
787,M0,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_787,&---M0---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_VrefCtl
788,M0,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_788,&---M0---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_Sum0OffsetTune
789,M0,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_789,&---M0---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_Sum180OffsetTune
790,M0,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_790,&---M0---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_Sum270OffsetTune
791,M0,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_791,&---M0---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_3_0_1_x_Sum90OffsetTune
792,M0,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_792,&---M0---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_SumRshunt
793,M0,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_793,&---M0---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_RdacPreampVoutcm
794,M0,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_794,&---M0---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_PreampRshunt
795,M0,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_795,&---M0---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_RdacSum0Voutcm
796,M0,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_796,&---M0---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_RdacSum180Voutcm
797,M0,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_797,&---M0---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_RdacSum270Voutcm
798,M0,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_798,&---M0---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_RdacSum90Voutcm
799,M0,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_799,&---M0---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_VrefCtl
800,M0,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_800,&---M0---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_Sum0OffsetTune
801,M0,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_801,&---M0---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_Sum180OffsetTune
802,M0,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_802,&---M0---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_Sum270OffsetTune
803,M0,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_803,&---M0---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_3_0_2_x_Sum90OffsetTune
804,M0,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_804,&---M0---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_SumRshunt
805,M0,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_805,&---M0---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_RdacPreampVoutcm
806,M0,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_806,&---M0---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_PreampRshunt
807,M0,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_807,&---M0---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_RdacSum0Voutcm
808,M0,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_808,&---M0---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_RdacSum180Voutcm
809,M0,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_809,&---M0---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_RdacSum270Voutcm
810,M0,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_810,&---M0---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_RdacSum90Voutcm
811,M0,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_811,&---M0---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_VrefCtl
812,M0,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_812,&---M0---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_Sum0OffsetTune
813,M0,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_813,&---M0---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_Sum180OffsetTune
814,M0,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_814,&---M0---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_Sum270OffsetTune
815,M0,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_815,&---M0---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_3_0_3_x_Sum90OffsetTune
816,M0,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_816,&---M0---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_SumRshunt
817,M0,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_817,&---M0---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_RdacPreampVoutcm
818,M0,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_818,&---M0---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_PreampRshunt
819,M0,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_819,&---M0---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_RdacSum0Voutcm
820,M0,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_820,&---M0---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_RdacSum180Voutcm
821,M0,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_821,&---M0---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_RdacSum270Voutcm
822,M0,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_822,&---M0---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_RdacSum90Voutcm
823,M0,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_823,&---M0---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_VrefCtl
824,M0,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_824,&---M0---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_Sum0OffsetTune
825,M0,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_825,&---M0---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_Sum180OffsetTune
826,M0,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_826,&---M0---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_Sum270OffsetTune
827,M0,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_827,&---M0---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_3_1_0_x_Sum90OffsetTune
828,M0,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_828,&---M0---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_SumRshunt
829,M0,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_829,&---M0---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_RdacPreampVoutcm
830,M0,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_830,&---M0---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_PreampRshunt
831,M0,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_831,&---M0---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_RdacSum0Voutcm
832,M0,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_832,&---M0---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_RdacSum180Voutcm
833,M0,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_833,&---M0---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_RdacSum270Voutcm
834,M0,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_834,&---M0---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_RdacSum90Voutcm
835,M0,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_835,&---M0---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_VrefCtl
836,M0,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_836,&---M0---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_Sum0OffsetTune
837,M0,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_837,&---M0---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_Sum180OffsetTune
838,M0,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_838,&---M0---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_Sum270OffsetTune
839,M0,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_839,&---M0---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_3_1_1_x_Sum90OffsetTune
840,M0,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_840,&---M0---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_SumRshunt
841,M0,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_841,&---M0---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_RdacPreampVoutcm
842,M0,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_842,&---M0---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_PreampRshunt
843,M0,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_843,&---M0---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_RdacSum0Voutcm
844,M0,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_844,&---M0---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_RdacSum180Voutcm
845,M0,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_845,&---M0---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_RdacSum270Voutcm
846,M0,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_846,&---M0---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_RdacSum90Voutcm
847,M0,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_847,&---M0---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_VrefCtl
848,M0,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_848,&---M0---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_Sum0OffsetTune
849,M0,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_849,&---M0---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_Sum180OffsetTune
850,M0,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_850,&---M0---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_Sum270OffsetTune
851,M0,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_851,&---M0---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_3_1_2_x_Sum90OffsetTune
852,M0,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_852,&---M0---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_SumRshunt
853,M0,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_853,&---M0---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_RdacPreampVoutcm
854,M0,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_854,&---M0---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_PreampRshunt
855,M0,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_855,&---M0---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_RdacSum0Voutcm
856,M0,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_856,&---M0---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_RdacSum180Voutcm
857,M0,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_857,&---M0---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_RdacSum270Voutcm
858,M0,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_858,&---M0---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_RdacSum90Voutcm
859,M0,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_859,&---M0---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_VrefCtl
860,M0,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_860,&---M0---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_Sum0OffsetTune
861,M0,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_861,&---M0---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_Sum180OffsetTune
862,M0,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_862,&---M0---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_Sum270OffsetTune
863,M0,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_863,&---M0---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_3_1_3_x_Sum90OffsetTune
864,M0,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_864,&---M0---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_SumRshunt
865,M0,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_865,&---M0---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_RdacPreampVoutcm
866,M0,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_866,&---M0---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_PreampRshunt
867,M0,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_867,&---M0---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_RdacSum0Voutcm
868,M0,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_868,&---M0---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_RdacSum180Voutcm
869,M0,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_869,&---M0---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_RdacSum270Voutcm
870,M0,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_870,&---M0---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_RdacSum90Voutcm
871,M0,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_871,&---M0---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_VrefCtl
872,M0,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_872,&---M0---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_Sum0OffsetTune
873,M0,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_873,&---M0---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_Sum180OffsetTune
874,M0,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_874,&---M0---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_Sum270OffsetTune
875,M0,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M0_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_875,&---M0---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M0_B_4_0_0_x_Sum90OffsetTune
876,M0,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_876,&---M0---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_SumRshunt
877,M0,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_877,&---M0---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_RdacPreampVoutcm
878,M0,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_878,&---M0---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_PreampRshunt
879,M0,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_879,&---M0---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_RdacSum0Voutcm
880,M0,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_880,&---M0---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_RdacSum180Voutcm
881,M0,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_881,&---M0---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_RdacSum270Voutcm
882,M0,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_882,&---M0---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_RdacSum90Voutcm
883,M0,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_883,&---M0---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_VrefCtl
884,M0,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_884,&---M0---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_Sum0OffsetTune
885,M0,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_885,&---M0---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_Sum180OffsetTune
886,M0,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_886,&---M0---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_Sum270OffsetTune
887,M0,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M0_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_887,&---M0---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M0_B_4_0_1_x_Sum90OffsetTune
888,M0,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_888,&---M0---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_SumRshunt
889,M0,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_889,&---M0---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_RdacPreampVoutcm
890,M0,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_890,&---M0---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_PreampRshunt
891,M0,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_891,&---M0---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_RdacSum0Voutcm
892,M0,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_892,&---M0---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_RdacSum180Voutcm
893,M0,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_893,&---M0---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_RdacSum270Voutcm
894,M0,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_894,&---M0---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_RdacSum90Voutcm
895,M0,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_895,&---M0---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_VrefCtl
896,M0,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_896,&---M0---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_Sum0OffsetTune
897,M0,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_897,&---M0---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_Sum180OffsetTune
898,M0,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_898,&---M0---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_Sum270OffsetTune
899,M0,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M0_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_899,&---M0---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M0_B_4_0_2_x_Sum90OffsetTune
900,M0,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_900,&---M0---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_SumRshunt
901,M0,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_901,&---M0---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_RdacPreampVoutcm
902,M0,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_902,&---M0---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_PreampRshunt
903,M0,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_903,&---M0---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_RdacSum0Voutcm
904,M0,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_904,&---M0---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_RdacSum180Voutcm
905,M0,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_905,&---M0---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_RdacSum270Voutcm
906,M0,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_906,&---M0---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_RdacSum90Voutcm
907,M0,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_907,&---M0---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_VrefCtl
908,M0,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_908,&---M0---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_Sum0OffsetTune
909,M0,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_909,&---M0---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_Sum180OffsetTune
910,M0,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_910,&---M0---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_Sum270OffsetTune
911,M0,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M0_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_911,&---M0---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M0_B_4_0_3_x_Sum90OffsetTune
912,M0,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_912,&---M0---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_SumRshunt
913,M0,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_913,&---M0---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_RdacPreampVoutcm
914,M0,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_914,&---M0---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_PreampRshunt
915,M0,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_915,&---M0---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_RdacSum0Voutcm
916,M0,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_916,&---M0---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_RdacSum180Voutcm
917,M0,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_917,&---M0---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_RdacSum270Voutcm
918,M0,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_918,&---M0---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_RdacSum90Voutcm
919,M0,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_919,&---M0---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_VrefCtl
920,M0,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_920,&---M0---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_Sum0OffsetTune
921,M0,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_921,&---M0---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_Sum180OffsetTune
922,M0,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_922,&---M0---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_Sum270OffsetTune
923,M0,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M0_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_923,&---M0---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M0_B_4_1_0_x_Sum90OffsetTune
924,M0,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_924,&---M0---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_SumRshunt
925,M0,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_925,&---M0---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_RdacPreampVoutcm
926,M0,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_926,&---M0---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_PreampRshunt
927,M0,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_927,&---M0---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_RdacSum0Voutcm
928,M0,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_928,&---M0---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_RdacSum180Voutcm
929,M0,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_929,&---M0---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_RdacSum270Voutcm
930,M0,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_930,&---M0---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_RdacSum90Voutcm
931,M0,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_931,&---M0---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_VrefCtl
932,M0,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_932,&---M0---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_Sum0OffsetTune
933,M0,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_933,&---M0---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_Sum180OffsetTune
934,M0,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_934,&---M0---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_Sum270OffsetTune
935,M0,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M0_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_935,&---M0---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M0_B_4_1_1_x_Sum90OffsetTune
936,M0,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_936,&---M0---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_SumRshunt
937,M0,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_937,&---M0---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_RdacPreampVoutcm
938,M0,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_938,&---M0---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_PreampRshunt
939,M0,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_939,&---M0---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_RdacSum0Voutcm
940,M0,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_940,&---M0---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_RdacSum180Voutcm
941,M0,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_941,&---M0---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_RdacSum270Voutcm
942,M0,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_942,&---M0---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_RdacSum90Voutcm
943,M0,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_943,&---M0---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_VrefCtl
944,M0,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_944,&---M0---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_Sum0OffsetTune
945,M0,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_945,&---M0---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_Sum180OffsetTune
946,M0,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_946,&---M0---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_Sum270OffsetTune
947,M0,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M0_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_947,&---M0---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M0_B_4_1_2_x_Sum90OffsetTune
948,M0,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_948,&---M0---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_SumRshunt
949,M0,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_949,&---M0---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_RdacPreampVoutcm
950,M0,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_950,&---M0---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_PreampRshunt
951,M0,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_951,&---M0---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_RdacSum0Voutcm
952,M0,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_952,&---M0---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_RdacSum180Voutcm
953,M0,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_953,&---M0---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_RdacSum270Voutcm
954,M0,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_954,&---M0---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_RdacSum90Voutcm
955,M0,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_955,&---M0---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_VrefCtl
956,M0,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_956,&---M0---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_Sum0OffsetTune
957,M0,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_957,&---M0---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_Sum180OffsetTune
958,M0,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_958,&---M0---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_Sum270OffsetTune
959,M0,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M0_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_959,&---M0---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M0_B_4_1_3_x_Sum90OffsetTune
960,M1,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_960,&---M1---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_SumRshunt
961,M1,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_961,&---M1---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_RdacPreampVoutcm
962,M1,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_962,&---M1---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_PreampRshunt
963,M1,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_963,&---M1---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_RdacSum0Voutcm
964,M1,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_964,&---M1---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_RdacSum180Voutcm
965,M1,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_965,&---M1---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_RdacSum270Voutcm
966,M1,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_966,&---M1---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_RdacSum90Voutcm
967,M1,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_967,&---M1---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_VrefCtl
968,M1,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_968,&---M1---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_Sum0OffsetTune
969,M1,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_969,&---M1---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_Sum180OffsetTune
970,M1,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_970,&---M1---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_Sum270OffsetTune
971,M1,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_971,&---M1---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_0_0_0_x_Sum90OffsetTune
972,M1,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_972,&---M1---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_SumRshunt
973,M1,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_973,&---M1---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_RdacPreampVoutcm
974,M1,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_974,&---M1---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_PreampRshunt
975,M1,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_975,&---M1---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_RdacSum0Voutcm
976,M1,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_976,&---M1---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_RdacSum180Voutcm
977,M1,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_977,&---M1---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_RdacSum270Voutcm
978,M1,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_978,&---M1---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_RdacSum90Voutcm
979,M1,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_979,&---M1---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_VrefCtl
980,M1,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_980,&---M1---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_Sum0OffsetTune
981,M1,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_981,&---M1---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_Sum180OffsetTune
982,M1,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_982,&---M1---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_Sum270OffsetTune
983,M1,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_983,&---M1---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_0_0_1_x_Sum90OffsetTune
984,M1,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_984,&---M1---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_SumRshunt
985,M1,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_985,&---M1---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_RdacPreampVoutcm
986,M1,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_986,&---M1---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_PreampRshunt
987,M1,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_987,&---M1---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_RdacSum0Voutcm
988,M1,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_988,&---M1---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_RdacSum180Voutcm
989,M1,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_989,&---M1---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_RdacSum270Voutcm
990,M1,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_990,&---M1---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_RdacSum90Voutcm
991,M1,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_991,&---M1---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_VrefCtl
992,M1,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_992,&---M1---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_Sum0OffsetTune
993,M1,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_993,&---M1---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_Sum180OffsetTune
994,M1,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_994,&---M1---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_Sum270OffsetTune
995,M1,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_995,&---M1---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_0_0_2_x_Sum90OffsetTune
996,M1,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_996,&---M1---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_SumRshunt
997,M1,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_997,&---M1---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_RdacPreampVoutcm
998,M1,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_998,&---M1---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_PreampRshunt
999,M1,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_999,&---M1---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_RdacSum0Voutcm
1000,M1,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1000,&---M1---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_RdacSum180Voutcm
1001,M1,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1001,&---M1---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_RdacSum270Voutcm
1002,M1,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1002,&---M1---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_RdacSum90Voutcm
1003,M1,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1003,&---M1---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_VrefCtl
1004,M1,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1004,&---M1---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_Sum0OffsetTune
1005,M1,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1005,&---M1---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_Sum180OffsetTune
1006,M1,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1006,&---M1---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_Sum270OffsetTune
1007,M1,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1007,&---M1---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_0_0_3_x_Sum90OffsetTune
1008,M1,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1008,&---M1---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_SumRshunt
1009,M1,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1009,&---M1---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_RdacPreampVoutcm
1010,M1,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1010,&---M1---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_PreampRshunt
1011,M1,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1011,&---M1---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_RdacSum0Voutcm
1012,M1,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1012,&---M1---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_RdacSum180Voutcm
1013,M1,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1013,&---M1---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_RdacSum270Voutcm
1014,M1,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1014,&---M1---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_RdacSum90Voutcm
1015,M1,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1015,&---M1---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_VrefCtl
1016,M1,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1016,&---M1---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_Sum0OffsetTune
1017,M1,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1017,&---M1---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_Sum180OffsetTune
1018,M1,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1018,&---M1---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_Sum270OffsetTune
1019,M1,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1019,&---M1---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_0_1_0_x_Sum90OffsetTune
1020,M1,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1020,&---M1---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_SumRshunt
1021,M1,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1021,&---M1---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_RdacPreampVoutcm
1022,M1,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1022,&---M1---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_PreampRshunt
1023,M1,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1023,&---M1---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_RdacSum0Voutcm
1024,M1,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1024,&---M1---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_RdacSum180Voutcm
1025,M1,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1025,&---M1---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_RdacSum270Voutcm
1026,M1,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1026,&---M1---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_RdacSum90Voutcm
1027,M1,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1027,&---M1---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_VrefCtl
1028,M1,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1028,&---M1---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_Sum0OffsetTune
1029,M1,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1029,&---M1---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_Sum180OffsetTune
1030,M1,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1030,&---M1---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_Sum270OffsetTune
1031,M1,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1031,&---M1---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_0_1_1_x_Sum90OffsetTune
1032,M1,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1032,&---M1---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_SumRshunt
1033,M1,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1033,&---M1---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_RdacPreampVoutcm
1034,M1,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1034,&---M1---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_PreampRshunt
1035,M1,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1035,&---M1---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_RdacSum0Voutcm
1036,M1,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1036,&---M1---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_RdacSum180Voutcm
1037,M1,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1037,&---M1---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_RdacSum270Voutcm
1038,M1,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1038,&---M1---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_RdacSum90Voutcm
1039,M1,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1039,&---M1---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_VrefCtl
1040,M1,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1040,&---M1---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_Sum0OffsetTune
1041,M1,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1041,&---M1---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_Sum180OffsetTune
1042,M1,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1042,&---M1---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_Sum270OffsetTune
1043,M1,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1043,&---M1---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_0_1_2_x_Sum90OffsetTune
1044,M1,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1044,&---M1---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_SumRshunt
1045,M1,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1045,&---M1---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_RdacPreampVoutcm
1046,M1,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1046,&---M1---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_PreampRshunt
1047,M1,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1047,&---M1---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_RdacSum0Voutcm
1048,M1,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1048,&---M1---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_RdacSum180Voutcm
1049,M1,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1049,&---M1---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_RdacSum270Voutcm
1050,M1,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1050,&---M1---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_RdacSum90Voutcm
1051,M1,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1051,&---M1---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_VrefCtl
1052,M1,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1052,&---M1---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_Sum0OffsetTune
1053,M1,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1053,&---M1---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_Sum180OffsetTune
1054,M1,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1054,&---M1---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_Sum270OffsetTune
1055,M1,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1055,&---M1---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_0_1_3_x_Sum90OffsetTune
1056,M1,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1056,&---M1---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_SumRshunt
1057,M1,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1057,&---M1---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_RdacPreampVoutcm
1058,M1,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1058,&---M1---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_PreampRshunt
1059,M1,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1059,&---M1---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_RdacSum0Voutcm
1060,M1,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1060,&---M1---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_RdacSum180Voutcm
1061,M1,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1061,&---M1---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_RdacSum270Voutcm
1062,M1,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1062,&---M1---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_RdacSum90Voutcm
1063,M1,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1063,&---M1---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_VrefCtl
1064,M1,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1064,&---M1---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_Sum0OffsetTune
1065,M1,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1065,&---M1---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_Sum180OffsetTune
1066,M1,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1066,&---M1---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_Sum270OffsetTune
1067,M1,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1067,&---M1---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_1_0_0_x_Sum90OffsetTune
1068,M1,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1068,&---M1---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_SumRshunt
1069,M1,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1069,&---M1---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_RdacPreampVoutcm
1070,M1,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1070,&---M1---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_PreampRshunt
1071,M1,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1071,&---M1---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_RdacSum0Voutcm
1072,M1,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1072,&---M1---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_RdacSum180Voutcm
1073,M1,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1073,&---M1---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_RdacSum270Voutcm
1074,M1,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1074,&---M1---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_RdacSum90Voutcm
1075,M1,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1075,&---M1---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_VrefCtl
1076,M1,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1076,&---M1---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_Sum0OffsetTune
1077,M1,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1077,&---M1---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_Sum180OffsetTune
1078,M1,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1078,&---M1---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_Sum270OffsetTune
1079,M1,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1079,&---M1---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_1_0_1_x_Sum90OffsetTune
1080,M1,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1080,&---M1---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_SumRshunt
1081,M1,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1081,&---M1---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_RdacPreampVoutcm
1082,M1,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1082,&---M1---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_PreampRshunt
1083,M1,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1083,&---M1---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_RdacSum0Voutcm
1084,M1,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1084,&---M1---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_RdacSum180Voutcm
1085,M1,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1085,&---M1---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_RdacSum270Voutcm
1086,M1,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1086,&---M1---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_RdacSum90Voutcm
1087,M1,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1087,&---M1---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_VrefCtl
1088,M1,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1088,&---M1---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_Sum0OffsetTune
1089,M1,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1089,&---M1---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_Sum180OffsetTune
1090,M1,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1090,&---M1---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_Sum270OffsetTune
1091,M1,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1091,&---M1---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_1_0_2_x_Sum90OffsetTune
1092,M1,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1092,&---M1---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_SumRshunt
1093,M1,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1093,&---M1---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_RdacPreampVoutcm
1094,M1,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1094,&---M1---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_PreampRshunt
1095,M1,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1095,&---M1---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_RdacSum0Voutcm
1096,M1,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1096,&---M1---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_RdacSum180Voutcm
1097,M1,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1097,&---M1---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_RdacSum270Voutcm
1098,M1,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1098,&---M1---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_RdacSum90Voutcm
1099,M1,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1099,&---M1---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_VrefCtl
1100,M1,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1100,&---M1---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_Sum0OffsetTune
1101,M1,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1101,&---M1---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_Sum180OffsetTune
1102,M1,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1102,&---M1---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_Sum270OffsetTune
1103,M1,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1103,&---M1---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_1_0_3_x_Sum90OffsetTune
1104,M1,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1104,&---M1---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_SumRshunt
1105,M1,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1105,&---M1---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_RdacPreampVoutcm
1106,M1,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1106,&---M1---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_PreampRshunt
1107,M1,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1107,&---M1---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_RdacSum0Voutcm
1108,M1,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1108,&---M1---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_RdacSum180Voutcm
1109,M1,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1109,&---M1---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_RdacSum270Voutcm
1110,M1,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1110,&---M1---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_RdacSum90Voutcm
1111,M1,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1111,&---M1---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_VrefCtl
1112,M1,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1112,&---M1---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_Sum0OffsetTune
1113,M1,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1113,&---M1---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_Sum180OffsetTune
1114,M1,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1114,&---M1---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_Sum270OffsetTune
1115,M1,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1115,&---M1---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_1_1_0_x_Sum90OffsetTune
1116,M1,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1116,&---M1---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_SumRshunt
1117,M1,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1117,&---M1---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_RdacPreampVoutcm
1118,M1,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1118,&---M1---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_PreampRshunt
1119,M1,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1119,&---M1---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_RdacSum0Voutcm
1120,M1,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1120,&---M1---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_RdacSum180Voutcm
1121,M1,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1121,&---M1---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_RdacSum270Voutcm
1122,M1,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1122,&---M1---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_RdacSum90Voutcm
1123,M1,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1123,&---M1---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_VrefCtl
1124,M1,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1124,&---M1---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_Sum0OffsetTune
1125,M1,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1125,&---M1---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_Sum180OffsetTune
1126,M1,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1126,&---M1---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_Sum270OffsetTune
1127,M1,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1127,&---M1---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_1_1_1_x_Sum90OffsetTune
1128,M1,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1128,&---M1---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_SumRshunt
1129,M1,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1129,&---M1---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_RdacPreampVoutcm
1130,M1,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1130,&---M1---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_PreampRshunt
1131,M1,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1131,&---M1---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_RdacSum0Voutcm
1132,M1,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1132,&---M1---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_RdacSum180Voutcm
1133,M1,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1133,&---M1---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_RdacSum270Voutcm
1134,M1,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1134,&---M1---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_RdacSum90Voutcm
1135,M1,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1135,&---M1---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_VrefCtl
1136,M1,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1136,&---M1---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_Sum0OffsetTune
1137,M1,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1137,&---M1---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_Sum180OffsetTune
1138,M1,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1138,&---M1---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_Sum270OffsetTune
1139,M1,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1139,&---M1---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_1_1_2_x_Sum90OffsetTune
1140,M1,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1140,&---M1---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_SumRshunt
1141,M1,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1141,&---M1---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_RdacPreampVoutcm
1142,M1,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1142,&---M1---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_PreampRshunt
1143,M1,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1143,&---M1---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_RdacSum0Voutcm
1144,M1,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1144,&---M1---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_RdacSum180Voutcm
1145,M1,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1145,&---M1---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_RdacSum270Voutcm
1146,M1,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1146,&---M1---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_RdacSum90Voutcm
1147,M1,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1147,&---M1---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_VrefCtl
1148,M1,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1148,&---M1---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_Sum0OffsetTune
1149,M1,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1149,&---M1---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_Sum180OffsetTune
1150,M1,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1150,&---M1---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_Sum270OffsetTune
1151,M1,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1151,&---M1---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_1_1_3_x_Sum90OffsetTune
1152,M1,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1152,&---M1---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_SumRshunt
1153,M1,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1153,&---M1---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_RdacPreampVoutcm
1154,M1,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1154,&---M1---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_PreampRshunt
1155,M1,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1155,&---M1---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_RdacSum0Voutcm
1156,M1,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1156,&---M1---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_RdacSum180Voutcm
1157,M1,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1157,&---M1---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_RdacSum270Voutcm
1158,M1,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1158,&---M1---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_RdacSum90Voutcm
1159,M1,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1159,&---M1---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_VrefCtl
1160,M1,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1160,&---M1---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_Sum0OffsetTune
1161,M1,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1161,&---M1---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_Sum180OffsetTune
1162,M1,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1162,&---M1---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_Sum270OffsetTune
1163,M1,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1163,&---M1---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_2_0_0_x_Sum90OffsetTune
1164,M1,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1164,&---M1---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_SumRshunt
1165,M1,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1165,&---M1---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_RdacPreampVoutcm
1166,M1,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1166,&---M1---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_PreampRshunt
1167,M1,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1167,&---M1---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_RdacSum0Voutcm
1168,M1,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1168,&---M1---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_RdacSum180Voutcm
1169,M1,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1169,&---M1---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_RdacSum270Voutcm
1170,M1,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1170,&---M1---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_RdacSum90Voutcm
1171,M1,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1171,&---M1---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_VrefCtl
1172,M1,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1172,&---M1---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_Sum0OffsetTune
1173,M1,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1173,&---M1---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_Sum180OffsetTune
1174,M1,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1174,&---M1---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_Sum270OffsetTune
1175,M1,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1175,&---M1---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_2_0_1_x_Sum90OffsetTune
1176,M1,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1176,&---M1---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_SumRshunt
1177,M1,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1177,&---M1---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_RdacPreampVoutcm
1178,M1,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1178,&---M1---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_PreampRshunt
1179,M1,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1179,&---M1---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_RdacSum0Voutcm
1180,M1,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1180,&---M1---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_RdacSum180Voutcm
1181,M1,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1181,&---M1---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_RdacSum270Voutcm
1182,M1,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1182,&---M1---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_RdacSum90Voutcm
1183,M1,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1183,&---M1---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_VrefCtl
1184,M1,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1184,&---M1---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_Sum0OffsetTune
1185,M1,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1185,&---M1---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_Sum180OffsetTune
1186,M1,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1186,&---M1---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_Sum270OffsetTune
1187,M1,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1187,&---M1---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_2_0_2_x_Sum90OffsetTune
1188,M1,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1188,&---M1---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_SumRshunt
1189,M1,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1189,&---M1---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_RdacPreampVoutcm
1190,M1,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1190,&---M1---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_PreampRshunt
1191,M1,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1191,&---M1---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_RdacSum0Voutcm
1192,M1,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1192,&---M1---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_RdacSum180Voutcm
1193,M1,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1193,&---M1---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_RdacSum270Voutcm
1194,M1,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1194,&---M1---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_RdacSum90Voutcm
1195,M1,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1195,&---M1---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_VrefCtl
1196,M1,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1196,&---M1---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_Sum0OffsetTune
1197,M1,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1197,&---M1---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_Sum180OffsetTune
1198,M1,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1198,&---M1---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_Sum270OffsetTune
1199,M1,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1199,&---M1---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_2_0_3_x_Sum90OffsetTune
1200,M1,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1200,&---M1---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_SumRshunt
1201,M1,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1201,&---M1---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_RdacPreampVoutcm
1202,M1,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1202,&---M1---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_PreampRshunt
1203,M1,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1203,&---M1---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_RdacSum0Voutcm
1204,M1,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1204,&---M1---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_RdacSum180Voutcm
1205,M1,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1205,&---M1---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_RdacSum270Voutcm
1206,M1,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1206,&---M1---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_RdacSum90Voutcm
1207,M1,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1207,&---M1---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_VrefCtl
1208,M1,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1208,&---M1---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_Sum0OffsetTune
1209,M1,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1209,&---M1---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_Sum180OffsetTune
1210,M1,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1210,&---M1---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_Sum270OffsetTune
1211,M1,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1211,&---M1---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_2_1_0_x_Sum90OffsetTune
1212,M1,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1212,&---M1---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_SumRshunt
1213,M1,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1213,&---M1---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_RdacPreampVoutcm
1214,M1,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1214,&---M1---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_PreampRshunt
1215,M1,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1215,&---M1---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_RdacSum0Voutcm
1216,M1,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1216,&---M1---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_RdacSum180Voutcm
1217,M1,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1217,&---M1---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_RdacSum270Voutcm
1218,M1,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1218,&---M1---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_RdacSum90Voutcm
1219,M1,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1219,&---M1---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_VrefCtl
1220,M1,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1220,&---M1---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_Sum0OffsetTune
1221,M1,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1221,&---M1---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_Sum180OffsetTune
1222,M1,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1222,&---M1---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_Sum270OffsetTune
1223,M1,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1223,&---M1---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_2_1_1_x_Sum90OffsetTune
1224,M1,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1224,&---M1---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_SumRshunt
1225,M1,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1225,&---M1---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_RdacPreampVoutcm
1226,M1,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1226,&---M1---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_PreampRshunt
1227,M1,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1227,&---M1---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_RdacSum0Voutcm
1228,M1,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1228,&---M1---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_RdacSum180Voutcm
1229,M1,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1229,&---M1---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_RdacSum270Voutcm
1230,M1,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1230,&---M1---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_RdacSum90Voutcm
1231,M1,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1231,&---M1---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_VrefCtl
1232,M1,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1232,&---M1---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_Sum0OffsetTune
1233,M1,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1233,&---M1---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_Sum180OffsetTune
1234,M1,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1234,&---M1---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_Sum270OffsetTune
1235,M1,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1235,&---M1---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_2_1_2_x_Sum90OffsetTune
1236,M1,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1236,&---M1---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_SumRshunt
1237,M1,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1237,&---M1---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_RdacPreampVoutcm
1238,M1,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1238,&---M1---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_PreampRshunt
1239,M1,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1239,&---M1---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_RdacSum0Voutcm
1240,M1,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1240,&---M1---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_RdacSum180Voutcm
1241,M1,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1241,&---M1---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_RdacSum270Voutcm
1242,M1,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1242,&---M1---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_RdacSum90Voutcm
1243,M1,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1243,&---M1---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_VrefCtl
1244,M1,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1244,&---M1---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_Sum0OffsetTune
1245,M1,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1245,&---M1---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_Sum180OffsetTune
1246,M1,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1246,&---M1---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_Sum270OffsetTune
1247,M1,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1247,&---M1---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_2_1_3_x_Sum90OffsetTune
1248,M1,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1248,&---M1---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_SumRshunt
1249,M1,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1249,&---M1---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_RdacPreampVoutcm
1250,M1,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1250,&---M1---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_PreampRshunt
1251,M1,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1251,&---M1---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_RdacSum0Voutcm
1252,M1,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1252,&---M1---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_RdacSum180Voutcm
1253,M1,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1253,&---M1---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_RdacSum270Voutcm
1254,M1,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1254,&---M1---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_RdacSum90Voutcm
1255,M1,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1255,&---M1---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_VrefCtl
1256,M1,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1256,&---M1---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_Sum0OffsetTune
1257,M1,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1257,&---M1---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_Sum180OffsetTune
1258,M1,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1258,&---M1---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_Sum270OffsetTune
1259,M1,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1259,&---M1---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_3_0_0_x_Sum90OffsetTune
1260,M1,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1260,&---M1---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_SumRshunt
1261,M1,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1261,&---M1---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_RdacPreampVoutcm
1262,M1,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1262,&---M1---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_PreampRshunt
1263,M1,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1263,&---M1---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_RdacSum0Voutcm
1264,M1,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1264,&---M1---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_RdacSum180Voutcm
1265,M1,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1265,&---M1---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_RdacSum270Voutcm
1266,M1,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1266,&---M1---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_RdacSum90Voutcm
1267,M1,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1267,&---M1---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_VrefCtl
1268,M1,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1268,&---M1---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_Sum0OffsetTune
1269,M1,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1269,&---M1---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_Sum180OffsetTune
1270,M1,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1270,&---M1---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_Sum270OffsetTune
1271,M1,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1271,&---M1---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_3_0_1_x_Sum90OffsetTune
1272,M1,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1272,&---M1---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_SumRshunt
1273,M1,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1273,&---M1---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_RdacPreampVoutcm
1274,M1,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1274,&---M1---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_PreampRshunt
1275,M1,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1275,&---M1---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_RdacSum0Voutcm
1276,M1,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1276,&---M1---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_RdacSum180Voutcm
1277,M1,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1277,&---M1---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_RdacSum270Voutcm
1278,M1,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1278,&---M1---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_RdacSum90Voutcm
1279,M1,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1279,&---M1---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_VrefCtl
1280,M1,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1280,&---M1---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_Sum0OffsetTune
1281,M1,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1281,&---M1---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_Sum180OffsetTune
1282,M1,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1282,&---M1---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_Sum270OffsetTune
1283,M1,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1283,&---M1---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_3_0_2_x_Sum90OffsetTune
1284,M1,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1284,&---M1---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_SumRshunt
1285,M1,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1285,&---M1---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_RdacPreampVoutcm
1286,M1,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1286,&---M1---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_PreampRshunt
1287,M1,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1287,&---M1---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_RdacSum0Voutcm
1288,M1,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1288,&---M1---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_RdacSum180Voutcm
1289,M1,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1289,&---M1---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_RdacSum270Voutcm
1290,M1,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1290,&---M1---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_RdacSum90Voutcm
1291,M1,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1291,&---M1---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_VrefCtl
1292,M1,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1292,&---M1---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_Sum0OffsetTune
1293,M1,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1293,&---M1---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_Sum180OffsetTune
1294,M1,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1294,&---M1---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_Sum270OffsetTune
1295,M1,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1295,&---M1---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_3_0_3_x_Sum90OffsetTune
1296,M1,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1296,&---M1---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_SumRshunt
1297,M1,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1297,&---M1---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_RdacPreampVoutcm
1298,M1,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1298,&---M1---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_PreampRshunt
1299,M1,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1299,&---M1---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_RdacSum0Voutcm
1300,M1,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1300,&---M1---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_RdacSum180Voutcm
1301,M1,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1301,&---M1---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_RdacSum270Voutcm
1302,M1,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1302,&---M1---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_RdacSum90Voutcm
1303,M1,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1303,&---M1---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_VrefCtl
1304,M1,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1304,&---M1---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_Sum0OffsetTune
1305,M1,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1305,&---M1---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_Sum180OffsetTune
1306,M1,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1306,&---M1---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_Sum270OffsetTune
1307,M1,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1307,&---M1---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_3_1_0_x_Sum90OffsetTune
1308,M1,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1308,&---M1---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_SumRshunt
1309,M1,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1309,&---M1---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_RdacPreampVoutcm
1310,M1,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1310,&---M1---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_PreampRshunt
1311,M1,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1311,&---M1---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_RdacSum0Voutcm
1312,M1,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1312,&---M1---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_RdacSum180Voutcm
1313,M1,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1313,&---M1---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_RdacSum270Voutcm
1314,M1,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1314,&---M1---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_RdacSum90Voutcm
1315,M1,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1315,&---M1---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_VrefCtl
1316,M1,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1316,&---M1---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_Sum0OffsetTune
1317,M1,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1317,&---M1---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_Sum180OffsetTune
1318,M1,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1318,&---M1---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_Sum270OffsetTune
1319,M1,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1319,&---M1---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_3_1_1_x_Sum90OffsetTune
1320,M1,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1320,&---M1---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_SumRshunt
1321,M1,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1321,&---M1---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_RdacPreampVoutcm
1322,M1,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1322,&---M1---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_PreampRshunt
1323,M1,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1323,&---M1---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_RdacSum0Voutcm
1324,M1,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1324,&---M1---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_RdacSum180Voutcm
1325,M1,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1325,&---M1---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_RdacSum270Voutcm
1326,M1,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1326,&---M1---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_RdacSum90Voutcm
1327,M1,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1327,&---M1---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_VrefCtl
1328,M1,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1328,&---M1---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_Sum0OffsetTune
1329,M1,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1329,&---M1---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_Sum180OffsetTune
1330,M1,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1330,&---M1---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_Sum270OffsetTune
1331,M1,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1331,&---M1---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_3_1_2_x_Sum90OffsetTune
1332,M1,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1332,&---M1---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_SumRshunt
1333,M1,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1333,&---M1---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_RdacPreampVoutcm
1334,M1,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1334,&---M1---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_PreampRshunt
1335,M1,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1335,&---M1---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_RdacSum0Voutcm
1336,M1,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1336,&---M1---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_RdacSum180Voutcm
1337,M1,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1337,&---M1---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_RdacSum270Voutcm
1338,M1,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1338,&---M1---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_RdacSum90Voutcm
1339,M1,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1339,&---M1---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_VrefCtl
1340,M1,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1340,&---M1---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_Sum0OffsetTune
1341,M1,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1341,&---M1---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_Sum180OffsetTune
1342,M1,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1342,&---M1---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_Sum270OffsetTune
1343,M1,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1343,&---M1---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_3_1_3_x_Sum90OffsetTune
1344,M1,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1344,&---M1---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_SumRshunt
1345,M1,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1345,&---M1---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_RdacPreampVoutcm
1346,M1,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1346,&---M1---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_PreampRshunt
1347,M1,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1347,&---M1---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_RdacSum0Voutcm
1348,M1,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1348,&---M1---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_RdacSum180Voutcm
1349,M1,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1349,&---M1---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_RdacSum270Voutcm
1350,M1,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1350,&---M1---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_RdacSum90Voutcm
1351,M1,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1351,&---M1---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_VrefCtl
1352,M1,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1352,&---M1---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_Sum0OffsetTune
1353,M1,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1353,&---M1---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_Sum180OffsetTune
1354,M1,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1354,&---M1---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_Sum270OffsetTune
1355,M1,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1355,&---M1---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_A_4_0_0_x_Sum90OffsetTune
1356,M1,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1356,&---M1---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_SumRshunt
1357,M1,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1357,&---M1---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_RdacPreampVoutcm
1358,M1,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1358,&---M1---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_PreampRshunt
1359,M1,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1359,&---M1---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_RdacSum0Voutcm
1360,M1,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1360,&---M1---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_RdacSum180Voutcm
1361,M1,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1361,&---M1---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_RdacSum270Voutcm
1362,M1,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1362,&---M1---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_RdacSum90Voutcm
1363,M1,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1363,&---M1---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_VrefCtl
1364,M1,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1364,&---M1---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_Sum0OffsetTune
1365,M1,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1365,&---M1---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_Sum180OffsetTune
1366,M1,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1366,&---M1---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_Sum270OffsetTune
1367,M1,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1367,&---M1---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_A_4_0_1_x_Sum90OffsetTune
1368,M1,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1368,&---M1---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_SumRshunt
1369,M1,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1369,&---M1---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_RdacPreampVoutcm
1370,M1,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1370,&---M1---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_PreampRshunt
1371,M1,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1371,&---M1---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_RdacSum0Voutcm
1372,M1,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1372,&---M1---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_RdacSum180Voutcm
1373,M1,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1373,&---M1---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_RdacSum270Voutcm
1374,M1,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1374,&---M1---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_RdacSum90Voutcm
1375,M1,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1375,&---M1---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_VrefCtl
1376,M1,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1376,&---M1---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_Sum0OffsetTune
1377,M1,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1377,&---M1---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_Sum180OffsetTune
1378,M1,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1378,&---M1---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_Sum270OffsetTune
1379,M1,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1379,&---M1---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_A_4_0_2_x_Sum90OffsetTune
1380,M1,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1380,&---M1---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_SumRshunt
1381,M1,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1381,&---M1---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_RdacPreampVoutcm
1382,M1,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1382,&---M1---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_PreampRshunt
1383,M1,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1383,&---M1---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_RdacSum0Voutcm
1384,M1,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1384,&---M1---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_RdacSum180Voutcm
1385,M1,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1385,&---M1---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_RdacSum270Voutcm
1386,M1,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1386,&---M1---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_RdacSum90Voutcm
1387,M1,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1387,&---M1---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_VrefCtl
1388,M1,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1388,&---M1---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_Sum0OffsetTune
1389,M1,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1389,&---M1---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_Sum180OffsetTune
1390,M1,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1390,&---M1---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_Sum270OffsetTune
1391,M1,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1391,&---M1---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_A_4_0_3_x_Sum90OffsetTune
1392,M1,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1392,&---M1---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_SumRshunt
1393,M1,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1393,&---M1---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_RdacPreampVoutcm
1394,M1,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1394,&---M1---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_PreampRshunt
1395,M1,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1395,&---M1---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_RdacSum0Voutcm
1396,M1,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1396,&---M1---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_RdacSum180Voutcm
1397,M1,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1397,&---M1---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_RdacSum270Voutcm
1398,M1,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1398,&---M1---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_RdacSum90Voutcm
1399,M1,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1399,&---M1---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_VrefCtl
1400,M1,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1400,&---M1---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_Sum0OffsetTune
1401,M1,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1401,&---M1---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_Sum180OffsetTune
1402,M1,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1402,&---M1---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_Sum270OffsetTune
1403,M1,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1403,&---M1---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_A_4_1_0_x_Sum90OffsetTune
1404,M1,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1404,&---M1---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_SumRshunt
1405,M1,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1405,&---M1---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_RdacPreampVoutcm
1406,M1,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1406,&---M1---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_PreampRshunt
1407,M1,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1407,&---M1---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_RdacSum0Voutcm
1408,M1,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1408,&---M1---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_RdacSum180Voutcm
1409,M1,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1409,&---M1---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_RdacSum270Voutcm
1410,M1,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1410,&---M1---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_RdacSum90Voutcm
1411,M1,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1411,&---M1---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_VrefCtl
1412,M1,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1412,&---M1---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_Sum0OffsetTune
1413,M1,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1413,&---M1---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_Sum180OffsetTune
1414,M1,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1414,&---M1---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_Sum270OffsetTune
1415,M1,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1415,&---M1---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_A_4_1_1_x_Sum90OffsetTune
1416,M1,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1416,&---M1---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_SumRshunt
1417,M1,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1417,&---M1---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_RdacPreampVoutcm
1418,M1,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1418,&---M1---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_PreampRshunt
1419,M1,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1419,&---M1---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_RdacSum0Voutcm
1420,M1,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1420,&---M1---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_RdacSum180Voutcm
1421,M1,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1421,&---M1---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_RdacSum270Voutcm
1422,M1,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1422,&---M1---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_RdacSum90Voutcm
1423,M1,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1423,&---M1---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_VrefCtl
1424,M1,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1424,&---M1---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_Sum0OffsetTune
1425,M1,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1425,&---M1---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_Sum180OffsetTune
1426,M1,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1426,&---M1---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_Sum270OffsetTune
1427,M1,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1427,&---M1---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_A_4_1_2_x_Sum90OffsetTune
1428,M1,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1428,&---M1---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_SumRshunt
1429,M1,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1429,&---M1---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_RdacPreampVoutcm
1430,M1,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1430,&---M1---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_PreampRshunt
1431,M1,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1431,&---M1---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_RdacSum0Voutcm
1432,M1,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1432,&---M1---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_RdacSum180Voutcm
1433,M1,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1433,&---M1---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_RdacSum270Voutcm
1434,M1,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1434,&---M1---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_RdacSum90Voutcm
1435,M1,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1435,&---M1---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_VrefCtl
1436,M1,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1436,&---M1---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_Sum0OffsetTune
1437,M1,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1437,&---M1---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_Sum180OffsetTune
1438,M1,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1438,&---M1---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_Sum270OffsetTune
1439,M1,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1439,&---M1---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_A_4_1_3_x_Sum90OffsetTune
1440,M1,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1440,&---M1---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_SumRshunt
1441,M1,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1441,&---M1---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_RdacPreampVoutcm
1442,M1,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1442,&---M1---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_PreampRshunt
1443,M1,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1443,&---M1---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_RdacSum0Voutcm
1444,M1,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1444,&---M1---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_RdacSum180Voutcm
1445,M1,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1445,&---M1---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_RdacSum270Voutcm
1446,M1,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1446,&---M1---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_RdacSum90Voutcm
1447,M1,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1447,&---M1---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_VrefCtl
1448,M1,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1448,&---M1---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_Sum0OffsetTune
1449,M1,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1449,&---M1---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_Sum180OffsetTune
1450,M1,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1450,&---M1---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_Sum270OffsetTune
1451,M1,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1451,&---M1---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_0_0_0_x_Sum90OffsetTune
1452,M1,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1452,&---M1---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_SumRshunt
1453,M1,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1453,&---M1---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_RdacPreampVoutcm
1454,M1,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1454,&---M1---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_PreampRshunt
1455,M1,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1455,&---M1---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_RdacSum0Voutcm
1456,M1,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1456,&---M1---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_RdacSum180Voutcm
1457,M1,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1457,&---M1---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_RdacSum270Voutcm
1458,M1,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1458,&---M1---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_RdacSum90Voutcm
1459,M1,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1459,&---M1---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_VrefCtl
1460,M1,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1460,&---M1---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_Sum0OffsetTune
1461,M1,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1461,&---M1---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_Sum180OffsetTune
1462,M1,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1462,&---M1---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_Sum270OffsetTune
1463,M1,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1463,&---M1---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_0_0_1_x_Sum90OffsetTune
1464,M1,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1464,&---M1---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_SumRshunt
1465,M1,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1465,&---M1---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_RdacPreampVoutcm
1466,M1,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1466,&---M1---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_PreampRshunt
1467,M1,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1467,&---M1---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_RdacSum0Voutcm
1468,M1,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1468,&---M1---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_RdacSum180Voutcm
1469,M1,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1469,&---M1---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_RdacSum270Voutcm
1470,M1,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1470,&---M1---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_RdacSum90Voutcm
1471,M1,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1471,&---M1---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_VrefCtl
1472,M1,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1472,&---M1---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_Sum0OffsetTune
1473,M1,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1473,&---M1---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_Sum180OffsetTune
1474,M1,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1474,&---M1---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_Sum270OffsetTune
1475,M1,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1475,&---M1---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_0_0_2_x_Sum90OffsetTune
1476,M1,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1476,&---M1---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_SumRshunt
1477,M1,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1477,&---M1---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_RdacPreampVoutcm
1478,M1,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1478,&---M1---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_PreampRshunt
1479,M1,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1479,&---M1---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_RdacSum0Voutcm
1480,M1,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1480,&---M1---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_RdacSum180Voutcm
1481,M1,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1481,&---M1---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_RdacSum270Voutcm
1482,M1,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1482,&---M1---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_RdacSum90Voutcm
1483,M1,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1483,&---M1---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_VrefCtl
1484,M1,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1484,&---M1---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_Sum0OffsetTune
1485,M1,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1485,&---M1---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_Sum180OffsetTune
1486,M1,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1486,&---M1---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_Sum270OffsetTune
1487,M1,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1487,&---M1---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_0_0_3_x_Sum90OffsetTune
1488,M1,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1488,&---M1---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_SumRshunt
1489,M1,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1489,&---M1---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_RdacPreampVoutcm
1490,M1,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1490,&---M1---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_PreampRshunt
1491,M1,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1491,&---M1---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_RdacSum0Voutcm
1492,M1,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1492,&---M1---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_RdacSum180Voutcm
1493,M1,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1493,&---M1---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_RdacSum270Voutcm
1494,M1,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1494,&---M1---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_RdacSum90Voutcm
1495,M1,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1495,&---M1---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_VrefCtl
1496,M1,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1496,&---M1---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_Sum0OffsetTune
1497,M1,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1497,&---M1---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_Sum180OffsetTune
1498,M1,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1498,&---M1---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_Sum270OffsetTune
1499,M1,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1499,&---M1---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_0_1_0_x_Sum90OffsetTune
1500,M1,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1500,&---M1---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_SumRshunt
1501,M1,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1501,&---M1---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_RdacPreampVoutcm
1502,M1,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1502,&---M1---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_PreampRshunt
1503,M1,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1503,&---M1---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_RdacSum0Voutcm
1504,M1,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1504,&---M1---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_RdacSum180Voutcm
1505,M1,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1505,&---M1---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_RdacSum270Voutcm
1506,M1,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1506,&---M1---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_RdacSum90Voutcm
1507,M1,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1507,&---M1---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_VrefCtl
1508,M1,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1508,&---M1---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_Sum0OffsetTune
1509,M1,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1509,&---M1---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_Sum180OffsetTune
1510,M1,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1510,&---M1---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_Sum270OffsetTune
1511,M1,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1511,&---M1---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_0_1_1_x_Sum90OffsetTune
1512,M1,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1512,&---M1---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_SumRshunt
1513,M1,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1513,&---M1---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_RdacPreampVoutcm
1514,M1,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1514,&---M1---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_PreampRshunt
1515,M1,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1515,&---M1---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_RdacSum0Voutcm
1516,M1,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1516,&---M1---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_RdacSum180Voutcm
1517,M1,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1517,&---M1---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_RdacSum270Voutcm
1518,M1,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1518,&---M1---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_RdacSum90Voutcm
1519,M1,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1519,&---M1---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_VrefCtl
1520,M1,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1520,&---M1---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_Sum0OffsetTune
1521,M1,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1521,&---M1---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_Sum180OffsetTune
1522,M1,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1522,&---M1---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_Sum270OffsetTune
1523,M1,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1523,&---M1---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_0_1_2_x_Sum90OffsetTune
1524,M1,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1524,&---M1---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_SumRshunt
1525,M1,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1525,&---M1---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_RdacPreampVoutcm
1526,M1,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1526,&---M1---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_PreampRshunt
1527,M1,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1527,&---M1---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_RdacSum0Voutcm
1528,M1,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1528,&---M1---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_RdacSum180Voutcm
1529,M1,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1529,&---M1---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_RdacSum270Voutcm
1530,M1,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1530,&---M1---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_RdacSum90Voutcm
1531,M1,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1531,&---M1---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_VrefCtl
1532,M1,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1532,&---M1---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_Sum0OffsetTune
1533,M1,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1533,&---M1---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_Sum180OffsetTune
1534,M1,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1534,&---M1---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_Sum270OffsetTune
1535,M1,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1535,&---M1---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_0_1_3_x_Sum90OffsetTune
1536,M1,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1536,&---M1---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_SumRshunt
1537,M1,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1537,&---M1---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_RdacPreampVoutcm
1538,M1,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1538,&---M1---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_PreampRshunt
1539,M1,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1539,&---M1---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_RdacSum0Voutcm
1540,M1,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1540,&---M1---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_RdacSum180Voutcm
1541,M1,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1541,&---M1---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_RdacSum270Voutcm
1542,M1,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1542,&---M1---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_RdacSum90Voutcm
1543,M1,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1543,&---M1---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_VrefCtl
1544,M1,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1544,&---M1---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_Sum0OffsetTune
1545,M1,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1545,&---M1---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_Sum180OffsetTune
1546,M1,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1546,&---M1---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_Sum270OffsetTune
1547,M1,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1547,&---M1---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_1_0_0_x_Sum90OffsetTune
1548,M1,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1548,&---M1---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_SumRshunt
1549,M1,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1549,&---M1---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_RdacPreampVoutcm
1550,M1,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1550,&---M1---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_PreampRshunt
1551,M1,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1551,&---M1---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_RdacSum0Voutcm
1552,M1,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1552,&---M1---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_RdacSum180Voutcm
1553,M1,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1553,&---M1---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_RdacSum270Voutcm
1554,M1,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1554,&---M1---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_RdacSum90Voutcm
1555,M1,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1555,&---M1---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_VrefCtl
1556,M1,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1556,&---M1---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_Sum0OffsetTune
1557,M1,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1557,&---M1---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_Sum180OffsetTune
1558,M1,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1558,&---M1---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_Sum270OffsetTune
1559,M1,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1559,&---M1---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_1_0_1_x_Sum90OffsetTune
1560,M1,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1560,&---M1---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_SumRshunt
1561,M1,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1561,&---M1---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_RdacPreampVoutcm
1562,M1,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1562,&---M1---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_PreampRshunt
1563,M1,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1563,&---M1---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_RdacSum0Voutcm
1564,M1,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1564,&---M1---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_RdacSum180Voutcm
1565,M1,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1565,&---M1---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_RdacSum270Voutcm
1566,M1,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1566,&---M1---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_RdacSum90Voutcm
1567,M1,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1567,&---M1---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_VrefCtl
1568,M1,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1568,&---M1---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_Sum0OffsetTune
1569,M1,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1569,&---M1---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_Sum180OffsetTune
1570,M1,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1570,&---M1---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_Sum270OffsetTune
1571,M1,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1571,&---M1---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_1_0_2_x_Sum90OffsetTune
1572,M1,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1572,&---M1---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_SumRshunt
1573,M1,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1573,&---M1---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_RdacPreampVoutcm
1574,M1,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1574,&---M1---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_PreampRshunt
1575,M1,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1575,&---M1---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_RdacSum0Voutcm
1576,M1,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1576,&---M1---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_RdacSum180Voutcm
1577,M1,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1577,&---M1---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_RdacSum270Voutcm
1578,M1,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1578,&---M1---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_RdacSum90Voutcm
1579,M1,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1579,&---M1---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_VrefCtl
1580,M1,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1580,&---M1---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_Sum0OffsetTune
1581,M1,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1581,&---M1---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_Sum180OffsetTune
1582,M1,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1582,&---M1---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_Sum270OffsetTune
1583,M1,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1583,&---M1---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_1_0_3_x_Sum90OffsetTune
1584,M1,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1584,&---M1---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_SumRshunt
1585,M1,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1585,&---M1---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_RdacPreampVoutcm
1586,M1,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1586,&---M1---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_PreampRshunt
1587,M1,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1587,&---M1---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_RdacSum0Voutcm
1588,M1,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1588,&---M1---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_RdacSum180Voutcm
1589,M1,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1589,&---M1---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_RdacSum270Voutcm
1590,M1,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1590,&---M1---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_RdacSum90Voutcm
1591,M1,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1591,&---M1---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_VrefCtl
1592,M1,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1592,&---M1---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_Sum0OffsetTune
1593,M1,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1593,&---M1---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_Sum180OffsetTune
1594,M1,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1594,&---M1---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_Sum270OffsetTune
1595,M1,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1595,&---M1---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_1_1_0_x_Sum90OffsetTune
1596,M1,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1596,&---M1---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_SumRshunt
1597,M1,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1597,&---M1---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_RdacPreampVoutcm
1598,M1,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1598,&---M1---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_PreampRshunt
1599,M1,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1599,&---M1---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_RdacSum0Voutcm
1600,M1,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1600,&---M1---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_RdacSum180Voutcm
1601,M1,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1601,&---M1---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_RdacSum270Voutcm
1602,M1,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1602,&---M1---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_RdacSum90Voutcm
1603,M1,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1603,&---M1---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_VrefCtl
1604,M1,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1604,&---M1---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_Sum0OffsetTune
1605,M1,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1605,&---M1---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_Sum180OffsetTune
1606,M1,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1606,&---M1---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_Sum270OffsetTune
1607,M1,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1607,&---M1---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_1_1_1_x_Sum90OffsetTune
1608,M1,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1608,&---M1---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_SumRshunt
1609,M1,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1609,&---M1---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_RdacPreampVoutcm
1610,M1,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1610,&---M1---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_PreampRshunt
1611,M1,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1611,&---M1---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_RdacSum0Voutcm
1612,M1,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1612,&---M1---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_RdacSum180Voutcm
1613,M1,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1613,&---M1---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_RdacSum270Voutcm
1614,M1,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1614,&---M1---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_RdacSum90Voutcm
1615,M1,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1615,&---M1---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_VrefCtl
1616,M1,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1616,&---M1---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_Sum0OffsetTune
1617,M1,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1617,&---M1---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_Sum180OffsetTune
1618,M1,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1618,&---M1---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_Sum270OffsetTune
1619,M1,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1619,&---M1---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_1_1_2_x_Sum90OffsetTune
1620,M1,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1620,&---M1---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_SumRshunt
1621,M1,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1621,&---M1---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_RdacPreampVoutcm
1622,M1,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1622,&---M1---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_PreampRshunt
1623,M1,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1623,&---M1---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_RdacSum0Voutcm
1624,M1,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1624,&---M1---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_RdacSum180Voutcm
1625,M1,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1625,&---M1---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_RdacSum270Voutcm
1626,M1,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1626,&---M1---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_RdacSum90Voutcm
1627,M1,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1627,&---M1---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_VrefCtl
1628,M1,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1628,&---M1---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_Sum0OffsetTune
1629,M1,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1629,&---M1---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_Sum180OffsetTune
1630,M1,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1630,&---M1---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_Sum270OffsetTune
1631,M1,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1631,&---M1---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_1_1_3_x_Sum90OffsetTune
1632,M1,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1632,&---M1---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_SumRshunt
1633,M1,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1633,&---M1---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_RdacPreampVoutcm
1634,M1,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1634,&---M1---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_PreampRshunt
1635,M1,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1635,&---M1---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_RdacSum0Voutcm
1636,M1,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1636,&---M1---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_RdacSum180Voutcm
1637,M1,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1637,&---M1---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_RdacSum270Voutcm
1638,M1,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1638,&---M1---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_RdacSum90Voutcm
1639,M1,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1639,&---M1---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_VrefCtl
1640,M1,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1640,&---M1---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_Sum0OffsetTune
1641,M1,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1641,&---M1---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_Sum180OffsetTune
1642,M1,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1642,&---M1---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_Sum270OffsetTune
1643,M1,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1643,&---M1---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_2_0_0_x_Sum90OffsetTune
1644,M1,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1644,&---M1---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_SumRshunt
1645,M1,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1645,&---M1---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_RdacPreampVoutcm
1646,M1,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1646,&---M1---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_PreampRshunt
1647,M1,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1647,&---M1---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_RdacSum0Voutcm
1648,M1,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1648,&---M1---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_RdacSum180Voutcm
1649,M1,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1649,&---M1---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_RdacSum270Voutcm
1650,M1,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1650,&---M1---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_RdacSum90Voutcm
1651,M1,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1651,&---M1---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_VrefCtl
1652,M1,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1652,&---M1---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_Sum0OffsetTune
1653,M1,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1653,&---M1---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_Sum180OffsetTune
1654,M1,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1654,&---M1---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_Sum270OffsetTune
1655,M1,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1655,&---M1---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_2_0_1_x_Sum90OffsetTune
1656,M1,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1656,&---M1---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_SumRshunt
1657,M1,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1657,&---M1---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_RdacPreampVoutcm
1658,M1,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1658,&---M1---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_PreampRshunt
1659,M1,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1659,&---M1---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_RdacSum0Voutcm
1660,M1,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1660,&---M1---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_RdacSum180Voutcm
1661,M1,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1661,&---M1---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_RdacSum270Voutcm
1662,M1,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1662,&---M1---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_RdacSum90Voutcm
1663,M1,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1663,&---M1---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_VrefCtl
1664,M1,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1664,&---M1---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_Sum0OffsetTune
1665,M1,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1665,&---M1---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_Sum180OffsetTune
1666,M1,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1666,&---M1---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_Sum270OffsetTune
1667,M1,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1667,&---M1---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_2_0_2_x_Sum90OffsetTune
1668,M1,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1668,&---M1---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_SumRshunt
1669,M1,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1669,&---M1---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_RdacPreampVoutcm
1670,M1,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1670,&---M1---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_PreampRshunt
1671,M1,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1671,&---M1---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_RdacSum0Voutcm
1672,M1,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1672,&---M1---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_RdacSum180Voutcm
1673,M1,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1673,&---M1---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_RdacSum270Voutcm
1674,M1,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1674,&---M1---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_RdacSum90Voutcm
1675,M1,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1675,&---M1---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_VrefCtl
1676,M1,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1676,&---M1---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_Sum0OffsetTune
1677,M1,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1677,&---M1---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_Sum180OffsetTune
1678,M1,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1678,&---M1---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_Sum270OffsetTune
1679,M1,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1679,&---M1---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_2_0_3_x_Sum90OffsetTune
1680,M1,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1680,&---M1---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_SumRshunt
1681,M1,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1681,&---M1---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_RdacPreampVoutcm
1682,M1,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1682,&---M1---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_PreampRshunt
1683,M1,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1683,&---M1---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_RdacSum0Voutcm
1684,M1,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1684,&---M1---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_RdacSum180Voutcm
1685,M1,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1685,&---M1---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_RdacSum270Voutcm
1686,M1,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1686,&---M1---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_RdacSum90Voutcm
1687,M1,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1687,&---M1---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_VrefCtl
1688,M1,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1688,&---M1---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_Sum0OffsetTune
1689,M1,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1689,&---M1---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_Sum180OffsetTune
1690,M1,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1690,&---M1---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_Sum270OffsetTune
1691,M1,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1691,&---M1---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_2_1_0_x_Sum90OffsetTune
1692,M1,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1692,&---M1---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_SumRshunt
1693,M1,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1693,&---M1---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_RdacPreampVoutcm
1694,M1,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1694,&---M1---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_PreampRshunt
1695,M1,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1695,&---M1---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_RdacSum0Voutcm
1696,M1,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1696,&---M1---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_RdacSum180Voutcm
1697,M1,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1697,&---M1---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_RdacSum270Voutcm
1698,M1,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1698,&---M1---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_RdacSum90Voutcm
1699,M1,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1699,&---M1---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_VrefCtl
1700,M1,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1700,&---M1---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_Sum0OffsetTune
1701,M1,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1701,&---M1---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_Sum180OffsetTune
1702,M1,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1702,&---M1---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_Sum270OffsetTune
1703,M1,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1703,&---M1---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_2_1_1_x_Sum90OffsetTune
1704,M1,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1704,&---M1---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_SumRshunt
1705,M1,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1705,&---M1---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_RdacPreampVoutcm
1706,M1,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1706,&---M1---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_PreampRshunt
1707,M1,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1707,&---M1---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_RdacSum0Voutcm
1708,M1,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1708,&---M1---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_RdacSum180Voutcm
1709,M1,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1709,&---M1---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_RdacSum270Voutcm
1710,M1,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1710,&---M1---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_RdacSum90Voutcm
1711,M1,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1711,&---M1---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_VrefCtl
1712,M1,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1712,&---M1---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_Sum0OffsetTune
1713,M1,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1713,&---M1---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_Sum180OffsetTune
1714,M1,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1714,&---M1---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_Sum270OffsetTune
1715,M1,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1715,&---M1---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_2_1_2_x_Sum90OffsetTune
1716,M1,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1716,&---M1---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_SumRshunt
1717,M1,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1717,&---M1---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_RdacPreampVoutcm
1718,M1,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1718,&---M1---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_PreampRshunt
1719,M1,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1719,&---M1---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_RdacSum0Voutcm
1720,M1,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1720,&---M1---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_RdacSum180Voutcm
1721,M1,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1721,&---M1---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_RdacSum270Voutcm
1722,M1,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1722,&---M1---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_RdacSum90Voutcm
1723,M1,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1723,&---M1---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_VrefCtl
1724,M1,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1724,&---M1---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_Sum0OffsetTune
1725,M1,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1725,&---M1---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_Sum180OffsetTune
1726,M1,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1726,&---M1---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_Sum270OffsetTune
1727,M1,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1727,&---M1---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_2_1_3_x_Sum90OffsetTune
1728,M1,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1728,&---M1---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_SumRshunt
1729,M1,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1729,&---M1---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_RdacPreampVoutcm
1730,M1,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1730,&---M1---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_PreampRshunt
1731,M1,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1731,&---M1---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_RdacSum0Voutcm
1732,M1,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1732,&---M1---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_RdacSum180Voutcm
1733,M1,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1733,&---M1---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_RdacSum270Voutcm
1734,M1,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1734,&---M1---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_RdacSum90Voutcm
1735,M1,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1735,&---M1---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_VrefCtl
1736,M1,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1736,&---M1---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_Sum0OffsetTune
1737,M1,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1737,&---M1---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_Sum180OffsetTune
1738,M1,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1738,&---M1---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_Sum270OffsetTune
1739,M1,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1739,&---M1---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_3_0_0_x_Sum90OffsetTune
1740,M1,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1740,&---M1---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_SumRshunt
1741,M1,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1741,&---M1---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_RdacPreampVoutcm
1742,M1,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1742,&---M1---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_PreampRshunt
1743,M1,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1743,&---M1---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_RdacSum0Voutcm
1744,M1,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1744,&---M1---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_RdacSum180Voutcm
1745,M1,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1745,&---M1---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_RdacSum270Voutcm
1746,M1,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1746,&---M1---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_RdacSum90Voutcm
1747,M1,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1747,&---M1---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_VrefCtl
1748,M1,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1748,&---M1---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_Sum0OffsetTune
1749,M1,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1749,&---M1---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_Sum180OffsetTune
1750,M1,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1750,&---M1---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_Sum270OffsetTune
1751,M1,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1751,&---M1---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_3_0_1_x_Sum90OffsetTune
1752,M1,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1752,&---M1---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_SumRshunt
1753,M1,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1753,&---M1---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_RdacPreampVoutcm
1754,M1,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1754,&---M1---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_PreampRshunt
1755,M1,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1755,&---M1---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_RdacSum0Voutcm
1756,M1,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1756,&---M1---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_RdacSum180Voutcm
1757,M1,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1757,&---M1---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_RdacSum270Voutcm
1758,M1,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1758,&---M1---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_RdacSum90Voutcm
1759,M1,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1759,&---M1---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_VrefCtl
1760,M1,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1760,&---M1---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_Sum0OffsetTune
1761,M1,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1761,&---M1---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_Sum180OffsetTune
1762,M1,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1762,&---M1---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_Sum270OffsetTune
1763,M1,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1763,&---M1---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_3_0_2_x_Sum90OffsetTune
1764,M1,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1764,&---M1---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_SumRshunt
1765,M1,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1765,&---M1---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_RdacPreampVoutcm
1766,M1,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1766,&---M1---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_PreampRshunt
1767,M1,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1767,&---M1---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_RdacSum0Voutcm
1768,M1,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1768,&---M1---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_RdacSum180Voutcm
1769,M1,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1769,&---M1---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_RdacSum270Voutcm
1770,M1,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1770,&---M1---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_RdacSum90Voutcm
1771,M1,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1771,&---M1---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_VrefCtl
1772,M1,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1772,&---M1---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_Sum0OffsetTune
1773,M1,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1773,&---M1---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_Sum180OffsetTune
1774,M1,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1774,&---M1---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_Sum270OffsetTune
1775,M1,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1775,&---M1---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_3_0_3_x_Sum90OffsetTune
1776,M1,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1776,&---M1---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_SumRshunt
1777,M1,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1777,&---M1---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_RdacPreampVoutcm
1778,M1,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1778,&---M1---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_PreampRshunt
1779,M1,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1779,&---M1---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_RdacSum0Voutcm
1780,M1,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1780,&---M1---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_RdacSum180Voutcm
1781,M1,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1781,&---M1---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_RdacSum270Voutcm
1782,M1,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1782,&---M1---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_RdacSum90Voutcm
1783,M1,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1783,&---M1---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_VrefCtl
1784,M1,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1784,&---M1---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_Sum0OffsetTune
1785,M1,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1785,&---M1---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_Sum180OffsetTune
1786,M1,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1786,&---M1---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_Sum270OffsetTune
1787,M1,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1787,&---M1---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_3_1_0_x_Sum90OffsetTune
1788,M1,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1788,&---M1---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_SumRshunt
1789,M1,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1789,&---M1---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_RdacPreampVoutcm
1790,M1,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1790,&---M1---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_PreampRshunt
1791,M1,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1791,&---M1---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_RdacSum0Voutcm
1792,M1,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1792,&---M1---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_RdacSum180Voutcm
1793,M1,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1793,&---M1---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_RdacSum270Voutcm
1794,M1,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1794,&---M1---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_RdacSum90Voutcm
1795,M1,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1795,&---M1---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_VrefCtl
1796,M1,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1796,&---M1---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_Sum0OffsetTune
1797,M1,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1797,&---M1---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_Sum180OffsetTune
1798,M1,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1798,&---M1---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_Sum270OffsetTune
1799,M1,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1799,&---M1---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_3_1_1_x_Sum90OffsetTune
1800,M1,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1800,&---M1---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_SumRshunt
1801,M1,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1801,&---M1---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_RdacPreampVoutcm
1802,M1,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1802,&---M1---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_PreampRshunt
1803,M1,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1803,&---M1---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_RdacSum0Voutcm
1804,M1,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1804,&---M1---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_RdacSum180Voutcm
1805,M1,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1805,&---M1---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_RdacSum270Voutcm
1806,M1,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1806,&---M1---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_RdacSum90Voutcm
1807,M1,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1807,&---M1---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_VrefCtl
1808,M1,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1808,&---M1---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_Sum0OffsetTune
1809,M1,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1809,&---M1---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_Sum180OffsetTune
1810,M1,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1810,&---M1---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_Sum270OffsetTune
1811,M1,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1811,&---M1---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_3_1_2_x_Sum90OffsetTune
1812,M1,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1812,&---M1---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_SumRshunt
1813,M1,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1813,&---M1---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_RdacPreampVoutcm
1814,M1,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1814,&---M1---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_PreampRshunt
1815,M1,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1815,&---M1---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_RdacSum0Voutcm
1816,M1,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1816,&---M1---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_RdacSum180Voutcm
1817,M1,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1817,&---M1---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_RdacSum270Voutcm
1818,M1,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1818,&---M1---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_RdacSum90Voutcm
1819,M1,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1819,&---M1---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_VrefCtl
1820,M1,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1820,&---M1---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_Sum0OffsetTune
1821,M1,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1821,&---M1---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_Sum180OffsetTune
1822,M1,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1822,&---M1---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_Sum270OffsetTune
1823,M1,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1823,&---M1---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_3_1_3_x_Sum90OffsetTune
1824,M1,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1824,&---M1---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_SumRshunt
1825,M1,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1825,&---M1---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_RdacPreampVoutcm
1826,M1,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1826,&---M1---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_PreampRshunt
1827,M1,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1827,&---M1---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_RdacSum0Voutcm
1828,M1,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1828,&---M1---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_RdacSum180Voutcm
1829,M1,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1829,&---M1---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_RdacSum270Voutcm
1830,M1,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1830,&---M1---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_RdacSum90Voutcm
1831,M1,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1831,&---M1---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_VrefCtl
1832,M1,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1832,&---M1---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_Sum0OffsetTune
1833,M1,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1833,&---M1---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_Sum180OffsetTune
1834,M1,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1834,&---M1---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_Sum270OffsetTune
1835,M1,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M1_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1835,&---M1---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M1_B_4_0_0_x_Sum90OffsetTune
1836,M1,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1836,&---M1---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_SumRshunt
1837,M1,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1837,&---M1---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_RdacPreampVoutcm
1838,M1,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1838,&---M1---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_PreampRshunt
1839,M1,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1839,&---M1---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_RdacSum0Voutcm
1840,M1,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1840,&---M1---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_RdacSum180Voutcm
1841,M1,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1841,&---M1---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_RdacSum270Voutcm
1842,M1,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1842,&---M1---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_RdacSum90Voutcm
1843,M1,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1843,&---M1---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_VrefCtl
1844,M1,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1844,&---M1---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_Sum0OffsetTune
1845,M1,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1845,&---M1---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_Sum180OffsetTune
1846,M1,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1846,&---M1---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_Sum270OffsetTune
1847,M1,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M1_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1847,&---M1---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M1_B_4_0_1_x_Sum90OffsetTune
1848,M1,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1848,&---M1---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_SumRshunt
1849,M1,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1849,&---M1---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_RdacPreampVoutcm
1850,M1,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1850,&---M1---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_PreampRshunt
1851,M1,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1851,&---M1---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_RdacSum0Voutcm
1852,M1,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1852,&---M1---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_RdacSum180Voutcm
1853,M1,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1853,&---M1---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_RdacSum270Voutcm
1854,M1,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1854,&---M1---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_RdacSum90Voutcm
1855,M1,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1855,&---M1---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_VrefCtl
1856,M1,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1856,&---M1---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_Sum0OffsetTune
1857,M1,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1857,&---M1---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_Sum180OffsetTune
1858,M1,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1858,&---M1---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_Sum270OffsetTune
1859,M1,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M1_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1859,&---M1---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M1_B_4_0_2_x_Sum90OffsetTune
1860,M1,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1860,&---M1---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_SumRshunt
1861,M1,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1861,&---M1---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_RdacPreampVoutcm
1862,M1,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1862,&---M1---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_PreampRshunt
1863,M1,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1863,&---M1---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_RdacSum0Voutcm
1864,M1,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1864,&---M1---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_RdacSum180Voutcm
1865,M1,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1865,&---M1---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_RdacSum270Voutcm
1866,M1,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1866,&---M1---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_RdacSum90Voutcm
1867,M1,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1867,&---M1---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_VrefCtl
1868,M1,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1868,&---M1---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_Sum0OffsetTune
1869,M1,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1869,&---M1---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_Sum180OffsetTune
1870,M1,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1870,&---M1---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_Sum270OffsetTune
1871,M1,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M1_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1871,&---M1---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M1_B_4_0_3_x_Sum90OffsetTune
1872,M1,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1872,&---M1---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_SumRshunt
1873,M1,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1873,&---M1---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_RdacPreampVoutcm
1874,M1,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1874,&---M1---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_PreampRshunt
1875,M1,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1875,&---M1---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_RdacSum0Voutcm
1876,M1,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1876,&---M1---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_RdacSum180Voutcm
1877,M1,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1877,&---M1---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_RdacSum270Voutcm
1878,M1,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1878,&---M1---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_RdacSum90Voutcm
1879,M1,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1879,&---M1---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_VrefCtl
1880,M1,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1880,&---M1---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_Sum0OffsetTune
1881,M1,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1881,&---M1---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_Sum180OffsetTune
1882,M1,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1882,&---M1---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_Sum270OffsetTune
1883,M1,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M1_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1883,&---M1---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M1_B_4_1_0_x_Sum90OffsetTune
1884,M1,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1884,&---M1---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_SumRshunt
1885,M1,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1885,&---M1---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_RdacPreampVoutcm
1886,M1,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1886,&---M1---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_PreampRshunt
1887,M1,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1887,&---M1---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_RdacSum0Voutcm
1888,M1,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1888,&---M1---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_RdacSum180Voutcm
1889,M1,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1889,&---M1---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_RdacSum270Voutcm
1890,M1,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1890,&---M1---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_RdacSum90Voutcm
1891,M1,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1891,&---M1---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_VrefCtl
1892,M1,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1892,&---M1---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_Sum0OffsetTune
1893,M1,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1893,&---M1---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_Sum180OffsetTune
1894,M1,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1894,&---M1---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_Sum270OffsetTune
1895,M1,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M1_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1895,&---M1---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M1_B_4_1_1_x_Sum90OffsetTune
1896,M1,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1896,&---M1---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_SumRshunt
1897,M1,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1897,&---M1---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_RdacPreampVoutcm
1898,M1,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1898,&---M1---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_PreampRshunt
1899,M1,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1899,&---M1---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_RdacSum0Voutcm
1900,M1,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1900,&---M1---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_RdacSum180Voutcm
1901,M1,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1901,&---M1---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_RdacSum270Voutcm
1902,M1,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1902,&---M1---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_RdacSum90Voutcm
1903,M1,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1903,&---M1---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_VrefCtl
1904,M1,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1904,&---M1---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_Sum0OffsetTune
1905,M1,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1905,&---M1---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_Sum180OffsetTune
1906,M1,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1906,&---M1---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_Sum270OffsetTune
1907,M1,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M1_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1907,&---M1---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M1_B_4_1_2_x_Sum90OffsetTune
1908,M1,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1908,&---M1---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_SumRshunt
1909,M1,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1909,&---M1---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_RdacPreampVoutcm
1910,M1,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1910,&---M1---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_PreampRshunt
1911,M1,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1911,&---M1---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_RdacSum0Voutcm
1912,M1,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1912,&---M1---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_RdacSum180Voutcm
1913,M1,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1913,&---M1---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_RdacSum270Voutcm
1914,M1,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1914,&---M1---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_RdacSum90Voutcm
1915,M1,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1915,&---M1---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_VrefCtl
1916,M1,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1916,&---M1---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_Sum0OffsetTune
1917,M1,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1917,&---M1---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_Sum180OffsetTune
1918,M1,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1918,&---M1---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_Sum270OffsetTune
1919,M1,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M1_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1919,&---M1---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M1_B_4_1_3_x_Sum90OffsetTune
1920,M2,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1920,&---M2---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_SumRshunt
1921,M2,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1921,&---M2---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_RdacPreampVoutcm
1922,M2,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1922,&---M2---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_PreampRshunt
1923,M2,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1923,&---M2---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_RdacSum0Voutcm
1924,M2,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1924,&---M2---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_RdacSum180Voutcm
1925,M2,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1925,&---M2---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_RdacSum270Voutcm
1926,M2,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1926,&---M2---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_RdacSum90Voutcm
1927,M2,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1927,&---M2---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_VrefCtl
1928,M2,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1928,&---M2---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_Sum0OffsetTune
1929,M2,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1929,&---M2---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_Sum180OffsetTune
1930,M2,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1930,&---M2---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_Sum270OffsetTune
1931,M2,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1931,&---M2---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_0_0_0_x_Sum90OffsetTune
1932,M2,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1932,&---M2---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_SumRshunt
1933,M2,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1933,&---M2---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_RdacPreampVoutcm
1934,M2,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1934,&---M2---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_PreampRshunt
1935,M2,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1935,&---M2---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_RdacSum0Voutcm
1936,M2,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1936,&---M2---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_RdacSum180Voutcm
1937,M2,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1937,&---M2---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_RdacSum270Voutcm
1938,M2,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1938,&---M2---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_RdacSum90Voutcm
1939,M2,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1939,&---M2---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_VrefCtl
1940,M2,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1940,&---M2---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_Sum0OffsetTune
1941,M2,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1941,&---M2---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_Sum180OffsetTune
1942,M2,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1942,&---M2---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_Sum270OffsetTune
1943,M2,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1943,&---M2---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_0_0_1_x_Sum90OffsetTune
1944,M2,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1944,&---M2---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_SumRshunt
1945,M2,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1945,&---M2---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_RdacPreampVoutcm
1946,M2,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1946,&---M2---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_PreampRshunt
1947,M2,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1947,&---M2---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_RdacSum0Voutcm
1948,M2,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1948,&---M2---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_RdacSum180Voutcm
1949,M2,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1949,&---M2---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_RdacSum270Voutcm
1950,M2,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1950,&---M2---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_RdacSum90Voutcm
1951,M2,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1951,&---M2---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_VrefCtl
1952,M2,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1952,&---M2---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_Sum0OffsetTune
1953,M2,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1953,&---M2---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_Sum180OffsetTune
1954,M2,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1954,&---M2---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_Sum270OffsetTune
1955,M2,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1955,&---M2---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_0_0_2_x_Sum90OffsetTune
1956,M2,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1956,&---M2---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_SumRshunt
1957,M2,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1957,&---M2---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_RdacPreampVoutcm
1958,M2,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1958,&---M2---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_PreampRshunt
1959,M2,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1959,&---M2---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_RdacSum0Voutcm
1960,M2,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1960,&---M2---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_RdacSum180Voutcm
1961,M2,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1961,&---M2---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_RdacSum270Voutcm
1962,M2,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1962,&---M2---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_RdacSum90Voutcm
1963,M2,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1963,&---M2---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_VrefCtl
1964,M2,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1964,&---M2---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_Sum0OffsetTune
1965,M2,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1965,&---M2---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_Sum180OffsetTune
1966,M2,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1966,&---M2---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_Sum270OffsetTune
1967,M2,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1967,&---M2---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_0_0_3_x_Sum90OffsetTune
1968,M2,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1968,&---M2---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_SumRshunt
1969,M2,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1969,&---M2---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_RdacPreampVoutcm
1970,M2,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1970,&---M2---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_PreampRshunt
1971,M2,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1971,&---M2---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_RdacSum0Voutcm
1972,M2,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1972,&---M2---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_RdacSum180Voutcm
1973,M2,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1973,&---M2---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_RdacSum270Voutcm
1974,M2,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1974,&---M2---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_RdacSum90Voutcm
1975,M2,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1975,&---M2---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_VrefCtl
1976,M2,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1976,&---M2---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_Sum0OffsetTune
1977,M2,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1977,&---M2---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_Sum180OffsetTune
1978,M2,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1978,&---M2---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_Sum270OffsetTune
1979,M2,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1979,&---M2---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_0_1_0_x_Sum90OffsetTune
1980,M2,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1980,&---M2---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_SumRshunt
1981,M2,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1981,&---M2---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_RdacPreampVoutcm
1982,M2,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1982,&---M2---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_PreampRshunt
1983,M2,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1983,&---M2---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_RdacSum0Voutcm
1984,M2,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1984,&---M2---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_RdacSum180Voutcm
1985,M2,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1985,&---M2---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_RdacSum270Voutcm
1986,M2,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1986,&---M2---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_RdacSum90Voutcm
1987,M2,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1987,&---M2---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_VrefCtl
1988,M2,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1988,&---M2---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_Sum0OffsetTune
1989,M2,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1989,&---M2---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_Sum180OffsetTune
1990,M2,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1990,&---M2---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_Sum270OffsetTune
1991,M2,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1991,&---M2---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_0_1_1_x_Sum90OffsetTune
1992,M2,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1992,&---M2---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_SumRshunt
1993,M2,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1993,&---M2---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_RdacPreampVoutcm
1994,M2,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1994,&---M2---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_PreampRshunt
1995,M2,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1995,&---M2---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_RdacSum0Voutcm
1996,M2,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1996,&---M2---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_RdacSum180Voutcm
1997,M2,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1997,&---M2---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_RdacSum270Voutcm
1998,M2,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1998,&---M2---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_RdacSum90Voutcm
1999,M2,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_1999,&---M2---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_VrefCtl
2000,M2,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2000,&---M2---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_Sum0OffsetTune
2001,M2,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2001,&---M2---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_Sum180OffsetTune
2002,M2,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2002,&---M2---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_Sum270OffsetTune
2003,M2,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2003,&---M2---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_0_1_2_x_Sum90OffsetTune
2004,M2,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2004,&---M2---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_SumRshunt
2005,M2,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2005,&---M2---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_RdacPreampVoutcm
2006,M2,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2006,&---M2---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_PreampRshunt
2007,M2,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2007,&---M2---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_RdacSum0Voutcm
2008,M2,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2008,&---M2---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_RdacSum180Voutcm
2009,M2,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2009,&---M2---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_RdacSum270Voutcm
2010,M2,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2010,&---M2---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_RdacSum90Voutcm
2011,M2,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2011,&---M2---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_VrefCtl
2012,M2,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2012,&---M2---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_Sum0OffsetTune
2013,M2,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2013,&---M2---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_Sum180OffsetTune
2014,M2,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2014,&---M2---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_Sum270OffsetTune
2015,M2,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2015,&---M2---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_0_1_3_x_Sum90OffsetTune
2016,M2,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2016,&---M2---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_SumRshunt
2017,M2,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2017,&---M2---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_RdacPreampVoutcm
2018,M2,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2018,&---M2---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_PreampRshunt
2019,M2,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2019,&---M2---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_RdacSum0Voutcm
2020,M2,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2020,&---M2---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_RdacSum180Voutcm
2021,M2,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2021,&---M2---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_RdacSum270Voutcm
2022,M2,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2022,&---M2---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_RdacSum90Voutcm
2023,M2,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2023,&---M2---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_VrefCtl
2024,M2,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2024,&---M2---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_Sum0OffsetTune
2025,M2,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2025,&---M2---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_Sum180OffsetTune
2026,M2,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2026,&---M2---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_Sum270OffsetTune
2027,M2,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2027,&---M2---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_1_0_0_x_Sum90OffsetTune
2028,M2,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2028,&---M2---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_SumRshunt
2029,M2,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2029,&---M2---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_RdacPreampVoutcm
2030,M2,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2030,&---M2---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_PreampRshunt
2031,M2,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2031,&---M2---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_RdacSum0Voutcm
2032,M2,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2032,&---M2---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_RdacSum180Voutcm
2033,M2,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2033,&---M2---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_RdacSum270Voutcm
2034,M2,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2034,&---M2---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_RdacSum90Voutcm
2035,M2,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2035,&---M2---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_VrefCtl
2036,M2,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2036,&---M2---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_Sum0OffsetTune
2037,M2,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2037,&---M2---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_Sum180OffsetTune
2038,M2,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2038,&---M2---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_Sum270OffsetTune
2039,M2,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2039,&---M2---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_1_0_1_x_Sum90OffsetTune
2040,M2,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2040,&---M2---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_SumRshunt
2041,M2,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2041,&---M2---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_RdacPreampVoutcm
2042,M2,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2042,&---M2---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_PreampRshunt
2043,M2,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2043,&---M2---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_RdacSum0Voutcm
2044,M2,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2044,&---M2---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_RdacSum180Voutcm
2045,M2,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2045,&---M2---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_RdacSum270Voutcm
2046,M2,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2046,&---M2---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_RdacSum90Voutcm
2047,M2,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2047,&---M2---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_VrefCtl
2048,M2,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2048,&---M2---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_Sum0OffsetTune
2049,M2,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2049,&---M2---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_Sum180OffsetTune
2050,M2,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2050,&---M2---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_Sum270OffsetTune
2051,M2,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2051,&---M2---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_1_0_2_x_Sum90OffsetTune
2052,M2,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2052,&---M2---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_SumRshunt
2053,M2,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2053,&---M2---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_RdacPreampVoutcm
2054,M2,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2054,&---M2---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_PreampRshunt
2055,M2,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2055,&---M2---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_RdacSum0Voutcm
2056,M2,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2056,&---M2---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_RdacSum180Voutcm
2057,M2,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2057,&---M2---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_RdacSum270Voutcm
2058,M2,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2058,&---M2---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_RdacSum90Voutcm
2059,M2,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2059,&---M2---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_VrefCtl
2060,M2,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2060,&---M2---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_Sum0OffsetTune
2061,M2,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2061,&---M2---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_Sum180OffsetTune
2062,M2,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2062,&---M2---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_Sum270OffsetTune
2063,M2,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2063,&---M2---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_1_0_3_x_Sum90OffsetTune
2064,M2,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2064,&---M2---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_SumRshunt
2065,M2,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2065,&---M2---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_RdacPreampVoutcm
2066,M2,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2066,&---M2---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_PreampRshunt
2067,M2,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2067,&---M2---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_RdacSum0Voutcm
2068,M2,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2068,&---M2---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_RdacSum180Voutcm
2069,M2,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2069,&---M2---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_RdacSum270Voutcm
2070,M2,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2070,&---M2---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_RdacSum90Voutcm
2071,M2,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2071,&---M2---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_VrefCtl
2072,M2,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2072,&---M2---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_Sum0OffsetTune
2073,M2,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2073,&---M2---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_Sum180OffsetTune
2074,M2,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2074,&---M2---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_Sum270OffsetTune
2075,M2,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2075,&---M2---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_1_1_0_x_Sum90OffsetTune
2076,M2,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2076,&---M2---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_SumRshunt
2077,M2,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2077,&---M2---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_RdacPreampVoutcm
2078,M2,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2078,&---M2---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_PreampRshunt
2079,M2,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2079,&---M2---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_RdacSum0Voutcm
2080,M2,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2080,&---M2---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_RdacSum180Voutcm
2081,M2,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2081,&---M2---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_RdacSum270Voutcm
2082,M2,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2082,&---M2---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_RdacSum90Voutcm
2083,M2,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2083,&---M2---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_VrefCtl
2084,M2,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2084,&---M2---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_Sum0OffsetTune
2085,M2,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2085,&---M2---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_Sum180OffsetTune
2086,M2,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2086,&---M2---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_Sum270OffsetTune
2087,M2,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2087,&---M2---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_1_1_1_x_Sum90OffsetTune
2088,M2,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2088,&---M2---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_SumRshunt
2089,M2,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2089,&---M2---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_RdacPreampVoutcm
2090,M2,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2090,&---M2---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_PreampRshunt
2091,M2,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2091,&---M2---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_RdacSum0Voutcm
2092,M2,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2092,&---M2---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_RdacSum180Voutcm
2093,M2,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2093,&---M2---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_RdacSum270Voutcm
2094,M2,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2094,&---M2---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_RdacSum90Voutcm
2095,M2,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2095,&---M2---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_VrefCtl
2096,M2,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2096,&---M2---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_Sum0OffsetTune
2097,M2,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2097,&---M2---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_Sum180OffsetTune
2098,M2,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2098,&---M2---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_Sum270OffsetTune
2099,M2,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2099,&---M2---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_1_1_2_x_Sum90OffsetTune
2100,M2,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2100,&---M2---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_SumRshunt
2101,M2,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2101,&---M2---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_RdacPreampVoutcm
2102,M2,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2102,&---M2---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_PreampRshunt
2103,M2,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2103,&---M2---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_RdacSum0Voutcm
2104,M2,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2104,&---M2---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_RdacSum180Voutcm
2105,M2,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2105,&---M2---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_RdacSum270Voutcm
2106,M2,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2106,&---M2---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_RdacSum90Voutcm
2107,M2,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2107,&---M2---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_VrefCtl
2108,M2,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2108,&---M2---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_Sum0OffsetTune
2109,M2,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2109,&---M2---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_Sum180OffsetTune
2110,M2,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2110,&---M2---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_Sum270OffsetTune
2111,M2,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2111,&---M2---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_1_1_3_x_Sum90OffsetTune
2112,M2,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2112,&---M2---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_SumRshunt
2113,M2,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2113,&---M2---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_RdacPreampVoutcm
2114,M2,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2114,&---M2---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_PreampRshunt
2115,M2,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2115,&---M2---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_RdacSum0Voutcm
2116,M2,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2116,&---M2---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_RdacSum180Voutcm
2117,M2,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2117,&---M2---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_RdacSum270Voutcm
2118,M2,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2118,&---M2---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_RdacSum90Voutcm
2119,M2,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2119,&---M2---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_VrefCtl
2120,M2,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2120,&---M2---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_Sum0OffsetTune
2121,M2,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2121,&---M2---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_Sum180OffsetTune
2122,M2,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2122,&---M2---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_Sum270OffsetTune
2123,M2,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2123,&---M2---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_2_0_0_x_Sum90OffsetTune
2124,M2,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2124,&---M2---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_SumRshunt
2125,M2,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2125,&---M2---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_RdacPreampVoutcm
2126,M2,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2126,&---M2---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_PreampRshunt
2127,M2,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2127,&---M2---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_RdacSum0Voutcm
2128,M2,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2128,&---M2---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_RdacSum180Voutcm
2129,M2,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2129,&---M2---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_RdacSum270Voutcm
2130,M2,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2130,&---M2---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_RdacSum90Voutcm
2131,M2,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2131,&---M2---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_VrefCtl
2132,M2,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2132,&---M2---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_Sum0OffsetTune
2133,M2,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2133,&---M2---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_Sum180OffsetTune
2134,M2,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2134,&---M2---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_Sum270OffsetTune
2135,M2,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2135,&---M2---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_2_0_1_x_Sum90OffsetTune
2136,M2,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2136,&---M2---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_SumRshunt
2137,M2,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2137,&---M2---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_RdacPreampVoutcm
2138,M2,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2138,&---M2---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_PreampRshunt
2139,M2,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2139,&---M2---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_RdacSum0Voutcm
2140,M2,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2140,&---M2---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_RdacSum180Voutcm
2141,M2,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2141,&---M2---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_RdacSum270Voutcm
2142,M2,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2142,&---M2---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_RdacSum90Voutcm
2143,M2,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2143,&---M2---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_VrefCtl
2144,M2,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2144,&---M2---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_Sum0OffsetTune
2145,M2,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2145,&---M2---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_Sum180OffsetTune
2146,M2,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2146,&---M2---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_Sum270OffsetTune
2147,M2,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2147,&---M2---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_2_0_2_x_Sum90OffsetTune
2148,M2,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2148,&---M2---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_SumRshunt
2149,M2,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2149,&---M2---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_RdacPreampVoutcm
2150,M2,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2150,&---M2---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_PreampRshunt
2151,M2,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2151,&---M2---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_RdacSum0Voutcm
2152,M2,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2152,&---M2---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_RdacSum180Voutcm
2153,M2,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2153,&---M2---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_RdacSum270Voutcm
2154,M2,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2154,&---M2---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_RdacSum90Voutcm
2155,M2,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2155,&---M2---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_VrefCtl
2156,M2,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2156,&---M2---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_Sum0OffsetTune
2157,M2,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2157,&---M2---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_Sum180OffsetTune
2158,M2,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2158,&---M2---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_Sum270OffsetTune
2159,M2,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2159,&---M2---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_2_0_3_x_Sum90OffsetTune
2160,M2,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2160,&---M2---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_SumRshunt
2161,M2,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2161,&---M2---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_RdacPreampVoutcm
2162,M2,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2162,&---M2---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_PreampRshunt
2163,M2,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2163,&---M2---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_RdacSum0Voutcm
2164,M2,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2164,&---M2---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_RdacSum180Voutcm
2165,M2,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2165,&---M2---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_RdacSum270Voutcm
2166,M2,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2166,&---M2---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_RdacSum90Voutcm
2167,M2,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2167,&---M2---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_VrefCtl
2168,M2,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2168,&---M2---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_Sum0OffsetTune
2169,M2,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2169,&---M2---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_Sum180OffsetTune
2170,M2,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2170,&---M2---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_Sum270OffsetTune
2171,M2,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2171,&---M2---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_2_1_0_x_Sum90OffsetTune
2172,M2,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2172,&---M2---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_SumRshunt
2173,M2,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2173,&---M2---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_RdacPreampVoutcm
2174,M2,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2174,&---M2---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_PreampRshunt
2175,M2,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2175,&---M2---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_RdacSum0Voutcm
2176,M2,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2176,&---M2---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_RdacSum180Voutcm
2177,M2,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2177,&---M2---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_RdacSum270Voutcm
2178,M2,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2178,&---M2---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_RdacSum90Voutcm
2179,M2,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2179,&---M2---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_VrefCtl
2180,M2,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2180,&---M2---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_Sum0OffsetTune
2181,M2,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2181,&---M2---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_Sum180OffsetTune
2182,M2,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2182,&---M2---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_Sum270OffsetTune
2183,M2,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2183,&---M2---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_2_1_1_x_Sum90OffsetTune
2184,M2,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2184,&---M2---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_SumRshunt
2185,M2,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2185,&---M2---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_RdacPreampVoutcm
2186,M2,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2186,&---M2---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_PreampRshunt
2187,M2,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2187,&---M2---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_RdacSum0Voutcm
2188,M2,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2188,&---M2---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_RdacSum180Voutcm
2189,M2,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2189,&---M2---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_RdacSum270Voutcm
2190,M2,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2190,&---M2---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_RdacSum90Voutcm
2191,M2,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2191,&---M2---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_VrefCtl
2192,M2,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2192,&---M2---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_Sum0OffsetTune
2193,M2,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2193,&---M2---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_Sum180OffsetTune
2194,M2,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2194,&---M2---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_Sum270OffsetTune
2195,M2,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2195,&---M2---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_2_1_2_x_Sum90OffsetTune
2196,M2,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2196,&---M2---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_SumRshunt
2197,M2,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2197,&---M2---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_RdacPreampVoutcm
2198,M2,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2198,&---M2---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_PreampRshunt
2199,M2,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2199,&---M2---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_RdacSum0Voutcm
2200,M2,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2200,&---M2---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_RdacSum180Voutcm
2201,M2,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2201,&---M2---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_RdacSum270Voutcm
2202,M2,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2202,&---M2---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_RdacSum90Voutcm
2203,M2,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2203,&---M2---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_VrefCtl
2204,M2,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2204,&---M2---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_Sum0OffsetTune
2205,M2,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2205,&---M2---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_Sum180OffsetTune
2206,M2,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2206,&---M2---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_Sum270OffsetTune
2207,M2,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2207,&---M2---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_2_1_3_x_Sum90OffsetTune
2208,M2,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2208,&---M2---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_SumRshunt
2209,M2,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2209,&---M2---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_RdacPreampVoutcm
2210,M2,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2210,&---M2---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_PreampRshunt
2211,M2,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2211,&---M2---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_RdacSum0Voutcm
2212,M2,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2212,&---M2---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_RdacSum180Voutcm
2213,M2,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2213,&---M2---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_RdacSum270Voutcm
2214,M2,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2214,&---M2---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_RdacSum90Voutcm
2215,M2,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2215,&---M2---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_VrefCtl
2216,M2,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2216,&---M2---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_Sum0OffsetTune
2217,M2,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2217,&---M2---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_Sum180OffsetTune
2218,M2,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2218,&---M2---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_Sum270OffsetTune
2219,M2,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2219,&---M2---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_3_0_0_x_Sum90OffsetTune
2220,M2,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2220,&---M2---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_SumRshunt
2221,M2,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2221,&---M2---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_RdacPreampVoutcm
2222,M2,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2222,&---M2---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_PreampRshunt
2223,M2,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2223,&---M2---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_RdacSum0Voutcm
2224,M2,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2224,&---M2---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_RdacSum180Voutcm
2225,M2,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2225,&---M2---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_RdacSum270Voutcm
2226,M2,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2226,&---M2---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_RdacSum90Voutcm
2227,M2,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2227,&---M2---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_VrefCtl
2228,M2,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2228,&---M2---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_Sum0OffsetTune
2229,M2,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2229,&---M2---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_Sum180OffsetTune
2230,M2,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2230,&---M2---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_Sum270OffsetTune
2231,M2,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2231,&---M2---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_3_0_1_x_Sum90OffsetTune
2232,M2,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2232,&---M2---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_SumRshunt
2233,M2,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2233,&---M2---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_RdacPreampVoutcm
2234,M2,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2234,&---M2---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_PreampRshunt
2235,M2,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2235,&---M2---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_RdacSum0Voutcm
2236,M2,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2236,&---M2---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_RdacSum180Voutcm
2237,M2,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2237,&---M2---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_RdacSum270Voutcm
2238,M2,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2238,&---M2---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_RdacSum90Voutcm
2239,M2,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2239,&---M2---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_VrefCtl
2240,M2,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2240,&---M2---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_Sum0OffsetTune
2241,M2,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2241,&---M2---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_Sum180OffsetTune
2242,M2,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2242,&---M2---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_Sum270OffsetTune
2243,M2,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2243,&---M2---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_3_0_2_x_Sum90OffsetTune
2244,M2,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2244,&---M2---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_SumRshunt
2245,M2,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2245,&---M2---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_RdacPreampVoutcm
2246,M2,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2246,&---M2---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_PreampRshunt
2247,M2,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2247,&---M2---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_RdacSum0Voutcm
2248,M2,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2248,&---M2---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_RdacSum180Voutcm
2249,M2,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2249,&---M2---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_RdacSum270Voutcm
2250,M2,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2250,&---M2---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_RdacSum90Voutcm
2251,M2,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2251,&---M2---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_VrefCtl
2252,M2,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2252,&---M2---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_Sum0OffsetTune
2253,M2,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2253,&---M2---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_Sum180OffsetTune
2254,M2,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2254,&---M2---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_Sum270OffsetTune
2255,M2,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2255,&---M2---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_3_0_3_x_Sum90OffsetTune
2256,M2,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2256,&---M2---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_SumRshunt
2257,M2,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2257,&---M2---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_RdacPreampVoutcm
2258,M2,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2258,&---M2---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_PreampRshunt
2259,M2,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2259,&---M2---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_RdacSum0Voutcm
2260,M2,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2260,&---M2---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_RdacSum180Voutcm
2261,M2,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2261,&---M2---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_RdacSum270Voutcm
2262,M2,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2262,&---M2---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_RdacSum90Voutcm
2263,M2,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2263,&---M2---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_VrefCtl
2264,M2,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2264,&---M2---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_Sum0OffsetTune
2265,M2,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2265,&---M2---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_Sum180OffsetTune
2266,M2,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2266,&---M2---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_Sum270OffsetTune
2267,M2,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2267,&---M2---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_3_1_0_x_Sum90OffsetTune
2268,M2,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2268,&---M2---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_SumRshunt
2269,M2,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2269,&---M2---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_RdacPreampVoutcm
2270,M2,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2270,&---M2---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_PreampRshunt
2271,M2,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2271,&---M2---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_RdacSum0Voutcm
2272,M2,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2272,&---M2---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_RdacSum180Voutcm
2273,M2,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2273,&---M2---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_RdacSum270Voutcm
2274,M2,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2274,&---M2---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_RdacSum90Voutcm
2275,M2,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2275,&---M2---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_VrefCtl
2276,M2,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2276,&---M2---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_Sum0OffsetTune
2277,M2,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2277,&---M2---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_Sum180OffsetTune
2278,M2,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2278,&---M2---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_Sum270OffsetTune
2279,M2,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2279,&---M2---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_3_1_1_x_Sum90OffsetTune
2280,M2,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2280,&---M2---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_SumRshunt
2281,M2,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2281,&---M2---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_RdacPreampVoutcm
2282,M2,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2282,&---M2---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_PreampRshunt
2283,M2,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2283,&---M2---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_RdacSum0Voutcm
2284,M2,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2284,&---M2---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_RdacSum180Voutcm
2285,M2,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2285,&---M2---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_RdacSum270Voutcm
2286,M2,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2286,&---M2---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_RdacSum90Voutcm
2287,M2,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2287,&---M2---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_VrefCtl
2288,M2,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2288,&---M2---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_Sum0OffsetTune
2289,M2,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2289,&---M2---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_Sum180OffsetTune
2290,M2,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2290,&---M2---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_Sum270OffsetTune
2291,M2,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2291,&---M2---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_3_1_2_x_Sum90OffsetTune
2292,M2,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2292,&---M2---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_SumRshunt
2293,M2,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2293,&---M2---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_RdacPreampVoutcm
2294,M2,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2294,&---M2---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_PreampRshunt
2295,M2,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2295,&---M2---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_RdacSum0Voutcm
2296,M2,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2296,&---M2---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_RdacSum180Voutcm
2297,M2,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2297,&---M2---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_RdacSum270Voutcm
2298,M2,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2298,&---M2---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_RdacSum90Voutcm
2299,M2,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2299,&---M2---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_VrefCtl
2300,M2,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2300,&---M2---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_Sum0OffsetTune
2301,M2,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2301,&---M2---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_Sum180OffsetTune
2302,M2,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2302,&---M2---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_Sum270OffsetTune
2303,M2,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2303,&---M2---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_3_1_3_x_Sum90OffsetTune
2304,M2,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2304,&---M2---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_SumRshunt
2305,M2,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2305,&---M2---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_RdacPreampVoutcm
2306,M2,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2306,&---M2---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_PreampRshunt
2307,M2,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2307,&---M2---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_RdacSum0Voutcm
2308,M2,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2308,&---M2---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_RdacSum180Voutcm
2309,M2,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2309,&---M2---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_RdacSum270Voutcm
2310,M2,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2310,&---M2---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_RdacSum90Voutcm
2311,M2,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2311,&---M2---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_VrefCtl
2312,M2,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2312,&---M2---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_Sum0OffsetTune
2313,M2,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2313,&---M2---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_Sum180OffsetTune
2314,M2,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2314,&---M2---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_Sum270OffsetTune
2315,M2,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2315,&---M2---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_A_4_0_0_x_Sum90OffsetTune
2316,M2,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2316,&---M2---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_SumRshunt
2317,M2,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2317,&---M2---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_RdacPreampVoutcm
2318,M2,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2318,&---M2---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_PreampRshunt
2319,M2,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2319,&---M2---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_RdacSum0Voutcm
2320,M2,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2320,&---M2---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_RdacSum180Voutcm
2321,M2,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2321,&---M2---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_RdacSum270Voutcm
2322,M2,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2322,&---M2---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_RdacSum90Voutcm
2323,M2,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2323,&---M2---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_VrefCtl
2324,M2,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2324,&---M2---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_Sum0OffsetTune
2325,M2,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2325,&---M2---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_Sum180OffsetTune
2326,M2,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2326,&---M2---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_Sum270OffsetTune
2327,M2,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2327,&---M2---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_A_4_0_1_x_Sum90OffsetTune
2328,M2,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2328,&---M2---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_SumRshunt
2329,M2,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2329,&---M2---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_RdacPreampVoutcm
2330,M2,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2330,&---M2---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_PreampRshunt
2331,M2,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2331,&---M2---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_RdacSum0Voutcm
2332,M2,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2332,&---M2---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_RdacSum180Voutcm
2333,M2,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2333,&---M2---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_RdacSum270Voutcm
2334,M2,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2334,&---M2---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_RdacSum90Voutcm
2335,M2,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2335,&---M2---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_VrefCtl
2336,M2,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2336,&---M2---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_Sum0OffsetTune
2337,M2,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2337,&---M2---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_Sum180OffsetTune
2338,M2,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2338,&---M2---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_Sum270OffsetTune
2339,M2,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2339,&---M2---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_A_4_0_2_x_Sum90OffsetTune
2340,M2,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2340,&---M2---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_SumRshunt
2341,M2,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2341,&---M2---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_RdacPreampVoutcm
2342,M2,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2342,&---M2---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_PreampRshunt
2343,M2,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2343,&---M2---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_RdacSum0Voutcm
2344,M2,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2344,&---M2---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_RdacSum180Voutcm
2345,M2,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2345,&---M2---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_RdacSum270Voutcm
2346,M2,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2346,&---M2---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_RdacSum90Voutcm
2347,M2,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2347,&---M2---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_VrefCtl
2348,M2,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2348,&---M2---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_Sum0OffsetTune
2349,M2,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2349,&---M2---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_Sum180OffsetTune
2350,M2,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2350,&---M2---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_Sum270OffsetTune
2351,M2,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2351,&---M2---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_A_4_0_3_x_Sum90OffsetTune
2352,M2,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2352,&---M2---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_SumRshunt
2353,M2,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2353,&---M2---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_RdacPreampVoutcm
2354,M2,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2354,&---M2---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_PreampRshunt
2355,M2,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2355,&---M2---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_RdacSum0Voutcm
2356,M2,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2356,&---M2---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_RdacSum180Voutcm
2357,M2,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2357,&---M2---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_RdacSum270Voutcm
2358,M2,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2358,&---M2---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_RdacSum90Voutcm
2359,M2,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2359,&---M2---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_VrefCtl
2360,M2,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2360,&---M2---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_Sum0OffsetTune
2361,M2,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2361,&---M2---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_Sum180OffsetTune
2362,M2,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2362,&---M2---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_Sum270OffsetTune
2363,M2,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2363,&---M2---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_A_4_1_0_x_Sum90OffsetTune
2364,M2,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2364,&---M2---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_SumRshunt
2365,M2,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2365,&---M2---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_RdacPreampVoutcm
2366,M2,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2366,&---M2---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_PreampRshunt
2367,M2,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2367,&---M2---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_RdacSum0Voutcm
2368,M2,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2368,&---M2---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_RdacSum180Voutcm
2369,M2,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2369,&---M2---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_RdacSum270Voutcm
2370,M2,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2370,&---M2---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_RdacSum90Voutcm
2371,M2,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2371,&---M2---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_VrefCtl
2372,M2,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2372,&---M2---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_Sum0OffsetTune
2373,M2,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2373,&---M2---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_Sum180OffsetTune
2374,M2,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2374,&---M2---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_Sum270OffsetTune
2375,M2,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2375,&---M2---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_A_4_1_1_x_Sum90OffsetTune
2376,M2,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2376,&---M2---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_SumRshunt
2377,M2,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2377,&---M2---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_RdacPreampVoutcm
2378,M2,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2378,&---M2---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_PreampRshunt
2379,M2,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2379,&---M2---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_RdacSum0Voutcm
2380,M2,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2380,&---M2---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_RdacSum180Voutcm
2381,M2,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2381,&---M2---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_RdacSum270Voutcm
2382,M2,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2382,&---M2---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_RdacSum90Voutcm
2383,M2,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2383,&---M2---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_VrefCtl
2384,M2,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2384,&---M2---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_Sum0OffsetTune
2385,M2,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2385,&---M2---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_Sum180OffsetTune
2386,M2,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2386,&---M2---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_Sum270OffsetTune
2387,M2,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2387,&---M2---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_A_4_1_2_x_Sum90OffsetTune
2388,M2,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2388,&---M2---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_SumRshunt
2389,M2,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2389,&---M2---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_RdacPreampVoutcm
2390,M2,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2390,&---M2---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_PreampRshunt
2391,M2,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2391,&---M2---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_RdacSum0Voutcm
2392,M2,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2392,&---M2---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_RdacSum180Voutcm
2393,M2,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2393,&---M2---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_RdacSum270Voutcm
2394,M2,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2394,&---M2---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_RdacSum90Voutcm
2395,M2,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2395,&---M2---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_VrefCtl
2396,M2,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2396,&---M2---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_Sum0OffsetTune
2397,M2,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2397,&---M2---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_Sum180OffsetTune
2398,M2,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2398,&---M2---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_Sum270OffsetTune
2399,M2,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2399,&---M2---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_A_4_1_3_x_Sum90OffsetTune
2400,M2,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2400,&---M2---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_SumRshunt
2401,M2,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2401,&---M2---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_RdacPreampVoutcm
2402,M2,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2402,&---M2---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_PreampRshunt
2403,M2,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2403,&---M2---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_RdacSum0Voutcm
2404,M2,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2404,&---M2---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_RdacSum180Voutcm
2405,M2,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2405,&---M2---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_RdacSum270Voutcm
2406,M2,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2406,&---M2---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_RdacSum90Voutcm
2407,M2,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2407,&---M2---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_VrefCtl
2408,M2,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2408,&---M2---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_Sum0OffsetTune
2409,M2,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2409,&---M2---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_Sum180OffsetTune
2410,M2,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2410,&---M2---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_Sum270OffsetTune
2411,M2,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2411,&---M2---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_0_0_0_x_Sum90OffsetTune
2412,M2,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2412,&---M2---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_SumRshunt
2413,M2,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2413,&---M2---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_RdacPreampVoutcm
2414,M2,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2414,&---M2---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_PreampRshunt
2415,M2,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2415,&---M2---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_RdacSum0Voutcm
2416,M2,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2416,&---M2---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_RdacSum180Voutcm
2417,M2,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2417,&---M2---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_RdacSum270Voutcm
2418,M2,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2418,&---M2---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_RdacSum90Voutcm
2419,M2,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2419,&---M2---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_VrefCtl
2420,M2,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2420,&---M2---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_Sum0OffsetTune
2421,M2,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2421,&---M2---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_Sum180OffsetTune
2422,M2,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2422,&---M2---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_Sum270OffsetTune
2423,M2,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2423,&---M2---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_0_0_1_x_Sum90OffsetTune
2424,M2,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2424,&---M2---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_SumRshunt
2425,M2,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2425,&---M2---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_RdacPreampVoutcm
2426,M2,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2426,&---M2---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_PreampRshunt
2427,M2,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2427,&---M2---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_RdacSum0Voutcm
2428,M2,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2428,&---M2---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_RdacSum180Voutcm
2429,M2,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2429,&---M2---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_RdacSum270Voutcm
2430,M2,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2430,&---M2---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_RdacSum90Voutcm
2431,M2,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2431,&---M2---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_VrefCtl
2432,M2,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2432,&---M2---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_Sum0OffsetTune
2433,M2,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2433,&---M2---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_Sum180OffsetTune
2434,M2,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2434,&---M2---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_Sum270OffsetTune
2435,M2,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2435,&---M2---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_0_0_2_x_Sum90OffsetTune
2436,M2,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2436,&---M2---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_SumRshunt
2437,M2,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2437,&---M2---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_RdacPreampVoutcm
2438,M2,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2438,&---M2---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_PreampRshunt
2439,M2,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2439,&---M2---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_RdacSum0Voutcm
2440,M2,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2440,&---M2---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_RdacSum180Voutcm
2441,M2,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2441,&---M2---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_RdacSum270Voutcm
2442,M2,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2442,&---M2---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_RdacSum90Voutcm
2443,M2,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2443,&---M2---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_VrefCtl
2444,M2,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2444,&---M2---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_Sum0OffsetTune
2445,M2,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2445,&---M2---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_Sum180OffsetTune
2446,M2,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2446,&---M2---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_Sum270OffsetTune
2447,M2,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2447,&---M2---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_0_0_3_x_Sum90OffsetTune
2448,M2,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2448,&---M2---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_SumRshunt
2449,M2,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2449,&---M2---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_RdacPreampVoutcm
2450,M2,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2450,&---M2---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_PreampRshunt
2451,M2,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2451,&---M2---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_RdacSum0Voutcm
2452,M2,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2452,&---M2---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_RdacSum180Voutcm
2453,M2,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2453,&---M2---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_RdacSum270Voutcm
2454,M2,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2454,&---M2---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_RdacSum90Voutcm
2455,M2,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2455,&---M2---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_VrefCtl
2456,M2,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2456,&---M2---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_Sum0OffsetTune
2457,M2,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2457,&---M2---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_Sum180OffsetTune
2458,M2,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2458,&---M2---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_Sum270OffsetTune
2459,M2,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2459,&---M2---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_0_1_0_x_Sum90OffsetTune
2460,M2,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2460,&---M2---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_SumRshunt
2461,M2,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2461,&---M2---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_RdacPreampVoutcm
2462,M2,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2462,&---M2---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_PreampRshunt
2463,M2,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2463,&---M2---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_RdacSum0Voutcm
2464,M2,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2464,&---M2---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_RdacSum180Voutcm
2465,M2,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2465,&---M2---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_RdacSum270Voutcm
2466,M2,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2466,&---M2---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_RdacSum90Voutcm
2467,M2,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2467,&---M2---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_VrefCtl
2468,M2,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2468,&---M2---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_Sum0OffsetTune
2469,M2,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2469,&---M2---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_Sum180OffsetTune
2470,M2,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2470,&---M2---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_Sum270OffsetTune
2471,M2,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2471,&---M2---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_0_1_1_x_Sum90OffsetTune
2472,M2,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2472,&---M2---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_SumRshunt
2473,M2,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2473,&---M2---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_RdacPreampVoutcm
2474,M2,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2474,&---M2---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_PreampRshunt
2475,M2,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2475,&---M2---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_RdacSum0Voutcm
2476,M2,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2476,&---M2---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_RdacSum180Voutcm
2477,M2,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2477,&---M2---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_RdacSum270Voutcm
2478,M2,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2478,&---M2---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_RdacSum90Voutcm
2479,M2,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2479,&---M2---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_VrefCtl
2480,M2,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2480,&---M2---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_Sum0OffsetTune
2481,M2,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2481,&---M2---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_Sum180OffsetTune
2482,M2,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2482,&---M2---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_Sum270OffsetTune
2483,M2,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2483,&---M2---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_0_1_2_x_Sum90OffsetTune
2484,M2,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2484,&---M2---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_SumRshunt
2485,M2,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2485,&---M2---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_RdacPreampVoutcm
2486,M2,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2486,&---M2---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_PreampRshunt
2487,M2,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2487,&---M2---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_RdacSum0Voutcm
2488,M2,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2488,&---M2---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_RdacSum180Voutcm
2489,M2,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2489,&---M2---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_RdacSum270Voutcm
2490,M2,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2490,&---M2---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_RdacSum90Voutcm
2491,M2,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2491,&---M2---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_VrefCtl
2492,M2,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2492,&---M2---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_Sum0OffsetTune
2493,M2,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2493,&---M2---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_Sum180OffsetTune
2494,M2,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2494,&---M2---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_Sum270OffsetTune
2495,M2,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2495,&---M2---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_0_1_3_x_Sum90OffsetTune
2496,M2,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2496,&---M2---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_SumRshunt
2497,M2,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2497,&---M2---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_RdacPreampVoutcm
2498,M2,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2498,&---M2---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_PreampRshunt
2499,M2,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2499,&---M2---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_RdacSum0Voutcm
2500,M2,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2500,&---M2---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_RdacSum180Voutcm
2501,M2,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2501,&---M2---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_RdacSum270Voutcm
2502,M2,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2502,&---M2---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_RdacSum90Voutcm
2503,M2,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2503,&---M2---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_VrefCtl
2504,M2,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2504,&---M2---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_Sum0OffsetTune
2505,M2,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2505,&---M2---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_Sum180OffsetTune
2506,M2,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2506,&---M2---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_Sum270OffsetTune
2507,M2,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2507,&---M2---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_1_0_0_x_Sum90OffsetTune
2508,M2,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2508,&---M2---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_SumRshunt
2509,M2,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2509,&---M2---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_RdacPreampVoutcm
2510,M2,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2510,&---M2---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_PreampRshunt
2511,M2,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2511,&---M2---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_RdacSum0Voutcm
2512,M2,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2512,&---M2---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_RdacSum180Voutcm
2513,M2,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2513,&---M2---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_RdacSum270Voutcm
2514,M2,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2514,&---M2---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_RdacSum90Voutcm
2515,M2,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2515,&---M2---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_VrefCtl
2516,M2,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2516,&---M2---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_Sum0OffsetTune
2517,M2,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2517,&---M2---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_Sum180OffsetTune
2518,M2,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2518,&---M2---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_Sum270OffsetTune
2519,M2,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2519,&---M2---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_1_0_1_x_Sum90OffsetTune
2520,M2,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2520,&---M2---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_SumRshunt
2521,M2,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2521,&---M2---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_RdacPreampVoutcm
2522,M2,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2522,&---M2---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_PreampRshunt
2523,M2,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2523,&---M2---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_RdacSum0Voutcm
2524,M2,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2524,&---M2---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_RdacSum180Voutcm
2525,M2,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2525,&---M2---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_RdacSum270Voutcm
2526,M2,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2526,&---M2---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_RdacSum90Voutcm
2527,M2,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2527,&---M2---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_VrefCtl
2528,M2,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2528,&---M2---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_Sum0OffsetTune
2529,M2,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2529,&---M2---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_Sum180OffsetTune
2530,M2,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2530,&---M2---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_Sum270OffsetTune
2531,M2,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2531,&---M2---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_1_0_2_x_Sum90OffsetTune
2532,M2,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2532,&---M2---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_SumRshunt
2533,M2,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2533,&---M2---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_RdacPreampVoutcm
2534,M2,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2534,&---M2---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_PreampRshunt
2535,M2,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2535,&---M2---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_RdacSum0Voutcm
2536,M2,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2536,&---M2---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_RdacSum180Voutcm
2537,M2,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2537,&---M2---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_RdacSum270Voutcm
2538,M2,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2538,&---M2---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_RdacSum90Voutcm
2539,M2,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2539,&---M2---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_VrefCtl
2540,M2,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2540,&---M2---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_Sum0OffsetTune
2541,M2,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2541,&---M2---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_Sum180OffsetTune
2542,M2,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2542,&---M2---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_Sum270OffsetTune
2543,M2,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2543,&---M2---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_1_0_3_x_Sum90OffsetTune
2544,M2,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2544,&---M2---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_SumRshunt
2545,M2,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2545,&---M2---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_RdacPreampVoutcm
2546,M2,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2546,&---M2---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_PreampRshunt
2547,M2,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2547,&---M2---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_RdacSum0Voutcm
2548,M2,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2548,&---M2---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_RdacSum180Voutcm
2549,M2,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2549,&---M2---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_RdacSum270Voutcm
2550,M2,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2550,&---M2---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_RdacSum90Voutcm
2551,M2,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2551,&---M2---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_VrefCtl
2552,M2,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2552,&---M2---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_Sum0OffsetTune
2553,M2,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2553,&---M2---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_Sum180OffsetTune
2554,M2,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2554,&---M2---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_Sum270OffsetTune
2555,M2,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2555,&---M2---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_1_1_0_x_Sum90OffsetTune
2556,M2,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2556,&---M2---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_SumRshunt
2557,M2,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2557,&---M2---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_RdacPreampVoutcm
2558,M2,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2558,&---M2---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_PreampRshunt
2559,M2,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2559,&---M2---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_RdacSum0Voutcm
2560,M2,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2560,&---M2---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_RdacSum180Voutcm
2561,M2,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2561,&---M2---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_RdacSum270Voutcm
2562,M2,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2562,&---M2---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_RdacSum90Voutcm
2563,M2,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2563,&---M2---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_VrefCtl
2564,M2,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2564,&---M2---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_Sum0OffsetTune
2565,M2,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2565,&---M2---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_Sum180OffsetTune
2566,M2,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2566,&---M2---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_Sum270OffsetTune
2567,M2,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2567,&---M2---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_1_1_1_x_Sum90OffsetTune
2568,M2,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2568,&---M2---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_SumRshunt
2569,M2,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2569,&---M2---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_RdacPreampVoutcm
2570,M2,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2570,&---M2---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_PreampRshunt
2571,M2,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2571,&---M2---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_RdacSum0Voutcm
2572,M2,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2572,&---M2---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_RdacSum180Voutcm
2573,M2,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2573,&---M2---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_RdacSum270Voutcm
2574,M2,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2574,&---M2---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_RdacSum90Voutcm
2575,M2,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2575,&---M2---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_VrefCtl
2576,M2,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2576,&---M2---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_Sum0OffsetTune
2577,M2,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2577,&---M2---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_Sum180OffsetTune
2578,M2,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2578,&---M2---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_Sum270OffsetTune
2579,M2,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2579,&---M2---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_1_1_2_x_Sum90OffsetTune
2580,M2,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2580,&---M2---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_SumRshunt
2581,M2,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2581,&---M2---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_RdacPreampVoutcm
2582,M2,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2582,&---M2---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_PreampRshunt
2583,M2,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2583,&---M2---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_RdacSum0Voutcm
2584,M2,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2584,&---M2---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_RdacSum180Voutcm
2585,M2,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2585,&---M2---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_RdacSum270Voutcm
2586,M2,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2586,&---M2---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_RdacSum90Voutcm
2587,M2,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2587,&---M2---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_VrefCtl
2588,M2,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2588,&---M2---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_Sum0OffsetTune
2589,M2,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2589,&---M2---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_Sum180OffsetTune
2590,M2,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2590,&---M2---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_Sum270OffsetTune
2591,M2,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2591,&---M2---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_1_1_3_x_Sum90OffsetTune
2592,M2,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2592,&---M2---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_SumRshunt
2593,M2,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2593,&---M2---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_RdacPreampVoutcm
2594,M2,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2594,&---M2---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_PreampRshunt
2595,M2,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2595,&---M2---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_RdacSum0Voutcm
2596,M2,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2596,&---M2---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_RdacSum180Voutcm
2597,M2,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2597,&---M2---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_RdacSum270Voutcm
2598,M2,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2598,&---M2---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_RdacSum90Voutcm
2599,M2,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2599,&---M2---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_VrefCtl
2600,M2,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2600,&---M2---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_Sum0OffsetTune
2601,M2,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2601,&---M2---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_Sum180OffsetTune
2602,M2,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2602,&---M2---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_Sum270OffsetTune
2603,M2,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2603,&---M2---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_2_0_0_x_Sum90OffsetTune
2604,M2,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2604,&---M2---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_SumRshunt
2605,M2,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2605,&---M2---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_RdacPreampVoutcm
2606,M2,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2606,&---M2---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_PreampRshunt
2607,M2,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2607,&---M2---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_RdacSum0Voutcm
2608,M2,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2608,&---M2---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_RdacSum180Voutcm
2609,M2,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2609,&---M2---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_RdacSum270Voutcm
2610,M2,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2610,&---M2---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_RdacSum90Voutcm
2611,M2,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2611,&---M2---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_VrefCtl
2612,M2,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2612,&---M2---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_Sum0OffsetTune
2613,M2,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2613,&---M2---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_Sum180OffsetTune
2614,M2,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2614,&---M2---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_Sum270OffsetTune
2615,M2,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2615,&---M2---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_2_0_1_x_Sum90OffsetTune
2616,M2,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2616,&---M2---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_SumRshunt
2617,M2,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2617,&---M2---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_RdacPreampVoutcm
2618,M2,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2618,&---M2---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_PreampRshunt
2619,M2,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2619,&---M2---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_RdacSum0Voutcm
2620,M2,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2620,&---M2---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_RdacSum180Voutcm
2621,M2,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2621,&---M2---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_RdacSum270Voutcm
2622,M2,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2622,&---M2---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_RdacSum90Voutcm
2623,M2,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2623,&---M2---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_VrefCtl
2624,M2,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2624,&---M2---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_Sum0OffsetTune
2625,M2,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2625,&---M2---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_Sum180OffsetTune
2626,M2,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2626,&---M2---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_Sum270OffsetTune
2627,M2,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2627,&---M2---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_2_0_2_x_Sum90OffsetTune
2628,M2,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2628,&---M2---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_SumRshunt
2629,M2,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2629,&---M2---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_RdacPreampVoutcm
2630,M2,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2630,&---M2---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_PreampRshunt
2631,M2,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2631,&---M2---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_RdacSum0Voutcm
2632,M2,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2632,&---M2---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_RdacSum180Voutcm
2633,M2,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2633,&---M2---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_RdacSum270Voutcm
2634,M2,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2634,&---M2---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_RdacSum90Voutcm
2635,M2,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2635,&---M2---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_VrefCtl
2636,M2,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2636,&---M2---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_Sum0OffsetTune
2637,M2,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2637,&---M2---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_Sum180OffsetTune
2638,M2,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2638,&---M2---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_Sum270OffsetTune
2639,M2,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2639,&---M2---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_2_0_3_x_Sum90OffsetTune
2640,M2,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2640,&---M2---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_SumRshunt
2641,M2,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2641,&---M2---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_RdacPreampVoutcm
2642,M2,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2642,&---M2---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_PreampRshunt
2643,M2,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2643,&---M2---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_RdacSum0Voutcm
2644,M2,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2644,&---M2---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_RdacSum180Voutcm
2645,M2,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2645,&---M2---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_RdacSum270Voutcm
2646,M2,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2646,&---M2---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_RdacSum90Voutcm
2647,M2,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2647,&---M2---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_VrefCtl
2648,M2,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2648,&---M2---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_Sum0OffsetTune
2649,M2,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2649,&---M2---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_Sum180OffsetTune
2650,M2,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2650,&---M2---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_Sum270OffsetTune
2651,M2,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2651,&---M2---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_2_1_0_x_Sum90OffsetTune
2652,M2,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2652,&---M2---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_SumRshunt
2653,M2,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2653,&---M2---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_RdacPreampVoutcm
2654,M2,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2654,&---M2---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_PreampRshunt
2655,M2,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2655,&---M2---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_RdacSum0Voutcm
2656,M2,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2656,&---M2---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_RdacSum180Voutcm
2657,M2,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2657,&---M2---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_RdacSum270Voutcm
2658,M2,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2658,&---M2---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_RdacSum90Voutcm
2659,M2,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2659,&---M2---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_VrefCtl
2660,M2,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2660,&---M2---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_Sum0OffsetTune
2661,M2,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2661,&---M2---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_Sum180OffsetTune
2662,M2,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2662,&---M2---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_Sum270OffsetTune
2663,M2,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2663,&---M2---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_2_1_1_x_Sum90OffsetTune
2664,M2,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2664,&---M2---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_SumRshunt
2665,M2,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2665,&---M2---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_RdacPreampVoutcm
2666,M2,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2666,&---M2---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_PreampRshunt
2667,M2,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2667,&---M2---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_RdacSum0Voutcm
2668,M2,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2668,&---M2---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_RdacSum180Voutcm
2669,M2,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2669,&---M2---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_RdacSum270Voutcm
2670,M2,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2670,&---M2---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_RdacSum90Voutcm
2671,M2,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2671,&---M2---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_VrefCtl
2672,M2,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2672,&---M2---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_Sum0OffsetTune
2673,M2,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2673,&---M2---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_Sum180OffsetTune
2674,M2,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2674,&---M2---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_Sum270OffsetTune
2675,M2,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2675,&---M2---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_2_1_2_x_Sum90OffsetTune
2676,M2,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2676,&---M2---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_SumRshunt
2677,M2,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2677,&---M2---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_RdacPreampVoutcm
2678,M2,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2678,&---M2---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_PreampRshunt
2679,M2,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2679,&---M2---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_RdacSum0Voutcm
2680,M2,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2680,&---M2---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_RdacSum180Voutcm
2681,M2,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2681,&---M2---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_RdacSum270Voutcm
2682,M2,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2682,&---M2---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_RdacSum90Voutcm
2683,M2,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2683,&---M2---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_VrefCtl
2684,M2,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2684,&---M2---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_Sum0OffsetTune
2685,M2,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2685,&---M2---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_Sum180OffsetTune
2686,M2,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2686,&---M2---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_Sum270OffsetTune
2687,M2,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2687,&---M2---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_2_1_3_x_Sum90OffsetTune
2688,M2,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2688,&---M2---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_SumRshunt
2689,M2,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2689,&---M2---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_RdacPreampVoutcm
2690,M2,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2690,&---M2---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_PreampRshunt
2691,M2,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2691,&---M2---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_RdacSum0Voutcm
2692,M2,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2692,&---M2---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_RdacSum180Voutcm
2693,M2,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2693,&---M2---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_RdacSum270Voutcm
2694,M2,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2694,&---M2---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_RdacSum90Voutcm
2695,M2,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2695,&---M2---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_VrefCtl
2696,M2,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2696,&---M2---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_Sum0OffsetTune
2697,M2,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2697,&---M2---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_Sum180OffsetTune
2698,M2,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2698,&---M2---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_Sum270OffsetTune
2699,M2,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2699,&---M2---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_3_0_0_x_Sum90OffsetTune
2700,M2,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2700,&---M2---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_SumRshunt
2701,M2,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2701,&---M2---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_RdacPreampVoutcm
2702,M2,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2702,&---M2---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_PreampRshunt
2703,M2,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2703,&---M2---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_RdacSum0Voutcm
2704,M2,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2704,&---M2---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_RdacSum180Voutcm
2705,M2,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2705,&---M2---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_RdacSum270Voutcm
2706,M2,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2706,&---M2---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_RdacSum90Voutcm
2707,M2,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2707,&---M2---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_VrefCtl
2708,M2,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2708,&---M2---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_Sum0OffsetTune
2709,M2,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2709,&---M2---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_Sum180OffsetTune
2710,M2,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2710,&---M2---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_Sum270OffsetTune
2711,M2,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2711,&---M2---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_3_0_1_x_Sum90OffsetTune
2712,M2,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2712,&---M2---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_SumRshunt
2713,M2,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2713,&---M2---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_RdacPreampVoutcm
2714,M2,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2714,&---M2---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_PreampRshunt
2715,M2,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2715,&---M2---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_RdacSum0Voutcm
2716,M2,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2716,&---M2---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_RdacSum180Voutcm
2717,M2,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2717,&---M2---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_RdacSum270Voutcm
2718,M2,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2718,&---M2---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_RdacSum90Voutcm
2719,M2,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2719,&---M2---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_VrefCtl
2720,M2,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2720,&---M2---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_Sum0OffsetTune
2721,M2,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2721,&---M2---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_Sum180OffsetTune
2722,M2,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2722,&---M2---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_Sum270OffsetTune
2723,M2,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2723,&---M2---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_3_0_2_x_Sum90OffsetTune
2724,M2,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2724,&---M2---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_SumRshunt
2725,M2,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2725,&---M2---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_RdacPreampVoutcm
2726,M2,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2726,&---M2---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_PreampRshunt
2727,M2,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2727,&---M2---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_RdacSum0Voutcm
2728,M2,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2728,&---M2---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_RdacSum180Voutcm
2729,M2,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2729,&---M2---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_RdacSum270Voutcm
2730,M2,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2730,&---M2---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_RdacSum90Voutcm
2731,M2,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2731,&---M2---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_VrefCtl
2732,M2,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2732,&---M2---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_Sum0OffsetTune
2733,M2,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2733,&---M2---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_Sum180OffsetTune
2734,M2,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2734,&---M2---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_Sum270OffsetTune
2735,M2,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2735,&---M2---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_3_0_3_x_Sum90OffsetTune
2736,M2,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2736,&---M2---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_SumRshunt
2737,M2,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2737,&---M2---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_RdacPreampVoutcm
2738,M2,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2738,&---M2---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_PreampRshunt
2739,M2,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2739,&---M2---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_RdacSum0Voutcm
2740,M2,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2740,&---M2---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_RdacSum180Voutcm
2741,M2,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2741,&---M2---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_RdacSum270Voutcm
2742,M2,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2742,&---M2---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_RdacSum90Voutcm
2743,M2,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2743,&---M2---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_VrefCtl
2744,M2,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2744,&---M2---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_Sum0OffsetTune
2745,M2,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2745,&---M2---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_Sum180OffsetTune
2746,M2,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2746,&---M2---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_Sum270OffsetTune
2747,M2,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2747,&---M2---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_3_1_0_x_Sum90OffsetTune
2748,M2,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2748,&---M2---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_SumRshunt
2749,M2,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2749,&---M2---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_RdacPreampVoutcm
2750,M2,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2750,&---M2---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_PreampRshunt
2751,M2,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2751,&---M2---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_RdacSum0Voutcm
2752,M2,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2752,&---M2---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_RdacSum180Voutcm
2753,M2,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2753,&---M2---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_RdacSum270Voutcm
2754,M2,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2754,&---M2---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_RdacSum90Voutcm
2755,M2,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2755,&---M2---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_VrefCtl
2756,M2,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2756,&---M2---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_Sum0OffsetTune
2757,M2,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2757,&---M2---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_Sum180OffsetTune
2758,M2,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2758,&---M2---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_Sum270OffsetTune
2759,M2,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2759,&---M2---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_3_1_1_x_Sum90OffsetTune
2760,M2,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2760,&---M2---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_SumRshunt
2761,M2,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2761,&---M2---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_RdacPreampVoutcm
2762,M2,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2762,&---M2---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_PreampRshunt
2763,M2,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2763,&---M2---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_RdacSum0Voutcm
2764,M2,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2764,&---M2---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_RdacSum180Voutcm
2765,M2,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2765,&---M2---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_RdacSum270Voutcm
2766,M2,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2766,&---M2---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_RdacSum90Voutcm
2767,M2,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2767,&---M2---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_VrefCtl
2768,M2,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2768,&---M2---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_Sum0OffsetTune
2769,M2,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2769,&---M2---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_Sum180OffsetTune
2770,M2,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2770,&---M2---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_Sum270OffsetTune
2771,M2,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2771,&---M2---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_3_1_2_x_Sum90OffsetTune
2772,M2,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2772,&---M2---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_SumRshunt
2773,M2,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2773,&---M2---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_RdacPreampVoutcm
2774,M2,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2774,&---M2---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_PreampRshunt
2775,M2,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2775,&---M2---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_RdacSum0Voutcm
2776,M2,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2776,&---M2---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_RdacSum180Voutcm
2777,M2,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2777,&---M2---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_RdacSum270Voutcm
2778,M2,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2778,&---M2---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_RdacSum90Voutcm
2779,M2,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2779,&---M2---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_VrefCtl
2780,M2,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2780,&---M2---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_Sum0OffsetTune
2781,M2,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2781,&---M2---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_Sum180OffsetTune
2782,M2,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2782,&---M2---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_Sum270OffsetTune
2783,M2,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2783,&---M2---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_3_1_3_x_Sum90OffsetTune
2784,M2,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2784,&---M2---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_SumRshunt
2785,M2,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2785,&---M2---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_RdacPreampVoutcm
2786,M2,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2786,&---M2---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_PreampRshunt
2787,M2,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2787,&---M2---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_RdacSum0Voutcm
2788,M2,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2788,&---M2---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_RdacSum180Voutcm
2789,M2,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2789,&---M2---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_RdacSum270Voutcm
2790,M2,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2790,&---M2---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_RdacSum90Voutcm
2791,M2,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2791,&---M2---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_VrefCtl
2792,M2,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2792,&---M2---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_Sum0OffsetTune
2793,M2,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2793,&---M2---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_Sum180OffsetTune
2794,M2,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2794,&---M2---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_Sum270OffsetTune
2795,M2,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M2_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2795,&---M2---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M2_B_4_0_0_x_Sum90OffsetTune
2796,M2,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2796,&---M2---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_SumRshunt
2797,M2,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2797,&---M2---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_RdacPreampVoutcm
2798,M2,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2798,&---M2---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_PreampRshunt
2799,M2,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2799,&---M2---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_RdacSum0Voutcm
2800,M2,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2800,&---M2---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_RdacSum180Voutcm
2801,M2,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2801,&---M2---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_RdacSum270Voutcm
2802,M2,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2802,&---M2---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_RdacSum90Voutcm
2803,M2,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2803,&---M2---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_VrefCtl
2804,M2,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2804,&---M2---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_Sum0OffsetTune
2805,M2,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2805,&---M2---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_Sum180OffsetTune
2806,M2,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2806,&---M2---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_Sum270OffsetTune
2807,M2,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M2_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2807,&---M2---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M2_B_4_0_1_x_Sum90OffsetTune
2808,M2,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2808,&---M2---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_SumRshunt
2809,M2,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2809,&---M2---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_RdacPreampVoutcm
2810,M2,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2810,&---M2---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_PreampRshunt
2811,M2,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2811,&---M2---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_RdacSum0Voutcm
2812,M2,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2812,&---M2---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_RdacSum180Voutcm
2813,M2,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2813,&---M2---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_RdacSum270Voutcm
2814,M2,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2814,&---M2---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_RdacSum90Voutcm
2815,M2,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2815,&---M2---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_VrefCtl
2816,M2,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2816,&---M2---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_Sum0OffsetTune
2817,M2,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2817,&---M2---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_Sum180OffsetTune
2818,M2,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2818,&---M2---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_Sum270OffsetTune
2819,M2,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M2_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2819,&---M2---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M2_B_4_0_2_x_Sum90OffsetTune
2820,M2,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2820,&---M2---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_SumRshunt
2821,M2,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2821,&---M2---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_RdacPreampVoutcm
2822,M2,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2822,&---M2---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_PreampRshunt
2823,M2,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2823,&---M2---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_RdacSum0Voutcm
2824,M2,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2824,&---M2---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_RdacSum180Voutcm
2825,M2,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2825,&---M2---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_RdacSum270Voutcm
2826,M2,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2826,&---M2---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_RdacSum90Voutcm
2827,M2,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2827,&---M2---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_VrefCtl
2828,M2,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2828,&---M2---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_Sum0OffsetTune
2829,M2,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2829,&---M2---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_Sum180OffsetTune
2830,M2,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2830,&---M2---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_Sum270OffsetTune
2831,M2,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M2_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2831,&---M2---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M2_B_4_0_3_x_Sum90OffsetTune
2832,M2,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2832,&---M2---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_SumRshunt
2833,M2,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2833,&---M2---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_RdacPreampVoutcm
2834,M2,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2834,&---M2---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_PreampRshunt
2835,M2,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2835,&---M2---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_RdacSum0Voutcm
2836,M2,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2836,&---M2---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_RdacSum180Voutcm
2837,M2,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2837,&---M2---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_RdacSum270Voutcm
2838,M2,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2838,&---M2---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_RdacSum90Voutcm
2839,M2,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2839,&---M2---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_VrefCtl
2840,M2,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2840,&---M2---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_Sum0OffsetTune
2841,M2,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2841,&---M2---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_Sum180OffsetTune
2842,M2,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2842,&---M2---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_Sum270OffsetTune
2843,M2,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M2_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2843,&---M2---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M2_B_4_1_0_x_Sum90OffsetTune
2844,M2,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2844,&---M2---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_SumRshunt
2845,M2,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2845,&---M2---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_RdacPreampVoutcm
2846,M2,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2846,&---M2---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_PreampRshunt
2847,M2,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2847,&---M2---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_RdacSum0Voutcm
2848,M2,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2848,&---M2---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_RdacSum180Voutcm
2849,M2,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2849,&---M2---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_RdacSum270Voutcm
2850,M2,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2850,&---M2---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_RdacSum90Voutcm
2851,M2,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2851,&---M2---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_VrefCtl
2852,M2,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2852,&---M2---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_Sum0OffsetTune
2853,M2,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2853,&---M2---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_Sum180OffsetTune
2854,M2,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2854,&---M2---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_Sum270OffsetTune
2855,M2,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M2_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2855,&---M2---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M2_B_4_1_1_x_Sum90OffsetTune
2856,M2,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2856,&---M2---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_SumRshunt
2857,M2,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2857,&---M2---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_RdacPreampVoutcm
2858,M2,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2858,&---M2---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_PreampRshunt
2859,M2,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2859,&---M2---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_RdacSum0Voutcm
2860,M2,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2860,&---M2---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_RdacSum180Voutcm
2861,M2,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2861,&---M2---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_RdacSum270Voutcm
2862,M2,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2862,&---M2---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_RdacSum90Voutcm
2863,M2,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2863,&---M2---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_VrefCtl
2864,M2,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2864,&---M2---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_Sum0OffsetTune
2865,M2,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2865,&---M2---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_Sum180OffsetTune
2866,M2,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2866,&---M2---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_Sum270OffsetTune
2867,M2,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M2_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2867,&---M2---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M2_B_4_1_2_x_Sum90OffsetTune
2868,M2,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2868,&---M2---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_SumRshunt
2869,M2,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2869,&---M2---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_RdacPreampVoutcm
2870,M2,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2870,&---M2---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_PreampRshunt
2871,M2,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2871,&---M2---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_RdacSum0Voutcm
2872,M2,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2872,&---M2---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_RdacSum180Voutcm
2873,M2,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2873,&---M2---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_RdacSum270Voutcm
2874,M2,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2874,&---M2---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_RdacSum90Voutcm
2875,M2,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2875,&---M2---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_VrefCtl
2876,M2,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2876,&---M2---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_Sum0OffsetTune
2877,M2,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2877,&---M2---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_Sum180OffsetTune
2878,M2,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2878,&---M2---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_Sum270OffsetTune
2879,M2,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M2_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2879,&---M2---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M2_B_4_1_3_x_Sum90OffsetTune
2880,M3,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2880,&---M3---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_SumRshunt
2881,M3,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2881,&---M3---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_RdacPreampVoutcm
2882,M3,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2882,&---M3---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_PreampRshunt
2883,M3,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2883,&---M3---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_RdacSum0Voutcm
2884,M3,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2884,&---M3---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_RdacSum180Voutcm
2885,M3,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2885,&---M3---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_RdacSum270Voutcm
2886,M3,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2886,&---M3---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_RdacSum90Voutcm
2887,M3,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2887,&---M3---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_VrefCtl
2888,M3,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2888,&---M3---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_Sum0OffsetTune
2889,M3,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2889,&---M3---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_Sum180OffsetTune
2890,M3,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2890,&---M3---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_Sum270OffsetTune
2891,M3,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2891,&---M3---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_0_0_0_x_Sum90OffsetTune
2892,M3,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2892,&---M3---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_SumRshunt
2893,M3,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2893,&---M3---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_RdacPreampVoutcm
2894,M3,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2894,&---M3---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_PreampRshunt
2895,M3,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2895,&---M3---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_RdacSum0Voutcm
2896,M3,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2896,&---M3---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_RdacSum180Voutcm
2897,M3,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2897,&---M3---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_RdacSum270Voutcm
2898,M3,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2898,&---M3---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_RdacSum90Voutcm
2899,M3,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2899,&---M3---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_VrefCtl
2900,M3,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2900,&---M3---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_Sum0OffsetTune
2901,M3,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2901,&---M3---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_Sum180OffsetTune
2902,M3,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2902,&---M3---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_Sum270OffsetTune
2903,M3,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2903,&---M3---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_0_0_1_x_Sum90OffsetTune
2904,M3,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2904,&---M3---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_SumRshunt
2905,M3,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2905,&---M3---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_RdacPreampVoutcm
2906,M3,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2906,&---M3---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_PreampRshunt
2907,M3,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2907,&---M3---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_RdacSum0Voutcm
2908,M3,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2908,&---M3---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_RdacSum180Voutcm
2909,M3,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2909,&---M3---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_RdacSum270Voutcm
2910,M3,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2910,&---M3---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_RdacSum90Voutcm
2911,M3,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2911,&---M3---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_VrefCtl
2912,M3,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2912,&---M3---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_Sum0OffsetTune
2913,M3,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2913,&---M3---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_Sum180OffsetTune
2914,M3,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2914,&---M3---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_Sum270OffsetTune
2915,M3,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2915,&---M3---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_0_0_2_x_Sum90OffsetTune
2916,M3,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2916,&---M3---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_SumRshunt
2917,M3,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2917,&---M3---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_RdacPreampVoutcm
2918,M3,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2918,&---M3---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_PreampRshunt
2919,M3,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2919,&---M3---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_RdacSum0Voutcm
2920,M3,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2920,&---M3---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_RdacSum180Voutcm
2921,M3,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2921,&---M3---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_RdacSum270Voutcm
2922,M3,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2922,&---M3---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_RdacSum90Voutcm
2923,M3,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2923,&---M3---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_VrefCtl
2924,M3,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2924,&---M3---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_Sum0OffsetTune
2925,M3,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2925,&---M3---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_Sum180OffsetTune
2926,M3,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2926,&---M3---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_Sum270OffsetTune
2927,M3,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2927,&---M3---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_0_0_3_x_Sum90OffsetTune
2928,M3,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2928,&---M3---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_SumRshunt
2929,M3,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2929,&---M3---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_RdacPreampVoutcm
2930,M3,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2930,&---M3---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_PreampRshunt
2931,M3,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2931,&---M3---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_RdacSum0Voutcm
2932,M3,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2932,&---M3---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_RdacSum180Voutcm
2933,M3,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2933,&---M3---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_RdacSum270Voutcm
2934,M3,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2934,&---M3---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_RdacSum90Voutcm
2935,M3,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2935,&---M3---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_VrefCtl
2936,M3,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2936,&---M3---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_Sum0OffsetTune
2937,M3,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2937,&---M3---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_Sum180OffsetTune
2938,M3,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2938,&---M3---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_Sum270OffsetTune
2939,M3,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2939,&---M3---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_0_1_0_x_Sum90OffsetTune
2940,M3,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2940,&---M3---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_SumRshunt
2941,M3,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2941,&---M3---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_RdacPreampVoutcm
2942,M3,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2942,&---M3---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_PreampRshunt
2943,M3,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2943,&---M3---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_RdacSum0Voutcm
2944,M3,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2944,&---M3---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_RdacSum180Voutcm
2945,M3,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2945,&---M3---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_RdacSum270Voutcm
2946,M3,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2946,&---M3---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_RdacSum90Voutcm
2947,M3,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2947,&---M3---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_VrefCtl
2948,M3,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2948,&---M3---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_Sum0OffsetTune
2949,M3,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2949,&---M3---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_Sum180OffsetTune
2950,M3,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2950,&---M3---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_Sum270OffsetTune
2951,M3,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2951,&---M3---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_0_1_1_x_Sum90OffsetTune
2952,M3,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2952,&---M3---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_SumRshunt
2953,M3,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2953,&---M3---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_RdacPreampVoutcm
2954,M3,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2954,&---M3---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_PreampRshunt
2955,M3,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2955,&---M3---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_RdacSum0Voutcm
2956,M3,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2956,&---M3---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_RdacSum180Voutcm
2957,M3,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2957,&---M3---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_RdacSum270Voutcm
2958,M3,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2958,&---M3---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_RdacSum90Voutcm
2959,M3,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2959,&---M3---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_VrefCtl
2960,M3,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2960,&---M3---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_Sum0OffsetTune
2961,M3,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2961,&---M3---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_Sum180OffsetTune
2962,M3,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2962,&---M3---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_Sum270OffsetTune
2963,M3,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2963,&---M3---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_0_1_2_x_Sum90OffsetTune
2964,M3,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2964,&---M3---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_SumRshunt
2965,M3,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2965,&---M3---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_RdacPreampVoutcm
2966,M3,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2966,&---M3---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_PreampRshunt
2967,M3,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2967,&---M3---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_RdacSum0Voutcm
2968,M3,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2968,&---M3---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_RdacSum180Voutcm
2969,M3,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2969,&---M3---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_RdacSum270Voutcm
2970,M3,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2970,&---M3---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_RdacSum90Voutcm
2971,M3,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2971,&---M3---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_VrefCtl
2972,M3,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2972,&---M3---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_Sum0OffsetTune
2973,M3,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2973,&---M3---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_Sum180OffsetTune
2974,M3,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2974,&---M3---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_Sum270OffsetTune
2975,M3,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2975,&---M3---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_0_1_3_x_Sum90OffsetTune
2976,M3,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2976,&---M3---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_SumRshunt
2977,M3,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2977,&---M3---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_RdacPreampVoutcm
2978,M3,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2978,&---M3---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_PreampRshunt
2979,M3,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2979,&---M3---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_RdacSum0Voutcm
2980,M3,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2980,&---M3---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_RdacSum180Voutcm
2981,M3,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2981,&---M3---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_RdacSum270Voutcm
2982,M3,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2982,&---M3---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_RdacSum90Voutcm
2983,M3,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2983,&---M3---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_VrefCtl
2984,M3,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2984,&---M3---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_Sum0OffsetTune
2985,M3,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2985,&---M3---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_Sum180OffsetTune
2986,M3,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2986,&---M3---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_Sum270OffsetTune
2987,M3,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2987,&---M3---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_1_0_0_x_Sum90OffsetTune
2988,M3,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2988,&---M3---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_SumRshunt
2989,M3,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2989,&---M3---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_RdacPreampVoutcm
2990,M3,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2990,&---M3---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_PreampRshunt
2991,M3,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2991,&---M3---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_RdacSum0Voutcm
2992,M3,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2992,&---M3---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_RdacSum180Voutcm
2993,M3,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2993,&---M3---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_RdacSum270Voutcm
2994,M3,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2994,&---M3---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_RdacSum90Voutcm
2995,M3,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2995,&---M3---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_VrefCtl
2996,M3,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2996,&---M3---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_Sum0OffsetTune
2997,M3,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2997,&---M3---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_Sum180OffsetTune
2998,M3,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2998,&---M3---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_Sum270OffsetTune
2999,M3,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_2999,&---M3---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_1_0_1_x_Sum90OffsetTune
3000,M3,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3000,&---M3---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_SumRshunt
3001,M3,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3001,&---M3---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_RdacPreampVoutcm
3002,M3,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3002,&---M3---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_PreampRshunt
3003,M3,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3003,&---M3---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_RdacSum0Voutcm
3004,M3,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3004,&---M3---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_RdacSum180Voutcm
3005,M3,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3005,&---M3---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_RdacSum270Voutcm
3006,M3,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3006,&---M3---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_RdacSum90Voutcm
3007,M3,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3007,&---M3---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_VrefCtl
3008,M3,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3008,&---M3---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_Sum0OffsetTune
3009,M3,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3009,&---M3---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_Sum180OffsetTune
3010,M3,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3010,&---M3---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_Sum270OffsetTune
3011,M3,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3011,&---M3---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_1_0_2_x_Sum90OffsetTune
3012,M3,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3012,&---M3---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_SumRshunt
3013,M3,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3013,&---M3---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_RdacPreampVoutcm
3014,M3,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3014,&---M3---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_PreampRshunt
3015,M3,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3015,&---M3---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_RdacSum0Voutcm
3016,M3,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3016,&---M3---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_RdacSum180Voutcm
3017,M3,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3017,&---M3---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_RdacSum270Voutcm
3018,M3,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3018,&---M3---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_RdacSum90Voutcm
3019,M3,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3019,&---M3---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_VrefCtl
3020,M3,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3020,&---M3---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_Sum0OffsetTune
3021,M3,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3021,&---M3---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_Sum180OffsetTune
3022,M3,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3022,&---M3---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_Sum270OffsetTune
3023,M3,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3023,&---M3---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_1_0_3_x_Sum90OffsetTune
3024,M3,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3024,&---M3---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_SumRshunt
3025,M3,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3025,&---M3---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_RdacPreampVoutcm
3026,M3,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3026,&---M3---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_PreampRshunt
3027,M3,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3027,&---M3---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_RdacSum0Voutcm
3028,M3,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3028,&---M3---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_RdacSum180Voutcm
3029,M3,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3029,&---M3---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_RdacSum270Voutcm
3030,M3,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3030,&---M3---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_RdacSum90Voutcm
3031,M3,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3031,&---M3---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_VrefCtl
3032,M3,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3032,&---M3---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_Sum0OffsetTune
3033,M3,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3033,&---M3---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_Sum180OffsetTune
3034,M3,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3034,&---M3---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_Sum270OffsetTune
3035,M3,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3035,&---M3---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_1_1_0_x_Sum90OffsetTune
3036,M3,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3036,&---M3---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_SumRshunt
3037,M3,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3037,&---M3---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_RdacPreampVoutcm
3038,M3,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3038,&---M3---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_PreampRshunt
3039,M3,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3039,&---M3---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_RdacSum0Voutcm
3040,M3,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3040,&---M3---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_RdacSum180Voutcm
3041,M3,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3041,&---M3---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_RdacSum270Voutcm
3042,M3,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3042,&---M3---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_RdacSum90Voutcm
3043,M3,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3043,&---M3---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_VrefCtl
3044,M3,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3044,&---M3---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_Sum0OffsetTune
3045,M3,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3045,&---M3---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_Sum180OffsetTune
3046,M3,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3046,&---M3---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_Sum270OffsetTune
3047,M3,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3047,&---M3---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_1_1_1_x_Sum90OffsetTune
3048,M3,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3048,&---M3---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_SumRshunt
3049,M3,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3049,&---M3---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_RdacPreampVoutcm
3050,M3,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3050,&---M3---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_PreampRshunt
3051,M3,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3051,&---M3---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_RdacSum0Voutcm
3052,M3,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3052,&---M3---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_RdacSum180Voutcm
3053,M3,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3053,&---M3---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_RdacSum270Voutcm
3054,M3,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3054,&---M3---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_RdacSum90Voutcm
3055,M3,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3055,&---M3---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_VrefCtl
3056,M3,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3056,&---M3---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_Sum0OffsetTune
3057,M3,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3057,&---M3---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_Sum180OffsetTune
3058,M3,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3058,&---M3---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_Sum270OffsetTune
3059,M3,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3059,&---M3---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_1_1_2_x_Sum90OffsetTune
3060,M3,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3060,&---M3---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_SumRshunt
3061,M3,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3061,&---M3---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_RdacPreampVoutcm
3062,M3,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3062,&---M3---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_PreampRshunt
3063,M3,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3063,&---M3---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_RdacSum0Voutcm
3064,M3,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3064,&---M3---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_RdacSum180Voutcm
3065,M3,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3065,&---M3---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_RdacSum270Voutcm
3066,M3,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3066,&---M3---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_RdacSum90Voutcm
3067,M3,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3067,&---M3---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_VrefCtl
3068,M3,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3068,&---M3---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_Sum0OffsetTune
3069,M3,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3069,&---M3---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_Sum180OffsetTune
3070,M3,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3070,&---M3---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_Sum270OffsetTune
3071,M3,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3071,&---M3---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_1_1_3_x_Sum90OffsetTune
3072,M3,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3072,&---M3---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_SumRshunt
3073,M3,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3073,&---M3---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_RdacPreampVoutcm
3074,M3,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3074,&---M3---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_PreampRshunt
3075,M3,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3075,&---M3---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_RdacSum0Voutcm
3076,M3,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3076,&---M3---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_RdacSum180Voutcm
3077,M3,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3077,&---M3---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_RdacSum270Voutcm
3078,M3,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3078,&---M3---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_RdacSum90Voutcm
3079,M3,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3079,&---M3---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_VrefCtl
3080,M3,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3080,&---M3---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_Sum0OffsetTune
3081,M3,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3081,&---M3---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_Sum180OffsetTune
3082,M3,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3082,&---M3---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_Sum270OffsetTune
3083,M3,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3083,&---M3---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_2_0_0_x_Sum90OffsetTune
3084,M3,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3084,&---M3---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_SumRshunt
3085,M3,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3085,&---M3---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_RdacPreampVoutcm
3086,M3,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3086,&---M3---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_PreampRshunt
3087,M3,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3087,&---M3---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_RdacSum0Voutcm
3088,M3,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3088,&---M3---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_RdacSum180Voutcm
3089,M3,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3089,&---M3---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_RdacSum270Voutcm
3090,M3,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3090,&---M3---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_RdacSum90Voutcm
3091,M3,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3091,&---M3---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_VrefCtl
3092,M3,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3092,&---M3---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_Sum0OffsetTune
3093,M3,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3093,&---M3---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_Sum180OffsetTune
3094,M3,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3094,&---M3---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_Sum270OffsetTune
3095,M3,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3095,&---M3---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_2_0_1_x_Sum90OffsetTune
3096,M3,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3096,&---M3---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_SumRshunt
3097,M3,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3097,&---M3---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_RdacPreampVoutcm
3098,M3,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3098,&---M3---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_PreampRshunt
3099,M3,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3099,&---M3---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_RdacSum0Voutcm
3100,M3,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3100,&---M3---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_RdacSum180Voutcm
3101,M3,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3101,&---M3---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_RdacSum270Voutcm
3102,M3,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3102,&---M3---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_RdacSum90Voutcm
3103,M3,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3103,&---M3---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_VrefCtl
3104,M3,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3104,&---M3---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_Sum0OffsetTune
3105,M3,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3105,&---M3---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_Sum180OffsetTune
3106,M3,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3106,&---M3---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_Sum270OffsetTune
3107,M3,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3107,&---M3---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_2_0_2_x_Sum90OffsetTune
3108,M3,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3108,&---M3---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_SumRshunt
3109,M3,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3109,&---M3---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_RdacPreampVoutcm
3110,M3,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3110,&---M3---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_PreampRshunt
3111,M3,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3111,&---M3---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_RdacSum0Voutcm
3112,M3,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3112,&---M3---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_RdacSum180Voutcm
3113,M3,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3113,&---M3---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_RdacSum270Voutcm
3114,M3,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3114,&---M3---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_RdacSum90Voutcm
3115,M3,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3115,&---M3---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_VrefCtl
3116,M3,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3116,&---M3---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_Sum0OffsetTune
3117,M3,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3117,&---M3---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_Sum180OffsetTune
3118,M3,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3118,&---M3---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_Sum270OffsetTune
3119,M3,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3119,&---M3---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_2_0_3_x_Sum90OffsetTune
3120,M3,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3120,&---M3---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_SumRshunt
3121,M3,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3121,&---M3---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_RdacPreampVoutcm
3122,M3,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3122,&---M3---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_PreampRshunt
3123,M3,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3123,&---M3---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_RdacSum0Voutcm
3124,M3,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3124,&---M3---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_RdacSum180Voutcm
3125,M3,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3125,&---M3---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_RdacSum270Voutcm
3126,M3,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3126,&---M3---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_RdacSum90Voutcm
3127,M3,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3127,&---M3---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_VrefCtl
3128,M3,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3128,&---M3---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_Sum0OffsetTune
3129,M3,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3129,&---M3---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_Sum180OffsetTune
3130,M3,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3130,&---M3---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_Sum270OffsetTune
3131,M3,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3131,&---M3---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_2_1_0_x_Sum90OffsetTune
3132,M3,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3132,&---M3---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_SumRshunt
3133,M3,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3133,&---M3---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_RdacPreampVoutcm
3134,M3,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3134,&---M3---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_PreampRshunt
3135,M3,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3135,&---M3---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_RdacSum0Voutcm
3136,M3,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3136,&---M3---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_RdacSum180Voutcm
3137,M3,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3137,&---M3---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_RdacSum270Voutcm
3138,M3,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3138,&---M3---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_RdacSum90Voutcm
3139,M3,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3139,&---M3---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_VrefCtl
3140,M3,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3140,&---M3---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_Sum0OffsetTune
3141,M3,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3141,&---M3---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_Sum180OffsetTune
3142,M3,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3142,&---M3---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_Sum270OffsetTune
3143,M3,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3143,&---M3---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_2_1_1_x_Sum90OffsetTune
3144,M3,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3144,&---M3---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_SumRshunt
3145,M3,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3145,&---M3---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_RdacPreampVoutcm
3146,M3,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3146,&---M3---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_PreampRshunt
3147,M3,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3147,&---M3---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_RdacSum0Voutcm
3148,M3,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3148,&---M3---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_RdacSum180Voutcm
3149,M3,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3149,&---M3---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_RdacSum270Voutcm
3150,M3,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3150,&---M3---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_RdacSum90Voutcm
3151,M3,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3151,&---M3---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_VrefCtl
3152,M3,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3152,&---M3---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_Sum0OffsetTune
3153,M3,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3153,&---M3---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_Sum180OffsetTune
3154,M3,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3154,&---M3---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_Sum270OffsetTune
3155,M3,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3155,&---M3---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_2_1_2_x_Sum90OffsetTune
3156,M3,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3156,&---M3---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_SumRshunt
3157,M3,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3157,&---M3---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_RdacPreampVoutcm
3158,M3,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3158,&---M3---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_PreampRshunt
3159,M3,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3159,&---M3---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_RdacSum0Voutcm
3160,M3,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3160,&---M3---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_RdacSum180Voutcm
3161,M3,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3161,&---M3---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_RdacSum270Voutcm
3162,M3,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3162,&---M3---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_RdacSum90Voutcm
3163,M3,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3163,&---M3---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_VrefCtl
3164,M3,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3164,&---M3---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_Sum0OffsetTune
3165,M3,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3165,&---M3---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_Sum180OffsetTune
3166,M3,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3166,&---M3---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_Sum270OffsetTune
3167,M3,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3167,&---M3---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_2_1_3_x_Sum90OffsetTune
3168,M3,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3168,&---M3---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_SumRshunt
3169,M3,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3169,&---M3---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_RdacPreampVoutcm
3170,M3,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3170,&---M3---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_PreampRshunt
3171,M3,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3171,&---M3---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_RdacSum0Voutcm
3172,M3,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3172,&---M3---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_RdacSum180Voutcm
3173,M3,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3173,&---M3---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_RdacSum270Voutcm
3174,M3,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3174,&---M3---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_RdacSum90Voutcm
3175,M3,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3175,&---M3---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_VrefCtl
3176,M3,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3176,&---M3---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_Sum0OffsetTune
3177,M3,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3177,&---M3---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_Sum180OffsetTune
3178,M3,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3178,&---M3---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_Sum270OffsetTune
3179,M3,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3179,&---M3---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_3_0_0_x_Sum90OffsetTune
3180,M3,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3180,&---M3---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_SumRshunt
3181,M3,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3181,&---M3---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_RdacPreampVoutcm
3182,M3,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3182,&---M3---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_PreampRshunt
3183,M3,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3183,&---M3---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_RdacSum0Voutcm
3184,M3,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3184,&---M3---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_RdacSum180Voutcm
3185,M3,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3185,&---M3---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_RdacSum270Voutcm
3186,M3,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3186,&---M3---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_RdacSum90Voutcm
3187,M3,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3187,&---M3---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_VrefCtl
3188,M3,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3188,&---M3---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_Sum0OffsetTune
3189,M3,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3189,&---M3---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_Sum180OffsetTune
3190,M3,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3190,&---M3---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_Sum270OffsetTune
3191,M3,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3191,&---M3---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_3_0_1_x_Sum90OffsetTune
3192,M3,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3192,&---M3---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_SumRshunt
3193,M3,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3193,&---M3---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_RdacPreampVoutcm
3194,M3,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3194,&---M3---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_PreampRshunt
3195,M3,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3195,&---M3---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_RdacSum0Voutcm
3196,M3,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3196,&---M3---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_RdacSum180Voutcm
3197,M3,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3197,&---M3---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_RdacSum270Voutcm
3198,M3,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3198,&---M3---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_RdacSum90Voutcm
3199,M3,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3199,&---M3---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_VrefCtl
3200,M3,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3200,&---M3---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_Sum0OffsetTune
3201,M3,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3201,&---M3---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_Sum180OffsetTune
3202,M3,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3202,&---M3---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_Sum270OffsetTune
3203,M3,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3203,&---M3---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_3_0_2_x_Sum90OffsetTune
3204,M3,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3204,&---M3---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_SumRshunt
3205,M3,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3205,&---M3---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_RdacPreampVoutcm
3206,M3,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3206,&---M3---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_PreampRshunt
3207,M3,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3207,&---M3---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_RdacSum0Voutcm
3208,M3,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3208,&---M3---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_RdacSum180Voutcm
3209,M3,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3209,&---M3---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_RdacSum270Voutcm
3210,M3,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3210,&---M3---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_RdacSum90Voutcm
3211,M3,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3211,&---M3---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_VrefCtl
3212,M3,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3212,&---M3---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_Sum0OffsetTune
3213,M3,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3213,&---M3---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_Sum180OffsetTune
3214,M3,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3214,&---M3---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_Sum270OffsetTune
3215,M3,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3215,&---M3---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_3_0_3_x_Sum90OffsetTune
3216,M3,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3216,&---M3---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_SumRshunt
3217,M3,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3217,&---M3---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_RdacPreampVoutcm
3218,M3,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3218,&---M3---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_PreampRshunt
3219,M3,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3219,&---M3---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_RdacSum0Voutcm
3220,M3,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3220,&---M3---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_RdacSum180Voutcm
3221,M3,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3221,&---M3---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_RdacSum270Voutcm
3222,M3,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3222,&---M3---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_RdacSum90Voutcm
3223,M3,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3223,&---M3---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_VrefCtl
3224,M3,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3224,&---M3---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_Sum0OffsetTune
3225,M3,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3225,&---M3---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_Sum180OffsetTune
3226,M3,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3226,&---M3---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_Sum270OffsetTune
3227,M3,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3227,&---M3---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_3_1_0_x_Sum90OffsetTune
3228,M3,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3228,&---M3---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_SumRshunt
3229,M3,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3229,&---M3---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_RdacPreampVoutcm
3230,M3,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3230,&---M3---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_PreampRshunt
3231,M3,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3231,&---M3---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_RdacSum0Voutcm
3232,M3,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3232,&---M3---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_RdacSum180Voutcm
3233,M3,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3233,&---M3---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_RdacSum270Voutcm
3234,M3,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3234,&---M3---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_RdacSum90Voutcm
3235,M3,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3235,&---M3---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_VrefCtl
3236,M3,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3236,&---M3---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_Sum0OffsetTune
3237,M3,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3237,&---M3---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_Sum180OffsetTune
3238,M3,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3238,&---M3---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_Sum270OffsetTune
3239,M3,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3239,&---M3---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_3_1_1_x_Sum90OffsetTune
3240,M3,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3240,&---M3---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_SumRshunt
3241,M3,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3241,&---M3---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_RdacPreampVoutcm
3242,M3,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3242,&---M3---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_PreampRshunt
3243,M3,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3243,&---M3---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_RdacSum0Voutcm
3244,M3,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3244,&---M3---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_RdacSum180Voutcm
3245,M3,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3245,&---M3---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_RdacSum270Voutcm
3246,M3,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3246,&---M3---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_RdacSum90Voutcm
3247,M3,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3247,&---M3---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_VrefCtl
3248,M3,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3248,&---M3---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_Sum0OffsetTune
3249,M3,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3249,&---M3---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_Sum180OffsetTune
3250,M3,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3250,&---M3---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_Sum270OffsetTune
3251,M3,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3251,&---M3---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_3_1_2_x_Sum90OffsetTune
3252,M3,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3252,&---M3---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_SumRshunt
3253,M3,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3253,&---M3---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_RdacPreampVoutcm
3254,M3,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3254,&---M3---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_PreampRshunt
3255,M3,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3255,&---M3---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_RdacSum0Voutcm
3256,M3,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3256,&---M3---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_RdacSum180Voutcm
3257,M3,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3257,&---M3---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_RdacSum270Voutcm
3258,M3,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3258,&---M3---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_RdacSum90Voutcm
3259,M3,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3259,&---M3---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_VrefCtl
3260,M3,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3260,&---M3---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_Sum0OffsetTune
3261,M3,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3261,&---M3---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_Sum180OffsetTune
3262,M3,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3262,&---M3---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_Sum270OffsetTune
3263,M3,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3263,&---M3---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_3_1_3_x_Sum90OffsetTune
3264,M3,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3264,&---M3---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_SumRshunt
3265,M3,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3265,&---M3---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_RdacPreampVoutcm
3266,M3,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3266,&---M3---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_PreampRshunt
3267,M3,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3267,&---M3---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_RdacSum0Voutcm
3268,M3,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3268,&---M3---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_RdacSum180Voutcm
3269,M3,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3269,&---M3---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_RdacSum270Voutcm
3270,M3,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3270,&---M3---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_RdacSum90Voutcm
3271,M3,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3271,&---M3---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_VrefCtl
3272,M3,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3272,&---M3---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_Sum0OffsetTune
3273,M3,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3273,&---M3---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_Sum180OffsetTune
3274,M3,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3274,&---M3---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_Sum270OffsetTune
3275,M3,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3275,&---M3---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_A_4_0_0_x_Sum90OffsetTune
3276,M3,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3276,&---M3---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_SumRshunt
3277,M3,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3277,&---M3---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_RdacPreampVoutcm
3278,M3,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3278,&---M3---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_PreampRshunt
3279,M3,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3279,&---M3---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_RdacSum0Voutcm
3280,M3,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3280,&---M3---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_RdacSum180Voutcm
3281,M3,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3281,&---M3---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_RdacSum270Voutcm
3282,M3,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3282,&---M3---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_RdacSum90Voutcm
3283,M3,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3283,&---M3---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_VrefCtl
3284,M3,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3284,&---M3---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_Sum0OffsetTune
3285,M3,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3285,&---M3---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_Sum180OffsetTune
3286,M3,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3286,&---M3---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_Sum270OffsetTune
3287,M3,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3287,&---M3---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_A_4_0_1_x_Sum90OffsetTune
3288,M3,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3288,&---M3---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_SumRshunt
3289,M3,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3289,&---M3---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_RdacPreampVoutcm
3290,M3,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3290,&---M3---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_PreampRshunt
3291,M3,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3291,&---M3---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_RdacSum0Voutcm
3292,M3,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3292,&---M3---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_RdacSum180Voutcm
3293,M3,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3293,&---M3---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_RdacSum270Voutcm
3294,M3,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3294,&---M3---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_RdacSum90Voutcm
3295,M3,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3295,&---M3---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_VrefCtl
3296,M3,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3296,&---M3---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_Sum0OffsetTune
3297,M3,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3297,&---M3---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_Sum180OffsetTune
3298,M3,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3298,&---M3---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_Sum270OffsetTune
3299,M3,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3299,&---M3---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_A_4_0_2_x_Sum90OffsetTune
3300,M3,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3300,&---M3---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_SumRshunt
3301,M3,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3301,&---M3---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_RdacPreampVoutcm
3302,M3,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3302,&---M3---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_PreampRshunt
3303,M3,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3303,&---M3---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_RdacSum0Voutcm
3304,M3,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3304,&---M3---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_RdacSum180Voutcm
3305,M3,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3305,&---M3---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_RdacSum270Voutcm
3306,M3,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3306,&---M3---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_RdacSum90Voutcm
3307,M3,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3307,&---M3---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_VrefCtl
3308,M3,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3308,&---M3---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_Sum0OffsetTune
3309,M3,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3309,&---M3---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_Sum180OffsetTune
3310,M3,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3310,&---M3---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_Sum270OffsetTune
3311,M3,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3311,&---M3---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_A_4_0_3_x_Sum90OffsetTune
3312,M3,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3312,&---M3---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_SumRshunt
3313,M3,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3313,&---M3---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_RdacPreampVoutcm
3314,M3,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3314,&---M3---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_PreampRshunt
3315,M3,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3315,&---M3---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_RdacSum0Voutcm
3316,M3,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3316,&---M3---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_RdacSum180Voutcm
3317,M3,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3317,&---M3---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_RdacSum270Voutcm
3318,M3,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3318,&---M3---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_RdacSum90Voutcm
3319,M3,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3319,&---M3---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_VrefCtl
3320,M3,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3320,&---M3---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_Sum0OffsetTune
3321,M3,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3321,&---M3---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_Sum180OffsetTune
3322,M3,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3322,&---M3---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_Sum270OffsetTune
3323,M3,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3323,&---M3---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_A_4_1_0_x_Sum90OffsetTune
3324,M3,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3324,&---M3---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_SumRshunt
3325,M3,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3325,&---M3---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_RdacPreampVoutcm
3326,M3,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3326,&---M3---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_PreampRshunt
3327,M3,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3327,&---M3---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_RdacSum0Voutcm
3328,M3,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3328,&---M3---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_RdacSum180Voutcm
3329,M3,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3329,&---M3---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_RdacSum270Voutcm
3330,M3,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3330,&---M3---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_RdacSum90Voutcm
3331,M3,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3331,&---M3---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_VrefCtl
3332,M3,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3332,&---M3---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_Sum0OffsetTune
3333,M3,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3333,&---M3---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_Sum180OffsetTune
3334,M3,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3334,&---M3---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_Sum270OffsetTune
3335,M3,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3335,&---M3---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_A_4_1_1_x_Sum90OffsetTune
3336,M3,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3336,&---M3---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_SumRshunt
3337,M3,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3337,&---M3---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_RdacPreampVoutcm
3338,M3,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3338,&---M3---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_PreampRshunt
3339,M3,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3339,&---M3---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_RdacSum0Voutcm
3340,M3,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3340,&---M3---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_RdacSum180Voutcm
3341,M3,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3341,&---M3---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_RdacSum270Voutcm
3342,M3,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3342,&---M3---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_RdacSum90Voutcm
3343,M3,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3343,&---M3---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_VrefCtl
3344,M3,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3344,&---M3---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_Sum0OffsetTune
3345,M3,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3345,&---M3---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_Sum180OffsetTune
3346,M3,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3346,&---M3---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_Sum270OffsetTune
3347,M3,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3347,&---M3---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_A_4_1_2_x_Sum90OffsetTune
3348,M3,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3348,&---M3---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_SumRshunt
3349,M3,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3349,&---M3---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_RdacPreampVoutcm
3350,M3,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3350,&---M3---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_PreampRshunt
3351,M3,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3351,&---M3---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_RdacSum0Voutcm
3352,M3,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3352,&---M3---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_RdacSum180Voutcm
3353,M3,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3353,&---M3---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_RdacSum270Voutcm
3354,M3,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3354,&---M3---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_RdacSum90Voutcm
3355,M3,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3355,&---M3---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_VrefCtl
3356,M3,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3356,&---M3---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_Sum0OffsetTune
3357,M3,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3357,&---M3---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_Sum180OffsetTune
3358,M3,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3358,&---M3---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_Sum270OffsetTune
3359,M3,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3359,&---M3---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_A_4_1_3_x_Sum90OffsetTune
3360,M3,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3360,&---M3---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_SumRshunt
3361,M3,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3361,&---M3---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_RdacPreampVoutcm
3362,M3,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3362,&---M3---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_PreampRshunt
3363,M3,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3363,&---M3---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_RdacSum0Voutcm
3364,M3,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3364,&---M3---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_RdacSum180Voutcm
3365,M3,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3365,&---M3---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_RdacSum270Voutcm
3366,M3,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3366,&---M3---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_RdacSum90Voutcm
3367,M3,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3367,&---M3---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_VrefCtl
3368,M3,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3368,&---M3---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_Sum0OffsetTune
3369,M3,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3369,&---M3---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_Sum180OffsetTune
3370,M3,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3370,&---M3---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_Sum270OffsetTune
3371,M3,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3371,&---M3---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_0_0_0_x_Sum90OffsetTune
3372,M3,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3372,&---M3---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_SumRshunt
3373,M3,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3373,&---M3---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_RdacPreampVoutcm
3374,M3,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3374,&---M3---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_PreampRshunt
3375,M3,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3375,&---M3---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_RdacSum0Voutcm
3376,M3,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3376,&---M3---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_RdacSum180Voutcm
3377,M3,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3377,&---M3---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_RdacSum270Voutcm
3378,M3,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3378,&---M3---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_RdacSum90Voutcm
3379,M3,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3379,&---M3---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_VrefCtl
3380,M3,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3380,&---M3---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_Sum0OffsetTune
3381,M3,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3381,&---M3---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_Sum180OffsetTune
3382,M3,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3382,&---M3---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_Sum270OffsetTune
3383,M3,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3383,&---M3---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_0_0_1_x_Sum90OffsetTune
3384,M3,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3384,&---M3---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_SumRshunt
3385,M3,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3385,&---M3---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_RdacPreampVoutcm
3386,M3,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3386,&---M3---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_PreampRshunt
3387,M3,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3387,&---M3---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_RdacSum0Voutcm
3388,M3,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3388,&---M3---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_RdacSum180Voutcm
3389,M3,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3389,&---M3---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_RdacSum270Voutcm
3390,M3,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3390,&---M3---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_RdacSum90Voutcm
3391,M3,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3391,&---M3---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_VrefCtl
3392,M3,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3392,&---M3---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_Sum0OffsetTune
3393,M3,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3393,&---M3---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_Sum180OffsetTune
3394,M3,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3394,&---M3---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_Sum270OffsetTune
3395,M3,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3395,&---M3---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_0_0_2_x_Sum90OffsetTune
3396,M3,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3396,&---M3---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_SumRshunt
3397,M3,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3397,&---M3---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_RdacPreampVoutcm
3398,M3,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3398,&---M3---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_PreampRshunt
3399,M3,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3399,&---M3---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_RdacSum0Voutcm
3400,M3,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3400,&---M3---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_RdacSum180Voutcm
3401,M3,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3401,&---M3---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_RdacSum270Voutcm
3402,M3,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3402,&---M3---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_RdacSum90Voutcm
3403,M3,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3403,&---M3---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_VrefCtl
3404,M3,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3404,&---M3---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_Sum0OffsetTune
3405,M3,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3405,&---M3---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_Sum180OffsetTune
3406,M3,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3406,&---M3---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_Sum270OffsetTune
3407,M3,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3407,&---M3---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_0_0_3_x_Sum90OffsetTune
3408,M3,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3408,&---M3---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_SumRshunt
3409,M3,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3409,&---M3---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_RdacPreampVoutcm
3410,M3,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3410,&---M3---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_PreampRshunt
3411,M3,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3411,&---M3---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_RdacSum0Voutcm
3412,M3,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3412,&---M3---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_RdacSum180Voutcm
3413,M3,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3413,&---M3---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_RdacSum270Voutcm
3414,M3,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3414,&---M3---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_RdacSum90Voutcm
3415,M3,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3415,&---M3---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_VrefCtl
3416,M3,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3416,&---M3---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_Sum0OffsetTune
3417,M3,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3417,&---M3---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_Sum180OffsetTune
3418,M3,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3418,&---M3---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_Sum270OffsetTune
3419,M3,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3419,&---M3---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_0_1_0_x_Sum90OffsetTune
3420,M3,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3420,&---M3---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_SumRshunt
3421,M3,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3421,&---M3---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_RdacPreampVoutcm
3422,M3,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3422,&---M3---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_PreampRshunt
3423,M3,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3423,&---M3---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_RdacSum0Voutcm
3424,M3,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3424,&---M3---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_RdacSum180Voutcm
3425,M3,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3425,&---M3---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_RdacSum270Voutcm
3426,M3,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3426,&---M3---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_RdacSum90Voutcm
3427,M3,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3427,&---M3---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_VrefCtl
3428,M3,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3428,&---M3---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_Sum0OffsetTune
3429,M3,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3429,&---M3---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_Sum180OffsetTune
3430,M3,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3430,&---M3---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_Sum270OffsetTune
3431,M3,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3431,&---M3---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_0_1_1_x_Sum90OffsetTune
3432,M3,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3432,&---M3---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_SumRshunt
3433,M3,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3433,&---M3---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_RdacPreampVoutcm
3434,M3,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3434,&---M3---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_PreampRshunt
3435,M3,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3435,&---M3---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_RdacSum0Voutcm
3436,M3,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3436,&---M3---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_RdacSum180Voutcm
3437,M3,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3437,&---M3---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_RdacSum270Voutcm
3438,M3,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3438,&---M3---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_RdacSum90Voutcm
3439,M3,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3439,&---M3---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_VrefCtl
3440,M3,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3440,&---M3---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_Sum0OffsetTune
3441,M3,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3441,&---M3---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_Sum180OffsetTune
3442,M3,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3442,&---M3---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_Sum270OffsetTune
3443,M3,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3443,&---M3---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_0_1_2_x_Sum90OffsetTune
3444,M3,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3444,&---M3---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_SumRshunt
3445,M3,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3445,&---M3---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_RdacPreampVoutcm
3446,M3,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3446,&---M3---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_PreampRshunt
3447,M3,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3447,&---M3---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_RdacSum0Voutcm
3448,M3,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3448,&---M3---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_RdacSum180Voutcm
3449,M3,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3449,&---M3---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_RdacSum270Voutcm
3450,M3,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3450,&---M3---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_RdacSum90Voutcm
3451,M3,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3451,&---M3---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_VrefCtl
3452,M3,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3452,&---M3---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_Sum0OffsetTune
3453,M3,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3453,&---M3---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_Sum180OffsetTune
3454,M3,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3454,&---M3---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_Sum270OffsetTune
3455,M3,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3455,&---M3---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_0_1_3_x_Sum90OffsetTune
3456,M3,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3456,&---M3---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_SumRshunt
3457,M3,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3457,&---M3---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_RdacPreampVoutcm
3458,M3,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3458,&---M3---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_PreampRshunt
3459,M3,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3459,&---M3---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_RdacSum0Voutcm
3460,M3,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3460,&---M3---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_RdacSum180Voutcm
3461,M3,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3461,&---M3---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_RdacSum270Voutcm
3462,M3,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3462,&---M3---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_RdacSum90Voutcm
3463,M3,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3463,&---M3---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_VrefCtl
3464,M3,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3464,&---M3---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_Sum0OffsetTune
3465,M3,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3465,&---M3---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_Sum180OffsetTune
3466,M3,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3466,&---M3---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_Sum270OffsetTune
3467,M3,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3467,&---M3---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_1_0_0_x_Sum90OffsetTune
3468,M3,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3468,&---M3---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_SumRshunt
3469,M3,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3469,&---M3---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_RdacPreampVoutcm
3470,M3,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3470,&---M3---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_PreampRshunt
3471,M3,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3471,&---M3---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_RdacSum0Voutcm
3472,M3,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3472,&---M3---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_RdacSum180Voutcm
3473,M3,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3473,&---M3---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_RdacSum270Voutcm
3474,M3,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3474,&---M3---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_RdacSum90Voutcm
3475,M3,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3475,&---M3---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_VrefCtl
3476,M3,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3476,&---M3---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_Sum0OffsetTune
3477,M3,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3477,&---M3---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_Sum180OffsetTune
3478,M3,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3478,&---M3---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_Sum270OffsetTune
3479,M3,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3479,&---M3---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_1_0_1_x_Sum90OffsetTune
3480,M3,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3480,&---M3---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_SumRshunt
3481,M3,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3481,&---M3---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_RdacPreampVoutcm
3482,M3,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3482,&---M3---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_PreampRshunt
3483,M3,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3483,&---M3---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_RdacSum0Voutcm
3484,M3,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3484,&---M3---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_RdacSum180Voutcm
3485,M3,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3485,&---M3---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_RdacSum270Voutcm
3486,M3,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3486,&---M3---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_RdacSum90Voutcm
3487,M3,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3487,&---M3---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_VrefCtl
3488,M3,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3488,&---M3---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_Sum0OffsetTune
3489,M3,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3489,&---M3---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_Sum180OffsetTune
3490,M3,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3490,&---M3---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_Sum270OffsetTune
3491,M3,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3491,&---M3---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_1_0_2_x_Sum90OffsetTune
3492,M3,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3492,&---M3---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_SumRshunt
3493,M3,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3493,&---M3---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_RdacPreampVoutcm
3494,M3,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3494,&---M3---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_PreampRshunt
3495,M3,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3495,&---M3---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_RdacSum0Voutcm
3496,M3,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3496,&---M3---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_RdacSum180Voutcm
3497,M3,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3497,&---M3---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_RdacSum270Voutcm
3498,M3,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3498,&---M3---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_RdacSum90Voutcm
3499,M3,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3499,&---M3---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_VrefCtl
3500,M3,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3500,&---M3---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_Sum0OffsetTune
3501,M3,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3501,&---M3---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_Sum180OffsetTune
3502,M3,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3502,&---M3---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_Sum270OffsetTune
3503,M3,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3503,&---M3---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_1_0_3_x_Sum90OffsetTune
3504,M3,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3504,&---M3---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_SumRshunt
3505,M3,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3505,&---M3---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_RdacPreampVoutcm
3506,M3,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3506,&---M3---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_PreampRshunt
3507,M3,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3507,&---M3---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_RdacSum0Voutcm
3508,M3,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3508,&---M3---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_RdacSum180Voutcm
3509,M3,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3509,&---M3---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_RdacSum270Voutcm
3510,M3,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3510,&---M3---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_RdacSum90Voutcm
3511,M3,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3511,&---M3---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_VrefCtl
3512,M3,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3512,&---M3---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_Sum0OffsetTune
3513,M3,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3513,&---M3---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_Sum180OffsetTune
3514,M3,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3514,&---M3---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_Sum270OffsetTune
3515,M3,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3515,&---M3---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_1_1_0_x_Sum90OffsetTune
3516,M3,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3516,&---M3---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_SumRshunt
3517,M3,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3517,&---M3---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_RdacPreampVoutcm
3518,M3,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3518,&---M3---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_PreampRshunt
3519,M3,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3519,&---M3---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_RdacSum0Voutcm
3520,M3,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3520,&---M3---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_RdacSum180Voutcm
3521,M3,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3521,&---M3---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_RdacSum270Voutcm
3522,M3,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3522,&---M3---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_RdacSum90Voutcm
3523,M3,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3523,&---M3---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_VrefCtl
3524,M3,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3524,&---M3---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_Sum0OffsetTune
3525,M3,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3525,&---M3---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_Sum180OffsetTune
3526,M3,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3526,&---M3---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_Sum270OffsetTune
3527,M3,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3527,&---M3---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_1_1_1_x_Sum90OffsetTune
3528,M3,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3528,&---M3---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_SumRshunt
3529,M3,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3529,&---M3---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_RdacPreampVoutcm
3530,M3,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3530,&---M3---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_PreampRshunt
3531,M3,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3531,&---M3---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_RdacSum0Voutcm
3532,M3,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3532,&---M3---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_RdacSum180Voutcm
3533,M3,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3533,&---M3---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_RdacSum270Voutcm
3534,M3,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3534,&---M3---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_RdacSum90Voutcm
3535,M3,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3535,&---M3---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_VrefCtl
3536,M3,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3536,&---M3---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_Sum0OffsetTune
3537,M3,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3537,&---M3---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_Sum180OffsetTune
3538,M3,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3538,&---M3---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_Sum270OffsetTune
3539,M3,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3539,&---M3---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_1_1_2_x_Sum90OffsetTune
3540,M3,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3540,&---M3---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_SumRshunt
3541,M3,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3541,&---M3---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_RdacPreampVoutcm
3542,M3,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3542,&---M3---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_PreampRshunt
3543,M3,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3543,&---M3---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_RdacSum0Voutcm
3544,M3,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3544,&---M3---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_RdacSum180Voutcm
3545,M3,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3545,&---M3---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_RdacSum270Voutcm
3546,M3,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3546,&---M3---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_RdacSum90Voutcm
3547,M3,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3547,&---M3---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_VrefCtl
3548,M3,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3548,&---M3---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_Sum0OffsetTune
3549,M3,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3549,&---M3---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_Sum180OffsetTune
3550,M3,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3550,&---M3---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_Sum270OffsetTune
3551,M3,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3551,&---M3---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_1_1_3_x_Sum90OffsetTune
3552,M3,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3552,&---M3---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_SumRshunt
3553,M3,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3553,&---M3---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_RdacPreampVoutcm
3554,M3,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3554,&---M3---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_PreampRshunt
3555,M3,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3555,&---M3---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_RdacSum0Voutcm
3556,M3,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3556,&---M3---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_RdacSum180Voutcm
3557,M3,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3557,&---M3---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_RdacSum270Voutcm
3558,M3,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3558,&---M3---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_RdacSum90Voutcm
3559,M3,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3559,&---M3---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_VrefCtl
3560,M3,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3560,&---M3---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_Sum0OffsetTune
3561,M3,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3561,&---M3---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_Sum180OffsetTune
3562,M3,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3562,&---M3---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_Sum270OffsetTune
3563,M3,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3563,&---M3---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_2_0_0_x_Sum90OffsetTune
3564,M3,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3564,&---M3---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_SumRshunt
3565,M3,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3565,&---M3---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_RdacPreampVoutcm
3566,M3,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3566,&---M3---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_PreampRshunt
3567,M3,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3567,&---M3---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_RdacSum0Voutcm
3568,M3,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3568,&---M3---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_RdacSum180Voutcm
3569,M3,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3569,&---M3---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_RdacSum270Voutcm
3570,M3,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3570,&---M3---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_RdacSum90Voutcm
3571,M3,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3571,&---M3---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_VrefCtl
3572,M3,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3572,&---M3---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_Sum0OffsetTune
3573,M3,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3573,&---M3---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_Sum180OffsetTune
3574,M3,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3574,&---M3---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_Sum270OffsetTune
3575,M3,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3575,&---M3---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_2_0_1_x_Sum90OffsetTune
3576,M3,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3576,&---M3---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_SumRshunt
3577,M3,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3577,&---M3---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_RdacPreampVoutcm
3578,M3,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3578,&---M3---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_PreampRshunt
3579,M3,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3579,&---M3---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_RdacSum0Voutcm
3580,M3,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3580,&---M3---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_RdacSum180Voutcm
3581,M3,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3581,&---M3---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_RdacSum270Voutcm
3582,M3,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3582,&---M3---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_RdacSum90Voutcm
3583,M3,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3583,&---M3---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_VrefCtl
3584,M3,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3584,&---M3---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_Sum0OffsetTune
3585,M3,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3585,&---M3---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_Sum180OffsetTune
3586,M3,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3586,&---M3---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_Sum270OffsetTune
3587,M3,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3587,&---M3---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_2_0_2_x_Sum90OffsetTune
3588,M3,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3588,&---M3---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_SumRshunt
3589,M3,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3589,&---M3---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_RdacPreampVoutcm
3590,M3,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3590,&---M3---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_PreampRshunt
3591,M3,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3591,&---M3---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_RdacSum0Voutcm
3592,M3,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3592,&---M3---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_RdacSum180Voutcm
3593,M3,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3593,&---M3---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_RdacSum270Voutcm
3594,M3,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3594,&---M3---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_RdacSum90Voutcm
3595,M3,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3595,&---M3---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_VrefCtl
3596,M3,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3596,&---M3---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_Sum0OffsetTune
3597,M3,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3597,&---M3---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_Sum180OffsetTune
3598,M3,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3598,&---M3---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_Sum270OffsetTune
3599,M3,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3599,&---M3---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_2_0_3_x_Sum90OffsetTune
3600,M3,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3600,&---M3---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_SumRshunt
3601,M3,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3601,&---M3---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_RdacPreampVoutcm
3602,M3,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3602,&---M3---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_PreampRshunt
3603,M3,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3603,&---M3---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_RdacSum0Voutcm
3604,M3,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3604,&---M3---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_RdacSum180Voutcm
3605,M3,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3605,&---M3---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_RdacSum270Voutcm
3606,M3,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3606,&---M3---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_RdacSum90Voutcm
3607,M3,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3607,&---M3---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_VrefCtl
3608,M3,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3608,&---M3---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_Sum0OffsetTune
3609,M3,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3609,&---M3---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_Sum180OffsetTune
3610,M3,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3610,&---M3---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_Sum270OffsetTune
3611,M3,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3611,&---M3---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_2_1_0_x_Sum90OffsetTune
3612,M3,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3612,&---M3---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_SumRshunt
3613,M3,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3613,&---M3---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_RdacPreampVoutcm
3614,M3,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3614,&---M3---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_PreampRshunt
3615,M3,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3615,&---M3---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_RdacSum0Voutcm
3616,M3,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3616,&---M3---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_RdacSum180Voutcm
3617,M3,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3617,&---M3---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_RdacSum270Voutcm
3618,M3,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3618,&---M3---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_RdacSum90Voutcm
3619,M3,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3619,&---M3---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_VrefCtl
3620,M3,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3620,&---M3---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_Sum0OffsetTune
3621,M3,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3621,&---M3---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_Sum180OffsetTune
3622,M3,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3622,&---M3---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_Sum270OffsetTune
3623,M3,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3623,&---M3---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_2_1_1_x_Sum90OffsetTune
3624,M3,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3624,&---M3---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_SumRshunt
3625,M3,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3625,&---M3---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_RdacPreampVoutcm
3626,M3,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3626,&---M3---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_PreampRshunt
3627,M3,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3627,&---M3---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_RdacSum0Voutcm
3628,M3,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3628,&---M3---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_RdacSum180Voutcm
3629,M3,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3629,&---M3---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_RdacSum270Voutcm
3630,M3,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3630,&---M3---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_RdacSum90Voutcm
3631,M3,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3631,&---M3---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_VrefCtl
3632,M3,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3632,&---M3---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_Sum0OffsetTune
3633,M3,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3633,&---M3---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_Sum180OffsetTune
3634,M3,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3634,&---M3---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_Sum270OffsetTune
3635,M3,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3635,&---M3---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_2_1_2_x_Sum90OffsetTune
3636,M3,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3636,&---M3---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_SumRshunt
3637,M3,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3637,&---M3---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_RdacPreampVoutcm
3638,M3,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3638,&---M3---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_PreampRshunt
3639,M3,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3639,&---M3---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_RdacSum0Voutcm
3640,M3,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3640,&---M3---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_RdacSum180Voutcm
3641,M3,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3641,&---M3---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_RdacSum270Voutcm
3642,M3,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3642,&---M3---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_RdacSum90Voutcm
3643,M3,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3643,&---M3---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_VrefCtl
3644,M3,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3644,&---M3---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_Sum0OffsetTune
3645,M3,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3645,&---M3---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_Sum180OffsetTune
3646,M3,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3646,&---M3---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_Sum270OffsetTune
3647,M3,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3647,&---M3---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_2_1_3_x_Sum90OffsetTune
3648,M3,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3648,&---M3---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_SumRshunt
3649,M3,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3649,&---M3---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_RdacPreampVoutcm
3650,M3,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3650,&---M3---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_PreampRshunt
3651,M3,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3651,&---M3---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_RdacSum0Voutcm
3652,M3,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3652,&---M3---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_RdacSum180Voutcm
3653,M3,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3653,&---M3---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_RdacSum270Voutcm
3654,M3,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3654,&---M3---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_RdacSum90Voutcm
3655,M3,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3655,&---M3---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_VrefCtl
3656,M3,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3656,&---M3---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_Sum0OffsetTune
3657,M3,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3657,&---M3---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_Sum180OffsetTune
3658,M3,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3658,&---M3---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_Sum270OffsetTune
3659,M3,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3659,&---M3---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_3_0_0_x_Sum90OffsetTune
3660,M3,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3660,&---M3---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_SumRshunt
3661,M3,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3661,&---M3---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_RdacPreampVoutcm
3662,M3,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3662,&---M3---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_PreampRshunt
3663,M3,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3663,&---M3---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_RdacSum0Voutcm
3664,M3,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3664,&---M3---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_RdacSum180Voutcm
3665,M3,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3665,&---M3---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_RdacSum270Voutcm
3666,M3,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3666,&---M3---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_RdacSum90Voutcm
3667,M3,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3667,&---M3---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_VrefCtl
3668,M3,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3668,&---M3---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_Sum0OffsetTune
3669,M3,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3669,&---M3---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_Sum180OffsetTune
3670,M3,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3670,&---M3---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_Sum270OffsetTune
3671,M3,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3671,&---M3---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_3_0_1_x_Sum90OffsetTune
3672,M3,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3672,&---M3---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_SumRshunt
3673,M3,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3673,&---M3---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_RdacPreampVoutcm
3674,M3,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3674,&---M3---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_PreampRshunt
3675,M3,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3675,&---M3---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_RdacSum0Voutcm
3676,M3,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3676,&---M3---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_RdacSum180Voutcm
3677,M3,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3677,&---M3---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_RdacSum270Voutcm
3678,M3,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3678,&---M3---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_RdacSum90Voutcm
3679,M3,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3679,&---M3---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_VrefCtl
3680,M3,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3680,&---M3---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_Sum0OffsetTune
3681,M3,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3681,&---M3---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_Sum180OffsetTune
3682,M3,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3682,&---M3---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_Sum270OffsetTune
3683,M3,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3683,&---M3---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_3_0_2_x_Sum90OffsetTune
3684,M3,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3684,&---M3---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_SumRshunt
3685,M3,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3685,&---M3---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_RdacPreampVoutcm
3686,M3,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3686,&---M3---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_PreampRshunt
3687,M3,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3687,&---M3---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_RdacSum0Voutcm
3688,M3,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3688,&---M3---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_RdacSum180Voutcm
3689,M3,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3689,&---M3---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_RdacSum270Voutcm
3690,M3,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3690,&---M3---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_RdacSum90Voutcm
3691,M3,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3691,&---M3---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_VrefCtl
3692,M3,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3692,&---M3---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_Sum0OffsetTune
3693,M3,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3693,&---M3---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_Sum180OffsetTune
3694,M3,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3694,&---M3---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_Sum270OffsetTune
3695,M3,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3695,&---M3---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_3_0_3_x_Sum90OffsetTune
3696,M3,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3696,&---M3---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_SumRshunt
3697,M3,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3697,&---M3---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_RdacPreampVoutcm
3698,M3,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3698,&---M3---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_PreampRshunt
3699,M3,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3699,&---M3---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_RdacSum0Voutcm
3700,M3,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3700,&---M3---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_RdacSum180Voutcm
3701,M3,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3701,&---M3---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_RdacSum270Voutcm
3702,M3,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3702,&---M3---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_RdacSum90Voutcm
3703,M3,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3703,&---M3---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_VrefCtl
3704,M3,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3704,&---M3---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_Sum0OffsetTune
3705,M3,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3705,&---M3---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_Sum180OffsetTune
3706,M3,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3706,&---M3---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_Sum270OffsetTune
3707,M3,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3707,&---M3---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_3_1_0_x_Sum90OffsetTune
3708,M3,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3708,&---M3---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_SumRshunt
3709,M3,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3709,&---M3---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_RdacPreampVoutcm
3710,M3,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3710,&---M3---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_PreampRshunt
3711,M3,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3711,&---M3---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_RdacSum0Voutcm
3712,M3,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3712,&---M3---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_RdacSum180Voutcm
3713,M3,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3713,&---M3---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_RdacSum270Voutcm
3714,M3,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3714,&---M3---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_RdacSum90Voutcm
3715,M3,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3715,&---M3---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_VrefCtl
3716,M3,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3716,&---M3---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_Sum0OffsetTune
3717,M3,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3717,&---M3---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_Sum180OffsetTune
3718,M3,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3718,&---M3---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_Sum270OffsetTune
3719,M3,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3719,&---M3---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_3_1_1_x_Sum90OffsetTune
3720,M3,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3720,&---M3---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_SumRshunt
3721,M3,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3721,&---M3---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_RdacPreampVoutcm
3722,M3,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3722,&---M3---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_PreampRshunt
3723,M3,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3723,&---M3---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_RdacSum0Voutcm
3724,M3,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3724,&---M3---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_RdacSum180Voutcm
3725,M3,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3725,&---M3---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_RdacSum270Voutcm
3726,M3,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3726,&---M3---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_RdacSum90Voutcm
3727,M3,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3727,&---M3---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_VrefCtl
3728,M3,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3728,&---M3---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_Sum0OffsetTune
3729,M3,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3729,&---M3---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_Sum180OffsetTune
3730,M3,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3730,&---M3---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_Sum270OffsetTune
3731,M3,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3731,&---M3---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_3_1_2_x_Sum90OffsetTune
3732,M3,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3732,&---M3---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_SumRshunt
3733,M3,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3733,&---M3---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_RdacPreampVoutcm
3734,M3,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3734,&---M3---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_PreampRshunt
3735,M3,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3735,&---M3---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_RdacSum0Voutcm
3736,M3,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3736,&---M3---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_RdacSum180Voutcm
3737,M3,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3737,&---M3---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_RdacSum270Voutcm
3738,M3,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3738,&---M3---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_RdacSum90Voutcm
3739,M3,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3739,&---M3---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_VrefCtl
3740,M3,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3740,&---M3---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_Sum0OffsetTune
3741,M3,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3741,&---M3---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_Sum180OffsetTune
3742,M3,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3742,&---M3---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_Sum270OffsetTune
3743,M3,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3743,&---M3---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_3_1_3_x_Sum90OffsetTune
3744,M3,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3744,&---M3---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_SumRshunt
3745,M3,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3745,&---M3---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_RdacPreampVoutcm
3746,M3,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3746,&---M3---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_PreampRshunt
3747,M3,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3747,&---M3---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_RdacSum0Voutcm
3748,M3,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3748,&---M3---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_RdacSum180Voutcm
3749,M3,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3749,&---M3---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_RdacSum270Voutcm
3750,M3,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3750,&---M3---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_RdacSum90Voutcm
3751,M3,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3751,&---M3---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_VrefCtl
3752,M3,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3752,&---M3---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_Sum0OffsetTune
3753,M3,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3753,&---M3---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_Sum180OffsetTune
3754,M3,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3754,&---M3---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_Sum270OffsetTune
3755,M3,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M3_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3755,&---M3---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M3_B_4_0_0_x_Sum90OffsetTune
3756,M3,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3756,&---M3---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_SumRshunt
3757,M3,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3757,&---M3---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_RdacPreampVoutcm
3758,M3,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3758,&---M3---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_PreampRshunt
3759,M3,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3759,&---M3---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_RdacSum0Voutcm
3760,M3,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3760,&---M3---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_RdacSum180Voutcm
3761,M3,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3761,&---M3---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_RdacSum270Voutcm
3762,M3,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3762,&---M3---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_RdacSum90Voutcm
3763,M3,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3763,&---M3---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_VrefCtl
3764,M3,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3764,&---M3---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_Sum0OffsetTune
3765,M3,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3765,&---M3---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_Sum180OffsetTune
3766,M3,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3766,&---M3---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_Sum270OffsetTune
3767,M3,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M3_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3767,&---M3---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M3_B_4_0_1_x_Sum90OffsetTune
3768,M3,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3768,&---M3---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_SumRshunt
3769,M3,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3769,&---M3---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_RdacPreampVoutcm
3770,M3,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3770,&---M3---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_PreampRshunt
3771,M3,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3771,&---M3---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_RdacSum0Voutcm
3772,M3,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3772,&---M3---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_RdacSum180Voutcm
3773,M3,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3773,&---M3---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_RdacSum270Voutcm
3774,M3,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3774,&---M3---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_RdacSum90Voutcm
3775,M3,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3775,&---M3---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_VrefCtl
3776,M3,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3776,&---M3---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_Sum0OffsetTune
3777,M3,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3777,&---M3---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_Sum180OffsetTune
3778,M3,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3778,&---M3---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_Sum270OffsetTune
3779,M3,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M3_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3779,&---M3---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M3_B_4_0_2_x_Sum90OffsetTune
3780,M3,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3780,&---M3---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_SumRshunt
3781,M3,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3781,&---M3---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_RdacPreampVoutcm
3782,M3,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3782,&---M3---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_PreampRshunt
3783,M3,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3783,&---M3---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_RdacSum0Voutcm
3784,M3,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3784,&---M3---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_RdacSum180Voutcm
3785,M3,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3785,&---M3---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_RdacSum270Voutcm
3786,M3,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3786,&---M3---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_RdacSum90Voutcm
3787,M3,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3787,&---M3---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_VrefCtl
3788,M3,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3788,&---M3---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_Sum0OffsetTune
3789,M3,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3789,&---M3---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_Sum180OffsetTune
3790,M3,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3790,&---M3---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_Sum270OffsetTune
3791,M3,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M3_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3791,&---M3---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M3_B_4_0_3_x_Sum90OffsetTune
3792,M3,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3792,&---M3---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_SumRshunt
3793,M3,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3793,&---M3---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_RdacPreampVoutcm
3794,M3,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3794,&---M3---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_PreampRshunt
3795,M3,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3795,&---M3---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_RdacSum0Voutcm
3796,M3,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3796,&---M3---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_RdacSum180Voutcm
3797,M3,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3797,&---M3---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_RdacSum270Voutcm
3798,M3,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3798,&---M3---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_RdacSum90Voutcm
3799,M3,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3799,&---M3---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_VrefCtl
3800,M3,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3800,&---M3---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_Sum0OffsetTune
3801,M3,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3801,&---M3---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_Sum180OffsetTune
3802,M3,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3802,&---M3---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_Sum270OffsetTune
3803,M3,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M3_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3803,&---M3---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M3_B_4_1_0_x_Sum90OffsetTune
3804,M3,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3804,&---M3---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_SumRshunt
3805,M3,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3805,&---M3---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_RdacPreampVoutcm
3806,M3,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3806,&---M3---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_PreampRshunt
3807,M3,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3807,&---M3---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_RdacSum0Voutcm
3808,M3,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3808,&---M3---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_RdacSum180Voutcm
3809,M3,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3809,&---M3---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_RdacSum270Voutcm
3810,M3,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3810,&---M3---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_RdacSum90Voutcm
3811,M3,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3811,&---M3---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_VrefCtl
3812,M3,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3812,&---M3---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_Sum0OffsetTune
3813,M3,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3813,&---M3---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_Sum180OffsetTune
3814,M3,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3814,&---M3---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_Sum270OffsetTune
3815,M3,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M3_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3815,&---M3---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M3_B_4_1_1_x_Sum90OffsetTune
3816,M3,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3816,&---M3---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_SumRshunt
3817,M3,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3817,&---M3---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_RdacPreampVoutcm
3818,M3,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3818,&---M3---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_PreampRshunt
3819,M3,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3819,&---M3---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_RdacSum0Voutcm
3820,M3,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3820,&---M3---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_RdacSum180Voutcm
3821,M3,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3821,&---M3---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_RdacSum270Voutcm
3822,M3,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3822,&---M3---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_RdacSum90Voutcm
3823,M3,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3823,&---M3---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_VrefCtl
3824,M3,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3824,&---M3---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_Sum0OffsetTune
3825,M3,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3825,&---M3---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_Sum180OffsetTune
3826,M3,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3826,&---M3---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_Sum270OffsetTune
3827,M3,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M3_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3827,&---M3---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M3_B_4_1_2_x_Sum90OffsetTune
3828,M3,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3828,&---M3---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_SumRshunt
3829,M3,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3829,&---M3---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_RdacPreampVoutcm
3830,M3,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3830,&---M3---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_PreampRshunt
3831,M3,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3831,&---M3---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_RdacSum0Voutcm
3832,M3,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3832,&---M3---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_RdacSum180Voutcm
3833,M3,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3833,&---M3---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_RdacSum270Voutcm
3834,M3,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3834,&---M3---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_RdacSum90Voutcm
3835,M3,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3835,&---M3---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_VrefCtl
3836,M3,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3836,&---M3---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_Sum0OffsetTune
3837,M3,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3837,&---M3---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_Sum180OffsetTune
3838,M3,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3838,&---M3---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_Sum270OffsetTune
3839,M3,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M3_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3839,&---M3---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M3_B_4_1_3_x_Sum90OffsetTune
3840,M4,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3840,&---M4---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_SumRshunt
3841,M4,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3841,&---M4---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_RdacPreampVoutcm
3842,M4,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3842,&---M4---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_PreampRshunt
3843,M4,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3843,&---M4---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_RdacSum0Voutcm
3844,M4,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3844,&---M4---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_RdacSum180Voutcm
3845,M4,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3845,&---M4---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_RdacSum270Voutcm
3846,M4,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3846,&---M4---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_RdacSum90Voutcm
3847,M4,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3847,&---M4---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_VrefCtl
3848,M4,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3848,&---M4---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_Sum0OffsetTune
3849,M4,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3849,&---M4---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_Sum180OffsetTune
3850,M4,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3850,&---M4---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_Sum270OffsetTune
3851,M4,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3851,&---M4---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_0_0_0_x_Sum90OffsetTune
3852,M4,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3852,&---M4---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_SumRshunt
3853,M4,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3853,&---M4---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_RdacPreampVoutcm
3854,M4,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3854,&---M4---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_PreampRshunt
3855,M4,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3855,&---M4---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_RdacSum0Voutcm
3856,M4,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3856,&---M4---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_RdacSum180Voutcm
3857,M4,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3857,&---M4---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_RdacSum270Voutcm
3858,M4,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3858,&---M4---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_RdacSum90Voutcm
3859,M4,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3859,&---M4---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_VrefCtl
3860,M4,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3860,&---M4---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_Sum0OffsetTune
3861,M4,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3861,&---M4---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_Sum180OffsetTune
3862,M4,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3862,&---M4---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_Sum270OffsetTune
3863,M4,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3863,&---M4---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_0_0_1_x_Sum90OffsetTune
3864,M4,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3864,&---M4---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_SumRshunt
3865,M4,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3865,&---M4---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_RdacPreampVoutcm
3866,M4,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3866,&---M4---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_PreampRshunt
3867,M4,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3867,&---M4---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_RdacSum0Voutcm
3868,M4,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3868,&---M4---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_RdacSum180Voutcm
3869,M4,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3869,&---M4---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_RdacSum270Voutcm
3870,M4,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3870,&---M4---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_RdacSum90Voutcm
3871,M4,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3871,&---M4---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_VrefCtl
3872,M4,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3872,&---M4---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_Sum0OffsetTune
3873,M4,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3873,&---M4---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_Sum180OffsetTune
3874,M4,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3874,&---M4---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_Sum270OffsetTune
3875,M4,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3875,&---M4---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_0_0_2_x_Sum90OffsetTune
3876,M4,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3876,&---M4---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_SumRshunt
3877,M4,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3877,&---M4---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_RdacPreampVoutcm
3878,M4,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3878,&---M4---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_PreampRshunt
3879,M4,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3879,&---M4---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_RdacSum0Voutcm
3880,M4,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3880,&---M4---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_RdacSum180Voutcm
3881,M4,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3881,&---M4---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_RdacSum270Voutcm
3882,M4,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3882,&---M4---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_RdacSum90Voutcm
3883,M4,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3883,&---M4---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_VrefCtl
3884,M4,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3884,&---M4---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_Sum0OffsetTune
3885,M4,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3885,&---M4---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_Sum180OffsetTune
3886,M4,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3886,&---M4---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_Sum270OffsetTune
3887,M4,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3887,&---M4---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_0_0_3_x_Sum90OffsetTune
3888,M4,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3888,&---M4---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_SumRshunt
3889,M4,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3889,&---M4---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_RdacPreampVoutcm
3890,M4,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3890,&---M4---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_PreampRshunt
3891,M4,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3891,&---M4---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_RdacSum0Voutcm
3892,M4,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3892,&---M4---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_RdacSum180Voutcm
3893,M4,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3893,&---M4---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_RdacSum270Voutcm
3894,M4,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3894,&---M4---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_RdacSum90Voutcm
3895,M4,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3895,&---M4---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_VrefCtl
3896,M4,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3896,&---M4---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_Sum0OffsetTune
3897,M4,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3897,&---M4---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_Sum180OffsetTune
3898,M4,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3898,&---M4---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_Sum270OffsetTune
3899,M4,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3899,&---M4---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_0_1_0_x_Sum90OffsetTune
3900,M4,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3900,&---M4---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_SumRshunt
3901,M4,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3901,&---M4---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_RdacPreampVoutcm
3902,M4,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3902,&---M4---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_PreampRshunt
3903,M4,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3903,&---M4---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_RdacSum0Voutcm
3904,M4,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3904,&---M4---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_RdacSum180Voutcm
3905,M4,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3905,&---M4---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_RdacSum270Voutcm
3906,M4,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3906,&---M4---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_RdacSum90Voutcm
3907,M4,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3907,&---M4---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_VrefCtl
3908,M4,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3908,&---M4---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_Sum0OffsetTune
3909,M4,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3909,&---M4---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_Sum180OffsetTune
3910,M4,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3910,&---M4---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_Sum270OffsetTune
3911,M4,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3911,&---M4---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_0_1_1_x_Sum90OffsetTune
3912,M4,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3912,&---M4---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_SumRshunt
3913,M4,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3913,&---M4---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_RdacPreampVoutcm
3914,M4,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3914,&---M4---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_PreampRshunt
3915,M4,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3915,&---M4---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_RdacSum0Voutcm
3916,M4,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3916,&---M4---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_RdacSum180Voutcm
3917,M4,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3917,&---M4---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_RdacSum270Voutcm
3918,M4,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3918,&---M4---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_RdacSum90Voutcm
3919,M4,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3919,&---M4---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_VrefCtl
3920,M4,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3920,&---M4---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_Sum0OffsetTune
3921,M4,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3921,&---M4---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_Sum180OffsetTune
3922,M4,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3922,&---M4---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_Sum270OffsetTune
3923,M4,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3923,&---M4---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_0_1_2_x_Sum90OffsetTune
3924,M4,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3924,&---M4---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_SumRshunt
3925,M4,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3925,&---M4---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_RdacPreampVoutcm
3926,M4,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3926,&---M4---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_PreampRshunt
3927,M4,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3927,&---M4---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_RdacSum0Voutcm
3928,M4,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3928,&---M4---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_RdacSum180Voutcm
3929,M4,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3929,&---M4---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_RdacSum270Voutcm
3930,M4,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3930,&---M4---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_RdacSum90Voutcm
3931,M4,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3931,&---M4---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_VrefCtl
3932,M4,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3932,&---M4---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_Sum0OffsetTune
3933,M4,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3933,&---M4---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_Sum180OffsetTune
3934,M4,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3934,&---M4---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_Sum270OffsetTune
3935,M4,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3935,&---M4---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_0_1_3_x_Sum90OffsetTune
3936,M4,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3936,&---M4---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_SumRshunt
3937,M4,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3937,&---M4---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_RdacPreampVoutcm
3938,M4,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3938,&---M4---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_PreampRshunt
3939,M4,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3939,&---M4---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_RdacSum0Voutcm
3940,M4,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3940,&---M4---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_RdacSum180Voutcm
3941,M4,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3941,&---M4---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_RdacSum270Voutcm
3942,M4,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3942,&---M4---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_RdacSum90Voutcm
3943,M4,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3943,&---M4---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_VrefCtl
3944,M4,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3944,&---M4---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_Sum0OffsetTune
3945,M4,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3945,&---M4---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_Sum180OffsetTune
3946,M4,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3946,&---M4---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_Sum270OffsetTune
3947,M4,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3947,&---M4---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_1_0_0_x_Sum90OffsetTune
3948,M4,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3948,&---M4---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_SumRshunt
3949,M4,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3949,&---M4---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_RdacPreampVoutcm
3950,M4,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3950,&---M4---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_PreampRshunt
3951,M4,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3951,&---M4---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_RdacSum0Voutcm
3952,M4,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3952,&---M4---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_RdacSum180Voutcm
3953,M4,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3953,&---M4---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_RdacSum270Voutcm
3954,M4,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3954,&---M4---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_RdacSum90Voutcm
3955,M4,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3955,&---M4---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_VrefCtl
3956,M4,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3956,&---M4---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_Sum0OffsetTune
3957,M4,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3957,&---M4---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_Sum180OffsetTune
3958,M4,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3958,&---M4---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_Sum270OffsetTune
3959,M4,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3959,&---M4---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_1_0_1_x_Sum90OffsetTune
3960,M4,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3960,&---M4---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_SumRshunt
3961,M4,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3961,&---M4---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_RdacPreampVoutcm
3962,M4,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3962,&---M4---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_PreampRshunt
3963,M4,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3963,&---M4---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_RdacSum0Voutcm
3964,M4,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3964,&---M4---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_RdacSum180Voutcm
3965,M4,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3965,&---M4---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_RdacSum270Voutcm
3966,M4,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3966,&---M4---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_RdacSum90Voutcm
3967,M4,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3967,&---M4---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_VrefCtl
3968,M4,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3968,&---M4---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_Sum0OffsetTune
3969,M4,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3969,&---M4---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_Sum180OffsetTune
3970,M4,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3970,&---M4---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_Sum270OffsetTune
3971,M4,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3971,&---M4---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_1_0_2_x_Sum90OffsetTune
3972,M4,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3972,&---M4---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_SumRshunt
3973,M4,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3973,&---M4---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_RdacPreampVoutcm
3974,M4,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3974,&---M4---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_PreampRshunt
3975,M4,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3975,&---M4---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_RdacSum0Voutcm
3976,M4,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3976,&---M4---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_RdacSum180Voutcm
3977,M4,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3977,&---M4---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_RdacSum270Voutcm
3978,M4,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3978,&---M4---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_RdacSum90Voutcm
3979,M4,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3979,&---M4---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_VrefCtl
3980,M4,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3980,&---M4---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_Sum0OffsetTune
3981,M4,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3981,&---M4---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_Sum180OffsetTune
3982,M4,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3982,&---M4---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_Sum270OffsetTune
3983,M4,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3983,&---M4---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_1_0_3_x_Sum90OffsetTune
3984,M4,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3984,&---M4---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_SumRshunt
3985,M4,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3985,&---M4---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_RdacPreampVoutcm
3986,M4,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3986,&---M4---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_PreampRshunt
3987,M4,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3987,&---M4---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_RdacSum0Voutcm
3988,M4,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3988,&---M4---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_RdacSum180Voutcm
3989,M4,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3989,&---M4---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_RdacSum270Voutcm
3990,M4,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3990,&---M4---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_RdacSum90Voutcm
3991,M4,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3991,&---M4---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_VrefCtl
3992,M4,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3992,&---M4---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_Sum0OffsetTune
3993,M4,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3993,&---M4---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_Sum180OffsetTune
3994,M4,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3994,&---M4---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_Sum270OffsetTune
3995,M4,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3995,&---M4---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_1_1_0_x_Sum90OffsetTune
3996,M4,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3996,&---M4---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_SumRshunt
3997,M4,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3997,&---M4---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_RdacPreampVoutcm
3998,M4,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3998,&---M4---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_PreampRshunt
3999,M4,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_3999,&---M4---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_RdacSum0Voutcm
4000,M4,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4000,&---M4---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_RdacSum180Voutcm
4001,M4,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4001,&---M4---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_RdacSum270Voutcm
4002,M4,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4002,&---M4---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_RdacSum90Voutcm
4003,M4,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4003,&---M4---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_VrefCtl
4004,M4,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4004,&---M4---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_Sum0OffsetTune
4005,M4,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4005,&---M4---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_Sum180OffsetTune
4006,M4,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4006,&---M4---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_Sum270OffsetTune
4007,M4,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4007,&---M4---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_1_1_1_x_Sum90OffsetTune
4008,M4,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4008,&---M4---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_SumRshunt
4009,M4,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4009,&---M4---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_RdacPreampVoutcm
4010,M4,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4010,&---M4---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_PreampRshunt
4011,M4,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4011,&---M4---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_RdacSum0Voutcm
4012,M4,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4012,&---M4---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_RdacSum180Voutcm
4013,M4,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4013,&---M4---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_RdacSum270Voutcm
4014,M4,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4014,&---M4---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_RdacSum90Voutcm
4015,M4,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4015,&---M4---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_VrefCtl
4016,M4,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4016,&---M4---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_Sum0OffsetTune
4017,M4,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4017,&---M4---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_Sum180OffsetTune
4018,M4,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4018,&---M4---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_Sum270OffsetTune
4019,M4,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4019,&---M4---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_1_1_2_x_Sum90OffsetTune
4020,M4,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4020,&---M4---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_SumRshunt
4021,M4,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4021,&---M4---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_RdacPreampVoutcm
4022,M4,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4022,&---M4---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_PreampRshunt
4023,M4,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4023,&---M4---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_RdacSum0Voutcm
4024,M4,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4024,&---M4---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_RdacSum180Voutcm
4025,M4,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4025,&---M4---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_RdacSum270Voutcm
4026,M4,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4026,&---M4---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_RdacSum90Voutcm
4027,M4,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4027,&---M4---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_VrefCtl
4028,M4,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4028,&---M4---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_Sum0OffsetTune
4029,M4,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4029,&---M4---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_Sum180OffsetTune
4030,M4,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4030,&---M4---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_Sum270OffsetTune
4031,M4,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4031,&---M4---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_1_1_3_x_Sum90OffsetTune
4032,M4,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4032,&---M4---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_SumRshunt
4033,M4,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4033,&---M4---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_RdacPreampVoutcm
4034,M4,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4034,&---M4---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_PreampRshunt
4035,M4,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4035,&---M4---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_RdacSum0Voutcm
4036,M4,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4036,&---M4---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_RdacSum180Voutcm
4037,M4,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4037,&---M4---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_RdacSum270Voutcm
4038,M4,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4038,&---M4---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_RdacSum90Voutcm
4039,M4,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4039,&---M4---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_VrefCtl
4040,M4,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4040,&---M4---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_Sum0OffsetTune
4041,M4,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4041,&---M4---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_Sum180OffsetTune
4042,M4,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4042,&---M4---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_Sum270OffsetTune
4043,M4,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4043,&---M4---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_2_0_0_x_Sum90OffsetTune
4044,M4,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4044,&---M4---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_SumRshunt
4045,M4,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4045,&---M4---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_RdacPreampVoutcm
4046,M4,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4046,&---M4---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_PreampRshunt
4047,M4,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4047,&---M4---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_RdacSum0Voutcm
4048,M4,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4048,&---M4---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_RdacSum180Voutcm
4049,M4,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4049,&---M4---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_RdacSum270Voutcm
4050,M4,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4050,&---M4---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_RdacSum90Voutcm
4051,M4,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4051,&---M4---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_VrefCtl
4052,M4,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4052,&---M4---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_Sum0OffsetTune
4053,M4,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4053,&---M4---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_Sum180OffsetTune
4054,M4,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4054,&---M4---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_Sum270OffsetTune
4055,M4,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4055,&---M4---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_2_0_1_x_Sum90OffsetTune
4056,M4,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4056,&---M4---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_SumRshunt
4057,M4,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4057,&---M4---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_RdacPreampVoutcm
4058,M4,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4058,&---M4---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_PreampRshunt
4059,M4,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4059,&---M4---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_RdacSum0Voutcm
4060,M4,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4060,&---M4---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_RdacSum180Voutcm
4061,M4,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4061,&---M4---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_RdacSum270Voutcm
4062,M4,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4062,&---M4---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_RdacSum90Voutcm
4063,M4,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4063,&---M4---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_VrefCtl
4064,M4,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4064,&---M4---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_Sum0OffsetTune
4065,M4,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4065,&---M4---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_Sum180OffsetTune
4066,M4,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4066,&---M4---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_Sum270OffsetTune
4067,M4,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4067,&---M4---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_2_0_2_x_Sum90OffsetTune
4068,M4,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4068,&---M4---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_SumRshunt
4069,M4,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4069,&---M4---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_RdacPreampVoutcm
4070,M4,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4070,&---M4---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_PreampRshunt
4071,M4,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4071,&---M4---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_RdacSum0Voutcm
4072,M4,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4072,&---M4---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_RdacSum180Voutcm
4073,M4,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4073,&---M4---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_RdacSum270Voutcm
4074,M4,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4074,&---M4---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_RdacSum90Voutcm
4075,M4,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4075,&---M4---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_VrefCtl
4076,M4,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4076,&---M4---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_Sum0OffsetTune
4077,M4,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4077,&---M4---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_Sum180OffsetTune
4078,M4,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4078,&---M4---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_Sum270OffsetTune
4079,M4,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4079,&---M4---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_2_0_3_x_Sum90OffsetTune
4080,M4,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4080,&---M4---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_SumRshunt
4081,M4,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4081,&---M4---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_RdacPreampVoutcm
4082,M4,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4082,&---M4---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_PreampRshunt
4083,M4,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4083,&---M4---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_RdacSum0Voutcm
4084,M4,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4084,&---M4---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_RdacSum180Voutcm
4085,M4,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4085,&---M4---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_RdacSum270Voutcm
4086,M4,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4086,&---M4---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_RdacSum90Voutcm
4087,M4,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4087,&---M4---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_VrefCtl
4088,M4,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4088,&---M4---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_Sum0OffsetTune
4089,M4,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4089,&---M4---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_Sum180OffsetTune
4090,M4,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4090,&---M4---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_Sum270OffsetTune
4091,M4,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4091,&---M4---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_2_1_0_x_Sum90OffsetTune
4092,M4,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4092,&---M4---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_SumRshunt
4093,M4,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4093,&---M4---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_RdacPreampVoutcm
4094,M4,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4094,&---M4---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_PreampRshunt
4095,M4,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4095,&---M4---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_RdacSum0Voutcm
4096,M4,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4096,&---M4---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_RdacSum180Voutcm
4097,M4,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4097,&---M4---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_RdacSum270Voutcm
4098,M4,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4098,&---M4---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_RdacSum90Voutcm
4099,M4,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4099,&---M4---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_VrefCtl
4100,M4,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4100,&---M4---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_Sum0OffsetTune
4101,M4,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4101,&---M4---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_Sum180OffsetTune
4102,M4,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4102,&---M4---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_Sum270OffsetTune
4103,M4,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4103,&---M4---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_2_1_1_x_Sum90OffsetTune
4104,M4,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4104,&---M4---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_SumRshunt
4105,M4,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4105,&---M4---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_RdacPreampVoutcm
4106,M4,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4106,&---M4---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_PreampRshunt
4107,M4,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4107,&---M4---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_RdacSum0Voutcm
4108,M4,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4108,&---M4---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_RdacSum180Voutcm
4109,M4,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4109,&---M4---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_RdacSum270Voutcm
4110,M4,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4110,&---M4---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_RdacSum90Voutcm
4111,M4,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4111,&---M4---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_VrefCtl
4112,M4,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4112,&---M4---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_Sum0OffsetTune
4113,M4,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4113,&---M4---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_Sum180OffsetTune
4114,M4,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4114,&---M4---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_Sum270OffsetTune
4115,M4,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4115,&---M4---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_2_1_2_x_Sum90OffsetTune
4116,M4,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4116,&---M4---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_SumRshunt
4117,M4,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4117,&---M4---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_RdacPreampVoutcm
4118,M4,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4118,&---M4---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_PreampRshunt
4119,M4,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4119,&---M4---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_RdacSum0Voutcm
4120,M4,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4120,&---M4---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_RdacSum180Voutcm
4121,M4,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4121,&---M4---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_RdacSum270Voutcm
4122,M4,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4122,&---M4---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_RdacSum90Voutcm
4123,M4,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4123,&---M4---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_VrefCtl
4124,M4,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4124,&---M4---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_Sum0OffsetTune
4125,M4,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4125,&---M4---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_Sum180OffsetTune
4126,M4,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4126,&---M4---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_Sum270OffsetTune
4127,M4,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4127,&---M4---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_2_1_3_x_Sum90OffsetTune
4128,M4,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4128,&---M4---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_SumRshunt
4129,M4,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4129,&---M4---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_RdacPreampVoutcm
4130,M4,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4130,&---M4---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_PreampRshunt
4131,M4,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4131,&---M4---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_RdacSum0Voutcm
4132,M4,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4132,&---M4---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_RdacSum180Voutcm
4133,M4,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4133,&---M4---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_RdacSum270Voutcm
4134,M4,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4134,&---M4---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_RdacSum90Voutcm
4135,M4,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4135,&---M4---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_VrefCtl
4136,M4,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4136,&---M4---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_Sum0OffsetTune
4137,M4,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4137,&---M4---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_Sum180OffsetTune
4138,M4,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4138,&---M4---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_Sum270OffsetTune
4139,M4,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4139,&---M4---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_3_0_0_x_Sum90OffsetTune
4140,M4,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4140,&---M4---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_SumRshunt
4141,M4,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4141,&---M4---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_RdacPreampVoutcm
4142,M4,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4142,&---M4---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_PreampRshunt
4143,M4,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4143,&---M4---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_RdacSum0Voutcm
4144,M4,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4144,&---M4---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_RdacSum180Voutcm
4145,M4,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4145,&---M4---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_RdacSum270Voutcm
4146,M4,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4146,&---M4---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_RdacSum90Voutcm
4147,M4,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4147,&---M4---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_VrefCtl
4148,M4,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4148,&---M4---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_Sum0OffsetTune
4149,M4,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4149,&---M4---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_Sum180OffsetTune
4150,M4,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4150,&---M4---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_Sum270OffsetTune
4151,M4,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4151,&---M4---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_3_0_1_x_Sum90OffsetTune
4152,M4,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4152,&---M4---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_SumRshunt
4153,M4,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4153,&---M4---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_RdacPreampVoutcm
4154,M4,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4154,&---M4---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_PreampRshunt
4155,M4,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4155,&---M4---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_RdacSum0Voutcm
4156,M4,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4156,&---M4---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_RdacSum180Voutcm
4157,M4,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4157,&---M4---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_RdacSum270Voutcm
4158,M4,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4158,&---M4---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_RdacSum90Voutcm
4159,M4,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4159,&---M4---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_VrefCtl
4160,M4,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4160,&---M4---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_Sum0OffsetTune
4161,M4,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4161,&---M4---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_Sum180OffsetTune
4162,M4,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4162,&---M4---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_Sum270OffsetTune
4163,M4,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4163,&---M4---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_3_0_2_x_Sum90OffsetTune
4164,M4,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4164,&---M4---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_SumRshunt
4165,M4,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4165,&---M4---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_RdacPreampVoutcm
4166,M4,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4166,&---M4---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_PreampRshunt
4167,M4,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4167,&---M4---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_RdacSum0Voutcm
4168,M4,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4168,&---M4---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_RdacSum180Voutcm
4169,M4,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4169,&---M4---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_RdacSum270Voutcm
4170,M4,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4170,&---M4---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_RdacSum90Voutcm
4171,M4,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4171,&---M4---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_VrefCtl
4172,M4,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4172,&---M4---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_Sum0OffsetTune
4173,M4,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4173,&---M4---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_Sum180OffsetTune
4174,M4,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4174,&---M4---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_Sum270OffsetTune
4175,M4,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4175,&---M4---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_3_0_3_x_Sum90OffsetTune
4176,M4,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4176,&---M4---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_SumRshunt
4177,M4,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4177,&---M4---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_RdacPreampVoutcm
4178,M4,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4178,&---M4---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_PreampRshunt
4179,M4,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4179,&---M4---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_RdacSum0Voutcm
4180,M4,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4180,&---M4---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_RdacSum180Voutcm
4181,M4,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4181,&---M4---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_RdacSum270Voutcm
4182,M4,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4182,&---M4---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_RdacSum90Voutcm
4183,M4,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4183,&---M4---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_VrefCtl
4184,M4,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4184,&---M4---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_Sum0OffsetTune
4185,M4,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4185,&---M4---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_Sum180OffsetTune
4186,M4,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4186,&---M4---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_Sum270OffsetTune
4187,M4,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4187,&---M4---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_3_1_0_x_Sum90OffsetTune
4188,M4,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4188,&---M4---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_SumRshunt
4189,M4,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4189,&---M4---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_RdacPreampVoutcm
4190,M4,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4190,&---M4---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_PreampRshunt
4191,M4,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4191,&---M4---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_RdacSum0Voutcm
4192,M4,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4192,&---M4---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_RdacSum180Voutcm
4193,M4,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4193,&---M4---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_RdacSum270Voutcm
4194,M4,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4194,&---M4---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_RdacSum90Voutcm
4195,M4,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4195,&---M4---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_VrefCtl
4196,M4,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4196,&---M4---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_Sum0OffsetTune
4197,M4,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4197,&---M4---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_Sum180OffsetTune
4198,M4,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4198,&---M4---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_Sum270OffsetTune
4199,M4,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4199,&---M4---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_3_1_1_x_Sum90OffsetTune
4200,M4,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4200,&---M4---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_SumRshunt
4201,M4,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4201,&---M4---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_RdacPreampVoutcm
4202,M4,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4202,&---M4---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_PreampRshunt
4203,M4,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4203,&---M4---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_RdacSum0Voutcm
4204,M4,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4204,&---M4---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_RdacSum180Voutcm
4205,M4,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4205,&---M4---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_RdacSum270Voutcm
4206,M4,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4206,&---M4---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_RdacSum90Voutcm
4207,M4,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4207,&---M4---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_VrefCtl
4208,M4,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4208,&---M4---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_Sum0OffsetTune
4209,M4,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4209,&---M4---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_Sum180OffsetTune
4210,M4,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4210,&---M4---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_Sum270OffsetTune
4211,M4,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4211,&---M4---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_3_1_2_x_Sum90OffsetTune
4212,M4,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4212,&---M4---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_SumRshunt
4213,M4,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4213,&---M4---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_RdacPreampVoutcm
4214,M4,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4214,&---M4---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_PreampRshunt
4215,M4,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4215,&---M4---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_RdacSum0Voutcm
4216,M4,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4216,&---M4---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_RdacSum180Voutcm
4217,M4,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4217,&---M4---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_RdacSum270Voutcm
4218,M4,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4218,&---M4---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_RdacSum90Voutcm
4219,M4,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4219,&---M4---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_VrefCtl
4220,M4,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4220,&---M4---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_Sum0OffsetTune
4221,M4,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4221,&---M4---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_Sum180OffsetTune
4222,M4,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4222,&---M4---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_Sum270OffsetTune
4223,M4,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4223,&---M4---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_3_1_3_x_Sum90OffsetTune
4224,M4,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4224,&---M4---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_SumRshunt
4225,M4,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4225,&---M4---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_RdacPreampVoutcm
4226,M4,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4226,&---M4---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_PreampRshunt
4227,M4,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4227,&---M4---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_RdacSum0Voutcm
4228,M4,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4228,&---M4---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_RdacSum180Voutcm
4229,M4,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4229,&---M4---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_RdacSum270Voutcm
4230,M4,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4230,&---M4---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_RdacSum90Voutcm
4231,M4,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4231,&---M4---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_VrefCtl
4232,M4,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4232,&---M4---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_Sum0OffsetTune
4233,M4,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4233,&---M4---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_Sum180OffsetTune
4234,M4,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4234,&---M4---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_Sum270OffsetTune
4235,M4,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4235,&---M4---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_A_4_0_0_x_Sum90OffsetTune
4236,M4,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4236,&---M4---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_SumRshunt
4237,M4,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4237,&---M4---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_RdacPreampVoutcm
4238,M4,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4238,&---M4---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_PreampRshunt
4239,M4,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4239,&---M4---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_RdacSum0Voutcm
4240,M4,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4240,&---M4---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_RdacSum180Voutcm
4241,M4,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4241,&---M4---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_RdacSum270Voutcm
4242,M4,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4242,&---M4---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_RdacSum90Voutcm
4243,M4,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4243,&---M4---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_VrefCtl
4244,M4,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4244,&---M4---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_Sum0OffsetTune
4245,M4,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4245,&---M4---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_Sum180OffsetTune
4246,M4,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4246,&---M4---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_Sum270OffsetTune
4247,M4,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4247,&---M4---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_A_4_0_1_x_Sum90OffsetTune
4248,M4,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4248,&---M4---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_SumRshunt
4249,M4,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4249,&---M4---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_RdacPreampVoutcm
4250,M4,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4250,&---M4---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_PreampRshunt
4251,M4,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4251,&---M4---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_RdacSum0Voutcm
4252,M4,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4252,&---M4---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_RdacSum180Voutcm
4253,M4,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4253,&---M4---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_RdacSum270Voutcm
4254,M4,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4254,&---M4---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_RdacSum90Voutcm
4255,M4,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4255,&---M4---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_VrefCtl
4256,M4,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4256,&---M4---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_Sum0OffsetTune
4257,M4,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4257,&---M4---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_Sum180OffsetTune
4258,M4,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4258,&---M4---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_Sum270OffsetTune
4259,M4,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4259,&---M4---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_A_4_0_2_x_Sum90OffsetTune
4260,M4,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4260,&---M4---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_SumRshunt
4261,M4,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4261,&---M4---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_RdacPreampVoutcm
4262,M4,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4262,&---M4---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_PreampRshunt
4263,M4,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4263,&---M4---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_RdacSum0Voutcm
4264,M4,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4264,&---M4---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_RdacSum180Voutcm
4265,M4,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4265,&---M4---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_RdacSum270Voutcm
4266,M4,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4266,&---M4---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_RdacSum90Voutcm
4267,M4,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4267,&---M4---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_VrefCtl
4268,M4,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4268,&---M4---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_Sum0OffsetTune
4269,M4,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4269,&---M4---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_Sum180OffsetTune
4270,M4,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4270,&---M4---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_Sum270OffsetTune
4271,M4,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4271,&---M4---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_A_4_0_3_x_Sum90OffsetTune
4272,M4,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4272,&---M4---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_SumRshunt
4273,M4,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4273,&---M4---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_RdacPreampVoutcm
4274,M4,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4274,&---M4---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_PreampRshunt
4275,M4,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4275,&---M4---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_RdacSum0Voutcm
4276,M4,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4276,&---M4---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_RdacSum180Voutcm
4277,M4,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4277,&---M4---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_RdacSum270Voutcm
4278,M4,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4278,&---M4---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_RdacSum90Voutcm
4279,M4,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4279,&---M4---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_VrefCtl
4280,M4,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4280,&---M4---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_Sum0OffsetTune
4281,M4,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4281,&---M4---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_Sum180OffsetTune
4282,M4,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4282,&---M4---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_Sum270OffsetTune
4283,M4,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4283,&---M4---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_A_4_1_0_x_Sum90OffsetTune
4284,M4,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4284,&---M4---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_SumRshunt
4285,M4,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4285,&---M4---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_RdacPreampVoutcm
4286,M4,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4286,&---M4---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_PreampRshunt
4287,M4,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4287,&---M4---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_RdacSum0Voutcm
4288,M4,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4288,&---M4---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_RdacSum180Voutcm
4289,M4,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4289,&---M4---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_RdacSum270Voutcm
4290,M4,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4290,&---M4---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_RdacSum90Voutcm
4291,M4,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4291,&---M4---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_VrefCtl
4292,M4,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4292,&---M4---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_Sum0OffsetTune
4293,M4,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4293,&---M4---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_Sum180OffsetTune
4294,M4,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4294,&---M4---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_Sum270OffsetTune
4295,M4,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4295,&---M4---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_A_4_1_1_x_Sum90OffsetTune
4296,M4,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4296,&---M4---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_SumRshunt
4297,M4,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4297,&---M4---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_RdacPreampVoutcm
4298,M4,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4298,&---M4---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_PreampRshunt
4299,M4,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4299,&---M4---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_RdacSum0Voutcm
4300,M4,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4300,&---M4---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_RdacSum180Voutcm
4301,M4,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4301,&---M4---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_RdacSum270Voutcm
4302,M4,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4302,&---M4---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_RdacSum90Voutcm
4303,M4,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4303,&---M4---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_VrefCtl
4304,M4,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4304,&---M4---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_Sum0OffsetTune
4305,M4,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4305,&---M4---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_Sum180OffsetTune
4306,M4,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4306,&---M4---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_Sum270OffsetTune
4307,M4,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4307,&---M4---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_A_4_1_2_x_Sum90OffsetTune
4308,M4,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4308,&---M4---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_SumRshunt
4309,M4,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4309,&---M4---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_RdacPreampVoutcm
4310,M4,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4310,&---M4---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_PreampRshunt
4311,M4,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4311,&---M4---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_RdacSum0Voutcm
4312,M4,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4312,&---M4---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_RdacSum180Voutcm
4313,M4,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4313,&---M4---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_RdacSum270Voutcm
4314,M4,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4314,&---M4---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_RdacSum90Voutcm
4315,M4,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4315,&---M4---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_VrefCtl
4316,M4,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4316,&---M4---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_Sum0OffsetTune
4317,M4,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4317,&---M4---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_Sum180OffsetTune
4318,M4,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4318,&---M4---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_Sum270OffsetTune
4319,M4,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4319,&---M4---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_A_4_1_3_x_Sum90OffsetTune
4320,M4,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4320,&---M4---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_SumRshunt
4321,M4,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4321,&---M4---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_RdacPreampVoutcm
4322,M4,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4322,&---M4---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_PreampRshunt
4323,M4,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4323,&---M4---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_RdacSum0Voutcm
4324,M4,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4324,&---M4---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_RdacSum180Voutcm
4325,M4,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4325,&---M4---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_RdacSum270Voutcm
4326,M4,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4326,&---M4---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_RdacSum90Voutcm
4327,M4,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4327,&---M4---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_VrefCtl
4328,M4,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4328,&---M4---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_Sum0OffsetTune
4329,M4,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4329,&---M4---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_Sum180OffsetTune
4330,M4,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4330,&---M4---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_Sum270OffsetTune
4331,M4,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4331,&---M4---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_0_0_0_x_Sum90OffsetTune
4332,M4,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4332,&---M4---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_SumRshunt
4333,M4,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4333,&---M4---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_RdacPreampVoutcm
4334,M4,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4334,&---M4---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_PreampRshunt
4335,M4,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4335,&---M4---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_RdacSum0Voutcm
4336,M4,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4336,&---M4---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_RdacSum180Voutcm
4337,M4,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4337,&---M4---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_RdacSum270Voutcm
4338,M4,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4338,&---M4---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_RdacSum90Voutcm
4339,M4,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4339,&---M4---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_VrefCtl
4340,M4,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4340,&---M4---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_Sum0OffsetTune
4341,M4,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4341,&---M4---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_Sum180OffsetTune
4342,M4,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4342,&---M4---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_Sum270OffsetTune
4343,M4,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4343,&---M4---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_0_0_1_x_Sum90OffsetTune
4344,M4,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4344,&---M4---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_SumRshunt
4345,M4,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4345,&---M4---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_RdacPreampVoutcm
4346,M4,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4346,&---M4---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_PreampRshunt
4347,M4,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4347,&---M4---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_RdacSum0Voutcm
4348,M4,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4348,&---M4---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_RdacSum180Voutcm
4349,M4,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4349,&---M4---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_RdacSum270Voutcm
4350,M4,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4350,&---M4---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_RdacSum90Voutcm
4351,M4,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4351,&---M4---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_VrefCtl
4352,M4,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4352,&---M4---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_Sum0OffsetTune
4353,M4,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4353,&---M4---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_Sum180OffsetTune
4354,M4,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4354,&---M4---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_Sum270OffsetTune
4355,M4,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4355,&---M4---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_0_0_2_x_Sum90OffsetTune
4356,M4,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4356,&---M4---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_SumRshunt
4357,M4,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4357,&---M4---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_RdacPreampVoutcm
4358,M4,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4358,&---M4---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_PreampRshunt
4359,M4,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4359,&---M4---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_RdacSum0Voutcm
4360,M4,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4360,&---M4---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_RdacSum180Voutcm
4361,M4,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4361,&---M4---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_RdacSum270Voutcm
4362,M4,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4362,&---M4---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_RdacSum90Voutcm
4363,M4,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4363,&---M4---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_VrefCtl
4364,M4,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4364,&---M4---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_Sum0OffsetTune
4365,M4,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4365,&---M4---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_Sum180OffsetTune
4366,M4,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4366,&---M4---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_Sum270OffsetTune
4367,M4,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4367,&---M4---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_0_0_3_x_Sum90OffsetTune
4368,M4,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4368,&---M4---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_SumRshunt
4369,M4,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4369,&---M4---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_RdacPreampVoutcm
4370,M4,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4370,&---M4---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_PreampRshunt
4371,M4,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4371,&---M4---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_RdacSum0Voutcm
4372,M4,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4372,&---M4---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_RdacSum180Voutcm
4373,M4,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4373,&---M4---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_RdacSum270Voutcm
4374,M4,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4374,&---M4---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_RdacSum90Voutcm
4375,M4,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4375,&---M4---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_VrefCtl
4376,M4,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4376,&---M4---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_Sum0OffsetTune
4377,M4,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4377,&---M4---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_Sum180OffsetTune
4378,M4,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4378,&---M4---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_Sum270OffsetTune
4379,M4,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4379,&---M4---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_0_1_0_x_Sum90OffsetTune
4380,M4,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4380,&---M4---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_SumRshunt
4381,M4,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4381,&---M4---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_RdacPreampVoutcm
4382,M4,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4382,&---M4---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_PreampRshunt
4383,M4,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4383,&---M4---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_RdacSum0Voutcm
4384,M4,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4384,&---M4---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_RdacSum180Voutcm
4385,M4,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4385,&---M4---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_RdacSum270Voutcm
4386,M4,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4386,&---M4---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_RdacSum90Voutcm
4387,M4,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4387,&---M4---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_VrefCtl
4388,M4,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4388,&---M4---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_Sum0OffsetTune
4389,M4,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4389,&---M4---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_Sum180OffsetTune
4390,M4,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4390,&---M4---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_Sum270OffsetTune
4391,M4,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4391,&---M4---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_0_1_1_x_Sum90OffsetTune
4392,M4,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4392,&---M4---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_SumRshunt
4393,M4,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4393,&---M4---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_RdacPreampVoutcm
4394,M4,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4394,&---M4---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_PreampRshunt
4395,M4,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4395,&---M4---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_RdacSum0Voutcm
4396,M4,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4396,&---M4---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_RdacSum180Voutcm
4397,M4,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4397,&---M4---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_RdacSum270Voutcm
4398,M4,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4398,&---M4---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_RdacSum90Voutcm
4399,M4,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4399,&---M4---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_VrefCtl
4400,M4,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4400,&---M4---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_Sum0OffsetTune
4401,M4,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4401,&---M4---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_Sum180OffsetTune
4402,M4,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4402,&---M4---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_Sum270OffsetTune
4403,M4,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4403,&---M4---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_0_1_2_x_Sum90OffsetTune
4404,M4,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4404,&---M4---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_SumRshunt
4405,M4,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4405,&---M4---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_RdacPreampVoutcm
4406,M4,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4406,&---M4---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_PreampRshunt
4407,M4,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4407,&---M4---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_RdacSum0Voutcm
4408,M4,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4408,&---M4---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_RdacSum180Voutcm
4409,M4,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4409,&---M4---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_RdacSum270Voutcm
4410,M4,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4410,&---M4---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_RdacSum90Voutcm
4411,M4,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4411,&---M4---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_VrefCtl
4412,M4,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4412,&---M4---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_Sum0OffsetTune
4413,M4,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4413,&---M4---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_Sum180OffsetTune
4414,M4,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4414,&---M4---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_Sum270OffsetTune
4415,M4,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4415,&---M4---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_0_1_3_x_Sum90OffsetTune
4416,M4,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4416,&---M4---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_SumRshunt
4417,M4,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4417,&---M4---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_RdacPreampVoutcm
4418,M4,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4418,&---M4---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_PreampRshunt
4419,M4,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4419,&---M4---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_RdacSum0Voutcm
4420,M4,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4420,&---M4---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_RdacSum180Voutcm
4421,M4,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4421,&---M4---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_RdacSum270Voutcm
4422,M4,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4422,&---M4---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_RdacSum90Voutcm
4423,M4,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4423,&---M4---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_VrefCtl
4424,M4,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4424,&---M4---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_Sum0OffsetTune
4425,M4,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4425,&---M4---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_Sum180OffsetTune
4426,M4,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4426,&---M4---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_Sum270OffsetTune
4427,M4,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4427,&---M4---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_1_0_0_x_Sum90OffsetTune
4428,M4,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4428,&---M4---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_SumRshunt
4429,M4,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4429,&---M4---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_RdacPreampVoutcm
4430,M4,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4430,&---M4---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_PreampRshunt
4431,M4,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4431,&---M4---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_RdacSum0Voutcm
4432,M4,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4432,&---M4---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_RdacSum180Voutcm
4433,M4,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4433,&---M4---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_RdacSum270Voutcm
4434,M4,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4434,&---M4---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_RdacSum90Voutcm
4435,M4,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4435,&---M4---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_VrefCtl
4436,M4,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4436,&---M4---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_Sum0OffsetTune
4437,M4,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4437,&---M4---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_Sum180OffsetTune
4438,M4,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4438,&---M4---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_Sum270OffsetTune
4439,M4,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4439,&---M4---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_1_0_1_x_Sum90OffsetTune
4440,M4,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4440,&---M4---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_SumRshunt
4441,M4,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4441,&---M4---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_RdacPreampVoutcm
4442,M4,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4442,&---M4---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_PreampRshunt
4443,M4,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4443,&---M4---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_RdacSum0Voutcm
4444,M4,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4444,&---M4---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_RdacSum180Voutcm
4445,M4,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4445,&---M4---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_RdacSum270Voutcm
4446,M4,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4446,&---M4---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_RdacSum90Voutcm
4447,M4,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4447,&---M4---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_VrefCtl
4448,M4,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4448,&---M4---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_Sum0OffsetTune
4449,M4,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4449,&---M4---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_Sum180OffsetTune
4450,M4,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4450,&---M4---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_Sum270OffsetTune
4451,M4,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4451,&---M4---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_1_0_2_x_Sum90OffsetTune
4452,M4,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4452,&---M4---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_SumRshunt
4453,M4,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4453,&---M4---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_RdacPreampVoutcm
4454,M4,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4454,&---M4---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_PreampRshunt
4455,M4,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4455,&---M4---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_RdacSum0Voutcm
4456,M4,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4456,&---M4---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_RdacSum180Voutcm
4457,M4,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4457,&---M4---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_RdacSum270Voutcm
4458,M4,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4458,&---M4---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_RdacSum90Voutcm
4459,M4,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4459,&---M4---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_VrefCtl
4460,M4,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4460,&---M4---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_Sum0OffsetTune
4461,M4,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4461,&---M4---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_Sum180OffsetTune
4462,M4,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4462,&---M4---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_Sum270OffsetTune
4463,M4,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4463,&---M4---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_1_0_3_x_Sum90OffsetTune
4464,M4,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4464,&---M4---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_SumRshunt
4465,M4,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4465,&---M4---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_RdacPreampVoutcm
4466,M4,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4466,&---M4---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_PreampRshunt
4467,M4,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4467,&---M4---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_RdacSum0Voutcm
4468,M4,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4468,&---M4---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_RdacSum180Voutcm
4469,M4,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4469,&---M4---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_RdacSum270Voutcm
4470,M4,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4470,&---M4---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_RdacSum90Voutcm
4471,M4,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4471,&---M4---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_VrefCtl
4472,M4,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4472,&---M4---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_Sum0OffsetTune
4473,M4,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4473,&---M4---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_Sum180OffsetTune
4474,M4,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4474,&---M4---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_Sum270OffsetTune
4475,M4,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4475,&---M4---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_1_1_0_x_Sum90OffsetTune
4476,M4,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4476,&---M4---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_SumRshunt
4477,M4,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4477,&---M4---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_RdacPreampVoutcm
4478,M4,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4478,&---M4---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_PreampRshunt
4479,M4,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4479,&---M4---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_RdacSum0Voutcm
4480,M4,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4480,&---M4---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_RdacSum180Voutcm
4481,M4,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4481,&---M4---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_RdacSum270Voutcm
4482,M4,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4482,&---M4---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_RdacSum90Voutcm
4483,M4,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4483,&---M4---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_VrefCtl
4484,M4,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4484,&---M4---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_Sum0OffsetTune
4485,M4,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4485,&---M4---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_Sum180OffsetTune
4486,M4,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4486,&---M4---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_Sum270OffsetTune
4487,M4,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4487,&---M4---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_1_1_1_x_Sum90OffsetTune
4488,M4,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4488,&---M4---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_SumRshunt
4489,M4,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4489,&---M4---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_RdacPreampVoutcm
4490,M4,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4490,&---M4---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_PreampRshunt
4491,M4,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4491,&---M4---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_RdacSum0Voutcm
4492,M4,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4492,&---M4---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_RdacSum180Voutcm
4493,M4,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4493,&---M4---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_RdacSum270Voutcm
4494,M4,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4494,&---M4---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_RdacSum90Voutcm
4495,M4,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4495,&---M4---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_VrefCtl
4496,M4,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4496,&---M4---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_Sum0OffsetTune
4497,M4,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4497,&---M4---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_Sum180OffsetTune
4498,M4,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4498,&---M4---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_Sum270OffsetTune
4499,M4,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4499,&---M4---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_1_1_2_x_Sum90OffsetTune
4500,M4,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4500,&---M4---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_SumRshunt
4501,M4,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4501,&---M4---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_RdacPreampVoutcm
4502,M4,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4502,&---M4---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_PreampRshunt
4503,M4,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4503,&---M4---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_RdacSum0Voutcm
4504,M4,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4504,&---M4---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_RdacSum180Voutcm
4505,M4,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4505,&---M4---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_RdacSum270Voutcm
4506,M4,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4506,&---M4---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_RdacSum90Voutcm
4507,M4,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4507,&---M4---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_VrefCtl
4508,M4,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4508,&---M4---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_Sum0OffsetTune
4509,M4,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4509,&---M4---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_Sum180OffsetTune
4510,M4,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4510,&---M4---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_Sum270OffsetTune
4511,M4,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4511,&---M4---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_1_1_3_x_Sum90OffsetTune
4512,M4,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4512,&---M4---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_SumRshunt
4513,M4,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4513,&---M4---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_RdacPreampVoutcm
4514,M4,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4514,&---M4---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_PreampRshunt
4515,M4,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4515,&---M4---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_RdacSum0Voutcm
4516,M4,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4516,&---M4---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_RdacSum180Voutcm
4517,M4,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4517,&---M4---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_RdacSum270Voutcm
4518,M4,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4518,&---M4---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_RdacSum90Voutcm
4519,M4,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4519,&---M4---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_VrefCtl
4520,M4,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4520,&---M4---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_Sum0OffsetTune
4521,M4,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4521,&---M4---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_Sum180OffsetTune
4522,M4,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4522,&---M4---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_Sum270OffsetTune
4523,M4,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4523,&---M4---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_2_0_0_x_Sum90OffsetTune
4524,M4,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4524,&---M4---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_SumRshunt
4525,M4,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4525,&---M4---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_RdacPreampVoutcm
4526,M4,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4526,&---M4---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_PreampRshunt
4527,M4,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4527,&---M4---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_RdacSum0Voutcm
4528,M4,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4528,&---M4---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_RdacSum180Voutcm
4529,M4,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4529,&---M4---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_RdacSum270Voutcm
4530,M4,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4530,&---M4---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_RdacSum90Voutcm
4531,M4,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4531,&---M4---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_VrefCtl
4532,M4,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4532,&---M4---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_Sum0OffsetTune
4533,M4,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4533,&---M4---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_Sum180OffsetTune
4534,M4,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4534,&---M4---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_Sum270OffsetTune
4535,M4,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4535,&---M4---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_2_0_1_x_Sum90OffsetTune
4536,M4,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4536,&---M4---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_SumRshunt
4537,M4,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4537,&---M4---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_RdacPreampVoutcm
4538,M4,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4538,&---M4---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_PreampRshunt
4539,M4,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4539,&---M4---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_RdacSum0Voutcm
4540,M4,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4540,&---M4---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_RdacSum180Voutcm
4541,M4,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4541,&---M4---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_RdacSum270Voutcm
4542,M4,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4542,&---M4---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_RdacSum90Voutcm
4543,M4,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4543,&---M4---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_VrefCtl
4544,M4,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4544,&---M4---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_Sum0OffsetTune
4545,M4,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4545,&---M4---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_Sum180OffsetTune
4546,M4,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4546,&---M4---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_Sum270OffsetTune
4547,M4,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4547,&---M4---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_2_0_2_x_Sum90OffsetTune
4548,M4,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4548,&---M4---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_SumRshunt
4549,M4,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4549,&---M4---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_RdacPreampVoutcm
4550,M4,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4550,&---M4---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_PreampRshunt
4551,M4,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4551,&---M4---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_RdacSum0Voutcm
4552,M4,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4552,&---M4---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_RdacSum180Voutcm
4553,M4,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4553,&---M4---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_RdacSum270Voutcm
4554,M4,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4554,&---M4---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_RdacSum90Voutcm
4555,M4,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4555,&---M4---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_VrefCtl
4556,M4,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4556,&---M4---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_Sum0OffsetTune
4557,M4,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4557,&---M4---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_Sum180OffsetTune
4558,M4,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4558,&---M4---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_Sum270OffsetTune
4559,M4,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4559,&---M4---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_2_0_3_x_Sum90OffsetTune
4560,M4,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4560,&---M4---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_SumRshunt
4561,M4,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4561,&---M4---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_RdacPreampVoutcm
4562,M4,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4562,&---M4---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_PreampRshunt
4563,M4,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4563,&---M4---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_RdacSum0Voutcm
4564,M4,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4564,&---M4---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_RdacSum180Voutcm
4565,M4,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4565,&---M4---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_RdacSum270Voutcm
4566,M4,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4566,&---M4---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_RdacSum90Voutcm
4567,M4,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4567,&---M4---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_VrefCtl
4568,M4,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4568,&---M4---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_Sum0OffsetTune
4569,M4,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4569,&---M4---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_Sum180OffsetTune
4570,M4,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4570,&---M4---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_Sum270OffsetTune
4571,M4,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4571,&---M4---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_2_1_0_x_Sum90OffsetTune
4572,M4,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4572,&---M4---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_SumRshunt
4573,M4,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4573,&---M4---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_RdacPreampVoutcm
4574,M4,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4574,&---M4---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_PreampRshunt
4575,M4,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4575,&---M4---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_RdacSum0Voutcm
4576,M4,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4576,&---M4---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_RdacSum180Voutcm
4577,M4,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4577,&---M4---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_RdacSum270Voutcm
4578,M4,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4578,&---M4---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_RdacSum90Voutcm
4579,M4,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4579,&---M4---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_VrefCtl
4580,M4,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4580,&---M4---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_Sum0OffsetTune
4581,M4,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4581,&---M4---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_Sum180OffsetTune
4582,M4,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4582,&---M4---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_Sum270OffsetTune
4583,M4,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4583,&---M4---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_2_1_1_x_Sum90OffsetTune
4584,M4,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4584,&---M4---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_SumRshunt
4585,M4,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4585,&---M4---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_RdacPreampVoutcm
4586,M4,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4586,&---M4---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_PreampRshunt
4587,M4,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4587,&---M4---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_RdacSum0Voutcm
4588,M4,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4588,&---M4---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_RdacSum180Voutcm
4589,M4,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4589,&---M4---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_RdacSum270Voutcm
4590,M4,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4590,&---M4---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_RdacSum90Voutcm
4591,M4,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4591,&---M4---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_VrefCtl
4592,M4,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4592,&---M4---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_Sum0OffsetTune
4593,M4,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4593,&---M4---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_Sum180OffsetTune
4594,M4,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4594,&---M4---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_Sum270OffsetTune
4595,M4,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4595,&---M4---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_2_1_2_x_Sum90OffsetTune
4596,M4,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4596,&---M4---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_SumRshunt
4597,M4,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4597,&---M4---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_RdacPreampVoutcm
4598,M4,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4598,&---M4---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_PreampRshunt
4599,M4,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4599,&---M4---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_RdacSum0Voutcm
4600,M4,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4600,&---M4---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_RdacSum180Voutcm
4601,M4,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4601,&---M4---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_RdacSum270Voutcm
4602,M4,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4602,&---M4---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_RdacSum90Voutcm
4603,M4,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4603,&---M4---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_VrefCtl
4604,M4,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4604,&---M4---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_Sum0OffsetTune
4605,M4,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4605,&---M4---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_Sum180OffsetTune
4606,M4,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4606,&---M4---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_Sum270OffsetTune
4607,M4,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4607,&---M4---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_2_1_3_x_Sum90OffsetTune
4608,M4,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4608,&---M4---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_SumRshunt
4609,M4,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4609,&---M4---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_RdacPreampVoutcm
4610,M4,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4610,&---M4---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_PreampRshunt
4611,M4,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4611,&---M4---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_RdacSum0Voutcm
4612,M4,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4612,&---M4---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_RdacSum180Voutcm
4613,M4,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4613,&---M4---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_RdacSum270Voutcm
4614,M4,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4614,&---M4---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_RdacSum90Voutcm
4615,M4,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4615,&---M4---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_VrefCtl
4616,M4,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4616,&---M4---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_Sum0OffsetTune
4617,M4,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4617,&---M4---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_Sum180OffsetTune
4618,M4,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4618,&---M4---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_Sum270OffsetTune
4619,M4,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4619,&---M4---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_3_0_0_x_Sum90OffsetTune
4620,M4,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4620,&---M4---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_SumRshunt
4621,M4,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4621,&---M4---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_RdacPreampVoutcm
4622,M4,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4622,&---M4---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_PreampRshunt
4623,M4,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4623,&---M4---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_RdacSum0Voutcm
4624,M4,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4624,&---M4---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_RdacSum180Voutcm
4625,M4,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4625,&---M4---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_RdacSum270Voutcm
4626,M4,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4626,&---M4---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_RdacSum90Voutcm
4627,M4,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4627,&---M4---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_VrefCtl
4628,M4,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4628,&---M4---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_Sum0OffsetTune
4629,M4,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4629,&---M4---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_Sum180OffsetTune
4630,M4,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4630,&---M4---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_Sum270OffsetTune
4631,M4,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4631,&---M4---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_3_0_1_x_Sum90OffsetTune
4632,M4,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4632,&---M4---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_SumRshunt
4633,M4,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4633,&---M4---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_RdacPreampVoutcm
4634,M4,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4634,&---M4---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_PreampRshunt
4635,M4,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4635,&---M4---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_RdacSum0Voutcm
4636,M4,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4636,&---M4---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_RdacSum180Voutcm
4637,M4,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4637,&---M4---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_RdacSum270Voutcm
4638,M4,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4638,&---M4---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_RdacSum90Voutcm
4639,M4,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4639,&---M4---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_VrefCtl
4640,M4,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4640,&---M4---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_Sum0OffsetTune
4641,M4,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4641,&---M4---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_Sum180OffsetTune
4642,M4,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4642,&---M4---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_Sum270OffsetTune
4643,M4,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4643,&---M4---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_3_0_2_x_Sum90OffsetTune
4644,M4,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4644,&---M4---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_SumRshunt
4645,M4,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4645,&---M4---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_RdacPreampVoutcm
4646,M4,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4646,&---M4---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_PreampRshunt
4647,M4,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4647,&---M4---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_RdacSum0Voutcm
4648,M4,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4648,&---M4---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_RdacSum180Voutcm
4649,M4,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4649,&---M4---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_RdacSum270Voutcm
4650,M4,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4650,&---M4---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_RdacSum90Voutcm
4651,M4,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4651,&---M4---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_VrefCtl
4652,M4,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4652,&---M4---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_Sum0OffsetTune
4653,M4,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4653,&---M4---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_Sum180OffsetTune
4654,M4,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4654,&---M4---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_Sum270OffsetTune
4655,M4,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4655,&---M4---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_3_0_3_x_Sum90OffsetTune
4656,M4,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4656,&---M4---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_SumRshunt
4657,M4,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4657,&---M4---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_RdacPreampVoutcm
4658,M4,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4658,&---M4---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_PreampRshunt
4659,M4,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4659,&---M4---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_RdacSum0Voutcm
4660,M4,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4660,&---M4---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_RdacSum180Voutcm
4661,M4,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4661,&---M4---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_RdacSum270Voutcm
4662,M4,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4662,&---M4---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_RdacSum90Voutcm
4663,M4,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4663,&---M4---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_VrefCtl
4664,M4,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4664,&---M4---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_Sum0OffsetTune
4665,M4,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4665,&---M4---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_Sum180OffsetTune
4666,M4,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4666,&---M4---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_Sum270OffsetTune
4667,M4,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4667,&---M4---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_3_1_0_x_Sum90OffsetTune
4668,M4,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4668,&---M4---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_SumRshunt
4669,M4,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4669,&---M4---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_RdacPreampVoutcm
4670,M4,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4670,&---M4---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_PreampRshunt
4671,M4,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4671,&---M4---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_RdacSum0Voutcm
4672,M4,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4672,&---M4---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_RdacSum180Voutcm
4673,M4,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4673,&---M4---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_RdacSum270Voutcm
4674,M4,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4674,&---M4---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_RdacSum90Voutcm
4675,M4,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4675,&---M4---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_VrefCtl
4676,M4,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4676,&---M4---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_Sum0OffsetTune
4677,M4,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4677,&---M4---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_Sum180OffsetTune
4678,M4,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4678,&---M4---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_Sum270OffsetTune
4679,M4,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4679,&---M4---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_3_1_1_x_Sum90OffsetTune
4680,M4,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4680,&---M4---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_SumRshunt
4681,M4,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4681,&---M4---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_RdacPreampVoutcm
4682,M4,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4682,&---M4---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_PreampRshunt
4683,M4,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4683,&---M4---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_RdacSum0Voutcm
4684,M4,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4684,&---M4---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_RdacSum180Voutcm
4685,M4,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4685,&---M4---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_RdacSum270Voutcm
4686,M4,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4686,&---M4---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_RdacSum90Voutcm
4687,M4,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4687,&---M4---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_VrefCtl
4688,M4,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4688,&---M4---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_Sum0OffsetTune
4689,M4,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4689,&---M4---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_Sum180OffsetTune
4690,M4,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4690,&---M4---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_Sum270OffsetTune
4691,M4,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4691,&---M4---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_3_1_2_x_Sum90OffsetTune
4692,M4,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4692,&---M4---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_SumRshunt
4693,M4,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4693,&---M4---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_RdacPreampVoutcm
4694,M4,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4694,&---M4---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_PreampRshunt
4695,M4,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4695,&---M4---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_RdacSum0Voutcm
4696,M4,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4696,&---M4---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_RdacSum180Voutcm
4697,M4,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4697,&---M4---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_RdacSum270Voutcm
4698,M4,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4698,&---M4---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_RdacSum90Voutcm
4699,M4,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4699,&---M4---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_VrefCtl
4700,M4,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4700,&---M4---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_Sum0OffsetTune
4701,M4,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4701,&---M4---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_Sum180OffsetTune
4702,M4,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4702,&---M4---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_Sum270OffsetTune
4703,M4,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4703,&---M4---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_3_1_3_x_Sum90OffsetTune
4704,M4,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4704,&---M4---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_SumRshunt
4705,M4,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4705,&---M4---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_RdacPreampVoutcm
4706,M4,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4706,&---M4---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_PreampRshunt
4707,M4,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4707,&---M4---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_RdacSum0Voutcm
4708,M4,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4708,&---M4---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_RdacSum180Voutcm
4709,M4,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4709,&---M4---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_RdacSum270Voutcm
4710,M4,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4710,&---M4---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_RdacSum90Voutcm
4711,M4,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4711,&---M4---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_VrefCtl
4712,M4,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4712,&---M4---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_Sum0OffsetTune
4713,M4,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4713,&---M4---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_Sum180OffsetTune
4714,M4,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4714,&---M4---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_Sum270OffsetTune
4715,M4,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M4_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4715,&---M4---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M4_B_4_0_0_x_Sum90OffsetTune
4716,M4,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4716,&---M4---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_SumRshunt
4717,M4,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4717,&---M4---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_RdacPreampVoutcm
4718,M4,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4718,&---M4---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_PreampRshunt
4719,M4,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4719,&---M4---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_RdacSum0Voutcm
4720,M4,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4720,&---M4---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_RdacSum180Voutcm
4721,M4,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4721,&---M4---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_RdacSum270Voutcm
4722,M4,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4722,&---M4---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_RdacSum90Voutcm
4723,M4,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4723,&---M4---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_VrefCtl
4724,M4,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4724,&---M4---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_Sum0OffsetTune
4725,M4,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4725,&---M4---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_Sum180OffsetTune
4726,M4,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4726,&---M4---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_Sum270OffsetTune
4727,M4,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M4_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4727,&---M4---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M4_B_4_0_1_x_Sum90OffsetTune
4728,M4,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4728,&---M4---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_SumRshunt
4729,M4,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4729,&---M4---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_RdacPreampVoutcm
4730,M4,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4730,&---M4---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_PreampRshunt
4731,M4,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4731,&---M4---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_RdacSum0Voutcm
4732,M4,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4732,&---M4---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_RdacSum180Voutcm
4733,M4,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4733,&---M4---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_RdacSum270Voutcm
4734,M4,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4734,&---M4---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_RdacSum90Voutcm
4735,M4,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4735,&---M4---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_VrefCtl
4736,M4,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4736,&---M4---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_Sum0OffsetTune
4737,M4,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4737,&---M4---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_Sum180OffsetTune
4738,M4,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4738,&---M4---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_Sum270OffsetTune
4739,M4,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M4_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4739,&---M4---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M4_B_4_0_2_x_Sum90OffsetTune
4740,M4,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4740,&---M4---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_SumRshunt
4741,M4,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4741,&---M4---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_RdacPreampVoutcm
4742,M4,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4742,&---M4---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_PreampRshunt
4743,M4,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4743,&---M4---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_RdacSum0Voutcm
4744,M4,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4744,&---M4---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_RdacSum180Voutcm
4745,M4,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4745,&---M4---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_RdacSum270Voutcm
4746,M4,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4746,&---M4---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_RdacSum90Voutcm
4747,M4,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4747,&---M4---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_VrefCtl
4748,M4,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4748,&---M4---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_Sum0OffsetTune
4749,M4,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4749,&---M4---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_Sum180OffsetTune
4750,M4,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4750,&---M4---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_Sum270OffsetTune
4751,M4,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M4_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4751,&---M4---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M4_B_4_0_3_x_Sum90OffsetTune
4752,M4,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4752,&---M4---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_SumRshunt
4753,M4,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4753,&---M4---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_RdacPreampVoutcm
4754,M4,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4754,&---M4---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_PreampRshunt
4755,M4,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4755,&---M4---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_RdacSum0Voutcm
4756,M4,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4756,&---M4---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_RdacSum180Voutcm
4757,M4,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4757,&---M4---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_RdacSum270Voutcm
4758,M4,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4758,&---M4---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_RdacSum90Voutcm
4759,M4,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4759,&---M4---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_VrefCtl
4760,M4,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4760,&---M4---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_Sum0OffsetTune
4761,M4,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4761,&---M4---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_Sum180OffsetTune
4762,M4,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4762,&---M4---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_Sum270OffsetTune
4763,M4,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M4_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4763,&---M4---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M4_B_4_1_0_x_Sum90OffsetTune
4764,M4,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4764,&---M4---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_SumRshunt
4765,M4,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4765,&---M4---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_RdacPreampVoutcm
4766,M4,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4766,&---M4---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_PreampRshunt
4767,M4,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4767,&---M4---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_RdacSum0Voutcm
4768,M4,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4768,&---M4---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_RdacSum180Voutcm
4769,M4,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4769,&---M4---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_RdacSum270Voutcm
4770,M4,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4770,&---M4---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_RdacSum90Voutcm
4771,M4,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4771,&---M4---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_VrefCtl
4772,M4,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4772,&---M4---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_Sum0OffsetTune
4773,M4,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4773,&---M4---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_Sum180OffsetTune
4774,M4,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4774,&---M4---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_Sum270OffsetTune
4775,M4,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M4_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4775,&---M4---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M4_B_4_1_1_x_Sum90OffsetTune
4776,M4,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4776,&---M4---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_SumRshunt
4777,M4,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4777,&---M4---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_RdacPreampVoutcm
4778,M4,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4778,&---M4---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_PreampRshunt
4779,M4,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4779,&---M4---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_RdacSum0Voutcm
4780,M4,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4780,&---M4---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_RdacSum180Voutcm
4781,M4,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4781,&---M4---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_RdacSum270Voutcm
4782,M4,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4782,&---M4---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_RdacSum90Voutcm
4783,M4,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4783,&---M4---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_VrefCtl
4784,M4,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4784,&---M4---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_Sum0OffsetTune
4785,M4,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4785,&---M4---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_Sum180OffsetTune
4786,M4,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4786,&---M4---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_Sum270OffsetTune
4787,M4,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M4_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4787,&---M4---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M4_B_4_1_2_x_Sum90OffsetTune
4788,M4,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4788,&---M4---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_SumRshunt
4789,M4,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4789,&---M4---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_RdacPreampVoutcm
4790,M4,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4790,&---M4---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_PreampRshunt
4791,M4,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4791,&---M4---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_RdacSum0Voutcm
4792,M4,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4792,&---M4---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_RdacSum180Voutcm
4793,M4,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4793,&---M4---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_RdacSum270Voutcm
4794,M4,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4794,&---M4---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_RdacSum90Voutcm
4795,M4,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4795,&---M4---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_VrefCtl
4796,M4,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4796,&---M4---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_Sum0OffsetTune
4797,M4,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4797,&---M4---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_Sum180OffsetTune
4798,M4,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4798,&---M4---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_Sum270OffsetTune
4799,M4,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M4_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4799,&---M4---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M4_B_4_1_3_x_Sum90OffsetTune
4800,M5,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4800,&---M5---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_SumRshunt
4801,M5,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4801,&---M5---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_RdacPreampVoutcm
4802,M5,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4802,&---M5---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_PreampRshunt
4803,M5,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4803,&---M5---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_RdacSum0Voutcm
4804,M5,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4804,&---M5---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_RdacSum180Voutcm
4805,M5,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4805,&---M5---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_RdacSum270Voutcm
4806,M5,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4806,&---M5---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_RdacSum90Voutcm
4807,M5,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4807,&---M5---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_VrefCtl
4808,M5,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4808,&---M5---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_Sum0OffsetTune
4809,M5,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4809,&---M5---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_Sum180OffsetTune
4810,M5,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4810,&---M5---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_Sum270OffsetTune
4811,M5,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4811,&---M5---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_0_0_0_x_Sum90OffsetTune
4812,M5,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4812,&---M5---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_SumRshunt
4813,M5,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4813,&---M5---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_RdacPreampVoutcm
4814,M5,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4814,&---M5---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_PreampRshunt
4815,M5,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4815,&---M5---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_RdacSum0Voutcm
4816,M5,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4816,&---M5---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_RdacSum180Voutcm
4817,M5,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4817,&---M5---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_RdacSum270Voutcm
4818,M5,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4818,&---M5---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_RdacSum90Voutcm
4819,M5,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4819,&---M5---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_VrefCtl
4820,M5,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4820,&---M5---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_Sum0OffsetTune
4821,M5,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4821,&---M5---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_Sum180OffsetTune
4822,M5,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4822,&---M5---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_Sum270OffsetTune
4823,M5,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4823,&---M5---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_0_0_1_x_Sum90OffsetTune
4824,M5,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4824,&---M5---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_SumRshunt
4825,M5,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4825,&---M5---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_RdacPreampVoutcm
4826,M5,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4826,&---M5---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_PreampRshunt
4827,M5,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4827,&---M5---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_RdacSum0Voutcm
4828,M5,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4828,&---M5---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_RdacSum180Voutcm
4829,M5,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4829,&---M5---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_RdacSum270Voutcm
4830,M5,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4830,&---M5---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_RdacSum90Voutcm
4831,M5,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4831,&---M5---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_VrefCtl
4832,M5,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4832,&---M5---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_Sum0OffsetTune
4833,M5,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4833,&---M5---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_Sum180OffsetTune
4834,M5,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4834,&---M5---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_Sum270OffsetTune
4835,M5,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4835,&---M5---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_0_0_2_x_Sum90OffsetTune
4836,M5,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4836,&---M5---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_SumRshunt
4837,M5,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4837,&---M5---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_RdacPreampVoutcm
4838,M5,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4838,&---M5---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_PreampRshunt
4839,M5,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4839,&---M5---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_RdacSum0Voutcm
4840,M5,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4840,&---M5---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_RdacSum180Voutcm
4841,M5,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4841,&---M5---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_RdacSum270Voutcm
4842,M5,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4842,&---M5---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_RdacSum90Voutcm
4843,M5,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4843,&---M5---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_VrefCtl
4844,M5,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4844,&---M5---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_Sum0OffsetTune
4845,M5,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4845,&---M5---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_Sum180OffsetTune
4846,M5,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4846,&---M5---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_Sum270OffsetTune
4847,M5,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4847,&---M5---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_0_0_3_x_Sum90OffsetTune
4848,M5,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4848,&---M5---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_SumRshunt
4849,M5,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4849,&---M5---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_RdacPreampVoutcm
4850,M5,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4850,&---M5---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_PreampRshunt
4851,M5,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4851,&---M5---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_RdacSum0Voutcm
4852,M5,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4852,&---M5---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_RdacSum180Voutcm
4853,M5,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4853,&---M5---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_RdacSum270Voutcm
4854,M5,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4854,&---M5---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_RdacSum90Voutcm
4855,M5,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4855,&---M5---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_VrefCtl
4856,M5,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4856,&---M5---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_Sum0OffsetTune
4857,M5,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4857,&---M5---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_Sum180OffsetTune
4858,M5,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4858,&---M5---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_Sum270OffsetTune
4859,M5,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4859,&---M5---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_0_1_0_x_Sum90OffsetTune
4860,M5,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4860,&---M5---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_SumRshunt
4861,M5,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4861,&---M5---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_RdacPreampVoutcm
4862,M5,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4862,&---M5---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_PreampRshunt
4863,M5,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4863,&---M5---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_RdacSum0Voutcm
4864,M5,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4864,&---M5---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_RdacSum180Voutcm
4865,M5,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4865,&---M5---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_RdacSum270Voutcm
4866,M5,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4866,&---M5---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_RdacSum90Voutcm
4867,M5,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4867,&---M5---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_VrefCtl
4868,M5,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4868,&---M5---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_Sum0OffsetTune
4869,M5,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4869,&---M5---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_Sum180OffsetTune
4870,M5,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4870,&---M5---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_Sum270OffsetTune
4871,M5,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4871,&---M5---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_0_1_1_x_Sum90OffsetTune
4872,M5,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4872,&---M5---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_SumRshunt
4873,M5,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4873,&---M5---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_RdacPreampVoutcm
4874,M5,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4874,&---M5---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_PreampRshunt
4875,M5,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4875,&---M5---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_RdacSum0Voutcm
4876,M5,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4876,&---M5---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_RdacSum180Voutcm
4877,M5,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4877,&---M5---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_RdacSum270Voutcm
4878,M5,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4878,&---M5---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_RdacSum90Voutcm
4879,M5,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4879,&---M5---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_VrefCtl
4880,M5,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4880,&---M5---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_Sum0OffsetTune
4881,M5,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4881,&---M5---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_Sum180OffsetTune
4882,M5,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4882,&---M5---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_Sum270OffsetTune
4883,M5,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4883,&---M5---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_0_1_2_x_Sum90OffsetTune
4884,M5,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4884,&---M5---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_SumRshunt
4885,M5,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4885,&---M5---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_RdacPreampVoutcm
4886,M5,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4886,&---M5---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_PreampRshunt
4887,M5,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4887,&---M5---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_RdacSum0Voutcm
4888,M5,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4888,&---M5---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_RdacSum180Voutcm
4889,M5,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4889,&---M5---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_RdacSum270Voutcm
4890,M5,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4890,&---M5---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_RdacSum90Voutcm
4891,M5,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4891,&---M5---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_VrefCtl
4892,M5,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4892,&---M5---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_Sum0OffsetTune
4893,M5,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4893,&---M5---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_Sum180OffsetTune
4894,M5,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4894,&---M5---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_Sum270OffsetTune
4895,M5,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4895,&---M5---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_0_1_3_x_Sum90OffsetTune
4896,M5,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4896,&---M5---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_SumRshunt
4897,M5,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4897,&---M5---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_RdacPreampVoutcm
4898,M5,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4898,&---M5---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_PreampRshunt
4899,M5,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4899,&---M5---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_RdacSum0Voutcm
4900,M5,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4900,&---M5---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_RdacSum180Voutcm
4901,M5,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4901,&---M5---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_RdacSum270Voutcm
4902,M5,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4902,&---M5---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_RdacSum90Voutcm
4903,M5,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4903,&---M5---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_VrefCtl
4904,M5,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4904,&---M5---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_Sum0OffsetTune
4905,M5,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4905,&---M5---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_Sum180OffsetTune
4906,M5,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4906,&---M5---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_Sum270OffsetTune
4907,M5,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4907,&---M5---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_1_0_0_x_Sum90OffsetTune
4908,M5,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4908,&---M5---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_SumRshunt
4909,M5,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4909,&---M5---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_RdacPreampVoutcm
4910,M5,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4910,&---M5---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_PreampRshunt
4911,M5,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4911,&---M5---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_RdacSum0Voutcm
4912,M5,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4912,&---M5---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_RdacSum180Voutcm
4913,M5,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4913,&---M5---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_RdacSum270Voutcm
4914,M5,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4914,&---M5---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_RdacSum90Voutcm
4915,M5,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4915,&---M5---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_VrefCtl
4916,M5,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4916,&---M5---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_Sum0OffsetTune
4917,M5,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4917,&---M5---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_Sum180OffsetTune
4918,M5,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4918,&---M5---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_Sum270OffsetTune
4919,M5,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4919,&---M5---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_1_0_1_x_Sum90OffsetTune
4920,M5,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4920,&---M5---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_SumRshunt
4921,M5,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4921,&---M5---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_RdacPreampVoutcm
4922,M5,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4922,&---M5---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_PreampRshunt
4923,M5,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4923,&---M5---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_RdacSum0Voutcm
4924,M5,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4924,&---M5---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_RdacSum180Voutcm
4925,M5,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4925,&---M5---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_RdacSum270Voutcm
4926,M5,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4926,&---M5---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_RdacSum90Voutcm
4927,M5,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4927,&---M5---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_VrefCtl
4928,M5,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4928,&---M5---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_Sum0OffsetTune
4929,M5,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4929,&---M5---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_Sum180OffsetTune
4930,M5,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4930,&---M5---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_Sum270OffsetTune
4931,M5,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4931,&---M5---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_1_0_2_x_Sum90OffsetTune
4932,M5,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4932,&---M5---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_SumRshunt
4933,M5,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4933,&---M5---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_RdacPreampVoutcm
4934,M5,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4934,&---M5---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_PreampRshunt
4935,M5,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4935,&---M5---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_RdacSum0Voutcm
4936,M5,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4936,&---M5---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_RdacSum180Voutcm
4937,M5,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4937,&---M5---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_RdacSum270Voutcm
4938,M5,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4938,&---M5---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_RdacSum90Voutcm
4939,M5,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4939,&---M5---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_VrefCtl
4940,M5,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4940,&---M5---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_Sum0OffsetTune
4941,M5,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4941,&---M5---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_Sum180OffsetTune
4942,M5,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4942,&---M5---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_Sum270OffsetTune
4943,M5,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4943,&---M5---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_1_0_3_x_Sum90OffsetTune
4944,M5,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4944,&---M5---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_SumRshunt
4945,M5,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4945,&---M5---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_RdacPreampVoutcm
4946,M5,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4946,&---M5---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_PreampRshunt
4947,M5,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4947,&---M5---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_RdacSum0Voutcm
4948,M5,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4948,&---M5---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_RdacSum180Voutcm
4949,M5,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4949,&---M5---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_RdacSum270Voutcm
4950,M5,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4950,&---M5---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_RdacSum90Voutcm
4951,M5,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4951,&---M5---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_VrefCtl
4952,M5,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4952,&---M5---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_Sum0OffsetTune
4953,M5,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4953,&---M5---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_Sum180OffsetTune
4954,M5,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4954,&---M5---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_Sum270OffsetTune
4955,M5,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4955,&---M5---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_1_1_0_x_Sum90OffsetTune
4956,M5,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4956,&---M5---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_SumRshunt
4957,M5,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4957,&---M5---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_RdacPreampVoutcm
4958,M5,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4958,&---M5---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_PreampRshunt
4959,M5,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4959,&---M5---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_RdacSum0Voutcm
4960,M5,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4960,&---M5---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_RdacSum180Voutcm
4961,M5,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4961,&---M5---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_RdacSum270Voutcm
4962,M5,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4962,&---M5---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_RdacSum90Voutcm
4963,M5,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4963,&---M5---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_VrefCtl
4964,M5,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4964,&---M5---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_Sum0OffsetTune
4965,M5,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4965,&---M5---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_Sum180OffsetTune
4966,M5,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4966,&---M5---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_Sum270OffsetTune
4967,M5,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4967,&---M5---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_1_1_1_x_Sum90OffsetTune
4968,M5,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4968,&---M5---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_SumRshunt
4969,M5,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4969,&---M5---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_RdacPreampVoutcm
4970,M5,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4970,&---M5---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_PreampRshunt
4971,M5,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4971,&---M5---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_RdacSum0Voutcm
4972,M5,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4972,&---M5---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_RdacSum180Voutcm
4973,M5,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4973,&---M5---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_RdacSum270Voutcm
4974,M5,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4974,&---M5---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_RdacSum90Voutcm
4975,M5,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4975,&---M5---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_VrefCtl
4976,M5,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4976,&---M5---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_Sum0OffsetTune
4977,M5,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4977,&---M5---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_Sum180OffsetTune
4978,M5,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4978,&---M5---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_Sum270OffsetTune
4979,M5,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4979,&---M5---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_1_1_2_x_Sum90OffsetTune
4980,M5,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4980,&---M5---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_SumRshunt
4981,M5,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4981,&---M5---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_RdacPreampVoutcm
4982,M5,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4982,&---M5---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_PreampRshunt
4983,M5,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4983,&---M5---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_RdacSum0Voutcm
4984,M5,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4984,&---M5---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_RdacSum180Voutcm
4985,M5,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4985,&---M5---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_RdacSum270Voutcm
4986,M5,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4986,&---M5---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_RdacSum90Voutcm
4987,M5,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4987,&---M5---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_VrefCtl
4988,M5,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4988,&---M5---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_Sum0OffsetTune
4989,M5,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4989,&---M5---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_Sum180OffsetTune
4990,M5,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4990,&---M5---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_Sum270OffsetTune
4991,M5,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4991,&---M5---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_1_1_3_x_Sum90OffsetTune
4992,M5,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4992,&---M5---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_SumRshunt
4993,M5,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4993,&---M5---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_RdacPreampVoutcm
4994,M5,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4994,&---M5---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_PreampRshunt
4995,M5,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4995,&---M5---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_RdacSum0Voutcm
4996,M5,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4996,&---M5---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_RdacSum180Voutcm
4997,M5,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4997,&---M5---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_RdacSum270Voutcm
4998,M5,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4998,&---M5---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_RdacSum90Voutcm
4999,M5,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_4999,&---M5---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_VrefCtl
5000,M5,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5000,&---M5---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_Sum0OffsetTune
5001,M5,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5001,&---M5---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_Sum180OffsetTune
5002,M5,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5002,&---M5---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_Sum270OffsetTune
5003,M5,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5003,&---M5---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_2_0_0_x_Sum90OffsetTune
5004,M5,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5004,&---M5---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_SumRshunt
5005,M5,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5005,&---M5---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_RdacPreampVoutcm
5006,M5,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5006,&---M5---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_PreampRshunt
5007,M5,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5007,&---M5---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_RdacSum0Voutcm
5008,M5,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5008,&---M5---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_RdacSum180Voutcm
5009,M5,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5009,&---M5---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_RdacSum270Voutcm
5010,M5,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5010,&---M5---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_RdacSum90Voutcm
5011,M5,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5011,&---M5---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_VrefCtl
5012,M5,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5012,&---M5---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_Sum0OffsetTune
5013,M5,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5013,&---M5---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_Sum180OffsetTune
5014,M5,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5014,&---M5---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_Sum270OffsetTune
5015,M5,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5015,&---M5---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_2_0_1_x_Sum90OffsetTune
5016,M5,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5016,&---M5---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_SumRshunt
5017,M5,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5017,&---M5---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_RdacPreampVoutcm
5018,M5,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5018,&---M5---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_PreampRshunt
5019,M5,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5019,&---M5---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_RdacSum0Voutcm
5020,M5,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5020,&---M5---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_RdacSum180Voutcm
5021,M5,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5021,&---M5---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_RdacSum270Voutcm
5022,M5,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5022,&---M5---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_RdacSum90Voutcm
5023,M5,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5023,&---M5---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_VrefCtl
5024,M5,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5024,&---M5---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_Sum0OffsetTune
5025,M5,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5025,&---M5---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_Sum180OffsetTune
5026,M5,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5026,&---M5---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_Sum270OffsetTune
5027,M5,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5027,&---M5---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_2_0_2_x_Sum90OffsetTune
5028,M5,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5028,&---M5---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_SumRshunt
5029,M5,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5029,&---M5---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_RdacPreampVoutcm
5030,M5,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5030,&---M5---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_PreampRshunt
5031,M5,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5031,&---M5---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_RdacSum0Voutcm
5032,M5,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5032,&---M5---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_RdacSum180Voutcm
5033,M5,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5033,&---M5---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_RdacSum270Voutcm
5034,M5,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5034,&---M5---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_RdacSum90Voutcm
5035,M5,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5035,&---M5---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_VrefCtl
5036,M5,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5036,&---M5---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_Sum0OffsetTune
5037,M5,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5037,&---M5---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_Sum180OffsetTune
5038,M5,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5038,&---M5---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_Sum270OffsetTune
5039,M5,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5039,&---M5---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_2_0_3_x_Sum90OffsetTune
5040,M5,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5040,&---M5---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_SumRshunt
5041,M5,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5041,&---M5---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_RdacPreampVoutcm
5042,M5,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5042,&---M5---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_PreampRshunt
5043,M5,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5043,&---M5---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_RdacSum0Voutcm
5044,M5,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5044,&---M5---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_RdacSum180Voutcm
5045,M5,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5045,&---M5---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_RdacSum270Voutcm
5046,M5,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5046,&---M5---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_RdacSum90Voutcm
5047,M5,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5047,&---M5---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_VrefCtl
5048,M5,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5048,&---M5---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_Sum0OffsetTune
5049,M5,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5049,&---M5---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_Sum180OffsetTune
5050,M5,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5050,&---M5---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_Sum270OffsetTune
5051,M5,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5051,&---M5---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_2_1_0_x_Sum90OffsetTune
5052,M5,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5052,&---M5---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_SumRshunt
5053,M5,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5053,&---M5---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_RdacPreampVoutcm
5054,M5,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5054,&---M5---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_PreampRshunt
5055,M5,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5055,&---M5---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_RdacSum0Voutcm
5056,M5,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5056,&---M5---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_RdacSum180Voutcm
5057,M5,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5057,&---M5---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_RdacSum270Voutcm
5058,M5,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5058,&---M5---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_RdacSum90Voutcm
5059,M5,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5059,&---M5---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_VrefCtl
5060,M5,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5060,&---M5---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_Sum0OffsetTune
5061,M5,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5061,&---M5---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_Sum180OffsetTune
5062,M5,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5062,&---M5---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_Sum270OffsetTune
5063,M5,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5063,&---M5---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_2_1_1_x_Sum90OffsetTune
5064,M5,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5064,&---M5---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_SumRshunt
5065,M5,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5065,&---M5---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_RdacPreampVoutcm
5066,M5,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5066,&---M5---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_PreampRshunt
5067,M5,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5067,&---M5---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_RdacSum0Voutcm
5068,M5,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5068,&---M5---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_RdacSum180Voutcm
5069,M5,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5069,&---M5---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_RdacSum270Voutcm
5070,M5,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5070,&---M5---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_RdacSum90Voutcm
5071,M5,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5071,&---M5---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_VrefCtl
5072,M5,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5072,&---M5---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_Sum0OffsetTune
5073,M5,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5073,&---M5---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_Sum180OffsetTune
5074,M5,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5074,&---M5---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_Sum270OffsetTune
5075,M5,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5075,&---M5---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_2_1_2_x_Sum90OffsetTune
5076,M5,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5076,&---M5---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_SumRshunt
5077,M5,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5077,&---M5---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_RdacPreampVoutcm
5078,M5,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5078,&---M5---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_PreampRshunt
5079,M5,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5079,&---M5---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_RdacSum0Voutcm
5080,M5,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5080,&---M5---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_RdacSum180Voutcm
5081,M5,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5081,&---M5---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_RdacSum270Voutcm
5082,M5,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5082,&---M5---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_RdacSum90Voutcm
5083,M5,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5083,&---M5---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_VrefCtl
5084,M5,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5084,&---M5---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_Sum0OffsetTune
5085,M5,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5085,&---M5---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_Sum180OffsetTune
5086,M5,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5086,&---M5---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_Sum270OffsetTune
5087,M5,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5087,&---M5---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_2_1_3_x_Sum90OffsetTune
5088,M5,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5088,&---M5---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_SumRshunt
5089,M5,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5089,&---M5---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_RdacPreampVoutcm
5090,M5,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5090,&---M5---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_PreampRshunt
5091,M5,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5091,&---M5---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_RdacSum0Voutcm
5092,M5,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5092,&---M5---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_RdacSum180Voutcm
5093,M5,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5093,&---M5---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_RdacSum270Voutcm
5094,M5,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5094,&---M5---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_RdacSum90Voutcm
5095,M5,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5095,&---M5---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_VrefCtl
5096,M5,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5096,&---M5---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_Sum0OffsetTune
5097,M5,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5097,&---M5---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_Sum180OffsetTune
5098,M5,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5098,&---M5---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_Sum270OffsetTune
5099,M5,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5099,&---M5---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_3_0_0_x_Sum90OffsetTune
5100,M5,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5100,&---M5---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_SumRshunt
5101,M5,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5101,&---M5---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_RdacPreampVoutcm
5102,M5,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5102,&---M5---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_PreampRshunt
5103,M5,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5103,&---M5---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_RdacSum0Voutcm
5104,M5,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5104,&---M5---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_RdacSum180Voutcm
5105,M5,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5105,&---M5---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_RdacSum270Voutcm
5106,M5,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5106,&---M5---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_RdacSum90Voutcm
5107,M5,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5107,&---M5---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_VrefCtl
5108,M5,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5108,&---M5---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_Sum0OffsetTune
5109,M5,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5109,&---M5---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_Sum180OffsetTune
5110,M5,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5110,&---M5---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_Sum270OffsetTune
5111,M5,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5111,&---M5---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_3_0_1_x_Sum90OffsetTune
5112,M5,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5112,&---M5---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_SumRshunt
5113,M5,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5113,&---M5---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_RdacPreampVoutcm
5114,M5,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5114,&---M5---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_PreampRshunt
5115,M5,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5115,&---M5---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_RdacSum0Voutcm
5116,M5,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5116,&---M5---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_RdacSum180Voutcm
5117,M5,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5117,&---M5---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_RdacSum270Voutcm
5118,M5,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5118,&---M5---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_RdacSum90Voutcm
5119,M5,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5119,&---M5---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_VrefCtl
5120,M5,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5120,&---M5---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_Sum0OffsetTune
5121,M5,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5121,&---M5---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_Sum180OffsetTune
5122,M5,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5122,&---M5---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_Sum270OffsetTune
5123,M5,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5123,&---M5---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_3_0_2_x_Sum90OffsetTune
5124,M5,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5124,&---M5---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_SumRshunt
5125,M5,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5125,&---M5---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_RdacPreampVoutcm
5126,M5,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5126,&---M5---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_PreampRshunt
5127,M5,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5127,&---M5---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_RdacSum0Voutcm
5128,M5,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5128,&---M5---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_RdacSum180Voutcm
5129,M5,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5129,&---M5---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_RdacSum270Voutcm
5130,M5,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5130,&---M5---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_RdacSum90Voutcm
5131,M5,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5131,&---M5---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_VrefCtl
5132,M5,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5132,&---M5---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_Sum0OffsetTune
5133,M5,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5133,&---M5---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_Sum180OffsetTune
5134,M5,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5134,&---M5---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_Sum270OffsetTune
5135,M5,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5135,&---M5---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_3_0_3_x_Sum90OffsetTune
5136,M5,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5136,&---M5---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_SumRshunt
5137,M5,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5137,&---M5---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_RdacPreampVoutcm
5138,M5,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5138,&---M5---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_PreampRshunt
5139,M5,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5139,&---M5---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_RdacSum0Voutcm
5140,M5,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5140,&---M5---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_RdacSum180Voutcm
5141,M5,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5141,&---M5---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_RdacSum270Voutcm
5142,M5,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5142,&---M5---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_RdacSum90Voutcm
5143,M5,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5143,&---M5---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_VrefCtl
5144,M5,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5144,&---M5---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_Sum0OffsetTune
5145,M5,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5145,&---M5---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_Sum180OffsetTune
5146,M5,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5146,&---M5---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_Sum270OffsetTune
5147,M5,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5147,&---M5---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_3_1_0_x_Sum90OffsetTune
5148,M5,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5148,&---M5---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_SumRshunt
5149,M5,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5149,&---M5---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_RdacPreampVoutcm
5150,M5,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5150,&---M5---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_PreampRshunt
5151,M5,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5151,&---M5---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_RdacSum0Voutcm
5152,M5,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5152,&---M5---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_RdacSum180Voutcm
5153,M5,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5153,&---M5---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_RdacSum270Voutcm
5154,M5,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5154,&---M5---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_RdacSum90Voutcm
5155,M5,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5155,&---M5---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_VrefCtl
5156,M5,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5156,&---M5---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_Sum0OffsetTune
5157,M5,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5157,&---M5---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_Sum180OffsetTune
5158,M5,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5158,&---M5---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_Sum270OffsetTune
5159,M5,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5159,&---M5---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_3_1_1_x_Sum90OffsetTune
5160,M5,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5160,&---M5---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_SumRshunt
5161,M5,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5161,&---M5---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_RdacPreampVoutcm
5162,M5,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5162,&---M5---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_PreampRshunt
5163,M5,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5163,&---M5---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_RdacSum0Voutcm
5164,M5,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5164,&---M5---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_RdacSum180Voutcm
5165,M5,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5165,&---M5---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_RdacSum270Voutcm
5166,M5,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5166,&---M5---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_RdacSum90Voutcm
5167,M5,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5167,&---M5---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_VrefCtl
5168,M5,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5168,&---M5---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_Sum0OffsetTune
5169,M5,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5169,&---M5---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_Sum180OffsetTune
5170,M5,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5170,&---M5---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_Sum270OffsetTune
5171,M5,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5171,&---M5---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_3_1_2_x_Sum90OffsetTune
5172,M5,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5172,&---M5---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_SumRshunt
5173,M5,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5173,&---M5---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_RdacPreampVoutcm
5174,M5,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5174,&---M5---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_PreampRshunt
5175,M5,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5175,&---M5---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_RdacSum0Voutcm
5176,M5,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5176,&---M5---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_RdacSum180Voutcm
5177,M5,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5177,&---M5---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_RdacSum270Voutcm
5178,M5,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5178,&---M5---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_RdacSum90Voutcm
5179,M5,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5179,&---M5---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_VrefCtl
5180,M5,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5180,&---M5---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_Sum0OffsetTune
5181,M5,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5181,&---M5---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_Sum180OffsetTune
5182,M5,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5182,&---M5---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_Sum270OffsetTune
5183,M5,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5183,&---M5---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_3_1_3_x_Sum90OffsetTune
5184,M5,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5184,&---M5---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_SumRshunt
5185,M5,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5185,&---M5---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_RdacPreampVoutcm
5186,M5,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5186,&---M5---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_PreampRshunt
5187,M5,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5187,&---M5---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_RdacSum0Voutcm
5188,M5,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5188,&---M5---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_RdacSum180Voutcm
5189,M5,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5189,&---M5---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_RdacSum270Voutcm
5190,M5,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5190,&---M5---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_RdacSum90Voutcm
5191,M5,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5191,&---M5---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_VrefCtl
5192,M5,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5192,&---M5---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_Sum0OffsetTune
5193,M5,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5193,&---M5---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_Sum180OffsetTune
5194,M5,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5194,&---M5---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_Sum270OffsetTune
5195,M5,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5195,&---M5---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_A_4_0_0_x_Sum90OffsetTune
5196,M5,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5196,&---M5---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_SumRshunt
5197,M5,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5197,&---M5---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_RdacPreampVoutcm
5198,M5,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5198,&---M5---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_PreampRshunt
5199,M5,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5199,&---M5---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_RdacSum0Voutcm
5200,M5,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5200,&---M5---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_RdacSum180Voutcm
5201,M5,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5201,&---M5---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_RdacSum270Voutcm
5202,M5,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5202,&---M5---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_RdacSum90Voutcm
5203,M5,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5203,&---M5---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_VrefCtl
5204,M5,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5204,&---M5---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_Sum0OffsetTune
5205,M5,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5205,&---M5---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_Sum180OffsetTune
5206,M5,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5206,&---M5---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_Sum270OffsetTune
5207,M5,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5207,&---M5---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_A_4_0_1_x_Sum90OffsetTune
5208,M5,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5208,&---M5---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_SumRshunt
5209,M5,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5209,&---M5---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_RdacPreampVoutcm
5210,M5,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5210,&---M5---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_PreampRshunt
5211,M5,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5211,&---M5---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_RdacSum0Voutcm
5212,M5,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5212,&---M5---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_RdacSum180Voutcm
5213,M5,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5213,&---M5---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_RdacSum270Voutcm
5214,M5,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5214,&---M5---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_RdacSum90Voutcm
5215,M5,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5215,&---M5---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_VrefCtl
5216,M5,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5216,&---M5---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_Sum0OffsetTune
5217,M5,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5217,&---M5---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_Sum180OffsetTune
5218,M5,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5218,&---M5---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_Sum270OffsetTune
5219,M5,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5219,&---M5---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_A_4_0_2_x_Sum90OffsetTune
5220,M5,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5220,&---M5---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_SumRshunt
5221,M5,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5221,&---M5---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_RdacPreampVoutcm
5222,M5,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5222,&---M5---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_PreampRshunt
5223,M5,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5223,&---M5---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_RdacSum0Voutcm
5224,M5,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5224,&---M5---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_RdacSum180Voutcm
5225,M5,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5225,&---M5---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_RdacSum270Voutcm
5226,M5,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5226,&---M5---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_RdacSum90Voutcm
5227,M5,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5227,&---M5---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_VrefCtl
5228,M5,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5228,&---M5---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_Sum0OffsetTune
5229,M5,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5229,&---M5---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_Sum180OffsetTune
5230,M5,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5230,&---M5---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_Sum270OffsetTune
5231,M5,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5231,&---M5---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_A_4_0_3_x_Sum90OffsetTune
5232,M5,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5232,&---M5---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_SumRshunt
5233,M5,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5233,&---M5---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_RdacPreampVoutcm
5234,M5,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5234,&---M5---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_PreampRshunt
5235,M5,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5235,&---M5---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_RdacSum0Voutcm
5236,M5,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5236,&---M5---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_RdacSum180Voutcm
5237,M5,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5237,&---M5---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_RdacSum270Voutcm
5238,M5,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5238,&---M5---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_RdacSum90Voutcm
5239,M5,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5239,&---M5---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_VrefCtl
5240,M5,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5240,&---M5---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_Sum0OffsetTune
5241,M5,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5241,&---M5---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_Sum180OffsetTune
5242,M5,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5242,&---M5---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_Sum270OffsetTune
5243,M5,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5243,&---M5---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_A_4_1_0_x_Sum90OffsetTune
5244,M5,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5244,&---M5---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_SumRshunt
5245,M5,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5245,&---M5---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_RdacPreampVoutcm
5246,M5,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5246,&---M5---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_PreampRshunt
5247,M5,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5247,&---M5---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_RdacSum0Voutcm
5248,M5,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5248,&---M5---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_RdacSum180Voutcm
5249,M5,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5249,&---M5---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_RdacSum270Voutcm
5250,M5,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5250,&---M5---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_RdacSum90Voutcm
5251,M5,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5251,&---M5---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_VrefCtl
5252,M5,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5252,&---M5---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_Sum0OffsetTune
5253,M5,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5253,&---M5---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_Sum180OffsetTune
5254,M5,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5254,&---M5---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_Sum270OffsetTune
5255,M5,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5255,&---M5---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_A_4_1_1_x_Sum90OffsetTune
5256,M5,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5256,&---M5---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_SumRshunt
5257,M5,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5257,&---M5---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_RdacPreampVoutcm
5258,M5,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5258,&---M5---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_PreampRshunt
5259,M5,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5259,&---M5---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_RdacSum0Voutcm
5260,M5,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5260,&---M5---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_RdacSum180Voutcm
5261,M5,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5261,&---M5---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_RdacSum270Voutcm
5262,M5,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5262,&---M5---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_RdacSum90Voutcm
5263,M5,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5263,&---M5---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_VrefCtl
5264,M5,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5264,&---M5---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_Sum0OffsetTune
5265,M5,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5265,&---M5---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_Sum180OffsetTune
5266,M5,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5266,&---M5---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_Sum270OffsetTune
5267,M5,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5267,&---M5---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_A_4_1_2_x_Sum90OffsetTune
5268,M5,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5268,&---M5---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_SumRshunt
5269,M5,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5269,&---M5---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_RdacPreampVoutcm
5270,M5,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5270,&---M5---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_PreampRshunt
5271,M5,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5271,&---M5---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_RdacSum0Voutcm
5272,M5,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5272,&---M5---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_RdacSum180Voutcm
5273,M5,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5273,&---M5---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_RdacSum270Voutcm
5274,M5,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5274,&---M5---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_RdacSum90Voutcm
5275,M5,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5275,&---M5---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_VrefCtl
5276,M5,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5276,&---M5---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_Sum0OffsetTune
5277,M5,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5277,&---M5---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_Sum180OffsetTune
5278,M5,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5278,&---M5---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_Sum270OffsetTune
5279,M5,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5279,&---M5---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_A_4_1_3_x_Sum90OffsetTune
5280,M5,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5280,&---M5---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_SumRshunt
5281,M5,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5281,&---M5---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_RdacPreampVoutcm
5282,M5,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5282,&---M5---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_PreampRshunt
5283,M5,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5283,&---M5---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_RdacSum0Voutcm
5284,M5,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5284,&---M5---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_RdacSum180Voutcm
5285,M5,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5285,&---M5---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_RdacSum270Voutcm
5286,M5,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5286,&---M5---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_RdacSum90Voutcm
5287,M5,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5287,&---M5---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_VrefCtl
5288,M5,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5288,&---M5---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_Sum0OffsetTune
5289,M5,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5289,&---M5---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_Sum180OffsetTune
5290,M5,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5290,&---M5---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_Sum270OffsetTune
5291,M5,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5291,&---M5---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_0_0_0_x_Sum90OffsetTune
5292,M5,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5292,&---M5---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_SumRshunt
5293,M5,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5293,&---M5---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_RdacPreampVoutcm
5294,M5,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5294,&---M5---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_PreampRshunt
5295,M5,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5295,&---M5---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_RdacSum0Voutcm
5296,M5,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5296,&---M5---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_RdacSum180Voutcm
5297,M5,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5297,&---M5---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_RdacSum270Voutcm
5298,M5,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5298,&---M5---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_RdacSum90Voutcm
5299,M5,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5299,&---M5---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_VrefCtl
5300,M5,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5300,&---M5---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_Sum0OffsetTune
5301,M5,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5301,&---M5---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_Sum180OffsetTune
5302,M5,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5302,&---M5---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_Sum270OffsetTune
5303,M5,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5303,&---M5---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_0_0_1_x_Sum90OffsetTune
5304,M5,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5304,&---M5---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_SumRshunt
5305,M5,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5305,&---M5---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_RdacPreampVoutcm
5306,M5,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5306,&---M5---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_PreampRshunt
5307,M5,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5307,&---M5---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_RdacSum0Voutcm
5308,M5,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5308,&---M5---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_RdacSum180Voutcm
5309,M5,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5309,&---M5---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_RdacSum270Voutcm
5310,M5,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5310,&---M5---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_RdacSum90Voutcm
5311,M5,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5311,&---M5---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_VrefCtl
5312,M5,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5312,&---M5---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_Sum0OffsetTune
5313,M5,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5313,&---M5---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_Sum180OffsetTune
5314,M5,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5314,&---M5---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_Sum270OffsetTune
5315,M5,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5315,&---M5---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_0_0_2_x_Sum90OffsetTune
5316,M5,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5316,&---M5---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_SumRshunt
5317,M5,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5317,&---M5---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_RdacPreampVoutcm
5318,M5,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5318,&---M5---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_PreampRshunt
5319,M5,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5319,&---M5---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_RdacSum0Voutcm
5320,M5,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5320,&---M5---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_RdacSum180Voutcm
5321,M5,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5321,&---M5---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_RdacSum270Voutcm
5322,M5,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5322,&---M5---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_RdacSum90Voutcm
5323,M5,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5323,&---M5---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_VrefCtl
5324,M5,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5324,&---M5---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_Sum0OffsetTune
5325,M5,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5325,&---M5---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_Sum180OffsetTune
5326,M5,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5326,&---M5---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_Sum270OffsetTune
5327,M5,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5327,&---M5---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_0_0_3_x_Sum90OffsetTune
5328,M5,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5328,&---M5---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_SumRshunt
5329,M5,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5329,&---M5---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_RdacPreampVoutcm
5330,M5,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5330,&---M5---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_PreampRshunt
5331,M5,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5331,&---M5---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_RdacSum0Voutcm
5332,M5,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5332,&---M5---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_RdacSum180Voutcm
5333,M5,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5333,&---M5---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_RdacSum270Voutcm
5334,M5,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5334,&---M5---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_RdacSum90Voutcm
5335,M5,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5335,&---M5---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_VrefCtl
5336,M5,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5336,&---M5---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_Sum0OffsetTune
5337,M5,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5337,&---M5---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_Sum180OffsetTune
5338,M5,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5338,&---M5---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_Sum270OffsetTune
5339,M5,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5339,&---M5---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_0_1_0_x_Sum90OffsetTune
5340,M5,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5340,&---M5---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_SumRshunt
5341,M5,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5341,&---M5---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_RdacPreampVoutcm
5342,M5,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5342,&---M5---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_PreampRshunt
5343,M5,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5343,&---M5---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_RdacSum0Voutcm
5344,M5,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5344,&---M5---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_RdacSum180Voutcm
5345,M5,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5345,&---M5---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_RdacSum270Voutcm
5346,M5,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5346,&---M5---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_RdacSum90Voutcm
5347,M5,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5347,&---M5---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_VrefCtl
5348,M5,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5348,&---M5---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_Sum0OffsetTune
5349,M5,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5349,&---M5---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_Sum180OffsetTune
5350,M5,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5350,&---M5---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_Sum270OffsetTune
5351,M5,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5351,&---M5---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_0_1_1_x_Sum90OffsetTune
5352,M5,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5352,&---M5---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_SumRshunt
5353,M5,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5353,&---M5---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_RdacPreampVoutcm
5354,M5,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5354,&---M5---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_PreampRshunt
5355,M5,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5355,&---M5---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_RdacSum0Voutcm
5356,M5,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5356,&---M5---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_RdacSum180Voutcm
5357,M5,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5357,&---M5---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_RdacSum270Voutcm
5358,M5,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5358,&---M5---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_RdacSum90Voutcm
5359,M5,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5359,&---M5---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_VrefCtl
5360,M5,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5360,&---M5---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_Sum0OffsetTune
5361,M5,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5361,&---M5---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_Sum180OffsetTune
5362,M5,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5362,&---M5---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_Sum270OffsetTune
5363,M5,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5363,&---M5---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_0_1_2_x_Sum90OffsetTune
5364,M5,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5364,&---M5---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_SumRshunt
5365,M5,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5365,&---M5---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_RdacPreampVoutcm
5366,M5,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5366,&---M5---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_PreampRshunt
5367,M5,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5367,&---M5---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_RdacSum0Voutcm
5368,M5,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5368,&---M5---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_RdacSum180Voutcm
5369,M5,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5369,&---M5---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_RdacSum270Voutcm
5370,M5,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5370,&---M5---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_RdacSum90Voutcm
5371,M5,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5371,&---M5---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_VrefCtl
5372,M5,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5372,&---M5---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_Sum0OffsetTune
5373,M5,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5373,&---M5---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_Sum180OffsetTune
5374,M5,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5374,&---M5---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_Sum270OffsetTune
5375,M5,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5375,&---M5---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_0_1_3_x_Sum90OffsetTune
5376,M5,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5376,&---M5---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_SumRshunt
5377,M5,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5377,&---M5---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_RdacPreampVoutcm
5378,M5,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5378,&---M5---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_PreampRshunt
5379,M5,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5379,&---M5---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_RdacSum0Voutcm
5380,M5,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5380,&---M5---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_RdacSum180Voutcm
5381,M5,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5381,&---M5---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_RdacSum270Voutcm
5382,M5,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5382,&---M5---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_RdacSum90Voutcm
5383,M5,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5383,&---M5---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_VrefCtl
5384,M5,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5384,&---M5---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_Sum0OffsetTune
5385,M5,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5385,&---M5---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_Sum180OffsetTune
5386,M5,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5386,&---M5---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_Sum270OffsetTune
5387,M5,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5387,&---M5---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_1_0_0_x_Sum90OffsetTune
5388,M5,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5388,&---M5---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_SumRshunt
5389,M5,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5389,&---M5---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_RdacPreampVoutcm
5390,M5,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5390,&---M5---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_PreampRshunt
5391,M5,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5391,&---M5---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_RdacSum0Voutcm
5392,M5,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5392,&---M5---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_RdacSum180Voutcm
5393,M5,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5393,&---M5---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_RdacSum270Voutcm
5394,M5,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5394,&---M5---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_RdacSum90Voutcm
5395,M5,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5395,&---M5---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_VrefCtl
5396,M5,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5396,&---M5---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_Sum0OffsetTune
5397,M5,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5397,&---M5---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_Sum180OffsetTune
5398,M5,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5398,&---M5---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_Sum270OffsetTune
5399,M5,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5399,&---M5---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_1_0_1_x_Sum90OffsetTune
5400,M5,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5400,&---M5---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_SumRshunt
5401,M5,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5401,&---M5---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_RdacPreampVoutcm
5402,M5,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5402,&---M5---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_PreampRshunt
5403,M5,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5403,&---M5---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_RdacSum0Voutcm
5404,M5,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5404,&---M5---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_RdacSum180Voutcm
5405,M5,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5405,&---M5---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_RdacSum270Voutcm
5406,M5,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5406,&---M5---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_RdacSum90Voutcm
5407,M5,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5407,&---M5---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_VrefCtl
5408,M5,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5408,&---M5---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_Sum0OffsetTune
5409,M5,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5409,&---M5---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_Sum180OffsetTune
5410,M5,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5410,&---M5---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_Sum270OffsetTune
5411,M5,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5411,&---M5---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_1_0_2_x_Sum90OffsetTune
5412,M5,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5412,&---M5---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_SumRshunt
5413,M5,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5413,&---M5---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_RdacPreampVoutcm
5414,M5,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5414,&---M5---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_PreampRshunt
5415,M5,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5415,&---M5---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_RdacSum0Voutcm
5416,M5,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5416,&---M5---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_RdacSum180Voutcm
5417,M5,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5417,&---M5---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_RdacSum270Voutcm
5418,M5,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5418,&---M5---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_RdacSum90Voutcm
5419,M5,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5419,&---M5---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_VrefCtl
5420,M5,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5420,&---M5---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_Sum0OffsetTune
5421,M5,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5421,&---M5---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_Sum180OffsetTune
5422,M5,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5422,&---M5---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_Sum270OffsetTune
5423,M5,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5423,&---M5---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_1_0_3_x_Sum90OffsetTune
5424,M5,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5424,&---M5---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_SumRshunt
5425,M5,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5425,&---M5---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_RdacPreampVoutcm
5426,M5,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5426,&---M5---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_PreampRshunt
5427,M5,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5427,&---M5---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_RdacSum0Voutcm
5428,M5,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5428,&---M5---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_RdacSum180Voutcm
5429,M5,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5429,&---M5---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_RdacSum270Voutcm
5430,M5,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5430,&---M5---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_RdacSum90Voutcm
5431,M5,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5431,&---M5---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_VrefCtl
5432,M5,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5432,&---M5---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_Sum0OffsetTune
5433,M5,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5433,&---M5---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_Sum180OffsetTune
5434,M5,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5434,&---M5---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_Sum270OffsetTune
5435,M5,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5435,&---M5---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_1_1_0_x_Sum90OffsetTune
5436,M5,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5436,&---M5---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_SumRshunt
5437,M5,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5437,&---M5---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_RdacPreampVoutcm
5438,M5,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5438,&---M5---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_PreampRshunt
5439,M5,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5439,&---M5---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_RdacSum0Voutcm
5440,M5,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5440,&---M5---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_RdacSum180Voutcm
5441,M5,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5441,&---M5---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_RdacSum270Voutcm
5442,M5,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5442,&---M5---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_RdacSum90Voutcm
5443,M5,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5443,&---M5---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_VrefCtl
5444,M5,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5444,&---M5---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_Sum0OffsetTune
5445,M5,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5445,&---M5---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_Sum180OffsetTune
5446,M5,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5446,&---M5---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_Sum270OffsetTune
5447,M5,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5447,&---M5---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_1_1_1_x_Sum90OffsetTune
5448,M5,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5448,&---M5---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_SumRshunt
5449,M5,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5449,&---M5---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_RdacPreampVoutcm
5450,M5,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5450,&---M5---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_PreampRshunt
5451,M5,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5451,&---M5---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_RdacSum0Voutcm
5452,M5,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5452,&---M5---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_RdacSum180Voutcm
5453,M5,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5453,&---M5---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_RdacSum270Voutcm
5454,M5,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5454,&---M5---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_RdacSum90Voutcm
5455,M5,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5455,&---M5---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_VrefCtl
5456,M5,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5456,&---M5---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_Sum0OffsetTune
5457,M5,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5457,&---M5---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_Sum180OffsetTune
5458,M5,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5458,&---M5---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_Sum270OffsetTune
5459,M5,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5459,&---M5---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_1_1_2_x_Sum90OffsetTune
5460,M5,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5460,&---M5---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_SumRshunt
5461,M5,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5461,&---M5---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_RdacPreampVoutcm
5462,M5,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5462,&---M5---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_PreampRshunt
5463,M5,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5463,&---M5---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_RdacSum0Voutcm
5464,M5,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5464,&---M5---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_RdacSum180Voutcm
5465,M5,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5465,&---M5---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_RdacSum270Voutcm
5466,M5,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5466,&---M5---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_RdacSum90Voutcm
5467,M5,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5467,&---M5---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_VrefCtl
5468,M5,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5468,&---M5---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_Sum0OffsetTune
5469,M5,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5469,&---M5---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_Sum180OffsetTune
5470,M5,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5470,&---M5---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_Sum270OffsetTune
5471,M5,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5471,&---M5---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_1_1_3_x_Sum90OffsetTune
5472,M5,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5472,&---M5---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_SumRshunt
5473,M5,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5473,&---M5---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_RdacPreampVoutcm
5474,M5,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5474,&---M5---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_PreampRshunt
5475,M5,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5475,&---M5---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_RdacSum0Voutcm
5476,M5,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5476,&---M5---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_RdacSum180Voutcm
5477,M5,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5477,&---M5---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_RdacSum270Voutcm
5478,M5,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5478,&---M5---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_RdacSum90Voutcm
5479,M5,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5479,&---M5---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_VrefCtl
5480,M5,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5480,&---M5---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_Sum0OffsetTune
5481,M5,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5481,&---M5---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_Sum180OffsetTune
5482,M5,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5482,&---M5---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_Sum270OffsetTune
5483,M5,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5483,&---M5---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_2_0_0_x_Sum90OffsetTune
5484,M5,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5484,&---M5---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_SumRshunt
5485,M5,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5485,&---M5---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_RdacPreampVoutcm
5486,M5,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5486,&---M5---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_PreampRshunt
5487,M5,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5487,&---M5---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_RdacSum0Voutcm
5488,M5,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5488,&---M5---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_RdacSum180Voutcm
5489,M5,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5489,&---M5---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_RdacSum270Voutcm
5490,M5,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5490,&---M5---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_RdacSum90Voutcm
5491,M5,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5491,&---M5---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_VrefCtl
5492,M5,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5492,&---M5---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_Sum0OffsetTune
5493,M5,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5493,&---M5---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_Sum180OffsetTune
5494,M5,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5494,&---M5---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_Sum270OffsetTune
5495,M5,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5495,&---M5---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_2_0_1_x_Sum90OffsetTune
5496,M5,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5496,&---M5---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_SumRshunt
5497,M5,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5497,&---M5---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_RdacPreampVoutcm
5498,M5,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5498,&---M5---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_PreampRshunt
5499,M5,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5499,&---M5---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_RdacSum0Voutcm
5500,M5,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5500,&---M5---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_RdacSum180Voutcm
5501,M5,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5501,&---M5---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_RdacSum270Voutcm
5502,M5,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5502,&---M5---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_RdacSum90Voutcm
5503,M5,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5503,&---M5---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_VrefCtl
5504,M5,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5504,&---M5---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_Sum0OffsetTune
5505,M5,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5505,&---M5---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_Sum180OffsetTune
5506,M5,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5506,&---M5---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_Sum270OffsetTune
5507,M5,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5507,&---M5---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_2_0_2_x_Sum90OffsetTune
5508,M5,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5508,&---M5---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_SumRshunt
5509,M5,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5509,&---M5---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_RdacPreampVoutcm
5510,M5,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5510,&---M5---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_PreampRshunt
5511,M5,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5511,&---M5---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_RdacSum0Voutcm
5512,M5,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5512,&---M5---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_RdacSum180Voutcm
5513,M5,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5513,&---M5---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_RdacSum270Voutcm
5514,M5,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5514,&---M5---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_RdacSum90Voutcm
5515,M5,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5515,&---M5---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_VrefCtl
5516,M5,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5516,&---M5---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_Sum0OffsetTune
5517,M5,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5517,&---M5---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_Sum180OffsetTune
5518,M5,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5518,&---M5---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_Sum270OffsetTune
5519,M5,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5519,&---M5---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_2_0_3_x_Sum90OffsetTune
5520,M5,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5520,&---M5---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_SumRshunt
5521,M5,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5521,&---M5---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_RdacPreampVoutcm
5522,M5,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5522,&---M5---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_PreampRshunt
5523,M5,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5523,&---M5---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_RdacSum0Voutcm
5524,M5,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5524,&---M5---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_RdacSum180Voutcm
5525,M5,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5525,&---M5---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_RdacSum270Voutcm
5526,M5,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5526,&---M5---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_RdacSum90Voutcm
5527,M5,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5527,&---M5---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_VrefCtl
5528,M5,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5528,&---M5---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_Sum0OffsetTune
5529,M5,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5529,&---M5---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_Sum180OffsetTune
5530,M5,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5530,&---M5---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_Sum270OffsetTune
5531,M5,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5531,&---M5---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_2_1_0_x_Sum90OffsetTune
5532,M5,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5532,&---M5---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_SumRshunt
5533,M5,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5533,&---M5---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_RdacPreampVoutcm
5534,M5,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5534,&---M5---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_PreampRshunt
5535,M5,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5535,&---M5---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_RdacSum0Voutcm
5536,M5,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5536,&---M5---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_RdacSum180Voutcm
5537,M5,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5537,&---M5---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_RdacSum270Voutcm
5538,M5,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5538,&---M5---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_RdacSum90Voutcm
5539,M5,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5539,&---M5---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_VrefCtl
5540,M5,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5540,&---M5---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_Sum0OffsetTune
5541,M5,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5541,&---M5---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_Sum180OffsetTune
5542,M5,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5542,&---M5---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_Sum270OffsetTune
5543,M5,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5543,&---M5---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_2_1_1_x_Sum90OffsetTune
5544,M5,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5544,&---M5---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_SumRshunt
5545,M5,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5545,&---M5---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_RdacPreampVoutcm
5546,M5,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5546,&---M5---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_PreampRshunt
5547,M5,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5547,&---M5---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_RdacSum0Voutcm
5548,M5,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5548,&---M5---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_RdacSum180Voutcm
5549,M5,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5549,&---M5---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_RdacSum270Voutcm
5550,M5,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5550,&---M5---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_RdacSum90Voutcm
5551,M5,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5551,&---M5---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_VrefCtl
5552,M5,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5552,&---M5---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_Sum0OffsetTune
5553,M5,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5553,&---M5---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_Sum180OffsetTune
5554,M5,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5554,&---M5---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_Sum270OffsetTune
5555,M5,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5555,&---M5---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_2_1_2_x_Sum90OffsetTune
5556,M5,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5556,&---M5---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_SumRshunt
5557,M5,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5557,&---M5---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_RdacPreampVoutcm
5558,M5,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5558,&---M5---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_PreampRshunt
5559,M5,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5559,&---M5---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_RdacSum0Voutcm
5560,M5,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5560,&---M5---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_RdacSum180Voutcm
5561,M5,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5561,&---M5---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_RdacSum270Voutcm
5562,M5,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5562,&---M5---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_RdacSum90Voutcm
5563,M5,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5563,&---M5---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_VrefCtl
5564,M5,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5564,&---M5---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_Sum0OffsetTune
5565,M5,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5565,&---M5---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_Sum180OffsetTune
5566,M5,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5566,&---M5---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_Sum270OffsetTune
5567,M5,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5567,&---M5---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_2_1_3_x_Sum90OffsetTune
5568,M5,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5568,&---M5---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_SumRshunt
5569,M5,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5569,&---M5---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_RdacPreampVoutcm
5570,M5,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5570,&---M5---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_PreampRshunt
5571,M5,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5571,&---M5---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_RdacSum0Voutcm
5572,M5,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5572,&---M5---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_RdacSum180Voutcm
5573,M5,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5573,&---M5---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_RdacSum270Voutcm
5574,M5,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5574,&---M5---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_RdacSum90Voutcm
5575,M5,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5575,&---M5---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_VrefCtl
5576,M5,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5576,&---M5---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_Sum0OffsetTune
5577,M5,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5577,&---M5---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_Sum180OffsetTune
5578,M5,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5578,&---M5---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_Sum270OffsetTune
5579,M5,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5579,&---M5---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_3_0_0_x_Sum90OffsetTune
5580,M5,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5580,&---M5---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_SumRshunt
5581,M5,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5581,&---M5---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_RdacPreampVoutcm
5582,M5,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5582,&---M5---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_PreampRshunt
5583,M5,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5583,&---M5---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_RdacSum0Voutcm
5584,M5,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5584,&---M5---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_RdacSum180Voutcm
5585,M5,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5585,&---M5---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_RdacSum270Voutcm
5586,M5,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5586,&---M5---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_RdacSum90Voutcm
5587,M5,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5587,&---M5---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_VrefCtl
5588,M5,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5588,&---M5---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_Sum0OffsetTune
5589,M5,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5589,&---M5---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_Sum180OffsetTune
5590,M5,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5590,&---M5---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_Sum270OffsetTune
5591,M5,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5591,&---M5---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_3_0_1_x_Sum90OffsetTune
5592,M5,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5592,&---M5---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_SumRshunt
5593,M5,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5593,&---M5---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_RdacPreampVoutcm
5594,M5,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5594,&---M5---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_PreampRshunt
5595,M5,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5595,&---M5---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_RdacSum0Voutcm
5596,M5,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5596,&---M5---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_RdacSum180Voutcm
5597,M5,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5597,&---M5---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_RdacSum270Voutcm
5598,M5,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5598,&---M5---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_RdacSum90Voutcm
5599,M5,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5599,&---M5---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_VrefCtl
5600,M5,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5600,&---M5---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_Sum0OffsetTune
5601,M5,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5601,&---M5---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_Sum180OffsetTune
5602,M5,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5602,&---M5---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_Sum270OffsetTune
5603,M5,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5603,&---M5---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_3_0_2_x_Sum90OffsetTune
5604,M5,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5604,&---M5---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_SumRshunt
5605,M5,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5605,&---M5---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_RdacPreampVoutcm
5606,M5,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5606,&---M5---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_PreampRshunt
5607,M5,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5607,&---M5---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_RdacSum0Voutcm
5608,M5,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5608,&---M5---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_RdacSum180Voutcm
5609,M5,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5609,&---M5---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_RdacSum270Voutcm
5610,M5,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5610,&---M5---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_RdacSum90Voutcm
5611,M5,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5611,&---M5---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_VrefCtl
5612,M5,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5612,&---M5---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_Sum0OffsetTune
5613,M5,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5613,&---M5---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_Sum180OffsetTune
5614,M5,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5614,&---M5---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_Sum270OffsetTune
5615,M5,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5615,&---M5---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_3_0_3_x_Sum90OffsetTune
5616,M5,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5616,&---M5---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_SumRshunt
5617,M5,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5617,&---M5---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_RdacPreampVoutcm
5618,M5,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5618,&---M5---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_PreampRshunt
5619,M5,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5619,&---M5---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_RdacSum0Voutcm
5620,M5,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5620,&---M5---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_RdacSum180Voutcm
5621,M5,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5621,&---M5---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_RdacSum270Voutcm
5622,M5,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5622,&---M5---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_RdacSum90Voutcm
5623,M5,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5623,&---M5---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_VrefCtl
5624,M5,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5624,&---M5---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_Sum0OffsetTune
5625,M5,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5625,&---M5---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_Sum180OffsetTune
5626,M5,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5626,&---M5---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_Sum270OffsetTune
5627,M5,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5627,&---M5---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_3_1_0_x_Sum90OffsetTune
5628,M5,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5628,&---M5---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_SumRshunt
5629,M5,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5629,&---M5---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_RdacPreampVoutcm
5630,M5,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5630,&---M5---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_PreampRshunt
5631,M5,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5631,&---M5---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_RdacSum0Voutcm
5632,M5,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5632,&---M5---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_RdacSum180Voutcm
5633,M5,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5633,&---M5---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_RdacSum270Voutcm
5634,M5,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5634,&---M5---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_RdacSum90Voutcm
5635,M5,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5635,&---M5---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_VrefCtl
5636,M5,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5636,&---M5---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_Sum0OffsetTune
5637,M5,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5637,&---M5---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_Sum180OffsetTune
5638,M5,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5638,&---M5---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_Sum270OffsetTune
5639,M5,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5639,&---M5---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_3_1_1_x_Sum90OffsetTune
5640,M5,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5640,&---M5---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_SumRshunt
5641,M5,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5641,&---M5---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_RdacPreampVoutcm
5642,M5,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5642,&---M5---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_PreampRshunt
5643,M5,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5643,&---M5---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_RdacSum0Voutcm
5644,M5,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5644,&---M5---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_RdacSum180Voutcm
5645,M5,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5645,&---M5---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_RdacSum270Voutcm
5646,M5,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5646,&---M5---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_RdacSum90Voutcm
5647,M5,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5647,&---M5---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_VrefCtl
5648,M5,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5648,&---M5---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_Sum0OffsetTune
5649,M5,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5649,&---M5---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_Sum180OffsetTune
5650,M5,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5650,&---M5---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_Sum270OffsetTune
5651,M5,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5651,&---M5---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_3_1_2_x_Sum90OffsetTune
5652,M5,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5652,&---M5---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_SumRshunt
5653,M5,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5653,&---M5---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_RdacPreampVoutcm
5654,M5,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5654,&---M5---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_PreampRshunt
5655,M5,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5655,&---M5---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_RdacSum0Voutcm
5656,M5,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5656,&---M5---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_RdacSum180Voutcm
5657,M5,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5657,&---M5---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_RdacSum270Voutcm
5658,M5,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5658,&---M5---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_RdacSum90Voutcm
5659,M5,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5659,&---M5---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_VrefCtl
5660,M5,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5660,&---M5---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_Sum0OffsetTune
5661,M5,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5661,&---M5---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_Sum180OffsetTune
5662,M5,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5662,&---M5---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_Sum270OffsetTune
5663,M5,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5663,&---M5---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_3_1_3_x_Sum90OffsetTune
5664,M5,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5664,&---M5---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_SumRshunt
5665,M5,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5665,&---M5---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_RdacPreampVoutcm
5666,M5,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5666,&---M5---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_PreampRshunt
5667,M5,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5667,&---M5---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_RdacSum0Voutcm
5668,M5,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5668,&---M5---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_RdacSum180Voutcm
5669,M5,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5669,&---M5---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_RdacSum270Voutcm
5670,M5,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5670,&---M5---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_RdacSum90Voutcm
5671,M5,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5671,&---M5---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_VrefCtl
5672,M5,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5672,&---M5---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_Sum0OffsetTune
5673,M5,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5673,&---M5---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_Sum180OffsetTune
5674,M5,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5674,&---M5---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_Sum270OffsetTune
5675,M5,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M5_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5675,&---M5---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M5_B_4_0_0_x_Sum90OffsetTune
5676,M5,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5676,&---M5---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_SumRshunt
5677,M5,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5677,&---M5---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_RdacPreampVoutcm
5678,M5,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5678,&---M5---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_PreampRshunt
5679,M5,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5679,&---M5---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_RdacSum0Voutcm
5680,M5,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5680,&---M5---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_RdacSum180Voutcm
5681,M5,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5681,&---M5---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_RdacSum270Voutcm
5682,M5,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5682,&---M5---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_RdacSum90Voutcm
5683,M5,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5683,&---M5---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_VrefCtl
5684,M5,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5684,&---M5---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_Sum0OffsetTune
5685,M5,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5685,&---M5---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_Sum180OffsetTune
5686,M5,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5686,&---M5---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_Sum270OffsetTune
5687,M5,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M5_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5687,&---M5---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M5_B_4_0_1_x_Sum90OffsetTune
5688,M5,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5688,&---M5---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_SumRshunt
5689,M5,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5689,&---M5---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_RdacPreampVoutcm
5690,M5,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5690,&---M5---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_PreampRshunt
5691,M5,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5691,&---M5---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_RdacSum0Voutcm
5692,M5,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5692,&---M5---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_RdacSum180Voutcm
5693,M5,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5693,&---M5---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_RdacSum270Voutcm
5694,M5,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5694,&---M5---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_RdacSum90Voutcm
5695,M5,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5695,&---M5---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_VrefCtl
5696,M5,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5696,&---M5---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_Sum0OffsetTune
5697,M5,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5697,&---M5---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_Sum180OffsetTune
5698,M5,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5698,&---M5---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_Sum270OffsetTune
5699,M5,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M5_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5699,&---M5---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M5_B_4_0_2_x_Sum90OffsetTune
5700,M5,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5700,&---M5---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_SumRshunt
5701,M5,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5701,&---M5---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_RdacPreampVoutcm
5702,M5,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5702,&---M5---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_PreampRshunt
5703,M5,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5703,&---M5---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_RdacSum0Voutcm
5704,M5,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5704,&---M5---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_RdacSum180Voutcm
5705,M5,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5705,&---M5---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_RdacSum270Voutcm
5706,M5,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5706,&---M5---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_RdacSum90Voutcm
5707,M5,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5707,&---M5---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_VrefCtl
5708,M5,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5708,&---M5---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_Sum0OffsetTune
5709,M5,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5709,&---M5---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_Sum180OffsetTune
5710,M5,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5710,&---M5---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_Sum270OffsetTune
5711,M5,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M5_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5711,&---M5---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M5_B_4_0_3_x_Sum90OffsetTune
5712,M5,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5712,&---M5---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_SumRshunt
5713,M5,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5713,&---M5---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_RdacPreampVoutcm
5714,M5,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5714,&---M5---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_PreampRshunt
5715,M5,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5715,&---M5---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_RdacSum0Voutcm
5716,M5,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5716,&---M5---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_RdacSum180Voutcm
5717,M5,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5717,&---M5---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_RdacSum270Voutcm
5718,M5,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5718,&---M5---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_RdacSum90Voutcm
5719,M5,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5719,&---M5---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_VrefCtl
5720,M5,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5720,&---M5---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_Sum0OffsetTune
5721,M5,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5721,&---M5---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_Sum180OffsetTune
5722,M5,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5722,&---M5---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_Sum270OffsetTune
5723,M5,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M5_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5723,&---M5---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M5_B_4_1_0_x_Sum90OffsetTune
5724,M5,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5724,&---M5---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_SumRshunt
5725,M5,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5725,&---M5---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_RdacPreampVoutcm
5726,M5,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5726,&---M5---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_PreampRshunt
5727,M5,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5727,&---M5---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_RdacSum0Voutcm
5728,M5,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5728,&---M5---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_RdacSum180Voutcm
5729,M5,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5729,&---M5---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_RdacSum270Voutcm
5730,M5,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5730,&---M5---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_RdacSum90Voutcm
5731,M5,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5731,&---M5---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_VrefCtl
5732,M5,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5732,&---M5---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_Sum0OffsetTune
5733,M5,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5733,&---M5---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_Sum180OffsetTune
5734,M5,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5734,&---M5---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_Sum270OffsetTune
5735,M5,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M5_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5735,&---M5---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M5_B_4_1_1_x_Sum90OffsetTune
5736,M5,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5736,&---M5---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_SumRshunt
5737,M5,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5737,&---M5---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_RdacPreampVoutcm
5738,M5,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5738,&---M5---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_PreampRshunt
5739,M5,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5739,&---M5---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_RdacSum0Voutcm
5740,M5,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5740,&---M5---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_RdacSum180Voutcm
5741,M5,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5741,&---M5---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_RdacSum270Voutcm
5742,M5,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5742,&---M5---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_RdacSum90Voutcm
5743,M5,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5743,&---M5---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_VrefCtl
5744,M5,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5744,&---M5---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_Sum0OffsetTune
5745,M5,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5745,&---M5---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_Sum180OffsetTune
5746,M5,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5746,&---M5---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_Sum270OffsetTune
5747,M5,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M5_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5747,&---M5---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M5_B_4_1_2_x_Sum90OffsetTune
5748,M5,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5748,&---M5---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_SumRshunt
5749,M5,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5749,&---M5---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_RdacPreampVoutcm
5750,M5,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5750,&---M5---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_PreampRshunt
5751,M5,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5751,&---M5---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_RdacSum0Voutcm
5752,M5,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5752,&---M5---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_RdacSum180Voutcm
5753,M5,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5753,&---M5---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_RdacSum270Voutcm
5754,M5,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5754,&---M5---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_RdacSum90Voutcm
5755,M5,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5755,&---M5---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_VrefCtl
5756,M5,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5756,&---M5---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_Sum0OffsetTune
5757,M5,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5757,&---M5---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_Sum180OffsetTune
5758,M5,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5758,&---M5---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_Sum270OffsetTune
5759,M5,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M5_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5759,&---M5---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M5_B_4_1_3_x_Sum90OffsetTune
5760,M6,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5760,&---M6---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_SumRshunt
5761,M6,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5761,&---M6---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_RdacPreampVoutcm
5762,M6,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5762,&---M6---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_PreampRshunt
5763,M6,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5763,&---M6---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_RdacSum0Voutcm
5764,M6,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5764,&---M6---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_RdacSum180Voutcm
5765,M6,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5765,&---M6---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_RdacSum270Voutcm
5766,M6,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5766,&---M6---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_RdacSum90Voutcm
5767,M6,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5767,&---M6---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_VrefCtl
5768,M6,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5768,&---M6---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_Sum0OffsetTune
5769,M6,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5769,&---M6---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_Sum180OffsetTune
5770,M6,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5770,&---M6---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_Sum270OffsetTune
5771,M6,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5771,&---M6---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_0_0_0_x_Sum90OffsetTune
5772,M6,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5772,&---M6---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_SumRshunt
5773,M6,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5773,&---M6---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_RdacPreampVoutcm
5774,M6,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5774,&---M6---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_PreampRshunt
5775,M6,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5775,&---M6---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_RdacSum0Voutcm
5776,M6,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5776,&---M6---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_RdacSum180Voutcm
5777,M6,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5777,&---M6---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_RdacSum270Voutcm
5778,M6,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5778,&---M6---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_RdacSum90Voutcm
5779,M6,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5779,&---M6---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_VrefCtl
5780,M6,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5780,&---M6---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_Sum0OffsetTune
5781,M6,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5781,&---M6---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_Sum180OffsetTune
5782,M6,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5782,&---M6---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_Sum270OffsetTune
5783,M6,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5783,&---M6---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_0_0_1_x_Sum90OffsetTune
5784,M6,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5784,&---M6---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_SumRshunt
5785,M6,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5785,&---M6---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_RdacPreampVoutcm
5786,M6,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5786,&---M6---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_PreampRshunt
5787,M6,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5787,&---M6---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_RdacSum0Voutcm
5788,M6,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5788,&---M6---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_RdacSum180Voutcm
5789,M6,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5789,&---M6---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_RdacSum270Voutcm
5790,M6,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5790,&---M6---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_RdacSum90Voutcm
5791,M6,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5791,&---M6---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_VrefCtl
5792,M6,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5792,&---M6---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_Sum0OffsetTune
5793,M6,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5793,&---M6---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_Sum180OffsetTune
5794,M6,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5794,&---M6---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_Sum270OffsetTune
5795,M6,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5795,&---M6---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_0_0_2_x_Sum90OffsetTune
5796,M6,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5796,&---M6---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_SumRshunt
5797,M6,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5797,&---M6---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_RdacPreampVoutcm
5798,M6,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5798,&---M6---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_PreampRshunt
5799,M6,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5799,&---M6---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_RdacSum0Voutcm
5800,M6,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5800,&---M6---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_RdacSum180Voutcm
5801,M6,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5801,&---M6---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_RdacSum270Voutcm
5802,M6,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5802,&---M6---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_RdacSum90Voutcm
5803,M6,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5803,&---M6---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_VrefCtl
5804,M6,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5804,&---M6---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_Sum0OffsetTune
5805,M6,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5805,&---M6---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_Sum180OffsetTune
5806,M6,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5806,&---M6---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_Sum270OffsetTune
5807,M6,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5807,&---M6---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_0_0_3_x_Sum90OffsetTune
5808,M6,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5808,&---M6---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_SumRshunt
5809,M6,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5809,&---M6---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_RdacPreampVoutcm
5810,M6,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5810,&---M6---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_PreampRshunt
5811,M6,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5811,&---M6---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_RdacSum0Voutcm
5812,M6,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5812,&---M6---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_RdacSum180Voutcm
5813,M6,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5813,&---M6---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_RdacSum270Voutcm
5814,M6,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5814,&---M6---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_RdacSum90Voutcm
5815,M6,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5815,&---M6---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_VrefCtl
5816,M6,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5816,&---M6---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_Sum0OffsetTune
5817,M6,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5817,&---M6---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_Sum180OffsetTune
5818,M6,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5818,&---M6---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_Sum270OffsetTune
5819,M6,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5819,&---M6---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_0_1_0_x_Sum90OffsetTune
5820,M6,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5820,&---M6---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_SumRshunt
5821,M6,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5821,&---M6---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_RdacPreampVoutcm
5822,M6,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5822,&---M6---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_PreampRshunt
5823,M6,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5823,&---M6---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_RdacSum0Voutcm
5824,M6,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5824,&---M6---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_RdacSum180Voutcm
5825,M6,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5825,&---M6---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_RdacSum270Voutcm
5826,M6,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5826,&---M6---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_RdacSum90Voutcm
5827,M6,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5827,&---M6---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_VrefCtl
5828,M6,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5828,&---M6---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_Sum0OffsetTune
5829,M6,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5829,&---M6---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_Sum180OffsetTune
5830,M6,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5830,&---M6---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_Sum270OffsetTune
5831,M6,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5831,&---M6---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_0_1_1_x_Sum90OffsetTune
5832,M6,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5832,&---M6---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_SumRshunt
5833,M6,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5833,&---M6---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_RdacPreampVoutcm
5834,M6,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5834,&---M6---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_PreampRshunt
5835,M6,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5835,&---M6---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_RdacSum0Voutcm
5836,M6,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5836,&---M6---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_RdacSum180Voutcm
5837,M6,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5837,&---M6---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_RdacSum270Voutcm
5838,M6,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5838,&---M6---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_RdacSum90Voutcm
5839,M6,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5839,&---M6---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_VrefCtl
5840,M6,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5840,&---M6---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_Sum0OffsetTune
5841,M6,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5841,&---M6---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_Sum180OffsetTune
5842,M6,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5842,&---M6---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_Sum270OffsetTune
5843,M6,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5843,&---M6---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_0_1_2_x_Sum90OffsetTune
5844,M6,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5844,&---M6---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_SumRshunt
5845,M6,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5845,&---M6---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_RdacPreampVoutcm
5846,M6,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5846,&---M6---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_PreampRshunt
5847,M6,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5847,&---M6---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_RdacSum0Voutcm
5848,M6,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5848,&---M6---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_RdacSum180Voutcm
5849,M6,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5849,&---M6---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_RdacSum270Voutcm
5850,M6,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5850,&---M6---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_RdacSum90Voutcm
5851,M6,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5851,&---M6---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_VrefCtl
5852,M6,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5852,&---M6---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_Sum0OffsetTune
5853,M6,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5853,&---M6---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_Sum180OffsetTune
5854,M6,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5854,&---M6---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_Sum270OffsetTune
5855,M6,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5855,&---M6---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_0_1_3_x_Sum90OffsetTune
5856,M6,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5856,&---M6---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_SumRshunt
5857,M6,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5857,&---M6---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_RdacPreampVoutcm
5858,M6,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5858,&---M6---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_PreampRshunt
5859,M6,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5859,&---M6---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_RdacSum0Voutcm
5860,M6,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5860,&---M6---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_RdacSum180Voutcm
5861,M6,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5861,&---M6---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_RdacSum270Voutcm
5862,M6,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5862,&---M6---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_RdacSum90Voutcm
5863,M6,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5863,&---M6---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_VrefCtl
5864,M6,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5864,&---M6---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_Sum0OffsetTune
5865,M6,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5865,&---M6---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_Sum180OffsetTune
5866,M6,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5866,&---M6---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_Sum270OffsetTune
5867,M6,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5867,&---M6---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_1_0_0_x_Sum90OffsetTune
5868,M6,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5868,&---M6---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_SumRshunt
5869,M6,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5869,&---M6---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_RdacPreampVoutcm
5870,M6,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5870,&---M6---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_PreampRshunt
5871,M6,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5871,&---M6---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_RdacSum0Voutcm
5872,M6,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5872,&---M6---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_RdacSum180Voutcm
5873,M6,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5873,&---M6---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_RdacSum270Voutcm
5874,M6,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5874,&---M6---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_RdacSum90Voutcm
5875,M6,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5875,&---M6---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_VrefCtl
5876,M6,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5876,&---M6---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_Sum0OffsetTune
5877,M6,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5877,&---M6---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_Sum180OffsetTune
5878,M6,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5878,&---M6---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_Sum270OffsetTune
5879,M6,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5879,&---M6---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_1_0_1_x_Sum90OffsetTune
5880,M6,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5880,&---M6---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_SumRshunt
5881,M6,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5881,&---M6---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_RdacPreampVoutcm
5882,M6,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5882,&---M6---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_PreampRshunt
5883,M6,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5883,&---M6---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_RdacSum0Voutcm
5884,M6,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5884,&---M6---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_RdacSum180Voutcm
5885,M6,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5885,&---M6---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_RdacSum270Voutcm
5886,M6,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5886,&---M6---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_RdacSum90Voutcm
5887,M6,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5887,&---M6---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_VrefCtl
5888,M6,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5888,&---M6---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_Sum0OffsetTune
5889,M6,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5889,&---M6---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_Sum180OffsetTune
5890,M6,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5890,&---M6---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_Sum270OffsetTune
5891,M6,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5891,&---M6---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_1_0_2_x_Sum90OffsetTune
5892,M6,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5892,&---M6---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_SumRshunt
5893,M6,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5893,&---M6---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_RdacPreampVoutcm
5894,M6,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5894,&---M6---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_PreampRshunt
5895,M6,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5895,&---M6---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_RdacSum0Voutcm
5896,M6,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5896,&---M6---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_RdacSum180Voutcm
5897,M6,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5897,&---M6---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_RdacSum270Voutcm
5898,M6,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5898,&---M6---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_RdacSum90Voutcm
5899,M6,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5899,&---M6---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_VrefCtl
5900,M6,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5900,&---M6---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_Sum0OffsetTune
5901,M6,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5901,&---M6---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_Sum180OffsetTune
5902,M6,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5902,&---M6---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_Sum270OffsetTune
5903,M6,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5903,&---M6---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_1_0_3_x_Sum90OffsetTune
5904,M6,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5904,&---M6---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_SumRshunt
5905,M6,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5905,&---M6---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_RdacPreampVoutcm
5906,M6,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5906,&---M6---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_PreampRshunt
5907,M6,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5907,&---M6---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_RdacSum0Voutcm
5908,M6,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5908,&---M6---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_RdacSum180Voutcm
5909,M6,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5909,&---M6---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_RdacSum270Voutcm
5910,M6,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5910,&---M6---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_RdacSum90Voutcm
5911,M6,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5911,&---M6---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_VrefCtl
5912,M6,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5912,&---M6---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_Sum0OffsetTune
5913,M6,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5913,&---M6---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_Sum180OffsetTune
5914,M6,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5914,&---M6---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_Sum270OffsetTune
5915,M6,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5915,&---M6---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_1_1_0_x_Sum90OffsetTune
5916,M6,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5916,&---M6---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_SumRshunt
5917,M6,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5917,&---M6---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_RdacPreampVoutcm
5918,M6,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5918,&---M6---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_PreampRshunt
5919,M6,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5919,&---M6---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_RdacSum0Voutcm
5920,M6,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5920,&---M6---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_RdacSum180Voutcm
5921,M6,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5921,&---M6---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_RdacSum270Voutcm
5922,M6,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5922,&---M6---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_RdacSum90Voutcm
5923,M6,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5923,&---M6---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_VrefCtl
5924,M6,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5924,&---M6---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_Sum0OffsetTune
5925,M6,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5925,&---M6---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_Sum180OffsetTune
5926,M6,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5926,&---M6---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_Sum270OffsetTune
5927,M6,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5927,&---M6---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_1_1_1_x_Sum90OffsetTune
5928,M6,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5928,&---M6---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_SumRshunt
5929,M6,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5929,&---M6---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_RdacPreampVoutcm
5930,M6,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5930,&---M6---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_PreampRshunt
5931,M6,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5931,&---M6---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_RdacSum0Voutcm
5932,M6,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5932,&---M6---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_RdacSum180Voutcm
5933,M6,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5933,&---M6---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_RdacSum270Voutcm
5934,M6,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5934,&---M6---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_RdacSum90Voutcm
5935,M6,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5935,&---M6---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_VrefCtl
5936,M6,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5936,&---M6---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_Sum0OffsetTune
5937,M6,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5937,&---M6---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_Sum180OffsetTune
5938,M6,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5938,&---M6---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_Sum270OffsetTune
5939,M6,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5939,&---M6---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_1_1_2_x_Sum90OffsetTune
5940,M6,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5940,&---M6---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_SumRshunt
5941,M6,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5941,&---M6---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_RdacPreampVoutcm
5942,M6,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5942,&---M6---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_PreampRshunt
5943,M6,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5943,&---M6---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_RdacSum0Voutcm
5944,M6,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5944,&---M6---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_RdacSum180Voutcm
5945,M6,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5945,&---M6---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_RdacSum270Voutcm
5946,M6,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5946,&---M6---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_RdacSum90Voutcm
5947,M6,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5947,&---M6---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_VrefCtl
5948,M6,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5948,&---M6---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_Sum0OffsetTune
5949,M6,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5949,&---M6---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_Sum180OffsetTune
5950,M6,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5950,&---M6---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_Sum270OffsetTune
5951,M6,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5951,&---M6---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_1_1_3_x_Sum90OffsetTune
5952,M6,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5952,&---M6---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_SumRshunt
5953,M6,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5953,&---M6---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_RdacPreampVoutcm
5954,M6,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5954,&---M6---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_PreampRshunt
5955,M6,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5955,&---M6---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_RdacSum0Voutcm
5956,M6,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5956,&---M6---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_RdacSum180Voutcm
5957,M6,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5957,&---M6---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_RdacSum270Voutcm
5958,M6,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5958,&---M6---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_RdacSum90Voutcm
5959,M6,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5959,&---M6---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_VrefCtl
5960,M6,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5960,&---M6---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_Sum0OffsetTune
5961,M6,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5961,&---M6---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_Sum180OffsetTune
5962,M6,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5962,&---M6---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_Sum270OffsetTune
5963,M6,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5963,&---M6---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_2_0_0_x_Sum90OffsetTune
5964,M6,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5964,&---M6---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_SumRshunt
5965,M6,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5965,&---M6---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_RdacPreampVoutcm
5966,M6,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5966,&---M6---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_PreampRshunt
5967,M6,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5967,&---M6---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_RdacSum0Voutcm
5968,M6,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5968,&---M6---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_RdacSum180Voutcm
5969,M6,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5969,&---M6---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_RdacSum270Voutcm
5970,M6,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5970,&---M6---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_RdacSum90Voutcm
5971,M6,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5971,&---M6---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_VrefCtl
5972,M6,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5972,&---M6---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_Sum0OffsetTune
5973,M6,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5973,&---M6---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_Sum180OffsetTune
5974,M6,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5974,&---M6---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_Sum270OffsetTune
5975,M6,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5975,&---M6---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_2_0_1_x_Sum90OffsetTune
5976,M6,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5976,&---M6---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_SumRshunt
5977,M6,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5977,&---M6---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_RdacPreampVoutcm
5978,M6,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5978,&---M6---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_PreampRshunt
5979,M6,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5979,&---M6---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_RdacSum0Voutcm
5980,M6,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5980,&---M6---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_RdacSum180Voutcm
5981,M6,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5981,&---M6---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_RdacSum270Voutcm
5982,M6,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5982,&---M6---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_RdacSum90Voutcm
5983,M6,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5983,&---M6---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_VrefCtl
5984,M6,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5984,&---M6---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_Sum0OffsetTune
5985,M6,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5985,&---M6---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_Sum180OffsetTune
5986,M6,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5986,&---M6---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_Sum270OffsetTune
5987,M6,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5987,&---M6---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_2_0_2_x_Sum90OffsetTune
5988,M6,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5988,&---M6---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_SumRshunt
5989,M6,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5989,&---M6---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_RdacPreampVoutcm
5990,M6,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5990,&---M6---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_PreampRshunt
5991,M6,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5991,&---M6---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_RdacSum0Voutcm
5992,M6,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5992,&---M6---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_RdacSum180Voutcm
5993,M6,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5993,&---M6---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_RdacSum270Voutcm
5994,M6,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5994,&---M6---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_RdacSum90Voutcm
5995,M6,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5995,&---M6---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_VrefCtl
5996,M6,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5996,&---M6---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_Sum0OffsetTune
5997,M6,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5997,&---M6---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_Sum180OffsetTune
5998,M6,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5998,&---M6---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_Sum270OffsetTune
5999,M6,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_5999,&---M6---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_2_0_3_x_Sum90OffsetTune
6000,M6,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6000,&---M6---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_SumRshunt
6001,M6,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6001,&---M6---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_RdacPreampVoutcm
6002,M6,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6002,&---M6---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_PreampRshunt
6003,M6,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6003,&---M6---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_RdacSum0Voutcm
6004,M6,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6004,&---M6---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_RdacSum180Voutcm
6005,M6,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6005,&---M6---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_RdacSum270Voutcm
6006,M6,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6006,&---M6---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_RdacSum90Voutcm
6007,M6,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6007,&---M6---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_VrefCtl
6008,M6,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6008,&---M6---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_Sum0OffsetTune
6009,M6,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6009,&---M6---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_Sum180OffsetTune
6010,M6,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6010,&---M6---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_Sum270OffsetTune
6011,M6,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6011,&---M6---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_2_1_0_x_Sum90OffsetTune
6012,M6,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6012,&---M6---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_SumRshunt
6013,M6,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6013,&---M6---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_RdacPreampVoutcm
6014,M6,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6014,&---M6---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_PreampRshunt
6015,M6,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6015,&---M6---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_RdacSum0Voutcm
6016,M6,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6016,&---M6---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_RdacSum180Voutcm
6017,M6,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6017,&---M6---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_RdacSum270Voutcm
6018,M6,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6018,&---M6---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_RdacSum90Voutcm
6019,M6,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6019,&---M6---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_VrefCtl
6020,M6,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6020,&---M6---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_Sum0OffsetTune
6021,M6,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6021,&---M6---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_Sum180OffsetTune
6022,M6,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6022,&---M6---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_Sum270OffsetTune
6023,M6,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6023,&---M6---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_2_1_1_x_Sum90OffsetTune
6024,M6,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6024,&---M6---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_SumRshunt
6025,M6,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6025,&---M6---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_RdacPreampVoutcm
6026,M6,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6026,&---M6---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_PreampRshunt
6027,M6,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6027,&---M6---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_RdacSum0Voutcm
6028,M6,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6028,&---M6---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_RdacSum180Voutcm
6029,M6,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6029,&---M6---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_RdacSum270Voutcm
6030,M6,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6030,&---M6---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_RdacSum90Voutcm
6031,M6,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6031,&---M6---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_VrefCtl
6032,M6,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6032,&---M6---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_Sum0OffsetTune
6033,M6,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6033,&---M6---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_Sum180OffsetTune
6034,M6,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6034,&---M6---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_Sum270OffsetTune
6035,M6,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6035,&---M6---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_2_1_2_x_Sum90OffsetTune
6036,M6,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6036,&---M6---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_SumRshunt
6037,M6,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6037,&---M6---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_RdacPreampVoutcm
6038,M6,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6038,&---M6---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_PreampRshunt
6039,M6,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6039,&---M6---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_RdacSum0Voutcm
6040,M6,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6040,&---M6---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_RdacSum180Voutcm
6041,M6,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6041,&---M6---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_RdacSum270Voutcm
6042,M6,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6042,&---M6---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_RdacSum90Voutcm
6043,M6,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6043,&---M6---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_VrefCtl
6044,M6,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6044,&---M6---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_Sum0OffsetTune
6045,M6,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6045,&---M6---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_Sum180OffsetTune
6046,M6,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6046,&---M6---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_Sum270OffsetTune
6047,M6,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6047,&---M6---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_2_1_3_x_Sum90OffsetTune
6048,M6,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6048,&---M6---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_SumRshunt
6049,M6,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6049,&---M6---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_RdacPreampVoutcm
6050,M6,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6050,&---M6---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_PreampRshunt
6051,M6,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6051,&---M6---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_RdacSum0Voutcm
6052,M6,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6052,&---M6---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_RdacSum180Voutcm
6053,M6,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6053,&---M6---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_RdacSum270Voutcm
6054,M6,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6054,&---M6---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_RdacSum90Voutcm
6055,M6,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6055,&---M6---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_VrefCtl
6056,M6,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6056,&---M6---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_Sum0OffsetTune
6057,M6,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6057,&---M6---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_Sum180OffsetTune
6058,M6,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6058,&---M6---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_Sum270OffsetTune
6059,M6,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6059,&---M6---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_3_0_0_x_Sum90OffsetTune
6060,M6,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6060,&---M6---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_SumRshunt
6061,M6,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6061,&---M6---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_RdacPreampVoutcm
6062,M6,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6062,&---M6---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_PreampRshunt
6063,M6,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6063,&---M6---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_RdacSum0Voutcm
6064,M6,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6064,&---M6---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_RdacSum180Voutcm
6065,M6,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6065,&---M6---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_RdacSum270Voutcm
6066,M6,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6066,&---M6---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_RdacSum90Voutcm
6067,M6,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6067,&---M6---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_VrefCtl
6068,M6,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6068,&---M6---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_Sum0OffsetTune
6069,M6,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6069,&---M6---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_Sum180OffsetTune
6070,M6,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6070,&---M6---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_Sum270OffsetTune
6071,M6,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6071,&---M6---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_3_0_1_x_Sum90OffsetTune
6072,M6,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6072,&---M6---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_SumRshunt
6073,M6,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6073,&---M6---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_RdacPreampVoutcm
6074,M6,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6074,&---M6---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_PreampRshunt
6075,M6,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6075,&---M6---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_RdacSum0Voutcm
6076,M6,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6076,&---M6---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_RdacSum180Voutcm
6077,M6,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6077,&---M6---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_RdacSum270Voutcm
6078,M6,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6078,&---M6---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_RdacSum90Voutcm
6079,M6,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6079,&---M6---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_VrefCtl
6080,M6,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6080,&---M6---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_Sum0OffsetTune
6081,M6,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6081,&---M6---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_Sum180OffsetTune
6082,M6,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6082,&---M6---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_Sum270OffsetTune
6083,M6,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6083,&---M6---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_3_0_2_x_Sum90OffsetTune
6084,M6,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6084,&---M6---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_SumRshunt
6085,M6,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6085,&---M6---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_RdacPreampVoutcm
6086,M6,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6086,&---M6---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_PreampRshunt
6087,M6,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6087,&---M6---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_RdacSum0Voutcm
6088,M6,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6088,&---M6---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_RdacSum180Voutcm
6089,M6,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6089,&---M6---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_RdacSum270Voutcm
6090,M6,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6090,&---M6---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_RdacSum90Voutcm
6091,M6,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6091,&---M6---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_VrefCtl
6092,M6,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6092,&---M6---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_Sum0OffsetTune
6093,M6,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6093,&---M6---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_Sum180OffsetTune
6094,M6,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6094,&---M6---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_Sum270OffsetTune
6095,M6,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6095,&---M6---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_3_0_3_x_Sum90OffsetTune
6096,M6,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6096,&---M6---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_SumRshunt
6097,M6,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6097,&---M6---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_RdacPreampVoutcm
6098,M6,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6098,&---M6---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_PreampRshunt
6099,M6,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6099,&---M6---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_RdacSum0Voutcm
6100,M6,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6100,&---M6---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_RdacSum180Voutcm
6101,M6,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6101,&---M6---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_RdacSum270Voutcm
6102,M6,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6102,&---M6---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_RdacSum90Voutcm
6103,M6,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6103,&---M6---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_VrefCtl
6104,M6,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6104,&---M6---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_Sum0OffsetTune
6105,M6,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6105,&---M6---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_Sum180OffsetTune
6106,M6,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6106,&---M6---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_Sum270OffsetTune
6107,M6,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6107,&---M6---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_3_1_0_x_Sum90OffsetTune
6108,M6,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6108,&---M6---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_SumRshunt
6109,M6,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6109,&---M6---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_RdacPreampVoutcm
6110,M6,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6110,&---M6---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_PreampRshunt
6111,M6,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6111,&---M6---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_RdacSum0Voutcm
6112,M6,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6112,&---M6---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_RdacSum180Voutcm
6113,M6,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6113,&---M6---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_RdacSum270Voutcm
6114,M6,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6114,&---M6---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_RdacSum90Voutcm
6115,M6,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6115,&---M6---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_VrefCtl
6116,M6,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6116,&---M6---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_Sum0OffsetTune
6117,M6,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6117,&---M6---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_Sum180OffsetTune
6118,M6,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6118,&---M6---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_Sum270OffsetTune
6119,M6,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6119,&---M6---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_3_1_1_x_Sum90OffsetTune
6120,M6,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6120,&---M6---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_SumRshunt
6121,M6,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6121,&---M6---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_RdacPreampVoutcm
6122,M6,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6122,&---M6---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_PreampRshunt
6123,M6,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6123,&---M6---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_RdacSum0Voutcm
6124,M6,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6124,&---M6---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_RdacSum180Voutcm
6125,M6,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6125,&---M6---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_RdacSum270Voutcm
6126,M6,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6126,&---M6---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_RdacSum90Voutcm
6127,M6,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6127,&---M6---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_VrefCtl
6128,M6,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6128,&---M6---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_Sum0OffsetTune
6129,M6,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6129,&---M6---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_Sum180OffsetTune
6130,M6,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6130,&---M6---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_Sum270OffsetTune
6131,M6,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6131,&---M6---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_3_1_2_x_Sum90OffsetTune
6132,M6,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6132,&---M6---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_SumRshunt
6133,M6,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6133,&---M6---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_RdacPreampVoutcm
6134,M6,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6134,&---M6---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_PreampRshunt
6135,M6,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6135,&---M6---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_RdacSum0Voutcm
6136,M6,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6136,&---M6---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_RdacSum180Voutcm
6137,M6,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6137,&---M6---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_RdacSum270Voutcm
6138,M6,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6138,&---M6---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_RdacSum90Voutcm
6139,M6,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6139,&---M6---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_VrefCtl
6140,M6,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6140,&---M6---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_Sum0OffsetTune
6141,M6,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6141,&---M6---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_Sum180OffsetTune
6142,M6,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6142,&---M6---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_Sum270OffsetTune
6143,M6,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6143,&---M6---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_3_1_3_x_Sum90OffsetTune
6144,M6,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6144,&---M6---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_SumRshunt
6145,M6,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6145,&---M6---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_RdacPreampVoutcm
6146,M6,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6146,&---M6---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_PreampRshunt
6147,M6,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6147,&---M6---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_RdacSum0Voutcm
6148,M6,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6148,&---M6---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_RdacSum180Voutcm
6149,M6,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6149,&---M6---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_RdacSum270Voutcm
6150,M6,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6150,&---M6---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_RdacSum90Voutcm
6151,M6,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6151,&---M6---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_VrefCtl
6152,M6,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6152,&---M6---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_Sum0OffsetTune
6153,M6,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6153,&---M6---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_Sum180OffsetTune
6154,M6,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6154,&---M6---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_Sum270OffsetTune
6155,M6,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6155,&---M6---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_A_4_0_0_x_Sum90OffsetTune
6156,M6,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6156,&---M6---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_SumRshunt
6157,M6,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6157,&---M6---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_RdacPreampVoutcm
6158,M6,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6158,&---M6---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_PreampRshunt
6159,M6,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6159,&---M6---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_RdacSum0Voutcm
6160,M6,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6160,&---M6---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_RdacSum180Voutcm
6161,M6,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6161,&---M6---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_RdacSum270Voutcm
6162,M6,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6162,&---M6---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_RdacSum90Voutcm
6163,M6,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6163,&---M6---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_VrefCtl
6164,M6,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6164,&---M6---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_Sum0OffsetTune
6165,M6,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6165,&---M6---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_Sum180OffsetTune
6166,M6,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6166,&---M6---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_Sum270OffsetTune
6167,M6,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6167,&---M6---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_A_4_0_1_x_Sum90OffsetTune
6168,M6,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6168,&---M6---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_SumRshunt
6169,M6,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6169,&---M6---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_RdacPreampVoutcm
6170,M6,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6170,&---M6---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_PreampRshunt
6171,M6,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6171,&---M6---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_RdacSum0Voutcm
6172,M6,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6172,&---M6---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_RdacSum180Voutcm
6173,M6,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6173,&---M6---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_RdacSum270Voutcm
6174,M6,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6174,&---M6---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_RdacSum90Voutcm
6175,M6,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6175,&---M6---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_VrefCtl
6176,M6,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6176,&---M6---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_Sum0OffsetTune
6177,M6,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6177,&---M6---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_Sum180OffsetTune
6178,M6,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6178,&---M6---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_Sum270OffsetTune
6179,M6,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6179,&---M6---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_A_4_0_2_x_Sum90OffsetTune
6180,M6,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6180,&---M6---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_SumRshunt
6181,M6,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6181,&---M6---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_RdacPreampVoutcm
6182,M6,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6182,&---M6---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_PreampRshunt
6183,M6,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6183,&---M6---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_RdacSum0Voutcm
6184,M6,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6184,&---M6---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_RdacSum180Voutcm
6185,M6,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6185,&---M6---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_RdacSum270Voutcm
6186,M6,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6186,&---M6---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_RdacSum90Voutcm
6187,M6,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6187,&---M6---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_VrefCtl
6188,M6,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6188,&---M6---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_Sum0OffsetTune
6189,M6,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6189,&---M6---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_Sum180OffsetTune
6190,M6,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6190,&---M6---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_Sum270OffsetTune
6191,M6,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6191,&---M6---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_A_4_0_3_x_Sum90OffsetTune
6192,M6,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6192,&---M6---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_SumRshunt
6193,M6,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6193,&---M6---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_RdacPreampVoutcm
6194,M6,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6194,&---M6---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_PreampRshunt
6195,M6,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6195,&---M6---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_RdacSum0Voutcm
6196,M6,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6196,&---M6---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_RdacSum180Voutcm
6197,M6,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6197,&---M6---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_RdacSum270Voutcm
6198,M6,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6198,&---M6---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_RdacSum90Voutcm
6199,M6,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6199,&---M6---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_VrefCtl
6200,M6,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6200,&---M6---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_Sum0OffsetTune
6201,M6,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6201,&---M6---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_Sum180OffsetTune
6202,M6,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6202,&---M6---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_Sum270OffsetTune
6203,M6,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6203,&---M6---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_A_4_1_0_x_Sum90OffsetTune
6204,M6,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6204,&---M6---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_SumRshunt
6205,M6,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6205,&---M6---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_RdacPreampVoutcm
6206,M6,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6206,&---M6---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_PreampRshunt
6207,M6,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6207,&---M6---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_RdacSum0Voutcm
6208,M6,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6208,&---M6---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_RdacSum180Voutcm
6209,M6,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6209,&---M6---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_RdacSum270Voutcm
6210,M6,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6210,&---M6---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_RdacSum90Voutcm
6211,M6,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6211,&---M6---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_VrefCtl
6212,M6,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6212,&---M6---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_Sum0OffsetTune
6213,M6,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6213,&---M6---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_Sum180OffsetTune
6214,M6,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6214,&---M6---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_Sum270OffsetTune
6215,M6,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6215,&---M6---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_A_4_1_1_x_Sum90OffsetTune
6216,M6,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6216,&---M6---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_SumRshunt
6217,M6,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6217,&---M6---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_RdacPreampVoutcm
6218,M6,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6218,&---M6---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_PreampRshunt
6219,M6,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6219,&---M6---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_RdacSum0Voutcm
6220,M6,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6220,&---M6---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_RdacSum180Voutcm
6221,M6,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6221,&---M6---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_RdacSum270Voutcm
6222,M6,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6222,&---M6---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_RdacSum90Voutcm
6223,M6,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6223,&---M6---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_VrefCtl
6224,M6,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6224,&---M6---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_Sum0OffsetTune
6225,M6,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6225,&---M6---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_Sum180OffsetTune
6226,M6,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6226,&---M6---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_Sum270OffsetTune
6227,M6,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6227,&---M6---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_A_4_1_2_x_Sum90OffsetTune
6228,M6,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6228,&---M6---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_SumRshunt
6229,M6,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6229,&---M6---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_RdacPreampVoutcm
6230,M6,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6230,&---M6---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_PreampRshunt
6231,M6,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6231,&---M6---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_RdacSum0Voutcm
6232,M6,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6232,&---M6---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_RdacSum180Voutcm
6233,M6,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6233,&---M6---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_RdacSum270Voutcm
6234,M6,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6234,&---M6---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_RdacSum90Voutcm
6235,M6,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6235,&---M6---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_VrefCtl
6236,M6,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6236,&---M6---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_Sum0OffsetTune
6237,M6,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6237,&---M6---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_Sum180OffsetTune
6238,M6,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6238,&---M6---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_Sum270OffsetTune
6239,M6,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6239,&---M6---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_A_4_1_3_x_Sum90OffsetTune
6240,M6,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6240,&---M6---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_SumRshunt
6241,M6,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6241,&---M6---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_RdacPreampVoutcm
6242,M6,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6242,&---M6---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_PreampRshunt
6243,M6,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6243,&---M6---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_RdacSum0Voutcm
6244,M6,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6244,&---M6---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_RdacSum180Voutcm
6245,M6,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6245,&---M6---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_RdacSum270Voutcm
6246,M6,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6246,&---M6---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_RdacSum90Voutcm
6247,M6,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6247,&---M6---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_VrefCtl
6248,M6,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6248,&---M6---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_Sum0OffsetTune
6249,M6,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6249,&---M6---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_Sum180OffsetTune
6250,M6,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6250,&---M6---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_Sum270OffsetTune
6251,M6,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6251,&---M6---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_0_0_0_x_Sum90OffsetTune
6252,M6,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6252,&---M6---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_SumRshunt
6253,M6,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6253,&---M6---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_RdacPreampVoutcm
6254,M6,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6254,&---M6---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_PreampRshunt
6255,M6,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6255,&---M6---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_RdacSum0Voutcm
6256,M6,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6256,&---M6---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_RdacSum180Voutcm
6257,M6,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6257,&---M6---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_RdacSum270Voutcm
6258,M6,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6258,&---M6---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_RdacSum90Voutcm
6259,M6,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6259,&---M6---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_VrefCtl
6260,M6,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6260,&---M6---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_Sum0OffsetTune
6261,M6,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6261,&---M6---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_Sum180OffsetTune
6262,M6,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6262,&---M6---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_Sum270OffsetTune
6263,M6,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6263,&---M6---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_0_0_1_x_Sum90OffsetTune
6264,M6,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6264,&---M6---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_SumRshunt
6265,M6,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6265,&---M6---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_RdacPreampVoutcm
6266,M6,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6266,&---M6---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_PreampRshunt
6267,M6,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6267,&---M6---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_RdacSum0Voutcm
6268,M6,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6268,&---M6---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_RdacSum180Voutcm
6269,M6,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6269,&---M6---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_RdacSum270Voutcm
6270,M6,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6270,&---M6---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_RdacSum90Voutcm
6271,M6,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6271,&---M6---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_VrefCtl
6272,M6,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6272,&---M6---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_Sum0OffsetTune
6273,M6,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6273,&---M6---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_Sum180OffsetTune
6274,M6,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6274,&---M6---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_Sum270OffsetTune
6275,M6,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6275,&---M6---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_0_0_2_x_Sum90OffsetTune
6276,M6,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6276,&---M6---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_SumRshunt
6277,M6,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6277,&---M6---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_RdacPreampVoutcm
6278,M6,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6278,&---M6---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_PreampRshunt
6279,M6,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6279,&---M6---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_RdacSum0Voutcm
6280,M6,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6280,&---M6---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_RdacSum180Voutcm
6281,M6,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6281,&---M6---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_RdacSum270Voutcm
6282,M6,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6282,&---M6---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_RdacSum90Voutcm
6283,M6,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6283,&---M6---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_VrefCtl
6284,M6,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6284,&---M6---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_Sum0OffsetTune
6285,M6,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6285,&---M6---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_Sum180OffsetTune
6286,M6,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6286,&---M6---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_Sum270OffsetTune
6287,M6,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6287,&---M6---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_0_0_3_x_Sum90OffsetTune
6288,M6,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6288,&---M6---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_SumRshunt
6289,M6,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6289,&---M6---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_RdacPreampVoutcm
6290,M6,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6290,&---M6---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_PreampRshunt
6291,M6,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6291,&---M6---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_RdacSum0Voutcm
6292,M6,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6292,&---M6---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_RdacSum180Voutcm
6293,M6,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6293,&---M6---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_RdacSum270Voutcm
6294,M6,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6294,&---M6---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_RdacSum90Voutcm
6295,M6,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6295,&---M6---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_VrefCtl
6296,M6,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6296,&---M6---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_Sum0OffsetTune
6297,M6,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6297,&---M6---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_Sum180OffsetTune
6298,M6,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6298,&---M6---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_Sum270OffsetTune
6299,M6,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6299,&---M6---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_0_1_0_x_Sum90OffsetTune
6300,M6,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6300,&---M6---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_SumRshunt
6301,M6,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6301,&---M6---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_RdacPreampVoutcm
6302,M6,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6302,&---M6---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_PreampRshunt
6303,M6,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6303,&---M6---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_RdacSum0Voutcm
6304,M6,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6304,&---M6---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_RdacSum180Voutcm
6305,M6,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6305,&---M6---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_RdacSum270Voutcm
6306,M6,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6306,&---M6---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_RdacSum90Voutcm
6307,M6,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6307,&---M6---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_VrefCtl
6308,M6,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6308,&---M6---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_Sum0OffsetTune
6309,M6,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6309,&---M6---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_Sum180OffsetTune
6310,M6,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6310,&---M6---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_Sum270OffsetTune
6311,M6,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6311,&---M6---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_0_1_1_x_Sum90OffsetTune
6312,M6,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6312,&---M6---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_SumRshunt
6313,M6,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6313,&---M6---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_RdacPreampVoutcm
6314,M6,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6314,&---M6---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_PreampRshunt
6315,M6,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6315,&---M6---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_RdacSum0Voutcm
6316,M6,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6316,&---M6---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_RdacSum180Voutcm
6317,M6,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6317,&---M6---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_RdacSum270Voutcm
6318,M6,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6318,&---M6---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_RdacSum90Voutcm
6319,M6,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6319,&---M6---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_VrefCtl
6320,M6,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6320,&---M6---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_Sum0OffsetTune
6321,M6,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6321,&---M6---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_Sum180OffsetTune
6322,M6,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6322,&---M6---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_Sum270OffsetTune
6323,M6,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6323,&---M6---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_0_1_2_x_Sum90OffsetTune
6324,M6,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6324,&---M6---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_SumRshunt
6325,M6,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6325,&---M6---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_RdacPreampVoutcm
6326,M6,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6326,&---M6---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_PreampRshunt
6327,M6,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6327,&---M6---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_RdacSum0Voutcm
6328,M6,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6328,&---M6---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_RdacSum180Voutcm
6329,M6,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6329,&---M6---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_RdacSum270Voutcm
6330,M6,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6330,&---M6---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_RdacSum90Voutcm
6331,M6,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6331,&---M6---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_VrefCtl
6332,M6,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6332,&---M6---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_Sum0OffsetTune
6333,M6,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6333,&---M6---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_Sum180OffsetTune
6334,M6,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6334,&---M6---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_Sum270OffsetTune
6335,M6,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6335,&---M6---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_0_1_3_x_Sum90OffsetTune
6336,M6,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6336,&---M6---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_SumRshunt
6337,M6,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6337,&---M6---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_RdacPreampVoutcm
6338,M6,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6338,&---M6---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_PreampRshunt
6339,M6,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6339,&---M6---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_RdacSum0Voutcm
6340,M6,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6340,&---M6---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_RdacSum180Voutcm
6341,M6,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6341,&---M6---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_RdacSum270Voutcm
6342,M6,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6342,&---M6---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_RdacSum90Voutcm
6343,M6,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6343,&---M6---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_VrefCtl
6344,M6,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6344,&---M6---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_Sum0OffsetTune
6345,M6,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6345,&---M6---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_Sum180OffsetTune
6346,M6,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6346,&---M6---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_Sum270OffsetTune
6347,M6,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6347,&---M6---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_1_0_0_x_Sum90OffsetTune
6348,M6,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6348,&---M6---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_SumRshunt
6349,M6,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6349,&---M6---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_RdacPreampVoutcm
6350,M6,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6350,&---M6---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_PreampRshunt
6351,M6,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6351,&---M6---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_RdacSum0Voutcm
6352,M6,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6352,&---M6---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_RdacSum180Voutcm
6353,M6,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6353,&---M6---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_RdacSum270Voutcm
6354,M6,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6354,&---M6---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_RdacSum90Voutcm
6355,M6,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6355,&---M6---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_VrefCtl
6356,M6,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6356,&---M6---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_Sum0OffsetTune
6357,M6,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6357,&---M6---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_Sum180OffsetTune
6358,M6,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6358,&---M6---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_Sum270OffsetTune
6359,M6,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6359,&---M6---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_1_0_1_x_Sum90OffsetTune
6360,M6,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6360,&---M6---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_SumRshunt
6361,M6,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6361,&---M6---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_RdacPreampVoutcm
6362,M6,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6362,&---M6---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_PreampRshunt
6363,M6,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6363,&---M6---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_RdacSum0Voutcm
6364,M6,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6364,&---M6---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_RdacSum180Voutcm
6365,M6,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6365,&---M6---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_RdacSum270Voutcm
6366,M6,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6366,&---M6---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_RdacSum90Voutcm
6367,M6,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6367,&---M6---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_VrefCtl
6368,M6,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6368,&---M6---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_Sum0OffsetTune
6369,M6,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6369,&---M6---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_Sum180OffsetTune
6370,M6,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6370,&---M6---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_Sum270OffsetTune
6371,M6,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6371,&---M6---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_1_0_2_x_Sum90OffsetTune
6372,M6,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6372,&---M6---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_SumRshunt
6373,M6,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6373,&---M6---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_RdacPreampVoutcm
6374,M6,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6374,&---M6---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_PreampRshunt
6375,M6,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6375,&---M6---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_RdacSum0Voutcm
6376,M6,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6376,&---M6---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_RdacSum180Voutcm
6377,M6,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6377,&---M6---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_RdacSum270Voutcm
6378,M6,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6378,&---M6---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_RdacSum90Voutcm
6379,M6,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6379,&---M6---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_VrefCtl
6380,M6,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6380,&---M6---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_Sum0OffsetTune
6381,M6,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6381,&---M6---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_Sum180OffsetTune
6382,M6,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6382,&---M6---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_Sum270OffsetTune
6383,M6,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6383,&---M6---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_1_0_3_x_Sum90OffsetTune
6384,M6,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6384,&---M6---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_SumRshunt
6385,M6,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6385,&---M6---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_RdacPreampVoutcm
6386,M6,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6386,&---M6---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_PreampRshunt
6387,M6,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6387,&---M6---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_RdacSum0Voutcm
6388,M6,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6388,&---M6---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_RdacSum180Voutcm
6389,M6,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6389,&---M6---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_RdacSum270Voutcm
6390,M6,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6390,&---M6---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_RdacSum90Voutcm
6391,M6,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6391,&---M6---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_VrefCtl
6392,M6,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6392,&---M6---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_Sum0OffsetTune
6393,M6,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6393,&---M6---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_Sum180OffsetTune
6394,M6,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6394,&---M6---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_Sum270OffsetTune
6395,M6,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6395,&---M6---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_1_1_0_x_Sum90OffsetTune
6396,M6,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6396,&---M6---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_SumRshunt
6397,M6,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6397,&---M6---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_RdacPreampVoutcm
6398,M6,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6398,&---M6---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_PreampRshunt
6399,M6,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6399,&---M6---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_RdacSum0Voutcm
6400,M6,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6400,&---M6---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_RdacSum180Voutcm
6401,M6,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6401,&---M6---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_RdacSum270Voutcm
6402,M6,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6402,&---M6---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_RdacSum90Voutcm
6403,M6,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6403,&---M6---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_VrefCtl
6404,M6,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6404,&---M6---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_Sum0OffsetTune
6405,M6,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6405,&---M6---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_Sum180OffsetTune
6406,M6,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6406,&---M6---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_Sum270OffsetTune
6407,M6,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6407,&---M6---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_1_1_1_x_Sum90OffsetTune
6408,M6,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6408,&---M6---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_SumRshunt
6409,M6,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6409,&---M6---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_RdacPreampVoutcm
6410,M6,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6410,&---M6---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_PreampRshunt
6411,M6,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6411,&---M6---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_RdacSum0Voutcm
6412,M6,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6412,&---M6---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_RdacSum180Voutcm
6413,M6,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6413,&---M6---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_RdacSum270Voutcm
6414,M6,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6414,&---M6---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_RdacSum90Voutcm
6415,M6,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6415,&---M6---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_VrefCtl
6416,M6,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6416,&---M6---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_Sum0OffsetTune
6417,M6,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6417,&---M6---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_Sum180OffsetTune
6418,M6,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6418,&---M6---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_Sum270OffsetTune
6419,M6,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6419,&---M6---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_1_1_2_x_Sum90OffsetTune
6420,M6,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6420,&---M6---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_SumRshunt
6421,M6,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6421,&---M6---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_RdacPreampVoutcm
6422,M6,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6422,&---M6---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_PreampRshunt
6423,M6,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6423,&---M6---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_RdacSum0Voutcm
6424,M6,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6424,&---M6---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_RdacSum180Voutcm
6425,M6,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6425,&---M6---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_RdacSum270Voutcm
6426,M6,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6426,&---M6---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_RdacSum90Voutcm
6427,M6,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6427,&---M6---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_VrefCtl
6428,M6,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6428,&---M6---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_Sum0OffsetTune
6429,M6,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6429,&---M6---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_Sum180OffsetTune
6430,M6,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6430,&---M6---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_Sum270OffsetTune
6431,M6,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6431,&---M6---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_1_1_3_x_Sum90OffsetTune
6432,M6,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6432,&---M6---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_SumRshunt
6433,M6,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6433,&---M6---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_RdacPreampVoutcm
6434,M6,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6434,&---M6---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_PreampRshunt
6435,M6,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6435,&---M6---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_RdacSum0Voutcm
6436,M6,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6436,&---M6---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_RdacSum180Voutcm
6437,M6,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6437,&---M6---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_RdacSum270Voutcm
6438,M6,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6438,&---M6---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_RdacSum90Voutcm
6439,M6,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6439,&---M6---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_VrefCtl
6440,M6,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6440,&---M6---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_Sum0OffsetTune
6441,M6,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6441,&---M6---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_Sum180OffsetTune
6442,M6,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6442,&---M6---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_Sum270OffsetTune
6443,M6,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6443,&---M6---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_2_0_0_x_Sum90OffsetTune
6444,M6,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6444,&---M6---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_SumRshunt
6445,M6,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6445,&---M6---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_RdacPreampVoutcm
6446,M6,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6446,&---M6---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_PreampRshunt
6447,M6,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6447,&---M6---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_RdacSum0Voutcm
6448,M6,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6448,&---M6---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_RdacSum180Voutcm
6449,M6,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6449,&---M6---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_RdacSum270Voutcm
6450,M6,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6450,&---M6---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_RdacSum90Voutcm
6451,M6,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6451,&---M6---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_VrefCtl
6452,M6,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6452,&---M6---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_Sum0OffsetTune
6453,M6,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6453,&---M6---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_Sum180OffsetTune
6454,M6,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6454,&---M6---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_Sum270OffsetTune
6455,M6,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6455,&---M6---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_2_0_1_x_Sum90OffsetTune
6456,M6,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6456,&---M6---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_SumRshunt
6457,M6,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6457,&---M6---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_RdacPreampVoutcm
6458,M6,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6458,&---M6---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_PreampRshunt
6459,M6,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6459,&---M6---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_RdacSum0Voutcm
6460,M6,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6460,&---M6---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_RdacSum180Voutcm
6461,M6,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6461,&---M6---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_RdacSum270Voutcm
6462,M6,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6462,&---M6---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_RdacSum90Voutcm
6463,M6,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6463,&---M6---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_VrefCtl
6464,M6,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6464,&---M6---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_Sum0OffsetTune
6465,M6,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6465,&---M6---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_Sum180OffsetTune
6466,M6,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6466,&---M6---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_Sum270OffsetTune
6467,M6,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6467,&---M6---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_2_0_2_x_Sum90OffsetTune
6468,M6,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6468,&---M6---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_SumRshunt
6469,M6,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6469,&---M6---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_RdacPreampVoutcm
6470,M6,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6470,&---M6---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_PreampRshunt
6471,M6,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6471,&---M6---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_RdacSum0Voutcm
6472,M6,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6472,&---M6---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_RdacSum180Voutcm
6473,M6,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6473,&---M6---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_RdacSum270Voutcm
6474,M6,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6474,&---M6---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_RdacSum90Voutcm
6475,M6,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6475,&---M6---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_VrefCtl
6476,M6,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6476,&---M6---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_Sum0OffsetTune
6477,M6,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6477,&---M6---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_Sum180OffsetTune
6478,M6,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6478,&---M6---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_Sum270OffsetTune
6479,M6,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6479,&---M6---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_2_0_3_x_Sum90OffsetTune
6480,M6,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6480,&---M6---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_SumRshunt
6481,M6,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6481,&---M6---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_RdacPreampVoutcm
6482,M6,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6482,&---M6---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_PreampRshunt
6483,M6,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6483,&---M6---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_RdacSum0Voutcm
6484,M6,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6484,&---M6---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_RdacSum180Voutcm
6485,M6,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6485,&---M6---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_RdacSum270Voutcm
6486,M6,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6486,&---M6---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_RdacSum90Voutcm
6487,M6,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6487,&---M6---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_VrefCtl
6488,M6,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6488,&---M6---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_Sum0OffsetTune
6489,M6,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6489,&---M6---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_Sum180OffsetTune
6490,M6,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6490,&---M6---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_Sum270OffsetTune
6491,M6,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6491,&---M6---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_2_1_0_x_Sum90OffsetTune
6492,M6,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6492,&---M6---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_SumRshunt
6493,M6,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6493,&---M6---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_RdacPreampVoutcm
6494,M6,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6494,&---M6---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_PreampRshunt
6495,M6,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6495,&---M6---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_RdacSum0Voutcm
6496,M6,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6496,&---M6---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_RdacSum180Voutcm
6497,M6,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6497,&---M6---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_RdacSum270Voutcm
6498,M6,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6498,&---M6---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_RdacSum90Voutcm
6499,M6,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6499,&---M6---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_VrefCtl
6500,M6,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6500,&---M6---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_Sum0OffsetTune
6501,M6,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6501,&---M6---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_Sum180OffsetTune
6502,M6,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6502,&---M6---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_Sum270OffsetTune
6503,M6,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6503,&---M6---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_2_1_1_x_Sum90OffsetTune
6504,M6,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6504,&---M6---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_SumRshunt
6505,M6,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6505,&---M6---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_RdacPreampVoutcm
6506,M6,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6506,&---M6---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_PreampRshunt
6507,M6,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6507,&---M6---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_RdacSum0Voutcm
6508,M6,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6508,&---M6---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_RdacSum180Voutcm
6509,M6,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6509,&---M6---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_RdacSum270Voutcm
6510,M6,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6510,&---M6---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_RdacSum90Voutcm
6511,M6,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6511,&---M6---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_VrefCtl
6512,M6,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6512,&---M6---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_Sum0OffsetTune
6513,M6,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6513,&---M6---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_Sum180OffsetTune
6514,M6,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6514,&---M6---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_Sum270OffsetTune
6515,M6,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6515,&---M6---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_2_1_2_x_Sum90OffsetTune
6516,M6,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6516,&---M6---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_SumRshunt
6517,M6,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6517,&---M6---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_RdacPreampVoutcm
6518,M6,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6518,&---M6---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_PreampRshunt
6519,M6,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6519,&---M6---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_RdacSum0Voutcm
6520,M6,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6520,&---M6---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_RdacSum180Voutcm
6521,M6,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6521,&---M6---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_RdacSum270Voutcm
6522,M6,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6522,&---M6---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_RdacSum90Voutcm
6523,M6,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6523,&---M6---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_VrefCtl
6524,M6,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6524,&---M6---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_Sum0OffsetTune
6525,M6,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6525,&---M6---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_Sum180OffsetTune
6526,M6,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6526,&---M6---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_Sum270OffsetTune
6527,M6,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6527,&---M6---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_2_1_3_x_Sum90OffsetTune
6528,M6,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6528,&---M6---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_SumRshunt
6529,M6,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6529,&---M6---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_RdacPreampVoutcm
6530,M6,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6530,&---M6---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_PreampRshunt
6531,M6,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6531,&---M6---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_RdacSum0Voutcm
6532,M6,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6532,&---M6---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_RdacSum180Voutcm
6533,M6,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6533,&---M6---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_RdacSum270Voutcm
6534,M6,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6534,&---M6---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_RdacSum90Voutcm
6535,M6,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6535,&---M6---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_VrefCtl
6536,M6,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6536,&---M6---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_Sum0OffsetTune
6537,M6,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6537,&---M6---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_Sum180OffsetTune
6538,M6,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6538,&---M6---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_Sum270OffsetTune
6539,M6,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6539,&---M6---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_3_0_0_x_Sum90OffsetTune
6540,M6,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6540,&---M6---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_SumRshunt
6541,M6,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6541,&---M6---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_RdacPreampVoutcm
6542,M6,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6542,&---M6---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_PreampRshunt
6543,M6,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6543,&---M6---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_RdacSum0Voutcm
6544,M6,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6544,&---M6---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_RdacSum180Voutcm
6545,M6,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6545,&---M6---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_RdacSum270Voutcm
6546,M6,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6546,&---M6---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_RdacSum90Voutcm
6547,M6,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6547,&---M6---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_VrefCtl
6548,M6,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6548,&---M6---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_Sum0OffsetTune
6549,M6,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6549,&---M6---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_Sum180OffsetTune
6550,M6,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6550,&---M6---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_Sum270OffsetTune
6551,M6,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6551,&---M6---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_3_0_1_x_Sum90OffsetTune
6552,M6,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6552,&---M6---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_SumRshunt
6553,M6,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6553,&---M6---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_RdacPreampVoutcm
6554,M6,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6554,&---M6---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_PreampRshunt
6555,M6,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6555,&---M6---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_RdacSum0Voutcm
6556,M6,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6556,&---M6---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_RdacSum180Voutcm
6557,M6,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6557,&---M6---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_RdacSum270Voutcm
6558,M6,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6558,&---M6---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_RdacSum90Voutcm
6559,M6,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6559,&---M6---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_VrefCtl
6560,M6,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6560,&---M6---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_Sum0OffsetTune
6561,M6,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6561,&---M6---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_Sum180OffsetTune
6562,M6,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6562,&---M6---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_Sum270OffsetTune
6563,M6,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6563,&---M6---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_3_0_2_x_Sum90OffsetTune
6564,M6,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6564,&---M6---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_SumRshunt
6565,M6,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6565,&---M6---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_RdacPreampVoutcm
6566,M6,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6566,&---M6---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_PreampRshunt
6567,M6,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6567,&---M6---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_RdacSum0Voutcm
6568,M6,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6568,&---M6---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_RdacSum180Voutcm
6569,M6,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6569,&---M6---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_RdacSum270Voutcm
6570,M6,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6570,&---M6---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_RdacSum90Voutcm
6571,M6,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6571,&---M6---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_VrefCtl
6572,M6,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6572,&---M6---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_Sum0OffsetTune
6573,M6,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6573,&---M6---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_Sum180OffsetTune
6574,M6,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6574,&---M6---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_Sum270OffsetTune
6575,M6,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6575,&---M6---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_3_0_3_x_Sum90OffsetTune
6576,M6,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6576,&---M6---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_SumRshunt
6577,M6,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6577,&---M6---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_RdacPreampVoutcm
6578,M6,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6578,&---M6---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_PreampRshunt
6579,M6,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6579,&---M6---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_RdacSum0Voutcm
6580,M6,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6580,&---M6---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_RdacSum180Voutcm
6581,M6,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6581,&---M6---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_RdacSum270Voutcm
6582,M6,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6582,&---M6---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_RdacSum90Voutcm
6583,M6,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6583,&---M6---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_VrefCtl
6584,M6,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6584,&---M6---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_Sum0OffsetTune
6585,M6,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6585,&---M6---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_Sum180OffsetTune
6586,M6,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6586,&---M6---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_Sum270OffsetTune
6587,M6,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6587,&---M6---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_3_1_0_x_Sum90OffsetTune
6588,M6,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6588,&---M6---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_SumRshunt
6589,M6,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6589,&---M6---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_RdacPreampVoutcm
6590,M6,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6590,&---M6---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_PreampRshunt
6591,M6,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6591,&---M6---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_RdacSum0Voutcm
6592,M6,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6592,&---M6---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_RdacSum180Voutcm
6593,M6,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6593,&---M6---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_RdacSum270Voutcm
6594,M6,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6594,&---M6---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_RdacSum90Voutcm
6595,M6,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6595,&---M6---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_VrefCtl
6596,M6,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6596,&---M6---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_Sum0OffsetTune
6597,M6,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6597,&---M6---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_Sum180OffsetTune
6598,M6,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6598,&---M6---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_Sum270OffsetTune
6599,M6,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6599,&---M6---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_3_1_1_x_Sum90OffsetTune
6600,M6,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6600,&---M6---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_SumRshunt
6601,M6,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6601,&---M6---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_RdacPreampVoutcm
6602,M6,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6602,&---M6---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_PreampRshunt
6603,M6,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6603,&---M6---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_RdacSum0Voutcm
6604,M6,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6604,&---M6---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_RdacSum180Voutcm
6605,M6,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6605,&---M6---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_RdacSum270Voutcm
6606,M6,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6606,&---M6---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_RdacSum90Voutcm
6607,M6,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6607,&---M6---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_VrefCtl
6608,M6,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6608,&---M6---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_Sum0OffsetTune
6609,M6,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6609,&---M6---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_Sum180OffsetTune
6610,M6,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6610,&---M6---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_Sum270OffsetTune
6611,M6,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6611,&---M6---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_3_1_2_x_Sum90OffsetTune
6612,M6,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6612,&---M6---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_SumRshunt
6613,M6,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6613,&---M6---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_RdacPreampVoutcm
6614,M6,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6614,&---M6---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_PreampRshunt
6615,M6,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6615,&---M6---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_RdacSum0Voutcm
6616,M6,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6616,&---M6---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_RdacSum180Voutcm
6617,M6,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6617,&---M6---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_RdacSum270Voutcm
6618,M6,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6618,&---M6---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_RdacSum90Voutcm
6619,M6,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6619,&---M6---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_VrefCtl
6620,M6,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6620,&---M6---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_Sum0OffsetTune
6621,M6,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6621,&---M6---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_Sum180OffsetTune
6622,M6,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6622,&---M6---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_Sum270OffsetTune
6623,M6,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6623,&---M6---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_3_1_3_x_Sum90OffsetTune
6624,M6,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6624,&---M6---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_SumRshunt
6625,M6,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6625,&---M6---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_RdacPreampVoutcm
6626,M6,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6626,&---M6---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_PreampRshunt
6627,M6,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6627,&---M6---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_RdacSum0Voutcm
6628,M6,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6628,&---M6---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_RdacSum180Voutcm
6629,M6,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6629,&---M6---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_RdacSum270Voutcm
6630,M6,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6630,&---M6---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_RdacSum90Voutcm
6631,M6,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6631,&---M6---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_VrefCtl
6632,M6,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6632,&---M6---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_Sum0OffsetTune
6633,M6,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6633,&---M6---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_Sum180OffsetTune
6634,M6,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6634,&---M6---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_Sum270OffsetTune
6635,M6,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M6_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6635,&---M6---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M6_B_4_0_0_x_Sum90OffsetTune
6636,M6,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6636,&---M6---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_SumRshunt
6637,M6,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6637,&---M6---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_RdacPreampVoutcm
6638,M6,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6638,&---M6---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_PreampRshunt
6639,M6,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6639,&---M6---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_RdacSum0Voutcm
6640,M6,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6640,&---M6---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_RdacSum180Voutcm
6641,M6,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6641,&---M6---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_RdacSum270Voutcm
6642,M6,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6642,&---M6---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_RdacSum90Voutcm
6643,M6,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6643,&---M6---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_VrefCtl
6644,M6,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6644,&---M6---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_Sum0OffsetTune
6645,M6,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6645,&---M6---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_Sum180OffsetTune
6646,M6,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6646,&---M6---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_Sum270OffsetTune
6647,M6,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M6_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6647,&---M6---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M6_B_4_0_1_x_Sum90OffsetTune
6648,M6,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6648,&---M6---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_SumRshunt
6649,M6,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6649,&---M6---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_RdacPreampVoutcm
6650,M6,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6650,&---M6---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_PreampRshunt
6651,M6,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6651,&---M6---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_RdacSum0Voutcm
6652,M6,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6652,&---M6---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_RdacSum180Voutcm
6653,M6,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6653,&---M6---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_RdacSum270Voutcm
6654,M6,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6654,&---M6---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_RdacSum90Voutcm
6655,M6,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6655,&---M6---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_VrefCtl
6656,M6,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6656,&---M6---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_Sum0OffsetTune
6657,M6,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6657,&---M6---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_Sum180OffsetTune
6658,M6,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6658,&---M6---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_Sum270OffsetTune
6659,M6,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M6_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6659,&---M6---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M6_B_4_0_2_x_Sum90OffsetTune
6660,M6,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6660,&---M6---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_SumRshunt
6661,M6,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6661,&---M6---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_RdacPreampVoutcm
6662,M6,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6662,&---M6---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_PreampRshunt
6663,M6,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6663,&---M6---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_RdacSum0Voutcm
6664,M6,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6664,&---M6---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_RdacSum180Voutcm
6665,M6,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6665,&---M6---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_RdacSum270Voutcm
6666,M6,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6666,&---M6---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_RdacSum90Voutcm
6667,M6,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6667,&---M6---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_VrefCtl
6668,M6,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6668,&---M6---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_Sum0OffsetTune
6669,M6,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6669,&---M6---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_Sum180OffsetTune
6670,M6,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6670,&---M6---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_Sum270OffsetTune
6671,M6,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M6_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6671,&---M6---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M6_B_4_0_3_x_Sum90OffsetTune
6672,M6,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6672,&---M6---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_SumRshunt
6673,M6,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6673,&---M6---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_RdacPreampVoutcm
6674,M6,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6674,&---M6---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_PreampRshunt
6675,M6,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6675,&---M6---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_RdacSum0Voutcm
6676,M6,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6676,&---M6---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_RdacSum180Voutcm
6677,M6,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6677,&---M6---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_RdacSum270Voutcm
6678,M6,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6678,&---M6---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_RdacSum90Voutcm
6679,M6,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6679,&---M6---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_VrefCtl
6680,M6,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6680,&---M6---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_Sum0OffsetTune
6681,M6,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6681,&---M6---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_Sum180OffsetTune
6682,M6,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6682,&---M6---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_Sum270OffsetTune
6683,M6,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M6_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6683,&---M6---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M6_B_4_1_0_x_Sum90OffsetTune
6684,M6,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6684,&---M6---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_SumRshunt
6685,M6,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6685,&---M6---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_RdacPreampVoutcm
6686,M6,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6686,&---M6---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_PreampRshunt
6687,M6,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6687,&---M6---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_RdacSum0Voutcm
6688,M6,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6688,&---M6---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_RdacSum180Voutcm
6689,M6,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6689,&---M6---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_RdacSum270Voutcm
6690,M6,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6690,&---M6---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_RdacSum90Voutcm
6691,M6,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6691,&---M6---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_VrefCtl
6692,M6,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6692,&---M6---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_Sum0OffsetTune
6693,M6,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6693,&---M6---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_Sum180OffsetTune
6694,M6,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6694,&---M6---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_Sum270OffsetTune
6695,M6,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M6_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6695,&---M6---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M6_B_4_1_1_x_Sum90OffsetTune
6696,M6,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6696,&---M6---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_SumRshunt
6697,M6,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6697,&---M6---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_RdacPreampVoutcm
6698,M6,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6698,&---M6---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_PreampRshunt
6699,M6,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6699,&---M6---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_RdacSum0Voutcm
6700,M6,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6700,&---M6---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_RdacSum180Voutcm
6701,M6,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6701,&---M6---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_RdacSum270Voutcm
6702,M6,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6702,&---M6---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_RdacSum90Voutcm
6703,M6,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6703,&---M6---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_VrefCtl
6704,M6,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6704,&---M6---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_Sum0OffsetTune
6705,M6,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6705,&---M6---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_Sum180OffsetTune
6706,M6,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6706,&---M6---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_Sum270OffsetTune
6707,M6,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M6_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6707,&---M6---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M6_B_4_1_2_x_Sum90OffsetTune
6708,M6,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6708,&---M6---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_SumRshunt
6709,M6,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6709,&---M6---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_RdacPreampVoutcm
6710,M6,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6710,&---M6---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_PreampRshunt
6711,M6,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6711,&---M6---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_RdacSum0Voutcm
6712,M6,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6712,&---M6---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_RdacSum180Voutcm
6713,M6,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6713,&---M6---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_RdacSum270Voutcm
6714,M6,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6714,&---M6---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_RdacSum90Voutcm
6715,M6,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6715,&---M6---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_VrefCtl
6716,M6,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6716,&---M6---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_Sum0OffsetTune
6717,M6,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6717,&---M6---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_Sum180OffsetTune
6718,M6,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6718,&---M6---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_Sum270OffsetTune
6719,M6,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M6_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6719,&---M6---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M6_B_4_1_3_x_Sum90OffsetTune
6720,M7,DATA,A,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6720,&---M7---DATA---A---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_SumRshunt
6721,M7,DATA,A,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6721,&---M7---DATA---A---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_RdacPreampVoutcm
6722,M7,DATA,A,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6722,&---M7---DATA---A---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_PreampRshunt
6723,M7,DATA,A,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6723,&---M7---DATA---A---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_RdacSum0Voutcm
6724,M7,DATA,A,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6724,&---M7---DATA---A---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_RdacSum180Voutcm
6725,M7,DATA,A,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6725,&---M7---DATA---A---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_RdacSum270Voutcm
6726,M7,DATA,A,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6726,&---M7---DATA---A---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_RdacSum90Voutcm
6727,M7,DATA,A,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6727,&---M7---DATA---A---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_VrefCtl
6728,M7,DATA,A,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6728,&---M7---DATA---A---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_Sum0OffsetTune
6729,M7,DATA,A,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6729,&---M7---DATA---A---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_Sum180OffsetTune
6730,M7,DATA,A,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6730,&---M7---DATA---A---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_Sum270OffsetTune
6731,M7,DATA,A,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6731,&---M7---DATA---A---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_0_0_0_x_Sum90OffsetTune
6732,M7,DATA,A,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6732,&---M7---DATA---A---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_SumRshunt
6733,M7,DATA,A,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6733,&---M7---DATA---A---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_RdacPreampVoutcm
6734,M7,DATA,A,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6734,&---M7---DATA---A---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_PreampRshunt
6735,M7,DATA,A,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6735,&---M7---DATA---A---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_RdacSum0Voutcm
6736,M7,DATA,A,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6736,&---M7---DATA---A---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_RdacSum180Voutcm
6737,M7,DATA,A,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6737,&---M7---DATA---A---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_RdacSum270Voutcm
6738,M7,DATA,A,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6738,&---M7---DATA---A---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_RdacSum90Voutcm
6739,M7,DATA,A,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6739,&---M7---DATA---A---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_VrefCtl
6740,M7,DATA,A,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6740,&---M7---DATA---A---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_Sum0OffsetTune
6741,M7,DATA,A,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6741,&---M7---DATA---A---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_Sum180OffsetTune
6742,M7,DATA,A,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6742,&---M7---DATA---A---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_Sum270OffsetTune
6743,M7,DATA,A,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6743,&---M7---DATA---A---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_0_0_1_x_Sum90OffsetTune
6744,M7,DATA,A,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6744,&---M7---DATA---A---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_SumRshunt
6745,M7,DATA,A,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6745,&---M7---DATA---A---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_RdacPreampVoutcm
6746,M7,DATA,A,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6746,&---M7---DATA---A---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_PreampRshunt
6747,M7,DATA,A,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6747,&---M7---DATA---A---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_RdacSum0Voutcm
6748,M7,DATA,A,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6748,&---M7---DATA---A---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_RdacSum180Voutcm
6749,M7,DATA,A,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6749,&---M7---DATA---A---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_RdacSum270Voutcm
6750,M7,DATA,A,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6750,&---M7---DATA---A---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_RdacSum90Voutcm
6751,M7,DATA,A,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6751,&---M7---DATA---A---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_VrefCtl
6752,M7,DATA,A,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6752,&---M7---DATA---A---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_Sum0OffsetTune
6753,M7,DATA,A,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6753,&---M7---DATA---A---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_Sum180OffsetTune
6754,M7,DATA,A,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6754,&---M7---DATA---A---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_Sum270OffsetTune
6755,M7,DATA,A,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6755,&---M7---DATA---A---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_0_0_2_x_Sum90OffsetTune
6756,M7,DATA,A,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6756,&---M7---DATA---A---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_SumRshunt
6757,M7,DATA,A,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6757,&---M7---DATA---A---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_RdacPreampVoutcm
6758,M7,DATA,A,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6758,&---M7---DATA---A---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_PreampRshunt
6759,M7,DATA,A,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6759,&---M7---DATA---A---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_RdacSum0Voutcm
6760,M7,DATA,A,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6760,&---M7---DATA---A---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_RdacSum180Voutcm
6761,M7,DATA,A,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6761,&---M7---DATA---A---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_RdacSum270Voutcm
6762,M7,DATA,A,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6762,&---M7---DATA---A---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_RdacSum90Voutcm
6763,M7,DATA,A,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6763,&---M7---DATA---A---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_VrefCtl
6764,M7,DATA,A,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6764,&---M7---DATA---A---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_Sum0OffsetTune
6765,M7,DATA,A,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6765,&---M7---DATA---A---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_Sum180OffsetTune
6766,M7,DATA,A,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6766,&---M7---DATA---A---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_Sum270OffsetTune
6767,M7,DATA,A,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6767,&---M7---DATA---A---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_0_0_3_x_Sum90OffsetTune
6768,M7,DATA,A,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6768,&---M7---DATA---A---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_SumRshunt
6769,M7,DATA,A,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6769,&---M7---DATA---A---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_RdacPreampVoutcm
6770,M7,DATA,A,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6770,&---M7---DATA---A---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_PreampRshunt
6771,M7,DATA,A,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6771,&---M7---DATA---A---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_RdacSum0Voutcm
6772,M7,DATA,A,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6772,&---M7---DATA---A---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_RdacSum180Voutcm
6773,M7,DATA,A,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6773,&---M7---DATA---A---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_RdacSum270Voutcm
6774,M7,DATA,A,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6774,&---M7---DATA---A---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_RdacSum90Voutcm
6775,M7,DATA,A,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6775,&---M7---DATA---A---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_VrefCtl
6776,M7,DATA,A,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6776,&---M7---DATA---A---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_Sum0OffsetTune
6777,M7,DATA,A,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6777,&---M7---DATA---A---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_Sum180OffsetTune
6778,M7,DATA,A,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6778,&---M7---DATA---A---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_Sum270OffsetTune
6779,M7,DATA,A,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6779,&---M7---DATA---A---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_0_1_0_x_Sum90OffsetTune
6780,M7,DATA,A,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6780,&---M7---DATA---A---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_SumRshunt
6781,M7,DATA,A,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6781,&---M7---DATA---A---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_RdacPreampVoutcm
6782,M7,DATA,A,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6782,&---M7---DATA---A---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_PreampRshunt
6783,M7,DATA,A,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6783,&---M7---DATA---A---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_RdacSum0Voutcm
6784,M7,DATA,A,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6784,&---M7---DATA---A---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_RdacSum180Voutcm
6785,M7,DATA,A,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6785,&---M7---DATA---A---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_RdacSum270Voutcm
6786,M7,DATA,A,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6786,&---M7---DATA---A---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_RdacSum90Voutcm
6787,M7,DATA,A,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6787,&---M7---DATA---A---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_VrefCtl
6788,M7,DATA,A,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6788,&---M7---DATA---A---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_Sum0OffsetTune
6789,M7,DATA,A,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6789,&---M7---DATA---A---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_Sum180OffsetTune
6790,M7,DATA,A,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6790,&---M7---DATA---A---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_Sum270OffsetTune
6791,M7,DATA,A,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6791,&---M7---DATA---A---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_0_1_1_x_Sum90OffsetTune
6792,M7,DATA,A,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6792,&---M7---DATA---A---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_SumRshunt
6793,M7,DATA,A,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6793,&---M7---DATA---A---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_RdacPreampVoutcm
6794,M7,DATA,A,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6794,&---M7---DATA---A---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_PreampRshunt
6795,M7,DATA,A,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6795,&---M7---DATA---A---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_RdacSum0Voutcm
6796,M7,DATA,A,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6796,&---M7---DATA---A---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_RdacSum180Voutcm
6797,M7,DATA,A,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6797,&---M7---DATA---A---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_RdacSum270Voutcm
6798,M7,DATA,A,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6798,&---M7---DATA---A---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_RdacSum90Voutcm
6799,M7,DATA,A,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6799,&---M7---DATA---A---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_VrefCtl
6800,M7,DATA,A,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6800,&---M7---DATA---A---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_Sum0OffsetTune
6801,M7,DATA,A,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6801,&---M7---DATA---A---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_Sum180OffsetTune
6802,M7,DATA,A,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6802,&---M7---DATA---A---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_Sum270OffsetTune
6803,M7,DATA,A,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6803,&---M7---DATA---A---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_0_1_2_x_Sum90OffsetTune
6804,M7,DATA,A,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6804,&---M7---DATA---A---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_SumRshunt
6805,M7,DATA,A,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6805,&---M7---DATA---A---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_RdacPreampVoutcm
6806,M7,DATA,A,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6806,&---M7---DATA---A---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_PreampRshunt
6807,M7,DATA,A,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6807,&---M7---DATA---A---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_RdacSum0Voutcm
6808,M7,DATA,A,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6808,&---M7---DATA---A---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_RdacSum180Voutcm
6809,M7,DATA,A,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6809,&---M7---DATA---A---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_RdacSum270Voutcm
6810,M7,DATA,A,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6810,&---M7---DATA---A---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_RdacSum90Voutcm
6811,M7,DATA,A,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6811,&---M7---DATA---A---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_VrefCtl
6812,M7,DATA,A,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6812,&---M7---DATA---A---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_Sum0OffsetTune
6813,M7,DATA,A,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6813,&---M7---DATA---A---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_Sum180OffsetTune
6814,M7,DATA,A,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6814,&---M7---DATA---A---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_Sum270OffsetTune
6815,M7,DATA,A,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6815,&---M7---DATA---A---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_0_1_3_x_Sum90OffsetTune
6816,M7,DATA,A,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6816,&---M7---DATA---A---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_SumRshunt
6817,M7,DATA,A,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6817,&---M7---DATA---A---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_RdacPreampVoutcm
6818,M7,DATA,A,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6818,&---M7---DATA---A---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_PreampRshunt
6819,M7,DATA,A,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6819,&---M7---DATA---A---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_RdacSum0Voutcm
6820,M7,DATA,A,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6820,&---M7---DATA---A---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_RdacSum180Voutcm
6821,M7,DATA,A,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6821,&---M7---DATA---A---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_RdacSum270Voutcm
6822,M7,DATA,A,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6822,&---M7---DATA---A---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_RdacSum90Voutcm
6823,M7,DATA,A,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6823,&---M7---DATA---A---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_VrefCtl
6824,M7,DATA,A,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6824,&---M7---DATA---A---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_Sum0OffsetTune
6825,M7,DATA,A,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6825,&---M7---DATA---A---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_Sum180OffsetTune
6826,M7,DATA,A,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6826,&---M7---DATA---A---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_Sum270OffsetTune
6827,M7,DATA,A,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6827,&---M7---DATA---A---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_1_0_0_x_Sum90OffsetTune
6828,M7,DATA,A,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6828,&---M7---DATA---A---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_SumRshunt
6829,M7,DATA,A,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6829,&---M7---DATA---A---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_RdacPreampVoutcm
6830,M7,DATA,A,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6830,&---M7---DATA---A---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_PreampRshunt
6831,M7,DATA,A,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6831,&---M7---DATA---A---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_RdacSum0Voutcm
6832,M7,DATA,A,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6832,&---M7---DATA---A---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_RdacSum180Voutcm
6833,M7,DATA,A,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6833,&---M7---DATA---A---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_RdacSum270Voutcm
6834,M7,DATA,A,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6834,&---M7---DATA---A---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_RdacSum90Voutcm
6835,M7,DATA,A,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6835,&---M7---DATA---A---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_VrefCtl
6836,M7,DATA,A,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6836,&---M7---DATA---A---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_Sum0OffsetTune
6837,M7,DATA,A,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6837,&---M7---DATA---A---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_Sum180OffsetTune
6838,M7,DATA,A,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6838,&---M7---DATA---A---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_Sum270OffsetTune
6839,M7,DATA,A,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6839,&---M7---DATA---A---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_1_0_1_x_Sum90OffsetTune
6840,M7,DATA,A,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6840,&---M7---DATA---A---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_SumRshunt
6841,M7,DATA,A,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6841,&---M7---DATA---A---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_RdacPreampVoutcm
6842,M7,DATA,A,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6842,&---M7---DATA---A---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_PreampRshunt
6843,M7,DATA,A,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6843,&---M7---DATA---A---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_RdacSum0Voutcm
6844,M7,DATA,A,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6844,&---M7---DATA---A---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_RdacSum180Voutcm
6845,M7,DATA,A,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6845,&---M7---DATA---A---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_RdacSum270Voutcm
6846,M7,DATA,A,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6846,&---M7---DATA---A---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_RdacSum90Voutcm
6847,M7,DATA,A,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6847,&---M7---DATA---A---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_VrefCtl
6848,M7,DATA,A,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6848,&---M7---DATA---A---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_Sum0OffsetTune
6849,M7,DATA,A,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6849,&---M7---DATA---A---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_Sum180OffsetTune
6850,M7,DATA,A,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6850,&---M7---DATA---A---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_Sum270OffsetTune
6851,M7,DATA,A,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6851,&---M7---DATA---A---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_1_0_2_x_Sum90OffsetTune
6852,M7,DATA,A,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6852,&---M7---DATA---A---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_SumRshunt
6853,M7,DATA,A,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6853,&---M7---DATA---A---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_RdacPreampVoutcm
6854,M7,DATA,A,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6854,&---M7---DATA---A---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_PreampRshunt
6855,M7,DATA,A,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6855,&---M7---DATA---A---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_RdacSum0Voutcm
6856,M7,DATA,A,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6856,&---M7---DATA---A---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_RdacSum180Voutcm
6857,M7,DATA,A,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6857,&---M7---DATA---A---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_RdacSum270Voutcm
6858,M7,DATA,A,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6858,&---M7---DATA---A---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_RdacSum90Voutcm
6859,M7,DATA,A,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6859,&---M7---DATA---A---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_VrefCtl
6860,M7,DATA,A,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6860,&---M7---DATA---A---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_Sum0OffsetTune
6861,M7,DATA,A,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6861,&---M7---DATA---A---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_Sum180OffsetTune
6862,M7,DATA,A,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6862,&---M7---DATA---A---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_Sum270OffsetTune
6863,M7,DATA,A,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6863,&---M7---DATA---A---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_1_0_3_x_Sum90OffsetTune
6864,M7,DATA,A,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6864,&---M7---DATA---A---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_SumRshunt
6865,M7,DATA,A,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6865,&---M7---DATA---A---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_RdacPreampVoutcm
6866,M7,DATA,A,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6866,&---M7---DATA---A---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_PreampRshunt
6867,M7,DATA,A,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6867,&---M7---DATA---A---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_RdacSum0Voutcm
6868,M7,DATA,A,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6868,&---M7---DATA---A---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_RdacSum180Voutcm
6869,M7,DATA,A,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6869,&---M7---DATA---A---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_RdacSum270Voutcm
6870,M7,DATA,A,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6870,&---M7---DATA---A---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_RdacSum90Voutcm
6871,M7,DATA,A,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6871,&---M7---DATA---A---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_VrefCtl
6872,M7,DATA,A,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6872,&---M7---DATA---A---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_Sum0OffsetTune
6873,M7,DATA,A,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6873,&---M7---DATA---A---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_Sum180OffsetTune
6874,M7,DATA,A,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6874,&---M7---DATA---A---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_Sum270OffsetTune
6875,M7,DATA,A,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6875,&---M7---DATA---A---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_1_1_0_x_Sum90OffsetTune
6876,M7,DATA,A,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6876,&---M7---DATA---A---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_SumRshunt
6877,M7,DATA,A,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6877,&---M7---DATA---A---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_RdacPreampVoutcm
6878,M7,DATA,A,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6878,&---M7---DATA---A---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_PreampRshunt
6879,M7,DATA,A,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6879,&---M7---DATA---A---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_RdacSum0Voutcm
6880,M7,DATA,A,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6880,&---M7---DATA---A---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_RdacSum180Voutcm
6881,M7,DATA,A,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6881,&---M7---DATA---A---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_RdacSum270Voutcm
6882,M7,DATA,A,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6882,&---M7---DATA---A---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_RdacSum90Voutcm
6883,M7,DATA,A,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6883,&---M7---DATA---A---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_VrefCtl
6884,M7,DATA,A,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6884,&---M7---DATA---A---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_Sum0OffsetTune
6885,M7,DATA,A,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6885,&---M7---DATA---A---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_Sum180OffsetTune
6886,M7,DATA,A,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6886,&---M7---DATA---A---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_Sum270OffsetTune
6887,M7,DATA,A,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6887,&---M7---DATA---A---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_1_1_1_x_Sum90OffsetTune
6888,M7,DATA,A,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6888,&---M7---DATA---A---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_SumRshunt
6889,M7,DATA,A,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6889,&---M7---DATA---A---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_RdacPreampVoutcm
6890,M7,DATA,A,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6890,&---M7---DATA---A---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_PreampRshunt
6891,M7,DATA,A,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6891,&---M7---DATA---A---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_RdacSum0Voutcm
6892,M7,DATA,A,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6892,&---M7---DATA---A---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_RdacSum180Voutcm
6893,M7,DATA,A,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6893,&---M7---DATA---A---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_RdacSum270Voutcm
6894,M7,DATA,A,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6894,&---M7---DATA---A---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_RdacSum90Voutcm
6895,M7,DATA,A,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6895,&---M7---DATA---A---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_VrefCtl
6896,M7,DATA,A,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6896,&---M7---DATA---A---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_Sum0OffsetTune
6897,M7,DATA,A,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6897,&---M7---DATA---A---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_Sum180OffsetTune
6898,M7,DATA,A,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6898,&---M7---DATA---A---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_Sum270OffsetTune
6899,M7,DATA,A,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6899,&---M7---DATA---A---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_1_1_2_x_Sum90OffsetTune
6900,M7,DATA,A,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6900,&---M7---DATA---A---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_SumRshunt
6901,M7,DATA,A,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6901,&---M7---DATA---A---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_RdacPreampVoutcm
6902,M7,DATA,A,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6902,&---M7---DATA---A---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_PreampRshunt
6903,M7,DATA,A,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6903,&---M7---DATA---A---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_RdacSum0Voutcm
6904,M7,DATA,A,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6904,&---M7---DATA---A---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_RdacSum180Voutcm
6905,M7,DATA,A,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6905,&---M7---DATA---A---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_RdacSum270Voutcm
6906,M7,DATA,A,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6906,&---M7---DATA---A---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_RdacSum90Voutcm
6907,M7,DATA,A,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6907,&---M7---DATA---A---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_VrefCtl
6908,M7,DATA,A,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6908,&---M7---DATA---A---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_Sum0OffsetTune
6909,M7,DATA,A,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6909,&---M7---DATA---A---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_Sum180OffsetTune
6910,M7,DATA,A,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6910,&---M7---DATA---A---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_Sum270OffsetTune
6911,M7,DATA,A,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6911,&---M7---DATA---A---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_1_1_3_x_Sum90OffsetTune
6912,M7,DATA,A,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6912,&---M7---DATA---A---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_SumRshunt
6913,M7,DATA,A,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6913,&---M7---DATA---A---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_RdacPreampVoutcm
6914,M7,DATA,A,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6914,&---M7---DATA---A---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_PreampRshunt
6915,M7,DATA,A,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6915,&---M7---DATA---A---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_RdacSum0Voutcm
6916,M7,DATA,A,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6916,&---M7---DATA---A---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_RdacSum180Voutcm
6917,M7,DATA,A,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6917,&---M7---DATA---A---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_RdacSum270Voutcm
6918,M7,DATA,A,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6918,&---M7---DATA---A---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_RdacSum90Voutcm
6919,M7,DATA,A,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6919,&---M7---DATA---A---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_VrefCtl
6920,M7,DATA,A,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6920,&---M7---DATA---A---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_Sum0OffsetTune
6921,M7,DATA,A,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6921,&---M7---DATA---A---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_Sum180OffsetTune
6922,M7,DATA,A,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6922,&---M7---DATA---A---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_Sum270OffsetTune
6923,M7,DATA,A,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6923,&---M7---DATA---A---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_2_0_0_x_Sum90OffsetTune
6924,M7,DATA,A,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6924,&---M7---DATA---A---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_SumRshunt
6925,M7,DATA,A,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6925,&---M7---DATA---A---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_RdacPreampVoutcm
6926,M7,DATA,A,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6926,&---M7---DATA---A---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_PreampRshunt
6927,M7,DATA,A,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6927,&---M7---DATA---A---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_RdacSum0Voutcm
6928,M7,DATA,A,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6928,&---M7---DATA---A---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_RdacSum180Voutcm
6929,M7,DATA,A,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6929,&---M7---DATA---A---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_RdacSum270Voutcm
6930,M7,DATA,A,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6930,&---M7---DATA---A---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_RdacSum90Voutcm
6931,M7,DATA,A,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6931,&---M7---DATA---A---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_VrefCtl
6932,M7,DATA,A,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6932,&---M7---DATA---A---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_Sum0OffsetTune
6933,M7,DATA,A,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6933,&---M7---DATA---A---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_Sum180OffsetTune
6934,M7,DATA,A,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6934,&---M7---DATA---A---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_Sum270OffsetTune
6935,M7,DATA,A,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6935,&---M7---DATA---A---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_2_0_1_x_Sum90OffsetTune
6936,M7,DATA,A,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6936,&---M7---DATA---A---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_SumRshunt
6937,M7,DATA,A,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6937,&---M7---DATA---A---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_RdacPreampVoutcm
6938,M7,DATA,A,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6938,&---M7---DATA---A---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_PreampRshunt
6939,M7,DATA,A,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6939,&---M7---DATA---A---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_RdacSum0Voutcm
6940,M7,DATA,A,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6940,&---M7---DATA---A---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_RdacSum180Voutcm
6941,M7,DATA,A,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6941,&---M7---DATA---A---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_RdacSum270Voutcm
6942,M7,DATA,A,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6942,&---M7---DATA---A---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_RdacSum90Voutcm
6943,M7,DATA,A,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6943,&---M7---DATA---A---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_VrefCtl
6944,M7,DATA,A,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6944,&---M7---DATA---A---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_Sum0OffsetTune
6945,M7,DATA,A,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6945,&---M7---DATA---A---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_Sum180OffsetTune
6946,M7,DATA,A,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6946,&---M7---DATA---A---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_Sum270OffsetTune
6947,M7,DATA,A,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6947,&---M7---DATA---A---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_2_0_2_x_Sum90OffsetTune
6948,M7,DATA,A,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6948,&---M7---DATA---A---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_SumRshunt
6949,M7,DATA,A,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6949,&---M7---DATA---A---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_RdacPreampVoutcm
6950,M7,DATA,A,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6950,&---M7---DATA---A---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_PreampRshunt
6951,M7,DATA,A,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6951,&---M7---DATA---A---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_RdacSum0Voutcm
6952,M7,DATA,A,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6952,&---M7---DATA---A---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_RdacSum180Voutcm
6953,M7,DATA,A,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6953,&---M7---DATA---A---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_RdacSum270Voutcm
6954,M7,DATA,A,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6954,&---M7---DATA---A---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_RdacSum90Voutcm
6955,M7,DATA,A,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6955,&---M7---DATA---A---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_VrefCtl
6956,M7,DATA,A,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6956,&---M7---DATA---A---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_Sum0OffsetTune
6957,M7,DATA,A,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6957,&---M7---DATA---A---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_Sum180OffsetTune
6958,M7,DATA,A,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6958,&---M7---DATA---A---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_Sum270OffsetTune
6959,M7,DATA,A,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6959,&---M7---DATA---A---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_2_0_3_x_Sum90OffsetTune
6960,M7,DATA,A,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6960,&---M7---DATA---A---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_SumRshunt
6961,M7,DATA,A,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6961,&---M7---DATA---A---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_RdacPreampVoutcm
6962,M7,DATA,A,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6962,&---M7---DATA---A---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_PreampRshunt
6963,M7,DATA,A,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6963,&---M7---DATA---A---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_RdacSum0Voutcm
6964,M7,DATA,A,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6964,&---M7---DATA---A---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_RdacSum180Voutcm
6965,M7,DATA,A,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6965,&---M7---DATA---A---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_RdacSum270Voutcm
6966,M7,DATA,A,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6966,&---M7---DATA---A---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_RdacSum90Voutcm
6967,M7,DATA,A,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6967,&---M7---DATA---A---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_VrefCtl
6968,M7,DATA,A,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6968,&---M7---DATA---A---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_Sum0OffsetTune
6969,M7,DATA,A,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6969,&---M7---DATA---A---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_Sum180OffsetTune
6970,M7,DATA,A,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6970,&---M7---DATA---A---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_Sum270OffsetTune
6971,M7,DATA,A,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6971,&---M7---DATA---A---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_2_1_0_x_Sum90OffsetTune
6972,M7,DATA,A,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6972,&---M7---DATA---A---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_SumRshunt
6973,M7,DATA,A,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6973,&---M7---DATA---A---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_RdacPreampVoutcm
6974,M7,DATA,A,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6974,&---M7---DATA---A---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_PreampRshunt
6975,M7,DATA,A,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6975,&---M7---DATA---A---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_RdacSum0Voutcm
6976,M7,DATA,A,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6976,&---M7---DATA---A---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_RdacSum180Voutcm
6977,M7,DATA,A,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6977,&---M7---DATA---A---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_RdacSum270Voutcm
6978,M7,DATA,A,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6978,&---M7---DATA---A---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_RdacSum90Voutcm
6979,M7,DATA,A,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6979,&---M7---DATA---A---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_VrefCtl
6980,M7,DATA,A,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6980,&---M7---DATA---A---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_Sum0OffsetTune
6981,M7,DATA,A,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6981,&---M7---DATA---A---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_Sum180OffsetTune
6982,M7,DATA,A,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6982,&---M7---DATA---A---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_Sum270OffsetTune
6983,M7,DATA,A,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6983,&---M7---DATA---A---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_2_1_1_x_Sum90OffsetTune
6984,M7,DATA,A,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6984,&---M7---DATA---A---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_SumRshunt
6985,M7,DATA,A,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6985,&---M7---DATA---A---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_RdacPreampVoutcm
6986,M7,DATA,A,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6986,&---M7---DATA---A---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_PreampRshunt
6987,M7,DATA,A,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6987,&---M7---DATA---A---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_RdacSum0Voutcm
6988,M7,DATA,A,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6988,&---M7---DATA---A---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_RdacSum180Voutcm
6989,M7,DATA,A,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6989,&---M7---DATA---A---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_RdacSum270Voutcm
6990,M7,DATA,A,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6990,&---M7---DATA---A---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_RdacSum90Voutcm
6991,M7,DATA,A,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6991,&---M7---DATA---A---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_VrefCtl
6992,M7,DATA,A,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6992,&---M7---DATA---A---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_Sum0OffsetTune
6993,M7,DATA,A,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6993,&---M7---DATA---A---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_Sum180OffsetTune
6994,M7,DATA,A,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6994,&---M7---DATA---A---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_Sum270OffsetTune
6995,M7,DATA,A,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6995,&---M7---DATA---A---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_2_1_2_x_Sum90OffsetTune
6996,M7,DATA,A,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6996,&---M7---DATA---A---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_SumRshunt
6997,M7,DATA,A,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6997,&---M7---DATA---A---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_RdacPreampVoutcm
6998,M7,DATA,A,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6998,&---M7---DATA---A---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_PreampRshunt
6999,M7,DATA,A,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_6999,&---M7---DATA---A---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_RdacSum0Voutcm
7000,M7,DATA,A,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7000,&---M7---DATA---A---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_RdacSum180Voutcm
7001,M7,DATA,A,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7001,&---M7---DATA---A---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_RdacSum270Voutcm
7002,M7,DATA,A,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7002,&---M7---DATA---A---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_RdacSum90Voutcm
7003,M7,DATA,A,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7003,&---M7---DATA---A---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_VrefCtl
7004,M7,DATA,A,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7004,&---M7---DATA---A---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_Sum0OffsetTune
7005,M7,DATA,A,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7005,&---M7---DATA---A---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_Sum180OffsetTune
7006,M7,DATA,A,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7006,&---M7---DATA---A---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_Sum270OffsetTune
7007,M7,DATA,A,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7007,&---M7---DATA---A---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_2_1_3_x_Sum90OffsetTune
7008,M7,DATA,A,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7008,&---M7---DATA---A---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_SumRshunt
7009,M7,DATA,A,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7009,&---M7---DATA---A---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_RdacPreampVoutcm
7010,M7,DATA,A,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7010,&---M7---DATA---A---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_PreampRshunt
7011,M7,DATA,A,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7011,&---M7---DATA---A---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_RdacSum0Voutcm
7012,M7,DATA,A,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7012,&---M7---DATA---A---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_RdacSum180Voutcm
7013,M7,DATA,A,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7013,&---M7---DATA---A---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_RdacSum270Voutcm
7014,M7,DATA,A,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7014,&---M7---DATA---A---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_RdacSum90Voutcm
7015,M7,DATA,A,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7015,&---M7---DATA---A---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_VrefCtl
7016,M7,DATA,A,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7016,&---M7---DATA---A---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_Sum0OffsetTune
7017,M7,DATA,A,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7017,&---M7---DATA---A---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_Sum180OffsetTune
7018,M7,DATA,A,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7018,&---M7---DATA---A---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_Sum270OffsetTune
7019,M7,DATA,A,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7019,&---M7---DATA---A---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_3_0_0_x_Sum90OffsetTune
7020,M7,DATA,A,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7020,&---M7---DATA---A---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_SumRshunt
7021,M7,DATA,A,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7021,&---M7---DATA---A---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_RdacPreampVoutcm
7022,M7,DATA,A,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7022,&---M7---DATA---A---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_PreampRshunt
7023,M7,DATA,A,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7023,&---M7---DATA---A---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_RdacSum0Voutcm
7024,M7,DATA,A,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7024,&---M7---DATA---A---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_RdacSum180Voutcm
7025,M7,DATA,A,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7025,&---M7---DATA---A---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_RdacSum270Voutcm
7026,M7,DATA,A,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7026,&---M7---DATA---A---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_RdacSum90Voutcm
7027,M7,DATA,A,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7027,&---M7---DATA---A---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_VrefCtl
7028,M7,DATA,A,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7028,&---M7---DATA---A---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_Sum0OffsetTune
7029,M7,DATA,A,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7029,&---M7---DATA---A---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_Sum180OffsetTune
7030,M7,DATA,A,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7030,&---M7---DATA---A---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_Sum270OffsetTune
7031,M7,DATA,A,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7031,&---M7---DATA---A---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_3_0_1_x_Sum90OffsetTune
7032,M7,DATA,A,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7032,&---M7---DATA---A---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_SumRshunt
7033,M7,DATA,A,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7033,&---M7---DATA---A---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_RdacPreampVoutcm
7034,M7,DATA,A,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7034,&---M7---DATA---A---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_PreampRshunt
7035,M7,DATA,A,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7035,&---M7---DATA---A---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_RdacSum0Voutcm
7036,M7,DATA,A,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7036,&---M7---DATA---A---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_RdacSum180Voutcm
7037,M7,DATA,A,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7037,&---M7---DATA---A---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_RdacSum270Voutcm
7038,M7,DATA,A,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7038,&---M7---DATA---A---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_RdacSum90Voutcm
7039,M7,DATA,A,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7039,&---M7---DATA---A---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_VrefCtl
7040,M7,DATA,A,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7040,&---M7---DATA---A---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_Sum0OffsetTune
7041,M7,DATA,A,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7041,&---M7---DATA---A---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_Sum180OffsetTune
7042,M7,DATA,A,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7042,&---M7---DATA---A---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_Sum270OffsetTune
7043,M7,DATA,A,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7043,&---M7---DATA---A---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_3_0_2_x_Sum90OffsetTune
7044,M7,DATA,A,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7044,&---M7---DATA---A---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_SumRshunt
7045,M7,DATA,A,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7045,&---M7---DATA---A---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_RdacPreampVoutcm
7046,M7,DATA,A,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7046,&---M7---DATA---A---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_PreampRshunt
7047,M7,DATA,A,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7047,&---M7---DATA---A---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_RdacSum0Voutcm
7048,M7,DATA,A,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7048,&---M7---DATA---A---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_RdacSum180Voutcm
7049,M7,DATA,A,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7049,&---M7---DATA---A---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_RdacSum270Voutcm
7050,M7,DATA,A,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7050,&---M7---DATA---A---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_RdacSum90Voutcm
7051,M7,DATA,A,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7051,&---M7---DATA---A---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_VrefCtl
7052,M7,DATA,A,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7052,&---M7---DATA---A---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_Sum0OffsetTune
7053,M7,DATA,A,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7053,&---M7---DATA---A---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_Sum180OffsetTune
7054,M7,DATA,A,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7054,&---M7---DATA---A---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_Sum270OffsetTune
7055,M7,DATA,A,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7055,&---M7---DATA---A---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_3_0_3_x_Sum90OffsetTune
7056,M7,DATA,A,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7056,&---M7---DATA---A---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_SumRshunt
7057,M7,DATA,A,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7057,&---M7---DATA---A---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_RdacPreampVoutcm
7058,M7,DATA,A,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7058,&---M7---DATA---A---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_PreampRshunt
7059,M7,DATA,A,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7059,&---M7---DATA---A---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_RdacSum0Voutcm
7060,M7,DATA,A,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7060,&---M7---DATA---A---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_RdacSum180Voutcm
7061,M7,DATA,A,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7061,&---M7---DATA---A---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_RdacSum270Voutcm
7062,M7,DATA,A,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7062,&---M7---DATA---A---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_RdacSum90Voutcm
7063,M7,DATA,A,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7063,&---M7---DATA---A---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_VrefCtl
7064,M7,DATA,A,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7064,&---M7---DATA---A---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_Sum0OffsetTune
7065,M7,DATA,A,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7065,&---M7---DATA---A---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_Sum180OffsetTune
7066,M7,DATA,A,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7066,&---M7---DATA---A---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_Sum270OffsetTune
7067,M7,DATA,A,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7067,&---M7---DATA---A---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_3_1_0_x_Sum90OffsetTune
7068,M7,DATA,A,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7068,&---M7---DATA---A---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_SumRshunt
7069,M7,DATA,A,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7069,&---M7---DATA---A---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_RdacPreampVoutcm
7070,M7,DATA,A,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7070,&---M7---DATA---A---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_PreampRshunt
7071,M7,DATA,A,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7071,&---M7---DATA---A---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_RdacSum0Voutcm
7072,M7,DATA,A,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7072,&---M7---DATA---A---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_RdacSum180Voutcm
7073,M7,DATA,A,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7073,&---M7---DATA---A---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_RdacSum270Voutcm
7074,M7,DATA,A,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7074,&---M7---DATA---A---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_RdacSum90Voutcm
7075,M7,DATA,A,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7075,&---M7---DATA---A---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_VrefCtl
7076,M7,DATA,A,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7076,&---M7---DATA---A---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_Sum0OffsetTune
7077,M7,DATA,A,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7077,&---M7---DATA---A---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_Sum180OffsetTune
7078,M7,DATA,A,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7078,&---M7---DATA---A---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_Sum270OffsetTune
7079,M7,DATA,A,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7079,&---M7---DATA---A---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_3_1_1_x_Sum90OffsetTune
7080,M7,DATA,A,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7080,&---M7---DATA---A---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_SumRshunt
7081,M7,DATA,A,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7081,&---M7---DATA---A---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_RdacPreampVoutcm
7082,M7,DATA,A,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7082,&---M7---DATA---A---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_PreampRshunt
7083,M7,DATA,A,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7083,&---M7---DATA---A---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_RdacSum0Voutcm
7084,M7,DATA,A,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7084,&---M7---DATA---A---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_RdacSum180Voutcm
7085,M7,DATA,A,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7085,&---M7---DATA---A---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_RdacSum270Voutcm
7086,M7,DATA,A,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7086,&---M7---DATA---A---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_RdacSum90Voutcm
7087,M7,DATA,A,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7087,&---M7---DATA---A---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_VrefCtl
7088,M7,DATA,A,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7088,&---M7---DATA---A---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_Sum0OffsetTune
7089,M7,DATA,A,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7089,&---M7---DATA---A---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_Sum180OffsetTune
7090,M7,DATA,A,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7090,&---M7---DATA---A---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_Sum270OffsetTune
7091,M7,DATA,A,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7091,&---M7---DATA---A---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_3_1_2_x_Sum90OffsetTune
7092,M7,DATA,A,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7092,&---M7---DATA---A---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_SumRshunt
7093,M7,DATA,A,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7093,&---M7---DATA---A---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_RdacPreampVoutcm
7094,M7,DATA,A,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7094,&---M7---DATA---A---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_PreampRshunt
7095,M7,DATA,A,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7095,&---M7---DATA---A---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_RdacSum0Voutcm
7096,M7,DATA,A,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7096,&---M7---DATA---A---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_RdacSum180Voutcm
7097,M7,DATA,A,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7097,&---M7---DATA---A---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_RdacSum270Voutcm
7098,M7,DATA,A,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7098,&---M7---DATA---A---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_RdacSum90Voutcm
7099,M7,DATA,A,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7099,&---M7---DATA---A---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_VrefCtl
7100,M7,DATA,A,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7100,&---M7---DATA---A---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_Sum0OffsetTune
7101,M7,DATA,A,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7101,&---M7---DATA---A---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_Sum180OffsetTune
7102,M7,DATA,A,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7102,&---M7---DATA---A---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_Sum270OffsetTune
7103,M7,DATA,A,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7103,&---M7---DATA---A---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_3_1_3_x_Sum90OffsetTune
7104,M7,DATA,A,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7104,&---M7---DATA---A---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_SumRshunt
7105,M7,DATA,A,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7105,&---M7---DATA---A---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_RdacPreampVoutcm
7106,M7,DATA,A,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7106,&---M7---DATA---A---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_PreampRshunt
7107,M7,DATA,A,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7107,&---M7---DATA---A---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_RdacSum0Voutcm
7108,M7,DATA,A,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7108,&---M7---DATA---A---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_RdacSum180Voutcm
7109,M7,DATA,A,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7109,&---M7---DATA---A---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_RdacSum270Voutcm
7110,M7,DATA,A,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7110,&---M7---DATA---A---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_RdacSum90Voutcm
7111,M7,DATA,A,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7111,&---M7---DATA---A---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_VrefCtl
7112,M7,DATA,A,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7112,&---M7---DATA---A---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_Sum0OffsetTune
7113,M7,DATA,A,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7113,&---M7---DATA---A---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_Sum180OffsetTune
7114,M7,DATA,A,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7114,&---M7---DATA---A---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_Sum270OffsetTune
7115,M7,DATA,A,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_A_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7115,&---M7---DATA---A---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_A_4_0_0_x_Sum90OffsetTune
7116,M7,DATA,A,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7116,&---M7---DATA---A---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_SumRshunt
7117,M7,DATA,A,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7117,&---M7---DATA---A---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_RdacPreampVoutcm
7118,M7,DATA,A,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7118,&---M7---DATA---A---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_PreampRshunt
7119,M7,DATA,A,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7119,&---M7---DATA---A---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_RdacSum0Voutcm
7120,M7,DATA,A,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7120,&---M7---DATA---A---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_RdacSum180Voutcm
7121,M7,DATA,A,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7121,&---M7---DATA---A---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_RdacSum270Voutcm
7122,M7,DATA,A,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7122,&---M7---DATA---A---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_RdacSum90Voutcm
7123,M7,DATA,A,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7123,&---M7---DATA---A---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_VrefCtl
7124,M7,DATA,A,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7124,&---M7---DATA---A---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_Sum0OffsetTune
7125,M7,DATA,A,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7125,&---M7---DATA---A---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_Sum180OffsetTune
7126,M7,DATA,A,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7126,&---M7---DATA---A---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_Sum270OffsetTune
7127,M7,DATA,A,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_A_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7127,&---M7---DATA---A---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_A_4_0_1_x_Sum90OffsetTune
7128,M7,DATA,A,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7128,&---M7---DATA---A---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_SumRshunt
7129,M7,DATA,A,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7129,&---M7---DATA---A---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_RdacPreampVoutcm
7130,M7,DATA,A,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7130,&---M7---DATA---A---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_PreampRshunt
7131,M7,DATA,A,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7131,&---M7---DATA---A---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_RdacSum0Voutcm
7132,M7,DATA,A,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7132,&---M7---DATA---A---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_RdacSum180Voutcm
7133,M7,DATA,A,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7133,&---M7---DATA---A---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_RdacSum270Voutcm
7134,M7,DATA,A,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7134,&---M7---DATA---A---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_RdacSum90Voutcm
7135,M7,DATA,A,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7135,&---M7---DATA---A---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_VrefCtl
7136,M7,DATA,A,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7136,&---M7---DATA---A---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_Sum0OffsetTune
7137,M7,DATA,A,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7137,&---M7---DATA---A---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_Sum180OffsetTune
7138,M7,DATA,A,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7138,&---M7---DATA---A---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_Sum270OffsetTune
7139,M7,DATA,A,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_A_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7139,&---M7---DATA---A---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_A_4_0_2_x_Sum90OffsetTune
7140,M7,DATA,A,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7140,&---M7---DATA---A---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_SumRshunt
7141,M7,DATA,A,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7141,&---M7---DATA---A---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_RdacPreampVoutcm
7142,M7,DATA,A,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7142,&---M7---DATA---A---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_PreampRshunt
7143,M7,DATA,A,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7143,&---M7---DATA---A---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_RdacSum0Voutcm
7144,M7,DATA,A,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7144,&---M7---DATA---A---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_RdacSum180Voutcm
7145,M7,DATA,A,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7145,&---M7---DATA---A---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_RdacSum270Voutcm
7146,M7,DATA,A,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7146,&---M7---DATA---A---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_RdacSum90Voutcm
7147,M7,DATA,A,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7147,&---M7---DATA---A---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_VrefCtl
7148,M7,DATA,A,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7148,&---M7---DATA---A---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_Sum0OffsetTune
7149,M7,DATA,A,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7149,&---M7---DATA---A---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_Sum180OffsetTune
7150,M7,DATA,A,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7150,&---M7---DATA---A---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_Sum270OffsetTune
7151,M7,DATA,A,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_A_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7151,&---M7---DATA---A---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_A_4_0_3_x_Sum90OffsetTune
7152,M7,DATA,A,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7152,&---M7---DATA---A---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_SumRshunt
7153,M7,DATA,A,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7153,&---M7---DATA---A---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_RdacPreampVoutcm
7154,M7,DATA,A,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7154,&---M7---DATA---A---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_PreampRshunt
7155,M7,DATA,A,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7155,&---M7---DATA---A---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_RdacSum0Voutcm
7156,M7,DATA,A,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7156,&---M7---DATA---A---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_RdacSum180Voutcm
7157,M7,DATA,A,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7157,&---M7---DATA---A---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_RdacSum270Voutcm
7158,M7,DATA,A,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7158,&---M7---DATA---A---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_RdacSum90Voutcm
7159,M7,DATA,A,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7159,&---M7---DATA---A---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_VrefCtl
7160,M7,DATA,A,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7160,&---M7---DATA---A---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_Sum0OffsetTune
7161,M7,DATA,A,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7161,&---M7---DATA---A---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_Sum180OffsetTune
7162,M7,DATA,A,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7162,&---M7---DATA---A---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_Sum270OffsetTune
7163,M7,DATA,A,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_A_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7163,&---M7---DATA---A---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_A_4_1_0_x_Sum90OffsetTune
7164,M7,DATA,A,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7164,&---M7---DATA---A---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_SumRshunt
7165,M7,DATA,A,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7165,&---M7---DATA---A---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_RdacPreampVoutcm
7166,M7,DATA,A,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7166,&---M7---DATA---A---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_PreampRshunt
7167,M7,DATA,A,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7167,&---M7---DATA---A---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_RdacSum0Voutcm
7168,M7,DATA,A,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7168,&---M7---DATA---A---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_RdacSum180Voutcm
7169,M7,DATA,A,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7169,&---M7---DATA---A---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_RdacSum270Voutcm
7170,M7,DATA,A,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7170,&---M7---DATA---A---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_RdacSum90Voutcm
7171,M7,DATA,A,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7171,&---M7---DATA---A---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_VrefCtl
7172,M7,DATA,A,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7172,&---M7---DATA---A---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_Sum0OffsetTune
7173,M7,DATA,A,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7173,&---M7---DATA---A---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_Sum180OffsetTune
7174,M7,DATA,A,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7174,&---M7---DATA---A---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_Sum270OffsetTune
7175,M7,DATA,A,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_A_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7175,&---M7---DATA---A---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_A_4_1_1_x_Sum90OffsetTune
7176,M7,DATA,A,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7176,&---M7---DATA---A---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_SumRshunt
7177,M7,DATA,A,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7177,&---M7---DATA---A---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_RdacPreampVoutcm
7178,M7,DATA,A,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7178,&---M7---DATA---A---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_PreampRshunt
7179,M7,DATA,A,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7179,&---M7---DATA---A---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_RdacSum0Voutcm
7180,M7,DATA,A,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7180,&---M7---DATA---A---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_RdacSum180Voutcm
7181,M7,DATA,A,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7181,&---M7---DATA---A---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_RdacSum270Voutcm
7182,M7,DATA,A,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7182,&---M7---DATA---A---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_RdacSum90Voutcm
7183,M7,DATA,A,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7183,&---M7---DATA---A---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_VrefCtl
7184,M7,DATA,A,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7184,&---M7---DATA---A---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_Sum0OffsetTune
7185,M7,DATA,A,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7185,&---M7---DATA---A---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_Sum180OffsetTune
7186,M7,DATA,A,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7186,&---M7---DATA---A---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_Sum270OffsetTune
7187,M7,DATA,A,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_A_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7187,&---M7---DATA---A---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_A_4_1_2_x_Sum90OffsetTune
7188,M7,DATA,A,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7188,&---M7---DATA---A---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_SumRshunt
7189,M7,DATA,A,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7189,&---M7---DATA---A---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_RdacPreampVoutcm
7190,M7,DATA,A,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7190,&---M7---DATA---A---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_PreampRshunt
7191,M7,DATA,A,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7191,&---M7---DATA---A---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_RdacSum0Voutcm
7192,M7,DATA,A,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7192,&---M7---DATA---A---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_RdacSum180Voutcm
7193,M7,DATA,A,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7193,&---M7---DATA---A---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_RdacSum270Voutcm
7194,M7,DATA,A,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7194,&---M7---DATA---A---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_RdacSum90Voutcm
7195,M7,DATA,A,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7195,&---M7---DATA---A---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_VrefCtl
7196,M7,DATA,A,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7196,&---M7---DATA---A---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_Sum0OffsetTune
7197,M7,DATA,A,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7197,&---M7---DATA---A---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_Sum180OffsetTune
7198,M7,DATA,A,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7198,&---M7---DATA---A---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_Sum270OffsetTune
7199,M7,DATA,A,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_A_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7199,&---M7---DATA---A---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_A_4_1_3_x_Sum90OffsetTune
7200,M7,DATA,B,0,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7200,&---M7---DATA---B---0---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_SumRshunt
7201,M7,DATA,B,0,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7201,&---M7---DATA---B---0---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_RdacPreampVoutcm
7202,M7,DATA,B,0,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7202,&---M7---DATA---B---0---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_PreampRshunt
7203,M7,DATA,B,0,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7203,&---M7---DATA---B---0---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_RdacSum0Voutcm
7204,M7,DATA,B,0,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7204,&---M7---DATA---B---0---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_RdacSum180Voutcm
7205,M7,DATA,B,0,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7205,&---M7---DATA---B---0---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_RdacSum270Voutcm
7206,M7,DATA,B,0,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7206,&---M7---DATA---B---0---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_RdacSum90Voutcm
7207,M7,DATA,B,0,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7207,&---M7---DATA---B---0---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_VrefCtl
7208,M7,DATA,B,0,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7208,&---M7---DATA---B---0---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_Sum0OffsetTune
7209,M7,DATA,B,0,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7209,&---M7---DATA---B---0---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_Sum180OffsetTune
7210,M7,DATA,B,0,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7210,&---M7---DATA---B---0---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_Sum270OffsetTune
7211,M7,DATA,B,0,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_0_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7211,&---M7---DATA---B---0---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_0_0_0_x_Sum90OffsetTune
7212,M7,DATA,B,0,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7212,&---M7---DATA---B---0---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_SumRshunt
7213,M7,DATA,B,0,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7213,&---M7---DATA---B---0---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_RdacPreampVoutcm
7214,M7,DATA,B,0,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7214,&---M7---DATA---B---0---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_PreampRshunt
7215,M7,DATA,B,0,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7215,&---M7---DATA---B---0---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_RdacSum0Voutcm
7216,M7,DATA,B,0,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7216,&---M7---DATA---B---0---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_RdacSum180Voutcm
7217,M7,DATA,B,0,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7217,&---M7---DATA---B---0---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_RdacSum270Voutcm
7218,M7,DATA,B,0,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7218,&---M7---DATA---B---0---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_RdacSum90Voutcm
7219,M7,DATA,B,0,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7219,&---M7---DATA---B---0---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_VrefCtl
7220,M7,DATA,B,0,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7220,&---M7---DATA---B---0---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_Sum0OffsetTune
7221,M7,DATA,B,0,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7221,&---M7---DATA---B---0---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_Sum180OffsetTune
7222,M7,DATA,B,0,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7222,&---M7---DATA---B---0---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_Sum270OffsetTune
7223,M7,DATA,B,0,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_0_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7223,&---M7---DATA---B---0---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_0_0_1_x_Sum90OffsetTune
7224,M7,DATA,B,0,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7224,&---M7---DATA---B---0---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_SumRshunt
7225,M7,DATA,B,0,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7225,&---M7---DATA---B---0---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_RdacPreampVoutcm
7226,M7,DATA,B,0,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7226,&---M7---DATA---B---0---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_PreampRshunt
7227,M7,DATA,B,0,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7227,&---M7---DATA---B---0---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_RdacSum0Voutcm
7228,M7,DATA,B,0,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7228,&---M7---DATA---B---0---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_RdacSum180Voutcm
7229,M7,DATA,B,0,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7229,&---M7---DATA---B---0---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_RdacSum270Voutcm
7230,M7,DATA,B,0,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7230,&---M7---DATA---B---0---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_RdacSum90Voutcm
7231,M7,DATA,B,0,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7231,&---M7---DATA---B---0---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_VrefCtl
7232,M7,DATA,B,0,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7232,&---M7---DATA---B---0---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_Sum0OffsetTune
7233,M7,DATA,B,0,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7233,&---M7---DATA---B---0---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_Sum180OffsetTune
7234,M7,DATA,B,0,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7234,&---M7---DATA---B---0---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_Sum270OffsetTune
7235,M7,DATA,B,0,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_0_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7235,&---M7---DATA---B---0---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_0_0_2_x_Sum90OffsetTune
7236,M7,DATA,B,0,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7236,&---M7---DATA---B---0---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_SumRshunt
7237,M7,DATA,B,0,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7237,&---M7---DATA---B---0---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_RdacPreampVoutcm
7238,M7,DATA,B,0,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7238,&---M7---DATA---B---0---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_PreampRshunt
7239,M7,DATA,B,0,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7239,&---M7---DATA---B---0---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_RdacSum0Voutcm
7240,M7,DATA,B,0,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7240,&---M7---DATA---B---0---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_RdacSum180Voutcm
7241,M7,DATA,B,0,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7241,&---M7---DATA---B---0---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_RdacSum270Voutcm
7242,M7,DATA,B,0,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7242,&---M7---DATA---B---0---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_RdacSum90Voutcm
7243,M7,DATA,B,0,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7243,&---M7---DATA---B---0---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_VrefCtl
7244,M7,DATA,B,0,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7244,&---M7---DATA---B---0---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_Sum0OffsetTune
7245,M7,DATA,B,0,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7245,&---M7---DATA---B---0---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_Sum180OffsetTune
7246,M7,DATA,B,0,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7246,&---M7---DATA---B---0---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_Sum270OffsetTune
7247,M7,DATA,B,0,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_0_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7247,&---M7---DATA---B---0---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_0_0_3_x_Sum90OffsetTune
7248,M7,DATA,B,0,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7248,&---M7---DATA---B---0---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_SumRshunt
7249,M7,DATA,B,0,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7249,&---M7---DATA---B---0---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_RdacPreampVoutcm
7250,M7,DATA,B,0,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7250,&---M7---DATA---B---0---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_PreampRshunt
7251,M7,DATA,B,0,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7251,&---M7---DATA---B---0---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_RdacSum0Voutcm
7252,M7,DATA,B,0,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7252,&---M7---DATA---B---0---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_RdacSum180Voutcm
7253,M7,DATA,B,0,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7253,&---M7---DATA---B---0---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_RdacSum270Voutcm
7254,M7,DATA,B,0,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7254,&---M7---DATA---B---0---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_RdacSum90Voutcm
7255,M7,DATA,B,0,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7255,&---M7---DATA---B---0---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_VrefCtl
7256,M7,DATA,B,0,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7256,&---M7---DATA---B---0---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_Sum0OffsetTune
7257,M7,DATA,B,0,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7257,&---M7---DATA---B---0---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_Sum180OffsetTune
7258,M7,DATA,B,0,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7258,&---M7---DATA---B---0---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_Sum270OffsetTune
7259,M7,DATA,B,0,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_0_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7259,&---M7---DATA---B---0---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_0_1_0_x_Sum90OffsetTune
7260,M7,DATA,B,0,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7260,&---M7---DATA---B---0---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_SumRshunt
7261,M7,DATA,B,0,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7261,&---M7---DATA---B---0---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_RdacPreampVoutcm
7262,M7,DATA,B,0,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7262,&---M7---DATA---B---0---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_PreampRshunt
7263,M7,DATA,B,0,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7263,&---M7---DATA---B---0---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_RdacSum0Voutcm
7264,M7,DATA,B,0,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7264,&---M7---DATA---B---0---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_RdacSum180Voutcm
7265,M7,DATA,B,0,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7265,&---M7---DATA---B---0---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_RdacSum270Voutcm
7266,M7,DATA,B,0,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7266,&---M7---DATA---B---0---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_RdacSum90Voutcm
7267,M7,DATA,B,0,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7267,&---M7---DATA---B---0---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_VrefCtl
7268,M7,DATA,B,0,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7268,&---M7---DATA---B---0---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_Sum0OffsetTune
7269,M7,DATA,B,0,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7269,&---M7---DATA---B---0---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_Sum180OffsetTune
7270,M7,DATA,B,0,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7270,&---M7---DATA---B---0---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_Sum270OffsetTune
7271,M7,DATA,B,0,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_0_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7271,&---M7---DATA---B---0---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_0_1_1_x_Sum90OffsetTune
7272,M7,DATA,B,0,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7272,&---M7---DATA---B---0---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_SumRshunt
7273,M7,DATA,B,0,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7273,&---M7---DATA---B---0---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_RdacPreampVoutcm
7274,M7,DATA,B,0,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7274,&---M7---DATA---B---0---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_PreampRshunt
7275,M7,DATA,B,0,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7275,&---M7---DATA---B---0---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_RdacSum0Voutcm
7276,M7,DATA,B,0,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7276,&---M7---DATA---B---0---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_RdacSum180Voutcm
7277,M7,DATA,B,0,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7277,&---M7---DATA---B---0---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_RdacSum270Voutcm
7278,M7,DATA,B,0,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7278,&---M7---DATA---B---0---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_RdacSum90Voutcm
7279,M7,DATA,B,0,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7279,&---M7---DATA---B---0---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_VrefCtl
7280,M7,DATA,B,0,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7280,&---M7---DATA---B---0---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_Sum0OffsetTune
7281,M7,DATA,B,0,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7281,&---M7---DATA---B---0---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_Sum180OffsetTune
7282,M7,DATA,B,0,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7282,&---M7---DATA---B---0---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_Sum270OffsetTune
7283,M7,DATA,B,0,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_0_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7283,&---M7---DATA---B---0---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_0_1_2_x_Sum90OffsetTune
7284,M7,DATA,B,0,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7284,&---M7---DATA---B---0---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_SumRshunt
7285,M7,DATA,B,0,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7285,&---M7---DATA---B---0---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_RdacPreampVoutcm
7286,M7,DATA,B,0,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7286,&---M7---DATA---B---0---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_PreampRshunt
7287,M7,DATA,B,0,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7287,&---M7---DATA---B---0---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_RdacSum0Voutcm
7288,M7,DATA,B,0,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7288,&---M7---DATA---B---0---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_RdacSum180Voutcm
7289,M7,DATA,B,0,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7289,&---M7---DATA---B---0---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_RdacSum270Voutcm
7290,M7,DATA,B,0,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7290,&---M7---DATA---B---0---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_RdacSum90Voutcm
7291,M7,DATA,B,0,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7291,&---M7---DATA---B---0---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_VrefCtl
7292,M7,DATA,B,0,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7292,&---M7---DATA---B---0---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_Sum0OffsetTune
7293,M7,DATA,B,0,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7293,&---M7---DATA---B---0---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_Sum180OffsetTune
7294,M7,DATA,B,0,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7294,&---M7---DATA---B---0---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_Sum270OffsetTune
7295,M7,DATA,B,0,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_0_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7295,&---M7---DATA---B---0---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_0_1_3_x_Sum90OffsetTune
7296,M7,DATA,B,1,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7296,&---M7---DATA---B---1---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_SumRshunt
7297,M7,DATA,B,1,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7297,&---M7---DATA---B---1---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_RdacPreampVoutcm
7298,M7,DATA,B,1,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7298,&---M7---DATA---B---1---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_PreampRshunt
7299,M7,DATA,B,1,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7299,&---M7---DATA---B---1---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_RdacSum0Voutcm
7300,M7,DATA,B,1,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7300,&---M7---DATA---B---1---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_RdacSum180Voutcm
7301,M7,DATA,B,1,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7301,&---M7---DATA---B---1---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_RdacSum270Voutcm
7302,M7,DATA,B,1,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7302,&---M7---DATA---B---1---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_RdacSum90Voutcm
7303,M7,DATA,B,1,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7303,&---M7---DATA---B---1---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_VrefCtl
7304,M7,DATA,B,1,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7304,&---M7---DATA---B---1---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_Sum0OffsetTune
7305,M7,DATA,B,1,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7305,&---M7---DATA---B---1---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_Sum180OffsetTune
7306,M7,DATA,B,1,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7306,&---M7---DATA---B---1---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_Sum270OffsetTune
7307,M7,DATA,B,1,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_1_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7307,&---M7---DATA---B---1---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_1_0_0_x_Sum90OffsetTune
7308,M7,DATA,B,1,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7308,&---M7---DATA---B---1---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_SumRshunt
7309,M7,DATA,B,1,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7309,&---M7---DATA---B---1---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_RdacPreampVoutcm
7310,M7,DATA,B,1,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7310,&---M7---DATA---B---1---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_PreampRshunt
7311,M7,DATA,B,1,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7311,&---M7---DATA---B---1---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_RdacSum0Voutcm
7312,M7,DATA,B,1,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7312,&---M7---DATA---B---1---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_RdacSum180Voutcm
7313,M7,DATA,B,1,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7313,&---M7---DATA---B---1---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_RdacSum270Voutcm
7314,M7,DATA,B,1,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7314,&---M7---DATA---B---1---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_RdacSum90Voutcm
7315,M7,DATA,B,1,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7315,&---M7---DATA---B---1---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_VrefCtl
7316,M7,DATA,B,1,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7316,&---M7---DATA---B---1---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_Sum0OffsetTune
7317,M7,DATA,B,1,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7317,&---M7---DATA---B---1---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_Sum180OffsetTune
7318,M7,DATA,B,1,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7318,&---M7---DATA---B---1---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_Sum270OffsetTune
7319,M7,DATA,B,1,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_1_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7319,&---M7---DATA---B---1---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_1_0_1_x_Sum90OffsetTune
7320,M7,DATA,B,1,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7320,&---M7---DATA---B---1---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_SumRshunt
7321,M7,DATA,B,1,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7321,&---M7---DATA---B---1---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_RdacPreampVoutcm
7322,M7,DATA,B,1,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7322,&---M7---DATA---B---1---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_PreampRshunt
7323,M7,DATA,B,1,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7323,&---M7---DATA---B---1---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_RdacSum0Voutcm
7324,M7,DATA,B,1,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7324,&---M7---DATA---B---1---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_RdacSum180Voutcm
7325,M7,DATA,B,1,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7325,&---M7---DATA---B---1---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_RdacSum270Voutcm
7326,M7,DATA,B,1,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7326,&---M7---DATA---B---1---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_RdacSum90Voutcm
7327,M7,DATA,B,1,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7327,&---M7---DATA---B---1---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_VrefCtl
7328,M7,DATA,B,1,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7328,&---M7---DATA---B---1---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_Sum0OffsetTune
7329,M7,DATA,B,1,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7329,&---M7---DATA---B---1---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_Sum180OffsetTune
7330,M7,DATA,B,1,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7330,&---M7---DATA---B---1---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_Sum270OffsetTune
7331,M7,DATA,B,1,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_1_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7331,&---M7---DATA---B---1---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_1_0_2_x_Sum90OffsetTune
7332,M7,DATA,B,1,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7332,&---M7---DATA---B---1---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_SumRshunt
7333,M7,DATA,B,1,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7333,&---M7---DATA---B---1---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_RdacPreampVoutcm
7334,M7,DATA,B,1,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7334,&---M7---DATA---B---1---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_PreampRshunt
7335,M7,DATA,B,1,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7335,&---M7---DATA---B---1---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_RdacSum0Voutcm
7336,M7,DATA,B,1,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7336,&---M7---DATA---B---1---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_RdacSum180Voutcm
7337,M7,DATA,B,1,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7337,&---M7---DATA---B---1---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_RdacSum270Voutcm
7338,M7,DATA,B,1,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7338,&---M7---DATA---B---1---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_RdacSum90Voutcm
7339,M7,DATA,B,1,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7339,&---M7---DATA---B---1---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_VrefCtl
7340,M7,DATA,B,1,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7340,&---M7---DATA---B---1---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_Sum0OffsetTune
7341,M7,DATA,B,1,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7341,&---M7---DATA---B---1---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_Sum180OffsetTune
7342,M7,DATA,B,1,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7342,&---M7---DATA---B---1---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_Sum270OffsetTune
7343,M7,DATA,B,1,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_1_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7343,&---M7---DATA---B---1---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_1_0_3_x_Sum90OffsetTune
7344,M7,DATA,B,1,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7344,&---M7---DATA---B---1---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_SumRshunt
7345,M7,DATA,B,1,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7345,&---M7---DATA---B---1---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_RdacPreampVoutcm
7346,M7,DATA,B,1,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7346,&---M7---DATA---B---1---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_PreampRshunt
7347,M7,DATA,B,1,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7347,&---M7---DATA---B---1---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_RdacSum0Voutcm
7348,M7,DATA,B,1,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7348,&---M7---DATA---B---1---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_RdacSum180Voutcm
7349,M7,DATA,B,1,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7349,&---M7---DATA---B---1---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_RdacSum270Voutcm
7350,M7,DATA,B,1,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7350,&---M7---DATA---B---1---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_RdacSum90Voutcm
7351,M7,DATA,B,1,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7351,&---M7---DATA---B---1---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_VrefCtl
7352,M7,DATA,B,1,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7352,&---M7---DATA---B---1---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_Sum0OffsetTune
7353,M7,DATA,B,1,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7353,&---M7---DATA---B---1---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_Sum180OffsetTune
7354,M7,DATA,B,1,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7354,&---M7---DATA---B---1---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_Sum270OffsetTune
7355,M7,DATA,B,1,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_1_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7355,&---M7---DATA---B---1---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_1_1_0_x_Sum90OffsetTune
7356,M7,DATA,B,1,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7356,&---M7---DATA---B---1---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_SumRshunt
7357,M7,DATA,B,1,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7357,&---M7---DATA---B---1---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_RdacPreampVoutcm
7358,M7,DATA,B,1,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7358,&---M7---DATA---B---1---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_PreampRshunt
7359,M7,DATA,B,1,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7359,&---M7---DATA---B---1---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_RdacSum0Voutcm
7360,M7,DATA,B,1,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7360,&---M7---DATA---B---1---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_RdacSum180Voutcm
7361,M7,DATA,B,1,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7361,&---M7---DATA---B---1---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_RdacSum270Voutcm
7362,M7,DATA,B,1,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7362,&---M7---DATA---B---1---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_RdacSum90Voutcm
7363,M7,DATA,B,1,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7363,&---M7---DATA---B---1---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_VrefCtl
7364,M7,DATA,B,1,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7364,&---M7---DATA---B---1---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_Sum0OffsetTune
7365,M7,DATA,B,1,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7365,&---M7---DATA---B---1---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_Sum180OffsetTune
7366,M7,DATA,B,1,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7366,&---M7---DATA---B---1---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_Sum270OffsetTune
7367,M7,DATA,B,1,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_1_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7367,&---M7---DATA---B---1---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_1_1_1_x_Sum90OffsetTune
7368,M7,DATA,B,1,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7368,&---M7---DATA---B---1---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_SumRshunt
7369,M7,DATA,B,1,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7369,&---M7---DATA---B---1---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_RdacPreampVoutcm
7370,M7,DATA,B,1,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7370,&---M7---DATA---B---1---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_PreampRshunt
7371,M7,DATA,B,1,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7371,&---M7---DATA---B---1---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_RdacSum0Voutcm
7372,M7,DATA,B,1,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7372,&---M7---DATA---B---1---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_RdacSum180Voutcm
7373,M7,DATA,B,1,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7373,&---M7---DATA---B---1---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_RdacSum270Voutcm
7374,M7,DATA,B,1,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7374,&---M7---DATA---B---1---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_RdacSum90Voutcm
7375,M7,DATA,B,1,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7375,&---M7---DATA---B---1---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_VrefCtl
7376,M7,DATA,B,1,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7376,&---M7---DATA---B---1---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_Sum0OffsetTune
7377,M7,DATA,B,1,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7377,&---M7---DATA---B---1---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_Sum180OffsetTune
7378,M7,DATA,B,1,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7378,&---M7---DATA---B---1---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_Sum270OffsetTune
7379,M7,DATA,B,1,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_1_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7379,&---M7---DATA---B---1---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_1_1_2_x_Sum90OffsetTune
7380,M7,DATA,B,1,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7380,&---M7---DATA---B---1---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_SumRshunt
7381,M7,DATA,B,1,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7381,&---M7---DATA---B---1---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_RdacPreampVoutcm
7382,M7,DATA,B,1,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7382,&---M7---DATA---B---1---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_PreampRshunt
7383,M7,DATA,B,1,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7383,&---M7---DATA---B---1---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_RdacSum0Voutcm
7384,M7,DATA,B,1,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7384,&---M7---DATA---B---1---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_RdacSum180Voutcm
7385,M7,DATA,B,1,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7385,&---M7---DATA---B---1---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_RdacSum270Voutcm
7386,M7,DATA,B,1,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7386,&---M7---DATA---B---1---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_RdacSum90Voutcm
7387,M7,DATA,B,1,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7387,&---M7---DATA---B---1---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_VrefCtl
7388,M7,DATA,B,1,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7388,&---M7---DATA---B---1---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_Sum0OffsetTune
7389,M7,DATA,B,1,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7389,&---M7---DATA---B---1---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_Sum180OffsetTune
7390,M7,DATA,B,1,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7390,&---M7---DATA---B---1---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_Sum270OffsetTune
7391,M7,DATA,B,1,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_1_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7391,&---M7---DATA---B---1---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_1_1_3_x_Sum90OffsetTune
7392,M7,DATA,B,2,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7392,&---M7---DATA---B---2---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_SumRshunt
7393,M7,DATA,B,2,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7393,&---M7---DATA---B---2---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_RdacPreampVoutcm
7394,M7,DATA,B,2,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7394,&---M7---DATA---B---2---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_PreampRshunt
7395,M7,DATA,B,2,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7395,&---M7---DATA---B---2---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_RdacSum0Voutcm
7396,M7,DATA,B,2,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7396,&---M7---DATA---B---2---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_RdacSum180Voutcm
7397,M7,DATA,B,2,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7397,&---M7---DATA---B---2---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_RdacSum270Voutcm
7398,M7,DATA,B,2,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7398,&---M7---DATA---B---2---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_RdacSum90Voutcm
7399,M7,DATA,B,2,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7399,&---M7---DATA---B---2---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_VrefCtl
7400,M7,DATA,B,2,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7400,&---M7---DATA---B---2---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_Sum0OffsetTune
7401,M7,DATA,B,2,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7401,&---M7---DATA---B---2---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_Sum180OffsetTune
7402,M7,DATA,B,2,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7402,&---M7---DATA---B---2---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_Sum270OffsetTune
7403,M7,DATA,B,2,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_2_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7403,&---M7---DATA---B---2---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_2_0_0_x_Sum90OffsetTune
7404,M7,DATA,B,2,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7404,&---M7---DATA---B---2---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_SumRshunt
7405,M7,DATA,B,2,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7405,&---M7---DATA---B---2---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_RdacPreampVoutcm
7406,M7,DATA,B,2,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7406,&---M7---DATA---B---2---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_PreampRshunt
7407,M7,DATA,B,2,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7407,&---M7---DATA---B---2---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_RdacSum0Voutcm
7408,M7,DATA,B,2,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7408,&---M7---DATA---B---2---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_RdacSum180Voutcm
7409,M7,DATA,B,2,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7409,&---M7---DATA---B---2---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_RdacSum270Voutcm
7410,M7,DATA,B,2,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7410,&---M7---DATA---B---2---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_RdacSum90Voutcm
7411,M7,DATA,B,2,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7411,&---M7---DATA---B---2---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_VrefCtl
7412,M7,DATA,B,2,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7412,&---M7---DATA---B---2---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_Sum0OffsetTune
7413,M7,DATA,B,2,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7413,&---M7---DATA---B---2---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_Sum180OffsetTune
7414,M7,DATA,B,2,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7414,&---M7---DATA---B---2---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_Sum270OffsetTune
7415,M7,DATA,B,2,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_2_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7415,&---M7---DATA---B---2---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_2_0_1_x_Sum90OffsetTune
7416,M7,DATA,B,2,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7416,&---M7---DATA---B---2---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_SumRshunt
7417,M7,DATA,B,2,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7417,&---M7---DATA---B---2---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_RdacPreampVoutcm
7418,M7,DATA,B,2,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7418,&---M7---DATA---B---2---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_PreampRshunt
7419,M7,DATA,B,2,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7419,&---M7---DATA---B---2---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_RdacSum0Voutcm
7420,M7,DATA,B,2,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7420,&---M7---DATA---B---2---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_RdacSum180Voutcm
7421,M7,DATA,B,2,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7421,&---M7---DATA---B---2---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_RdacSum270Voutcm
7422,M7,DATA,B,2,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7422,&---M7---DATA---B---2---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_RdacSum90Voutcm
7423,M7,DATA,B,2,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7423,&---M7---DATA---B---2---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_VrefCtl
7424,M7,DATA,B,2,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7424,&---M7---DATA---B---2---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_Sum0OffsetTune
7425,M7,DATA,B,2,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7425,&---M7---DATA---B---2---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_Sum180OffsetTune
7426,M7,DATA,B,2,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7426,&---M7---DATA---B---2---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_Sum270OffsetTune
7427,M7,DATA,B,2,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_2_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7427,&---M7---DATA---B---2---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_2_0_2_x_Sum90OffsetTune
7428,M7,DATA,B,2,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7428,&---M7---DATA---B---2---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_SumRshunt
7429,M7,DATA,B,2,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7429,&---M7---DATA---B---2---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_RdacPreampVoutcm
7430,M7,DATA,B,2,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7430,&---M7---DATA---B---2---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_PreampRshunt
7431,M7,DATA,B,2,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7431,&---M7---DATA---B---2---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_RdacSum0Voutcm
7432,M7,DATA,B,2,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7432,&---M7---DATA---B---2---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_RdacSum180Voutcm
7433,M7,DATA,B,2,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7433,&---M7---DATA---B---2---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_RdacSum270Voutcm
7434,M7,DATA,B,2,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7434,&---M7---DATA---B---2---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_RdacSum90Voutcm
7435,M7,DATA,B,2,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7435,&---M7---DATA---B---2---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_VrefCtl
7436,M7,DATA,B,2,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7436,&---M7---DATA---B---2---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_Sum0OffsetTune
7437,M7,DATA,B,2,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7437,&---M7---DATA---B---2---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_Sum180OffsetTune
7438,M7,DATA,B,2,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7438,&---M7---DATA---B---2---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_Sum270OffsetTune
7439,M7,DATA,B,2,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_2_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7439,&---M7---DATA---B---2---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_2_0_3_x_Sum90OffsetTune
7440,M7,DATA,B,2,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7440,&---M7---DATA---B---2---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_SumRshunt
7441,M7,DATA,B,2,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7441,&---M7---DATA---B---2---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_RdacPreampVoutcm
7442,M7,DATA,B,2,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7442,&---M7---DATA---B---2---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_PreampRshunt
7443,M7,DATA,B,2,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7443,&---M7---DATA---B---2---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_RdacSum0Voutcm
7444,M7,DATA,B,2,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7444,&---M7---DATA---B---2---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_RdacSum180Voutcm
7445,M7,DATA,B,2,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7445,&---M7---DATA---B---2---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_RdacSum270Voutcm
7446,M7,DATA,B,2,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7446,&---M7---DATA---B---2---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_RdacSum90Voutcm
7447,M7,DATA,B,2,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7447,&---M7---DATA---B---2---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_VrefCtl
7448,M7,DATA,B,2,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7448,&---M7---DATA---B---2---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_Sum0OffsetTune
7449,M7,DATA,B,2,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7449,&---M7---DATA---B---2---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_Sum180OffsetTune
7450,M7,DATA,B,2,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7450,&---M7---DATA---B---2---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_Sum270OffsetTune
7451,M7,DATA,B,2,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_2_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7451,&---M7---DATA---B---2---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_2_1_0_x_Sum90OffsetTune
7452,M7,DATA,B,2,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7452,&---M7---DATA---B---2---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_SumRshunt
7453,M7,DATA,B,2,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7453,&---M7---DATA---B---2---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_RdacPreampVoutcm
7454,M7,DATA,B,2,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7454,&---M7---DATA---B---2---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_PreampRshunt
7455,M7,DATA,B,2,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7455,&---M7---DATA---B---2---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_RdacSum0Voutcm
7456,M7,DATA,B,2,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7456,&---M7---DATA---B---2---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_RdacSum180Voutcm
7457,M7,DATA,B,2,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7457,&---M7---DATA---B---2---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_RdacSum270Voutcm
7458,M7,DATA,B,2,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7458,&---M7---DATA---B---2---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_RdacSum90Voutcm
7459,M7,DATA,B,2,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7459,&---M7---DATA---B---2---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_VrefCtl
7460,M7,DATA,B,2,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7460,&---M7---DATA---B---2---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_Sum0OffsetTune
7461,M7,DATA,B,2,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7461,&---M7---DATA---B---2---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_Sum180OffsetTune
7462,M7,DATA,B,2,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7462,&---M7---DATA---B---2---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_Sum270OffsetTune
7463,M7,DATA,B,2,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_2_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7463,&---M7---DATA---B---2---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_2_1_1_x_Sum90OffsetTune
7464,M7,DATA,B,2,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7464,&---M7---DATA---B---2---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_SumRshunt
7465,M7,DATA,B,2,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7465,&---M7---DATA---B---2---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_RdacPreampVoutcm
7466,M7,DATA,B,2,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7466,&---M7---DATA---B---2---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_PreampRshunt
7467,M7,DATA,B,2,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7467,&---M7---DATA---B---2---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_RdacSum0Voutcm
7468,M7,DATA,B,2,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7468,&---M7---DATA---B---2---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_RdacSum180Voutcm
7469,M7,DATA,B,2,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7469,&---M7---DATA---B---2---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_RdacSum270Voutcm
7470,M7,DATA,B,2,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7470,&---M7---DATA---B---2---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_RdacSum90Voutcm
7471,M7,DATA,B,2,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7471,&---M7---DATA---B---2---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_VrefCtl
7472,M7,DATA,B,2,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7472,&---M7---DATA---B---2---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_Sum0OffsetTune
7473,M7,DATA,B,2,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7473,&---M7---DATA---B---2---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_Sum180OffsetTune
7474,M7,DATA,B,2,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7474,&---M7---DATA---B---2---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_Sum270OffsetTune
7475,M7,DATA,B,2,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_2_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7475,&---M7---DATA---B---2---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_2_1_2_x_Sum90OffsetTune
7476,M7,DATA,B,2,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7476,&---M7---DATA---B---2---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_SumRshunt
7477,M7,DATA,B,2,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7477,&---M7---DATA---B---2---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_RdacPreampVoutcm
7478,M7,DATA,B,2,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7478,&---M7---DATA---B---2---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_PreampRshunt
7479,M7,DATA,B,2,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7479,&---M7---DATA---B---2---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_RdacSum0Voutcm
7480,M7,DATA,B,2,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7480,&---M7---DATA---B---2---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_RdacSum180Voutcm
7481,M7,DATA,B,2,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7481,&---M7---DATA---B---2---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_RdacSum270Voutcm
7482,M7,DATA,B,2,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7482,&---M7---DATA---B---2---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_RdacSum90Voutcm
7483,M7,DATA,B,2,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7483,&---M7---DATA---B---2---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_VrefCtl
7484,M7,DATA,B,2,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7484,&---M7---DATA---B---2---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_Sum0OffsetTune
7485,M7,DATA,B,2,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7485,&---M7---DATA---B---2---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_Sum180OffsetTune
7486,M7,DATA,B,2,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7486,&---M7---DATA---B---2---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_Sum270OffsetTune
7487,M7,DATA,B,2,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_2_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7487,&---M7---DATA---B---2---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_2_1_3_x_Sum90OffsetTune
7488,M7,DATA,B,3,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7488,&---M7---DATA---B---3---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_SumRshunt
7489,M7,DATA,B,3,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7489,&---M7---DATA---B---3---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_RdacPreampVoutcm
7490,M7,DATA,B,3,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7490,&---M7---DATA---B---3---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_PreampRshunt
7491,M7,DATA,B,3,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7491,&---M7---DATA---B---3---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_RdacSum0Voutcm
7492,M7,DATA,B,3,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7492,&---M7---DATA---B---3---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_RdacSum180Voutcm
7493,M7,DATA,B,3,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7493,&---M7---DATA---B---3---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_RdacSum270Voutcm
7494,M7,DATA,B,3,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7494,&---M7---DATA---B---3---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_RdacSum90Voutcm
7495,M7,DATA,B,3,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7495,&---M7---DATA---B---3---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_VrefCtl
7496,M7,DATA,B,3,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7496,&---M7---DATA---B---3---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_Sum0OffsetTune
7497,M7,DATA,B,3,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7497,&---M7---DATA---B---3---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_Sum180OffsetTune
7498,M7,DATA,B,3,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7498,&---M7---DATA---B---3---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_Sum270OffsetTune
7499,M7,DATA,B,3,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_3_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7499,&---M7---DATA---B---3---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_3_0_0_x_Sum90OffsetTune
7500,M7,DATA,B,3,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7500,&---M7---DATA---B---3---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_SumRshunt
7501,M7,DATA,B,3,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7501,&---M7---DATA---B---3---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_RdacPreampVoutcm
7502,M7,DATA,B,3,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7502,&---M7---DATA---B---3---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_PreampRshunt
7503,M7,DATA,B,3,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7503,&---M7---DATA---B---3---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_RdacSum0Voutcm
7504,M7,DATA,B,3,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7504,&---M7---DATA---B---3---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_RdacSum180Voutcm
7505,M7,DATA,B,3,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7505,&---M7---DATA---B---3---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_RdacSum270Voutcm
7506,M7,DATA,B,3,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7506,&---M7---DATA---B---3---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_RdacSum90Voutcm
7507,M7,DATA,B,3,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7507,&---M7---DATA---B---3---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_VrefCtl
7508,M7,DATA,B,3,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7508,&---M7---DATA---B---3---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_Sum0OffsetTune
7509,M7,DATA,B,3,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7509,&---M7---DATA---B---3---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_Sum180OffsetTune
7510,M7,DATA,B,3,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7510,&---M7---DATA---B---3---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_Sum270OffsetTune
7511,M7,DATA,B,3,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_3_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7511,&---M7---DATA---B---3---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_3_0_1_x_Sum90OffsetTune
7512,M7,DATA,B,3,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7512,&---M7---DATA---B---3---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_SumRshunt
7513,M7,DATA,B,3,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7513,&---M7---DATA---B---3---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_RdacPreampVoutcm
7514,M7,DATA,B,3,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7514,&---M7---DATA---B---3---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_PreampRshunt
7515,M7,DATA,B,3,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7515,&---M7---DATA---B---3---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_RdacSum0Voutcm
7516,M7,DATA,B,3,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7516,&---M7---DATA---B---3---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_RdacSum180Voutcm
7517,M7,DATA,B,3,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7517,&---M7---DATA---B---3---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_RdacSum270Voutcm
7518,M7,DATA,B,3,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7518,&---M7---DATA---B---3---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_RdacSum90Voutcm
7519,M7,DATA,B,3,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7519,&---M7---DATA---B---3---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_VrefCtl
7520,M7,DATA,B,3,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7520,&---M7---DATA---B---3---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_Sum0OffsetTune
7521,M7,DATA,B,3,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7521,&---M7---DATA---B---3---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_Sum180OffsetTune
7522,M7,DATA,B,3,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7522,&---M7---DATA---B---3---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_Sum270OffsetTune
7523,M7,DATA,B,3,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_3_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7523,&---M7---DATA---B---3---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_3_0_2_x_Sum90OffsetTune
7524,M7,DATA,B,3,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7524,&---M7---DATA---B---3---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_SumRshunt
7525,M7,DATA,B,3,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7525,&---M7---DATA---B---3---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_RdacPreampVoutcm
7526,M7,DATA,B,3,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7526,&---M7---DATA---B---3---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_PreampRshunt
7527,M7,DATA,B,3,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7527,&---M7---DATA---B---3---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_RdacSum0Voutcm
7528,M7,DATA,B,3,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7528,&---M7---DATA---B---3---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_RdacSum180Voutcm
7529,M7,DATA,B,3,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7529,&---M7---DATA---B---3---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_RdacSum270Voutcm
7530,M7,DATA,B,3,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7530,&---M7---DATA---B---3---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_RdacSum90Voutcm
7531,M7,DATA,B,3,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7531,&---M7---DATA---B---3---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_VrefCtl
7532,M7,DATA,B,3,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7532,&---M7---DATA---B---3---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_Sum0OffsetTune
7533,M7,DATA,B,3,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7533,&---M7---DATA---B---3---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_Sum180OffsetTune
7534,M7,DATA,B,3,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7534,&---M7---DATA---B---3---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_Sum270OffsetTune
7535,M7,DATA,B,3,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_3_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7535,&---M7---DATA---B---3---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_3_0_3_x_Sum90OffsetTune
7536,M7,DATA,B,3,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7536,&---M7---DATA---B---3---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_SumRshunt
7537,M7,DATA,B,3,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7537,&---M7---DATA---B---3---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_RdacPreampVoutcm
7538,M7,DATA,B,3,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7538,&---M7---DATA---B---3---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_PreampRshunt
7539,M7,DATA,B,3,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7539,&---M7---DATA---B---3---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_RdacSum0Voutcm
7540,M7,DATA,B,3,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7540,&---M7---DATA---B---3---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_RdacSum180Voutcm
7541,M7,DATA,B,3,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7541,&---M7---DATA---B---3---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_RdacSum270Voutcm
7542,M7,DATA,B,3,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7542,&---M7---DATA---B---3---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_RdacSum90Voutcm
7543,M7,DATA,B,3,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7543,&---M7---DATA---B---3---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_VrefCtl
7544,M7,DATA,B,3,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7544,&---M7---DATA---B---3---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_Sum0OffsetTune
7545,M7,DATA,B,3,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7545,&---M7---DATA---B---3---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_Sum180OffsetTune
7546,M7,DATA,B,3,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7546,&---M7---DATA---B---3---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_Sum270OffsetTune
7547,M7,DATA,B,3,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_3_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7547,&---M7---DATA---B---3---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_3_1_0_x_Sum90OffsetTune
7548,M7,DATA,B,3,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7548,&---M7---DATA---B---3---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_SumRshunt
7549,M7,DATA,B,3,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7549,&---M7---DATA---B---3---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_RdacPreampVoutcm
7550,M7,DATA,B,3,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7550,&---M7---DATA---B---3---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_PreampRshunt
7551,M7,DATA,B,3,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7551,&---M7---DATA---B---3---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_RdacSum0Voutcm
7552,M7,DATA,B,3,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7552,&---M7---DATA---B---3---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_RdacSum180Voutcm
7553,M7,DATA,B,3,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7553,&---M7---DATA---B---3---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_RdacSum270Voutcm
7554,M7,DATA,B,3,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7554,&---M7---DATA---B---3---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_RdacSum90Voutcm
7555,M7,DATA,B,3,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7555,&---M7---DATA---B---3---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_VrefCtl
7556,M7,DATA,B,3,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7556,&---M7---DATA---B---3---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_Sum0OffsetTune
7557,M7,DATA,B,3,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7557,&---M7---DATA---B---3---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_Sum180OffsetTune
7558,M7,DATA,B,3,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7558,&---M7---DATA---B---3---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_Sum270OffsetTune
7559,M7,DATA,B,3,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_3_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7559,&---M7---DATA---B---3---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_3_1_1_x_Sum90OffsetTune
7560,M7,DATA,B,3,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7560,&---M7---DATA---B---3---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_SumRshunt
7561,M7,DATA,B,3,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7561,&---M7---DATA---B---3---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_RdacPreampVoutcm
7562,M7,DATA,B,3,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7562,&---M7---DATA---B---3---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_PreampRshunt
7563,M7,DATA,B,3,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7563,&---M7---DATA---B---3---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_RdacSum0Voutcm
7564,M7,DATA,B,3,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7564,&---M7---DATA---B---3---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_RdacSum180Voutcm
7565,M7,DATA,B,3,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7565,&---M7---DATA---B---3---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_RdacSum270Voutcm
7566,M7,DATA,B,3,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7566,&---M7---DATA---B---3---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_RdacSum90Voutcm
7567,M7,DATA,B,3,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7567,&---M7---DATA---B---3---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_VrefCtl
7568,M7,DATA,B,3,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7568,&---M7---DATA---B---3---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_Sum0OffsetTune
7569,M7,DATA,B,3,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7569,&---M7---DATA---B---3---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_Sum180OffsetTune
7570,M7,DATA,B,3,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7570,&---M7---DATA---B---3---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_Sum270OffsetTune
7571,M7,DATA,B,3,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_3_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7571,&---M7---DATA---B---3---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_3_1_2_x_Sum90OffsetTune
7572,M7,DATA,B,3,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7572,&---M7---DATA---B---3---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_SumRshunt
7573,M7,DATA,B,3,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7573,&---M7---DATA---B---3---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_RdacPreampVoutcm
7574,M7,DATA,B,3,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7574,&---M7---DATA---B---3---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_PreampRshunt
7575,M7,DATA,B,3,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7575,&---M7---DATA---B---3---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_RdacSum0Voutcm
7576,M7,DATA,B,3,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7576,&---M7---DATA---B---3---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_RdacSum180Voutcm
7577,M7,DATA,B,3,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7577,&---M7---DATA---B---3---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_RdacSum270Voutcm
7578,M7,DATA,B,3,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7578,&---M7---DATA---B---3---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_RdacSum90Voutcm
7579,M7,DATA,B,3,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7579,&---M7---DATA---B---3---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_VrefCtl
7580,M7,DATA,B,3,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7580,&---M7---DATA---B---3---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_Sum0OffsetTune
7581,M7,DATA,B,3,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7581,&---M7---DATA---B---3---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_Sum180OffsetTune
7582,M7,DATA,B,3,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7582,&---M7---DATA---B---3---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_Sum270OffsetTune
7583,M7,DATA,B,3,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_3_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7583,&---M7---DATA---B---3---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_3_1_3_x_Sum90OffsetTune
7584,M7,DATA,B,4,0,0,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7584,&---M7---DATA---B---4---0---0---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_SumRshunt
7585,M7,DATA,B,4,0,0,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7585,&---M7---DATA---B---4---0---0---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_RdacPreampVoutcm
7586,M7,DATA,B,4,0,0,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7586,&---M7---DATA---B---4---0---0---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_PreampRshunt
7587,M7,DATA,B,4,0,0,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7587,&---M7---DATA---B---4---0---0---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_RdacSum0Voutcm
7588,M7,DATA,B,4,0,0,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7588,&---M7---DATA---B---4---0---0---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_RdacSum180Voutcm
7589,M7,DATA,B,4,0,0,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7589,&---M7---DATA---B---4---0---0---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_RdacSum270Voutcm
7590,M7,DATA,B,4,0,0,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7590,&---M7---DATA---B---4---0---0---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_RdacSum90Voutcm
7591,M7,DATA,B,4,0,0,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7591,&---M7---DATA---B---4---0---0---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_VrefCtl
7592,M7,DATA,B,4,0,0,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7592,&---M7---DATA---B---4---0---0---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_Sum0OffsetTune
7593,M7,DATA,B,4,0,0,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7593,&---M7---DATA---B---4---0---0---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_Sum180OffsetTune
7594,M7,DATA,B,4,0,0,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7594,&---M7---DATA---B---4---0---0---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_Sum270OffsetTune
7595,M7,DATA,B,4,0,0,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[0],M7_B_4_0_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7595,&---M7---DATA---B---4---0---0---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[0]---M7_B_4_0_0_x_Sum90OffsetTune
7596,M7,DATA,B,4,0,1,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7596,&---M7---DATA---B---4---0---1---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_SumRshunt
7597,M7,DATA,B,4,0,1,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7597,&---M7---DATA---B---4---0---1---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_RdacPreampVoutcm
7598,M7,DATA,B,4,0,1,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7598,&---M7---DATA---B---4---0---1---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_PreampRshunt
7599,M7,DATA,B,4,0,1,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7599,&---M7---DATA---B---4---0---1---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_RdacSum0Voutcm
7600,M7,DATA,B,4,0,1,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7600,&---M7---DATA---B---4---0---1---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_RdacSum180Voutcm
7601,M7,DATA,B,4,0,1,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7601,&---M7---DATA---B---4---0---1---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_RdacSum270Voutcm
7602,M7,DATA,B,4,0,1,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7602,&---M7---DATA---B---4---0---1---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_RdacSum90Voutcm
7603,M7,DATA,B,4,0,1,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7603,&---M7---DATA---B---4---0---1---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_VrefCtl
7604,M7,DATA,B,4,0,1,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7604,&---M7---DATA---B---4---0---1---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_Sum0OffsetTune
7605,M7,DATA,B,4,0,1,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7605,&---M7---DATA---B---4---0---1---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_Sum180OffsetTune
7606,M7,DATA,B,4,0,1,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7606,&---M7---DATA---B---4---0---1---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_Sum270OffsetTune
7607,M7,DATA,B,4,0,1,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[1],M7_B_4_0_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7607,&---M7---DATA---B---4---0---1---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[1]---M7_B_4_0_1_x_Sum90OffsetTune
7608,M7,DATA,B,4,0,2,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7608,&---M7---DATA---B---4---0---2---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_SumRshunt
7609,M7,DATA,B,4,0,2,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7609,&---M7---DATA---B---4---0---2---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_RdacPreampVoutcm
7610,M7,DATA,B,4,0,2,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7610,&---M7---DATA---B---4---0---2---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_PreampRshunt
7611,M7,DATA,B,4,0,2,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7611,&---M7---DATA---B---4---0---2---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_RdacSum0Voutcm
7612,M7,DATA,B,4,0,2,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7612,&---M7---DATA---B---4---0---2---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_RdacSum180Voutcm
7613,M7,DATA,B,4,0,2,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7613,&---M7---DATA---B---4---0---2---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_RdacSum270Voutcm
7614,M7,DATA,B,4,0,2,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7614,&---M7---DATA---B---4---0---2---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_RdacSum90Voutcm
7615,M7,DATA,B,4,0,2,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7615,&---M7---DATA---B---4---0---2---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_VrefCtl
7616,M7,DATA,B,4,0,2,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7616,&---M7---DATA---B---4---0---2---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_Sum0OffsetTune
7617,M7,DATA,B,4,0,2,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7617,&---M7---DATA---B---4---0---2---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_Sum180OffsetTune
7618,M7,DATA,B,4,0,2,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7618,&---M7---DATA---B---4---0---2---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_Sum270OffsetTune
7619,M7,DATA,B,4,0,2,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[2],M7_B_4_0_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7619,&---M7---DATA---B---4---0---2---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[2]---M7_B_4_0_2_x_Sum90OffsetTune
7620,M7,DATA,B,4,0,3,x,Sum_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7620,&---M7---DATA---B---4---0---3---x---Sum_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_SumRshunt
7621,M7,DATA,B,4,0,3,x,Rdac_preampVoutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7621,&---M7---DATA---B---4---0---3---x---Rdac_preampVoutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_RdacPreampVoutcm
7622,M7,DATA,B,4,0,3,x,preamp_rshunt,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7622,&---M7---DATA---B---4---0---3---x---preamp_rshunt---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_PreampRshunt
7623,M7,DATA,B,4,0,3,x,RdacSum0Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7623,&---M7---DATA---B---4---0---3---x---RdacSum0Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_RdacSum0Voutcm
7624,M7,DATA,B,4,0,3,x,RdacSum180Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7624,&---M7---DATA---B---4---0---3---x---RdacSum180Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_RdacSum180Voutcm
7625,M7,DATA,B,4,0,3,x,RdacSum270Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7625,&---M7---DATA---B---4---0---3---x---RdacSum270Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_RdacSum270Voutcm
7626,M7,DATA,B,4,0,3,x,RdacSum90Voutcm,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7626,&---M7---DATA---B---4---0---3---x---RdacSum90Voutcm---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_RdacSum90Voutcm
7627,M7,DATA,B,4,0,3,x,vref_ctl,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7627,&---M7---DATA---B---4---0---3---x---vref_ctl---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_VrefCtl
7628,M7,DATA,B,4,0,3,x,Sum0OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7628,&---M7---DATA---B---4---0---3---x---Sum0OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_Sum0OffsetTune
7629,M7,DATA,B,4,0,3,x,Sum180OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7629,&---M7---DATA---B---4---0---3---x---Sum180OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_Sum180OffsetTune
7630,M7,DATA,B,4,0,3,x,Sum270OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7630,&---M7---DATA---B---4---0---3---x---Sum270OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_Sum270OffsetTune
7631,M7,DATA,B,4,0,3,x,Sum90OffsetTune,ddrd_n0_rxdq_ctl2_bit[3],M7_B_4_0_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7631,&---M7---DATA---B---4---0---3---x---Sum90OffsetTune---ddrd_n0_rxdq_ctl2_bit[3]---M7_B_4_0_3_x_Sum90OffsetTune
7632,M7,DATA,B,4,1,0,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7632,&---M7---DATA---B---4---1---0---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_SumRshunt
7633,M7,DATA,B,4,1,0,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7633,&---M7---DATA---B---4---1---0---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_RdacPreampVoutcm
7634,M7,DATA,B,4,1,0,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7634,&---M7---DATA---B---4---1---0---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_PreampRshunt
7635,M7,DATA,B,4,1,0,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7635,&---M7---DATA---B---4---1---0---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_RdacSum0Voutcm
7636,M7,DATA,B,4,1,0,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7636,&---M7---DATA---B---4---1---0---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_RdacSum180Voutcm
7637,M7,DATA,B,4,1,0,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7637,&---M7---DATA---B---4---1---0---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_RdacSum270Voutcm
7638,M7,DATA,B,4,1,0,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7638,&---M7---DATA---B---4---1---0---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_RdacSum90Voutcm
7639,M7,DATA,B,4,1,0,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7639,&---M7---DATA---B---4---1---0---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_VrefCtl
7640,M7,DATA,B,4,1,0,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7640,&---M7---DATA---B---4---1---0---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_Sum0OffsetTune
7641,M7,DATA,B,4,1,0,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7641,&---M7---DATA---B---4---1---0---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_Sum180OffsetTune
7642,M7,DATA,B,4,1,0,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7642,&---M7---DATA---B---4---1---0---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_Sum270OffsetTune
7643,M7,DATA,B,4,1,0,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[0],M7_B_4_1_0_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7643,&---M7---DATA---B---4---1---0---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[0]---M7_B_4_1_0_x_Sum90OffsetTune
7644,M7,DATA,B,4,1,1,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7644,&---M7---DATA---B---4---1---1---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_SumRshunt
7645,M7,DATA,B,4,1,1,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7645,&---M7---DATA---B---4---1---1---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_RdacPreampVoutcm
7646,M7,DATA,B,4,1,1,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7646,&---M7---DATA---B---4---1---1---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_PreampRshunt
7647,M7,DATA,B,4,1,1,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7647,&---M7---DATA---B---4---1---1---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_RdacSum0Voutcm
7648,M7,DATA,B,4,1,1,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7648,&---M7---DATA---B---4---1---1---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_RdacSum180Voutcm
7649,M7,DATA,B,4,1,1,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7649,&---M7---DATA---B---4---1---1---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_RdacSum270Voutcm
7650,M7,DATA,B,4,1,1,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7650,&---M7---DATA---B---4---1---1---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_RdacSum90Voutcm
7651,M7,DATA,B,4,1,1,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7651,&---M7---DATA---B---4---1---1---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_VrefCtl
7652,M7,DATA,B,4,1,1,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7652,&---M7---DATA---B---4---1---1---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_Sum0OffsetTune
7653,M7,DATA,B,4,1,1,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7653,&---M7---DATA---B---4---1---1---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_Sum180OffsetTune
7654,M7,DATA,B,4,1,1,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7654,&---M7---DATA---B---4---1---1---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_Sum270OffsetTune
7655,M7,DATA,B,4,1,1,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[1],M7_B_4_1_1_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7655,&---M7---DATA---B---4---1---1---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[1]---M7_B_4_1_1_x_Sum90OffsetTune
7656,M7,DATA,B,4,1,2,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7656,&---M7---DATA---B---4---1---2---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_SumRshunt
7657,M7,DATA,B,4,1,2,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7657,&---M7---DATA---B---4---1---2---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_RdacPreampVoutcm
7658,M7,DATA,B,4,1,2,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7658,&---M7---DATA---B---4---1---2---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_PreampRshunt
7659,M7,DATA,B,4,1,2,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7659,&---M7---DATA---B---4---1---2---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_RdacSum0Voutcm
7660,M7,DATA,B,4,1,2,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7660,&---M7---DATA---B---4---1---2---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_RdacSum180Voutcm
7661,M7,DATA,B,4,1,2,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7661,&---M7---DATA---B---4---1---2---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_RdacSum270Voutcm
7662,M7,DATA,B,4,1,2,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7662,&---M7---DATA---B---4---1---2---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_RdacSum90Voutcm
7663,M7,DATA,B,4,1,2,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7663,&---M7---DATA---B---4---1---2---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_VrefCtl
7664,M7,DATA,B,4,1,2,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7664,&---M7---DATA---B---4---1---2---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_Sum0OffsetTune
7665,M7,DATA,B,4,1,2,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7665,&---M7---DATA---B---4---1---2---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_Sum180OffsetTune
7666,M7,DATA,B,4,1,2,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7666,&---M7---DATA---B---4---1---2---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_Sum270OffsetTune
7667,M7,DATA,B,4,1,2,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[2],M7_B_4_1_2_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7667,&---M7---DATA---B---4---1---2---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[2]---M7_B_4_1_2_x_Sum90OffsetTune
7668,M7,DATA,B,4,1,3,x,Sum_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_SumRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7668,&---M7---DATA---B---4---1---3---x---Sum_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_SumRshunt
7669,M7,DATA,B,4,1,3,x,Rdac_preampVoutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_RdacPreampVoutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7669,&---M7---DATA---B---4---1---3---x---Rdac_preampVoutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_RdacPreampVoutcm
7670,M7,DATA,B,4,1,3,x,preamp_rshunt,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_PreampRshunt,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7670,&---M7---DATA---B---4---1---3---x---preamp_rshunt---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_PreampRshunt
7671,M7,DATA,B,4,1,3,x,RdacSum0Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_RdacSum0Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7671,&---M7---DATA---B---4---1---3---x---RdacSum0Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_RdacSum0Voutcm
7672,M7,DATA,B,4,1,3,x,RdacSum180Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_RdacSum180Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7672,&---M7---DATA---B---4---1---3---x---RdacSum180Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_RdacSum180Voutcm
7673,M7,DATA,B,4,1,3,x,RdacSum270Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_RdacSum270Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7673,&---M7---DATA---B---4---1---3---x---RdacSum270Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_RdacSum270Voutcm
7674,M7,DATA,B,4,1,3,x,RdacSum90Voutcm,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_RdacSum90Voutcm,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7674,&---M7---DATA---B---4---1---3---x---RdacSum90Voutcm---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_RdacSum90Voutcm
7675,M7,DATA,B,4,1,3,x,vref_ctl,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_VrefCtl,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7675,&---M7---DATA---B---4---1---3---x---vref_ctl---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_VrefCtl
7676,M7,DATA,B,4,1,3,x,Sum0OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_Sum0OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7676,&---M7---DATA---B---4---1---3---x---Sum0OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_Sum0OffsetTune
7677,M7,DATA,B,4,1,3,x,Sum180OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_Sum180OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7677,&---M7---DATA---B---4---1---3---x---Sum180OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_Sum180OffsetTune
7678,M7,DATA,B,4,1,3,x,Sum270OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_Sum270OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7678,&---M7---DATA---B---4---1---3---x---Sum270OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_Sum270OffsetTune
7679,M7,DATA,B,4,1,3,x,Sum90OffsetTune,ddrd_n1_rxdq_ctl2_bit[3],M7_B_4_1_3_x_Sum90OffsetTune,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7679,&---M7---DATA---B---4---1---3---x---Sum90OffsetTune---ddrd_n1_rxdq_ctl2_bit[3]---M7_B_4_1_3_x_Sum90OffsetTune
7680,M0,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7680,&---M0---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_A_0_0_0_0_SamplerP0Offset0
7681,M0,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7681,&---M0---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_A_0_0_0_1_SamplerP0Offset1
7682,M0,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7682,&---M0---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_A_0_0_0_2_SamplerP0Offset2
7683,M0,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7683,&---M0---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_A_0_0_0_3_SamplerP0Offset3
7684,M0,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7684,&---M0---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_A_0_0_1_0_SamplerP1Offset0
7685,M0,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7685,&---M0---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_A_0_0_1_1_SamplerP1Offset1
7686,M0,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7686,&---M0---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_A_0_0_1_2_SamplerP1Offset2
7687,M0,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7687,&---M0---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_A_0_0_1_3_SamplerP1Offset3
7688,M0,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7688,&---M0---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_A_0_0_2_0_SamplerP2Offset0
7689,M0,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7689,&---M0---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_A_0_0_2_1_SamplerP2Offset1
7690,M0,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7690,&---M0---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_A_0_0_2_2_SamplerP2Offset2
7691,M0,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7691,&---M0---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_A_0_0_2_3_SamplerP2Offset3
7692,M0,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7692,&---M0---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_A_0_0_3_0_SamplerP3Offset0
7693,M0,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7693,&---M0---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_A_0_0_3_1_SamplerP3Offset1
7694,M0,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7694,&---M0---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_A_0_0_3_2_SamplerP3Offset2
7695,M0,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7695,&---M0---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_A_0_0_3_3_SamplerP3Offset3
7696,M0,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7696,&---M0---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_A_0_1_0_0_SamplerP0Offset0
7697,M0,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7697,&---M0---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_A_0_1_0_1_SamplerP0Offset1
7698,M0,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7698,&---M0---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_A_0_1_0_2_SamplerP0Offset2
7699,M0,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7699,&---M0---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_A_0_1_0_3_SamplerP0Offset3
7700,M0,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7700,&---M0---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_A_0_1_1_0_SamplerP1Offset0
7701,M0,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7701,&---M0---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_A_0_1_1_1_SamplerP1Offset1
7702,M0,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7702,&---M0---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_A_0_1_1_2_SamplerP1Offset2
7703,M0,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7703,&---M0---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_A_0_1_1_3_SamplerP1Offset3
7704,M0,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7704,&---M0---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_A_0_1_2_0_SamplerP2Offset0
7705,M0,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7705,&---M0---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_A_0_1_2_1_SamplerP2Offset1
7706,M0,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7706,&---M0---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_A_0_1_2_2_SamplerP2Offset2
7707,M0,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7707,&---M0---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_A_0_1_2_3_SamplerP2Offset3
7708,M0,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7708,&---M0---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_A_0_1_3_0_SamplerP3Offset0
7709,M0,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7709,&---M0---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_A_0_1_3_1_SamplerP3Offset1
7710,M0,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7710,&---M0---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_A_0_1_3_2_SamplerP3Offset2
7711,M0,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7711,&---M0---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_A_0_1_3_3_SamplerP3Offset3
7712,M0,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7712,&---M0---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_A_1_0_0_0_SamplerP0Offset0
7713,M0,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7713,&---M0---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_A_1_0_0_1_SamplerP0Offset1
7714,M0,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7714,&---M0---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_A_1_0_0_2_SamplerP0Offset2
7715,M0,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7715,&---M0---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_A_1_0_0_3_SamplerP0Offset3
7716,M0,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7716,&---M0---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_A_1_0_1_0_SamplerP1Offset0
7717,M0,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7717,&---M0---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_A_1_0_1_1_SamplerP1Offset1
7718,M0,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7718,&---M0---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_A_1_0_1_2_SamplerP1Offset2
7719,M0,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7719,&---M0---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_A_1_0_1_3_SamplerP1Offset3
7720,M0,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7720,&---M0---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_A_1_0_2_0_SamplerP2Offset0
7721,M0,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7721,&---M0---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_A_1_0_2_1_SamplerP2Offset1
7722,M0,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7722,&---M0---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_A_1_0_2_2_SamplerP2Offset2
7723,M0,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7723,&---M0---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_A_1_0_2_3_SamplerP2Offset3
7724,M0,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7724,&---M0---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_A_1_0_3_0_SamplerP3Offset0
7725,M0,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7725,&---M0---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_A_1_0_3_1_SamplerP3Offset1
7726,M0,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7726,&---M0---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_A_1_0_3_2_SamplerP3Offset2
7727,M0,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7727,&---M0---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_A_1_0_3_3_SamplerP3Offset3
7728,M0,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7728,&---M0---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_A_1_1_0_0_SamplerP0Offset0
7729,M0,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7729,&---M0---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_A_1_1_0_1_SamplerP0Offset1
7730,M0,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7730,&---M0---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_A_1_1_0_2_SamplerP0Offset2
7731,M0,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7731,&---M0---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_A_1_1_0_3_SamplerP0Offset3
7732,M0,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7732,&---M0---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_A_1_1_1_0_SamplerP1Offset0
7733,M0,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7733,&---M0---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_A_1_1_1_1_SamplerP1Offset1
7734,M0,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7734,&---M0---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_A_1_1_1_2_SamplerP1Offset2
7735,M0,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7735,&---M0---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_A_1_1_1_3_SamplerP1Offset3
7736,M0,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7736,&---M0---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_A_1_1_2_0_SamplerP2Offset0
7737,M0,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7737,&---M0---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_A_1_1_2_1_SamplerP2Offset1
7738,M0,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7738,&---M0---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_A_1_1_2_2_SamplerP2Offset2
7739,M0,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7739,&---M0---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_A_1_1_2_3_SamplerP2Offset3
7740,M0,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7740,&---M0---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_A_1_1_3_0_SamplerP3Offset0
7741,M0,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7741,&---M0---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_A_1_1_3_1_SamplerP3Offset1
7742,M0,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7742,&---M0---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_A_1_1_3_2_SamplerP3Offset2
7743,M0,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7743,&---M0---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_A_1_1_3_3_SamplerP3Offset3
7744,M0,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7744,&---M0---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_A_2_0_0_0_SamplerP0Offset0
7745,M0,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7745,&---M0---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_A_2_0_0_1_SamplerP0Offset1
7746,M0,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7746,&---M0---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_A_2_0_0_2_SamplerP0Offset2
7747,M0,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7747,&---M0---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_A_2_0_0_3_SamplerP0Offset3
7748,M0,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7748,&---M0---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_A_2_0_1_0_SamplerP1Offset0
7749,M0,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7749,&---M0---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_A_2_0_1_1_SamplerP1Offset1
7750,M0,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7750,&---M0---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_A_2_0_1_2_SamplerP1Offset2
7751,M0,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7751,&---M0---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_A_2_0_1_3_SamplerP1Offset3
7752,M0,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7752,&---M0---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_A_2_0_2_0_SamplerP2Offset0
7753,M0,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7753,&---M0---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_A_2_0_2_1_SamplerP2Offset1
7754,M0,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7754,&---M0---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_A_2_0_2_2_SamplerP2Offset2
7755,M0,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7755,&---M0---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_A_2_0_2_3_SamplerP2Offset3
7756,M0,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7756,&---M0---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_A_2_0_3_0_SamplerP3Offset0
7757,M0,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7757,&---M0---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_A_2_0_3_1_SamplerP3Offset1
7758,M0,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7758,&---M0---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_A_2_0_3_2_SamplerP3Offset2
7759,M0,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7759,&---M0---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_A_2_0_3_3_SamplerP3Offset3
7760,M0,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7760,&---M0---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_A_2_1_0_0_SamplerP0Offset0
7761,M0,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7761,&---M0---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_A_2_1_0_1_SamplerP0Offset1
7762,M0,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7762,&---M0---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_A_2_1_0_2_SamplerP0Offset2
7763,M0,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7763,&---M0---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_A_2_1_0_3_SamplerP0Offset3
7764,M0,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7764,&---M0---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_A_2_1_1_0_SamplerP1Offset0
7765,M0,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7765,&---M0---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_A_2_1_1_1_SamplerP1Offset1
7766,M0,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7766,&---M0---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_A_2_1_1_2_SamplerP1Offset2
7767,M0,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7767,&---M0---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_A_2_1_1_3_SamplerP1Offset3
7768,M0,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7768,&---M0---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_A_2_1_2_0_SamplerP2Offset0
7769,M0,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7769,&---M0---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_A_2_1_2_1_SamplerP2Offset1
7770,M0,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7770,&---M0---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_A_2_1_2_2_SamplerP2Offset2
7771,M0,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7771,&---M0---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_A_2_1_2_3_SamplerP2Offset3
7772,M0,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7772,&---M0---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_A_2_1_3_0_SamplerP3Offset0
7773,M0,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7773,&---M0---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_A_2_1_3_1_SamplerP3Offset1
7774,M0,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7774,&---M0---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_A_2_1_3_2_SamplerP3Offset2
7775,M0,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7775,&---M0---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_A_2_1_3_3_SamplerP3Offset3
7776,M0,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7776,&---M0---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_A_3_0_0_0_SamplerP0Offset0
7777,M0,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7777,&---M0---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_A_3_0_0_1_SamplerP0Offset1
7778,M0,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7778,&---M0---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_A_3_0_0_2_SamplerP0Offset2
7779,M0,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7779,&---M0---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_A_3_0_0_3_SamplerP0Offset3
7780,M0,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7780,&---M0---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_A_3_0_1_0_SamplerP1Offset0
7781,M0,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7781,&---M0---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_A_3_0_1_1_SamplerP1Offset1
7782,M0,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7782,&---M0---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_A_3_0_1_2_SamplerP1Offset2
7783,M0,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7783,&---M0---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_A_3_0_1_3_SamplerP1Offset3
7784,M0,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7784,&---M0---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_A_3_0_2_0_SamplerP2Offset0
7785,M0,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7785,&---M0---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_A_3_0_2_1_SamplerP2Offset1
7786,M0,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7786,&---M0---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_A_3_0_2_2_SamplerP2Offset2
7787,M0,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7787,&---M0---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_A_3_0_2_3_SamplerP2Offset3
7788,M0,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7788,&---M0---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_A_3_0_3_0_SamplerP3Offset0
7789,M0,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7789,&---M0---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_A_3_0_3_1_SamplerP3Offset1
7790,M0,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7790,&---M0---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_A_3_0_3_2_SamplerP3Offset2
7791,M0,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7791,&---M0---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_A_3_0_3_3_SamplerP3Offset3
7792,M0,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7792,&---M0---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_A_3_1_0_0_SamplerP0Offset0
7793,M0,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7793,&---M0---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_A_3_1_0_1_SamplerP0Offset1
7794,M0,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7794,&---M0---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_A_3_1_0_2_SamplerP0Offset2
7795,M0,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7795,&---M0---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_A_3_1_0_3_SamplerP0Offset3
7796,M0,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7796,&---M0---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_A_3_1_1_0_SamplerP1Offset0
7797,M0,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7797,&---M0---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_A_3_1_1_1_SamplerP1Offset1
7798,M0,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7798,&---M0---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_A_3_1_1_2_SamplerP1Offset2
7799,M0,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7799,&---M0---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_A_3_1_1_3_SamplerP1Offset3
7800,M0,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7800,&---M0---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_A_3_1_2_0_SamplerP2Offset0
7801,M0,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7801,&---M0---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_A_3_1_2_1_SamplerP2Offset1
7802,M0,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7802,&---M0---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_A_3_1_2_2_SamplerP2Offset2
7803,M0,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7803,&---M0---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_A_3_1_2_3_SamplerP2Offset3
7804,M0,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7804,&---M0---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_A_3_1_3_0_SamplerP3Offset0
7805,M0,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7805,&---M0---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_A_3_1_3_1_SamplerP3Offset1
7806,M0,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7806,&---M0---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_A_3_1_3_2_SamplerP3Offset2
7807,M0,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7807,&---M0---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_A_3_1_3_3_SamplerP3Offset3
7808,M0,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7808,&---M0---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_A_4_0_0_0_SamplerP0Offset0
7809,M0,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7809,&---M0---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_A_4_0_0_1_SamplerP0Offset1
7810,M0,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7810,&---M0---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_A_4_0_0_2_SamplerP0Offset2
7811,M0,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7811,&---M0---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_A_4_0_0_3_SamplerP0Offset3
7812,M0,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7812,&---M0---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_A_4_0_1_0_SamplerP1Offset0
7813,M0,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7813,&---M0---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_A_4_0_1_1_SamplerP1Offset1
7814,M0,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7814,&---M0---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_A_4_0_1_2_SamplerP1Offset2
7815,M0,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7815,&---M0---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_A_4_0_1_3_SamplerP1Offset3
7816,M0,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7816,&---M0---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_A_4_0_2_0_SamplerP2Offset0
7817,M0,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7817,&---M0---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_A_4_0_2_1_SamplerP2Offset1
7818,M0,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7818,&---M0---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_A_4_0_2_2_SamplerP2Offset2
7819,M0,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7819,&---M0---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_A_4_0_2_3_SamplerP2Offset3
7820,M0,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7820,&---M0---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_A_4_0_3_0_SamplerP3Offset0
7821,M0,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7821,&---M0---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_A_4_0_3_1_SamplerP3Offset1
7822,M0,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7822,&---M0---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_A_4_0_3_2_SamplerP3Offset2
7823,M0,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7823,&---M0---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_A_4_0_3_3_SamplerP3Offset3
7824,M0,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7824,&---M0---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_A_4_1_0_0_SamplerP0Offset0
7825,M0,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7825,&---M0---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_A_4_1_0_1_SamplerP0Offset1
7826,M0,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7826,&---M0---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_A_4_1_0_2_SamplerP0Offset2
7827,M0,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7827,&---M0---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_A_4_1_0_3_SamplerP0Offset3
7828,M0,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7828,&---M0---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_A_4_1_1_0_SamplerP1Offset0
7829,M0,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7829,&---M0---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_A_4_1_1_1_SamplerP1Offset1
7830,M0,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7830,&---M0---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_A_4_1_1_2_SamplerP1Offset2
7831,M0,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7831,&---M0---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_A_4_1_1_3_SamplerP1Offset3
7832,M0,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7832,&---M0---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_A_4_1_2_0_SamplerP2Offset0
7833,M0,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7833,&---M0---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_A_4_1_2_1_SamplerP2Offset1
7834,M0,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7834,&---M0---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_A_4_1_2_2_SamplerP2Offset2
7835,M0,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7835,&---M0---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_A_4_1_2_3_SamplerP2Offset3
7836,M0,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7836,&---M0---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_A_4_1_3_0_SamplerP3Offset0
7837,M0,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7837,&---M0---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_A_4_1_3_1_SamplerP3Offset1
7838,M0,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7838,&---M0---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_A_4_1_3_2_SamplerP3Offset2
7839,M0,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7839,&---M0---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_A_4_1_3_3_SamplerP3Offset3
7840,M0,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7840,&---M0---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_B_0_0_0_0_SamplerP0Offset0
7841,M0,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7841,&---M0---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_B_0_0_0_1_SamplerP0Offset1
7842,M0,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7842,&---M0---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_B_0_0_0_2_SamplerP0Offset2
7843,M0,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7843,&---M0---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_B_0_0_0_3_SamplerP0Offset3
7844,M0,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7844,&---M0---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_B_0_0_1_0_SamplerP1Offset0
7845,M0,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7845,&---M0---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_B_0_0_1_1_SamplerP1Offset1
7846,M0,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7846,&---M0---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_B_0_0_1_2_SamplerP1Offset2
7847,M0,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7847,&---M0---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_B_0_0_1_3_SamplerP1Offset3
7848,M0,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7848,&---M0---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_B_0_0_2_0_SamplerP2Offset0
7849,M0,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7849,&---M0---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_B_0_0_2_1_SamplerP2Offset1
7850,M0,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7850,&---M0---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_B_0_0_2_2_SamplerP2Offset2
7851,M0,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7851,&---M0---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_B_0_0_2_3_SamplerP2Offset3
7852,M0,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7852,&---M0---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_B_0_0_3_0_SamplerP3Offset0
7853,M0,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7853,&---M0---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_B_0_0_3_1_SamplerP3Offset1
7854,M0,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7854,&---M0---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_B_0_0_3_2_SamplerP3Offset2
7855,M0,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7855,&---M0---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_B_0_0_3_3_SamplerP3Offset3
7856,M0,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7856,&---M0---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_B_0_1_0_0_SamplerP0Offset0
7857,M0,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7857,&---M0---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_B_0_1_0_1_SamplerP0Offset1
7858,M0,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7858,&---M0---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_B_0_1_0_2_SamplerP0Offset2
7859,M0,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7859,&---M0---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_B_0_1_0_3_SamplerP0Offset3
7860,M0,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7860,&---M0---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_B_0_1_1_0_SamplerP1Offset0
7861,M0,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7861,&---M0---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_B_0_1_1_1_SamplerP1Offset1
7862,M0,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7862,&---M0---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_B_0_1_1_2_SamplerP1Offset2
7863,M0,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7863,&---M0---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_B_0_1_1_3_SamplerP1Offset3
7864,M0,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7864,&---M0---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_B_0_1_2_0_SamplerP2Offset0
7865,M0,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7865,&---M0---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_B_0_1_2_1_SamplerP2Offset1
7866,M0,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7866,&---M0---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_B_0_1_2_2_SamplerP2Offset2
7867,M0,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7867,&---M0---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_B_0_1_2_3_SamplerP2Offset3
7868,M0,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7868,&---M0---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_B_0_1_3_0_SamplerP3Offset0
7869,M0,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7869,&---M0---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_B_0_1_3_1_SamplerP3Offset1
7870,M0,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7870,&---M0---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_B_0_1_3_2_SamplerP3Offset2
7871,M0,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7871,&---M0---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_B_0_1_3_3_SamplerP3Offset3
7872,M0,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7872,&---M0---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_B_1_0_0_0_SamplerP0Offset0
7873,M0,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7873,&---M0---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_B_1_0_0_1_SamplerP0Offset1
7874,M0,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7874,&---M0---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_B_1_0_0_2_SamplerP0Offset2
7875,M0,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7875,&---M0---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_B_1_0_0_3_SamplerP0Offset3
7876,M0,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7876,&---M0---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_B_1_0_1_0_SamplerP1Offset0
7877,M0,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7877,&---M0---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_B_1_0_1_1_SamplerP1Offset1
7878,M0,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7878,&---M0---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_B_1_0_1_2_SamplerP1Offset2
7879,M0,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7879,&---M0---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_B_1_0_1_3_SamplerP1Offset3
7880,M0,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7880,&---M0---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_B_1_0_2_0_SamplerP2Offset0
7881,M0,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7881,&---M0---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_B_1_0_2_1_SamplerP2Offset1
7882,M0,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7882,&---M0---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_B_1_0_2_2_SamplerP2Offset2
7883,M0,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7883,&---M0---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_B_1_0_2_3_SamplerP2Offset3
7884,M0,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7884,&---M0---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_B_1_0_3_0_SamplerP3Offset0
7885,M0,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7885,&---M0---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_B_1_0_3_1_SamplerP3Offset1
7886,M0,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7886,&---M0---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_B_1_0_3_2_SamplerP3Offset2
7887,M0,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7887,&---M0---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_B_1_0_3_3_SamplerP3Offset3
7888,M0,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7888,&---M0---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_B_1_1_0_0_SamplerP0Offset0
7889,M0,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7889,&---M0---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_B_1_1_0_1_SamplerP0Offset1
7890,M0,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7890,&---M0---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_B_1_1_0_2_SamplerP0Offset2
7891,M0,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7891,&---M0---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_B_1_1_0_3_SamplerP0Offset3
7892,M0,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7892,&---M0---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_B_1_1_1_0_SamplerP1Offset0
7893,M0,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7893,&---M0---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_B_1_1_1_1_SamplerP1Offset1
7894,M0,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7894,&---M0---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_B_1_1_1_2_SamplerP1Offset2
7895,M0,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7895,&---M0---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_B_1_1_1_3_SamplerP1Offset3
7896,M0,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7896,&---M0---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_B_1_1_2_0_SamplerP2Offset0
7897,M0,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7897,&---M0---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_B_1_1_2_1_SamplerP2Offset1
7898,M0,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7898,&---M0---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_B_1_1_2_2_SamplerP2Offset2
7899,M0,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7899,&---M0---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_B_1_1_2_3_SamplerP2Offset3
7900,M0,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7900,&---M0---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_B_1_1_3_0_SamplerP3Offset0
7901,M0,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7901,&---M0---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_B_1_1_3_1_SamplerP3Offset1
7902,M0,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7902,&---M0---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_B_1_1_3_2_SamplerP3Offset2
7903,M0,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7903,&---M0---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_B_1_1_3_3_SamplerP3Offset3
7904,M0,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7904,&---M0---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_B_2_0_0_0_SamplerP0Offset0
7905,M0,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7905,&---M0---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_B_2_0_0_1_SamplerP0Offset1
7906,M0,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7906,&---M0---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_B_2_0_0_2_SamplerP0Offset2
7907,M0,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7907,&---M0---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_B_2_0_0_3_SamplerP0Offset3
7908,M0,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7908,&---M0---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_B_2_0_1_0_SamplerP1Offset0
7909,M0,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7909,&---M0---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_B_2_0_1_1_SamplerP1Offset1
7910,M0,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7910,&---M0---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_B_2_0_1_2_SamplerP1Offset2
7911,M0,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7911,&---M0---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_B_2_0_1_3_SamplerP1Offset3
7912,M0,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7912,&---M0---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_B_2_0_2_0_SamplerP2Offset0
7913,M0,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7913,&---M0---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_B_2_0_2_1_SamplerP2Offset1
7914,M0,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7914,&---M0---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_B_2_0_2_2_SamplerP2Offset2
7915,M0,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7915,&---M0---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_B_2_0_2_3_SamplerP2Offset3
7916,M0,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7916,&---M0---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_B_2_0_3_0_SamplerP3Offset0
7917,M0,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7917,&---M0---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_B_2_0_3_1_SamplerP3Offset1
7918,M0,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7918,&---M0---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_B_2_0_3_2_SamplerP3Offset2
7919,M0,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7919,&---M0---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_B_2_0_3_3_SamplerP3Offset3
7920,M0,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7920,&---M0---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_B_2_1_0_0_SamplerP0Offset0
7921,M0,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7921,&---M0---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_B_2_1_0_1_SamplerP0Offset1
7922,M0,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7922,&---M0---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_B_2_1_0_2_SamplerP0Offset2
7923,M0,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7923,&---M0---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_B_2_1_0_3_SamplerP0Offset3
7924,M0,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7924,&---M0---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_B_2_1_1_0_SamplerP1Offset0
7925,M0,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7925,&---M0---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_B_2_1_1_1_SamplerP1Offset1
7926,M0,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7926,&---M0---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_B_2_1_1_2_SamplerP1Offset2
7927,M0,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7927,&---M0---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_B_2_1_1_3_SamplerP1Offset3
7928,M0,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7928,&---M0---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_B_2_1_2_0_SamplerP2Offset0
7929,M0,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7929,&---M0---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_B_2_1_2_1_SamplerP2Offset1
7930,M0,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7930,&---M0---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_B_2_1_2_2_SamplerP2Offset2
7931,M0,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7931,&---M0---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_B_2_1_2_3_SamplerP2Offset3
7932,M0,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7932,&---M0---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_B_2_1_3_0_SamplerP3Offset0
7933,M0,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7933,&---M0---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_B_2_1_3_1_SamplerP3Offset1
7934,M0,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7934,&---M0---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_B_2_1_3_2_SamplerP3Offset2
7935,M0,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7935,&---M0---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_B_2_1_3_3_SamplerP3Offset3
7936,M0,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7936,&---M0---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_B_3_0_0_0_SamplerP0Offset0
7937,M0,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7937,&---M0---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_B_3_0_0_1_SamplerP0Offset1
7938,M0,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7938,&---M0---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_B_3_0_0_2_SamplerP0Offset2
7939,M0,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7939,&---M0---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_B_3_0_0_3_SamplerP0Offset3
7940,M0,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7940,&---M0---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_B_3_0_1_0_SamplerP1Offset0
7941,M0,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7941,&---M0---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_B_3_0_1_1_SamplerP1Offset1
7942,M0,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7942,&---M0---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_B_3_0_1_2_SamplerP1Offset2
7943,M0,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7943,&---M0---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_B_3_0_1_3_SamplerP1Offset3
7944,M0,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7944,&---M0---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_B_3_0_2_0_SamplerP2Offset0
7945,M0,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7945,&---M0---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_B_3_0_2_1_SamplerP2Offset1
7946,M0,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7946,&---M0---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_B_3_0_2_2_SamplerP2Offset2
7947,M0,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7947,&---M0---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_B_3_0_2_3_SamplerP2Offset3
7948,M0,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7948,&---M0---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_B_3_0_3_0_SamplerP3Offset0
7949,M0,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7949,&---M0---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_B_3_0_3_1_SamplerP3Offset1
7950,M0,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7950,&---M0---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_B_3_0_3_2_SamplerP3Offset2
7951,M0,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7951,&---M0---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_B_3_0_3_3_SamplerP3Offset3
7952,M0,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7952,&---M0---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_B_3_1_0_0_SamplerP0Offset0
7953,M0,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7953,&---M0---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_B_3_1_0_1_SamplerP0Offset1
7954,M0,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7954,&---M0---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_B_3_1_0_2_SamplerP0Offset2
7955,M0,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7955,&---M0---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_B_3_1_0_3_SamplerP0Offset3
7956,M0,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7956,&---M0---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_B_3_1_1_0_SamplerP1Offset0
7957,M0,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7957,&---M0---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_B_3_1_1_1_SamplerP1Offset1
7958,M0,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7958,&---M0---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_B_3_1_1_2_SamplerP1Offset2
7959,M0,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7959,&---M0---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_B_3_1_1_3_SamplerP1Offset3
7960,M0,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7960,&---M0---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_B_3_1_2_0_SamplerP2Offset0
7961,M0,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7961,&---M0---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_B_3_1_2_1_SamplerP2Offset1
7962,M0,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7962,&---M0---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_B_3_1_2_2_SamplerP2Offset2
7963,M0,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7963,&---M0---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_B_3_1_2_3_SamplerP2Offset3
7964,M0,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7964,&---M0---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_B_3_1_3_0_SamplerP3Offset0
7965,M0,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7965,&---M0---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_B_3_1_3_1_SamplerP3Offset1
7966,M0,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7966,&---M0---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_B_3_1_3_2_SamplerP3Offset2
7967,M0,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7967,&---M0---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_B_3_1_3_3_SamplerP3Offset3
7968,M0,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M0_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7968,&---M0---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M0_B_4_0_0_0_SamplerP0Offset0
7969,M0,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M0_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7969,&---M0---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M0_B_4_0_0_1_SamplerP0Offset1
7970,M0,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M0_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7970,&---M0---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M0_B_4_0_0_2_SamplerP0Offset2
7971,M0,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M0_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7971,&---M0---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M0_B_4_0_0_3_SamplerP0Offset3
7972,M0,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M0_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7972,&---M0---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M0_B_4_0_1_0_SamplerP1Offset0
7973,M0,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M0_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7973,&---M0---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M0_B_4_0_1_1_SamplerP1Offset1
7974,M0,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M0_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7974,&---M0---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M0_B_4_0_1_2_SamplerP1Offset2
7975,M0,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M0_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7975,&---M0---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M0_B_4_0_1_3_SamplerP1Offset3
7976,M0,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M0_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7976,&---M0---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M0_B_4_0_2_0_SamplerP2Offset0
7977,M0,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M0_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7977,&---M0---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M0_B_4_0_2_1_SamplerP2Offset1
7978,M0,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M0_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7978,&---M0---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M0_B_4_0_2_2_SamplerP2Offset2
7979,M0,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M0_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7979,&---M0---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M0_B_4_0_2_3_SamplerP2Offset3
7980,M0,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M0_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7980,&---M0---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M0_B_4_0_3_0_SamplerP3Offset0
7981,M0,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M0_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7981,&---M0---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M0_B_4_0_3_1_SamplerP3Offset1
7982,M0,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M0_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7982,&---M0---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M0_B_4_0_3_2_SamplerP3Offset2
7983,M0,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M0_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7983,&---M0---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M0_B_4_0_3_3_SamplerP3Offset3
7984,M0,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M0_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7984,&---M0---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M0_B_4_1_0_0_SamplerP0Offset0
7985,M0,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M0_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7985,&---M0---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M0_B_4_1_0_1_SamplerP0Offset1
7986,M0,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M0_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7986,&---M0---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M0_B_4_1_0_2_SamplerP0Offset2
7987,M0,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M0_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7987,&---M0---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M0_B_4_1_0_3_SamplerP0Offset3
7988,M0,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M0_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7988,&---M0---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M0_B_4_1_1_0_SamplerP1Offset0
7989,M0,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M0_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7989,&---M0---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M0_B_4_1_1_1_SamplerP1Offset1
7990,M0,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M0_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7990,&---M0---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M0_B_4_1_1_2_SamplerP1Offset2
7991,M0,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M0_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7991,&---M0---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M0_B_4_1_1_3_SamplerP1Offset3
7992,M0,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M0_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7992,&---M0---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M0_B_4_1_2_0_SamplerP2Offset0
7993,M0,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M0_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7993,&---M0---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M0_B_4_1_2_1_SamplerP2Offset1
7994,M0,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M0_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7994,&---M0---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M0_B_4_1_2_2_SamplerP2Offset2
7995,M0,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M0_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7995,&---M0---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M0_B_4_1_2_3_SamplerP2Offset3
7996,M0,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M0_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7996,&---M0---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M0_B_4_1_3_0_SamplerP3Offset0
7997,M0,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M0_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7997,&---M0---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M0_B_4_1_3_1_SamplerP3Offset1
7998,M0,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M0_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7998,&---M0---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M0_B_4_1_3_2_SamplerP3Offset2
7999,M0,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M0_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_7999,&---M0---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M0_B_4_1_3_3_SamplerP3Offset3
8000,M1,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8000,&---M1---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_A_0_0_0_0_SamplerP0Offset0
8001,M1,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8001,&---M1---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_A_0_0_0_1_SamplerP0Offset1
8002,M1,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8002,&---M1---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_A_0_0_0_2_SamplerP0Offset2
8003,M1,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8003,&---M1---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_A_0_0_0_3_SamplerP0Offset3
8004,M1,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8004,&---M1---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_A_0_0_1_0_SamplerP1Offset0
8005,M1,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8005,&---M1---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_A_0_0_1_1_SamplerP1Offset1
8006,M1,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8006,&---M1---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_A_0_0_1_2_SamplerP1Offset2
8007,M1,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8007,&---M1---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_A_0_0_1_3_SamplerP1Offset3
8008,M1,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8008,&---M1---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_A_0_0_2_0_SamplerP2Offset0
8009,M1,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8009,&---M1---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_A_0_0_2_1_SamplerP2Offset1
8010,M1,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8010,&---M1---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_A_0_0_2_2_SamplerP2Offset2
8011,M1,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8011,&---M1---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_A_0_0_2_3_SamplerP2Offset3
8012,M1,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8012,&---M1---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_A_0_0_3_0_SamplerP3Offset0
8013,M1,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8013,&---M1---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_A_0_0_3_1_SamplerP3Offset1
8014,M1,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8014,&---M1---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_A_0_0_3_2_SamplerP3Offset2
8015,M1,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8015,&---M1---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_A_0_0_3_3_SamplerP3Offset3
8016,M1,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8016,&---M1---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_A_0_1_0_0_SamplerP0Offset0
8017,M1,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8017,&---M1---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_A_0_1_0_1_SamplerP0Offset1
8018,M1,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8018,&---M1---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_A_0_1_0_2_SamplerP0Offset2
8019,M1,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8019,&---M1---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_A_0_1_0_3_SamplerP0Offset3
8020,M1,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8020,&---M1---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_A_0_1_1_0_SamplerP1Offset0
8021,M1,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8021,&---M1---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_A_0_1_1_1_SamplerP1Offset1
8022,M1,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8022,&---M1---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_A_0_1_1_2_SamplerP1Offset2
8023,M1,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8023,&---M1---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_A_0_1_1_3_SamplerP1Offset3
8024,M1,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8024,&---M1---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_A_0_1_2_0_SamplerP2Offset0
8025,M1,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8025,&---M1---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_A_0_1_2_1_SamplerP2Offset1
8026,M1,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8026,&---M1---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_A_0_1_2_2_SamplerP2Offset2
8027,M1,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8027,&---M1---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_A_0_1_2_3_SamplerP2Offset3
8028,M1,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8028,&---M1---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_A_0_1_3_0_SamplerP3Offset0
8029,M1,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8029,&---M1---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_A_0_1_3_1_SamplerP3Offset1
8030,M1,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8030,&---M1---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_A_0_1_3_2_SamplerP3Offset2
8031,M1,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8031,&---M1---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_A_0_1_3_3_SamplerP3Offset3
8032,M1,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8032,&---M1---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_A_1_0_0_0_SamplerP0Offset0
8033,M1,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8033,&---M1---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_A_1_0_0_1_SamplerP0Offset1
8034,M1,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8034,&---M1---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_A_1_0_0_2_SamplerP0Offset2
8035,M1,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8035,&---M1---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_A_1_0_0_3_SamplerP0Offset3
8036,M1,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8036,&---M1---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_A_1_0_1_0_SamplerP1Offset0
8037,M1,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8037,&---M1---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_A_1_0_1_1_SamplerP1Offset1
8038,M1,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8038,&---M1---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_A_1_0_1_2_SamplerP1Offset2
8039,M1,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8039,&---M1---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_A_1_0_1_3_SamplerP1Offset3
8040,M1,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8040,&---M1---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_A_1_0_2_0_SamplerP2Offset0
8041,M1,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8041,&---M1---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_A_1_0_2_1_SamplerP2Offset1
8042,M1,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8042,&---M1---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_A_1_0_2_2_SamplerP2Offset2
8043,M1,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8043,&---M1---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_A_1_0_2_3_SamplerP2Offset3
8044,M1,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8044,&---M1---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_A_1_0_3_0_SamplerP3Offset0
8045,M1,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8045,&---M1---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_A_1_0_3_1_SamplerP3Offset1
8046,M1,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8046,&---M1---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_A_1_0_3_2_SamplerP3Offset2
8047,M1,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8047,&---M1---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_A_1_0_3_3_SamplerP3Offset3
8048,M1,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8048,&---M1---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_A_1_1_0_0_SamplerP0Offset0
8049,M1,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8049,&---M1---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_A_1_1_0_1_SamplerP0Offset1
8050,M1,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8050,&---M1---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_A_1_1_0_2_SamplerP0Offset2
8051,M1,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8051,&---M1---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_A_1_1_0_3_SamplerP0Offset3
8052,M1,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8052,&---M1---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_A_1_1_1_0_SamplerP1Offset0
8053,M1,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8053,&---M1---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_A_1_1_1_1_SamplerP1Offset1
8054,M1,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8054,&---M1---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_A_1_1_1_2_SamplerP1Offset2
8055,M1,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8055,&---M1---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_A_1_1_1_3_SamplerP1Offset3
8056,M1,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8056,&---M1---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_A_1_1_2_0_SamplerP2Offset0
8057,M1,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8057,&---M1---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_A_1_1_2_1_SamplerP2Offset1
8058,M1,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8058,&---M1---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_A_1_1_2_2_SamplerP2Offset2
8059,M1,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8059,&---M1---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_A_1_1_2_3_SamplerP2Offset3
8060,M1,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8060,&---M1---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_A_1_1_3_0_SamplerP3Offset0
8061,M1,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8061,&---M1---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_A_1_1_3_1_SamplerP3Offset1
8062,M1,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8062,&---M1---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_A_1_1_3_2_SamplerP3Offset2
8063,M1,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8063,&---M1---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_A_1_1_3_3_SamplerP3Offset3
8064,M1,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8064,&---M1---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_A_2_0_0_0_SamplerP0Offset0
8065,M1,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8065,&---M1---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_A_2_0_0_1_SamplerP0Offset1
8066,M1,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8066,&---M1---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_A_2_0_0_2_SamplerP0Offset2
8067,M1,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8067,&---M1---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_A_2_0_0_3_SamplerP0Offset3
8068,M1,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8068,&---M1---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_A_2_0_1_0_SamplerP1Offset0
8069,M1,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8069,&---M1---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_A_2_0_1_1_SamplerP1Offset1
8070,M1,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8070,&---M1---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_A_2_0_1_2_SamplerP1Offset2
8071,M1,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8071,&---M1---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_A_2_0_1_3_SamplerP1Offset3
8072,M1,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8072,&---M1---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_A_2_0_2_0_SamplerP2Offset0
8073,M1,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8073,&---M1---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_A_2_0_2_1_SamplerP2Offset1
8074,M1,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8074,&---M1---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_A_2_0_2_2_SamplerP2Offset2
8075,M1,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8075,&---M1---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_A_2_0_2_3_SamplerP2Offset3
8076,M1,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8076,&---M1---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_A_2_0_3_0_SamplerP3Offset0
8077,M1,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8077,&---M1---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_A_2_0_3_1_SamplerP3Offset1
8078,M1,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8078,&---M1---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_A_2_0_3_2_SamplerP3Offset2
8079,M1,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8079,&---M1---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_A_2_0_3_3_SamplerP3Offset3
8080,M1,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8080,&---M1---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_A_2_1_0_0_SamplerP0Offset0
8081,M1,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8081,&---M1---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_A_2_1_0_1_SamplerP0Offset1
8082,M1,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8082,&---M1---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_A_2_1_0_2_SamplerP0Offset2
8083,M1,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8083,&---M1---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_A_2_1_0_3_SamplerP0Offset3
8084,M1,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8084,&---M1---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_A_2_1_1_0_SamplerP1Offset0
8085,M1,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8085,&---M1---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_A_2_1_1_1_SamplerP1Offset1
8086,M1,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8086,&---M1---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_A_2_1_1_2_SamplerP1Offset2
8087,M1,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8087,&---M1---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_A_2_1_1_3_SamplerP1Offset3
8088,M1,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8088,&---M1---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_A_2_1_2_0_SamplerP2Offset0
8089,M1,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8089,&---M1---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_A_2_1_2_1_SamplerP2Offset1
8090,M1,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8090,&---M1---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_A_2_1_2_2_SamplerP2Offset2
8091,M1,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8091,&---M1---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_A_2_1_2_3_SamplerP2Offset3
8092,M1,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8092,&---M1---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_A_2_1_3_0_SamplerP3Offset0
8093,M1,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8093,&---M1---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_A_2_1_3_1_SamplerP3Offset1
8094,M1,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8094,&---M1---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_A_2_1_3_2_SamplerP3Offset2
8095,M1,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8095,&---M1---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_A_2_1_3_3_SamplerP3Offset3
8096,M1,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8096,&---M1---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_A_3_0_0_0_SamplerP0Offset0
8097,M1,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8097,&---M1---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_A_3_0_0_1_SamplerP0Offset1
8098,M1,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8098,&---M1---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_A_3_0_0_2_SamplerP0Offset2
8099,M1,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8099,&---M1---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_A_3_0_0_3_SamplerP0Offset3
8100,M1,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8100,&---M1---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_A_3_0_1_0_SamplerP1Offset0
8101,M1,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8101,&---M1---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_A_3_0_1_1_SamplerP1Offset1
8102,M1,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8102,&---M1---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_A_3_0_1_2_SamplerP1Offset2
8103,M1,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8103,&---M1---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_A_3_0_1_3_SamplerP1Offset3
8104,M1,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8104,&---M1---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_A_3_0_2_0_SamplerP2Offset0
8105,M1,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8105,&---M1---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_A_3_0_2_1_SamplerP2Offset1
8106,M1,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8106,&---M1---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_A_3_0_2_2_SamplerP2Offset2
8107,M1,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8107,&---M1---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_A_3_0_2_3_SamplerP2Offset3
8108,M1,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8108,&---M1---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_A_3_0_3_0_SamplerP3Offset0
8109,M1,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8109,&---M1---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_A_3_0_3_1_SamplerP3Offset1
8110,M1,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8110,&---M1---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_A_3_0_3_2_SamplerP3Offset2
8111,M1,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8111,&---M1---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_A_3_0_3_3_SamplerP3Offset3
8112,M1,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8112,&---M1---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_A_3_1_0_0_SamplerP0Offset0
8113,M1,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8113,&---M1---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_A_3_1_0_1_SamplerP0Offset1
8114,M1,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8114,&---M1---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_A_3_1_0_2_SamplerP0Offset2
8115,M1,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8115,&---M1---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_A_3_1_0_3_SamplerP0Offset3
8116,M1,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8116,&---M1---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_A_3_1_1_0_SamplerP1Offset0
8117,M1,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8117,&---M1---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_A_3_1_1_1_SamplerP1Offset1
8118,M1,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8118,&---M1---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_A_3_1_1_2_SamplerP1Offset2
8119,M1,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8119,&---M1---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_A_3_1_1_3_SamplerP1Offset3
8120,M1,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8120,&---M1---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_A_3_1_2_0_SamplerP2Offset0
8121,M1,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8121,&---M1---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_A_3_1_2_1_SamplerP2Offset1
8122,M1,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8122,&---M1---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_A_3_1_2_2_SamplerP2Offset2
8123,M1,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8123,&---M1---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_A_3_1_2_3_SamplerP2Offset3
8124,M1,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8124,&---M1---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_A_3_1_3_0_SamplerP3Offset0
8125,M1,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8125,&---M1---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_A_3_1_3_1_SamplerP3Offset1
8126,M1,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8126,&---M1---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_A_3_1_3_2_SamplerP3Offset2
8127,M1,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8127,&---M1---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_A_3_1_3_3_SamplerP3Offset3
8128,M1,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8128,&---M1---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_A_4_0_0_0_SamplerP0Offset0
8129,M1,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8129,&---M1---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_A_4_0_0_1_SamplerP0Offset1
8130,M1,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8130,&---M1---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_A_4_0_0_2_SamplerP0Offset2
8131,M1,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8131,&---M1---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_A_4_0_0_3_SamplerP0Offset3
8132,M1,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8132,&---M1---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_A_4_0_1_0_SamplerP1Offset0
8133,M1,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8133,&---M1---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_A_4_0_1_1_SamplerP1Offset1
8134,M1,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8134,&---M1---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_A_4_0_1_2_SamplerP1Offset2
8135,M1,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8135,&---M1---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_A_4_0_1_3_SamplerP1Offset3
8136,M1,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8136,&---M1---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_A_4_0_2_0_SamplerP2Offset0
8137,M1,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8137,&---M1---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_A_4_0_2_1_SamplerP2Offset1
8138,M1,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8138,&---M1---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_A_4_0_2_2_SamplerP2Offset2
8139,M1,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8139,&---M1---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_A_4_0_2_3_SamplerP2Offset3
8140,M1,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8140,&---M1---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_A_4_0_3_0_SamplerP3Offset0
8141,M1,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8141,&---M1---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_A_4_0_3_1_SamplerP3Offset1
8142,M1,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8142,&---M1---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_A_4_0_3_2_SamplerP3Offset2
8143,M1,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8143,&---M1---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_A_4_0_3_3_SamplerP3Offset3
8144,M1,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8144,&---M1---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_A_4_1_0_0_SamplerP0Offset0
8145,M1,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8145,&---M1---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_A_4_1_0_1_SamplerP0Offset1
8146,M1,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8146,&---M1---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_A_4_1_0_2_SamplerP0Offset2
8147,M1,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8147,&---M1---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_A_4_1_0_3_SamplerP0Offset3
8148,M1,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8148,&---M1---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_A_4_1_1_0_SamplerP1Offset0
8149,M1,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8149,&---M1---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_A_4_1_1_1_SamplerP1Offset1
8150,M1,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8150,&---M1---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_A_4_1_1_2_SamplerP1Offset2
8151,M1,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8151,&---M1---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_A_4_1_1_3_SamplerP1Offset3
8152,M1,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8152,&---M1---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_A_4_1_2_0_SamplerP2Offset0
8153,M1,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8153,&---M1---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_A_4_1_2_1_SamplerP2Offset1
8154,M1,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8154,&---M1---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_A_4_1_2_2_SamplerP2Offset2
8155,M1,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8155,&---M1---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_A_4_1_2_3_SamplerP2Offset3
8156,M1,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8156,&---M1---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_A_4_1_3_0_SamplerP3Offset0
8157,M1,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8157,&---M1---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_A_4_1_3_1_SamplerP3Offset1
8158,M1,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8158,&---M1---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_A_4_1_3_2_SamplerP3Offset2
8159,M1,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8159,&---M1---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_A_4_1_3_3_SamplerP3Offset3
8160,M1,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8160,&---M1---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_B_0_0_0_0_SamplerP0Offset0
8161,M1,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8161,&---M1---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_B_0_0_0_1_SamplerP0Offset1
8162,M1,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8162,&---M1---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_B_0_0_0_2_SamplerP0Offset2
8163,M1,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8163,&---M1---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_B_0_0_0_3_SamplerP0Offset3
8164,M1,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8164,&---M1---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_B_0_0_1_0_SamplerP1Offset0
8165,M1,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8165,&---M1---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_B_0_0_1_1_SamplerP1Offset1
8166,M1,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8166,&---M1---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_B_0_0_1_2_SamplerP1Offset2
8167,M1,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8167,&---M1---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_B_0_0_1_3_SamplerP1Offset3
8168,M1,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8168,&---M1---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_B_0_0_2_0_SamplerP2Offset0
8169,M1,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8169,&---M1---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_B_0_0_2_1_SamplerP2Offset1
8170,M1,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8170,&---M1---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_B_0_0_2_2_SamplerP2Offset2
8171,M1,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8171,&---M1---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_B_0_0_2_3_SamplerP2Offset3
8172,M1,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8172,&---M1---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_B_0_0_3_0_SamplerP3Offset0
8173,M1,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8173,&---M1---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_B_0_0_3_1_SamplerP3Offset1
8174,M1,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8174,&---M1---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_B_0_0_3_2_SamplerP3Offset2
8175,M1,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8175,&---M1---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_B_0_0_3_3_SamplerP3Offset3
8176,M1,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8176,&---M1---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_B_0_1_0_0_SamplerP0Offset0
8177,M1,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8177,&---M1---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_B_0_1_0_1_SamplerP0Offset1
8178,M1,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8178,&---M1---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_B_0_1_0_2_SamplerP0Offset2
8179,M1,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8179,&---M1---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_B_0_1_0_3_SamplerP0Offset3
8180,M1,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8180,&---M1---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_B_0_1_1_0_SamplerP1Offset0
8181,M1,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8181,&---M1---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_B_0_1_1_1_SamplerP1Offset1
8182,M1,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8182,&---M1---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_B_0_1_1_2_SamplerP1Offset2
8183,M1,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8183,&---M1---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_B_0_1_1_3_SamplerP1Offset3
8184,M1,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8184,&---M1---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_B_0_1_2_0_SamplerP2Offset0
8185,M1,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8185,&---M1---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_B_0_1_2_1_SamplerP2Offset1
8186,M1,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8186,&---M1---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_B_0_1_2_2_SamplerP2Offset2
8187,M1,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8187,&---M1---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_B_0_1_2_3_SamplerP2Offset3
8188,M1,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8188,&---M1---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_B_0_1_3_0_SamplerP3Offset0
8189,M1,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8189,&---M1---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_B_0_1_3_1_SamplerP3Offset1
8190,M1,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8190,&---M1---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_B_0_1_3_2_SamplerP3Offset2
8191,M1,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8191,&---M1---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_B_0_1_3_3_SamplerP3Offset3
8192,M1,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8192,&---M1---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_B_1_0_0_0_SamplerP0Offset0
8193,M1,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8193,&---M1---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_B_1_0_0_1_SamplerP0Offset1
8194,M1,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8194,&---M1---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_B_1_0_0_2_SamplerP0Offset2
8195,M1,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8195,&---M1---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_B_1_0_0_3_SamplerP0Offset3
8196,M1,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8196,&---M1---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_B_1_0_1_0_SamplerP1Offset0
8197,M1,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8197,&---M1---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_B_1_0_1_1_SamplerP1Offset1
8198,M1,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8198,&---M1---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_B_1_0_1_2_SamplerP1Offset2
8199,M1,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8199,&---M1---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_B_1_0_1_3_SamplerP1Offset3
8200,M1,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8200,&---M1---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_B_1_0_2_0_SamplerP2Offset0
8201,M1,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8201,&---M1---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_B_1_0_2_1_SamplerP2Offset1
8202,M1,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8202,&---M1---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_B_1_0_2_2_SamplerP2Offset2
8203,M1,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8203,&---M1---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_B_1_0_2_3_SamplerP2Offset3
8204,M1,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8204,&---M1---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_B_1_0_3_0_SamplerP3Offset0
8205,M1,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8205,&---M1---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_B_1_0_3_1_SamplerP3Offset1
8206,M1,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8206,&---M1---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_B_1_0_3_2_SamplerP3Offset2
8207,M1,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8207,&---M1---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_B_1_0_3_3_SamplerP3Offset3
8208,M1,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8208,&---M1---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_B_1_1_0_0_SamplerP0Offset0
8209,M1,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8209,&---M1---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_B_1_1_0_1_SamplerP0Offset1
8210,M1,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8210,&---M1---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_B_1_1_0_2_SamplerP0Offset2
8211,M1,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8211,&---M1---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_B_1_1_0_3_SamplerP0Offset3
8212,M1,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8212,&---M1---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_B_1_1_1_0_SamplerP1Offset0
8213,M1,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8213,&---M1---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_B_1_1_1_1_SamplerP1Offset1
8214,M1,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8214,&---M1---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_B_1_1_1_2_SamplerP1Offset2
8215,M1,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8215,&---M1---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_B_1_1_1_3_SamplerP1Offset3
8216,M1,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8216,&---M1---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_B_1_1_2_0_SamplerP2Offset0
8217,M1,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8217,&---M1---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_B_1_1_2_1_SamplerP2Offset1
8218,M1,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8218,&---M1---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_B_1_1_2_2_SamplerP2Offset2
8219,M1,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8219,&---M1---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_B_1_1_2_3_SamplerP2Offset3
8220,M1,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8220,&---M1---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_B_1_1_3_0_SamplerP3Offset0
8221,M1,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8221,&---M1---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_B_1_1_3_1_SamplerP3Offset1
8222,M1,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8222,&---M1---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_B_1_1_3_2_SamplerP3Offset2
8223,M1,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8223,&---M1---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_B_1_1_3_3_SamplerP3Offset3
8224,M1,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8224,&---M1---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_B_2_0_0_0_SamplerP0Offset0
8225,M1,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8225,&---M1---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_B_2_0_0_1_SamplerP0Offset1
8226,M1,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8226,&---M1---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_B_2_0_0_2_SamplerP0Offset2
8227,M1,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8227,&---M1---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_B_2_0_0_3_SamplerP0Offset3
8228,M1,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8228,&---M1---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_B_2_0_1_0_SamplerP1Offset0
8229,M1,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8229,&---M1---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_B_2_0_1_1_SamplerP1Offset1
8230,M1,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8230,&---M1---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_B_2_0_1_2_SamplerP1Offset2
8231,M1,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8231,&---M1---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_B_2_0_1_3_SamplerP1Offset3
8232,M1,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8232,&---M1---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_B_2_0_2_0_SamplerP2Offset0
8233,M1,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8233,&---M1---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_B_2_0_2_1_SamplerP2Offset1
8234,M1,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8234,&---M1---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_B_2_0_2_2_SamplerP2Offset2
8235,M1,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8235,&---M1---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_B_2_0_2_3_SamplerP2Offset3
8236,M1,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8236,&---M1---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_B_2_0_3_0_SamplerP3Offset0
8237,M1,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8237,&---M1---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_B_2_0_3_1_SamplerP3Offset1
8238,M1,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8238,&---M1---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_B_2_0_3_2_SamplerP3Offset2
8239,M1,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8239,&---M1---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_B_2_0_3_3_SamplerP3Offset3
8240,M1,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8240,&---M1---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_B_2_1_0_0_SamplerP0Offset0
8241,M1,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8241,&---M1---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_B_2_1_0_1_SamplerP0Offset1
8242,M1,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8242,&---M1---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_B_2_1_0_2_SamplerP0Offset2
8243,M1,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8243,&---M1---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_B_2_1_0_3_SamplerP0Offset3
8244,M1,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8244,&---M1---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_B_2_1_1_0_SamplerP1Offset0
8245,M1,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8245,&---M1---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_B_2_1_1_1_SamplerP1Offset1
8246,M1,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8246,&---M1---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_B_2_1_1_2_SamplerP1Offset2
8247,M1,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8247,&---M1---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_B_2_1_1_3_SamplerP1Offset3
8248,M1,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8248,&---M1---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_B_2_1_2_0_SamplerP2Offset0
8249,M1,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8249,&---M1---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_B_2_1_2_1_SamplerP2Offset1
8250,M1,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8250,&---M1---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_B_2_1_2_2_SamplerP2Offset2
8251,M1,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8251,&---M1---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_B_2_1_2_3_SamplerP2Offset3
8252,M1,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8252,&---M1---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_B_2_1_3_0_SamplerP3Offset0
8253,M1,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8253,&---M1---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_B_2_1_3_1_SamplerP3Offset1
8254,M1,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8254,&---M1---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_B_2_1_3_2_SamplerP3Offset2
8255,M1,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8255,&---M1---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_B_2_1_3_3_SamplerP3Offset3
8256,M1,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8256,&---M1---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_B_3_0_0_0_SamplerP0Offset0
8257,M1,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8257,&---M1---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_B_3_0_0_1_SamplerP0Offset1
8258,M1,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8258,&---M1---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_B_3_0_0_2_SamplerP0Offset2
8259,M1,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8259,&---M1---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_B_3_0_0_3_SamplerP0Offset3
8260,M1,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8260,&---M1---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_B_3_0_1_0_SamplerP1Offset0
8261,M1,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8261,&---M1---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_B_3_0_1_1_SamplerP1Offset1
8262,M1,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8262,&---M1---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_B_3_0_1_2_SamplerP1Offset2
8263,M1,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8263,&---M1---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_B_3_0_1_3_SamplerP1Offset3
8264,M1,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8264,&---M1---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_B_3_0_2_0_SamplerP2Offset0
8265,M1,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8265,&---M1---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_B_3_0_2_1_SamplerP2Offset1
8266,M1,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8266,&---M1---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_B_3_0_2_2_SamplerP2Offset2
8267,M1,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8267,&---M1---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_B_3_0_2_3_SamplerP2Offset3
8268,M1,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8268,&---M1---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_B_3_0_3_0_SamplerP3Offset0
8269,M1,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8269,&---M1---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_B_3_0_3_1_SamplerP3Offset1
8270,M1,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8270,&---M1---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_B_3_0_3_2_SamplerP3Offset2
8271,M1,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8271,&---M1---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_B_3_0_3_3_SamplerP3Offset3
8272,M1,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8272,&---M1---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_B_3_1_0_0_SamplerP0Offset0
8273,M1,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8273,&---M1---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_B_3_1_0_1_SamplerP0Offset1
8274,M1,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8274,&---M1---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_B_3_1_0_2_SamplerP0Offset2
8275,M1,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8275,&---M1---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_B_3_1_0_3_SamplerP0Offset3
8276,M1,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8276,&---M1---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_B_3_1_1_0_SamplerP1Offset0
8277,M1,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8277,&---M1---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_B_3_1_1_1_SamplerP1Offset1
8278,M1,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8278,&---M1---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_B_3_1_1_2_SamplerP1Offset2
8279,M1,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8279,&---M1---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_B_3_1_1_3_SamplerP1Offset3
8280,M1,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8280,&---M1---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_B_3_1_2_0_SamplerP2Offset0
8281,M1,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8281,&---M1---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_B_3_1_2_1_SamplerP2Offset1
8282,M1,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8282,&---M1---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_B_3_1_2_2_SamplerP2Offset2
8283,M1,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8283,&---M1---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_B_3_1_2_3_SamplerP2Offset3
8284,M1,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8284,&---M1---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_B_3_1_3_0_SamplerP3Offset0
8285,M1,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8285,&---M1---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_B_3_1_3_1_SamplerP3Offset1
8286,M1,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8286,&---M1---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_B_3_1_3_2_SamplerP3Offset2
8287,M1,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8287,&---M1---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_B_3_1_3_3_SamplerP3Offset3
8288,M1,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M1_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8288,&---M1---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M1_B_4_0_0_0_SamplerP0Offset0
8289,M1,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M1_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8289,&---M1---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M1_B_4_0_0_1_SamplerP0Offset1
8290,M1,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M1_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8290,&---M1---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M1_B_4_0_0_2_SamplerP0Offset2
8291,M1,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M1_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8291,&---M1---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M1_B_4_0_0_3_SamplerP0Offset3
8292,M1,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M1_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8292,&---M1---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M1_B_4_0_1_0_SamplerP1Offset0
8293,M1,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M1_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8293,&---M1---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M1_B_4_0_1_1_SamplerP1Offset1
8294,M1,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M1_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8294,&---M1---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M1_B_4_0_1_2_SamplerP1Offset2
8295,M1,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M1_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8295,&---M1---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M1_B_4_0_1_3_SamplerP1Offset3
8296,M1,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M1_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8296,&---M1---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M1_B_4_0_2_0_SamplerP2Offset0
8297,M1,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M1_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8297,&---M1---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M1_B_4_0_2_1_SamplerP2Offset1
8298,M1,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M1_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8298,&---M1---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M1_B_4_0_2_2_SamplerP2Offset2
8299,M1,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M1_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8299,&---M1---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M1_B_4_0_2_3_SamplerP2Offset3
8300,M1,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M1_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8300,&---M1---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M1_B_4_0_3_0_SamplerP3Offset0
8301,M1,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M1_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8301,&---M1---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M1_B_4_0_3_1_SamplerP3Offset1
8302,M1,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M1_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8302,&---M1---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M1_B_4_0_3_2_SamplerP3Offset2
8303,M1,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M1_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8303,&---M1---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M1_B_4_0_3_3_SamplerP3Offset3
8304,M1,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M1_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8304,&---M1---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M1_B_4_1_0_0_SamplerP0Offset0
8305,M1,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M1_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8305,&---M1---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M1_B_4_1_0_1_SamplerP0Offset1
8306,M1,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M1_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8306,&---M1---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M1_B_4_1_0_2_SamplerP0Offset2
8307,M1,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M1_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8307,&---M1---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M1_B_4_1_0_3_SamplerP0Offset3
8308,M1,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M1_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8308,&---M1---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M1_B_4_1_1_0_SamplerP1Offset0
8309,M1,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M1_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8309,&---M1---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M1_B_4_1_1_1_SamplerP1Offset1
8310,M1,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M1_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8310,&---M1---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M1_B_4_1_1_2_SamplerP1Offset2
8311,M1,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M1_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8311,&---M1---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M1_B_4_1_1_3_SamplerP1Offset3
8312,M1,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M1_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8312,&---M1---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M1_B_4_1_2_0_SamplerP2Offset0
8313,M1,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M1_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8313,&---M1---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M1_B_4_1_2_1_SamplerP2Offset1
8314,M1,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M1_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8314,&---M1---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M1_B_4_1_2_2_SamplerP2Offset2
8315,M1,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M1_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8315,&---M1---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M1_B_4_1_2_3_SamplerP2Offset3
8316,M1,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M1_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8316,&---M1---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M1_B_4_1_3_0_SamplerP3Offset0
8317,M1,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M1_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8317,&---M1---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M1_B_4_1_3_1_SamplerP3Offset1
8318,M1,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M1_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8318,&---M1---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M1_B_4_1_3_2_SamplerP3Offset2
8319,M1,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M1_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8319,&---M1---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M1_B_4_1_3_3_SamplerP3Offset3
8320,M2,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8320,&---M2---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_A_0_0_0_0_SamplerP0Offset0
8321,M2,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8321,&---M2---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_A_0_0_0_1_SamplerP0Offset1
8322,M2,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8322,&---M2---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_A_0_0_0_2_SamplerP0Offset2
8323,M2,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8323,&---M2---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_A_0_0_0_3_SamplerP0Offset3
8324,M2,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8324,&---M2---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_A_0_0_1_0_SamplerP1Offset0
8325,M2,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8325,&---M2---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_A_0_0_1_1_SamplerP1Offset1
8326,M2,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8326,&---M2---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_A_0_0_1_2_SamplerP1Offset2
8327,M2,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8327,&---M2---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_A_0_0_1_3_SamplerP1Offset3
8328,M2,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8328,&---M2---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_A_0_0_2_0_SamplerP2Offset0
8329,M2,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8329,&---M2---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_A_0_0_2_1_SamplerP2Offset1
8330,M2,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8330,&---M2---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_A_0_0_2_2_SamplerP2Offset2
8331,M2,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8331,&---M2---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_A_0_0_2_3_SamplerP2Offset3
8332,M2,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8332,&---M2---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_A_0_0_3_0_SamplerP3Offset0
8333,M2,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8333,&---M2---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_A_0_0_3_1_SamplerP3Offset1
8334,M2,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8334,&---M2---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_A_0_0_3_2_SamplerP3Offset2
8335,M2,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8335,&---M2---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_A_0_0_3_3_SamplerP3Offset3
8336,M2,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8336,&---M2---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_A_0_1_0_0_SamplerP0Offset0
8337,M2,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8337,&---M2---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_A_0_1_0_1_SamplerP0Offset1
8338,M2,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8338,&---M2---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_A_0_1_0_2_SamplerP0Offset2
8339,M2,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8339,&---M2---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_A_0_1_0_3_SamplerP0Offset3
8340,M2,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8340,&---M2---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_A_0_1_1_0_SamplerP1Offset0
8341,M2,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8341,&---M2---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_A_0_1_1_1_SamplerP1Offset1
8342,M2,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8342,&---M2---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_A_0_1_1_2_SamplerP1Offset2
8343,M2,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8343,&---M2---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_A_0_1_1_3_SamplerP1Offset3
8344,M2,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8344,&---M2---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_A_0_1_2_0_SamplerP2Offset0
8345,M2,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8345,&---M2---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_A_0_1_2_1_SamplerP2Offset1
8346,M2,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8346,&---M2---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_A_0_1_2_2_SamplerP2Offset2
8347,M2,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8347,&---M2---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_A_0_1_2_3_SamplerP2Offset3
8348,M2,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8348,&---M2---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_A_0_1_3_0_SamplerP3Offset0
8349,M2,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8349,&---M2---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_A_0_1_3_1_SamplerP3Offset1
8350,M2,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8350,&---M2---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_A_0_1_3_2_SamplerP3Offset2
8351,M2,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8351,&---M2---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_A_0_1_3_3_SamplerP3Offset3
8352,M2,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8352,&---M2---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_A_1_0_0_0_SamplerP0Offset0
8353,M2,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8353,&---M2---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_A_1_0_0_1_SamplerP0Offset1
8354,M2,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8354,&---M2---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_A_1_0_0_2_SamplerP0Offset2
8355,M2,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8355,&---M2---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_A_1_0_0_3_SamplerP0Offset3
8356,M2,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8356,&---M2---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_A_1_0_1_0_SamplerP1Offset0
8357,M2,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8357,&---M2---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_A_1_0_1_1_SamplerP1Offset1
8358,M2,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8358,&---M2---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_A_1_0_1_2_SamplerP1Offset2
8359,M2,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8359,&---M2---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_A_1_0_1_3_SamplerP1Offset3
8360,M2,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8360,&---M2---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_A_1_0_2_0_SamplerP2Offset0
8361,M2,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8361,&---M2---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_A_1_0_2_1_SamplerP2Offset1
8362,M2,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8362,&---M2---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_A_1_0_2_2_SamplerP2Offset2
8363,M2,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8363,&---M2---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_A_1_0_2_3_SamplerP2Offset3
8364,M2,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8364,&---M2---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_A_1_0_3_0_SamplerP3Offset0
8365,M2,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8365,&---M2---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_A_1_0_3_1_SamplerP3Offset1
8366,M2,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8366,&---M2---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_A_1_0_3_2_SamplerP3Offset2
8367,M2,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8367,&---M2---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_A_1_0_3_3_SamplerP3Offset3
8368,M2,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8368,&---M2---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_A_1_1_0_0_SamplerP0Offset0
8369,M2,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8369,&---M2---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_A_1_1_0_1_SamplerP0Offset1
8370,M2,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8370,&---M2---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_A_1_1_0_2_SamplerP0Offset2
8371,M2,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8371,&---M2---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_A_1_1_0_3_SamplerP0Offset3
8372,M2,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8372,&---M2---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_A_1_1_1_0_SamplerP1Offset0
8373,M2,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8373,&---M2---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_A_1_1_1_1_SamplerP1Offset1
8374,M2,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8374,&---M2---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_A_1_1_1_2_SamplerP1Offset2
8375,M2,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8375,&---M2---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_A_1_1_1_3_SamplerP1Offset3
8376,M2,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8376,&---M2---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_A_1_1_2_0_SamplerP2Offset0
8377,M2,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8377,&---M2---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_A_1_1_2_1_SamplerP2Offset1
8378,M2,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8378,&---M2---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_A_1_1_2_2_SamplerP2Offset2
8379,M2,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8379,&---M2---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_A_1_1_2_3_SamplerP2Offset3
8380,M2,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8380,&---M2---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_A_1_1_3_0_SamplerP3Offset0
8381,M2,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8381,&---M2---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_A_1_1_3_1_SamplerP3Offset1
8382,M2,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8382,&---M2---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_A_1_1_3_2_SamplerP3Offset2
8383,M2,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8383,&---M2---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_A_1_1_3_3_SamplerP3Offset3
8384,M2,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8384,&---M2---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_A_2_0_0_0_SamplerP0Offset0
8385,M2,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8385,&---M2---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_A_2_0_0_1_SamplerP0Offset1
8386,M2,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8386,&---M2---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_A_2_0_0_2_SamplerP0Offset2
8387,M2,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8387,&---M2---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_A_2_0_0_3_SamplerP0Offset3
8388,M2,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8388,&---M2---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_A_2_0_1_0_SamplerP1Offset0
8389,M2,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8389,&---M2---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_A_2_0_1_1_SamplerP1Offset1
8390,M2,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8390,&---M2---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_A_2_0_1_2_SamplerP1Offset2
8391,M2,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8391,&---M2---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_A_2_0_1_3_SamplerP1Offset3
8392,M2,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8392,&---M2---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_A_2_0_2_0_SamplerP2Offset0
8393,M2,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8393,&---M2---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_A_2_0_2_1_SamplerP2Offset1
8394,M2,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8394,&---M2---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_A_2_0_2_2_SamplerP2Offset2
8395,M2,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8395,&---M2---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_A_2_0_2_3_SamplerP2Offset3
8396,M2,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8396,&---M2---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_A_2_0_3_0_SamplerP3Offset0
8397,M2,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8397,&---M2---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_A_2_0_3_1_SamplerP3Offset1
8398,M2,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8398,&---M2---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_A_2_0_3_2_SamplerP3Offset2
8399,M2,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8399,&---M2---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_A_2_0_3_3_SamplerP3Offset3
8400,M2,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8400,&---M2---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_A_2_1_0_0_SamplerP0Offset0
8401,M2,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8401,&---M2---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_A_2_1_0_1_SamplerP0Offset1
8402,M2,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8402,&---M2---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_A_2_1_0_2_SamplerP0Offset2
8403,M2,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8403,&---M2---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_A_2_1_0_3_SamplerP0Offset3
8404,M2,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8404,&---M2---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_A_2_1_1_0_SamplerP1Offset0
8405,M2,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8405,&---M2---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_A_2_1_1_1_SamplerP1Offset1
8406,M2,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8406,&---M2---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_A_2_1_1_2_SamplerP1Offset2
8407,M2,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8407,&---M2---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_A_2_1_1_3_SamplerP1Offset3
8408,M2,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8408,&---M2---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_A_2_1_2_0_SamplerP2Offset0
8409,M2,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8409,&---M2---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_A_2_1_2_1_SamplerP2Offset1
8410,M2,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8410,&---M2---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_A_2_1_2_2_SamplerP2Offset2
8411,M2,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8411,&---M2---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_A_2_1_2_3_SamplerP2Offset3
8412,M2,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8412,&---M2---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_A_2_1_3_0_SamplerP3Offset0
8413,M2,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8413,&---M2---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_A_2_1_3_1_SamplerP3Offset1
8414,M2,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8414,&---M2---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_A_2_1_3_2_SamplerP3Offset2
8415,M2,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8415,&---M2---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_A_2_1_3_3_SamplerP3Offset3
8416,M2,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8416,&---M2---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_A_3_0_0_0_SamplerP0Offset0
8417,M2,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8417,&---M2---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_A_3_0_0_1_SamplerP0Offset1
8418,M2,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8418,&---M2---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_A_3_0_0_2_SamplerP0Offset2
8419,M2,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8419,&---M2---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_A_3_0_0_3_SamplerP0Offset3
8420,M2,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8420,&---M2---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_A_3_0_1_0_SamplerP1Offset0
8421,M2,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8421,&---M2---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_A_3_0_1_1_SamplerP1Offset1
8422,M2,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8422,&---M2---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_A_3_0_1_2_SamplerP1Offset2
8423,M2,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8423,&---M2---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_A_3_0_1_3_SamplerP1Offset3
8424,M2,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8424,&---M2---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_A_3_0_2_0_SamplerP2Offset0
8425,M2,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8425,&---M2---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_A_3_0_2_1_SamplerP2Offset1
8426,M2,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8426,&---M2---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_A_3_0_2_2_SamplerP2Offset2
8427,M2,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8427,&---M2---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_A_3_0_2_3_SamplerP2Offset3
8428,M2,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8428,&---M2---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_A_3_0_3_0_SamplerP3Offset0
8429,M2,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8429,&---M2---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_A_3_0_3_1_SamplerP3Offset1
8430,M2,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8430,&---M2---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_A_3_0_3_2_SamplerP3Offset2
8431,M2,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8431,&---M2---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_A_3_0_3_3_SamplerP3Offset3
8432,M2,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8432,&---M2---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_A_3_1_0_0_SamplerP0Offset0
8433,M2,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8433,&---M2---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_A_3_1_0_1_SamplerP0Offset1
8434,M2,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8434,&---M2---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_A_3_1_0_2_SamplerP0Offset2
8435,M2,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8435,&---M2---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_A_3_1_0_3_SamplerP0Offset3
8436,M2,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8436,&---M2---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_A_3_1_1_0_SamplerP1Offset0
8437,M2,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8437,&---M2---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_A_3_1_1_1_SamplerP1Offset1
8438,M2,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8438,&---M2---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_A_3_1_1_2_SamplerP1Offset2
8439,M2,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8439,&---M2---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_A_3_1_1_3_SamplerP1Offset3
8440,M2,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8440,&---M2---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_A_3_1_2_0_SamplerP2Offset0
8441,M2,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8441,&---M2---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_A_3_1_2_1_SamplerP2Offset1
8442,M2,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8442,&---M2---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_A_3_1_2_2_SamplerP2Offset2
8443,M2,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8443,&---M2---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_A_3_1_2_3_SamplerP2Offset3
8444,M2,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8444,&---M2---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_A_3_1_3_0_SamplerP3Offset0
8445,M2,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8445,&---M2---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_A_3_1_3_1_SamplerP3Offset1
8446,M2,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8446,&---M2---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_A_3_1_3_2_SamplerP3Offset2
8447,M2,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8447,&---M2---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_A_3_1_3_3_SamplerP3Offset3
8448,M2,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8448,&---M2---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_A_4_0_0_0_SamplerP0Offset0
8449,M2,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8449,&---M2---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_A_4_0_0_1_SamplerP0Offset1
8450,M2,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8450,&---M2---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_A_4_0_0_2_SamplerP0Offset2
8451,M2,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8451,&---M2---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_A_4_0_0_3_SamplerP0Offset3
8452,M2,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8452,&---M2---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_A_4_0_1_0_SamplerP1Offset0
8453,M2,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8453,&---M2---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_A_4_0_1_1_SamplerP1Offset1
8454,M2,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8454,&---M2---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_A_4_0_1_2_SamplerP1Offset2
8455,M2,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8455,&---M2---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_A_4_0_1_3_SamplerP1Offset3
8456,M2,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8456,&---M2---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_A_4_0_2_0_SamplerP2Offset0
8457,M2,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8457,&---M2---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_A_4_0_2_1_SamplerP2Offset1
8458,M2,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8458,&---M2---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_A_4_0_2_2_SamplerP2Offset2
8459,M2,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8459,&---M2---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_A_4_0_2_3_SamplerP2Offset3
8460,M2,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8460,&---M2---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_A_4_0_3_0_SamplerP3Offset0
8461,M2,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8461,&---M2---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_A_4_0_3_1_SamplerP3Offset1
8462,M2,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8462,&---M2---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_A_4_0_3_2_SamplerP3Offset2
8463,M2,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8463,&---M2---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_A_4_0_3_3_SamplerP3Offset3
8464,M2,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8464,&---M2---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_A_4_1_0_0_SamplerP0Offset0
8465,M2,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8465,&---M2---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_A_4_1_0_1_SamplerP0Offset1
8466,M2,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8466,&---M2---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_A_4_1_0_2_SamplerP0Offset2
8467,M2,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8467,&---M2---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_A_4_1_0_3_SamplerP0Offset3
8468,M2,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8468,&---M2---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_A_4_1_1_0_SamplerP1Offset0
8469,M2,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8469,&---M2---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_A_4_1_1_1_SamplerP1Offset1
8470,M2,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8470,&---M2---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_A_4_1_1_2_SamplerP1Offset2
8471,M2,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8471,&---M2---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_A_4_1_1_3_SamplerP1Offset3
8472,M2,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8472,&---M2---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_A_4_1_2_0_SamplerP2Offset0
8473,M2,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8473,&---M2---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_A_4_1_2_1_SamplerP2Offset1
8474,M2,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8474,&---M2---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_A_4_1_2_2_SamplerP2Offset2
8475,M2,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8475,&---M2---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_A_4_1_2_3_SamplerP2Offset3
8476,M2,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8476,&---M2---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_A_4_1_3_0_SamplerP3Offset0
8477,M2,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8477,&---M2---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_A_4_1_3_1_SamplerP3Offset1
8478,M2,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8478,&---M2---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_A_4_1_3_2_SamplerP3Offset2
8479,M2,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8479,&---M2---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_A_4_1_3_3_SamplerP3Offset3
8480,M2,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8480,&---M2---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_B_0_0_0_0_SamplerP0Offset0
8481,M2,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8481,&---M2---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_B_0_0_0_1_SamplerP0Offset1
8482,M2,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8482,&---M2---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_B_0_0_0_2_SamplerP0Offset2
8483,M2,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8483,&---M2---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_B_0_0_0_3_SamplerP0Offset3
8484,M2,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8484,&---M2---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_B_0_0_1_0_SamplerP1Offset0
8485,M2,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8485,&---M2---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_B_0_0_1_1_SamplerP1Offset1
8486,M2,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8486,&---M2---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_B_0_0_1_2_SamplerP1Offset2
8487,M2,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8487,&---M2---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_B_0_0_1_3_SamplerP1Offset3
8488,M2,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8488,&---M2---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_B_0_0_2_0_SamplerP2Offset0
8489,M2,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8489,&---M2---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_B_0_0_2_1_SamplerP2Offset1
8490,M2,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8490,&---M2---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_B_0_0_2_2_SamplerP2Offset2
8491,M2,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8491,&---M2---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_B_0_0_2_3_SamplerP2Offset3
8492,M2,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8492,&---M2---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_B_0_0_3_0_SamplerP3Offset0
8493,M2,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8493,&---M2---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_B_0_0_3_1_SamplerP3Offset1
8494,M2,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8494,&---M2---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_B_0_0_3_2_SamplerP3Offset2
8495,M2,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8495,&---M2---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_B_0_0_3_3_SamplerP3Offset3
8496,M2,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8496,&---M2---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_B_0_1_0_0_SamplerP0Offset0
8497,M2,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8497,&---M2---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_B_0_1_0_1_SamplerP0Offset1
8498,M2,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8498,&---M2---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_B_0_1_0_2_SamplerP0Offset2
8499,M2,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8499,&---M2---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_B_0_1_0_3_SamplerP0Offset3
8500,M2,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8500,&---M2---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_B_0_1_1_0_SamplerP1Offset0
8501,M2,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8501,&---M2---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_B_0_1_1_1_SamplerP1Offset1
8502,M2,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8502,&---M2---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_B_0_1_1_2_SamplerP1Offset2
8503,M2,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8503,&---M2---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_B_0_1_1_3_SamplerP1Offset3
8504,M2,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8504,&---M2---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_B_0_1_2_0_SamplerP2Offset0
8505,M2,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8505,&---M2---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_B_0_1_2_1_SamplerP2Offset1
8506,M2,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8506,&---M2---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_B_0_1_2_2_SamplerP2Offset2
8507,M2,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8507,&---M2---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_B_0_1_2_3_SamplerP2Offset3
8508,M2,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8508,&---M2---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_B_0_1_3_0_SamplerP3Offset0
8509,M2,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8509,&---M2---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_B_0_1_3_1_SamplerP3Offset1
8510,M2,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8510,&---M2---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_B_0_1_3_2_SamplerP3Offset2
8511,M2,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8511,&---M2---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_B_0_1_3_3_SamplerP3Offset3
8512,M2,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8512,&---M2---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_B_1_0_0_0_SamplerP0Offset0
8513,M2,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8513,&---M2---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_B_1_0_0_1_SamplerP0Offset1
8514,M2,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8514,&---M2---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_B_1_0_0_2_SamplerP0Offset2
8515,M2,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8515,&---M2---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_B_1_0_0_3_SamplerP0Offset3
8516,M2,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8516,&---M2---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_B_1_0_1_0_SamplerP1Offset0
8517,M2,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8517,&---M2---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_B_1_0_1_1_SamplerP1Offset1
8518,M2,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8518,&---M2---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_B_1_0_1_2_SamplerP1Offset2
8519,M2,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8519,&---M2---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_B_1_0_1_3_SamplerP1Offset3
8520,M2,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8520,&---M2---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_B_1_0_2_0_SamplerP2Offset0
8521,M2,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8521,&---M2---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_B_1_0_2_1_SamplerP2Offset1
8522,M2,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8522,&---M2---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_B_1_0_2_2_SamplerP2Offset2
8523,M2,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8523,&---M2---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_B_1_0_2_3_SamplerP2Offset3
8524,M2,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8524,&---M2---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_B_1_0_3_0_SamplerP3Offset0
8525,M2,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8525,&---M2---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_B_1_0_3_1_SamplerP3Offset1
8526,M2,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8526,&---M2---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_B_1_0_3_2_SamplerP3Offset2
8527,M2,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8527,&---M2---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_B_1_0_3_3_SamplerP3Offset3
8528,M2,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8528,&---M2---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_B_1_1_0_0_SamplerP0Offset0
8529,M2,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8529,&---M2---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_B_1_1_0_1_SamplerP0Offset1
8530,M2,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8530,&---M2---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_B_1_1_0_2_SamplerP0Offset2
8531,M2,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8531,&---M2---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_B_1_1_0_3_SamplerP0Offset3
8532,M2,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8532,&---M2---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_B_1_1_1_0_SamplerP1Offset0
8533,M2,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8533,&---M2---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_B_1_1_1_1_SamplerP1Offset1
8534,M2,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8534,&---M2---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_B_1_1_1_2_SamplerP1Offset2
8535,M2,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8535,&---M2---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_B_1_1_1_3_SamplerP1Offset3
8536,M2,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8536,&---M2---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_B_1_1_2_0_SamplerP2Offset0
8537,M2,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8537,&---M2---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_B_1_1_2_1_SamplerP2Offset1
8538,M2,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8538,&---M2---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_B_1_1_2_2_SamplerP2Offset2
8539,M2,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8539,&---M2---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_B_1_1_2_3_SamplerP2Offset3
8540,M2,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8540,&---M2---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_B_1_1_3_0_SamplerP3Offset0
8541,M2,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8541,&---M2---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_B_1_1_3_1_SamplerP3Offset1
8542,M2,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8542,&---M2---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_B_1_1_3_2_SamplerP3Offset2
8543,M2,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8543,&---M2---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_B_1_1_3_3_SamplerP3Offset3
8544,M2,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8544,&---M2---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_B_2_0_0_0_SamplerP0Offset0
8545,M2,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8545,&---M2---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_B_2_0_0_1_SamplerP0Offset1
8546,M2,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8546,&---M2---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_B_2_0_0_2_SamplerP0Offset2
8547,M2,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8547,&---M2---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_B_2_0_0_3_SamplerP0Offset3
8548,M2,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8548,&---M2---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_B_2_0_1_0_SamplerP1Offset0
8549,M2,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8549,&---M2---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_B_2_0_1_1_SamplerP1Offset1
8550,M2,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8550,&---M2---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_B_2_0_1_2_SamplerP1Offset2
8551,M2,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8551,&---M2---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_B_2_0_1_3_SamplerP1Offset3
8552,M2,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8552,&---M2---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_B_2_0_2_0_SamplerP2Offset0
8553,M2,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8553,&---M2---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_B_2_0_2_1_SamplerP2Offset1
8554,M2,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8554,&---M2---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_B_2_0_2_2_SamplerP2Offset2
8555,M2,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8555,&---M2---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_B_2_0_2_3_SamplerP2Offset3
8556,M2,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8556,&---M2---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_B_2_0_3_0_SamplerP3Offset0
8557,M2,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8557,&---M2---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_B_2_0_3_1_SamplerP3Offset1
8558,M2,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8558,&---M2---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_B_2_0_3_2_SamplerP3Offset2
8559,M2,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8559,&---M2---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_B_2_0_3_3_SamplerP3Offset3
8560,M2,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8560,&---M2---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_B_2_1_0_0_SamplerP0Offset0
8561,M2,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8561,&---M2---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_B_2_1_0_1_SamplerP0Offset1
8562,M2,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8562,&---M2---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_B_2_1_0_2_SamplerP0Offset2
8563,M2,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8563,&---M2---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_B_2_1_0_3_SamplerP0Offset3
8564,M2,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8564,&---M2---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_B_2_1_1_0_SamplerP1Offset0
8565,M2,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8565,&---M2---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_B_2_1_1_1_SamplerP1Offset1
8566,M2,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8566,&---M2---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_B_2_1_1_2_SamplerP1Offset2
8567,M2,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8567,&---M2---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_B_2_1_1_3_SamplerP1Offset3
8568,M2,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8568,&---M2---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_B_2_1_2_0_SamplerP2Offset0
8569,M2,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8569,&---M2---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_B_2_1_2_1_SamplerP2Offset1
8570,M2,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8570,&---M2---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_B_2_1_2_2_SamplerP2Offset2
8571,M2,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8571,&---M2---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_B_2_1_2_3_SamplerP2Offset3
8572,M2,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8572,&---M2---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_B_2_1_3_0_SamplerP3Offset0
8573,M2,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8573,&---M2---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_B_2_1_3_1_SamplerP3Offset1
8574,M2,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8574,&---M2---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_B_2_1_3_2_SamplerP3Offset2
8575,M2,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8575,&---M2---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_B_2_1_3_3_SamplerP3Offset3
8576,M2,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8576,&---M2---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_B_3_0_0_0_SamplerP0Offset0
8577,M2,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8577,&---M2---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_B_3_0_0_1_SamplerP0Offset1
8578,M2,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8578,&---M2---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_B_3_0_0_2_SamplerP0Offset2
8579,M2,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8579,&---M2---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_B_3_0_0_3_SamplerP0Offset3
8580,M2,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8580,&---M2---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_B_3_0_1_0_SamplerP1Offset0
8581,M2,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8581,&---M2---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_B_3_0_1_1_SamplerP1Offset1
8582,M2,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8582,&---M2---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_B_3_0_1_2_SamplerP1Offset2
8583,M2,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8583,&---M2---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_B_3_0_1_3_SamplerP1Offset3
8584,M2,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8584,&---M2---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_B_3_0_2_0_SamplerP2Offset0
8585,M2,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8585,&---M2---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_B_3_0_2_1_SamplerP2Offset1
8586,M2,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8586,&---M2---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_B_3_0_2_2_SamplerP2Offset2
8587,M2,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8587,&---M2---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_B_3_0_2_3_SamplerP2Offset3
8588,M2,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8588,&---M2---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_B_3_0_3_0_SamplerP3Offset0
8589,M2,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8589,&---M2---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_B_3_0_3_1_SamplerP3Offset1
8590,M2,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8590,&---M2---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_B_3_0_3_2_SamplerP3Offset2
8591,M2,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8591,&---M2---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_B_3_0_3_3_SamplerP3Offset3
8592,M2,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8592,&---M2---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_B_3_1_0_0_SamplerP0Offset0
8593,M2,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8593,&---M2---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_B_3_1_0_1_SamplerP0Offset1
8594,M2,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8594,&---M2---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_B_3_1_0_2_SamplerP0Offset2
8595,M2,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8595,&---M2---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_B_3_1_0_3_SamplerP0Offset3
8596,M2,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8596,&---M2---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_B_3_1_1_0_SamplerP1Offset0
8597,M2,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8597,&---M2---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_B_3_1_1_1_SamplerP1Offset1
8598,M2,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8598,&---M2---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_B_3_1_1_2_SamplerP1Offset2
8599,M2,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8599,&---M2---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_B_3_1_1_3_SamplerP1Offset3
8600,M2,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8600,&---M2---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_B_3_1_2_0_SamplerP2Offset0
8601,M2,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8601,&---M2---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_B_3_1_2_1_SamplerP2Offset1
8602,M2,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8602,&---M2---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_B_3_1_2_2_SamplerP2Offset2
8603,M2,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8603,&---M2---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_B_3_1_2_3_SamplerP2Offset3
8604,M2,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8604,&---M2---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_B_3_1_3_0_SamplerP3Offset0
8605,M2,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8605,&---M2---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_B_3_1_3_1_SamplerP3Offset1
8606,M2,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8606,&---M2---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_B_3_1_3_2_SamplerP3Offset2
8607,M2,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8607,&---M2---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_B_3_1_3_3_SamplerP3Offset3
8608,M2,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M2_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8608,&---M2---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M2_B_4_0_0_0_SamplerP0Offset0
8609,M2,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M2_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8609,&---M2---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M2_B_4_0_0_1_SamplerP0Offset1
8610,M2,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M2_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8610,&---M2---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M2_B_4_0_0_2_SamplerP0Offset2
8611,M2,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M2_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8611,&---M2---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M2_B_4_0_0_3_SamplerP0Offset3
8612,M2,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M2_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8612,&---M2---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M2_B_4_0_1_0_SamplerP1Offset0
8613,M2,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M2_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8613,&---M2---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M2_B_4_0_1_1_SamplerP1Offset1
8614,M2,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M2_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8614,&---M2---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M2_B_4_0_1_2_SamplerP1Offset2
8615,M2,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M2_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8615,&---M2---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M2_B_4_0_1_3_SamplerP1Offset3
8616,M2,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M2_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8616,&---M2---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M2_B_4_0_2_0_SamplerP2Offset0
8617,M2,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M2_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8617,&---M2---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M2_B_4_0_2_1_SamplerP2Offset1
8618,M2,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M2_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8618,&---M2---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M2_B_4_0_2_2_SamplerP2Offset2
8619,M2,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M2_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8619,&---M2---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M2_B_4_0_2_3_SamplerP2Offset3
8620,M2,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M2_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8620,&---M2---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M2_B_4_0_3_0_SamplerP3Offset0
8621,M2,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M2_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8621,&---M2---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M2_B_4_0_3_1_SamplerP3Offset1
8622,M2,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M2_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8622,&---M2---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M2_B_4_0_3_2_SamplerP3Offset2
8623,M2,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M2_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8623,&---M2---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M2_B_4_0_3_3_SamplerP3Offset3
8624,M2,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M2_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8624,&---M2---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M2_B_4_1_0_0_SamplerP0Offset0
8625,M2,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M2_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8625,&---M2---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M2_B_4_1_0_1_SamplerP0Offset1
8626,M2,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M2_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8626,&---M2---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M2_B_4_1_0_2_SamplerP0Offset2
8627,M2,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M2_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8627,&---M2---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M2_B_4_1_0_3_SamplerP0Offset3
8628,M2,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M2_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8628,&---M2---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M2_B_4_1_1_0_SamplerP1Offset0
8629,M2,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M2_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8629,&---M2---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M2_B_4_1_1_1_SamplerP1Offset1
8630,M2,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M2_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8630,&---M2---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M2_B_4_1_1_2_SamplerP1Offset2
8631,M2,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M2_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8631,&---M2---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M2_B_4_1_1_3_SamplerP1Offset3
8632,M2,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M2_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8632,&---M2---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M2_B_4_1_2_0_SamplerP2Offset0
8633,M2,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M2_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8633,&---M2---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M2_B_4_1_2_1_SamplerP2Offset1
8634,M2,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M2_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8634,&---M2---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M2_B_4_1_2_2_SamplerP2Offset2
8635,M2,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M2_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8635,&---M2---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M2_B_4_1_2_3_SamplerP2Offset3
8636,M2,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M2_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8636,&---M2---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M2_B_4_1_3_0_SamplerP3Offset0
8637,M2,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M2_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8637,&---M2---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M2_B_4_1_3_1_SamplerP3Offset1
8638,M2,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M2_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8638,&---M2---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M2_B_4_1_3_2_SamplerP3Offset2
8639,M2,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M2_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8639,&---M2---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M2_B_4_1_3_3_SamplerP3Offset3
8640,M3,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8640,&---M3---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_A_0_0_0_0_SamplerP0Offset0
8641,M3,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8641,&---M3---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_A_0_0_0_1_SamplerP0Offset1
8642,M3,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8642,&---M3---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_A_0_0_0_2_SamplerP0Offset2
8643,M3,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8643,&---M3---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_A_0_0_0_3_SamplerP0Offset3
8644,M3,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8644,&---M3---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_A_0_0_1_0_SamplerP1Offset0
8645,M3,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8645,&---M3---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_A_0_0_1_1_SamplerP1Offset1
8646,M3,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8646,&---M3---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_A_0_0_1_2_SamplerP1Offset2
8647,M3,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8647,&---M3---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_A_0_0_1_3_SamplerP1Offset3
8648,M3,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8648,&---M3---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_A_0_0_2_0_SamplerP2Offset0
8649,M3,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8649,&---M3---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_A_0_0_2_1_SamplerP2Offset1
8650,M3,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8650,&---M3---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_A_0_0_2_2_SamplerP2Offset2
8651,M3,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8651,&---M3---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_A_0_0_2_3_SamplerP2Offset3
8652,M3,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8652,&---M3---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_A_0_0_3_0_SamplerP3Offset0
8653,M3,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8653,&---M3---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_A_0_0_3_1_SamplerP3Offset1
8654,M3,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8654,&---M3---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_A_0_0_3_2_SamplerP3Offset2
8655,M3,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8655,&---M3---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_A_0_0_3_3_SamplerP3Offset3
8656,M3,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8656,&---M3---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_A_0_1_0_0_SamplerP0Offset0
8657,M3,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8657,&---M3---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_A_0_1_0_1_SamplerP0Offset1
8658,M3,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8658,&---M3---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_A_0_1_0_2_SamplerP0Offset2
8659,M3,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8659,&---M3---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_A_0_1_0_3_SamplerP0Offset3
8660,M3,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8660,&---M3---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_A_0_1_1_0_SamplerP1Offset0
8661,M3,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8661,&---M3---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_A_0_1_1_1_SamplerP1Offset1
8662,M3,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8662,&---M3---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_A_0_1_1_2_SamplerP1Offset2
8663,M3,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8663,&---M3---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_A_0_1_1_3_SamplerP1Offset3
8664,M3,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8664,&---M3---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_A_0_1_2_0_SamplerP2Offset0
8665,M3,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8665,&---M3---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_A_0_1_2_1_SamplerP2Offset1
8666,M3,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8666,&---M3---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_A_0_1_2_2_SamplerP2Offset2
8667,M3,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8667,&---M3---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_A_0_1_2_3_SamplerP2Offset3
8668,M3,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8668,&---M3---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_A_0_1_3_0_SamplerP3Offset0
8669,M3,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8669,&---M3---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_A_0_1_3_1_SamplerP3Offset1
8670,M3,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8670,&---M3---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_A_0_1_3_2_SamplerP3Offset2
8671,M3,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8671,&---M3---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_A_0_1_3_3_SamplerP3Offset3
8672,M3,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8672,&---M3---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_A_1_0_0_0_SamplerP0Offset0
8673,M3,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8673,&---M3---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_A_1_0_0_1_SamplerP0Offset1
8674,M3,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8674,&---M3---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_A_1_0_0_2_SamplerP0Offset2
8675,M3,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8675,&---M3---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_A_1_0_0_3_SamplerP0Offset3
8676,M3,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8676,&---M3---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_A_1_0_1_0_SamplerP1Offset0
8677,M3,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8677,&---M3---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_A_1_0_1_1_SamplerP1Offset1
8678,M3,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8678,&---M3---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_A_1_0_1_2_SamplerP1Offset2
8679,M3,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8679,&---M3---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_A_1_0_1_3_SamplerP1Offset3
8680,M3,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8680,&---M3---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_A_1_0_2_0_SamplerP2Offset0
8681,M3,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8681,&---M3---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_A_1_0_2_1_SamplerP2Offset1
8682,M3,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8682,&---M3---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_A_1_0_2_2_SamplerP2Offset2
8683,M3,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8683,&---M3---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_A_1_0_2_3_SamplerP2Offset3
8684,M3,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8684,&---M3---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_A_1_0_3_0_SamplerP3Offset0
8685,M3,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8685,&---M3---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_A_1_0_3_1_SamplerP3Offset1
8686,M3,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8686,&---M3---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_A_1_0_3_2_SamplerP3Offset2
8687,M3,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8687,&---M3---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_A_1_0_3_3_SamplerP3Offset3
8688,M3,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8688,&---M3---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_A_1_1_0_0_SamplerP0Offset0
8689,M3,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8689,&---M3---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_A_1_1_0_1_SamplerP0Offset1
8690,M3,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8690,&---M3---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_A_1_1_0_2_SamplerP0Offset2
8691,M3,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8691,&---M3---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_A_1_1_0_3_SamplerP0Offset3
8692,M3,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8692,&---M3---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_A_1_1_1_0_SamplerP1Offset0
8693,M3,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8693,&---M3---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_A_1_1_1_1_SamplerP1Offset1
8694,M3,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8694,&---M3---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_A_1_1_1_2_SamplerP1Offset2
8695,M3,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8695,&---M3---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_A_1_1_1_3_SamplerP1Offset3
8696,M3,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8696,&---M3---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_A_1_1_2_0_SamplerP2Offset0
8697,M3,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8697,&---M3---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_A_1_1_2_1_SamplerP2Offset1
8698,M3,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8698,&---M3---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_A_1_1_2_2_SamplerP2Offset2
8699,M3,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8699,&---M3---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_A_1_1_2_3_SamplerP2Offset3
8700,M3,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8700,&---M3---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_A_1_1_3_0_SamplerP3Offset0
8701,M3,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8701,&---M3---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_A_1_1_3_1_SamplerP3Offset1
8702,M3,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8702,&---M3---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_A_1_1_3_2_SamplerP3Offset2
8703,M3,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8703,&---M3---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_A_1_1_3_3_SamplerP3Offset3
8704,M3,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8704,&---M3---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_A_2_0_0_0_SamplerP0Offset0
8705,M3,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8705,&---M3---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_A_2_0_0_1_SamplerP0Offset1
8706,M3,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8706,&---M3---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_A_2_0_0_2_SamplerP0Offset2
8707,M3,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8707,&---M3---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_A_2_0_0_3_SamplerP0Offset3
8708,M3,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8708,&---M3---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_A_2_0_1_0_SamplerP1Offset0
8709,M3,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8709,&---M3---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_A_2_0_1_1_SamplerP1Offset1
8710,M3,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8710,&---M3---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_A_2_0_1_2_SamplerP1Offset2
8711,M3,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8711,&---M3---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_A_2_0_1_3_SamplerP1Offset3
8712,M3,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8712,&---M3---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_A_2_0_2_0_SamplerP2Offset0
8713,M3,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8713,&---M3---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_A_2_0_2_1_SamplerP2Offset1
8714,M3,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8714,&---M3---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_A_2_0_2_2_SamplerP2Offset2
8715,M3,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8715,&---M3---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_A_2_0_2_3_SamplerP2Offset3
8716,M3,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8716,&---M3---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_A_2_0_3_0_SamplerP3Offset0
8717,M3,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8717,&---M3---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_A_2_0_3_1_SamplerP3Offset1
8718,M3,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8718,&---M3---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_A_2_0_3_2_SamplerP3Offset2
8719,M3,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8719,&---M3---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_A_2_0_3_3_SamplerP3Offset3
8720,M3,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8720,&---M3---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_A_2_1_0_0_SamplerP0Offset0
8721,M3,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8721,&---M3---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_A_2_1_0_1_SamplerP0Offset1
8722,M3,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8722,&---M3---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_A_2_1_0_2_SamplerP0Offset2
8723,M3,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8723,&---M3---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_A_2_1_0_3_SamplerP0Offset3
8724,M3,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8724,&---M3---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_A_2_1_1_0_SamplerP1Offset0
8725,M3,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8725,&---M3---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_A_2_1_1_1_SamplerP1Offset1
8726,M3,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8726,&---M3---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_A_2_1_1_2_SamplerP1Offset2
8727,M3,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8727,&---M3---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_A_2_1_1_3_SamplerP1Offset3
8728,M3,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8728,&---M3---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_A_2_1_2_0_SamplerP2Offset0
8729,M3,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8729,&---M3---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_A_2_1_2_1_SamplerP2Offset1
8730,M3,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8730,&---M3---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_A_2_1_2_2_SamplerP2Offset2
8731,M3,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8731,&---M3---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_A_2_1_2_3_SamplerP2Offset3
8732,M3,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8732,&---M3---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_A_2_1_3_0_SamplerP3Offset0
8733,M3,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8733,&---M3---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_A_2_1_3_1_SamplerP3Offset1
8734,M3,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8734,&---M3---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_A_2_1_3_2_SamplerP3Offset2
8735,M3,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8735,&---M3---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_A_2_1_3_3_SamplerP3Offset3
8736,M3,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8736,&---M3---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_A_3_0_0_0_SamplerP0Offset0
8737,M3,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8737,&---M3---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_A_3_0_0_1_SamplerP0Offset1
8738,M3,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8738,&---M3---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_A_3_0_0_2_SamplerP0Offset2
8739,M3,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8739,&---M3---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_A_3_0_0_3_SamplerP0Offset3
8740,M3,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8740,&---M3---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_A_3_0_1_0_SamplerP1Offset0
8741,M3,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8741,&---M3---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_A_3_0_1_1_SamplerP1Offset1
8742,M3,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8742,&---M3---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_A_3_0_1_2_SamplerP1Offset2
8743,M3,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8743,&---M3---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_A_3_0_1_3_SamplerP1Offset3
8744,M3,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8744,&---M3---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_A_3_0_2_0_SamplerP2Offset0
8745,M3,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8745,&---M3---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_A_3_0_2_1_SamplerP2Offset1
8746,M3,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8746,&---M3---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_A_3_0_2_2_SamplerP2Offset2
8747,M3,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8747,&---M3---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_A_3_0_2_3_SamplerP2Offset3
8748,M3,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8748,&---M3---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_A_3_0_3_0_SamplerP3Offset0
8749,M3,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8749,&---M3---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_A_3_0_3_1_SamplerP3Offset1
8750,M3,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8750,&---M3---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_A_3_0_3_2_SamplerP3Offset2
8751,M3,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8751,&---M3---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_A_3_0_3_3_SamplerP3Offset3
8752,M3,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8752,&---M3---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_A_3_1_0_0_SamplerP0Offset0
8753,M3,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8753,&---M3---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_A_3_1_0_1_SamplerP0Offset1
8754,M3,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8754,&---M3---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_A_3_1_0_2_SamplerP0Offset2
8755,M3,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8755,&---M3---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_A_3_1_0_3_SamplerP0Offset3
8756,M3,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8756,&---M3---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_A_3_1_1_0_SamplerP1Offset0
8757,M3,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8757,&---M3---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_A_3_1_1_1_SamplerP1Offset1
8758,M3,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8758,&---M3---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_A_3_1_1_2_SamplerP1Offset2
8759,M3,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8759,&---M3---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_A_3_1_1_3_SamplerP1Offset3
8760,M3,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8760,&---M3---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_A_3_1_2_0_SamplerP2Offset0
8761,M3,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8761,&---M3---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_A_3_1_2_1_SamplerP2Offset1
8762,M3,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8762,&---M3---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_A_3_1_2_2_SamplerP2Offset2
8763,M3,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8763,&---M3---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_A_3_1_2_3_SamplerP2Offset3
8764,M3,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8764,&---M3---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_A_3_1_3_0_SamplerP3Offset0
8765,M3,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8765,&---M3---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_A_3_1_3_1_SamplerP3Offset1
8766,M3,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8766,&---M3---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_A_3_1_3_2_SamplerP3Offset2
8767,M3,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8767,&---M3---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_A_3_1_3_3_SamplerP3Offset3
8768,M3,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8768,&---M3---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_A_4_0_0_0_SamplerP0Offset0
8769,M3,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8769,&---M3---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_A_4_0_0_1_SamplerP0Offset1
8770,M3,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8770,&---M3---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_A_4_0_0_2_SamplerP0Offset2
8771,M3,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8771,&---M3---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_A_4_0_0_3_SamplerP0Offset3
8772,M3,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8772,&---M3---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_A_4_0_1_0_SamplerP1Offset0
8773,M3,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8773,&---M3---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_A_4_0_1_1_SamplerP1Offset1
8774,M3,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8774,&---M3---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_A_4_0_1_2_SamplerP1Offset2
8775,M3,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8775,&---M3---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_A_4_0_1_3_SamplerP1Offset3
8776,M3,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8776,&---M3---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_A_4_0_2_0_SamplerP2Offset0
8777,M3,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8777,&---M3---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_A_4_0_2_1_SamplerP2Offset1
8778,M3,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8778,&---M3---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_A_4_0_2_2_SamplerP2Offset2
8779,M3,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8779,&---M3---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_A_4_0_2_3_SamplerP2Offset3
8780,M3,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8780,&---M3---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_A_4_0_3_0_SamplerP3Offset0
8781,M3,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8781,&---M3---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_A_4_0_3_1_SamplerP3Offset1
8782,M3,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8782,&---M3---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_A_4_0_3_2_SamplerP3Offset2
8783,M3,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8783,&---M3---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_A_4_0_3_3_SamplerP3Offset3
8784,M3,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8784,&---M3---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_A_4_1_0_0_SamplerP0Offset0
8785,M3,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8785,&---M3---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_A_4_1_0_1_SamplerP0Offset1
8786,M3,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8786,&---M3---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_A_4_1_0_2_SamplerP0Offset2
8787,M3,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8787,&---M3---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_A_4_1_0_3_SamplerP0Offset3
8788,M3,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8788,&---M3---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_A_4_1_1_0_SamplerP1Offset0
8789,M3,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8789,&---M3---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_A_4_1_1_1_SamplerP1Offset1
8790,M3,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8790,&---M3---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_A_4_1_1_2_SamplerP1Offset2
8791,M3,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8791,&---M3---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_A_4_1_1_3_SamplerP1Offset3
8792,M3,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8792,&---M3---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_A_4_1_2_0_SamplerP2Offset0
8793,M3,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8793,&---M3---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_A_4_1_2_1_SamplerP2Offset1
8794,M3,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8794,&---M3---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_A_4_1_2_2_SamplerP2Offset2
8795,M3,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8795,&---M3---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_A_4_1_2_3_SamplerP2Offset3
8796,M3,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8796,&---M3---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_A_4_1_3_0_SamplerP3Offset0
8797,M3,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8797,&---M3---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_A_4_1_3_1_SamplerP3Offset1
8798,M3,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8798,&---M3---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_A_4_1_3_2_SamplerP3Offset2
8799,M3,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8799,&---M3---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_A_4_1_3_3_SamplerP3Offset3
8800,M3,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8800,&---M3---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_B_0_0_0_0_SamplerP0Offset0
8801,M3,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8801,&---M3---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_B_0_0_0_1_SamplerP0Offset1
8802,M3,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8802,&---M3---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_B_0_0_0_2_SamplerP0Offset2
8803,M3,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8803,&---M3---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_B_0_0_0_3_SamplerP0Offset3
8804,M3,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8804,&---M3---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_B_0_0_1_0_SamplerP1Offset0
8805,M3,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8805,&---M3---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_B_0_0_1_1_SamplerP1Offset1
8806,M3,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8806,&---M3---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_B_0_0_1_2_SamplerP1Offset2
8807,M3,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8807,&---M3---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_B_0_0_1_3_SamplerP1Offset3
8808,M3,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8808,&---M3---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_B_0_0_2_0_SamplerP2Offset0
8809,M3,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8809,&---M3---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_B_0_0_2_1_SamplerP2Offset1
8810,M3,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8810,&---M3---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_B_0_0_2_2_SamplerP2Offset2
8811,M3,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8811,&---M3---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_B_0_0_2_3_SamplerP2Offset3
8812,M3,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8812,&---M3---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_B_0_0_3_0_SamplerP3Offset0
8813,M3,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8813,&---M3---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_B_0_0_3_1_SamplerP3Offset1
8814,M3,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8814,&---M3---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_B_0_0_3_2_SamplerP3Offset2
8815,M3,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8815,&---M3---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_B_0_0_3_3_SamplerP3Offset3
8816,M3,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8816,&---M3---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_B_0_1_0_0_SamplerP0Offset0
8817,M3,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8817,&---M3---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_B_0_1_0_1_SamplerP0Offset1
8818,M3,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8818,&---M3---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_B_0_1_0_2_SamplerP0Offset2
8819,M3,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8819,&---M3---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_B_0_1_0_3_SamplerP0Offset3
8820,M3,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8820,&---M3---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_B_0_1_1_0_SamplerP1Offset0
8821,M3,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8821,&---M3---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_B_0_1_1_1_SamplerP1Offset1
8822,M3,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8822,&---M3---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_B_0_1_1_2_SamplerP1Offset2
8823,M3,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8823,&---M3---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_B_0_1_1_3_SamplerP1Offset3
8824,M3,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8824,&---M3---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_B_0_1_2_0_SamplerP2Offset0
8825,M3,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8825,&---M3---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_B_0_1_2_1_SamplerP2Offset1
8826,M3,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8826,&---M3---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_B_0_1_2_2_SamplerP2Offset2
8827,M3,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8827,&---M3---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_B_0_1_2_3_SamplerP2Offset3
8828,M3,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8828,&---M3---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_B_0_1_3_0_SamplerP3Offset0
8829,M3,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8829,&---M3---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_B_0_1_3_1_SamplerP3Offset1
8830,M3,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8830,&---M3---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_B_0_1_3_2_SamplerP3Offset2
8831,M3,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8831,&---M3---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_B_0_1_3_3_SamplerP3Offset3
8832,M3,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8832,&---M3---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_B_1_0_0_0_SamplerP0Offset0
8833,M3,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8833,&---M3---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_B_1_0_0_1_SamplerP0Offset1
8834,M3,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8834,&---M3---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_B_1_0_0_2_SamplerP0Offset2
8835,M3,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8835,&---M3---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_B_1_0_0_3_SamplerP0Offset3
8836,M3,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8836,&---M3---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_B_1_0_1_0_SamplerP1Offset0
8837,M3,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8837,&---M3---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_B_1_0_1_1_SamplerP1Offset1
8838,M3,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8838,&---M3---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_B_1_0_1_2_SamplerP1Offset2
8839,M3,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8839,&---M3---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_B_1_0_1_3_SamplerP1Offset3
8840,M3,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8840,&---M3---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_B_1_0_2_0_SamplerP2Offset0
8841,M3,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8841,&---M3---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_B_1_0_2_1_SamplerP2Offset1
8842,M3,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8842,&---M3---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_B_1_0_2_2_SamplerP2Offset2
8843,M3,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8843,&---M3---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_B_1_0_2_3_SamplerP2Offset3
8844,M3,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8844,&---M3---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_B_1_0_3_0_SamplerP3Offset0
8845,M3,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8845,&---M3---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_B_1_0_3_1_SamplerP3Offset1
8846,M3,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8846,&---M3---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_B_1_0_3_2_SamplerP3Offset2
8847,M3,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8847,&---M3---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_B_1_0_3_3_SamplerP3Offset3
8848,M3,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8848,&---M3---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_B_1_1_0_0_SamplerP0Offset0
8849,M3,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8849,&---M3---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_B_1_1_0_1_SamplerP0Offset1
8850,M3,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8850,&---M3---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_B_1_1_0_2_SamplerP0Offset2
8851,M3,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8851,&---M3---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_B_1_1_0_3_SamplerP0Offset3
8852,M3,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8852,&---M3---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_B_1_1_1_0_SamplerP1Offset0
8853,M3,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8853,&---M3---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_B_1_1_1_1_SamplerP1Offset1
8854,M3,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8854,&---M3---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_B_1_1_1_2_SamplerP1Offset2
8855,M3,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8855,&---M3---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_B_1_1_1_3_SamplerP1Offset3
8856,M3,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8856,&---M3---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_B_1_1_2_0_SamplerP2Offset0
8857,M3,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8857,&---M3---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_B_1_1_2_1_SamplerP2Offset1
8858,M3,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8858,&---M3---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_B_1_1_2_2_SamplerP2Offset2
8859,M3,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8859,&---M3---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_B_1_1_2_3_SamplerP2Offset3
8860,M3,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8860,&---M3---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_B_1_1_3_0_SamplerP3Offset0
8861,M3,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8861,&---M3---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_B_1_1_3_1_SamplerP3Offset1
8862,M3,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8862,&---M3---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_B_1_1_3_2_SamplerP3Offset2
8863,M3,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8863,&---M3---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_B_1_1_3_3_SamplerP3Offset3
8864,M3,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8864,&---M3---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_B_2_0_0_0_SamplerP0Offset0
8865,M3,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8865,&---M3---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_B_2_0_0_1_SamplerP0Offset1
8866,M3,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8866,&---M3---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_B_2_0_0_2_SamplerP0Offset2
8867,M3,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8867,&---M3---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_B_2_0_0_3_SamplerP0Offset3
8868,M3,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8868,&---M3---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_B_2_0_1_0_SamplerP1Offset0
8869,M3,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8869,&---M3---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_B_2_0_1_1_SamplerP1Offset1
8870,M3,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8870,&---M3---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_B_2_0_1_2_SamplerP1Offset2
8871,M3,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8871,&---M3---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_B_2_0_1_3_SamplerP1Offset3
8872,M3,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8872,&---M3---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_B_2_0_2_0_SamplerP2Offset0
8873,M3,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8873,&---M3---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_B_2_0_2_1_SamplerP2Offset1
8874,M3,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8874,&---M3---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_B_2_0_2_2_SamplerP2Offset2
8875,M3,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8875,&---M3---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_B_2_0_2_3_SamplerP2Offset3
8876,M3,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8876,&---M3---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_B_2_0_3_0_SamplerP3Offset0
8877,M3,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8877,&---M3---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_B_2_0_3_1_SamplerP3Offset1
8878,M3,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8878,&---M3---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_B_2_0_3_2_SamplerP3Offset2
8879,M3,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8879,&---M3---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_B_2_0_3_3_SamplerP3Offset3
8880,M3,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8880,&---M3---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_B_2_1_0_0_SamplerP0Offset0
8881,M3,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8881,&---M3---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_B_2_1_0_1_SamplerP0Offset1
8882,M3,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8882,&---M3---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_B_2_1_0_2_SamplerP0Offset2
8883,M3,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8883,&---M3---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_B_2_1_0_3_SamplerP0Offset3
8884,M3,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8884,&---M3---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_B_2_1_1_0_SamplerP1Offset0
8885,M3,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8885,&---M3---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_B_2_1_1_1_SamplerP1Offset1
8886,M3,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8886,&---M3---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_B_2_1_1_2_SamplerP1Offset2
8887,M3,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8887,&---M3---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_B_2_1_1_3_SamplerP1Offset3
8888,M3,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8888,&---M3---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_B_2_1_2_0_SamplerP2Offset0
8889,M3,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8889,&---M3---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_B_2_1_2_1_SamplerP2Offset1
8890,M3,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8890,&---M3---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_B_2_1_2_2_SamplerP2Offset2
8891,M3,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8891,&---M3---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_B_2_1_2_3_SamplerP2Offset3
8892,M3,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8892,&---M3---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_B_2_1_3_0_SamplerP3Offset0
8893,M3,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8893,&---M3---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_B_2_1_3_1_SamplerP3Offset1
8894,M3,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8894,&---M3---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_B_2_1_3_2_SamplerP3Offset2
8895,M3,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8895,&---M3---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_B_2_1_3_3_SamplerP3Offset3
8896,M3,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8896,&---M3---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_B_3_0_0_0_SamplerP0Offset0
8897,M3,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8897,&---M3---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_B_3_0_0_1_SamplerP0Offset1
8898,M3,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8898,&---M3---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_B_3_0_0_2_SamplerP0Offset2
8899,M3,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8899,&---M3---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_B_3_0_0_3_SamplerP0Offset3
8900,M3,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8900,&---M3---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_B_3_0_1_0_SamplerP1Offset0
8901,M3,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8901,&---M3---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_B_3_0_1_1_SamplerP1Offset1
8902,M3,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8902,&---M3---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_B_3_0_1_2_SamplerP1Offset2
8903,M3,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8903,&---M3---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_B_3_0_1_3_SamplerP1Offset3
8904,M3,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8904,&---M3---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_B_3_0_2_0_SamplerP2Offset0
8905,M3,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8905,&---M3---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_B_3_0_2_1_SamplerP2Offset1
8906,M3,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8906,&---M3---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_B_3_0_2_2_SamplerP2Offset2
8907,M3,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8907,&---M3---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_B_3_0_2_3_SamplerP2Offset3
8908,M3,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8908,&---M3---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_B_3_0_3_0_SamplerP3Offset0
8909,M3,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8909,&---M3---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_B_3_0_3_1_SamplerP3Offset1
8910,M3,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8910,&---M3---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_B_3_0_3_2_SamplerP3Offset2
8911,M3,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8911,&---M3---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_B_3_0_3_3_SamplerP3Offset3
8912,M3,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8912,&---M3---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_B_3_1_0_0_SamplerP0Offset0
8913,M3,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8913,&---M3---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_B_3_1_0_1_SamplerP0Offset1
8914,M3,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8914,&---M3---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_B_3_1_0_2_SamplerP0Offset2
8915,M3,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8915,&---M3---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_B_3_1_0_3_SamplerP0Offset3
8916,M3,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8916,&---M3---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_B_3_1_1_0_SamplerP1Offset0
8917,M3,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8917,&---M3---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_B_3_1_1_1_SamplerP1Offset1
8918,M3,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8918,&---M3---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_B_3_1_1_2_SamplerP1Offset2
8919,M3,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8919,&---M3---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_B_3_1_1_3_SamplerP1Offset3
8920,M3,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8920,&---M3---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_B_3_1_2_0_SamplerP2Offset0
8921,M3,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8921,&---M3---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_B_3_1_2_1_SamplerP2Offset1
8922,M3,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8922,&---M3---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_B_3_1_2_2_SamplerP2Offset2
8923,M3,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8923,&---M3---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_B_3_1_2_3_SamplerP2Offset3
8924,M3,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8924,&---M3---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_B_3_1_3_0_SamplerP3Offset0
8925,M3,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8925,&---M3---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_B_3_1_3_1_SamplerP3Offset1
8926,M3,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8926,&---M3---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_B_3_1_3_2_SamplerP3Offset2
8927,M3,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8927,&---M3---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_B_3_1_3_3_SamplerP3Offset3
8928,M3,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M3_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8928,&---M3---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M3_B_4_0_0_0_SamplerP0Offset0
8929,M3,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M3_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8929,&---M3---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M3_B_4_0_0_1_SamplerP0Offset1
8930,M3,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M3_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8930,&---M3---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M3_B_4_0_0_2_SamplerP0Offset2
8931,M3,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M3_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8931,&---M3---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M3_B_4_0_0_3_SamplerP0Offset3
8932,M3,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M3_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8932,&---M3---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M3_B_4_0_1_0_SamplerP1Offset0
8933,M3,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M3_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8933,&---M3---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M3_B_4_0_1_1_SamplerP1Offset1
8934,M3,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M3_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8934,&---M3---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M3_B_4_0_1_2_SamplerP1Offset2
8935,M3,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M3_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8935,&---M3---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M3_B_4_0_1_3_SamplerP1Offset3
8936,M3,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M3_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8936,&---M3---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M3_B_4_0_2_0_SamplerP2Offset0
8937,M3,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M3_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8937,&---M3---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M3_B_4_0_2_1_SamplerP2Offset1
8938,M3,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M3_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8938,&---M3---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M3_B_4_0_2_2_SamplerP2Offset2
8939,M3,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M3_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8939,&---M3---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M3_B_4_0_2_3_SamplerP2Offset3
8940,M3,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M3_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8940,&---M3---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M3_B_4_0_3_0_SamplerP3Offset0
8941,M3,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M3_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8941,&---M3---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M3_B_4_0_3_1_SamplerP3Offset1
8942,M3,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M3_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8942,&---M3---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M3_B_4_0_3_2_SamplerP3Offset2
8943,M3,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M3_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8943,&---M3---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M3_B_4_0_3_3_SamplerP3Offset3
8944,M3,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M3_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8944,&---M3---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M3_B_4_1_0_0_SamplerP0Offset0
8945,M3,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M3_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8945,&---M3---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M3_B_4_1_0_1_SamplerP0Offset1
8946,M3,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M3_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8946,&---M3---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M3_B_4_1_0_2_SamplerP0Offset2
8947,M3,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M3_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8947,&---M3---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M3_B_4_1_0_3_SamplerP0Offset3
8948,M3,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M3_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8948,&---M3---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M3_B_4_1_1_0_SamplerP1Offset0
8949,M3,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M3_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8949,&---M3---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M3_B_4_1_1_1_SamplerP1Offset1
8950,M3,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M3_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8950,&---M3---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M3_B_4_1_1_2_SamplerP1Offset2
8951,M3,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M3_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8951,&---M3---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M3_B_4_1_1_3_SamplerP1Offset3
8952,M3,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M3_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8952,&---M3---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M3_B_4_1_2_0_SamplerP2Offset0
8953,M3,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M3_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8953,&---M3---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M3_B_4_1_2_1_SamplerP2Offset1
8954,M3,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M3_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8954,&---M3---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M3_B_4_1_2_2_SamplerP2Offset2
8955,M3,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M3_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8955,&---M3---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M3_B_4_1_2_3_SamplerP2Offset3
8956,M3,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M3_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8956,&---M3---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M3_B_4_1_3_0_SamplerP3Offset0
8957,M3,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M3_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8957,&---M3---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M3_B_4_1_3_1_SamplerP3Offset1
8958,M3,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M3_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8958,&---M3---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M3_B_4_1_3_2_SamplerP3Offset2
8959,M3,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M3_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8959,&---M3---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M3_B_4_1_3_3_SamplerP3Offset3
8960,M4,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8960,&---M4---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_A_0_0_0_0_SamplerP0Offset0
8961,M4,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8961,&---M4---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_A_0_0_0_1_SamplerP0Offset1
8962,M4,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8962,&---M4---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_A_0_0_0_2_SamplerP0Offset2
8963,M4,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8963,&---M4---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_A_0_0_0_3_SamplerP0Offset3
8964,M4,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8964,&---M4---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_A_0_0_1_0_SamplerP1Offset0
8965,M4,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8965,&---M4---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_A_0_0_1_1_SamplerP1Offset1
8966,M4,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8966,&---M4---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_A_0_0_1_2_SamplerP1Offset2
8967,M4,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8967,&---M4---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_A_0_0_1_3_SamplerP1Offset3
8968,M4,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8968,&---M4---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_A_0_0_2_0_SamplerP2Offset0
8969,M4,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8969,&---M4---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_A_0_0_2_1_SamplerP2Offset1
8970,M4,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8970,&---M4---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_A_0_0_2_2_SamplerP2Offset2
8971,M4,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8971,&---M4---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_A_0_0_2_3_SamplerP2Offset3
8972,M4,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8972,&---M4---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_A_0_0_3_0_SamplerP3Offset0
8973,M4,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8973,&---M4---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_A_0_0_3_1_SamplerP3Offset1
8974,M4,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8974,&---M4---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_A_0_0_3_2_SamplerP3Offset2
8975,M4,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8975,&---M4---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_A_0_0_3_3_SamplerP3Offset3
8976,M4,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8976,&---M4---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_A_0_1_0_0_SamplerP0Offset0
8977,M4,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8977,&---M4---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_A_0_1_0_1_SamplerP0Offset1
8978,M4,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8978,&---M4---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_A_0_1_0_2_SamplerP0Offset2
8979,M4,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8979,&---M4---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_A_0_1_0_3_SamplerP0Offset3
8980,M4,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8980,&---M4---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_A_0_1_1_0_SamplerP1Offset0
8981,M4,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8981,&---M4---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_A_0_1_1_1_SamplerP1Offset1
8982,M4,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8982,&---M4---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_A_0_1_1_2_SamplerP1Offset2
8983,M4,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8983,&---M4---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_A_0_1_1_3_SamplerP1Offset3
8984,M4,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8984,&---M4---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_A_0_1_2_0_SamplerP2Offset0
8985,M4,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8985,&---M4---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_A_0_1_2_1_SamplerP2Offset1
8986,M4,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8986,&---M4---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_A_0_1_2_2_SamplerP2Offset2
8987,M4,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8987,&---M4---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_A_0_1_2_3_SamplerP2Offset3
8988,M4,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8988,&---M4---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_A_0_1_3_0_SamplerP3Offset0
8989,M4,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8989,&---M4---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_A_0_1_3_1_SamplerP3Offset1
8990,M4,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8990,&---M4---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_A_0_1_3_2_SamplerP3Offset2
8991,M4,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8991,&---M4---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_A_0_1_3_3_SamplerP3Offset3
8992,M4,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8992,&---M4---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_A_1_0_0_0_SamplerP0Offset0
8993,M4,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8993,&---M4---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_A_1_0_0_1_SamplerP0Offset1
8994,M4,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8994,&---M4---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_A_1_0_0_2_SamplerP0Offset2
8995,M4,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8995,&---M4---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_A_1_0_0_3_SamplerP0Offset3
8996,M4,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8996,&---M4---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_A_1_0_1_0_SamplerP1Offset0
8997,M4,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8997,&---M4---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_A_1_0_1_1_SamplerP1Offset1
8998,M4,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8998,&---M4---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_A_1_0_1_2_SamplerP1Offset2
8999,M4,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_8999,&---M4---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_A_1_0_1_3_SamplerP1Offset3
9000,M4,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9000,&---M4---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_A_1_0_2_0_SamplerP2Offset0
9001,M4,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9001,&---M4---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_A_1_0_2_1_SamplerP2Offset1
9002,M4,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9002,&---M4---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_A_1_0_2_2_SamplerP2Offset2
9003,M4,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9003,&---M4---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_A_1_0_2_3_SamplerP2Offset3
9004,M4,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9004,&---M4---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_A_1_0_3_0_SamplerP3Offset0
9005,M4,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9005,&---M4---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_A_1_0_3_1_SamplerP3Offset1
9006,M4,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9006,&---M4---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_A_1_0_3_2_SamplerP3Offset2
9007,M4,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9007,&---M4---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_A_1_0_3_3_SamplerP3Offset3
9008,M4,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9008,&---M4---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_A_1_1_0_0_SamplerP0Offset0
9009,M4,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9009,&---M4---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_A_1_1_0_1_SamplerP0Offset1
9010,M4,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9010,&---M4---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_A_1_1_0_2_SamplerP0Offset2
9011,M4,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9011,&---M4---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_A_1_1_0_3_SamplerP0Offset3
9012,M4,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9012,&---M4---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_A_1_1_1_0_SamplerP1Offset0
9013,M4,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9013,&---M4---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_A_1_1_1_1_SamplerP1Offset1
9014,M4,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9014,&---M4---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_A_1_1_1_2_SamplerP1Offset2
9015,M4,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9015,&---M4---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_A_1_1_1_3_SamplerP1Offset3
9016,M4,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9016,&---M4---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_A_1_1_2_0_SamplerP2Offset0
9017,M4,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9017,&---M4---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_A_1_1_2_1_SamplerP2Offset1
9018,M4,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9018,&---M4---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_A_1_1_2_2_SamplerP2Offset2
9019,M4,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9019,&---M4---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_A_1_1_2_3_SamplerP2Offset3
9020,M4,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9020,&---M4---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_A_1_1_3_0_SamplerP3Offset0
9021,M4,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9021,&---M4---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_A_1_1_3_1_SamplerP3Offset1
9022,M4,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9022,&---M4---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_A_1_1_3_2_SamplerP3Offset2
9023,M4,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9023,&---M4---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_A_1_1_3_3_SamplerP3Offset3
9024,M4,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9024,&---M4---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_A_2_0_0_0_SamplerP0Offset0
9025,M4,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9025,&---M4---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_A_2_0_0_1_SamplerP0Offset1
9026,M4,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9026,&---M4---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_A_2_0_0_2_SamplerP0Offset2
9027,M4,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9027,&---M4---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_A_2_0_0_3_SamplerP0Offset3
9028,M4,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9028,&---M4---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_A_2_0_1_0_SamplerP1Offset0
9029,M4,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9029,&---M4---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_A_2_0_1_1_SamplerP1Offset1
9030,M4,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9030,&---M4---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_A_2_0_1_2_SamplerP1Offset2
9031,M4,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9031,&---M4---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_A_2_0_1_3_SamplerP1Offset3
9032,M4,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9032,&---M4---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_A_2_0_2_0_SamplerP2Offset0
9033,M4,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9033,&---M4---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_A_2_0_2_1_SamplerP2Offset1
9034,M4,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9034,&---M4---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_A_2_0_2_2_SamplerP2Offset2
9035,M4,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9035,&---M4---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_A_2_0_2_3_SamplerP2Offset3
9036,M4,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9036,&---M4---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_A_2_0_3_0_SamplerP3Offset0
9037,M4,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9037,&---M4---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_A_2_0_3_1_SamplerP3Offset1
9038,M4,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9038,&---M4---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_A_2_0_3_2_SamplerP3Offset2
9039,M4,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9039,&---M4---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_A_2_0_3_3_SamplerP3Offset3
9040,M4,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9040,&---M4---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_A_2_1_0_0_SamplerP0Offset0
9041,M4,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9041,&---M4---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_A_2_1_0_1_SamplerP0Offset1
9042,M4,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9042,&---M4---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_A_2_1_0_2_SamplerP0Offset2
9043,M4,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9043,&---M4---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_A_2_1_0_3_SamplerP0Offset3
9044,M4,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9044,&---M4---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_A_2_1_1_0_SamplerP1Offset0
9045,M4,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9045,&---M4---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_A_2_1_1_1_SamplerP1Offset1
9046,M4,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9046,&---M4---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_A_2_1_1_2_SamplerP1Offset2
9047,M4,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9047,&---M4---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_A_2_1_1_3_SamplerP1Offset3
9048,M4,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9048,&---M4---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_A_2_1_2_0_SamplerP2Offset0
9049,M4,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9049,&---M4---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_A_2_1_2_1_SamplerP2Offset1
9050,M4,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9050,&---M4---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_A_2_1_2_2_SamplerP2Offset2
9051,M4,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9051,&---M4---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_A_2_1_2_3_SamplerP2Offset3
9052,M4,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9052,&---M4---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_A_2_1_3_0_SamplerP3Offset0
9053,M4,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9053,&---M4---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_A_2_1_3_1_SamplerP3Offset1
9054,M4,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9054,&---M4---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_A_2_1_3_2_SamplerP3Offset2
9055,M4,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9055,&---M4---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_A_2_1_3_3_SamplerP3Offset3
9056,M4,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9056,&---M4---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_A_3_0_0_0_SamplerP0Offset0
9057,M4,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9057,&---M4---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_A_3_0_0_1_SamplerP0Offset1
9058,M4,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9058,&---M4---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_A_3_0_0_2_SamplerP0Offset2
9059,M4,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9059,&---M4---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_A_3_0_0_3_SamplerP0Offset3
9060,M4,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9060,&---M4---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_A_3_0_1_0_SamplerP1Offset0
9061,M4,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9061,&---M4---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_A_3_0_1_1_SamplerP1Offset1
9062,M4,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9062,&---M4---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_A_3_0_1_2_SamplerP1Offset2
9063,M4,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9063,&---M4---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_A_3_0_1_3_SamplerP1Offset3
9064,M4,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9064,&---M4---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_A_3_0_2_0_SamplerP2Offset0
9065,M4,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9065,&---M4---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_A_3_0_2_1_SamplerP2Offset1
9066,M4,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9066,&---M4---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_A_3_0_2_2_SamplerP2Offset2
9067,M4,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9067,&---M4---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_A_3_0_2_3_SamplerP2Offset3
9068,M4,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9068,&---M4---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_A_3_0_3_0_SamplerP3Offset0
9069,M4,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9069,&---M4---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_A_3_0_3_1_SamplerP3Offset1
9070,M4,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9070,&---M4---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_A_3_0_3_2_SamplerP3Offset2
9071,M4,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9071,&---M4---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_A_3_0_3_3_SamplerP3Offset3
9072,M4,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9072,&---M4---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_A_3_1_0_0_SamplerP0Offset0
9073,M4,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9073,&---M4---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_A_3_1_0_1_SamplerP0Offset1
9074,M4,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9074,&---M4---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_A_3_1_0_2_SamplerP0Offset2
9075,M4,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9075,&---M4---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_A_3_1_0_3_SamplerP0Offset3
9076,M4,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9076,&---M4---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_A_3_1_1_0_SamplerP1Offset0
9077,M4,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9077,&---M4---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_A_3_1_1_1_SamplerP1Offset1
9078,M4,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9078,&---M4---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_A_3_1_1_2_SamplerP1Offset2
9079,M4,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9079,&---M4---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_A_3_1_1_3_SamplerP1Offset3
9080,M4,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9080,&---M4---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_A_3_1_2_0_SamplerP2Offset0
9081,M4,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9081,&---M4---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_A_3_1_2_1_SamplerP2Offset1
9082,M4,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9082,&---M4---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_A_3_1_2_2_SamplerP2Offset2
9083,M4,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9083,&---M4---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_A_3_1_2_3_SamplerP2Offset3
9084,M4,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9084,&---M4---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_A_3_1_3_0_SamplerP3Offset0
9085,M4,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9085,&---M4---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_A_3_1_3_1_SamplerP3Offset1
9086,M4,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9086,&---M4---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_A_3_1_3_2_SamplerP3Offset2
9087,M4,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9087,&---M4---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_A_3_1_3_3_SamplerP3Offset3
9088,M4,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9088,&---M4---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_A_4_0_0_0_SamplerP0Offset0
9089,M4,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9089,&---M4---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_A_4_0_0_1_SamplerP0Offset1
9090,M4,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9090,&---M4---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_A_4_0_0_2_SamplerP0Offset2
9091,M4,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9091,&---M4---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_A_4_0_0_3_SamplerP0Offset3
9092,M4,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9092,&---M4---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_A_4_0_1_0_SamplerP1Offset0
9093,M4,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9093,&---M4---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_A_4_0_1_1_SamplerP1Offset1
9094,M4,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9094,&---M4---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_A_4_0_1_2_SamplerP1Offset2
9095,M4,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9095,&---M4---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_A_4_0_1_3_SamplerP1Offset3
9096,M4,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9096,&---M4---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_A_4_0_2_0_SamplerP2Offset0
9097,M4,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9097,&---M4---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_A_4_0_2_1_SamplerP2Offset1
9098,M4,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9098,&---M4---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_A_4_0_2_2_SamplerP2Offset2
9099,M4,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9099,&---M4---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_A_4_0_2_3_SamplerP2Offset3
9100,M4,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9100,&---M4---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_A_4_0_3_0_SamplerP3Offset0
9101,M4,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9101,&---M4---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_A_4_0_3_1_SamplerP3Offset1
9102,M4,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9102,&---M4---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_A_4_0_3_2_SamplerP3Offset2
9103,M4,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9103,&---M4---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_A_4_0_3_3_SamplerP3Offset3
9104,M4,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9104,&---M4---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_A_4_1_0_0_SamplerP0Offset0
9105,M4,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9105,&---M4---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_A_4_1_0_1_SamplerP0Offset1
9106,M4,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9106,&---M4---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_A_4_1_0_2_SamplerP0Offset2
9107,M4,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9107,&---M4---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_A_4_1_0_3_SamplerP0Offset3
9108,M4,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9108,&---M4---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_A_4_1_1_0_SamplerP1Offset0
9109,M4,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9109,&---M4---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_A_4_1_1_1_SamplerP1Offset1
9110,M4,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9110,&---M4---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_A_4_1_1_2_SamplerP1Offset2
9111,M4,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9111,&---M4---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_A_4_1_1_3_SamplerP1Offset3
9112,M4,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9112,&---M4---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_A_4_1_2_0_SamplerP2Offset0
9113,M4,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9113,&---M4---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_A_4_1_2_1_SamplerP2Offset1
9114,M4,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9114,&---M4---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_A_4_1_2_2_SamplerP2Offset2
9115,M4,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9115,&---M4---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_A_4_1_2_3_SamplerP2Offset3
9116,M4,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9116,&---M4---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_A_4_1_3_0_SamplerP3Offset0
9117,M4,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9117,&---M4---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_A_4_1_3_1_SamplerP3Offset1
9118,M4,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9118,&---M4---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_A_4_1_3_2_SamplerP3Offset2
9119,M4,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9119,&---M4---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_A_4_1_3_3_SamplerP3Offset3
9120,M4,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9120,&---M4---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_B_0_0_0_0_SamplerP0Offset0
9121,M4,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9121,&---M4---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_B_0_0_0_1_SamplerP0Offset1
9122,M4,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9122,&---M4---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_B_0_0_0_2_SamplerP0Offset2
9123,M4,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9123,&---M4---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_B_0_0_0_3_SamplerP0Offset3
9124,M4,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9124,&---M4---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_B_0_0_1_0_SamplerP1Offset0
9125,M4,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9125,&---M4---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_B_0_0_1_1_SamplerP1Offset1
9126,M4,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9126,&---M4---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_B_0_0_1_2_SamplerP1Offset2
9127,M4,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9127,&---M4---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_B_0_0_1_3_SamplerP1Offset3
9128,M4,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9128,&---M4---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_B_0_0_2_0_SamplerP2Offset0
9129,M4,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9129,&---M4---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_B_0_0_2_1_SamplerP2Offset1
9130,M4,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9130,&---M4---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_B_0_0_2_2_SamplerP2Offset2
9131,M4,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9131,&---M4---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_B_0_0_2_3_SamplerP2Offset3
9132,M4,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9132,&---M4---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_B_0_0_3_0_SamplerP3Offset0
9133,M4,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9133,&---M4---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_B_0_0_3_1_SamplerP3Offset1
9134,M4,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9134,&---M4---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_B_0_0_3_2_SamplerP3Offset2
9135,M4,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9135,&---M4---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_B_0_0_3_3_SamplerP3Offset3
9136,M4,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9136,&---M4---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_B_0_1_0_0_SamplerP0Offset0
9137,M4,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9137,&---M4---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_B_0_1_0_1_SamplerP0Offset1
9138,M4,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9138,&---M4---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_B_0_1_0_2_SamplerP0Offset2
9139,M4,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9139,&---M4---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_B_0_1_0_3_SamplerP0Offset3
9140,M4,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9140,&---M4---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_B_0_1_1_0_SamplerP1Offset0
9141,M4,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9141,&---M4---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_B_0_1_1_1_SamplerP1Offset1
9142,M4,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9142,&---M4---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_B_0_1_1_2_SamplerP1Offset2
9143,M4,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9143,&---M4---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_B_0_1_1_3_SamplerP1Offset3
9144,M4,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9144,&---M4---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_B_0_1_2_0_SamplerP2Offset0
9145,M4,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9145,&---M4---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_B_0_1_2_1_SamplerP2Offset1
9146,M4,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9146,&---M4---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_B_0_1_2_2_SamplerP2Offset2
9147,M4,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9147,&---M4---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_B_0_1_2_3_SamplerP2Offset3
9148,M4,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9148,&---M4---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_B_0_1_3_0_SamplerP3Offset0
9149,M4,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9149,&---M4---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_B_0_1_3_1_SamplerP3Offset1
9150,M4,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9150,&---M4---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_B_0_1_3_2_SamplerP3Offset2
9151,M4,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9151,&---M4---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_B_0_1_3_3_SamplerP3Offset3
9152,M4,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9152,&---M4---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_B_1_0_0_0_SamplerP0Offset0
9153,M4,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9153,&---M4---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_B_1_0_0_1_SamplerP0Offset1
9154,M4,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9154,&---M4---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_B_1_0_0_2_SamplerP0Offset2
9155,M4,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9155,&---M4---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_B_1_0_0_3_SamplerP0Offset3
9156,M4,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9156,&---M4---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_B_1_0_1_0_SamplerP1Offset0
9157,M4,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9157,&---M4---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_B_1_0_1_1_SamplerP1Offset1
9158,M4,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9158,&---M4---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_B_1_0_1_2_SamplerP1Offset2
9159,M4,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9159,&---M4---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_B_1_0_1_3_SamplerP1Offset3
9160,M4,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9160,&---M4---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_B_1_0_2_0_SamplerP2Offset0
9161,M4,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9161,&---M4---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_B_1_0_2_1_SamplerP2Offset1
9162,M4,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9162,&---M4---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_B_1_0_2_2_SamplerP2Offset2
9163,M4,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9163,&---M4---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_B_1_0_2_3_SamplerP2Offset3
9164,M4,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9164,&---M4---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_B_1_0_3_0_SamplerP3Offset0
9165,M4,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9165,&---M4---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_B_1_0_3_1_SamplerP3Offset1
9166,M4,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9166,&---M4---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_B_1_0_3_2_SamplerP3Offset2
9167,M4,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9167,&---M4---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_B_1_0_3_3_SamplerP3Offset3
9168,M4,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9168,&---M4---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_B_1_1_0_0_SamplerP0Offset0
9169,M4,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9169,&---M4---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_B_1_1_0_1_SamplerP0Offset1
9170,M4,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9170,&---M4---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_B_1_1_0_2_SamplerP0Offset2
9171,M4,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9171,&---M4---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_B_1_1_0_3_SamplerP0Offset3
9172,M4,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9172,&---M4---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_B_1_1_1_0_SamplerP1Offset0
9173,M4,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9173,&---M4---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_B_1_1_1_1_SamplerP1Offset1
9174,M4,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9174,&---M4---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_B_1_1_1_2_SamplerP1Offset2
9175,M4,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9175,&---M4---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_B_1_1_1_3_SamplerP1Offset3
9176,M4,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9176,&---M4---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_B_1_1_2_0_SamplerP2Offset0
9177,M4,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9177,&---M4---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_B_1_1_2_1_SamplerP2Offset1
9178,M4,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9178,&---M4---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_B_1_1_2_2_SamplerP2Offset2
9179,M4,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9179,&---M4---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_B_1_1_2_3_SamplerP2Offset3
9180,M4,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9180,&---M4---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_B_1_1_3_0_SamplerP3Offset0
9181,M4,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9181,&---M4---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_B_1_1_3_1_SamplerP3Offset1
9182,M4,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9182,&---M4---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_B_1_1_3_2_SamplerP3Offset2
9183,M4,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9183,&---M4---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_B_1_1_3_3_SamplerP3Offset3
9184,M4,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9184,&---M4---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_B_2_0_0_0_SamplerP0Offset0
9185,M4,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9185,&---M4---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_B_2_0_0_1_SamplerP0Offset1
9186,M4,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9186,&---M4---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_B_2_0_0_2_SamplerP0Offset2
9187,M4,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9187,&---M4---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_B_2_0_0_3_SamplerP0Offset3
9188,M4,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9188,&---M4---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_B_2_0_1_0_SamplerP1Offset0
9189,M4,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9189,&---M4---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_B_2_0_1_1_SamplerP1Offset1
9190,M4,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9190,&---M4---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_B_2_0_1_2_SamplerP1Offset2
9191,M4,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9191,&---M4---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_B_2_0_1_3_SamplerP1Offset3
9192,M4,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9192,&---M4---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_B_2_0_2_0_SamplerP2Offset0
9193,M4,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9193,&---M4---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_B_2_0_2_1_SamplerP2Offset1
9194,M4,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9194,&---M4---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_B_2_0_2_2_SamplerP2Offset2
9195,M4,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9195,&---M4---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_B_2_0_2_3_SamplerP2Offset3
9196,M4,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9196,&---M4---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_B_2_0_3_0_SamplerP3Offset0
9197,M4,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9197,&---M4---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_B_2_0_3_1_SamplerP3Offset1
9198,M4,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9198,&---M4---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_B_2_0_3_2_SamplerP3Offset2
9199,M4,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9199,&---M4---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_B_2_0_3_3_SamplerP3Offset3
9200,M4,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9200,&---M4---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_B_2_1_0_0_SamplerP0Offset0
9201,M4,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9201,&---M4---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_B_2_1_0_1_SamplerP0Offset1
9202,M4,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9202,&---M4---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_B_2_1_0_2_SamplerP0Offset2
9203,M4,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9203,&---M4---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_B_2_1_0_3_SamplerP0Offset3
9204,M4,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9204,&---M4---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_B_2_1_1_0_SamplerP1Offset0
9205,M4,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9205,&---M4---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_B_2_1_1_1_SamplerP1Offset1
9206,M4,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9206,&---M4---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_B_2_1_1_2_SamplerP1Offset2
9207,M4,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9207,&---M4---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_B_2_1_1_3_SamplerP1Offset3
9208,M4,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9208,&---M4---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_B_2_1_2_0_SamplerP2Offset0
9209,M4,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9209,&---M4---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_B_2_1_2_1_SamplerP2Offset1
9210,M4,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9210,&---M4---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_B_2_1_2_2_SamplerP2Offset2
9211,M4,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9211,&---M4---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_B_2_1_2_3_SamplerP2Offset3
9212,M4,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9212,&---M4---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_B_2_1_3_0_SamplerP3Offset0
9213,M4,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9213,&---M4---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_B_2_1_3_1_SamplerP3Offset1
9214,M4,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9214,&---M4---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_B_2_1_3_2_SamplerP3Offset2
9215,M4,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9215,&---M4---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_B_2_1_3_3_SamplerP3Offset3
9216,M4,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9216,&---M4---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_B_3_0_0_0_SamplerP0Offset0
9217,M4,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9217,&---M4---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_B_3_0_0_1_SamplerP0Offset1
9218,M4,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9218,&---M4---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_B_3_0_0_2_SamplerP0Offset2
9219,M4,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9219,&---M4---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_B_3_0_0_3_SamplerP0Offset3
9220,M4,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9220,&---M4---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_B_3_0_1_0_SamplerP1Offset0
9221,M4,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9221,&---M4---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_B_3_0_1_1_SamplerP1Offset1
9222,M4,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9222,&---M4---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_B_3_0_1_2_SamplerP1Offset2
9223,M4,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9223,&---M4---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_B_3_0_1_3_SamplerP1Offset3
9224,M4,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9224,&---M4---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_B_3_0_2_0_SamplerP2Offset0
9225,M4,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9225,&---M4---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_B_3_0_2_1_SamplerP2Offset1
9226,M4,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9226,&---M4---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_B_3_0_2_2_SamplerP2Offset2
9227,M4,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9227,&---M4---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_B_3_0_2_3_SamplerP2Offset3
9228,M4,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9228,&---M4---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_B_3_0_3_0_SamplerP3Offset0
9229,M4,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9229,&---M4---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_B_3_0_3_1_SamplerP3Offset1
9230,M4,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9230,&---M4---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_B_3_0_3_2_SamplerP3Offset2
9231,M4,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9231,&---M4---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_B_3_0_3_3_SamplerP3Offset3
9232,M4,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9232,&---M4---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_B_3_1_0_0_SamplerP0Offset0
9233,M4,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9233,&---M4---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_B_3_1_0_1_SamplerP0Offset1
9234,M4,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9234,&---M4---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_B_3_1_0_2_SamplerP0Offset2
9235,M4,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9235,&---M4---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_B_3_1_0_3_SamplerP0Offset3
9236,M4,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9236,&---M4---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_B_3_1_1_0_SamplerP1Offset0
9237,M4,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9237,&---M4---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_B_3_1_1_1_SamplerP1Offset1
9238,M4,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9238,&---M4---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_B_3_1_1_2_SamplerP1Offset2
9239,M4,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9239,&---M4---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_B_3_1_1_3_SamplerP1Offset3
9240,M4,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9240,&---M4---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_B_3_1_2_0_SamplerP2Offset0
9241,M4,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9241,&---M4---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_B_3_1_2_1_SamplerP2Offset1
9242,M4,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9242,&---M4---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_B_3_1_2_2_SamplerP2Offset2
9243,M4,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9243,&---M4---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_B_3_1_2_3_SamplerP2Offset3
9244,M4,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9244,&---M4---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_B_3_1_3_0_SamplerP3Offset0
9245,M4,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9245,&---M4---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_B_3_1_3_1_SamplerP3Offset1
9246,M4,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9246,&---M4---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_B_3_1_3_2_SamplerP3Offset2
9247,M4,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9247,&---M4---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_B_3_1_3_3_SamplerP3Offset3
9248,M4,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M4_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9248,&---M4---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M4_B_4_0_0_0_SamplerP0Offset0
9249,M4,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M4_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9249,&---M4---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M4_B_4_0_0_1_SamplerP0Offset1
9250,M4,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M4_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9250,&---M4---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M4_B_4_0_0_2_SamplerP0Offset2
9251,M4,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M4_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9251,&---M4---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M4_B_4_0_0_3_SamplerP0Offset3
9252,M4,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M4_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9252,&---M4---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M4_B_4_0_1_0_SamplerP1Offset0
9253,M4,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M4_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9253,&---M4---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M4_B_4_0_1_1_SamplerP1Offset1
9254,M4,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M4_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9254,&---M4---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M4_B_4_0_1_2_SamplerP1Offset2
9255,M4,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M4_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9255,&---M4---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M4_B_4_0_1_3_SamplerP1Offset3
9256,M4,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M4_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9256,&---M4---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M4_B_4_0_2_0_SamplerP2Offset0
9257,M4,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M4_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9257,&---M4---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M4_B_4_0_2_1_SamplerP2Offset1
9258,M4,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M4_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9258,&---M4---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M4_B_4_0_2_2_SamplerP2Offset2
9259,M4,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M4_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9259,&---M4---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M4_B_4_0_2_3_SamplerP2Offset3
9260,M4,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M4_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9260,&---M4---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M4_B_4_0_3_0_SamplerP3Offset0
9261,M4,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M4_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9261,&---M4---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M4_B_4_0_3_1_SamplerP3Offset1
9262,M4,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M4_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9262,&---M4---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M4_B_4_0_3_2_SamplerP3Offset2
9263,M4,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M4_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9263,&---M4---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M4_B_4_0_3_3_SamplerP3Offset3
9264,M4,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M4_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9264,&---M4---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M4_B_4_1_0_0_SamplerP0Offset0
9265,M4,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M4_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9265,&---M4---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M4_B_4_1_0_1_SamplerP0Offset1
9266,M4,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M4_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9266,&---M4---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M4_B_4_1_0_2_SamplerP0Offset2
9267,M4,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M4_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9267,&---M4---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M4_B_4_1_0_3_SamplerP0Offset3
9268,M4,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M4_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9268,&---M4---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M4_B_4_1_1_0_SamplerP1Offset0
9269,M4,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M4_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9269,&---M4---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M4_B_4_1_1_1_SamplerP1Offset1
9270,M4,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M4_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9270,&---M4---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M4_B_4_1_1_2_SamplerP1Offset2
9271,M4,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M4_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9271,&---M4---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M4_B_4_1_1_3_SamplerP1Offset3
9272,M4,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M4_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9272,&---M4---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M4_B_4_1_2_0_SamplerP2Offset0
9273,M4,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M4_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9273,&---M4---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M4_B_4_1_2_1_SamplerP2Offset1
9274,M4,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M4_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9274,&---M4---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M4_B_4_1_2_2_SamplerP2Offset2
9275,M4,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M4_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9275,&---M4---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M4_B_4_1_2_3_SamplerP2Offset3
9276,M4,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M4_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9276,&---M4---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M4_B_4_1_3_0_SamplerP3Offset0
9277,M4,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M4_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9277,&---M4---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M4_B_4_1_3_1_SamplerP3Offset1
9278,M4,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M4_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9278,&---M4---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M4_B_4_1_3_2_SamplerP3Offset2
9279,M4,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M4_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9279,&---M4---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M4_B_4_1_3_3_SamplerP3Offset3
9280,M5,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9280,&---M5---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_A_0_0_0_0_SamplerP0Offset0
9281,M5,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9281,&---M5---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_A_0_0_0_1_SamplerP0Offset1
9282,M5,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9282,&---M5---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_A_0_0_0_2_SamplerP0Offset2
9283,M5,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9283,&---M5---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_A_0_0_0_3_SamplerP0Offset3
9284,M5,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9284,&---M5---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_A_0_0_1_0_SamplerP1Offset0
9285,M5,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9285,&---M5---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_A_0_0_1_1_SamplerP1Offset1
9286,M5,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9286,&---M5---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_A_0_0_1_2_SamplerP1Offset2
9287,M5,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9287,&---M5---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_A_0_0_1_3_SamplerP1Offset3
9288,M5,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9288,&---M5---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_A_0_0_2_0_SamplerP2Offset0
9289,M5,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9289,&---M5---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_A_0_0_2_1_SamplerP2Offset1
9290,M5,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9290,&---M5---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_A_0_0_2_2_SamplerP2Offset2
9291,M5,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9291,&---M5---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_A_0_0_2_3_SamplerP2Offset3
9292,M5,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9292,&---M5---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_A_0_0_3_0_SamplerP3Offset0
9293,M5,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9293,&---M5---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_A_0_0_3_1_SamplerP3Offset1
9294,M5,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9294,&---M5---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_A_0_0_3_2_SamplerP3Offset2
9295,M5,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9295,&---M5---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_A_0_0_3_3_SamplerP3Offset3
9296,M5,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9296,&---M5---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_A_0_1_0_0_SamplerP0Offset0
9297,M5,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9297,&---M5---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_A_0_1_0_1_SamplerP0Offset1
9298,M5,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9298,&---M5---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_A_0_1_0_2_SamplerP0Offset2
9299,M5,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9299,&---M5---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_A_0_1_0_3_SamplerP0Offset3
9300,M5,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9300,&---M5---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_A_0_1_1_0_SamplerP1Offset0
9301,M5,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9301,&---M5---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_A_0_1_1_1_SamplerP1Offset1
9302,M5,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9302,&---M5---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_A_0_1_1_2_SamplerP1Offset2
9303,M5,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9303,&---M5---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_A_0_1_1_3_SamplerP1Offset3
9304,M5,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9304,&---M5---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_A_0_1_2_0_SamplerP2Offset0
9305,M5,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9305,&---M5---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_A_0_1_2_1_SamplerP2Offset1
9306,M5,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9306,&---M5---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_A_0_1_2_2_SamplerP2Offset2
9307,M5,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9307,&---M5---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_A_0_1_2_3_SamplerP2Offset3
9308,M5,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9308,&---M5---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_A_0_1_3_0_SamplerP3Offset0
9309,M5,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9309,&---M5---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_A_0_1_3_1_SamplerP3Offset1
9310,M5,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9310,&---M5---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_A_0_1_3_2_SamplerP3Offset2
9311,M5,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9311,&---M5---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_A_0_1_3_3_SamplerP3Offset3
9312,M5,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9312,&---M5---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_A_1_0_0_0_SamplerP0Offset0
9313,M5,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9313,&---M5---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_A_1_0_0_1_SamplerP0Offset1
9314,M5,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9314,&---M5---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_A_1_0_0_2_SamplerP0Offset2
9315,M5,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9315,&---M5---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_A_1_0_0_3_SamplerP0Offset3
9316,M5,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9316,&---M5---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_A_1_0_1_0_SamplerP1Offset0
9317,M5,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9317,&---M5---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_A_1_0_1_1_SamplerP1Offset1
9318,M5,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9318,&---M5---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_A_1_0_1_2_SamplerP1Offset2
9319,M5,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9319,&---M5---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_A_1_0_1_3_SamplerP1Offset3
9320,M5,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9320,&---M5---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_A_1_0_2_0_SamplerP2Offset0
9321,M5,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9321,&---M5---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_A_1_0_2_1_SamplerP2Offset1
9322,M5,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9322,&---M5---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_A_1_0_2_2_SamplerP2Offset2
9323,M5,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9323,&---M5---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_A_1_0_2_3_SamplerP2Offset3
9324,M5,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9324,&---M5---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_A_1_0_3_0_SamplerP3Offset0
9325,M5,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9325,&---M5---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_A_1_0_3_1_SamplerP3Offset1
9326,M5,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9326,&---M5---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_A_1_0_3_2_SamplerP3Offset2
9327,M5,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9327,&---M5---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_A_1_0_3_3_SamplerP3Offset3
9328,M5,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9328,&---M5---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_A_1_1_0_0_SamplerP0Offset0
9329,M5,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9329,&---M5---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_A_1_1_0_1_SamplerP0Offset1
9330,M5,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9330,&---M5---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_A_1_1_0_2_SamplerP0Offset2
9331,M5,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9331,&---M5---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_A_1_1_0_3_SamplerP0Offset3
9332,M5,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9332,&---M5---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_A_1_1_1_0_SamplerP1Offset0
9333,M5,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9333,&---M5---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_A_1_1_1_1_SamplerP1Offset1
9334,M5,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9334,&---M5---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_A_1_1_1_2_SamplerP1Offset2
9335,M5,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9335,&---M5---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_A_1_1_1_3_SamplerP1Offset3
9336,M5,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9336,&---M5---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_A_1_1_2_0_SamplerP2Offset0
9337,M5,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9337,&---M5---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_A_1_1_2_1_SamplerP2Offset1
9338,M5,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9338,&---M5---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_A_1_1_2_2_SamplerP2Offset2
9339,M5,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9339,&---M5---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_A_1_1_2_3_SamplerP2Offset3
9340,M5,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9340,&---M5---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_A_1_1_3_0_SamplerP3Offset0
9341,M5,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9341,&---M5---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_A_1_1_3_1_SamplerP3Offset1
9342,M5,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9342,&---M5---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_A_1_1_3_2_SamplerP3Offset2
9343,M5,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9343,&---M5---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_A_1_1_3_3_SamplerP3Offset3
9344,M5,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9344,&---M5---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_A_2_0_0_0_SamplerP0Offset0
9345,M5,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9345,&---M5---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_A_2_0_0_1_SamplerP0Offset1
9346,M5,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9346,&---M5---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_A_2_0_0_2_SamplerP0Offset2
9347,M5,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9347,&---M5---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_A_2_0_0_3_SamplerP0Offset3
9348,M5,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9348,&---M5---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_A_2_0_1_0_SamplerP1Offset0
9349,M5,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9349,&---M5---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_A_2_0_1_1_SamplerP1Offset1
9350,M5,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9350,&---M5---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_A_2_0_1_2_SamplerP1Offset2
9351,M5,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9351,&---M5---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_A_2_0_1_3_SamplerP1Offset3
9352,M5,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9352,&---M5---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_A_2_0_2_0_SamplerP2Offset0
9353,M5,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9353,&---M5---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_A_2_0_2_1_SamplerP2Offset1
9354,M5,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9354,&---M5---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_A_2_0_2_2_SamplerP2Offset2
9355,M5,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9355,&---M5---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_A_2_0_2_3_SamplerP2Offset3
9356,M5,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9356,&---M5---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_A_2_0_3_0_SamplerP3Offset0
9357,M5,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9357,&---M5---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_A_2_0_3_1_SamplerP3Offset1
9358,M5,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9358,&---M5---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_A_2_0_3_2_SamplerP3Offset2
9359,M5,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9359,&---M5---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_A_2_0_3_3_SamplerP3Offset3
9360,M5,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9360,&---M5---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_A_2_1_0_0_SamplerP0Offset0
9361,M5,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9361,&---M5---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_A_2_1_0_1_SamplerP0Offset1
9362,M5,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9362,&---M5---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_A_2_1_0_2_SamplerP0Offset2
9363,M5,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9363,&---M5---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_A_2_1_0_3_SamplerP0Offset3
9364,M5,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9364,&---M5---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_A_2_1_1_0_SamplerP1Offset0
9365,M5,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9365,&---M5---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_A_2_1_1_1_SamplerP1Offset1
9366,M5,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9366,&---M5---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_A_2_1_1_2_SamplerP1Offset2
9367,M5,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9367,&---M5---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_A_2_1_1_3_SamplerP1Offset3
9368,M5,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9368,&---M5---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_A_2_1_2_0_SamplerP2Offset0
9369,M5,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9369,&---M5---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_A_2_1_2_1_SamplerP2Offset1
9370,M5,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9370,&---M5---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_A_2_1_2_2_SamplerP2Offset2
9371,M5,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9371,&---M5---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_A_2_1_2_3_SamplerP2Offset3
9372,M5,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9372,&---M5---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_A_2_1_3_0_SamplerP3Offset0
9373,M5,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9373,&---M5---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_A_2_1_3_1_SamplerP3Offset1
9374,M5,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9374,&---M5---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_A_2_1_3_2_SamplerP3Offset2
9375,M5,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9375,&---M5---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_A_2_1_3_3_SamplerP3Offset3
9376,M5,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9376,&---M5---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_A_3_0_0_0_SamplerP0Offset0
9377,M5,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9377,&---M5---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_A_3_0_0_1_SamplerP0Offset1
9378,M5,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9378,&---M5---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_A_3_0_0_2_SamplerP0Offset2
9379,M5,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9379,&---M5---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_A_3_0_0_3_SamplerP0Offset3
9380,M5,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9380,&---M5---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_A_3_0_1_0_SamplerP1Offset0
9381,M5,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9381,&---M5---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_A_3_0_1_1_SamplerP1Offset1
9382,M5,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9382,&---M5---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_A_3_0_1_2_SamplerP1Offset2
9383,M5,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9383,&---M5---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_A_3_0_1_3_SamplerP1Offset3
9384,M5,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9384,&---M5---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_A_3_0_2_0_SamplerP2Offset0
9385,M5,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9385,&---M5---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_A_3_0_2_1_SamplerP2Offset1
9386,M5,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9386,&---M5---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_A_3_0_2_2_SamplerP2Offset2
9387,M5,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9387,&---M5---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_A_3_0_2_3_SamplerP2Offset3
9388,M5,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9388,&---M5---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_A_3_0_3_0_SamplerP3Offset0
9389,M5,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9389,&---M5---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_A_3_0_3_1_SamplerP3Offset1
9390,M5,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9390,&---M5---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_A_3_0_3_2_SamplerP3Offset2
9391,M5,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9391,&---M5---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_A_3_0_3_3_SamplerP3Offset3
9392,M5,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9392,&---M5---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_A_3_1_0_0_SamplerP0Offset0
9393,M5,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9393,&---M5---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_A_3_1_0_1_SamplerP0Offset1
9394,M5,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9394,&---M5---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_A_3_1_0_2_SamplerP0Offset2
9395,M5,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9395,&---M5---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_A_3_1_0_3_SamplerP0Offset3
9396,M5,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9396,&---M5---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_A_3_1_1_0_SamplerP1Offset0
9397,M5,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9397,&---M5---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_A_3_1_1_1_SamplerP1Offset1
9398,M5,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9398,&---M5---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_A_3_1_1_2_SamplerP1Offset2
9399,M5,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9399,&---M5---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_A_3_1_1_3_SamplerP1Offset3
9400,M5,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9400,&---M5---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_A_3_1_2_0_SamplerP2Offset0
9401,M5,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9401,&---M5---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_A_3_1_2_1_SamplerP2Offset1
9402,M5,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9402,&---M5---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_A_3_1_2_2_SamplerP2Offset2
9403,M5,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9403,&---M5---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_A_3_1_2_3_SamplerP2Offset3
9404,M5,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9404,&---M5---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_A_3_1_3_0_SamplerP3Offset0
9405,M5,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9405,&---M5---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_A_3_1_3_1_SamplerP3Offset1
9406,M5,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9406,&---M5---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_A_3_1_3_2_SamplerP3Offset2
9407,M5,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9407,&---M5---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_A_3_1_3_3_SamplerP3Offset3
9408,M5,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9408,&---M5---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_A_4_0_0_0_SamplerP0Offset0
9409,M5,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9409,&---M5---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_A_4_0_0_1_SamplerP0Offset1
9410,M5,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9410,&---M5---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_A_4_0_0_2_SamplerP0Offset2
9411,M5,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9411,&---M5---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_A_4_0_0_3_SamplerP0Offset3
9412,M5,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9412,&---M5---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_A_4_0_1_0_SamplerP1Offset0
9413,M5,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9413,&---M5---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_A_4_0_1_1_SamplerP1Offset1
9414,M5,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9414,&---M5---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_A_4_0_1_2_SamplerP1Offset2
9415,M5,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9415,&---M5---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_A_4_0_1_3_SamplerP1Offset3
9416,M5,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9416,&---M5---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_A_4_0_2_0_SamplerP2Offset0
9417,M5,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9417,&---M5---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_A_4_0_2_1_SamplerP2Offset1
9418,M5,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9418,&---M5---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_A_4_0_2_2_SamplerP2Offset2
9419,M5,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9419,&---M5---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_A_4_0_2_3_SamplerP2Offset3
9420,M5,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9420,&---M5---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_A_4_0_3_0_SamplerP3Offset0
9421,M5,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9421,&---M5---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_A_4_0_3_1_SamplerP3Offset1
9422,M5,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9422,&---M5---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_A_4_0_3_2_SamplerP3Offset2
9423,M5,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9423,&---M5---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_A_4_0_3_3_SamplerP3Offset3
9424,M5,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9424,&---M5---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_A_4_1_0_0_SamplerP0Offset0
9425,M5,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9425,&---M5---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_A_4_1_0_1_SamplerP0Offset1
9426,M5,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9426,&---M5---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_A_4_1_0_2_SamplerP0Offset2
9427,M5,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9427,&---M5---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_A_4_1_0_3_SamplerP0Offset3
9428,M5,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9428,&---M5---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_A_4_1_1_0_SamplerP1Offset0
9429,M5,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9429,&---M5---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_A_4_1_1_1_SamplerP1Offset1
9430,M5,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9430,&---M5---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_A_4_1_1_2_SamplerP1Offset2
9431,M5,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9431,&---M5---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_A_4_1_1_3_SamplerP1Offset3
9432,M5,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9432,&---M5---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_A_4_1_2_0_SamplerP2Offset0
9433,M5,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9433,&---M5---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_A_4_1_2_1_SamplerP2Offset1
9434,M5,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9434,&---M5---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_A_4_1_2_2_SamplerP2Offset2
9435,M5,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9435,&---M5---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_A_4_1_2_3_SamplerP2Offset3
9436,M5,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9436,&---M5---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_A_4_1_3_0_SamplerP3Offset0
9437,M5,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9437,&---M5---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_A_4_1_3_1_SamplerP3Offset1
9438,M5,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9438,&---M5---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_A_4_1_3_2_SamplerP3Offset2
9439,M5,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9439,&---M5---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_A_4_1_3_3_SamplerP3Offset3
9440,M5,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9440,&---M5---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_B_0_0_0_0_SamplerP0Offset0
9441,M5,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9441,&---M5---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_B_0_0_0_1_SamplerP0Offset1
9442,M5,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9442,&---M5---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_B_0_0_0_2_SamplerP0Offset2
9443,M5,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9443,&---M5---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_B_0_0_0_3_SamplerP0Offset3
9444,M5,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9444,&---M5---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_B_0_0_1_0_SamplerP1Offset0
9445,M5,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9445,&---M5---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_B_0_0_1_1_SamplerP1Offset1
9446,M5,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9446,&---M5---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_B_0_0_1_2_SamplerP1Offset2
9447,M5,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9447,&---M5---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_B_0_0_1_3_SamplerP1Offset3
9448,M5,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9448,&---M5---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_B_0_0_2_0_SamplerP2Offset0
9449,M5,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9449,&---M5---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_B_0_0_2_1_SamplerP2Offset1
9450,M5,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9450,&---M5---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_B_0_0_2_2_SamplerP2Offset2
9451,M5,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9451,&---M5---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_B_0_0_2_3_SamplerP2Offset3
9452,M5,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9452,&---M5---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_B_0_0_3_0_SamplerP3Offset0
9453,M5,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9453,&---M5---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_B_0_0_3_1_SamplerP3Offset1
9454,M5,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9454,&---M5---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_B_0_0_3_2_SamplerP3Offset2
9455,M5,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9455,&---M5---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_B_0_0_3_3_SamplerP3Offset3
9456,M5,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9456,&---M5---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_B_0_1_0_0_SamplerP0Offset0
9457,M5,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9457,&---M5---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_B_0_1_0_1_SamplerP0Offset1
9458,M5,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9458,&---M5---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_B_0_1_0_2_SamplerP0Offset2
9459,M5,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9459,&---M5---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_B_0_1_0_3_SamplerP0Offset3
9460,M5,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9460,&---M5---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_B_0_1_1_0_SamplerP1Offset0
9461,M5,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9461,&---M5---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_B_0_1_1_1_SamplerP1Offset1
9462,M5,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9462,&---M5---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_B_0_1_1_2_SamplerP1Offset2
9463,M5,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9463,&---M5---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_B_0_1_1_3_SamplerP1Offset3
9464,M5,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9464,&---M5---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_B_0_1_2_0_SamplerP2Offset0
9465,M5,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9465,&---M5---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_B_0_1_2_1_SamplerP2Offset1
9466,M5,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9466,&---M5---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_B_0_1_2_2_SamplerP2Offset2
9467,M5,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9467,&---M5---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_B_0_1_2_3_SamplerP2Offset3
9468,M5,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9468,&---M5---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_B_0_1_3_0_SamplerP3Offset0
9469,M5,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9469,&---M5---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_B_0_1_3_1_SamplerP3Offset1
9470,M5,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9470,&---M5---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_B_0_1_3_2_SamplerP3Offset2
9471,M5,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9471,&---M5---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_B_0_1_3_3_SamplerP3Offset3
9472,M5,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9472,&---M5---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_B_1_0_0_0_SamplerP0Offset0
9473,M5,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9473,&---M5---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_B_1_0_0_1_SamplerP0Offset1
9474,M5,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9474,&---M5---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_B_1_0_0_2_SamplerP0Offset2
9475,M5,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9475,&---M5---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_B_1_0_0_3_SamplerP0Offset3
9476,M5,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9476,&---M5---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_B_1_0_1_0_SamplerP1Offset0
9477,M5,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9477,&---M5---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_B_1_0_1_1_SamplerP1Offset1
9478,M5,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9478,&---M5---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_B_1_0_1_2_SamplerP1Offset2
9479,M5,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9479,&---M5---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_B_1_0_1_3_SamplerP1Offset3
9480,M5,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9480,&---M5---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_B_1_0_2_0_SamplerP2Offset0
9481,M5,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9481,&---M5---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_B_1_0_2_1_SamplerP2Offset1
9482,M5,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9482,&---M5---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_B_1_0_2_2_SamplerP2Offset2
9483,M5,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9483,&---M5---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_B_1_0_2_3_SamplerP2Offset3
9484,M5,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9484,&---M5---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_B_1_0_3_0_SamplerP3Offset0
9485,M5,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9485,&---M5---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_B_1_0_3_1_SamplerP3Offset1
9486,M5,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9486,&---M5---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_B_1_0_3_2_SamplerP3Offset2
9487,M5,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9487,&---M5---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_B_1_0_3_3_SamplerP3Offset3
9488,M5,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9488,&---M5---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_B_1_1_0_0_SamplerP0Offset0
9489,M5,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9489,&---M5---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_B_1_1_0_1_SamplerP0Offset1
9490,M5,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9490,&---M5---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_B_1_1_0_2_SamplerP0Offset2
9491,M5,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9491,&---M5---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_B_1_1_0_3_SamplerP0Offset3
9492,M5,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9492,&---M5---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_B_1_1_1_0_SamplerP1Offset0
9493,M5,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9493,&---M5---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_B_1_1_1_1_SamplerP1Offset1
9494,M5,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9494,&---M5---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_B_1_1_1_2_SamplerP1Offset2
9495,M5,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9495,&---M5---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_B_1_1_1_3_SamplerP1Offset3
9496,M5,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9496,&---M5---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_B_1_1_2_0_SamplerP2Offset0
9497,M5,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9497,&---M5---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_B_1_1_2_1_SamplerP2Offset1
9498,M5,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9498,&---M5---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_B_1_1_2_2_SamplerP2Offset2
9499,M5,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9499,&---M5---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_B_1_1_2_3_SamplerP2Offset3
9500,M5,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9500,&---M5---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_B_1_1_3_0_SamplerP3Offset0
9501,M5,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9501,&---M5---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_B_1_1_3_1_SamplerP3Offset1
9502,M5,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9502,&---M5---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_B_1_1_3_2_SamplerP3Offset2
9503,M5,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9503,&---M5---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_B_1_1_3_3_SamplerP3Offset3
9504,M5,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9504,&---M5---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_B_2_0_0_0_SamplerP0Offset0
9505,M5,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9505,&---M5---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_B_2_0_0_1_SamplerP0Offset1
9506,M5,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9506,&---M5---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_B_2_0_0_2_SamplerP0Offset2
9507,M5,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9507,&---M5---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_B_2_0_0_3_SamplerP0Offset3
9508,M5,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9508,&---M5---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_B_2_0_1_0_SamplerP1Offset0
9509,M5,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9509,&---M5---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_B_2_0_1_1_SamplerP1Offset1
9510,M5,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9510,&---M5---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_B_2_0_1_2_SamplerP1Offset2
9511,M5,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9511,&---M5---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_B_2_0_1_3_SamplerP1Offset3
9512,M5,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9512,&---M5---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_B_2_0_2_0_SamplerP2Offset0
9513,M5,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9513,&---M5---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_B_2_0_2_1_SamplerP2Offset1
9514,M5,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9514,&---M5---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_B_2_0_2_2_SamplerP2Offset2
9515,M5,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9515,&---M5---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_B_2_0_2_3_SamplerP2Offset3
9516,M5,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9516,&---M5---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_B_2_0_3_0_SamplerP3Offset0
9517,M5,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9517,&---M5---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_B_2_0_3_1_SamplerP3Offset1
9518,M5,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9518,&---M5---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_B_2_0_3_2_SamplerP3Offset2
9519,M5,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9519,&---M5---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_B_2_0_3_3_SamplerP3Offset3
9520,M5,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9520,&---M5---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_B_2_1_0_0_SamplerP0Offset0
9521,M5,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9521,&---M5---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_B_2_1_0_1_SamplerP0Offset1
9522,M5,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9522,&---M5---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_B_2_1_0_2_SamplerP0Offset2
9523,M5,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9523,&---M5---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_B_2_1_0_3_SamplerP0Offset3
9524,M5,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9524,&---M5---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_B_2_1_1_0_SamplerP1Offset0
9525,M5,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9525,&---M5---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_B_2_1_1_1_SamplerP1Offset1
9526,M5,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9526,&---M5---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_B_2_1_1_2_SamplerP1Offset2
9527,M5,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9527,&---M5---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_B_2_1_1_3_SamplerP1Offset3
9528,M5,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9528,&---M5---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_B_2_1_2_0_SamplerP2Offset0
9529,M5,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9529,&---M5---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_B_2_1_2_1_SamplerP2Offset1
9530,M5,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9530,&---M5---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_B_2_1_2_2_SamplerP2Offset2
9531,M5,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9531,&---M5---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_B_2_1_2_3_SamplerP2Offset3
9532,M5,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9532,&---M5---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_B_2_1_3_0_SamplerP3Offset0
9533,M5,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9533,&---M5---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_B_2_1_3_1_SamplerP3Offset1
9534,M5,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9534,&---M5---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_B_2_1_3_2_SamplerP3Offset2
9535,M5,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9535,&---M5---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_B_2_1_3_3_SamplerP3Offset3
9536,M5,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9536,&---M5---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_B_3_0_0_0_SamplerP0Offset0
9537,M5,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9537,&---M5---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_B_3_0_0_1_SamplerP0Offset1
9538,M5,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9538,&---M5---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_B_3_0_0_2_SamplerP0Offset2
9539,M5,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9539,&---M5---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_B_3_0_0_3_SamplerP0Offset3
9540,M5,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9540,&---M5---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_B_3_0_1_0_SamplerP1Offset0
9541,M5,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9541,&---M5---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_B_3_0_1_1_SamplerP1Offset1
9542,M5,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9542,&---M5---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_B_3_0_1_2_SamplerP1Offset2
9543,M5,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9543,&---M5---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_B_3_0_1_3_SamplerP1Offset3
9544,M5,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9544,&---M5---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_B_3_0_2_0_SamplerP2Offset0
9545,M5,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9545,&---M5---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_B_3_0_2_1_SamplerP2Offset1
9546,M5,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9546,&---M5---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_B_3_0_2_2_SamplerP2Offset2
9547,M5,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9547,&---M5---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_B_3_0_2_3_SamplerP2Offset3
9548,M5,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9548,&---M5---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_B_3_0_3_0_SamplerP3Offset0
9549,M5,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9549,&---M5---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_B_3_0_3_1_SamplerP3Offset1
9550,M5,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9550,&---M5---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_B_3_0_3_2_SamplerP3Offset2
9551,M5,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9551,&---M5---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_B_3_0_3_3_SamplerP3Offset3
9552,M5,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9552,&---M5---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_B_3_1_0_0_SamplerP0Offset0
9553,M5,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9553,&---M5---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_B_3_1_0_1_SamplerP0Offset1
9554,M5,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9554,&---M5---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_B_3_1_0_2_SamplerP0Offset2
9555,M5,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9555,&---M5---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_B_3_1_0_3_SamplerP0Offset3
9556,M5,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9556,&---M5---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_B_3_1_1_0_SamplerP1Offset0
9557,M5,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9557,&---M5---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_B_3_1_1_1_SamplerP1Offset1
9558,M5,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9558,&---M5---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_B_3_1_1_2_SamplerP1Offset2
9559,M5,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9559,&---M5---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_B_3_1_1_3_SamplerP1Offset3
9560,M5,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9560,&---M5---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_B_3_1_2_0_SamplerP2Offset0
9561,M5,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9561,&---M5---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_B_3_1_2_1_SamplerP2Offset1
9562,M5,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9562,&---M5---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_B_3_1_2_2_SamplerP2Offset2
9563,M5,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9563,&---M5---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_B_3_1_2_3_SamplerP2Offset3
9564,M5,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9564,&---M5---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_B_3_1_3_0_SamplerP3Offset0
9565,M5,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9565,&---M5---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_B_3_1_3_1_SamplerP3Offset1
9566,M5,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9566,&---M5---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_B_3_1_3_2_SamplerP3Offset2
9567,M5,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9567,&---M5---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_B_3_1_3_3_SamplerP3Offset3
9568,M5,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M5_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9568,&---M5---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M5_B_4_0_0_0_SamplerP0Offset0
9569,M5,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M5_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9569,&---M5---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M5_B_4_0_0_1_SamplerP0Offset1
9570,M5,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M5_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9570,&---M5---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M5_B_4_0_0_2_SamplerP0Offset2
9571,M5,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M5_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9571,&---M5---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M5_B_4_0_0_3_SamplerP0Offset3
9572,M5,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M5_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9572,&---M5---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M5_B_4_0_1_0_SamplerP1Offset0
9573,M5,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M5_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9573,&---M5---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M5_B_4_0_1_1_SamplerP1Offset1
9574,M5,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M5_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9574,&---M5---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M5_B_4_0_1_2_SamplerP1Offset2
9575,M5,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M5_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9575,&---M5---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M5_B_4_0_1_3_SamplerP1Offset3
9576,M5,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M5_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9576,&---M5---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M5_B_4_0_2_0_SamplerP2Offset0
9577,M5,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M5_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9577,&---M5---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M5_B_4_0_2_1_SamplerP2Offset1
9578,M5,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M5_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9578,&---M5---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M5_B_4_0_2_2_SamplerP2Offset2
9579,M5,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M5_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9579,&---M5---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M5_B_4_0_2_3_SamplerP2Offset3
9580,M5,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M5_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9580,&---M5---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M5_B_4_0_3_0_SamplerP3Offset0
9581,M5,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M5_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9581,&---M5---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M5_B_4_0_3_1_SamplerP3Offset1
9582,M5,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M5_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9582,&---M5---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M5_B_4_0_3_2_SamplerP3Offset2
9583,M5,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M5_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9583,&---M5---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M5_B_4_0_3_3_SamplerP3Offset3
9584,M5,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M5_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9584,&---M5---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M5_B_4_1_0_0_SamplerP0Offset0
9585,M5,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M5_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9585,&---M5---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M5_B_4_1_0_1_SamplerP0Offset1
9586,M5,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M5_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9586,&---M5---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M5_B_4_1_0_2_SamplerP0Offset2
9587,M5,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M5_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9587,&---M5---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M5_B_4_1_0_3_SamplerP0Offset3
9588,M5,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M5_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9588,&---M5---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M5_B_4_1_1_0_SamplerP1Offset0
9589,M5,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M5_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9589,&---M5---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M5_B_4_1_1_1_SamplerP1Offset1
9590,M5,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M5_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9590,&---M5---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M5_B_4_1_1_2_SamplerP1Offset2
9591,M5,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M5_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9591,&---M5---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M5_B_4_1_1_3_SamplerP1Offset3
9592,M5,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M5_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9592,&---M5---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M5_B_4_1_2_0_SamplerP2Offset0
9593,M5,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M5_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9593,&---M5---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M5_B_4_1_2_1_SamplerP2Offset1
9594,M5,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M5_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9594,&---M5---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M5_B_4_1_2_2_SamplerP2Offset2
9595,M5,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M5_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9595,&---M5---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M5_B_4_1_2_3_SamplerP2Offset3
9596,M5,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M5_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9596,&---M5---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M5_B_4_1_3_0_SamplerP3Offset0
9597,M5,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M5_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9597,&---M5---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M5_B_4_1_3_1_SamplerP3Offset1
9598,M5,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M5_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9598,&---M5---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M5_B_4_1_3_2_SamplerP3Offset2
9599,M5,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M5_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9599,&---M5---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M5_B_4_1_3_3_SamplerP3Offset3
9600,M6,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9600,&---M6---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_A_0_0_0_0_SamplerP0Offset0
9601,M6,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9601,&---M6---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_A_0_0_0_1_SamplerP0Offset1
9602,M6,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9602,&---M6---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_A_0_0_0_2_SamplerP0Offset2
9603,M6,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9603,&---M6---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_A_0_0_0_3_SamplerP0Offset3
9604,M6,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9604,&---M6---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_A_0_0_1_0_SamplerP1Offset0
9605,M6,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9605,&---M6---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_A_0_0_1_1_SamplerP1Offset1
9606,M6,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9606,&---M6---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_A_0_0_1_2_SamplerP1Offset2
9607,M6,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9607,&---M6---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_A_0_0_1_3_SamplerP1Offset3
9608,M6,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9608,&---M6---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_A_0_0_2_0_SamplerP2Offset0
9609,M6,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9609,&---M6---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_A_0_0_2_1_SamplerP2Offset1
9610,M6,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9610,&---M6---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_A_0_0_2_2_SamplerP2Offset2
9611,M6,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9611,&---M6---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_A_0_0_2_3_SamplerP2Offset3
9612,M6,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9612,&---M6---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_A_0_0_3_0_SamplerP3Offset0
9613,M6,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9613,&---M6---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_A_0_0_3_1_SamplerP3Offset1
9614,M6,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9614,&---M6---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_A_0_0_3_2_SamplerP3Offset2
9615,M6,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9615,&---M6---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_A_0_0_3_3_SamplerP3Offset3
9616,M6,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9616,&---M6---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_A_0_1_0_0_SamplerP0Offset0
9617,M6,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9617,&---M6---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_A_0_1_0_1_SamplerP0Offset1
9618,M6,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9618,&---M6---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_A_0_1_0_2_SamplerP0Offset2
9619,M6,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9619,&---M6---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_A_0_1_0_3_SamplerP0Offset3
9620,M6,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9620,&---M6---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_A_0_1_1_0_SamplerP1Offset0
9621,M6,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9621,&---M6---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_A_0_1_1_1_SamplerP1Offset1
9622,M6,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9622,&---M6---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_A_0_1_1_2_SamplerP1Offset2
9623,M6,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9623,&---M6---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_A_0_1_1_3_SamplerP1Offset3
9624,M6,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9624,&---M6---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_A_0_1_2_0_SamplerP2Offset0
9625,M6,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9625,&---M6---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_A_0_1_2_1_SamplerP2Offset1
9626,M6,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9626,&---M6---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_A_0_1_2_2_SamplerP2Offset2
9627,M6,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9627,&---M6---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_A_0_1_2_3_SamplerP2Offset3
9628,M6,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9628,&---M6---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_A_0_1_3_0_SamplerP3Offset0
9629,M6,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9629,&---M6---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_A_0_1_3_1_SamplerP3Offset1
9630,M6,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9630,&---M6---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_A_0_1_3_2_SamplerP3Offset2
9631,M6,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9631,&---M6---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_A_0_1_3_3_SamplerP3Offset3
9632,M6,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9632,&---M6---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_A_1_0_0_0_SamplerP0Offset0
9633,M6,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9633,&---M6---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_A_1_0_0_1_SamplerP0Offset1
9634,M6,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9634,&---M6---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_A_1_0_0_2_SamplerP0Offset2
9635,M6,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9635,&---M6---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_A_1_0_0_3_SamplerP0Offset3
9636,M6,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9636,&---M6---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_A_1_0_1_0_SamplerP1Offset0
9637,M6,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9637,&---M6---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_A_1_0_1_1_SamplerP1Offset1
9638,M6,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9638,&---M6---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_A_1_0_1_2_SamplerP1Offset2
9639,M6,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9639,&---M6---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_A_1_0_1_3_SamplerP1Offset3
9640,M6,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9640,&---M6---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_A_1_0_2_0_SamplerP2Offset0
9641,M6,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9641,&---M6---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_A_1_0_2_1_SamplerP2Offset1
9642,M6,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9642,&---M6---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_A_1_0_2_2_SamplerP2Offset2
9643,M6,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9643,&---M6---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_A_1_0_2_3_SamplerP2Offset3
9644,M6,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9644,&---M6---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_A_1_0_3_0_SamplerP3Offset0
9645,M6,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9645,&---M6---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_A_1_0_3_1_SamplerP3Offset1
9646,M6,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9646,&---M6---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_A_1_0_3_2_SamplerP3Offset2
9647,M6,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9647,&---M6---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_A_1_0_3_3_SamplerP3Offset3
9648,M6,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9648,&---M6---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_A_1_1_0_0_SamplerP0Offset0
9649,M6,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9649,&---M6---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_A_1_1_0_1_SamplerP0Offset1
9650,M6,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9650,&---M6---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_A_1_1_0_2_SamplerP0Offset2
9651,M6,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9651,&---M6---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_A_1_1_0_3_SamplerP0Offset3
9652,M6,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9652,&---M6---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_A_1_1_1_0_SamplerP1Offset0
9653,M6,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9653,&---M6---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_A_1_1_1_1_SamplerP1Offset1
9654,M6,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9654,&---M6---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_A_1_1_1_2_SamplerP1Offset2
9655,M6,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9655,&---M6---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_A_1_1_1_3_SamplerP1Offset3
9656,M6,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9656,&---M6---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_A_1_1_2_0_SamplerP2Offset0
9657,M6,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9657,&---M6---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_A_1_1_2_1_SamplerP2Offset1
9658,M6,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9658,&---M6---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_A_1_1_2_2_SamplerP2Offset2
9659,M6,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9659,&---M6---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_A_1_1_2_3_SamplerP2Offset3
9660,M6,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9660,&---M6---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_A_1_1_3_0_SamplerP3Offset0
9661,M6,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9661,&---M6---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_A_1_1_3_1_SamplerP3Offset1
9662,M6,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9662,&---M6---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_A_1_1_3_2_SamplerP3Offset2
9663,M6,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9663,&---M6---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_A_1_1_3_3_SamplerP3Offset3
9664,M6,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9664,&---M6---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_A_2_0_0_0_SamplerP0Offset0
9665,M6,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9665,&---M6---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_A_2_0_0_1_SamplerP0Offset1
9666,M6,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9666,&---M6---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_A_2_0_0_2_SamplerP0Offset2
9667,M6,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9667,&---M6---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_A_2_0_0_3_SamplerP0Offset3
9668,M6,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9668,&---M6---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_A_2_0_1_0_SamplerP1Offset0
9669,M6,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9669,&---M6---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_A_2_0_1_1_SamplerP1Offset1
9670,M6,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9670,&---M6---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_A_2_0_1_2_SamplerP1Offset2
9671,M6,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9671,&---M6---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_A_2_0_1_3_SamplerP1Offset3
9672,M6,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9672,&---M6---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_A_2_0_2_0_SamplerP2Offset0
9673,M6,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9673,&---M6---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_A_2_0_2_1_SamplerP2Offset1
9674,M6,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9674,&---M6---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_A_2_0_2_2_SamplerP2Offset2
9675,M6,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9675,&---M6---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_A_2_0_2_3_SamplerP2Offset3
9676,M6,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9676,&---M6---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_A_2_0_3_0_SamplerP3Offset0
9677,M6,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9677,&---M6---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_A_2_0_3_1_SamplerP3Offset1
9678,M6,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9678,&---M6---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_A_2_0_3_2_SamplerP3Offset2
9679,M6,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9679,&---M6---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_A_2_0_3_3_SamplerP3Offset3
9680,M6,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9680,&---M6---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_A_2_1_0_0_SamplerP0Offset0
9681,M6,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9681,&---M6---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_A_2_1_0_1_SamplerP0Offset1
9682,M6,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9682,&---M6---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_A_2_1_0_2_SamplerP0Offset2
9683,M6,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9683,&---M6---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_A_2_1_0_3_SamplerP0Offset3
9684,M6,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9684,&---M6---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_A_2_1_1_0_SamplerP1Offset0
9685,M6,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9685,&---M6---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_A_2_1_1_1_SamplerP1Offset1
9686,M6,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9686,&---M6---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_A_2_1_1_2_SamplerP1Offset2
9687,M6,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9687,&---M6---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_A_2_1_1_3_SamplerP1Offset3
9688,M6,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9688,&---M6---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_A_2_1_2_0_SamplerP2Offset0
9689,M6,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9689,&---M6---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_A_2_1_2_1_SamplerP2Offset1
9690,M6,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9690,&---M6---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_A_2_1_2_2_SamplerP2Offset2
9691,M6,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9691,&---M6---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_A_2_1_2_3_SamplerP2Offset3
9692,M6,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9692,&---M6---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_A_2_1_3_0_SamplerP3Offset0
9693,M6,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9693,&---M6---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_A_2_1_3_1_SamplerP3Offset1
9694,M6,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9694,&---M6---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_A_2_1_3_2_SamplerP3Offset2
9695,M6,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9695,&---M6---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_A_2_1_3_3_SamplerP3Offset3
9696,M6,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9696,&---M6---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_A_3_0_0_0_SamplerP0Offset0
9697,M6,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9697,&---M6---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_A_3_0_0_1_SamplerP0Offset1
9698,M6,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9698,&---M6---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_A_3_0_0_2_SamplerP0Offset2
9699,M6,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9699,&---M6---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_A_3_0_0_3_SamplerP0Offset3
9700,M6,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9700,&---M6---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_A_3_0_1_0_SamplerP1Offset0
9701,M6,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9701,&---M6---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_A_3_0_1_1_SamplerP1Offset1
9702,M6,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9702,&---M6---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_A_3_0_1_2_SamplerP1Offset2
9703,M6,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9703,&---M6---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_A_3_0_1_3_SamplerP1Offset3
9704,M6,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9704,&---M6---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_A_3_0_2_0_SamplerP2Offset0
9705,M6,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9705,&---M6---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_A_3_0_2_1_SamplerP2Offset1
9706,M6,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9706,&---M6---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_A_3_0_2_2_SamplerP2Offset2
9707,M6,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9707,&---M6---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_A_3_0_2_3_SamplerP2Offset3
9708,M6,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9708,&---M6---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_A_3_0_3_0_SamplerP3Offset0
9709,M6,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9709,&---M6---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_A_3_0_3_1_SamplerP3Offset1
9710,M6,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9710,&---M6---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_A_3_0_3_2_SamplerP3Offset2
9711,M6,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9711,&---M6---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_A_3_0_3_3_SamplerP3Offset3
9712,M6,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9712,&---M6---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_A_3_1_0_0_SamplerP0Offset0
9713,M6,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9713,&---M6---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_A_3_1_0_1_SamplerP0Offset1
9714,M6,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9714,&---M6---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_A_3_1_0_2_SamplerP0Offset2
9715,M6,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9715,&---M6---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_A_3_1_0_3_SamplerP0Offset3
9716,M6,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9716,&---M6---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_A_3_1_1_0_SamplerP1Offset0
9717,M6,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9717,&---M6---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_A_3_1_1_1_SamplerP1Offset1
9718,M6,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9718,&---M6---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_A_3_1_1_2_SamplerP1Offset2
9719,M6,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9719,&---M6---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_A_3_1_1_3_SamplerP1Offset3
9720,M6,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9720,&---M6---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_A_3_1_2_0_SamplerP2Offset0
9721,M6,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9721,&---M6---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_A_3_1_2_1_SamplerP2Offset1
9722,M6,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9722,&---M6---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_A_3_1_2_2_SamplerP2Offset2
9723,M6,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9723,&---M6---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_A_3_1_2_3_SamplerP2Offset3
9724,M6,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9724,&---M6---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_A_3_1_3_0_SamplerP3Offset0
9725,M6,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9725,&---M6---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_A_3_1_3_1_SamplerP3Offset1
9726,M6,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9726,&---M6---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_A_3_1_3_2_SamplerP3Offset2
9727,M6,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9727,&---M6---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_A_3_1_3_3_SamplerP3Offset3
9728,M6,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9728,&---M6---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_A_4_0_0_0_SamplerP0Offset0
9729,M6,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9729,&---M6---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_A_4_0_0_1_SamplerP0Offset1
9730,M6,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9730,&---M6---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_A_4_0_0_2_SamplerP0Offset2
9731,M6,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9731,&---M6---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_A_4_0_0_3_SamplerP0Offset3
9732,M6,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9732,&---M6---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_A_4_0_1_0_SamplerP1Offset0
9733,M6,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9733,&---M6---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_A_4_0_1_1_SamplerP1Offset1
9734,M6,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9734,&---M6---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_A_4_0_1_2_SamplerP1Offset2
9735,M6,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9735,&---M6---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_A_4_0_1_3_SamplerP1Offset3
9736,M6,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9736,&---M6---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_A_4_0_2_0_SamplerP2Offset0
9737,M6,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9737,&---M6---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_A_4_0_2_1_SamplerP2Offset1
9738,M6,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9738,&---M6---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_A_4_0_2_2_SamplerP2Offset2
9739,M6,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9739,&---M6---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_A_4_0_2_3_SamplerP2Offset3
9740,M6,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9740,&---M6---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_A_4_0_3_0_SamplerP3Offset0
9741,M6,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9741,&---M6---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_A_4_0_3_1_SamplerP3Offset1
9742,M6,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9742,&---M6---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_A_4_0_3_2_SamplerP3Offset2
9743,M6,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9743,&---M6---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_A_4_0_3_3_SamplerP3Offset3
9744,M6,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9744,&---M6---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_A_4_1_0_0_SamplerP0Offset0
9745,M6,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9745,&---M6---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_A_4_1_0_1_SamplerP0Offset1
9746,M6,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9746,&---M6---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_A_4_1_0_2_SamplerP0Offset2
9747,M6,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9747,&---M6---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_A_4_1_0_3_SamplerP0Offset3
9748,M6,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9748,&---M6---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_A_4_1_1_0_SamplerP1Offset0
9749,M6,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9749,&---M6---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_A_4_1_1_1_SamplerP1Offset1
9750,M6,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9750,&---M6---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_A_4_1_1_2_SamplerP1Offset2
9751,M6,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9751,&---M6---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_A_4_1_1_3_SamplerP1Offset3
9752,M6,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9752,&---M6---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_A_4_1_2_0_SamplerP2Offset0
9753,M6,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9753,&---M6---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_A_4_1_2_1_SamplerP2Offset1
9754,M6,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9754,&---M6---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_A_4_1_2_2_SamplerP2Offset2
9755,M6,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9755,&---M6---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_A_4_1_2_3_SamplerP2Offset3
9756,M6,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9756,&---M6---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_A_4_1_3_0_SamplerP3Offset0
9757,M6,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9757,&---M6---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_A_4_1_3_1_SamplerP3Offset1
9758,M6,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9758,&---M6---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_A_4_1_3_2_SamplerP3Offset2
9759,M6,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9759,&---M6---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_A_4_1_3_3_SamplerP3Offset3
9760,M6,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9760,&---M6---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_B_0_0_0_0_SamplerP0Offset0
9761,M6,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9761,&---M6---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_B_0_0_0_1_SamplerP0Offset1
9762,M6,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9762,&---M6---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_B_0_0_0_2_SamplerP0Offset2
9763,M6,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9763,&---M6---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_B_0_0_0_3_SamplerP0Offset3
9764,M6,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9764,&---M6---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_B_0_0_1_0_SamplerP1Offset0
9765,M6,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9765,&---M6---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_B_0_0_1_1_SamplerP1Offset1
9766,M6,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9766,&---M6---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_B_0_0_1_2_SamplerP1Offset2
9767,M6,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9767,&---M6---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_B_0_0_1_3_SamplerP1Offset3
9768,M6,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9768,&---M6---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_B_0_0_2_0_SamplerP2Offset0
9769,M6,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9769,&---M6---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_B_0_0_2_1_SamplerP2Offset1
9770,M6,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9770,&---M6---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_B_0_0_2_2_SamplerP2Offset2
9771,M6,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9771,&---M6---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_B_0_0_2_3_SamplerP2Offset3
9772,M6,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9772,&---M6---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_B_0_0_3_0_SamplerP3Offset0
9773,M6,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9773,&---M6---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_B_0_0_3_1_SamplerP3Offset1
9774,M6,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9774,&---M6---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_B_0_0_3_2_SamplerP3Offset2
9775,M6,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9775,&---M6---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_B_0_0_3_3_SamplerP3Offset3
9776,M6,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9776,&---M6---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_B_0_1_0_0_SamplerP0Offset0
9777,M6,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9777,&---M6---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_B_0_1_0_1_SamplerP0Offset1
9778,M6,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9778,&---M6---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_B_0_1_0_2_SamplerP0Offset2
9779,M6,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9779,&---M6---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_B_0_1_0_3_SamplerP0Offset3
9780,M6,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9780,&---M6---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_B_0_1_1_0_SamplerP1Offset0
9781,M6,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9781,&---M6---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_B_0_1_1_1_SamplerP1Offset1
9782,M6,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9782,&---M6---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_B_0_1_1_2_SamplerP1Offset2
9783,M6,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9783,&---M6---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_B_0_1_1_3_SamplerP1Offset3
9784,M6,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9784,&---M6---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_B_0_1_2_0_SamplerP2Offset0
9785,M6,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9785,&---M6---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_B_0_1_2_1_SamplerP2Offset1
9786,M6,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9786,&---M6---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_B_0_1_2_2_SamplerP2Offset2
9787,M6,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9787,&---M6---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_B_0_1_2_3_SamplerP2Offset3
9788,M6,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9788,&---M6---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_B_0_1_3_0_SamplerP3Offset0
9789,M6,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9789,&---M6---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_B_0_1_3_1_SamplerP3Offset1
9790,M6,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9790,&---M6---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_B_0_1_3_2_SamplerP3Offset2
9791,M6,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9791,&---M6---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_B_0_1_3_3_SamplerP3Offset3
9792,M6,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9792,&---M6---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_B_1_0_0_0_SamplerP0Offset0
9793,M6,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9793,&---M6---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_B_1_0_0_1_SamplerP0Offset1
9794,M6,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9794,&---M6---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_B_1_0_0_2_SamplerP0Offset2
9795,M6,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9795,&---M6---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_B_1_0_0_3_SamplerP0Offset3
9796,M6,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9796,&---M6---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_B_1_0_1_0_SamplerP1Offset0
9797,M6,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9797,&---M6---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_B_1_0_1_1_SamplerP1Offset1
9798,M6,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9798,&---M6---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_B_1_0_1_2_SamplerP1Offset2
9799,M6,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9799,&---M6---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_B_1_0_1_3_SamplerP1Offset3
9800,M6,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9800,&---M6---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_B_1_0_2_0_SamplerP2Offset0
9801,M6,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9801,&---M6---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_B_1_0_2_1_SamplerP2Offset1
9802,M6,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9802,&---M6---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_B_1_0_2_2_SamplerP2Offset2
9803,M6,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9803,&---M6---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_B_1_0_2_3_SamplerP2Offset3
9804,M6,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9804,&---M6---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_B_1_0_3_0_SamplerP3Offset0
9805,M6,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9805,&---M6---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_B_1_0_3_1_SamplerP3Offset1
9806,M6,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9806,&---M6---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_B_1_0_3_2_SamplerP3Offset2
9807,M6,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9807,&---M6---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_B_1_0_3_3_SamplerP3Offset3
9808,M6,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9808,&---M6---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_B_1_1_0_0_SamplerP0Offset0
9809,M6,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9809,&---M6---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_B_1_1_0_1_SamplerP0Offset1
9810,M6,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9810,&---M6---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_B_1_1_0_2_SamplerP0Offset2
9811,M6,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9811,&---M6---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_B_1_1_0_3_SamplerP0Offset3
9812,M6,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9812,&---M6---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_B_1_1_1_0_SamplerP1Offset0
9813,M6,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9813,&---M6---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_B_1_1_1_1_SamplerP1Offset1
9814,M6,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9814,&---M6---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_B_1_1_1_2_SamplerP1Offset2
9815,M6,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9815,&---M6---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_B_1_1_1_3_SamplerP1Offset3
9816,M6,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9816,&---M6---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_B_1_1_2_0_SamplerP2Offset0
9817,M6,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9817,&---M6---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_B_1_1_2_1_SamplerP2Offset1
9818,M6,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9818,&---M6---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_B_1_1_2_2_SamplerP2Offset2
9819,M6,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9819,&---M6---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_B_1_1_2_3_SamplerP2Offset3
9820,M6,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9820,&---M6---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_B_1_1_3_0_SamplerP3Offset0
9821,M6,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9821,&---M6---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_B_1_1_3_1_SamplerP3Offset1
9822,M6,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9822,&---M6---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_B_1_1_3_2_SamplerP3Offset2
9823,M6,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9823,&---M6---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_B_1_1_3_3_SamplerP3Offset3
9824,M6,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9824,&---M6---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_B_2_0_0_0_SamplerP0Offset0
9825,M6,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9825,&---M6---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_B_2_0_0_1_SamplerP0Offset1
9826,M6,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9826,&---M6---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_B_2_0_0_2_SamplerP0Offset2
9827,M6,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9827,&---M6---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_B_2_0_0_3_SamplerP0Offset3
9828,M6,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9828,&---M6---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_B_2_0_1_0_SamplerP1Offset0
9829,M6,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9829,&---M6---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_B_2_0_1_1_SamplerP1Offset1
9830,M6,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9830,&---M6---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_B_2_0_1_2_SamplerP1Offset2
9831,M6,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9831,&---M6---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_B_2_0_1_3_SamplerP1Offset3
9832,M6,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9832,&---M6---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_B_2_0_2_0_SamplerP2Offset0
9833,M6,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9833,&---M6---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_B_2_0_2_1_SamplerP2Offset1
9834,M6,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9834,&---M6---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_B_2_0_2_2_SamplerP2Offset2
9835,M6,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9835,&---M6---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_B_2_0_2_3_SamplerP2Offset3
9836,M6,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9836,&---M6---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_B_2_0_3_0_SamplerP3Offset0
9837,M6,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9837,&---M6---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_B_2_0_3_1_SamplerP3Offset1
9838,M6,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9838,&---M6---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_B_2_0_3_2_SamplerP3Offset2
9839,M6,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9839,&---M6---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_B_2_0_3_3_SamplerP3Offset3
9840,M6,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9840,&---M6---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_B_2_1_0_0_SamplerP0Offset0
9841,M6,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9841,&---M6---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_B_2_1_0_1_SamplerP0Offset1
9842,M6,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9842,&---M6---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_B_2_1_0_2_SamplerP0Offset2
9843,M6,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9843,&---M6---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_B_2_1_0_3_SamplerP0Offset3
9844,M6,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9844,&---M6---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_B_2_1_1_0_SamplerP1Offset0
9845,M6,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9845,&---M6---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_B_2_1_1_1_SamplerP1Offset1
9846,M6,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9846,&---M6---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_B_2_1_1_2_SamplerP1Offset2
9847,M6,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9847,&---M6---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_B_2_1_1_3_SamplerP1Offset3
9848,M6,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9848,&---M6---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_B_2_1_2_0_SamplerP2Offset0
9849,M6,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9849,&---M6---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_B_2_1_2_1_SamplerP2Offset1
9850,M6,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9850,&---M6---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_B_2_1_2_2_SamplerP2Offset2
9851,M6,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9851,&---M6---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_B_2_1_2_3_SamplerP2Offset3
9852,M6,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9852,&---M6---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_B_2_1_3_0_SamplerP3Offset0
9853,M6,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9853,&---M6---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_B_2_1_3_1_SamplerP3Offset1
9854,M6,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9854,&---M6---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_B_2_1_3_2_SamplerP3Offset2
9855,M6,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9855,&---M6---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_B_2_1_3_3_SamplerP3Offset3
9856,M6,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9856,&---M6---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_B_3_0_0_0_SamplerP0Offset0
9857,M6,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9857,&---M6---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_B_3_0_0_1_SamplerP0Offset1
9858,M6,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9858,&---M6---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_B_3_0_0_2_SamplerP0Offset2
9859,M6,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9859,&---M6---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_B_3_0_0_3_SamplerP0Offset3
9860,M6,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9860,&---M6---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_B_3_0_1_0_SamplerP1Offset0
9861,M6,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9861,&---M6---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_B_3_0_1_1_SamplerP1Offset1
9862,M6,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9862,&---M6---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_B_3_0_1_2_SamplerP1Offset2
9863,M6,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9863,&---M6---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_B_3_0_1_3_SamplerP1Offset3
9864,M6,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9864,&---M6---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_B_3_0_2_0_SamplerP2Offset0
9865,M6,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9865,&---M6---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_B_3_0_2_1_SamplerP2Offset1
9866,M6,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9866,&---M6---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_B_3_0_2_2_SamplerP2Offset2
9867,M6,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9867,&---M6---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_B_3_0_2_3_SamplerP2Offset3
9868,M6,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9868,&---M6---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_B_3_0_3_0_SamplerP3Offset0
9869,M6,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9869,&---M6---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_B_3_0_3_1_SamplerP3Offset1
9870,M6,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9870,&---M6---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_B_3_0_3_2_SamplerP3Offset2
9871,M6,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9871,&---M6---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_B_3_0_3_3_SamplerP3Offset3
9872,M6,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9872,&---M6---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_B_3_1_0_0_SamplerP0Offset0
9873,M6,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9873,&---M6---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_B_3_1_0_1_SamplerP0Offset1
9874,M6,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9874,&---M6---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_B_3_1_0_2_SamplerP0Offset2
9875,M6,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9875,&---M6---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_B_3_1_0_3_SamplerP0Offset3
9876,M6,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9876,&---M6---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_B_3_1_1_0_SamplerP1Offset0
9877,M6,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9877,&---M6---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_B_3_1_1_1_SamplerP1Offset1
9878,M6,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9878,&---M6---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_B_3_1_1_2_SamplerP1Offset2
9879,M6,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9879,&---M6---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_B_3_1_1_3_SamplerP1Offset3
9880,M6,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9880,&---M6---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_B_3_1_2_0_SamplerP2Offset0
9881,M6,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9881,&---M6---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_B_3_1_2_1_SamplerP2Offset1
9882,M6,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9882,&---M6---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_B_3_1_2_2_SamplerP2Offset2
9883,M6,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9883,&---M6---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_B_3_1_2_3_SamplerP2Offset3
9884,M6,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9884,&---M6---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_B_3_1_3_0_SamplerP3Offset0
9885,M6,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9885,&---M6---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_B_3_1_3_1_SamplerP3Offset1
9886,M6,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9886,&---M6---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_B_3_1_3_2_SamplerP3Offset2
9887,M6,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9887,&---M6---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_B_3_1_3_3_SamplerP3Offset3
9888,M6,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M6_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9888,&---M6---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M6_B_4_0_0_0_SamplerP0Offset0
9889,M6,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M6_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9889,&---M6---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M6_B_4_0_0_1_SamplerP0Offset1
9890,M6,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M6_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9890,&---M6---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M6_B_4_0_0_2_SamplerP0Offset2
9891,M6,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M6_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9891,&---M6---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M6_B_4_0_0_3_SamplerP0Offset3
9892,M6,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M6_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9892,&---M6---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M6_B_4_0_1_0_SamplerP1Offset0
9893,M6,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M6_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9893,&---M6---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M6_B_4_0_1_1_SamplerP1Offset1
9894,M6,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M6_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9894,&---M6---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M6_B_4_0_1_2_SamplerP1Offset2
9895,M6,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M6_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9895,&---M6---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M6_B_4_0_1_3_SamplerP1Offset3
9896,M6,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M6_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9896,&---M6---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M6_B_4_0_2_0_SamplerP2Offset0
9897,M6,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M6_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9897,&---M6---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M6_B_4_0_2_1_SamplerP2Offset1
9898,M6,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M6_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9898,&---M6---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M6_B_4_0_2_2_SamplerP2Offset2
9899,M6,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M6_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9899,&---M6---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M6_B_4_0_2_3_SamplerP2Offset3
9900,M6,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M6_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9900,&---M6---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M6_B_4_0_3_0_SamplerP3Offset0
9901,M6,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M6_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9901,&---M6---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M6_B_4_0_3_1_SamplerP3Offset1
9902,M6,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M6_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9902,&---M6---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M6_B_4_0_3_2_SamplerP3Offset2
9903,M6,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M6_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9903,&---M6---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M6_B_4_0_3_3_SamplerP3Offset3
9904,M6,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M6_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9904,&---M6---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M6_B_4_1_0_0_SamplerP0Offset0
9905,M6,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M6_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9905,&---M6---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M6_B_4_1_0_1_SamplerP0Offset1
9906,M6,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M6_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9906,&---M6---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M6_B_4_1_0_2_SamplerP0Offset2
9907,M6,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M6_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9907,&---M6---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M6_B_4_1_0_3_SamplerP0Offset3
9908,M6,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M6_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9908,&---M6---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M6_B_4_1_1_0_SamplerP1Offset0
9909,M6,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M6_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9909,&---M6---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M6_B_4_1_1_1_SamplerP1Offset1
9910,M6,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M6_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9910,&---M6---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M6_B_4_1_1_2_SamplerP1Offset2
9911,M6,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M6_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9911,&---M6---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M6_B_4_1_1_3_SamplerP1Offset3
9912,M6,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M6_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9912,&---M6---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M6_B_4_1_2_0_SamplerP2Offset0
9913,M6,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M6_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9913,&---M6---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M6_B_4_1_2_1_SamplerP2Offset1
9914,M6,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M6_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9914,&---M6---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M6_B_4_1_2_2_SamplerP2Offset2
9915,M6,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M6_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9915,&---M6---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M6_B_4_1_2_3_SamplerP2Offset3
9916,M6,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M6_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9916,&---M6---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M6_B_4_1_3_0_SamplerP3Offset0
9917,M6,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M6_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9917,&---M6---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M6_B_4_1_3_1_SamplerP3Offset1
9918,M6,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M6_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9918,&---M6---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M6_B_4_1_3_2_SamplerP3Offset2
9919,M6,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M6_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9919,&---M6---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M6_B_4_1_3_3_SamplerP3Offset3
9920,M7,DATA,A,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_A_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9920,&---M7---DATA---A---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_A_0_0_0_0_SamplerP0Offset0
9921,M7,DATA,A,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_A_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9921,&---M7---DATA---A---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_A_0_0_0_1_SamplerP0Offset1
9922,M7,DATA,A,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_A_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9922,&---M7---DATA---A---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_A_0_0_0_2_SamplerP0Offset2
9923,M7,DATA,A,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_A_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9923,&---M7---DATA---A---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_A_0_0_0_3_SamplerP0Offset3
9924,M7,DATA,A,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_A_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9924,&---M7---DATA---A---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_A_0_0_1_0_SamplerP1Offset0
9925,M7,DATA,A,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_A_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9925,&---M7---DATA---A---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_A_0_0_1_1_SamplerP1Offset1
9926,M7,DATA,A,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_A_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9926,&---M7---DATA---A---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_A_0_0_1_2_SamplerP1Offset2
9927,M7,DATA,A,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_A_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9927,&---M7---DATA---A---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_A_0_0_1_3_SamplerP1Offset3
9928,M7,DATA,A,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_A_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9928,&---M7---DATA---A---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_A_0_0_2_0_SamplerP2Offset0
9929,M7,DATA,A,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_A_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9929,&---M7---DATA---A---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_A_0_0_2_1_SamplerP2Offset1
9930,M7,DATA,A,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_A_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9930,&---M7---DATA---A---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_A_0_0_2_2_SamplerP2Offset2
9931,M7,DATA,A,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_A_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9931,&---M7---DATA---A---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_A_0_0_2_3_SamplerP2Offset3
9932,M7,DATA,A,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_A_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9932,&---M7---DATA---A---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_A_0_0_3_0_SamplerP3Offset0
9933,M7,DATA,A,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_A_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9933,&---M7---DATA---A---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_A_0_0_3_1_SamplerP3Offset1
9934,M7,DATA,A,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_A_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9934,&---M7---DATA---A---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_A_0_0_3_2_SamplerP3Offset2
9935,M7,DATA,A,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_A_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9935,&---M7---DATA---A---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_A_0_0_3_3_SamplerP3Offset3
9936,M7,DATA,A,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_A_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9936,&---M7---DATA---A---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_A_0_1_0_0_SamplerP0Offset0
9937,M7,DATA,A,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_A_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9937,&---M7---DATA---A---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_A_0_1_0_1_SamplerP0Offset1
9938,M7,DATA,A,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_A_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9938,&---M7---DATA---A---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_A_0_1_0_2_SamplerP0Offset2
9939,M7,DATA,A,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_A_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9939,&---M7---DATA---A---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_A_0_1_0_3_SamplerP0Offset3
9940,M7,DATA,A,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_A_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9940,&---M7---DATA---A---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_A_0_1_1_0_SamplerP1Offset0
9941,M7,DATA,A,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_A_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9941,&---M7---DATA---A---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_A_0_1_1_1_SamplerP1Offset1
9942,M7,DATA,A,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_A_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9942,&---M7---DATA---A---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_A_0_1_1_2_SamplerP1Offset2
9943,M7,DATA,A,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_A_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9943,&---M7---DATA---A---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_A_0_1_1_3_SamplerP1Offset3
9944,M7,DATA,A,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_A_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9944,&---M7---DATA---A---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_A_0_1_2_0_SamplerP2Offset0
9945,M7,DATA,A,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_A_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9945,&---M7---DATA---A---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_A_0_1_2_1_SamplerP2Offset1
9946,M7,DATA,A,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_A_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9946,&---M7---DATA---A---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_A_0_1_2_2_SamplerP2Offset2
9947,M7,DATA,A,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_A_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9947,&---M7---DATA---A---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_A_0_1_2_3_SamplerP2Offset3
9948,M7,DATA,A,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_A_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9948,&---M7---DATA---A---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_A_0_1_3_0_SamplerP3Offset0
9949,M7,DATA,A,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_A_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9949,&---M7---DATA---A---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_A_0_1_3_1_SamplerP3Offset1
9950,M7,DATA,A,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_A_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9950,&---M7---DATA---A---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_A_0_1_3_2_SamplerP3Offset2
9951,M7,DATA,A,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_A_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9951,&---M7---DATA---A---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_A_0_1_3_3_SamplerP3Offset3
9952,M7,DATA,A,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_A_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9952,&---M7---DATA---A---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_A_1_0_0_0_SamplerP0Offset0
9953,M7,DATA,A,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_A_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9953,&---M7---DATA---A---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_A_1_0_0_1_SamplerP0Offset1
9954,M7,DATA,A,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_A_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9954,&---M7---DATA---A---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_A_1_0_0_2_SamplerP0Offset2
9955,M7,DATA,A,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_A_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9955,&---M7---DATA---A---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_A_1_0_0_3_SamplerP0Offset3
9956,M7,DATA,A,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_A_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9956,&---M7---DATA---A---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_A_1_0_1_0_SamplerP1Offset0
9957,M7,DATA,A,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_A_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9957,&---M7---DATA---A---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_A_1_0_1_1_SamplerP1Offset1
9958,M7,DATA,A,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_A_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9958,&---M7---DATA---A---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_A_1_0_1_2_SamplerP1Offset2
9959,M7,DATA,A,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_A_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9959,&---M7---DATA---A---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_A_1_0_1_3_SamplerP1Offset3
9960,M7,DATA,A,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_A_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9960,&---M7---DATA---A---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_A_1_0_2_0_SamplerP2Offset0
9961,M7,DATA,A,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_A_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9961,&---M7---DATA---A---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_A_1_0_2_1_SamplerP2Offset1
9962,M7,DATA,A,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_A_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9962,&---M7---DATA---A---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_A_1_0_2_2_SamplerP2Offset2
9963,M7,DATA,A,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_A_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9963,&---M7---DATA---A---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_A_1_0_2_3_SamplerP2Offset3
9964,M7,DATA,A,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_A_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9964,&---M7---DATA---A---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_A_1_0_3_0_SamplerP3Offset0
9965,M7,DATA,A,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_A_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9965,&---M7---DATA---A---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_A_1_0_3_1_SamplerP3Offset1
9966,M7,DATA,A,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_A_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9966,&---M7---DATA---A---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_A_1_0_3_2_SamplerP3Offset2
9967,M7,DATA,A,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_A_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9967,&---M7---DATA---A---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_A_1_0_3_3_SamplerP3Offset3
9968,M7,DATA,A,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_A_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9968,&---M7---DATA---A---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_A_1_1_0_0_SamplerP0Offset0
9969,M7,DATA,A,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_A_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9969,&---M7---DATA---A---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_A_1_1_0_1_SamplerP0Offset1
9970,M7,DATA,A,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_A_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9970,&---M7---DATA---A---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_A_1_1_0_2_SamplerP0Offset2
9971,M7,DATA,A,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_A_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9971,&---M7---DATA---A---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_A_1_1_0_3_SamplerP0Offset3
9972,M7,DATA,A,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_A_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9972,&---M7---DATA---A---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_A_1_1_1_0_SamplerP1Offset0
9973,M7,DATA,A,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_A_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9973,&---M7---DATA---A---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_A_1_1_1_1_SamplerP1Offset1
9974,M7,DATA,A,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_A_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9974,&---M7---DATA---A---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_A_1_1_1_2_SamplerP1Offset2
9975,M7,DATA,A,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_A_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9975,&---M7---DATA---A---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_A_1_1_1_3_SamplerP1Offset3
9976,M7,DATA,A,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_A_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9976,&---M7---DATA---A---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_A_1_1_2_0_SamplerP2Offset0
9977,M7,DATA,A,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_A_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9977,&---M7---DATA---A---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_A_1_1_2_1_SamplerP2Offset1
9978,M7,DATA,A,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_A_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9978,&---M7---DATA---A---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_A_1_1_2_2_SamplerP2Offset2
9979,M7,DATA,A,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_A_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9979,&---M7---DATA---A---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_A_1_1_2_3_SamplerP2Offset3
9980,M7,DATA,A,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_A_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9980,&---M7---DATA---A---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_A_1_1_3_0_SamplerP3Offset0
9981,M7,DATA,A,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_A_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9981,&---M7---DATA---A---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_A_1_1_3_1_SamplerP3Offset1
9982,M7,DATA,A,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_A_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9982,&---M7---DATA---A---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_A_1_1_3_2_SamplerP3Offset2
9983,M7,DATA,A,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_A_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9983,&---M7---DATA---A---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_A_1_1_3_3_SamplerP3Offset3
9984,M7,DATA,A,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_A_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9984,&---M7---DATA---A---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_A_2_0_0_0_SamplerP0Offset0
9985,M7,DATA,A,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_A_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9985,&---M7---DATA---A---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_A_2_0_0_1_SamplerP0Offset1
9986,M7,DATA,A,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_A_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9986,&---M7---DATA---A---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_A_2_0_0_2_SamplerP0Offset2
9987,M7,DATA,A,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_A_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9987,&---M7---DATA---A---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_A_2_0_0_3_SamplerP0Offset3
9988,M7,DATA,A,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_A_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9988,&---M7---DATA---A---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_A_2_0_1_0_SamplerP1Offset0
9989,M7,DATA,A,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_A_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9989,&---M7---DATA---A---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_A_2_0_1_1_SamplerP1Offset1
9990,M7,DATA,A,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_A_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9990,&---M7---DATA---A---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_A_2_0_1_2_SamplerP1Offset2
9991,M7,DATA,A,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_A_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9991,&---M7---DATA---A---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_A_2_0_1_3_SamplerP1Offset3
9992,M7,DATA,A,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_A_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9992,&---M7---DATA---A---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_A_2_0_2_0_SamplerP2Offset0
9993,M7,DATA,A,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_A_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9993,&---M7---DATA---A---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_A_2_0_2_1_SamplerP2Offset1
9994,M7,DATA,A,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_A_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9994,&---M7---DATA---A---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_A_2_0_2_2_SamplerP2Offset2
9995,M7,DATA,A,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_A_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9995,&---M7---DATA---A---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_A_2_0_2_3_SamplerP2Offset3
9996,M7,DATA,A,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_A_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9996,&---M7---DATA---A---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_A_2_0_3_0_SamplerP3Offset0
9997,M7,DATA,A,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_A_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9997,&---M7---DATA---A---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_A_2_0_3_1_SamplerP3Offset1
9998,M7,DATA,A,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_A_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9998,&---M7---DATA---A---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_A_2_0_3_2_SamplerP3Offset2
9999,M7,DATA,A,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_A_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_9999,&---M7---DATA---A---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_A_2_0_3_3_SamplerP3Offset3
10000,M7,DATA,A,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_A_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10000,&---M7---DATA---A---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_A_2_1_0_0_SamplerP0Offset0
10001,M7,DATA,A,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_A_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10001,&---M7---DATA---A---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_A_2_1_0_1_SamplerP0Offset1
10002,M7,DATA,A,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_A_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10002,&---M7---DATA---A---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_A_2_1_0_2_SamplerP0Offset2
10003,M7,DATA,A,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_A_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10003,&---M7---DATA---A---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_A_2_1_0_3_SamplerP0Offset3
10004,M7,DATA,A,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_A_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10004,&---M7---DATA---A---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_A_2_1_1_0_SamplerP1Offset0
10005,M7,DATA,A,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_A_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10005,&---M7---DATA---A---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_A_2_1_1_1_SamplerP1Offset1
10006,M7,DATA,A,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_A_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10006,&---M7---DATA---A---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_A_2_1_1_2_SamplerP1Offset2
10007,M7,DATA,A,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_A_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10007,&---M7---DATA---A---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_A_2_1_1_3_SamplerP1Offset3
10008,M7,DATA,A,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_A_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10008,&---M7---DATA---A---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_A_2_1_2_0_SamplerP2Offset0
10009,M7,DATA,A,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_A_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10009,&---M7---DATA---A---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_A_2_1_2_1_SamplerP2Offset1
10010,M7,DATA,A,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_A_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10010,&---M7---DATA---A---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_A_2_1_2_2_SamplerP2Offset2
10011,M7,DATA,A,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_A_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10011,&---M7---DATA---A---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_A_2_1_2_3_SamplerP2Offset3
10012,M7,DATA,A,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_A_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10012,&---M7---DATA---A---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_A_2_1_3_0_SamplerP3Offset0
10013,M7,DATA,A,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_A_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10013,&---M7---DATA---A---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_A_2_1_3_1_SamplerP3Offset1
10014,M7,DATA,A,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_A_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10014,&---M7---DATA---A---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_A_2_1_3_2_SamplerP3Offset2
10015,M7,DATA,A,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_A_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10015,&---M7---DATA---A---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_A_2_1_3_3_SamplerP3Offset3
10016,M7,DATA,A,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_A_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10016,&---M7---DATA---A---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_A_3_0_0_0_SamplerP0Offset0
10017,M7,DATA,A,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_A_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10017,&---M7---DATA---A---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_A_3_0_0_1_SamplerP0Offset1
10018,M7,DATA,A,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_A_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10018,&---M7---DATA---A---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_A_3_0_0_2_SamplerP0Offset2
10019,M7,DATA,A,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_A_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10019,&---M7---DATA---A---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_A_3_0_0_3_SamplerP0Offset3
10020,M7,DATA,A,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_A_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10020,&---M7---DATA---A---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_A_3_0_1_0_SamplerP1Offset0
10021,M7,DATA,A,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_A_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10021,&---M7---DATA---A---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_A_3_0_1_1_SamplerP1Offset1
10022,M7,DATA,A,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_A_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10022,&---M7---DATA---A---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_A_3_0_1_2_SamplerP1Offset2
10023,M7,DATA,A,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_A_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10023,&---M7---DATA---A---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_A_3_0_1_3_SamplerP1Offset3
10024,M7,DATA,A,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_A_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10024,&---M7---DATA---A---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_A_3_0_2_0_SamplerP2Offset0
10025,M7,DATA,A,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_A_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10025,&---M7---DATA---A---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_A_3_0_2_1_SamplerP2Offset1
10026,M7,DATA,A,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_A_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10026,&---M7---DATA---A---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_A_3_0_2_2_SamplerP2Offset2
10027,M7,DATA,A,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_A_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10027,&---M7---DATA---A---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_A_3_0_2_3_SamplerP2Offset3
10028,M7,DATA,A,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_A_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10028,&---M7---DATA---A---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_A_3_0_3_0_SamplerP3Offset0
10029,M7,DATA,A,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_A_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10029,&---M7---DATA---A---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_A_3_0_3_1_SamplerP3Offset1
10030,M7,DATA,A,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_A_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10030,&---M7---DATA---A---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_A_3_0_3_2_SamplerP3Offset2
10031,M7,DATA,A,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_A_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10031,&---M7---DATA---A---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_A_3_0_3_3_SamplerP3Offset3
10032,M7,DATA,A,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_A_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10032,&---M7---DATA---A---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_A_3_1_0_0_SamplerP0Offset0
10033,M7,DATA,A,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_A_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10033,&---M7---DATA---A---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_A_3_1_0_1_SamplerP0Offset1
10034,M7,DATA,A,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_A_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10034,&---M7---DATA---A---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_A_3_1_0_2_SamplerP0Offset2
10035,M7,DATA,A,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_A_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10035,&---M7---DATA---A---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_A_3_1_0_3_SamplerP0Offset3
10036,M7,DATA,A,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_A_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10036,&---M7---DATA---A---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_A_3_1_1_0_SamplerP1Offset0
10037,M7,DATA,A,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_A_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10037,&---M7---DATA---A---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_A_3_1_1_1_SamplerP1Offset1
10038,M7,DATA,A,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_A_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10038,&---M7---DATA---A---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_A_3_1_1_2_SamplerP1Offset2
10039,M7,DATA,A,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_A_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10039,&---M7---DATA---A---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_A_3_1_1_3_SamplerP1Offset3
10040,M7,DATA,A,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_A_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10040,&---M7---DATA---A---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_A_3_1_2_0_SamplerP2Offset0
10041,M7,DATA,A,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_A_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10041,&---M7---DATA---A---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_A_3_1_2_1_SamplerP2Offset1
10042,M7,DATA,A,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_A_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10042,&---M7---DATA---A---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_A_3_1_2_2_SamplerP2Offset2
10043,M7,DATA,A,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_A_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10043,&---M7---DATA---A---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_A_3_1_2_3_SamplerP2Offset3
10044,M7,DATA,A,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_A_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10044,&---M7---DATA---A---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_A_3_1_3_0_SamplerP3Offset0
10045,M7,DATA,A,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_A_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10045,&---M7---DATA---A---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_A_3_1_3_1_SamplerP3Offset1
10046,M7,DATA,A,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_A_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10046,&---M7---DATA---A---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_A_3_1_3_2_SamplerP3Offset2
10047,M7,DATA,A,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_A_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10047,&---M7---DATA---A---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_A_3_1_3_3_SamplerP3Offset3
10048,M7,DATA,A,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_A_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10048,&---M7---DATA---A---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_A_4_0_0_0_SamplerP0Offset0
10049,M7,DATA,A,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_A_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10049,&---M7---DATA---A---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_A_4_0_0_1_SamplerP0Offset1
10050,M7,DATA,A,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_A_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10050,&---M7---DATA---A---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_A_4_0_0_2_SamplerP0Offset2
10051,M7,DATA,A,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_A_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10051,&---M7---DATA---A---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_A_4_0_0_3_SamplerP0Offset3
10052,M7,DATA,A,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_A_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10052,&---M7---DATA---A---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_A_4_0_1_0_SamplerP1Offset0
10053,M7,DATA,A,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_A_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10053,&---M7---DATA---A---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_A_4_0_1_1_SamplerP1Offset1
10054,M7,DATA,A,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_A_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10054,&---M7---DATA---A---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_A_4_0_1_2_SamplerP1Offset2
10055,M7,DATA,A,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_A_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10055,&---M7---DATA---A---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_A_4_0_1_3_SamplerP1Offset3
10056,M7,DATA,A,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_A_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10056,&---M7---DATA---A---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_A_4_0_2_0_SamplerP2Offset0
10057,M7,DATA,A,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_A_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10057,&---M7---DATA---A---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_A_4_0_2_1_SamplerP2Offset1
10058,M7,DATA,A,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_A_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10058,&---M7---DATA---A---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_A_4_0_2_2_SamplerP2Offset2
10059,M7,DATA,A,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_A_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10059,&---M7---DATA---A---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_A_4_0_2_3_SamplerP2Offset3
10060,M7,DATA,A,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_A_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10060,&---M7---DATA---A---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_A_4_0_3_0_SamplerP3Offset0
10061,M7,DATA,A,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_A_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10061,&---M7---DATA---A---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_A_4_0_3_1_SamplerP3Offset1
10062,M7,DATA,A,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_A_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10062,&---M7---DATA---A---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_A_4_0_3_2_SamplerP3Offset2
10063,M7,DATA,A,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_A_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10063,&---M7---DATA---A---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_A_4_0_3_3_SamplerP3Offset3
10064,M7,DATA,A,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_A_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10064,&---M7---DATA---A---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_A_4_1_0_0_SamplerP0Offset0
10065,M7,DATA,A,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_A_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10065,&---M7---DATA---A---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_A_4_1_0_1_SamplerP0Offset1
10066,M7,DATA,A,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_A_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10066,&---M7---DATA---A---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_A_4_1_0_2_SamplerP0Offset2
10067,M7,DATA,A,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_A_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10067,&---M7---DATA---A---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_A_4_1_0_3_SamplerP0Offset3
10068,M7,DATA,A,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_A_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10068,&---M7---DATA---A---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_A_4_1_1_0_SamplerP1Offset0
10069,M7,DATA,A,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_A_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10069,&---M7---DATA---A---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_A_4_1_1_1_SamplerP1Offset1
10070,M7,DATA,A,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_A_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10070,&---M7---DATA---A---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_A_4_1_1_2_SamplerP1Offset2
10071,M7,DATA,A,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_A_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10071,&---M7---DATA---A---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_A_4_1_1_3_SamplerP1Offset3
10072,M7,DATA,A,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_A_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10072,&---M7---DATA---A---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_A_4_1_2_0_SamplerP2Offset0
10073,M7,DATA,A,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_A_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10073,&---M7---DATA---A---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_A_4_1_2_1_SamplerP2Offset1
10074,M7,DATA,A,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_A_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10074,&---M7---DATA---A---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_A_4_1_2_2_SamplerP2Offset2
10075,M7,DATA,A,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_A_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10075,&---M7---DATA---A---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_A_4_1_2_3_SamplerP2Offset3
10076,M7,DATA,A,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_A_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10076,&---M7---DATA---A---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_A_4_1_3_0_SamplerP3Offset0
10077,M7,DATA,A,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_A_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10077,&---M7---DATA---A---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_A_4_1_3_1_SamplerP3Offset1
10078,M7,DATA,A,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_A_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10078,&---M7---DATA---A---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_A_4_1_3_2_SamplerP3Offset2
10079,M7,DATA,A,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_A_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10079,&---M7---DATA---A---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_A_4_1_3_3_SamplerP3Offset3
10080,M7,DATA,B,0,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_B_0_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10080,&---M7---DATA---B---0---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_B_0_0_0_0_SamplerP0Offset0
10081,M7,DATA,B,0,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_B_0_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10081,&---M7---DATA---B---0---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_B_0_0_0_1_SamplerP0Offset1
10082,M7,DATA,B,0,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_B_0_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10082,&---M7---DATA---B---0---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_B_0_0_0_2_SamplerP0Offset2
10083,M7,DATA,B,0,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_B_0_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10083,&---M7---DATA---B---0---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_B_0_0_0_3_SamplerP0Offset3
10084,M7,DATA,B,0,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_B_0_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10084,&---M7---DATA---B---0---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_B_0_0_1_0_SamplerP1Offset0
10085,M7,DATA,B,0,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_B_0_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10085,&---M7---DATA---B---0---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_B_0_0_1_1_SamplerP1Offset1
10086,M7,DATA,B,0,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_B_0_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10086,&---M7---DATA---B---0---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_B_0_0_1_2_SamplerP1Offset2
10087,M7,DATA,B,0,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_B_0_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10087,&---M7---DATA---B---0---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_B_0_0_1_3_SamplerP1Offset3
10088,M7,DATA,B,0,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_B_0_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10088,&---M7---DATA---B---0---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_B_0_0_2_0_SamplerP2Offset0
10089,M7,DATA,B,0,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_B_0_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10089,&---M7---DATA---B---0---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_B_0_0_2_1_SamplerP2Offset1
10090,M7,DATA,B,0,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_B_0_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10090,&---M7---DATA---B---0---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_B_0_0_2_2_SamplerP2Offset2
10091,M7,DATA,B,0,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_B_0_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10091,&---M7---DATA---B---0---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_B_0_0_2_3_SamplerP2Offset3
10092,M7,DATA,B,0,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_B_0_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10092,&---M7---DATA---B---0---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_B_0_0_3_0_SamplerP3Offset0
10093,M7,DATA,B,0,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_B_0_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10093,&---M7---DATA---B---0---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_B_0_0_3_1_SamplerP3Offset1
10094,M7,DATA,B,0,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_B_0_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10094,&---M7---DATA---B---0---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_B_0_0_3_2_SamplerP3Offset2
10095,M7,DATA,B,0,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_B_0_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10095,&---M7---DATA---B---0---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_B_0_0_3_3_SamplerP3Offset3
10096,M7,DATA,B,0,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_B_0_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10096,&---M7---DATA---B---0---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_B_0_1_0_0_SamplerP0Offset0
10097,M7,DATA,B,0,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_B_0_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10097,&---M7---DATA---B---0---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_B_0_1_0_1_SamplerP0Offset1
10098,M7,DATA,B,0,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_B_0_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10098,&---M7---DATA---B---0---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_B_0_1_0_2_SamplerP0Offset2
10099,M7,DATA,B,0,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_B_0_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10099,&---M7---DATA---B---0---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_B_0_1_0_3_SamplerP0Offset3
10100,M7,DATA,B,0,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_B_0_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10100,&---M7---DATA---B---0---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_B_0_1_1_0_SamplerP1Offset0
10101,M7,DATA,B,0,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_B_0_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10101,&---M7---DATA---B---0---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_B_0_1_1_1_SamplerP1Offset1
10102,M7,DATA,B,0,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_B_0_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10102,&---M7---DATA---B---0---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_B_0_1_1_2_SamplerP1Offset2
10103,M7,DATA,B,0,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_B_0_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10103,&---M7---DATA---B---0---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_B_0_1_1_3_SamplerP1Offset3
10104,M7,DATA,B,0,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_B_0_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10104,&---M7---DATA---B---0---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_B_0_1_2_0_SamplerP2Offset0
10105,M7,DATA,B,0,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_B_0_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10105,&---M7---DATA---B---0---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_B_0_1_2_1_SamplerP2Offset1
10106,M7,DATA,B,0,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_B_0_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10106,&---M7---DATA---B---0---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_B_0_1_2_2_SamplerP2Offset2
10107,M7,DATA,B,0,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_B_0_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10107,&---M7---DATA---B---0---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_B_0_1_2_3_SamplerP2Offset3
10108,M7,DATA,B,0,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_B_0_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10108,&---M7---DATA---B---0---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_B_0_1_3_0_SamplerP3Offset0
10109,M7,DATA,B,0,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_B_0_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10109,&---M7---DATA---B---0---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_B_0_1_3_1_SamplerP3Offset1
10110,M7,DATA,B,0,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_B_0_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10110,&---M7---DATA---B---0---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_B_0_1_3_2_SamplerP3Offset2
10111,M7,DATA,B,0,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_B_0_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10111,&---M7---DATA---B---0---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_B_0_1_3_3_SamplerP3Offset3
10112,M7,DATA,B,1,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_B_1_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10112,&---M7---DATA---B---1---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_B_1_0_0_0_SamplerP0Offset0
10113,M7,DATA,B,1,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_B_1_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10113,&---M7---DATA---B---1---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_B_1_0_0_1_SamplerP0Offset1
10114,M7,DATA,B,1,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_B_1_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10114,&---M7---DATA---B---1---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_B_1_0_0_2_SamplerP0Offset2
10115,M7,DATA,B,1,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_B_1_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10115,&---M7---DATA---B---1---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_B_1_0_0_3_SamplerP0Offset3
10116,M7,DATA,B,1,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_B_1_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10116,&---M7---DATA---B---1---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_B_1_0_1_0_SamplerP1Offset0
10117,M7,DATA,B,1,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_B_1_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10117,&---M7---DATA---B---1---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_B_1_0_1_1_SamplerP1Offset1
10118,M7,DATA,B,1,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_B_1_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10118,&---M7---DATA---B---1---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_B_1_0_1_2_SamplerP1Offset2
10119,M7,DATA,B,1,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_B_1_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10119,&---M7---DATA---B---1---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_B_1_0_1_3_SamplerP1Offset3
10120,M7,DATA,B,1,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_B_1_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10120,&---M7---DATA---B---1---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_B_1_0_2_0_SamplerP2Offset0
10121,M7,DATA,B,1,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_B_1_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10121,&---M7---DATA---B---1---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_B_1_0_2_1_SamplerP2Offset1
10122,M7,DATA,B,1,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_B_1_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10122,&---M7---DATA---B---1---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_B_1_0_2_2_SamplerP2Offset2
10123,M7,DATA,B,1,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_B_1_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10123,&---M7---DATA---B---1---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_B_1_0_2_3_SamplerP2Offset3
10124,M7,DATA,B,1,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_B_1_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10124,&---M7---DATA---B---1---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_B_1_0_3_0_SamplerP3Offset0
10125,M7,DATA,B,1,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_B_1_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10125,&---M7---DATA---B---1---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_B_1_0_3_1_SamplerP3Offset1
10126,M7,DATA,B,1,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_B_1_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10126,&---M7---DATA---B---1---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_B_1_0_3_2_SamplerP3Offset2
10127,M7,DATA,B,1,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_B_1_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10127,&---M7---DATA---B---1---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_B_1_0_3_3_SamplerP3Offset3
10128,M7,DATA,B,1,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_B_1_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10128,&---M7---DATA---B---1---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_B_1_1_0_0_SamplerP0Offset0
10129,M7,DATA,B,1,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_B_1_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10129,&---M7---DATA---B---1---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_B_1_1_0_1_SamplerP0Offset1
10130,M7,DATA,B,1,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_B_1_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10130,&---M7---DATA---B---1---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_B_1_1_0_2_SamplerP0Offset2
10131,M7,DATA,B,1,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_B_1_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10131,&---M7---DATA---B---1---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_B_1_1_0_3_SamplerP0Offset3
10132,M7,DATA,B,1,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_B_1_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10132,&---M7---DATA---B---1---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_B_1_1_1_0_SamplerP1Offset0
10133,M7,DATA,B,1,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_B_1_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10133,&---M7---DATA---B---1---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_B_1_1_1_1_SamplerP1Offset1
10134,M7,DATA,B,1,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_B_1_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10134,&---M7---DATA---B---1---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_B_1_1_1_2_SamplerP1Offset2
10135,M7,DATA,B,1,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_B_1_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10135,&---M7---DATA---B---1---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_B_1_1_1_3_SamplerP1Offset3
10136,M7,DATA,B,1,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_B_1_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10136,&---M7---DATA---B---1---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_B_1_1_2_0_SamplerP2Offset0
10137,M7,DATA,B,1,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_B_1_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10137,&---M7---DATA---B---1---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_B_1_1_2_1_SamplerP2Offset1
10138,M7,DATA,B,1,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_B_1_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10138,&---M7---DATA---B---1---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_B_1_1_2_2_SamplerP2Offset2
10139,M7,DATA,B,1,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_B_1_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10139,&---M7---DATA---B---1---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_B_1_1_2_3_SamplerP2Offset3
10140,M7,DATA,B,1,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_B_1_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10140,&---M7---DATA---B---1---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_B_1_1_3_0_SamplerP3Offset0
10141,M7,DATA,B,1,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_B_1_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10141,&---M7---DATA---B---1---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_B_1_1_3_1_SamplerP3Offset1
10142,M7,DATA,B,1,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_B_1_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10142,&---M7---DATA---B---1---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_B_1_1_3_2_SamplerP3Offset2
10143,M7,DATA,B,1,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_B_1_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10143,&---M7---DATA---B---1---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_B_1_1_3_3_SamplerP3Offset3
10144,M7,DATA,B,2,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_B_2_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10144,&---M7---DATA---B---2---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_B_2_0_0_0_SamplerP0Offset0
10145,M7,DATA,B,2,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_B_2_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10145,&---M7---DATA---B---2---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_B_2_0_0_1_SamplerP0Offset1
10146,M7,DATA,B,2,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_B_2_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10146,&---M7---DATA---B---2---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_B_2_0_0_2_SamplerP0Offset2
10147,M7,DATA,B,2,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_B_2_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10147,&---M7---DATA---B---2---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_B_2_0_0_3_SamplerP0Offset3
10148,M7,DATA,B,2,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_B_2_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10148,&---M7---DATA---B---2---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_B_2_0_1_0_SamplerP1Offset0
10149,M7,DATA,B,2,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_B_2_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10149,&---M7---DATA---B---2---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_B_2_0_1_1_SamplerP1Offset1
10150,M7,DATA,B,2,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_B_2_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10150,&---M7---DATA---B---2---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_B_2_0_1_2_SamplerP1Offset2
10151,M7,DATA,B,2,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_B_2_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10151,&---M7---DATA---B---2---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_B_2_0_1_3_SamplerP1Offset3
10152,M7,DATA,B,2,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_B_2_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10152,&---M7---DATA---B---2---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_B_2_0_2_0_SamplerP2Offset0
10153,M7,DATA,B,2,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_B_2_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10153,&---M7---DATA---B---2---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_B_2_0_2_1_SamplerP2Offset1
10154,M7,DATA,B,2,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_B_2_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10154,&---M7---DATA---B---2---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_B_2_0_2_2_SamplerP2Offset2
10155,M7,DATA,B,2,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_B_2_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10155,&---M7---DATA---B---2---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_B_2_0_2_3_SamplerP2Offset3
10156,M7,DATA,B,2,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_B_2_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10156,&---M7---DATA---B---2---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_B_2_0_3_0_SamplerP3Offset0
10157,M7,DATA,B,2,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_B_2_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10157,&---M7---DATA---B---2---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_B_2_0_3_1_SamplerP3Offset1
10158,M7,DATA,B,2,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_B_2_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10158,&---M7---DATA---B---2---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_B_2_0_3_2_SamplerP3Offset2
10159,M7,DATA,B,2,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_B_2_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10159,&---M7---DATA---B---2---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_B_2_0_3_3_SamplerP3Offset3
10160,M7,DATA,B,2,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_B_2_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10160,&---M7---DATA---B---2---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_B_2_1_0_0_SamplerP0Offset0
10161,M7,DATA,B,2,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_B_2_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10161,&---M7---DATA---B---2---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_B_2_1_0_1_SamplerP0Offset1
10162,M7,DATA,B,2,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_B_2_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10162,&---M7---DATA---B---2---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_B_2_1_0_2_SamplerP0Offset2
10163,M7,DATA,B,2,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_B_2_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10163,&---M7---DATA---B---2---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_B_2_1_0_3_SamplerP0Offset3
10164,M7,DATA,B,2,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_B_2_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10164,&---M7---DATA---B---2---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_B_2_1_1_0_SamplerP1Offset0
10165,M7,DATA,B,2,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_B_2_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10165,&---M7---DATA---B---2---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_B_2_1_1_1_SamplerP1Offset1
10166,M7,DATA,B,2,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_B_2_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10166,&---M7---DATA---B---2---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_B_2_1_1_2_SamplerP1Offset2
10167,M7,DATA,B,2,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_B_2_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10167,&---M7---DATA---B---2---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_B_2_1_1_3_SamplerP1Offset3
10168,M7,DATA,B,2,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_B_2_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10168,&---M7---DATA---B---2---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_B_2_1_2_0_SamplerP2Offset0
10169,M7,DATA,B,2,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_B_2_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10169,&---M7---DATA---B---2---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_B_2_1_2_1_SamplerP2Offset1
10170,M7,DATA,B,2,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_B_2_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10170,&---M7---DATA---B---2---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_B_2_1_2_2_SamplerP2Offset2
10171,M7,DATA,B,2,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_B_2_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10171,&---M7---DATA---B---2---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_B_2_1_2_3_SamplerP2Offset3
10172,M7,DATA,B,2,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_B_2_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10172,&---M7---DATA---B---2---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_B_2_1_3_0_SamplerP3Offset0
10173,M7,DATA,B,2,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_B_2_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10173,&---M7---DATA---B---2---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_B_2_1_3_1_SamplerP3Offset1
10174,M7,DATA,B,2,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_B_2_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10174,&---M7---DATA---B---2---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_B_2_1_3_2_SamplerP3Offset2
10175,M7,DATA,B,2,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_B_2_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10175,&---M7---DATA---B---2---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_B_2_1_3_3_SamplerP3Offset3
10176,M7,DATA,B,3,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_B_3_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10176,&---M7---DATA---B---3---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_B_3_0_0_0_SamplerP0Offset0
10177,M7,DATA,B,3,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_B_3_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10177,&---M7---DATA---B---3---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_B_3_0_0_1_SamplerP0Offset1
10178,M7,DATA,B,3,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_B_3_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10178,&---M7---DATA---B---3---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_B_3_0_0_2_SamplerP0Offset2
10179,M7,DATA,B,3,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_B_3_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10179,&---M7---DATA---B---3---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_B_3_0_0_3_SamplerP0Offset3
10180,M7,DATA,B,3,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_B_3_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10180,&---M7---DATA---B---3---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_B_3_0_1_0_SamplerP1Offset0
10181,M7,DATA,B,3,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_B_3_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10181,&---M7---DATA---B---3---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_B_3_0_1_1_SamplerP1Offset1
10182,M7,DATA,B,3,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_B_3_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10182,&---M7---DATA---B---3---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_B_3_0_1_2_SamplerP1Offset2
10183,M7,DATA,B,3,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_B_3_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10183,&---M7---DATA---B---3---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_B_3_0_1_3_SamplerP1Offset3
10184,M7,DATA,B,3,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_B_3_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10184,&---M7---DATA---B---3---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_B_3_0_2_0_SamplerP2Offset0
10185,M7,DATA,B,3,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_B_3_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10185,&---M7---DATA---B---3---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_B_3_0_2_1_SamplerP2Offset1
10186,M7,DATA,B,3,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_B_3_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10186,&---M7---DATA---B---3---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_B_3_0_2_2_SamplerP2Offset2
10187,M7,DATA,B,3,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_B_3_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10187,&---M7---DATA---B---3---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_B_3_0_2_3_SamplerP2Offset3
10188,M7,DATA,B,3,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_B_3_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10188,&---M7---DATA---B---3---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_B_3_0_3_0_SamplerP3Offset0
10189,M7,DATA,B,3,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_B_3_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10189,&---M7---DATA---B---3---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_B_3_0_3_1_SamplerP3Offset1
10190,M7,DATA,B,3,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_B_3_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10190,&---M7---DATA---B---3---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_B_3_0_3_2_SamplerP3Offset2
10191,M7,DATA,B,3,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_B_3_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10191,&---M7---DATA---B---3---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_B_3_0_3_3_SamplerP3Offset3
10192,M7,DATA,B,3,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_B_3_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10192,&---M7---DATA---B---3---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_B_3_1_0_0_SamplerP0Offset0
10193,M7,DATA,B,3,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_B_3_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10193,&---M7---DATA---B---3---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_B_3_1_0_1_SamplerP0Offset1
10194,M7,DATA,B,3,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_B_3_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10194,&---M7---DATA---B---3---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_B_3_1_0_2_SamplerP0Offset2
10195,M7,DATA,B,3,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_B_3_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10195,&---M7---DATA---B---3---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_B_3_1_0_3_SamplerP0Offset3
10196,M7,DATA,B,3,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_B_3_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10196,&---M7---DATA---B---3---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_B_3_1_1_0_SamplerP1Offset0
10197,M7,DATA,B,3,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_B_3_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10197,&---M7---DATA---B---3---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_B_3_1_1_1_SamplerP1Offset1
10198,M7,DATA,B,3,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_B_3_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10198,&---M7---DATA---B---3---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_B_3_1_1_2_SamplerP1Offset2
10199,M7,DATA,B,3,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_B_3_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10199,&---M7---DATA---B---3---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_B_3_1_1_3_SamplerP1Offset3
10200,M7,DATA,B,3,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_B_3_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10200,&---M7---DATA---B---3---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_B_3_1_2_0_SamplerP2Offset0
10201,M7,DATA,B,3,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_B_3_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10201,&---M7---DATA---B---3---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_B_3_1_2_1_SamplerP2Offset1
10202,M7,DATA,B,3,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_B_3_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10202,&---M7---DATA---B---3---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_B_3_1_2_2_SamplerP2Offset2
10203,M7,DATA,B,3,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_B_3_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10203,&---M7---DATA---B---3---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_B_3_1_2_3_SamplerP2Offset3
10204,M7,DATA,B,3,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_B_3_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10204,&---M7---DATA---B---3---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_B_3_1_3_0_SamplerP3Offset0
10205,M7,DATA,B,3,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_B_3_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10205,&---M7---DATA---B---3---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_B_3_1_3_1_SamplerP3Offset1
10206,M7,DATA,B,3,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_B_3_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10206,&---M7---DATA---B---3---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_B_3_1_3_2_SamplerP3Offset2
10207,M7,DATA,B,3,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_B_3_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10207,&---M7---DATA---B---3---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_B_3_1_3_3_SamplerP3Offset3
10208,M7,DATA,B,4,0,0,0,SamplerP0Offset0,ddrd_n0_SamplerP0Offset0,M7_B_4_0_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10208,&---M7---DATA---B---4---0---0---0---SamplerP0Offset0---ddrd_n0_SamplerP0Offset0---M7_B_4_0_0_0_SamplerP0Offset0
10209,M7,DATA,B,4,0,0,1,SamplerP0Offset1,ddrd_n0_SamplerP0Offset1,M7_B_4_0_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10209,&---M7---DATA---B---4---0---0---1---SamplerP0Offset1---ddrd_n0_SamplerP0Offset1---M7_B_4_0_0_1_SamplerP0Offset1
10210,M7,DATA,B,4,0,0,2,SamplerP0Offset2,ddrd_n0_SamplerP0Offset2,M7_B_4_0_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10210,&---M7---DATA---B---4---0---0---2---SamplerP0Offset2---ddrd_n0_SamplerP0Offset2---M7_B_4_0_0_2_SamplerP0Offset2
10211,M7,DATA,B,4,0,0,3,SamplerP0Offset3,ddrd_n0_SamplerP0Offset3,M7_B_4_0_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10211,&---M7---DATA---B---4---0---0---3---SamplerP0Offset3---ddrd_n0_SamplerP0Offset3---M7_B_4_0_0_3_SamplerP0Offset3
10212,M7,DATA,B,4,0,1,0,SamplerP1Offset0,ddrd_n0_SamplerP1Offset0,M7_B_4_0_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10212,&---M7---DATA---B---4---0---1---0---SamplerP1Offset0---ddrd_n0_SamplerP1Offset0---M7_B_4_0_1_0_SamplerP1Offset0
10213,M7,DATA,B,4,0,1,1,SamplerP1Offset1,ddrd_n0_SamplerP1Offset1,M7_B_4_0_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10213,&---M7---DATA---B---4---0---1---1---SamplerP1Offset1---ddrd_n0_SamplerP1Offset1---M7_B_4_0_1_1_SamplerP1Offset1
10214,M7,DATA,B,4,0,1,2,SamplerP1Offset2,ddrd_n0_SamplerP1Offset2,M7_B_4_0_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10214,&---M7---DATA---B---4---0---1---2---SamplerP1Offset2---ddrd_n0_SamplerP1Offset2---M7_B_4_0_1_2_SamplerP1Offset2
10215,M7,DATA,B,4,0,1,3,SamplerP1Offset3,ddrd_n0_SamplerP1Offset3,M7_B_4_0_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10215,&---M7---DATA---B---4---0---1---3---SamplerP1Offset3---ddrd_n0_SamplerP1Offset3---M7_B_4_0_1_3_SamplerP1Offset3
10216,M7,DATA,B,4,0,2,0,SamplerP2Offset0,ddrd_n0_SamplerP2Offset0,M7_B_4_0_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10216,&---M7---DATA---B---4---0---2---0---SamplerP2Offset0---ddrd_n0_SamplerP2Offset0---M7_B_4_0_2_0_SamplerP2Offset0
10217,M7,DATA,B,4,0,2,1,SamplerP2Offset1,ddrd_n0_SamplerP2Offset1,M7_B_4_0_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10217,&---M7---DATA---B---4---0---2---1---SamplerP2Offset1---ddrd_n0_SamplerP2Offset1---M7_B_4_0_2_1_SamplerP2Offset1
10218,M7,DATA,B,4,0,2,2,SamplerP2Offset2,ddrd_n0_SamplerP2Offset2,M7_B_4_0_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10218,&---M7---DATA---B---4---0---2---2---SamplerP2Offset2---ddrd_n0_SamplerP2Offset2---M7_B_4_0_2_2_SamplerP2Offset2
10219,M7,DATA,B,4,0,2,3,SamplerP2Offset3,ddrd_n0_SamplerP2Offset3,M7_B_4_0_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10219,&---M7---DATA---B---4---0---2---3---SamplerP2Offset3---ddrd_n0_SamplerP2Offset3---M7_B_4_0_2_3_SamplerP2Offset3
10220,M7,DATA,B,4,0,3,0,SamplerP3Offset0,ddrd_n0_SamplerP3Offset0,M7_B_4_0_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10220,&---M7---DATA---B---4---0---3---0---SamplerP3Offset0---ddrd_n0_SamplerP3Offset0---M7_B_4_0_3_0_SamplerP3Offset0
10221,M7,DATA,B,4,0,3,1,SamplerP3Offset1,ddrd_n0_SamplerP3Offset1,M7_B_4_0_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10221,&---M7---DATA---B---4---0---3---1---SamplerP3Offset1---ddrd_n0_SamplerP3Offset1---M7_B_4_0_3_1_SamplerP3Offset1
10222,M7,DATA,B,4,0,3,2,SamplerP3Offset2,ddrd_n0_SamplerP3Offset2,M7_B_4_0_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10222,&---M7---DATA---B---4---0---3---2---SamplerP3Offset2---ddrd_n0_SamplerP3Offset2---M7_B_4_0_3_2_SamplerP3Offset2
10223,M7,DATA,B,4,0,3,3,SamplerP3Offset3,ddrd_n0_SamplerP3Offset3,M7_B_4_0_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10223,&---M7---DATA---B---4---0---3---3---SamplerP3Offset3---ddrd_n0_SamplerP3Offset3---M7_B_4_0_3_3_SamplerP3Offset3
10224,M7,DATA,B,4,1,0,0,SamplerP0Offset0,ddrd_n1_SamplerP0Offset0,M7_B_4_1_0_0_SamplerP0Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10224,&---M7---DATA---B---4---1---0---0---SamplerP0Offset0---ddrd_n1_SamplerP0Offset0---M7_B_4_1_0_0_SamplerP0Offset0
10225,M7,DATA,B,4,1,0,1,SamplerP0Offset1,ddrd_n1_SamplerP0Offset1,M7_B_4_1_0_1_SamplerP0Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10225,&---M7---DATA---B---4---1---0---1---SamplerP0Offset1---ddrd_n1_SamplerP0Offset1---M7_B_4_1_0_1_SamplerP0Offset1
10226,M7,DATA,B,4,1,0,2,SamplerP0Offset2,ddrd_n1_SamplerP0Offset2,M7_B_4_1_0_2_SamplerP0Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10226,&---M7---DATA---B---4---1---0---2---SamplerP0Offset2---ddrd_n1_SamplerP0Offset2---M7_B_4_1_0_2_SamplerP0Offset2
10227,M7,DATA,B,4,1,0,3,SamplerP0Offset3,ddrd_n1_SamplerP0Offset3,M7_B_4_1_0_3_SamplerP0Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10227,&---M7---DATA---B---4---1---0---3---SamplerP0Offset3---ddrd_n1_SamplerP0Offset3---M7_B_4_1_0_3_SamplerP0Offset3
10228,M7,DATA,B,4,1,1,0,SamplerP1Offset0,ddrd_n1_SamplerP1Offset0,M7_B_4_1_1_0_SamplerP1Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10228,&---M7---DATA---B---4---1---1---0---SamplerP1Offset0---ddrd_n1_SamplerP1Offset0---M7_B_4_1_1_0_SamplerP1Offset0
10229,M7,DATA,B,4,1,1,1,SamplerP1Offset1,ddrd_n1_SamplerP1Offset1,M7_B_4_1_1_1_SamplerP1Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10229,&---M7---DATA---B---4---1---1---1---SamplerP1Offset1---ddrd_n1_SamplerP1Offset1---M7_B_4_1_1_1_SamplerP1Offset1
10230,M7,DATA,B,4,1,1,2,SamplerP1Offset2,ddrd_n1_SamplerP1Offset2,M7_B_4_1_1_2_SamplerP1Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10230,&---M7---DATA---B---4---1---1---2---SamplerP1Offset2---ddrd_n1_SamplerP1Offset2---M7_B_4_1_1_2_SamplerP1Offset2
10231,M7,DATA,B,4,1,1,3,SamplerP1Offset3,ddrd_n1_SamplerP1Offset3,M7_B_4_1_1_3_SamplerP1Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10231,&---M7---DATA---B---4---1---1---3---SamplerP1Offset3---ddrd_n1_SamplerP1Offset3---M7_B_4_1_1_3_SamplerP1Offset3
10232,M7,DATA,B,4,1,2,0,SamplerP2Offset0,ddrd_n1_SamplerP2Offset0,M7_B_4_1_2_0_SamplerP2Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10232,&---M7---DATA---B---4---1---2---0---SamplerP2Offset0---ddrd_n1_SamplerP2Offset0---M7_B_4_1_2_0_SamplerP2Offset0
10233,M7,DATA,B,4,1,2,1,SamplerP2Offset1,ddrd_n1_SamplerP2Offset1,M7_B_4_1_2_1_SamplerP2Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10233,&---M7---DATA---B---4---1---2---1---SamplerP2Offset1---ddrd_n1_SamplerP2Offset1---M7_B_4_1_2_1_SamplerP2Offset1
10234,M7,DATA,B,4,1,2,2,SamplerP2Offset2,ddrd_n1_SamplerP2Offset2,M7_B_4_1_2_2_SamplerP2Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10234,&---M7---DATA---B---4---1---2---2---SamplerP2Offset2---ddrd_n1_SamplerP2Offset2---M7_B_4_1_2_2_SamplerP2Offset2
10235,M7,DATA,B,4,1,2,3,SamplerP2Offset3,ddrd_n1_SamplerP2Offset3,M7_B_4_1_2_3_SamplerP2Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10235,&---M7---DATA---B---4---1---2---3---SamplerP2Offset3---ddrd_n1_SamplerP2Offset3---M7_B_4_1_2_3_SamplerP2Offset3
10236,M7,DATA,B,4,1,3,0,SamplerP3Offset0,ddrd_n1_SamplerP3Offset0,M7_B_4_1_3_0_SamplerP3Offset0,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10236,&---M7---DATA---B---4---1---3---0---SamplerP3Offset0---ddrd_n1_SamplerP3Offset0---M7_B_4_1_3_0_SamplerP3Offset0
10237,M7,DATA,B,4,1,3,1,SamplerP3Offset1,ddrd_n1_SamplerP3Offset1,M7_B_4_1_3_1_SamplerP3Offset1,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10237,&---M7---DATA---B---4---1---3---1---SamplerP3Offset1---ddrd_n1_SamplerP3Offset1---M7_B_4_1_3_1_SamplerP3Offset1
10238,M7,DATA,B,4,1,3,2,SamplerP3Offset2,ddrd_n1_SamplerP3Offset2,M7_B_4_1_3_2_SamplerP3Offset2,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10238,&---M7---DATA---B---4---1---3---2---SamplerP3Offset2---ddrd_n1_SamplerP3Offset2---M7_B_4_1_3_2_SamplerP3Offset2
10239,M7,DATA,B,4,1,3,3,SamplerP3Offset3,ddrd_n1_SamplerP3Offset3,M7_B_4_1_3_3_SamplerP3Offset3,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA,MIO_DDR::ACIOLB_DDR_CTVD_K_PREHVQK_TAP_FIXDIG_MAX_LFM_DDR_4000_RXDQCODE_DATA_10239,&---M7---DATA---B---4---1---3---3---SamplerP3Offset3---ddrd_n1_SamplerP3Offset3---M7_B_4_1_3_3_SamplerP3Offset3
