###Arquitetura K-means em VHDL 
 
Projeto da arquitetura do algoritmo K-means/K-modes para FPGA (Field Programmable Gate Array), usando a linguagem de descrição VHSIC Hardware Description Language (VHDL). A arquitetura desenvolvida foi dividida em dois trabalhos, o primeiro contemplando somente o K-means e um segundo contemplando os dois algoritmos.


O projeto do K-means/K-modes foi desenvolvido por:
    
	* Lucas Andrade Maciel (Autor e Desenvolvedor)
	* Henrique Cota de Freitas (Orientador) 
	* Matheus Alcântara de Souza (CO-Autor do trabalho)

    * Computer Architecture and Parallel Processing Team (CArT) 
       - Pontifícia Universidade Católica de Minas Gerais (PUC Minas)
	   

####Como citar projeto **K-means**:

Maciel, L. A., Souza, M. A., Freitas, H. C. (2017). Projeto e Avaliação de uma Arquitetura do Algoritmo de Clusterização K-means em VHDL e FPGA. XVIII Simpósio em Sistemas Computacionais de Alto Desempenho-WSCAD.


Informações sobre o funcionamento do hardware, design da arquitetura e demais características do trabalho, encontram-se no artigo **Projeto e Avaliação de uma Arquitetura do Algoritmo de Clusterização K-means em VHDL e FPGA**.



####Como citar projeto **K-means/K-modes**:

L. Andrade Maciel, M. Alcântara Souza and H. Cota de Freitas, "Reconfigurable FPGA-Based K-Means/K-Modes Architecture for Network Intrusion Detection," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 67, no. 8, pp. 1459-1463, Aug. 2020, doi: 10.1109/TCSII.2019.2939826.


Informações sobre o funcionamento do hardware, design da arquitetura e demais 
características do trabalho, encontram-se no artigo **Reconfigurable FPGA-Based K-Means/K-Modes Architecture for Network Intrusion Detection**.