# 1. 概述

## 1.1 范围

本标准提供 IEEE 1800™ SystemVerilog 语言的语法和语义定义，这是一种统一的硬件设计、规范和验证语言。这个标准包括行为、寄存器传输级（RTL）和门级的硬件建模支持，以及使用覆盖率、断言、面向对象编程和受限的随机验证来编写测试平台。该标准还为其它编程语言提供了应用程序接口（API）。

## 1.2 目的

该标准开发了 IEEE 1800 SystemVerilog 语言，以满足日益增长的硬件规范、设计和验证中语言使用。修订版更正错误并澄清 IEEE Std 1800-2009 语言定义的各个方面。此版本还提供了增强的功能以简化设计，提高验证，并增强跨语言互动。

## 1.3 内容总结

该标准作为 SystemVerilog 语言的完整规范，包含下列的部分：

- SystemVerilog 的形式语法和语义体
- 仿真系统任务和功能，比如文本输出显示命令
- 编译器指令，例如文本替换宏和仿真时间尺度
- 编程语言接口机制
- SystemVerilog 验证过程接口的形式语法和语义
- 和 C 语言交互的直接编程接口
- VPI, API, DPI 头文件
- 并发断言形式语义
- 标准延迟格式结构的形式语法和语义
- 丰富的用法举例

注意——早期的标准 IEEE Std 1800-2009 代表了两个先前标准的合并：IEEE Std 1364™-2005 和 IEEE Std 1800™-2005。在这些以前的标准，Verilog® 曾是基础语言，定义了一个完全独立的标准。SystemVerilog 为 Verilog 定义了许多重要的扩展，但 IEEE Std 1800-2005 不是一个自包含标准；IEEE Std 1800-2005 参考和依赖于 IEEE Std 1364-2005。这两个标准旨在用作一种语言。合并基础的 Verilog 到 SystemVerilog 标准使用户在一个文档拥有关于语法和语义的全部信息。

## 1.4 特别术语

在本标准中，以下术语适用：

- SystemVerilog 3.1a 指的是 Accellera SystemVerilog 3.1a Language Reference Manual，这是 IEEE Std 1800-2005 的前体
- Verilog 指的是 Verilog 硬件描述语言标准 IEEE Std 1364-2005
- 语言参考手册（LRM）指的是描述 Verilog 或 SystemVerilog 的文档
- 工具指的是读取 SystemVerilog 源代码的软件实现，比如逻辑仿真器

注意——在IEEE Std 1800-2005，SystemVerilog 只是 IEEE1364-2005 Verilog 语言的扩展，不包括 Verilog 基础语言。

## 1.5 约定

该标准被组织成章节，每章都侧重于语言的特定范围。每章有小节讨论各自的结构和概念。首先介绍结构或概念的基本原理，然后是语法和语义说明，其次是示例和注释。

本标准中使用的术语约定如下：

- *应当*一词用于指示必须严格遵守的强制性要求，以符合标准并且不允许偏离（要求）。
- *应该*一词用于表示在几种可能性中推荐一种特别合适的，不提及或排除其他的或首选但不一定需要采取某种行动或者（以否定形式）不赞成但不禁止某种行动（建议）。
- *可能*一词用于表示在标准范围内允许的行动方案（允许）。
- *可以*一词用于陈述可能性和能力，无论是物质的、物理的还是因果关系（能够）。

## 1.6 语法描述

主要文本使用下列约定：

*斜体*用于术语定义

等宽字体用于示例、文件名和常量，尤其是 0、1、x、z

粗体等宽字体用于 SystemVerilog 关键字

SystemVerilog 的形式语法使用 Backus-Naur 形式 (BNF) 进行描述。 使用以下约定：

小写单词，有些包含嵌入的下划线，表示语法类别。

粗体红色字符表示保留关键字、运算符和标点符号作为语法的必需部分。

不是粗体红色的竖线 ( | ) 分隔备选项目。

不是粗体红色的方括号 ( [ ] ) 包含可选项目。

非粗体红色的大括号 ({}) 括起重复项。 该项目可能出现零次或多次； 重复从左到右发生，就像等效的左递归规则一样。

语法中的限定词是诸如 array_identifier 之类的词，其中“array”部分表示某种语义意图，“identifier”词指示限定词在语法中简化为“identifier”词。 语法并未完全定义此类限定术语的语义； 例如，虽然在语义上符合 array_identifier 的标识符是由声明创建的，但此类声明形式并未在语法中使用 array_identifier 明确描述。

## 1.7 色彩使用

该标准使用最少量的颜色来增强可读性。 着色不是必需的，并且在以纯黑白方式查看时不会影响此标准的准确性。 使用颜色的地方如下：

- 超链接到本标准其他部分的交叉引用以带下划线的蓝色文本显示（当本标准作为 PDF 文件以交互方式查看时，超链接有效）。
- 形式语言定义中的语法关键字和标记以粗体红色文本显示。
- 一些图形使用最少量的颜色来增强可读性。

## 1.8 标准的内容

提供了章节和附件的概要作为快速参考。 所有章节和几个附件都是本标准的规范性部分。 一些附件仅供参考。

**第一部分：设计和验证结构**
第 1 章描述了本标准的内容和本标准中使用的约定。
第 2 章列出了实现本标准所需的其他标准的引用。
第 3 章介绍构成 SystemVerilog 设计和验证环境的主要构建块：模块、程序、接口、检查器、包和配置。 本章还讨论原语、命名空间、$unit 编译空间和仿真时间的概念。
第 4 章描述了 SystemVerilog 仿真调度语义。

第 5 章描述了 SystemVerilog 源文本中使用的词汇标记及其约定。

第 6 章描述了 SystemVerilog 数据对象和类型，包括线网和变量、它们的声明语法和使用规则，以及线网上值的电荷强度。本章还讨论了字符串和字符串方法、枚举类型、用户定义类型、常量、数据范围和生命周期以及类型兼容性。
第 7 章描述了 SystemVerilog 复合数据类型：结构体、联合体、数组，包括压缩和非压缩数组、动态数组、关联数组和队列。本章还描述了各种数组方法。
第 8 章描述了 SystemVerilog 中面向对象的编程能力。主题包括定义类、接口类、动态构造对象、继承和子类、数据隐藏和封装、多态性和参数化类。
第 9 章描述了 SystemVerilog 程序块：initial、always、always_comb、always_ff、always_latch 和 final。 还描述了顺序和并行语句分组、块名称、语句标签和过程控制。

第 10 章描述了连续赋值、阻塞和非阻塞过程赋值以及过程连续赋值。
第 11 章描述了可以在表达式中使用的运算符和操作数，还讨论了对数组的操作、运算符方法和运算符重载。

第 12 章描述了 SystemVerilog 程序编程语句，例如条件语句和循环结构。

第 13 章描述了任务和功能，它们是行为模型中可以从多个地方调用的子程序。

第 14 章定义了时钟模块、输入和输出偏移、周期延迟和默认时钟。

第 15 章描述了使用事件类型和事件控制的进程间通信，以及内置的信号量和信箱类。
第 16 章描述了即时和并发断言、属性、序列、序列操作、多时钟序列和时钟分辨率。
第 17 章描述了检查器。检查器允许封装断言和建模代码以创建一个单一验证实体。

第 18 章描述了生成随机数、约束随机数生成、动态更改约束、播种随机数生成器 (RNG) 和随机case语句的执行。
第 19 章描述了覆盖组、覆盖点、交叉覆盖、覆盖选项和覆盖方法。
第 20 章描述了大多数内置系统任务和系统函数。
第 21 章描述了用于输入/输出 (I/O) 的其他系统任务和系统函数操作。
第 22 章描述了各种编译器指令，包括用于控制以前的 Verilog 和 SystemVerilog 标准的保留关键字之间的兼容性的指令。

**第二部分：层次结构**

第 23 章描述了如何使用模块实例、接口实例和端口连接规则在 SystemVerilog 中创建层次结构。本章还讨论了 $root 顶层实例，嵌套模块、外部模块、标识符搜索规则、如何覆盖参数值和绑定辅助代码到范围或实例。
第 24 章描述了测试平台程序构造、测试平台竞争条件的消除以及程序控制任务。
第 25 章描述了接口语法、接口端口、modports、接口子程序、参数化接口、虚拟接口和访问接口内的对象。
第 26 章描述了用户定义包和标准内置包。
第 27 章描述了生成结构以及如何使用生成结构来执行过程代码或层次结构的条件或多个实例化。
第 28 章描述了门级和开关级原语以及逻辑强度模型。
第 29 章描述了如何定义用户定义原语 (UDP) 以及这些原语是如何包含在 SystemVerilog 模型中。

第 30 章描述了如何指定模块输入和输出端口之间的时序关系。
第 31 章描述了如何在指定块中使用时序检查来确定信号是否服从时序约束。
第 32 章描述了 SDF 结构的语法和语义。
第 33 章描述了如何配置设计的内容。
第 34 章描述了源文本区域的加密和解密。

**第三部分：应用程序编程接口**
第 35 章描述了 SystemVerilog 的直接编程接口（DPI），一个连接到外部的直接接口语言和语法，用于从其他语言导入函数并将子程序导出到其他语言。
第 36 章提供了编程语言接口（PLI 和 VPI）的概述。
第 37 章介绍了 VPI 数据模型图，它记录了 VPI 对象关系和访问方法。
第 38 章描述了 VPI 例程。
第 39 章描述了 SystemVerilog 中的断言 API。
第 40 章描述了 SystemVerilog 中的覆盖率 API。

**第四部分：附录**

附件 A（规范性）使用 BNF 定义了 SystemVerilog 的形式语法。
附件 B（规范性）列出了 SystemVerilog 关键字。
附件 C（资料性）列出了 SystemVerilog 中已弃用的结构，还讨论 defparam 语句和过程 assign/deassign 的可能弃用声明。
附件 D（资料性）描述了经常使用但本标准未要求的系统任务和系统函数。
附件 E（资料性）描述了经常使用但本标准未要求的编译器指令。
附件 F（规范性）描述了 SystemVerilog 并发断言的形式语义。
附件 G（规范性）描述了 SystemVerilog 标准包，包含邮箱、信号量、随机化和进程的类型定义。
附件 H（规范性）定义了 SystemVerilog DPI 的 C 语言层。
附件 I（规范性）定义了用于 SystemVerilog DPI 应用程序的标准 svdpi.h 头文件。

附件 J（规范性）描述了将其他语言代码包含进SystemVerilog 应用程序的通用指南。
附件 K（规范性）提供了 vpi_user.h 文件内容的列表。
附件 L（规范性）提供了 vpi_compatibility.h 文件的内容列表，它扩展了vpi_user.h 头文件。
附件 M（规范性）提供了 sv_vpi_user.h 文件的内容列表，它扩展了vpi_user.h 头文件。
附件 N（规范性）提供了 SystemVerilog 随机分配系统函数的 C 源代码。
附录 O（资料性）描述了可用于知识产权 (IP) 保护的各种场景，还说明了如何使用相关的指令来达到安全地保护、分发和解密模型的预期效果。
附录 P（资料性）定义了本标准中使用的术语。
附录 Q（资料性）列出了与本标准相关的参考文档。

## 1.9 弃用条款

附录 C 列出了出现在 IEEE Std 1364 或 IEEE Std 1800 早期版本中的结构，但是已弃用且未出现在本标准中。 该附录还列出了出现在本标准，但正在考虑在本标准的未来版本中弃用的结构。

## 1.10 例子

本标准中展示了小型 SystemVerilog 代码示例，这些例子是资料性的。它们旨在说明 SystemVerilog 结构在简单上下文中的用法，而不是定义完整的语法。

## 1.11 先决条件

本标准的某些条款假定具有 C 编程语言的应用知识。
