# Lab1

Lab1部分介绍了计算机组成中两个核心部件ALU与Regfiles的设计思路，以及“有限状态机”的设计方法。本实验一共包含两小节，相应的内容如下：

第一节： ALU 与 Register Files，使用给定的 IP 核组装一个 ALU 模块，自己设计实现一个寄存器组。

第二节：简单的有限状态机设计，完成序列检测任务。

**开始实验之前，你需要回顾或简单思考：**

* Verilog 中
  * 实现基本功能的 `module` 由哪些部分组成？
  * `always @()` 块是什么含义，怎么使用它来完成寄存器组读写操作？
  * 类型 `wire` 和 `reg` 的区别是什么？
  * 赋值操作 `=` 与 `<=` 的区别是什么？
* FSM（Finite State Machine，有限状态机）是什么，你会怎么设计状态转移部分的 code？

本次实验验收时只需要关注 ALU ， Register Files 和 FSM 三个设计的仿真即可。

此部分内容包括：

* [Lab1-1](/Lab1/Lab1-1).
* [Lab1-2](/Lab1/Lab1-2).
* [tips](/Lab1/tips).