# 1.1 VCS+Verdi 仿真教程
**数字IC与硬件设计的两居室**

本教程主要从设计和仿真的实用角度，简单介绍编译仿真工具 VCS 和波形查看工具 Verdi 的联合使用。

本教程中，VCS 主要用于 .v 和 .sv 文件的编译仿真，Verdi 主要用于仿真波形的查看。

***

谁适合阅读本教程

从事数字 IC 行业、有一定 Verilog 基础或数字 IC 知识的学者。

***

阅读本教程前，你需要了解的知识

阅读本教程前，欢迎首先学习《Verilog 教程》、《Verilog 教程高级篇》。

仿真环境的操作系统为 Linux，需要了解 Linux 系统的基本操作命令。

交互式仿真调试时会简单使用 TCL 语言，欢迎参考《TCL 教程》。

***

VCS/Verdi 简介

VCS 是 Synopsys 公司为从事 IC 设计工作的业界人员提供的验证解决方案平台。VCS 是编译型仿真器，可编译 C、C++、Verilog、SystemVerilog 等文件，编译后生成 simv 可执行文件进行仿真。VCS 具有高性能、大规模和高精度的特点，适用于从行为级到 Sign-Off 等各个阶段的仿真验证。

Verdi 最开始是由 novas 公司设计的，2012 年由 Synopsys 公司间接收购。除了源代码浏览器的标准功能（原理图、状态机图和波形比较），Verdi 平台还具有自动跟踪信号活动的高级功能（基于断言的调试、功耗感知调试以及事务和消息数据的调试和分析）。Verdi 平台有助于快速定位和解决设计错误，加速 IC 设计流程。

***

Cat Me

全篇教程都是本人手动搜集、整理、编写的。如果您从中受益，您的赞赏、关注与分享将是最直接、最有效的支持，温暖我去凝结更多数字设计的果实。

基础篇《Verilog 教程》、高级篇《Verilog 教程高级篇》、《DC 综合教程》、《TCL 教程》收到了很多同学的好评，也希望这份《VCS+Verdi 联合仿真教程》，能为努力与善良的你再增裨益。