<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:35.3635</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.05.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0070416</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 광 소결을 사용하여 2단계 공정에서 EMI 차폐 재료를 형성하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF FORMING EMI SHIELDING  MATERIAL IN TWO-STEP PROCESS USING LIGHT SINTERING</inventionTitleEng><openDate>2025.01.22</openDate><openNumber>10-2025-0011879</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/552</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 기판과 기판 위에 증착된 인캡슐런트를 갖는다. 전기 커넥터는 인캡슐런트 외부의 기판 위에 배치된다. 기판 위에 안테나가 형성될 수 있다. 제1 차폐 재료는 전기 커넥터를 제1 차폐 재료로 덮지 않고 인캡슐런트의 일부 위에 배치된다. 제1 차폐 재료는 직접 제트 프린터를 사용하여 인캡슐런트의 일부와 기판의 일부 위에 배치된다. 자외선 또는 강렬한 펄스 광을 방출하는 광원을 제1 차폐 재료로 지향하게 하여 소결을 유도한다. 전기 커넥터 위에 커버가 배치된다. 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하기 위해 제2 차폐 재료가 인캡슐런트 위에 배치된다. 제2 차폐 재료가 제1 차폐 재료와 중첩되어 인캡슐런트의 측면 표면과 기판의 측면 표면을 덮는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스를 제조하는 방법으로서, 상기 방법은기판을 제공하는 단계;기판의 제1 표면 위에 인캡슐런트를 증착하는 단계;인캡슐런트 외부에서 기판의 제1 표면 위에 전기 커넥터를 배치하는 단계;전기 커넥터를 제1 차폐 재료로 덮지 않고 인캡슐런트의 일부 위에 제1 차폐 재료를 배치하는 단계;소결을 유도하기 위해 광원을 제1 차폐 재료로 지향하는 단계;전기 커넥터 위에 커버를 배치하는 단계; 및인캡슐런트 위에 제2 차폐 재료를 배치하는 단계를 포함하고, 커버는 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하는 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 기판 위에 전기 컴포넌트를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 기판의 제1 표면의 반대편에 있는 기판의 제2 표면 상에 안테나를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 제1 차폐 재료는 전기 커넥터로부터의 분리된 상태를 유지하면서 인캡슐런트의 일부와 기판의 일부를 덮는 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 광원을 제1 차폐 재료로 지향하기 전에 제1 차폐 재료 위에 재료를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>6. 반도체 디바이스를 제조하는 방법으로서,기판을 제공하는 단계;기판의 제1 표면 위에 전기 커넥터를 배치하는 단계;전기 커넥터로부터 이격된 기판의 일부에 제1 차폐 재료를 배치하는 단계;소결을 유도하기 위해 광원을 제1 차폐 재료로 지향하는 단계;전기 커넥터 위에 커버를 배치하는 단계; 및기판 위에 제2 차폐 재료를 배치하는 단계를 포함하고, 커버는 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하는 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 기판 위에 전기 컴포넌트를 배치하는 단계; 및전기 컴포넌트 위에 인캡슐런트를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 기판의 제1 표면의 반대편에 있는 기판의 제2 표면 상에 안테나를 형성하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 제1 차폐 재료는 전기 커넥터를 상기 제1 차폐 재료로 덮지 않고 기판의 일부를 덮고 제2 차폐 재료는 제1 차폐 재료와 중첩되는 방법.</claim></claimInfo><claimInfo><claim>10. 제6항에 있어서, 광원을 제1 차폐 재료로 지향하기 전에 제1 차폐 재료 위에 재료를 배치하는 단계를 더 포함하는 방법.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스로서, 기판;기판 위에 배치된 전기 커넥터;전기 커넥터로부터 이격된 기판의 일부 상에 배치된 제1 차폐 재료;소결을 유도하기 위해 제1 차폐 재료로 지향하는 광원;전기 커넥터 위에 배치된 커버; 및 기판 위에 배치된 제2 차폐 재료를 포함하고, 상기 커버는 제2 차폐 재료가 전기 커넥터에 도달하는 것을 방지하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 기판 위에 배치된 전기 컴포넌트; 및전기 컴포넌트 및 기판 위에 증착된 인캡슐런트.반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 기판 상에 형성된 안테나를 더 포함하는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 제2 차폐 재료는 제1 차폐 재료와 중첩되는 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 제1 차폐 재료는 전기 커넥터를 상기 제1 차폐 재료로 덮지 않고 기판의 일부를 덮는 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>인천광역시 중구...</address><code>120230494277</code><country>대한민국</country><engName>JCET STATS ChipPAC Korea Limited</engName><name>제이셋스태츠칩팩코리아(유)</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, SeungHyun</engName><name>이 승현</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>LEE, HeeSoo</engName><name>이 희수</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>SHIN, YongMoo</engName><name>신 영무</name></inventorInfo><inventorInfo><address>대한민국, 인천, 중구...</address><code> </code><country> </country><engName>KIM, ChangOh</engName><name>김 창오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.07.13</priorityApplicationDate><priorityApplicationNumber>18/351,687</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.05.30</receiptDate><receiptNumber>1-1-2024-0585616-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Certificate of Priority] Submission of Document</documentEngName><documentName>[우선권증명서류]서류제출서</documentName><receiptDate>2024.09.24</receiptDate><receiptNumber>1-1-2024-1040225-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172467-84</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240070416.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9308783dbc8e7635304c20686f04ffeed807e5151efff3eaa87eedb8b35ac389adf197aa8c9f7ab1900c62feaeda0da5bd5f896fdaf32e473b</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1eb579bf81ebf2bb519220eafa76581d8835a7a14b269f01c5f383389ff667b0c250fa2ab5eb49aa6af56dfbf69f99963e435676b274b632</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>