# Ejercicio 1

Codigo en archivo aparte

Debe cumplirse que las 3 tareas se ejecuten dentro de 1 tick del sistema. Ese tick del sistema es el MCD, en este caso 20ms. Las tres tareas deben ejecutarse en menos de 20ms. Utilizando timer0 esto no es posible, pues se necesitaria comparar con 312 utilizando un prescaler de 1024. Por ende puedo o reducir el periodo de interrupcion a 10ms (posible con timer0), o utilizar timer1, el cual si puede comparar con ese valor.

# Ejercicio 2

## Inciso A

En el modo Fast PWM el generador de señal setea (Inversor) o clearea (No inversor) su señal al coincidir el valor del Timer con el registro OCR0x. Al hacer Overflow, el generador hace la accion contraria, generando asi una señal periodica.

## Inciso B

Frecuencia

$$
  f_{pwm}=\frac{f_{clk}}{(TOP+1)\cdot N}=\frac{f_{clk}}{256\cdot N}
$$

Ciclo de trabajo
\
Invertido

$$
  DC=\frac{TOP-OCR1A}{TOP+1}\cdot 100\%=\frac{255-OCR1A}{256}\cdot 100\%
$$

No Invertido

$$
  DC=\frac{OCR1A+1}{TOP+1}\cdot 100\%=\frac{OCR1A+1}{256}\cdot 100\%
$$

DC =20%\
No invertido\
$f_{pwm}$>20hz

Reemplando

$$
  DC=20\%=\frac{OCR1A+1}{256}\cdot 100\%
$$

$$
  OCR1A=0.2\cdot 256 - 1=50.2\approx 50
$$

$$
  f_{pwm}=\frac{f_{clk}}{256\cdot N}>20Hz
$$

$$
  \frac{f_{clk}}{256\cdot 20Hz}>N\\
$$

$$
  3125>N~~~~\text{Funciona para cualquier prescaler}
$$

# Ejercicio 3

huh

# Ejercicio 4

## Inciso A

UART Consiste en una conexion full-duplex, en la que la informacion se mueve en ambos sentidos, en simultaneo. Es asincronico, es decir, no necesitan estar sincronizados por un clock en comun(La comunicacion). La trama se puede configurar pero suele ser 8n1 (1 bit de start, 8 de datos, no paridad, 1 de stop). Tiene un mecanismo de doble buffer. Primero se envia el bit de start, luego los datos se envian serialmente (bit por bit), y por ultimo se envia el bit de stop, el receptor al recibir este ultimo puede leer el dato.

BR=115200bps\
 10bytes=10 tramas\
 1trama=10bits\
 totBits=100bits

$$
  \frac{totBits}{BR}=868\mu s
$$

## Inciso B

I2C es comunicacion serial half-duplex (comunicacion en ambos sentidos, una a la vez). Es multi-master multi-slave. Cada slave tiene 7 o 10 bits de direccion unica. Sincronico (comparten una linea SCL de sincronizacion).

SPI serial full-duplex. Sincronica. Master/slave, master genera CLK, Linea de seleccion de slave por cada slave. Al hacerse una transferencia, se intercambian los registros de desplazamiento que tiene tanto el master como el slave

# Ejercicio 5


