[TOC]

# 数字电子技术

> 考试成绩60%   平时成绩40%

- 研究数字信号的编码、运算、记忆、计数、存储、测量和传输的科学技术



### 绪论 #1

- 数字量。表示数字量的信号称为数字信号
- 表示方法：01、高低电位、脉冲信号的有无

##### 数制

- 数制及其转换
  - 转换为十进制数》按照位权展开：第n位乘以进制数的n-1次方，最后获得一个十进制的数
  - 由十进制数转换》除以位数直到为0，取其余数，最先得到的数离小数点最近（从下往上读）
    - 小数部分》不断乘以进制数并取出其个位数，直至乘积为0，最先得到离小数点最近
    - 要求精度达到0.1%：1/1000 约等于 2*10^-1^， 这是要保留十位二进制小数的意思
  - 节省计算步骤（尤其是二进制）》先转换八进制或十六进制，再转换为二进制，这是因为8=2^3^
- BCD代码（二一十代码）：是一段代码，表示信息
  - 二进制码和二进制数即使看起来相似，但它只是一个码，用于对十进制码编码
  - 有权BCD码：每一位都乘以相应的权值
    - 8421码：[0111]~8421BCD~=1 x 4+1 x 2+1 x 1=(7)~10~
    - 2421码：[1101]~2421BCD~=1 x 2+1 x 4+1 x 1=(7)~10~
  - 无权BCD码
    - 余三码：由8421BCD码加上0011形成的无权码。当*两个*二进制数和为9时，相应的余三码和为15，可以自动产生进位信号（相应的，余三码转8421码可以加上其0011的补码1101）

- 算术运算与逻辑运算
- 数字电路
  - 对数字信号进行算术运算与逻辑运算的电路，称为数字电路
  - 将众多数字电路基本单元制作在一块半导体基片上，称为集成电路
  - SSIC小规模集成电路、MSIC、LSIC、VLSIC中、大、超大
  - 摩尔定律（Intel）





[TOC]

### 逻辑函数及其简化 #2 

##### 基本逻辑

- 与、或、非

  - 与：P=AB 相当于两个开关串联，共同决定灯泡的亮灭
    - 表示：方框中划`&` 或 子弹头（半圆形）
  - 或：P=A+B相当于两个开关并联，其中一个闭合时（开）即可令灯泡亮
    - 表示：方框中划`≥1` 或 双曲形
  - 非：P='A相当于一个开关与灯泡并联，开关闭合时（开）灯泡因被短路而不亮
    - 表示：方框中划`1` 或 等腰三角形且尖端处有圆圈

- 真值表：使用0、1表示状态，以开关为原因，亮灭为结果的算法表

- 逻辑一般形式

  - 与非逻辑 P=非(A·B)

  - 或非逻辑 P=非(A+B)

  - 与或非逻辑 P=非(A·B+C·D)

  - 同或逻辑 P=A $\odot$B

    P=非A·非B+AB ，仅当AB相同时输出1，否则为0

    - 表示：方框中划`=1` 且有圆圈

  - 异或逻辑 P=A $\oplus$ B

    P=A·非B+非A·B  相异时输出1，否则0
  
    - 表示：方框中划`=1`
    
    - A⊙B = $\overline{A⊕B}$ = $\overline{A}$ ⊕ B


##### 表示成逻辑表达式

- 先列出真值表，再套上表达式

- 与-或表达式
  - 把每个输出为1的一组输入变量组合状态以逻辑乘形式表示（0用逻辑非来表示）
  - 再将所有逻辑乘相加

- 或-与表达式
  - 把每个输出为0的一组输入变量组合状态以逻辑加形式表示（1用逻辑非来表示）
  - 再将所有逻辑加相乘
- 真值表唯一，但表达式不唯一（虽然等值）

##### 逻辑代数基本定律

- 若表达式F=G，则他们有相同的真值表，这是可逆的
- 满足交换律、结合律。分配律可化简，因为AA=A、A(1+C+B)=A
  - **A+BC=(A+B)(A+C)**
  - A+BCD=(A+B)(A+C)(A+D)
  - A+B+CD=(A+B+C)(A+B+D)
- 重叠律
  - A+A=A
  - AA=A
- 反演律：逻辑加》逻辑乘；同或》异或
  - 非(A+B)=非A·非B
  - 非(AB)=非A+非B
  - 非(A $\odot$B)=非A $\oplus$ 非B
- 调换律
  - 若A $\oplus$ B=C，则必有：A $\oplus$ C=B,B $\oplus$ C=A

##### 三个规则与采用公式

- 代入规则：任何一个含有变量A的等式，如果将所有出现A的地方都代之以一个逻辑函数F，则等式依然成立

- 反演规则（不是反演律）

  - 设F是一个逻辑函数表达式，如果将F中所有的 ①与运算和或运算互换 ②常量1与常量0互换 ③原变量和反变量互换 ④运算顺序不变，这样得到的等式为原函数F的反函数

  - 例：已知F=$A+\overline{B+\overline{C}\overline{D+\overline{E}}}$，求$\overline{F}$

    ------

  - 解：$\overline{F}=\overline{A}\overline{\overline{B}(C+\overline{\overline{D}E})}$ （不能拆外围，换的是变量）

- 对偶规则

  - 设F是一个逻辑函数表达式，如果将F中所有的 ①与运算和或运算互换 ②常量1与常量0互换 ③运算顺序不变，则可以获得一个新函数F*，称为F的对偶式
  - F=A(B+$\overline{C}$)      F*=A+B$\overline{C}$
  - F=A非B+A(C+0)     F*=(A+非B)(A+C·1)
  - 等式的对偶式也是等式（左边的对偶式等于右边的对偶式）

- 常用公式

  - 吸收式AB+A$\overline{B}$=A
    - 其对偶式(A+B)·(A+$\overline{B}$)=A
  - A+AB=A
    - 对偶式A(A+B)=A
  - A+$\overline{A}$B=A+B
  - AB+$\overline{A}$C+BC=AB+$\overline{A}$C

##### 简化

- 用化简后的表达式构成逻辑电路，可节省器件

- 公式化简法：利用上述常用公式
  
  - 如果遇到大量连续乘法，可以先取其对偶式，再计算
  
- 逻辑函数标准形式

  - 最小项表达式（标准与或式）

    - 全部由最小项相加而成的与或表达式称为最小项表达式，书写时可以简写

      例：F=ABC+AB$\overline{C}$+$\overline{A}$BC+$\overline{A}\overline{B}$C

      可以表达为    F(A,B,C)=$\sum_{M}$(1,3,6,7)（带非号为0）

    - 补全为最小项表达式：使用吸收式 (B+$\overline{B}$)=1

  - 最小项性质

    - 任意两个最小项（不重复）之积相乘为0
    - 所有最小项相加结果为1
    
  - 最大项表达式（标准或与式）
  
    - 所有最大项相与而构成的或与表达式称为最大项表达式
  
      可以表达为$\pi(1,3,6,7)$（带非号为1）
  
    - 使用分配律、以及(B·$\overline{B}$)=0
  
  - 最大项性质
  
    - 任意两个最小项（不重复）之和相加为1
    - 所有最小项相乘结果为0
    
  - 最小项表达式与最大项表达式关系

    - $\sum_{M}$(0,1,3,6,7)=$\pi$(2,4,5)：刚好占用了0-7所有的数字

##### 卡诺图

- 将逻辑变量分成两组，每一组变量取值组合按循环码的规则排所构成的方格图，图中每一个方格对应着逻辑变量的一个最小项：有则填1，无则填0
  - 循环码：相邻两组编码之间只有一个变量值不同的编码，如：00，01，11，10

- 利用卡诺图化简

  - 按照矩形画圈、圈过可以继续圈
  - 先圈唯一项、应该把圈最大化
  
- 任意项的使用

  - 既可当作0，也可当作1，表达式中为区分于或与式的相加式$\sum{d}$
  - 在卡诺图中，任意项应该画x，但画圈时可圈可不圈



[TOC]

### 组合逻辑电路 #4

> 分析：电路已知，推导出功能
>
> 设计：已知功能，设计电路

##### 组合逻辑电路分析方法

- 已知逻辑电路图，求解或验证逻辑功能的过程
- 写出组合逻辑电路
  1. 写出各输出端（每个汇总点）表达式
  2. 列真值表
  3. 归纳逻辑功能

##### 加法器

> 两个二进制数之间的算术运算在计算机中皆由若干步加法运算和移位进行的

- 1位全加器：完成两个一位二进制数加法
  - CI表示低位二进制数相加的进位输出到本位的输入
  - F为三者之和
  - CO为进位输出
  
- 串行进位加法器(逐位进位加法器)
  - 可以构建多位加法电路
  - 结构简单，但运算速度慢
- 超前进位加法器
  
  - 并行产生结果，故大大提高了运算速度
- 半加器
  - 没有进位输入的加法器电路
  - 其真值表与异或逻辑关系一致（不看进位）
- 加法器的应用
  - 码组变换
    - 引脚接地为低电平，接电源（VCC）为高电平
  - 减法：减法即加上减数的补码



##### 编码器

- 编码：在选定的二进制数码中，赋予每个二进制数以某一固定含义。能完成编码功能的电路称为编码器
  
- 字符编码、十进制编码（二进制表示十进制）
  
- 优先编码器：能识别输入信号的优先级别并进行编码的逻辑部件
  
  - 当$\overline{IN_7}$=0时，无论其他输入端数据为0或1，输出$\overline{Y_2}\overline{Y_1}\overline{Y_0}$=000。用二进制的反码形式表示数“7”（高数字优先，但输出数字最小）
  - 数字端（0表示有请求，每次只能从大数往小读的第一个数）
  - EN使能端、$\overline{ST}$（EI）选通端(致能输入，即是否能输入)、$\overline{Y_{EX}}$（GS）扩展端（是否不处于工作状态）、YS（EO）输出使能端（是否为有效输入，没有0即无效）
    - 所有输出均被锁在高电平：选通输入端没有接地
    - 接通电源后，选通输出端输出低电平：无有效编码输入
  - *记住8线-3线优先编码器真值表*

| $\overline{ST}$ | $\overline{IN_0}$ | $\overline{IN_1}$ | $\overline{IN_2}$ | $\overline{IN_3}$ | $\overline{Y_1}$ | $\overline{Y_0}$ | $\overline{Y_{EX}}$ | Ys   |
| :-------------: | ----------------- | ----------------- | ----------------- | ----------------- | ---------------- | ---------------- | ------------------- | ---- |
|        1        | x                 | x                 | x                 | x                 | 1                | 1                | 1                   | 1    |
|        0        | 1                 | 1                 | 1                 | 1                 | 1                | 1                | 1                   | 0    |
|        0        | x                 | x                 | x                 | 0                 | 0                | 0                | 0                   | 1    |
|        0        | x                 | x                 | 0                 | 1                 | 0                | 1                | 0                   | 1    |
|        0        | x                 | 0                 | 1                 | 1                 | 1                | 0                | 0                   | 1    |
|        0        | 0                 | 1                 | 1                 | 1                 | 1                | 1                | 0                   | 1    |

- 编码器的功能扩展
  - 用两片8线-3线优先编码器扩展成为16线-4线优先编码器
  - ST接YS
  - 若高位片的输入中有低电平，则由于对应的YS=1，使得低位片输出被封

##### 译码器：编码器的反功能

- 译码器的输出端子数N和输入端子数n应满足N<=2^n^
- 2线4线译码器、3线8线译码器、4线10线译码器
  - 左边为输入端数，右边为输出端数，不包括EN端
  - 译码过程中，任何时候只有一个输出端为有效电平

- 译码器功能扩展
- 功能
  - 用作数据分配器：数据选择器的反功能
  - 七段显示（日字型显示屏）译码器
    - 将8421码输出为对应信号
    - $\overline{LT}$灯测试输入，确认是否所有灯能亮，低电平有效
    - $\overline{BI}$/$\overline{RBO}$熄灭状态（强行）
    - $\overline{RBI}$显示为0时熄灭

##### 数值比较器

- 能完成比较两个数字大小或是是否相等的各种逻辑电路
- 输入为两个数，输出有三端，分别表示大于、等于、小于。仅相等时输出1
- 集成4位数值比较器
- 数值比较器的位数扩展
  - 级联扩展：结构简单但运算速度低
  - 并联扩展：速度快

##### 数据选择器

- 选择多个输入通道中的任意一路信号传输到输出端，作为输出信号。在某一时刻中，仅允许一个输入信号（如：D10\~D13）被选择作为输出信号。其中D10\~D13需接入数据选择器
- 双4选1数据选择器、8选1数据选择器
- 功能扩展
  - 双4选1数据选择器扩展为8选1数据选择器...

##### 组合逻辑电路设计

- 采用小规模集成器件的组合逻辑电路设计
  - 设计是分析的逆过程
    - 阅读功能，列出真值表
    - 将输出表达式变换成适当的形式
    - 尽可能合并乘积项，以减少项级的器件数
  - 使用与非门设计的特点
    - 结构为3级门电路，分别是输入级、与项级、输出级（或项级）
    - 输入级门电路的个数，取决于函数中乘积项所包含的尾部因子种类的多少》尽可能减少尾部因子的种类，以减少输入级器件的数目
    - 与项级包含器件的多少，取决于乘积项的多少》应该尽可能合并乘积项，以减少与项级的器件数
    - 输出级总是一个非门
  
- 采用中规模集成器件实现组合逻辑函数

  - 中规模集成器件都具有某种确定的逻辑功能（全加器、选择器等）

  - 可以将要实现的逻辑函数表达式进行变换，使之尽可能地与某种集成器件的逻辑函数表达式类似

    - ABC的顺序应该是由大到小

  - 采用中规模集成器件设计组合逻辑电路既可省去繁琐的设计，也可以避免设计中带来的错误，以提高电路的可靠性

  - 使用具有n个地址输入端的数据选择器实现n变量的逻辑函数

  - 使用具有n个地址输入端的数据选择器实现m变量的逻辑函数（m>n）

    - 扩展法：使用多片集成器件

    - 降维图法：将卡诺图格数减半以融入一个乘积项。可以不断往下融合

      融入方法：变量乘以格子内的数再逻辑加

      拓展：对与5个变量的逻辑函数，可以先分两张表画卡诺图对应第五个变量的0和1，然后再合并
  
      | 0    | 0    | 0    | 0    |
      | ---- | ---- | ---- | ---- |
      | 0    | 0    | 1    | 1    |
      | 0    | 1    | 1    | 0    |
      | 0    | 1    | 1    | 1    |
  
      | 0    | 0    | D    | D                                      |
      | ---- | ---- | ---- | -------------------------------------- |
      | 0    | 1    | 1    | $\overline{D}$ = D\*0+$\overline{D}$*1 |
  
      

[TOC]

### 触发器 #5

##### 基本触发器

- 基本触发器电路由两个与非门（或或非门）交叉耦合组成。有两个输入端：$\overline{S_D}$置1端、$\overline{R_D}$置0端和输出端Q、$\overline{Q}$

  - 有记忆功能理应输出一组互补的数（0、1）
  - 置1端和置0端都为0时，此时非法（输出皆为1）
  - 仅置1端为0时(10)，Q=1，此时置1
  - 仅置0端为0时(01)，Q=0，此时置0
  - 上述两者的状态会存储在触发器中
  - 两者都为1时，此时输出上述两者之一的状态（保持合法的状态）（通过输出来判断状态）
  - 若此时为非法状态：通过与或门的速度快慢差得到上诉两者状态之一（合法），但我们不知道，故绘制工作波形图时应该画两种情况的虚线

- 三个功能：置0、置1、保持

- 符号：框内加s

- 基本触发器功能描述

  - 状态转移真值表：下一稳定状态Q^n+1^、原稳定状态Q^n^。特别留意是否为非

    | $\overline{R_D}$置0端 | $\overline{S_D}$置1端 |    Q^n+1^    |
    | :-------------------: | :-------------------: | :----------: |
    |           0           |           1           |      0       |
    |           1           |           0           |      1       |
    |           1           |           1           | Q^n^（保持） |
    |           0           |           0           |     非法     |

  - 由卡诺图得到状态转移方程：Q^n+1^ = S~D~ + $\overline{R_D}$Q^n^   （$\overline{S_D}$+$\overline{R_D}$=1）

  - 状态转移图、激励表（驱动表）

##### 钟控触发器

- 钟控R-S触发器
  - 结构与功能：由基本触发器和触发引导电路组成
    - 时钟CP：不断等于0或1。CP=0时，不引起触发器内部变化，CP=1时，触发了触发器
    
    - R、S同时等于0时保持。01置1,10置0,11非法。这点与基本触发器相反（因为R、S没有$\overline{非}$）
    
      CP=1时：Q^n+1^ = S + $\overline{R}$Q^n^ 且 RS = 0
- 钟控D触发器
  - CP=0时，屏蔽D信号，使得触发器保持现状；
  
    CP=1时：Q^n+1^=D
  
    - 到点跟随源信号
- 钟控J-K触发器
  - CP=0，屏蔽其他信号，触发器保持原状态
  
    CP=1：Q^n+1^=$J\overline{Q^n}$+$\overline{K}$Q^n^  :star:
  
    - CP=1时》JK：00保持、01置0、10置1，11翻转
- 钟控T触发器
  - 在钟控J-K触发器的基础上，把JK接起来并连成T
  
  - CP=0时，保持；
  
    CP=1时：Q^n+1^ = T=T$\overline{Q^n}$+$\overline{T}$Q^n^
  
    t=0保持，t=1翻转
- 钟控D触发器
  - CP=1时，Q^n+1^=D
- 电位触发方式的工作特性
  - CP=0不接受信号，CP=1接收输入激励信号，这种钟控方式称为电位触发方式
- 下降沿：空心圆圈接三角形
- 上升沿：只有三角形

##### 主从触发器

- 主从R-S触发器
  - CP=1时，主触发器打开并接收信号，而从触发器被封锁，因此触发器状态保持不变。这一阶段为准备阶段
  - CP由1变0（CP的下降沿），主触发器被封锁，状态保持不变，从触发器打开并发生状态变换（与钟控R-S触发器一样）
  - CP=0时，主触发器仍被封锁，不再接收信号
- 主从J-K触发器
  - CP的下降沿时信号才会变化，变化与钟控J-K触发器一样
- 主从J-K触发器的主触发器的一次翻转现象
  - CP=0时，Q~主~^n^ = Q^n^
  - 当CP由0变1或CP=1时，主触发器状态发生翻转，Q~主~^n^ = $\overline{Q^n}$这说明主触发器将一直保持不变，不再随输入信号的变化而变化。这就是主触发器的一次翻转现象

------

##### 边沿触发器

- 维持-阻塞触发器
  - 工作原理：置0阻塞线、置0维持线、置1阻塞线、置1维持线
  - 维持-阻塞D触发器：上升沿触发：Q^n+1^ = [D] · CP↑ 。上升沿时与钟控D触发器抑制。信号与D相似都有延迟
  - 直接置0端$\overline{R_D}$：等于0时，直接置0
  - 直接置1端$\overline{S_D}$：等于0时，直接置1
  - 直接置0端与直接置1端对信号的影响优先级最高，且无论CP等于多少都会生效（即：异步）
- 下降沿触发的边沿触发器
  - 下降沿触发的J-K触发器：Q^n+1^ = [ J $\overline{Q^n}$ + $\overline{K}$Q^n^ ] · CP↓



[TOC]

### 时序逻辑电路 #6

##### 时序逻辑电路概念

- 时序逻辑电路任何时刻的输出不仅取决于当时的输入信号，而且还取决于电路原先的工作状态。即与以前的输入信号及输出有关
- 分析：驱动方程 + 状态转移方程 = 输出方程
- 寄存器、移位寄存器
  - 数码寄存器
    - 能够存放一位二进制数码的电路
    - 由于触发器具有记忆功能，因此可以作为数码寄存器电路
  - 移位寄存器
    - 具有移位功能，串并行转换的寄存器，可用于数值运算和处理。串行输入时数码串左边（高位）先入
    - 并行转换成串行：M=0时移位，M=1时为串行。启动前需RD非清零
    - 用于脉冲节拍延迟：移位寄存器输出信号比输入信号有延迟
    - 74ls195
- 同步计数器（同步时序逻辑电路）
  - 对时钟脉冲的个数进行计数。可应用于定时、分频、执行数字运算
    - 绘制波形图时，CP的下降沿数量取决于触发器数量，n个触发器应绘制2^n^个下降沿
    - 观察驱动方程，先绘制波形图，再写出真值表会更加快速
    - 出现两条线一起接到了某个入口，表示与运算
- 集成同步计数器
  - $\overline{CR}$清零端（异步清零，即优先级高于CP）
  - CO进位输出。计满时输出1
  - CT使能端.其中1个不为1时，保持
  - CP脉冲，U为加，D为减
- 异步计数器
  - 各级触发器的状态转移不是在同一时钟作用下同时发生的
  - 特点
    - 电路结构简单
    - 工作速度慢、效率低下
- 集成异步计数器

##### 设计

- 采用中规模集成器件实现任意模值计数（分频）器

