TimeQuest Timing Analyzer report for TEI_GRUPO17
Wed Jul 30 21:33:54 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 170.1 MHz ; 170.1 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.879 ; -141.571           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.879 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.796      ;
; -4.879 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.796      ;
; -4.879 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.796      ;
; -4.879 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.796      ;
; -4.734 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.651      ;
; -4.734 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.651      ;
; -4.734 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.651      ;
; -4.734 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.651      ;
; -4.675 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.591      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.666 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.620      ;
; -4.565 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.481      ;
; -4.539 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.456      ;
; -4.539 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.456      ;
; -4.539 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.456      ;
; -4.539 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.456      ;
; -4.530 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.446      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.475      ;
; -4.511 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.789      ;
; -4.511 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.789      ;
; -4.511 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.789      ;
; -4.511 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.789      ;
; -4.420 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.336      ;
; -4.335 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.251      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.326 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 5.280      ;
; -4.307 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.584      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.298 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.613      ;
; -4.261 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.177      ;
; -4.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.514      ;
; -4.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.514      ;
; -4.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.514      ;
; -4.236 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.514      ;
; -4.225 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.141      ;
; -4.197 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.474      ;
; -4.116 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.032      ;
; -4.099 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.016      ;
; -4.099 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.016      ;
; -4.099 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.016      ;
; -4.099 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.016      ;
; -4.060 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.340      ;
; -4.060 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.340      ;
; -4.060 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.340      ;
; -4.060 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.340      ;
; -4.057 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.336      ;
; -4.045 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.323      ;
; -4.045 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.323      ;
; -4.045 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.323      ;
; -4.045 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.323      ;
; -4.032 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.309      ;
; -4.024 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.303      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.320      ; 5.338      ;
; -4.000 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.279      ;
; -3.922 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.199      ;
; -3.921 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.837      ;
; -3.895 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.811      ;
; -3.893 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.170      ;
; -3.887 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.166      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.840      ;
; -3.857 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.136      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.517 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.099      ;
; 0.656 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.891      ;
; 0.708 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 0.972      ;
; 0.750 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.332      ;
; 0.765 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.000      ;
; 0.821 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.056      ;
; 0.857 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.092      ;
; 0.860 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.442      ;
; 0.866 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.101      ;
; 0.930 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.165      ;
; 0.959 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.195      ;
; 0.961 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.543      ;
; 0.979 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.215      ;
; 0.990 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.572      ;
; 0.990 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 1.610      ;
; 0.995 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.230      ;
; 0.995 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.577      ;
; 0.998 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.233      ;
; 0.999 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.234      ;
; 0.999 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.263      ;
; 1.000 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.235      ;
; 1.008 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.243      ;
; 1.062 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.298      ;
; 1.065 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.647      ;
; 1.067 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.303      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.320      ;
; 1.096 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.331      ;
; 1.105 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.687      ;
; 1.132 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.367      ;
; 1.143 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.725      ;
; 1.243 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.479      ;
; 1.247 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.829      ;
; 1.280 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.515      ;
; 1.281 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.516      ;
; 1.318 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.582      ;
; 1.340 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.576      ;
; 1.345 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.220      ;
; 1.350 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.225      ;
; 1.376 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.640      ;
; 1.376 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.611      ;
; 1.411 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.646      ;
; 1.427 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.663      ;
; 1.436 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.672      ;
; 1.442 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.677      ;
; 1.484 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.719      ;
; 1.489 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.753      ;
; 1.507 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.743      ;
; 1.510 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.774      ;
; 1.515 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.750      ;
; 1.531 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.406      ;
; 1.584 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 1.848      ;
; 1.588 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.823      ;
; 1.596 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.832      ;
; 1.627 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.863      ;
; 1.676 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 2.296      ;
; 1.721 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 2.341      ;
; 1.730 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.966      ;
; 1.732 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.968      ;
; 1.738 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.088      ; 1.983      ;
; 1.821 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.057      ;
; 1.821 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.057      ;
; 1.821 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.057      ;
; 1.841 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.116      ; 2.114      ;
; 1.864 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.100      ;
; 1.879 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 2.499      ;
; 1.882 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.118      ;
; 1.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 2.517      ;
; 1.910 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.146      ;
; 1.926 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.162      ;
; 1.928 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 2.548      ;
; 1.946 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.181      ;
; 1.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.196      ;
; 1.962 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.040      ; 2.159      ;
; 1.964 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.545      ;
; 1.988 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.224      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.005 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.279      ;
; 2.027 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.263      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.035 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.117      ; 2.309      ;
; 2.056 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.463      ; 2.676      ;
; 2.057 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.638      ;
; 2.066 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.302      ;
; 2.070 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.651      ;
; 2.074 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.310      ;
; 2.074 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.310      ;
; 2.081 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.317      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.153  ; 0.337        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst5|inst4|clk                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst1|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst2|clk                                                    ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst|clk                                                     ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.641 ; 3.160 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.499 ; 6.886 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.832 ; 6.277 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.913 ; 6.343 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.499 ; 6.886 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.358 ; 5.764 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.534 ; 4.973 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.322 ; 5.746 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.082 ; 5.492 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.043 ; 5.463 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.019 ; 5.457 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.475 ; 4.910 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.220 ; 5.661 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.246 ; 5.676 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.931 ; 4.350 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.168 ; 2.321 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.299 ; 4.631 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.565 ; 0.762 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.441 ; 1.887 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.236 ; 3.696 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.415 ; 2.825 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.236 ; 3.696 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.890 ; 3.321 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.889 ; -2.349 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.999 ; -1.397 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.217 ; -1.649 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.028 ; -1.397 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.392 ; -1.793 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.410 ; -1.812 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.130 ; -1.576 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.117 ; -1.528 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.111 ; -1.526 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.109 ; -1.523 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.000 ; -1.407 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.153 ; -1.600 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.010 ; -1.402 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.999 ; -1.438 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.495 ; -2.936 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.618 ; -0.736 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.592 ; -1.950 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.061  ; -0.120 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.045 ; -1.460 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.413 ; -1.802 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.413 ; -1.802 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.567 ; -1.950 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.558 ; -1.970 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.451  ; 9.469  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.270  ; 7.181  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.427  ; 8.373  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 8.292  ; 8.215  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 9.451  ; 9.469  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 8.135  ; 8.056  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 8.179  ; 8.077  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.594  ; 7.523  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.546  ; 7.477  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 8.469  ; 8.365  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 8.437  ; 8.345  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.391  ; 7.334  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.388  ; 7.333  ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.747  ; 6.832  ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.347  ; 6.390  ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 9.832  ; 9.724  ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 10.148 ; 10.193 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.896  ; 6.832  ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.859  ; 6.844  ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.896  ; 5.828  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.037 ; 5.004 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.454 ; 5.458 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.452 ; 5.487 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.743 ; 5.806 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.887 ; 7.062 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.238 ; 5.211 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.276 ; 5.233 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.236 ; 5.193 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.184 ; 5.140 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.938 ; 5.939 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.012 ; 6.010 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.037 ; 5.004 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.041 ; 5.012 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.422 ; 6.333 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.185 ; 6.093 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 6.766 ; 6.715 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 6.654 ; 6.683 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.394 ; 6.359 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.395 ; 6.362 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.470 ; 5.579 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; FINDET      ; 9.793  ; 9.437  ; 9.939  ; 10.184 ;
; DATA[0]    ; IenVI_UC    ; 9.861  ; 10.154 ; 10.608 ; 10.300 ;
; DATA[1]    ; FINDET      ; 9.851  ; 9.820  ; 10.304 ; 10.218 ;
; DATA[1]    ; IenVI_UC    ; 10.244 ; 10.212 ; 10.642 ; 10.665 ;
; DATA[2]    ; FINDET      ; 10.460 ; 9.163  ; 9.647  ; 10.793 ;
; DATA[2]    ; IenVI_UC    ; 9.587  ; 10.821 ; 11.217 ; 10.008 ;
; DATA[3]    ; FINDET      ; 9.319  ; 9.053  ; 9.514  ; 9.671  ;
; DATA[3]    ; IenVI_UC    ; 9.477  ; 9.680  ; 10.095 ; 9.875  ;
; DATA[4]    ; FINDET      ; 8.495  ; 8.229  ; 8.682  ; 8.880  ;
; DATA[4]    ; IenVI_UC    ; 8.653  ; 8.856  ; 9.304  ; 9.043  ;
; DATA[5]    ; FINDET      ; 9.238  ; 9.229  ; 9.676  ; 9.653  ;
; DATA[5]    ; IenVI_UC    ; 9.653  ; 9.599  ; 10.077 ; 10.037 ;
; DATA[6]    ; FINDET      ; 9.043  ; 8.735  ; 9.194  ; 9.399  ;
; DATA[6]    ; IenVI_UC    ; 9.159  ; 9.404  ; 9.823  ; 9.555  ;
; DATA[7]    ; FINDET      ; 9.004  ; 8.640  ; 9.133  ; 9.370  ;
; DATA[7]    ; IenVI_UC    ; 9.064  ; 9.365  ; 9.794  ; 9.494  ;
; DATA[8]    ; FINDET      ; 8.980  ; 8.741  ; 9.184  ; 9.364  ;
; DATA[8]    ; IenVI_UC    ; 9.165  ; 9.341  ; 9.788  ; 9.545  ;
; DATA[9]    ; FINDET      ; 8.436  ; 8.364  ; 8.871  ; 8.811  ;
; DATA[9]    ; IenVI_UC    ; 8.788  ; 8.797  ; 9.235  ; 9.232  ;
; DATA[10]   ; FINDET      ; 9.181  ; 9.071  ; 9.549  ; 9.568  ;
; DATA[10]   ; IenVI_UC    ; 9.495  ; 9.542  ; 9.992  ; 9.910  ;
; DATA[11]   ; FINDET      ; 9.207  ; 9.141  ; 9.593  ; 9.583  ;
; DATA[11]   ; IenVI_UC    ; 9.565  ; 9.568  ; 10.007 ; 9.954  ;
; LOAD_I     ; IenVI_UC    ; 6.295  ;        ;        ; 6.431  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; FINDET      ; 9.475  ; 9.133  ; 9.638  ; 9.851  ;
; DATA[0]    ; IenVI_UC    ; 9.543  ; 9.824  ; 10.261 ; 9.987  ;
; DATA[1]    ; FINDET      ; 9.552  ; 9.462  ; 9.935  ; 9.913  ;
; DATA[1]    ; IenVI_UC    ; 9.872  ; 9.901  ; 10.323 ; 10.284 ;
; DATA[2]    ; FINDET      ; 10.138 ; 8.836  ; 9.279  ; 10.465 ;
; DATA[2]    ; IenVI_UC    ; 9.246  ; 10.487 ; 10.875 ; 9.628  ;
; DATA[3]    ; FINDET      ; 8.985  ; 8.733  ; 9.152  ; 9.328  ;
; DATA[3]    ; IenVI_UC    ; 9.143  ; 9.334  ; 9.738  ; 9.501  ;
; DATA[4]    ; FINDET      ; 8.184  ; 7.937  ; 8.402  ; 8.552  ;
; DATA[4]    ; IenVI_UC    ; 8.347  ; 8.533  ; 8.962  ; 8.751  ;
; DATA[5]    ; FINDET      ; 8.401  ; 8.370  ; 8.841  ; 8.763  ;
; DATA[5]    ; IenVI_UC    ; 8.780  ; 8.750  ; 9.173  ; 9.190  ;
; DATA[6]    ; FINDET      ; 8.525  ; 7.808  ; 8.263  ; 8.871  ;
; DATA[6]    ; IenVI_UC    ; 8.218  ; 8.874  ; 9.281  ; 8.612  ;
; DATA[7]    ; FINDET      ; 8.516  ; 7.504  ; 7.955  ; 8.850  ;
; DATA[7]    ; IenVI_UC    ; 7.914  ; 8.865  ; 9.260  ; 8.304  ;
; DATA[8]    ; FINDET      ; 8.330  ; 8.294  ; 8.725  ; 8.719  ;
; DATA[8]    ; IenVI_UC    ; 8.704  ; 8.679  ; 9.129  ; 9.074  ;
; DATA[9]    ; FINDET      ; 7.998  ; 7.792  ; 8.169  ; 8.370  ;
; DATA[9]    ; IenVI_UC    ; 8.202  ; 8.347  ; 8.780  ; 8.518  ;
; DATA[10]   ; FINDET      ; 8.094  ; 8.020  ; 8.396  ; 8.538  ;
; DATA[10]   ; IenVI_UC    ; 8.430  ; 8.443  ; 8.948  ; 8.745  ;
; DATA[11]   ; FINDET      ; 8.117  ; 7.991  ; 8.373  ; 8.561  ;
; DATA[11]   ; IenVI_UC    ; 8.401  ; 8.466  ; 8.971  ; 8.722  ;
; LOAD_I     ; IenVI_UC    ; 6.137  ;        ;        ; 6.259  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.608 ; 6.608 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.628 ; 6.628 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.390 ; 7.390 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.400 ; 7.400 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.115 ; 7.115 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.608 ; 6.608 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.145 ; 7.145 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.145 ; 7.145 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.145 ; 7.145 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.147 ; 7.147 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.618 ; 6.618 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.157 ; 7.157 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.072 ; 6.072 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.092 ; 6.092 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.822 ; 6.822 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.832 ; 6.832 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.558 ; 6.558 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.072 ; 6.072 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.588 ; 6.588 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.588 ; 6.588 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.588 ; 6.588 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.600 ; 6.600 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.590 ; 6.590 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.082 ; 6.082 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.600 ; 6.600 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.616     ; 6.707     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.636     ; 6.727     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.413     ; 7.502     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.423     ; 7.512     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.130     ; 7.219     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.616     ; 6.707     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.142     ; 7.233     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.142     ; 7.233     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.142     ; 7.233     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.156     ; 7.247     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.146     ; 7.237     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.626     ; 6.717     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.156     ; 7.247     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.101     ; 6.109     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.121     ; 6.129     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.863     ; 6.875     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.873     ; 6.885     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.591     ; 6.603     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.101     ; 6.109     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.606     ; 6.614     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.606     ; 6.614     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.606     ; 6.614     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.619     ; 6.627     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.609     ; 6.617     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.111     ; 6.119     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.619     ; 6.627     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 189.54 MHz ; 189.54 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.276 ; -123.232          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.276 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.202      ;
; -4.276 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.202      ;
; -4.276 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.202      ;
; -4.276 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.202      ;
; -4.152 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.078      ;
; -4.152 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.078      ;
; -4.152 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.078      ;
; -4.152 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 5.078      ;
; -4.090 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.014      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -4.084 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 5.044      ;
; -3.985 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.909      ;
; -3.973 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.899      ;
; -3.973 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.899      ;
; -3.973 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.899      ;
; -3.973 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.899      ;
; -3.966 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.890      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.960 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.920      ;
; -3.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.195      ;
; -3.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.195      ;
; -3.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.195      ;
; -3.935 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.195      ;
; -3.861 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.785      ;
; -3.787 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.711      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.741      ;
; -3.749 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.263      ; 5.007      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.299      ; 5.037      ;
; -3.716 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.640      ;
; -3.691 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.951      ;
; -3.691 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.951      ;
; -3.691 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.951      ;
; -3.691 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.951      ;
; -3.682 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.606      ;
; -3.644 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.902      ;
; -3.596 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.856      ;
; -3.592 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.516      ;
; -3.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.503      ;
; -3.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.503      ;
; -3.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.503      ;
; -3.577 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.503      ;
; -3.549 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.267      ; 4.811      ;
; -3.549 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.267      ; 4.811      ;
; -3.549 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.267      ; 4.811      ;
; -3.549 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.267      ; 4.811      ;
; -3.543 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.803      ;
; -3.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.785      ;
; -3.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.785      ;
; -3.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.785      ;
; -3.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.785      ;
; -3.505 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.763      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.499 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.299      ; 4.793      ;
; -3.495 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.755      ;
; -3.419 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.679      ;
; -3.413 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.337      ;
; -3.400 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.658      ;
; -3.391 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.071     ; 4.315      ;
; -3.386 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.313      ;
; -3.386 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.313      ;
; -3.386 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.313      ;
; -3.386 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.068     ; 4.313      ;
; -3.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.345      ;
; -3.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.345      ;
; -3.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.345      ;
; -3.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.345      ;
; -3.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.345      ;
; -3.385 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.035     ; 4.345      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.459 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 0.994      ;
; 0.592 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.806      ;
; 0.634 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.876      ;
; 0.660 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.195      ;
; 0.683 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.897      ;
; 0.744 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.958      ;
; 0.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.292      ;
; 0.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.987      ;
; 0.781 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.994      ;
; 0.826 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.040      ;
; 0.864 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.079      ;
; 0.872 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.407      ;
; 0.881 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.096      ;
; 0.893 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.107      ;
; 0.894 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.108      ;
; 0.896 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.467      ;
; 0.896 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.110      ;
; 0.897 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.111      ;
; 0.900 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.435      ;
; 0.900 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.114      ;
; 0.903 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.438      ;
; 0.907 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.149      ;
; 0.947 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.482      ;
; 0.959 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.174      ;
; 0.961 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.176      ;
; 0.979 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.193      ;
; 0.979 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.193      ;
; 1.007 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.542      ;
; 1.033 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.568      ;
; 1.039 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.252      ;
; 1.108 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.391      ; 1.643      ;
; 1.111 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.326      ;
; 1.143 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.356      ;
; 1.158 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.372      ;
; 1.206 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.448      ;
; 1.212 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.427      ;
; 1.236 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.117      ;
; 1.237 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.479      ;
; 1.246 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.127      ;
; 1.263 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.476      ;
; 1.286 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.499      ;
; 1.291 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.506      ;
; 1.306 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.521      ;
; 1.320 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.533      ;
; 1.349 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.562      ;
; 1.355 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.597      ;
; 1.361 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.574      ;
; 1.373 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.588      ;
; 1.374 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.616      ;
; 1.407 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.263     ; 1.288      ;
; 1.424 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.637      ;
; 1.455 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.670      ;
; 1.462 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.704      ;
; 1.476 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.691      ;
; 1.517 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.088      ;
; 1.559 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.130      ;
; 1.570 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.785      ;
; 1.585 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.800      ;
; 1.599 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.822      ;
; 1.648 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.863      ;
; 1.658 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.873      ;
; 1.667 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.882      ;
; 1.671 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.105      ; 1.920      ;
; 1.673 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.888      ;
; 1.695 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.266      ;
; 1.721 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.936      ;
; 1.740 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.955      ;
; 1.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.314      ;
; 1.747 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.962      ;
; 1.751 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.322      ;
; 1.762 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.976      ;
; 1.766 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.298      ;
; 1.767 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.982      ;
; 1.790 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.005      ;
; 1.799 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.977      ;
; 1.803 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.018      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.829 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.080      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.851 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.107      ; 2.102      ;
; 1.862 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.394      ;
; 1.867 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.438      ;
; 1.874 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.089      ;
; 1.884 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.099      ;
; 1.886 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.105      ; 2.135      ;
; 1.894 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.109      ;
; 1.897 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.429      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst5|inst4|clk                                                          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst1|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst2|clk                                                    ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst|clk                                                     ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst1|inst4|clk                                                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst2|inst4|clk                                                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst3|inst4|clk                                                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst4|inst4|clk                                                    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst4|inst3|inst5|inst4|clk                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.282 ; 2.705 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.793 ; 6.111 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.160 ; 5.584 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.287 ; 5.616 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.793 ; 6.111 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.755 ; 5.105 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.000 ; 4.381 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.736 ; 5.066 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.504 ; 4.847 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.464 ; 4.822 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.452 ; 4.794 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.956 ; 4.320 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.635 ; 4.973 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.655 ; 4.988 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.493 ; 3.793 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.018 ; 2.143 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.745 ; 4.108 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.536 ; 0.738 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.200 ; 1.569 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.854 ; 3.176 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.111 ; 2.404 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.854 ; 3.176 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.552 ; 2.840 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.632 ; -1.985 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.808 ; -1.137 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.009 ; -1.367 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.842 ; -1.137 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.175 ; -1.490 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.192 ; -1.528 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.934 ; -1.296 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.920 ; -1.252 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.923 ; -1.256 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.917 ; -1.245 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.808 ; -1.148 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.950 ; -1.316 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.823 ; -1.146 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.808 ; -1.176 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.178 ; -2.530 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.573 ; -0.706 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.341 ; -1.651 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.033  ; -0.166 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.849 ; -1.195 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.189 ; -1.509 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.189 ; -1.509 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.330 ; -1.645 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.333 ; -1.647 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 8.873 ; 8.910 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.806 ; 6.675 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.816 ; 7.778 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.710 ; 7.646 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 8.873 ; 8.910 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.556 ; 7.502 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.599 ; 7.513 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.068 ; 6.983 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.023 ; 6.939 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.854 ; 7.772 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.823 ; 7.757 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.879 ; 6.816 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.878 ; 6.819 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.360 ; 6.367 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.992 ; 5.970 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 9.094 ; 8.958 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 9.354 ; 9.392 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.449 ; 6.364 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.422 ; 6.378 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.550 ; 5.500 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.787 ; 4.733 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.179 ; 5.145 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.172 ; 5.163 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.441 ; 5.458 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.590 ; 6.722 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.964 ; 4.921 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.001 ; 4.933 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.969 ; 4.898 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.919 ; 4.851 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.619 ; 5.570 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.696 ; 5.650 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.787 ; 4.733 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.789 ; 4.741 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.049 ; 5.962 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 5.826 ; 5.739 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 6.392 ; 6.318 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 6.284 ; 6.263 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.043 ; 5.982 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.049 ; 5.988 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.172 ; 5.274 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+-------------+-------+-------+--------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF    ;
+------------+-------------+-------+-------+--------+-------+
; DATA[0]    ; FINDET      ; 8.988 ; 8.678 ; 9.104  ; 9.339 ;
; DATA[0]    ; IenVI_UC    ; 9.074 ; 9.286 ; 9.735  ; 9.402 ;
; DATA[1]    ; FINDET      ; 9.043 ; 9.042 ; 9.424  ; 9.371 ;
; DATA[1]    ; IenVI_UC    ; 9.438 ; 9.341 ; 9.767  ; 9.722 ;
; DATA[2]    ; FINDET      ; 9.621 ; 8.435 ; 8.837  ; 9.866 ;
; DATA[2]    ; IenVI_UC    ; 8.831 ; 9.919 ; 10.262 ; 9.135 ;
; DATA[3]    ; FINDET      ; 8.583 ; 8.331 ; 8.725  ; 8.860 ;
; DATA[3]    ; IenVI_UC    ; 8.727 ; 8.881 ; 9.256  ; 9.023 ;
; DATA[4]    ; FINDET      ; 7.828 ; 7.569 ; 7.978  ; 8.136 ;
; DATA[4]    ; IenVI_UC    ; 7.965 ; 8.126 ; 8.532  ; 8.276 ;
; DATA[5]    ; FINDET      ; 8.533 ; 8.491 ; 8.877  ; 8.821 ;
; DATA[5]    ; IenVI_UC    ; 8.887 ; 8.831 ; 9.217  ; 9.175 ;
; DATA[6]    ; FINDET      ; 8.332 ; 8.032 ; 8.440  ; 8.602 ;
; DATA[6]    ; IenVI_UC    ; 8.428 ; 8.630 ; 8.998  ; 8.738 ;
; DATA[7]    ; FINDET      ; 8.292 ; 7.953 ; 8.386  ; 8.577 ;
; DATA[7]    ; IenVI_UC    ; 8.349 ; 8.590 ; 8.973  ; 8.684 ;
; DATA[8]    ; FINDET      ; 8.280 ; 8.025 ; 8.437  ; 8.549 ;
; DATA[8]    ; IenVI_UC    ; 8.421 ; 8.578 ; 8.945  ; 8.735 ;
; DATA[9]    ; FINDET      ; 7.784 ; 7.694 ; 8.148  ; 8.071 ;
; DATA[9]    ; IenVI_UC    ; 8.090 ; 8.082 ; 8.467  ; 8.446 ;
; DATA[10]   ; FINDET      ; 8.463 ; 8.304 ; 8.770  ; 8.728 ;
; DATA[10]   ; IenVI_UC    ; 8.700 ; 8.761 ; 9.124  ; 9.068 ;
; DATA[11]   ; FINDET      ; 8.483 ; 8.364 ; 8.814  ; 8.743 ;
; DATA[11]   ; IenVI_UC    ; 8.760 ; 8.781 ; 9.139  ; 9.112 ;
; LOAD_I     ; IenVI_UC    ; 5.965 ;       ;        ; 6.072 ;
+------------+-------------+-------+-------+--------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 8.716 ; 8.406 ; 8.846 ; 9.044 ;
; DATA[0]    ; IenVI_UC    ; 8.788 ; 9.003 ; 9.426 ; 9.133 ;
; DATA[1]    ; FINDET      ; 8.786 ; 8.719 ; 9.104 ; 9.101 ;
; DATA[1]    ; IenVI_UC    ; 9.101 ; 9.073 ; 9.483 ; 9.391 ;
; DATA[2]    ; FINDET      ; 9.341 ; 8.143 ; 8.520 ; 9.577 ;
; DATA[2]    ; IenVI_UC    ; 8.525 ; 9.628 ; 9.959 ; 8.807 ;
; DATA[3]    ; FINDET      ; 8.291 ; 8.046 ; 8.414 ; 8.555 ;
; DATA[3]    ; IenVI_UC    ; 8.428 ; 8.578 ; 8.937 ; 8.701 ;
; DATA[4]    ; FINDET      ; 7.558 ; 7.310 ; 7.735 ; 7.849 ;
; DATA[4]    ; IenVI_UC    ; 7.692 ; 7.845 ; 8.231 ; 8.022 ;
; DATA[5]    ; FINDET      ; 7.771 ; 7.720 ; 8.119 ; 8.030 ;
; DATA[5]    ; IenVI_UC    ; 8.102 ; 8.058 ; 8.412 ; 8.406 ;
; DATA[6]    ; FINDET      ; 7.871 ; 7.198 ; 7.610 ; 8.129 ;
; DATA[6]    ; IenVI_UC    ; 7.580 ; 8.158 ; 8.511 ; 7.897 ;
; DATA[7]    ; FINDET      ; 7.873 ; 6.927 ; 7.336 ; 8.110 ;
; DATA[7]    ; IenVI_UC    ; 7.309 ; 8.160 ; 8.492 ; 7.623 ;
; DATA[8]    ; FINDET      ; 7.687 ; 7.631 ; 8.030 ; 8.002 ;
; DATA[8]    ; IenVI_UC    ; 8.013 ; 7.974 ; 8.384 ; 8.317 ;
; DATA[9]    ; FINDET      ; 7.396 ; 7.163 ; 7.552 ; 7.680 ;
; DATA[9]    ; IenVI_UC    ; 7.545 ; 7.683 ; 8.062 ; 7.839 ;
; DATA[10]   ; FINDET      ; 7.506 ; 7.366 ; 7.748 ; 7.817 ;
; DATA[10]   ; IenVI_UC    ; 7.748 ; 7.793 ; 8.199 ; 8.035 ;
; DATA[11]   ; FINDET      ; 7.522 ; 7.337 ; 7.731 ; 7.839 ;
; DATA[11]   ; IenVI_UC    ; 7.719 ; 7.809 ; 8.221 ; 8.018 ;
; LOAD_I     ; IenVI_UC    ; 5.823 ;       ;       ; 5.918 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.174 ; 6.176 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.194 ; 6.196 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.896 ; 6.898 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.906 ; 6.908 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.643 ; 6.645 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.174 ; 6.176 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.670 ; 6.672 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.670 ; 6.672 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.670 ; 6.672 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.682 ; 6.684 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.672 ; 6.674 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.184 ; 6.186 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.682 ; 6.684 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.467 ; 5.467 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.487 ; 5.487 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.162 ; 6.162 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.172 ; 6.172 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.920 ; 5.920 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.467 ; 5.467 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.943 ; 5.943 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.943 ; 5.943 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.943 ; 5.943 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.955 ; 5.955 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.945 ; 5.945 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.477 ; 5.477 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.955 ; 5.955 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.204     ; 6.204     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.224     ; 6.224     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.908     ; 6.908     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.918     ; 6.918     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.657     ; 6.657     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.204     ; 6.204     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.669     ; 6.669     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.669     ; 6.669     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.669     ; 6.669     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.684     ; 6.684     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.674     ; 6.674     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.214     ; 6.214     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.684     ; 6.684     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.459     ; 5.560     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.479     ; 5.580     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.137     ; 6.228     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.147     ; 6.238     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.896     ; 5.987     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.459     ; 5.560     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.905     ; 6.006     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.905     ; 6.006     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.905     ; 6.006     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.920     ; 6.021     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.910     ; 6.011     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.469     ; 5.570     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.920     ; 6.021     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.248 ; -59.550           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -51.132                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                          ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.248 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.191      ;
; -2.248 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.191      ;
; -2.248 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.191      ;
; -2.248 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.191      ;
; -2.164 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.106      ;
; -2.164 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.107      ;
; -2.164 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.107      ;
; -2.164 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.107      ;
; -2.164 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.107      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.125 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.087      ;
; -2.092 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.034      ;
; -2.080 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 3.022      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.007      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.007      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.007      ;
; -2.064 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 3.007      ;
; -2.054 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.192      ;
; -2.054 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.192      ;
; -2.054 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.192      ;
; -2.054 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.192      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.041 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 3.003      ;
; -2.008 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.950      ;
; -1.980 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.922      ;
; -1.970 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.150      ; 3.107      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.941 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.025     ; 2.903      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.931 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.170      ; 3.088      ;
; -1.927 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.869      ;
; -1.908 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.850      ;
; -1.898 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 3.035      ;
; -1.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.035      ;
; -1.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.035      ;
; -1.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.035      ;
; -1.897 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.035      ;
; -1.843 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.785      ;
; -1.822 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.765      ;
; -1.822 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.765      ;
; -1.822 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.765      ;
; -1.822 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.765      ;
; -1.813 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.950      ;
; -1.810 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.949      ;
; -1.809 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.948      ;
; -1.790 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.930      ;
; -1.790 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.930      ;
; -1.790 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.930      ;
; -1.790 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.930      ;
; -1.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.927      ;
; -1.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.927      ;
; -1.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.927      ;
; -1.789 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.927      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.774 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; 0.170      ; 2.931      ;
; -1.772 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.911      ;
; -1.743 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.685      ;
; -1.741 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.878      ;
; -1.738 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.680      ;
; -1.738 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.877      ;
; -1.737 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.876      ;
; -1.733 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.870      ;
; -1.722 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.861      ;
; -1.722 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.861      ;
; -1.722 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.861      ;
; -1.722 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.861      ;
; -1.711 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.655      ;
; -1.711 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.655      ;
; -1.711 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.655      ;
; -1.711 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.655      ;
+--------+------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                           ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.271 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.587      ;
; 0.356 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.484      ;
; 0.374 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.517      ;
; 0.380 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.696      ;
; 0.419 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.547      ;
; 0.436 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.564      ;
; 0.452 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.768      ;
; 0.455 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.583      ;
; 0.460 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.588      ;
; 0.495 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.811      ;
; 0.509 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.637      ;
; 0.513 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.642      ;
; 0.516 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.832      ;
; 0.521 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.837      ;
; 0.524 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.653      ;
; 0.525 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 0.861      ;
; 0.528 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.671      ;
; 0.536 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.664      ;
; 0.538 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.666      ;
; 0.545 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.673      ;
; 0.549 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.677      ;
; 0.554 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.682      ;
; 0.555 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.871      ;
; 0.558 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.687      ;
; 0.575 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.704      ;
; 0.576 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.892      ;
; 0.588 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.716      ;
; 0.589 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.717      ;
; 0.593 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.721      ;
; 0.599 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.915      ;
; 0.653 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.782      ;
; 0.659 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.232      ; 0.975      ;
; 0.682 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.810      ;
; 0.687 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.815      ;
; 0.688 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.831      ;
; 0.701 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.830      ;
; 0.715 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.843      ;
; 0.720 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.863      ;
; 0.727 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; -0.150     ; 0.661      ;
; 0.731 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; -0.150     ; 0.665      ;
; 0.742 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.870      ;
; 0.752 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.881      ;
; 0.755 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.883      ;
; 0.757 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.886      ;
; 0.783 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.911      ;
; 0.791 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.934      ;
; 0.792 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.935      ;
; 0.802 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.931      ;
; 0.802 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.930      ;
; 0.830 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; -0.150     ; 0.764      ;
; 0.843 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.971      ;
; 0.845 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.059      ; 0.988      ;
; 0.848 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.977      ;
; 0.851 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.980      ;
; 0.878 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.214      ;
; 0.916 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.252      ;
; 0.918 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.047      ;
; 0.926 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.051      ; 1.061      ;
; 0.938 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.067      ;
; 0.967 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.096      ;
; 0.967 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.096      ;
; 0.971 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.307      ;
; 0.974 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.103      ;
; 0.975 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.104      ;
; 0.983 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.319      ;
; 0.986 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.134      ;
; 0.987 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.116      ;
; 1.016 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.145      ;
; 1.019 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.355      ;
; 1.023 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.152      ;
; 1.042 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.171      ;
; 1.047 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.024      ; 1.155      ;
; 1.050 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.179      ;
; 1.052 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.367      ;
; 1.068 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.197      ;
; 1.069 ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.252      ; 1.405      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.085 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.234      ;
; 1.091 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.406      ;
; 1.095 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.224      ;
; 1.097 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.245      ;
; 1.101 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.230      ;
; 1.102 ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 1.231      ;
; 1.102 ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.417      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.253      ;
; 1.104 ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.232      ;
+-------+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|unidad_control:inst6|reg_1bit:inst5|inst4                   ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; circuito_principal:inst|contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst5|inst4|clk                                                          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst1|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst2|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst6|inst6|inst1|inst|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst10|inst4|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst11|inst4|clk                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst4|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst5|inst4|clk                                                     ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst|inst1|inst6|inst4|clk                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.480 ; 2.135 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.580 ; 4.175 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.236 ; 3.770 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.250 ; 3.865 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.580 ; 4.175 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.944 ; 3.540 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.503 ; 3.083 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.930 ; 3.525 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.836 ; 3.381 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.812 ; 3.370 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 2.778 ; 3.393 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.483 ; 3.068 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.893 ; 3.520 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.926 ; 3.526 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.179 ; 2.836 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.244 ; 1.624 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.469 ; 2.885 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.338 ; 0.657 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 0.822 ; 1.418 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.762 ; 2.458 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.315 ; 1.932 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.762 ; 2.458 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.585 ; 2.236 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.060 ; -1.692 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.571 ; -1.132 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.707 ; -1.299 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.571 ; -1.132 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.770 ; -1.372 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.786 ; -1.392 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.655 ; -1.250 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.642 ; -1.218 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.645 ; -1.227 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.639 ; -1.212 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.584 ; -1.150 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.663 ; -1.262 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.586 ; -1.163 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.584 ; -1.169 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.393 ; -1.979 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.358 ; -0.689 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.899 ; -1.435 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.001  ; -0.304 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.604 ; -1.176 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.778 ; -1.354 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.778 ; -1.354 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.857 ; -1.433 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.866 ; -1.436 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.754 ; 5.773 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.276 ; 4.233 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.965 ; 4.922 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.890 ; 4.881 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.754 ; 5.773 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.800 ; 4.751 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.813 ; 4.768 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.435 ; 4.431 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.412 ; 4.398 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.992 ; 4.927 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.975 ; 4.911 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.337 ; 4.313 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.332 ; 4.316 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.910 ; 4.079 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.733 ; 3.794 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 5.640 ; 5.681 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 5.816 ; 5.888 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 4.043 ; 4.078 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 4.029 ; 4.089 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.505 ; 3.405 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 2.961 ; 2.997 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.180 ; 3.271 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.183 ; 3.283 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.349 ; 3.503 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.208 ; 4.397 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.072 ; 3.123 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.086 ; 3.142 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.060 ; 3.112 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.033 ; 3.076 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.445 ; 3.567 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.484 ; 3.584 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.961 ; 2.997 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.964 ; 3.003 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.782 ; 3.739 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.580 ; 3.582 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 3.921 ; 4.004 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.855 ; 3.943 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.694 ; 3.752 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 3.700 ; 3.754 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.264 ; 3.269 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 5.640 ; 5.487 ; 6.068 ; 6.239 ;
; DATA[0]    ; IenVI_UC    ; 5.622 ; 5.888 ; 6.374 ; 6.316 ;
; DATA[1]    ; FINDET      ; 5.654 ; 5.669 ; 6.269 ; 6.238 ;
; DATA[1]    ; IenVI_UC    ; 5.804 ; 5.902 ; 6.373 ; 6.517 ;
; DATA[2]    ; FINDET      ; 5.984 ; 5.324 ; 5.897 ; 6.644 ;
; DATA[2]    ; IenVI_UC    ; 5.459 ; 6.232 ; 6.779 ; 6.145 ;
; DATA[3]    ; FINDET      ; 5.348 ; 5.272 ; 5.845 ; 6.009 ;
; DATA[3]    ; IenVI_UC    ; 5.407 ; 5.596 ; 6.144 ; 6.093 ;
; DATA[4]    ; FINDET      ; 4.907 ; 4.844 ; 5.358 ; 5.552 ;
; DATA[4]    ; IenVI_UC    ; 4.979 ; 5.155 ; 5.687 ; 5.606 ;
; DATA[5]    ; FINDET      ; 5.305 ; 5.399 ; 5.913 ; 5.994 ;
; DATA[5]    ; IenVI_UC    ; 5.534 ; 5.553 ; 6.129 ; 6.161 ;
; DATA[6]    ; FINDET      ; 5.240 ; 5.122 ; 5.647 ; 5.850 ;
; DATA[6]    ; IenVI_UC    ; 5.257 ; 5.488 ; 5.985 ; 5.895 ;
; DATA[7]    ; FINDET      ; 5.216 ; 5.072 ; 5.614 ; 5.839 ;
; DATA[7]    ; IenVI_UC    ; 5.207 ; 5.464 ; 5.974 ; 5.862 ;
; DATA[8]    ; FINDET      ; 5.182 ; 5.129 ; 5.630 ; 5.862 ;
; DATA[8]    ; IenVI_UC    ; 5.264 ; 5.430 ; 5.997 ; 5.878 ;
; DATA[9]    ; FINDET      ; 4.887 ; 4.926 ; 5.472 ; 5.525 ;
; DATA[9]    ; IenVI_UC    ; 5.061 ; 5.135 ; 5.660 ; 5.720 ;
; DATA[10]   ; FINDET      ; 5.294 ; 5.362 ; 5.845 ; 5.989 ;
; DATA[10]   ; IenVI_UC    ; 5.497 ; 5.542 ; 6.124 ; 6.093 ;
; DATA[11]   ; FINDET      ; 5.296 ; 5.395 ; 5.869 ; 5.995 ;
; DATA[11]   ; IenVI_UC    ; 5.530 ; 5.544 ; 6.130 ; 6.117 ;
; LOAD_I     ; IenVI_UC    ; 3.689 ;       ;       ; 4.123 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 5.467 ; 5.318 ; 5.904 ; 6.044 ;
; DATA[0]    ; IenVI_UC    ; 5.448 ; 5.709 ; 6.174 ; 6.146 ;
; DATA[1]    ; FINDET      ; 5.489 ; 5.468 ; 6.063 ; 6.062 ;
; DATA[1]    ; IenVI_UC    ; 5.598 ; 5.731 ; 6.192 ; 6.305 ;
; DATA[2]    ; FINDET      ; 5.805 ; 5.139 ; 5.690 ; 6.453 ;
; DATA[2]    ; IenVI_UC    ; 5.269 ; 6.047 ; 6.583 ; 5.932 ;
; DATA[3]    ; FINDET      ; 5.158 ; 5.089 ; 5.639 ; 5.803 ;
; DATA[3]    ; IenVI_UC    ; 5.219 ; 5.400 ; 5.933 ; 5.881 ;
; DATA[4]    ; FINDET      ; 4.734 ; 4.679 ; 5.206 ; 5.358 ;
; DATA[4]    ; IenVI_UC    ; 4.809 ; 4.976 ; 5.488 ; 5.448 ;
; DATA[5]    ; FINDET      ; 4.853 ; 4.915 ; 5.468 ; 5.522 ;
; DATA[5]    ; IenVI_UC    ; 5.045 ; 5.095 ; 5.652 ; 5.710 ;
; DATA[6]    ; FINDET      ; 4.917 ; 4.621 ; 5.144 ; 5.555 ;
; DATA[6]    ; IenVI_UC    ; 4.751 ; 5.159 ; 5.685 ; 5.386 ;
; DATA[7]    ; FINDET      ; 4.912 ; 4.463 ; 4.971 ; 5.538 ;
; DATA[7]    ; IenVI_UC    ; 4.593 ; 5.154 ; 5.668 ; 5.213 ;
; DATA[8]    ; FINDET      ; 4.830 ; 4.882 ; 5.380 ; 5.451 ;
; DATA[8]    ; IenVI_UC    ; 5.012 ; 5.072 ; 5.581 ; 5.622 ;
; DATA[9]    ; FINDET      ; 4.652 ; 4.663 ; 5.058 ; 5.267 ;
; DATA[9]    ; IenVI_UC    ; 4.793 ; 4.894 ; 5.397 ; 5.300 ;
; DATA[10]   ; FINDET      ; 4.686 ; 4.788 ; 5.197 ; 5.412 ;
; DATA[10]   ; IenVI_UC    ; 4.918 ; 4.928 ; 5.542 ; 5.439 ;
; DATA[11]   ; FINDET      ; 4.687 ; 4.766 ; 5.188 ; 5.422 ;
; DATA[11]   ; IenVI_UC    ; 4.896 ; 4.929 ; 5.552 ; 5.430 ;
; LOAD_I     ; IenVI_UC    ; 3.601 ;       ;       ; 4.029 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.600 ; 4.597 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.620 ; 4.617 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.044 ; 5.040 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.054 ; 5.050 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.887 ; 4.883 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.600 ; 4.597 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.900 ; 4.897 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.900 ; 4.897 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.900 ; 4.897 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.909 ; 4.906 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.899 ; 4.896 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.610 ; 4.607 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.909 ; 4.906 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.550 ; 3.550 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.570 ; 3.570 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.973 ; 3.973 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.983 ; 3.983 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.823 ; 3.823 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.550 ; 3.550 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.847 ; 3.847 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.837 ; 3.837 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.560 ; 3.560 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.847 ; 3.847 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.733     ; 4.733     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.753     ; 4.753     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.232     ; 5.232     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.242     ; 5.242     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.051     ; 5.051     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.733     ; 4.733     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.079     ; 5.079     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.079     ; 5.079     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.079     ; 5.079     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.084     ; 5.084     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.074     ; 5.074     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.743     ; 4.743     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.084     ; 5.084     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.663     ; 3.729     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.683     ; 3.749     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.139     ; 4.197     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.149     ; 4.207     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.966     ; 4.024     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.663     ; 3.729     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.995     ; 4.061     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.995     ; 4.061     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.995     ; 4.061     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.000     ; 4.066     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.990     ; 4.056     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.673     ; 3.739     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.000     ; 4.066     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.879   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.879   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -141.571 ; 0.0   ; 0.0      ; 0.0     ; -51.132             ;
;  CLK             ; -141.571 ; 0.000 ; N/A      ; N/A     ; -51.132             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.641 ; 3.160 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.499 ; 6.886 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.832 ; 6.277 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.913 ; 6.343 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.499 ; 6.886 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.358 ; 5.764 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.534 ; 4.973 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.322 ; 5.746 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.082 ; 5.492 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.043 ; 5.463 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.019 ; 5.457 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.475 ; 4.910 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.220 ; 5.661 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.246 ; 5.676 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.931 ; 4.350 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.168 ; 2.321 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.299 ; 4.631 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.565 ; 0.762 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.441 ; 1.887 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.236 ; 3.696 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.415 ; 2.825 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.236 ; 3.696 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.890 ; 3.321 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.060 ; -1.692 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.571 ; -1.132 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.707 ; -1.299 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.571 ; -1.132 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.770 ; -1.372 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.786 ; -1.392 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.655 ; -1.250 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.642 ; -1.218 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.645 ; -1.227 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.639 ; -1.212 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.584 ; -1.148 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.663 ; -1.262 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.586 ; -1.146 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.584 ; -1.169 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.393 ; -1.979 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.358 ; -0.689 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -0.899 ; -1.435 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.061  ; -0.120 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.604 ; -1.176 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.778 ; -1.354 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.778 ; -1.354 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.857 ; -1.433 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.866 ; -1.436 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DATA[*]   ; CLK        ; 9.451  ; 9.469  ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.270  ; 7.181  ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 8.427  ; 8.373  ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 8.292  ; 8.215  ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 9.451  ; 9.469  ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 8.135  ; 8.056  ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 8.179  ; 8.077  ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.594  ; 7.523  ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.546  ; 7.477  ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 8.469  ; 8.365  ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 8.437  ; 8.345  ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 7.391  ; 7.334  ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.388  ; 7.333  ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 6.747  ; 6.832  ; Rise       ; CLK             ;
; FIN       ; CLK        ; 6.347  ; 6.390  ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 9.832  ; 9.724  ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 10.148 ; 10.193 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 6.896  ; 6.832  ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 6.859  ; 6.844  ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 5.896  ; 5.828  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 2.961 ; 2.997 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.180 ; 3.271 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.183 ; 3.283 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.349 ; 3.503 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.208 ; 4.397 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.072 ; 3.123 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.086 ; 3.142 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.060 ; 3.112 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.033 ; 3.076 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.445 ; 3.567 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.484 ; 3.584 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.961 ; 2.997 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.964 ; 3.003 ; Rise       ; CLK             ;
; ERROR     ; CLK        ; 3.782 ; 3.739 ; Rise       ; CLK             ;
; FIN       ; CLK        ; 3.580 ; 3.582 ; Rise       ; CLK             ;
; FINDET    ; CLK        ; 3.921 ; 4.004 ; Rise       ; CLK             ;
; IenVI_UC  ; CLK        ; 3.855 ; 3.943 ; Rise       ; CLK             ;
; Ienb_UC   ; CLK        ; 3.694 ; 3.752 ; Rise       ; CLK             ;
; OenVC_UC  ; CLK        ; 3.700 ; 3.754 ; Rise       ; CLK             ;
; PAUSA     ; CLK        ; 3.264 ; 3.269 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; DATA[0]    ; FINDET      ; 9.793  ; 9.437  ; 9.939  ; 10.184 ;
; DATA[0]    ; IenVI_UC    ; 9.861  ; 10.154 ; 10.608 ; 10.300 ;
; DATA[1]    ; FINDET      ; 9.851  ; 9.820  ; 10.304 ; 10.218 ;
; DATA[1]    ; IenVI_UC    ; 10.244 ; 10.212 ; 10.642 ; 10.665 ;
; DATA[2]    ; FINDET      ; 10.460 ; 9.163  ; 9.647  ; 10.793 ;
; DATA[2]    ; IenVI_UC    ; 9.587  ; 10.821 ; 11.217 ; 10.008 ;
; DATA[3]    ; FINDET      ; 9.319  ; 9.053  ; 9.514  ; 9.671  ;
; DATA[3]    ; IenVI_UC    ; 9.477  ; 9.680  ; 10.095 ; 9.875  ;
; DATA[4]    ; FINDET      ; 8.495  ; 8.229  ; 8.682  ; 8.880  ;
; DATA[4]    ; IenVI_UC    ; 8.653  ; 8.856  ; 9.304  ; 9.043  ;
; DATA[5]    ; FINDET      ; 9.238  ; 9.229  ; 9.676  ; 9.653  ;
; DATA[5]    ; IenVI_UC    ; 9.653  ; 9.599  ; 10.077 ; 10.037 ;
; DATA[6]    ; FINDET      ; 9.043  ; 8.735  ; 9.194  ; 9.399  ;
; DATA[6]    ; IenVI_UC    ; 9.159  ; 9.404  ; 9.823  ; 9.555  ;
; DATA[7]    ; FINDET      ; 9.004  ; 8.640  ; 9.133  ; 9.370  ;
; DATA[7]    ; IenVI_UC    ; 9.064  ; 9.365  ; 9.794  ; 9.494  ;
; DATA[8]    ; FINDET      ; 8.980  ; 8.741  ; 9.184  ; 9.364  ;
; DATA[8]    ; IenVI_UC    ; 9.165  ; 9.341  ; 9.788  ; 9.545  ;
; DATA[9]    ; FINDET      ; 8.436  ; 8.364  ; 8.871  ; 8.811  ;
; DATA[9]    ; IenVI_UC    ; 8.788  ; 8.797  ; 9.235  ; 9.232  ;
; DATA[10]   ; FINDET      ; 9.181  ; 9.071  ; 9.549  ; 9.568  ;
; DATA[10]   ; IenVI_UC    ; 9.495  ; 9.542  ; 9.992  ; 9.910  ;
; DATA[11]   ; FINDET      ; 9.207  ; 9.141  ; 9.593  ; 9.583  ;
; DATA[11]   ; IenVI_UC    ; 9.565  ; 9.568  ; 10.007 ; 9.954  ;
; LOAD_I     ; IenVI_UC    ; 6.295  ;        ;        ; 6.431  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DATA[0]    ; FINDET      ; 5.467 ; 5.318 ; 5.904 ; 6.044 ;
; DATA[0]    ; IenVI_UC    ; 5.448 ; 5.709 ; 6.174 ; 6.146 ;
; DATA[1]    ; FINDET      ; 5.489 ; 5.468 ; 6.063 ; 6.062 ;
; DATA[1]    ; IenVI_UC    ; 5.598 ; 5.731 ; 6.192 ; 6.305 ;
; DATA[2]    ; FINDET      ; 5.805 ; 5.139 ; 5.690 ; 6.453 ;
; DATA[2]    ; IenVI_UC    ; 5.269 ; 6.047 ; 6.583 ; 5.932 ;
; DATA[3]    ; FINDET      ; 5.158 ; 5.089 ; 5.639 ; 5.803 ;
; DATA[3]    ; IenVI_UC    ; 5.219 ; 5.400 ; 5.933 ; 5.881 ;
; DATA[4]    ; FINDET      ; 4.734 ; 4.679 ; 5.206 ; 5.358 ;
; DATA[4]    ; IenVI_UC    ; 4.809 ; 4.976 ; 5.488 ; 5.448 ;
; DATA[5]    ; FINDET      ; 4.853 ; 4.915 ; 5.468 ; 5.522 ;
; DATA[5]    ; IenVI_UC    ; 5.045 ; 5.095 ; 5.652 ; 5.710 ;
; DATA[6]    ; FINDET      ; 4.917 ; 4.621 ; 5.144 ; 5.555 ;
; DATA[6]    ; IenVI_UC    ; 4.751 ; 5.159 ; 5.685 ; 5.386 ;
; DATA[7]    ; FINDET      ; 4.912 ; 4.463 ; 4.971 ; 5.538 ;
; DATA[7]    ; IenVI_UC    ; 4.593 ; 5.154 ; 5.668 ; 5.213 ;
; DATA[8]    ; FINDET      ; 4.830 ; 4.882 ; 5.380 ; 5.451 ;
; DATA[8]    ; IenVI_UC    ; 5.012 ; 5.072 ; 5.581 ; 5.622 ;
; DATA[9]    ; FINDET      ; 4.652 ; 4.663 ; 5.058 ; 5.267 ;
; DATA[9]    ; IenVI_UC    ; 4.793 ; 4.894 ; 5.397 ; 5.300 ;
; DATA[10]   ; FINDET      ; 4.686 ; 4.788 ; 5.197 ; 5.412 ;
; DATA[10]   ; IenVI_UC    ; 4.918 ; 4.928 ; 5.542 ; 5.439 ;
; DATA[11]   ; FINDET      ; 4.687 ; 4.766 ; 5.188 ; 5.422 ;
; DATA[11]   ; IenVI_UC    ; 4.896 ; 4.929 ; 5.552 ; 5.430 ;
; LOAD_I     ; IenVI_UC    ; 3.601 ;       ;       ; 4.029 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FINDET        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ienb_UC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2998     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 2998     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 288   ; 288  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 189   ; 189  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 30 21:33:53 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.879            -141.571 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.276            -123.232 CLK 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.248             -59.550 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -51.132 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4619 megabytes
    Info: Processing ended: Wed Jul 30 21:33:54 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


