TimeQuest Timing Analyzer report for Debug
Sun Oct 25 22:41:01 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock10'
 13. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sun Oct 25 22:40:58 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 20.15 MHz ; 20.15 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 190.058 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 192.707 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.629 ; 0.000         ;
; Clock10                              ; 5.099 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                  ;
+---------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 190.058 ; DataMemory:dataMem|hex[5]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 9.851      ;
; 190.231 ; DataMemory:dataMem|hex[5]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 9.678      ;
; 190.284 ; DataMemory:dataMem|hex[5]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 9.625      ;
; 190.823 ; DataMemory:dataMem|hex[5]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 9.086      ;
; 190.870 ; DataMemory:dataMem|hex[5]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 9.039      ;
; 191.358 ; DataMemory:dataMem|hex[5]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 8.551      ;
; 191.617 ; DataMemory:dataMem|hex[5]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 8.292      ;
; 192.246 ; DataMemory:dataMem|ledr[2] ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 7.648      ;
; 192.419 ; DataMemory:dataMem|hex[7]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.478      ;
; 192.424 ; DataMemory:dataMem|hex[6]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.473      ;
; 192.486 ; DataMemory:dataMem|hex[6]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.411      ;
; 192.619 ; DataMemory:dataMem|ledr[5] ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 7.275      ;
; 192.717 ; DataMemory:dataMem|hex[6]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.180      ;
; 192.723 ; DataMemory:dataMem|ledr[3] ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 7.171      ;
; 192.775 ; DataMemory:dataMem|hex[4]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.122      ;
; 192.830 ; DataMemory:dataMem|ledg[5] ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.067      ;
; 192.842 ; DataMemory:dataMem|hex[4]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 7.055      ;
; 192.942 ; DataMemory:dataMem|hex[15] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.978      ;
; 193.010 ; DataMemory:dataMem|hex[6]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.887      ;
; 193.011 ; DataMemory:dataMem|hex[7]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.886      ;
; 193.019 ; DataMemory:dataMem|hex[7]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.878      ;
; 193.031 ; DataMemory:dataMem|ledr[9] ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 6.868      ;
; 193.051 ; DataMemory:dataMem|hex[7]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.846      ;
; 193.056 ; DataMemory:dataMem|hex[6]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.841      ;
; 193.065 ; DataMemory:dataMem|hex[7]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.832      ;
; 193.147 ; DataMemory:dataMem|hex[13] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.773      ;
; 193.212 ; DataMemory:dataMem|hex[15] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.708      ;
; 193.274 ; DataMemory:dataMem|hex[4]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.623      ;
; 193.342 ; DataMemory:dataMem|hex[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.578      ;
; 193.356 ; DataMemory:dataMem|ledr[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 6.543      ;
; 193.361 ; DataMemory:dataMem|hex[4]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.536      ;
; 193.364 ; DataMemory:dataMem|hex[14] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.556      ;
; 193.388 ; DataMemory:dataMem|ledr[7] ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 6.511      ;
; 193.407 ; DataMemory:dataMem|hex[4]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.490      ;
; 193.411 ; DataMemory:dataMem|ledr[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 6.483      ;
; 193.419 ; DataMemory:dataMem|hex[13] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.501      ;
; 193.445 ; DataMemory:dataMem|hex[15] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.475      ;
; 193.461 ; DataMemory:dataMem|hex[15] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.459      ;
; 193.487 ; DataMemory:dataMem|ledg[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.410      ;
; 193.492 ; DataMemory:dataMem|hex[12] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.428      ;
; 193.545 ; DataMemory:dataMem|hex[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.375      ;
; 193.553 ; DataMemory:dataMem|hex[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.344      ;
; 193.586 ; DataMemory:dataMem|hex[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.311      ;
; 193.614 ; DataMemory:dataMem|ledr[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 6.280      ;
; 193.623 ; DataMemory:dataMem|hex[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.297      ;
; 193.640 ; DataMemory:dataMem|hex[14] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.280      ;
; 193.672 ; DataMemory:dataMem|hex[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.248      ;
; 193.724 ; DataMemory:dataMem|hex[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.196      ;
; 193.727 ; DataMemory:dataMem|hex[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.193      ;
; 193.764 ; DataMemory:dataMem|hex[12] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.156      ;
; 193.765 ; DataMemory:dataMem|hex[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.132      ;
; 193.791 ; DataMemory:dataMem|ledr[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 6.103      ;
; 193.800 ; DataMemory:dataMem|ledg[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.097      ;
; 193.802 ; DataMemory:dataMem|hex[6]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.095      ;
; 193.805 ; DataMemory:dataMem|hex[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 6.104      ;
; 193.836 ; DataMemory:dataMem|hex[14] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.084      ;
; 193.847 ; DataMemory:dataMem|hex[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 6.062      ;
; 193.848 ; DataMemory:dataMem|ledg[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.049      ;
; 193.852 ; DataMemory:dataMem|hex[14] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.068      ;
; 193.854 ; DataMemory:dataMem|hex[12] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 6.066      ;
; 193.907 ; DataMemory:dataMem|hex[4]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 5.990      ;
; 193.934 ; DataMemory:dataMem|hex[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.986      ;
; 193.962 ; DataMemory:dataMem|hex[12] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.958      ;
; 193.973 ; DataMemory:dataMem|hex[0]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.936      ;
; 193.978 ; DataMemory:dataMem|hex[12] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.942      ;
; 194.025 ; DataMemory:dataMem|hex[3]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.884      ;
; 194.037 ; DataMemory:dataMem|ledg[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 5.860      ;
; 194.112 ; DataMemory:dataMem|hex[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.797      ;
; 194.112 ; DataMemory:dataMem|hex[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.797      ;
; 194.142 ; DataMemory:dataMem|hex[11] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.767      ;
; 194.152 ; DataMemory:dataMem|hex[4]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 5.745      ;
; 194.154 ; DataMemory:dataMem|ledg[3] ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 5.743      ;
; 194.155 ; DataMemory:dataMem|hex[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.765      ;
; 194.158 ; DataMemory:dataMem|hex[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.751      ;
; 194.161 ; DataMemory:dataMem|hex[0]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.748      ;
; 194.172 ; DataMemory:dataMem|hex[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.737      ;
; 194.179 ; DataMemory:dataMem|hex[10] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.730      ;
; 194.183 ; DataMemory:dataMem|hex[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.726      ;
; 194.183 ; DataMemory:dataMem|ledg[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 5.714      ;
; 194.203 ; DataMemory:dataMem|hex[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.706      ;
; 194.204 ; DataMemory:dataMem|hex[2]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.705      ;
; 194.207 ; DataMemory:dataMem|hex[2]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.702      ;
; 194.211 ; DataMemory:dataMem|hex[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.698      ;
; 194.215 ; DataMemory:dataMem|hex[11] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.694      ;
; 194.261 ; DataMemory:dataMem|hex[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.648      ;
; 194.274 ; DataMemory:dataMem|hex[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.635      ;
; 194.279 ; DataMemory:dataMem|hex[12] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.641      ;
; 194.280 ; DataMemory:dataMem|hex[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.640      ;
; 194.292 ; DataMemory:dataMem|hex[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.617      ;
; 194.310 ; DataMemory:dataMem|hex[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.599      ;
; 194.339 ; DataMemory:dataMem|hex[10] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.570      ;
; 194.344 ; DataMemory:dataMem|hex[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.565      ;
; 194.367 ; DataMemory:dataMem|hex[1]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.542      ;
; 194.408 ; DataMemory:dataMem|hex[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.501      ;
; 194.414 ; DataMemory:dataMem|hex[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.495      ;
; 194.434 ; DataMemory:dataMem|ledr[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.106     ; 5.460      ;
; 194.481 ; DataMemory:dataMem|hex[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.080     ; 5.439      ;
; 194.488 ; DataMemory:dataMem|hex[0]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.421      ;
; 194.488 ; DataMemory:dataMem|hex[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.421      ;
; 194.495 ; DataMemory:dataMem|hex[0]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.091     ; 5.414      ;
+---------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                           ;
+---------+------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                                                                                  ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 192.707 ; KEY[2]                 ; keyIn[2]                                                                                                 ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 7.438      ;
; 193.821 ; KEY[3]                 ; keyIn[3]                                                                                                 ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.109      ; 6.326      ;
; 194.163 ; KEY[0]                 ; keyIn[0]                                                                                                 ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.109      ; 5.984      ;
; 194.167 ; KEY[1]                 ; keyIn[1]                                                                                                 ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.109      ; 5.980      ;
; 196.728 ; SW[5]                  ; switches[5]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.417      ;
; 196.887 ; SW[7]                  ; switches[7]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.258      ;
; 196.971 ; SW[8]                  ; switches[8]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.174      ;
; 197.016 ; SW[1]                  ; switches[1]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.129      ;
; 197.105 ; SW[0]                  ; switches[0]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 3.040      ;
; 197.157 ; SW[9]                  ; switches[9]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.988      ;
; 197.229 ; SW[6]                  ; switches[6]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.916      ;
; 197.354 ; SW[4]                  ; switches[4]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.791      ;
; 197.508 ; SW[2]                  ; switches[2]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.637      ;
; 197.616 ; SW[3]                  ; switches[3]                                                                                              ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 2.529      ;
; 225.180 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.086      ; 24.866     ;
; 225.188 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.088      ; 24.860     ;
; 225.190 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.090      ; 24.860     ;
; 225.559 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 24.490     ;
; 225.564 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 24.481     ;
; 225.564 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.087      ; 24.483     ;
; 225.922 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 24.116     ;
; 225.927 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a26~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.070      ; 24.103     ;
; 225.929 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a30~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.072      ; 24.103     ;
; 225.930 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a24~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.082      ; 24.112     ;
; 225.939 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.064      ; 24.085     ;
; 225.944 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 24.094     ;
; 226.078 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 23.959     ;
; 226.086 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 23.953     ;
; 226.088 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.081      ; 23.953     ;
; 226.302 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a20~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.088      ; 23.746     ;
; 226.310 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a9~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.073      ; 23.723     ;
; 226.342 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.095      ; 23.713     ;
; 226.457 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 23.583     ;
; 226.462 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.076      ; 23.574     ;
; 226.462 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 23.576     ;
; 226.547 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 23.502     ;
; 226.555 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 23.496     ;
; 226.557 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.093      ; 23.496     ;
; 226.594 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 23.455     ;
; 226.602 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 23.449     ;
; 226.604 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.093      ; 23.449     ;
; 226.694 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.095      ; 23.361     ;
; 226.746 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.312     ;
; 226.763 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.295     ;
; 226.784 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 23.265     ;
; 226.792 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 23.259     ;
; 226.793 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.265     ;
; 226.794 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.093      ; 23.259     ;
; 226.810 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.248     ;
; 226.820 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 23.209     ;
; 226.825 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a26~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.061      ; 23.196     ;
; 226.827 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a30~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.063      ; 23.196     ;
; 226.828 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a24~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.073      ; 23.205     ;
; 226.837 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.055      ; 23.178     ;
; 226.842 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 23.187     ;
; 226.855 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 23.194     ;
; 226.863 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 23.188     ;
; 226.865 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.093      ; 23.188     ;
; 226.926 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.092      ; 23.126     ;
; 226.931 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.088      ; 23.117     ;
; 226.931 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.090      ; 23.119     ;
; 226.973 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.092      ; 23.079     ;
; 226.978 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.088      ; 23.070     ;
; 226.978 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.090      ; 23.072     ;
; 226.983 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.075     ;
; 227.000 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.058     ;
; 227.054 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 23.004     ;
; 227.070 ; RF:regFile|regData~335 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 22.988     ;
; 227.071 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.098      ; 22.987     ;
; 227.078 ; RF:regFile|regData~335 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.100      ; 22.982     ;
; 227.080 ; RF:regFile|regData~335 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.102      ; 22.982     ;
; 227.101 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a20~porta_address_reg4 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 22.950     ;
; 227.148 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a20~porta_address_reg4 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 22.903     ;
; 227.163 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.092      ; 22.889     ;
; 227.168 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.088      ; 22.880     ;
; 227.168 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.090      ; 22.882     ;
; 227.186 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.081      ; 22.855     ;
; 227.187 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 22.853     ;
; 227.194 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.083      ; 22.849     ;
; 227.195 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.082      ; 22.847     ;
; 227.196 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 22.849     ;
; 227.197 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.084      ; 22.847     ;
; 227.200 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a20~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 22.839     ;
; 227.206 ; Register:pc|dataOut[6] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 22.839     ;
; 227.208 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a9~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.064      ; 22.816     ;
; 227.214 ; Register:pc|dataOut[6] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.087      ; 22.833     ;
; 227.216 ; Register:pc|dataOut[6] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 22.833     ;
; 227.234 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.092      ; 22.818     ;
; 227.239 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.088      ; 22.809     ;
; 227.239 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.090      ; 22.811     ;
; 227.240 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_we_reg        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.086      ; 22.806     ;
; 227.241 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_address_reg5  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 22.810     ;
; 227.242 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_address_reg5  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 22.807     ;
; 227.263 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_address_reg5 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.093      ; 22.790     ;
; 227.285 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 22.764     ;
; 227.288 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_address_reg5  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 22.763     ;
; 227.289 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.081      ; 22.752     ;
; 227.289 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_address_reg5  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.089      ; 22.760     ;
; 227.294 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a26~porta_we_reg       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.073      ; 22.739     ;
; 227.296 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_address_reg4  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.091      ; 22.755     ;
+---------+------------------------+----------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                     ;
+-------+------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.629 ; bounceCount[15]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.635 ; switches[9]                  ; lastSwitches[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.921      ;
; 0.639 ; switches[5]                  ; lastSwitches[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.925      ;
; 0.777 ; switches[3]                  ; lastSwitches[3]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.784 ; switches[6]                  ; lastSwitches[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.786 ; switches[4]                  ; lastSwitches[4]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.787 ; switches[7]                  ; lastSwitches[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.073      ;
; 0.791 ; switches[8]                  ; lastSwitches[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.077      ;
; 0.792 ; switches[1]                  ; lastSwitches[1]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.881 ; switches[2]                  ; lastSwitches[2]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.167      ;
; 0.935 ; RF:regFile|regData~416       ; DataMemory:dataMem|hex[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.221      ;
; 0.966 ; DataMemory:dataMem|sw_reg[4] ; RF:regFile|regData~484        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.966 ; DataMemory:dataMem|sw_reg[5] ; RF:regFile|regData~485        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; bounceCount[0]               ; bounceCount[0]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; bounceCount[1]               ; bounceCount[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; bounceCount[2]               ; bounceCount[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; bounceCount[9]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; bounceCount[4]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; bounceCount[7]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; bounceCount[11]              ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; bounceCount[13]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; bounceCount[14]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.015 ; bounceCount[8]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; bounceCount[3]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; bounceCount[5]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; bounceCount[6]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; bounceCount[10]              ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; bounceCount[12]              ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.029 ; switches[0]                  ; lastSwitches[0]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.315      ;
; 1.059 ; RF:regFile|regData~424       ; DataMemory:dataMem|ledr[8]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.345      ;
; 1.062 ; RF:regFile|regData~462       ; DataMemory:dataMem|hex[14]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.348      ;
; 1.090 ; RF:regFile|regData~463       ; DataMemory:dataMem|hex[15]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.376      ;
; 1.197 ; switches[4]                  ; DataMemory:dataMem|sw_reg[4]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.482      ;
; 1.256 ; RF:regFile|regData~225       ; DataMemory:dataMem|ledr[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.542      ;
; 1.284 ; switches[7]                  ; DataMemory:dataMem|sw_reg[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.569      ;
; 1.287 ; RF:regFile|regData~490       ; DataMemory:dataMem|hex[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.573      ;
; 1.293 ; switches[6]                  ; DataMemory:dataMem|sw_reg[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.578      ;
; 1.295 ; switches[5]                  ; DataMemory:dataMem|sw_reg[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.580      ;
; 1.319 ; switches[3]                  ; DataMemory:dataMem|sw_reg[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.602      ;
; 1.400 ; bounceCount[0]               ; bounceCount[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.407 ; bounceCount[1]               ; bounceCount[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; bounceCount[2]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; bounceCount[9]               ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; bounceCount[14]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; bounceCount[13]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; bounceCount[4]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; bounceCount[11]              ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.448 ; bounceCount[8]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; bounceCount[3]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; bounceCount[6]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; bounceCount[10]              ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; bounceCount[12]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; bounceCount[5]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.464 ; RF:regFile|regData~449       ; DataMemory:dataMem|ledr[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.756      ;
; 1.474 ; RF:regFile|regData~461       ; DataMemory:dataMem|hex[13]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.480 ; bounceCount[0]               ; bounceCount[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; bounceCount[1]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; bounceCount[2]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; bounceCount[9]               ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; RF:regFile|regData~495       ; DataMemory:dataMem|hex[15]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.774      ;
; 1.489 ; bounceCount[13]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; bounceCount[11]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; bounceCount[4]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; bounceCount[7]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.512 ; switches[0]                  ; DataMemory:dataMem|sw_reg[0]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.795      ;
; 1.514 ; Register:pc|dataOut[0]       ; RF:regFile|regData~448        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.800      ;
; 1.515 ; keyIn[2]                     ; DataMemory:dataMem|key_reg[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.798      ;
; 1.525 ; switches[1]                  ; DataMemory:dataMem|sw_reg[1]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.808      ;
; 1.528 ; bounceCount[8]               ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; bounceCount[12]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; bounceCount[3]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; bounceCount[10]              ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; bounceCount[5]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.550 ; RF:regFile|regData~228       ; DataMemory:dataMem|ledr[4]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.836      ;
; 1.560 ; bounceCount[0]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; bounceCount[1]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; bounceCount[2]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; bounceCount[9]               ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; bounceCount[11]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; bounceCount[4]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.589 ; RF:regFile|regData~365       ; DataMemory:dataMem|hex[13]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.880      ;
; 1.590 ; bounceCount[7]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.608 ; bounceCount[8]               ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; bounceCount[12]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; bounceCount[10]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; bounceCount[3]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; bounceCount[6]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.640 ; switches[2]                  ; DataMemory:dataMem|sw_reg[2]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.923      ;
; 1.640 ; bounceCount[0]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.647 ; bounceCount[1]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; bounceCount[9]               ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; bounceCount[2]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.649 ; bounceCount[11]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.935      ;
; 1.670 ; bounceCount[7]               ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.683 ; DataMemory:dataMem|sw_reg[9] ; RF:regFile|regData~201        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.961      ;
; 1.688 ; bounceCount[8]               ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; bounceCount[10]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; bounceCount[3]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; bounceCount[6]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; bounceCount[5]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
+-------+------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                 ;
+-------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 5.099 ; DataMemory:dataMem|hex[1]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.008      ;
; 5.104 ; DataMemory:dataMem|hex[1]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.013      ;
; 5.111 ; DataMemory:dataMem|hex[1]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.020      ;
; 5.114 ; DataMemory:dataMem|hex[1]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.023      ;
; 5.175 ; DataMemory:dataMem|hex[12] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.095      ;
; 5.232 ; DataMemory:dataMem|hex[3]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.141      ;
; 5.232 ; DataMemory:dataMem|hex[1]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.141      ;
; 5.255 ; DataMemory:dataMem|hex[9]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.164      ;
; 5.259 ; DataMemory:dataMem|hex[2]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.168      ;
; 5.261 ; DataMemory:dataMem|hex[2]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.170      ;
; 5.262 ; DataMemory:dataMem|hex[2]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.171      ;
; 5.270 ; DataMemory:dataMem|hex[2]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.179      ;
; 5.301 ; DataMemory:dataMem|hex[14] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.221      ;
; 5.334 ; DataMemory:dataMem|ledg[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.231      ;
; 5.339 ; DataMemory:dataMem|hex[9]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.248      ;
; 5.352 ; DataMemory:dataMem|hex[9]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.261      ;
; 5.420 ; DataMemory:dataMem|hex[2]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.329      ;
; 5.432 ; DataMemory:dataMem|hex[9]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.341      ;
; 5.444 ; DataMemory:dataMem|hex[1]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.353      ;
; 5.448 ; DataMemory:dataMem|hex[3]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.357      ;
; 5.454 ; DataMemory:dataMem|hex[3]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.363      ;
; 5.455 ; DataMemory:dataMem|hex[3]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.364      ;
; 5.458 ; DataMemory:dataMem|hex[3]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.367      ;
; 5.464 ; DataMemory:dataMem|hex[3]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.373      ;
; 5.465 ; DataMemory:dataMem|hex[8]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.374      ;
; 5.495 ; DataMemory:dataMem|hex[9]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.404      ;
; 5.499 ; DataMemory:dataMem|hex[10] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.408      ;
; 5.502 ; DataMemory:dataMem|hex[9]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.411      ;
; 5.504 ; DataMemory:dataMem|hex[0]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.413      ;
; 5.505 ; DataMemory:dataMem|hex[0]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.414      ;
; 5.505 ; DataMemory:dataMem|hex[0]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.414      ;
; 5.512 ; DataMemory:dataMem|hex[0]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.421      ;
; 5.512 ; DataMemory:dataMem|hex[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.421      ;
; 5.519 ; DataMemory:dataMem|hex[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.439      ;
; 5.566 ; DataMemory:dataMem|ledr[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 5.460      ;
; 5.586 ; DataMemory:dataMem|hex[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.495      ;
; 5.592 ; DataMemory:dataMem|hex[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.501      ;
; 5.633 ; DataMemory:dataMem|hex[1]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.542      ;
; 5.656 ; DataMemory:dataMem|hex[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.565      ;
; 5.661 ; DataMemory:dataMem|hex[10] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.570      ;
; 5.690 ; DataMemory:dataMem|hex[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.599      ;
; 5.708 ; DataMemory:dataMem|hex[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.617      ;
; 5.720 ; DataMemory:dataMem|hex[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.640      ;
; 5.721 ; DataMemory:dataMem|hex[12] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.641      ;
; 5.726 ; DataMemory:dataMem|hex[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.635      ;
; 5.739 ; DataMemory:dataMem|hex[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.648      ;
; 5.785 ; DataMemory:dataMem|hex[11] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.694      ;
; 5.789 ; DataMemory:dataMem|hex[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.698      ;
; 5.793 ; DataMemory:dataMem|hex[2]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.702      ;
; 5.796 ; DataMemory:dataMem|hex[2]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.705      ;
; 5.797 ; DataMemory:dataMem|hex[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.706      ;
; 5.817 ; DataMemory:dataMem|ledg[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.714      ;
; 5.817 ; DataMemory:dataMem|hex[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.726      ;
; 5.821 ; DataMemory:dataMem|hex[10] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.730      ;
; 5.828 ; DataMemory:dataMem|hex[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.737      ;
; 5.839 ; DataMemory:dataMem|hex[0]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.748      ;
; 5.842 ; DataMemory:dataMem|hex[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.751      ;
; 5.845 ; DataMemory:dataMem|hex[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.765      ;
; 5.846 ; DataMemory:dataMem|ledg[3] ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.743      ;
; 5.848 ; DataMemory:dataMem|hex[4]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.745      ;
; 5.858 ; DataMemory:dataMem|hex[11] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.767      ;
; 5.888 ; DataMemory:dataMem|hex[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.797      ;
; 5.888 ; DataMemory:dataMem|hex[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.797      ;
; 5.963 ; DataMemory:dataMem|ledg[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.860      ;
; 5.975 ; DataMemory:dataMem|hex[3]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.884      ;
; 6.022 ; DataMemory:dataMem|hex[12] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.942      ;
; 6.027 ; DataMemory:dataMem|hex[0]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 5.936      ;
; 6.038 ; DataMemory:dataMem|hex[12] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.958      ;
; 6.066 ; DataMemory:dataMem|hex[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 5.986      ;
; 6.093 ; DataMemory:dataMem|hex[4]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.990      ;
; 6.146 ; DataMemory:dataMem|hex[12] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.066      ;
; 6.148 ; DataMemory:dataMem|hex[14] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.068      ;
; 6.152 ; DataMemory:dataMem|ledg[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.049      ;
; 6.153 ; DataMemory:dataMem|hex[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 6.062      ;
; 6.164 ; DataMemory:dataMem|hex[14] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.084      ;
; 6.195 ; DataMemory:dataMem|hex[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.091     ; 6.104      ;
; 6.198 ; DataMemory:dataMem|hex[6]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.095      ;
; 6.200 ; DataMemory:dataMem|ledg[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.097      ;
; 6.209 ; DataMemory:dataMem|ledr[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 6.103      ;
; 6.235 ; DataMemory:dataMem|hex[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.132      ;
; 6.236 ; DataMemory:dataMem|hex[12] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.156      ;
; 6.273 ; DataMemory:dataMem|hex[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.193      ;
; 6.276 ; DataMemory:dataMem|hex[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.196      ;
; 6.328 ; DataMemory:dataMem|hex[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.248      ;
; 6.360 ; DataMemory:dataMem|hex[14] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.280      ;
; 6.377 ; DataMemory:dataMem|hex[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.297      ;
; 6.386 ; DataMemory:dataMem|ledr[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 6.280      ;
; 6.414 ; DataMemory:dataMem|hex[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.311      ;
; 6.447 ; DataMemory:dataMem|hex[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.344      ;
; 6.455 ; DataMemory:dataMem|hex[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.375      ;
; 6.508 ; DataMemory:dataMem|hex[12] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.428      ;
; 6.513 ; DataMemory:dataMem|ledg[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.410      ;
; 6.539 ; DataMemory:dataMem|hex[15] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.459      ;
; 6.555 ; DataMemory:dataMem|hex[15] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.475      ;
; 6.581 ; DataMemory:dataMem|hex[13] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.501      ;
; 6.589 ; DataMemory:dataMem|ledr[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.106     ; 6.483      ;
; 6.593 ; DataMemory:dataMem|hex[4]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.490      ;
; 6.612 ; DataMemory:dataMem|ledr[7] ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 6.511      ;
; 6.636 ; DataMemory:dataMem|hex[14] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.080     ; 6.556      ;
; 6.639 ; DataMemory:dataMem|hex[4]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 6.536      ;
+-------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg10 ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 7.293 ; 7.293 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 5.837 ; 5.837 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 5.833 ; 5.833 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 7.293 ; 7.293 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.179 ; 6.179 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.272 ; 3.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.895 ; 2.895 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.984 ; 2.984 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.492 ; 2.492 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 2.384 ; 2.384 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.646 ; 2.646 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.272 ; 3.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 2.771 ; 2.771 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 3.113 ; 3.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.029 ; 3.029 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.843 ; 2.843 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -5.585 ; -5.585 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -5.589 ; -5.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -5.585 ; -5.585 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -7.045 ; -7.045 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -5.931 ; -5.931 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.136 ; -2.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.647 ; -2.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.736 ; -2.736 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.244 ; -2.244 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.136 ; -2.136 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -2.398 ; -2.398 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -3.024 ; -3.024 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.523 ; -2.523 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.865 ; -2.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -2.781 ; -2.781 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.595 ; -2.595 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 5.839 ; 5.839 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 5.504 ; 5.504 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 5.842 ; 5.842 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 5.505 ; 5.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 5.512 ; 5.512 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 5.505 ; 5.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 9.942 ; 9.942 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 9.769 ; 9.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 9.716 ; 9.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 8.383 ; 8.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 9.130 ; 9.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 9.177 ; 9.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 8.642 ; 8.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 9.942 ; 9.942 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 6.195 ; 6.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 5.817 ; 5.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 5.726 ; 5.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 5.739 ; 5.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 5.821 ; 5.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.195 ; 6.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 7.058 ; 7.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.539 ; 6.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 6.276 ; 6.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 6.788 ; 6.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 5.720 ; 5.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 6.658 ; 6.658 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.555 ; 6.555 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 7.058 ; 7.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 7.170 ; 7.170 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 5.817 ; 5.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.334 ; 5.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 6.152 ; 6.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.846 ; 5.846 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 6.513 ; 6.513 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 7.170 ; 7.170 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 5.963 ; 5.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 6.200 ; 6.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 7.754 ; 7.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 5.566 ; 5.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 6.589 ; 6.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 7.754 ; 7.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 7.277 ; 7.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 6.386 ; 6.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 7.381 ; 7.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 6.209 ; 6.209 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 6.612 ; 6.612 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 6.644 ; 6.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 6.969 ; 6.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 5.099 ; 5.099 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 5.232 ; 5.232 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 5.420 ; 5.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 5.099 ; 5.099 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 5.232 ; 5.232 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 5.111 ; 5.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 5.114 ; 5.114 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 5.104 ; 5.104 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 5.848 ; 5.848 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 7.225 ; 7.225 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 6.726 ; 6.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 5.848 ; 5.848 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 6.593 ; 6.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 6.639 ; 6.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 6.093 ; 6.093 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 6.949 ; 6.949 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 5.255 ; 5.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 5.432 ; 5.432 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 5.339 ; 5.339 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 5.502 ; 5.502 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 5.495 ; 5.495 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 5.352 ; 5.352 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 5.255 ; 5.255 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 5.586 ; 5.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 5.175 ; 5.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.022 ; 6.022 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 5.721 ; 5.721 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 6.236 ; 6.236 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 5.175 ; 5.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 6.146 ; 6.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.038 ; 6.038 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 6.508 ; 6.508 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 5.334 ; 5.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 5.817 ; 5.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.334 ; 5.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 6.152 ; 6.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.846 ; 5.846 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 6.513 ; 6.513 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 7.170 ; 7.170 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 5.963 ; 5.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 6.200 ; 6.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 5.566 ; 5.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 5.566 ; 5.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 6.589 ; 6.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 7.754 ; 7.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 7.277 ; 7.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 6.386 ; 6.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 7.381 ; 7.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 6.209 ; 6.209 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 6.612 ; 6.612 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 6.644 ; 6.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 6.969 ; 6.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 195.836 ; 0.000         ;
; Clock10                              ; 196.068 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.243 ; 0.000         ;
; Clock10                              ; 2.009 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                     ;
+---------+------------------------+----------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                                                                                            ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+----------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 195.836 ; KEY[2]                 ; keyIn[2]                                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 3.935      ;
; 196.364 ; KEY[3]                 ; keyIn[3]                                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 3.408      ;
; 196.498 ; KEY[0]                 ; keyIn[0]                                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 3.274      ;
; 196.499 ; KEY[1]                 ; keyIn[1]                                                                                           ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 3.273      ;
; 198.137 ; SW[5]                  ; switches[5]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.634      ;
; 198.252 ; SW[7]                  ; switches[7]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.519      ;
; 198.304 ; SW[8]                  ; switches[8]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.466      ;
; 198.324 ; SW[1]                  ; switches[1]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.447      ;
; 198.369 ; SW[6]                  ; switches[6]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.402      ;
; 198.381 ; SW[0]                  ; switches[0]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.390      ;
; 198.411 ; SW[9]                  ; switches[9]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.359      ;
; 198.433 ; SW[4]                  ; switches[4]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 1.338      ;
; 198.538 ; SW[2]                  ; switches[2]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.232      ;
; 198.606 ; SW[3]                  ; switches[3]                                                                                        ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 1.164      ;
; 240.441 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.074      ; 9.632      ;
; 240.448 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.075      ; 9.626      ;
; 240.454 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 9.622      ;
; 240.603 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.076      ; 9.472      ;
; 240.607 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.074      ; 9.466      ;
; 240.613 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.073      ; 9.459      ;
; 240.756 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.066      ; 9.309      ;
; 240.759 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a24~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.070      ; 9.310      ;
; 240.762 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a30~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.061      ; 9.298      ;
; 240.773 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.055      ; 9.281      ;
; 240.816 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a26~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.059      ; 9.242      ;
; 240.830 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.065      ; 9.234      ;
; 240.853 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.066      ; 9.212      ;
; 240.860 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.067      ; 9.206      ;
; 240.866 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 9.202      ;
; 240.919 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a9~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.061      ; 9.141      ;
; 240.978 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a20~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.074      ; 9.095      ;
; 240.993 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 9.083      ;
; 240.993 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.068      ; 9.074      ;
; 241.000 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 9.077      ;
; 241.000 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 9.068      ;
; 241.006 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 9.073      ;
; 241.006 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.071      ; 9.064      ;
; 241.013 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 9.063      ;
; 241.015 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a3~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.081      ; 9.065      ;
; 241.015 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.068      ; 9.052      ;
; 241.019 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.066      ; 9.046      ;
; 241.020 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 9.057      ;
; 241.025 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.065      ; 9.039      ;
; 241.026 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 9.053      ;
; 241.075 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 8.993      ;
; 241.076 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 9.000      ;
; 241.082 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.070      ; 8.987      ;
; 241.083 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 8.994      ;
; 241.088 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.072      ; 8.983      ;
; 241.089 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 8.990      ;
; 241.114 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.962      ;
; 241.121 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 8.956      ;
; 241.127 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 8.952      ;
; 241.149 ; RF:regFile|regData~431 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.081      ; 8.931      ;
; 241.155 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 8.923      ;
; 241.155 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.070      ; 8.914      ;
; 241.159 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.917      ;
; 241.159 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.068      ; 8.908      ;
; 241.165 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.076      ; 8.910      ;
; 241.165 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.067      ; 8.901      ;
; 241.168 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.058      ; 8.889      ;
; 241.171 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a24~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.062      ; 8.890      ;
; 241.174 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a30~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.053      ; 8.878      ;
; 241.175 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 8.903      ;
; 241.179 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.897      ;
; 241.185 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.047      ; 8.861      ;
; 241.185 ; Register:pc|dataOut[3] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.076      ; 8.890      ;
; 241.192 ; RF:regFile|regData~335 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.084      ; 8.891      ;
; 241.198 ; RF:regFile|regData~128 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.070      ; 8.871      ;
; 241.199 ; RF:regFile|regData~335 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.085      ; 8.885      ;
; 241.205 ; RF:regFile|regData~335 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.087      ; 8.881      ;
; 241.205 ; RF:regFile|regData~128 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.071      ; 8.865      ;
; 241.211 ; RF:regFile|regData~128 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.073      ; 8.861      ;
; 241.213 ; Register:pc|dataOut[6] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.072      ; 8.858      ;
; 241.218 ; RF:regFile|regData~34  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 8.850      ;
; 241.220 ; Register:pc|dataOut[6] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.073      ; 8.852      ;
; 241.225 ; RF:regFile|regData~34  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.070      ; 8.844      ;
; 241.226 ; Register:pc|dataOut[6] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.075      ; 8.848      ;
; 241.228 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a26~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.051      ; 8.822      ;
; 241.231 ; RF:regFile|regData~34  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.072      ; 8.840      ;
; 241.231 ; RF:regFile|regData~192 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 8.847      ;
; 241.237 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.071      ; 8.833      ;
; 241.238 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 8.840      ;
; 241.238 ; RF:regFile|regData~192 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.080      ; 8.841      ;
; 241.241 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 8.827      ;
; 241.242 ; RF:regFile|regData~271 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.057      ; 8.814      ;
; 241.242 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.834      ;
; 241.244 ; RF:regFile|regData~192 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.082      ; 8.837      ;
; 241.247 ; RF:regFile|regData~162 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.068      ; 8.820      ;
; 241.248 ; Register:pc|dataOut[5] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.076      ; 8.827      ;
; 241.274 ; RF:regFile|regData~239 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.074      ; 8.799      ;
; 241.276 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a1~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.079      ; 8.802      ;
; 241.280 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a22~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.796      ;
; 241.281 ; RF:regFile|regData~239 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.075      ; 8.793      ;
; 241.286 ; Register:pc|dataOut[4] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a16~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.076      ; 8.789      ;
; 241.287 ; RF:regFile|regData~239 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a18~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.789      ;
; 241.301 ; Register:pc|dataOut[7] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a7~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.077      ; 8.775      ;
; 241.308 ; Register:pc|dataOut[2] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.069      ; 8.760      ;
; 241.308 ; Register:pc|dataOut[7] ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a5~porta_we_reg  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.078      ; 8.769      ;
; 241.308 ; RF:regFile|regData~418 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_we_reg ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 250.000      ; 0.060      ; 8.751      ;
+---------+------------------------+----------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                  ;
+---------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 196.068 ; DataMemory:dataMem|hex[5]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 4.209      ;
; 196.115 ; DataMemory:dataMem|hex[5]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 4.162      ;
; 196.217 ; DataMemory:dataMem|hex[5]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 4.060      ;
; 196.365 ; DataMemory:dataMem|hex[5]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 3.912      ;
; 196.369 ; DataMemory:dataMem|hex[5]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 3.908      ;
; 196.515 ; DataMemory:dataMem|hex[5]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 3.762      ;
; 196.650 ; DataMemory:dataMem|hex[5]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 3.627      ;
; 196.829 ; DataMemory:dataMem|ledr[2] ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 3.432      ;
; 196.966 ; DataMemory:dataMem|hex[7]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.299      ;
; 196.969 ; DataMemory:dataMem|hex[6]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.296      ;
; 197.002 ; DataMemory:dataMem|hex[6]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.263      ;
; 197.034 ; DataMemory:dataMem|ledg[5] ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.231      ;
; 197.068 ; DataMemory:dataMem|ledr[5] ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 3.193      ;
; 197.091 ; DataMemory:dataMem|hex[4]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.174      ;
; 197.124 ; DataMemory:dataMem|hex[4]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.141      ;
; 197.128 ; DataMemory:dataMem|ledr[3] ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 3.133      ;
; 197.157 ; DataMemory:dataMem|hex[6]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.108      ;
; 197.169 ; DataMemory:dataMem|hex[7]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.096      ;
; 197.211 ; DataMemory:dataMem|hex[7]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.054      ;
; 197.215 ; DataMemory:dataMem|hex[15] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 3.069      ;
; 197.215 ; DataMemory:dataMem|hex[6]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.050      ;
; 197.215 ; DataMemory:dataMem|hex[7]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.050      ;
; 197.219 ; DataMemory:dataMem|hex[6]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.046      ;
; 197.266 ; DataMemory:dataMem|ledr[9] ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 3.000      ;
; 197.274 ; DataMemory:dataMem|ledr[7] ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 2.992      ;
; 197.276 ; DataMemory:dataMem|hex[7]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.989      ;
; 197.279 ; DataMemory:dataMem|hex[15] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 3.005      ;
; 197.295 ; DataMemory:dataMem|hex[13] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.989      ;
; 197.320 ; DataMemory:dataMem|hex[4]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.945      ;
; 197.337 ; DataMemory:dataMem|hex[4]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.928      ;
; 197.341 ; DataMemory:dataMem|hex[4]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.924      ;
; 197.348 ; DataMemory:dataMem|ledr[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.913      ;
; 197.355 ; DataMemory:dataMem|ledr[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.266      ; 2.911      ;
; 197.362 ; DataMemory:dataMem|hex[13] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.922      ;
; 197.366 ; DataMemory:dataMem|hex[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.899      ;
; 197.368 ; DataMemory:dataMem|hex[14] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.916      ;
; 197.375 ; DataMemory:dataMem|hex[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.890      ;
; 197.378 ; DataMemory:dataMem|hex[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.906      ;
; 197.378 ; DataMemory:dataMem|ledr[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.883      ;
; 197.400 ; DataMemory:dataMem|ledg[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.865      ;
; 197.411 ; DataMemory:dataMem|hex[12] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.873      ;
; 197.427 ; DataMemory:dataMem|hex[15] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.857      ;
; 197.428 ; DataMemory:dataMem|hex[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.856      ;
; 197.437 ; DataMemory:dataMem|hex[15] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.847      ;
; 197.441 ; DataMemory:dataMem|hex[14] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.843      ;
; 197.457 ; DataMemory:dataMem|hex[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.827      ;
; 197.462 ; DataMemory:dataMem|ledr[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.799      ;
; 197.479 ; DataMemory:dataMem|hex[12] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.805      ;
; 197.494 ; DataMemory:dataMem|hex[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.771      ;
; 197.497 ; DataMemory:dataMem|hex[4]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.768      ;
; 197.498 ; DataMemory:dataMem|hex[6]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.767      ;
; 197.506 ; DataMemory:dataMem|hex[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.778      ;
; 197.511 ; DataMemory:dataMem|hex[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.773      ;
; 197.514 ; DataMemory:dataMem|ledg[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.751      ;
; 197.516 ; DataMemory:dataMem|hex[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.768      ;
; 197.531 ; DataMemory:dataMem|hex[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.753      ;
; 197.552 ; DataMemory:dataMem|ledg[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.713      ;
; 197.561 ; DataMemory:dataMem|ledg[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.704      ;
; 197.574 ; DataMemory:dataMem|hex[12] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.710      ;
; 197.576 ; DataMemory:dataMem|hex[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.701      ;
; 197.580 ; DataMemory:dataMem|hex[14] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.704      ;
; 197.590 ; DataMemory:dataMem|hex[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.694      ;
; 197.590 ; DataMemory:dataMem|hex[14] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.694      ;
; 197.593 ; DataMemory:dataMem|hex[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.684      ;
; 197.614 ; DataMemory:dataMem|hex[0]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.663      ;
; 197.620 ; DataMemory:dataMem|hex[4]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.645      ;
; 197.622 ; DataMemory:dataMem|hex[12] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.662      ;
; 197.627 ; DataMemory:dataMem|hex[3]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.650      ;
; 197.628 ; DataMemory:dataMem|hex[12] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.656      ;
; 197.629 ; DataMemory:dataMem|ledg[3] ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.636      ;
; 197.632 ; DataMemory:dataMem|hex[12] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.652      ;
; 197.647 ; DataMemory:dataMem|ledg[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.618      ;
; 197.682 ; DataMemory:dataMem|hex[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.595      ;
; 197.685 ; DataMemory:dataMem|hex[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.592      ;
; 197.686 ; DataMemory:dataMem|hex[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.591      ;
; 197.689 ; DataMemory:dataMem|hex[11] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.588      ;
; 197.714 ; DataMemory:dataMem|hex[10] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.563      ;
; 197.714 ; DataMemory:dataMem|hex[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.563      ;
; 197.716 ; DataMemory:dataMem|hex[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.568      ;
; 197.722 ; DataMemory:dataMem|hex[11] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.555      ;
; 197.726 ; DataMemory:dataMem|ledr[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.261      ; 2.535      ;
; 197.727 ; DataMemory:dataMem|hex[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.550      ;
; 197.730 ; DataMemory:dataMem|hex[0]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.547      ;
; 197.731 ; DataMemory:dataMem|hex[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.546      ;
; 197.738 ; DataMemory:dataMem|hex[2]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.539      ;
; 197.739 ; DataMemory:dataMem|hex[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.538      ;
; 197.740 ; DataMemory:dataMem|hex[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.537      ;
; 197.743 ; DataMemory:dataMem|hex[1]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.534      ;
; 197.745 ; DataMemory:dataMem|hex[2]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.532      ;
; 197.746 ; DataMemory:dataMem|hex[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.531      ;
; 197.751 ; DataMemory:dataMem|hex[10] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.526      ;
; 197.755 ; DataMemory:dataMem|hex[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.522      ;
; 197.758 ; DataMemory:dataMem|hex[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.519      ;
; 197.759 ; DataMemory:dataMem|hex[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.518      ;
; 197.760 ; DataMemory:dataMem|hex[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.517      ;
; 197.790 ; DataMemory:dataMem|hex[2]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.487      ;
; 197.795 ; DataMemory:dataMem|hex[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.284      ; 2.489      ;
; 197.804 ; DataMemory:dataMem|ledg[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.461      ;
; 197.804 ; DataMemory:dataMem|hex[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.473      ;
; 197.809 ; DataMemory:dataMem|hex[9]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.277      ; 2.468      ;
+---------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                     ;
+-------+------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                       ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.243 ; bounceCount[15]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; switches[9]                  ; lastSwitches[9]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; switches[5]                  ; lastSwitches[5]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.330 ; switches[3]                  ; lastSwitches[3]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; switches[6]                  ; lastSwitches[6]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; switches[4]                  ; lastSwitches[4]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; switches[7]                  ; lastSwitches[7]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.489      ;
; 0.337 ; switches[1]                  ; lastSwitches[1]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.489      ;
; 0.339 ; switches[2]                  ; lastSwitches[2]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.491      ;
; 0.340 ; switches[8]                  ; lastSwitches[8]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.492      ;
; 0.355 ; bounceCount[0]               ; bounceCount[0]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; bounceCount[1]               ; bounceCount[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; bounceCount[2]               ; bounceCount[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; bounceCount[9]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; bounceCount[11]              ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; DataMemory:dataMem|sw_reg[4] ; RF:regFile|regData~484        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; bounceCount[4]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; bounceCount[7]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; bounceCount[13]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; bounceCount[14]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; DataMemory:dataMem|sw_reg[5] ; RF:regFile|regData~485        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; bounceCount[3]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; bounceCount[8]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; bounceCount[10]              ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; bounceCount[5]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; bounceCount[6]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; bounceCount[12]              ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.391 ; RF:regFile|regData~416       ; DataMemory:dataMem|hex[0]     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.543      ;
; 0.426 ; RF:regFile|regData~424       ; DataMemory:dataMem|ledr[8]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.427 ; switches[0]                  ; lastSwitches[0]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; RF:regFile|regData~462       ; DataMemory:dataMem|hex[14]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.580      ;
; 0.443 ; RF:regFile|regData~463       ; DataMemory:dataMem|hex[15]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.595      ;
; 0.487 ; switches[4]                  ; DataMemory:dataMem|sw_reg[4]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.638      ;
; 0.493 ; bounceCount[0]               ; bounceCount[1]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; RF:regFile|regData~225       ; DataMemory:dataMem|ledr[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; bounceCount[1]               ; bounceCount[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; bounceCount[2]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; bounceCount[9]               ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; bounceCount[11]              ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; bounceCount[14]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; bounceCount[13]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; bounceCount[4]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; RF:regFile|regData~490       ; DataMemory:dataMem|hex[10]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bounceCount[8]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bounceCount[10]              ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; bounceCount[3]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; bounceCount[6]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; bounceCount[12]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; bounceCount[5]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.518 ; switches[7]                  ; DataMemory:dataMem|sw_reg[7]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.669      ;
; 0.523 ; switches[6]                  ; DataMemory:dataMem|sw_reg[6]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.674      ;
; 0.524 ; switches[5]                  ; DataMemory:dataMem|sw_reg[5]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.675      ;
; 0.528 ; bounceCount[0]               ; bounceCount[2]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; bounceCount[1]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; bounceCount[9]               ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; bounceCount[2]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; bounceCount[11]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; bounceCount[13]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; bounceCount[4]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; bounceCount[8]               ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; bounceCount[10]              ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; bounceCount[3]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; bounceCount[12]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; bounceCount[5]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; Register:pc|dataOut[0]       ; RF:regFile|regData~448        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.703      ;
; 0.554 ; bounceCount[7]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.561 ; switches[3]                  ; DataMemory:dataMem|sw_reg[3]  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.710      ;
; 0.563 ; bounceCount[0]               ; bounceCount[3]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; bounceCount[1]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; bounceCount[9]               ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; bounceCount[2]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; bounceCount[11]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; bounceCount[4]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; RF:regFile|regData~461       ; DataMemory:dataMem|hex[13]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; bounceCount[8]               ; bounceCount[11]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; bounceCount[10]              ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; bounceCount[3]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; bounceCount[12]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; RF:regFile|regData~449       ; DataMemory:dataMem|ledr[1]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.745      ;
; 0.589 ; bounceCount[7]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; bounceCount[0]               ; bounceCount[4]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; RF:regFile|regData~228       ; DataMemory:dataMem|ledr[4]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; bounceCount[1]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; bounceCount[9]               ; bounceCount[13]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; bounceCount[2]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; bounceCount[11]              ; bounceCount[15]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; bounceCount[6]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.609 ; keyIn[2]                     ; DataMemory:dataMem|key_reg[2] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.757      ;
; 0.616 ; bounceCount[8]               ; bounceCount[12]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; bounceCount[10]              ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; bounceCount[3]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; RF:regFile|regData~495       ; DataMemory:dataMem|hex[15]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.770      ;
; 0.624 ; bounceCount[7]               ; bounceCount[10]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.626 ; RF:regFile|regData~365       ; DataMemory:dataMem|hex[13]    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.782      ;
; 0.633 ; bounceCount[0]               ; bounceCount[5]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.637 ; bounceCount[1]               ; bounceCount[6]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; bounceCount[9]               ; bounceCount[14]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; bounceCount[2]               ; bounceCount[7]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; bounceCount[6]               ; bounceCount[9]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; bounceCount[5]               ; bounceCount[8]                ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
+-------+------------------------------+-------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                 ;
+-------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 2.009 ; DataMemory:dataMem|hex[1]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.286      ;
; 2.016 ; DataMemory:dataMem|hex[1]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.293      ;
; 2.020 ; DataMemory:dataMem|hex[1]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.297      ;
; 2.022 ; DataMemory:dataMem|hex[1]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.299      ;
; 2.068 ; DataMemory:dataMem|hex[2]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.345      ;
; 2.070 ; DataMemory:dataMem|hex[2]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.347      ;
; 2.075 ; DataMemory:dataMem|hex[2]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.352      ;
; 2.076 ; DataMemory:dataMem|hex[2]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.353      ;
; 2.085 ; DataMemory:dataMem|hex[3]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.362      ;
; 2.089 ; DataMemory:dataMem|hex[12] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.373      ;
; 2.092 ; DataMemory:dataMem|hex[1]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.369      ;
; 2.111 ; DataMemory:dataMem|hex[9]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.388      ;
; 2.120 ; DataMemory:dataMem|hex[9]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.397      ;
; 2.128 ; DataMemory:dataMem|hex[9]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.405      ;
; 2.131 ; DataMemory:dataMem|hex[1]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.408      ;
; 2.131 ; DataMemory:dataMem|hex[14] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.415      ;
; 2.133 ; DataMemory:dataMem|hex[3]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.410      ;
; 2.137 ; DataMemory:dataMem|hex[9]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.414      ;
; 2.138 ; DataMemory:dataMem|hex[3]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.415      ;
; 2.139 ; DataMemory:dataMem|hex[3]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.416      ;
; 2.139 ; DataMemory:dataMem|hex[3]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.416      ;
; 2.141 ; DataMemory:dataMem|hex[3]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.418      ;
; 2.150 ; DataMemory:dataMem|hex[0]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.427      ;
; 2.155 ; DataMemory:dataMem|hex[0]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.432      ;
; 2.155 ; DataMemory:dataMem|hex[0]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.432      ;
; 2.156 ; DataMemory:dataMem|hex[8]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.433      ;
; 2.158 ; DataMemory:dataMem|hex[0]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.435      ;
; 2.179 ; DataMemory:dataMem|hex[10] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.456      ;
; 2.184 ; DataMemory:dataMem|hex[9]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.461      ;
; 2.187 ; DataMemory:dataMem|hex[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.464      ;
; 2.191 ; DataMemory:dataMem|hex[9]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.468      ;
; 2.196 ; DataMemory:dataMem|ledg[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.461      ;
; 2.196 ; DataMemory:dataMem|hex[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.473      ;
; 2.205 ; DataMemory:dataMem|hex[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.489      ;
; 2.210 ; DataMemory:dataMem|hex[2]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.487      ;
; 2.240 ; DataMemory:dataMem|hex[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.517      ;
; 2.241 ; DataMemory:dataMem|hex[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.518      ;
; 2.242 ; DataMemory:dataMem|hex[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.519      ;
; 2.245 ; DataMemory:dataMem|hex[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.522      ;
; 2.249 ; DataMemory:dataMem|hex[10] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.526      ;
; 2.254 ; DataMemory:dataMem|hex[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.531      ;
; 2.255 ; DataMemory:dataMem|hex[2]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.532      ;
; 2.257 ; DataMemory:dataMem|hex[1]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.534      ;
; 2.260 ; DataMemory:dataMem|hex[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.537      ;
; 2.261 ; DataMemory:dataMem|hex[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.538      ;
; 2.262 ; DataMemory:dataMem|hex[2]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.539      ;
; 2.269 ; DataMemory:dataMem|hex[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.546      ;
; 2.270 ; DataMemory:dataMem|hex[0]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.547      ;
; 2.273 ; DataMemory:dataMem|hex[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.550      ;
; 2.274 ; DataMemory:dataMem|ledr[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.535      ;
; 2.278 ; DataMemory:dataMem|hex[11] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.555      ;
; 2.284 ; DataMemory:dataMem|hex[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.568      ;
; 2.286 ; DataMemory:dataMem|hex[10] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.563      ;
; 2.286 ; DataMemory:dataMem|hex[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.563      ;
; 2.311 ; DataMemory:dataMem|hex[11] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.588      ;
; 2.314 ; DataMemory:dataMem|hex[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.591      ;
; 2.315 ; DataMemory:dataMem|hex[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.592      ;
; 2.318 ; DataMemory:dataMem|hex[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.595      ;
; 2.353 ; DataMemory:dataMem|ledg[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.618      ;
; 2.368 ; DataMemory:dataMem|hex[12] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.652      ;
; 2.371 ; DataMemory:dataMem|ledg[3] ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.636      ;
; 2.372 ; DataMemory:dataMem|hex[12] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.656      ;
; 2.373 ; DataMemory:dataMem|hex[3]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.650      ;
; 2.378 ; DataMemory:dataMem|hex[12] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.662      ;
; 2.380 ; DataMemory:dataMem|hex[4]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.645      ;
; 2.386 ; DataMemory:dataMem|hex[0]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.663      ;
; 2.407 ; DataMemory:dataMem|hex[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.684      ;
; 2.410 ; DataMemory:dataMem|hex[14] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.694      ;
; 2.410 ; DataMemory:dataMem|hex[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.694      ;
; 2.420 ; DataMemory:dataMem|hex[14] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.704      ;
; 2.424 ; DataMemory:dataMem|hex[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.277      ; 2.701      ;
; 2.426 ; DataMemory:dataMem|hex[12] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.710      ;
; 2.439 ; DataMemory:dataMem|ledg[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.704      ;
; 2.448 ; DataMemory:dataMem|ledg[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.713      ;
; 2.469 ; DataMemory:dataMem|hex[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.753      ;
; 2.484 ; DataMemory:dataMem|hex[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.768      ;
; 2.486 ; DataMemory:dataMem|ledg[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.751      ;
; 2.489 ; DataMemory:dataMem|hex[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.773      ;
; 2.494 ; DataMemory:dataMem|hex[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.778      ;
; 2.502 ; DataMemory:dataMem|hex[6]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.767      ;
; 2.503 ; DataMemory:dataMem|hex[4]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.768      ;
; 2.506 ; DataMemory:dataMem|hex[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.771      ;
; 2.521 ; DataMemory:dataMem|hex[12] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.805      ;
; 2.538 ; DataMemory:dataMem|ledr[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.799      ;
; 2.543 ; DataMemory:dataMem|hex[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.827      ;
; 2.559 ; DataMemory:dataMem|hex[14] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.843      ;
; 2.563 ; DataMemory:dataMem|hex[15] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.847      ;
; 2.572 ; DataMemory:dataMem|hex[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.856      ;
; 2.573 ; DataMemory:dataMem|hex[15] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.857      ;
; 2.589 ; DataMemory:dataMem|hex[12] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.873      ;
; 2.600 ; DataMemory:dataMem|ledg[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.865      ;
; 2.622 ; DataMemory:dataMem|ledr[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.883      ;
; 2.622 ; DataMemory:dataMem|hex[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.906      ;
; 2.625 ; DataMemory:dataMem|hex[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.890      ;
; 2.632 ; DataMemory:dataMem|hex[14] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.916      ;
; 2.634 ; DataMemory:dataMem|hex[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.899      ;
; 2.638 ; DataMemory:dataMem|hex[13] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.284      ; 2.922      ;
; 2.645 ; DataMemory:dataMem|ledr[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.266      ; 2.911      ;
; 2.652 ; DataMemory:dataMem|ledr[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.261      ; 2.913      ;
; 2.659 ; DataMemory:dataMem|hex[4]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.924      ;
+-------+----------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a12~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a13~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a14~porta_address_reg10 ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 4.164 ; 4.164 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 3.502 ; 3.502 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 3.501 ; 3.501 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 4.164 ; 4.164 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 3.636 ; 3.636 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 1.863 ; 1.863 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 1.619 ; 1.619 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 1.676 ; 1.676 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 1.462 ; 1.462 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 1.394 ; 1.394 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 1.567 ; 1.567 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 1.863 ; 1.863 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 1.631 ; 1.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 1.748 ; 1.748 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 1.696 ; 1.696 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 1.589 ; 1.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.381 ; -3.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.382 ; -3.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.381 ; -3.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -4.044 ; -4.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.516 ; -3.516 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.274 ; -1.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.499 ; -1.499 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.556 ; -1.556 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.342 ; -1.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.274 ; -1.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.447 ; -1.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.743 ; -1.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.511 ; -1.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.628 ; -1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.576 ; -1.576 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.469 ; -1.469 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 2.386 ; 2.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.270 ; 2.270 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.386 ; 2.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.150 ; 2.150 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.273 ; 2.273 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.158 ; 2.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 2.155 ; 2.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.155 ; 2.155 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 3.932 ; 3.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 3.885 ; 3.885 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 3.783 ; 3.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 3.350 ; 3.350 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 3.635 ; 3.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 3.631 ; 3.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 3.485 ; 3.485 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 3.932 ; 3.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.424 ; 2.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 2.260 ; 2.260 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.245 ; 2.245 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.315 ; 2.315 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.318 ; 2.318 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.269 ; 2.269 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.286 ; 2.286 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.424 ; 2.424 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.785 ; 2.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.563 ; 2.563 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.572 ; 2.572 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.721 ; 2.721 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.622 ; 2.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.573 ; 2.573 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 2.785 ; 2.785 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.353 ; 2.353 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.196 ; 2.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.448 ; 2.448 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.371 ; 2.371 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.600 ; 2.600 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.439 ; 2.439 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.486 ; 2.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 3.171 ; 3.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.622 ; 2.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.171 ; 3.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.872 ; 2.872 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.652 ; 2.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.932 ; 2.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.538 ; 2.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.726 ; 2.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.645 ; 2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.734 ; 2.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 2.009 ; 2.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.085 ; 2.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.210 ; 2.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.009 ; 2.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.092 ; 2.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.022 ; 2.022 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 2.020 ; 2.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.016 ; 2.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.380 ; 2.380 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.909 ; 2.909 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.680 ; 2.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 2.380 ; 2.380 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.663 ; 2.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.659 ; 2.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.503 ; 2.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.831 ; 2.831 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.111 ; 2.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 2.128 ; 2.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.120 ; 2.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.184 ; 2.184 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.137 ; 2.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.111 ; 2.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.240 ; 2.240 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.368 ; 2.368 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.372 ; 2.372 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.521 ; 2.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.378 ; 2.378 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 2.589 ; 2.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.196 ; 2.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.353 ; 2.353 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.196 ; 2.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.448 ; 2.448 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.371 ; 2.371 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.600 ; 2.600 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.439 ; 2.439 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.486 ; 2.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.622 ; 2.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.171 ; 3.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.872 ; 2.872 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.652 ; 2.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.932 ; 2.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.538 ; 2.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.726 ; 2.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.645 ; 2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.734 ; 2.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 190.058 ; 0.243 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 190.058 ; 2.009 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 192.707 ; 0.243 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 7.293 ; 7.293 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 5.837 ; 5.837 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 5.833 ; 5.833 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 7.293 ; 7.293 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.179 ; 6.179 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.272 ; 3.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 2.895 ; 2.895 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 2.984 ; 2.984 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.492 ; 2.492 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 2.384 ; 2.384 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 2.646 ; 2.646 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.272 ; 3.272 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 2.771 ; 2.771 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 3.113 ; 3.113 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.029 ; 3.029 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 2.843 ; 2.843 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -3.381 ; -3.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -3.382 ; -3.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -3.381 ; -3.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -4.044 ; -4.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -3.516 ; -3.516 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.274 ; -1.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -1.499 ; -1.499 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -1.556 ; -1.556 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.342 ; -1.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -1.274 ; -1.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.447 ; -1.447 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.743 ; -1.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -1.511 ; -1.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -1.628 ; -1.628 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.576 ; -1.576 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -1.469 ; -1.469 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 5.839 ; 5.839 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 6.027 ; 6.027 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 5.504 ; 5.504 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 5.842 ; 5.842 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 5.505 ; 5.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 5.512 ; 5.512 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 5.505 ; 5.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 9.942 ; 9.942 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 9.769 ; 9.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 9.716 ; 9.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 8.383 ; 8.383 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 9.130 ; 9.130 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 9.177 ; 9.177 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 8.642 ; 8.642 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 9.942 ; 9.942 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 6.195 ; 6.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 5.817 ; 5.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 5.726 ; 5.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 5.888 ; 5.888 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 5.739 ; 5.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 5.821 ; 5.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.195 ; 6.195 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 7.058 ; 7.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.539 ; 6.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 6.276 ; 6.276 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 6.788 ; 6.788 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 5.720 ; 5.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 6.658 ; 6.658 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.555 ; 6.555 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 7.058 ; 7.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 7.170 ; 7.170 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 5.817 ; 5.817 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.334 ; 5.334 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 6.152 ; 6.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 5.846 ; 5.846 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 6.513 ; 6.513 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 7.170 ; 7.170 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 5.963 ; 5.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 6.200 ; 6.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 7.754 ; 7.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 5.566 ; 5.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 6.589 ; 6.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 7.754 ; 7.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 7.277 ; 7.277 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 6.386 ; 6.386 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 7.381 ; 7.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 6.209 ; 6.209 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 6.612 ; 6.612 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 6.644 ; 6.644 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 6.969 ; 6.969 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 2.009 ; 2.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.085 ; 2.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.210 ; 2.210 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.009 ; 2.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.092 ; 2.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.022 ; 2.022 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 2.020 ; 2.020 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.016 ; 2.016 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.380 ; 2.380 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.909 ; 2.909 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.680 ; 2.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 2.380 ; 2.380 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.663 ; 2.663 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.659 ; 2.659 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.503 ; 2.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.831 ; 2.831 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.111 ; 2.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 2.128 ; 2.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.120 ; 2.120 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.184 ; 2.184 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.137 ; 2.137 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.111 ; 2.111 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.240 ; 2.240 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.368 ; 2.368 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.372 ; 2.372 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.521 ; 2.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.089 ; 2.089 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.426 ; 2.426 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.378 ; 2.378 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 2.589 ; 2.589 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.196 ; 2.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.353 ; 2.353 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.196 ; 2.196 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.448 ; 2.448 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.371 ; 2.371 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.600 ; 2.600 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.966 ; 2.966 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.439 ; 2.439 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.486 ; 2.486 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 2.274 ; 2.274 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.622 ; 2.622 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 3.171 ; 3.171 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.872 ; 2.872 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.652 ; 2.652 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.932 ; 2.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.538 ; 2.538 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.726 ; 2.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.645 ; 2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.734 ; 2.734 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 130      ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 21900589 ; 6144     ; 1817856  ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 130      ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 14       ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 21900589 ; 6144     ; 1817856  ; 32       ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 25 22:40:56 2015
Info: Command: quartus_sta Project2 -c Debug
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332060): Node: Register:pc|dataOut[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 190.058
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   190.058         0.000 Clock10 
    Info (332119):   192.707         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.629
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.629         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     5.099         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 190.058
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 190.058 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:dataMem|hex[5]
    Info (332115): To Node      : HEX1[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.091      0.091  R        clock network delay
    Info (332115):      0.368      0.277     uTco  DataMemory:dataMem|hex[5]
    Info (332115):      0.368      0.000 RR  CELL  dataMem|hex[5]|regout
    Info (332115):      3.186      2.818 RR    IC  seg1|dOut[6]~6|dataa
    Info (332115):      3.731      0.545 RR  CELL  seg1|dOut[6]~6|combout
    Info (332115):      7.082      3.351 RR    IC  HEX1[6]|datain
    Info (332115):      9.942      2.860 RF  CELL  HEX1[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX1[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.942
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   190.058 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 192.707
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 192.707 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[2]
    Info (332115): To Node      : keyIn[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  R  iExt  KEY[2]
    Info (332115):    300.874      0.874 RR  CELL  KEY[2]|combout
    Info (332115):    307.025      6.151 RR    IC  keyIn[2]|sdata
    Info (332115):    307.438      0.413 RR  CELL  keyIn[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.107      0.107  R        clock network delay
    Info (332115):    500.145      0.038     uTsu  keyIn[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :   307.438
    Info (332115): Data Required Time :   500.145
    Info (332115): Slack              :   192.707 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.629
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.629 
    Info (332115): ===================================================================
    Info (332115): From Node    : bounceCount[15]
    Info (332115): To Node      : bounceCount[15]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.108      0.108  R        clock network delay
    Info (332115):      0.385      0.277     uTco  bounceCount[15]
    Info (332115):      0.385      0.000 RR  CELL  bounceCount[15]|regout
    Info (332115):      0.749      0.364 RR    IC  bounceCount[15]~53|datad
    Info (332115):      0.927      0.178 RR  CELL  bounceCount[15]~53|combout
    Info (332115):      0.927      0.000 RR    IC  bounceCount[15]|datain
    Info (332115):      1.023      0.096 RR  CELL  bounceCount[15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.108      0.108  R        clock network delay
    Info (332115):      0.394      0.286      uTh  bounceCount[15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.023
    Info (332115): Data Required Time :     0.394
    Info (332115): Slack              :     0.629 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 5.099
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 5.099 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:dataMem|hex[1]
    Info (332115): To Node      : HEX0[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.091      0.091  R        clock network delay
    Info (332115):      0.368      0.277     uTco  DataMemory:dataMem|hex[1]
    Info (332115):      0.368      0.000 FF  CELL  dataMem|hex[1]|regout
    Info (332115):      0.754      0.386 FF    IC  seg0|dOut[2]~2|datad
    Info (332115):      0.932      0.178 FR  CELL  seg0|dOut[2]~2|combout
    Info (332115):      2.259      1.327 RR    IC  HEX0[2]|datain
    Info (332115):      5.099      2.840 RF  CELL  HEX0[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  F  oExt  HEX0[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.099
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     5.099 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.443      0.933 FF    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.190      0.747 FR  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.443      0.933 RR    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.190      0.747 RF  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332060): Node: Register:pc|dataOut[10] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 195.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   195.836         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   196.068         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     2.009         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 195.836
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 195.836 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[2]
    Info (332115): To Node      : keyIn[2]
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  R  iExt  KEY[2]
    Info (332115):    300.474      0.474 RR  CELL  KEY[2]|combout
    Info (332115):    303.750      3.276 RR    IC  keyIn[2]|sdata
    Info (332115):    303.935      0.185 RR  CELL  keyIn[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.739     -0.261  R        clock network delay
    Info (332115):    499.771      0.032     uTsu  keyIn[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :   303.935
    Info (332115): Data Required Time :   499.771
    Info (332115): Slack              :   195.836 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 196.068
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 196.068 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:dataMem|hex[5]
    Info (332115): To Node      : HEX1[6]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.277     -0.277  R        clock network delay
    Info (332115):     -0.136      0.141     uTco  DataMemory:dataMem|hex[5]
    Info (332115):     -0.136      0.000 RR  CELL  dataMem|hex[5]|regout
    Info (332115):      0.981      1.117 RR    IC  seg1|dOut[6]~6|dataa
    Info (332115):      1.161      0.180 RR  CELL  seg1|dOut[6]~6|combout
    Info (332115):      2.504      1.343 RR    IC  HEX1[6]|datain
    Info (332115):      3.932      1.428 RF  CELL  HEX1[6]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX1[6]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.932
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   196.068 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.243
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.243 
    Info (332115): ===================================================================
    Info (332115): From Node    : bounceCount[15]
    Info (332115): To Node      : bounceCount[15]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.261     -0.261  R        clock network delay
    Info (332115):     -0.120      0.141     uTco  bounceCount[15]
    Info (332115):     -0.120      0.000 RR  CELL  bounceCount[15]|regout
    Info (332115):      0.033      0.153 RR    IC  bounceCount[15]~53|datad
    Info (332115):      0.092      0.059 RR  CELL  bounceCount[15]~53|combout
    Info (332115):      0.092      0.000 RR    IC  bounceCount[15]|datain
    Info (332115):      0.134      0.042 RR  CELL  bounceCount[15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.261     -0.261  R        clock network delay
    Info (332115):     -0.109      0.152      uTh  bounceCount[15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.134
    Info (332115): Data Required Time :    -0.109
    Info (332115): Slack              :     0.243 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 2.009
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 2.009 
    Info (332115): ===================================================================
    Info (332115): From Node    : DataMemory:dataMem|hex[1]
    Info (332115): To Node      : HEX0[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.277     -0.277  R        clock network delay
    Info (332115):     -0.136      0.141     uTco  DataMemory:dataMem|hex[1]
    Info (332115):     -0.136      0.000 FF  CELL  dataMem|hex[1]|regout
    Info (332115):      0.030      0.166 FF    IC  seg0|dOut[2]~2|datad
    Info (332115):      0.089      0.059 FR  CELL  seg0|dOut[2]~2|combout
    Info (332115):      0.601      0.512 RR    IC  HEX0[2]|datain
    Info (332115):      2.009      1.408 RF  CELL  HEX0[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  F  oExt  HEX0[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.009
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     2.009 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.382      0.684 FF    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.809      0.427 FR  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.382      0.684 RR    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.809      0.427 RF  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_j961:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 526 megabytes
    Info: Processing ended: Sun Oct 25 22:41:01 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


