AMDGPU_PCIE_GEN1,VAR_0
LTI_RATIO_MASK,VAR_1
MAX_POWER_DELTA_MASK,VAR_2
MAX_POWER_MASK,VAR_3
MIN_POWER_MASK,VAR_4
MRDCK0_BYPASS,VAR_5
MRDCK0_PDNB,VAR_6
MRDCK0_RESET,VAR_7
MRDCK1_BYPASS,VAR_8
MRDCK1_PDNB,VAR_9
MRDCK1_RESET,VAR_10
PPSMC_SWSTATE_FLAG_DC,VAR_11
SCLK_MUX_SEL,FUNC_0
SCLK_MUX_SEL_MASK,VAR_12
STI_SIZE_MASK,VAR_13
amdgpu_get_pcie_gen_support,FUNC_1
cpu_to_be32,FUNC_2
evergreen_get_pi,FUNC_3
rv770_get_pi,FUNC_4
si_get_pi,FUNC_5
si_get_std_voltage_value,FUNC_6
si_populate_mvdd_value,FUNC_7
si_populate_phase_shedding_value,FUNC_8
si_populate_std_voltage_value,FUNC_9
si_populate_voltage_value,FUNC_10
si_populate_smc_acpi_state,FUNC_11
adev,VAR_14
table,VAR_15
pi,VAR_16
eg_pi,VAR_17
si_pi,VAR_18
spll_func_cntl,VAR_19
spll_func_cntl_2,VAR_20
spll_func_cntl_3,VAR_21
spll_func_cntl_4,VAR_22
dll_cntl,VAR_23
mclk_pwrmgt_cntl,VAR_24
mpll_ad_func_cntl,VAR_25
mpll_dq_func_cntl,VAR_26
mpll_func_cntl,VAR_27
mpll_func_cntl_1,VAR_28
mpll_func_cntl_2,VAR_29
reg,VAR_30
ret,VAR_31
std_vddc,VAR_32
std_vddc,VAR_33
