<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:51.2951</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7043217</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>도핑된 실리콘 산화물의 감소된 온도 에칭</inventionTitle><inventionTitleEng>REDUCED TEMPERATURE ETCHING OF DOPED SILICON OXIDE</inventionTitleEng><openDate>2025.02.10</openDate><openNumber>10-2025-0019693</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.12.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/311</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/3213</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 에칭 레이트-수정 도펀트로 도핑된 실리콘 산화물 층 내의 피처를 에칭하는 것과 관련된 예가 개시된다. 하나의 예는 메모리 디바이스 제작 프로세스를 수행하는 방법을 제공한다. 방법은 프로세싱 도구의 프로세싱 챔버에 기판을 배치하는 단계를 포함하고, 기판은 3D 메모리 구조에 대한 몰드 스택의 교번하는 층을 포함하는 제1 구조를 포함하고, 기판은 또한 에칭 레이트-수정 도펀트로 도핑된 실리콘 산화물 층을 포함하는 제2 구조를 포함한다. 방법은 기판의 제1 구조의 채널 홀의 적어도 일부 및 기판의 제2 구조의 홀의 적어도 일부를 에칭하는 것을 포함하는 에칭 사이클을 수행하기 위해 프로세싱 도구를 제어하는 단계를 더 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.12.07</internationOpenDate><internationOpenNumber>WO2023235188</internationOpenNumber><internationalApplicationDate>2023.05.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/023270</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 디바이스 제작 프로세스를 수행하는 방법으로서, 상기 방법은: 프로세싱 도구의 프로세싱 챔버에 기판을 배치하는 단계 - 상기 기판은 3D 메모리 구조에 대한 몰드 스택(mold stack)의 교번하는 층을 포함하는 제1 구조를 포함하고, 상기 기판은 또한 에칭 레이트-수정 도펀트로 도핑된 실리콘 산화물 층을 포함하는 제2 구조를 포함함 - ; 및상기 기판의 상기 제1 구조의 채널 홀의 적어도 일부 및 상기 기판의 상기 제2 구조의 홀의 적어도 일부를 에칭하는 것을 포함하는 에칭 사이클을 수행하기 위해 상기 프로세싱 도구를 제어하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 에칭 사이클 동안 상기 기판을 0℃ 이하의 온도로 냉각시키기 위해 상기 프로세싱 도구를 제어하는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 에칭 사이클을 수행하기 위해 상기 프로세싱 도구를 제어하는 단계는, 불소계 에천트를 상기 프로세싱 챔버 내로 도입하기 위해 상기 프로세싱 도구를 제어하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 에칭 레이트-수정 도펀트는 두 개 이상의 에칭 레이트-수정 도펀트를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 두 개 이상의 에칭 레이트-수정 도펀트는 질소, 탄소, 붕소, 비소 또는 인 중 두 개 이상을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서, 상기 제2 구조는 5 내지 10원자%의 범위 내에 있는 질소의 농도를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 제2 구조는 0.1 내지 1원자%의 범위 내의 인의 농도를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 에칭 레이트-수정 도펀트로 도핑된 상기 실리콘 산화물을 형성하기 위해, 실리콘-함유 전구체, 산소-함유 전구체 및 에칭 레이트-수정 도펀트 전구체를 반응시킴으로써 상기 제2 구조를 증착시키는 단계를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제2 구조를 증착시키는 단계는, 두 개 이상의 에칭 레이트-수정 도펀트 전구체, 상기 실리콘-함유 전구체 및 상기 산소-함유 전구체를 반응시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 두 개 이상의 에칭 레이트-수정 도펀트 전구체는 암모니아, 디(이소프로필아미노)실란 또는 비스(t-부틸아미노)실란을 포함하는, 방법. </claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 두 개 이상의 에칭 레이트-수정 도펀트 전구체는 포스핀 또는 알킬 포스핀 중 하나 이상을 포함하는, 방법. </claim></claimInfo><claimInfo><claim>12. 기판을 에칭하는 방법으로서, 상기 방법은: 프로세싱 도구의 프로세싱 챔버에 유전체 재료를 포함하는 기판을 배치하는 단계 - 상기 유전체 재료는 실리콘 산화물 및 에칭 레이트-수정 도펀트를 포함함 - ; 상기 기판을 0℃ 이하의 기판 온도로 냉각시키기 위해 상기 프로세싱 도구를 제어하는 단계;  에천트를 상기 프로세싱 챔버 내로 도입하기 위해 상기 프로세싱 도구를 제어하는 단계; 및 상기 유전체 재료 내로 10:1 이상의 종횡비를 포함하는 피처를 에칭하기 위해 에천트를 포함하는 플라즈마를 형성하도록 상기 프로세싱 도구를 제어하는 단계를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 에칭 레이트-수정 도펀트는 질소, 탄소, 붕소, 비소 또는 인 중 하나 이상을 포함하는, 방법. </claim></claimInfo><claimInfo><claim>14. 제12항에 있어서, 상기 에칭 레이트-수정 도펀트는 제1 에칭 레이트-수정 도펀트이고, 상기 유전체 재료는 제2 에칭 레이트-수정 도펀트를 더 포함하는, 방법. </claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 에칭 레이트-수정 도펀트는 질소를 포함하고, 상기 제2 에칭 레이트-수정 도펀트는 인을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 3D 메모리 구조로서, 교번하는 재료 층을 포함하는 제1 기판 구조를 통해 확장하는 채널 홀; 및 제1 에칭 레이트-수정 도펀트 및 제2 에칭 레이트-수정 도펀트로 도핑된 실리콘 산화물의 층을 포함하는 제2 기판 구조를 통해 확장하는 홀을 포함하는, 3D 메모리 구조.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제1 에칭 레이트-수정 도펀트는 질소를 포함하고, 상기 제2 에칭 레이트-수정 도펀트는 인을 포함하는, 3D 메모리 구조. </claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 실리콘 산화물의 층은 5 내지 10원자%의 범위 내에 있는 질소의 농도, 및 0.1 내지 1.0원자%의 범위 내에 있는 인의 농도를 포함하는, 3D 메모리 구조. </claim></claimInfo><claimInfo><claim>19. 제16항에 있어서, 상기 교번하는 재료 층은 계단 구조를 포함하고, 상기 제1 에칭 레이트-수정 도펀트 및 상기 제2 에칭 레이트-수정 도펀트로 도핑된 실리콘 산화물의 층은 상기 계단 구조의 적어도 일부 위에 배치되는, 3D 메모리 구조.</claim></claimInfo><claimInfo><claim>20. 제16항에 있어서, 상기 제2 기판 구조를 통해 확장하는 상기 홀은 접촉 재료로 충전된 접촉 홀을 포함하는, 3D 메모리 구조.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 프레몬트 쿠싱 파크웨이 ****</address><code>520000532180</code><country>미국</country><engName>LAM RESEARCH CORPORATION</engName><name>램 리써치 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>미국</country><engName>CHURCH, Jonathan</engName><name>처치, 조나단</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>미국</country><engName>SUBRAMONIUM, Pramod</engName><name>서브라모늄, 프라모드</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>터어키</country><engName>YILMAZ, Mehmet Fatih</engName><name>일마즈, 메흐멧 파티흐</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>미국</country><engName>VEGH, Joseph James</engName><name>베그, 조셉 제임스</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>중국</country><engName>CHI, Hao</engName><name>치, 하오</name></inventorInfo><inventorInfo><address>미국 캘리포니아 ****...</address><code> </code><country>미국</country><engName>HOANG, John</engName><name>호앙, 존</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 중구 남대문로 **, *층(소공동, 한진빌딩 본관)</address><code>920151000211</code><country>대한민국</country><engName>Lee &amp; Ko IP</engName><name>특허법인광장리앤고</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.06.02</priorityApplicationDate><priorityApplicationNumber>63/365,781</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.13</priorityApplicationDate><priorityApplicationNumber>63/375,443</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.12.27</receiptDate><receiptNumber>1-1-2024-1449055-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.01.03</receiptDate><receiptNumber>1-1-2025-0007564-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.01.07</receiptDate><receiptNumber>1-5-2025-0005010-78</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247043217.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ddcc54292b2bc31983bdbdae9268fa45ea2f6a1be580f5b235e9e358af05560f4edda7b1ff2c6fafb1d8d83b6afaad6c2587482f762fa099</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6371ea90d3e8fa70542eb500aad9865ca65f5960070f89fdbdba2297f51cdc7faba9a7a4d5667d299c537da67d4386ec7f26991f73e534d3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>