# 論文構成（Draft）

## プロローグ
- 0.5µm 16M DRAM：本格量産のスタート
- 0.35µm 64M DRAM (2nd Gen)：微細化の壁、立ち上げの苦労
- → 背景として、0.25µm 64M DRAM (3rd Gen) 立ち上げへ

---

## Part 1: 0.25µm 64M DRAM (3rd Gen) Startup (1998)

### 1. 背景
- 三菱KD工場 → エプソン酒田工場への技術移管
- 初の **KrFリソ導入**
- 工場全体を挙げた一大イベント（4班2直、夜勤対応、防塵ノートでの引き継ぎ）

### 2. プロセス解説（概要）
- デバイス分離：Semi-recess LOCOS
- ウェル構成：Triple-well、Deep N-Well
- ゲート電極：Poly/WSi stack、WSA-ET工程
- キャパシタ：スタック型、粗面化処理で容量1.5–1.8倍
- ビットライン：WSB-CVD同時形成
- 配線・封止：AlCu/TiN、SOG平坦化、SiN/PIパッシベーション

### 3. 立ち上げ方法
- SCF (Short Cycle Feedback) による短サイクル最適化
- フロッピー2枚の条件データ → 電子流動票へ展開
- 本番ロット＋信頼性ロットを並行投入

### 4. 解析
- 初期Yield：約65%
- 不良モード：Pause Refresh Fail (Bin5)
- SEM観察：異常なし、容量正常
- 工程解析：WSA-ET後、LDD複数アッシング → プラズマダメージ蓄積
- STEMでは検出困難領域の不良

### 5. 改善と結果
- ドライ剥離 → Wet処理主体へ
- プラズマ曝露低減
- 結果：Yield 65% → 80%、信頼性クリア

---

## Part 2: VSRAM Technology and Challenges (2001)

### 1. 製品仕様
- **0.25µm VSRAM**
  - 三菱プロセス（スタックキャパ）、エプソン設計
  - 内部リフレッシュ制御で疑似SRAM動作
  - 動作温度保証：90°C（DRAM標準80°Cから拡張）

### 2. 初期課題と対策
- Yieldスタート：30%
- 課題① Pause Refresh Fail (Bin5)
  - 高温時（90°C）に保持不足
  - 対策：HF洗浄回数削減、酸化膜保持 → リーク低減
- 課題② Disturb Refresh Fail (Bin6)
  - 0.25µm短チャネル効果、セル間リーク増大
  - 対策：ゲートCD中心管理強化
- 結果：Yield 80〜90%に改善

### 3. 次世代検討と断念
- **0.18µm VSRAM**（東芝DRAM、製造ライン：NANYA、設計：エプソン）
  - トレンチキャパシタでジャンクション面積増大
  - 90°C保持力不足 → 採用断念
- **MoSys 1T-SRAM**（参考評価）
  - ロジックプロセス対応、リフレッシュ不要
  - 評価未完

### 4. まとめ
- 0.25µm VSRAMは量産化に成功（世界初カメラ付き携帯へ採用）
- しかし 0.18µm トレンチキャパVSRAMは断念
- → 1T-1C構造の限界を示す事例に

---

## Appendix
- 0.25µm DRAM プロセスフロー（詳細表）
- 0.25µm DRAM ウエハテスト Bin分類表
- VSRAM / DRAM / トレンチVSRAM 仕様比較表
