# 摇光(YaoGuang) SoC 项目工作分解结构 (WBS)

| 文档版本 | V1.0 |
|---------|------|
| 创建日期 | 2026-01-18 |
| 最后更新 | 2026-01-18 |
| 状态 | 初稿 |
| 负责人 | 项目经理 |

---

## WBS 结构概览

```
YaoGuang SoC 项目 (WBS)
├── 1.0 项目管理
├── 2.0 需求与市场分析
├── 3.0 系统架构设计
├── 4.0 IP 选型与采购
├── 5.0 前端设计 (RTL)
├── 6.0 模块级验证 (DV)
├── 7.0 系统级验证 (CV)
├── 8.0 功能安全设计
├── 9.0 后端设计
├── 10.0 物理验证
├── 11.0 流片准备
├── 12.0 样片测试
├── 13.0 认证与合规
├── 14.0 客户支持
├── 15.0 量产准备
└── 16.0 风险管理
```

---

## 1.0 项目管理

### 1.1 项目启动
- 1.1.1 组建项目管理办公室 (PMO)
- 1.1.2 制定项目管理计划
- 1.1.3 建立沟通机制
- 1.1.4 启动会议和团队培训

### 1.2 进度管理
- 1.2.1 创建项目进度计划
- 1.2.2 每日站会
- 1.2.3 周例会和里程碑评审
- 1.2.4 进度跟踪和报告

### 1.3 资源管理
- 1.3.1 人力资源规划
- 1.3.2 团队招聘和入职
- 1.3.3 EDA 工具采购和配置
- 1.3.4 实验室和测试环境搭建

### 1.4 质量管理
- 1.4.1 制定质量计划
- 1.4.2 质量审核和评审
- 1.4.3 缺陷管理和跟踪
- 1.4.4 持续改进

### 1.5 变更管理
- 1.5.1 变更控制流程建立
- 1.5.2 变更请求评审
- 1.5.3 影响分析和批准
- 1.5.4 变更实施和验证

---

## 2.0 需求与市场分析

### 2.1 市场调研
- 2.1.1 竞品分析
- 2.1.2 客户需求收集
- 2.1.3 市场规模预测
- 2.1.4 技术趋势分析

### 2.2 产品需求定义
- 2.2.1 功能需求定义
- 2.2.2 性能需求定义
- 2.2.3 功耗需求定义
- 2.2.4 成本需求定义

### 2.3 需求文档编写
- 2.3.1 MRD 编写
- 2.3.2 需求评审
- 2.3.3 需求冻结
- 2.3.4 需求跟踪矩阵

### 2.4 客户沟通
- 2.4.1 客户需求确认
- 2.4.2 客户期望管理
- 2.4.3 早期客户对接

---

## 3.0 系统架构设计

### 3.1 整体架构设计
- 3.1.1 系统架构定义
- 3.1.2 模块划分和接口定义
- 3.1.3 NoC 架构设计
- 3.1.4 存储架构设计

### 3.2 CPU 子系统设计
- 3.2.1 应用 CPU 选型 (Cortex-A78AE)
- 3.2.2 安全 CPU 选型 (Cortex-R52)
- 3.2.3 缓存层次结构设计
- 3.2.4 中断和异常处理设计

### 3.3 NPU 子系统设计
- 3.3.1 NPU 架构定义
- 3.3.2 算术单元设计
- 3.3.3 片上存储设计
- 3.3.4 数据流优化设计

### 3.4 其他子系统设计
- 3.4.1 GPU 子系统设计
- 3.4.2 ISP 子系统设计
- 3.4.3 内存控制器设计
- 3.4.4 外设接口设计

### 3.5 功耗和面积预算
- 3.5.1 功耗预算分配
- 3.5.2 面积预算分配
- 3.5.3 PPA 分析

### 3.6 架构文档编写
- 3.6.1 架构规格书编写
- 3.6.2 微架构规格书编写
- 3.6.3 接口规格书编写
- 3.6.4 架构评审和冻结

---

## 4.0 IP 选型与采购

### 4.1 CPU IP 选型
- 4.1.1 ARM Cortex-A78AE 评估和选型
- 4.1.2 ARM Cortex-R52 评估和选型
- 4.1.3 ARM 授权谈判
- 4.1.4 ARM IP 集成规划

### 4.2 其他 IP 选型
- 4.2.1 GPU IP 评估 (Mali-G78)
- 4.2.2 内存控制器 IP 评估
- 4.2.3 PCIe 控制器 IP 评估
- 4.2.4 以太网控制器 IP 评估
- 4.2.5 USB 控制器 IP 评估

### 4.3 IP 授权采购
- 4.3.1 IP 厂商谈判
- 4.3.2 授权合同签署
- 4.3.3 IP 交付接收
- 4.3.4 IP 集成准备

---

## 5.0 前端设计 (RTL)

### 5.1 Safety Island 设计
- 5.1.1 双核锁步 Cortex-R52 集成
- 5.1.2 ECC 内存控制器设计
- 5.1.3 安全监控单元设计
- 5.1.4 安全 DMA 设计

### 5.2 NPU 设计
- 5.2.1 NPU Cluster 设计 (4x)
- 5.2.2 算术单元设计
- 5.2.3 SRAM 设计
- 5.2.4 控制逻辑设计
- 5.2.5 接口设计

### 5.3 CPU 子系统集成
- 5.3.1 Cortex-A78AE 集成
- 5.3.2 L1/L2 Cache 集成
- 5.3.3 中断控制器集成
- 5.3.4 时钟复位设计

### 5.4 GPU 子系统集成
- 5.4.1 Mali-G78 集成
- 5.4.2 GPU 接口设计
- 5.4.3 GPU 时钟复位

### 5.5 ISP 设计
- 5.5.1 ISP 核心设计
- 5.5.2 MIPI CSI-2 接口设计
- 5.5.3 视频处理流水线

### 5.6 Memory 子系统设计
- 5.6.1 LPDDR5 控制器设计
- 5.6.2 System Cache 设计
- 5.6.3 内存仲裁器设计

### 5.7 NoC 设计
- 5.7.1 NoC Router 设计
- 5.7.2 路由算法设计
- 5.7.3 QoS 设计
- 5.7.4 流量控制设计

### 5.8 外设接口设计
- 5.8.1 PCIe Gen4 控制器设计
- 5.8.2 以太网控制器设计
- 5.8.3 USB 3.2 控制器设计
- 5.8.4 CAN FD 控制器设计
- 5.8.5 Display 控制器设计
- 5.8.6 Audio 控制器设计

### 5.9 电源管理设计
- 5.9.1 PMU 设计
- 5.9.2 DVFS 逻辑设计
- 5.9.3 电源门控设计
- 5.9.4 时钟门控设计

### 5.10 时钟复位系统设计
- 5.10.1 时钟树设计
- 5.10.2 复位树设计
- 5.10.3 跨时钟域处理

### 5.11 调试和诊断设计
- 5.11.1 JTAG/Debug 接口设计
- 5.11.2 性能监控单元设计
- 5.11.3 跟踪和日志设计

### 5.12 Top 层集成
- 5.12.1 模块集成
- 5.12.2 总线集成
- 5.12.3 引脚定义
- 5.12.4 顶层约束文件

### 5.13 RTL 编码规范和评审
- 5.13.1 编码规范制定
- 5.13.2 代码评审
- 5.13.3 Lint 检查
- 5.13.4 CDC 检查

---

## 6.0 模块级验证 (DV)

### 6.1 UVM 环境搭建
- 6.1.1 UVM 框架建立
- 6.1.2 VIP (Verification IP) 准备
- 6.1.3 脚本和自动化工具
- 6.1.4 回归测试环境

### 6.2 Safety Island 验证
- 6.2.1 UVM 环境搭建
- 6.2.2 功能测试用例
- 6.2.3 错误注入测试
- 6.2.4 覆盖率分析

### 6.3 NPU 验证
- 6.3.1 UVM 环境搭建
- 6.3.2 指令级测试
- 6.3.3 性能测试
- 6.3.4 压力测试
- 6.3.5 覆盖率分析

### 6.4 CPU 子系统验证
- 6.4.1 UVM 环境搭建
- 6.4.2 总线协议验证
- 6.4.3 Cache 一致性验证
- 6.4.4 中断测试
- 6.4.5 覆盖率分析

### 6.5 ISP 验证
- 6.5.1 UVM 环境搭建
- 6.5.2 图像处理功能测试
- 6.5.3 MIPI 接口测试
- 6.5.4 覆盖率分析

### 6.6 Memory 子系统验证
- 6.6.1 UVM 环境搭建
- 6.6.2 LPDDR5 协议验证
- 6.6.3 性能测试
- 6.6.4 覆盖率分析

### 6.7 NoC 验证
- 6.7.1 UVM 环境搭建
- 6.7.2 路由功能验证
- 6.7.3 拥塞测试
- 6.7.4 性能测试
- 6.7.5 覆盖率分析

### 6.8 外设接口验证
- 6.8.1 PCIe 控制器验证
- 6.8.2 以太网控制器验证
- 6.8.3 USB 控制器验证
- 6.8.4 CAN FD 控制器验证

### 6.9 代码覆盖率收集
- 6.9.1 代码覆盖率收集
- 6.9.2 功能覆盖率收集
- 6.9.3 覆盖率分析和报告
- 6.9.4 覆盖率缺口补充

### 6.10 回归测试
- 6.10.1 每日回归测试
- 6.10.2 每周回归测试
- 6.10.3 缺陷跟踪和修复
- 6.10.4 回归测试报告

---

## 7.0 系统级验证 (CV)

### 7.1 FPGA 原型环境搭建
- 7.1.1 FPGA 平台选型 (Xilinx Versal ACAP)
- 7.1.2 FPGA 映射工具配置
- 7.1.3 板卡级调试环境
- 7.1.4 软件工具链配置

### 7.2 SoC 顶层集成
- 7.2.1 顶层 RTL 集成
- 7.2.2 模块连接
- 7.2.3 时钟复位集成
- 7.2.4 约束文件

### 7.3 FPGA 原型实现
- 7.3.1 RTL 到 FPGA 映射
- 7.3.3 时钟约束
- 7.3.4 逻辑综合
- 7.3.5 布局布线
- 7.3.6 比特流生成

### 7.4 Boot 流程验证
- 7.4.1 Bootloader 开发
- 7.4.2 启动流程验证
- 7.4.3 内存初始化验证
- 7.4.4 设备树验证

### 7.5 OS 启动验证
- 7.5.1 Linux 内核移植
- 7.5.2 OS 启动测试
- 7.5.3 驱动程序验证
- 7.5.4 中断系统验证

### 7.6 外设功能验证
- 7.6.1 PCIe 功能验证
- 7.6.2 以太网功能验证
- 7.6.3 USB 功能验证
- 7.6.4 CAN FD 功能验证
- 7.6.5 Display 功能验证
- 7.6.6 Audio 功能验证

### 7.7 性能验证
- 7.7.1 NPU 性能测试
- 7.7.2 CPU 性能测试
- 7.7.3 内存带宽测试
- 7.7.4 NoC 性能测试
- 7.7.5 功耗测量

### 7.8 兼容性测试
- 7.8.1 软件栈兼容性测试
- 7.8.2 外设兼容性测试
- 7.8.3 多客户场景测试

### 7.9 Emulation 验证 (可选)
- 7.9.1 Emulation 环境搭建 (Palladium/Zebu)
- 7.9.2 RTL 映射
- 7.9.3 长时间测试
- 7.9.4 压力测试

---

## 8.0 功能安全设计

### 8.1 安全计划制定
- 8.1.1 ISO 26262 安全计划
- 8.1.2 安全目标定义
- 8.1.3 ASIL 等级分配
- 8.1.4 安全架构设计

### 8.2 Safety Island 设计
- 8.2.1 双核锁步设计
- 8.2.2 ECC 编码设计
- 8.2.3 BIST 设计
- 8.2.4 安全监控机制

### 8.3 安全机制设计
- 8.3.1 时钟监控
- 8.3.2 电压监控
- 8.3.3 温度监控
- 8.3.4 逻辑监控

### 8.4 安全验证
- 8.4.1 故障注入测试
- 8.4.2 错误检测测试
- 8.4.3 安全机制验证
- 8.4.4 覆盖率分析

### 8.5 安全分析
- 8.5.1 FMEA (Failure Mode and Effects Analysis)
- 8.5.2 FTA (Fault Tree Analysis)
- 8.5.3 FMEDA (Failure Mode, Effects, and Diagnostic Analysis)
- 8.5.4 安全案例开发

### 8.6 安全文档
- 8.6.1 安全手册编写
- 8.6.2 安全分析报告
- 8.6.3 安全案例文档
- 8.6.4 认证准备

---

## 9.0 后端设计

### 9.1 设计准备
- 9.1.1 综合约束文件准备
- 9.1.2 工艺库准备
- 9.1.3 时钟规划
- 9.1.4 电源规划

### 9.2 逻辑综合
- 9.2.1 RTL 综合
- 9.2.2 时序约束
- 9.2.3 面积优化
- 9.2.4 功耗优化
- 9.2.5 综合报告

### 9.3 可测试性设计 (DFT)
- 9.3.1 扫描链插入
- 9.3.2 ATPG 向量生成
- 9.3.3 BIST 插入
- 9.3.4 JTAG 设计
- 9.3.5 边界扫描

### 9.4 Floorplan 规划
- 9.4.1 宏单元布局
- 9.4.2 电源网络设计
- 9.4.3 时钟树规划
- 9.4.4 IO 布局

### 9.5 布局布线
- 9.5.1 布局
- 9.5.2 时钟树综合 (CTS)
- 9.5.3 布线
- 9.5.4 优化迭代

### 9.6 时序收敛
- 9.6.1 时序分析
- 9.6.2 时序违例修复
- 9.6.3 信号完整性分析
- 9.6.4 OCV (On-Chip Variation) 分析

### 9.7 功耗分析
- 9.7.1 静态功耗分析
- 9.7.2 动态功耗分析
- 9.7.3 电压降分析 (IR Drop)
- 9.7.4 电源噪声分析

### 9.8 物理验证
- 9.8.1 DRC (Design Rule Check)
- 9.8.2 LVS (Layout vs Schematic)
- 9.8.3 ERC (Electrical Rule Check)
- 9.8.4 天线效应检查
- 9.8.5 金属密度检查

### 9.9 ECO (Engineering Change Order)
- 9.9.1 ECO 分析
- 9.9.2 ECO 实施
- 9.9.3 ECO 验证

### 9.10 后端文档
- 9.10.1 版图文件生成
- 9.10.2 时序报告
- 9.10.3 功耗报告
- 9.10.4 物理验证报告

---

## 10.0 物理验证

### 10.1 物理验证准备
- 10.1.1 DRC 规则文件准备
- 10.1.2 LVS 网表准备
- 10.1.3 验证环境搭建

### 10.2 设计规则检查 (DRC)
- 10.2.1 全芯片 DRC
- 10.2.2 DRC 违例修复
- 10.2.3 DRC 通过确认

### 10.3 版图原理图一致性检查 (LVS)
- 10.3.1 LVS 检查
- 10.3.2 LVS 违例修复
- 10.3.3 LVS 通过确认

### 10.4 天线效应检查
- 10.4.1 天线效应检查
- 10.4.2 天线效应修复
- 10.4.3 修复验证

### 10.5 金属密度检查
- 10.5.1 金属密度分析
- 10.5.2 密度优化
- 10.5.3 CMP (Chemical Mechanical Polishing) 检查

### 10.6 寄生参数提取
- 10.6.1 寄生参数提取 (SPEF)
- 10.6.2 寄生参数分析
- 10.6.3 寄生参数优化

### 10.7 后仿真正时分析
- 10.7.1 后仿真时序分析
- 10.7.2 时序违例修复
- 10.7.3 时序收敛确认

---

## 11.0 流片准备

### 11.1 GDSII 文件准备
- 11.1.1 GDSII 文件生成
- 11.1.2 GDSII 文件检查
- 11.1.3 文件打包和传输

### 11.2 代工厂准备
- 11.2.1 TSMC 技术文档准备
- 11.2.2 代工厂对接
- 11.2.3 流片下单
- 11.2.4 付款确认

### 11.3 封装设计
- 11.3.1 封装方案设计 (FCBGA)
- 11.3.2 封装仿真
- 11.3.3 封装厂对接
- 11.3.4 封装下单

### 11.4 测试准备
- 11.4.1 ATE 测试向量准备
- 11.4.2 测试程序开发
- 11.4.3 测试设备准备
- 11.4.4 测试厂对接

### 11.5 流片评审
- 11.5.1 流片前技术评审
- 11.5.2 质量评审
- 11.5.3 流片批准
- 11.5.4 流片确认书签署

---

## 12.0 样片测试

### 12.1 样片接收
- 12.1.1 样片到货检验
- 12.1.2 样片编号和记录
- 12.1.3 测试计划准备

### 12.2 ATE 测试
- 12.2.1 功能测试
- 12.2.2 性能测试
- 12.2.3 参数测试
- 12.2.4 良率分析

### 12.3 板级测试
- 12.3.1 评估板准备
- 12.3.2 电源测试
- 12.3.3 时钟测试
- 12.3.4 接口测试

### 12.4 系统测试
- 12.4.1 Boot 测试
- 12.4.2 OS 启动测试
- 12.4.3 外设功能测试
- 12.4.4 性能测试
- 12.4.5 压力测试

### 12.5 功耗测试
- 12.5.1 静态功耗测试
- 12.5.2 动态功耗测试
- 12.5.3 能效比测试
- 12.5.4 热测试

### 12.6 可靠性测试
- 12.6.1 HTOL (High Temperature Operating Life)
- 12.6.2 HTSL (High Temperature Storage Life)
- 12.6.3 低温测试
- 12.6.4 温度循环测试
- 12.6.5 振动测试

### 12.7 缺陷分析
- 12.7.1 失效分析
- 12.7.2 根因分析
- 12.7.3 修复和改进

### 12.8 测试报告
- 12.8.1 测试结果汇总
- 12.8.2 性能报告
- 12.8.3 良率报告
- 12.8.4 问题报告

---

## 13.0 认证与合规

### 13.1 ISO 26262 认证
- 13.1.1 安全案例准备
- 13.1.2 安全文档审核
- 13.1.3 第三方审核
- 13.1.4 ASIL-D 认证获取

### 13.2 AEC-Q100 认证
- 13.2.1 Grade 1 测试准备
- 13.2.2 环境测试
- 13.2.3 寿命测试
- 13.2.4 认证获取

### 13.3 网络安全认证
- 13.3.1 ISO 21434 合规
- 13.3.2 安全测试
- 13.3.3 渗透测试
- 13.3.4 认证获取

### 13.4 其他认证
- 13.4.1 EMC 认证
- 13.4.2 ESD 认证
- 13.4.3 其他行业标准认证

---

## 14.0 客户支持

### 14.1 客户对接
- 14.1.1 客户技术支持团队组建
- 14.1.2 客户需求沟通
- 14.1.3 客户问题跟踪

### 14.2 样品交付
- 14.2.1 客户样品准备
- 14.2.2 样品文档准备
- 14.2.3 样品交付
- 14.2.4 样品使用培训

### 14.3 技术支持
- 14.3.1 客户问题响应
- 14.3.2 技术问题解决
- 14.3.3 应用支持
- 14.3.4 现场支持

### 14.4 文档准备
- 14.4.1 数据手册编写
- 14.4.2 应用笔记编写
- 14.4.3 软件开发指南
- 14.4.4 评估板文档

---

## 15.0 量产准备

### 15.1 量产规划
- 15.1.1 量产计划制定
- 15.1.2 产能规划
- 15.1.3 质量标准制定

### 15.2 供应链准备
- 15.2.1 晶圆产能确认
- 15.2.2 封装产能确认
- 15.2.3 测试产能确认
- 15.2.4 物料采购

### 15.3 质量体系
- 15.3.1 质量管理体系建立
- 15.3.2 质量控制流程
- 15.3.3 质量审核
- 15.3.4 持续改进

### 15.4 量产释放
- 15.4.1 量产评审
- 15.4.2 量产批准
- 15.4.3 量产启动

---

## 16.0 风险管理

### 16.1 风险识别
- 16.1.1 技术风险识别
- 16.1.2 进度风险识别
- 16.1.3 成本风险识别
- 16.1.4 市场风险识别

### 16.2 风险评估
- 16.2.1 风险概率评估
- 16.2.2 风险影响评估
- 16.2.3 风险等级确定
- 16.2.4 风险矩阵更新

### 16.3 风险应对
- 16.3.1 风险缓解措施制定
- 16.3.2 应急预案制定
- 16.3.3 风险监控
- 16.3.4 风险应对执行

### 16.4 风险沟通
- 16.4.1 风险报告
- 16.4.2 风险沟通会议
- 16.4.3 利益相关者沟通

---

## WBS 里程碑汇总

| 里程碑 | WBS 范围 | 计划日期 | 状态 |
|--------|----------|----------|------|
| M1: 需求冻结 | 2.0 | 2026-02-15 | ✅ 完成 |
| M2: 架构冻结 | 3.0 | 2026-04-15 | 未开始 |
| M3: IP 选型完成 | 4.0 | 2026-05-15 | 未开始 |
| M4: RTL 冻结 | 5.0 | 2026-08-31 | 未开始 |
| M5: DV 验证通过 | 6.0 | 2026-11-30 | 未开始 |
| M6: CV 验证通过 | 7.0 | 2027-01-31 | 未开始 |
| M7: 后端设计完成 | 9.0 | 2026-12-31 | 未开始 |
| M8: 物理验证通过 | 10.0 | 2027-02-28 | 未开始 |
| M9: 流片 | 11.0 | 2027-03-31 | 未开始 |
| M10: 样片回片 | 12.0 | 2027-06-30 | 未开始 |
| M11: 样片测试完成 | 12.0 | 2027-07-31 | 未开始 |
| M12: 认证通过 | 13.0 | 2027-07-31 | 未开始 |
| M13: 客户样品交付 | 14.0 | 2027-08-31 | 未开始 |
| M14: 量产释放 | 15.0 | 2027-10-31 | 未开始 |

---

## 资源分配矩阵

| WBS | 主要角色 | 人数 | 开始日期 | 结束日期 |
|-----|----------|------|----------|----------|
| 1.0 项目管理 | 项目经理 | 1 | 2026-02 | 2027-10 |
| 2.0 需求与市场 | 产品经理 | 2 | 2026-01 | 2026-02 |
| 3.0 系统架构 | 架构师 | 5 | 2026-02 | 2026-07 |
| 4.0 IP 选型 | IP 工程师 | 3 | 2026-03 | 2026-05 |
| 5.0 前端设计 | 前端工程师 | 20 | 2026-04 | 2026-08 |
| 6.0 模块级验证 | 验证工程师 (DV) | 30 | 2026-05 | 2026-11 |
| 7.0 系统级验证 | 验证工程师 (CV) | 15 | 2026-09 | 2027-02 |
| 8.0 功能安全 | 安全专家 | 3 | 2026-04 | 2027-07 |
| 9.0 后端设计 | 后端工程师 | 25 | 2026-08 | 2026-12 |
| 10.0 物理验证 | 后端工程师 | 10 | 2026-12 | 2027-02 |
| 11.0 流片准备 | 供应链经理 | 5 | 2027-01 | 2027-03 |
| 12.0 样片测试 | 测试工程师 | 8 | 2027-06 | 2027-07 |
| 13.0 认证 | 安全专家 | 3 | 2027-06 | 2027-07 |
| 14.0 客户支持 | 技术支持 | 10 | 2027-08 | 2027-10 |
| 15.0 量产准备 | 供应链经理 | 5 | 2027-09 | 2027-10 |
| 16.0 风险管理 | 项目经理 | 1 | 2026-02 | 2027-10 |

---

## 依赖关系

### 关键路径依赖
```
需求冻结 (2.0) → 架构冻结 (3.0) → IP 选型 (4.0) → RTL 冻结 (5.0) → 
后端设计 (9.0) → 物理验证 (10.0) → 流片 (11.0) → 样片测试 (12.0) → 认证 (13.0) → 量产 (15.0)
```

### 并行路径
- 模块级验证 (6.0) 可以在 RTL 开发过程中并行进行
- 系统级验证 (7.0) 可以在后端设计完成后启动
- 功能安全设计 (8.0) 贯穿整个设计过程

---

**文档版本**: V1.0  
**最后更新**: 2026-01-18  
**负责人**: 项目经理  
**状态**: 草稿  

**审批**：

| 角色 | 姓名 | 签名 | 日期 |
|------|------|------|------|
| 项目经理 | - | - | - |
| 产品经理 | - | - | - |
| 首席架构师 | - | - | - |
