module Mantissa_Multiplier_16 (
    input wire clk,
    input wire rst_n, // Reset tích cực mức thấp
    input wire [10:0] A_m, // 1 bit hidden + 10 bit mantissa
    input wire [10:0] B_m, // 1 bit hidden + 10 bit mantissa
    output reg [21:0] Out_m // Kết quả 11x11 = 22 bit
);

    // Khai báo các thanh ghi trung gian cho Pipeline 3 giai đoạn (3-stage)
    // Giai đoạn 1: Đệm đầu vào (Input Registers)
    reg [10:0] reg_A, reg_B;
    
    // Giai đoạn 2: Tính toán và lưu kết quả trung gian
    reg [21:0] mult_result;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            reg_A <= 11'd0;
            reg_B <= 11'd0;
            mult_result <= 22'd0;
            Out_m <= 22'd0;
        end else begin
            // Stage 1: Lấy mẫu đầu vào
            reg_A <= A_m;
            reg_B <= B_m;

            // Stage 2: Thực hiện nhân (11 bit * 11 bit = 22 bit)
            mult_result <= reg_A * reg_B;

            // Stage 3: Đưa ra output
            Out_m <= mult_result;
        end
    end

endmodule