一种 用于 校准 模拟 集成电路 的 装置 本 实用新型 涉及 一种 用于 校准 模拟 集成电路 的 装置 ， 所述 装置 包括 存储阵列 单元 、 存储 信息 监测 单元 以及 逻辑 控制 单元 ； 其中 ， 所述 存储阵列 单元 根据 烧写 控制 信号 ， 存储 模拟 集成电路 的 校准 信息 ； 根据 熔丝 检测 选 通信 号 ， 通过 检测 节点 输出 存储 的 校准 信息 给 所述 存储 信息 监测 单元 ； 所述 存储 信息 监测 单元 根据 所述 逻辑 控制 单元 的 检测 使能 控制 信号 ， 通过 所述 检测 节点 对 所述 校准 信息 进行 检测 ， 并 输出 检测 结果 输出 信号 给 所述 逻辑 控制 单元 。 本 实用新型 中 ， 当 需要 更改 存储单元 位数 时 ， 只 需 更改 存储单元 阵列 中 的 存储单元 复用 数目 ， 并且 在 逻辑 控制 单元 代码 中 增加 相应 的 地址 选择 控制 即可 ， 明显 地 提高 存储 电路 的 设计 效率 以及 模块 的 稳定性 。 
