# Single Cycle RISC-V 발표구조 기획

1.  프로젝트 개요
    - 프로젝프 목표(간단하게)
    - 배경: 코드가 어떻게 CPU에 도달하는지 과정(컴파일, 합성 과정 간략하게) 
    - CPU의 동작(간략하게 어셈블리 코드 하나 예시를 들어서)

3.  구현 및 검증
    - 각 타입 특성 설명(회로기준 또는 핵심 노드 기준으로 설명)
    - 전체 회로 보여주기(설명할 필요없이 보여주기만)

    - 시뮬레이션 -- 동작 전후 비교를 뚜렷하게, 제어신호까지 보여줘야하나?
        - R타입
        - S타입, L타입 (저장하고 뽑아내는 과정 보여주기)
        - I타입(웨이브폼은 R고 비슷하니 결과 콘솔창만 보여줘도 될듯?)
        - B타입(브랜치 나뉘는거 보여주기)
        - J타입(J로 함수로 갓다가 JL로 돌아오는 모습 보여주기)

4.  미래개선사항 : 예상되는 결과, 사이드이펙트까지 예상하고 그에 대한 대처 방안도 같이 생각해두자 
    - 예를들어 곱셈 연산을 위해서는 컴파일러에서 많은 클럭사이클이 필요 오래걸림
    - 원인은 한클럭에 한연산밖에 불가능한 single cycle Core의 특성
    - multicycle로 개선하면 가능할것으로 보임.

5.  설계중 어려웠던점.
    한 타입을 구현 하고 난 뒤 다른 타입을 구현할 때 비슷한 동작이 있으나 구현 방식에 따라 재사용이 불가능한 경우가 왕왕 생김, 설계 효율을 위해서는 전체 구조적 특성을 파악할 필요성을 느낌. 



# 시뮬레이션, 블록선도는 넣었으면 설명을 꼭 해라 그냥 넣고 넘어가지마라.

# 컴파일 예시

## 원본코드 
    long long procedure (long g, long h,long i, long j) {  
        long long f = (g + h) - (i + j);  
        return f;  
    } 
## 어셈블리 
    procedure:		addi		sp, sp, -24		
                sd		x5, 16(sp)		        
                sd		x6, 8(sp)		        
                sd		x20, 0(sp)		        
                add		x5, x10, x11		    
                add		x6, x12, x13		    
                sub		x20, x5, x6		        
                addi		x10, x20, 0		    
                ld		x20, 0(sp)		        
                ld		x6, 8(sp)		        
                ld		x5, 16(sp)		        
                addi		sp, sp, 24		    
                jalr		x0, 0(x1)		

## 인스트럭션 코드
    addi		sp, sp, -24	->  32'b111111111100_00010_000_00010_0010011
    sd		x5, 16(sp)		->  32'b0000000_00101_00010_010_10000_0100011
    sd		x6, 8(sp)		->  32'b0000000_00110_00010_010_01000_0100011
    sd		x20, 0(sp)		->  32'b0000000_10100_00010_010_00000_0100011
    add		x5, x10, x11	->  32'b0000000_01011_01010_000_00101_0110011
    add		x6, x12, x13	->  32'b0000000_01101_01100_000_00110_0110011
    sub		x20, x5, x6		->  32'b0100000_00110_00101_000_10100_0110011
    addi		x10, x20, 0 ->  32'b000000000000_10100_000_01010_0010011
    ld		x20, 0(sp)		->  32'b0000000_00000_00010_011_10100_0000011
    ld		x6, 8(sp)		->  32'b0000000_01000_00010_011_00110_0000011
    ld		x5, 16(sp)		->  32'b0000000_10000_00010_011_00101_0000011
    addi		sp, sp, 24	->  32'b000000011000_00010_000_00010_0010011
    jalr		x0, 0(x1)	->  32'b000000000000_11111_000_11110_1100111

## 인스트럭션 코드 인코딩 예시
    add		x5, x10, x1  ->  32'b0000000_00101_01010_000_00001_0110011

    
