TimeQuest Timing Analyzer report for SineWaveGenerator
Fri Feb 17 09:49:19 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 14. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 15. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 16. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 17. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 18. Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 19. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 20. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 21. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 22. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 23. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 24. Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 25. Slow 1200mV 85C Model Hold: 'clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'clk'
 45. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 46. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 47. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 48. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 49. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 50. Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 51. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 52. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 53. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 54. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 55. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 56. Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 57. Slow 1200mV 0C Model Hold: 'clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Slow 1200mV 0C Model Metastability Report
 70. Fast 1200mV 0C Model Setup Summary
 71. Fast 1200mV 0C Model Hold Summary
 72. Fast 1200mV 0C Model Recovery Summary
 73. Fast 1200mV 0C Model Removal Summary
 74. Fast 1200mV 0C Model Minimum Pulse Width Summary
 75. Fast 1200mV 0C Model Setup: 'clk'
 76. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 77. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 78. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 79. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 80. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 81. Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 82. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 83. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 84. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 85. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 86. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 87. Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 88. Fast 1200mV 0C Model Hold: 'clk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'
 92. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'
 93. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'
 94. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'
 95. Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'
 96. Clock to Output Times
 97. Minimum Clock to Output Times
 98. Propagation Delay
 99. Minimum Propagation Delay
100. Fast 1200mV 0C Model Metastability Report
101. Multicorner Timing Analysis Summary
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Propagation Delay
105. Minimum Propagation Delay
106. Board Trace Model Assignments
107. Input Transition Times
108. Slow Corner Signal Integrity Metrics
109. Fast Corner Signal Integrity Metrics
110. Setup Transfers
111. Hold Transfers
112. Report TCCS
113. Report RSKM
114. Unconstrained Paths
115. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SineWaveGenerator                                  ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------+
; Clock Name                                                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                 ;
+---------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------+
; clk                                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                 ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk } ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk }  ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk } ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk }  ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk } ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk }  ;
+---------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; 347.34 MHz ; 250.0 MHz       ; clk                                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 565.29 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 568.5 MHz  ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 587.89 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 588.24 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 588.24 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 588.58 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                          ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -1.879 ; -56.081       ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -0.769 ; -4.143        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.759 ; -4.037        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -0.701 ; -3.362        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -0.700 ; -3.577        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.700 ; -3.359        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -0.699 ; -3.373        ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                          ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.360 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.360 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.361 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.361 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.361 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.362 ; 0.000         ;
; clk                                                                 ; 0.376 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                            ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -3.000 ; -38.000       ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+---------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.879 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.813      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.795      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.781      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.832 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.766      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.786 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.720      ;
; -1.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.681      ;
; -1.736 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.308      ;
; -1.736 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.308      ;
; -1.736 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.308      ;
; -1.736 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.308      ;
; -1.736 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.423     ; 2.308      ;
; -1.736 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.423     ; 2.308      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.723 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.657      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
; -1.717 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.651      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.769 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.702      ;
; -0.752 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.685      ;
; -0.701 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.634      ;
; -0.653 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.586      ;
; -0.636 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.569      ;
; -0.620 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.553      ;
; -0.592 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.078     ; 1.509      ;
; -0.585 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.585 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.518      ;
; -0.583 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.579 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.512      ;
; -0.535 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.818      ;
; -0.518 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.801      ;
; -0.504 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.437      ;
; -0.503 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.436      ;
; -0.469 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.402      ;
; -0.468 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.467 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.750      ;
; -0.386 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.669      ;
; -0.351 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.634      ;
; -0.349 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.632      ;
; -0.345 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.628      ;
; -0.269 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.552      ;
; -0.234 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.517      ;
; -0.227 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.510      ;
; -0.223 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.156      ;
; -0.154 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.437      ;
; -0.119 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.288      ; 1.402      ;
; -0.072 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.005      ;
; -0.072 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.005      ;
; -0.071 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.004      ;
; -0.057 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.078     ; 0.974      ;
; -0.049 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.982      ;
; -0.048 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.981      ;
; 0.218  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.078     ; 0.699      ;
; 0.274  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.759 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.692      ;
; -0.727 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.660      ;
; -0.704 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.637      ;
; -0.643 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.576      ;
; -0.622 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.555      ;
; -0.611 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.544      ;
; -0.590 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.509      ;
; -0.588 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.586 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.519      ;
; -0.582 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.515      ;
; -0.576 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.509      ;
; -0.526 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.808      ;
; -0.506 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.439      ;
; -0.506 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.439      ;
; -0.494 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.776      ;
; -0.471 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.753      ;
; -0.470 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.403      ;
; -0.466 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.399      ;
; -0.389 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.671      ;
; -0.353 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.635      ;
; -0.349 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.631      ;
; -0.343 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.625      ;
; -0.273 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.555      ;
; -0.233 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.515      ;
; -0.221 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.503      ;
; -0.213 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.146      ;
; -0.156 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.438      ;
; -0.116 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.287      ; 1.398      ;
; -0.076 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.009      ;
; -0.075 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.008      ;
; -0.074 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 1.007      ;
; -0.069 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.988      ;
; -0.054 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.973      ;
; -0.052 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.040 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.973      ;
; 0.274  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.701 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.633      ;
; -0.624 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.556      ;
; -0.620 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.552      ;
; -0.594 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 1.512      ;
; -0.589 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.521      ;
; -0.585 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.517      ;
; -0.585 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.517      ;
; -0.584 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.516      ;
; -0.579 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.511      ;
; -0.508 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.440      ;
; -0.504 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.436      ;
; -0.500 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.432      ;
; -0.469 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.401      ;
; -0.468 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.400      ;
; -0.466 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.749      ;
; -0.454 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.386      ;
; -0.389 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.672      ;
; -0.385 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.668      ;
; -0.354 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.637      ;
; -0.350 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.633      ;
; -0.349 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.632      ;
; -0.344 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.627      ;
; -0.265 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.548      ;
; -0.232 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.515      ;
; -0.219 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.502      ;
; -0.146 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.429      ;
; -0.107 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.390      ;
; -0.078 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.010      ;
; -0.072 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.004      ;
; -0.070 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.002      ;
; -0.065 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.997      ;
; -0.058 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.976      ;
; -0.053 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.985      ;
; -0.050 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.982      ;
; 0.142  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.776      ;
; 0.273  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.659      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.700 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.632      ;
; -0.699 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.631      ;
; -0.699 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.631      ;
; -0.693 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.625      ;
; -0.625 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.557      ;
; -0.619 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.551      ;
; -0.586 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.518      ;
; -0.584 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.516      ;
; -0.583 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.583 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.515      ;
; -0.580 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.512      ;
; -0.577 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.509      ;
; -0.573 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.505      ;
; -0.509 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.441      ;
; -0.503 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.435      ;
; -0.494 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.426      ;
; -0.468 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.400      ;
; -0.467 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.399      ;
; -0.464 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.747      ;
; -0.457 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.389      ;
; -0.454 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.386      ;
; -0.390 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.673      ;
; -0.384 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.667      ;
; -0.351 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.634      ;
; -0.259 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.542      ;
; -0.229 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.512      ;
; -0.149 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.288      ; 1.432      ;
; -0.079 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.011      ;
; -0.071 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.003      ;
; -0.070 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 1.002      ;
; -0.062 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.994      ;
; -0.051 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.983      ;
; -0.048 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.980      ;
; -0.044 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.976      ;
; 0.139  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.077     ; 0.779      ;
; 0.273  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.063     ; 0.659      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.700 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.633      ;
; -0.624 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.557      ;
; -0.619 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.552      ;
; -0.594 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 1.513      ;
; -0.588 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.521      ;
; -0.584 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.584 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.517      ;
; -0.583 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.516      ;
; -0.578 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.511      ;
; -0.508 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.441      ;
; -0.503 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.436      ;
; -0.500 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.433      ;
; -0.468 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.401      ;
; -0.467 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.749      ;
; -0.467 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.400      ;
; -0.453 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.386      ;
; -0.391 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.673      ;
; -0.386 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.668      ;
; -0.355 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.637      ;
; -0.351 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.633      ;
; -0.350 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.632      ;
; -0.345 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.627      ;
; -0.267 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.549      ;
; -0.233 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.515      ;
; -0.220 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.502      ;
; -0.146 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.428      ;
; -0.108 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.287      ; 1.390      ;
; -0.078 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.011      ;
; -0.071 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.004      ;
; -0.070 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 1.003      ;
; -0.063 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.996      ;
; -0.058 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.977      ;
; -0.052 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.985      ;
; -0.049 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.982      ;
; 0.138  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.076     ; 0.781      ;
; 0.274  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.062     ; 0.659      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.699 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.633      ;
; -0.622 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.556      ;
; -0.620 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.554      ;
; -0.613 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.532      ;
; -0.587 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.521      ;
; -0.584 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.518      ;
; -0.583 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.517      ;
; -0.581 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.515      ;
; -0.577 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.511      ;
; -0.506 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.440      ;
; -0.504 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.438      ;
; -0.504 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.438      ;
; -0.468 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.468 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.402      ;
; -0.465 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.749      ;
; -0.465 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.399      ;
; -0.388 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.672      ;
; -0.386 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.670      ;
; -0.353 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.637      ;
; -0.350 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.634      ;
; -0.347 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.631      ;
; -0.343 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.627      ;
; -0.270 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.554      ;
; -0.234 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.518      ;
; -0.231 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.515      ;
; -0.220 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.504      ;
; -0.166 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.289      ; 1.450      ;
; -0.138 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.072      ;
; -0.112 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 1.031      ;
; -0.077 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.076     ; 0.996      ;
; -0.076 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.010      ;
; -0.072 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.006      ;
; -0.072 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 1.006      ;
; -0.051 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.985      ;
; -0.048 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.982      ;
; 0.275  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.061     ; 0.659      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.360 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.423 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.657      ;
; 0.469 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.054      ;
; 0.483 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.068      ;
; 0.558 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.778      ;
; 0.560 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.781      ;
; 0.568 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.789      ;
; 0.581 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.801      ;
; 0.584 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.804      ;
; 0.591 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.176      ;
; 0.597 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.182      ;
; 0.702 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.287      ;
; 0.719 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.304      ;
; 0.720 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.305      ;
; 0.843 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.064      ;
; 0.846 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.066      ;
; 0.848 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.068      ;
; 0.850 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.070      ;
; 0.858 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.078      ;
; 0.859 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.079      ;
; 0.860 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.081      ;
; 0.953 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.175      ;
; 0.960 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.180      ;
; 0.970 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.190      ;
; 0.971 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.191      ;
; 0.972 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.193      ;
; 1.065 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.285      ;
; 1.082 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.302      ;
; 1.083 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.303      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.360 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.580      ;
; 0.422 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.656      ;
; 0.484 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.069      ;
; 0.486 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.071      ;
; 0.546 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 0.780      ;
; 0.558 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.778      ;
; 0.562 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.782      ;
; 0.569 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.789      ;
; 0.572 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.792      ;
; 0.582 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.802      ;
; 0.585 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 0.805      ;
; 0.591 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.176      ;
; 0.593 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.178      ;
; 0.593 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.178      ;
; 0.595 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.180      ;
; 0.701 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.286      ;
; 0.703 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.288      ;
; 0.718 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.303      ;
; 0.719 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.304      ;
; 0.720 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.305      ;
; 0.721 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.428      ; 1.306      ;
; 0.820 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.077      ; 1.054      ;
; 0.844 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.064      ;
; 0.846 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.066      ;
; 0.846 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.066      ;
; 0.848 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.068      ;
; 0.859 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.079      ;
; 0.860 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.081      ;
; 0.862 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.082      ;
; 0.954 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.174      ;
; 0.956 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.176      ;
; 0.971 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.191      ;
; 0.972 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.193      ;
; 0.974 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.063      ; 1.194      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.361 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.078      ; 0.596      ;
; 0.361 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.495 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.080      ;
; 0.497 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.082      ;
; 0.542 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.078      ; 0.777      ;
; 0.569 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.793      ;
; 0.583 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.588 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.173      ;
; 0.590 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.175      ;
; 0.606 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.191      ;
; 0.608 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.193      ;
; 0.700 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.285      ;
; 0.702 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.287      ;
; 0.719 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.304      ;
; 0.721 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.306      ;
; 0.748 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.967      ;
; 0.817 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.078      ; 1.052      ;
; 0.844 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.063      ;
; 0.860 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.880 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.465      ;
; 0.882 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.428      ; 1.467      ;
; 0.954 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.173      ;
; 0.956 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.973 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.975 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
; 1.022 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.241      ;
; 1.024 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.243      ;
; 1.134 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.353      ;
; 1.136 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.355      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.361 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.421 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.654      ;
; 0.487 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.069      ;
; 0.489 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.071      ;
; 0.547 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 0.780      ;
; 0.559 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.778      ;
; 0.563 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.782      ;
; 0.570 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.573 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.792      ;
; 0.583 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.802      ;
; 0.586 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 0.805      ;
; 0.594 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.176      ;
; 0.596 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.178      ;
; 0.596 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.178      ;
; 0.598 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.180      ;
; 0.704 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.286      ;
; 0.706 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.288      ;
; 0.721 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.303      ;
; 0.722 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.304      ;
; 0.723 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.305      ;
; 0.724 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.425      ; 1.306      ;
; 0.821 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.076      ; 1.054      ;
; 0.845 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.066      ;
; 0.849 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.068      ;
; 0.860 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.081      ;
; 0.863 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.955 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.174      ;
; 0.957 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.176      ;
; 0.972 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.191      ;
; 0.973 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.192      ;
; 0.974 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.193      ;
; 0.975 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.361 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.580      ;
; 0.495 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.077      ;
; 0.497 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.079      ;
; 0.545 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.778      ;
; 0.545 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.778      ;
; 0.559 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.778      ;
; 0.570 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.791      ;
; 0.580 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.162      ;
; 0.582 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.164      ;
; 0.585 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.804      ;
; 0.608 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.190      ;
; 0.610 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.192      ;
; 0.705 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.287      ;
; 0.707 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.289      ;
; 0.724 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 0.943      ;
; 0.724 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.306      ;
; 0.726 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.308      ;
; 0.819 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.052      ;
; 0.833 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.052      ;
; 0.846 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.065      ;
; 0.859 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.441      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.425      ; 1.443      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.082      ;
; 0.865 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.084      ;
; 0.956 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.175      ;
; 0.958 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.177      ;
; 0.975 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.194      ;
; 0.977 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.196      ;
; 0.998 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.217      ;
; 1.000 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.219      ;
; 1.110 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.329      ;
; 1.112 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.062      ; 1.331      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.580      ;
; 0.543 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.126      ;
; 0.545 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.128      ;
; 0.567 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.800      ;
; 0.571 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.789      ;
; 0.574 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.792      ;
; 0.576 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.794      ;
; 0.582 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 0.815      ;
; 0.584 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.802      ;
; 0.586 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.804      ;
; 0.593 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.176      ;
; 0.595 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.178      ;
; 0.610 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.193      ;
; 0.612 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.195      ;
; 0.621 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 0.839      ;
; 0.703 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.286      ;
; 0.705 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.288      ;
; 0.719 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.302      ;
; 0.721 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.304      ;
; 0.721 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.304      ;
; 0.723 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.426      ; 1.306      ;
; 0.841 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.076      ; 1.074      ;
; 0.846 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.064      ;
; 0.848 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.066      ;
; 0.860 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.078      ;
; 0.862 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.082      ;
; 0.865 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.083      ;
; 0.956 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.174      ;
; 0.958 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.176      ;
; 0.972 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.190      ;
; 0.974 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.974 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.192      ;
; 0.976 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.061      ; 1.194      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.376 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.608      ;
; 0.484 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.065      ;
; 0.484 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.064      ;
; 0.498 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.078      ;
; 0.500 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.080      ;
; 0.500 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.423      ; 1.080      ;
; 0.559 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.791      ;
; 0.561 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.793      ;
; 0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.797      ;
; 0.566 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.798      ;
; 0.567 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.799      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.793      ;
; 0.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.075      ; 0.808      ;
; 0.577 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
; 0.578 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.796      ;
; 0.579 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.075      ; 0.811      ;
; 0.581 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.799      ;
; 0.592 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.810      ;
; 0.595 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.175      ;
; 0.596 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.177      ;
; 0.597 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.177      ;
; 0.610 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.190      ;
; 0.611 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.192      ;
; 0.612 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.192      ;
; 0.614 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.194      ;
; 0.653 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.234      ;
; 0.703 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.921      ;
; 0.707 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.287      ;
; 0.707 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.288      ;
; 0.707 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.287      ;
; 0.709 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.289      ;
; 0.713 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.076      ; 0.946      ;
; 0.724 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.304      ;
; 0.726 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.944      ;
; 0.818 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.398      ;
; 0.819 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.399      ;
; 0.820 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.400      ;
; 0.825 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.406      ;
; 0.833 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.065      ;
; 0.834 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.414      ;
; 0.836 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.416      ;
; 0.840 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.072      ;
; 0.843 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.424      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.078      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.080      ;
; 0.852 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.852 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.070      ;
; 0.853 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.085      ;
; 0.854 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.435      ;
; 0.859 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.080      ;
; 0.864 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.096      ;
; 0.864 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.082      ;
; 0.868 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.086      ;
; 0.870 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.088      ;
; 0.930 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.510      ;
; 0.937 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.518      ;
; 0.943 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.175      ;
; 0.946 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.423      ; 1.526      ;
; 0.946 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.424      ; 1.527      ;
; 0.950 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.182      ;
; 0.953 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.185      ;
; 0.956 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.956 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.174      ;
; 0.957 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.957 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.175      ;
; 0.958 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.176      ;
; 0.958 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.190      ;
; 0.959 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.177      ;
; 0.962 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.962 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.182      ;
; 0.964 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.182      ;
; 0.967 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.199      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[10]|clk                                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[0]|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[11]|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[12]|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[13]|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[1]|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[2]|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[3]|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[6]|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|o_clk|clk                                            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[0]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[11]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[12]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[13]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[1]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[2]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[3]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[4]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[5]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[6]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[7]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[8]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[9]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_divider[11]|clk                                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|o_clk|clk                                             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[10]|clk                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[4]|clk                                  ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[5]|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.296  ; 0.480        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.295  ; 0.479        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.302  ; 0.518        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 14.001 ; 14.012 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 13.895 ; 13.899 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 7.454  ; 7.485  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 7.515  ; 7.488  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 14.366 ; 14.465 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 14.568 ; 14.372 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 7.805  ; 7.786  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 7.549  ; 7.423  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 14.703 ; 14.921 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 15.259 ; 15.033 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.378  ; 7.453  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.706  ; 7.619  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.218 ; 8.223 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.259 ; 8.262 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 5.763 ; 5.832 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 5.862 ; 5.796 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 7.428 ; 7.450 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 7.226 ; 7.196 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 6.212 ; 6.254 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 6.453 ; 6.430 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 8.547 ; 8.534 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 8.746 ; 8.746 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 6.122 ; 6.177 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 6.424 ; 6.359 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 14.472 ; 14.571 ; 14.998 ; 15.146 ;
; reverseEnable ; not_pwm_output_3 ; 14.016 ; 14.234 ; 14.383 ; 14.601 ;
; reverseEnable ; pwm_output_2     ; 14.674 ; 14.478 ; 15.254 ; 15.058 ;
; reverseEnable ; pwm_output_3     ; 14.572 ; 14.346 ; 14.939 ; 14.713 ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 8.181 ; 8.203 ; 8.622 ; 8.648 ;
; reverseEnable ; not_pwm_output_3 ; 7.703 ; 7.712 ; 8.097 ; 8.115 ;
; reverseEnable ; pwm_output_2     ; 7.979 ; 7.949 ; 8.424 ; 8.390 ;
; reverseEnable ; pwm_output_3     ; 7.924 ; 7.902 ; 8.327 ; 8.296 ;
+---------------+------------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                                  ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                                          ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
; 386.4 MHz  ; 250.0 MHz       ; clk                                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 636.94 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 639.39 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 663.13 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 663.57 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; limit due to minimum period restriction (tmin)                ;
; 663.57 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
; 664.01 MHz ; 500.0 MHz       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -1.588 ; -47.136       ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -0.570 ; -2.902        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.564 ; -2.850        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -0.508 ; -2.417        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -0.507 ; -2.257        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -0.507 ; -2.237        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.506 ; -2.235        ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.320 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.320 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.320 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.320 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.320 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.321 ; 0.000         ;
; clk                                                                 ; 0.334 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                             ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -3.000 ; -38.000       ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+---------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.528      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.576 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.563 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.503      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.549 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.489      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.544 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.484      ;
; -1.480 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.421      ;
; -1.480 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.421      ;
; -1.480 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.421      ;
; -1.480 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.421      ;
; -1.480 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.421      ;
; -1.480 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.421      ;
; -1.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.086      ;
; -1.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.086      ;
; -1.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.086      ;
; -1.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.086      ;
; -1.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.086      ;
; -1.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.086      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.397      ;
; -1.453 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.064      ;
; -1.453 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.064      ;
; -1.453 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.064      ;
; -1.453 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.064      ;
; -1.453 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.064      ;
; -1.453 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.064      ;
; -1.452 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.392      ;
; -1.452 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.392      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.570 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.510      ;
; -0.562 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.502      ;
; -0.507 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.447      ;
; -0.470 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.410      ;
; -0.462 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.402      ;
; -0.439 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.379      ;
; -0.413 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 1.340      ;
; -0.409 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.349      ;
; -0.407 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.405 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.345      ;
; -0.389 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.329      ;
; -0.351 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.610      ;
; -0.343 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.602      ;
; -0.339 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.279      ;
; -0.338 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.278      ;
; -0.309 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.249      ;
; -0.308 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.248      ;
; -0.288 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.547      ;
; -0.220 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.479      ;
; -0.190 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.449      ;
; -0.186 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.445      ;
; -0.170 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.429      ;
; -0.119 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.378      ;
; -0.089 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.348      ;
; -0.082 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.022      ;
; -0.068 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.327      ;
; -0.020 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.279      ;
; 0.010  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.264      ; 1.249      ;
; 0.049  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.891      ;
; 0.049  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.891      ;
; 0.050  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.890      ;
; 0.053  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.874      ;
; 0.061  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.879      ;
; 0.061  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.879      ;
; 0.299  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.068     ; 0.628      ;
; 0.357  ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.564 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.504      ;
; -0.550 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.490      ;
; -0.510 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.450      ;
; -0.464 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.404      ;
; -0.450 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.390      ;
; -0.442 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.382      ;
; -0.413 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.069     ; 1.339      ;
; -0.411 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.410 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.350      ;
; -0.399 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.339      ;
; -0.392 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.332      ;
; -0.347 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.604      ;
; -0.343 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.283      ;
; -0.342 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.282      ;
; -0.333 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.590      ;
; -0.311 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.251      ;
; -0.306 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.246      ;
; -0.293 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.550      ;
; -0.225 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.482      ;
; -0.194 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.451      ;
; -0.182 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.439      ;
; -0.175 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.432      ;
; -0.126 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.383      ;
; -0.089 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.346      ;
; -0.076 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.016      ;
; -0.064 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.321      ;
; -0.025 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.282      ;
; 0.012  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.262      ; 1.245      ;
; 0.043  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.069     ; 0.883      ;
; 0.045  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.895      ;
; 0.046  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.894      ;
; 0.046  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.894      ;
; 0.055  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.069     ; 0.871      ;
; 0.058  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.882      ;
; 0.069  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.871      ;
; 0.357  ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.508 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.448      ;
; -0.506 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.446      ;
; -0.504 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.444      ;
; -0.486 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.426      ;
; -0.445 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.385      ;
; -0.438 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.378      ;
; -0.408 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.348      ;
; -0.407 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.406 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.346      ;
; -0.404 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.344      ;
; -0.397 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.337      ;
; -0.389 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.329      ;
; -0.386 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.326      ;
; -0.345 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.285      ;
; -0.338 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.278      ;
; -0.329 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.269      ;
; -0.308 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.248      ;
; -0.306 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.246      ;
; -0.297 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.237      ;
; -0.295 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.235      ;
; -0.285 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.544      ;
; -0.226 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.485      ;
; -0.219 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.478      ;
; -0.188 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.447      ;
; -0.110 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.369      ;
; -0.082 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.341      ;
; -0.019 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.278      ;
; 0.043  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.897      ;
; 0.050  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.890      ;
; 0.050  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.890      ;
; 0.059  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.881      ;
; 0.059  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.881      ;
; 0.062  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.878      ;
; 0.067  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.873      ;
; 0.228  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.699      ;
; 0.357  ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -0.507 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.447      ;
; -0.445 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.385      ;
; -0.440 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.380      ;
; -0.434 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.069     ; 1.360      ;
; -0.411 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.409 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.349      ;
; -0.407 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.406 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.346      ;
; -0.389 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.329      ;
; -0.345 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.285      ;
; -0.340 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.280      ;
; -0.340 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.280      ;
; -0.310 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.250      ;
; -0.309 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.249      ;
; -0.306 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 1.246      ;
; -0.289 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.547      ;
; -0.227 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.485      ;
; -0.222 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.480      ;
; -0.193 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.451      ;
; -0.191 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.449      ;
; -0.188 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.446      ;
; -0.171 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.429      ;
; -0.122 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.380      ;
; -0.092 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.350      ;
; -0.081 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.339      ;
; -0.075 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.333      ;
; -0.030 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.263      ; 1.288      ;
; -0.011 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.951      ;
; 0.008  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.069     ; 0.918      ;
; 0.034  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.069     ; 0.892      ;
; 0.043  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.897      ;
; 0.048  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.892      ;
; 0.048  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.892      ;
; 0.057  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.883      ;
; 0.059  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.881      ;
; 0.357  ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.507 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.447      ;
; -0.445 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.385      ;
; -0.439 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.379      ;
; -0.415 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 1.342      ;
; -0.411 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.351      ;
; -0.409 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.349      ;
; -0.407 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.407 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.347      ;
; -0.389 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.329      ;
; -0.345 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.285      ;
; -0.339 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.279      ;
; -0.337 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.277      ;
; -0.309 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.249      ;
; -0.307 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.247      ;
; -0.295 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 1.235      ;
; -0.288 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.547      ;
; -0.226 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.485      ;
; -0.220 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.479      ;
; -0.192 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.451      ;
; -0.190 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.449      ;
; -0.188 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.447      ;
; -0.170 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.429      ;
; -0.118 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.377      ;
; -0.076 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.335      ;
; -0.074 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.333      ;
; -0.013 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.272      ;
; 0.022  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.264      ; 1.237      ;
; 0.043  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.897      ;
; 0.049  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.891      ;
; 0.051  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.889      ;
; 0.053  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.874      ;
; 0.056  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.884      ;
; 0.057  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.883      ;
; 0.059  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.881      ;
; 0.231  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.696      ;
; 0.357  ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.055     ; 0.583      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; -0.506 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.447      ;
; -0.444 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.385      ;
; -0.438 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.379      ;
; -0.416 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 1.343      ;
; -0.410 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.351      ;
; -0.408 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.349      ;
; -0.406 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.347      ;
; -0.406 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.347      ;
; -0.388 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.329      ;
; -0.344 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.285      ;
; -0.338 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.279      ;
; -0.338 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.279      ;
; -0.308 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.249      ;
; -0.306 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.247      ;
; -0.294 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 1.235      ;
; -0.289 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.547      ;
; -0.227 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.485      ;
; -0.221 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.479      ;
; -0.193 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.451      ;
; -0.191 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.449      ;
; -0.189 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.447      ;
; -0.171 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.429      ;
; -0.121 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.379      ;
; -0.077 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.335      ;
; -0.075 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.333      ;
; -0.014 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.272      ;
; 0.021  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.263      ; 1.237      ;
; 0.044  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.897      ;
; 0.050  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.891      ;
; 0.050  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.891      ;
; 0.052  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.875      ;
; 0.057  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.884      ;
; 0.058  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.883      ;
; 0.060  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.881      ;
; 0.227  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.068     ; 0.700      ;
; 0.358  ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.054     ; 0.583      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.320 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.471 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.002      ;
; 0.478 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.009      ;
; 0.507 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.069      ; 0.720      ;
; 0.512 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.048      ;
; 0.518 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.069      ; 0.731      ;
; 0.524 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.055      ;
; 0.527 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.530 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.061      ;
; 0.537 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.068      ;
; 0.554 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.753      ;
; 0.609 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.140      ;
; 0.616 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.147      ;
; 0.622 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.153      ;
; 0.626 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.157      ;
; 0.629 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.160      ;
; 0.633 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.164      ;
; 0.752 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.069      ; 0.965      ;
; 0.756 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.760 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.961      ;
; 0.766 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.968      ;
; 0.773 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.845 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.044      ;
; 0.852 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.051      ;
; 0.858 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.057      ;
; 0.862 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.064      ;
; 0.869 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.068      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.320 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.379 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.591      ;
; 0.417 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 0.948      ;
; 0.427 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 0.958      ;
; 0.503 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.511 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.520 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.051      ;
; 0.525 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.724      ;
; 0.525 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.056      ;
; 0.527 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.615 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.146      ;
; 0.629 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.160      ;
; 0.631 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.162      ;
; 0.752 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.761 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.961      ;
; 0.764 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.963      ;
; 0.769 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.970      ;
; 0.844 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.044      ;
; 0.850 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.049      ;
; 0.851 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.050      ;
; 0.858 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.057      ;
; 0.860 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.059      ;
; 0.865 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.064      ;
; 0.867 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.066      ;
; 0.940 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.139      ;
; 0.954 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.153      ;
; 0.956 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.155      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.320 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.323 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.535      ;
; 0.434 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 0.965      ;
; 0.441 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 0.972      ;
; 0.489 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.701      ;
; 0.511 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.043      ;
; 0.513 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.712      ;
; 0.516 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.716      ;
; 0.519 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.050      ;
; 0.527 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.726      ;
; 0.529 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.060      ;
; 0.536 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.067      ;
; 0.611 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.142      ;
; 0.618 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.149      ;
; 0.626 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.157      ;
; 0.633 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.164      ;
; 0.677 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.876      ;
; 0.733 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.068      ; 0.945      ;
; 0.755 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.954      ;
; 0.758 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.957      ;
; 0.765 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.965      ;
; 0.772 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.303      ;
; 0.772 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.972      ;
; 0.779 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.387      ; 1.310      ;
; 0.847 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.046      ;
; 0.854 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.053      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.061      ;
; 0.869 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.068      ;
; 0.912 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.111      ;
; 0.919 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.118      ;
; 1.008 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.207      ;
; 1.015 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.214      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.320 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.430 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 0.960      ;
; 0.437 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 0.967      ;
; 0.488 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.069      ; 0.701      ;
; 0.488 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.069      ; 0.701      ;
; 0.502 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.701      ;
; 0.505 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.035      ;
; 0.512 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.042      ;
; 0.513 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.527 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.057      ;
; 0.528 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.534 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.064      ;
; 0.614 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.144      ;
; 0.621 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.151      ;
; 0.628 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.158      ;
; 0.635 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.165      ;
; 0.666 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.865      ;
; 0.733 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.069      ; 0.946      ;
; 0.747 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.946      ;
; 0.760 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.292      ;
; 0.767 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.386      ; 1.299      ;
; 0.769 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.968      ;
; 0.774 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 0.973      ;
; 0.849 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.048      ;
; 0.856 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.055      ;
; 0.863 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.062      ;
; 0.870 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.069      ;
; 0.901 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.100      ;
; 0.908 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.107      ;
; 0.997 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.196      ;
; 1.004 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.055      ; 1.203      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.320 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.519      ;
; 0.378 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.590      ;
; 0.422 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 0.953      ;
; 0.429 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 0.960      ;
; 0.490 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.702      ;
; 0.502 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.701      ;
; 0.505 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.704      ;
; 0.512 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.711      ;
; 0.515 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.046      ;
; 0.517 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.048      ;
; 0.522 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.053      ;
; 0.524 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.055      ;
; 0.526 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.725      ;
; 0.528 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.727      ;
; 0.609 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.140      ;
; 0.616 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.147      ;
; 0.623 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.154      ;
; 0.625 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.156      ;
; 0.630 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.161      ;
; 0.632 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.387      ; 1.163      ;
; 0.735 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.947      ;
; 0.751 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.950      ;
; 0.756 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.955      ;
; 0.758 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.959      ;
; 0.763 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.964      ;
; 0.770 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.969      ;
; 0.772 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 0.971      ;
; 0.845 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.044      ;
; 0.852 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.051      ;
; 0.859 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.058      ;
; 0.861 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.060      ;
; 0.866 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.055      ; 1.067      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.321 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.519      ;
; 0.377 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.589      ;
; 0.424 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 0.953      ;
; 0.431 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 0.960      ;
; 0.490 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.702      ;
; 0.504 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.702      ;
; 0.506 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.704      ;
; 0.513 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.714      ;
; 0.518 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.047      ;
; 0.519 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.048      ;
; 0.525 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.054      ;
; 0.526 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.055      ;
; 0.527 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.725      ;
; 0.529 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.727      ;
; 0.611 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.140      ;
; 0.618 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.147      ;
; 0.625 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.154      ;
; 0.627 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.156      ;
; 0.632 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.161      ;
; 0.634 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.385      ; 1.163      ;
; 0.735 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.068      ; 0.947      ;
; 0.753 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.951      ;
; 0.757 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.955      ;
; 0.760 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.959      ;
; 0.764 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.962      ;
; 0.766 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.964      ;
; 0.771 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.969      ;
; 0.773 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 0.971      ;
; 0.846 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.044      ;
; 0.853 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.051      ;
; 0.860 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.058      ;
; 0.862 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.060      ;
; 0.867 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.065      ;
; 0.869 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.054      ; 1.067      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.334 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.545      ;
; 0.427 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.384      ; 0.955      ;
; 0.430 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 0.959      ;
; 0.433 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.384      ; 0.961      ;
; 0.440 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.384      ; 0.968      ;
; 0.440 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.384      ; 0.968      ;
; 0.502 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.713      ;
; 0.505 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.716      ;
; 0.507 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.718      ;
; 0.507 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.718      ;
; 0.509 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.720      ;
; 0.512 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.728      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.729      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.716      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.048      ;
; 0.526 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.055      ;
; 0.527 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.055      ;
; 0.529 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.057      ;
; 0.530 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.729      ;
; 0.533 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.061      ;
; 0.535 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.064      ;
; 0.540 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.068      ;
; 0.588 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.117      ;
; 0.616 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.144      ;
; 0.616 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.144      ;
; 0.618 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.147      ;
; 0.623 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.151      ;
; 0.629 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.157      ;
; 0.644 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.843      ;
; 0.650 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.068      ; 0.862      ;
; 0.662 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.861      ;
; 0.708 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.236      ;
; 0.712 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.240      ;
; 0.715 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.243      ;
; 0.719 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.248      ;
; 0.721 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.249      ;
; 0.728 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.256      ;
; 0.734 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.263      ;
; 0.747 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.958      ;
; 0.751 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.962      ;
; 0.752 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.963      ;
; 0.756 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.967      ;
; 0.758 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.067      ; 0.969      ;
; 0.760 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.291      ;
; 0.763 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.962      ;
; 0.765 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.977      ;
; 0.767 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.969      ;
; 0.774 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.972      ;
; 0.776 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.975      ;
; 0.804 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.332      ;
; 0.817 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.346      ;
; 0.817 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.384      ; 1.345      ;
; 0.824 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.385      ; 1.353      ;
; 0.836 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.047      ;
; 0.841 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.052      ;
; 0.845 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.845 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.044      ;
; 0.846 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.044      ;
; 0.847 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.058      ;
; 0.849 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.849 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.048      ;
; 0.850 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.061      ;
; 0.850 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.049      ;
; 0.850 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.048      ;
; 0.852 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.852 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.051      ;
; 0.856 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.055      ;
; 0.857 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.857 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.055      ;
; 0.858 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.057      ;
; 0.859 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.058      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[10]|clk                                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[0]|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[11]|clk                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[12]|clk                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[13]|clk                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[1]|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[2]|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[3]|clk                                  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[6]|clk                                  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|o_clk|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[0]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[11]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[12]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[13]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[1]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[2]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[3]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[4]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[5]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[6]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[7]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[8]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[9]|clk                                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_divider[11]|clk                                ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|o_clk|clk                                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_2|divisor_moduladora|o_clk|clk                                            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_2|divisor_portadora|o_clk|clk                                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_3|divisor_moduladora|o_clk|clk                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.289  ; 0.505        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.520  ; 0.520        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.263  ; 0.479        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.335  ; 0.519        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.331  ; 0.515        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.334  ; 0.518        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.494  ; 0.494        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.506  ; 0.506        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.281  ; 0.465        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.314  ; 0.498        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.319  ; 0.503        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 12.731 ; 12.790 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 12.755 ; 12.706 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 6.887  ; 6.915  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 6.944  ; 6.917  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 13.074 ; 13.290 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 13.320 ; 13.085 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 7.230  ; 7.214  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 6.994  ; 6.866  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 13.437 ; 13.697 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 13.918 ; 13.650 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 6.800  ; 6.874  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.111  ; 7.017  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 7.621 ; 7.670 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 7.704 ; 7.658 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 5.396 ; 5.452 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 5.481 ; 5.426 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 6.886 ; 6.965 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 6.763 ; 6.681 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 5.814 ; 5.868 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 6.038 ; 6.015 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 7.913 ; 7.952 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 8.148 ; 8.097 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 5.710 ; 5.767 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 5.998 ; 5.923 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 13.090 ; 13.306 ; 13.560 ; 13.796 ;
; reverseEnable ; not_pwm_output_3 ; 12.713 ; 12.973 ; 13.038 ; 13.298 ;
; reverseEnable ; pwm_output_2     ; 13.336 ; 13.101 ; 13.841 ; 13.606 ;
; reverseEnable ; pwm_output_3     ; 13.194 ; 12.926 ; 13.519 ; 13.251 ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 7.544 ; 7.623 ; 7.887 ; 7.966 ;
; reverseEnable ; not_pwm_output_3 ; 7.067 ; 7.131 ; 7.415 ; 7.485 ;
; reverseEnable ; pwm_output_2     ; 7.421 ; 7.339 ; 7.764 ; 7.682 ;
; reverseEnable ; pwm_output_3     ; 7.327 ; 7.251 ; 7.681 ; 7.599 ;
+---------------+------------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -0.571 ; -15.550       ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.008  ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.016  ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.046  ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.049  ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.050  ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.050  ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.189 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 0.193 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 0.193 ; 0.000         ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.194 ; 0.000         ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 0.194 ; 0.000         ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.195 ; 0.000         ;
; clk                                                                 ; 0.197 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                             ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; clk                                                                 ; -3.000 ; -40.221       ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -1.000 ; -8.000        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -1.000 ; -8.000        ;
+---------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.571 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.565 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.555 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.507      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.545 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.497      ;
; -0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.508 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.460      ;
; -0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.250      ;
; -0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.250      ;
; -0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.250      ;
; -0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.250      ;
; -0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 1.000        ; -0.231     ; 1.250      ;
; -0.494 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 1.000        ; -0.231     ; 1.250      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.439      ;
+--------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.008 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.943      ;
; 0.047 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.904      ;
; 0.048 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.903      ;
; 0.076 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.875      ;
; 0.094 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.857      ;
; 0.112 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.839      ;
; 0.115 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.828      ;
; 0.115 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.116 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.835      ;
; 0.119 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.832      ;
; 0.124 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.827      ;
; 0.129 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 1.011      ;
; 0.162 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.789      ;
; 0.163 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.168 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.972      ;
; 0.169 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.971      ;
; 0.192 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.759      ;
; 0.193 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.215 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.925      ;
; 0.233 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.907      ;
; 0.240 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.900      ;
; 0.245 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.895      ;
; 0.284 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.856      ;
; 0.304 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.836      ;
; 0.311 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.640      ;
; 0.314 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.826      ;
; 0.352 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.788      ;
; 0.381 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.759      ;
; 0.398 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.399 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.399 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.407 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.536      ;
; 0.409 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.542      ;
; 0.411 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.540      ;
; 0.565 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.378      ;
; 0.592 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.016 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.936      ;
; 0.048 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.904      ;
; 0.054 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.898      ;
; 0.084 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.868      ;
; 0.093 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.859      ;
; 0.112 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.840      ;
; 0.113 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.830      ;
; 0.116 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.836      ;
; 0.122 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.830      ;
; 0.122 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.830      ;
; 0.124 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.828      ;
; 0.135 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 1.004      ;
; 0.161 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.791      ;
; 0.165 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.787      ;
; 0.167 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.972      ;
; 0.173 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.966      ;
; 0.192 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.760      ;
; 0.194 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.758      ;
; 0.212 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.927      ;
; 0.231 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.908      ;
; 0.241 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.898      ;
; 0.243 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.896      ;
; 0.284 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.855      ;
; 0.305 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.834      ;
; 0.313 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.826      ;
; 0.319 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.633      ;
; 0.352 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.787      ;
; 0.382 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.152      ; 0.757      ;
; 0.397 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.555      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.552      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.552      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.543      ;
; 0.406 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.537      ;
; 0.409 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.543      ;
; 0.415 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.537      ;
; 0.593 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.035     ; 0.359      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.046 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.904      ;
; 0.050 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.900      ;
; 0.054 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.896      ;
; 0.056 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.894      ;
; 0.092 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.858      ;
; 0.095 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.855      ;
; 0.113 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.837      ;
; 0.114 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.836      ;
; 0.117 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.833      ;
; 0.118 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.832      ;
; 0.122 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.828      ;
; 0.124 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.130 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.820      ;
; 0.160 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.790      ;
; 0.163 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.168 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.782      ;
; 0.171 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.968      ;
; 0.190 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.760      ;
; 0.192 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.198 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.752      ;
; 0.199 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.751      ;
; 0.213 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.926      ;
; 0.216 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.238 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.901      ;
; 0.289 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.850      ;
; 0.308 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.831      ;
; 0.355 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.784      ;
; 0.395 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.555      ;
; 0.399 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.551      ;
; 0.401 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.549      ;
; 0.404 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.546      ;
; 0.409 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.541      ;
; 0.410 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.540      ;
; 0.412 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.538      ;
; 0.520 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.422      ;
; 0.591 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.049 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.901      ;
; 0.092 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.858      ;
; 0.095 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.855      ;
; 0.110 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.832      ;
; 0.113 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.837      ;
; 0.114 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.836      ;
; 0.117 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.833      ;
; 0.122 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.828      ;
; 0.124 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.826      ;
; 0.160 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.790      ;
; 0.163 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.787      ;
; 0.166 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.784      ;
; 0.170 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.969      ;
; 0.190 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.760      ;
; 0.192 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.199 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.751      ;
; 0.213 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.926      ;
; 0.216 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.234 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.905      ;
; 0.235 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.904      ;
; 0.243 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.896      ;
; 0.245 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.894      ;
; 0.287 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.852      ;
; 0.299 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.840      ;
; 0.320 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.819      ;
; 0.357 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.782      ;
; 0.388 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.751      ;
; 0.395 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.555      ;
; 0.399 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.551      ;
; 0.401 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.549      ;
; 0.403 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.539      ;
; 0.404 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.546      ;
; 0.407 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.543      ;
; 0.409 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.541      ;
; 0.519 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.045     ; 0.423      ;
; 0.591 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.037     ; 0.359      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.050 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.901      ;
; 0.095 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.856      ;
; 0.095 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.856      ;
; 0.100 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.843      ;
; 0.114 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.833      ;
; 0.125 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.125 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.163 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.163 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.163 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.788      ;
; 0.171 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.969      ;
; 0.193 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.216 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.216 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.924      ;
; 0.235 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.905      ;
; 0.236 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.904      ;
; 0.246 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.246 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.894      ;
; 0.284 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.856      ;
; 0.300 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.840      ;
; 0.314 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.826      ;
; 0.314 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.826      ;
; 0.355 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; 0.153      ; 0.785      ;
; 0.361 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.590      ;
; 0.375 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.568      ;
; 0.393 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.044     ; 0.550      ;
; 0.398 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.553      ;
; 0.399 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.399 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.552      ;
; 0.408 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.410 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.592 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                       ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.050 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.901      ;
; 0.093 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.858      ;
; 0.096 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.855      ;
; 0.111 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.832      ;
; 0.114 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.837      ;
; 0.115 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.836      ;
; 0.118 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.833      ;
; 0.123 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.828      ;
; 0.125 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.826      ;
; 0.161 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.790      ;
; 0.164 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.787      ;
; 0.167 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.784      ;
; 0.170 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.969      ;
; 0.191 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.760      ;
; 0.193 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.758      ;
; 0.200 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.751      ;
; 0.213 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.926      ;
; 0.216 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.923      ;
; 0.234 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.905      ;
; 0.235 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.904      ;
; 0.243 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.896      ;
; 0.245 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.894      ;
; 0.287 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.852      ;
; 0.299 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.840      ;
; 0.320 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.819      ;
; 0.356 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.783      ;
; 0.388 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; 0.152      ; 0.751      ;
; 0.396 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.400 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.551      ;
; 0.402 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.549      ;
; 0.404 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.547      ;
; 0.404 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.539      ;
; 0.408 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.543      ;
; 0.410 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.541      ;
; 0.520 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.044     ; 0.423      ;
; 0.592 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 1.000        ; -0.036     ; 0.359      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.189 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.317      ;
; 0.194 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.269 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.586      ;
; 0.272 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.589      ;
; 0.290 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.418      ;
; 0.305 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.428      ;
; 0.313 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.320 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.637      ;
; 0.323 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.640      ;
; 0.334 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.651      ;
; 0.337 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.654      ;
; 0.386 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.703      ;
; 0.387 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.507      ;
; 0.389 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.401 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.404 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.439 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.567      ;
; 0.454 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.465 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.474 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.791      ;
; 0.477 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.794      ;
; 0.517 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.532 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.539 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.662      ;
; 0.605 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.725      ;
; 0.608 ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.728      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.193 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.221 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.350      ;
; 0.250 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.568      ;
; 0.262 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.580      ;
; 0.298 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.300 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.311 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.435      ;
; 0.322 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.640      ;
; 0.330 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.648      ;
; 0.388 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.706      ;
; 0.402 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.720      ;
; 0.404 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.722      ;
; 0.453 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.574      ;
; 0.456 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.579      ;
; 0.461 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.582      ;
; 0.464 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.590      ;
; 0.516 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.640      ;
; 0.524 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.645      ;
; 0.530 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.656      ;
; 0.582 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.703      ;
; 0.596 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.719      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.193 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.222 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.351      ;
; 0.260 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.578      ;
; 0.263 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.581      ;
; 0.290 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.419      ;
; 0.298 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.426      ;
; 0.312 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.433      ;
; 0.313 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.434      ;
; 0.320 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.638      ;
; 0.323 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.641      ;
; 0.325 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.643      ;
; 0.328 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.646      ;
; 0.385 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.703      ;
; 0.388 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.706      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.718      ;
; 0.400 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.718      ;
; 0.403 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.721      ;
; 0.403 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.234      ; 0.721      ;
; 0.439 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.045      ; 0.568      ;
; 0.453 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.577      ;
; 0.459 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.580      ;
; 0.465 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.468 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.589      ;
; 0.516 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.640      ;
; 0.531 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.037      ; 0.655      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.294 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.611      ;
; 0.297 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.614      ;
; 0.303 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.431      ;
; 0.305 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.427      ;
; 0.312 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.441      ;
; 0.313 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.321 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.638      ;
; 0.324 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.641      ;
; 0.333 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.651      ;
; 0.337 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.654      ;
; 0.386 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.703      ;
; 0.389 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.706      ;
; 0.399 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.716      ;
; 0.401 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.718      ;
; 0.402 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.719      ;
; 0.404 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.233      ; 0.721      ;
; 0.452 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.580      ;
; 0.454 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.530 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.650      ;
; 0.532 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                                                                                                                                        ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock                                                       ; Latch Clock                                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.224 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.352      ;
; 0.263 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.579      ;
; 0.266 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.582      ;
; 0.292 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.420      ;
; 0.300 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.421      ;
; 0.305 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.426      ;
; 0.313 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.435      ;
; 0.322 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.638      ;
; 0.325 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.641      ;
; 0.328 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.644      ;
; 0.331 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.647      ;
; 0.387 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.703      ;
; 0.390 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.706      ;
; 0.402 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.718      ;
; 0.403 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.719      ;
; 0.405 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.721      ;
; 0.406 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.232      ; 0.722      ;
; 0.441 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.044      ; 0.569      ;
; 0.454 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.581      ;
; 0.466 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.590      ;
; 0.517 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.640      ;
; 0.532 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; 0.000        ; 0.036      ; 0.656      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------------------------------------------------------------+--------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.195 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.314      ;
; 0.268 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.583      ;
; 0.271 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.586      ;
; 0.291 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.419      ;
; 0.300 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.419      ;
; 0.306 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.427      ;
; 0.316 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.435      ;
; 0.316 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.631      ;
; 0.319 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.634      ;
; 0.335 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.650      ;
; 0.338 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.653      ;
; 0.382 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.501      ;
; 0.390 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.705      ;
; 0.393 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.708      ;
; 0.405 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.720      ;
; 0.408 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.723      ;
; 0.440 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.044      ; 0.568      ;
; 0.449 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.568      ;
; 0.457 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.576      ;
; 0.465 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.584      ;
; 0.468 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.588      ;
; 0.470 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.785      ;
; 0.472 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.591      ;
; 0.473 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.231      ; 0.788      ;
; 0.520 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.639      ;
; 0.523 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.642      ;
; 0.534 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.653      ;
; 0.535 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.654      ;
; 0.537 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.656      ;
; 0.538 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.657      ;
; 0.600 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.719      ;
; 0.603 ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 0.000        ; 0.035      ; 0.722      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                       ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.197 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.324      ;
; 0.259 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.574      ;
; 0.261 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.576      ;
; 0.270 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.585      ;
; 0.272 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.231      ; 0.587      ;
; 0.273 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.588      ;
; 0.299 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.303 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.430      ;
; 0.304 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.304 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.431      ;
; 0.305 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.310 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.310 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.437      ;
; 0.310 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.437      ;
; 0.312 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.318 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.437      ;
; 0.324 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.639      ;
; 0.326 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.641      ;
; 0.327 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.642      ;
; 0.336 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.651      ;
; 0.336 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.651      ;
; 0.338 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.653      ;
; 0.339 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.654      ;
; 0.350 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.665      ;
; 0.372 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.491      ;
; 0.378 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.505      ;
; 0.385 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.504      ;
; 0.389 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.704      ;
; 0.390 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.705      ;
; 0.391 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.706      ;
; 0.392 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.707      ;
; 0.402 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.717      ;
; 0.448 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.452 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.454 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.769      ;
; 0.455 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.770      ;
; 0.456 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.584      ;
; 0.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.772      ;
; 0.459 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.587      ;
; 0.461 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.776      ;
; 0.462 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.589      ;
; 0.465 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.585      ;
; 0.467 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.782      ;
; 0.468 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.595      ;
; 0.468 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.587      ;
; 0.469 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.588      ;
; 0.469 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.784      ;
; 0.470 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.589      ;
; 0.470 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.785      ;
; 0.473 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.592      ;
; 0.475 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.790      ;
; 0.511 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.515 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.642      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.518 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.637      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.646      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.639      ;
; 0.520 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.835      ;
; 0.521 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.521 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.640      ;
; 0.522 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.522 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.641      ;
; 0.523 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.642      ;
; 0.523 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.650      ;
; 0.525 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.525 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.644      ;
; 0.527 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ; clk          ; clk         ; 0.000        ; 0.231      ; 0.842      ;
; 0.530 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.649      ;
; 0.531 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.650      ;
; 0.531 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.658      ;
+-------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[10] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[0]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[11]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[12]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[13]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[1]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[2]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[3]   ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[6]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_counter[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|r_clk_divider[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[10]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[4]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[5]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[7]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[8]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|r_clk_counter[9]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk              ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk              ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[10]|clk                                ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[0]|clk                                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[11]|clk                                 ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[12]|clk                                 ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[13]|clk                                 ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[1]|clk                                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[2]|clk                                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[3]|clk                                  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[6]|clk                                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[0]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[11]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[12]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[13]|clk                                ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[1]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[2]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[3]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[4]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[5]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[6]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[7]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[8]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_counter[9]|clk                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|o_clk|clk                                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_2|divisor_portadora|o_clk|clk                                             ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_3|divisor_portadora|o_clk|clk                                             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|o_clk|clk                                            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_moduladora|r_clk_divider[11]|clk                                ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; phase_1|divisor_portadora|r_clk_counter[10]|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[0] ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[1] ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[2] ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[3] ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[4] ;
; 0.427  ; 0.643        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[5] ;
; 0.454  ; 0.670        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[6] ;
; 0.454  ; 0.670        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_mod|q_temp[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk|q                  ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[0]|clk                        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[1]|clk                        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[2]|clk                        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[3]|clk                        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[4]|clk                        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[5]|clk                        ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[6]|clk                        ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_1|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[0] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[1] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[2] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[3] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[4] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[5] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[6] ;
; 0.349  ; 0.565        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_1|contador:ct_port|q_temp[7] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk|q                    ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[0]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[1]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[2]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[3]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[4]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[5]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[6]|clk                        ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_1|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.233  ; 0.417        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[0] ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[1] ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[2] ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[3] ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[4] ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[5] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[6] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_mod|q_temp[7] ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk|q                  ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[0]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[1]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[2]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[3]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[4]|clk                        ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[5]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[6]|clk                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_2|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[0] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[1] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[2] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[3] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[4] ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[5] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[6] ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_2|contador:ct_port|q_temp[7] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk|q                    ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[0]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[1]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[2]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[3]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[4]|clk                        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[5]|clk                        ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[6]|clk                        ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_2|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk'                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                               ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.141  ; 0.325        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.141  ; 0.325        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.141  ; 0.325        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.141  ; 0.325        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.141  ; 0.325        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.141  ; 0.325        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[0] ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[1] ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[2] ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[3] ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[4] ;
; 0.450  ; 0.666        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[5] ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[6] ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_mod|q_temp[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk|q                  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|inclk[0]   ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|divisor_moduladora|o_clk~clkctrl|outclk     ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[0]|clk                        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[1]|clk                        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[2]|clk                        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[3]|clk                        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[4]|clk                        ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[5]|clk                        ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[6]|clk                        ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; Rise       ; phase_3|ct_mod|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------------------------+------------+-----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                              ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.247  ; 0.431        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[0] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[1] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[2] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[3] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[4] ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[5] ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[6] ;
; 0.348  ; 0.564        ; 0.216          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; SineWaveGenerator:phase_3|contador:ct_port|q_temp[7] ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk|q                    ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|inclk[0]     ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|divisor_portadora|o_clk~clkctrl|outclk       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[0]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[1]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[2]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[3]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[4]|clk                        ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[5]|clk                        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[6]|clk                        ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk ; Rise       ; phase_3|ct_port|q_temp[7]|clk                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.238 ; 8.131 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 8.026 ; 8.154 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 4.366 ; 4.357 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 4.374 ; 4.385 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 8.313 ; 8.268 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 8.396 ; 8.354 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 4.562 ; 4.592 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 4.453 ; 4.370 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 8.517 ; 8.546 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 8.791 ; 8.764 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 4.316 ; 4.352 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 4.499 ; 4.471 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 4.810 ; 4.735 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 4.758 ; 4.840 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 3.428 ; 3.429 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 3.448 ; 3.451 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 4.358 ; 4.322 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 4.202 ; 4.232 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 3.678 ; 3.707 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 3.822 ; 3.797 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.001 ; 4.929 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.058 ; 5.138 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 3.611 ; 3.622 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 3.769 ; 3.768 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 8.416 ; 8.371 ; 9.071 ; 9.026 ;
; reverseEnable ; not_pwm_output_3 ; 8.127 ; 8.156 ; 8.682 ; 8.711 ;
; reverseEnable ; pwm_output_2     ; 8.488 ; 8.446 ; 9.154 ; 9.112 ;
; reverseEnable ; pwm_output_3     ; 8.401 ; 8.374 ; 8.956 ; 8.929 ;
+---------------+------------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 4.804 ; 4.768 ; 5.408 ; 5.372 ;
; reverseEnable ; not_pwm_output_3 ; 4.519 ; 4.447 ; 5.090 ; 5.018 ;
; reverseEnable ; pwm_output_2     ; 4.648 ; 4.678 ; 5.252 ; 5.282 ;
; reverseEnable ; pwm_output_3     ; 4.576 ; 4.656 ; 5.147 ; 5.227 ;
+---------------+------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                               ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                                     ; -1.879  ; 0.189 ; N/A      ; N/A     ; -3.000              ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -0.699  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -0.700  ; 0.193 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -0.769  ; 0.189 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -0.700  ; 0.194 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -0.759  ; 0.195 ; N/A      ; N/A     ; -1.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -0.701  ; 0.193 ; N/A      ; N/A     ; -1.000              ;
;  clk                                                                 ; -1.879  ; 0.197 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                                      ; -77.932 ; 0.0   ; 0.0      ; 0.0     ; -88.221             ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; -3.373  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; -3.577  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; -4.143  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; -3.359  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; -4.037  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; -3.362  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
;  clk                                                                 ; -56.081 ; 0.000 ; N/A      ; N/A     ; -40.221             ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                       ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 14.001 ; 14.012 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 13.895 ; 13.899 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 7.454  ; 7.485  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 7.515  ; 7.488  ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 14.366 ; 14.465 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 14.568 ; 14.372 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 7.805  ; 7.786  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 7.549  ; 7.423  ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 14.703 ; 14.921 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 15.259 ; 15.033 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.378  ; 7.453  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 7.706  ; 7.619  ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                             ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; Data Port        ; Clock Port                                                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                     ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 4.810 ; 4.735 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 4.758 ; 4.840 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_1 ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 3.428 ; 3.429 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_1     ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 3.448 ; 3.451 ; Rise       ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 4.358 ; 4.322 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 4.202 ; 4.232 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_2 ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 3.678 ; 3.707 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_2     ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 3.822 ; 3.797 ; Rise       ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.001 ; 4.929 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 5.058 ; 5.138 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ;
; not_pwm_output_3 ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 3.611 ; 3.622 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
; pwm_output_3     ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 3.769 ; 3.768 ; Rise       ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ;
+------------------+---------------------------------------------------------------------+-------+-------+------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; reverseEnable ; not_pwm_output_2 ; 14.472 ; 14.571 ; 14.998 ; 15.146 ;
; reverseEnable ; not_pwm_output_3 ; 14.016 ; 14.234 ; 14.383 ; 14.601 ;
; reverseEnable ; pwm_output_2     ; 14.674 ; 14.478 ; 15.254 ; 15.058 ;
; reverseEnable ; pwm_output_3     ; 14.572 ; 14.346 ; 14.939 ; 14.713 ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; reverseEnable ; not_pwm_output_2 ; 4.804 ; 4.768 ; 5.408 ; 5.372 ;
; reverseEnable ; not_pwm_output_3 ; 4.519 ; 4.447 ; 5.090 ; 5.018 ;
; reverseEnable ; pwm_output_2     ; 4.648 ; 4.678 ; 5.252 ; 5.282 ;
; reverseEnable ; pwm_output_3     ; 4.576 ; 4.656 ; 5.147 ; 5.227 ;
+---------------+------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pwm_output_1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_output_2     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_output_3     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_pwm_output_1 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_pwm_output_2 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; not_pwm_output_3 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; set_clock[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_clock[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reverseEnable           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pwm_output_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_3     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_3 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pwm_output_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pwm_output_2     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; pwm_output_3     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; not_pwm_output_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; not_pwm_output_3 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                       ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 980      ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 980      ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk ; 36       ; 0        ; 0        ; 0        ;
; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk  ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 100   ; 100  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri Feb 17 09:49:15 2023
Info: Command: quartus_sta SineWaveGenerator -c SineWaveGenerator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SineWaveGenerator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk
    Info (332105): create_clock -period 1.000 -name SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.879             -56.081 clk 
    Info (332119):    -0.769              -4.143 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.759              -4.037 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.701              -3.362 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.700              -3.577 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.700              -3.359 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.699              -3.373 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.360               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.360               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.361               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.361               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.361               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.362               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.376               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.000 clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.588             -47.136 clk 
    Info (332119):    -0.570              -2.902 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.564              -2.850 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.508              -2.417 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.507              -2.257 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -0.507              -2.237 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -0.506              -2.235 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.320               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.320               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.320               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.320               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.321               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.334               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.000 clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.571             -15.550 clk 
    Info (332119):     0.008               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.016               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.046               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.049               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.050               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.050               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
Info (332146): Worst-case hold slack is 0.189
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.189               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.193               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.193               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.194               0.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.194               0.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):     0.195               0.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):     0.197               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.221 clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_1|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_2|divisor_de_clock:divisor_portadora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_moduladora|o_clk 
    Info (332119):    -1.000              -8.000 SineWaveGenerator:phase_3|divisor_de_clock:divisor_portadora|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4617 megabytes
    Info: Processing ended: Fri Feb 17 09:49:19 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


