\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
	language=verilog,
	label=prog:FF_D_Asyn_RST,
	caption={Descripción en Verilog del flip flop tipo D con \textit{reset} asíncrono.}
]{
	../../Proyectos/FF_D_Asyn_RST/FF_D_Asyn_RST.v
}

\lstinputlisting[
	language=verilog,
	label=prog:FF_D_Syn_RST,
	caption={Descripción en Verilog del flip flop tipo D con \textit{reset} síncrono.}
]{
	../../Proyectos/FF_D_Syn_RST/FF_D_Syn_RST.v
}

\lstinputlisting[
	language=verilog,
	label=prog:Counter_Asyn_RST,
	caption={Descripción en Verilog del contador con \textit{reset} asíncrono.}
]{
	../../Proyectos/Counter_Asyn_RST/Counter_Asyn_RST.v
}

\lstinputlisting[
	language=verilog,
	label=prog:Counter_Full,
	caption={Descripción en Verilog del contador con \textit{reset} asíncrono, \textit{clock enable}, carga de datos, sentido y tope de la cuenta.}
]{
	../../Proyectos/Counter_Full/Counter_Full.v
}

\newpage
\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:FF_D_Asyn_RST}.}
]{
	../../Proyectos/FF_D_Asyn_RST/simulation/modelsim/FF_D_Asyn_RST.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:FF_D_Syn_RST}.}
]{
	../../Proyectos/FF_D_Syn_RST/simulation/modelsim/FF_D_Syn_RST.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Counter_Asyn_RST}.}
]{
	../../Proyectos/Counter_Asyn_RST/simulation/modelsim/Counter_Asyn_RST.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Counter_Full}.}
]{
	../../Proyectos/Counter_Full/simulation/modelsim/Counter_Full.vt
}