
#### flow chart
![[디지털 칩 설계 flow chart]]

#### 하드웨어 설계의 대표적 사용 언어
- Verilog
- SystemVerilog
- SystemC
- VHDL

#### front-end
RTL 설계 to 합성(Systhesis)

HDL을 이용해 설계를 하면
- 텍스트로 간단하게 입력하고
- 논리식 생각할 필요 없다.
- 설계한 것을 쉽게 변경 가능하다.

합성의 결과물 
- netlist 파일
- SDC(Sysnopsys Design Constraints)

#### back-end
P&R(Place and Route) ~ Layout
Place & Route
- [[Auto Place and Route 개요]]
- [[Auto P&R (Flowchart)]]


