Classic Timing Analyzer report for nios_DE2_demo
Wed Sep 30 17:34:39 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'CLK'
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                               ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+---------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                     ; To                        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+---------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.642 ns                         ; KEY[0]                   ; LEDS[1]                   ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.016 ns                         ; LEDS[7]                  ; LEDR[7]                   ; CLK        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.881 ns                        ; KEY[0]                   ; LEDS[1]                   ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 225.53 MHz ( period = 4.434 ns ) ; clk_div:divider1|cntr[2] ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                          ;                           ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------------------------+---------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                      ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 225.53 MHz ( period = 4.434 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 4.222 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 232.99 MHz ( period = 4.292 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 4.080 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 235.63 MHz ( period = 4.244 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 4.032 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[0]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[2]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[3]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[1]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[4]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 238.44 MHz ( period = 4.194 ns )                    ; clk_div:divider1|cntr[2]  ; clk_div:divider1|cntr[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.980 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; clk_div:divider1|cntr[3]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 3.958 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 241.95 MHz ( period = 4.133 ns )                    ; clk_div:divider1|cntr[8]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 3.921 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 242.95 MHz ( period = 4.116 ns )                    ; clk_div:divider1|cntr[9]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 3.904 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 245.16 MHz ( period = 4.079 ns )                    ; clk_div:divider1|cntr[24] ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 3.865 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[0]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[2]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[3]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[1]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[4]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.79 MHz ( period = 4.052 ns )                    ; clk_div:divider1|cntr[1]  ; clk_div:divider1|cntr[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 246.91 MHz ( period = 4.050 ns )                    ; clk_div:divider1|cntr[6]  ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 3.838 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[0]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[6]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[5]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[8]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[7]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[2]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[3]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[1]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[4]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[9]  ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[12] ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[10] ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[11] ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[15] ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[14] ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 249.75 MHz ( period = 4.004 ns )                    ; clk_div:divider1|cntr[5]  ; clk_div:divider1|cntr[13] ; CLK        ; CLK      ; None                        ; None                      ; 3.790 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[20] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[19] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[18] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[17] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[21] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[23] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[24] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 250.69 MHz ( period = 3.989 ns )                    ; clk_div:divider1|cntr[20] ; clk_div:divider1|cntr[28] ; CLK        ; CLK      ; None                        ; None                      ; 3.775 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[22] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[30] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[31] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[29] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[16] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[26] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[27] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; N/A                                     ; 251.32 MHz ( period = 3.979 ns )                    ; clk_div:divider1|cntr[10] ; clk_div:divider1|cntr[25] ; CLK        ; CLK      ; None                        ; None                      ; 3.767 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                           ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------+---------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To                        ; To Clock ;
+-------+--------------+------------+--------+---------------------------+----------+
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[0]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[17]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[16]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[15]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[14]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[13]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[12]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[11]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[10]                  ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[9]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[8]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[7]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[4]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[3]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[2]                   ; CLK      ;
; N/A   ; None         ; 7.642 ns   ; KEY[0] ; LEDS[1]                   ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[20] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[19] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[18] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[17] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[21] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[23] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[24] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[22] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[30] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[31] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[29] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[16] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[26] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[27] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[25] ; CLK      ;
; N/A   ; None         ; 7.447 ns   ; KEY[0] ; clk_div:divider1|cntr[28] ; CLK      ;
; N/A   ; None         ; 7.408 ns   ; KEY[0] ; LEDS[6]                   ; CLK      ;
; N/A   ; None         ; 7.408 ns   ; KEY[0] ; LEDS[5]                   ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[0]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[6]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[5]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[8]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[7]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[2]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[3]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[1]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[4]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[9]  ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[12] ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[10] ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[11] ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[15] ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[14] ; CLK      ;
; N/A   ; None         ; 7.207 ns   ; KEY[0] ; clk_div:divider1|cntr[13] ; CLK      ;
+-------+--------------+------------+--------+---------------------------+----------+


+----------------------------------------------------------------------+
; tco                                                                  ;
+-------+--------------+------------+----------+----------+------------+
; Slack ; Required tco ; Actual tco ; From     ; To       ; From Clock ;
+-------+--------------+------------+----------+----------+------------+
; N/A   ; None         ; 8.016 ns   ; LEDS[7]  ; LEDR[7]  ; CLK        ;
; N/A   ; None         ; 8.002 ns   ; LEDS[3]  ; LEDR[3]  ; CLK        ;
; N/A   ; None         ; 7.977 ns   ; LEDS[4]  ; LEDR[4]  ; CLK        ;
; N/A   ; None         ; 7.812 ns   ; LEDS[6]  ; LEDR[6]  ; CLK        ;
; N/A   ; None         ; 7.746 ns   ; LEDS[5]  ; LEDR[5]  ; CLK        ;
; N/A   ; None         ; 7.741 ns   ; LEDS[1]  ; LEDR[1]  ; CLK        ;
; N/A   ; None         ; 7.735 ns   ; LEDS[0]  ; LEDR[0]  ; CLK        ;
; N/A   ; None         ; 7.484 ns   ; LEDS[2]  ; LEDR[2]  ; CLK        ;
; N/A   ; None         ; 6.710 ns   ; LEDS[14] ; LEDR[14] ; CLK        ;
; N/A   ; None         ; 6.709 ns   ; LEDS[15] ; LEDR[15] ; CLK        ;
; N/A   ; None         ; 6.604 ns   ; LEDS[17] ; LEDR[17] ; CLK        ;
; N/A   ; None         ; 6.599 ns   ; LEDS[16] ; LEDR[16] ; CLK        ;
; N/A   ; None         ; 6.368 ns   ; LEDS[13] ; LEDR[13] ; CLK        ;
; N/A   ; None         ; 6.354 ns   ; LEDS[12] ; LEDR[12] ; CLK        ;
; N/A   ; None         ; 6.354 ns   ; LEDS[9]  ; LEDR[9]  ; CLK        ;
; N/A   ; None         ; 6.346 ns   ; LEDS[11] ; LEDR[11] ; CLK        ;
; N/A   ; None         ; 6.343 ns   ; LEDS[10] ; LEDR[10] ; CLK        ;
; N/A   ; None         ; 6.337 ns   ; LEDS[8]  ; LEDR[8]  ; CLK        ;
+-------+--------------+------------+----------+----------+------------+


+-----------------------------------------------------------------------------------------+
; th                                                                                      ;
+---------------+-------------+-----------+--------+---------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To                        ; To Clock ;
+---------------+-------------+-----------+--------+---------------------------+----------+
; N/A           ; None        ; -4.881 ns ; KEY[0] ; LEDS[1]                   ; CLK      ;
; N/A           ; None        ; -4.882 ns ; KEY[0] ; LEDS[14]                  ; CLK      ;
; N/A           ; None        ; -4.883 ns ; KEY[0] ; LEDS[17]                  ; CLK      ;
; N/A           ; None        ; -4.883 ns ; KEY[0] ; LEDS[8]                   ; CLK      ;
; N/A           ; None        ; -4.883 ns ; KEY[0] ; LEDS[2]                   ; CLK      ;
; N/A           ; None        ; -4.884 ns ; KEY[0] ; LEDS[11]                  ; CLK      ;
; N/A           ; None        ; -4.885 ns ; KEY[0] ; LEDS[13]                  ; CLK      ;
; N/A           ; None        ; -4.885 ns ; KEY[0] ; LEDS[10]                  ; CLK      ;
; N/A           ; None        ; -4.889 ns ; KEY[0] ; LEDS[9]                   ; CLK      ;
; N/A           ; None        ; -4.890 ns ; KEY[0] ; LEDS[16]                  ; CLK      ;
; N/A           ; None        ; -4.890 ns ; KEY[0] ; LEDS[7]                   ; CLK      ;
; N/A           ; None        ; -4.891 ns ; KEY[0] ; LEDS[0]                   ; CLK      ;
; N/A           ; None        ; -4.891 ns ; KEY[0] ; LEDS[3]                   ; CLK      ;
; N/A           ; None        ; -4.892 ns ; KEY[0] ; LEDS[12]                  ; CLK      ;
; N/A           ; None        ; -4.893 ns ; KEY[0] ; LEDS[15]                  ; CLK      ;
; N/A           ; None        ; -4.894 ns ; KEY[0] ; LEDS[4]                   ; CLK      ;
; N/A           ; None        ; -5.195 ns ; KEY[0] ; LEDS[6]                   ; CLK      ;
; N/A           ; None        ; -5.196 ns ; KEY[0] ; LEDS[5]                   ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[0]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[6]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[5]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[8]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[7]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[2]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[3]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[1]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[4]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[9]  ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[12] ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[10] ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[11] ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[15] ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[14] ; CLK      ;
; N/A           ; None        ; -6.977 ns ; KEY[0] ; clk_div:divider1|cntr[13] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[20] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[19] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[18] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[17] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[21] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[23] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[24] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[22] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[30] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[31] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[29] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[16] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[26] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[27] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[25] ; CLK      ;
; N/A           ; None        ; -7.217 ns ; KEY[0] ; clk_div:divider1|cntr[28] ; CLK      ;
+---------------+-------------+-----------+--------+---------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Wed Sep 30 17:34:39 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off nios_DE2_demo -c nios_DE2_demo --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 225.53 MHz between source register "clk_div:divider1|cntr[2]" and destination register "clk_div:divider1|cntr[20]" (period= 4.434 ns)
    Info: + Longest register to register delay is 4.222 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X42_Y2_N5; Fanout = 3; REG Node = 'clk_div:divider1|cntr[2]'
        Info: 2: + IC(0.738 ns) + CELL(0.398 ns) = 1.136 ns; Loc. = LCCOMB_X43_Y2_N12; Fanout = 1; COMB Node = 'clk_div:divider1|Equal0~342'
        Info: 3: + IC(0.449 ns) + CELL(0.393 ns) = 1.978 ns; Loc. = LCCOMB_X43_Y2_N20; Fanout = 1; COMB Node = 'clk_div:divider1|Equal0~346'
        Info: 4: + IC(0.252 ns) + CELL(0.275 ns) = 2.505 ns; Loc. = LCCOMB_X43_Y2_N28; Fanout = 2; COMB Node = 'clk_div:divider1|Equal0~351'
        Info: 5: + IC(0.245 ns) + CELL(0.150 ns) = 2.900 ns; Loc. = LCCOMB_X43_Y2_N22; Fanout = 32; COMB Node = 'clk_div:divider1|always0~0'
        Info: 6: + IC(0.663 ns) + CELL(0.659 ns) = 4.222 ns; Loc. = LCFF_X42_Y1_N9; Fanout = 3; REG Node = 'clk_div:divider1|cntr[20]'
        Info: Total cell delay = 1.875 ns ( 44.41 % )
        Info: Total interconnect delay = 2.347 ns ( 55.59 % )
    Info: - Smallest clock skew is 0.002 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 2.696 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 51; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(1.042 ns) + CELL(0.537 ns) = 2.696 ns; Loc. = LCFF_X42_Y1_N9; Fanout = 3; REG Node = 'clk_div:divider1|cntr[20]'
            Info: Total cell delay = 1.536 ns ( 56.97 % )
            Info: Total interconnect delay = 1.160 ns ( 43.03 % )
        Info: - Longest clock path from clock "CLK" to source register is 2.694 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 51; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(1.040 ns) + CELL(0.537 ns) = 2.694 ns; Loc. = LCFF_X42_Y2_N5; Fanout = 3; REG Node = 'clk_div:divider1|cntr[2]'
            Info: Total cell delay = 1.536 ns ( 57.02 % )
            Info: Total interconnect delay = 1.158 ns ( 42.98 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "LEDS[0]" (data pin = "KEY[0]", clock pin = "CLK") is 7.642 ns
    Info: + Longest pin to register delay is 10.363 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 20; PIN Node = 'KEY[0]'
        Info: 2: + IC(7.567 ns) + CELL(0.150 ns) = 8.579 ns; Loc. = LCCOMB_X43_Y2_N26; Fanout = 18; COMB Node = 'LEDS[0]~392'
        Info: 3: + IC(1.124 ns) + CELL(0.660 ns) = 10.363 ns; Loc. = LCFF_X36_Y1_N25; Fanout = 2; REG Node = 'LEDS[0]'
        Info: Total cell delay = 1.672 ns ( 16.13 % )
        Info: Total interconnect delay = 8.691 ns ( 83.87 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.685 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 51; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.685 ns; Loc. = LCFF_X36_Y1_N25; Fanout = 2; REG Node = 'LEDS[0]'
        Info: Total cell delay = 1.536 ns ( 57.21 % )
        Info: Total interconnect delay = 1.149 ns ( 42.79 % )
Info: tco from clock "CLK" to destination pin "LEDR[7]" through register "LEDS[7]" is 8.016 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.685 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 51; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.685 ns; Loc. = LCFF_X36_Y1_N27; Fanout = 2; REG Node = 'LEDS[7]'
        Info: Total cell delay = 1.536 ns ( 57.21 % )
        Info: Total interconnect delay = 1.149 ns ( 42.79 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.081 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X36_Y1_N27; Fanout = 2; REG Node = 'LEDS[7]'
        Info: 2: + IC(2.283 ns) + CELL(2.798 ns) = 5.081 ns; Loc. = PIN_AC21; Fanout = 0; PIN Node = 'LEDR[7]'
        Info: Total cell delay = 2.798 ns ( 55.07 % )
        Info: Total interconnect delay = 2.283 ns ( 44.93 % )
Info: th for register "LEDS[1]" (data pin = "KEY[0]", clock pin = "CLK") is -4.881 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.685 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 51; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.031 ns) + CELL(0.537 ns) = 2.685 ns; Loc. = LCFF_X36_Y1_N11; Fanout = 2; REG Node = 'LEDS[1]'
        Info: Total cell delay = 1.536 ns ( 57.21 % )
        Info: Total interconnect delay = 1.149 ns ( 42.79 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 7.832 ns
        Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_G26; Fanout = 20; PIN Node = 'KEY[0]'
        Info: 2: + IC(6.736 ns) + CELL(0.150 ns) = 7.748 ns; Loc. = LCCOMB_X36_Y1_N10; Fanout = 1; COMB Node = 'LEDS~393'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 7.832 ns; Loc. = LCFF_X36_Y1_N11; Fanout = 2; REG Node = 'LEDS[1]'
        Info: Total cell delay = 1.096 ns ( 13.99 % )
        Info: Total interconnect delay = 6.736 ns ( 86.01 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 129 megabytes
    Info: Processing ended: Wed Sep 30 17:34:39 2009
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


