/* parasoft-begin-suppress MISRA2012-RULE-1_1_b_c99-2 "C99 - limits, DRV-4754" parasoft-begin-suppress MISRA2012-RULE-1_1_b_c90-2 "C90 - limits, DRV-4754" */
/* parasoft-begin-suppress MISRA2012-RULE-5_4_b_c90-2 "C90 - similar names, DRV-4756" */
/* parasoft-begin-suppress MISRA2012-RULE-5_4_b_c99-2 "C99 - similar names, DRV-4756" */

/**********************************************************************
* Copyright (C) 2012-2019 Cadence Design Systems, Inc.
* Redistribution and use in source and binary forms, with or without
* modification, are permitted provided that the following conditions
* are met:
*
* 1. Redistributions of source code must retain the above copyright
* notice, this list of conditions and the following disclaimer.
* 2. Redistributions in binary form must reproduce the above copyright
* notice, this list of conditions and the following disclaimer in the
* documentation and/or other materials provided with the distribution.
* 3. Neither the name of the copyright holder nor the names of its
* contributors may be used to endorse or promote products derived from
* this software without specific prior written permission.
*
* THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
* AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
* IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
* ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
* LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
* CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
* SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
* INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
* CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
* ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
* POSSIBILITY OF SUCH DAMAGE.
*
* THIS FILE IS AUTOMATICALLY GENERATED, DO NOT EDIT
*
**********************************************************************/

#ifndef REG_CSITX_REGS_MACROS_H_
#define REG_CSITX_REGS_MACROS_H_

#define CSITX__DEVICE_CONFIG_READ_MASK                               0x061FFFFFU
#define CSITX__DEVICE_CONFIG_WRITE_MASK                              0x061FFFFFU
#define CSITX__DEVICE_CONFIG__MAX_LANE_NB_MASK                       0x00000007U
#define CSITX__DEVICE_CONFIG__MAX_LANE_NB_SHIFT                               0U
#define CSITX__DEVICE_CONFIG__MAX_LANE_NB_WIDTH                               3U
#define CSITX__DEVICE_CONFIG__CDNS_PHY_PRESENT_MASK                  0x00000008U
#define CSITX__DEVICE_CONFIG__CDNS_PHY_PRESENT_SHIFT                          3U
#define CSITX__DEVICE_CONFIG__CDNS_PHY_PRESENT_WIDTH                          1U
#define CSITX__DEVICE_CONFIG__CDNS_PHY_PRESENT_WOCLR                          0U
#define CSITX__DEVICE_CONFIG__CDNS_PHY_PRESENT_WOSET                          0U
#define CSITX__DEVICE_CONFIG__NUM_STREAMS_MASK                       0x00000070U
#define CSITX__DEVICE_CONFIG__NUM_STREAMS_SHIFT                               4U
#define CSITX__DEVICE_CONFIG__NUM_STREAMS_WIDTH                               3U
#define CSITX__DEVICE_CONFIG__DATAPATH_SIZE_MASK                     0x00000180U
#define CSITX__DEVICE_CONFIG__DATAPATH_SIZE_SHIFT                             7U
#define CSITX__DEVICE_CONFIG__DATAPATH_SIZE_WIDTH                             2U
#define CSITX__DEVICE_CONFIG__NUM_VCS_MASK                           0x00003E00U
#define CSITX__DEVICE_CONFIG__NUM_VCS_SHIFT                                   9U
#define CSITX__DEVICE_CONFIG__NUM_VCS_WIDTH                                   5U
#define CSITX__DEVICE_CONFIG__NUM_DTS_MASK                           0x0007C000U
#define CSITX__DEVICE_CONFIG__NUM_DTS_SHIFT                                  14U
#define CSITX__DEVICE_CONFIG__NUM_DTS_WIDTH                                   5U
#define CSITX__DEVICE_CONFIG__ASF_PRESENT_MASK                       0x00080000U
#define CSITX__DEVICE_CONFIG__ASF_PRESENT_SHIFT                              19U
#define CSITX__DEVICE_CONFIG__ASF_PRESENT_WIDTH                               1U
#define CSITX__DEVICE_CONFIG__ASF_PRESENT_WOCLR                               0U
#define CSITX__DEVICE_CONFIG__ASF_PRESENT_WOSET                               0U
#define CSITX__DEVICE_CONFIG__SCRAMBLER_PRESENT_MASK                 0x00100000U
#define CSITX__DEVICE_CONFIG__SCRAMBLER_PRESENT_SHIFT                        20U
#define CSITX__DEVICE_CONFIG__SCRAMBLER_PRESENT_WIDTH                         1U
#define CSITX__DEVICE_CONFIG__SCRAMBLER_PRESENT_WOCLR                         0U
#define CSITX__DEVICE_CONFIG__SCRAMBLER_PRESENT_WOSET                         0U
#define CSITX__DEVICE_CONFIG__RX_COMP_MODE_PRESENT_MASK              0x02000000U
#define CSITX__DEVICE_CONFIG__RX_COMP_MODE_PRESENT_SHIFT                     25U
#define CSITX__DEVICE_CONFIG__RX_COMP_MODE_PRESENT_WIDTH                      1U
#define CSITX__DEVICE_CONFIG__RX_COMP_MODE_PRESENT_WOCLR                      0U
#define CSITX__DEVICE_CONFIG__RX_COMP_MODE_PRESENT_WOSET                      0U
#define CSITX__DEVICE_CONFIG__V1_3_FEATURES_MASK                     0x04000000U
#define CSITX__DEVICE_CONFIG__V1_3_FEATURES_SHIFT                            26U
#define CSITX__DEVICE_CONFIG__V1_3_FEATURES_WIDTH                             1U
#define CSITX__DEVICE_CONFIG__V1_3_FEATURES_WOCLR                             0U
#define CSITX__DEVICE_CONFIG__V1_3_FEATURES_WOSET                             0U

#define CSITX__STATUS_READ_MASK                                      0x000000FFU
#define CSITX__STATUS_WRITE_MASK                                     0x000000FFU
#define CSITX__STATUS__BYPASS_MODE_ACTIVE_MASK                       0x00000001U
#define CSITX__STATUS__BYPASS_MODE_ACTIVE_SHIFT                               0U
#define CSITX__STATUS__BYPASS_MODE_ACTIVE_WIDTH                               1U
#define CSITX__STATUS__BYPASS_MODE_ACTIVE_WOCLR                               0U
#define CSITX__STATUS__BYPASS_MODE_ACTIVE_WOSET                               0U
#define CSITX__STATUS__SOFT_RESET_ACTIVE_MASK                        0x00000002U
#define CSITX__STATUS__SOFT_RESET_ACTIVE_SHIFT                                1U
#define CSITX__STATUS__SOFT_RESET_ACTIVE_WIDTH                                1U
#define CSITX__STATUS__SOFT_RESET_ACTIVE_WOCLR                                0U
#define CSITX__STATUS__SOFT_RESET_ACTIVE_WOSET                                0U
#define CSITX__STATUS__CONFIGURATION_ACTIVE_MASK                     0x00000004U
#define CSITX__STATUS__CONFIGURATION_ACTIVE_SHIFT                             2U
#define CSITX__STATUS__CONFIGURATION_ACTIVE_WIDTH                             1U
#define CSITX__STATUS__CONFIGURATION_ACTIVE_WOCLR                             0U
#define CSITX__STATUS__CONFIGURATION_ACTIVE_WOSET                             0U
#define CSITX__STATUS__SCRAMBLER_ACTIVE_MASK                         0x00000008U
#define CSITX__STATUS__SCRAMBLER_ACTIVE_SHIFT                                 3U
#define CSITX__STATUS__SCRAMBLER_ACTIVE_WIDTH                                 1U
#define CSITX__STATUS__SCRAMBLER_ACTIVE_WOCLR                                 0U
#define CSITX__STATUS__SCRAMBLER_ACTIVE_WOSET                                 0U
#define CSITX__STATUS__FRAME_TRANSMISSION_ACTIVE_MASK                0x00000010U
#define CSITX__STATUS__FRAME_TRANSMISSION_ACTIVE_SHIFT                        4U
#define CSITX__STATUS__FRAME_TRANSMISSION_ACTIVE_WIDTH                        1U
#define CSITX__STATUS__FRAME_TRANSMISSION_ACTIVE_WOCLR                        0U
#define CSITX__STATUS__FRAME_TRANSMISSION_ACTIVE_WOSET                        0U
#define CSITX__STATUS__HS_MODE_ACTIVE_MASK                           0x00000020U
#define CSITX__STATUS__HS_MODE_ACTIVE_SHIFT                                   5U
#define CSITX__STATUS__HS_MODE_ACTIVE_WIDTH                                   1U
#define CSITX__STATUS__HS_MODE_ACTIVE_WOCLR                                   0U
#define CSITX__STATUS__HS_MODE_ACTIVE_WOSET                                   0U
#define CSITX__STATUS__ULP_MODE_ACTIVE_MASK                          0x00000040U
#define CSITX__STATUS__ULP_MODE_ACTIVE_SHIFT                                  6U
#define CSITX__STATUS__ULP_MODE_ACTIVE_WIDTH                                  1U
#define CSITX__STATUS__ULP_MODE_ACTIVE_WOCLR                                  0U
#define CSITX__STATUS__ULP_MODE_ACTIVE_WOSET                                  0U
#define CSITX__STATUS__RX_COMP_MODE_ACTIVE_MASK                      0x00000080U
#define CSITX__STATUS__RX_COMP_MODE_ACTIVE_SHIFT                              7U
#define CSITX__STATUS__RX_COMP_MODE_ACTIVE_WIDTH                              1U
#define CSITX__STATUS__RX_COMP_MODE_ACTIVE_WOCLR                              0U
#define CSITX__STATUS__RX_COMP_MODE_ACTIVE_WOSET                              0U

#define CSITX__IRQ_READ_MASK                                         0xFFFFFFFFU
#define CSITX__IRQ_WRITE_MASK                                        0xFFFFFFFFU
#define CSITX__IRQ_WOCLR_MASK                                        0xFFFFFFFFU
#define CSITX__IRQ__FRAME_START_IRQ0_MASK                            0x00000001U
#define CSITX__IRQ__FRAME_START_IRQ0_SHIFT                                    0U
#define CSITX__IRQ__FRAME_START_IRQ0_WIDTH                                    1U
#define CSITX__IRQ__FRAME_START_IRQ0_WOCLR                                    1U
#define CSITX__IRQ__FRAME_START_IRQ0_WOSET                                    0U
#define CSITX__IRQ__FRAME_END_IRQ0_MASK                              0x00000002U
#define CSITX__IRQ__FRAME_END_IRQ0_SHIFT                                      1U
#define CSITX__IRQ__FRAME_END_IRQ0_WIDTH                                      1U
#define CSITX__IRQ__FRAME_END_IRQ0_WOCLR                                      1U
#define CSITX__IRQ__FRAME_END_IRQ0_WOSET                                      0U
#define CSITX__IRQ__LINE_START_IRQ0_MASK                             0x00000004U
#define CSITX__IRQ__LINE_START_IRQ0_SHIFT                                     2U
#define CSITX__IRQ__LINE_START_IRQ0_WIDTH                                     1U
#define CSITX__IRQ__LINE_START_IRQ0_WOCLR                                     1U
#define CSITX__IRQ__LINE_START_IRQ0_WOSET                                     0U
#define CSITX__IRQ__LINE_END_IRQ0_MASK                               0x00000008U
#define CSITX__IRQ__LINE_END_IRQ0_SHIFT                                       3U
#define CSITX__IRQ__LINE_END_IRQ0_WIDTH                                       1U
#define CSITX__IRQ__LINE_END_IRQ0_WOCLR                                       1U
#define CSITX__IRQ__LINE_END_IRQ0_WOSET                                       0U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ0_MASK                         0x00000010U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ0_SHIFT                                 4U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ0_WIDTH                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ0_WOCLR                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ0_WOSET                                 0U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ0_MASK                          0x00000020U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ0_SHIFT                                  5U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ0_WIDTH                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ0_WOCLR                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ0_WOSET                                  0U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ0_MASK                    0x00000040U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ0_SHIFT                            6U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ0_WIDTH                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ0_WOCLR                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ0_WOSET                            0U
#define CSITX__IRQ__LINE_NUMBER_ERROR0_MASK                          0x00000080U
#define CSITX__IRQ__LINE_NUMBER_ERROR0_SHIFT                                  7U
#define CSITX__IRQ__LINE_NUMBER_ERROR0_WIDTH                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR0_WOCLR                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR0_WOSET                                  0U
#define CSITX__IRQ__FRAME_START_IRQ1_MASK                            0x00000100U
#define CSITX__IRQ__FRAME_START_IRQ1_SHIFT                                    8U
#define CSITX__IRQ__FRAME_START_IRQ1_WIDTH                                    1U
#define CSITX__IRQ__FRAME_START_IRQ1_WOCLR                                    1U
#define CSITX__IRQ__FRAME_START_IRQ1_WOSET                                    0U
#define CSITX__IRQ__FRAME_END_IRQ1_MASK                              0x00000200U
#define CSITX__IRQ__FRAME_END_IRQ1_SHIFT                                      9U
#define CSITX__IRQ__FRAME_END_IRQ1_WIDTH                                      1U
#define CSITX__IRQ__FRAME_END_IRQ1_WOCLR                                      1U
#define CSITX__IRQ__FRAME_END_IRQ1_WOSET                                      0U
#define CSITX__IRQ__LINE_START_IRQ1_MASK                             0x00000400U
#define CSITX__IRQ__LINE_START_IRQ1_SHIFT                                    10U
#define CSITX__IRQ__LINE_START_IRQ1_WIDTH                                     1U
#define CSITX__IRQ__LINE_START_IRQ1_WOCLR                                     1U
#define CSITX__IRQ__LINE_START_IRQ1_WOSET                                     0U
#define CSITX__IRQ__LINE_END_IRQ1_MASK                               0x00000800U
#define CSITX__IRQ__LINE_END_IRQ1_SHIFT                                      11U
#define CSITX__IRQ__LINE_END_IRQ1_WIDTH                                       1U
#define CSITX__IRQ__LINE_END_IRQ1_WOCLR                                       1U
#define CSITX__IRQ__LINE_END_IRQ1_WOSET                                       0U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ1_MASK                         0x00001000U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ1_SHIFT                                12U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ1_WIDTH                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ1_WOCLR                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ1_WOSET                                 0U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ1_MASK                          0x00002000U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ1_SHIFT                                 13U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ1_WIDTH                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ1_WOCLR                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ1_WOSET                                  0U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ1_MASK                    0x00004000U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ1_SHIFT                           14U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ1_WIDTH                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ1_WOCLR                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ1_WOSET                            0U
#define CSITX__IRQ__LINE_NUMBER_ERROR1_MASK                          0x00008000U
#define CSITX__IRQ__LINE_NUMBER_ERROR1_SHIFT                                 15U
#define CSITX__IRQ__LINE_NUMBER_ERROR1_WIDTH                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR1_WOCLR                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR1_WOSET                                  0U
#define CSITX__IRQ__FRAME_START_IRQ2_MASK                            0x00010000U
#define CSITX__IRQ__FRAME_START_IRQ2_SHIFT                                   16U
#define CSITX__IRQ__FRAME_START_IRQ2_WIDTH                                    1U
#define CSITX__IRQ__FRAME_START_IRQ2_WOCLR                                    1U
#define CSITX__IRQ__FRAME_START_IRQ2_WOSET                                    0U
#define CSITX__IRQ__FRAME_END_IRQ2_MASK                              0x00020000U
#define CSITX__IRQ__FRAME_END_IRQ2_SHIFT                                     17U
#define CSITX__IRQ__FRAME_END_IRQ2_WIDTH                                      1U
#define CSITX__IRQ__FRAME_END_IRQ2_WOCLR                                      1U
#define CSITX__IRQ__FRAME_END_IRQ2_WOSET                                      0U
#define CSITX__IRQ__LINE_START_IRQ2_MASK                             0x00040000U
#define CSITX__IRQ__LINE_START_IRQ2_SHIFT                                    18U
#define CSITX__IRQ__LINE_START_IRQ2_WIDTH                                     1U
#define CSITX__IRQ__LINE_START_IRQ2_WOCLR                                     1U
#define CSITX__IRQ__LINE_START_IRQ2_WOSET                                     0U
#define CSITX__IRQ__LINE_END_IRQ2_MASK                               0x00080000U
#define CSITX__IRQ__LINE_END_IRQ2_SHIFT                                      19U
#define CSITX__IRQ__LINE_END_IRQ2_WIDTH                                       1U
#define CSITX__IRQ__LINE_END_IRQ2_WOCLR                                       1U
#define CSITX__IRQ__LINE_END_IRQ2_WOSET                                       0U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ2_MASK                         0x00100000U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ2_SHIFT                                20U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ2_WIDTH                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ2_WOCLR                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ2_WOSET                                 0U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ2_MASK                          0x00200000U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ2_SHIFT                                 21U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ2_WIDTH                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ2_WOCLR                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ2_WOSET                                  0U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ2_MASK                    0x00400000U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ2_SHIFT                           22U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ2_WIDTH                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ2_WOCLR                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ2_WOSET                            0U
#define CSITX__IRQ__LINE_NUMBER_ERROR2_MASK                          0x00800000U
#define CSITX__IRQ__LINE_NUMBER_ERROR2_SHIFT                                 23U
#define CSITX__IRQ__LINE_NUMBER_ERROR2_WIDTH                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR2_WOCLR                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR2_WOSET                                  0U
#define CSITX__IRQ__FRAME_START_IRQ3_MASK                            0x01000000U
#define CSITX__IRQ__FRAME_START_IRQ3_SHIFT                                   24U
#define CSITX__IRQ__FRAME_START_IRQ3_WIDTH                                    1U
#define CSITX__IRQ__FRAME_START_IRQ3_WOCLR                                    1U
#define CSITX__IRQ__FRAME_START_IRQ3_WOSET                                    0U
#define CSITX__IRQ__FRAME_END_IRQ3_MASK                              0x02000000U
#define CSITX__IRQ__FRAME_END_IRQ3_SHIFT                                     25U
#define CSITX__IRQ__FRAME_END_IRQ3_WIDTH                                      1U
#define CSITX__IRQ__FRAME_END_IRQ3_WOCLR                                      1U
#define CSITX__IRQ__FRAME_END_IRQ3_WOSET                                      0U
#define CSITX__IRQ__LINE_START_IRQ3_MASK                             0x04000000U
#define CSITX__IRQ__LINE_START_IRQ3_SHIFT                                    26U
#define CSITX__IRQ__LINE_START_IRQ3_WIDTH                                     1U
#define CSITX__IRQ__LINE_START_IRQ3_WOCLR                                     1U
#define CSITX__IRQ__LINE_START_IRQ3_WOSET                                     0U
#define CSITX__IRQ__LINE_END_IRQ3_MASK                               0x08000000U
#define CSITX__IRQ__LINE_END_IRQ3_SHIFT                                      27U
#define CSITX__IRQ__LINE_END_IRQ3_WIDTH                                       1U
#define CSITX__IRQ__LINE_END_IRQ3_WOCLR                                       1U
#define CSITX__IRQ__LINE_END_IRQ3_WOSET                                       0U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ3_MASK                         0x10000000U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ3_SHIFT                                28U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ3_WIDTH                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ3_WOCLR                                 1U
#define CSITX__IRQ__FIFO_UNDERFLOW_IRQ3_WOSET                                 0U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ3_MASK                          0x20000000U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ3_SHIFT                                 29U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ3_WIDTH                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ3_WOCLR                                  1U
#define CSITX__IRQ__DATA_FLOW_ERR_IRQ3_WOSET                                  0U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ3_MASK                    0x40000000U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ3_SHIFT                           30U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ3_WIDTH                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ3_WOCLR                            1U
#define CSITX__IRQ__BYTE_COUNT_MISMATCH_IRQ3_WOSET                            0U
#define CSITX__IRQ__LINE_NUMBER_ERROR3_MASK                          0x80000000U
#define CSITX__IRQ__LINE_NUMBER_ERROR3_SHIFT                                 31U
#define CSITX__IRQ__LINE_NUMBER_ERROR3_WIDTH                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR3_WOCLR                                  1U
#define CSITX__IRQ__LINE_NUMBER_ERROR3_WOSET                                  0U

#define CSITX__IRQ_MASK_READ_MASK                                    0xFFFFFFFFU
#define CSITX__IRQ_MASK_WRITE_MASK                                   0xFFFFFFFFU
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ0_MASK                  0x00000001U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ0_SHIFT                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ0_WIDTH                          1U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ0_WOCLR                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ0_WOSET                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ0_MASK                    0x00000002U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ0_SHIFT                            1U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ0_WIDTH                            1U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ0_WOCLR                            0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ0_WOSET                            0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ0_MASK                   0x00000004U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ0_SHIFT                           2U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ0_WIDTH                           1U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ0_WOCLR                           0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ0_WOSET                           0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ0_MASK                     0x00000008U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ0_SHIFT                             3U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ0_WIDTH                             1U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ0_WOCLR                             0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ0_WOSET                             0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ0_MASK               0x00000010U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ0_SHIFT                       4U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ0_WIDTH                       1U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ0_WOCLR                       0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ0_WOSET                       0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ0_MASK                0x00000020U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ0_SHIFT                        5U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ0_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ0_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ0_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ0_MASK          0x00000040U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ0_SHIFT                  6U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ0_WIDTH                  1U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ0_WOCLR                  0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ0_WOSET                  0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR0_MASK                0x00000080U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR0_SHIFT                        7U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR0_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR0_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR0_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ1_MASK                  0x00000100U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ1_SHIFT                          8U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ1_WIDTH                          1U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ1_WOCLR                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ1_WOSET                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ1_MASK                    0x00000200U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ1_SHIFT                            9U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ1_WIDTH                            1U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ1_WOCLR                            0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ1_WOSET                            0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ1_MASK                   0x00000400U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ1_SHIFT                          10U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ1_WIDTH                           1U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ1_WOCLR                           0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ1_WOSET                           0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ1_MASK                     0x00000800U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ1_SHIFT                            11U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ1_WIDTH                             1U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ1_WOCLR                             0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ1_WOSET                             0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ1_MASK               0x00001000U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ1_SHIFT                      12U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ1_WIDTH                       1U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ1_WOCLR                       0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ1_WOSET                       0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ1_MASK                0x00002000U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ1_SHIFT                       13U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ1_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ1_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ1_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ1_MASK          0x00004000U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ1_SHIFT                 14U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ1_WIDTH                  1U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ1_WOCLR                  0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ1_WOSET                  0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR1_MASK                0x00008000U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR1_SHIFT                       15U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR1_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR1_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR1_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ2_MASK                  0x00010000U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ2_SHIFT                         16U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ2_WIDTH                          1U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ2_WOCLR                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ2_WOSET                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ2_MASK                    0x00020000U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ2_SHIFT                           17U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ2_WIDTH                            1U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ2_WOCLR                            0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ2_WOSET                            0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ2_MASK                   0x00040000U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ2_SHIFT                          18U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ2_WIDTH                           1U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ2_WOCLR                           0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ2_WOSET                           0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ2_MASK                     0x00080000U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ2_SHIFT                            19U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ2_WIDTH                             1U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ2_WOCLR                             0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ2_WOSET                             0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ2_MASK               0x00100000U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ2_SHIFT                      20U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ2_WIDTH                       1U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ2_WOCLR                       0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ2_WOSET                       0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ2_MASK                0x00200000U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ2_SHIFT                       21U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ2_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ2_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ2_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ2_MASK          0x00400000U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ2_SHIFT                 22U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ2_WIDTH                  1U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ2_WOCLR                  0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ2_WOSET                  0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR2_MASK                0x00800000U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR2_SHIFT                       23U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR2_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR2_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR2_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ3_MASK                  0x01000000U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ3_SHIFT                         24U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ3_WIDTH                          1U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ3_WOCLR                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_START_IRQ3_WOSET                          0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ3_MASK                    0x02000000U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ3_SHIFT                           25U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ3_WIDTH                            1U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ3_WOCLR                            0U
#define CSITX__IRQ_MASK__MASK_FRAME_END_IRQ3_WOSET                            0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ3_MASK                   0x04000000U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ3_SHIFT                          26U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ3_WIDTH                           1U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ3_WOCLR                           0U
#define CSITX__IRQ_MASK__MASK_LINE_START_IRQ3_WOSET                           0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ3_MASK                     0x08000000U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ3_SHIFT                            27U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ3_WIDTH                             1U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ3_WOCLR                             0U
#define CSITX__IRQ_MASK__MASK_LINE_END_IRQ3_WOSET                             0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ3_MASK               0x10000000U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ3_SHIFT                      28U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ3_WIDTH                       1U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ3_WOCLR                       0U
#define CSITX__IRQ_MASK__MASK_FIFO_UNDERFLOW_IRQ3_WOSET                       0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ3_MASK                0x20000000U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ3_SHIFT                       29U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ3_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ3_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_DATA_FLOW_ERR_IRQ3_WOSET                        0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ3_MASK          0x40000000U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ3_SHIFT                 30U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ3_WIDTH                  1U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ3_WOCLR                  0U
#define CSITX__IRQ_MASK__MASK_BYTE_COUNT_MISMATCH_IRQ3_WOSET                  0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR3_MASK                0x80000000U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR3_SHIFT                       31U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR3_WIDTH                        1U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR3_WOCLR                        0U
#define CSITX__IRQ_MASK__MASK_LINE_NUMBER_ERROR3_WOSET                        0U

#define CSITX__DPHY_IRQ_READ_MASK                                    0x0000FFF0U
#define CSITX__DPHY_IRQ_WRITE_MASK                                   0x0000FFF0U
#define CSITX__DPHY_IRQ_WOCLR_MASK                                   0x0000FFF0U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX0_IRQ_MASK                       0x00000010U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX0_IRQ_SHIFT                               4U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX0_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX0_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX0_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX1_IRQ_MASK                       0x00000020U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX1_IRQ_SHIFT                               5U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX1_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX1_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX1_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX2_IRQ_MASK                       0x00000040U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX2_IRQ_SHIFT                               6U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX2_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX2_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX2_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX3_IRQ_MASK                       0x00000080U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX3_IRQ_SHIFT                               7U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX3_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX3_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_SYNC_TX3_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_ESC_TX0_IRQ_MASK                        0x00000100U
#define CSITX__DPHY_IRQ__ERR_ESC_TX0_IRQ_SHIFT                                8U
#define CSITX__DPHY_IRQ__ERR_ESC_TX0_IRQ_WIDTH                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX0_IRQ_WOCLR                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX0_IRQ_WOSET                                0U
#define CSITX__DPHY_IRQ__ERR_ESC_TX1_IRQ_MASK                        0x00000200U
#define CSITX__DPHY_IRQ__ERR_ESC_TX1_IRQ_SHIFT                                9U
#define CSITX__DPHY_IRQ__ERR_ESC_TX1_IRQ_WIDTH                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX1_IRQ_WOCLR                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX1_IRQ_WOSET                                0U
#define CSITX__DPHY_IRQ__ERR_ESC_TX2_IRQ_MASK                        0x00000400U
#define CSITX__DPHY_IRQ__ERR_ESC_TX2_IRQ_SHIFT                               10U
#define CSITX__DPHY_IRQ__ERR_ESC_TX2_IRQ_WIDTH                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX2_IRQ_WOCLR                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX2_IRQ_WOSET                                0U
#define CSITX__DPHY_IRQ__ERR_ESC_TX3_IRQ_MASK                        0x00000800U
#define CSITX__DPHY_IRQ__ERR_ESC_TX3_IRQ_SHIFT                               11U
#define CSITX__DPHY_IRQ__ERR_ESC_TX3_IRQ_WIDTH                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX3_IRQ_WOCLR                                1U
#define CSITX__DPHY_IRQ__ERR_ESC_TX3_IRQ_WOSET                                0U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX0_IRQ_MASK                       0x00001000U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX0_IRQ_SHIFT                              12U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX0_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX0_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX0_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX1_IRQ_MASK                       0x00002000U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX1_IRQ_SHIFT                              13U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX1_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX1_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX1_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX2_IRQ_MASK                       0x00004000U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX2_IRQ_SHIFT                              14U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX2_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX2_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX2_IRQ_WOSET                               0U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX3_IRQ_MASK                       0x00008000U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX3_IRQ_SHIFT                              15U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX3_IRQ_WIDTH                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX3_IRQ_WOCLR                               1U
#define CSITX__DPHY_IRQ__ERR_CTRL_TX3_IRQ_WOSET                               0U

#define CSITX__DPHY_IRQ_MASK_READ_MASK                               0x0000FFF0U
#define CSITX__DPHY_IRQ_MASK_WRITE_MASK                              0x0000FFF0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX0_IRQ_MASK             0x00000010U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX0_IRQ_SHIFT                     4U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX0_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX0_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX0_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX1_IRQ_MASK             0x00000020U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX1_IRQ_SHIFT                     5U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX1_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX1_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX1_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX2_IRQ_MASK             0x00000040U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX2_IRQ_SHIFT                     6U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX2_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX2_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX2_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX3_IRQ_MASK             0x00000080U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX3_IRQ_SHIFT                     7U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX3_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX3_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_SYNC_TX3_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX0_IRQ_MASK              0x00000100U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX0_IRQ_SHIFT                      8U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX0_IRQ_WIDTH                      1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX0_IRQ_WOCLR                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX0_IRQ_WOSET                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX1_IRQ_MASK              0x00000200U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX1_IRQ_SHIFT                      9U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX1_IRQ_WIDTH                      1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX1_IRQ_WOCLR                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX1_IRQ_WOSET                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX2_IRQ_MASK              0x00000400U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX2_IRQ_SHIFT                     10U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX2_IRQ_WIDTH                      1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX2_IRQ_WOCLR                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX2_IRQ_WOSET                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX3_IRQ_MASK              0x00000800U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX3_IRQ_SHIFT                     11U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX3_IRQ_WIDTH                      1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX3_IRQ_WOCLR                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_ESC_TX3_IRQ_WOSET                      0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX0_IRQ_MASK             0x00001000U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX0_IRQ_SHIFT                    12U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX0_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX0_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX0_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX1_IRQ_MASK             0x00002000U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX1_IRQ_SHIFT                    13U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX1_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX1_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX1_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX2_IRQ_MASK             0x00004000U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX2_IRQ_SHIFT                    14U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX2_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX2_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX2_IRQ_WOSET                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX3_IRQ_MASK             0x00008000U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX3_IRQ_SHIFT                    15U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX3_IRQ_WIDTH                     1U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX3_IRQ_WOCLR                     0U
#define CSITX__DPHY_IRQ_MASK__MASK_ERR_CTRL_TX3_IRQ_WOSET                     0U

#define CSITX__TX_CONF_READ_MASK                                     0x8000003FU
#define CSITX__TX_CONF_WRITE_MASK                                    0x8000003FU
#define CSITX__TX_CONF__BYPASS_MODE_ENABLE_MASK                      0x00000001U
#define CSITX__TX_CONF__BYPASS_MODE_ENABLE_SHIFT                              0U
#define CSITX__TX_CONF__BYPASS_MODE_ENABLE_WIDTH                              1U
#define CSITX__TX_CONF__BYPASS_MODE_ENABLE_WOCLR                              0U
#define CSITX__TX_CONF__BYPASS_MODE_ENABLE_WOSET                              0U
#define CSITX__TX_CONF__SOFT_RESET_REQUEST_MASK                      0x00000002U
#define CSITX__TX_CONF__SOFT_RESET_REQUEST_SHIFT                              1U
#define CSITX__TX_CONF__SOFT_RESET_REQUEST_WIDTH                              1U
#define CSITX__TX_CONF__SOFT_RESET_REQUEST_WOCLR                              0U
#define CSITX__TX_CONF__SOFT_RESET_REQUEST_WOSET                              0U
#define CSITX__TX_CONF__CONFIGURATION_REQUEST_MASK                   0x00000004U
#define CSITX__TX_CONF__CONFIGURATION_REQUEST_SHIFT                           2U
#define CSITX__TX_CONF__CONFIGURATION_REQUEST_WIDTH                           1U
#define CSITX__TX_CONF__CONFIGURATION_REQUEST_WOCLR                           0U
#define CSITX__TX_CONF__CONFIGURATION_REQUEST_WOSET                           0U
#define CSITX__TX_CONF__SCRAMBLER_ENABLE_MASK                        0x00000008U
#define CSITX__TX_CONF__SCRAMBLER_ENABLE_SHIFT                                3U
#define CSITX__TX_CONF__SCRAMBLER_ENABLE_WIDTH                                1U
#define CSITX__TX_CONF__SCRAMBLER_ENABLE_WOCLR                                0U
#define CSITX__TX_CONF__SCRAMBLER_ENABLE_WOSET                                0U
#define CSITX__TX_CONF__RX_COMP_ENABLE_MASK                          0x00000010U
#define CSITX__TX_CONF__RX_COMP_ENABLE_SHIFT                                  4U
#define CSITX__TX_CONF__RX_COMP_ENABLE_WIDTH                                  1U
#define CSITX__TX_CONF__RX_COMP_ENABLE_WOCLR                                  0U
#define CSITX__TX_CONF__RX_COMP_ENABLE_WOSET                                  0U
#define CSITX__TX_CONF__RX_V1_3_MAPPING_MASK                         0x00000020U
#define CSITX__TX_CONF__RX_V1_3_MAPPING_SHIFT                                 5U
#define CSITX__TX_CONF__RX_V1_3_MAPPING_WIDTH                                 1U
#define CSITX__TX_CONF__RX_V1_3_MAPPING_WOCLR                                 0U
#define CSITX__TX_CONF__RX_V1_3_MAPPING_WOSET                                 0U
#define CSITX__TX_CONF__IRQ_ENABLE_MASK                              0x80000000U
#define CSITX__TX_CONF__IRQ_ENABLE_SHIFT                                     31U
#define CSITX__TX_CONF__IRQ_ENABLE_WIDTH                                      1U
#define CSITX__TX_CONF__IRQ_ENABLE_WOCLR                                      0U
#define CSITX__TX_CONF__IRQ_ENABLE_WOSET                                      0U

#define CSITX__WAIT_BURST_TIME_READ_MASK                             0x00FF00FFU
#define CSITX__WAIT_BURST_TIME_WRITE_MASK                            0x00FF00FFU
#define CSITX__WAIT_BURST_TIME__WAIT_BURST_TIME_CNT_MASK             0x000000FFU
#define CSITX__WAIT_BURST_TIME__WAIT_BURST_TIME_CNT_SHIFT                     0U
#define CSITX__WAIT_BURST_TIME__WAIT_BURST_TIME_CNT_WIDTH                     8U
#define CSITX__WAIT_BURST_TIME__TX_CLOCK_EXIT_TIME_MASK              0x00FF0000U
#define CSITX__WAIT_BURST_TIME__TX_CLOCK_EXIT_TIME_SHIFT                     16U
#define CSITX__WAIT_BURST_TIME__TX_CLOCK_EXIT_TIME_WIDTH                      8U

#define CSITX__DPHY_CFG_READ_MASK                                    0x00001F1FU
#define CSITX__DPHY_CFG_WRITE_MASK                                   0x00001F1FU
#define CSITX__DPHY_CFG__DPHY_LN_0_ENABLE_MASK                       0x00000001U
#define CSITX__DPHY_CFG__DPHY_LN_0_ENABLE_SHIFT                               0U
#define CSITX__DPHY_CFG__DPHY_LN_0_ENABLE_WIDTH                               1U
#define CSITX__DPHY_CFG__DPHY_LN_0_ENABLE_WOCLR                               0U
#define CSITX__DPHY_CFG__DPHY_LN_0_ENABLE_WOSET                               0U
#define CSITX__DPHY_CFG__DPHY_LN_1_ENABLE_MASK                       0x00000002U
#define CSITX__DPHY_CFG__DPHY_LN_1_ENABLE_SHIFT                               1U
#define CSITX__DPHY_CFG__DPHY_LN_1_ENABLE_WIDTH                               1U
#define CSITX__DPHY_CFG__DPHY_LN_1_ENABLE_WOCLR                               0U
#define CSITX__DPHY_CFG__DPHY_LN_1_ENABLE_WOSET                               0U
#define CSITX__DPHY_CFG__DPHY_LN_2_ENABLE_MASK                       0x00000004U
#define CSITX__DPHY_CFG__DPHY_LN_2_ENABLE_SHIFT                               2U
#define CSITX__DPHY_CFG__DPHY_LN_2_ENABLE_WIDTH                               1U
#define CSITX__DPHY_CFG__DPHY_LN_2_ENABLE_WOCLR                               0U
#define CSITX__DPHY_CFG__DPHY_LN_2_ENABLE_WOSET                               0U
#define CSITX__DPHY_CFG__DPHY_LN_3_ENABLE_MASK                       0x00000008U
#define CSITX__DPHY_CFG__DPHY_LN_3_ENABLE_SHIFT                               3U
#define CSITX__DPHY_CFG__DPHY_LN_3_ENABLE_WIDTH                               1U
#define CSITX__DPHY_CFG__DPHY_LN_3_ENABLE_WOCLR                               0U
#define CSITX__DPHY_CFG__DPHY_LN_3_ENABLE_WOSET                               0U
#define CSITX__DPHY_CFG__DPHY_CLK_ENABLE_MASK                        0x00000010U
#define CSITX__DPHY_CFG__DPHY_CLK_ENABLE_SHIFT                                4U
#define CSITX__DPHY_CFG__DPHY_CLK_ENABLE_WIDTH                                1U
#define CSITX__DPHY_CFG__DPHY_CLK_ENABLE_WOCLR                                0U
#define CSITX__DPHY_CFG__DPHY_CLK_ENABLE_WOSET                                0U
#define CSITX__DPHY_CFG__DPHY_MODE_MASK                              0x00000300U
#define CSITX__DPHY_CFG__DPHY_MODE_SHIFT                                      8U
#define CSITX__DPHY_CFG__DPHY_MODE_WIDTH                                      2U
#define CSITX__DPHY_CFG__DPHY_CLOCK_MODE_MASK                        0x00000400U
#define CSITX__DPHY_CFG__DPHY_CLOCK_MODE_SHIFT                               10U
#define CSITX__DPHY_CFG__DPHY_CLOCK_MODE_WIDTH                                1U
#define CSITX__DPHY_CFG__DPHY_CLOCK_MODE_WOCLR                                0U
#define CSITX__DPHY_CFG__DPHY_CLOCK_MODE_WOSET                                0U
#define CSITX__DPHY_CFG__DPHY_CAL_ENABLE_MASK                        0x00000800U
#define CSITX__DPHY_CFG__DPHY_CAL_ENABLE_SHIFT                               11U
#define CSITX__DPHY_CFG__DPHY_CAL_ENABLE_WIDTH                                1U
#define CSITX__DPHY_CFG__DPHY_CAL_ENABLE_WOCLR                                0U
#define CSITX__DPHY_CFG__DPHY_CAL_ENABLE_WOSET                                0U
#define CSITX__DPHY_CFG__DPHY_RESET_N_MASK                           0x00001000U
#define CSITX__DPHY_CFG__DPHY_RESET_N_SHIFT                                  12U
#define CSITX__DPHY_CFG__DPHY_RESET_N_WIDTH                                   1U
#define CSITX__DPHY_CFG__DPHY_RESET_N_WOCLR                                   0U
#define CSITX__DPHY_CFG__DPHY_RESET_N_WOSET                                   0U

#define CSITX__DPHY_CLK_WAKEUP_READ_MASK                             0x0000FFFFU
#define CSITX__DPHY_CLK_WAKEUP_WRITE_MASK                            0x0000FFFFU
#define CSITX__DPHY_CLK_WAKEUP__ULPS_CLK_LANE_WAKEUP_MASK            0x0000FFFFU
#define CSITX__DPHY_CLK_WAKEUP__ULPS_CLK_LANE_WAKEUP_SHIFT                    0U
#define CSITX__DPHY_CLK_WAKEUP__ULPS_CLK_LANE_WAKEUP_WIDTH                   16U

#define CSITX__DPHY_ULPS_WAKEUP_READ_MASK                            0x0000FFFFU
#define CSITX__DPHY_ULPS_WAKEUP_WRITE_MASK                           0x0000FFFFU
#define CSITX__DPHY_ULPS_WAKEUP__ULPS_DATA_LANE_WAKEUP_MASK          0x0000FFFFU
#define CSITX__DPHY_ULPS_WAKEUP__ULPS_DATA_LANE_WAKEUP_SHIFT                  0U
#define CSITX__DPHY_ULPS_WAKEUP__ULPS_DATA_LANE_WAKEUP_WIDTH                 16U

#define CSITX__DPHY_CFG1_READ_MASK                                   0x000001FFU
#define CSITX__DPHY_CFG1_WRITE_MASK                                  0x000001FFU
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_0_MASK                  0x00000001U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_0_SHIFT                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_0_WIDTH                          1U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_0_WOCLR                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_0_WOSET                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_1_MASK                  0x00000002U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_1_SHIFT                          1U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_1_WIDTH                          1U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_1_WOCLR                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_1_WOSET                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_2_MASK                  0x00000004U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_2_SHIFT                          2U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_2_WIDTH                          1U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_2_WOCLR                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_2_WOSET                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_3_MASK                  0x00000008U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_3_SHIFT                          3U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_3_WIDTH                          1U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_3_WOCLR                          0U
#define CSITX__DPHY_CFG1__FORCE_STOP_MODE_LN_3_WOSET                          0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_0_MASK                 0x00000010U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_0_SHIFT                         4U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_0_WIDTH                         1U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_0_WOCLR                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_0_WOSET                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_1_MASK                 0x00000020U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_1_SHIFT                         5U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_1_WIDTH                         1U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_1_WOCLR                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_1_WOSET                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_2_MASK                 0x00000040U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_2_SHIFT                         6U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_2_WIDTH                         1U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_2_WOCLR                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_2_WOSET                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_3_MASK                 0x00000080U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_3_SHIFT                         7U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_3_WIDTH                         1U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_3_WOCLR                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_LN_3_WOSET                         0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_C_MASK                    0x00000100U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_C_SHIFT                            8U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_C_WIDTH                            1U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_C_WOCLR                            0U
#define CSITX__DPHY_CFG1__DPHY_DIFF_INVERT_C_WOSET                            0U

#define CSITX__DPHY_STATUS_READ_MASK                                 0x00001F1FU
#define CSITX__DPHY_STATUS_WRITE_MASK                                0x00001F1FU
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_0_MASK                 0x00000001U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_0_SHIFT                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_0_WIDTH                         1U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_0_WOCLR                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_0_WOSET                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_1_MASK                 0x00000002U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_1_SHIFT                         1U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_1_WIDTH                         1U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_1_WOCLR                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_1_WOSET                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_2_MASK                 0x00000004U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_2_SHIFT                         2U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_2_WIDTH                         1U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_2_WOCLR                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_2_WOSET                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_3_MASK                 0x00000008U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_3_SHIFT                         3U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_3_WIDTH                         1U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_3_WOCLR                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_LN_3_WOSET                         0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_CLK_MASK                  0x00000010U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_CLK_SHIFT                          4U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_CLK_WIDTH                          1U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_CLK_WOCLR                          0U
#define CSITX__DPHY_STATUS__DPHY_STOPSTATE_CLK_WOSET                          0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_0_MASK             0x00000100U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_0_SHIFT                     8U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_0_WIDTH                     1U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_0_WOCLR                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_0_WOSET                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_1_MASK             0x00000200U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_1_SHIFT                     9U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_1_WIDTH                     1U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_1_WOCLR                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_1_WOSET                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_2_MASK             0x00000400U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_2_SHIFT                    10U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_2_WIDTH                     1U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_2_WOCLR                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_2_WOSET                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_3_MASK             0x00000800U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_3_SHIFT                    11U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_3_WIDTH                     1U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_3_WOCLR                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_LN_3_WOSET                     0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_CLK_MASK              0x00001000U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_CLK_SHIFT                     12U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_CLK_WIDTH                      1U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_CLK_WOCLR                      0U
#define CSITX__DPHY_STATUS__DPHY_ULPS_ACTIVE_N_CLK_WOSET                      0U

#define CSITX__VC0_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC0_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC0_CFG__VC_0_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC0_CFG__VC_0_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC0_CFG__VC_0_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC0_CFG__VC_0_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC0_CFG__VC_0_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC0_CFG__VC_0_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC0_CFG__VC_0_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC0_CFG__VC_0_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC1_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC1_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC1_CFG__VC_1_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC1_CFG__VC_1_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC1_CFG__VC_1_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC1_CFG__VC_1_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC1_CFG__VC_1_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC1_CFG__VC_1_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC1_CFG__VC_1_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC1_CFG__VC_1_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC2_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC2_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC2_CFG__VC_2_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC2_CFG__VC_2_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC2_CFG__VC_2_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC2_CFG__VC_2_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC2_CFG__VC_2_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC2_CFG__VC_2_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC2_CFG__VC_2_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC2_CFG__VC_2_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC3_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC3_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC3_CFG__VC_3_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC3_CFG__VC_3_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC3_CFG__VC_3_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC3_CFG__VC_3_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC3_CFG__VC_3_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC3_CFG__VC_3_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC3_CFG__VC_3_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC3_CFG__VC_3_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC4_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC4_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC4_CFG__VC_4_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC4_CFG__VC_4_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC4_CFG__VC_4_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC4_CFG__VC_4_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC4_CFG__VC_4_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC4_CFG__VC_4_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC4_CFG__VC_4_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC4_CFG__VC_4_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC5_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC5_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC5_CFG__VC_5_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC5_CFG__VC_5_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC5_CFG__VC_5_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC5_CFG__VC_5_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC5_CFG__VC_5_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC5_CFG__VC_5_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC5_CFG__VC_5_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC5_CFG__VC_5_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC6_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC6_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC6_CFG__VC_6_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC6_CFG__VC_6_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC6_CFG__VC_6_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC6_CFG__VC_6_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC6_CFG__VC_6_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC6_CFG__VC_6_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC6_CFG__VC_6_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC6_CFG__VC_6_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC7_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC7_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC7_CFG__VC_7_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC7_CFG__VC_7_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC7_CFG__VC_7_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC7_CFG__VC_7_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC7_CFG__VC_7_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC7_CFG__VC_7_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC7_CFG__VC_7_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC7_CFG__VC_7_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC8_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC8_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC8_CFG__VC_8_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC8_CFG__VC_8_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC8_CFG__VC_8_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC8_CFG__VC_8_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC8_CFG__VC_8_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC8_CFG__VC_8_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC8_CFG__VC_8_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC8_CFG__VC_8_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC9_CFG_READ_MASK                                     0xFFFF0001U
#define CSITX__VC9_CFG_WRITE_MASK                                    0xFFFF0001U
#define CSITX__VC9_CFG__VC_9_FRAME_COUNT_EN_MASK                     0x00000001U
#define CSITX__VC9_CFG__VC_9_FRAME_COUNT_EN_SHIFT                             0U
#define CSITX__VC9_CFG__VC_9_FRAME_COUNT_EN_WIDTH                             1U
#define CSITX__VC9_CFG__VC_9_FRAME_COUNT_EN_WOCLR                             0U
#define CSITX__VC9_CFG__VC_9_FRAME_COUNT_EN_WOSET                             0U
#define CSITX__VC9_CFG__VC_9_MAX_FRAME_NUMBER_MASK                   0xFFFF0000U
#define CSITX__VC9_CFG__VC_9_MAX_FRAME_NUMBER_SHIFT                          16U
#define CSITX__VC9_CFG__VC_9_MAX_FRAME_NUMBER_WIDTH                          16U

#define CSITX__VC10_CFG_READ_MASK                                    0xFFFF0001U
#define CSITX__VC10_CFG_WRITE_MASK                                   0xFFFF0001U
#define CSITX__VC10_CFG__VC_10_FRAME_COUNT_EN_MASK                   0x00000001U
#define CSITX__VC10_CFG__VC_10_FRAME_COUNT_EN_SHIFT                           0U
#define CSITX__VC10_CFG__VC_10_FRAME_COUNT_EN_WIDTH                           1U
#define CSITX__VC10_CFG__VC_10_FRAME_COUNT_EN_WOCLR                           0U
#define CSITX__VC10_CFG__VC_10_FRAME_COUNT_EN_WOSET                           0U
#define CSITX__VC10_CFG__VC_10_MAX_FRAME_NUMBER_MASK                 0xFFFF0000U
#define CSITX__VC10_CFG__VC_10_MAX_FRAME_NUMBER_SHIFT                        16U
#define CSITX__VC10_CFG__VC_10_MAX_FRAME_NUMBER_WIDTH                        16U

#define CSITX__VC11_CFG_READ_MASK                                    0xFFFF0001U
#define CSITX__VC11_CFG_WRITE_MASK                                   0xFFFF0001U
#define CSITX__VC11_CFG__VC_11_FRAME_COUNT_EN_MASK                   0x00000001U
#define CSITX__VC11_CFG__VC_11_FRAME_COUNT_EN_SHIFT                           0U
#define CSITX__VC11_CFG__VC_11_FRAME_COUNT_EN_WIDTH                           1U
#define CSITX__VC11_CFG__VC_11_FRAME_COUNT_EN_WOCLR                           0U
#define CSITX__VC11_CFG__VC_11_FRAME_COUNT_EN_WOSET                           0U
#define CSITX__VC11_CFG__VC_11_MAX_FRAME_NUMBER_MASK                 0xFFFF0000U
#define CSITX__VC11_CFG__VC_11_MAX_FRAME_NUMBER_SHIFT                        16U
#define CSITX__VC11_CFG__VC_11_MAX_FRAME_NUMBER_WIDTH                        16U

#define CSITX__VC12_CFG_READ_MASK                                    0xFFFF0001U
#define CSITX__VC12_CFG_WRITE_MASK                                   0xFFFF0001U
#define CSITX__VC12_CFG__VC_12_FRAME_COUNT_EN_MASK                   0x00000001U
#define CSITX__VC12_CFG__VC_12_FRAME_COUNT_EN_SHIFT                           0U
#define CSITX__VC12_CFG__VC_12_FRAME_COUNT_EN_WIDTH                           1U
#define CSITX__VC12_CFG__VC_12_FRAME_COUNT_EN_WOCLR                           0U
#define CSITX__VC12_CFG__VC_12_FRAME_COUNT_EN_WOSET                           0U
#define CSITX__VC12_CFG__VC_12_MAX_FRAME_NUMBER_MASK                 0xFFFF0000U
#define CSITX__VC12_CFG__VC_12_MAX_FRAME_NUMBER_SHIFT                        16U
#define CSITX__VC12_CFG__VC_12_MAX_FRAME_NUMBER_WIDTH                        16U

#define CSITX__VC13_CFG_READ_MASK                                    0xFFFF0001U
#define CSITX__VC13_CFG_WRITE_MASK                                   0xFFFF0001U
#define CSITX__VC13_CFG__VC_13_FRAME_COUNT_EN_MASK                   0x00000001U
#define CSITX__VC13_CFG__VC_13_FRAME_COUNT_EN_SHIFT                           0U
#define CSITX__VC13_CFG__VC_13_FRAME_COUNT_EN_WIDTH                           1U
#define CSITX__VC13_CFG__VC_13_FRAME_COUNT_EN_WOCLR                           0U
#define CSITX__VC13_CFG__VC_13_FRAME_COUNT_EN_WOSET                           0U
#define CSITX__VC13_CFG__VC_13_MAX_FRAME_NUMBER_MASK                 0xFFFF0000U
#define CSITX__VC13_CFG__VC_13_MAX_FRAME_NUMBER_SHIFT                        16U
#define CSITX__VC13_CFG__VC_13_MAX_FRAME_NUMBER_WIDTH                        16U

#define CSITX__VC14_CFG_READ_MASK                                    0xFFFF0001U
#define CSITX__VC14_CFG_WRITE_MASK                                   0xFFFF0001U
#define CSITX__VC14_CFG__VC_14_FRAME_COUNT_EN_MASK                   0x00000001U
#define CSITX__VC14_CFG__VC_14_FRAME_COUNT_EN_SHIFT                           0U
#define CSITX__VC14_CFG__VC_14_FRAME_COUNT_EN_WIDTH                           1U
#define CSITX__VC14_CFG__VC_14_FRAME_COUNT_EN_WOCLR                           0U
#define CSITX__VC14_CFG__VC_14_FRAME_COUNT_EN_WOSET                           0U
#define CSITX__VC14_CFG__VC_14_MAX_FRAME_NUMBER_MASK                 0xFFFF0000U
#define CSITX__VC14_CFG__VC_14_MAX_FRAME_NUMBER_SHIFT                        16U
#define CSITX__VC14_CFG__VC_14_MAX_FRAME_NUMBER_WIDTH                        16U

#define CSITX__VC15_CFG_READ_MASK                                    0xFFFF0001U
#define CSITX__VC15_CFG_WRITE_MASK                                   0xFFFF0001U
#define CSITX__VC15_CFG__VC_15_FRAME_COUNT_EN_MASK                   0x00000001U
#define CSITX__VC15_CFG__VC_15_FRAME_COUNT_EN_SHIFT                           0U
#define CSITX__VC15_CFG__VC_15_FRAME_COUNT_EN_WIDTH                           1U
#define CSITX__VC15_CFG__VC_15_FRAME_COUNT_EN_WOCLR                           0U
#define CSITX__VC15_CFG__VC_15_FRAME_COUNT_EN_WOSET                           0U
#define CSITX__VC15_CFG__VC_15_MAX_FRAME_NUMBER_MASK                 0xFFFF0000U
#define CSITX__VC15_CFG__VC_15_MAX_FRAME_NUMBER_SHIFT                        16U
#define CSITX__VC15_CFG__VC_15_MAX_FRAME_NUMBER_WIDTH                        16U

#define CSITX__DT0_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT0_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT0_CFG__DT_0_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT0_CFG__DT_0_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT0_CFG__DT_0_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT0_CFG__DT_0_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT0_CFG__DT_0_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT0_CFG__DT_0_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT0_CFG__DT_0_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT0_CFG__DT_0_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT0_CFG__DT_0_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT0_CFG__DT_0_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT0_CFG__DT_0_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT0_CFG__DT_0_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT0_CFG__DT_0_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT0_CFG__DT_0_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT0_CFG__DT_0_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT0_CFG__DT_0_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT0_CFG__DT_0_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT0_CFG__DT_0_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT0_CFG__DT_0_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT0_CFG__DT_0_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT0_CFG__DT_0_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT0_CFG__DT_0_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT0_CFG__DT_0_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT0_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT0_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT0_FORMAT__DT_0_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT0_FORMAT__DT_0_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT0_FORMAT__DT_0_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT0_FORMAT__DT_0_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT0_FORMAT__DT_0_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT0_FORMAT__DT_0_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT1_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT1_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT1_CFG__DT_1_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT1_CFG__DT_1_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT1_CFG__DT_1_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT1_CFG__DT_1_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT1_CFG__DT_1_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT1_CFG__DT_1_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT1_CFG__DT_1_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT1_CFG__DT_1_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT1_CFG__DT_1_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT1_CFG__DT_1_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT1_CFG__DT_1_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT1_CFG__DT_1_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT1_CFG__DT_1_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT1_CFG__DT_1_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT1_CFG__DT_1_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT1_CFG__DT_1_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT1_CFG__DT_1_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT1_CFG__DT_1_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT1_CFG__DT_1_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT1_CFG__DT_1_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT1_CFG__DT_1_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT1_CFG__DT_1_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT1_CFG__DT_1_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT1_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT1_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT1_FORMAT__DT_1_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT1_FORMAT__DT_1_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT1_FORMAT__DT_1_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT1_FORMAT__DT_1_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT1_FORMAT__DT_1_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT1_FORMAT__DT_1_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT2_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT2_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT2_CFG__DT_2_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT2_CFG__DT_2_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT2_CFG__DT_2_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT2_CFG__DT_2_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT2_CFG__DT_2_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT2_CFG__DT_2_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT2_CFG__DT_2_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT2_CFG__DT_2_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT2_CFG__DT_2_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT2_CFG__DT_2_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT2_CFG__DT_2_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT2_CFG__DT_2_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT2_CFG__DT_2_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT2_CFG__DT_2_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT2_CFG__DT_2_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT2_CFG__DT_2_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT2_CFG__DT_2_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT2_CFG__DT_2_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT2_CFG__DT_2_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT2_CFG__DT_2_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT2_CFG__DT_2_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT2_CFG__DT_2_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT2_CFG__DT_2_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT2_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT2_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT2_FORMAT__DT_2_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT2_FORMAT__DT_2_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT2_FORMAT__DT_2_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT2_FORMAT__DT_2_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT2_FORMAT__DT_2_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT2_FORMAT__DT_2_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT3_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT3_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT3_CFG__DT_3_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT3_CFG__DT_3_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT3_CFG__DT_3_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT3_CFG__DT_3_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT3_CFG__DT_3_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT3_CFG__DT_3_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT3_CFG__DT_3_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT3_CFG__DT_3_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT3_CFG__DT_3_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT3_CFG__DT_3_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT3_CFG__DT_3_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT3_CFG__DT_3_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT3_CFG__DT_3_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT3_CFG__DT_3_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT3_CFG__DT_3_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT3_CFG__DT_3_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT3_CFG__DT_3_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT3_CFG__DT_3_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT3_CFG__DT_3_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT3_CFG__DT_3_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT3_CFG__DT_3_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT3_CFG__DT_3_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT3_CFG__DT_3_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT3_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT3_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT3_FORMAT__DT_3_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT3_FORMAT__DT_3_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT3_FORMAT__DT_3_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT3_FORMAT__DT_3_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT3_FORMAT__DT_3_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT3_FORMAT__DT_3_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT4_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT4_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT4_CFG__DT_4_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT4_CFG__DT_4_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT4_CFG__DT_4_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT4_CFG__DT_4_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT4_CFG__DT_4_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT4_CFG__DT_4_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT4_CFG__DT_4_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT4_CFG__DT_4_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT4_CFG__DT_4_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT4_CFG__DT_4_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT4_CFG__DT_4_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT4_CFG__DT_4_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT4_CFG__DT_4_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT4_CFG__DT_4_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT4_CFG__DT_4_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT4_CFG__DT_4_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT4_CFG__DT_4_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT4_CFG__DT_4_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT4_CFG__DT_4_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT4_CFG__DT_4_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT4_CFG__DT_4_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT4_CFG__DT_4_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT4_CFG__DT_4_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT4_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT4_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT4_FORMAT__DT_4_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT4_FORMAT__DT_4_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT4_FORMAT__DT_4_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT4_FORMAT__DT_4_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT4_FORMAT__DT_4_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT4_FORMAT__DT_4_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT5_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT5_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT5_CFG__DT_5_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT5_CFG__DT_5_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT5_CFG__DT_5_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT5_CFG__DT_5_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT5_CFG__DT_5_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT5_CFG__DT_5_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT5_CFG__DT_5_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT5_CFG__DT_5_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT5_CFG__DT_5_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT5_CFG__DT_5_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT5_CFG__DT_5_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT5_CFG__DT_5_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT5_CFG__DT_5_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT5_CFG__DT_5_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT5_CFG__DT_5_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT5_CFG__DT_5_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT5_CFG__DT_5_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT5_CFG__DT_5_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT5_CFG__DT_5_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT5_CFG__DT_5_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT5_CFG__DT_5_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT5_CFG__DT_5_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT5_CFG__DT_5_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT5_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT5_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT5_FORMAT__DT_5_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT5_FORMAT__DT_5_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT5_FORMAT__DT_5_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT5_FORMAT__DT_5_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT5_FORMAT__DT_5_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT5_FORMAT__DT_5_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT6_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT6_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT6_CFG__DT_6_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT6_CFG__DT_6_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT6_CFG__DT_6_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT6_CFG__DT_6_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT6_CFG__DT_6_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT6_CFG__DT_6_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT6_CFG__DT_6_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT6_CFG__DT_6_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT6_CFG__DT_6_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT6_CFG__DT_6_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT6_CFG__DT_6_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT6_CFG__DT_6_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT6_CFG__DT_6_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT6_CFG__DT_6_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT6_CFG__DT_6_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT6_CFG__DT_6_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT6_CFG__DT_6_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT6_CFG__DT_6_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT6_CFG__DT_6_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT6_CFG__DT_6_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT6_CFG__DT_6_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT6_CFG__DT_6_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT6_CFG__DT_6_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT6_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT6_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT6_FORMAT__DT_6_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT6_FORMAT__DT_6_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT6_FORMAT__DT_6_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT6_FORMAT__DT_6_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT6_FORMAT__DT_6_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT6_FORMAT__DT_6_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT7_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT7_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT7_CFG__DT_7_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT7_CFG__DT_7_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT7_CFG__DT_7_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT7_CFG__DT_7_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT7_CFG__DT_7_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT7_CFG__DT_7_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT7_CFG__DT_7_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT7_CFG__DT_7_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT7_CFG__DT_7_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT7_CFG__DT_7_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT7_CFG__DT_7_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT7_CFG__DT_7_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT7_CFG__DT_7_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT7_CFG__DT_7_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT7_CFG__DT_7_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT7_CFG__DT_7_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT7_CFG__DT_7_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT7_CFG__DT_7_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT7_CFG__DT_7_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT7_CFG__DT_7_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT7_CFG__DT_7_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT7_CFG__DT_7_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT7_CFG__DT_7_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT7_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT7_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT7_FORMAT__DT_7_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT7_FORMAT__DT_7_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT7_FORMAT__DT_7_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT7_FORMAT__DT_7_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT7_FORMAT__DT_7_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT7_FORMAT__DT_7_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT8_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT8_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT8_CFG__DT_8_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT8_CFG__DT_8_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT8_CFG__DT_8_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT8_CFG__DT_8_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT8_CFG__DT_8_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT8_CFG__DT_8_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT8_CFG__DT_8_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT8_CFG__DT_8_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT8_CFG__DT_8_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT8_CFG__DT_8_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT8_CFG__DT_8_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT8_CFG__DT_8_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT8_CFG__DT_8_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT8_CFG__DT_8_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT8_CFG__DT_8_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT8_CFG__DT_8_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT8_CFG__DT_8_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT8_CFG__DT_8_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT8_CFG__DT_8_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT8_CFG__DT_8_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT8_CFG__DT_8_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT8_CFG__DT_8_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT8_CFG__DT_8_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT8_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT8_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT8_FORMAT__DT_8_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT8_FORMAT__DT_8_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT8_FORMAT__DT_8_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT8_FORMAT__DT_8_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT8_FORMAT__DT_8_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT8_FORMAT__DT_8_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT9_CFG_READ_MASK                                     0x000003FFU
#define CSITX__DT9_CFG_WRITE_MASK                                    0x000003FFU
#define CSITX__DT9_CFG__DT_9_LINE_COUNT_EN_MASK                      0x00000001U
#define CSITX__DT9_CFG__DT_9_LINE_COUNT_EN_SHIFT                              0U
#define CSITX__DT9_CFG__DT_9_LINE_COUNT_EN_WIDTH                              1U
#define CSITX__DT9_CFG__DT_9_LINE_COUNT_EN_WOCLR                              0U
#define CSITX__DT9_CFG__DT_9_LINE_COUNT_EN_WOSET                              0U
#define CSITX__DT9_CFG__DT_9_LSLE_GENERATION_EN_MASK                 0x00000002U
#define CSITX__DT9_CFG__DT_9_LSLE_GENERATION_EN_SHIFT                         1U
#define CSITX__DT9_CFG__DT_9_LSLE_GENERATION_EN_WIDTH                         1U
#define CSITX__DT9_CFG__DT_9_LSLE_GENERATION_EN_WOCLR                         0U
#define CSITX__DT9_CFG__DT_9_LSLE_GENERATION_EN_WOSET                         0U
#define CSITX__DT9_CFG__DT_9_DATA_TYPE_MASK                          0x000000FCU
#define CSITX__DT9_CFG__DT_9_DATA_TYPE_SHIFT                                  2U
#define CSITX__DT9_CFG__DT_9_DATA_TYPE_WIDTH                                  6U
#define CSITX__DT9_CFG__DT_9_EXTD_DATA_TYPE_MASK                     0x00000100U
#define CSITX__DT9_CFG__DT_9_EXTD_DATA_TYPE_SHIFT                             8U
#define CSITX__DT9_CFG__DT_9_EXTD_DATA_TYPE_WIDTH                             1U
#define CSITX__DT9_CFG__DT_9_EXTD_DATA_TYPE_WOCLR                             0U
#define CSITX__DT9_CFG__DT_9_EXTD_DATA_TYPE_WOSET                             0U
#define CSITX__DT9_CFG__DT_9_PACKED_ENABLE_MASK                      0x00000200U
#define CSITX__DT9_CFG__DT_9_PACKED_ENABLE_SHIFT                              9U
#define CSITX__DT9_CFG__DT_9_PACKED_ENABLE_WIDTH                              1U
#define CSITX__DT9_CFG__DT_9_PACKED_ENABLE_WOCLR                              0U
#define CSITX__DT9_CFG__DT_9_PACKED_ENABLE_WOSET                              0U

#define CSITX__DT9_FORMAT_READ_MASK                                  0xFFFFFFFFU
#define CSITX__DT9_FORMAT_WRITE_MASK                                 0xFFFFFFFFU
#define CSITX__DT9_FORMAT__DT_9_MAX_LINE_NUMBER_MASK                 0x0000FFFFU
#define CSITX__DT9_FORMAT__DT_9_MAX_LINE_NUMBER_SHIFT                         0U
#define CSITX__DT9_FORMAT__DT_9_MAX_LINE_NUMBER_WIDTH                        16U
#define CSITX__DT9_FORMAT__DT_9_BYTES_LINE_NUMBER_MASK               0xFFFF0000U
#define CSITX__DT9_FORMAT__DT_9_BYTES_LINE_NUMBER_SHIFT                      16U
#define CSITX__DT9_FORMAT__DT_9_BYTES_LINE_NUMBER_WIDTH                      16U

#define CSITX__DT10_CFG_READ_MASK                                    0x000003FFU
#define CSITX__DT10_CFG_WRITE_MASK                                   0x000003FFU
#define CSITX__DT10_CFG__DT_10_LINE_COUNT_EN_MASK                    0x00000001U
#define CSITX__DT10_CFG__DT_10_LINE_COUNT_EN_SHIFT                            0U
#define CSITX__DT10_CFG__DT_10_LINE_COUNT_EN_WIDTH                            1U
#define CSITX__DT10_CFG__DT_10_LINE_COUNT_EN_WOCLR                            0U
#define CSITX__DT10_CFG__DT_10_LINE_COUNT_EN_WOSET                            0U
#define CSITX__DT10_CFG__DT_10_LSLE_GENERATION_EN_MASK               0x00000002U
#define CSITX__DT10_CFG__DT_10_LSLE_GENERATION_EN_SHIFT                       1U
#define CSITX__DT10_CFG__DT_10_LSLE_GENERATION_EN_WIDTH                       1U
#define CSITX__DT10_CFG__DT_10_LSLE_GENERATION_EN_WOCLR                       0U
#define CSITX__DT10_CFG__DT_10_LSLE_GENERATION_EN_WOSET                       0U
#define CSITX__DT10_CFG__DT_10_DATA_TYPE_MASK                        0x000000FCU
#define CSITX__DT10_CFG__DT_10_DATA_TYPE_SHIFT                                2U
#define CSITX__DT10_CFG__DT_10_DATA_TYPE_WIDTH                                6U
#define CSITX__DT10_CFG__DT_10_EXTD_DATA_TYPE_MASK                   0x00000100U
#define CSITX__DT10_CFG__DT_10_EXTD_DATA_TYPE_SHIFT                           8U
#define CSITX__DT10_CFG__DT_10_EXTD_DATA_TYPE_WIDTH                           1U
#define CSITX__DT10_CFG__DT_10_EXTD_DATA_TYPE_WOCLR                           0U
#define CSITX__DT10_CFG__DT_10_EXTD_DATA_TYPE_WOSET                           0U
#define CSITX__DT10_CFG__DT_10_PACKED_ENABLE_MASK                    0x00000200U
#define CSITX__DT10_CFG__DT_10_PACKED_ENABLE_SHIFT                            9U
#define CSITX__DT10_CFG__DT_10_PACKED_ENABLE_WIDTH                            1U
#define CSITX__DT10_CFG__DT_10_PACKED_ENABLE_WOCLR                            0U
#define CSITX__DT10_CFG__DT_10_PACKED_ENABLE_WOSET                            0U

#define CSITX__DT10_FORMAT_READ_MASK                                 0xFFFFFFFFU
#define CSITX__DT10_FORMAT_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__DT10_FORMAT__DT_10_MAX_LINE_NUMBER_MASK               0x0000FFFFU
#define CSITX__DT10_FORMAT__DT_10_MAX_LINE_NUMBER_SHIFT                       0U
#define CSITX__DT10_FORMAT__DT_10_MAX_LINE_NUMBER_WIDTH                      16U
#define CSITX__DT10_FORMAT__DT_10_BYTES_LINE_NUMBER_MASK             0xFFFF0000U
#define CSITX__DT10_FORMAT__DT_10_BYTES_LINE_NUMBER_SHIFT                    16U
#define CSITX__DT10_FORMAT__DT_10_BYTES_LINE_NUMBER_WIDTH                    16U

#define CSITX__DT11_CFG_READ_MASK                                    0x000003FFU
#define CSITX__DT11_CFG_WRITE_MASK                                   0x000003FFU
#define CSITX__DT11_CFG__DT_11_LINE_COUNT_EN_MASK                    0x00000001U
#define CSITX__DT11_CFG__DT_11_LINE_COUNT_EN_SHIFT                            0U
#define CSITX__DT11_CFG__DT_11_LINE_COUNT_EN_WIDTH                            1U
#define CSITX__DT11_CFG__DT_11_LINE_COUNT_EN_WOCLR                            0U
#define CSITX__DT11_CFG__DT_11_LINE_COUNT_EN_WOSET                            0U
#define CSITX__DT11_CFG__DT_11_LSLE_GENERATION_EN_MASK               0x00000002U
#define CSITX__DT11_CFG__DT_11_LSLE_GENERATION_EN_SHIFT                       1U
#define CSITX__DT11_CFG__DT_11_LSLE_GENERATION_EN_WIDTH                       1U
#define CSITX__DT11_CFG__DT_11_LSLE_GENERATION_EN_WOCLR                       0U
#define CSITX__DT11_CFG__DT_11_LSLE_GENERATION_EN_WOSET                       0U
#define CSITX__DT11_CFG__DT_11_DATA_TYPE_MASK                        0x000000FCU
#define CSITX__DT11_CFG__DT_11_DATA_TYPE_SHIFT                                2U
#define CSITX__DT11_CFG__DT_11_DATA_TYPE_WIDTH                                6U
#define CSITX__DT11_CFG__DT_11_EXTD_DATA_TYPE_MASK                   0x00000100U
#define CSITX__DT11_CFG__DT_11_EXTD_DATA_TYPE_SHIFT                           8U
#define CSITX__DT11_CFG__DT_11_EXTD_DATA_TYPE_WIDTH                           1U
#define CSITX__DT11_CFG__DT_11_EXTD_DATA_TYPE_WOCLR                           0U
#define CSITX__DT11_CFG__DT_11_EXTD_DATA_TYPE_WOSET                           0U
#define CSITX__DT11_CFG__DT_11_PACKED_ENABLE_MASK                    0x00000200U
#define CSITX__DT11_CFG__DT_11_PACKED_ENABLE_SHIFT                            9U
#define CSITX__DT11_CFG__DT_11_PACKED_ENABLE_WIDTH                            1U
#define CSITX__DT11_CFG__DT_11_PACKED_ENABLE_WOCLR                            0U
#define CSITX__DT11_CFG__DT_11_PACKED_ENABLE_WOSET                            0U

#define CSITX__DT11_FORMAT_READ_MASK                                 0xFFFFFFFFU
#define CSITX__DT11_FORMAT_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__DT11_FORMAT__DT_11_MAX_LINE_NUMBER_MASK               0x0000FFFFU
#define CSITX__DT11_FORMAT__DT_11_MAX_LINE_NUMBER_SHIFT                       0U
#define CSITX__DT11_FORMAT__DT_11_MAX_LINE_NUMBER_WIDTH                      16U
#define CSITX__DT11_FORMAT__DT_11_BYTES_LINE_NUMBER_MASK             0xFFFF0000U
#define CSITX__DT11_FORMAT__DT_11_BYTES_LINE_NUMBER_SHIFT                    16U
#define CSITX__DT11_FORMAT__DT_11_BYTES_LINE_NUMBER_WIDTH                    16U

#define CSITX__DT12_CFG_READ_MASK                                    0x000003FFU
#define CSITX__DT12_CFG_WRITE_MASK                                   0x000003FFU
#define CSITX__DT12_CFG__DT_12_LINE_COUNT_EN_MASK                    0x00000001U
#define CSITX__DT12_CFG__DT_12_LINE_COUNT_EN_SHIFT                            0U
#define CSITX__DT12_CFG__DT_12_LINE_COUNT_EN_WIDTH                            1U
#define CSITX__DT12_CFG__DT_12_LINE_COUNT_EN_WOCLR                            0U
#define CSITX__DT12_CFG__DT_12_LINE_COUNT_EN_WOSET                            0U
#define CSITX__DT12_CFG__DT_12_LSLE_GENERATION_EN_MASK               0x00000002U
#define CSITX__DT12_CFG__DT_12_LSLE_GENERATION_EN_SHIFT                       1U
#define CSITX__DT12_CFG__DT_12_LSLE_GENERATION_EN_WIDTH                       1U
#define CSITX__DT12_CFG__DT_12_LSLE_GENERATION_EN_WOCLR                       0U
#define CSITX__DT12_CFG__DT_12_LSLE_GENERATION_EN_WOSET                       0U
#define CSITX__DT12_CFG__DT_12_DATA_TYPE_MASK                        0x000000FCU
#define CSITX__DT12_CFG__DT_12_DATA_TYPE_SHIFT                                2U
#define CSITX__DT12_CFG__DT_12_DATA_TYPE_WIDTH                                6U
#define CSITX__DT12_CFG__DT_12_EXTD_DATA_TYPE_MASK                   0x00000100U
#define CSITX__DT12_CFG__DT_12_EXTD_DATA_TYPE_SHIFT                           8U
#define CSITX__DT12_CFG__DT_12_EXTD_DATA_TYPE_WIDTH                           1U
#define CSITX__DT12_CFG__DT_12_EXTD_DATA_TYPE_WOCLR                           0U
#define CSITX__DT12_CFG__DT_12_EXTD_DATA_TYPE_WOSET                           0U
#define CSITX__DT12_CFG__DT_12_PACKED_ENABLE_MASK                    0x00000200U
#define CSITX__DT12_CFG__DT_12_PACKED_ENABLE_SHIFT                            9U
#define CSITX__DT12_CFG__DT_12_PACKED_ENABLE_WIDTH                            1U
#define CSITX__DT12_CFG__DT_12_PACKED_ENABLE_WOCLR                            0U
#define CSITX__DT12_CFG__DT_12_PACKED_ENABLE_WOSET                            0U

#define CSITX__DT12_FORMAT_READ_MASK                                 0xFFFFFFFFU
#define CSITX__DT12_FORMAT_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__DT12_FORMAT__DT_12_MAX_LINE_NUMBER_MASK               0x0000FFFFU
#define CSITX__DT12_FORMAT__DT_12_MAX_LINE_NUMBER_SHIFT                       0U
#define CSITX__DT12_FORMAT__DT_12_MAX_LINE_NUMBER_WIDTH                      16U
#define CSITX__DT12_FORMAT__DT_12_BYTES_LINE_NUMBER_MASK             0xFFFF0000U
#define CSITX__DT12_FORMAT__DT_12_BYTES_LINE_NUMBER_SHIFT                    16U
#define CSITX__DT12_FORMAT__DT_12_BYTES_LINE_NUMBER_WIDTH                    16U

#define CSITX__DT13_CFG_READ_MASK                                    0x000003FFU
#define CSITX__DT13_CFG_WRITE_MASK                                   0x000003FFU
#define CSITX__DT13_CFG__DT_13_LINE_COUNT_EN_MASK                    0x00000001U
#define CSITX__DT13_CFG__DT_13_LINE_COUNT_EN_SHIFT                            0U
#define CSITX__DT13_CFG__DT_13_LINE_COUNT_EN_WIDTH                            1U
#define CSITX__DT13_CFG__DT_13_LINE_COUNT_EN_WOCLR                            0U
#define CSITX__DT13_CFG__DT_13_LINE_COUNT_EN_WOSET                            0U
#define CSITX__DT13_CFG__DT_13_LSLE_GENERATION_EN_MASK               0x00000002U
#define CSITX__DT13_CFG__DT_13_LSLE_GENERATION_EN_SHIFT                       1U
#define CSITX__DT13_CFG__DT_13_LSLE_GENERATION_EN_WIDTH                       1U
#define CSITX__DT13_CFG__DT_13_LSLE_GENERATION_EN_WOCLR                       0U
#define CSITX__DT13_CFG__DT_13_LSLE_GENERATION_EN_WOSET                       0U
#define CSITX__DT13_CFG__DT_13_DATA_TYPE_MASK                        0x000000FCU
#define CSITX__DT13_CFG__DT_13_DATA_TYPE_SHIFT                                2U
#define CSITX__DT13_CFG__DT_13_DATA_TYPE_WIDTH                                6U
#define CSITX__DT13_CFG__DT_13_EXTD_DATA_TYPE_MASK                   0x00000100U
#define CSITX__DT13_CFG__DT_13_EXTD_DATA_TYPE_SHIFT                           8U
#define CSITX__DT13_CFG__DT_13_EXTD_DATA_TYPE_WIDTH                           1U
#define CSITX__DT13_CFG__DT_13_EXTD_DATA_TYPE_WOCLR                           0U
#define CSITX__DT13_CFG__DT_13_EXTD_DATA_TYPE_WOSET                           0U
#define CSITX__DT13_CFG__DT_13_PACKED_ENABLE_MASK                    0x00000200U
#define CSITX__DT13_CFG__DT_13_PACKED_ENABLE_SHIFT                            9U
#define CSITX__DT13_CFG__DT_13_PACKED_ENABLE_WIDTH                            1U
#define CSITX__DT13_CFG__DT_13_PACKED_ENABLE_WOCLR                            0U
#define CSITX__DT13_CFG__DT_13_PACKED_ENABLE_WOSET                            0U

#define CSITX__DT13_FORMAT_READ_MASK                                 0xFFFFFFFFU
#define CSITX__DT13_FORMAT_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__DT13_FORMAT__DT_13_MAX_LINE_NUMBER_MASK               0x0000FFFFU
#define CSITX__DT13_FORMAT__DT_13_MAX_LINE_NUMBER_SHIFT                       0U
#define CSITX__DT13_FORMAT__DT_13_MAX_LINE_NUMBER_WIDTH                      16U
#define CSITX__DT13_FORMAT__DT_13_BYTES_LINE_NUMBER_MASK             0xFFFF0000U
#define CSITX__DT13_FORMAT__DT_13_BYTES_LINE_NUMBER_SHIFT                    16U
#define CSITX__DT13_FORMAT__DT_13_BYTES_LINE_NUMBER_WIDTH                    16U

#define CSITX__DT14_CFG_READ_MASK                                    0x000003FFU
#define CSITX__DT14_CFG_WRITE_MASK                                   0x000003FFU
#define CSITX__DT14_CFG__DT_14_LINE_COUNT_EN_MASK                    0x00000001U
#define CSITX__DT14_CFG__DT_14_LINE_COUNT_EN_SHIFT                            0U
#define CSITX__DT14_CFG__DT_14_LINE_COUNT_EN_WIDTH                            1U
#define CSITX__DT14_CFG__DT_14_LINE_COUNT_EN_WOCLR                            0U
#define CSITX__DT14_CFG__DT_14_LINE_COUNT_EN_WOSET                            0U
#define CSITX__DT14_CFG__DT_14_LSLE_GENERATION_EN_MASK               0x00000002U
#define CSITX__DT14_CFG__DT_14_LSLE_GENERATION_EN_SHIFT                       1U
#define CSITX__DT14_CFG__DT_14_LSLE_GENERATION_EN_WIDTH                       1U
#define CSITX__DT14_CFG__DT_14_LSLE_GENERATION_EN_WOCLR                       0U
#define CSITX__DT14_CFG__DT_14_LSLE_GENERATION_EN_WOSET                       0U
#define CSITX__DT14_CFG__DT_14_DATA_TYPE_MASK                        0x000000FCU
#define CSITX__DT14_CFG__DT_14_DATA_TYPE_SHIFT                                2U
#define CSITX__DT14_CFG__DT_14_DATA_TYPE_WIDTH                                6U
#define CSITX__DT14_CFG__DT_14_EXTD_DATA_TYPE_MASK                   0x00000100U
#define CSITX__DT14_CFG__DT_14_EXTD_DATA_TYPE_SHIFT                           8U
#define CSITX__DT14_CFG__DT_14_EXTD_DATA_TYPE_WIDTH                           1U
#define CSITX__DT14_CFG__DT_14_EXTD_DATA_TYPE_WOCLR                           0U
#define CSITX__DT14_CFG__DT_14_EXTD_DATA_TYPE_WOSET                           0U
#define CSITX__DT14_CFG__DT_14_PACKED_ENABLE_MASK                    0x00000200U
#define CSITX__DT14_CFG__DT_14_PACKED_ENABLE_SHIFT                            9U
#define CSITX__DT14_CFG__DT_14_PACKED_ENABLE_WIDTH                            1U
#define CSITX__DT14_CFG__DT_14_PACKED_ENABLE_WOCLR                            0U
#define CSITX__DT14_CFG__DT_14_PACKED_ENABLE_WOSET                            0U

#define CSITX__DT14_FORMAT_READ_MASK                                 0xFFFFFFFFU
#define CSITX__DT14_FORMAT_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__DT14_FORMAT__DT_14_MAX_LINE_NUMBER_MASK               0x0000FFFFU
#define CSITX__DT14_FORMAT__DT_14_MAX_LINE_NUMBER_SHIFT                       0U
#define CSITX__DT14_FORMAT__DT_14_MAX_LINE_NUMBER_WIDTH                      16U
#define CSITX__DT14_FORMAT__DT_14_BYTES_LINE_NUMBER_MASK             0xFFFF0000U
#define CSITX__DT14_FORMAT__DT_14_BYTES_LINE_NUMBER_SHIFT                    16U
#define CSITX__DT14_FORMAT__DT_14_BYTES_LINE_NUMBER_WIDTH                    16U

#define CSITX__DT15_CFG_READ_MASK                                    0x000003FFU
#define CSITX__DT15_CFG_WRITE_MASK                                   0x000003FFU
#define CSITX__DT15_CFG__DT_15_LINE_COUNT_EN_MASK                    0x00000001U
#define CSITX__DT15_CFG__DT_15_LINE_COUNT_EN_SHIFT                            0U
#define CSITX__DT15_CFG__DT_15_LINE_COUNT_EN_WIDTH                            1U
#define CSITX__DT15_CFG__DT_15_LINE_COUNT_EN_WOCLR                            0U
#define CSITX__DT15_CFG__DT_15_LINE_COUNT_EN_WOSET                            0U
#define CSITX__DT15_CFG__DT_15_LSLE_GENERATION_EN_MASK               0x00000002U
#define CSITX__DT15_CFG__DT_15_LSLE_GENERATION_EN_SHIFT                       1U
#define CSITX__DT15_CFG__DT_15_LSLE_GENERATION_EN_WIDTH                       1U
#define CSITX__DT15_CFG__DT_15_LSLE_GENERATION_EN_WOCLR                       0U
#define CSITX__DT15_CFG__DT_15_LSLE_GENERATION_EN_WOSET                       0U
#define CSITX__DT15_CFG__DT_15_DATA_TYPE_MASK                        0x000000FCU
#define CSITX__DT15_CFG__DT_15_DATA_TYPE_SHIFT                                2U
#define CSITX__DT15_CFG__DT_15_DATA_TYPE_WIDTH                                6U
#define CSITX__DT15_CFG__DT_15_EXTD_DATA_TYPE_MASK                   0x00000100U
#define CSITX__DT15_CFG__DT_15_EXTD_DATA_TYPE_SHIFT                           8U
#define CSITX__DT15_CFG__DT_15_EXTD_DATA_TYPE_WIDTH                           1U
#define CSITX__DT15_CFG__DT_15_EXTD_DATA_TYPE_WOCLR                           0U
#define CSITX__DT15_CFG__DT_15_EXTD_DATA_TYPE_WOSET                           0U
#define CSITX__DT15_CFG__DT_15_PACKED_ENABLE_MASK                    0x00000200U
#define CSITX__DT15_CFG__DT_15_PACKED_ENABLE_SHIFT                            9U
#define CSITX__DT15_CFG__DT_15_PACKED_ENABLE_WIDTH                            1U
#define CSITX__DT15_CFG__DT_15_PACKED_ENABLE_WOCLR                            0U
#define CSITX__DT15_CFG__DT_15_PACKED_ENABLE_WOSET                            0U

#define CSITX__DT15_FORMAT_READ_MASK                                 0xFFFFFFFFU
#define CSITX__DT15_FORMAT_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__DT15_FORMAT__DT_15_MAX_LINE_NUMBER_MASK               0x0000FFFFU
#define CSITX__DT15_FORMAT__DT_15_MAX_LINE_NUMBER_SHIFT                       0U
#define CSITX__DT15_FORMAT__DT_15_MAX_LINE_NUMBER_WIDTH                      16U
#define CSITX__DT15_FORMAT__DT_15_BYTES_LINE_NUMBER_MASK             0xFFFF0000U
#define CSITX__DT15_FORMAT__DT_15_BYTES_LINE_NUMBER_SHIFT                    16U
#define CSITX__DT15_FORMAT__DT_15_BYTES_LINE_NUMBER_WIDTH                    16U

#define CSITX__STREAM_IF_0_CFG_READ_MASK                             0x0000FFFFU
#define CSITX__STREAM_IF_0_CFG_WRITE_MASK                            0x0000FFFFU
#define CSITX__STREAM_IF_0_CFG__STREAM_IF_0_FILL_LEVEL_MASK          0x0000FFFFU
#define CSITX__STREAM_IF_0_CFG__STREAM_IF_0_FILL_LEVEL_SHIFT                  0U
#define CSITX__STREAM_IF_0_CFG__STREAM_IF_0_FILL_LEVEL_WIDTH                 16U

#define CSITX__STREAM_IF_1_CFG_READ_MASK                             0x0080FFFFU
#define CSITX__STREAM_IF_1_CFG_WRITE_MASK                            0x0080FFFFU
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_FILL_LEVEL_MASK          0x0000FFFFU
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_FILL_LEVEL_SHIFT                  0U
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_FILL_LEVEL_WIDTH                 16U
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_SLAVE_MODE_MASK          0x00800000U
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_SLAVE_MODE_SHIFT                 23U
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_SLAVE_MODE_WIDTH                  1U
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_SLAVE_MODE_WOCLR                  0U
#define CSITX__STREAM_IF_1_CFG__STREAM_IF_1_SLAVE_MODE_WOSET                  0U

#define CSITX__STREAM_IF_2_CFG_READ_MASK                             0x0080FFFFU
#define CSITX__STREAM_IF_2_CFG_WRITE_MASK                            0x0080FFFFU
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_FILL_LEVEL_MASK          0x0000FFFFU
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_FILL_LEVEL_SHIFT                  0U
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_FILL_LEVEL_WIDTH                 16U
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_SLAVE_MODE_MASK          0x00800000U
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_SLAVE_MODE_SHIFT                 23U
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_SLAVE_MODE_WIDTH                  1U
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_SLAVE_MODE_WOCLR                  0U
#define CSITX__STREAM_IF_2_CFG__STREAM_IF_2_SLAVE_MODE_WOSET                  0U

#define CSITX__STREAM_IF_3_CFG_READ_MASK                             0x0080FFFFU
#define CSITX__STREAM_IF_3_CFG_WRITE_MASK                            0x0080FFFFU
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_FILL_LEVEL_MASK          0x0000FFFFU
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_FILL_LEVEL_SHIFT                  0U
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_FILL_LEVEL_WIDTH                 16U
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_SLAVE_MODE_MASK          0x00800000U
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_SLAVE_MODE_SHIFT                 23U
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_SLAVE_MODE_WIDTH                  1U
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_SLAVE_MODE_WOCLR                  0U
#define CSITX__STREAM_IF_3_CFG__STREAM_IF_3_SLAVE_MODE_WOSET                  0U

#define CSITX__EPD_EN_SSP_READ_MASK                                  0x0000FFFFU
#define CSITX__EPD_EN_SSP_WRITE_MASK                                 0x0000FFFFU
#define CSITX__EPD_EN_SSP__EPD_SP_SPACERS_MASK                       0x00007FFFU
#define CSITX__EPD_EN_SSP__EPD_SP_SPACERS_SHIFT                               0U
#define CSITX__EPD_EN_SSP__EPD_SP_SPACERS_WIDTH                              15U
#define CSITX__EPD_EN_SSP__EPD_ENABLE_MASK                           0x00008000U
#define CSITX__EPD_EN_SSP__EPD_ENABLE_SHIFT                                  15U
#define CSITX__EPD_EN_SSP__EPD_ENABLE_WIDTH                                   1U
#define CSITX__EPD_EN_SSP__EPD_ENABLE_WOCLR                                   0U
#define CSITX__EPD_EN_SSP__EPD_ENABLE_WOSET                                   0U

#define CSITX__EPD_OP_SLP_READ_MASK                                  0x0000FFFFU
#define CSITX__EPD_OP_SLP_WRITE_MASK                                 0x0000FFFFU
#define CSITX__EPD_OP_SLP__EPD_LP_SPACERS_MASK                       0x00007FFFU
#define CSITX__EPD_OP_SLP__EPD_LP_SPACERS_SHIFT                               0U
#define CSITX__EPD_OP_SLP__EPD_LP_SPACERS_WIDTH                              15U
#define CSITX__EPD_OP_SLP__EPD_OPTION_MASK                           0x00008000U
#define CSITX__EPD_OP_SLP__EPD_OPTION_SHIFT                                  15U
#define CSITX__EPD_OP_SLP__EPD_OPTION_WIDTH                                   1U
#define CSITX__EPD_OP_SLP__EPD_OPTION_WOCLR                                   0U
#define CSITX__EPD_OP_SLP__EPD_OPTION_WOSET                                   0U

#define CSITX__EPD_CLKIDLEHS_MIN_READ_MASK                           0x0000FFFFU
#define CSITX__EPD_CLKIDLEHS_MIN_WRITE_MASK                          0x0000FFFFU
#define CSITX__EPD_CLKIDLEHS_MIN__EPD_OPTION1_CLKIDLEHS_MIN_MASK     0x0000FFFFU
#define CSITX__EPD_CLKIDLEHS_MIN__EPD_OPTION1_CLKIDLEHS_MIN_SHIFT             0U
#define CSITX__EPD_CLKIDLEHS_MIN__EPD_OPTION1_CLKIDLEHS_MIN_WIDTH            16U

#define CSITX__DEBUG_CFG_READ_MASK                                   0x00000001U
#define CSITX__DEBUG_CFG_WRITE_MASK                                  0x00000001U
#define CSITX__DEBUG_CFG__DBG_EN_MASK                                0x00000001U
#define CSITX__DEBUG_CFG__DBG_EN_SHIFT                                        0U
#define CSITX__DEBUG_CFG__DBG_EN_WIDTH                                        1U
#define CSITX__DEBUG_CFG__DBG_EN_WOCLR                                        0U
#define CSITX__DEBUG_CFG__DBG_EN_WOSET                                        0U

#define CSITX__DEBUG_LN_FSM_READ_MASK                                0x000003F7U
#define CSITX__DEBUG_LN_FSM_WRITE_MASK                               0x000003F7U
#define CSITX__DEBUG_LN_FSM__LANE_MGR_FSM_ST_MASK                    0x00000007U
#define CSITX__DEBUG_LN_FSM__LANE_MGR_FSM_ST_SHIFT                            0U
#define CSITX__DEBUG_LN_FSM__LANE_MGR_FSM_ST_WIDTH                            3U
#define CSITX__DEBUG_LN_FSM__START_HS_TRANS_MASK                     0x00000010U
#define CSITX__DEBUG_LN_FSM__START_HS_TRANS_SHIFT                             4U
#define CSITX__DEBUG_LN_FSM__START_HS_TRANS_WIDTH                             1U
#define CSITX__DEBUG_LN_FSM__START_HS_TRANS_WOCLR                             0U
#define CSITX__DEBUG_LN_FSM__START_HS_TRANS_WOSET                             0U
#define CSITX__DEBUG_LN_FSM__TRANS_ACTIVE_MASK                       0x00000020U
#define CSITX__DEBUG_LN_FSM__TRANS_ACTIVE_SHIFT                               5U
#define CSITX__DEBUG_LN_FSM__TRANS_ACTIVE_WIDTH                               1U
#define CSITX__DEBUG_LN_FSM__TRANS_ACTIVE_WOCLR                               0U
#define CSITX__DEBUG_LN_FSM__TRANS_ACTIVE_WOSET                               0U
#define CSITX__DEBUG_LN_FSM__END_OF_BURST_MASK                       0x00000040U
#define CSITX__DEBUG_LN_FSM__END_OF_BURST_SHIFT                               6U
#define CSITX__DEBUG_LN_FSM__END_OF_BURST_WIDTH                               1U
#define CSITX__DEBUG_LN_FSM__END_OF_BURST_WOCLR                               0U
#define CSITX__DEBUG_LN_FSM__END_OF_BURST_WOSET                               0U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_IN_MASK                    0x00000080U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_IN_SHIFT                            7U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_IN_WIDTH                            1U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_IN_WOCLR                            0U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_IN_WOSET                            0U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_R_MASK                     0x00000100U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_R_SHIFT                             8U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_R_WIDTH                             1U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_R_WOCLR                             0U
#define CSITX__DEBUG_LN_FSM__PACKET_VALID_R_WOSET                             0U
#define CSITX__DEBUG_LN_FSM__NEW_BURST_ALLOWED_MASK                  0x00000200U
#define CSITX__DEBUG_LN_FSM__NEW_BURST_ALLOWED_SHIFT                          9U
#define CSITX__DEBUG_LN_FSM__NEW_BURST_ALLOWED_WIDTH                          1U
#define CSITX__DEBUG_LN_FSM__NEW_BURST_ALLOWED_WOCLR                          0U
#define CSITX__DEBUG_LN_FSM__NEW_BURST_ALLOWED_WOSET                          0U

#define CSITX__DEBUG_CLK_LN_FSM_READ_MASK                            0x00003FFFU
#define CSITX__DEBUG_CLK_LN_FSM_WRITE_MASK                           0x00003FFFU
#define CSITX__DEBUG_CLK_LN_FSM__HS_CLK_FSM_MASK                     0x00000003U
#define CSITX__DEBUG_CLK_LN_FSM__HS_CLK_FSM_SHIFT                             0U
#define CSITX__DEBUG_CLK_LN_FSM__HS_CLK_FSM_WIDTH                             2U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_CLK_FSM_MASK                   0x0000000CU
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_CLK_FSM_SHIFT                           2U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_CLK_FSM_WIDTH                           2U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_REQ_MASK                    0x00000010U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_REQ_SHIFT                            4U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_REQ_WIDTH                            1U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_REQ_WOCLR                            0U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_REQ_WOSET                            0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_MASK               0x00000020U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_SHIFT                       5U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_WIDTH                       1U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_WOCLR                       0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_WOSET                       0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_WAKEUP_COUNT_DONE_CL_MASK      0x00000040U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_WAKEUP_COUNT_DONE_CL_SHIFT              6U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_WAKEUP_COUNT_DONE_CL_WIDTH              1U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_WAKEUP_COUNT_DONE_CL_WOCLR              0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_WAKEUP_COUNT_DONE_CL_WOSET              0U
#define CSITX__DEBUG_CLK_LN_FSM__READY_HS_CLK_MASK                   0x00000080U
#define CSITX__DEBUG_CLK_LN_FSM__READY_HS_CLK_SHIFT                           7U
#define CSITX__DEBUG_CLK_LN_FSM__READY_HS_CLK_WIDTH                           1U
#define CSITX__DEBUG_CLK_LN_FSM__READY_HS_CLK_WOCLR                           0U
#define CSITX__DEBUG_CLK_LN_FSM__READY_HS_CLK_WOSET                           0U
#define CSITX__DEBUG_CLK_LN_FSM__REQUEST_HS_CLK_PPI_MASK             0x00000100U
#define CSITX__DEBUG_CLK_LN_FSM__REQUEST_HS_CLK_PPI_SHIFT                     8U
#define CSITX__DEBUG_CLK_LN_FSM__REQUEST_HS_CLK_PPI_WIDTH                     1U
#define CSITX__DEBUG_CLK_LN_FSM__REQUEST_HS_CLK_PPI_WOCLR                     0U
#define CSITX__DEBUG_CLK_LN_FSM__REQUEST_HS_CLK_PPI_WOSET                     0U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_ACTIVE_CLK_MASK             0x00000200U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_ACTIVE_CLK_SHIFT                     9U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_ACTIVE_CLK_WIDTH                     1U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_ACTIVE_CLK_WOCLR                     0U
#define CSITX__DEBUG_CLK_LN_FSM__HS_MODE_ACTIVE_CLK_WOSET                     0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_PPI_MASK           0x00000400U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_PPI_SHIFT                  10U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_PPI_WIDTH                   1U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_PPI_WOCLR                   0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_REQUEST_CLK_PPI_WOSET                   0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_EXIT_CLK_PPI_MASK              0x00000800U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_EXIT_CLK_PPI_SHIFT                     11U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_EXIT_CLK_PPI_WIDTH                      1U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_EXIT_CLK_PPI_WOCLR                      0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_EXIT_CLK_PPI_WOSET                      0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_MODE_ACTIVE_MASK               0x00001000U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_MODE_ACTIVE_SHIFT                      12U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_MODE_ACTIVE_WIDTH                       1U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_MODE_ACTIVE_WOCLR                       0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_MODE_ACTIVE_WOSET                       0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_ACTIVE_CLK_MASK                0x00002000U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_ACTIVE_CLK_SHIFT                       13U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_ACTIVE_CLK_WIDTH                        1U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_ACTIVE_CLK_WOCLR                        0U
#define CSITX__DEBUG_CLK_LN_FSM__ULPS_ACTIVE_CLK_WOSET                        0U

#define CSITX__DEBUG_DATA_LN_FSM_READ_MASK                           0x0001F7F3U
#define CSITX__DEBUG_DATA_LN_FSM_WRITE_MASK                          0x0001F7F3U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_DATA_LANE_FSM_MASK            0x00000003U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_DATA_LANE_FSM_SHIFT                    0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_DATA_LANE_FSM_WIDTH                    2U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_REQ_SYNC_MASK                 0x00000010U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_REQ_SYNC_SHIFT                         4U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_REQ_SYNC_WIDTH                         1U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_REQ_SYNC_WOCLR                         0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_REQ_SYNC_WOSET                         0U
#define CSITX__DEBUG_DATA_LN_FSM__HS_MODE_REQ_SYNC_MASK              0x00000020U
#define CSITX__DEBUG_DATA_LN_FSM__HS_MODE_REQ_SYNC_SHIFT                      5U
#define CSITX__DEBUG_DATA_LN_FSM__HS_MODE_REQ_SYNC_WIDTH                      1U
#define CSITX__DEBUG_DATA_LN_FSM__HS_MODE_REQ_SYNC_WOCLR                      0U
#define CSITX__DEBUG_DATA_LN_FSM__HS_MODE_REQ_SYNC_WOSET                      0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_N_MASK                 0x000003C0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_N_SHIFT                         6U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_N_WIDTH                         4U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_WAKEUP_COUNT_DONE_DL_MASK     0x00000400U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_WAKEUP_COUNT_DONE_DL_SHIFT            10U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_WAKEUP_COUNT_DONE_DL_WIDTH             1U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_WAKEUP_COUNT_DONE_DL_WOCLR             0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_WAKEUP_COUNT_DONE_DL_WOSET             0U
#define CSITX__DEBUG_DATA_LN_FSM__TX_REQUEST_ESC_MASK                0x00001000U
#define CSITX__DEBUG_DATA_LN_FSM__TX_REQUEST_ESC_SHIFT                       12U
#define CSITX__DEBUG_DATA_LN_FSM__TX_REQUEST_ESC_WIDTH                        1U
#define CSITX__DEBUG_DATA_LN_FSM__TX_REQUEST_ESC_WOCLR                        0U
#define CSITX__DEBUG_DATA_LN_FSM__TX_REQUEST_ESC_WOSET                        0U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_ESC_MASK                   0x00002000U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_ESC_SHIFT                          13U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_ESC_WIDTH                           1U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_ESC_WOCLR                           0U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_ESC_WOSET                           0U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_EXIT_ESC_MASK              0x00004000U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_EXIT_ESC_SHIFT                     14U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_EXIT_ESC_WIDTH                      1U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_EXIT_ESC_WOCLR                      0U
#define CSITX__DEBUG_DATA_LN_FSM__TX_ULPS_EXIT_ESC_WOSET                      0U
#define CSITX__DEBUG_DATA_LN_FSM__DATA_ULPS_ACTIVE_MASK              0x00008000U
#define CSITX__DEBUG_DATA_LN_FSM__DATA_ULPS_ACTIVE_SHIFT                     15U
#define CSITX__DEBUG_DATA_LN_FSM__DATA_ULPS_ACTIVE_WIDTH                      1U
#define CSITX__DEBUG_DATA_LN_FSM__DATA_ULPS_ACTIVE_WOCLR                      0U
#define CSITX__DEBUG_DATA_LN_FSM__DATA_ULPS_ACTIVE_WOSET                      0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_MASK                   0x00010000U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_SHIFT                          16U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_WIDTH                           1U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_WOCLR                           0U
#define CSITX__DEBUG_DATA_LN_FSM__ULPS_ACTIVE_WOSET                           0U

#define CSITX__DEBUG_PROT0_FSM_READ_MASK                             0x0007FDFFU
#define CSITX__DEBUG_PROT0_FSM_WRITE_MASK                            0x0007FDFFU
#define CSITX__DEBUG_PROT0_FSM__PROT_FSM_IF0_MASK                    0x0000007FU
#define CSITX__DEBUG_PROT0_FSM__PROT_FSM_IF0_SHIFT                            0U
#define CSITX__DEBUG_PROT0_FSM__PROT_FSM_IF0_WIDTH                            7U
#define CSITX__DEBUG_PROT0_FSM__PAYLOAD_FIFO_EMPTY_IF0_MASK          0x00000080U
#define CSITX__DEBUG_PROT0_FSM__PAYLOAD_FIFO_EMPTY_IF0_SHIFT                  7U
#define CSITX__DEBUG_PROT0_FSM__PAYLOAD_FIFO_EMPTY_IF0_WIDTH                  1U
#define CSITX__DEBUG_PROT0_FSM__PAYLOAD_FIFO_EMPTY_IF0_WOCLR                  0U
#define CSITX__DEBUG_PROT0_FSM__PAYLOAD_FIFO_EMPTY_IF0_WOSET                  0U
#define CSITX__DEBUG_PROT0_FSM__LAST_PAYLOAD_DATA_IF0_MASK           0x00000100U
#define CSITX__DEBUG_PROT0_FSM__LAST_PAYLOAD_DATA_IF0_SHIFT                   8U
#define CSITX__DEBUG_PROT0_FSM__LAST_PAYLOAD_DATA_IF0_WIDTH                   1U
#define CSITX__DEBUG_PROT0_FSM__LAST_PAYLOAD_DATA_IF0_WOCLR                   0U
#define CSITX__DEBUG_PROT0_FSM__LAST_PAYLOAD_DATA_IF0_WOSET                   0U
#define CSITX__DEBUG_PROT0_FSM__LINE_VALID_IF0_MASK                  0x00000400U
#define CSITX__DEBUG_PROT0_FSM__LINE_VALID_IF0_SHIFT                         10U
#define CSITX__DEBUG_PROT0_FSM__LINE_VALID_IF0_WIDTH                          1U
#define CSITX__DEBUG_PROT0_FSM__LINE_VALID_IF0_WOCLR                          0U
#define CSITX__DEBUG_PROT0_FSM__LINE_VALID_IF0_WOSET                          0U
#define CSITX__DEBUG_PROT0_FSM__FRAME_VALID_IF0_MASK                 0x00000800U
#define CSITX__DEBUG_PROT0_FSM__FRAME_VALID_IF0_SHIFT                        11U
#define CSITX__DEBUG_PROT0_FSM__FRAME_VALID_IF0_WIDTH                         1U
#define CSITX__DEBUG_PROT0_FSM__FRAME_VALID_IF0_WOCLR                         0U
#define CSITX__DEBUG_PROT0_FSM__FRAME_VALID_IF0_WOSET                         0U
#define CSITX__DEBUG_PROT0_FSM__DATA_TYPE_IF0_MASK                   0x00007000U
#define CSITX__DEBUG_PROT0_FSM__DATA_TYPE_IF0_SHIFT                          12U
#define CSITX__DEBUG_PROT0_FSM__DATA_TYPE_IF0_WIDTH                           3U
#define CSITX__DEBUG_PROT0_FSM__VIRTUAL_CHANNEL_IF0_MASK             0x00078000U
#define CSITX__DEBUG_PROT0_FSM__VIRTUAL_CHANNEL_IF0_SHIFT                    15U
#define CSITX__DEBUG_PROT0_FSM__VIRTUAL_CHANNEL_IF0_WIDTH                     4U

#define CSITX__DEBUG_PROT1_FSM_READ_MASK                             0x0007FDFFU
#define CSITX__DEBUG_PROT1_FSM_WRITE_MASK                            0x0007FDFFU
#define CSITX__DEBUG_PROT1_FSM__PROT_FSM_IF1_MASK                    0x0000007FU
#define CSITX__DEBUG_PROT1_FSM__PROT_FSM_IF1_SHIFT                            0U
#define CSITX__DEBUG_PROT1_FSM__PROT_FSM_IF1_WIDTH                            7U
#define CSITX__DEBUG_PROT1_FSM__PAYLOAD_FIFO_EMPTY_IF1_MASK          0x00000080U
#define CSITX__DEBUG_PROT1_FSM__PAYLOAD_FIFO_EMPTY_IF1_SHIFT                  7U
#define CSITX__DEBUG_PROT1_FSM__PAYLOAD_FIFO_EMPTY_IF1_WIDTH                  1U
#define CSITX__DEBUG_PROT1_FSM__PAYLOAD_FIFO_EMPTY_IF1_WOCLR                  0U
#define CSITX__DEBUG_PROT1_FSM__PAYLOAD_FIFO_EMPTY_IF1_WOSET                  0U
#define CSITX__DEBUG_PROT1_FSM__LAST_PAYLOAD_DATA_IF1_MASK           0x00000100U
#define CSITX__DEBUG_PROT1_FSM__LAST_PAYLOAD_DATA_IF1_SHIFT                   8U
#define CSITX__DEBUG_PROT1_FSM__LAST_PAYLOAD_DATA_IF1_WIDTH                   1U
#define CSITX__DEBUG_PROT1_FSM__LAST_PAYLOAD_DATA_IF1_WOCLR                   0U
#define CSITX__DEBUG_PROT1_FSM__LAST_PAYLOAD_DATA_IF1_WOSET                   0U
#define CSITX__DEBUG_PROT1_FSM__LINE_VALID_IF1_MASK                  0x00000400U
#define CSITX__DEBUG_PROT1_FSM__LINE_VALID_IF1_SHIFT                         10U
#define CSITX__DEBUG_PROT1_FSM__LINE_VALID_IF1_WIDTH                          1U
#define CSITX__DEBUG_PROT1_FSM__LINE_VALID_IF1_WOCLR                          0U
#define CSITX__DEBUG_PROT1_FSM__LINE_VALID_IF1_WOSET                          0U
#define CSITX__DEBUG_PROT1_FSM__FRAME_VALID_IF1_MASK                 0x00000800U
#define CSITX__DEBUG_PROT1_FSM__FRAME_VALID_IF1_SHIFT                        11U
#define CSITX__DEBUG_PROT1_FSM__FRAME_VALID_IF1_WIDTH                         1U
#define CSITX__DEBUG_PROT1_FSM__FRAME_VALID_IF1_WOCLR                         0U
#define CSITX__DEBUG_PROT1_FSM__FRAME_VALID_IF1_WOSET                         0U
#define CSITX__DEBUG_PROT1_FSM__DATA_TYPE_IF1_MASK                   0x00007000U
#define CSITX__DEBUG_PROT1_FSM__DATA_TYPE_IF1_SHIFT                          12U
#define CSITX__DEBUG_PROT1_FSM__DATA_TYPE_IF1_WIDTH                           3U
#define CSITX__DEBUG_PROT1_FSM__VIRTUAL_CHANNEL_IF1_MASK             0x00078000U
#define CSITX__DEBUG_PROT1_FSM__VIRTUAL_CHANNEL_IF1_SHIFT                    15U
#define CSITX__DEBUG_PROT1_FSM__VIRTUAL_CHANNEL_IF1_WIDTH                     4U

#define CSITX__DEBUG_PROT2_FSM_READ_MASK                             0x0007FDFFU
#define CSITX__DEBUG_PROT2_FSM_WRITE_MASK                            0x0007FDFFU
#define CSITX__DEBUG_PROT2_FSM__PROT_FSM_IF2_MASK                    0x0000007FU
#define CSITX__DEBUG_PROT2_FSM__PROT_FSM_IF2_SHIFT                            0U
#define CSITX__DEBUG_PROT2_FSM__PROT_FSM_IF2_WIDTH                            7U
#define CSITX__DEBUG_PROT2_FSM__PAYLOAD_FIFO_EMPTY_IF2_MASK          0x00000080U
#define CSITX__DEBUG_PROT2_FSM__PAYLOAD_FIFO_EMPTY_IF2_SHIFT                  7U
#define CSITX__DEBUG_PROT2_FSM__PAYLOAD_FIFO_EMPTY_IF2_WIDTH                  1U
#define CSITX__DEBUG_PROT2_FSM__PAYLOAD_FIFO_EMPTY_IF2_WOCLR                  0U
#define CSITX__DEBUG_PROT2_FSM__PAYLOAD_FIFO_EMPTY_IF2_WOSET                  0U
#define CSITX__DEBUG_PROT2_FSM__LAST_PAYLOAD_DATA_IF2_MASK           0x00000100U
#define CSITX__DEBUG_PROT2_FSM__LAST_PAYLOAD_DATA_IF2_SHIFT                   8U
#define CSITX__DEBUG_PROT2_FSM__LAST_PAYLOAD_DATA_IF2_WIDTH                   1U
#define CSITX__DEBUG_PROT2_FSM__LAST_PAYLOAD_DATA_IF2_WOCLR                   0U
#define CSITX__DEBUG_PROT2_FSM__LAST_PAYLOAD_DATA_IF2_WOSET                   0U
#define CSITX__DEBUG_PROT2_FSM__LINE_VALID_IF2_MASK                  0x00000400U
#define CSITX__DEBUG_PROT2_FSM__LINE_VALID_IF2_SHIFT                         10U
#define CSITX__DEBUG_PROT2_FSM__LINE_VALID_IF2_WIDTH                          1U
#define CSITX__DEBUG_PROT2_FSM__LINE_VALID_IF2_WOCLR                          0U
#define CSITX__DEBUG_PROT2_FSM__LINE_VALID_IF2_WOSET                          0U
#define CSITX__DEBUG_PROT2_FSM__FRAME_VALID_IF2_MASK                 0x00000800U
#define CSITX__DEBUG_PROT2_FSM__FRAME_VALID_IF2_SHIFT                        11U
#define CSITX__DEBUG_PROT2_FSM__FRAME_VALID_IF2_WIDTH                         1U
#define CSITX__DEBUG_PROT2_FSM__FRAME_VALID_IF2_WOCLR                         0U
#define CSITX__DEBUG_PROT2_FSM__FRAME_VALID_IF2_WOSET                         0U
#define CSITX__DEBUG_PROT2_FSM__DATA_TYPE_IF2_MASK                   0x00007000U
#define CSITX__DEBUG_PROT2_FSM__DATA_TYPE_IF2_SHIFT                          12U
#define CSITX__DEBUG_PROT2_FSM__DATA_TYPE_IF2_WIDTH                           3U
#define CSITX__DEBUG_PROT2_FSM__VIRTUAL_CHANNEL_IF2_MASK             0x00078000U
#define CSITX__DEBUG_PROT2_FSM__VIRTUAL_CHANNEL_IF2_SHIFT                    15U
#define CSITX__DEBUG_PROT2_FSM__VIRTUAL_CHANNEL_IF2_WIDTH                     4U

#define CSITX__DEBUG_PROT3_FSM_READ_MASK                             0x0007FDFFU
#define CSITX__DEBUG_PROT3_FSM_WRITE_MASK                            0x0007FDFFU
#define CSITX__DEBUG_PROT3_FSM__PROT_FSM_IF3_MASK                    0x0000007FU
#define CSITX__DEBUG_PROT3_FSM__PROT_FSM_IF3_SHIFT                            0U
#define CSITX__DEBUG_PROT3_FSM__PROT_FSM_IF3_WIDTH                            7U
#define CSITX__DEBUG_PROT3_FSM__PAYLOAD_FIFO_EMPTY_IF3_MASK          0x00000080U
#define CSITX__DEBUG_PROT3_FSM__PAYLOAD_FIFO_EMPTY_IF3_SHIFT                  7U
#define CSITX__DEBUG_PROT3_FSM__PAYLOAD_FIFO_EMPTY_IF3_WIDTH                  1U
#define CSITX__DEBUG_PROT3_FSM__PAYLOAD_FIFO_EMPTY_IF3_WOCLR                  0U
#define CSITX__DEBUG_PROT3_FSM__PAYLOAD_FIFO_EMPTY_IF3_WOSET                  0U
#define CSITX__DEBUG_PROT3_FSM__LAST_PAYLOAD_DATA_IF3_MASK           0x00000100U
#define CSITX__DEBUG_PROT3_FSM__LAST_PAYLOAD_DATA_IF3_SHIFT                   8U
#define CSITX__DEBUG_PROT3_FSM__LAST_PAYLOAD_DATA_IF3_WIDTH                   1U
#define CSITX__DEBUG_PROT3_FSM__LAST_PAYLOAD_DATA_IF3_WOCLR                   0U
#define CSITX__DEBUG_PROT3_FSM__LAST_PAYLOAD_DATA_IF3_WOSET                   0U
#define CSITX__DEBUG_PROT3_FSM__LINE_VALID_IF3_MASK                  0x00000400U
#define CSITX__DEBUG_PROT3_FSM__LINE_VALID_IF3_SHIFT                         10U
#define CSITX__DEBUG_PROT3_FSM__LINE_VALID_IF3_WIDTH                          1U
#define CSITX__DEBUG_PROT3_FSM__LINE_VALID_IF3_WOCLR                          0U
#define CSITX__DEBUG_PROT3_FSM__LINE_VALID_IF3_WOSET                          0U
#define CSITX__DEBUG_PROT3_FSM__FRAME_VALID_IF3_MASK                 0x00000800U
#define CSITX__DEBUG_PROT3_FSM__FRAME_VALID_IF3_SHIFT                        11U
#define CSITX__DEBUG_PROT3_FSM__FRAME_VALID_IF3_WIDTH                         1U
#define CSITX__DEBUG_PROT3_FSM__FRAME_VALID_IF3_WOCLR                         0U
#define CSITX__DEBUG_PROT3_FSM__FRAME_VALID_IF3_WOSET                         0U
#define CSITX__DEBUG_PROT3_FSM__DATA_TYPE_IF3_MASK                   0x00007000U
#define CSITX__DEBUG_PROT3_FSM__DATA_TYPE_IF3_SHIFT                          12U
#define CSITX__DEBUG_PROT3_FSM__DATA_TYPE_IF3_WIDTH                           3U
#define CSITX__DEBUG_PROT3_FSM__VIRTUAL_CHANNEL_IF3_MASK             0x00078000U
#define CSITX__DEBUG_PROT3_FSM__VIRTUAL_CHANNEL_IF3_SHIFT                    15U
#define CSITX__DEBUG_PROT3_FSM__VIRTUAL_CHANNEL_IF3_WIDTH                     4U

#define CSITX__TEST_GENERIC_STATUS_READ_MASK                         0x0000FFFFU
#define CSITX__TEST_GENERIC_STATUS_WRITE_MASK                        0x0000FFFFU
#define CSITX__TEST_GENERIC_STATUS__STATUS_MASK                      0x0000FFFFU
#define CSITX__TEST_GENERIC_STATUS__STATUS_SHIFT                              0U
#define CSITX__TEST_GENERIC_STATUS__STATUS_WIDTH                             16U

#define CSITX__TEST_GENERIC_CTRL_READ_MASK                           0x0000FFFFU
#define CSITX__TEST_GENERIC_CTRL_WRITE_MASK                          0x0000FFFFU
#define CSITX__TEST_GENERIC_CTRL__CTRL_MASK                          0x0000FFFFU
#define CSITX__TEST_GENERIC_CTRL__CTRL_SHIFT                                  0U
#define CSITX__TEST_GENERIC_CTRL__CTRL_WIDTH                                 16U

#define CSITX__ASF_INT_STATUS_READ_MASK                              0xFFFFFFFFU
#define CSITX__ASF_INT_STATUS_WRITE_MASK                             0xFFFFFFFFU
#define CSITX__ASF_INT_STATUS_WOCLR_MASK                             0x0000007FU
#define CSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_MASK                0x00000001U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_SHIFT                        0U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_WIDTH                        1U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_WOCLR                        1U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_CORR_ERR_WOSET                        0U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_MASK              0x00000002U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_SHIFT                      1U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_WIDTH                      1U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_WOCLR                      1U
#define CSITX__ASF_INT_STATUS__ASF_SRAM_UNCORR_ERR_WOSET                      0U
#define CSITX__ASF_INT_STATUS__ASF_DAP_ERR_MASK                      0x00000004U
#define CSITX__ASF_INT_STATUS__ASF_DAP_ERR_SHIFT                              2U
#define CSITX__ASF_INT_STATUS__ASF_DAP_ERR_WIDTH                              1U
#define CSITX__ASF_INT_STATUS__ASF_DAP_ERR_WOCLR                              1U
#define CSITX__ASF_INT_STATUS__ASF_DAP_ERR_WOSET                              0U
#define CSITX__ASF_INT_STATUS__ASF_CSR_ERR_MASK                      0x00000008U
#define CSITX__ASF_INT_STATUS__ASF_CSR_ERR_SHIFT                              3U
#define CSITX__ASF_INT_STATUS__ASF_CSR_ERR_WIDTH                              1U
#define CSITX__ASF_INT_STATUS__ASF_CSR_ERR_WOCLR                              1U
#define CSITX__ASF_INT_STATUS__ASF_CSR_ERR_WOSET                              0U
#define CSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_MASK                 0x00000010U
#define CSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_SHIFT                         4U
#define CSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_WIDTH                         1U
#define CSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_WOCLR                         1U
#define CSITX__ASF_INT_STATUS__ASF_TRANS_TO_ERR_WOSET                         0U
#define CSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_MASK                 0x00000020U
#define CSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_SHIFT                         5U
#define CSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_WIDTH                         1U
#define CSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_WOCLR                         1U
#define CSITX__ASF_INT_STATUS__ASF_PROTOCOL_ERR_WOSET                         0U
#define CSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_MASK                0x00000040U
#define CSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_SHIFT                        6U
#define CSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_WIDTH                        1U
#define CSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_WOCLR                        1U
#define CSITX__ASF_INT_STATUS__ASF_INTEGRITY_ERR_WOSET                        0U
#define CSITX__ASF_INT_STATUS__RESERVED_31_7_MASK                    0xFFFFFF80U
#define CSITX__ASF_INT_STATUS__RESERVED_31_7_SHIFT                            7U
#define CSITX__ASF_INT_STATUS__RESERVED_31_7_WIDTH                           25U

#define CSITX__ASF_INT_RAW_STATUS_READ_MASK                          0xFFFFFFFFU
#define CSITX__ASF_INT_RAW_STATUS_WRITE_MASK                         0xFFFFFFFFU
#define CSITX__ASF_INT_RAW_STATUS_WOCLR_MASK                         0x0000007FU
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_MASK            0x00000001U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_SHIFT                    0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_WIDTH                    1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_WOCLR                    1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_CORR_ERR_WOSET                    0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_MASK          0x00000002U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_SHIFT                  1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_WIDTH                  1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_WOCLR                  1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_SRAM_UNCORR_ERR_WOSET                  0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_MASK                  0x00000004U
#define CSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_SHIFT                          2U
#define CSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_WIDTH                          1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_WOCLR                          1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_DAP_ERR_WOSET                          0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_MASK                  0x00000008U
#define CSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_SHIFT                          3U
#define CSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_WIDTH                          1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_WOCLR                          1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_CSR_ERR_WOSET                          0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_MASK             0x00000010U
#define CSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_SHIFT                     4U
#define CSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_WIDTH                     1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_WOCLR                     1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_TRANS_TO_ERR_WOSET                     0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_MASK             0x00000020U
#define CSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_SHIFT                     5U
#define CSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_WIDTH                     1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_WOCLR                     1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_PROTOCOL_ERR_WOSET                     0U
#define CSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_MASK            0x00000040U
#define CSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_SHIFT                    6U
#define CSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_WIDTH                    1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_WOCLR                    1U
#define CSITX__ASF_INT_RAW_STATUS__ASF_INTEGRITY_ERR_WOSET                    0U
#define CSITX__ASF_INT_RAW_STATUS__RESERVED_31_7_MASK                0xFFFFFF80U
#define CSITX__ASF_INT_RAW_STATUS__RESERVED_31_7_SHIFT                        7U
#define CSITX__ASF_INT_RAW_STATUS__RESERVED_31_7_WIDTH                       25U

#define CSITX__ASF_INT_MASK_READ_MASK                                0xFFFFFFFFU
#define CSITX__ASF_INT_MASK_WRITE_MASK                               0xFFFFFFFFU
#define CSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_MASK             0x00000001U
#define CSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_SHIFT                     0U
#define CSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_WIDTH                     1U
#define CSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_WOCLR                     0U
#define CSITX__ASF_INT_MASK__ASF_SRAM_CORR_ERR_MASK_WOSET                     0U
#define CSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_MASK           0x00000002U
#define CSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_SHIFT                   1U
#define CSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_WIDTH                   1U
#define CSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_WOCLR                   0U
#define CSITX__ASF_INT_MASK__ASF_SRAM_UNCORR_ERR_MASK_WOSET                   0U
#define CSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_MASK                   0x00000004U
#define CSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_SHIFT                           2U
#define CSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_WIDTH                           1U
#define CSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_WOCLR                           0U
#define CSITX__ASF_INT_MASK__ASF_DAP_ERR_MASK_WOSET                           0U
#define CSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_MASK                   0x00000008U
#define CSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_SHIFT                           3U
#define CSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_WIDTH                           1U
#define CSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_WOCLR                           0U
#define CSITX__ASF_INT_MASK__ASF_CSR_ERR_MASK_WOSET                           0U
#define CSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_MASK              0x00000010U
#define CSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_SHIFT                      4U
#define CSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_WIDTH                      1U
#define CSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_WOCLR                      0U
#define CSITX__ASF_INT_MASK__ASF_TRANS_TO_ERR_MASK_WOSET                      0U
#define CSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_MASK              0x00000020U
#define CSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_SHIFT                      5U
#define CSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_WIDTH                      1U
#define CSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_WOCLR                      0U
#define CSITX__ASF_INT_MASK__ASF_PROTOCOL_ERR_MASK_WOSET                      0U
#define CSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_MASK             0x00000040U
#define CSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_SHIFT                     6U
#define CSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_WIDTH                     1U
#define CSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_WOCLR                     0U
#define CSITX__ASF_INT_MASK__ASF_INTEGRITY_ERR_MASK_WOSET                     0U
#define CSITX__ASF_INT_MASK__RESERVED_31_7_MASK                      0xFFFFFF80U
#define CSITX__ASF_INT_MASK__RESERVED_31_7_SHIFT                              7U
#define CSITX__ASF_INT_MASK__RESERVED_31_7_WIDTH                             25U

#define CSITX__ASF_INT_TEST_READ_MASK                                0xFFFFFF80U
#define CSITX__ASF_INT_TEST_WRITE_MASK                               0xFFFFFF80U
#define CSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_MASK             0x00000001U
#define CSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_SHIFT                     0U
#define CSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_WIDTH                     1U
#define CSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_WOCLR                     0U
#define CSITX__ASF_INT_TEST__ASF_SRAM_CORR_ERR_TEST_WOSET                     0U
#define CSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_MASK           0x00000002U
#define CSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_SHIFT                   1U
#define CSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_WIDTH                   1U
#define CSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_WOCLR                   0U
#define CSITX__ASF_INT_TEST__ASF_SRAM_UNCORR_ERR_TEST_WOSET                   0U
#define CSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_MASK                   0x00000004U
#define CSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_SHIFT                           2U
#define CSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_WIDTH                           1U
#define CSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_WOCLR                           0U
#define CSITX__ASF_INT_TEST__ASF_DAP_ERR_TEST_WOSET                           0U
#define CSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_MASK                   0x00000008U
#define CSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_SHIFT                           3U
#define CSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_WIDTH                           1U
#define CSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_WOCLR                           0U
#define CSITX__ASF_INT_TEST__ASF_CSR_ERR_TEST_WOSET                           0U
#define CSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_MASK              0x00000010U
#define CSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_SHIFT                      4U
#define CSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_WIDTH                      1U
#define CSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_WOCLR                      0U
#define CSITX__ASF_INT_TEST__ASF_TRANS_TO_ERR_TEST_WOSET                      0U
#define CSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_MASK              0x00000020U
#define CSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_SHIFT                      5U
#define CSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_WIDTH                      1U
#define CSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_WOCLR                      0U
#define CSITX__ASF_INT_TEST__ASF_PROTOCOL_ERR_TEST_WOSET                      0U
#define CSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_MASK             0x00000040U
#define CSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_SHIFT                     6U
#define CSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_WIDTH                     1U
#define CSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_WOCLR                     0U
#define CSITX__ASF_INT_TEST__ASF_INTEGRITY_ERR_TEST_WOSET                     0U
#define CSITX__ASF_INT_TEST__RESERVED_31_7_MASK                      0xFFFFFF80U
#define CSITX__ASF_INT_TEST__RESERVED_31_7_SHIFT                              7U
#define CSITX__ASF_INT_TEST__RESERVED_31_7_WIDTH                             25U

#define CSITX__ASF_FATAL_NONFATAL_SELECT_READ_MASK                   0xFFFFFFFFU
#define CSITX__ASF_FATAL_NONFATAL_SELECT_WRITE_MASK                  0xFFFFFFFFU
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_MASK     0x00000001U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_SHIFT             0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_WIDTH             1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_WOCLR             0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_CORR_ERR_WOSET             0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_MASK   0x00000002U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_SHIFT           1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_WIDTH           1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_WOCLR           0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_SRAM_UNCORR_ERR_WOSET           0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_MASK           0x00000004U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_SHIFT                   2U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_WIDTH                   1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_WOCLR                   0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_DAP_ERR_WOSET                   0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_MASK           0x00000008U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_SHIFT                   3U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_WIDTH                   1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_WOCLR                   0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_CSR_ERR_WOSET                   0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_MASK      0x00000010U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_SHIFT              4U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_WIDTH              1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_WOCLR              0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_TRANS_TO_ERR_WOSET              0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_MASK      0x00000020U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_SHIFT              5U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_WIDTH              1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_WOCLR              0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_PROTOCOL_ERR_WOSET              0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_MASK     0x00000040U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_SHIFT             6U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_WIDTH             1U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_WOCLR             0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__ASF_INTEGRITY_ERR_WOSET             0U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__RESERVED_31_7_MASK         0xFFFFFF80U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__RESERVED_31_7_SHIFT                 7U
#define CSITX__ASF_FATAL_NONFATAL_SELECT__RESERVED_31_7_WIDTH                25U

#define CSITX__ASF_SRAM_CORR_FAULT_STATUS_READ_MASK                  0xFFFFFFFFU
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS_WRITE_MASK                 0xFFFFFFFFU
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_ADDR_MASK 0x00FFFFFFU
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_ADDR_SHIFT     0U
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_ADDR_WIDTH    24U
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_INST_MASK 0xFF000000U
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_INST_SHIFT    24U
#define CSITX__ASF_SRAM_CORR_FAULT_STATUS__ASF_SRAM_CORR_FAULT_INST_WIDTH     8U

#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS_READ_MASK                0xFFFFFFFFU
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS_WRITE_MASK               0xFFFFFFFFU
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_ADDR_MASK 0x00FFFFFFU
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_ADDR_SHIFT 0U
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_ADDR_WIDTH 24U
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_INST_MASK 0xFF000000U
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_INST_SHIFT 24U
#define CSITX__ASF_SRAM_UNCORR_FAULT_STATUS__ASF_SRAM_UNCORR_FAULT_INST_WIDTH 8U

#define CSITX__ASF_SRAM_FAULT_STATS_READ_MASK                        0xFFFFFFFFU
#define CSITX__ASF_SRAM_FAULT_STATS_WRITE_MASK                       0xFFFFFFFFU
#define CSITX__ASF_SRAM_FAULT_STATS_WOCLR_MASK                       0x0000FFFFU
#define CSITX__ASF_SRAM_FAULT_STATS__ASF_SRAM_FAULT_CORR_STATS_MASK  0x0000FFFFU
#define CSITX__ASF_SRAM_FAULT_STATS__ASF_SRAM_FAULT_CORR_STATS_SHIFT          0U
#define CSITX__ASF_SRAM_FAULT_STATS__ASF_SRAM_FAULT_CORR_STATS_WIDTH         16U
#define CSITX__ASF_SRAM_FAULT_STATS__RESERVED_31_16_MASK             0xFFFF0000U
#define CSITX__ASF_SRAM_FAULT_STATS__RESERVED_31_16_SHIFT                    16U
#define CSITX__ASF_SRAM_FAULT_STATS__RESERVED_31_16_WIDTH                    16U

#define CSITX__ASF_TRANS_TO_CTRL_READ_MASK                           0x8000FFFFU
#define CSITX__ASF_TRANS_TO_CTRL_WRITE_MASK                          0x8000FFFFU
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_CTRL_MASK             0x0000FFFFU
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_CTRL_SHIFT                     0U
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_CTRL_WIDTH                    16U
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_MASK               0x80000000U
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_SHIFT                      31U
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_WIDTH                       1U
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_WOCLR                       0U
#define CSITX__ASF_TRANS_TO_CTRL__ASF_TRANS_TO_EN_WOSET                       0U

#define CSITX__ASF_TRANS_TO_FAULT_MASK_READ_MASK                     0x0000001FU
#define CSITX__ASF_TRANS_TO_FAULT_MASK_WRITE_MASK                    0x0000001FU
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_MASK 0x00000001U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_SHIFT       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_WIDTH       1U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_WOCLR       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_0_MASK_WOSET       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_MASK 0x00000002U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_SHIFT       1U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_WIDTH       1U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_WOCLR       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_1_MASK_WOSET       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_MASK 0x00000004U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_SHIFT       2U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_WIDTH       1U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_WOCLR       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_2_MASK_WOSET       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_MASK 0x00000008U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_SHIFT       3U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_WIDTH       1U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_WOCLR       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_3_MASK_WOSET       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_4_MASK_MASK 0x00000010U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_4_MASK_SHIFT       4U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_4_MASK_WIDTH       1U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_4_MASK_WOCLR       0U
#define CSITX__ASF_TRANS_TO_FAULT_MASK__ASF_TRANS_TO_FAULT_4_MASK_WOSET       0U

#define CSITX__ASF_TRANS_TO_FAULT_STATUS_READ_MASK                   0x0000001FU
#define CSITX__ASF_TRANS_TO_FAULT_STATUS_WRITE_MASK                  0x0000001FU
#define CSITX__ASF_TRANS_TO_FAULT_STATUS_WOCLR_MASK                  0x0000001FU
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_MASK 0x00000001U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_SHIFT   0U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_WIDTH   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_WOCLR   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_0_STATUS_WOSET   0U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_MASK 0x00000002U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_SHIFT   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_WIDTH   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_WOCLR   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_1_STATUS_WOSET   0U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_MASK 0x00000004U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_SHIFT   2U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_WIDTH   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_WOCLR   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_2_STATUS_WOSET   0U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_MASK 0x00000008U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_SHIFT   3U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_WIDTH   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_WOCLR   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_3_STATUS_WOSET   0U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_4_STATUS_MASK 0x00000010U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_4_STATUS_SHIFT   4U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_4_STATUS_WIDTH   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_4_STATUS_WOCLR   1U
#define CSITX__ASF_TRANS_TO_FAULT_STATUS__ASF_TRANS_TO_FAULT_4_STATUS_WOSET   0U

#define CSITX__ASF_PROTOCOL_FAULT_MASK_READ_MASK                     0x0001FFFFU
#define CSITX__ASF_PROTOCOL_FAULT_MASK_WRITE_MASK                    0x0001FFFFU
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_MASK 0x00000001U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_SHIFT       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_0_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_MASK 0x00000002U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_SHIFT       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_1_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_MASK 0x00000004U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_SHIFT       2U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_2_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_MASK 0x00000008U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_SHIFT       3U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_3_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_4_MASK_MASK 0x00000010U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_4_MASK_SHIFT       4U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_4_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_4_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_4_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_5_MASK_MASK 0x00000020U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_5_MASK_SHIFT       5U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_5_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_5_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_5_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_6_MASK_MASK 0x00000040U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_6_MASK_SHIFT       6U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_6_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_6_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_6_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_7_MASK_MASK 0x00000080U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_7_MASK_SHIFT       7U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_7_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_7_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_7_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_8_MASK_MASK 0x00000100U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_8_MASK_SHIFT       8U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_8_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_8_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_8_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_9_MASK_MASK 0x00000200U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_9_MASK_SHIFT       9U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_9_MASK_WIDTH       1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_9_MASK_WOCLR       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_9_MASK_WOSET       0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_10_MASK_MASK 0x00000400U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_10_MASK_SHIFT     10U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_10_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_10_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_10_MASK_WOSET      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_11_MASK_MASK 0x00000800U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_11_MASK_SHIFT     11U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_11_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_11_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_11_MASK_WOSET      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_12_MASK_MASK 0x00001000U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_12_MASK_SHIFT     12U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_12_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_12_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_12_MASK_WOSET      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_13_MASK_MASK 0x00002000U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_13_MASK_SHIFT     13U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_13_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_13_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_13_MASK_WOSET      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_14_MASK_MASK 0x00004000U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_14_MASK_SHIFT     14U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_14_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_14_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_14_MASK_WOSET      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_15_MASK_MASK 0x00008000U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_15_MASK_SHIFT     15U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_15_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_15_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_15_MASK_WOSET      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_16_MASK_MASK 0x00010000U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_16_MASK_SHIFT     16U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_16_MASK_WIDTH      1U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_16_MASK_WOCLR      0U
#define CSITX__ASF_PROTOCOL_FAULT_MASK__ASF_PROTOCOL_FAULT_16_MASK_WOSET      0U

#define CSITX__ASF_PROTOCOL_FAULT_STATUS_READ_MASK                   0x0001FFFFU
#define CSITX__ASF_PROTOCOL_FAULT_STATUS_WRITE_MASK                  0x0001FFFFU
#define CSITX__ASF_PROTOCOL_FAULT_STATUS_WOCLR_MASK                  0x0001FFFFU
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_MASK 0x00000001U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_SHIFT   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_0_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_MASK 0x00000002U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_SHIFT   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_1_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_MASK 0x00000004U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_SHIFT   2U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_2_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_MASK 0x00000008U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_SHIFT   3U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_3_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_4_STATUS_MASK 0x00000010U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_4_STATUS_SHIFT   4U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_4_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_4_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_4_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_5_STATUS_MASK 0x00000020U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_5_STATUS_SHIFT   5U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_5_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_5_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_5_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_6_STATUS_MASK 0x00000040U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_6_STATUS_SHIFT   6U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_6_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_6_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_6_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_7_STATUS_MASK 0x00000080U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_7_STATUS_SHIFT   7U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_7_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_7_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_7_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_8_STATUS_MASK 0x00000100U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_8_STATUS_SHIFT   8U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_8_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_8_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_8_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_9_STATUS_MASK 0x00000200U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_9_STATUS_SHIFT   9U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_9_STATUS_WIDTH   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_9_STATUS_WOCLR   1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_9_STATUS_WOSET   0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_10_STATUS_MASK 0x00000400U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_10_STATUS_SHIFT 10U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_10_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_10_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_10_STATUS_WOSET  0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_11_STATUS_MASK 0x00000800U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_11_STATUS_SHIFT 11U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_11_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_11_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_11_STATUS_WOSET  0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_12_STATUS_MASK 0x00001000U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_12_STATUS_SHIFT 12U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_12_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_12_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_12_STATUS_WOSET  0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_13_STATUS_MASK 0x00002000U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_13_STATUS_SHIFT 13U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_13_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_13_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_13_STATUS_WOSET  0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_14_STATUS_MASK 0x00004000U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_14_STATUS_SHIFT 14U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_14_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_14_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_14_STATUS_WOSET  0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_15_STATUS_MASK 0x00008000U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_15_STATUS_SHIFT 15U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_15_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_15_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_15_STATUS_WOSET  0U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_16_STATUS_MASK 0x00010000U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_16_STATUS_SHIFT 16U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_16_STATUS_WIDTH  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_16_STATUS_WOCLR  1U
#define CSITX__ASF_PROTOCOL_FAULT_STATUS__ASF_PROTOCOL_FAULT_16_STATUS_WOSET  0U

#define CSITX__ID_PROD_VER_READ_MASK                                 0xFFFFFFFFU
#define CSITX__ID_PROD_VER_WRITE_MASK                                0xFFFFFFFFU
#define CSITX__ID_PROD_VER__VERSION_ID_MASK                          0x0000FFFFU
#define CSITX__ID_PROD_VER__VERSION_ID_SHIFT                                  0U
#define CSITX__ID_PROD_VER__VERSION_ID_WIDTH                                 16U
#define CSITX__ID_PROD_VER__PRODUCT_ID_MASK                          0xFFFF0000U
#define CSITX__ID_PROD_VER__PRODUCT_ID_SHIFT                                 16U
#define CSITX__ID_PROD_VER__PRODUCT_ID_WIDTH                                 16U

#endif /* REG_CSITX_REGS_MACROS_H_ */

/* parasoft-end-suppress MISRA2012-RULE-5_4_b_c99-2 "C99 - similar names, DRV-4756" */
/* parasoft-end-suppress MISRA2012-RULE-5_4_b_c90-2 "C90 - similar names, DRV-4756" */
/* parasoft-end-suppress MISRA2012-RULE-1_1_b_c99-2 "C99 - limits, DRV-4754" */
/* parasoft-end-suppress MISRA2012-RULE-1_1_b_c90-2 "C90 - limits, DRV-4754" */

