1、新增加载指令和存储指令
2、未解决访问BaseRAM 和ExtRAM 公用地址线冲突问题，考虑增加流水线暂停机制，
取值和访存对地址线产生冲突时，优先访存并将取值暂停直到访存完成。
3、未解决load相关问题，需要暂停机制
4、未加入总线和串口，未对BaseRAM 和ExtRAM进行地址映射
5、考虑讲always(@)改为assign，对每个时序控制阶段和五个阶段合并，在上升沿对reg
改变并用assign将reg赋值给output的wire ，在完成时进行，assign赋值时要考虑？ ：
6、非阻塞赋值：reg不能给wire赋值，反过来可以
阻塞赋值：reg可以给wire赋值，反过来不行
7、注意在时序控制阶段output要用reg，用assign连线会跳过一个阶段，流水错乱。
