# Janus Vector Core 微架构规格书（AS 中文完整稿）

> 版本: 1.1-draft
> 日期: 2026-05-13
> 状态: 工作稿（完整保留原文档结构，并吸收新增设计注释）

---

## 1. 概述

### 1.1 Vector Core 在 Janus 中的定位

Vector Core 是 Janus AI 执行单元中的**向量执行引擎**，负责执行 SIMT 编程模型下的向量运算。它接收来自 BCC（Block Control Core）通过 BISQ 派发的向量块命令，从 TMU TileReg 中读取数据，执行向量计算，并将结果写回 TileReg。

```
BCC ──(块命令)──> Vector Core ──(load/store)──> TMU Ring ──> TileReg
```

| 特性 | 规格 |
|------|------|
| 编程模型 | SIMT（Single Instruction, Multiple Threads） |
| 微架构模型 | SIMD（Single Instruction, Multiple Data） |
| 计算宽度 | 2048-bit（64 lanes × 32-bit FP32） |
| 每 lane 数据宽度 | 32-bit |
| Lane 数量 | 64 |
| 线程模型 | SMT4 + OoO + SIMD |
| 数据格式 | FP32（FP64/FP16/FP8 后续扩展） |
| Vector issue | 每周期最多发射 3 条 2048-bit Vector 指令：2 条 vector compute + 1 条 vector store |
| Scalar issue | Vector Core 内部包含 2 条 scalar pipe 和独立 scalar register file |
| I/O 编程视图 | 第一层 Block 编程视图最多绑定 12 个输入 Tile 和 4 个输出 Tile；Vector 内部使用第二层相对 Tile alias |

### 1.2 设计目标

- 以 2048-bit SIMD 指令为基本执行粒度（64 个 FP32 lane 锁步执行）。
- 每周期最多发射 3 条 2048-bit Vector 指令，对应 2 条 vector compute pipe 和 1 条 vector store pipe；每条 pipe 对应独立 ISQ。
- 通过 TMU Ring 的 3 个端口（2 load + 1 store）访问 TileReg，匹配 Ring 256B 带宽。
- 对连续 lane 地址的 `v.lw [ti#0, lc0 << 2] -> vt` 类 load，可由 scalar/LSU 路径向 TMU 发起一个 256B 起始地址请求；该类 load 不需要读取 Vector PRF 源操作数。
- 支持多层循环展开（LB0/LB1/LB2），自动将 SIMT 线程拆分为 64-lane group。
- SMT4 不仅用于隐藏 TMU/TileReg 访问延迟，也用于在不同类型算子之间提高执行资源利用率。
- Clockhand 相对寄存器机制用于减少指令编码压力、绝对寄存器编号开销和传统 rename 复杂度。
- 第一层 Block 编程视图通过 `B.IOT` 最多表达 12 个输入 Tile 和 4 个输出 Tile；Vector block 内部使用第二层相对 Tile alias。
- 与 BCC 的块控制流程兼容（BISQ 派发、`bid` 完成回报；BCC/BROB 使用 `bid` 进行完成匹配）。

---

## 2. 块命令接口

### 2.1 块头格式

Vector Core 接收来自 BCC BISQ 派发的向量块命令。块头的抽象形式为：

```
vpar srcA(TA, TileA), srcB(TB, TileB) -> dstA(TO, TileO)
```

具体块头编码示例：

```
Bstart par VCALL
B.IOT   TA, TB -> TO        // 输入输出 TileReg 绑定
B.IOR   GPR0, GPR1 -> GPR2  // 输入输出 GPR 绑定
B.DIM0  64                   // 维度 0
B.DIM1  1                    // 维度 1
B.DIM2  1                    // 维度 2
B.TEXT  (PC)                 // 向量块微指令起始地址
```

块头的二进制编码以 LinxISA 仓库中的指令编码为准；本文只描述 Vector Core 看到的解码后语义。

当一个 Vector block 需要更多 Tile 绑定时，第一层编程视图可以使用最多 4 条 `B.IOT` 指令表达最多 12 个输入 Tile 和 4 个输出 Tile：

```asm
B.IOT   TA0, TA1, TA2 -> TO0
B.IOT   TA3, TA4, TA5 -> TO1
B.IOT   TA6, TA7, TA8 -> TO2
B.IOT   TA9, TA10, TA11 -> TO3
```

同一组 I/O 在 Vector block 内部也可以表达为相对 Tile 索引。相对索引形式更接近 Vector 内部第二层编程视图：`ti#N` 表示第 N 个输入 Tile 绑定，`to#N` 表示第 N 个输出 Tile 绑定。

```asm
B.IOT   ti#0,  ti#1,  ti#2  -> to#0
B.IOT   ti#3,  ti#4,  ti#5  -> to#1
B.IOT   ti#6,  ti#7,  ti#8  -> to#2
B.IOT   ti#9,  ti#10, ti#11 -> to#3
```

### 2.2 块头字段说明

| 字段 | 含义 |
|------|------|
| `Bstart par VCALL` | 块起始标记，指示这是一个并行向量调用块 |
| `B.IOT` | I/O Tile 描述符。第一层 Block 编程视图最多使用 4 条 `B.IOT` 绑定 12 个输入 Tile 和 4 个输出 Tile；Vector 内部可使用 `ti#N` / `to#N` 相对 alias 访问 |
| `B.IOR` | I/O Register 描述符。指定输入/输出 GPR 绑定 |
| `B.DIM0/1/2` | 三层循环维度，分别对应 LB0/LB1/LB2（Loop Bound） |
| `B.TEXT` | 向量块块体微指令流的起始 PC 地址 |

### 2.3 块命令接收接口

| 信号 | 位宽 | 方向 | 含义 |
|------|------|------|------|
| `vec_cmd_valid` | 1 | input | 块命令有效 |
| `vec_cmd_ready` | 1 | output | Vector Core 可接收命令 |
| `vec_cmd_iot` | packed | input | I/O Tile 描述。BISQ 内部组合并打包完整 Tile 绑定信息，Vector Core 接收的是解码后的 payload 语义 |
| `vec_cmd_ior` | packed | input | I/O Register 描述。BISQ 内部组合并打包 GPR/Scalar 绑定信息，Vector Core 接收后复制到内部 scalar register file |
| `vec_cmd_dim0` | 16 | input | Loop Bound 0（LB0） |
| `vec_cmd_dim1` | 16 | input | Loop Bound 1（LB1） |
| `vec_cmd_dim2` | 16 | input | Loop Bound 2（LB2） |
| `vec_cmd_pc` | 32 | input | 块体微指令起始 PC |
| `vec_cmd_bid` | 8 | input | Block ID，用于 Vector Core 完成回报以及 BCC/BROB 侧匹配 |

### 2.4 完成回报接口

| 信号 | 位宽 | 方向 | 含义 |
|------|------|------|------|
| `vec_done_valid` | 1 | output | 块执行完成 |
| `vec_done_bid` | 8 | output | 对应的 Block ID；BCC/BROB 使用该 ID 标记块完成 |

---

## 3. SIMT 到 SIMD 的映射

### 3.1 编程模型（SIMT）

程序员以**单线程**视角编写向量块的微指令流，每条指令描述一个 lane（32-bit）的数据操作。Vector 指令统一使用 `v.` 前缀。下面先保留原始通用访存/FMA 示例，再给出 softmax 风格示例。

```asm
v.lw    [ti#0, lc0 << 2]       -> vt    // 从第 0 个输入 Tile 加载 FP32
v.lw    [ti#1, lc0 << 2]       -> vt    // 从第 1 个输入 Tile 加载 FP32
v.lw    [ti#2, lc0 << 2]       -> vt    // 从第 2 个输入 Tile 加载 FP32
v.fmadd vt#1, vt#2, vt#3      -> vt    // FP32 乘加
v.lw    [ti#3, lc0 << 2]       -> vt    // 加载被除数
v.fdiv  vt#2, vt#1            -> vt    // FP32 除法
v.fcvtfp32fp16 vt#1           -> vt    // FP32 转 FP16
v.sh    vt#1, [to#0, lc0 << 1]         // 存储 FP16 到第 0 个输出 Tile
```

Softmax 风格的 Vector block 片段如下。`ti#0` 可绑定到输入的 O 矩阵 Tile，`to#0` 可绑定到输出 Tile。这里的 `v.max` / `v.add` 可表示由微架构实现的跨 lane 或跨 Group reduction 片段；精确 reduction 指令语义后续在指令章节继续补齐。

```asm
v.lw    [ti#0, lc0 << 2]     -> vt     // load O matrix element
v.max   vt#0                 -> vt     // row / block max partial
v.msub  vt#1, vt#0           -> vt     // O - max
v.exp   vt#0                 -> vt     // exp(O - max)
v.add   vt#0                 -> vt     // exp-sum partial
v.div   vt#1, vt#0           -> vt     // normalize, optional final phase
v.sh    vt#0, [to#0, lc0 << 1]          // store FP16 result
```

其中：
- `vt` 为相对索引寄存器（Clockhand），`vt#N` 表示相对于当前写指针偏移 N 的寄存器
- `lc0/lc1/lc2` 为 Loop Counter，对应三层循环的迭代变量
- `ti#N` / `to#N` 为 TileReg 相对 alias，由块头 `B.IOT` 指定；TA/TB/TC/TD/TO 可作为第一层编程视图中的逻辑 Tile 名称

### 3.2 Loop Counter 语义

三层循环的展开等价于：

```python
for lc2 in range(LB2):
    for lc1 in range(LB1):
        for lc0 in range(LB0):
            # 执行块体微指令流
            # 此时 lc0, lc1, lc2 为当前迭代值
```

总线程数 = `LB0 × LB1 × LB2`。

### 3.3 Group 拆分（SIMT → SIMD）

微架构上，Vector Core 每次执行 64 个 lane 的操作。总线程数被拆分为多个 **Group**，每个 Group 包含 64 个连续线程：

```
Group 数量 = ceil(LB0 × LB1 × LB2 / 64)
```

以 `LB0=128, LB1=2, LB2=1` 为例：
- 总线程数 = 128 × 2 × 1 = 256
- Group 数量 = 256 / 64 = 4
- 块体微指令流被重复取指 4 次，每次执行 64 个 lane

每个 Group 内，64 个 lane 的 `lc0/lc1/lc2` 值由 Group ID 和 lane ID 共同决定：

```
global_thread_id = group_id × 64 + lane_id    (lane_id ∈ [0, 63])
lc0 = global_thread_id % LB0
lc1 = (global_thread_id / LB0) % LB1
lc2 = (global_thread_id / (LB0 × LB1)) % LB2
```

### 3.4 SIMD 执行语义

一条 SIMT 指令在微架构上被合成为一条 2048-bit SIMD 指令：

| SIMT 指令 | SIMD 等效操作 |
|-----------|--------------|
| `v.lw [ti#0, lc0 << 2] -> vt` | 从 TileReg 加载 64 × 32-bit = 2048-bit 数据到向量寄存器 |
| `v.fmadd vt#1, vt#2, vt#3 -> vt` | 64 路并行 FP32 乘加 |
| `v.sh vt#1, [to#0, lc0 << 1]` | 将 64 × 16-bit = 1024-bit 数据写回 TileReg |

---

## 4. 相对索引寄存器（Clockhand）

### 4.1 概念

Vector Core 使用**相对索引寄存器**（Clockhand）机制管理向量寄存器。程序中不使用绝对寄存器编号，而是使用相对于当前写指针的偏移量。

- `vt`：当前写指针指向的寄存器（写目标）
- `vt#1`：写指针前 1 个位置的寄存器（最近一次写入的结果）
- `vt#2`：写指针前 2 个位置的寄存器
- `vt#N`：写指针前 N 个位置的寄存器

### 4.2 Clockhand 指针

维护一个写指针 `wptr`，每次写操作后自动递增：

```
写入时：PRF[wptr] = result; wptr = (wptr + 1) % PRF_SIZE
读取时：vt#N 映射到 PRF[(wptr - N) % PRF_SIZE]
```

### 4.3 优势

- 消除了寄存器重命名的开销（天然 SSA 形式）
- 简化了 OoO 引擎的 rename 逻辑
- 编译器无需分配物理寄存器编号
- 相对索引减少指令编码中显式寄存器编号的位宽压力，尤其适合 Vector block 中短距离生产者/消费者链

Clockhand 命名参考 Toru Koizumi 等人的 *Clockhands: Rename-free Instruction Set Architecture for Out-of-order Processors*（MICRO 2023）。本文当前只采用相对写入历史引用的微架构思想，不直接承诺完整 Clockhands ISA。

---

## 5. 顶层架构

### 5.1 系统框图

```
                    ┌──────────────────────────────────────────────────────┐
                    │                   Vector Core                        │
                    │                                                      │
  BCC BISQ ────────>│  ┌──────────┐   ┌──────────┐   ┌──────────────┐    │
  (块命令)          │  │ Cmd Queue │──>│ Group    │──>│ Frontend     │    │
                    │  │          │   │ Splitter │   │ (IFU+Decode) │    │
                    │  └──────────┘   └──────────┘   └──────┬───────┘    │
                    │                                        │            │
                    │                                 ┌──────v───────┐    │
                    │                                 │ OoO Engine   │    │
                    │                                 │ (Rename+IQ+  │    │
                    │                                 │  Scheduler)  │    │
                    │                                 └──────┬───────┘    │
                    │                                        │            │
                    │                                 ┌──────v───────┐    │
                    │                                 │ Execution    │    │
                    │                                 │ Backend      │    │
                    │                                 │ (2048b SIMD) │    │
                    │                                 └──────┬───────┘    │
                    │                                        │            │
  TMU node0 <───── │── Load Port 0  (256B/cycle) ───────────┤            │
  TMU node2 <───── │── Load Port 1  (256B/cycle) ───────────┤            │
  TMU node4 <───── │── Store Port 0 (256B/cycle) ───────────┘            │
                    │                                                      │
  BCC/BROB <────── │── Done 回报                                         │
                    └──────────────────────────────────────────────────────┘
```

### 5.2 TMU 端口映射

Vector Core 通过 TMU Ring 的 3 个节点访问 TileReg：

| Vector 端口 | TMU Node | Ring Pipe | 用途 |
|-------------|----------|-----------|------|
| Load Port 0 | node0 | pipe0 | 第一个 load 通道（对应 TA） |
| Load Port 1 | node2 | pipe2 | 第二个 load 通道（对应 TB） |
| Store Port 0 | node4 | pipe4 | store 通道（对应 TO） |

每个端口带宽 256B/cycle，与 Ring flit 大小一致，也与 Vector Core 的 2048-bit 计算宽度匹配。

### 5.3 TMU 端口接口信号

每个端口遵循 TMU 节点的 valid/ready 握手协议（参见 TMU_SPEC 第 6.1 节）：

**Load Port（×2）**：

| 信号 | 位宽 | 方向 | 含义 |
|------|------|------|------|
| `req_valid` | 1 | output | 读请求有效 |
| `req_write` | 1 | output | 固定为 0（读） |
| `req_addr` | 20 | output | TileReg 字节地址 |
| `req_tag` | 8 | output | 请求标签 |
| `req_ready` | 1 | input | TMU 就绪 |
| `resp_valid` | 1 | input | 响应有效 |
| `resp_tag` | 8 | input | 响应标签 |
| `resp_data_w{0..31}` | 64 each | input | 256B 读数据 |
| `resp_ready` | 1 | output | Vector Core 就绪 |

**Store Port（×1）**：

| 信号 | 位宽 | 方向 | 含义 |
|------|------|------|------|
| `req_valid` | 1 | output | 写请求有效 |
| `req_write` | 1 | output | 固定为 1（写） |
| `req_addr` | 20 | output | TileReg 字节地址 |
| `req_tag` | 8 | output | 请求标签 |
| `req_data_w{0..31}` | 64 each | output | 256B 写数据 |
| `req_ready` | 1 | input | TMU 就绪 |
| `resp_valid` | 1 | input | 写完成响应 |
| `resp_ready` | 1 | output | Vector Core 就绪 |

---

## 6. 微架构流水线

### 6.1 流水线总览

Vector Core 采用 SMT4 + OoO + SIMD 架构。前端取指/译码规格与 BCC 保持一致（4-wide），后端执行宽度为 2048-bit。

```
┌─────────────────────────────────────────────────────────────────────┐
│                        Vector Core Pipeline                         │
│                                                                     │
│  ┌─────┐  ┌─────┐  ┌─────┐  ┌─────┐  ┌─────┐                     │
│  │ GS  │─>│ F0  │─>│ F1  │─>│ F2  │─>│ F3  │  Frontend           │
│  │Group│  │Fetch│  │ICache│  │ICache│  │Inst │                     │
│  │Split│  │ PC  │  │ Tag │  │ Data │  │ Buf │                     │
│  └─────┘  └─────┘  └─────┘  └─────┘  └──┬──┘                     │
│                                           │                         │
│  ┌─────┐  ┌─────┐  ┌─────┐  ┌─────┐  ┌──v──┐                     │
│  │ F4  │─>│ D1  │─>│ D2  │─>│ REN │─>│ S1  │  Decode + Rename    │
│  │Align│  │ Dec │  │uOp  │  │CkHd │  │Ready│                     │
│  └─────┘  └─────┘  └─────┘  └─────┘  └──┬──┘                     │
│                                           │                         │
│  ┌─────┐  ┌─────┐  ┌─────┐  ┌─────┐  ┌──v──┐                     │
│  │ S2  │─>│ P1  │─>│ I1  │─>│ I2  │─>│ E1  │  Issue + Execute    │
│  │Issue│  │Pick │  │RdRF │  │Bypas│  │Exec │                     │
│  └─────┘  └─────┘  └─────┘  └─────┘  └──┬──┘                     │
│                                           │                         │
│                              ┌─────┐  ┌──v──┐                     │
│                              │ W2  │<─│ W1  │  Writeback           │
│                              │WrRF │  │Fwd  │                     │
│                              └─────┘  └─────┘                     │
└─────────────────────────────────────────────────────────────────────┘
```

### 6.2 Group Splitter（GS 阶段）

Group Splitter 是 Vector Core 特有的前端模块，负责将块命令拆分为多个 Group。

**功能**：
1. 接收块命令，解析 `LB0/LB1/LB2`
2. 计算总线程数 `N = LB0 × LB1 × LB2`
3. 计算 Group 数量 `G = ceil(N / 64)`
4. 为每个 Group 生成取指请求，PC 指向 `B.TEXT` 指定的块体起始地址
5. 维护 Group 计数器，所有 Group 执行完毕后向 BCC 回报完成

**寄存器**：

| 寄存器 | 位宽 | 含义 |
|--------|------|------|
| `group_id` | 16 | 当前 Group ID（0 ~ G-1） |
| `group_total` | 16 | 总 Group 数量 |
| `base_thread_id` | 32 | 当前 Group 的起始线程 ID（= group_id × 64） |
| `cmd_pc` | 32 | 块体微指令起始 PC |
| `cmd_iot` | 18 | 当前块的 IOT 描述 |
| `cmd_bid` | 8 | 当前块的 bid |
| `lb0/lb1/lb2` | 16 each | 三层循环边界 |

**状态机**：

```
IDLE ──(cmd_valid)──> SPLITTING ──(group_id == group_total-1 && group_done)──> DONE ──> IDLE
                          │                                                      │
                          └──────(group_done, group_id++)─────────────────────────┘
```

### 6.3 SMT4 线程管理

Vector Core 支持 4 个硬件线程（SMT4），每个线程可以独立执行一个 Group 或来自不同块命令的 Group。

| 线程 | 用途 |
|------|------|
| Thread 0 | Group 执行槽 0 |
| Thread 1 | Group 执行槽 1 |
| Thread 2 | Group 执行槽 2 |
| Thread 3 | Group 执行槽 3 |

SMT4 的目的是**隐藏 TMU 访问延迟**并提升不同类型算子对执行资源的利用率。当一个线程因 load 等待 TMU 响应、长延迟除法或 reduction 依赖而阻塞时，其他线程可以继续执行，保持执行单元的利用率。

**线程调度策略**：Round-Robin 轮询，每周期从就绪线程中选择一个发射。

### 6.4 Frontend（取指 + 译码）

Frontend 规格与 BCC 保持一致：

| 参数 | 值 |
|------|-----|
| 取指宽度 | 4 条指令/cycle |
| 译码宽度 | 4 条指令/cycle |
| ICache | 与 BCC 共享或独立（可配置） |
| 指令缓冲 | 每线程独立的指令 buffer |

**关键差异**：
- 取指 PC 由 Group Splitter 提供，而非分支预测器
- 块体微指令流是线性的（无分支），不需要分支预测
- 每个 Group 从相同的 PC 开始取指，执行相同的指令序列
- 需要为每个 SMT 线程维护独立的 PC 和指令 buffer

### 6.5 Decode（D1/D2 阶段）

**D1 阶段**：将取指得到的 LinxISA 向量指令解码为内部 UOP 格式。

向量指令的 UOP 字段：

| 字段 | 位宽 | 含义 |
|------|------|------|
| `opcode` | 8 | 操作码（v.lw, v.fmadd, v.fdiv 等） |
| `src1_rel` | 4 | 源操作数 1 的相对索引（vt#N 中的 N） |
| `src2_rel` | 4 | 源操作数 2 的相对索引 |
| `src3_rel` | 4 | 源操作数 3 的相对索引（用于 fmadd） |
| `has_dst` | 1 | 是否有写目标 |
| `is_load` | 1 | 是否为 load 指令 |
| `is_store` | 1 | 是否为 store 指令 |
| `tile_sel` | 2 | TileReg 选择（TA=0, TB=1, TC=2, TO=3） |
| `addr_lc` | 2 | 地址计算使用的 loop counter（lc0/lc1/lc2） |
| `addr_shift` | 3 | 地址偏移的移位量 |
| `thread_id` | 2 | 所属 SMT 线程 |

**D2 阶段**：将复杂指令拆分为 2-input 1-output 的微操作（与 BCC 一致）。

### 6.6 Rename（REN 阶段）— Clockhand 映射

与 BCC 的传统 rename 不同，Vector Core 使用 Clockhand 机制：

1. 维护每线程的写指针 `wptr[thread_id]`
2. 对于写操作：分配 `PRF[wptr]`，`wptr++`
3. 对于读操作：`vt#N` 映射到 `PRF[(wptr - N) % PRF_SIZE]`
4. 无需 freelist 和 SMAP/CMAP（Clockhand 天然保证寄存器回收）

**每线程 Clockhand 状态**：

| 寄存器 | 位宽 | 含义 |
|--------|------|------|
| `wptr` | log2(PRF_SIZE) | 当前写指针 |
| `committed_wptr` | log2(PRF_SIZE) | 已提交的写指针（用于 flush 恢复） |

### 6.7 Issue + Execute（S1/S2/P1/I1/I2/E1 阶段）

**Issue Queue**：

早期草稿按 VALU/VMEM/VFPU 分类描述 IQ。当前完整稿保留该分类语义，同时补充实现方向：Vector backend 目标为 2 条 vector compute pipe + 1 条 vector store pipe，每条 pipe 对应独立 ISQ；Vector load 在连续地址场景下不读取 Vector PRF 源操作数，可由 scalar/LSU 路径向 TMU 发起 256B flit 读请求。

| 参数 | 值 |
|------|-----|
| Vector Compute ISQ 0 | 1 个，深度 16，可发射 vector ALU/FMA/SFU/reduce 类计算指令 |
| Vector Compute ISQ 1 | 1 个，深度 16，可发射 vector ALU/FMA/SFU/reduce 类计算指令 |
| Vector Store ISQ | 1 个，深度 16，负责从 Vector PRF 读出 store 数据并发往 TMU store port |
| Scalar ISQ 0 | 1 个，深度待定，负责 scalar ALU/连续 vector load address issue 等 |
| Scalar ISQ 1 | 1 个，深度待定，负责 scalar ALU/连续 vector load address issue 等 |
| VLIQ | 每个 load port 8 entries，跟踪已发出但未返回的 TMU load 请求 |
| 早期 VALU IQ | 与 Vector Compute ISQ 合并理解 |
| 早期 VMEM IQ | 拆分为 load in-flight 管理与 Vector Store ISQ |
| 早期 VFPU IQ | 与 Vector Compute ISQ 中的长延迟/浮点类队列合并理解 |

**执行管线**：

> 注：当前 bring-up 先按简化时延执行：除 div 外计算类统一 4 cycle，div 统一 6 cycle。后续与完整 pipeline/RTL 对齐时再校正此表。

| 管线 | 数量 | 延迟 | 操作宽度 | 功能 |
|------|------|------|----------|------|
| Vector Compute Pipe 0 | 1 | 4 cycles（当前建模值） | 2048-bit | 向量整数/逻辑、浮点、SFU/reduce 等计算类指令；需支持 pipeline |
| Vector Compute Pipe 1 | 1 | 4 cycles（当前建模值） | 2048-bit | 向量整数/逻辑、浮点、SFU/reduce 等计算类指令；需支持 pipeline |
| Vector Store Pipe | 1 | variable | 2048-bit read / 256B flit | 从 Vector PRF 读出 store 数据并写入 TMU store port |
| Scalar Pipe 0 | 1 | TBD | scalar | 标量运算、连续 vector load 地址发射等 |
| Scalar Pipe 1 | 1 | TBD | scalar | 标量运算、连续 vector load 地址发射等 |
| VALU | 作为 compute pipe 内功能单元 | 4 cycles（当前建模值） | 2048-bit | 向量整数/逻辑运算，需支持 pipeline |
| VFADD | 作为 compute pipe 内功能单元 | 4 cycles（当前建模值） | 2048-bit | FP32 加法，需支持 pipeline |
| VFSUB | 作为 compute pipe 内功能单元 | 4 cycles（当前建模值） | 2048-bit | FP32 减法，需支持 pipeline |
| VFMUL | 作为 compute pipe 内功能单元 | 4 cycles（当前建模值） | 2048-bit | FP32 乘法，需支持 pipeline |
| VFMADD | 作为 compute pipe 内功能单元 | 4 cycles（当前建模值） | 2048-bit | FP32 乘加/乘减类，需支持 pipeline |
| VFDIV | 作为 compute pipe 内长延迟功能单元 | 6 cycles（当前建模值） | 2048-bit | FP32 除法，需支持 pipeline；精确吞吐待 RTL 校正 |
| VCVT | 作为 compute pipe 内功能单元 | 4 cycles（当前建模值） | 2048-bit | 格式转换（FP32↔FP16 等），需支持 pipeline |
| VMEM | 由 scalar/LSU load path、Vector Store Pipe、VLIQ 共同承担 | variable | 2048-bit / 256B flit | Load/Store 到 TMU |

**时延校正表（留空，后续填写）**：

| 管线 | 实际延迟（cycle） | 备注 |
|------|-------------------|------|
| VALU | 4（当前建模值） | 各操作最终时延可能不同，需要能够 pipeline 起来 |
| VFADD | 4（当前建模值） | 待 RTL/综合后校正 |
| VFSUB | 4（当前建模值） | 待 RTL/综合后校正 |
| VFMUL | 4（当前建模值） | 待 RTL/综合后校正 |
| VFMADD | 4（当前建模值） | 包含 fmadd/fmsub/fnmadd/fnmsub |
| VFDIV | 6（当前建模值） | 除法当前先按 6 cycle；精确 pipeline/吞吐待补 |
| VCVT | 4（当前建模值） | 待 RTL/综合后校正 |
| VMEM Load | variable | 连续地址 load 可由 scalar/LSU path 发起 256B flit 请求 |
| VMEM Store | variable | 走 Vector Store Pipe，需要读取 Vector PRF |

---

## 7. 向量寄存器文件（Vector PRF）

### 7.1 规格

| 参数 | 值 |
|------|-----|
| 寄存器宽度 | 2048-bit（64 × 32-bit lanes） |
| 寄存器数量 | 64 entries（可配置） |
| 每线程可用 | 16 entries（64 / SMT4） |
| 读端口 | 6（2 per VALU/VFMA src + 2 for VMEM） |
| 写端口 | 当前草稿按 3 写口描述（VALU + VFMA + VMEM writeback）；若采用 3R2W Vector-4K 配置，两写口优先服务两个 vector compute/writeback 或 compute + load writeback，精确端口绑定待 RTL 决定 |

### 7.2 物理布局

```
Vector PRF (64 entries × 2048-bit)
├── Thread 0: entries [0..15]   (wptr0 在此范围内循环)
├── Thread 1: entries [16..31]  (wptr1 在此范围内循环)
├── Thread 2: entries [32..47]  (wptr2 在此范围内循环)
└── Thread 3: entries [48..63]  (wptr3 在此范围内循环)
```

每个 entry 内部由 64 个 32-bit lane 组成：

```
Entry[i] = { lane[0], lane[1], ..., lane[63] }
           = { 32'b, 32'b, ..., 32'b }
           = 2048-bit total
```

### 7.3 Bypass 网络

与 BCC 类似，执行结果可以通过 bypass 网络前递到 I2 阶段，避免等待写回 PRF：

- VALU → I2：1 cycle bypass
- VFMA → I2：需要等待 4 cycle 延迟
- VMEM → I2：需要等待 TMU 响应延迟

---

## 8. 访存单元（VMEM）

### 8.1 地址生成

VMEM 单元负责将 SIMT 指令中的地址表达式转换为 TileReg 物理地址。

对于指令 `v.lw [ti#0, lc0 << 2] -> vt`，地址生成过程：

```
对于 Group 内的 64 个 lane（lane_id = 0..63）:
    global_tid = base_thread_id + lane_id
    lc0 = global_tid % LB0
    lc1 = (global_tid / LB0) % LB1
    lc2 = (global_tid / (LB0 × LB1)) % LB2

    byte_addr = TileReg_base[tile_sel] + lc0 << shift
```

由于 64 个 lane 的数据在 TileReg 中是**连续存储**的（每个 lane 占 4B，64 lanes = 256B = 1 个 Ring flit），地址生成可以简化为：

```
flit_addr = TileReg_base[tile_sel] + group_id × 256
```

这恰好对应 TMU Ring 的一次 256B flit 传输。

### 8.2 Load 流程

```
1. VMEM 计算 TileReg 地址
2. 通过 Load Port 0 或 Load Port 1 向 TMU 发送读请求
   - req_valid = 1
   - req_write = 0
   - req_addr = flit_addr
   - req_tag = load_tag（用于匹配响应）
3. 等待 TMU 响应（延迟 = 4 + 2×H cycles）
4. 收到 resp_valid，将 256B 数据写入 Vector PRF
   - 32 个 64-bit word 重组为 64 个 32-bit lane
```

**双 Load Port 调度**：
- 当指令流中有两条连续 load（如 `v.lw [ti#0, ...]` 和 `v.lw [ti#1, ...]`），可以同时使用 Load Port 0 和 Load Port 1 并行发射。
- 调度器根据 tile_sel / `ti#N` 绑定分配端口。
- 对 lane 间地址连续的 load，只需要给 LSU/TMU 发出一个 256B 数据 flit 的起始地址；该类 load 不读取 Vector PRF 源操作数，因此可以走 scalar/LSU issue 路径。
- 非连续地址 load 属于 gather load，精确发射、合并和回写机制见 8.6。

### 8.3 Store 流程

```
1. VMEM 计算 TileReg 地址
2. 从 Vector PRF 读出 2048-bit 数据
3. 将 64 个 32-bit lane 重组为 32 个 64-bit word
4. 通过 Store Port 0 向 TMU 发送写请求
   - req_valid = 1
   - req_write = 1
   - req_addr = flit_addr
   - req_data_w{0..31} = 重组后的数据
5. 等待写完成响应
```

### 8.4 数据重组

TMU Ring 传输的数据格式为 32 × 64-bit word，而 Vector Core 内部为 64 × 32-bit lane。需要进行格式转换：

**Load（TMU → Vector PRF）**：
```
lane[0]  = resp_data_w0[31:0]
lane[1]  = resp_data_w0[63:32]
lane[2]  = resp_data_w1[31:0]
lane[3]  = resp_data_w1[63:32]
...
lane[62] = resp_data_w31[31:0]
lane[63] = resp_data_w31[63:32]
```

**Store（Vector PRF → TMU）**：
```
req_data_w0  = { lane[1], lane[0] }
req_data_w1  = { lane[3], lane[2] }
...
req_data_w31 = { lane[63], lane[62] }
```

### 8.5 Outstanding Load 管理

VMEM 维护一个 **Load Inflight Queue (VLIQ)**，跟踪已发出但未返回的 load 请求：

| 参数 | 值 |
|------|-----|
| VLIQ 深度 | 8 entries per load port |
| Tag 位宽 | 8-bit（与 TMU tag 一致） |

每个 entry 记录：
- `tag`：请求标签
- `dst_preg`：目标 PRF entry
- `thread_id`：所属线程
- `valid`：有效位

### 8.6 Gather / Scatter 支持

Vector Core 需要支持 gather / scatter，但本完整稿暂只确认方向，具体章节后续补齐。待补内容包括：

| 项目 | 待补内容 |
|------|----------|
| 地址来源 | gather/scatter 的 per-lane 地址来自 vector register、scalar base + vector offset，还是 TileReg 描述符 |
| 请求合并 | 是否按 cacheline/flit 合并，如何处理跨 Tile、跨 row、跨 bank 请求 |
| Mask 语义 | lane mask、异常 lane、越界 lane 的处理 |
| 回写顺序 | gather response 与 PRF writeback 的 tag / replay / exception 语义 |
| Scatter 完成 | scatter 是否需要 per-lane ack，是否允许部分完成 |

---

## 9. 执行单元详细规格

### 9.1 VALU（向量 ALU）

| 参数 | 值 |
|------|-----|
| 操作宽度 | 64 × 32-bit = 2048-bit |
| 延迟 | 4 cycles（当前建模值；各指令最终时延可能不同） |
| 支持操作 | vadd, vsub, vand, vor, vxor, vsll, vsrl, vsra, vmov |
| 流水化 | 需要支持 pipeline，目标吞吐 1/cycle |

### 9.2 VFMA（向量浮点乘加）

| 参数 | 值 |
|------|-----|
| 操作宽度 | 64 × FP32 = 2048-bit |
| 延迟 | 4 cycles（当前建模值；流水化，目标吞吐 1/cycle） |
| 支持操作 | vfadd, vfsub, vfmul, vfmadd, vfmsub, vfnmadd, vfnmsub |

为便于后续实验和吞吐补齐，浮点类指令先拆成独立条目记录：

| 指令/单元 | 当前建模延迟 | 目标吞吐 | 备注 |
|-----------|----------------|----------|------|
| VFADD / `v.fadd` | 4 cycles | 1/cycle | FP32 加法 |
| VFSUB / `v.fsub` | 4 cycles | 1/cycle | FP32 减法 |
| VFMUL / `v.fmul` | 4 cycles | 1/cycle | FP32 乘法 |
| VFMADD / `v.fmadd` | 4 cycles | 1/cycle | FP32 FMA/FMSUB/FNMADD/FNMSUB |

内部结构：64 个并行的 FP32 FMA 单元，每个单元包含：
- 指数对齐
- 尾数乘法（24×24）
- 尾数加法
- 规格化 + 舍入

### 9.3 VFDIV（向量浮点除法）

| 参数 | 值 |
|------|-----|
| 操作宽度 | 64 × FP32 = 2048-bit |
| 延迟 | 6 cycles（当前建模值；精确时延和吞吐待 RTL 校正） |
| 支持操作 | vfdiv, vfsqrt |

### 9.4 VCVT（向量格式转换）

| 参数 | 值 |
|------|-----|
| 操作宽度 | 2048-bit input → variable output |
| 延迟 | 4 cycles（当前建模值；精确时延待 RTL 校正） |
| 支持操作 | vfcvt.fp32.fp16, vfcvt.fp16.fp32（后续扩展 FP8） |

**FP32 → FP16 转换**：
- 输入：64 × FP32 = 2048-bit
- 输出：64 × FP16 = 1024-bit（store 时只写 128B，占半个 flit）

---

## 10. Loop Counter 硬件

### 10.1 LC 生成器

每个 SMT 线程维护一组 Loop Counter 生成器，根据 `base_thread_id` 和 `lane_id` 计算每个 lane 的 `lc0/lc1/lc2` 值。

```
对于 lane_id ∈ [0, 63]:
    tid = base_thread_id + lane_id
    lc0[lane_id] = tid % LB0
    lc1[lane_id] = (tid / LB0) % LB1
    lc2[lane_id] = (tid / (LB0 × LB1)) % LB2
```

### 10.2 硬件实现

LC 生成器在 Group Splitter 阶段预计算，结果存入每线程的 LC 寄存器组：

| 寄存器 | 位宽 | 数量 | 含义 |
|--------|------|------|------|
| `lc0_vec` | 64 × 16-bit | 每线程 1 组 | 64 个 lane 的 lc0 值 |
| `lc1_vec` | 64 × 16-bit | 每线程 1 组 | 64 个 lane 的 lc1 值 |
| `lc2_vec` | 64 × 16-bit | 每线程 1 组 | 64 个 lane 的 lc2 值 |

地址生成时，VMEM 单元使用 `lc_vec` 计算 64 个 lane 的地址偏移。

### 10.3 简化情况

当 `LB0 ≥ 64` 且 `LB0` 是 64 的整数倍时（常见情况），同一 Group 内 64 个 lane 的 `lc0` 值恰好是连续的 `[base, base+1, ..., base+63]`，此时地址计算退化为简单的基地址 + 连续偏移，可以直接生成一个 256B 对齐的 flit 地址。

---

## 11. 块执行流程（端到端）

### 11.1 完整执行时序

以 `LB0=128, LB1=1, LB2=1` 的向量块为例（总线程 128，2 个 Group）：

```
Cycle 0:    BCC BISQ 派发块命令到 Vector Core
Cycle 1:    Cmd Queue 接收，Group Splitter 计算 G=2
Cycle 2-N:  Group 0 执行
              - GS 设置 base_thread_id=0, 生成 lc0=[0..63]
              - Frontend 从 B.TEXT 地址取指
              - Decode → Rename(Clockhand) → Issue → Execute
              - VMEM load 从 TMU 读取 TA[0..255], TB[0..255]
              - VFMA 执行 64 路 FP32 乘加
              - VMEM store 将结果写入 TO[0..255]
Cycle N+1:  Group 0 完成，Group 1 开始
              - GS 设置 base_thread_id=64, 生成 lc0=[64..127]
              - 重复取指、执行、访存流程
Cycle M:    Group 1 完成，所有 Group 执行完毕
Cycle M+1:  Vector Core 向 BCC 回报 vec_done_valid=1, vec_done_bid=cmd_bid
```

### 11.2 SMT4 流水线交织

当有多个块命令排队时，SMT4 允许多个 Group 交织执行：

```
Cycle 0: Thread0-Group0 取指 | Thread1-Group1 执行 | Thread2-Group2 访存 | Thread3-Group3 写回
Cycle 1: Thread0-Group0 译码 | Thread1-Group1 写回 | Thread2-Group2 取指 | Thread3-Group3 执行
...
```

---

## 12. 参数汇总

### 12.1 可配置参数

| 参数 | 默认值 | 含义 |
|------|--------|------|
| `LANES` | 64 | 每 Group 的 lane 数量 |
| `LANE_WIDTH` | 32 | 每 lane 数据位宽（FP32） |
| `SIMD_WIDTH` | 2048 | SIMD 操作宽度（= LANES × LANE_WIDTH） |
| `SMT_THREADS` | 4 | SMT 线程数 |
| `PRF_ENTRIES` | 64 | 向量 PRF 总条目数 |
| `PRF_PER_THREAD` | 16 | 每线程 PRF 条目数 |
| `FETCH_WIDTH` | 4 | 取指宽度（指令/cycle） |
| `DECODE_WIDTH` | 4 | 译码宽度（指令/cycle） |
| `VALU_IQ_DEPTH` | 16 | VALU Issue Queue 深度 |
| `VMEM_IQ_DEPTH` | 16 | VMEM Issue Queue 深度 |
| `VFPU_IQ_DEPTH` | 8 | VFPU Issue Queue 深度 |
| `VLIQ_DEPTH` | 8 | Load Inflight Queue 深度（per port） |
| `ROB_DEPTH` | 32 | Reorder Buffer 深度（per thread） |
| `VECTOR_COMPUTE_PIPES` | 2 | Vector compute pipe 数量 |
| `VECTOR_STORE_PIPES` | 1 | Vector store pipe 数量 |
| `SCALAR_PIPES` | 2 | Vector Core 内部 scalar pipe 数量 |
| `VECTOR_ISSUE_WIDTH` | 3 | 每周期最多发射的 2048-bit Vector 指令数 |
| `SCALAR_ISSUE_WIDTH` | 2 | 每周期最多发射的 scalar 指令数 |
| `MAX_INPUT_TILES` | 12 | 单个 Vector block 第一层编程视图最多输入 Tile 数 |
| `MAX_OUTPUT_TILES` | 4 | 单个 Vector block 第一层编程视图最多输出 Tile 数 |

### 12.2 派生参数

| 参数 | 计算公式 | 默认值 |
|------|----------|--------|
| `PREG_WIDTH` | log2(PRF_ENTRIES) | 6 |
| `THREAD_WIDTH` | log2(SMT_THREADS) | 2 |
| `GROUP_LANES` | LANES | 64 |
| `FLIT_BYTES` | LANES × LANE_WIDTH / 8 | 256 |

---

## 13. 约束与限制

### 13.1 当前版本限制

1. **仅支持 FP32**：FP64/FP16/FP8 数据格式后续扩展
2. **暂不支持分支**：向量块块体微指令流为线性代码，不支持分支指令。
3. **标量操作范围待补齐**：Vector Core 内部包含 2 条 scalar pipe 和独立 scalar register file；当前版本需要继续补齐 scalar ISA、scalar register 编址、scalar load 地址发射和与 B.IOR 的绑定语义。
4. **固定 64 lane**：不支持动态 lane 数量调整
5. **LB0 建议为 64 的整数倍**：非整数倍时最后一个 Group 需要 lane mask 处理

### 13.2 Lane Mask

当总线程数不是 64 的整数倍时，最后一个 Group 的部分 lane 无效。需要 lane mask 机制：

```
last_group_active_lanes = total_threads - (group_total - 1) × 64
lane_mask = (1 << last_group_active_lanes) - 1
```

被 mask 掉的 lane：
- Load 操作：正常读取但结果丢弃
- 计算操作：正常执行但结果不写回
- Store 操作：不发出写请求（需要部分写支持或 mask store）

---

## 14. 与 BCC 的交互协议

### 14.1 块命令派发

```
BCC BCtrl ──(cmd_valid/ready)──> Vector Core Cmd Queue
```

BCC 的 BISQ 通过 `pe_sel` 字段区分目标 PE：
- `pe_sel = 0`：TMA
- `pe_sel = 1`：Cube
- `pe_sel = 2`：TAU
- `pe_sel = 3`：Vector（新增）

### 14.2 完成回报

```
Vector Core ──(done_valid, done_bid)──> BCC/BROB
```

Vector Core 在所有 Group 执行完毕后，将 `bid` 回报给 BCC/BROB，BCC/BROB 使用该 ID 标记该块命令为 done。这一回报也称为 Block resolve。

### 14.3 B.IOR 寄存器传递

块头中的 `B.IOR` 指定了 GPR/Scalar 绑定。BCC 在派发块命令时，将对应 GPR 的值作为 payload 传递给 Vector Core。Vector Core 接收后将这些值复制到内部 scalar register file；同一 Block 的不同 Group 重复读取 Vector 内部的本地副本，而不是反复访问 BCC Register。Vector Core 可以将这些标量值广播到所有 lane 使用。

---

## 15. 文件结构规划

```
janus/pyc/janus/vec/
├── __init__.py
├── vec_core.py          # Vector Core 顶层
├── group_splitter.py    # Group Splitter + LC 生成器
├── vec_frontend.py      # 取指 + 译码（复用 BCC IFU 框架）
├── vec_rename.py        # Clockhand rename
├── vec_issue.py         # Issue Queue + Scheduler
├── vec_exec.py          # 执行单元（VALU, VFMA, VFDIV, VCVT）
├── vec_scalar.py        # Vector Core 内部 scalar pipe + scalar register file
├── vec_mem.py           # VMEM 单元（地址生成 + TMU 接口）
├── vec_regfile.py       # 2048-bit 向量 PRF
├── vec_rob.py           # Vector ROB
└── vec_params.py        # 参数定义
```

---

## 附录 A: 向量指令集摘要

| 指令 | 格式 | 含义 |
|------|------|------|
| `v.lw` | `v.lw [tile, lc<<shift] -> vt` | 从 TileReg 加载 32-bit |
| `v.lh` | `v.lh [tile, lc<<shift] -> vt` | 从 TileReg 加载 16-bit |
| `v.sw` | `v.sw vt#N, [tile, lc<<shift]` | 存储 32-bit 到 TileReg |
| `v.sh` | `v.sh vt#N, [tile, lc<<shift]` | 存储 16-bit 到 TileReg |
| `v.fadd` | `v.fadd vt#A, vt#B -> vt` | FP32 加法 |
| `v.fsub` | `v.fsub vt#A, vt#B -> vt` | FP32 减法 |
| `v.fmul` | `v.fmul vt#A, vt#B -> vt` | FP32 乘法 |
| `v.fmadd` | `v.fmadd vt#A, vt#B, vt#C -> vt` | FP32 乘加 (A×B+C) |
| `v.fdiv` | `v.fdiv vt#A, vt#B -> vt` | FP32 除法 |
| `v.fcvtfp32fp16` | `v.fcvtfp32fp16 vt#A -> vt` | FP32 转 FP16 |
| `v.fcvtfp16fp32` | `v.fcvtfp16fp32 vt#A -> vt` | FP16 转 FP32 |
| `v.vadd` | `v.vadd vt#A, vt#B -> vt` | 整数加法 |
| `v.vsub` | `v.vsub vt#A, vt#B -> vt` | 整数减法 |
| `v.vand` | `v.vand vt#A, vt#B -> vt` | 按位与 |
| `v.vor` | `v.vor vt#A, vt#B -> vt` | 按位或 |
| `v.vxor` | `v.vxor vt#A, vt#B -> vt` | 按位异或 |
| `v.max` | `v.max vt#A -> vt` | reduction max 片段，精确语义待补 |
| `v.exp` | `v.exp vt#A -> vt` | 指数函数/SFU，精确时延待补 |
| `v.msub` | `v.msub vt#A, vt#B -> vt` | 减 max / fused subtract 形式，精确定义待补 |
| `v.add` | `v.add vt#A -> vt` | reduction add 片段，精确语义待补 |
| `v.gather` | TBD | Gather load，章节待补 |
| `v.scatter` | TBD | Scatter store，章节待补 |

## 附录 B: 术语表

| 术语 | 全称 | 含义 |
|------|------|------|
| Vector Core | 向量执行核 | Janus 中的向量计算引擎 |
| SIMT | Single Instruction, Multiple Threads | 编程模型：单指令多线程 |
| SIMD | Single Instruction, Multiple Data | 微架构模型：单指令多数据 |
| Lane | 执行通道 | SIMD 中的一个并行计算单元 |
| Group | 线程组 | 64 个连续线程的集合，类似 NVIDIA warp |
| Clockhand | 时钟指针 | 相对索引寄存器机制 |
| PRF | Physical Register File | 物理寄存器文件 |
| SMT | Simultaneous Multi-Threading | 同时多线程 |
| OoO | Out-of-Order | 乱序执行 |
| LB | Loop Bound | 循环边界 |
| LC | Loop Counter | 循环计数器 |
| VALU | Vector ALU | 向量算术逻辑单元 |
| VFMA | Vector Fused Multiply-Add | 向量融合乘加单元 |
| VFDIV | Vector Floating-point Divider | 向量浮点除法单元 |
| VCVT | Vector Convert | 向量格式转换单元 |
| VMEM | Vector Memory Unit | 向量访存单元 |
| VLIQ | Vector Load Inflight Queue | 向量 load 在途队列 |
| TMU | Tile Management Unit | Tile 管理单元 |
| TileReg | Tile Register File | Tile 寄存器文件 |
| BCC | Block Control Core | 块控制核 |
| BISQ | Block Issue Queue | 块发射队列 |
| BROB | Block Reorder Buffer | 块重排序缓冲 |
| BID | Block ID | Vector Core 与 BCC/BROB 之间用于完成回报匹配的块标识 |
| Scalar Pipe | Scalar execution pipe | Vector Core 内部标量执行管线 |
| Scalar RF | Scalar Register File | Vector Core 内部标量寄存器文件 |
| Flit | Flow control unit | Ring 上传输的最小数据单位（256B） |


---

## 参考资料

1. Toru Koizumi 等，*Clockhands: Rename-free Instruction Set Architecture for Out-of-order Processors*，MICRO 2023，DOI: `10.1145/3613424.3614272`。
   机构页面: <https://pure.nitech.ac.jp/en/publications/clockhands-rename-free-instruction-set-architecture-for-out-of-or/>
   PDF: <https://www.rsg.ci.i.u-tokyo.ac.jp/members/shioya/pdfs/Koizumi-MICRO%2723.pdf>
2. LinxISA 仓库：块头和 Vector 指令的最终二进制编码以该仓库定义为准。
