# Makefile para compilar y simular Verilog en src/

# Archivos fuente
SRC = femto.v
TOP = femto   # m贸dulo top-level

# Archivos de salida
OUT = simv
WAVES = waves.vcd

# Compilaci贸n con Icarus Verilog
all: $(OUT)

$(OUT): $(SRC)
	iverilog -o $(OUT) -s $(TOP) $(SRC)

# Ejecutar simulaci贸n
run: $(OUT)
	./$(OUT)

# Ejecutar simulaci贸n y generar ondas
waves: $(OUT)
	./$(OUT)
	gtkwave $(WAVES) &

# Limpiar archivos generados
clean:
	rm -f $(OUT) $(WAVES)

