# FPGA
FPGA Demo
## and_gate
二输入与门
 - top1: 顶层模块
 - and_gate: 数据流建模（组合逻辑）
 - and_gate_behaviour_com: 行为建模（组合逻辑）
 - and_gate_behaviour_timing: 行为建模（时序逻辑电路）
