verilog work "src/key_test.v"
