# Verilog-verification-automation-tool

#### 1. 전체적인 구조
+ adder.v:
+ adder_tb.v

