TimeQuest Timing Analyzer report for Uni_Projektas
Fri Jan 13 22:52:07 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; CLK                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                    ;
; Clock_divider:clock_divider1|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:clock_divider1|clock_out } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                      ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 34.79 MHz  ; 34.79 MHz       ; CLK                                    ;      ;
; 135.24 MHz ; 135.24 MHz      ; Clock_divider:clock_divider1|clock_out ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow Model Setup Summary                                         ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; CLK                                    ; -27.744 ; -14290.346    ;
; Clock_divider:clock_divider1|clock_out ; -6.394  ; -2303.235     ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.499 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.499 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.567 ; -2364.221     ;
; Clock_divider:clock_divider1|clock_out ; -2.269 ; -752.280      ;
+----------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                      ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.744 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.810     ;
; -27.740 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 28.799     ;
; -27.670 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.705     ;
; -27.617 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 28.676     ;
; -27.591 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.657     ;
; -27.544 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.579     ;
; -27.526 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.592     ;
; -27.473 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 28.512     ;
; -27.465 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.531     ;
; -27.456 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.491     ;
; -27.430 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.484     ;
; -27.427 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 28.486     ;
; -27.397 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.432     ;
; -27.386 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 28.435     ;
; -27.363 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 28.412     ;
; -27.354 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.389     ;
; -27.348 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 28.387     ;
; -27.339 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 28.398     ;
; -27.336 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.402     ;
; -27.330 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.365     ;
; -27.317 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.383     ;
; -27.288 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 28.334     ;
; -27.284 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 28.341     ;
; -27.275 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.341     ;
; -27.271 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.306     ;
; -27.260 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 28.309     ;
; -27.245 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.280     ;
; -27.241 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 28.280     ;
; -27.237 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 28.286     ;
; -27.211 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.265     ;
; -27.194 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.248     ;
; -27.192 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.246     ;
; -27.165 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 28.211     ;
; -27.161 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 28.218     ;
; -27.158 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 28.197     ;
; -27.140 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.175     ;
; -27.119 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.154     ;
; -27.118 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 28.157     ;
; -27.099 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.165     ;
; -27.093 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.147     ;
; -27.081 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.116     ;
; -27.070 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 28.119     ;
; -27.070 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 28.109     ;
; -27.047 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 28.096     ;
; -27.011 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 28.077     ;
; -27.004 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.058     ;
; -26.991 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 28.025     ;
; -26.990 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 28.025     ;
; -26.975 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 28.021     ;
; -26.975 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.029     ;
; -26.971 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 28.028     ;
; -26.962 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 28.021     ;
; -26.956 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 28.010     ;
; -26.945 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.980     ;
; -26.929 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.964     ;
; -26.928 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.967     ;
; -26.926 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.961     ;
; -26.925 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.991     ;
; -26.909 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.975     ;
; -26.908 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 27.967     ;
; -26.901 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 27.955     ;
; -26.896 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.962     ;
; -26.892 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 27.939     ;
; -26.887 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 27.933     ;
; -26.885 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.951     ;
; -26.883 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 27.940     ;
; -26.865 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 27.899     ;
; -26.864 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.899     ;
; -26.847 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.913     ;
; -26.840 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.879     ;
; -26.839 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 27.898     ;
; -26.832 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.013     ; 27.859     ;
; -26.819 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.854     ;
; -26.799 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.865     ;
; -26.785 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 27.839     ;
; -26.769 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 27.816     ;
; -26.766 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 27.820     ;
; -26.742 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 27.787     ;
; -26.738 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[14] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 27.797     ;
; -26.736 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 27.790     ;
; -26.733 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.017      ; 27.790     ;
; -26.712 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.747     ;
; -26.709 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.013     ; 27.736     ;
; -26.695 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.761     ;
; -26.688 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.737     ;
; -26.675 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 27.709     ;
; -26.674 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.709     ;
; -26.649 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.019      ; 27.708     ;
; -26.642 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.691     ;
; -26.641 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.676     ;
; -26.639 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 27.678     ;
; -26.634 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 27.679     ;
; -26.629 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 27.664     ;
; -26.619 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 27.664     ;
; -26.619 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.009      ; 27.668     ;
; -26.609 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 27.675     ;
; -26.604 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.006     ; 27.638     ;
; -26.588 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.021      ; 27.649     ;
; -26.579 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 27.626     ;
; -26.572 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.003      ; 27.615     ;
+---------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                  ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[5]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[6]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[7]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[8]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[9]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[10]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[12]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[13]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[14]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[15]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.394 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|counter[11]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.431      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[5]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[6]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[7]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[8]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[9]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[10]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[12]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[13]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[14]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[15]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.374 ; ADC_Manager:ADC_Manager1|counter[5]  ; ADC_Manager:ADC_Manager1|counter[11]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.414      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[5]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[6]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[7]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[8]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[9]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[10]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[12]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[13]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[14]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[15]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.226 ; ADC_Manager:ADC_Manager1|counter[17] ; ADC_Manager:ADC_Manager1|counter[11]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 7.263      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[5]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[6]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[7]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[8]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[9]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[10]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[12]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[13]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[14]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[15]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.152 ; ADC_Manager:ADC_Manager1|counter[14] ; ADC_Manager:ADC_Manager1|counter[11]     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.192      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[16] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[17] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[18] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[19] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[20] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[21] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[22] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[23] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[24] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[25] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[26] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[27] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[28] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[29] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[30] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.130 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[31] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 7.175      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[1]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[2]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[3]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[4]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[5]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[6]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[7]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[8]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[9]  ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[10] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[11] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[12] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[13] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[14] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.121 ; ADC_Manager:ADC_Manager1|counter[16] ; ADC_Manager:ADC_Manager1|data_counts[15] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 7.165      ;
; -6.115 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|counter[0]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.155      ;
; -6.115 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|counter[1]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.155      ;
; -6.115 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|counter[2]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.155      ;
; -6.115 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|counter[3]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.155      ;
; -6.115 ; ADC_Manager:ADC_Manager1|counter[7]  ; ADC_Manager:ADC_Manager1|counter[4]      ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 7.155      ;
+--------+--------------------------------------+------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|readDataFromRam                                                      ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]                                                       ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]                                                       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|check_corr                                                           ; ADC_Manager:ADC_Manager1|check_corr                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_found                                                      ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][2]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][7]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[28][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.040      ;
; 0.736 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[29][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.042      ;
; 0.741 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][2]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[26][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ADC_Manager:ADC_Manager1|c_0_func[0][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_0_func[3][5]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; ADC_Manager:ADC_Manager1|c_1_func[6][7]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[6][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[26][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][7]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][5]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][7]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19]                      ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.051      ;
; 0.753 ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.791 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.097      ;
; 0.890 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][3]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.196      ;
; 0.891 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][1]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.197      ;
; 0.891 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][6]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.197      ;
; 0.891 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][7]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.197      ;
; 0.906 ; ADC_Manager:ADC_Manager1|data_buffer[1]                                                       ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|data_buffer[0]                                                       ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][1]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[26][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.214      ;
; 0.914 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][6]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.220      ;
; 0.932 ; Clock_divider:clock_divider1|half_clock[1]                                                    ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.238      ;
; 1.069 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][5]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[29][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.375      ;
; 1.093 ; ADC_Manager:ADC_Manager1|c_0_func[6][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[6][6]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.398      ;
; 1.124 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][4]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.431      ;
; 1.163 ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; ADC_Manager:ADC_Manager1|c_0_func[2][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; ADC_Manager:ADC_Manager1|c_0_func[0][1]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6] ; ADC_Manager:ADC_Manager1|c_preamb_func[36][6]                                                                          ; CLK          ; CLK         ; 0.000        ; -0.079     ; 1.396      ;
; 1.171 ; Clock_divider:clock_divider1|counter[6]                                                       ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; Clock_divider:clock_divider1|counter[2]                                                       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; Clock_divider:clock_divider1|counter[2]                                                       ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; Clock_divider:clock_divider1|counter[1]                                                       ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; Clock_divider:clock_divider1|counter[4]                                                       ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.197 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][0]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.503      ;
; 1.203 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][1]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.509      ;
; 1.208 ; ADC_Manager:ADC_Manager1|c_preamb_func[1][4]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.513      ;
; 1.211 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                       ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.213 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.214 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][2]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.520      ;
; 1.221 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][4]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.528      ;
; 1.224 ; Clock_divider:clock_divider1|counter[5]                                                       ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; Clock_divider:clock_divider1|counter[7]                                                       ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.532      ;
; 1.227 ; Clock_divider:clock_divider1|counter[3]                                                       ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.533      ;
; 1.233 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][2]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.540      ;
; 1.234 ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][2]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[29][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.541      ;
; 1.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.547      ;
; 1.269 ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7] ; ADC_Manager:ADC_Manager1|c_preamb_func[36][7]                                                                          ; CLK          ; CLK         ; 0.000        ; -0.079     ; 1.496      ;
; 1.276 ; ADC_Manager:ADC_Manager1|readDataFromRam                                                      ; ADC_Manager:ADC_Manager1|ram_counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.582      ;
; 1.394 ; ADC_Manager:ADC_Manager1|c_0_func[4][4]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.702      ;
; 1.412 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][5]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][5]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.716      ;
; 1.418 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][1]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.722      ;
; 1.419 ; ADC_Manager:ADC_Manager1|c_0_func[4][3]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.727      ;
; 1.425 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[7]                                                   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.800      ;
; 1.433 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[6]                                                   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.808      ;
; 1.435 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][0]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.007     ; 1.734      ;
; 1.441 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][4]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.747      ;
; 1.453 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[1]                                                   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.108      ; 1.828      ;
; 1.457 ; ADC_Manager:ADC_Manager1|c_0_func[4][1]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.765      ;
; 1.457 ; ADC_Manager:ADC_Manager1|c_0_func[4][1]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.765      ;
; 1.459 ; ADC_Manager:ADC_Manager1|c_1_func[5][7]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.769      ;
; 1.468 ; ADC_Manager:ADC_Manager1|c_0_func[0][2]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.768      ;
; 1.484 ; ADC_Manager:ADC_Manager1|c_preamb_func[12][6]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.790      ;
; 1.485 ; Clock_divider:clock_divider1|counter[0]                                                       ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.791      ;
+-------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done                     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.737 ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][3]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.043      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[36][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; ADC_Manager:ADC_Manager1|adc_buffer[24][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; ADC_Manager:ADC_Manager1|adc_buffer[30][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.051      ;
; 0.753 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; ADC_Manager:ADC_Manager1|adc_buffer[34][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; ADC_Manager:ADC_Manager1|adc_buffer[41][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; ADC_Manager:ADC_Manager1|adc_buffer[30][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.062      ;
; 0.758 ; ADC_Manager:ADC_Manager1|adc_buffer[22][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.064      ;
; 0.897 ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.203      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.898 ; ADC_Manager:ADC_Manager1|adc_buffer[47][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.204      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.899 ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[47][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.900 ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; ADC_Manager:ADC_Manager1|adc_buffer[22][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.209      ;
; 0.905 ; ADC_Manager:ADC_Manager1|adc_buffer[30][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[30][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[41][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[42][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ADC_Manager:ADC_Manager1|adc_buffer[47][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[22][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[24][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; ADC_Manager:ADC_Manager1|adc_buffer[37][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[22][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; ADC_Manager:ADC_Manager1|adc_buffer[39][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ADC_Manager:ADC_Manager1|adc_buffer[33][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[34][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.217      ;
; 0.929 ; ADC_Manager:ADC_Manager1|adc_buffer[7][2]              ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.235      ;
; 0.943 ; ADC_Manager:ADC_Manager1|adc_buffer[44][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.249      ;
; 1.117 ; ADC_Manager:ADC_Manager1|adc_buffer[30][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.423      ;
; 1.134 ; ADC_Manager:ADC_Manager1|adc_buffer[41][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.440      ;
; 1.136 ; ADC_Manager:ADC_Manager1|adc_buffer[18][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[19][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.442      ;
; 1.166 ; ADC_Manager:ADC_Manager1|data_counts[16]               ; ADC_Manager:ADC_Manager1|data_counts[16]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.473      ;
; 1.171 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.487      ;
; 1.184 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.203 ; ADC_Manager:ADC_Manager1|adc_buffer[36][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.509      ;
; 1.210 ; ADC_Manager:ADC_Manager1|adc_buffer[40][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.210 ; ADC_Manager:ADC_Manager1|adc_buffer[46][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.516      ;
; 1.212 ; ADC_Manager:ADC_Manager1|adc_buffer[36][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.518      ;
; 1.213 ; ADC_Manager:ADC_Manager1|adc_buffer[37][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; ADC_Manager:ADC_Manager1|adc_buffer[39][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; ADC_Manager:ADC_Manager1|adc_buffer[46][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[47][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.214 ; ADC_Manager:ADC_Manager1|adc_buffer[22][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.214 ; ADC_Manager:ADC_Manager1|adc_buffer[44][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.216 ; ADC_Manager:ADC_Manager1|adc_buffer[34][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; ADC_Manager:ADC_Manager1|adc_buffer[30][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[41][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.524      ;
; 1.220 ; ADC_Manager:ADC_Manager1|adc_buffer[36][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; ADC_Manager:ADC_Manager1|adc_buffer[34][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[8]                    ; ADC_Manager:ADC_Manager1|counter[8]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; ADC_Manager:ADC_Manager1|counter[10]                   ; ADC_Manager:ADC_Manager1|counter[10]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 1.531      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -2.269 ; 0.500        ; 2.769          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -2.269 ; 0.500        ; 2.769          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.708 ; 5.708 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.578 ; 5.578 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 5.708 ; 5.708 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 5.092 ; 5.092 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 5.139 ; 5.139 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.772 ; 4.772 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 4.790 ; 4.790 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 5.409 ; 5.409 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 1.836 ; 1.836 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -1.570 ; -1.570 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -5.312 ; -5.312 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -5.442 ; -5.442 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -4.826 ; -4.826 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -4.873 ; -4.873 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -4.506 ; -4.506 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -4.524 ; -4.524 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -5.143 ; -5.143 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -1.570 ; -1.570 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 8.006 ; 8.006 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.653 ; 7.653 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.665 ; 7.665 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.269 ; 7.269 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.961 ; 7.961 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 8.006 ; 8.006 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.264 ; 7.264 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.189 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.189 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 7.264 ; 7.264 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.653 ; 7.653 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.665 ; 7.665 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.269 ; 7.269 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.961 ; 7.961 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 8.006 ; 8.006 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.264 ; 7.264 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.189 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.189 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -7.615 ; -3912.832     ;
; Clock_divider:clock_divider1|clock_out ; -1.389 ; -482.865      ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Hold Summary                                        ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; CLK                                    ; 0.215 ; 0.000         ;
; Clock_divider:clock_divider1|clock_out ; 0.215 ; 0.000         ;
+----------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; CLK                                    ; -2.000 ; -1606.676     ;
; Clock_divider:clock_divider1|clock_out ; -1.519 ; -506.608      ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                     ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.615 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.673      ;
; -7.575 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.633      ;
; -7.569 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.627      ;
; -7.559 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.613      ;
; -7.546 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.575      ;
; -7.527 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.585      ;
; -7.515 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.569      ;
; -7.506 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.544      ;
; -7.500 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.529      ;
; -7.500 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.531      ;
; -7.494 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.523      ;
; -7.483 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.541      ;
; -7.480 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.511      ;
; -7.476 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.514      ;
; -7.475 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.533      ;
; -7.462 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.500      ;
; -7.456 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.487      ;
; -7.455 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.493      ;
; -7.452 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.481      ;
; -7.450 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.508      ;
; -7.450 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.479      ;
; -7.448 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.477      ;
; -7.446 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.494      ;
; -7.437 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.495      ;
; -7.436 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.467      ;
; -7.433 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.491      ;
; -7.430 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.468      ;
; -7.426 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.484      ;
; -7.421 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.475      ;
; -7.415 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.460      ;
; -7.409 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.448      ;
; -7.409 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.447      ;
; -7.406 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.435      ;
; -7.406 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.435      ;
; -7.406 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.435      ;
; -7.404 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.462      ;
; -7.404 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.433      ;
; -7.402 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.450      ;
; -7.386 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.440      ;
; -7.380 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.438      ;
; -7.369 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.414      ;
; -7.368 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.406      ;
; -7.368 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.422      ;
; -7.365 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.404      ;
; -7.362 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.393      ;
; -7.360 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.389      ;
; -7.354 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.383      ;
; -7.353 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.398      ;
; -7.350 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.395      ;
; -7.350 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.408      ;
; -7.343 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.401      ;
; -7.342 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.373      ;
; -7.337 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.365      ;
; -7.337 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.376      ;
; -7.336 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.374      ;
; -7.333 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.371      ;
; -7.327 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.358      ;
; -7.324 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.378      ;
; -7.315 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.353      ;
; -7.312 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.341      ;
; -7.312 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.341      ;
; -7.310 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.368      ;
; -7.310 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.339      ;
; -7.308 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.356      ;
; -7.308 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.366      ;
; -7.307 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.352      ;
; -7.307 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 8.338      ;
; -7.304 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.349      ;
; -7.301 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.346      ;
; -7.296 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 8.332      ;
; -7.293 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.332      ;
; -7.291 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 8.319      ;
; -7.286 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][3] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.344      ;
; -7.281 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.310      ;
; -7.275 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.020      ; 8.327      ;
; -7.275 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.320      ;
; -7.273 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.321      ;
; -7.271 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.310      ;
; -7.270 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.307      ;
; -7.266 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.295      ;
; -7.266 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.295      ;
; -7.264 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.287      ;
; -7.260 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.306      ;
; -7.255 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.300      ;
; -7.250 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.304      ;
; -7.250 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.004      ; 8.286      ;
; -7.236 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.007      ; 8.275      ;
; -7.231 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.020      ; 8.283      ;
; -7.230 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][5]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.278      ;
; -7.230 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[15] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.288      ;
; -7.230 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][3]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.022      ; 8.284      ;
; -7.229 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][1] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.274      ;
; -7.229 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 8.258      ;
; -7.224 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.005      ; 8.261      ;
; -7.220 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; -0.009     ; 8.243      ;
; -7.218 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.026      ; 8.276      ;
; -7.216 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][4]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[18] ; CLK          ; CLK         ; 1.000        ; 0.014      ; 8.262      ;
; -7.213 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[17] ; CLK          ; CLK         ; 1.000        ; 0.013      ; 8.258      ;
; -7.212 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]  ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19] ; CLK          ; CLK         ; 1.000        ; 0.016      ; 8.260      ;
; -7.211 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][5] ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[16] ; CLK          ; CLK         ; 1.000        ; 0.006      ; 8.249      ;
+--------+---------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                  ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.389 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|counter[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.003     ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[5]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[6]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[7]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[8]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[9]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[10]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[12]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[13]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[14]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[15]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.386 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|counter[11]       ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.418      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.348 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.004      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[16]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[17]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[18]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[19]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[20]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[21]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[22]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[23]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[24]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[25]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[26]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[27]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[28]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[29]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[30]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.345 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[31]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.007      ; 2.384      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.341 ; ADC_Manager:ADC_Manager1|counter[16]       ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.002      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[1]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[2]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[3]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[4]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[5]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[6]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[7]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[8]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[9]    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[10]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[11]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[12]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[13]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[14]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.338 ; ADC_Manager:ADC_Manager1|counter[5]        ; ADC_Manager:ADC_Manager1|data_counts[15]   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.005      ; 2.375      ;
; -1.337 ; ADC_Manager:ADC_Manager1|adc_buffer[39][7] ; ADC_Manager:ADC_Manager1|adc_buffer[40][7] ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; -0.030     ; 2.339      ;
; -1.334 ; ADC_Manager:ADC_Manager1|counter[14]       ; ADC_Manager:ADC_Manager1|counter[0]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.366      ;
; -1.334 ; ADC_Manager:ADC_Manager1|counter[14]       ; ADC_Manager:ADC_Manager1|counter[1]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.366      ;
; -1.334 ; ADC_Manager:ADC_Manager1|counter[14]       ; ADC_Manager:ADC_Manager1|counter[2]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.366      ;
; -1.334 ; ADC_Manager:ADC_Manager1|counter[14]       ; ADC_Manager:ADC_Manager1|counter[3]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.366      ;
; -1.334 ; ADC_Manager:ADC_Manager1|counter[14]       ; ADC_Manager:ADC_Manager1|counter[4]        ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 1.000        ; 0.000      ; 2.366      ;
+--------+--------------------------------------------+--------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                     ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|readDataFromRam                                                      ; ADC_Manager:ADC_Manager1|readDataFromRam                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]                                                       ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]                                                       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|check_corr                                                           ; ADC_Manager:ADC_Manager1|check_corr                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_found                                                      ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][2]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; ADC_Manager:ADC_Manager1|c_preamb_func[28][7]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[28][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[29][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_0_func[3][5]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|c_0_func[0][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[0][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][2]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[26][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|c_1_func[6][7]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[6][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[26][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][7]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ADC_Manager:ADC_Manager1|Correlation_function:corr_long|output_value[19]                      ; ADC_Manager:ADC_Manager1|preambule_found                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][5]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][7]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][7]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[31]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.261 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.413      ;
; 0.299 ; Clock_divider:clock_divider1|half_clock[1]                                                    ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.451      ;
; 0.312 ; ADC_Manager:ADC_Manager1|c_preamb_func[26][1]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[26][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.466      ;
; 0.317 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][6]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.469      ;
; 0.322 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][1]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][3]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; ADC_Manager:ADC_Manager1|c_preamb_func[11][6]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][7]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; ADC_Manager:ADC_Manager1|data_buffer[0]                                                       ; ADC_Manager:ADC_Manager1|data_buffer[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|data_buffer[1]                                                       ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.334 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][5]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[29][5]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.486      ;
; 0.349 ; ADC_Manager:ADC_Manager1|c_0_func[6][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[6][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.501      ;
; 0.355 ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[16]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; ADC_Manager:ADC_Manager1|c_0_func[0][1]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[0][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; ADC_Manager:ADC_Manager1|c_0_func[2][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[2][6]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[9]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[11]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[17]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Clock_divider:clock_divider1|counter[6]                                                       ; Clock_divider:clock_divider1|counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[18]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[25]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[27]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[13]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[14]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[15]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[20]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[23]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[29]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[30]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; Clock_divider:clock_divider1|counter[1]                                                       ; Clock_divider:clock_divider1|counter[1]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Clock_divider:clock_divider1|counter[4]                                                       ; Clock_divider:clock_divider1|counter[4]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Clock_divider:clock_divider1|counter[2]                                                       ; Clock_divider:clock_divider1|clock_out                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; Clock_divider:clock_divider1|counter[2]                                                       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[8]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[10]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[19]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[24]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[26]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[6]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[12]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[21]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[22]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                      ; ADC_Manager:ADC_Manager1|ram_counter[28]                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Clock_divider:clock_divider1|counter[5]                                                       ; Clock_divider:clock_divider1|counter[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                       ; ADC_Manager:ADC_Manager1|ram_counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Clock_divider:clock_divider1|counter[3]                                                       ; Clock_divider:clock_divider1|counter[3]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Clock_divider:clock_divider1|counter[7]                                                       ; Clock_divider:clock_divider1|counter[7]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.386 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[1]                                          ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.538      ;
; 0.401 ; ADC_Manager:ADC_Manager1|c_preamb_func[8][4]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.553      ;
; 0.407 ; ADC_Manager:ADC_Manager1|c_preamb_func[5][0]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[5][0]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.559      ;
; 0.410 ; ADC_Manager:ADC_Manager1|c_preamb_func[18][1]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.561      ;
; 0.410 ; ADC_Manager:ADC_Manager1|c_preamb_func[29][2]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[29][2]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.562      ;
; 0.413 ; ADC_Manager:ADC_Manager1|data_buffer[3]                                                       ; ADC_Manager:ADC_Manager1|data_buffer[5]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; ADC_Manager:ADC_Manager1|c_preamb_func[1][4]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]                                                                       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.565      ;
; 0.416 ; ADC_Manager:ADC_Manager1|c_preamb_func[0][2]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.568      ;
; 0.417 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][4]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.570      ;
; 0.423 ; ADC_Manager:ADC_Manager1|c_preamb_func[9][2]                                                  ; ADC_Manager:ADC_Manager1|c_long_func_input[9][2]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.576      ;
; 0.424 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[7]                                                   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.631      ;
; 0.429 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[6]                                                   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.636      ;
; 0.429 ; ADC_Manager:ADC_Manager1|c_preamb_func[10][3]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.582      ;
; 0.432 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][5]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][5]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.583      ;
; 0.435 ; ADC_Manager:ADC_Manager1|c_preamb_func[27][1]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[27][1]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.586      ;
; 0.439 ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6] ; ADC_Manager:ADC_Manager1|c_preamb_func[36][6]                                                                          ; CLK          ; CLK         ; 0.000        ; -0.043     ; 0.548      ;
; 0.442 ; ADC_Manager:ADC_Manager1|RAM_ADDRESS_BUS[1]                                                   ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.649      ;
; 0.447 ; ADC_Manager:ADC_Manager1|c_preamb_func[49][0]                                                 ; ADC_Manager:ADC_Manager1|c_long_func_input[49][0]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.006     ; 0.593      ;
; 0.450 ; Clock_divider:clock_divider1|counter[0]                                                       ; Clock_divider:clock_divider1|counter[2]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; ADC_Manager:ADC_Manager1|c_0_func[4][1]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.604      ;
; 0.452 ; ADC_Manager:ADC_Manager1|c_1_func[5][7]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[5][7]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.607      ;
; 0.453 ; ADC_Manager:ADC_Manager1|c_0_func[4][1]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.606      ;
; 0.454 ; ADC_Manager:ADC_Manager1|c_0_func[4][4]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[4][4]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.607      ;
; 0.456 ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7] ; ADC_Manager:ADC_Manager1|c_preamb_func[36][7]                                                                          ; CLK          ; CLK         ; 0.000        ; -0.043     ; 0.565      ;
; 0.461 ; ADC_Manager:ADC_Manager1|c_1_func[1][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[11][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.614      ;
; 0.467 ; ADC_Manager:ADC_Manager1|c_0_func[4][3]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]                                                                       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.620      ;
; 0.468 ; ADC_Manager:ADC_Manager1|c_0_func[6][6]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[16][6]                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; Clock_divider:clock_divider1|counter[7]                                                       ; Clock_divider:clock_divider1|counter[0]                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.621      ;
; 0.470 ; ADC_Manager:ADC_Manager1|c_0_func[0][2]                                                       ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]                                                                      ; CLK          ; CLK         ; 0.000        ; -0.007     ; 0.615      ;
+-------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_divider:clock_divider1|clock_out'                                                                                                                                                                                          ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|data_counts[0]                ; ADC_Manager:ADC_Manager1|data_counts[0]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|data_done                     ; ADC_Manager:ADC_Manager1|data_done                     ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; ADC_Manager:ADC_Manager1|preambule_delay_done          ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]~_Duplicate_1 ; ADC_Manager:ADC_Manager1|adc_buffer[9][3]              ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[36][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ADC_Manager:ADC_Manager1|adc_buffer[39][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[30][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ADC_Manager:ADC_Manager1|adc_buffer[24][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; ADC_Manager:ADC_Manager1|adc_buffer[41][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; ADC_Manager:ADC_Manager1|adc_buffer[34][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ADC_Manager:ADC_Manager1|data_counts[31]               ; ADC_Manager:ADC_Manager1|data_counts[31]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ADC_Manager:ADC_Manager1|adc_buffer[41][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; ADC_Manager:ADC_Manager1|adc_buffer[42][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; ADC_Manager:ADC_Manager1|adc_buffer[30][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; ADC_Manager:ADC_Manager1|adc_buffer[22][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.398      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[34][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[35][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[36][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[38][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[47][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[22][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[47][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[42][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[47][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ADC_Manager:ADC_Manager1|adc_buffer[43][7]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][7]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[44][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; ADC_Manager:ADC_Manager1|adc_buffer[30][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[30][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[30][3]             ; ADC_Manager:ADC_Manager1|adc_buffer[31][3]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[22][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[41][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[42][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[42][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[43][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[36][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[37][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[47][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[48][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; ADC_Manager:ADC_Manager1|adc_buffer[37][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[38][0]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][0]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; ADC_Manager:ADC_Manager1|adc_buffer[24][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[25][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[39][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[22][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[23][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; ADC_Manager:ADC_Manager1|adc_buffer[43][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[44][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[37][1]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][1]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; ADC_Manager:ADC_Manager1|adc_buffer[39][6]             ; ADC_Manager:ADC_Manager1|adc_buffer[40][6]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; ADC_Manager:ADC_Manager1|adc_buffer[37][2]             ; ADC_Manager:ADC_Manager1|adc_buffer[38][2]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; ADC_Manager:ADC_Manager1|adc_buffer[33][5]             ; ADC_Manager:ADC_Manager1|adc_buffer[34][5]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.483      ;
; 0.341 ; ADC_Manager:ADC_Manager1|adc_buffer[7][2]              ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]~_Duplicate_1 ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.493      ;
; 0.348 ; ADC_Manager:ADC_Manager1|adc_buffer[44][4]             ; ADC_Manager:ADC_Manager1|adc_buffer[45][4]             ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.500      ;
; 0.355 ; ADC_Manager:ADC_Manager1|counter[0]                    ; ADC_Manager:ADC_Manager1|counter[0]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; ADC_Manager:ADC_Manager1|data_counts[16]               ; ADC_Manager:ADC_Manager1|data_counts[16]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; ADC_Manager:ADC_Manager1|counter[16]                   ; ADC_Manager:ADC_Manager1|counter[16]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; ADC_Manager:ADC_Manager1|counter[18]                   ; ADC_Manager:ADC_Manager1|counter[18]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; ADC_Manager:ADC_Manager1|counter[23]                   ; ADC_Manager:ADC_Manager1|counter[23]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; ADC_Manager:ADC_Manager1|counter[17]                   ; ADC_Manager:ADC_Manager1|counter[17]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; ADC_Manager:ADC_Manager1|data_counts[17]               ; ADC_Manager:ADC_Manager1|data_counts[17]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[2]                    ; ADC_Manager:ADC_Manager1|counter[2]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[9]                    ; ADC_Manager:ADC_Manager1|counter[9]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[25]                   ; ADC_Manager:ADC_Manager1|counter[25]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[27]                   ; ADC_Manager:ADC_Manager1|counter[27]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|counter[11]                   ; ADC_Manager:ADC_Manager1|counter[11]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[2]                ; ADC_Manager:ADC_Manager1|data_counts[2]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[18]               ; ADC_Manager:ADC_Manager1|data_counts[18]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[25]               ; ADC_Manager:ADC_Manager1|data_counts[25]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; ADC_Manager:ADC_Manager1|data_counts[27]               ; ADC_Manager:ADC_Manager1|data_counts[27]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[4]                    ; ADC_Manager:ADC_Manager1|counter[4]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[7]                    ; ADC_Manager:ADC_Manager1|counter[7]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[13]                   ; ADC_Manager:ADC_Manager1|counter[13]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[14]                   ; ADC_Manager:ADC_Manager1|counter[14]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|counter[15]                   ; ADC_Manager:ADC_Manager1|counter[15]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[4]                ; ADC_Manager:ADC_Manager1|data_counts[4]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[7]                ; ADC_Manager:ADC_Manager1|data_counts[7]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[13]               ; ADC_Manager:ADC_Manager1|data_counts[13]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[14]               ; ADC_Manager:ADC_Manager1|data_counts[14]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[15]               ; ADC_Manager:ADC_Manager1|data_counts[15]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[20]               ; ADC_Manager:ADC_Manager1|data_counts[20]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[23]               ; ADC_Manager:ADC_Manager1|data_counts[23]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[29]               ; ADC_Manager:ADC_Manager1|data_counts[29]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; ADC_Manager:ADC_Manager1|data_counts[30]               ; ADC_Manager:ADC_Manager1|data_counts[30]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; ADC_Manager:ADC_Manager1|counter[1]                    ; ADC_Manager:ADC_Manager1|counter[1]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; ADC_Manager:ADC_Manager1|data_counts[9]                ; ADC_Manager:ADC_Manager1|data_counts[9]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; ADC_Manager:ADC_Manager1|data_counts[11]               ; ADC_Manager:ADC_Manager1|data_counts[11]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; ADC_Manager:ADC_Manager1|data_counts[1]                ; ADC_Manager:ADC_Manager1|data_counts[1]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[8]                    ; ADC_Manager:ADC_Manager1|counter[8]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[10]                   ; ADC_Manager:ADC_Manager1|counter[10]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[19]                   ; ADC_Manager:ADC_Manager1|counter[19]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[24]                   ; ADC_Manager:ADC_Manager1|counter[24]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|counter[26]                   ; ADC_Manager:ADC_Manager1|counter[26]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[3]                ; ADC_Manager:ADC_Manager1|data_counts[3]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[19]               ; ADC_Manager:ADC_Manager1|data_counts[19]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[24]               ; ADC_Manager:ADC_Manager1|data_counts[24]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; ADC_Manager:ADC_Manager1|data_counts[26]               ; ADC_Manager:ADC_Manager1|data_counts[26]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[5]                    ; ADC_Manager:ADC_Manager1|counter[5]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[6]                    ; ADC_Manager:ADC_Manager1|counter[6]                    ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[12]                   ; ADC_Manager:ADC_Manager1|counter[12]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[21]                   ; ADC_Manager:ADC_Manager1|counter[21]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[22]                   ; ADC_Manager:ADC_Manager1|counter[22]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|counter[28]                   ; ADC_Manager:ADC_Manager1|counter[28]                   ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[5]                ; ADC_Manager:ADC_Manager1|data_counts[5]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[6]                ; ADC_Manager:ADC_Manager1|data_counts[6]                ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[21]               ; ADC_Manager:ADC_Manager1|data_counts[21]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; ADC_Manager:ADC_Manager1|data_counts[22]               ; ADC_Manager:ADC_Manager1|data_counts[22]               ; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 0.000        ; 0.000      ; 0.524      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; wizard_ram:wizard_ram_1|altsyncram:altsyncram_component|altsyncram_i0d1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[21][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][2]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][3]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][4]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][5]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][6]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[22][7]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][0]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; CLK   ; Rise       ; ADC_Manager:ADC_Manager1|c_long_func_input[23][1]                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_divider:clock_divider1|clock_out'                                                                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][0] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][1] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][2] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][3] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][4] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][5] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][6] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[49][7] ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][0]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][1]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][2]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][3]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][4]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][5]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][6]  ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[8][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[0][7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[10][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[11][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[12][7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_divider:clock_divider1|clock_out ; Rise       ; ADC_Manager:ADC_Manager1|adc_buffer[13][1] ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 2.655 ; 2.655 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 2.550 ; 2.550 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 2.655 ; 2.655 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 2.419 ; 2.419 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 2.416 ; 2.416 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 2.302 ; 2.302 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 2.318 ; 2.318 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 2.562 ; 2.562 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 0.407 ; 0.407 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.287 ; -0.287 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.430 ; -2.430 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.535 ; -2.535 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.299 ; -2.299 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.296 ; -2.296 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.182 ; -2.182 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.198 ; -2.198 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.442 ; -2.442 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.287 ; -0.287 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.680 ; 3.680 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.571 ; 3.571 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.586 ; 3.586 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.456 ; 3.456 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.649 ; 3.649 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.680 ; 3.680 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.453 ; 3.453 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.815 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.815 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.453 ; 3.453 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.571 ; 3.571 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.586 ; 3.586 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.456 ; 3.456 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.649 ; 3.649 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.680 ; 3.680 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.453 ; 3.453 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.815 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.815 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                     ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                   ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -27.744    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  CLK                                    ; -27.744    ; 0.215 ; N/A      ; N/A     ; -2.567              ;
;  Clock_divider:clock_divider1|clock_out ; -6.394     ; 0.215 ; N/A      ; N/A     ; -2.269              ;
; Design-wide TNS                         ; -16593.581 ; 0.0   ; 0.0      ; 0.0     ; -3116.501           ;
;  CLK                                    ; -14290.346 ; 0.000 ; N/A      ; N/A     ; -2364.221           ;
;  Clock_divider:clock_divider1|clock_out ; -2303.235  ; 0.000 ; N/A      ; N/A     ; -752.280            ;
+-----------------------------------------+------------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                               ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; 5.708 ; 5.708 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; 5.578 ; 5.578 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; 5.708 ; 5.708 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; 5.092 ; 5.092 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; 5.139 ; 5.139 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; 4.772 ; 4.772 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; 4.790 ; 4.790 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; 5.409 ; 5.409 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; 1.836 ; 1.836 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                  ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; ADC_IN[*]  ; Clock_divider:clock_divider1|clock_out ; -0.287 ; -0.287 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[0] ; Clock_divider:clock_divider1|clock_out ; -2.430 ; -2.430 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[1] ; Clock_divider:clock_divider1|clock_out ; -2.535 ; -2.535 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[2] ; Clock_divider:clock_divider1|clock_out ; -2.299 ; -2.299 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[3] ; Clock_divider:clock_divider1|clock_out ; -2.296 ; -2.296 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[4] ; Clock_divider:clock_divider1|clock_out ; -2.182 ; -2.182 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[5] ; Clock_divider:clock_divider1|clock_out ; -2.198 ; -2.198 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[6] ; Clock_divider:clock_divider1|clock_out ; -2.442 ; -2.442 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
;  ADC_IN[7] ; Clock_divider:clock_divider1|clock_out ; -0.287 ; -0.287 ; Rise       ; Clock_divider:clock_divider1|clock_out ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 8.006 ; 8.006 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 7.653 ; 7.653 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 7.665 ; 7.665 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 7.269 ; 7.269 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 7.961 ; 7.961 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 8.006 ; 8.006 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 7.264 ; 7.264 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 4.189 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 4.189 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port    ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; DATA_OUT[*]  ; CLK                                    ; 3.453 ; 3.453 ; Rise       ; CLK                                    ;
;  DATA_OUT[0] ; CLK                                    ; 3.571 ; 3.571 ; Rise       ; CLK                                    ;
;  DATA_OUT[1] ; CLK                                    ; 3.586 ; 3.586 ; Rise       ; CLK                                    ;
;  DATA_OUT[2] ; CLK                                    ; 3.456 ; 3.456 ; Rise       ; CLK                                    ;
;  DATA_OUT[3] ; CLK                                    ; 3.649 ; 3.649 ; Rise       ; CLK                                    ;
;  DATA_OUT[4] ; CLK                                    ; 3.680 ; 3.680 ; Rise       ; CLK                                    ;
;  DATA_OUT[5] ; CLK                                    ; 3.453 ; 3.453 ; Rise       ; CLK                                    ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ; 1.815 ;       ; Rise       ; Clock_divider:clock_divider1|clock_out ;
; SYNC         ; Clock_divider:clock_divider1|clock_out ;       ; 1.815 ; Fall       ; Clock_divider:clock_divider1|clock_out ;
+--------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 540          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 5164         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
; CLK                                    ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; CLK                                    ; > 2147483647 ; 0        ; 0        ; 0        ;
; CLK                                    ; Clock_divider:clock_divider1|clock_out ; 540          ; 0        ; 0        ; 0        ;
; Clock_divider:clock_divider1|clock_out ; Clock_divider:clock_divider1|clock_out ; 5164         ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jan 13 22:52:05 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uni_Projektas.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name Clock_divider:clock_divider1|clock_out Clock_divider:clock_divider1|clock_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.744    -14290.346 CLK 
    Info (332119):    -6.394     -2303.235 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.499         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2364.221 CLK 
    Info (332119):    -2.269      -752.280 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.615
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.615     -3912.832 CLK 
    Info (332119):    -1.389      -482.865 Clock_divider:clock_divider1|clock_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
    Info (332119):     0.215         0.000 Clock_divider:clock_divider1|clock_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1606.676 CLK 
    Info (332119):    -1.519      -506.608 Clock_divider:clock_divider1|clock_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4592 megabytes
    Info: Processing ended: Fri Jan 13 22:52:07 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


