<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:08.248</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.11.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0166405</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>출력 버퍼 및 그를 갖는 데이터 드라이버 회로</inventionTitle><inventionTitleEng>OUTPUT BUFFER AND DATA DRIVER CIRCUIT WITH THE SAME</inventionTitleEng><openDate>2025.05.29</openDate><openNumber>10-2025-0076419</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3275</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/36</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시 예에 따른 출력 버퍼는 입력 전압과 출력 전압의 차이를 모니터링하는 입력 스테이지, 입력 스테이지에서 모니터링된 입력 전압과 출력 전압의 차이에 따라 증폭된 전류들과 제어 전압들을 발생하는 전류 가산 스테이지, 전류 가산 스테이지에서 출력되는 제어 전압들에 따라 풀-업 또는 풀-다운 동작을 하여 출력 단자에서 출력 전압을 발생하는 출력 스테이지 및 입력 전압과 출력 전압의 차이를 모니터링하여 입력 전압과 출력 전압의 차이에 따라 전류 가산 스테이지에서 입력 스테이지에 제공하는 전류들 중 일부의 전류를 조절하는 슬루 부스트 동작을 수행하고, 제어 전압들을 모니터링하여 슬루 부스트 동작을 선택적으로 수행하는 슬루 부스트 회로를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 입력 전압과 출력 전압의 차이를 모니터링하는 입력 스테이지;상기 입력 스테이지에서 모니터링된 상기 입력 전압과 출력 전압의 차이에 따라 증폭된 전류들과 제어 전압들을 발생하는 전류 가산 스테이지;상기 전류 가산 스테이지에서 출력되는 상기 제어 전압들에 따라 풀-업 또는 풀-다운 동작을 하여 출력 단자에서 상기 출력 전압을 발생하는 출력 스테이지; 및상기 입력 전압과 상기 출력 전압의 차이를 모니터링하여 상기 입력 전압과 상기 출력 전압의 차이에 따라 상기 전류 가산 스테이지에서 상기 입력 스테이지에 제공하는 전류들 중 일부의 전류를 조절하는 슬루 부스트 동작을 수행하고, 상기 제어 전압들을 모니터링하여 상기 슬루 부스트 동작을 선택적으로 수행하는 슬루 부스트 회로;를 포함하고,상기 전류 가산 스테이지는,제1 전원(AVDDH) 공급 라인에 전류 미러 구조로 접속된 PMOS 트랜지스터들을 포함하는 제1 전류 미러;와제2 전원(AVSS) 공급 라인에 전류 미러 구조로 접속된 NMOS 트랜지스터들을 포함하는 제2 전류 미러;를 포함하고,상기 슬루 부스트 회로는,상기 제2 전원(AVSS) 공급 라인에 전류 미러 구조로 접속된 NMOS 트랜지스터들을 포함하는 제3 전류 미러;와상기 제1 전원(AVDDH) 공급 라인에 전류 미러 구조로 접속된 PMOS 트랜지스터들을 포함하는 제4 전류 미러;를 포함하고,상기 제3 전류 미러는, 상기 제2 전류 미러와 접속되고, 상기 제4 전류 미러는, 상기 제1 전류 미러와 접속되는 출력 버퍼.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 슬루 부스트 회로는,상기 입력 전압과 상기 출력 전압이 일정 전압 이상 차이가 날 때, 상기 전류 가산 스테이지에서 상기 입력 스테이지에 제공하는 전류들 중 상기 입출력 전압의 차이에 따라 증가하는 어느 하나의 싱크 전류를 추가로 증가시키거나, 상기 입출력 전압의 차이에 따라 증가하는 어느 하나의 소스 전류를 추가로 증가시켜서, 상기 전류 가산 스테이지에서 상기 출력 스테이지로 제공하는 전류 및 상기 제어 전압들을 조절하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 입력 스테이지는,상기 입력 전압과 상기 출력 전압에 의해 각각 제어되는 PMOS 트랜지스터들을 포함하는 제1 입력부;상기 입력 전압과 상기 출력 전압에 의해 각각 제어되는 NMOS 트랜지스터들을 포함하는 제2 입력부;제1 바이어스 전압에 의해 제어되어 상기 제1 입력부에 바이어스 전류를 제공하는 PMOS 트랜지스터를 포함하는 제1 바이어스 회로; 및제2 바이어스 전압에 의해 제어되어 상기 제2 입력부에 바이어스 전류를 제공하는 NMOS 트랜지스터를 포함하는 제2 바이어스 회로를 포함하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 전류 가산 스테이지는,상기 제1 전류 미러;상기 제1 전류 미러와 직렬 접속되고 제3 바이어스 전압에 의해 제어되는 PMOS 트랜지스터들을 포함하는 제1 캐스코드 회로;상기 제2 전류 미러;상기 제2 전류 미러와 직렬 접속되고 제4 바이어스 전압에 의해 제어되는 NMOS 트랜지스터들을 포함하는 제2 캐스코드 회로;상기 제1 캐스코드 회로와 상기 제2 캐스코드 회로의 사이의 전류 경로에 접속되고, 제5 바이어스 전압과 제6 바이어스 전압에 의해 각각 제어되는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하는 제3 바이어스 회로; 및상기 제1 캐스코드 회로와 상기 제2 캐스코드 회로의 사이의 전류 경로에 접속되고, 제7 바이어스 전압과 제8 바이어스 전압에 의해 각각 제어되는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하는 제4 바이어스 회로를 포함하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 출력 스테이지는,상기 제1 캐스코드 회로와 상기 제4 바이어스 회로 사이의 제1 출력 노드에서 발생되는 제1 제어 전압에 의해 제어되고, 상기 제1 전원 공급 라인과 상기 출력 단자 사이에 접속된 풀-업 PMOS 트랜지스터;상기 제2 캐스토드 회로와 상기 제2 바이어스 회로 사이의 제2 출력 노드에서 발생되는 제2 제어 전압에 의해 제어되고, 상기 출력 단자와 상기 제2 전원 공급 라인 사이에 접속된 풀-다운 NMOS 트랜지스터;상기 제1 전류 미러와 상기 제1 캐스코드 회로 사이의 제3 출력 노드와 상기 출력 단자 사이에 접속된 제1 커패시터; 및상기 제2 전류 미러와 상기 제2 캐스코드 회로 사이의 제4 출력 노드와 상기 출력 단자 사이에 접속된 제2 커패시터를 포함하는 커패시터부를 포함하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 슬루 부스트 회로는,상기 입력 전압과 출력 전압의 차이에 따라 상기 전류 가산 스테이지에 제공되는 어느 하나의 소스 전류를 상기 입력 스테이지와 함께 제어하는 제1 전류 제어부;상기 제1 제어 전압에 의해 제어되고, 상기 제1 전원 공급 라인과 상기 제1 전류 제어부 사이에 접속된 PMOS 트랜지스터를 포함하는 제1 스위칭부;상기 제1 전류 제어부와 상기 제2 전원 공급 라인 사이에 접속된 NMOS 트랜지스터들을 포함하는 상기 제3 전류 미러;상기 입력 전압과 출력 전압의 차이에 따라 상기 전류 가산 스테이지에서 제공되는 어느 하나의 싱크 전류를 상기 입력 스테이지와 함께 제어하는 제2 전류 제어부;상기 제2 제어 전압에 의해 제어되고, 상기 제2 전류 제어부와 상기 제2 전원 공급 라인 사이에 접속된 NMOS 트랜지스터를 포함하는 제2 스위칭부; 및상기 제2 전류 제어부와 상기 제1 전원 공급 라인 사이에 접속된 PMOS 트랜지스터들을 포함하는 상기 제4 전류 미러를 포함하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 스위칭부는,상기 제1 제어 전압이 게이트 온 전압일 때 상기 제1 전류 제어부에 바이어스 전류를 제공하고, 상기 제1 제어 전압이 게이트 오프 전압일 때 상기 제1 전류 제어부의 전류 흐름을 차단하고,상기 제2 스위칭부는,상기 제2 제어 전압이 게이트 온 전압일 때 상기 제2 전류 제어부에 바이어스 전류를 제공하고, 상기 제2 제어 전압이 게이트 오프 전압일 때 상기 제2 전류 제어부의 전류 흐름을 차단하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 제1 전류 제어부는,상기 입력 전압과 상기 출력 전압에 의해 각각 제어되는 PMOS 트랜지스터들을 포함하는 제3 입력부;상기 제1 바이어스 전압의 제어되고 상기 제1 전원 공급 라인과 상기 제1 스위칭부의 PMOS 트랜지스터 사이에 접속된 제5 바이어스 회로; 및상기 제3 입력부에서 상기 입력 전압에 의해 제어되는 PMOS 트랜지스터와 상기 제2 전원 공급 라인 사이에 다이오드 구조로 접속된 NMOS 트랜지스터를 포함하고,상기 제2 전류 제어부는,상기 입력 전압과 상기 출력 전압에 의해 각각 제어되는 NMOS 트랜지스터들을 포함하는 제4 입력부;상기 제2 바이어스 전압의 제어되고 상기 제2 스위칭부의 NMOS 트랜지스터와 상기 제2 전원 공급 라인 사이에 접속된 제6 바이어스 회로; 및상기 제1 전원 공급 라인과, 상기 제4 입력부에서 상기 입력 전압에 의해 제어되는 NMOS 트랜지스터 사이에 다이오드 구조로 접속된 PMOS 트랜지스터를 포함하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제3 전류 미러는, 상기 제2 전류 미러와 접속되고,상기 제3 입력부와 함께 상기 전류 가산 스테이지에서 제공되는 상기 소스 전류를 조절하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 제4 전류 미러는, 상기 제1 전류 미러와 접속되고,상기 제4 입력부와 함께 상기 전류 가산 스테이지에서 상기 입력 스테이지를 통해 제공되는 상기 싱크 전류를 조절하는 출력 버퍼.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 슬루 부스트 회로는,상기 입력 전압과 상기 출력 전압이 상기 일정 전압 이상 차이가 나고, 상기 제어 전압들 중 어느 하나가 게이트 온 전압일 때 슬루 부스트 동작을 수행하고,상기 입력 전압과 상기 출력 전압이 동일하고 상기 제어 전압들이 게이트 오프 전압일 때 상기 슬루 부스트 동작이 오프되는 출력 버퍼.</claim></claimInfo><claimInfo><claim>12. 입력되는 디지털 데이터를 아날로그 데이터 신호로 변환하여 출력하는 디지털-아날로그 변환부; 및상기 디지털-아날로그 변환부로부터 공급되는 입력 데이터 신호를 버퍼링하여 출력 데이터 신호를 출력 채널로 출력하기 위하여, 채널 별로 제1 항 내지 제11 항 중 어느 하나에 기재된 출력 버퍼를 구비하는 출력 버퍼부를 포함하는 데이터 드라이버 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>대전광역시 유성구...</address><code>120000067151</code><country>대한민국</country><engName>LX Semicon Co.,Ltd.</engName><name>주식회사 엘엑스세미콘</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>대전광역시 유성구...</address><code> </code><country>대한민국</country><engName>YOON, Byung Hun</engName><name>윤병훈</name></inventorInfo><inventorInfo><address>대전광역시 유성구...</address><code> </code><country>대한민국</country><engName>JEONG, Byeong Ho</engName><name>정병호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2023.11.22</priorityApplicationDate><priorityApplicationNumber>1020230163169</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.11.20</receiptDate><receiptNumber>1-1-2024-1279365-69</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240166405.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931792d097891e809ae2612d9033ef6db9370d6c42c4d051ed170358c7c7d4964288a9e2f242c9038651de78d25bf60e47b7048e786eaed959</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfab33cdfc52397945af58d1a863f1532b146e6aecd0cb676a8d543cc1cadf75907d0a4eb96835511316e5c1bc85966b242b0f17e2ded5971f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>