02/01/2024
- Installation de Vivado 2023.2 avec le support des boards ZYBO. : MORAL
- Ajout des boards files contenant la Zybo Z7-20 : MORAL
03/01/2024
- Creation d'un projet vivado, packaging de l'IP picorv32_axi_0 et création d'un premier bloc design : MORAL
04/01/2024
- Recherches sur l'IP du ZYNQ, comment connecter le picorv32 à la mémoire du processeur : MORAL
11/01/24
- Réunion de projet : ALL
- Découpe en tache : 
	- Recherche AXI : Guicheteau
	- Recherche PCPI, si on désactive : Assier
	- Recherche Systeme : MORAL 
- Install Vivado : GUICHETEAU 
12/01/24 - 13/01/24
- Modification des PCW_UIPARAM_DDR_DQS_TO_CLK_DELAY : MORAL
- Modification des connexions entre l'axi interconnect et rst_ps7_0_50M : MORAL
- Implémentation : MORAL
15/01/24
- Installation de Vivado terminée et fetch du projet : GUICHETEAU 
16/01/24
- Recherches sur le PCPI et documentation : ASSIER 
- Recherche mémoire pour mettre code et tester : ASSIER - MORAL
- Ajout d'un ILA : MORAL
17/01/24
- Reunion
- Depart documentation toolchain et préparation d'un code qui utilise la mémoire : ASSIER
- Recherches comment interfacer le processeur le processeur et ajouter du code compilé : GUICHETEAU
- Recherches Comment on crée un espace d'adressage pour le processeur : dire qu'a l'adresse 0 c'est une bootrom,a ladresse 3M c'est autre chose... etc ? : GUICHETEAU
18/01/24
- MaJ du design vivado pour utiliser les ports AXI S HP pour interfacer la mémoire : MORAL
- Creation d'un design utilisant une bootrom : MORAL
