Simulator report for MIC1
Sun Aug 04 13:53:46 2024
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.6 us       ;
; Simulation Netlist Size     ; 898 nodes    ;
; Simulation Coverage         ;      32.35 % ;
; Total Number of Transitions ; 120813       ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C70F896I8 ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                       ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Timing                                                                        ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                          ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                           ;               ;
; Vector input source                                                                        ; D:/Backup/AULAS/AOC/TRABAI-COM-REGISTERS/MIC1-GUILHERME-MATHEUS/BANK_REGS.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                            ; On            ;
; Check outputs                                                                              ; Off                                                                           ; Off           ;
; Report simulation coverage                                                                 ; On                                                                            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                            ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                            ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                            ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                           ; Off           ;
; Detect glitches                                                                            ; Off                                                                           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                           ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                           ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                          ; Auto          ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      32.35 % ;
; Total nodes checked                                 ; 898          ;
; Total output ports checked                          ; 878          ;
; Total output ports with complete 1/0-value coverage ; 284          ;
; Total output ports with no 1/0-value coverage       ; 557          ;
; Total output ports with no 1-value coverage         ; 587          ;
; Total output ports with no 0-value coverage         ; 564          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                              ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|inst1                                                ; |BANK_REGS|OPC:inst9|inst1                                                ; combout          ;
; |BANK_REGS|TOS:inst8|inst1                                                ; |BANK_REGS|TOS:inst8|inst1                                                ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~24                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~24                    ; combout          ;
; |BANK_REGS|CPP:inst7|inst4                                                ; |BANK_REGS|CPP:inst7|inst4                                                ; combout          ;
; |BANK_REGS|LV:inst6|inst4                                                 ; |BANK_REGS|LV:inst6|inst4                                                 ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~25                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~25                    ; combout          ;
; |BANK_REGS|MBR:inst4|inst10                                               ; |BANK_REGS|MBR:inst4|inst10                                               ; combout          ;
; |BANK_REGS|MBR:inst4|inst12                                               ; |BANK_REGS|MBR:inst4|inst12                                               ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~26                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~26                    ; combout          ;
; |BANK_REGS|SP:inst5|inst4                                                 ; |BANK_REGS|SP:inst5|inst4                                                 ; combout          ;
; |BANK_REGS|PC:inst3|inst4                                                 ; |BANK_REGS|PC:inst3|inst4                                                 ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~27                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~27                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~28                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~28                    ; combout          ;
; |BANK_REGS|MDR:inst2|inst5                                                ; |BANK_REGS|MDR:inst2|inst5                                                ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~29                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~29                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~30                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[31]~30                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~31                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~31                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~32                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~32                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~33                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~33                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~34                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~34                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~35                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[30]~35                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~36                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~36                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~37                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~37                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~38                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~38                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~39                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~39                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~40                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[29]~40                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~41                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~41                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~42                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~42                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~43                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~43                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~44                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~44                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~45                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[28]~45                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~46                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~46                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~47                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~47                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~48                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~48                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~49                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~49                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~50                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[27]~50                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~51                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~51                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~52                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~52                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~53                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~53                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~54                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~54                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~55                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[26]~55                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~56                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~56                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~57                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~57                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~58                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~58                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~59                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~59                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~60                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[25]~60                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~61                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~61                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~62                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~62                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~63                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~63                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~64                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~64                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~65                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[24]~65                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~66                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~66                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~67                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~67                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~68                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~68                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~69                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~69                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~70                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[23]~70                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~71                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~71                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~72                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~72                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~73                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~73                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~74                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~74                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~75                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[22]~75                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~76                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~76                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~77                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~77                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~78                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~78                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~79                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~79                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~80                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[21]~80                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~81                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~81                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~82                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~82                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~83                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~83                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~84                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~84                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~85                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[20]~85                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~86                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~86                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~87                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~87                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~88                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~88                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~89                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~89                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~90                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[19]~90                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~91                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~91                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~92                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~92                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~93                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~93                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~94                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~94                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~95                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[18]~95                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~96                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~96                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~97                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~97                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~98                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~98                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~99                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~99                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~100                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[17]~100                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~101                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~101                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~102                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~102                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~103                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~103                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~104                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~104                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~105                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[16]~105                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~106                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~106                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~107                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~107                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~108                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~108                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~109                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~109                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~110                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[15]~110                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~111                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~111                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~112                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~112                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~113                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~113                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~114                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~114                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~115                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[14]~115                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~116                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~116                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~117                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~117                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~118                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~118                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~119                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~119                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~120                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[13]~120                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~121                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~121                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~122                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~122                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~123                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~123                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~124                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~124                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~125                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[12]~125                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~126                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~126                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~127                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~127                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~128                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~128                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~129                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~129                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~130                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[11]~130                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~131                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~131                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~132                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~132                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~133                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~133                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~134                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~134                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~135                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[10]~135                   ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~136                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~136                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~137                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~137                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~138                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~138                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~139                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~139                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~140                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[9]~140                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~141                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~141                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~142                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~142                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~143                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~143                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~144                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~144                    ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~145                    ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst14[8]~145                    ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~8                      ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~8                      ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~9                      ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~9                      ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~10                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~10                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~11                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~11                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~12                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~12                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~13                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[7]~13                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~14                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~14                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~15                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~15                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~16                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~16                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~17                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~17                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~18                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~18                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~19                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[6]~19                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~20                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~20                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~21                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~21                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~22                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~22                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~23                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~23                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~24                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~24                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~25                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[5]~25                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~26                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~26                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~27                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~27                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~28                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~28                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~29                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~29                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~30                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~30                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~31                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[4]~31                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~32                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~32                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~33                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~33                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~34                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~34                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~35                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~35                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~36                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~36                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~37                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[3]~37                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~38                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~38                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~39                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~39                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~40                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~40                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~41                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~41                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~42                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~42                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~43                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[2]~43                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~44                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~44                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~45                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~45                     ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~46                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~46                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~47                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~47                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~48                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~48                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~49                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[1]~49                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~50                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~50                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~51                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~51                     ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~52                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~52                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~53                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~53                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~54                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~54                     ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~55                     ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst14[0]~55                     ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|inst12                            ; |BANK_REGS|MAR:inst|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|MBR:inst4|inst15                                               ; |BANK_REGS|MBR:inst4|inst15                                               ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|inst12                          ; |BANK_REGS|MBR:inst4|register_32bit:inst1|inst12                          ; combout          ;
; |BANK_REGS|MDR:inst2|inst6                                                ; |BANK_REGS|MDR:inst2|inst6                                                ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[4]~27                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[4]~27                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[3]~28                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[3]~28                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[2]~29                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[2]~29                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[1]~30                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[1]~30                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[0]~31                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[0]~31                     ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|inst12                            ; |BANK_REGS|PC:inst3|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst12                           ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|inst12                            ; |BANK_REGS|SP:inst5|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst12                           ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|MDR_OUT[3]                                                     ; |BANK_REGS|MDR_OUT[3]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[2]                                                     ; |BANK_REGS|MDR_OUT[2]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[1]                                                     ; |BANK_REGS|MDR_OUT[1]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[0]                                                     ; |BANK_REGS|MDR_OUT[0]                                                     ; padio            ;
; |BANK_REGS|OUT_B[31]                                                      ; |BANK_REGS|OUT_B[31]                                                      ; padio            ;
; |BANK_REGS|OUT_B[30]                                                      ; |BANK_REGS|OUT_B[30]                                                      ; padio            ;
; |BANK_REGS|OUT_B[29]                                                      ; |BANK_REGS|OUT_B[29]                                                      ; padio            ;
; |BANK_REGS|OUT_B[28]                                                      ; |BANK_REGS|OUT_B[28]                                                      ; padio            ;
; |BANK_REGS|OUT_B[27]                                                      ; |BANK_REGS|OUT_B[27]                                                      ; padio            ;
; |BANK_REGS|OUT_B[26]                                                      ; |BANK_REGS|OUT_B[26]                                                      ; padio            ;
; |BANK_REGS|OUT_B[25]                                                      ; |BANK_REGS|OUT_B[25]                                                      ; padio            ;
; |BANK_REGS|OUT_B[24]                                                      ; |BANK_REGS|OUT_B[24]                                                      ; padio            ;
; |BANK_REGS|OUT_B[23]                                                      ; |BANK_REGS|OUT_B[23]                                                      ; padio            ;
; |BANK_REGS|OUT_B[22]                                                      ; |BANK_REGS|OUT_B[22]                                                      ; padio            ;
; |BANK_REGS|OUT_B[21]                                                      ; |BANK_REGS|OUT_B[21]                                                      ; padio            ;
; |BANK_REGS|OUT_B[20]                                                      ; |BANK_REGS|OUT_B[20]                                                      ; padio            ;
; |BANK_REGS|OUT_B[19]                                                      ; |BANK_REGS|OUT_B[19]                                                      ; padio            ;
; |BANK_REGS|OUT_B[18]                                                      ; |BANK_REGS|OUT_B[18]                                                      ; padio            ;
; |BANK_REGS|OUT_B[17]                                                      ; |BANK_REGS|OUT_B[17]                                                      ; padio            ;
; |BANK_REGS|OUT_B[16]                                                      ; |BANK_REGS|OUT_B[16]                                                      ; padio            ;
; |BANK_REGS|OUT_B[15]                                                      ; |BANK_REGS|OUT_B[15]                                                      ; padio            ;
; |BANK_REGS|OUT_B[14]                                                      ; |BANK_REGS|OUT_B[14]                                                      ; padio            ;
; |BANK_REGS|OUT_B[13]                                                      ; |BANK_REGS|OUT_B[13]                                                      ; padio            ;
; |BANK_REGS|OUT_B[12]                                                      ; |BANK_REGS|OUT_B[12]                                                      ; padio            ;
; |BANK_REGS|OUT_B[11]                                                      ; |BANK_REGS|OUT_B[11]                                                      ; padio            ;
; |BANK_REGS|OUT_B[10]                                                      ; |BANK_REGS|OUT_B[10]                                                      ; padio            ;
; |BANK_REGS|OUT_B[9]                                                       ; |BANK_REGS|OUT_B[9]                                                       ; padio            ;
; |BANK_REGS|OUT_B[8]                                                       ; |BANK_REGS|OUT_B[8]                                                       ; padio            ;
; |BANK_REGS|OUT_B[7]                                                       ; |BANK_REGS|OUT_B[7]                                                       ; padio            ;
; |BANK_REGS|OUT_B[6]                                                       ; |BANK_REGS|OUT_B[6]                                                       ; padio            ;
; |BANK_REGS|OUT_B[5]                                                       ; |BANK_REGS|OUT_B[5]                                                       ; padio            ;
; |BANK_REGS|OUT_B[4]                                                       ; |BANK_REGS|OUT_B[4]                                                       ; padio            ;
; |BANK_REGS|OUT_B[3]                                                       ; |BANK_REGS|OUT_B[3]                                                       ; padio            ;
; |BANK_REGS|OUT_B[2]                                                       ; |BANK_REGS|OUT_B[2]                                                       ; padio            ;
; |BANK_REGS|OUT_B[1]                                                       ; |BANK_REGS|OUT_B[1]                                                       ; padio            ;
; |BANK_REGS|OUT_B[0]                                                       ; |BANK_REGS|OUT_B[0]                                                       ; padio            ;
; |BANK_REGS|MAR[4]                                                         ; |BANK_REGS|MAR[4]                                                         ; padio            ;
; |BANK_REGS|MAR[3]                                                         ; |BANK_REGS|MAR[3]                                                         ; padio            ;
; |BANK_REGS|MAR[2]                                                         ; |BANK_REGS|MAR[2]                                                         ; padio            ;
; |BANK_REGS|MAR[1]                                                         ; |BANK_REGS|MAR[1]                                                         ; padio            ;
; |BANK_REGS|MAR[0]                                                         ; |BANK_REGS|MAR[0]                                                         ; padio            ;
; |BANK_REGS|PC[3]                                                          ; |BANK_REGS|PC[3]                                                          ; padio            ;
; |BANK_REGS|PC[2]                                                          ; |BANK_REGS|PC[2]                                                          ; padio            ;
; |BANK_REGS|PC[1]                                                          ; |BANK_REGS|PC[1]                                                          ; padio            ;
; |BANK_REGS|PC[0]                                                          ; |BANK_REGS|PC[0]                                                          ; padio            ;
; |BANK_REGS|LOAD                                                           ; |BANK_REGS|LOAD~corein                                                    ; combout          ;
; |BANK_REGS|IN_C[3]                                                        ; |BANK_REGS|IN_C[3]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[2]                                                        ; |BANK_REGS|IN_C[2]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[1]                                                        ; |BANK_REGS|IN_C[1]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[0]                                                        ; |BANK_REGS|IN_C[0]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[6]                                                         ; |BANK_REGS|MIR[6]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[3]                                                         ; |BANK_REGS|MIR[3]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[2]                                                         ; |BANK_REGS|MIR[2]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[1]                                                         ; |BANK_REGS|MIR[1]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[0]                                                         ; |BANK_REGS|MIR[0]~corein                                                  ; combout          ;
; |BANK_REGS|CLOCK                                                          ; |BANK_REGS|CLOCK~corein                                                   ; combout          ;
; |BANK_REGS|MIR[7]                                                         ; |BANK_REGS|MIR[7]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[9]                                                         ; |BANK_REGS|MIR[9]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[4]                                                         ; |BANK_REGS|MIR[4]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[5]                                                         ; |BANK_REGS|MIR[5]~corein                                                  ; combout          ;
; |BANK_REGS|MIR[8]                                                         ; |BANK_REGS|MIR[8]~corein                                                  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|MAR:inst|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|PC:inst3|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|MBR:inst4|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|SP:inst5|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|inst12~clkctrl                  ; |BANK_REGS|MBR:inst4|register_32bit:inst1|inst12~clkctrl                  ; outclk           ;
; |BANK_REGS|LOAD~clkctrl                                                   ; |BANK_REGS|LOAD~clkctrl                                                   ; outclk           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst~feeder  ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst1~feeder  ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst3~feeder  ; combout          ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3~feeder ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3~feeder  ; combout          ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                 ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst        ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst        ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3       ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[31]~0                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[31]~0                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[30]~1                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[30]~1                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[29]~2                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[29]~2                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[28]~3                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[28]~3                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[27]~4                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[27]~4                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[26]~5                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[26]~5                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[25]~6                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[25]~6                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[24]~7                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[24]~7                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[23]~8                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[23]~8                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[22]~9                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[22]~9                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[21]~10                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[21]~10                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[20]~11                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[20]~11                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[19]~12                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[19]~12                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[18]~13                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[18]~13                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[17]~14                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[17]~14                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[16]~15                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[16]~15                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[15]~16                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[15]~16                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[14]~17                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[14]~17                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[13]~18                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[13]~18                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[12]~19                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[12]~19                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[11]~20                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[11]~20                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[10]~21                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[10]~21                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[9]~22                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[9]~22                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[8]~23                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[8]~23                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[7]~24                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[7]~24                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[6]~25                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[6]~25                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[5]~26                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[5]~26                     ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|inst12                            ; |BANK_REGS|H:inst10|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12                           ; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12                           ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|LV:inst6|register_32bit:inst|inst12                            ; |BANK_REGS|LV:inst6|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12                           ; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst~0       ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst~0       ; combout          ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst~0        ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst~0        ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst~0        ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst~0        ; combout          ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3~0       ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3~0       ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3~0       ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3~0       ; combout          ;
; |BANK_REGS|MDR_OUT[31]                                                    ; |BANK_REGS|MDR_OUT[31]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[30]                                                    ; |BANK_REGS|MDR_OUT[30]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[29]                                                    ; |BANK_REGS|MDR_OUT[29]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[28]                                                    ; |BANK_REGS|MDR_OUT[28]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[27]                                                    ; |BANK_REGS|MDR_OUT[27]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[26]                                                    ; |BANK_REGS|MDR_OUT[26]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[25]                                                    ; |BANK_REGS|MDR_OUT[25]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[24]                                                    ; |BANK_REGS|MDR_OUT[24]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[23]                                                    ; |BANK_REGS|MDR_OUT[23]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[22]                                                    ; |BANK_REGS|MDR_OUT[22]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[21]                                                    ; |BANK_REGS|MDR_OUT[21]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[20]                                                    ; |BANK_REGS|MDR_OUT[20]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[19]                                                    ; |BANK_REGS|MDR_OUT[19]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[18]                                                    ; |BANK_REGS|MDR_OUT[18]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[17]                                                    ; |BANK_REGS|MDR_OUT[17]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[16]                                                    ; |BANK_REGS|MDR_OUT[16]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[15]                                                    ; |BANK_REGS|MDR_OUT[15]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[14]                                                    ; |BANK_REGS|MDR_OUT[14]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[13]                                                    ; |BANK_REGS|MDR_OUT[13]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[12]                                                    ; |BANK_REGS|MDR_OUT[12]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[11]                                                    ; |BANK_REGS|MDR_OUT[11]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[10]                                                    ; |BANK_REGS|MDR_OUT[10]                                                    ; padio            ;
; |BANK_REGS|MDR_OUT[9]                                                     ; |BANK_REGS|MDR_OUT[9]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[8]                                                     ; |BANK_REGS|MDR_OUT[8]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[7]                                                     ; |BANK_REGS|MDR_OUT[7]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[6]                                                     ; |BANK_REGS|MDR_OUT[6]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[5]                                                     ; |BANK_REGS|MDR_OUT[5]                                                     ; padio            ;
; |BANK_REGS|MDR_OUT[4]                                                     ; |BANK_REGS|MDR_OUT[4]                                                     ; padio            ;
; |BANK_REGS|MAR[31]                                                        ; |BANK_REGS|MAR[31]                                                        ; padio            ;
; |BANK_REGS|MAR[30]                                                        ; |BANK_REGS|MAR[30]                                                        ; padio            ;
; |BANK_REGS|MAR[29]                                                        ; |BANK_REGS|MAR[29]                                                        ; padio            ;
; |BANK_REGS|MAR[28]                                                        ; |BANK_REGS|MAR[28]                                                        ; padio            ;
; |BANK_REGS|MAR[27]                                                        ; |BANK_REGS|MAR[27]                                                        ; padio            ;
; |BANK_REGS|MAR[26]                                                        ; |BANK_REGS|MAR[26]                                                        ; padio            ;
; |BANK_REGS|MAR[25]                                                        ; |BANK_REGS|MAR[25]                                                        ; padio            ;
; |BANK_REGS|MAR[24]                                                        ; |BANK_REGS|MAR[24]                                                        ; padio            ;
; |BANK_REGS|MAR[23]                                                        ; |BANK_REGS|MAR[23]                                                        ; padio            ;
; |BANK_REGS|MAR[22]                                                        ; |BANK_REGS|MAR[22]                                                        ; padio            ;
; |BANK_REGS|MAR[21]                                                        ; |BANK_REGS|MAR[21]                                                        ; padio            ;
; |BANK_REGS|MAR[20]                                                        ; |BANK_REGS|MAR[20]                                                        ; padio            ;
; |BANK_REGS|MAR[19]                                                        ; |BANK_REGS|MAR[19]                                                        ; padio            ;
; |BANK_REGS|MAR[18]                                                        ; |BANK_REGS|MAR[18]                                                        ; padio            ;
; |BANK_REGS|MAR[17]                                                        ; |BANK_REGS|MAR[17]                                                        ; padio            ;
; |BANK_REGS|MAR[16]                                                        ; |BANK_REGS|MAR[16]                                                        ; padio            ;
; |BANK_REGS|MAR[15]                                                        ; |BANK_REGS|MAR[15]                                                        ; padio            ;
; |BANK_REGS|MAR[14]                                                        ; |BANK_REGS|MAR[14]                                                        ; padio            ;
; |BANK_REGS|MAR[13]                                                        ; |BANK_REGS|MAR[13]                                                        ; padio            ;
; |BANK_REGS|MAR[12]                                                        ; |BANK_REGS|MAR[12]                                                        ; padio            ;
; |BANK_REGS|MAR[11]                                                        ; |BANK_REGS|MAR[11]                                                        ; padio            ;
; |BANK_REGS|MAR[10]                                                        ; |BANK_REGS|MAR[10]                                                        ; padio            ;
; |BANK_REGS|MAR[9]                                                         ; |BANK_REGS|MAR[9]                                                         ; padio            ;
; |BANK_REGS|MAR[8]                                                         ; |BANK_REGS|MAR[8]                                                         ; padio            ;
; |BANK_REGS|MAR[7]                                                         ; |BANK_REGS|MAR[7]                                                         ; padio            ;
; |BANK_REGS|MAR[6]                                                         ; |BANK_REGS|MAR[6]                                                         ; padio            ;
; |BANK_REGS|MAR[5]                                                         ; |BANK_REGS|MAR[5]                                                         ; padio            ;
; |BANK_REGS|MBR_OUT[7]                                                     ; |BANK_REGS|MBR_OUT[7]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[6]                                                     ; |BANK_REGS|MBR_OUT[6]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[5]                                                     ; |BANK_REGS|MBR_OUT[5]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[4]                                                     ; |BANK_REGS|MBR_OUT[4]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[3]                                                     ; |BANK_REGS|MBR_OUT[3]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[2]                                                     ; |BANK_REGS|MBR_OUT[2]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[1]                                                     ; |BANK_REGS|MBR_OUT[1]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[0]                                                     ; |BANK_REGS|MBR_OUT[0]                                                     ; padio            ;
; |BANK_REGS|OUT_A[31]                                                      ; |BANK_REGS|OUT_A[31]                                                      ; padio            ;
; |BANK_REGS|OUT_A[30]                                                      ; |BANK_REGS|OUT_A[30]                                                      ; padio            ;
; |BANK_REGS|OUT_A[29]                                                      ; |BANK_REGS|OUT_A[29]                                                      ; padio            ;
; |BANK_REGS|OUT_A[28]                                                      ; |BANK_REGS|OUT_A[28]                                                      ; padio            ;
; |BANK_REGS|OUT_A[27]                                                      ; |BANK_REGS|OUT_A[27]                                                      ; padio            ;
; |BANK_REGS|OUT_A[26]                                                      ; |BANK_REGS|OUT_A[26]                                                      ; padio            ;
; |BANK_REGS|OUT_A[25]                                                      ; |BANK_REGS|OUT_A[25]                                                      ; padio            ;
; |BANK_REGS|OUT_A[24]                                                      ; |BANK_REGS|OUT_A[24]                                                      ; padio            ;
; |BANK_REGS|OUT_A[23]                                                      ; |BANK_REGS|OUT_A[23]                                                      ; padio            ;
; |BANK_REGS|OUT_A[22]                                                      ; |BANK_REGS|OUT_A[22]                                                      ; padio            ;
; |BANK_REGS|OUT_A[21]                                                      ; |BANK_REGS|OUT_A[21]                                                      ; padio            ;
; |BANK_REGS|OUT_A[20]                                                      ; |BANK_REGS|OUT_A[20]                                                      ; padio            ;
; |BANK_REGS|OUT_A[19]                                                      ; |BANK_REGS|OUT_A[19]                                                      ; padio            ;
; |BANK_REGS|OUT_A[18]                                                      ; |BANK_REGS|OUT_A[18]                                                      ; padio            ;
; |BANK_REGS|OUT_A[17]                                                      ; |BANK_REGS|OUT_A[17]                                                      ; padio            ;
; |BANK_REGS|OUT_A[16]                                                      ; |BANK_REGS|OUT_A[16]                                                      ; padio            ;
; |BANK_REGS|OUT_A[15]                                                      ; |BANK_REGS|OUT_A[15]                                                      ; padio            ;
; |BANK_REGS|OUT_A[14]                                                      ; |BANK_REGS|OUT_A[14]                                                      ; padio            ;
; |BANK_REGS|OUT_A[13]                                                      ; |BANK_REGS|OUT_A[13]                                                      ; padio            ;
; |BANK_REGS|OUT_A[12]                                                      ; |BANK_REGS|OUT_A[12]                                                      ; padio            ;
; |BANK_REGS|OUT_A[11]                                                      ; |BANK_REGS|OUT_A[11]                                                      ; padio            ;
; |BANK_REGS|OUT_A[10]                                                      ; |BANK_REGS|OUT_A[10]                                                      ; padio            ;
; |BANK_REGS|OUT_A[9]                                                       ; |BANK_REGS|OUT_A[9]                                                       ; padio            ;
; |BANK_REGS|OUT_A[8]                                                       ; |BANK_REGS|OUT_A[8]                                                       ; padio            ;
; |BANK_REGS|OUT_A[7]                                                       ; |BANK_REGS|OUT_A[7]                                                       ; padio            ;
; |BANK_REGS|OUT_A[6]                                                       ; |BANK_REGS|OUT_A[6]                                                       ; padio            ;
; |BANK_REGS|OUT_A[5]                                                       ; |BANK_REGS|OUT_A[5]                                                       ; padio            ;
; |BANK_REGS|OUT_A[4]                                                       ; |BANK_REGS|OUT_A[4]                                                       ; padio            ;
; |BANK_REGS|OUT_A[3]                                                       ; |BANK_REGS|OUT_A[3]                                                       ; padio            ;
; |BANK_REGS|OUT_A[2]                                                       ; |BANK_REGS|OUT_A[2]                                                       ; padio            ;
; |BANK_REGS|OUT_A[1]                                                       ; |BANK_REGS|OUT_A[1]                                                       ; padio            ;
; |BANK_REGS|OUT_A[0]                                                       ; |BANK_REGS|OUT_A[0]                                                       ; padio            ;
; |BANK_REGS|PC[31]                                                         ; |BANK_REGS|PC[31]                                                         ; padio            ;
; |BANK_REGS|PC[30]                                                         ; |BANK_REGS|PC[30]                                                         ; padio            ;
; |BANK_REGS|PC[29]                                                         ; |BANK_REGS|PC[29]                                                         ; padio            ;
; |BANK_REGS|PC[28]                                                         ; |BANK_REGS|PC[28]                                                         ; padio            ;
; |BANK_REGS|PC[27]                                                         ; |BANK_REGS|PC[27]                                                         ; padio            ;
; |BANK_REGS|PC[26]                                                         ; |BANK_REGS|PC[26]                                                         ; padio            ;
; |BANK_REGS|PC[25]                                                         ; |BANK_REGS|PC[25]                                                         ; padio            ;
; |BANK_REGS|PC[24]                                                         ; |BANK_REGS|PC[24]                                                         ; padio            ;
; |BANK_REGS|PC[23]                                                         ; |BANK_REGS|PC[23]                                                         ; padio            ;
; |BANK_REGS|PC[22]                                                         ; |BANK_REGS|PC[22]                                                         ; padio            ;
; |BANK_REGS|PC[21]                                                         ; |BANK_REGS|PC[21]                                                         ; padio            ;
; |BANK_REGS|PC[20]                                                         ; |BANK_REGS|PC[20]                                                         ; padio            ;
; |BANK_REGS|PC[19]                                                         ; |BANK_REGS|PC[19]                                                         ; padio            ;
; |BANK_REGS|PC[18]                                                         ; |BANK_REGS|PC[18]                                                         ; padio            ;
; |BANK_REGS|PC[17]                                                         ; |BANK_REGS|PC[17]                                                         ; padio            ;
; |BANK_REGS|PC[16]                                                         ; |BANK_REGS|PC[16]                                                         ; padio            ;
; |BANK_REGS|PC[15]                                                         ; |BANK_REGS|PC[15]                                                         ; padio            ;
; |BANK_REGS|PC[14]                                                         ; |BANK_REGS|PC[14]                                                         ; padio            ;
; |BANK_REGS|PC[13]                                                         ; |BANK_REGS|PC[13]                                                         ; padio            ;
; |BANK_REGS|PC[12]                                                         ; |BANK_REGS|PC[12]                                                         ; padio            ;
; |BANK_REGS|PC[11]                                                         ; |BANK_REGS|PC[11]                                                         ; padio            ;
; |BANK_REGS|PC[10]                                                         ; |BANK_REGS|PC[10]                                                         ; padio            ;
; |BANK_REGS|PC[9]                                                          ; |BANK_REGS|PC[9]                                                          ; padio            ;
; |BANK_REGS|PC[8]                                                          ; |BANK_REGS|PC[8]                                                          ; padio            ;
; |BANK_REGS|PC[7]                                                          ; |BANK_REGS|PC[7]                                                          ; padio            ;
; |BANK_REGS|PC[6]                                                          ; |BANK_REGS|PC[6]                                                          ; padio            ;
; |BANK_REGS|PC[5]                                                          ; |BANK_REGS|PC[5]                                                          ; padio            ;
; |BANK_REGS|IN_C[31]                                                       ; |BANK_REGS|IN_C[31]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[30]                                                       ; |BANK_REGS|IN_C[30]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[29]                                                       ; |BANK_REGS|IN_C[29]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[28]                                                       ; |BANK_REGS|IN_C[28]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[27]                                                       ; |BANK_REGS|IN_C[27]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[26]                                                       ; |BANK_REGS|IN_C[26]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[25]                                                       ; |BANK_REGS|IN_C[25]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[24]                                                       ; |BANK_REGS|IN_C[24]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[23]                                                       ; |BANK_REGS|IN_C[23]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[22]                                                       ; |BANK_REGS|IN_C[22]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[21]                                                       ; |BANK_REGS|IN_C[21]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[20]                                                       ; |BANK_REGS|IN_C[20]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[19]                                                       ; |BANK_REGS|IN_C[19]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[18]                                                       ; |BANK_REGS|IN_C[18]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[17]                                                       ; |BANK_REGS|IN_C[17]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[16]                                                       ; |BANK_REGS|IN_C[16]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[15]                                                       ; |BANK_REGS|IN_C[15]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[14]                                                       ; |BANK_REGS|IN_C[14]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[13]                                                       ; |BANK_REGS|IN_C[13]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[12]                                                       ; |BANK_REGS|IN_C[12]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[11]                                                       ; |BANK_REGS|IN_C[11]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[10]                                                       ; |BANK_REGS|IN_C[10]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[9]                                                        ; |BANK_REGS|IN_C[9]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[8]                                                        ; |BANK_REGS|IN_C[8]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[7]                                                        ; |BANK_REGS|IN_C[7]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[6]                                                        ; |BANK_REGS|IN_C[6]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[5]                                                        ; |BANK_REGS|IN_C[5]~corein                                                 ; combout          ;
; |BANK_REGS|MBR_IN[7]                                                      ; |BANK_REGS|MBR_IN[7]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[6]                                                      ; |BANK_REGS|MBR_IN[6]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[5]                                                      ; |BANK_REGS|MBR_IN[5]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[4]                                                      ; |BANK_REGS|MBR_IN[4]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[3]                                                      ; |BANK_REGS|MBR_IN[3]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[2]                                                      ; |BANK_REGS|MBR_IN[2]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[1]                                                      ; |BANK_REGS|MBR_IN[1]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[0]                                                      ; |BANK_REGS|MBR_IN[0]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[31]                                                     ; |BANK_REGS|MDR_IN[31]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[30]                                                     ; |BANK_REGS|MDR_IN[30]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[29]                                                     ; |BANK_REGS|MDR_IN[29]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[28]                                                     ; |BANK_REGS|MDR_IN[28]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[27]                                                     ; |BANK_REGS|MDR_IN[27]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[26]                                                     ; |BANK_REGS|MDR_IN[26]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[25]                                                     ; |BANK_REGS|MDR_IN[25]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[24]                                                     ; |BANK_REGS|MDR_IN[24]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[23]                                                     ; |BANK_REGS|MDR_IN[23]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[22]                                                     ; |BANK_REGS|MDR_IN[22]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[21]                                                     ; |BANK_REGS|MDR_IN[21]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[20]                                                     ; |BANK_REGS|MDR_IN[20]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[19]                                                     ; |BANK_REGS|MDR_IN[19]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[18]                                                     ; |BANK_REGS|MDR_IN[18]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[17]                                                     ; |BANK_REGS|MDR_IN[17]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[16]                                                     ; |BANK_REGS|MDR_IN[16]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[15]                                                     ; |BANK_REGS|MDR_IN[15]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[14]                                                     ; |BANK_REGS|MDR_IN[14]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[13]                                                     ; |BANK_REGS|MDR_IN[13]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[12]                                                     ; |BANK_REGS|MDR_IN[12]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[11]                                                     ; |BANK_REGS|MDR_IN[11]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[10]                                                     ; |BANK_REGS|MDR_IN[10]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[9]                                                      ; |BANK_REGS|MDR_IN[9]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[8]                                                      ; |BANK_REGS|MDR_IN[8]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[7]                                                      ; |BANK_REGS|MDR_IN[7]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[6]                                                      ; |BANK_REGS|MDR_IN[6]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[5]                                                      ; |BANK_REGS|MDR_IN[5]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[4]                                                      ; |BANK_REGS|MDR_IN[4]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[3]                                                      ; |BANK_REGS|MDR_IN[3]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[2]                                                      ; |BANK_REGS|MDR_IN[2]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[1]                                                      ; |BANK_REGS|MDR_IN[1]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[0]                                                      ; |BANK_REGS|MDR_IN[0]~corein                                               ; combout          ;
; |BANK_REGS|MIR[15]                                                        ; |BANK_REGS|MIR[15]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[13]                                                        ; |BANK_REGS|MIR[13]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[14]                                                        ; |BANK_REGS|MIR[14]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[11]                                                        ; |BANK_REGS|MIR[11]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[12]                                                        ; |BANK_REGS|MIR[12]~corein                                                 ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|H:inst10|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|LV:inst6|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst~feeder  ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst~feeder   ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1~feeder ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3~feeder ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3~feeder ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst~feeder   ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst~feeder   ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1~feeder ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2~feeder ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3~feeder  ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst~feeder   ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst~feeder   ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst~feeder  ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst~feeder   ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst~feeder   ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst~feeder    ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst~feeder    ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2~feeder  ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2~feeder  ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2~feeder   ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3~feeder   ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3~feeder  ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3~feeder   ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1~feeder ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2~feeder ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst~feeder   ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst~feeder   ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; combout          ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                 ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; Node Name                                                                 ; Output Port Name                                                          ; Output Port Type ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst        ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst        ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2       ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3       ; |BANK_REGS|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3       ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst5|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst4|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst6|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst7|inst3         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst          ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst          ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst           ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst           ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst1         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst1         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst1          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst1          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst2          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst2          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst3          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst|inst3          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst          ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst1         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst2         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst3        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst1|inst3         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst          ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst         ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst1         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst2         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst          ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst          ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst         ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst         ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1         ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1         ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2        ; regout           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3         ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3         ; regout           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3        ; |BANK_REGS|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3        ; regout           ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[31]~0                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[31]~0                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[30]~1                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[30]~1                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[29]~2                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[29]~2                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[28]~3                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[28]~3                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[27]~4                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[27]~4                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[26]~5                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[26]~5                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[25]~6                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[25]~6                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[24]~7                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[24]~7                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[23]~8                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[23]~8                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[22]~9                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[22]~9                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[21]~10                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[21]~10                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[20]~11                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[20]~11                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[19]~12                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[19]~12                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[18]~13                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[18]~13                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[17]~14                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[17]~14                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[16]~15                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[16]~15                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[15]~16                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[15]~16                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[14]~17                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[14]~17                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[13]~18                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[13]~18                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[12]~19                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[12]~19                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[11]~20                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[11]~20                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[10]~21                    ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[10]~21                    ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[9]~22                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[9]~22                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[8]~23                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[8]~23                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[7]~24                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[7]~24                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[6]~25                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[6]~25                     ; combout          ;
; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[5]~26                     ; |BANK_REGS|MDR:inst2|register_32bit:inst|inst11[5]~26                     ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|inst12                            ; |BANK_REGS|H:inst10|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12                           ; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12                           ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|LV:inst6|register_32bit:inst|inst12                            ; |BANK_REGS|LV:inst6|register_32bit:inst|inst12                            ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12                           ; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12                           ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst~0       ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst~0       ; combout          ;
; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst~0        ; |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst~0        ; combout          ;
; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst~0        ; |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst~0        ; combout          ;
; |BANK_REGS|MAR[31]                                                        ; |BANK_REGS|MAR[31]                                                        ; padio            ;
; |BANK_REGS|MAR[30]                                                        ; |BANK_REGS|MAR[30]                                                        ; padio            ;
; |BANK_REGS|MAR[29]                                                        ; |BANK_REGS|MAR[29]                                                        ; padio            ;
; |BANK_REGS|MAR[28]                                                        ; |BANK_REGS|MAR[28]                                                        ; padio            ;
; |BANK_REGS|MAR[27]                                                        ; |BANK_REGS|MAR[27]                                                        ; padio            ;
; |BANK_REGS|MAR[26]                                                        ; |BANK_REGS|MAR[26]                                                        ; padio            ;
; |BANK_REGS|MAR[25]                                                        ; |BANK_REGS|MAR[25]                                                        ; padio            ;
; |BANK_REGS|MAR[24]                                                        ; |BANK_REGS|MAR[24]                                                        ; padio            ;
; |BANK_REGS|MAR[23]                                                        ; |BANK_REGS|MAR[23]                                                        ; padio            ;
; |BANK_REGS|MAR[22]                                                        ; |BANK_REGS|MAR[22]                                                        ; padio            ;
; |BANK_REGS|MAR[21]                                                        ; |BANK_REGS|MAR[21]                                                        ; padio            ;
; |BANK_REGS|MAR[20]                                                        ; |BANK_REGS|MAR[20]                                                        ; padio            ;
; |BANK_REGS|MAR[19]                                                        ; |BANK_REGS|MAR[19]                                                        ; padio            ;
; |BANK_REGS|MAR[18]                                                        ; |BANK_REGS|MAR[18]                                                        ; padio            ;
; |BANK_REGS|MAR[17]                                                        ; |BANK_REGS|MAR[17]                                                        ; padio            ;
; |BANK_REGS|MAR[16]                                                        ; |BANK_REGS|MAR[16]                                                        ; padio            ;
; |BANK_REGS|MAR[15]                                                        ; |BANK_REGS|MAR[15]                                                        ; padio            ;
; |BANK_REGS|MAR[14]                                                        ; |BANK_REGS|MAR[14]                                                        ; padio            ;
; |BANK_REGS|MAR[13]                                                        ; |BANK_REGS|MAR[13]                                                        ; padio            ;
; |BANK_REGS|MAR[12]                                                        ; |BANK_REGS|MAR[12]                                                        ; padio            ;
; |BANK_REGS|MAR[11]                                                        ; |BANK_REGS|MAR[11]                                                        ; padio            ;
; |BANK_REGS|MAR[10]                                                        ; |BANK_REGS|MAR[10]                                                        ; padio            ;
; |BANK_REGS|MAR[9]                                                         ; |BANK_REGS|MAR[9]                                                         ; padio            ;
; |BANK_REGS|MAR[8]                                                         ; |BANK_REGS|MAR[8]                                                         ; padio            ;
; |BANK_REGS|MAR[7]                                                         ; |BANK_REGS|MAR[7]                                                         ; padio            ;
; |BANK_REGS|MAR[6]                                                         ; |BANK_REGS|MAR[6]                                                         ; padio            ;
; |BANK_REGS|MAR[5]                                                         ; |BANK_REGS|MAR[5]                                                         ; padio            ;
; |BANK_REGS|MBR_OUT[7]                                                     ; |BANK_REGS|MBR_OUT[7]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[6]                                                     ; |BANK_REGS|MBR_OUT[6]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[5]                                                     ; |BANK_REGS|MBR_OUT[5]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[4]                                                     ; |BANK_REGS|MBR_OUT[4]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[3]                                                     ; |BANK_REGS|MBR_OUT[3]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[2]                                                     ; |BANK_REGS|MBR_OUT[2]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[1]                                                     ; |BANK_REGS|MBR_OUT[1]                                                     ; padio            ;
; |BANK_REGS|MBR_OUT[0]                                                     ; |BANK_REGS|MBR_OUT[0]                                                     ; padio            ;
; |BANK_REGS|OUT_A[31]                                                      ; |BANK_REGS|OUT_A[31]                                                      ; padio            ;
; |BANK_REGS|OUT_A[30]                                                      ; |BANK_REGS|OUT_A[30]                                                      ; padio            ;
; |BANK_REGS|OUT_A[29]                                                      ; |BANK_REGS|OUT_A[29]                                                      ; padio            ;
; |BANK_REGS|OUT_A[28]                                                      ; |BANK_REGS|OUT_A[28]                                                      ; padio            ;
; |BANK_REGS|OUT_A[27]                                                      ; |BANK_REGS|OUT_A[27]                                                      ; padio            ;
; |BANK_REGS|OUT_A[26]                                                      ; |BANK_REGS|OUT_A[26]                                                      ; padio            ;
; |BANK_REGS|OUT_A[25]                                                      ; |BANK_REGS|OUT_A[25]                                                      ; padio            ;
; |BANK_REGS|OUT_A[24]                                                      ; |BANK_REGS|OUT_A[24]                                                      ; padio            ;
; |BANK_REGS|OUT_A[23]                                                      ; |BANK_REGS|OUT_A[23]                                                      ; padio            ;
; |BANK_REGS|OUT_A[22]                                                      ; |BANK_REGS|OUT_A[22]                                                      ; padio            ;
; |BANK_REGS|OUT_A[21]                                                      ; |BANK_REGS|OUT_A[21]                                                      ; padio            ;
; |BANK_REGS|OUT_A[20]                                                      ; |BANK_REGS|OUT_A[20]                                                      ; padio            ;
; |BANK_REGS|OUT_A[19]                                                      ; |BANK_REGS|OUT_A[19]                                                      ; padio            ;
; |BANK_REGS|OUT_A[18]                                                      ; |BANK_REGS|OUT_A[18]                                                      ; padio            ;
; |BANK_REGS|OUT_A[17]                                                      ; |BANK_REGS|OUT_A[17]                                                      ; padio            ;
; |BANK_REGS|OUT_A[16]                                                      ; |BANK_REGS|OUT_A[16]                                                      ; padio            ;
; |BANK_REGS|OUT_A[15]                                                      ; |BANK_REGS|OUT_A[15]                                                      ; padio            ;
; |BANK_REGS|OUT_A[14]                                                      ; |BANK_REGS|OUT_A[14]                                                      ; padio            ;
; |BANK_REGS|OUT_A[13]                                                      ; |BANK_REGS|OUT_A[13]                                                      ; padio            ;
; |BANK_REGS|OUT_A[12]                                                      ; |BANK_REGS|OUT_A[12]                                                      ; padio            ;
; |BANK_REGS|OUT_A[11]                                                      ; |BANK_REGS|OUT_A[11]                                                      ; padio            ;
; |BANK_REGS|OUT_A[10]                                                      ; |BANK_REGS|OUT_A[10]                                                      ; padio            ;
; |BANK_REGS|OUT_A[9]                                                       ; |BANK_REGS|OUT_A[9]                                                       ; padio            ;
; |BANK_REGS|OUT_A[8]                                                       ; |BANK_REGS|OUT_A[8]                                                       ; padio            ;
; |BANK_REGS|OUT_A[7]                                                       ; |BANK_REGS|OUT_A[7]                                                       ; padio            ;
; |BANK_REGS|OUT_A[6]                                                       ; |BANK_REGS|OUT_A[6]                                                       ; padio            ;
; |BANK_REGS|OUT_A[5]                                                       ; |BANK_REGS|OUT_A[5]                                                       ; padio            ;
; |BANK_REGS|OUT_A[4]                                                       ; |BANK_REGS|OUT_A[4]                                                       ; padio            ;
; |BANK_REGS|OUT_A[3]                                                       ; |BANK_REGS|OUT_A[3]                                                       ; padio            ;
; |BANK_REGS|OUT_A[2]                                                       ; |BANK_REGS|OUT_A[2]                                                       ; padio            ;
; |BANK_REGS|OUT_A[1]                                                       ; |BANK_REGS|OUT_A[1]                                                       ; padio            ;
; |BANK_REGS|OUT_A[0]                                                       ; |BANK_REGS|OUT_A[0]                                                       ; padio            ;
; |BANK_REGS|PC[31]                                                         ; |BANK_REGS|PC[31]                                                         ; padio            ;
; |BANK_REGS|PC[30]                                                         ; |BANK_REGS|PC[30]                                                         ; padio            ;
; |BANK_REGS|PC[29]                                                         ; |BANK_REGS|PC[29]                                                         ; padio            ;
; |BANK_REGS|PC[28]                                                         ; |BANK_REGS|PC[28]                                                         ; padio            ;
; |BANK_REGS|PC[27]                                                         ; |BANK_REGS|PC[27]                                                         ; padio            ;
; |BANK_REGS|PC[26]                                                         ; |BANK_REGS|PC[26]                                                         ; padio            ;
; |BANK_REGS|PC[25]                                                         ; |BANK_REGS|PC[25]                                                         ; padio            ;
; |BANK_REGS|PC[24]                                                         ; |BANK_REGS|PC[24]                                                         ; padio            ;
; |BANK_REGS|PC[23]                                                         ; |BANK_REGS|PC[23]                                                         ; padio            ;
; |BANK_REGS|PC[22]                                                         ; |BANK_REGS|PC[22]                                                         ; padio            ;
; |BANK_REGS|PC[21]                                                         ; |BANK_REGS|PC[21]                                                         ; padio            ;
; |BANK_REGS|PC[20]                                                         ; |BANK_REGS|PC[20]                                                         ; padio            ;
; |BANK_REGS|PC[19]                                                         ; |BANK_REGS|PC[19]                                                         ; padio            ;
; |BANK_REGS|PC[18]                                                         ; |BANK_REGS|PC[18]                                                         ; padio            ;
; |BANK_REGS|PC[17]                                                         ; |BANK_REGS|PC[17]                                                         ; padio            ;
; |BANK_REGS|PC[16]                                                         ; |BANK_REGS|PC[16]                                                         ; padio            ;
; |BANK_REGS|PC[15]                                                         ; |BANK_REGS|PC[15]                                                         ; padio            ;
; |BANK_REGS|PC[14]                                                         ; |BANK_REGS|PC[14]                                                         ; padio            ;
; |BANK_REGS|PC[13]                                                         ; |BANK_REGS|PC[13]                                                         ; padio            ;
; |BANK_REGS|PC[12]                                                         ; |BANK_REGS|PC[12]                                                         ; padio            ;
; |BANK_REGS|PC[11]                                                         ; |BANK_REGS|PC[11]                                                         ; padio            ;
; |BANK_REGS|PC[10]                                                         ; |BANK_REGS|PC[10]                                                         ; padio            ;
; |BANK_REGS|PC[9]                                                          ; |BANK_REGS|PC[9]                                                          ; padio            ;
; |BANK_REGS|PC[8]                                                          ; |BANK_REGS|PC[8]                                                          ; padio            ;
; |BANK_REGS|PC[7]                                                          ; |BANK_REGS|PC[7]                                                          ; padio            ;
; |BANK_REGS|PC[6]                                                          ; |BANK_REGS|PC[6]                                                          ; padio            ;
; |BANK_REGS|PC[5]                                                          ; |BANK_REGS|PC[5]                                                          ; padio            ;
; |BANK_REGS|PC[4]                                                          ; |BANK_REGS|PC[4]                                                          ; padio            ;
; |BANK_REGS|IN_C[31]                                                       ; |BANK_REGS|IN_C[31]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[30]                                                       ; |BANK_REGS|IN_C[30]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[29]                                                       ; |BANK_REGS|IN_C[29]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[28]                                                       ; |BANK_REGS|IN_C[28]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[27]                                                       ; |BANK_REGS|IN_C[27]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[26]                                                       ; |BANK_REGS|IN_C[26]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[25]                                                       ; |BANK_REGS|IN_C[25]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[24]                                                       ; |BANK_REGS|IN_C[24]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[23]                                                       ; |BANK_REGS|IN_C[23]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[22]                                                       ; |BANK_REGS|IN_C[22]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[21]                                                       ; |BANK_REGS|IN_C[21]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[20]                                                       ; |BANK_REGS|IN_C[20]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[19]                                                       ; |BANK_REGS|IN_C[19]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[18]                                                       ; |BANK_REGS|IN_C[18]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[17]                                                       ; |BANK_REGS|IN_C[17]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[16]                                                       ; |BANK_REGS|IN_C[16]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[15]                                                       ; |BANK_REGS|IN_C[15]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[14]                                                       ; |BANK_REGS|IN_C[14]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[13]                                                       ; |BANK_REGS|IN_C[13]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[12]                                                       ; |BANK_REGS|IN_C[12]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[11]                                                       ; |BANK_REGS|IN_C[11]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[10]                                                       ; |BANK_REGS|IN_C[10]~corein                                                ; combout          ;
; |BANK_REGS|IN_C[9]                                                        ; |BANK_REGS|IN_C[9]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[8]                                                        ; |BANK_REGS|IN_C[8]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[7]                                                        ; |BANK_REGS|IN_C[7]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[6]                                                        ; |BANK_REGS|IN_C[6]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[5]                                                        ; |BANK_REGS|IN_C[5]~corein                                                 ; combout          ;
; |BANK_REGS|IN_C[4]                                                        ; |BANK_REGS|IN_C[4]~corein                                                 ; combout          ;
; |BANK_REGS|MBR_IN[7]                                                      ; |BANK_REGS|MBR_IN[7]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[6]                                                      ; |BANK_REGS|MBR_IN[6]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[5]                                                      ; |BANK_REGS|MBR_IN[5]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[4]                                                      ; |BANK_REGS|MBR_IN[4]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[3]                                                      ; |BANK_REGS|MBR_IN[3]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[2]                                                      ; |BANK_REGS|MBR_IN[2]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[1]                                                      ; |BANK_REGS|MBR_IN[1]~corein                                               ; combout          ;
; |BANK_REGS|MBR_IN[0]                                                      ; |BANK_REGS|MBR_IN[0]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[31]                                                     ; |BANK_REGS|MDR_IN[31]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[30]                                                     ; |BANK_REGS|MDR_IN[30]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[29]                                                     ; |BANK_REGS|MDR_IN[29]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[28]                                                     ; |BANK_REGS|MDR_IN[28]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[27]                                                     ; |BANK_REGS|MDR_IN[27]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[26]                                                     ; |BANK_REGS|MDR_IN[26]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[25]                                                     ; |BANK_REGS|MDR_IN[25]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[24]                                                     ; |BANK_REGS|MDR_IN[24]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[23]                                                     ; |BANK_REGS|MDR_IN[23]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[22]                                                     ; |BANK_REGS|MDR_IN[22]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[21]                                                     ; |BANK_REGS|MDR_IN[21]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[20]                                                     ; |BANK_REGS|MDR_IN[20]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[19]                                                     ; |BANK_REGS|MDR_IN[19]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[18]                                                     ; |BANK_REGS|MDR_IN[18]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[17]                                                     ; |BANK_REGS|MDR_IN[17]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[16]                                                     ; |BANK_REGS|MDR_IN[16]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[15]                                                     ; |BANK_REGS|MDR_IN[15]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[14]                                                     ; |BANK_REGS|MDR_IN[14]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[13]                                                     ; |BANK_REGS|MDR_IN[13]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[12]                                                     ; |BANK_REGS|MDR_IN[12]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[11]                                                     ; |BANK_REGS|MDR_IN[11]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[10]                                                     ; |BANK_REGS|MDR_IN[10]~corein                                              ; combout          ;
; |BANK_REGS|MDR_IN[9]                                                      ; |BANK_REGS|MDR_IN[9]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[8]                                                      ; |BANK_REGS|MDR_IN[8]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[7]                                                      ; |BANK_REGS|MDR_IN[7]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[6]                                                      ; |BANK_REGS|MDR_IN[6]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[5]                                                      ; |BANK_REGS|MDR_IN[5]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[4]                                                      ; |BANK_REGS|MDR_IN[4]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[3]                                                      ; |BANK_REGS|MDR_IN[3]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[2]                                                      ; |BANK_REGS|MDR_IN[2]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[1]                                                      ; |BANK_REGS|MDR_IN[1]~corein                                               ; combout          ;
; |BANK_REGS|MDR_IN[0]                                                      ; |BANK_REGS|MDR_IN[0]~corein                                               ; combout          ;
; |BANK_REGS|MIR[15]                                                        ; |BANK_REGS|MIR[15]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[13]                                                        ; |BANK_REGS|MIR[13]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[14]                                                        ; |BANK_REGS|MIR[14]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[11]                                                        ; |BANK_REGS|MIR[11]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[12]                                                        ; |BANK_REGS|MIR[12]~corein                                                 ; combout          ;
; |BANK_REGS|MIR[10]                                                        ; |BANK_REGS|MIR[10]~corein                                                 ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|H:inst10|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|CPP:inst7|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|LV:inst6|register_32bit:inst|inst12~clkctrl                    ; |BANK_REGS|LV:inst6|register_32bit:inst|inst12~clkctrl                    ; outclk           ;
; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|TOS:inst8|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12~clkctrl                   ; |BANK_REGS|OPC:inst9|register_32bit:inst|inst12~clkctrl                   ; outclk           ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst~feeder  ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst~feeder   ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1~feeder ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst5|inst3~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3~feeder ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst5|inst3~feeder ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst~feeder   ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst~feeder   ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst1~feeder ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst4|inst1~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2~feeder ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3~feeder  ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst4|inst3~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst~feeder   ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst~feeder   ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst~feeder  ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst6|inst1~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst2~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst6|inst3~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1~feeder ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst7|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst7|inst3~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst~feeder   ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst~feeder   ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst~feeder    ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst~feeder    ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst2~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2~feeder  ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2~feeder  ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst|inst2~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst|inst2~feeder   ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3~feeder   ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst|inst3~feeder   ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3~feeder  ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst|inst3~feeder   ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1~feeder ; combout          ;
; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2~feeder ; |BANK_REGS|OPC:inst9|register_32bit:inst|register_4bit:inst1|inst2~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2~feeder ; combout          ;
; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; |BANK_REGS|PC:inst3|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst1|inst3~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst~feeder   ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst~feeder   ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst~feeder   ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst~feeder   ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst1~feeder  ; combout          ;
; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1~feeder ; |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1~feeder ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst2~feeder  ; combout          ;
; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3~feeder  ; |BANK_REGS|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3~feeder  ; combout          ;
; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst3~feeder  ; |BANK_REGS|H:inst10|register_32bit:inst|register_4bit:inst2|inst3~feeder  ; combout          ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Aug 04 13:53:45 2024
Info: Command: quartus_sim --simulation_results_format=VWF MIC1 -c MIC1
Info (324025): Using vector source file "D:/Backup/AULAS/AOC/TRABAI-COM-REGISTERS/MIC1-GUILHERME-MATHEUS/BANK_REGS.vwf"
Info (328054): Inverted registers were found during simulation
    Info (328055): Register: |BANK_REGS|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst
    Info (328055): Register: |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst
    Info (328055): Register: |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst
    Info (328055): Register: |BANK_REGS|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3
    Info (328055): Register: |BANK_REGS|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      32.35 %
Info (328052): Number of transitions in simulation is 120813
Info (324045): Vector file MIC1.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4481 megabytes
    Info: Processing ended: Sun Aug 04 13:53:46 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


