<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>verilog 从入门到看得懂---verilog 介绍 - 编程鬼谷子的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="verilog 从入门到看得懂---verilog 介绍" />
<meta property="og:description" content="verilog介绍 Verilog HDL 是一种硬件描述语言，HDL是 hardware description language发缩写。可以用于数字电子下系统的设计。通俗点说就是在设计数字芯片或着使用cpld 或者fpga的时候用到，比如在设计电路的时候，如果要试一下一个计数功能，不适用硬件描述语言，就需要自己亲自选择元器件进行设计，如下图所示：
但是当你选择使用verilog的时候可以通过下面的语言实现，通过用编程语言更加直观的表现运行的逻辑，并且可以尽量分离硬件和算法，减小工作的复杂度。
module Count_1
(
input clk ,
input rst_n ,
output reg [ 3:0] cnt
);
reg [ 3:0] cnt_n ;
always @(*)begin
if(cnt == 4&#39;d9)
cnt_n = 4&#39;d0; else
cnt_n = cnt &#43; 1&#39;b1;//实现累计
end
always @(posedge clk or negedge rst_n)begin
if(!rst_n)
cnt &lt;= 4&#39;b0;
else
cnt &lt;= cnt_n;// 控制时许
end
endmodule
verilog HDL 起始于1983年，后来有cadence公司收购，candence 公司对verilog 进行了公开，之后IEEE 一直对verilog 进行升级和维护，目前最新的有system verilog" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcguiguzi.github.io/posts/fbe9851ccdd7a054ba831f50a9855c94/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2024-03-11T22:19:09+08:00" />
<meta property="article:modified_time" content="2024-03-11T22:19:09+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程鬼谷子的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程鬼谷子的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">verilog 从入门到看得懂---verilog 介绍</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <h2>verilog介绍</h2> 
<p>Verilog HDL 是一种硬件描述语言，HDL是 hardware description language发缩写。可以用于数字电子下系统的设计。通俗点说就是在设计数字芯片或着使用cpld 或者fpga的时候用到，比如在设计电路的时候，如果要试一下一个计数功能，不适用硬件描述语言，就需要自己亲自选择元器件进行设计，如下图所示：</p> 
<p><img alt="" height="193" src="https://images2.imgbox.com/a5/a6/QTFZB237_o.png" width="804"></p> 
<p>但是当你选择使用verilog的时候可以通过下面的语言实现，通过用编程语言更加直观的表现运行的逻辑，并且可以尽量分离硬件和算法，减小工作的复杂度。</p> 
<p></p> 
<p>module Count_1<br> (<br>     input               clk                 ,<br>     input               rst_n               ,<br>     output reg [ 3:0]   cnt<br> );<br> reg [ 3:0]              cnt_n                ;</p> 
<p>always @(*)begin<br>     if(cnt == 4'd9)<br>         cnt_n = 4'd0; <br>     else<br>         cnt_n = cnt + 1'b1;//实现累计<br> end<br> always @(posedge clk or negedge rst_n)begin<br>     if(!rst_n)<br>         cnt &lt;= 4'b0;<br>     else<br>         cnt &lt;= cnt_n;//  控制时许<br> end</p> 
<p>endmodule<br>  </p> 
<p>verilog HDL 起始于1983年，后来有cadence公司收购，candence 公司对verilog 进行了公开，之后IEEE 一直对verilog 进行升级和维护，目前最新的有system verilog</p> 
<p><img alt="" height="441" src="https://images2.imgbox.com/07/0e/BPGxr6BQ_o.png" width="756"></p> 
<h2>VHDL语言</h2> 
<p>目前比较流行的硬件描述语言当属verilog 和VHDL，两者具体区别如下：</p> 
<p><img alt="" height="364" src="https://images2.imgbox.com/4c/15/4Xaas5FB_o.png" width="618"></p> 
<p>VHDL 开始主要是军方使用，并且VHDL 相比verilog 更加的难以学习和理解，所以现在verilog是主流，对fpga开发或者数字芯片设计的可以优先学习verilog。</p> 
<p></p> 
<h2>工程中实际作用：</h2> 
<p>fpga 具有很强的灵活性和并行运算的能力，在很多场合普通的单片机（比如st或者ti的mcu）不能满足特点需求，在笔者从事的电机行业，如果使用普通的单片机进行电机控制，控制频率会被限制在10k的数量级，但是如果使用fpga进行控制则控制周期可以达到100k。减小系统的延迟，这可以大大的提高系统带宽，所以高端的伺服控制器都会加配FPGA。</p> 
<p>对于数字芯片行业，在芯片实际生产前，都会需要对算法进行测试，这个时候就会用verilog语言先实现算法，然后把算法下载到fpga中，在fpga 中进行功能测试。提前发现问题，减小开发bug</p> 
<p> <img alt="" height="329" src="https://images2.imgbox.com/aa/b5/kepnIg5m_o.png" width="646"><img alt="" height="669" src="https://images2.imgbox.com/c9/2d/cWM0E2RK_o.png" width="790"></p> 
<p></p>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/b1473047b369003fef8c31f0e978f52d/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">c&#43;&#43;基础学习第三天（指针，结构体）</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/a017a6051082dd36899763de56e88de1/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">【论文阅读】VMamba:视觉状态空间模型</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程鬼谷子的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>