## 11.0 DATA EEPROM AND FLASH PROGRAM MEMORY CONTROL

データEEPROMとフラッシュプログラムメモリは、通常の動作中（完全なVDD範囲）で読み書き可能です。
これらのメモリは、レジスタファイルスペースに直接マップされません。
代わりに、特殊機能レジスター（SFR）を介して間接的にアドレス指定されます。
これらのメモリへのアクセスに使用される6つのSFRがあります。
• EECON1
• EECON2
• EEDATL
• EEDATH
• EEADRL
• EEADRH
データメモリブロックとのインターフェース時に、EEDATLは読み取り/書き込み用の8ビットデータを保持し、EEADRLはアクセスされるEEDATLロケーションのアドレスを保持します。
これらのデバイスには、アドレス範囲が0h〜0FFhの256バイトのデータEEPROMがあります。
プログラムメモリブロックにアクセスするとき、EEDATH：EEDATLレジスタペアは、読み取り/書き込み用の14ビットデータを保持する2バイトワードを形成し、EEADRLおよびEEADRHレジスタは、15ビットアドレスを保持する2バイトワードを形成します。読み込まれるプログラムメモリ位置の。
EEPROMデータメモリでは、バイトの読み取りと書き込みが可能です。
EEPROMバイト書き込みにより、ロケーションが自動的に消去され、新しいデータが書き込まれます（書き込み前に消去）。
書き込み時間は、オンチップタイマーによって制御されます。
書き込み/消去電圧は、バイトまたはワード操作用のデバイスの電圧範囲で動作する定格のオンチップチャージポンプによって生成されます。
コンフィグレーションワード2のフラッシュプログラムメモリ自己書き込み有効ビットWRT <1：0>の設定に応じて、デバイスはプログラムメモリの特定のブロックに書き込むことができる場合とできない場合があります。
ただし、プログラムメモリからの読み取りは常に許可されています。
デバイスがコード保護されている場合、デバイスプログラマはデータやプログラムメモリにアクセスできなくなります。
コード保護されている場合、CPUは引き続きデータEEPROMメモリとフラッシュプログラムメモリの読み取りと書き込みを行う場合があります。

### 11.1 EEADRL and EEADRH Registers

EEADRH：EEADRLレジスタペアは、最大256バイトのデータEEPROMまたは最大32Kワードのプログラムメモリをアドレス指定できます。
プログラムアドレス値を選択すると、アドレスのMSBがEEADRHレジスタに書き込まれ、LSBがEEADRLレジスタに書き込まれます。
EEPROMアドレス値を選択すると、アドレスのLSBのみがEEADRLレジスタに書き込まれます。

#### 11.1.1 EECON1およびEECON2レジスタ

EECON1は、EEメモリアクセス用の制御レジスタです。
制御ビットEEPGDは、アクセスがプログラムメモリアクセスかデータメモリアクセスかを決定します。
クリアすると、以降の操作はEEPROMメモリで動作します。
設定すると、以降の操作はプログラムメモリ上で動作します。
リセット時には、EEPROMがデフォルトで選択されています。
制御ビットRDとWRは、それぞれ読み取りと書き込みを開始します。
これらのビットは、ソフトウェアではクリアできません。セットするだけです。
これらは、読み取りまたは書き込み操作の完了時にハードウェアでクリアされます。
ソフトウェアでWRビットをクリアできないことで、書き込み操作が誤って途中で終了するのを防ぎます。
WRENビットをセットすると、書き込み操作が可能になります。
パワーアップ時に、WRENビットはクリアされます。
通常動作中にリセットによって書き込み動作が中断されると、WRERRビットがセットされます。
これらの状況では、ユーザーはリセット後にWRERRビットをチェックして、適切なエラー処理ルーチンを実行できます。
書き込みが完了すると、PIR2レジスタの割り込みフラグビットEEIFがセットされます。
ソフトウェアでクリアする必要があります。
EECON2を読み取ると、すべての「0」が読み取られます。
EECON2レジスタは、データEEPROM書き込みシーケンスでのみ使用されます。
書き込みを有効にするには、特定のパターンをEECON2に書き込む必要があります。

### 11.2 Using the Data EEPROM

データEEPROMは、頻繁に変更される情報（プログラム変数や頻繁に更新されるその他のデータなど）の格納用に最適化された、耐久性のあるバイトアドレス指定可能なアレイです。
1つのセクションの変数が頻繁に変更され、別のセクションの変数は変更されない場合、1バイトへの書き込みサイクルの合計数を超えずに、EEPROMへの書き込みサイクルの合計数を超えることが可能です。
セクション29.0「電気的仕様」を参照してください。
この場合、アレイの更新を実行する必要があります。
このため、頻繁に変化しない変数（定数、ID、キャリブレーションなど）は、フラッシュプログラムメモリに格納する必要があります。

#### 11.2.1 READING THE DATA EEPROM MEMORY

データメモリの場所を読み取るには、ユーザーはEEADRLレジスタにアドレスを書き込み、EECON1レジスタのEEPGDおよびCFGS制御ビットをクリアしてから、制御ビットRDを設定する必要があります。
データは、次のサイクルのEEDATLレジスタで利用できます。したがって、次の命令で読み取ることができます。
EEDATLは、次の読み取りまで、またはユーザーによって書き込まれるまで（書き込み操作中に）この値を保持します。


```asm

EXAMPLE 11-1: DATA EEPROM READ

BANKSEL EEADRL ;
MOVLW DATA_EE_ADDR ;
MOVWF EEADRL ;Data Memory
;Address to read
BCF EECON1, CFGS ;Deselect Config space
BCF EECON1, EEPGD;Point to DATA memory
BSF EECON1, RD ;EE Read
MOVF EEDATL, W ;W = EEDATL

```

Note:
データEEPROMは、CPDビットの設定に関係なく読み取ることができます。

#### 11.2.2 WRITING TO THE DATA EEPROM MEMORY

EEPROMデータ位置を書き込むには、ユーザーは最初にアドレスをEEADRLレジスタに、データをEEDATLレジスタに書き込む必要があります。
次に、ユーザーは特定のシーケンスに従って、各バイトの書き込みを開始する必要があります。
バイトごとに上記のシーケンス（55hをEECON2に書き込み、AAHをEECON2に書き込み、その後WRビットを設定）に厳密に従わない場合、書き込みは開始されません。
このコードセグメント中は、割り込みを無効にする必要があります。
さらに、EECON1のWRENビットをセットして書き込みを有効にする必要があります。
このメカニズムは、誤った（予期しない）コード実行（つまり、プログラムの損失）によるデータEEPROMへの偶発的な書き込みを防止します。
ユーザーは、EEPROMの更新時を除き、WRENビットを常にクリアしておく必要があります。
WRENビットはハードウェアによってクリアされません。
書き込みシーケンスが開始された後、WRENビットをクリアしてもこの書き込みサイクルには影響しません。
WRENビットが設定されていない限り、WRビットは設定されません。
書き込みサイクルが完了すると、ハードウェアでWRビットがクリアされ、EE書き込み完了割り込みフラグビット（EEIF）がセットされます。
ユーザーは、この割り込みを有効にするか、このビットをポーリングできます。
EEIFはソフトウェアでクリアする必要があります。

#### 11.2.3 PROTECTION AGAINST SPURIOUS WRITE

ユーザーがデータEEPROMメモリへの書き込みを望まない場合があります。
偽のEEPROM書き込みから保護するために、さまざまなメカニズムが組み込まれています。
電源投入時、WRENはクリアされます。
また、パワーアップタイマー（持続時間64 ms）は、EEPROMの書き込みを防ぎます。
書き込み開始シーケンスとWRENビットを一緒に使用すると、次の場合に誤って書き込みを防ぐことができます。
•ブラウンアウト
•パワーグリッチ
•ソフトウェアの誤動作