># 소개
## CPU 성능 요소
- 명령어 수

  -> ISA 및 컴파일러에 의해 결정됨

- CPI 및 주기 시간

  -> CPU 하드에어에 따라 결정됨

## 두 가지 MIPS 구현을 살펴봄
- 단순화된 버전
- 보다 현실적인 파이프라인 버전

## 단순 하위 집합으로 대부분의 측면을 보여줌
- 메모리 참조: 1w, sw
- 산술/논리: add, sub, and, or, slt
- 제어 전송: beq, j

># 명령어 실행
## PC -> 명령 메모리: 명령 가져오기
## 레지스터 번호 -> 레지스터 파일: 레지스터 읽기
## 명령어 클래스에 따라
- ALU를 사용하여 계산

  -> 산술 결과

  -> 로드/저장을 위한 메모리 주소

  -> 지점 대상 주소

- 로드/저장을 위해 데이터 메모리에 액세스
- PC <- 대상 주소 또는 PC + 4

># CPU 개요
<img width="668" alt="스크린샷 2024-06-05 오후 4 48 14" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/7f75e418-249c-4dac-9283-eeef23598ffb">

># 멀티플렉서
<img width="569" alt="스크린샷 2024-06-05 오후 4 50 18" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/e6fa267d-3d9c-4c17-a8a6-c77654dd7d64">

## 전선을 함께 연결할 수 없다.
- 멀티플렉서를 사용하라

># 통제
<img width="507" alt="스크린샷 2024-06-05 오후 4 51 49" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/882271f1-d77b-43d4-b8ca-5fb4aadb7f5a">

- 파란색 신호는 제어 신호입니다!

># 논리 설계 기초
## 이진수(0,1)로 인코딩된 정보
- 저전압 = 0 , 고전압 = 1
- 비트당 와이어 1개
- 다중 와이어 버스에 인코딩된 다중 비트 데이터
## 조합요소
- 데이터 작업
- 출력은 입력의 함수이다.
## 상태(순차) 요소
- 가게 정보

># 조합 요소
<img width="482" alt="스크린샷 2024-06-05 오후 5 14 05" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/4d6c70a6-c15e-44d2-afb8-a22fae87037e">

># 순차적 요소
## 레지스터: 데이터를 회로에 저장
- 클럭 신호를 사용하여 저장된 값을 업데이트할 시기를 결정한다.
- Edge-triggered: Clk가 0에서 1로 변경될 때 업데이트된다.
<img width="577" alt="스크린샷 2024-06-05 오후 5 16 56" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/1fe555ec-3336-4f49-8906-c710794f77a7">

## 쓰기 제어에 등록
- 쓰기 제어 입력이 1일 때 클록 에지 에서만 업데이트 된다.
- 나중에 저장된 값이 필요할 때 사용된다.
<img width="693" alt="스크린샷 2024-06-05 오후 5 19 59" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/92748115-3211-429f-bc71-6327d96aef0b">

># 클로킹 방법론
## 조합 논리는 클록 주기 동안 데이터를 변환한다.
- 클록 에지 사이
- 상태 요소에서 입려그 상태 요소로 출력
- 가장 긴 지연이 클록 주기를 결정한다.
<img width="599" alt="스크린샷 2024-06-05 오후 5 24 50" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/856cd53d-cffd-4a13-991b-346c1e83ef17">

># 데이터 경로 구축
## 데이터 경로
- CPU에서 데이터와 주소를 처리하는 요소

  -> 레지스터, ALU, mux, 메모리, ...

## MIPS 데이터 경로를 점진적으로 구축
- 개요 디자인 개선

># 명령어 가져오기
<img width="618" alt="스크린샷 2024-06-05 오후 5 28 57" src="https://github.com/junhyeok030213/computer-structure/assets/106813806/6c7060c2-1257-4ebb-b855-278474a16db8">

># R 형식 지침
