{
  "module_name": "dma_ch_2_regs.h",
  "hash_id": "58323f0a7b5ceab526c117b5c2a44de85de9b8642b42a30bcc6c4d93604a58d1",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/dma_ch_2_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_DMA_CH_2_REGS_H_\n#define ASIC_REG_DMA_CH_2_REGS_H_\n\n \n\n#define mmDMA_CH_2_CFG0                                              0x411000\n\n#define mmDMA_CH_2_CFG1                                              0x411004\n\n#define mmDMA_CH_2_ERRMSG_ADDR_LO                                    0x411008\n\n#define mmDMA_CH_2_ERRMSG_ADDR_HI                                    0x41100C\n\n#define mmDMA_CH_2_ERRMSG_WDATA                                      0x411010\n\n#define mmDMA_CH_2_RD_COMP_ADDR_LO                                   0x411014\n\n#define mmDMA_CH_2_RD_COMP_ADDR_HI                                   0x411018\n\n#define mmDMA_CH_2_RD_COMP_WDATA                                     0x41101C\n\n#define mmDMA_CH_2_WR_COMP_ADDR_LO                                   0x411020\n\n#define mmDMA_CH_2_WR_COMP_ADDR_HI                                   0x411024\n\n#define mmDMA_CH_2_WR_COMP_WDATA                                     0x411028\n\n#define mmDMA_CH_2_LDMA_SRC_ADDR_LO                                  0x41102C\n\n#define mmDMA_CH_2_LDMA_SRC_ADDR_HI                                  0x411030\n\n#define mmDMA_CH_2_LDMA_DST_ADDR_LO                                  0x411034\n\n#define mmDMA_CH_2_LDMA_DST_ADDR_HI                                  0x411038\n\n#define mmDMA_CH_2_LDMA_TSIZE                                        0x41103C\n\n#define mmDMA_CH_2_COMIT_TRANSFER                                    0x411040\n\n#define mmDMA_CH_2_STS0                                              0x411044\n\n#define mmDMA_CH_2_STS1                                              0x411048\n\n#define mmDMA_CH_2_STS2                                              0x41104C\n\n#define mmDMA_CH_2_STS3                                              0x411050\n\n#define mmDMA_CH_2_STS4                                              0x411054\n\n#define mmDMA_CH_2_SRC_ADDR_LO_STS                                   0x411058\n\n#define mmDMA_CH_2_SRC_ADDR_HI_STS                                   0x41105C\n\n#define mmDMA_CH_2_SRC_TSIZE_STS                                     0x411060\n\n#define mmDMA_CH_2_DST_ADDR_LO_STS                                   0x411064\n\n#define mmDMA_CH_2_DST_ADDR_HI_STS                                   0x411068\n\n#define mmDMA_CH_2_DST_TSIZE_STS                                     0x41106C\n\n#define mmDMA_CH_2_RD_RATE_LIM_EN                                    0x411070\n\n#define mmDMA_CH_2_RD_RATE_LIM_RST_TOKEN                             0x411074\n\n#define mmDMA_CH_2_RD_RATE_LIM_SAT                                   0x411078\n\n#define mmDMA_CH_2_RD_RATE_LIM_TOUT                                  0x41107C\n\n#define mmDMA_CH_2_WR_RATE_LIM_EN                                    0x411080\n\n#define mmDMA_CH_2_WR_RATE_LIM_RST_TOKEN                             0x411084\n\n#define mmDMA_CH_2_WR_RATE_LIM_SAT                                   0x411088\n\n#define mmDMA_CH_2_WR_RATE_LIM_TOUT                                  0x41108C\n\n#define mmDMA_CH_2_CFG2                                              0x411090\n\n#define mmDMA_CH_2_TDMA_CTL                                          0x411100\n\n#define mmDMA_CH_2_TDMA_SRC_BASE_ADDR_LO                             0x411104\n\n#define mmDMA_CH_2_TDMA_SRC_BASE_ADDR_HI                             0x411108\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_BASE_0                               0x41110C\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_SIZE_0                               0x411110\n\n#define mmDMA_CH_2_TDMA_SRC_VALID_ELEMENTS_0                         0x411114\n\n#define mmDMA_CH_2_TDMA_SRC_START_OFFSET_0                           0x411118\n\n#define mmDMA_CH_2_TDMA_SRC_STRIDE_0                                 0x41111C\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_BASE_1                               0x411120\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_SIZE_1                               0x411124\n\n#define mmDMA_CH_2_TDMA_SRC_VALID_ELEMENTS_1                         0x411128\n\n#define mmDMA_CH_2_TDMA_SRC_START_OFFSET_1                           0x41112C\n\n#define mmDMA_CH_2_TDMA_SRC_STRIDE_1                                 0x411130\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_BASE_2                               0x411134\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_SIZE_2                               0x411138\n\n#define mmDMA_CH_2_TDMA_SRC_VALID_ELEMENTS_2                         0x41113C\n\n#define mmDMA_CH_2_TDMA_SRC_START_OFFSET_2                           0x411140\n\n#define mmDMA_CH_2_TDMA_SRC_STRIDE_2                                 0x411144\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_BASE_3                               0x411148\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_SIZE_3                               0x41114C\n\n#define mmDMA_CH_2_TDMA_SRC_VALID_ELEMENTS_3                         0x411150\n\n#define mmDMA_CH_2_TDMA_SRC_START_OFFSET_3                           0x411154\n\n#define mmDMA_CH_2_TDMA_SRC_STRIDE_3                                 0x411158\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_BASE_4                               0x41115C\n\n#define mmDMA_CH_2_TDMA_SRC_ROI_SIZE_4                               0x411160\n\n#define mmDMA_CH_2_TDMA_SRC_VALID_ELEMENTS_4                         0x411164\n\n#define mmDMA_CH_2_TDMA_SRC_START_OFFSET_4                           0x411168\n\n#define mmDMA_CH_2_TDMA_SRC_STRIDE_4                                 0x41116C\n\n#define mmDMA_CH_2_TDMA_DST_BASE_ADDR_LO                             0x411170\n\n#define mmDMA_CH_2_TDMA_DST_BASE_ADDR_HI                             0x411174\n\n#define mmDMA_CH_2_TDMA_DST_ROI_BASE_0                               0x411178\n\n#define mmDMA_CH_2_TDMA_DST_ROI_SIZE_0                               0x41117C\n\n#define mmDMA_CH_2_TDMA_DST_VALID_ELEMENTS_0                         0x411180\n\n#define mmDMA_CH_2_TDMA_DST_START_OFFSET_0                           0x411184\n\n#define mmDMA_CH_2_TDMA_DST_STRIDE_0                                 0x411188\n\n#define mmDMA_CH_2_TDMA_DST_ROI_BASE_1                               0x41118C\n\n#define mmDMA_CH_2_TDMA_DST_ROI_SIZE_1                               0x411190\n\n#define mmDMA_CH_2_TDMA_DST_VALID_ELEMENTS_1                         0x411194\n\n#define mmDMA_CH_2_TDMA_DST_START_OFFSET_1                           0x411198\n\n#define mmDMA_CH_2_TDMA_DST_STRIDE_1                                 0x41119C\n\n#define mmDMA_CH_2_TDMA_DST_ROI_BASE_2                               0x4111A0\n\n#define mmDMA_CH_2_TDMA_DST_ROI_SIZE_2                               0x4111A4\n\n#define mmDMA_CH_2_TDMA_DST_VALID_ELEMENTS_2                         0x4111A8\n\n#define mmDMA_CH_2_TDMA_DST_START_OFFSET_2                           0x4111AC\n\n#define mmDMA_CH_2_TDMA_DST_STRIDE_2                                 0x4111B0\n\n#define mmDMA_CH_2_TDMA_DST_ROI_BASE_3                               0x4111B4\n\n#define mmDMA_CH_2_TDMA_DST_ROI_SIZE_3                               0x4111B8\n\n#define mmDMA_CH_2_TDMA_DST_VALID_ELEMENTS_3                         0x4111BC\n\n#define mmDMA_CH_2_TDMA_DST_START_OFFSET_3                           0x4111C0\n\n#define mmDMA_CH_2_TDMA_DST_STRIDE_3                                 0x4111C4\n\n#define mmDMA_CH_2_TDMA_DST_ROI_BASE_4                               0x4111C8\n\n#define mmDMA_CH_2_TDMA_DST_ROI_SIZE_4                               0x4111CC\n\n#define mmDMA_CH_2_TDMA_DST_VALID_ELEMENTS_4                         0x4111D0\n\n#define mmDMA_CH_2_TDMA_DST_START_OFFSET_4                           0x4111D4\n\n#define mmDMA_CH_2_TDMA_DST_STRIDE_4                                 0x4111D8\n\n#define mmDMA_CH_2_MEM_INIT_BUSY                                     0x4111FC\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}