{Reference Type}: Patent
{Title}: 一种用于神经调控的柔性植入式微型超声刺激系统设计
{Author}: 东磊;邢婉莹;郑羽
{Author Address}: 300387 天津市西青区宾水西道399号
{Subsidiary Author}: 天津工业大学
{Date}: 2025-03-21
{Notes}: CN119656495A
{Abstract}: 本发明涉及一种柔性植入式微型超声刺激系统,旨在解决现有神经调控技术中的微创性不足、组织兼容性差以及设备小型化难题。该系统通过将微型超声换能器与柔性电子技术结合,实现对复杂神经网络的高效、精准调控,特别适用于神经系统疾病的治疗。系统包括柔性基底、微型超声换能器、驱动与控制模块、封装层、集成电路与数据接口、植入固定结构和电源模块。该系统具备小型化、微创性和高效性的优势,能够广泛应用于神经系统疾病的治疗,尤其在深部神经调控、神经刺激与恢复等领域具有广阔的应用前景。
{Subject}: 1.一种用于神经调控的柔性植入式微型超声刺激系统设计,其特征在于,包括：柔性基底、微型超声换能器、驱动与控制模块、封装层、集成电路与数据接口、植入固定结构以及电源模块,其中,所述柔性基底由聚酰亚胺、聚二甲基硅氧烷和类液态金属材料制成,具备优异的机械柔性和生物相容性,能够与生物组织紧密贴合,且在设计时优化了其厚度与力学性能,确保能够适应体内环境的机械变形,减少对周围组织的刺激；所述微型超声换能器采用压电薄膜材料,如铌酸锂或锆钛酸铅制成,其厚度控制在5微米以内,换能器表面通过光刻技术形成电极,且集成了多层声学匹配层,以提高超声波的输出效率并减少能量损失；所述驱动与控制模块包括信号发生器、功率放大器和频率调节电路,通过功率放大器驱动微型超声换能器工作,频率调节电路能够根据神经调控需求调节超声波的频率与强度,所述模块采用片上系统设计,以减小电路体积并降低功耗；所述封装层由多层阻隔材料构成,外层采用聚二甲基硅氧烷以提供良好的耐磨性与生物相容性,中间层为高分子阻隔膜,内层为导电性屏蔽层,能够有效防止体内液体渗入并增强设备的机械强度；所述集成电路与数据接口能够实现信号采集与数据处理,并通过无线通信模块将工作状态与实时数据传输至外部设备,便于临床监测与调试；所述植入固定结构通过柔性臂与微型固定钩将系统稳定固定在生物组织内,确保设备在生理活动中不发生移位,同时具备一定的弹性,适应生物组织的运动变化；所述电源模块采用微型锂电池或可充电电容,能够满足微型超声换能器的高功率需求,并支持外部无线充电功能,减少了植入后的维护复杂性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产过程中低浓度气体的深度处理工艺
{Author}: 胡彦杰;李春忠;江浩;马京京
{Author Address}: 200237 上海市徐汇区梅陇路130号
{Subsidiary Author}: 华东理工大学
{Date}: 2025-03-21
{Notes}: CN119656858A
{Abstract}: 本发明属于气体处理技术领域,具体公开了一种集成电路生产过程中低浓度气体的深度处理工艺,通过催化氧化处理系统高效地将ppm级的丙二醇甲醚醋酸酯、异丙醇、甲苯、丁酮等有机气体深度净化至ppb级,有效解决了传统处理工艺处理低浓度气体时存在的成本高、矿化率低、耗时长、净化度低以及易产生二次污染的技术难题。该工艺针对集成电路生产过程中低浓度工业气体的处理,无需提浓等高耗能过程,对气体直接处理降解率提高到99%以上,矿化率提高到95%以上。
{Subject}: 1.一种集成电路生产过程中低浓度气体的深度处理工艺,其特征在于,包括以下步骤：将低浓度气体引入催化氧化处理系统中,利用复合催化剂,在合适的温度及光照条件下引发催化氧化反应,将有机气体在催化剂的活性位点上氧化为二氧化碳和水,可实现高效的深度净化,将ppm级的有机气体净化至ppb级；所述深度净化具体体现为气体中有机物质浓度低于100 ppm时,通过催化氧化处理系统,能够实现99 %以上的降解率和95 %以上的矿化效果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装体芯片通路检测方法
{Author}: 陈明;邓柏松;熊云杰;李孟健;曾令其
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-03-21
{Notes}: CN119667451A
{Abstract}: 本发明属于电子制造技术领域,具体涉及一种集成电路封装体芯片通路检测方法,本发明通过引入多维度非接触式扫描、基于实时数据构建三维映射图以及智能规划探针访问序列等创新措施,该方法可以动态适应各种尺寸和引脚布局的芯片,从而实现高效且高精度的检测结果。此外,通过对响应参数的实时分析和反馈机制的应用,本发明还能够自动调整探针操作策略,进一步优化测试流程,提高检测效率和准确性。最终,这种方法不仅提升了检测的灵活性和适应性,还显著降低了检测时间和成本,为电子制造业带来了重要的技术进步。
{Subject}: 1.一种集成电路封装体芯片通路检测方法,其特征在于,包括以下步骤：将待测芯片置于检测平台上,并给出定位信息,从定位信息出发,启动多维度扫描系统,围绕芯片表面执行非接触式扫描作业；基于获取的扫描数据,构建三维结构映射图,反映芯片引脚分布及连接路径,利用形成的映射图,规划探针访问序列,使探针能够有序抵达每一目标位置；根据设定的访问序列,驱动探针移动至指定坐标点,并施加预设信号,在信号施加后,收集由芯片内部反馈的响应参数,作为评估基础；结合得到的响应参数,对比理想值范围,识别异常情况或阻抗变化,对发现的任何偏差进行记录,同时调整后续探针操作策略以优化测试；完成所有预定探针动作后,汇总全部检测数据,输出最终报告,指示芯片通路状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路最差性能处理方法
{Author}: 马艳辉;张侠;李克坚;苑芳
{Author Address}: 266101 山东省青岛市崂山区株洲路88号1栋10层1002
{Subsidiary Author}: 青岛青软晶尊微电子科技有限公司
{Date}: 2025-03-21
{Notes}: CN119670661A
{Abstract}: 本申请公开了本申请提出了一种集成电路最差性能处理方法,涉集成电路领域,包括：采用修正的正态分布累积分布函数CDF来描述失效率与电路性能之间的非线性,引入偏斜度参数和峰度参数；对采样点进行权重计算,突出失效边界附近的重要样本,并在局部区域内采用加权最小二乘回归构建局部线性模型。在全局尺度上,通过对采样矩阵进行对数变换,将特征分布从非线性转化为近似线性,并采用正交匹配追踪算法构建稀疏的全局线性模型,提高了模型的泛化能力和解释性。最后,该方法以修正高斯函数计算的6σ处电路性能预测值为目标,根据最差性能点的位置,灵活选择全局或局部线性模型作为约束条件,迭代求解最优解,有效平衡了估计精度和计算效率。
{Subject}: 1.一种集成电路最差性能处理方法,其特征在于,包括：S1,获取集成电路的工艺参数和器件参数,构建数据集D；S2,计算数据集D中每个采样点的权重,并计算采样点的电路性能仿真结果对应的失效率；S3,根据和,构建电路性能向量y和失效率向量ρ,将y中的元素按照从小到大进行排序,得到排序后的电路性能向量；S4,根据上一步迭代得到最优的最差性能点x*确定失效边界,在失效边界确定的范围内重采样,得到采样矩阵X；S5,对X中的目标变量进行对数变换,得到变换后的采样矩阵；S6,根据和ρ,利用高斯函数计算处的失效率所对应的电路性能预测值；S7,以为自变量,以y为因变量,在失效边界的局部区域内,采用加权最小二乘回归方法构建局部线性模型；S8,以为自变量,以y为因变量,采用交叉验证的正交基追踪算法构建全局线性模型；S9,以电路性能预测值为目标构建优化问题,当最差性能点x位于失效边界的局部区域内时,使用为约束条件；否则使用为约束条件,求解优化问题得到最优的最差性能点x*；S10,利用x*更新数据集D；S11,重复以上迭代,直至满足预设的收敛条件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于深度强化学习和RSMT的集成电路布线方法、系统
{Author}: 朱明;张欣欣;廖媛;檀志伟;吴秀龙;彭春雨;李志刚
{Author Address}: 230601 安徽省合肥市经开区九龙路111号
{Subsidiary Author}: 安徽大学
{Date}: 2025-03-21
{Notes}: CN119670672A
{Abstract}: 本发明涉及集成电路布线技术领域,具体涉及基于深度强化学习和RSMT的集成电路布线方法、系统。本发明提出了改进型的电路布线模型来进行RES的求解,其在编码器中不仅引入了选择性卷积层,还融入了基于马卡龙变形层设计的特征处理层：前者实现了对多尺度特征的提取和动态融合,有效捕获点集的局部细节与多尺度特征,从而提高了模型对复杂点分布的适应能力,为解的构建提供更精确的特征表示；后者增加了残差路径和分层特征处理,进一步提升了解构建的全局优化能力,使得生成的解更精确,误差更低。本发明解决了现有REST法在特征表达能力、训练效率和大规模点集的适应性方面仍需改进的问题。
{Subject}: 1.一种基于深度强化学习和RSMT的集成电路布线方法,其特征在于,包括：步骤一,获取目标平面区域中的全部M个待处理节点坐标Point-1～Point-(M)；步骤二,使用训练好的电路布线模型对Point-1～Point-(M)进行处理,得到电路布线结果RES；M＞1；其中,训练好的电路布线模型是采用自我批评序列训练算法训练得到的；电路布线模型包括：编码器Encoder、解码器Decoder；Encoder用于对Point-1～Point-(M)进行编码以得到M个编码特征Encoding-1～Encoding-M；Decoder用于对Encoding-1～Encoding-M进行解码,逐步生成节点连接序列以得到RES；Encoder包括：1个嵌入层Embedder、1个选择性卷积层SKConv、1个特征处理层MT；Embedder用于对第m个待处理节点Point-(m)提取初步特征并生成第m个嵌入表示Embedding-(m)；SKConv用于从Embedding-(m)提取出多尺度特征、并进行动态融合,得到第m个融合后的多尺度特征MS-features-(m)；MT用于对MS-features-(m)进行全局特征增强,得到第m个编码特征Encoding-(m)；m∈[1,M]；其中,MT包括：N个马卡龙变形层mt-1～mt-N；N≥1；mt-n的输出作为mt-(n+1)的输入；mt-1的输入为MS-features-(m)；mt-N的输出为Encoding-(m)；n∈[1,N-1]。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种散热型集成电路芯片的封装结构
{Author}: 王晓丹;王曦;颜鑫;张明;鲜利
{Author Address}: 610000 四川省成都市高新区金桂路238号B区4幢3单元2楼203号
{Subsidiary Author}: 四川弘智远大科技有限公司
{Date}: 2025-03-21
{Notes}: CN119673888A
{Abstract}: 本发明公开了一种散热型集成电路芯片的封装结构,涉及芯片封装领域,包括从上至下依次装配在一起的上封装板、芯片封装板和散热封装板,芯片封装板的顶部开设有芯片槽,芯片槽用于植入芯片,散热封装板的顶部开设有散热槽,散热槽内填充有石蜡,芯片的脚位通过导线连接引脚的一端,芯片封装板上对应引脚的位置贯穿开设有安装槽,散热槽的内侧壁开设有引出槽,引出槽穿过散热封装板的外侧壁,每个安装槽均对应设有一个引出槽,引脚的另一端穿过安装槽与引出槽布置在散热封装板的外部,利用石蜡相变材料吸热熔化吸收芯片产生的热量,从而使芯片封装结构能自行进行散热,延长了芯片的持续工作时间。
{Subject}: 1.一种散热型集成电路芯片的封装结构,其特征在于,包括从上至下依次装配在一起的上封装板(1)、芯片封装板(2)和散热封装板(3),所述芯片封装板(2)的顶部开设有芯片槽(4),所述芯片槽(4)用于植入芯片(6),所述散热封装板(3)的顶部开设有散热槽(5),所述散热槽(5)内填充有石蜡,所述芯片(6)的脚位通过导线连接引脚(7)的一端,所述芯片封装板(2)上对应所述引脚(7)的位置贯穿开设有安装槽(8),所述散热槽(5)的内侧壁开设有引出槽(9),所述引出槽(9)穿过所述散热封装板(3)的外侧壁,每个所述安装槽(8)均对应设有一个所述引出槽(9),所述引脚(7)的另一端穿过安装槽(8)与引出槽(9)布置在所述散热封装板(3)的外部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片运输用保护装置
{Author}: 林峰;熊清华;蒋国忠
{Author Address}: 336000 江西省宜春市樟树市观上镇谭埠街98号
{Subsidiary Author}: 江西华视技术服务有限公司
{Date}: 2025-03-18
{Notes}: CN119637247A
{Abstract}: 本发明公开了一种集成电路芯片运输用保护装置,包括运输架和夹持机构,运输架的上端等间距的开设有多个凹槽,每个所述凹槽中均滑动连接有放置框,每个所述放置框的下端均对称固定连接有两个固定杆。本发明,通过固定块、放置框、固定杆和第一斜块会带动第二斜块移动,通过横杆和滑板会挤压第一缓冲弹簧,通过放置框会向下压缩伸缩杆和第二缓冲弹簧,通过放置框和滑块会挤压阻尼器,通过阻尼器可以吸收震动产生的能量,避免装置发生共振,通过阻尼器、第一缓冲弹簧和第二缓冲弹簧可以对集成电路芯片起到缓冲减震的作用,避免在运输过程中产生颠簸导致集成电路芯片发生损坏,从而保证集成电路芯片的质量。
{Subject}: 1.一种集成电路芯片运输用保护装置,包括运输架(1)和夹持机构,其特征在于,运输架(1)的上端等间距的开设有多个凹槽,每个所述凹槽中均滑动连接有放置框(2),每个所述放置框(2)的下端均对称固定连接有两个固定杆(6),每个所述固定杆(6)的下端均固定连接有第一斜块(7),每个所述凹槽中均对称滑动连接有两个第二斜块(8),每个所述第二斜块(8)内均开设有第一空腔,每个所述第一空腔的内壁上均滑动连接有滑板(10),每个所述滑板(10)相对的一侧均对称固定连接有两个第一缓冲弹簧(11),每个所述滑板(10)相背的一侧均固定连接有横杆(9),每个所述放置框(2)的下端均对称固定连接有两个伸缩杆(12),每个所述伸缩杆(12)上均套接有第二缓冲弹簧(13),每个所述放置框(2)的下端均固定连接有连通管(14),所述运输架(1)内等间距的开设有多个第二空腔,每个所述连通管(14)的下端均贯穿凹槽并固定连接有固定筒(15),每个所述第二空腔的内壁上均固定连接有竖杆(25),每个所述竖杆(25)的上端均贯穿固定筒(15)的下端并固定连接有活塞(26),每个所述固定筒(15)的侧壁上均固定连接有进气管(16),每个所述进气管(16)的内壁上均固定连接有进气单向阀(28),灭个所述连通管(14)的内壁上均固定连接有出气单向阀(27)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种无人机导线弧垂测量装置和方法
{Author}: 朱冠旻;郭思亮;韩启云;刘云飞;李凯;桂和怀;黄朝永;靳雨柱;王超;张鹏程;许克克;张祥;张成龙;熊明;薛中正;赵杰
{Author Address}: 230031 安徽省合肥市怀宁路1599号宏源大厦
{Subsidiary Author}: 安徽送变电工程有限公司
{Date}: 2025-03-18
{Notes}: CN119642719A
{Abstract}: 本发明实施例提供一种无人机导线弧垂测量装置和方法,属于导地线测量技术领域。所述弧垂测量装置包括：测量装置外壳,所述测量装置外壳设置在无人机上,以被所述无人机带动移动；瞄准仪,设置在所述测量装置外壳的正面,以瞄准所述导线；激光雷达测距仪,设置在所述瞄准仪的侧面,以对瞄准的所述导线进行测距；基站外壳,设置在所述无人机上,以被所述无人机带动移动,所述基站外壳内设有基站模块,所述基站模块用于RTK定位差分；集成电路主板,设置在所述测量装置外壳的内部,所述集成电路主板的内部设有测量模块,以对测得的导线距离和无人机的定位进行解算。该弧垂测量装置可以快速方便的对导线进行测量。
{Subject}: 1.一种无人机导线弧垂测量装置,其特征在于,所述弧垂测量装置包括：测量装置外壳(1),所述测量装置外壳设置在无人机上,以被所述无人机带动移动；瞄准仪(7),设置在所述测量装置外壳(1)的正面,以瞄准所述导线；激光雷达测距仪(3),设置在所述瞄准仪的侧面,以对瞄准的所述导线进行测距；基站外壳(2),设置在所述无人机上,以被所述无人机带动移动,所述基站外壳内设有基站模块,所述基站模块用于RTK定位差分；集成电路主板,设置在所述测量装置外壳(1)的内部,所述集成电路主板的内部设有测量模块,以对测得的导线距离和无人机的定位进行解算。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种测试装置
{Author}: 王统;李强
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端股份有限公司
{Date}: 2025-03-18
{Notes}: CN119644120A
{Abstract}: 本申请实施例提供一种测试装置,包括第一固定板、第二固定板和电路板,第一固定板和第二固定板沿第一方向间隔预设距离设置,电路板设置于第二固定板远离第一固定板一侧,第二固定板包括一凹槽,凹槽内设置有多个连接于电路板的顶针,第一固定板用于拾取待测集成电路并移动至凹槽内,顶针用于电连接待测集成电路与电路板,电路板用于对待测集成电路进行电性能测试,其中,第一固定板包括导电层和第一接地层,导电层邻近第二固定板设置,第一接地层设置于导电层远离第二固定板一侧,导电层电连接于接地层,用于模拟电子设备中屏蔽罩对集成电路的屏蔽效果,以消除集成电路在测试装置与电子设备由于屏蔽罩导致的误差。
{Subject}: 1.一种测试装置,其特征在于,包括第一固定板、第二固定板和电路板,所述第一固定板和所述第二固定板沿第一方向间隔预设距离设置,所述电路板设置于所述第二固定板远离所述第一固定板一侧,所述第二固定板包括一凹槽,所述凹槽内设置有多个连接于所述电路板的顶针,所述第一固定板用于拾取待测集成电路并移动至所述凹槽内,所述顶针用于电连接所述待测集成电路与所述电路板,所述电路板用于对所述待测集成电路进行电性能测试,其中,所述第一固定板包括导电层和第一接地层,所述导电层邻近所述第二固定板设置,所述第一接地层设置于所述导电层远离所述第二固定板一侧,所述导电层电连接于所述接地层,所述导电层用于屏蔽所述待测集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 寄生电阻网络的连通性检测方法、装置及可读存储介质
{Author}: 张康;李相启;陆涛涛
{Author Address}: 610200 四川省成都市双流区国芯大道518号
{Subsidiary Author}: 成都华大九天科技有限公司
{Date}: 2025-03-18
{Notes}: CN119644201A
{Abstract}: 本发明公开了一种寄生电阻网络连通性的检测方法、装置及可读存储介质,该检测方法包括：A、建立空的节点集合；B、遍历所述电阻网络中每一个电阻,获取每一个电阻所连接的所有节点ID；C、检测每一个节点ID,判断是否能够在所述电阻节点集合中找到相同ID的节点；D、检测所述电阻节点集合中有多少个节点组；E、输出电阻节点集合的详细信息。采用本发明,能够解决在定位寄生电阻网络断点及断开原因时,定位难、耗时长的问题。
{Subject}: 1.寄生电阻网络连通性的检测方法,其特征在于,包括：A、建立空的节点集合；B、遍历所述电阻网络中每一个电阻,获取每一个电阻所连接的所有节点ID；C、检测每一个节点ID,判断是否能够在所述电阻节点集合中找到相同ID的节点；D、检测所述电阻节点集合中有多少个节点组；E、输出电阻节点集合的详细信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种压电-热光复合调制器及其制备方法
{Author}: 刘敬伟;蔡丰任;李春龙;周良;李超;张彦乐;花晓强
{Author Address}: 101400 北京市怀柔区大中富乐村北红螺东路21号56幢1层106-15室
{Subsidiary Author}: 国科光芯金杏(北京)实验室科技有限公司
{Date}: 2025-03-18
{Notes}: CN119644614A
{Abstract}: 本发明涉及半导体技术领域,公开了一种压电-热光复合调制器及其制备方法,压电-热光复合调制器包括：硅光集成电路结构,包括衬底层及位于衬底层一侧的波导芯；热光调制结构,位于波导芯背向衬底层的一侧；热光调制结构包括加热定值电阻和热光电极；加热定值电阻的位置与波导芯的位置相对应；热光电极连接加热定值电阻；压电调制结构,位于波导芯背向衬底层的一侧；压电调制结构包括层叠的第一压电电极、压电薄膜材料层和第二压电电极；压电薄膜材料层的位置与波导芯的位置相对应；第一压电电极还延伸至压电薄膜材料层的侧部。与相关技术相比,本发明可以同时实现压电调制和热光调制,降低π相移调节的驱动电压,提高调制速度。
{Subject}: 1.一种压电-热光复合调制器,其特征在于,包括：硅光集成电路结构,包括衬底层及位于所述衬底层一侧的波导芯；热光调制结构,位于所述波导芯背向所述衬底层的一侧；所述热光调制结构包括加热定值电阻和热光电极；所述加热定值电阻的位置与所述波导芯的位置相对应；所述热光电极连接所述加热定值电阻；压电调制结构,位于所述波导芯背向所述衬底层的一侧；所述压电调制结构包括层叠的第一压电电极、压电薄膜材料层和第二压电电极；所述压电薄膜材料层的位置与所述波导芯的位置相对应；所述第一压电电极还延伸至所述压电薄膜材料层的侧部；包层,所述包层包覆所述硅光集成电路结构、所述热光调制结构和所述压电调制结构,并暴露所述热光电极、部分所述第一压电电极和部分所述第二压电电极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低芯片对中介层走线干扰的方法
{Author}: 张经伟;吴欣宇;刘德启
{Author Address}: 214000 江苏省无锡市新吴区太湖国际科技园软件园四期天鹅座C座709室
{Subsidiary Author}: 博越微电子(江苏)有限公司
{Date}: 2025-03-18
{Notes}: CN119647404A
{Abstract}: 本发明公开了一种降低芯片对中介层走线干扰的方法,涉及集成电路设计技术领域。本发明通过精确识别和分类芯片中的电感区域,有效解决了背景技术中提到的信号干扰问题,在PHY、带宽扩展电感以及锁相环LC压控振荡器等关键区域,通过Virtuoso工具和图像处理算法,设计者能够根据实际版图识别电感区域,并利用PDK layer map定义电感区域层次,确保电感区域在设计中被正确标记和处理,不仅提高了电感设计的准确性,而且通过仿真工具对电感进行建模和仿真,优化了电感的频率特性和品质因数,从而减少了电感在工作时产生的磁场对周围电路的干扰,提高了信号传输的质量和可靠性。
{Subject}: 1.一种降低芯片对中介层走线干扰的方法,其特征在于：包括如下步骤：识别出芯片中的电感区域,在PHY、带宽扩展电感以及锁相环LC压控振荡器中进行片上电感,通过virtuoso根据实际的版图识别出芯片中的电感区域,判断出电感；定义电感区域层次,在virtuoso中,定义一个特定的层次,用于覆盖在电感区域上,再根据每个厂商提供的PDK layer map中的层次,选择特定的inductor layer覆盖在电感区域,其中覆盖规则最外侧增加5um,覆盖图形为矩形,属性定义为pin；抽取电感区域信息,通过virtuoso工具抽取电感区域的层次、坐标和区域,通过virtuoso建立layout cell,将芯片layout调入其中,使用PAD OPENING INFO抽取坐标,大小和名称；将PAD OPENING INFO抽取数据返回给TOP设计,再对比中介层走线区域和芯片电感区域；当判断电感区域有走线穿过,根据实际情况修改中介层的走线布局或芯片电感区域数据,使电感区域没有走线,当判断电感区域无走线,则流程完成；其中在根据实际情况修改中介层的走线布局或芯片电感区域数据之后,还包括：利用卷积神经网络算法和量化分析来识别并分类走线,通过自动布线算法为高频信号选择最优走线方案,同时对低频信号走线调整电感值和位置；所述利用卷积神经网络算法和量化分析来识别并分类走线,包括：根据预先建立的电路布局图像数据库识别电感区域范围,获取电感区域范围内部图像,并使用卷积神经网络算法提取走线特征,进行量化分析确定量化分析指标；当量化分析指标超出预设的阈值范围时,则判定走线存在,通过预设的走线规则识别走线类别信息；当走线类别信息属于高频信号走线时,则调用自动布线算法计算其他无高频信号走线干扰路径,确定备选走线方案集合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示模组及显示屏
{Author}: 邵景润;李玮;王磊;宋淑芬;王陶蓉;徐文畅
{Author Address}: 230012 安徽省合肥市铜陵北路2177号
{Subsidiary Author}: 合肥京东方光电科技有限公司;京东方科技集团股份有限公司
{Date}: 2025-03-18
{Notes}: CN119649768A
{Abstract}: 本申请实施例提供了一种显示模组及显示屏,前端系统获取显示模式切换指令之后,将显示模式切换指令发送给时序控制器,时序控制器基于显示模式切换指令,确定背光驱动器中各显示子面板对应的地址位写入的亮度校准电流值为目标亮度校准电流值,目标亮度校准电流值为各显示子面板在目标显示模式下对应的亮度校准电流值,然后背光驱动器基于各显示子面板的目标亮度校准电流值调整各显示子面板的显示亮度。基于亮度校准电流值调整显示子面板的亮度,不仅调节灵活,而且基于亮度标准进行调整使亮度误差降低,极大满足客户要求。
{Subject}: 1.一种显示模组,其特征在于,包括：前端系统,时序控制器,背光驱动器,显示面板,所述显示面板由多个显示子面板组成；所述前端系统获取显示模式切换指令,并将所述显示模式切换指令发送给所述时序控制器；所述显示模式切换指令包括目标显示模式；所述时序控制器基于所述显示模式切换指令,确定所述背光驱动器中各所述显示子面板对应的地址位写入的亮度校准电流值为目标亮度校准电流值,所述目标亮度校准电流值为各所述显示子面板在所述目标显示模式下对应的亮度校准电流值；所述背光驱动器基于各所述显示子面板的目标亮度校准电流值调整各所述显示子面板的显示亮度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率器件的上片封装装置及工艺
{Author}: 王健伟;刘开锋;蔡晓雄;陈培国
{Author Address}: 201514 上海市金山区张堰镇汇科路188号
{Subsidiary Author}: 意盛微(上海)电子有限公司
{Date}: 2025-03-18
{Notes}: CN119650416A
{Abstract}: 本发明属于半导体封装贴片技术领域,尤其是一种功率器件的上片封装装置及工艺,其包括水平设置的加工台以及固定设于加工台上的控制台,还包括：推动机构,包括沿所述加工台顶部水平面上对称设置的两个导轨,两个所述导轨的顶部均设有L型座,所述加工台的底部对称固定安装有两个支撑架,两个支撑架均为H状设置；升降机构,设于L型座上,用于加工时的升降驱动；凹架,固定安装于所述加工台的前侧,所述凹架的顶部上方设有旋转支架,旋转支架的顶部一端固定安装有收集箱。本发明结构简单,在对产品上片封装前,保证了晶圆片的洁净性,避免了由于灰尘而影响产品质量的情况,方便人们使用。
{Subject}: 1.一种功率器件的上片封装装置,包括：水平设置的加工台(1)以及固定设于加工台(1)上的控制台(2),其特征在于,还包括：推动机构,包括沿所述加工台(1)顶部水平面上对称设置的两个导轨(3),两个所述导轨(3)的顶部均设有L型座(4),所述加工台(1)的底部对称固定安装有两个支撑架(10),两个支撑架(10)均为H状设置；升降机构,设于L型座(4)上,用于加工时的升降驱动；凹架(8),固定安装于所述加工台(1)的前侧,所述凹架(8)的顶部上方设有旋转支架(802),旋转支架(802)的顶部一端固定安装有收集箱(9)；清洁机构,设于收集箱(9)上,收集箱(9)一侧的垂直面上固定安装清理电机(901)以及位于收集箱(9)下方的清洁刷板(908)和吸尘板(910),所述清洁机构包括转动连接于收集箱(9)内的转动杆(902),收集箱(9)的一侧固定安装有清理电机(901),清理电机(901)的输出轴与转动杆(902)固定连接,转动杆(902)的外壁上固定连接有第一锥齿轮(905),收集箱(9)的底部转动连接有传动杆(906),传动杆(906)的顶端固定连接有第二锥齿轮(907),第二锥齿轮(907)与第一锥齿轮(905)相啮合,传动杆(906)的底端与清洁刷板(908)固定连接,所述转动杆(902)的一端固定连接有圆盘(903),圆盘(903)的外周固定连接有多个扇叶(904),收集箱(9)的底部固定安装有两个垂直杆,两个垂直杆的底端固定连接有位于清洁刷板(908)上方的吸尘板(910),吸尘板(910)与收集箱(9)之间连通有吸尘管(909),收集箱(9)内倾斜设置有防护网,且收集箱(9)的一侧设有箱门。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路芯片的取放装置
{Author}: 申璐曼;谢兵;吕猛;黄国恩;顾铖浩
{Author Address}: 047100 山西省长治市长治高新技术产业开发区翟店工业园区新高地数智未来城34#A栋
{Subsidiary Author}: 山西华耀亿嘉集成电路有限公司
{Date}: 2025-03-18
{Notes}: CN119650502A
{Abstract}: 本发明涉及电子制造生产领域,具体的说是一种用于集成电路芯片的取放装置,包括工作台,所述工作台上从后至前分别设置有放置台和取放台,所述工作台的后端设置有移动座,本发明通过设置清理组件,清理组件中的清理盘、抽尘环、高压抽气管等结构协同工作,在吸嘴杆吸附芯片之前,快速将芯片表面的杂质清理掉,环形阵列的高压抽气管配合底部的抽尘槽,能全面覆盖芯片表面,确保尽可能多地吸走杂质,且清理盘下方的密封垫与芯片台表面接触形成密封空间,在抽气总盘产生负压时,形成局部负压环境,增强气流集中性,使芯片表面的杂质更快速地被吸入抽尘槽,进一步提高了清理杂质的效率,降低杂质堵塞吸嘴气孔的风险。
{Subject}: 1.一种用于集成电路芯片的取放装置,其特征在于；包括工作台(1),所述工作台(1)上从后至前分别设置有放置台(11)和取放台(12),所述工作台(1)的后端设置有移动座(13),所述移动座(13)上设置有多个用于对芯片吸附的吸嘴杆(14),所述移动座(13)的底部设置有沿前后方向移动的限位板(15),所述限位板(15)上设置有与吸嘴杆(14)相对应一侧的清理组件(2),用于将吸嘴杆(14)对芯片的表面吸附之前快速将其表面的杂质进行清理,所述放置台(11)内设置有悬浮缓冲组件(3),用于防止芯片在吸嘴杆(14)吸附时,能够防止其表面受摩擦挤压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种存储芯片3D碓叠封装结构及其封装工艺
{Author}: 阳坚;胡志东;李鹏程;赵志勇
{Author Address}: 518000 广东省深圳市龙岗区宝龙街道宝龙社区新能源一路宝龙智造园4号厂房A栋101、201、301
{Subsidiary Author}: 深圳市芯海微电子有限公司
{Date}: 2025-03-18
{Notes}: CN119650530A
{Abstract}: 本发明公开了一种存储芯片3D碓叠封装结构及其封装工艺,涉及半导体领域。一种存储芯片3D碓叠封装结构及其封装工艺,包括DBC基板以及集成在DBC基板上集成电路芯片,所述集成电路芯片堆叠设置,还包括安装于DBC基板外侧的封装结构；所述封装结构包括：封装壳体,所述封装壳体罩合在DBC基板外侧；各个所述集成电路芯片的外壁均安装有一组散热片,每组所述散热片均设有多个,呈竖向阵列分布；每组所述散热片的拐角处均开设有插槽,所述插槽的内壁插接有导热插块,同一组的各个散热片通过导热插块串联；本发明通过散热片将集成电路芯片的积热导出,再由导热插块传导至聚热架,然后由聚热架汇聚至散热板导出,便于外部气体与之换热对其进行散热。
{Subject}: 1.一种存储芯片3D碓叠封装结构,包括DBC基板(2)以及集成在DBC基板(2)上集成电路芯片(3),所述集成电路芯片(3)堆叠设置,其特征在于,还包括安装于DBC基板(2)外侧的封装结构；所述封装结构包括：封装壳体,所述封装壳体罩合在DBC基板(2)外侧；各个所述集成电路芯片(3)的外壁均安装有一组散热片(305),每组所述散热片(305)均设有多个,呈竖向阵列分布；每组所述散热片(305)的拐角处均开设有插槽(501),所述插槽(501)的内壁插接有导热插块(502),同一组的各个散热片(305)通过导热插块(502)串联；各个所述导热插块(502)的顶端均连接有聚热架(503),所述聚热架(503)的顶端固定连接有散热板(504),所述散热板(504)安装于封装壳体顶面；当堆叠设置的集成电路芯片(3)在使用过程中产生的热量传导至各个集成电路芯片(3)外侧连接的散热片(305),再由导热插块(502)汇聚在聚热架(503)、散热板(504)上进行散热。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多路1T1R电阻网络的阻抗校准电路及其阻抗校准方法
{Author}: 韩小炜;吴利华;赵凯;崔冰
{Author Address}: 519070 广东省珠海市香洲区前河北路68号之环宇城写字楼7层08单元
{Subsidiary Author}: 中科芯磁科技(珠海)有限责任公司
{Date}: 2025-03-18
{Notes}: CN119652283A
{Abstract}: 本发明涉及集成电路技术领域,提供一种多路1T1R电阻网络的阻抗校准电路及其阻抗校准方法,其中,一种多路1T1R电阻网络的阻抗校准电路,包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块,其特征在于,所述正极阻抗校准模块、负极阻抗校准模块及用户阻抗校准模块中均包含多路的RRAM网络结构；所述RRAM网络结构中具有多个支路RRAM结构组成；所述支路RRAM结构由多个改进RRAM单元组成,其中,所述改进RRAM单元由一个晶体管与一个RRAM单元串联组成。本发明可以在阻抗校准电路中,降低电阻分布的复杂性,且提高电路对于各种阻抗校准算法的适应性。
{Subject}: 1.一种多路1T1R电阻网络的阻抗校准电路,包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块,其特征在于,所述正极阻抗校准模块、负极阻抗校准模块及用户阻抗校准模块中均包含多路的RRAM网络结构；所述RRAM网络结构中具有多个支路RRAM结构组成；所述支路RRAM结构由多个改进RRAM单元组成,其中,所述改进RRAM单元由一个晶体管与一个RRAM单元串联组成。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体集成电路的射频老化测试系统
{Author}: 孙文政;黑海风;余鹏;谢锦阳;吴志鹏;郭威
{Author Address}: 210000 江苏省南京市江宁区秣陵街道家园中路28号4号楼1楼(江宁开发区)
{Subsidiary Author}: 南京京瀚禹电子工程技术有限公司
{Date}: 2025-03-14
{Notes}: CN119619806A
{Abstract}: 本发明涉及电路技术领域,具体公开一种半导体集成电路的射频老化测试系统,该系统包括多通道信号源装置和老化测试箱；多通道信号源装置内设置有多个射频信号源；老化测试箱内设置有加热模块和多个测试板,多个测试板与多个射频信号源一一对应,并且各测试板分别通过射频电缆与对应的射频信号源连接；加热模块用于对老化测试箱进行加热,以在老化测试箱内形成测试环境；测试板用于设置待测半导体集成电路,以在测试环境中,基于射频信号源发出的信号对待测半导体集成电路进行射频老化测试。通过本申请提供的半导体集成电路的射频老化测试系统可以高效测试半导体集成电路的射频老化。
{Subject}: 1.一种半导体集成电路的射频老化测试系统,其特征在于,包括：多通道信号源装置和老化测试箱；所述多通道信号源装置内设置有多个射频信号源；所述老化测试箱内设置有加热模块和多个测试板,多个所述测试板与多个所述射频信号源一一对应,并且各所述测试板分别通过射频电缆与对应的射频信号源连接；所述加热模块用于对所述老化测试箱进行加热,以在所述老化测试箱内形成测试环境；所述测试板用于设置待测半导体集成电路,以在所述测试环境中,基于所述射频信号源发出的信号对所述待测半导体集成电路进行射频老化测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功耗优化方法、集成电路及芯片
{Author}: 王泽坤;宋柯贤;黄现
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区海科路929弄1号
{Subsidiary Author}: 上海韬润半导体有限公司
{Date}: 2025-03-14
{Notes}: CN119623384A
{Abstract}: 本发明提供了一种功耗优化方法、集成电路及芯片,该方法包括：基于EDA的时序报告获取负载寄存器中有时序违例的第一终点寄存器；获取由ICG驱动的所有第一负载寄存器；根据第一负载寄存器和第一终点寄存器,获取由ICG驱动且限制电路整体性能的第二终点寄存器；按组合逻辑将各个负载寄存器划分为若干个逻辑上互不相干的寄存器堆；为每一个寄存器堆复制一份ICG用于驱动该寄存器堆内各个负载寄存器的CP端。该方案通过利用EDA工具的ICG复制功能,且实现对影响电路整体性能的关键寄存器的ICG复制以及放置,能够在不增加流程复杂度以及保持对集成电路节省功耗的前提下,使负载寄存器之间路径的时序能够得到极限的优化。
{Subject}: 1.一种功耗优化方法,其特征在于,用于集成电路的子模块电路中负载寄存器的时序控制,包括步骤：基于EDA获取的所述子模块电路的时序报告,获取所述负载寄存器中有时序违例的第一终点寄存器；获取所述负载寄存器中由ICG驱动的所有第一负载寄存器；根据所述第一负载寄存器和所述第一终点寄存器,获取所述负载寄存器中由ICG驱动且限制电路整体性能的第二终点寄存器；分别获取与各个所述第二终点寄存器有组合逻辑的负载寄存器,并按组合逻辑将各个所述负载寄存器划分为若干个逻辑上互不相干的寄存器堆；通过EDA工具为每一个所述寄存器堆复制一份ICG用于驱动该寄存器堆内各个所述负载寄存器的CP端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: Retimer卡信息获取方法、装置、电子设备及介质
{Author}: 袁立国;张霄鹏;祁晓言
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-03-14
{Notes}: CN119621489A
{Abstract}: 本公开提供了一种Retimer卡信息获取方法、装置、电子设备及介质；方法包括：响应于管理控制器的启动,将所述Retimer卡的信息采集配置文件对应的配置信息存储至所述管理控制器的共享内存；配置信息包括：是否采集各个Retimer卡信息以及各个Retimer卡信息的采集频率；响应于管理控制器接收到用户输入的信息采集命令,根据所述共享内存中存储的配置信息,实时采集多个Retimer卡信息,并将多个Retimer卡信息存储至目标数据库中。通过配置信息可以实现全面监测Retimer卡的实时运行信息,保证Retimer卡的长期稳定运行。另外,将配置信息存储在共享内存中,可以减少I/O操作,且内存访问速度比磁盘访问速度快,可以实现快速读取和更新。
{Subject}: 1.一种Retimer卡信息获取方法,其特征在于,包括：响应于管理控制器的启动,将所述Retimer卡的信息采集配置文件对应的配置信息存储至所述管理控制器的共享内存；所述配置信息包括：是否采集各个Retimer卡信息以及各个Retimer卡信息的采集频率；响应于管理控制器接收到用户输入的信息采集命令,根据所述共享内存中存储的配置信息,实时采集多个Retimer卡信息,并将所述多个Retimer卡信息存储至目标数据库中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种嵌入式存储芯片的加固封装工艺
{Author}: 李君林;李广;陈路路;龙兵轩
{Author Address}: 518000 广东省深圳市龙岗区宝龙街道宝龙社区新能源一路宝龙智造园4号厂房A栋101、201、301
{Subsidiary Author}: 深圳市芯海微电子有限公司
{Date}: 2025-03-14
{Notes}: CN119626919A
{Abstract}: 本发明公开了一种嵌入式存储芯片的加固封装工艺,涉及芯片封装领域。一种嵌入式存储芯片的加固封装工艺,包括如下步骤：S1：芯片预处理；S2：应用保护涂层；S3：封装层处理；S4：封装测试,所述S1中芯片预处理还包括如下方法：采用等离子体清洗、采用紫外线照射、化学清洗,所述S2中应用保护涂层还包括如下方法：在芯片表面预处理完成后,均匀涂覆一层保护性材料,形成初步的防护层,防护涂层的厚度控制在100-300nm；本发明对芯片进行表面钝化处理,采用等离子体增强化学气相沉积技术在芯片表面沉积一层氮化硅钝化层,以增强芯片表面的硬度和抗腐蚀性,同时减少芯片表面的电荷积累,防止静电放电对芯片造成损伤。
{Subject}: 1.一种嵌入式存储芯片的加固封装工艺,其特征在于,还包括如下步骤：S1：芯片预处理；S2：应用保护涂层；S3：封装层处理；S4：封装测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工封装装置及其封装方法
{Author}: 赵雪齐;朱超群;窦文娟;李润华
{Author Address}: 518000 广东省深圳市坪山区坑梓街道金沙社区荣田路1号海普瑞生物医药生态园厂房3栋101
{Subsidiary Author}: 深圳爱仕特科技有限公司
{Date}: 2025-03-14
{Notes}: CN119626920A
{Abstract}: 本发明涉及集成电路芯片封装技术领域,特别涉及一种集成电路芯片加工封装装置及其封装方法。包括工作台,所述工作台上对称开设有两组滑槽,一组所述滑槽内转动连接有第一螺纹杆,所述第一螺纹杆上传动连接有胶封组件；所述工作台上固定连接有导胶机构；所述胶封组件包括两组移动支架,两组所述移动支架之间转动连接有第二螺纹杆,所述第二螺纹杆上螺纹连接有出胶机构；通过将多个集成电路芯片摆放至载片台上,完成载片台与导胶机构的卡接,使集成电路芯片被固定在注胶空间内,通过第一螺纹杆与第二螺纹杆带动出胶机构进行横向与纵向的间歇性移动注胶,直至对所有的集成电路芯片完成注胶操作。
{Subject}: 1.一种集成电路芯片加工封装装置,包括工作台(1),其特征在于：所述工作台(1)上对称开设有两组滑槽(101),一组所述滑槽(101)内转动连接有第一螺纹杆(2),所述第一螺纹杆(2)上传动连接有胶封组件(3)；所述工作台(1)上设置有升降台(8),所述升降台(8)内放置有载片台(10),所述载片台(10)内放置有若干组集成电路芯片,所述工作台(1)上固定连接有导胶机构(11)；所述胶封组件(3)包括两组移动支架(301),两组所述移动支架(301)之间转动连接有第二螺纹杆(304),所述第二螺纹杆(304)上螺纹连接有出胶机构(305)；通过将多个芯片摆放至载片台(10)上,完成载片台(10)与导胶机构(11)的卡接,使芯片被固定在注胶空间内,通过第一螺纹杆(2)与第二螺纹杆(304)带动出胶机构(305)分别进行横向与纵向的间歇性移动注胶,直至对所有的芯片完成注胶操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的混合封装结构
{Author}: 孟凡伟;周睿京;陈雅雯;黄杰;李健韵;张芯
{Author Address}: 519000 广东省珠海市横琴新区环岛北路粤澳集成电路设计产业园6/7栋8楼801、802
{Subsidiary Author}: 珠海欧森斯传感技术有限公司
{Date}: 2025-03-14
{Notes}: CN119627000A
{Abstract}: 本发明公开了一种集成电路芯片的混合封装结构,涉及半导体芯片封装技术领域,包括外封装层,所述外封装层包括底部固定板层,所述底部固定板层的内壁套设有芯片组件,所述芯片组件包括芯片主体,所述芯片主体的底端电性连接有多组引脚,多组所述引脚的外壁套设有缓冲垫,所述芯片主体的外壁套设有位于缓冲垫下方的密封套。本发明通过在散热器装在主板上时,散热器的金属座贴合在上金属压盖的外壁,并且推动上金属压盖在底部固定板层内壁滑动,使得存料囊内部的导热硅脂流动至铜箔层和凸条之间,从而使得芯片主体产生的热量可以高效的传递至散热器。
{Subject}: 1.一种集成电路芯片的混合封装结构,包括外封装层(1),其特征在于：所述外封装层(1)包括底部固定板层(101),所述底部固定板层(101)的内壁套设有芯片组件(4),所述芯片组件(4)包括芯片主体(401),所述芯片主体(401)的底端电性连接有多组引脚(402),多组所述引脚(402)的外壁套设有缓冲垫(403),所述芯片主体(401)的外壁套设有位于缓冲垫(403)下方的密封套(404),所述密封套(404)滑动套设在多组引脚(402)的外壁,芯片主体(401)的顶端套设有位于外封装层(1)内部的散热层(2)；所述散热层(2)包括位于密封套(404)内部的密封硅胶垫(201),所述密封硅胶垫(201)贴合在芯片主体(401)的顶端,所述密封硅胶垫(201)的底端固定连接有多组凸条(202),多组所述凸条(202)分别环绕在芯片主体(401)的多组核心外部,密封硅胶垫(201)在与凸条(202)连接处设置有凹槽(203),所述密封硅胶垫(201)的顶端固定连接有压条(204),所述压条(204)位于凹槽(203)的正上方,所述密封硅胶垫(201)的顶端固定连接有多组存料囊(206),每组所述存料囊(206)的侧壁分别连通有一组毛细管(207),所述毛细管(207)贯穿凸条(202)延伸至芯片主体(401)的上方,多组所述存料囊(206)内部填充有导热硅脂。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片模组及其自测试方法以及激光雷达
{Author}: 廖裕民;秦培;罗军平
{Author Address}: 518000 广东省深圳市南山区桃源街道平山社区留仙大道1213号众冠红花岭工业南区2区9栋1层
{Subsidiary Author}: 深圳市速腾聚创科技有限公司
{Date}: 2025-03-14
{Notes}: CN119627612A
{Abstract}: 本申请公开了一种芯片模组及其自测试方法以及激光雷达,芯片模组包括系统级芯片与盖板,系统级芯片包括层叠设置的衬底层与器件层,器件层于背离衬底层的一侧具有第一表面,衬底层包括第二表面与侧面,第二表面为衬底层背离器件层的一侧的表面,第二表面设有散热槽,散热槽于第二表面延伸,并贯通侧面,盖板设于第二表面,并封堵散热槽于第二表面的开口,芯片模组还包括设于第一表面的发射芯片、第一接收芯片和第二接收芯片。本申请通过散热槽内的冷媒将热量于远离发射芯片、第一接收芯片和第二接收芯片的区域带出芯片模组,实现将发射芯片、第一接收芯片和第二接收芯片集成于同一系统级芯片,有效缩减激光雷达的体积。
{Subject}: 1.一种芯片模组,其特征在于,包括系统级芯片与盖板；所述系统级芯片包括沿所述系统级芯片的厚度方向层叠设置的衬底层与器件层,所述器件层于背离所述衬底层的一侧具有第一表面,所述衬底层包括第二表面与侧面,所述第二表面为所述衬底层背离所述器件层的一侧的表面,所述侧面与所述第二表面相接,并环绕所述第二表面设置,所述第二表面设有散热槽,所述散热槽于所述第二表面延伸,并贯通所述侧面；所述盖板设于所述第二表面,并封堵所述散热槽于所述第二表面的开口；所述芯片模组还包括：发射芯片,设于所述第一表面,并与所述系统级芯片通信连接,所述发射芯片用于生成探测激光,以探测目标物体；和/或,第一接收芯片,设于所述第一表面,并与所述系统级芯片通信连接,所述第一接收芯片用于接收所述探测激光经由目标物体反射而形成的回波激光；和/或,第二接收芯片,设于所述第一表面,并与所述系统级芯片通信连接,所述第二接收芯片用于获取图像信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于套刻精度补偿的方法、设备和介质
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 全智芯(上海)技术有限公司
{Date}: 2025-03-11
{Notes}: CN119596653A
{Abstract}: 根据本公开的实施例提供了用于套刻精度补偿的方法、设备和介质。在该方法中,获取表征某一批次晶圆在曝光前的套刻精度分布的套刻精度图。基于该批次晶圆所使用的补偿最优值,确定该批次晶圆与多个候选权重值对应的多个套刻精度反馈值。随后,基于对应于该批次晶圆的套刻精度反馈值和套刻精度图,确定反馈权重的目标权重值。以此方式,可以确定出当前制程特征下的最优反馈权重。进一步地利用最优的反馈权重值可以确定更准确的套刻精度补偿值,从而提高晶圆生产质量。
{Subject}: 1.一种用于套刻精度补偿的方法,包括：获取与第一批次晶圆对应的第一套刻精度图；基于针对所述第一批次晶圆的补偿最优值和反馈权重的多个候选权重值,确定针对所述第一批次晶圆的多个套刻精度反馈值；以及基于所述多个套刻精度反馈值和所述第一套刻精度图,确定所述反馈权重的目标权重值,以用于针对所述第一批次晶圆的后续批次晶圆的套刻精度补偿。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种防止在版图中GGNMOS误接的检查方法
{Author}: 吴娟萍;王洪鹏
{Author Address}: 210000 江苏省南京市浦口区浦口经济开发区双峰路69号A-27
{Subsidiary Author}: 中茵微电子(南京)有限公司
{Date}: 2025-03-11
{Notes}: CN119598963A
{Abstract}: 本发明公开了一种防止在版图中GGNMOS误接的检查方法,涉及集成电路技术领域。步骤包括：编写设计规则检查文件,识别版图中的硅化物阻挡层区域；根据编写的设计规则检查文件分析层次连接,判断硅化物阻挡层区域是否正确地连接到漏极端；通过版图设计验证软件自动检查GGNMOS的连接情况,识别出版图中的误接问题；本发明用于防止GGNMOS在集成电路版图中发生误接,精确识别和验证硅化物阻挡层区域的位置和连接,确保与漏极端的正确电气连接,同时优化连接路径,提高电路设计的准确性,还通过SPICE模型仿真来预测电路性能,并通过图形化结果查看和分析工具直观展示检查结果,从而减少人工检查中的错误,提高设计效率。
{Subject}: 1.一种防止在版图中GGNMOS误接的检查方法,其特征在于：包括如下步骤：编写DRC规则文件,识别版图中的Silicide Block Layer区域,其中Silicide BlockLayer用于ESD防护的NMOS管中去除Silicide层的部分；根据编写的DRC规则文件分析层次连接,判断Silicide Block Layer区域是否正确地连接到Drain端；通过Calibre DRC工具自动检查GGNMOS的连接情况,识别出版图中的误接问题；其中,通过Calibre DRC工具自动检查GGNMOS的连接情况,识别出版图中的误接问题之后,还包括：使用SPICE模型进行仿真,检查连通性和电气性能,根据实际电气特性判断连接状态；使用SPICE模型进行仿真包括：从版图中提取电路元件及其连接关系,设定SPICE模型中各元件的电气特性参数；配置SPICE仿真环境,设定仿真类型并定义仿真条件；执行SPICE仿真,获取电路在不同工作条件下的响应数据；分析仿真结果,识别电路性能是否满足设计规范,根据分析结果对电路设计进行优化调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于双核微控制器的ECU仿真测试方法、装置及存储介质
{Author}: 陈其才;刘洋
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海拙盾未来安全技术有限公司
{Date}: 2025-03-11
{Notes}: CN119596911A
{Abstract}: 本发明涉及一种基于双核微控制器的ECU仿真测试方法、装置及存储介质,其中方法包括：在待测车载ECU内车载专用集成电路和车载控制器之间正常连接时,录制得到通讯的报文帧序列；解析所有第二报文,并将所有数据报文中的数据位配置为可编辑位,得到对应于各测试项目的应答报文序列模板；选择对应的应答报文序列模板,并编辑应答报文序列模板中的所有可编辑位后生成目标应答报文序列；开始测试时,切断车载专用集成电路和车载控制器之间的连接,第一核心将收到的目标应答报文序列存储于共享存储区中,第二核心读取目标应答报文序列并逐一发送至车载控制器。与现有技术相比,本发明可以通过软件定义方式模拟车载专用集成电路的帧内模式的输出。
{Subject}: 1.一种基于双核微控制器的ECU仿真测试方法,其特征在于,包括：在待测车载ECU内车载专用集成电路和车载控制器之间正常连接时,录制得到车载专用集成电路和车载控制器之间通讯的报文帧序列,其中,每个报文帧包括车载控制器向车载专用集成电路发送的第一报文和车载专用集成电路向车载控制器发送的第二报文；解析所有第二报文,将所有第二报文分类为配置报文和数据报文,并将所有数据报文中的数据位配置为可编辑位,得到对应于各测试项目的应答报文序列模板；收到测试指令后,基于测试指令确定测试项目,选择对应的应答报文序列模板,并编辑应答报文序列模板中的所有可编辑位后生成目标应答报文序列；开始测试时,切断车载专用集成电路和车载控制器之间的连接,双核微控制器的第一核心将收到的目标应答报文序列存储于共享存储区中,双核微控制器的第二核心从共享存储区中读取目标应答报文序列并逐一发送至车载控制器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装产品的自动调焦打标装置及调焦方法
{Author}: 郭满鹏;梁库;孙少隆;赵文强
{Author Address}: 721306 陕西省宝鸡市高新开发区产业路西段88号
{Subsidiary Author}: 华天科技(宝鸡)有限公司
{Date}: 2025-03-07
{Notes}: CN119566551A
{Abstract}: 本发明提供一种集成电路封装产品的自动调焦打标装置及调焦方法,该装置包括底板、打标平台、调焦机构、激光器及控制系统,打标平台、调焦机构均设于底板上,打标平台用于放置封装产品,激光器设于调焦机构上,用于打标,调焦机构用于驱动激光器上升或者下降,控制系统用于控制打标平台、调焦机构、激光器,能根据封装产品类别自动调焦打标,控制系统内存储有数据库,数据库包括不同规格封装产品的调焦打标参数制程。本发明能根据封装产品类别自动调焦打标,能够实现连续稳定的调焦和打标操作,不仅节省了人力资源,还大大缩短了生产周期,在保证质量的前提下提高了生产效率。
{Subject}: 1.一种集成电路封装产品的自动调焦打标装置,其特征在于：包括底板、打标平台、调焦机构、激光器及控制系统,所述打标平台、调焦机构均设于底板上,打标平台用于放置封装产品,所述激光器设于调焦机构上,用于打标,所述调焦机构设于打标平台一侧,用于驱动激光器上升或者下降,所述控制系统用于控制打标平台、调焦机构、激光器,能根据封装产品类别自动调焦打标,控制系统内存储有数据库,数据库包括不同规格封装产品的调焦打标参数制程。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于数字孪生技术的集成电路结温和热阻评估系统及其方法
{Author}: 李锟;刘芳;温孝谦;罗晓羽;刘学孔
{Author Address}: 100007 北京市东城区安定门东大街1号
{Subsidiary Author}: 中国电子技术标准化研究院((工业和信息化部电子工业标准化研究院)(工业和信息化部电子第四研究院))
{Date}: 2025-03-07
{Notes}: CN119578340A
{Abstract}: 本申请公开了一种基于数字孪生技术的集成电路结温和热阻评估系统及其方法,其通过从仿真计算结果提取温度云图,且基于散热路径,从所述温度云图中提取热流线图,并使用深度学习的数据分析和编码技术来对所述热流线图进行离散采样,接着对采样后的各个热流点数据(流点位置和热流点温度)进行嵌入编码,以此根据各个热流点数据嵌入编码特征之间的图游走显著聚合表示来自动地识别热点区域的矩形框位置数据。通过该方式,能够捕捉到微细结构(如连接线、焊点等)对热量传递路径的影响,更好地适应复杂的散热需求,确保了散热需求的有效满足。
{Subject}: 1.一种基于数字孪生技术的集成电路结温和热阻评估方法,其特征在于,包括：步骤1：建立集成电路数字孪生模型；步骤2：在所述集成电路数字孪生模型中构建单一的散热路径；步骤3：监测集成电路中温度传感器采集到的温度数据,并将所述温度传感器采集到的温度数据传输至所述集成电路数字孪生模型；步骤4：基于不同的测试工况对所述数字孪生模型加载输入功率,并确定边界条件和网格参数来进行仿真计算以得到仿真计算结果；步骤5：基于所述仿真计算结果,确定热点区域；步骤6：基于所述热点区域,对所述集成电路数字孪生模型进行改进以得到改进集成电路数字孪生模型；步骤7：实时监测实际集成电路的温度数据,并将所述温度数据实时反馈至所述改进集成电路数字孪生模型；其中,所述步骤5,包括：从所述仿真计算结果提取温度云图；基于所述散热路径,从所述温度云图中提取热流线图；对所述热流线图进行离散采样以得到热流点数据的序列,所述热流点数据包括热流点位置和热流点温度；对所述热流点数据的序列中的各个热流点数据进行嵌入编码以得到热流点数据嵌入编码特征的序列；对所述热流点数据嵌入编码特征的序列进行图游走自相关门控显著聚合以得到热流点集合显著聚合特征；基于所述热流点集合显著聚合特征,得到识别结果,所述识别结果为热点区域的矩形框位置数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示系统、方法及显示设备
{Author}: 杨镇豪
{Author Address}: 215200 江苏省苏州市吴江经济技术开发区大兢路1088号
{Subsidiary Author}: 高创(苏州)电子有限公司;京东方科技集团股份有限公司
{Date}: 2025-03-07
{Notes}: CN119580663A
{Abstract}: 本申请实施例公开了一种显示系统、方法及显示设备,属于液晶显示技术领域。该显示系统包括：系统主板和显示面板；系统主板设置有时序控制组件,时序控制组件用于向显示面板发送控制信号,控制信号用于控制显示面板进行显示；显示面板设置有时序判别组件,时序判别组件用于基于控制信号以及信号规格标准,确定控制信号的时序判别结果,信号规格标准用于规定控制信号所需满足的信号时序；时序判别组件,还用于在时序判别结果表征控制信号不符合信号规格标准的情况下,向时序控制组件发送修正信号；时序控制组件,还用于基于修正信号,对控制信号的信号时序进行修正。采用该显示系统能够提高对显示系统中控制信号的修正效率。
{Subject}: 1.一种显示系统,其特征在于,所述显示系统包括：系统主板和显示面板；所述系统主板设置有时序控制组件,所述时序控制组件用于向所述显示面板发送控制信号,所述控制信号用于控制所述显示面板进行显示；所述显示面板设置有时序判别组件,所述时序判别组件用于基于所述控制信号以及信号规格标准,确定所述控制信号的时序判别结果,所述信号规格标准用于规定所述控制信号所需满足的信号时序；所述时序判别组件,还用于在所述时序判别结果表征所述控制信号不符合所述信号规格标准的情况下,向所述时序控制组件发送修正信号；所述时序控制组件,还用于基于所述修正信号,对所述控制信号的信号时序进行修正。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有高温保护结构的新型LED照明装置
{Author}: 武军权
{Author Address}: 226000 江苏省南通市崇川区新胜路158号3幢102室
{Subsidiary Author}: 江苏恒鹏智能电气有限公司
{Date}: 2025-03-07
{Notes}: CN119573032A
{Abstract}: 本发明涉及照明灯具制作技术领域,具体地说,涉及一种具有高温保护结构的新型LED照明装置。其包括灯座,集成电路设置在灯座的内部,集成电路负责控制LED照明装置的运行,灯座的下方安装有灯体,灯座的上方设置有散热结构,散热结构转动并向上吹出气流,将灯座产生的热量带走,散热结构的下方设置有清灰结构,清灰结构转动对灯体的侧壁进行剐蹭,清灰结构在转动时,散热结构发生偏转并产生向下吹动的气流,对清灰结构从灯体侧壁上剐蹭掉的灰尘进行吹离。本发明通过向下滑动的滑动板带半球从凹槽中脱离,使若干个毛刷停止转动,并带动下滑动环远离上固定环,使若干个扇叶向上吹出气流,带走灯座的热量,有效降低了灯座的温度。
{Subject}: 1.一种具有高温保护结构的新型LED照明装置,包括灯座(4),集成电路设置在所述灯座(4)的内部,集成电路负责控制LED照明装置的运行,所述灯座(4)的下方安装有灯体(3),其特征在于：所述灯座(4)的上方设置有散热结构(1),所述散热结构(1)转动并向上吹出气流,将灯座(4)产生的热量带走,所述散热结构(1)的下方设置有清灰结构(2),所述清灰结构(2)转动对灯体(3)的侧壁进行剐蹭,在所述清灰结构(2)在转动时,散热结构(1)发生偏转并产生向下吹动的气流,对所述清灰结构(2)从灯体(3)侧壁上剐蹭掉的灰尘进行吹离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种岩土体内部倾斜变形自动观测装置
{Author}: 刘晓宇
{Author Address}: 100190 北京市海淀区北四环西路15号
{Subsidiary Author}: 中国科学院力学研究所
{Date}: 2025-03-07
{Notes}: CN119374556B
{Abstract}: 本发明提供一种岩土体内部倾斜变形自动观测装置,涉及岩土工程监测技术领域,包括设置在监测孔孔口上方的主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,设置在监测孔测斜管内的升降测斜探头。主机控制终端驱动升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,操控升降测斜探头以0°和180°两种姿态在测斜管内自由升降,并实现零点限位自锁。升降测斜探头内置三轴MEMS倾角传感器,连续采集巡航沿线地层倾斜数据,自主完成观测数据的无线传输与非接触感应充电。本发明利用单个探头实现整孔倾斜变形测量,支持重复使用,低成本、全自动、高精度观测岩土体内部倾斜变形。
{Subject}: 1.一种岩土体内部倾斜变形自动观测装置,其特征在于,包括地上装置和地下装置；所述地上装置设置在深入岩土体内部的监测孔的孔口上方,包括主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构；升降定位机构安装在升降保护机构之上,升降保护机构安装在升降动力机构之上,升降动力机构与限位自锁机构共同安置在姿态旋转机构之上,升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构形成一体化结构组件；主机控制终端通过电缆分别与升降动力机构、升降定位机构、升降保护机构、姿态旋转机构以及限位自锁机构电连接；所述地下装置包括预埋在监测孔内的测斜管以及设置在测斜管内部、可沿测斜管的导槽上下滑动的升降测斜探头；所述升降测斜探头内置三轴MEMS倾角传感器,在测斜管内的滑动过程中连续采集巡航沿线的地层倾斜数据；所述一体化结构组件固定安装于探出监测孔的测斜管的顶端,并通过测绳与升降测斜探头连接,牵引升降测斜探头在测斜管内上下滑动；姿态旋转机构内置定位筒与换位管,定位筒与换位管位于探出监测孔的测斜管内,确保升降测斜探头从测斜管平滑过渡至换位管内；换位管安装在探出监测孔的测斜管内,与测斜管同轴对齐,且换位管的导槽的尺寸与测斜管的导槽一致；换位管的下端连接定位筒,当升降倾斜探头完全滑入换位管的导槽后,在姿态旋转机构的旋转电机的驱动下,通过换位管的旋转带动升降倾斜探头同步进行0度和180度的姿态切换；所述升降测斜探头与地上装置之间采用近场无线通讯及电磁感应技术实现无接触式数据传输与电量补充。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种布线形状构建与方位确定方法及相关设备
{Author}: 刘丹
{Author Address}: 100176 北京市大兴区北京经济技术开发区科谷一街8号院6号楼4层401
{Subsidiary Author}: 北京汤谷软件技术有限公司
{Date}: 2025-03-07
{Notes}: CN119578351A
{Abstract}: 本申请公开了一种布线形状构建与方位确定方法及相关设备,包括：获取集成电路布线所需要的设计规则,并对所述设计规则进行解析,得到解析后的设计规则；根据布线路径中目标元素的形状和所述解析后的设计规则,创建包含有所述目标元素的形状所对应的顶点坐标的目标对象,基于所述目标对象中的顶点坐标,构建所述目标对象对应的边对象；根据所述边对象中每条边的属性以及目标绘制方向,建立所述边对象中不同方向的边与所述目标对象代表的布线形状的端点方位的对应关系,以及建立所述边对象中每条边与其两侧的空间方位的对应关系,以使所述目标对象代表的布线形状具备有方位信息。本申请实施例能够高效率构建布线形状并定义布线形状的方向信息。
{Subject}: 1.一种布线形状构建与方位确定方法,其特征在于,包括：获取集成电路布线所需要的设计规则,并对所述设计规则进行解析,得到解析后的设计规则；根据布线路径中目标元素的形状和所述解析后的设计规则,创建包含有所述目标元素的形状所对应的顶点坐标的目标对象,基于所述目标对象中的顶点坐标,构建所述目标对象对应的边对象；根据所述边对象中每条边的属性以及目标绘制方向,建立所述边对象中不同方向的边与所述目标对象代表的布线形状的端点方位的对应关系,以及建立所述边对象中每条边与其两侧的空间方位的对应关系,以使所述目标对象代表的布线形状具备有方位信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用环状高纯铜磷阳极及其制备方法
{Author}: 滕海涛;王亚萍;王宇;万小勇;张东歌;蒋媛媛;张亦璇;史学伟;徐鹏
{Author Address}: 102299 北京市昌平区超前路33号1幢1至3层01
{Subsidiary Author}: 有研亿金新材料有限公司;有研亿金新材料(山东)有限公司
{Date}: 2025-03-04
{Notes}: CN119550003A
{Abstract}: 本发明涉及电镀设备技术领域,具体涉及一种集成电路用环状高纯铜磷阳极及其制备方法。本发明的制备方法首先通过熔炼制得铜磷铸锭,随后对铸锭进行均匀化热处理,后通过反向挤压变形得到管坯,再对管坯进行低温去应力退火处理,最后对管坯进行切割、机加工成型、清洗烘干包装得到环状高纯铜磷阳极。本发明的制备方法通过对铸锭进行均匀化处理、调整挤压温度与挤压比、以及低温退火处理,来控制晶粒尺寸和成分均匀程度,同时在铜磷合金管材上进行切割可一次性获得多个铜磷靶坯,本制备方法可保证晶粒分布均匀、避免P元素偏析且消除了材料的残余应力,防止后续加工坯料发生变形开裂,同时该方法可显著缩短工艺流程、提高生产效率、降低生产成本。
{Subject}: 1.一种集成电路用环状高纯铜磷阳极的制备方法,其特征在于,包括以下步骤：步骤1：通过熔炼获得铜磷熔体,将所述铜磷熔体在真空状态下进行静模浇注,得到圆柱形铸锭；步骤2：对所述圆柱形铸锭进行均匀化热处理,所述均匀化热处理温度为600-700℃,时间为6-8h,得到均匀化铸锭；步骤3：对所述均匀化铸锭进行反向挤压变形,所述挤压变形过程中物料温度为550-700℃,且低于均匀化热处理温度,挤压速度为6-8mm/s,挤压比为1.5-4.5,得到高纯铜磷管坯；步骤4：对所述高纯铜磷管坯进行退火,所述退火温度为200-300℃,退火时间为1-2h；步骤5：将步骤4退火后的高纯铜磷管坯进行切割,再采用高精密数控机床进行机加工成型,得到集成电路用环状高纯铜磷阳极,其中所述高精密数控机床的加工精度为±0.01mm。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电压控制方法、装置、电子设备、存储介质及程序产品
{Author}: 吴国强;李健;张陆;何雨谦;田雪松;侯帅
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2025-03-04
{Notes}: CN119559880A
{Abstract}: 本申请提供一种电压控制方法、装置、电子设备、存储介质及程序产品,通过精确测试多个电压下芯片的工作状态,能够确定出芯片工作的较为合适的目标电压,避免了因电压设置不当而导致的能耗浪费。随后,将这一合适的电压值存储,并在芯片被组装至显示模组后直接应用,确保了电压调节的准确性和及时性。不仅提升了电压调节的效率,还减少了因电压波动或过高设置对芯片及显示模组造成的潜在损害,延长了设备的使用寿命。进而通过精确匹配芯片的电压需求,实现了显示设备功耗的进一步优化。
{Subject}: 1.一种集成电路芯片的电压控制方法,其特征在于,包括：确定集成电路芯片的测试信号,其中,所述测试信号包括多个测试电压和所述集成电路芯片对应的工作电压参数；基于所述多个测试电压和所述集成电路芯片对应的所述工作电压参数,确定所述集成电路芯片在所述多个测试电压下的工作状态；根据所述集成电路芯片在所述多个测试电压下的工作状态,从所述多个测试电压中确定所述集成电路芯片对应的目标电压,并对所述集成电路芯片对应的所述目标电压进行存储；响应于所述集成电路芯片被组装至显示模组中,按照所述集成电路芯片对应的所述目标电压对组装至所述显示模组中的所述集成电路芯片进行电压调节。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的时序异常检测方法、装置、设备及介质
{Author}: 陈英时
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区沙河西路1801号国实大厦16C
{Subsidiary Author}: 深圳鸿芯微纳技术有限公司;上海鸿芯科纳科技有限公司
{Date}: 2025-03-04
{Notes}: CN119557816A
{Abstract}: 本申请提供了一种集成电路的时序异常检测方法、装置、设备及介质,包括：以滑动窗户遍历目标集成电路中的各个电路路径在预设窗口间隔下的时序信息；对每个电路路径的时序信息进行特征工程处理,提取出每个电路路径的时序特征；将每个电路路径的时序特征输入至时序异常检测模型的多头自注意力网络层、归一化处理网络层、稀疏转换网络层以及全连接网络层进行时序异常检测处理,输出所述集成电路的异常时序信息；其中,所述时序异常检测模型是通过对稀疏转换网络模型进行迭代训练得到的。在集成电路中存在大量电路路径时通过时序异常检测模型中的稀疏转换网络层等其他网络层对集成电路进行时序异常检测时,可以提高异常时序检测的准确性以及效率。
{Subject}: 1.一种集成电路的时序异常检测方法,其特征在于,所述时序异常检测方法包括：以滑动窗户遍历目标集成电路中的各个电路路径在预设窗口间隔下的时序信息；对每个所述电路路径的时序信息进行特征工程处理,提取出每个所述电路路径的时序特征；将每个所述电路路径的时序特征输入至时序异常检测模型的多头自注意力网络层、归一化处理网络层、稀疏转换网络层以及全连接网络层进行时序异常检测处理,输出所述集成电路的异常时序信息；其中,所述时序异常检测模型是通过对稀疏转换网络模型进行迭代训练得到的。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 宽电压开关和集成电路芯片
{Author}: 张侨
{Author Address}: 201203 上海市浦东新区自由贸易试验区张东路1387号07幢
{Subsidiary Author}: 上海安其威微电子科技有限公司
{Date}: 2025-03-04
{Notes}: CN119561533A
{Abstract}: 本发明涉及宽电压开关和集成电路芯片。本发明的宽电压开关包括电平转换电路和分压电路；分压电路向电平转换电路提供跟随电源电压变化的分压电压以作为相应晶体管的偏置电压,无论电源电压的高低,均既可以保证电平转换电路中的相应晶体管导通,从而基于使能输入信号控制是否将电源电压传递至输出电压,同时也可以避免相应晶体管被击穿,从而相应晶体管可以统一采用低电压域器件(例如2.5V的器件),并且节省了掩膜费用。可选地,晶体管可以采用MOS管,相对于BJT管,MOS管也不会消耗更多的电流,从而不会额外增加功耗。
{Subject}: 1.一种宽电压开关,其特征在于,所述宽电压开关包括：电平转换电路,所述电平转换电路包括第一至第八晶体管,所述第一至第四晶体管为第一类型晶体管,所述第五至第八晶体管为第二类型晶体管,每个晶体管均包括控制端、第一端、第二端；所述第一晶体管的第一端和所述第二晶体管的第一端均与电源电压相连,所述第一晶体管的控制端与所述第二晶体管的第二端相连,所述第二晶体管的控制端与所述第一晶体管的第二端相连,所述第一晶体管的第二端和所述第二晶体管的第二端还分别与所述第三晶体管的第一端和所述第四晶体管的第一端相连,所述第三晶体管的第二端和所述第四晶体管的第二端分别与所述第五晶体管的第二端和所述第六晶体管的第二端相连,所述第五晶体管的第一端和所述第六晶体管的第一端分别与所述第七晶体管的第二端和所述第八晶体管的第二端相连,所述第七晶体管的第一端和所述第八晶体管的第一端均接地；所述第七晶体管的控制端和所述第八晶体管的控制端分别接收互补的使能信号；所述第四晶体管的第二端与所述第六晶体管的第二端相连后用于提供输出电压；分压电路,用于对所述电源电压进行分压,所述分压电路的输入端与所述电源电压相连,所述分压电路的输出端分别与所述第三晶体管的控制端、所述第四晶体管的控制端、所述第五晶体管的控制端和所述第六晶体管的控制端相连,所述分压电路的输出端输出跟随所述电源电压变化的分压电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多工序精准衔接式贴片二极管封装设备及封装工艺
{Author}: 骆宗友
{Author Address}: 523000 广东省东莞市寮步镇寮步百业路70号1栋、2栋
{Subsidiary Author}: 先之科半导体科技(东莞)有限公司
{Date}: 2025-03-04
{Notes}: CN119560420A
{Abstract}: 本发明涉及半导体元器件领域,具体是涉及一种多工序精准衔接式贴片二极管封装设备及封装工艺,包括第一输送机构,以及第二输送机构,第一输送机构和第二输送机构之间设有贴片机构,所述贴片机构包括粘芯组件和吸附组件,以及位移组件,所述粘芯组件和吸附组件上均设有施压件,所述第一输送机构和第二输送机构上均设有能够与施压件配合的受压件,所述粘芯组件和吸附组件之间设有旋转架体,本发明通过位移组件和旋转架体的协同工作,使粘芯组件和吸附组件交替位于引线框架上方,分别完成芯片的粘贴和跳片的放置,并通过施压件与受压件的精准对接确保了芯片和跳片能够准确无误地贴附在引线框架上,生产效率高,且成品率高。
{Subject}: 1.一种多工序精准衔接式贴片二极管封装设备,用于将芯片(11)和跳片(12)封装到引线框架(1)内,包括供涂有粘合剂的引线框架(1)输送的第一输送机构(2),以及供芯片(11)和跳片(12)输送的第二输送机构(3),所述第二输送机构(3)上间隔设有供芯片(11)和跳片(12)承载的第一模板(31)和第二模板(32)；其特征在于,第一输送机构(2)和第二输送机构(3)之间设有贴片机构,所述贴片机构包括用以粘贴芯片(11)的粘芯组件(4)和用以吸附跳片(12)的吸附组件(5),以及用以同步驱使粘芯组件(4)和吸附组件(5)移动的位移组件(6),所述粘芯组件(4)和吸附组件(5)上均设有施压件(21),所述第一输送机构(2)和第二输送机构(3)上均设有能够与施压件(21)配合的受压件(22),当施压件(21)作用在受压件(22)上时,此时芯片(11)或跳片(12)处于精准贴片状态；所述粘芯组件(4)和吸附组件(5)之间设有一个与位移组件(6)传动连接的旋转架体(61),当粘芯组件(4)被旋转架体(61)旋转至正对引线框架(1)正上方的位置时,吸附组件(5)同时处于正对第二模板(32)正上方的位置处,而当吸附组件(5)被旋转架体(61)旋转至正对引线框架(1)正上方的位置时,粘芯组件(4)同时处于正对第一模板(31)正上方的位置处。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用运输装置
{Author}: 王天华;李君
{Author Address}: 225400 江苏省泰州市泰兴市高新技术产业开发区科创路18号(泰兴市国家级科技企业孵化器)
{Subsidiary Author}: 泰州华拓电子科技有限公司
{Date}: 2025-02-25
{Notes}: CN119503343A
{Abstract}: 本发明涉及运输装置技术领域,更具体的公开了一种集成电路生产用运输装置,包括定位输送组件,所述定位输送组件内侧的一侧活动卡接有抽气组件,所述定位输送组件内侧的另一侧固定连接有排气组件,所述抽气组件包括抽气槽,所述抽气槽的一侧固定连接有定位条,所述抽气槽的内侧设置有过滤网,所述过滤网的底部固定连接有第一异径方管；本发明在抽气组件与排气组件的运转过程中,在进行使用的过程中因气泵工作产生的向传动带内侧吹动的气流会将位于传动带顶部的零件碎屑和灰尘等吸入到抽气槽中,然后第二定位半圆环与旋转定位块的定位下产生旋转,然后即可将抽气组件整体的抽出,然后即可对过滤网进行清洁。
{Subject}: 1.一种集成电路生产用运输装置,其特征在于：包括定位输送组件(1),所述定位输送组件(1)内侧的一侧活动卡接有抽气组件(2),所述定位输送组件(1)内侧的另一侧固定连接有排气组件(3),所述抽气组件(2)包括抽气槽(201),所述抽气槽(201)的一侧固定连接有定位条(202),所述抽气槽(201)的内侧设置有过滤网(203),所述过滤网(203)的底部固定连接有第一异径方管(204),所述第一异径方管(204)的底部固定连接有气体导向组件(205)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微电子芯片封装装置及封装工艺
{Author}: 高付宾;王亚飞;李宏;吴雷
{Author Address}: 101200 北京市平谷区马坊镇马坊大街32号院5号楼1至5层
{Subsidiary Author}: 北京七星华创微电子有限责任公司
{Date}: 2025-02-25
{Notes}: CN119517814A
{Abstract}: 本申请涉及一种微电子芯片封装装置及封装工艺,涉及微电子芯片封装技术领域,其包括贴膜机,所述贴膜机上设置有夹持机构,所述贴膜机的外部安装有封装机,所述封装机的上安装有机械臂。该一种微电子芯片封装装置及工艺,在对微电子芯片框架进行封装时,先去除一层剥离层直接贴膜于微电子芯片框架背部上而后固定在加热盘的底部,通过加热座将微电子芯片框架外部的胶膜软化,使得微电子芯片框架与胶膜充分接触,而后将烘烤之后的微电子芯片框架通过机械臂转运至加工座上,对微电子芯片框架进行研磨整平处理,去除多余粘接层。
{Subject}: 1.一种微电子芯片封装装置,包括贴膜机(1),所述贴膜机(1)上设置有夹持机构(2),所述贴膜机(1)的外部安装有封装机(5),所述封装机(5)上安装有机械臂(6),其特征在于；所述夹持机构(2)包括固定壳(21)、连接杆(22)、扭簧(23)、夹板(24)和垫片(25),所述贴膜机(1)上安装有固定壳(21),所述固定壳(21)的一端贯穿连接有连接杆(22),所述连接杆(22)的外壁套设有扭簧(23),所述连接杆(22)的一端贯穿连接有夹板(24),所述夹板(24)的外壁固定有垫片(25)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种软启动电路
{Author}: 董振斌;陈凯华;刘根芳
{Author Address}: 201202 上海市浦东新区祝桥镇施湾七路1001号2幢
{Subsidiary Author}: 上海维安半导体有限公司
{Date}: 2025-02-25
{Notes}: CN119519405A
{Abstract}: 本发明提供一种软启动电路,涉及集成电路技术领域,包括通断控制电路和电压缓升电路,通断控制电路的通断控制端连接电压缓升电路的充电控制端,电压缓升电路的电压输出端连接外部的待启动器件；通断控制电路用于控制电压缓升电路的充电控制端间歇导通,以进行缓慢充电,对待启动器件提供缓慢升高的启动电压实现软启动。有益效果是电压缓升电路中恒流电源的电流不需要很小,可以保证在高温或存在其它较大干扰的条件下仍然保证正常工作。在高温或者干扰大场合,软启动电路都能正常工作,从而提高了整个电路可靠性,电路具有结构简单、占用版图面积小、可扩展性好、高可靠等特点,可广泛用于需要软启动电路的模拟集成电路中。
{Subject}: 1.一种软启动电路,其特征在于,包括通断控制电路和电压缓升电路,所述通断控制电路的通断控制端连接所述电压缓升电路的充电控制端,所述电压缓升电路的电压输出端连接外部的待启动器件；所述通断控制电路用于控制所述电压缓升电路的充电控制端间歇导通,以进行缓慢充电,对所述待启动器件提供缓慢升高的启动电压实现软启动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路产品测试方法及装置
{Author}: 苏广峰;杨伟清
{Author Address}: 322000 浙江省金华市义乌市稠江街道戚继光路648号厂房(二)1楼、2楼
{Subsidiary Author}: 安测半导体技术(义乌)有限公司
{Date}: 2025-02-21
{Notes}: CN119492804A
{Abstract}: 本发明属于集成电路产品技术领域,尤其涉及一种集成电路产品测试方法及装置,以解决没有办法判断集成电路产品封装是否存在内部空洞、气泡、夹渣和微小缝隙等缺陷的技术问题,包括超声波发射模块、超声波接收模块、信号处理模块、成像模块和计算机处理模块,所述超声波发射模块和超声波接收模块安装在机体框架内,计算机处理模块根据发送过来的图像信息进行数据处理,判断集成电路产品封装是否存在内部空洞、气泡、夹渣和微小缝隙等缺陷,判断产品是否合格,并对不合格的集成电路产品进行编号,人工对不合格的集成电路产品编号进行二次检测。
{Subject}: 1.一种集成电路产品测试装置,包括机体组件,所述机体组件包括机体框架、承载检测平台、密封端盖、真空泵和检测装置,所述机体框架内安装有承载检测平台,机体框架上转动安装有密封端盖,机体框架上安装有真空泵和检测装置,其特征在于,所述检测装置包括超声波发射模块、超声波接收模块、信号处理模块、成像模块和计算机处理模块,所述超声波发射模块和超声波接收模块安装在机体框架内；所述超声波发射模块用以发射高频超声波信号,高频超声波常用频率为2-14MHz,高频超声波在集成电路产品内部进行传播；所述超声波接收模块用以接收由集成电路产品反射回来的超声波信号；所述信号处理模块用以将超声波接收模块接收到的超声波信号由声波信号转化为电信号,并将电信号发送到成像模块中；所述成像模块用以将信号处理模块转化过来的电信号形成对应检测波形,并将对应检测波形根据相应波形生成扫描图像,并将扫描的图像信息发送到计算机处理模块中；所述计算机处理模块根据发送过来的图像信息进行数据处理,判断集成电路产品封装是否存在内部空洞、气泡、夹渣和微小缝隙等缺陷,判断产品是否合格,并对不合格的集成电路产品进行编号,人工对不合格的集成电路产品编号进行二次检测。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种SRAF放置效果评估方法、装置、设备及介质
{Author}: 王志强;田靖宇
{Author Address}: 311113 浙江省杭州市余杭区良渚街道网周路99号1幢22层2208室
{Subsidiary Author}: 华芯程(杭州)科技有限公司
{Date}: 2025-02-21
{Notes}: CN119494317A
{Abstract}: 本申请公开了一种SRAF放置效果评估方法、装置、设备及介质,涉及版图修正技术领域,包括：获取用户编写的SRAF放置规则文件,并对SRAF放置规则文件进行解析,以识别SRAF图形在集成电路版图中的位置信息、种类信息、数量信息和优先级信息,以得到SRAF特征信息；利用预设评估规则对SRAF特征信息分别进行效果评估,以得到各信息的效果评估结果；根据效果评估结果输出SRAF放置规则文件当前存在的缺陷问题,并提示用户进行SRAF图形的设计调整。缩短了整个评估周期,能更快速地为后续的SRAF图形设计调整提供依据,有效加快集成电路工艺开发验证的速度。
{Subject}: 1.一种SRAF放置效果评估方法,其特征在于,包括：获取用户编写的SRAF放置规则文件,并对所述SRAF放置规则文件进行解析,以识别SRAF图形的SRAF特征信息；其中,所述SRAF特征信息包括SRAF图形在集成电路版图中的位置信息、种类信息、数量信息和优先级信息；利用预设评估规则对所述SRAF特征信息分别进行效果评估,以得到各信息的效果评估结果；根据所述效果评估结果输出所述SRAF放置规则文件当前存在的缺陷问题,并提示用户进行SRAF图形的设计调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种断电保护式集成电路封装结构及其封装方法
{Author}: 陈明;邓柏松;熊云杰;李孟健;曾令其
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495611A
{Abstract}: 本发明涉及电路封装领域,特别涉及一种断电保护式集成电路封装结构及其封装方法。包括开合组件,所述开合组件上安装有转动组件,所述转动组件的底部边缘处上对称安装有两组断电保护组件；本发明通过带动保护壳向远离封装结构的方向运动,保护壳移动的同时带动滑动杆挤压压缩弹簧,压缩弹簧在被挤压的同时将反弹力作用在压力传感器上；当出现断电情况时,压缩弹簧感受到压力消失后开始反弹,反弹过程中带动滑动杆在套接筒内滑动,滑动的同时顺而带动两组保护壳对封装结构进行包裹保护,提高了集成电路封装效果的同时提高了装置的断电保护效果。
{Subject}: 1.一种断电保护式集成电路封装结构,包括开合组件(1),其特征在于：所述开合组件(1)上安装有转动组件(4),所述转动组件(4)的底部边缘处上对称安装有两组断电保护组件(5)；所述转动组件(4)包括封装结构(407),所述断电保护组件(5)包括压缩机构,所述压缩机构上安装有压力保护机构；出现断电情况时,压缩机构感受到压力消失后开始反弹,反弹过程中带动压力保护机构对封装结构(407)进行包裹保护。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种耐辐照环氧塑封料及其应用
{Author}: 李胜楠;王亚飞;李宏;吴雷
{Author Address}: 101200 北京市平谷区马坊镇马坊大街32号院5号楼1至5层
{Subsidiary Author}: 北京七星华创微电子有限责任公司
{Date}: 2025-02-18
{Notes}: CN119463420A
{Abstract}: 本申请涉及封装材料技术领域,具体公开了一种耐辐照环氧塑封料及其应用。该耐辐照环氧塑封料包括以下重量份的组分：环氧树脂5-10份、纳米钽2-35份、黑磷烯0.1-0.5份、碳纳米管0.1-0.7份、氮化硼10-35份、氧化铝30-50份、二氧化硅45-60份、固化剂2-10份和应力释放剂0.3-0.5份；进一步地,所述耐辐照环氧塑封料中,纳米钽、黑磷烯和碳纳米管的添加量为：纳米钽10-25份、黑磷烯0.2-0.4份、碳纳米管0.2-0.6份。本申请提供的耐辐照环氧塑封料的导热性好、力学性能佳、抗辐照性能强,能够用于封装集成电路,提高集成电路的抗辐照性能。
{Subject}: 1.一种耐辐照环氧塑封料,其特征在于,包括以下重量份的组分：环氧树脂5-10份、纳米钽2-35份、黑磷烯0.1-0.5份、碳纳米管0.1-0.7份、氮化硼10-35份、氧化铝30-50份、二氧化硅45-60份、固化剂2-8份和应力释放剂0.3-0.5份。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于温度响应的芯片测试方法及测试系统
{Author}: 薛冰
{Author Address}: 213000 江苏省常州市新北区华山中路9号五号楼118
{Subsidiary Author}: 安盈半导体技术(常州)有限公司
{Date}: 2025-02-18
{Notes}: CN119471327A
{Abstract}: 本申请公开了一种基于温度响应的芯片测试方法及测试系统,属于芯片测试技术领域,包括：建立可控温区环境,产生第一温度区间,并设置至少两个温度变化速率；接收来自芯片测试过程中采集到的第一采集数据,对第一采集数据进行分析；在芯片测试过程中,进行局部温差控制,并记录梯度温度分布情况；结合第一采集数据的分析结果,与局部温差控制过程中记录到的梯度温差分布情况进行耦合,对芯片进行动态温度响应分析。在本申请的技术方案实施过程中,通过建立可控温区环境及局部温差控制,模拟芯片的使用场景,并考虑芯片在集成电路中的布局进行温度响应测试,优化芯片的设计以及布局,提高芯片的运行稳定性。
{Subject}: 1.一种基于温度响应的芯片测试方法,其特征在于：包括：建立可控温区环境,产生第一温度区间,并设置至少两个温度变化速率,在第一温度区间内,根据所设置的温度变化速率对芯片进行测试数据采集；接收来自芯片测试过程中采集到的第一采集数据,对第一采集数据进行分析,并根据不同的温度变化速率对芯片进行温度响应分析；在芯片测试过程中,进行局部温差控制,并记录梯度温度分布情况；结合第一采集数据的分析结果,与局部温差控制过程中记录到的梯度温差分布情况进行耦合,对芯片进行动态温度响应分析；对芯片的动态温度响应分析结果进行时间序列分析与数据挖掘,获取芯片在不同环境下的变化趋势。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于时钟树驱动的集成电路详细布局方法
{Author}: 俞文心;李鑫淼;伏朝奇;龚梦石;龚俊
{Author Address}: 621000 四川省绵阳市涪城区青龙大道中段59号
{Subsidiary Author}: 西南科技大学
{Date}: 2025-02-18
{Notes}: CN119476182A
{Abstract}: 本发明公开一种基于时钟树驱动的集成电路详细布局方法,包括步骤：S10,先读入全局布局后的布局文件,获取到寄存器的物理和时序信息；S20,进行寄存器布局,先使用电容均衡的二分K均值聚类,对聚类后的每个分区构建虚拟时钟树,根据构建的时钟树进行寄存器最优位置搜索,并将寄存器移动到时钟树综合有利位置；S30,进行非寄存器布局,对搜索过程中重叠的单元重合法化,最后使用基于优先队列的最近邻搜索优化信号线线长。本发明保证信号线线长和时钟树线长的优化平衡,优化时钟树,优化功耗,提高电路稳定性和可靠性。
{Subject}: 1.一种基于时钟树驱动的集成电路详细布局方法,其特征在于,包括步骤：S10,先读入全局布局后的布局文件,获取到寄存器的物理和时序信息；S20,进行寄存器布局,先使用电容均衡的二分K均值聚类,对聚类后的每个分区构建虚拟时钟树,根据构建的时钟树进行寄存器最优位置搜索,并将寄存器移动到时钟树综合有利位置；S30,进行非寄存器布局,对搜索过程中重叠的单元重合法化,最后使用基于优先队列的最近邻搜索优化信号线线长。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于电路用途的集成电路布局设计方法及系统
{Author}: 袁庭龙;杨亭;张海军;陈弟;张谡;张征;陈廷团;谢旭钜;黄炜康
{Author Address}: 518000 广东省深圳市宝安区西乡街道劳动社区西乡大道宝源华丰总部经济大厦C栋4层3A15、3A16室
{Subsidiary Author}: 凯智隆誉科技(深圳)有限公司
{Date}: 2025-02-18
{Notes}: CN119476183A
{Abstract}: 本发明公开了一种基于电路用途的集成电路布局设计方法及系统,涉及电路设计技术领域,包括：获取前端的芯片设计经过综合后生成的门级网表；建立集成电路的三维空间和芯片模型；利用非线性规划方法求解目标函数的最小值来得到电子元件的空间位置分布；将空间均匀分布的单元分布在每个芯片层上；进行集成电路信号线的实际物理布线连接处理；将详细布局转化为每个芯片层内部的二维详细布局；实现电源供电网络；进行芯片版图空隙的填充工作,并基于集成电路的电路用途对芯片版图进行物理验证和仿真测试。通过设置数据处理模块、电路布局模块和电路检测模块降低互连线延迟,降低走线密集程度,保证电路的安全性和可靠性。
{Subject}: 1.一种基于电路用途的集成电路布局设计方法,其特征在于,包括：准备集成电路的布局布线数据,获取前端的芯片设计经过综合后生成的门级网表；基于集成电路的电路用途,建立集成电路的三维空间和芯片模型；将各电子元件的非线性线长目标与分布目标统一成为目标函数,利用非线性规划方法求解目标函数的最小值来得到电子元件的空间位置分布,所述电子元件包括晶体管、电阻器和电容器；将空间均匀分布的单元分布在每个芯片层上；根据所述门级网表中的所有连接关系,进行集成电路信号线的实际物理布线连接处理；通过对垂直线网进行分解切断了处于不同芯片层的同一线网的单元之间的联系,将详细布局转化为每个芯片层内部的二维详细布局；获取集成电路中电压降的设计要求,实现电源供电网络；进行芯片版图空隙的填充工作,并基于集成电路的电路用途对芯片版图进行物理验证和仿真测试,导出通过测试的集成电路布局设计数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于多级队列的集成电路全局布线方法
{Author}: 俞文心;刘文宇;伏朝奇;龚梦石;龚俊
{Author Address}: 621000 四川省绵阳市涪城区青龙大道中段59号
{Subsidiary Author}: 西南科技大学
{Date}: 2025-02-18
{Notes}: CN119476189A
{Abstract}: 本发明公开一种基于多级队列的集成电路全局布线方法,包括：S10,线边容量减小阶段：使用矩形均匀导线密度,估计布线拥塞,基于引脚的数量来减少线边容量；S20,多级队列布线阶段,对于当前布线模式无法布线的网络,直接将其添加到下一级队列中等待布线；当没有溢出或最后一级队列完成布线时,多级队列布线结束；S30,基于拥堵区域的重布线,采用迷宫布线策略；S40,基于重布线结果,输出全局布线结果。本发明通过对引脚拥塞区域进行容量减小,使用多级队列布线获得初始布线结果,再使用基于溢出距离的迷宫布线去减少溢出。
{Subject}: 1.一种基于多级队列的集成电路全局布线方法,其特征在于,包括步骤：S10,线边容量减小阶段：使用矩形均匀导线密度,估计布线拥塞,基于引脚的数量来减少线边容量；S20,多级队列布线阶段,对于当前布线模式无法布线的网络,直接将其添加到下一级队列中等待布线；当没有溢出或最后一级队列完成布线时,多级队列布线结束；S30,基于拥堵区域的重布线,采用迷宫布线策略；S40,基于重布线结果,输出全局布线结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于集成电路精准识别农业移栽有效孔数的方法
{Author}: 朱西林;王鹏超;王国军;彭晓宇;冉思民
{Author Address}: 550014 贵州省贵阳市贵阳国家高新技术产业开发区黎阳大厦(高科一号)C座18层
{Subsidiary Author}: 贵州中科恒运软件科技有限公司
{Date}: 2025-02-18
{Notes}: CN119476339A
{Abstract}: 本发明属于农业管理技术领域,本发明提供了一种基于集成电路精准识别农业移栽有效孔数的方法,包括：对震动数据进行比较分析,对其打孔机是否疑似进入工作状态进行识别,根据实时监测获取到的打孔机的震动加速度与怠速阈值的比较结果,判断打孔机是否脱离空闲状态,对震动数据进行处理分析,得到加速度变化表现值,对打孔机是否进入工作状态进行识别,实现了打孔机进入工作状态的精准识别,有利于为后续有效孔的精准识别提供基础,通过集成电路根据打孔工作时段在数据缓存芯片内提取打孔经纬度数据并进行处理分析,对其打孔经纬度数据中的跳点进行识别并筛除,对经纬度数据进行算法处理分析,对其有效孔数进行精准识别。
{Subject}: 1.一种基于集成电路精准识别农业移栽有效孔数的方法,其特征在于：包括：在进行移栽打孔作业时,实时监测打孔机的震动数据,其中震动数据包括震动加速度,基于对震动数据进行比较分析,对其打孔机是否疑似进入工作状态进行识别,若是,则生成疑似信号；基于疑似信号,根据实时监测获取到的打孔机的震动加速度与怠速阈值的比较结果,判断打孔机是否脱离空闲状态,若脱离,则生成分析信号；基于分析信号,基于对震动数据进行处理分析,得到加速度变化表现值,根据加速度变化表现值对其打孔机是否进入工作状态进行识别；基于打孔机进入工作状态,获取到打孔开始时间点,并继续实时监测打孔机的震动数据,并进行比较分析,得到打孔结束时间点,基于打孔开始时间点以及打孔结束时间点,获取打孔工作时段；通过集成电路根据打孔工作时段在数据缓存芯片内提取打孔经纬度数据并进行处理分析,对其打孔经纬度数据中的跳点进行识别并筛除,并将其筛除跳点后的打孔经纬度数据发送至服务器终端,其中,打孔经纬度数据包括：打孔经纬度坐标,服务器终端对其经纬度数据进行算法处理分析,对其有效孔数进行精准识别。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产用芯片塑封装置及方法
{Author}: 罗闯;马哲;范桂洋;许亚东;赵志威
{Author Address}: 611700 四川省成都市天虹路3号B幢3层
{Subsidiary Author}: 成都鸿立芯半导体有限公司;元六鸿远(成都)电子科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480653A
{Abstract}: 本发明属于芯片加工技术领域,具体为一种集成电路生产用芯片塑封装置及方法；包括加工台,所述加工台上设置有用于对芯片塑封的施力续压机构；所述施力续压机构包括定模,定模的底部通过螺栓连接于加工台的顶部；所述加工台上还安装有U型基座,U型基座的开口朝向加工台的顶部；所述U型基座上通过螺栓安装有伸缩气缸,伸缩气缸的输出端朝向加工台的顶部且还安装有H型方板；通过造气清腔单元得以清理定模和动模上所粘附的杂质或灰尘等,且清理过程不需要工作人员手动进行,同时避免了过程中的疏忽导致定模和动模内部的杂质未清理全面导致芯片在塑封时出现不完整、产生气泡等问题,提升了装置的塑封效果,进一步降低了工作人员的工作强度。
{Subject}: 1.一种集成电路生产用芯片塑封装置,包括加工台(1),其特征在于：所述加工台(1)上设置有用于对芯片塑封的施力续压机构；所述施力续压机构包括定模(2),定模(2)的底部通过螺栓连接于加工台(1)的顶部；所述加工台(1)上还安装有U型基座(3),U型基座(3)的开口朝向加工台(1)的顶部；所述U型基座(3)上通过螺栓安装有伸缩气缸(4),伸缩气缸(4)的输出端朝向加工台(1)的顶部且还安装有H型方板(5),U型基座(3)的相对侧位于H型方板(5)的中空区域内；所述H型方板(5)靠近U型基座(3)相对侧的两侧对称安装有一个导向T板(6),导向T板(6)上设置有造气清腔单元,造气清腔单元用于清理定模(2)内模腔中所粘附的杂质；两个所述导向T板(6)的相背侧还安装有L型齿条(7),L型齿条(7)的端点朝向加工台(1)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片封装结构及封装工艺
{Author}: 孙黎明;李飞阳;朱大恒;刘辉
{Author Address}: 201900 上海市宝山区真陈路898号2幢二楼
{Subsidiary Author}: 上海安理创科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480821A
{Abstract}: 本申请涉及一种多芯片封装结构及封装工艺,包括：线路基板,所述线路基板上设置有图案化线路层；多个芯片,分别设置于所述线路基板的预设位置且与所述图案化线路层电性导通；以及塑封层,覆盖所述芯片的表面；所述线路基板被折叠以使多个所述芯片在线路基板上的投影面积至少部分重叠,位于相对侧的芯片之间间隔设置形成有散热通道。散热通道能利用气流的对流效应,自适应的散热,实现了层叠芯片无需复杂结构就能实现良好地散热。
{Subject}: 1.一种多芯片封装结构,其特征在于,包括：线路基板(1),所述线路基板(1)上设置有图案化线路层；多个芯片(2),分别设置于所述线路基板(1)的预设位置且与所述图案化线路层电性导通；以及塑封层(3),覆盖所述芯片(2)的表面；所述线路基板(1)被折叠以使多个所述芯片(2)在线路基板(1)上的投影面积至少部分重叠,位于相对侧的芯片(2)之间间隔设置形成有散热通道(101)；所述线路基板(1)为可挠性线路基板,所述线路基板(1)被折叠成“e”字形或者s形状；所述线路基板(1)包括与芯片(2)设置平面相垂直的侧壁(10),所述侧壁(10)上开设有气流孔(110),所述气流孔(110)与散热通道(101)相通以形成气流对流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多芯片封装的集成电路封装结构
{Author}: 叱晓鹏;刘益华;秦家顺;黄渊江;袁威
{Author Address}: 518000 广东省深圳市龙岗区平湖街道力昌社区平龙东路349号2#厂房
{Subsidiary Author}: 深圳电通纬创微电子股份有限公司
{Date}: 2025-02-18
{Notes}: CN119480862A
{Abstract}: 本发明提出了一种多芯片封装的集成电路封装结构,涉及芯片封装技术领域,包括封装盒,封装盒的一侧贯穿开设有多个芯片装槽间隔布置,芯片装槽的底部内部的两侧均开设有针脚安装槽,针脚安装槽内设置有填充片,填充片能够填充满针脚安装槽,且填充片的顶面与芯片装槽的底部内壁平齐,芯片装槽的两侧内壁开设有收纳槽,填充片能够收纳进入收纳槽内；收纳槽内安装有压紧条。本发明提出了一种多芯片封装的集成电路封装结构,通过设置的封装盒、填充片、压紧条、散热片和调节结构,确保芯片的拆卸,减少在拆装过程中出现卡顿的情况,还能同时完成针脚的压紧和散热片的安装,减少安装和拆卸的工序,提高工作效率,操作简单便捷。
{Subject}: 1.一种多芯片封装的集成电路封装结构,其特征在于,包括封装盒(1),所述封装盒(1)的一侧贯穿开设有多个芯片装槽(2)间隔布置,所述芯片装槽(2)的底部内部的两侧均开设有针脚安装槽,所述针脚安装槽内设置有填充片(3),所述填充片(3)能够填充满针脚安装槽,且填充片(3)的顶面与芯片装槽(2)的底部内壁平齐,所述芯片装槽(2)的两侧内壁开设有收纳槽,所述填充片(3)能够收纳进入收纳槽内；所述收纳槽内安装有压紧条(4),所述压紧条(4)用于压紧芯片针脚在针脚安装槽内；所述芯片装槽(2)内顶部设置有散热片(5),所述散热片(5)能够抵靠在芯片上；所述封装盒(1)上安装有调节结构,所述调节结构能够驱动填充片(3)在针脚安装槽内横向滑动,所述调节结构还能够驱动压紧条(4)将芯片的两侧针脚压紧固定在针脚安装槽内,所述调节结构还能驱动散热片(5)在芯片装槽(2)内下降贴合在芯片上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路标准单元时序弧脉冲延时测量系统
{Author}: 王晨光;程俊;李晓慧;陈博宇
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区盛夏路570号1幢1204室
{Subsidiary Author}: 上海昇贻半导体科技有限公司
{Date}: 2025-02-14
{Notes}: CN119438875A
{Abstract}: 本发明公开一种集成电路标准单元时序弧脉冲延时测量系统,包括：片上时钟产生模块,用于芯片片上产生高频时钟作为基准计数时钟；片上标准单元时序弧生成电路,通过相同时序弧的多级级联的电路结构,实现时序弧的脉冲展宽,通过多级相同时序弧延时的叠加测量单一时序弧延时；片上时序弧计数电路,利用片上高频时钟作为基准时钟,对展宽的时序弧脉冲进行计数；片上输入输出模块,控制多种集成电路标准单元类型的选取,时序弧的选取,控制计数器输出；晶圆电路测试机台,使用晶圆电路测试探针进行晶圆级电气连接,给集成电路标准单元供电和信号输入和输出。本发明实现了集成电路标准单元时序弧测量和标准单元库所有的标准单元的所有时序弧的测量。
{Subject}: 1.一种集成电路标准单元时序弧脉冲延时测量系统,其特征在于,包括：片上时钟产生模块,用于芯片片上产生高频时钟作为基准计数时钟；片上标准单元时序弧生成电路,通过相同时序弧的多级级联的电路结构,实现时序弧的脉冲展宽,通过多级相同时序弧延时的叠加测量单一时序弧延时；片上时序弧计数电路,利用片上高频时钟作为基准时钟,对展宽的时序弧脉冲进行计数；片上输入输出模块,控制多种集成电路标准单元类型的选取,时序弧的选取,控制片上时序弧计数电路输出；晶圆电路测试机台,使用晶圆电路测试探针进行晶圆级电气连接,给集成电路标准单元供电和信号输入和输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电迁移评估方法、装置及电子设备
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 519085 广东省珠海市高新区唐家湾镇天星五路159号4栋312号(集中办公区)
{Subsidiary Author}: 珠海电科星拓科技有限公司
{Date}: 2025-02-14
{Notes}: CN119442994A
{Abstract}: 本发明提供了一种电迁移评估方法、装置及电子设备,涉及集成电路技术领域。该方法包括：获取集成电路样品在多个应用场景下分别对应的工作温度和工作时间,并依据多个工作时间之和得到目标寿命时间。确定集成电路样品的电迁移温度函数。利用电迁移温度函数将每个工作温度下对应的工作时间归一化到参考温度下,以得到第一等效时间。基于电迁移温度函数、目标寿命时间和多个第一等效时间确定第一等效温度。在第一等效温度下对集成电路样品进行电迁移仿真分析,得到仿真结果,并基于仿真结果评估集成电路样品中的互连线是否存在电迁移风险。本发明中的第一等效温度更加贴近集成电路样品的实际应用温度,极大地提高了电迁移分析的准确性。
{Subject}: 1.一种电迁移评估方法,其特征在于,用于评估集成电路样品中互连线的电迁移风险,所述方法包括：获取所述集成电路样品在多个应用场景下分别对应的工作温度和工作时间,并依据多个所述工作时间之和得到目标寿命时间；确定所述集成电路样品的电迁移温度函数；利用所述电迁移温度函数将每个工作温度下对应的所述工作时间归一化到参考温度下,以得到第一等效时间；基于所述电迁移温度函数、所述目标寿命时间和多个所述第一等效时间确定第一等效温度；在所述第一等效温度下对所述集成电路样品进行电迁移仿真分析,得到仿真结果,并基于所述仿真结果评估所述集成电路样品中的互连线是否存在电迁移风险。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种3D集成电路的TSV自动插入方法
{Author}: 刘松林;李坤;左小波;赖仕普;蒋本建
{Author Address}: 610000 四川省成都市高新区(西区)合作路89号
{Subsidiary Author}: 成都汉芯国科集成技术有限公司
{Date}: 2025-02-14
{Notes}: CN119443022A
{Abstract}: 本发明涉及一种3D集成电路的TSV自动插入方法,属于半导体器件技术领域,包括如下步骤：步骤1)：建立各个集成电路芯片模型,在各个集成电路芯片模型上开设钻孔；步骤2)：检测各个集成电路芯片模型上的钻孔个数,检测各个集成电路芯片模型上的钻孔位置；步骤3)：将多个管材自动插入到各个集成电路芯片模型上各自的钻孔中,生成整个3D集成电路芯片模型,检测整个3D集成电路芯片模型的堆叠是否发生偏移；步骤4)：采用评估或预算整个3D集成电路芯片模型的高度；步骤5)：制作实际的整个3D集成电路芯片；本发明的有益效果：插入到钻孔中的管材是直线的,整个3D集成电路芯片模型的堆叠未发生偏移以及高度位移未发生变化,一体堆叠成整个3D集成电路芯片。
{Subject}: 1.一种3D集成电路的TSV自动插入方法,其特征在于,包括如下步骤：步骤1)：建立各个集成电路芯片模型,在各个集成电路芯片模型上开设钻孔；步骤2)：检测各个集成电路芯片模型上的钻孔个数,采用坐标点位向量法检测各个集成电路芯片模型上的钻孔位置；步骤3)：根据各个集成电路芯片模型上的钻孔个数确定管材个数,将多个管材采用直线度分析方式自动插入到各个集成电路芯片模型上各自的钻孔中,生成整个3D集成电路芯片模型,检测整个3D集成电路芯片模型的堆叠是否发生偏移；步骤4)：采用高度位移矢量法评估或预算整个3D集成电路芯片模型的高度；步骤5)：根据生成的整个3D集成电路芯片模型,在实际的各个集成电路芯片上开设钻孔,将实际的多个管材插入到各个集成电路芯片上,制作实际的整个3D集成电路芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种设计规则检查方法及相关设备
{Author}: 刘丹
{Author Address}: 100176 北京市大兴区北京经济技术开发区科谷一街8号院6号楼4层401
{Subsidiary Author}: 北京汤谷软件技术有限公司
{Date}: 2025-02-14
{Notes}: CN119443041A
{Abstract}: 本申请公开了一种设计规则检查方法及相关设备,包括：获取布线所需要的设计规则,并对设计规则进行解析,得到解析后的设计规则；在布线过程中,获取金属线路径中的每一个单位元素,并获取每一个单位元素对应于三维线轨网格坐标中的形状坐标；根据解析后的设计规则,对每一个形状坐标所代表的形状进行第一处理操作,根据第一处理操作的处理结果进行预测,并根据解析后的设计规则,确定相关违规情况,对其进行规避；在布线完成后,获取全部布线中的每一个实际金属线路径中的每一个实际单位元素,并获取每一个实际单位元素的实际形状坐标；根据解析后的设计规则,对每一个实际形状坐标所代表的实际形状进行第二处理操作,确定违规与否的检查结果。
{Subject}: 1.一种设计规则检查方法,其特征在于,包括：获取集成电路布线所需要的设计规则,并对所述设计规则进行解析,得到解析后的设计规则；在布线过程中,每完成一个信号路径的布线,获取对应的金属线路径以及所述金属线路径中的每一个单位元素,并获取每一个所述单位元素对应于三维线轨网格坐标中的形状坐标；根据所述解析后的设计规则,对每一个所述形状坐标所代表的形状进行第一处理操作,根据所述第一处理操作的处理结果进行预测,得到预估违规概率,并根据所述解析后的设计规则,确定相关违规情况,对所述相关违规情况进行规避,以完成布线；在布线完成后,获取全部布线中的每一个实际金属线路径以及每一个所述实际金属线路径中的每一个实际单位元素,并获取每一个所述实际单位元素对应于所述三维线轨网格坐标中的实际形状坐标；根据所述解析后的设计规则,对每一个所述实际形状坐标所代表的实际形状进行第二处理操作,根据所述第二处理操作的处理结果,确定违规与否的检查结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种耐空间环境的集成电路的制备方法
{Author}: 王亚飞;李胜楠;张国利;李宏;吴雷
{Author Address}: 101200 北京市平谷区马坊镇马坊大街32号院5号楼1至5层
{Subsidiary Author}: 北京七星华创微电子有限责任公司
{Date}: 2025-02-14
{Notes}: CN119450947A
{Abstract}: 本申请涉及一种耐空间环境的集成电路的制备方法,涉及半导体的技术领域,包括以下步骤：S1、再流焊工序；S2、粘结工序；S3、键合工序；S4、塑封工序；S5、划片工序和S6、复合膜的涂覆,其中涂覆的过程如下：B1：表面改性形成SiON烷涂层；B2：溅射法沉积形成SiO2层,所述SiON烷涂层和SiO2层形成复合原子氧防护膜层；B3：复合原子氧防护膜层退火处理,通过冷热循环测试验证了其稳定性,SiON/SiO2复合膜层与塑封材料结合良好。该技术结合有机和无机防护层的优点,提供高柔韧性和强抗侵蚀能力,制备过程简便、成本低、环保,适用于电子封装、集成电路及航空材料等领域,展现出卓越的结构特性和结合性能。
{Subject}: 1.一种耐空间环境的集成电路的制备方法,其特征在于,包括以下步骤：S1、再流焊工序：通过在电路板焊盘上预涂焊锡膏并贴放SMT元器件,随后利用再流焊设备的传送系统和温度区域完成焊接过程；S2、粘结工序：使用导电胶将芯片固定在PCB基板上,确保机械固定和电气连接；S3、键合工序：利用不同线径的金丝实现芯片与基板等各组件之间的电气互连；S4、塑封工序：通过塑封料封装PCB板；S5、划片工序：通过UV膜固定整板产品,并使用圆形金刚石刀片将其切割成单个产品,完成塑封集成电路的制备；S6、复合膜的涂覆：对所述塑封集成电路进行涂覆,涂覆的过程如下：B1：表面改性形成SiON烷涂层；B2：溅射法沉积形成SiO2层,所述SiON烷涂层和SiO2层形成复合原子氧防护膜层；B3：复合原子氧防护膜层退火处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: SMD-LED灯珠及其封装工艺
{Author}: 邹国儿;刘瀚;邹兵;华龙亭
{Author Address}: 516000 广东省惠州市仲恺高新区陈江街道新华大道3号益农科技乡村振兴科技产业示范园13栋厂房
{Subsidiary Author}: 惠州市弘正光电有限公司
{Date}: 2025-02-14
{Notes}: CN119451321A
{Abstract}: 本申请提供一种SMD-LED灯珠封装工艺,包括获得支架半成品模组；获得定位治具；分别于多个透镜成型槽和多个支架半成品的封装槽内进行点胶；将支架半成品模组翻转,并使多个支架半成品的封装槽分别与多个透镜成型槽一一正对；将多个支架半成品的封装槽分别与多个透镜成型槽一一对应相接；上模板合模于下模板；烘烤固化；透镜成型槽内的胶融固于支架半成品表面并形成透镜。本申请通过透镜成型槽的设置,使其内的胶融固后于支架半成品表面形成透镜,相对于传统模压注胶的方式,具有成本较低的优势,同时通过第一定位销和第二定位销的设置,能够分别对支架承载板和模条进行准确定位,确保多个支架半成品和多个透镜成型槽的位置能准确形成一一对应的关系。
{Subject}: 1.一种SMD-LED灯珠封装工艺,其特征在于,包括：获得支架半成品模组(1)；所述支架半成品模组(1)包括多个支架半成品(12),所述支架半成品(12)具有封装槽；获得定位治具(2)；所述定位治具(2)包括上模板(21)、下模板(22)以及模条(23),所述模条(23)设于所述下模板(22),所述模条(23)表面具有多个透镜成型槽(2321)；分别于多个所述透镜成型槽(2321)和多个所述支架半成品(12)的封装槽内进行点胶；将所述支架半成品模组(1)翻转,并使多个所述支架半成品(12)的封装槽分别与多个所述透镜成型槽(2321)一一正对；将多个所述支架半成品(12)的封装槽分别与多个所述透镜成型槽(2321)一一对应相接；所述上模板(21)合模于所述下模板(22),使所述支架半成品模组(1)压于所述模条(23),并使多个所述支架半成品(12)分别一一对应伸入多个所述透镜成型槽(2321)；烘烤固化；所述透镜成型槽(2321)内的胶融固于所述支架半成品(12)表面并形成透镜；脱模剥料；获得多个SMD-LED灯珠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于时域反射技术的太赫兹脉冲的信号增强方法及装置
{Author}: 李吉宁;徐振;常继英;陈锴;钟凯;王与烨;徐德刚
{Author Address}: 300072 天津市南开区卫津路92号
{Subsidiary Author}: 天津大学
{Date}: 2025-02-11
{Notes}: CN119413755A
{Abstract}: 本发明提供了一种基于时域反射技术的太赫兹脉冲的信号增强方法及装置,可以应用于信号处理技术领域。该信号增强方法包括：在探针搭载电路样品的情况下,通过探针向电路样品发射太赫兹脉冲信号,获取电路样品的反射信号；将反射信号与背景信号进行相关性计算,得到相关值序列,其中,背景信号是在探针处于空载的情况下获得的；对相关值序列进行包络计算,得到相关值序列的包络线；对包络线进行积分运算,得到增强后的太赫兹脉冲信号。
{Subject}: 1.一种基于时域反射技术的太赫兹脉冲的信号增强方法,其特征在于,所述信号增强方法包括：在探针搭载电路样品的情况下,通过所述探针向所述电路样品发射太赫兹脉冲信号,获取所述电路样品的反射信号；将所述反射信号与背景信号进行相关性计算,得到相关值序列,其中,所述背景信号是在所述探针处于空载的情况下获得的；对所述相关值序列进行包络计算,得到所述相关值序列的包络线；对所述包络线进行积分运算,得到增强后的太赫兹脉冲信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装电流监测与分析的智能方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2025-02-11
{Notes}: CN119416597A
{Abstract}: 本发明提供一种集成电路封装电流监测与分析的智能方法及系统,涉及电流监测技术领域,包括获取待测试集成电路在不同工作状态下的电流时序数据,通过自适应小波变换将校准后的采样数据分解为特征系数矩阵；基于所述特征系数矩阵构建深度特征分析模型,利用图注意力网络将集成电路的物理结构信息与电流特征相结合构建动态特征图,通过多层图卷积运算识别异常电流特征并定位异常区域；将所述异常电流特征和异常区域信息输入数字孪生分析系统,通过迭代计算确定异常电流特征与电路物理参数的对应关系,结合实测数据与仿真结果的对比分析,输出故障定位结果和故障发展趋势预测,并生成诊断分析报告。
{Subject}: 1.一种集成电路封装电流监测与分析的智能方法,其特征在于,包括：通过双通道并行采集系统获取待测试集成电路在不同工作状态下的电流时序数据,其中主采集通道采用电流镜像电路对待测试集成电路的工作电流进行无损复制和实时采样,辅助采集通道通过阵列式磁传感器获取待测试集成电路表面的二维磁场分布数据,将所述二维磁场分布数据通过电磁场反演算法重建出电流分布图,根据所述电流分布图对主采集通道的采样数据进行校准和补偿,通过自适应小波变换将校准后的采样数据分解为特征系数矩阵；基于所述特征系数矩阵构建深度特征分析模型,所述深度特征分析模型采用改进的三维卷积神经网络结构,其中包含时间维度卷积层、频率维度卷积层和空间维度卷积层,通过三维卷积操作提取所述特征系数矩阵中的时域特征、频域特征和空间特征,并输入图注意力网络,利用所述图注意力网络将集成电路的物理结构信息与电流特征相结合构建动态特征图,通过多层图卷积运算识别异常电流特征并定位异常区域；将所述异常电流特征和异常区域信息输入数字孪生分析系统,所述数字孪生分析系统包含集成电路的物理模型和多物理场耦合仿真模型,在所述多物理场耦合仿真模型中建立电流分布、温度分布和电磁场分布的交互影响关系,通过迭代计算确定异常电流特征与电路物理参数的对应关系,结合实测数据与仿真结果的对比分析,输出故障定位结果和故障发展趋势预测,并生成诊断分析报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种版图中多晶硅栅的检测方法及系统
{Author}: 陈苗苗;刘德启
{Author Address}: 214000 江苏省无锡市新吴区太湖国际科技园软件园四期天鹅座C座709室
{Subsidiary Author}: 博越微电子(江苏)有限公司
{Date}: 2025-02-11
{Notes}: CN119416731A
{Abstract}: 本发明公开了一种版图中多晶硅栅的检测方法及系统,包括建立所有生成掩膜层的金属层和通孔的电学连接关系,排除系统辅助层,定义为双向连接关系；在进行版图检测时,定义检查规则,筛选出边缘距离为零且没有建立电学连接的区域,再定位到多晶硅栅两端都接线的区域；本发明通过建立金属层与通孔的双向电学连接并排除非电学层,确保信号有效传递,结合DRC和信号完整性分析,验证并优化连接设计,单向连接规则防止反向电流和噪声干扰,Flood-fill算法快速识别未连接栅极区域,从而提高电路性能和可靠性。
{Subject}: 1.一种版图中多晶硅栅的检测方法,其特征在于：包括如下步骤：建立所有生成掩膜层的金属层和通孔的电学连接关系,排除系统辅助层,定义为双向连接关系,其中,双向连接关系表示为第一金属层与第四金属层互相连通；根据金属层和通孔的电学连接关系,建立第一金属层和栅极多晶硅电学连接关系,定义第一金属层和栅极多晶硅两个对象之间为单向连接规则；在进行版图检测时,定义检查规则,定义栅极多晶硅为shape1,并将栅极多晶硅与第一金属层重叠且存在通孔的位置定义为shape2,通过测量shape1与shape2之间的边缘距离,筛选出边缘距离为零且没有建立电学连接的区域,再定位到栅极多晶硅两端都接线的区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电池模块和电池系统
{Author}: 约普·范·拉默林;莫瑞恩·范东恩
{Author Address}: 200072 上海市静安区万荣路700号39幢
{Subsidiary Author}: 上海大恩芯源微电子有限公司
{Date}: 2025-02-11
{Notes}: CN119419390A
{Abstract}: 本申请涉及电池领域,提供了一种电池模块和电池系统。该电池模块包括：多个串联连接的电池单元,其中,每个电池单元上设置有电路板,所述电路板上设置有AFE模块和线圈,相邻电池单元通过所述线圈相互耦合,以实现通讯连接。该电池系统包括控制器和电池组,所述电池组包括若干所述电池模块,所述若干电池模块串联连接,所述控制器被配置为：采用相位编码方式对数据进行编码,并且采用基带通信方式与所述电池组中的电池单元进行通信。本申请的电池模块和电池系统能够实现低成本的无线通讯方式,并且装配简单。
{Subject}: 1.一种电池模块,其特征在于,包括：多个串联连接的电池单元,其中,每个电池单元上设置有电路板,所述电路板上设置有AFE模块和线圈,相邻电池单元通过所述线圈相互耦合,以实现通讯连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于直流电源载波通讯的有源电感
{Author}: 王天琦;李瑞平
{Author Address}: 201206 上海市浦东新区中国(上海)自由贸易试验区新金桥路1888号18幢
{Subsidiary Author}: 上海芯龙半导体技术股份有限公司
{Date}: 2025-02-11
{Notes}: CN119420382A
{Abstract}: 本发明公开一种用于直流电源载波通讯的有源电感,其为集成电路并包括第一、二、三、四级电路,第一级电路包括浮地端有源电感L1及接地端有源电感L2,L1两端与VP和VOP对应连接,以将整流后的正信号交流部分进行阻隔,保留正直流信号Iin,L2两端与VN和VON对应连接,以将整流后的负信号交流部分进行阻隔,保留负直流信号-Iin；第二级电路L2的电压采样部分,第三级电路是载波通讯总线信号±△V低电平周期检测部分,第四级电路是低电平导通部分,总线信号±△V与参考电压VREF比较,以控制采样电压驱动第四级电路导通或关闭。经本申请实现集成在芯片内部具有导通压降低,等效感量大等优势。
{Subject}: 1.一种用于直流电源载波通讯的有源电感,其为集成电路,其特征在于：所述集成电路具有第一级电路STAGE1、第二级电路STAGE2、第三级电路STAGE3、第四级电路STAGE4；所述第一级电路STAGE1包括：浮地端有源电感L1及接地端有源电感L2,所述浮地端有源电感L1两端与正向输入电压VP和正向输出电压VOP对应连接,以将整流后的正信号交流部分进行阻隔,保留正直流信号Iin,所述接地端有源电感L2两端与负向输入电压VN和负向输出电压VON对应连接,以将整流后的负信号交流部分进行阻隔,保留负直流信号-Iin；所述第二级电路STAGE2是所述接地端有源电感L2的电压采样部分,所述第三级电路STAGE3是载波通讯总线信号±△V低电平周期检测部分,所述第四级电路STAGE4是低电平导通部分；所述第三级电路STAGE3采样所述总线信号±△V并与参考电压VREF比较,以控制所述第二级电路STAGE2的采样电压驱动所述第四级电路STAGE4导通或关闭,以在所述总线信号±△V低电平周期时从所述总线上恒流拉取电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体动态电容测试系统
{Author}: 付强;邰涵翛;詹笑焜;尹亮;张文博
{Author Address}: 150001 黑龙江省哈尔滨市南岗区西大直街92号
{Subsidiary Author}: 哈尔滨工业大学
{Date}: 2025-02-07
{Notes}: CN119395392A
{Abstract}: 一种半导体动态电容测试系统,属于半导体器件特性测量技术领域。本发明针对现有半导体器件动态电容测试平台线性度差的问题。包括：通过控制器产生温度控制信号目标值和检测控制使能电压信号；通过温度控制模块使检测平台达到温度控制信号目标值；通过集成化检测前级接口电路采用集成电路芯片根据检测控制使能电压信号产生参考直流电压信号和目标正弦电压信号并加载到待测电容两端；所述待测电容设置在检测平台上；同时通过集成化检测前级接口电路采集待测电容两端的电压波形,并对电压波形进行处理得到电容测量值。本发明用于半导体动态电容测试。
{Subject}: 1.一种半导体动态电容测试系统,其特征在于,包括：控制器(100),用于根据检测指令产生温度控制信号目标值和检测控制使能电压信号；同时用于接收电容测量值和温度测量值；温度控制模块(200),用于根据温度控制信号目标值为检测平台加热,通过内部闭环控制方法使检测平台达到温度控制信号目标值；同时对检测平台进行实际温度检测,获得温度测量值；集成化检测前级接口电路(300),用于采用集成电路芯片根据检测控制使能电压信号产生参考直流电压信号和目标正弦电压信号并加载到待测电容两端；所述待测电容设置在检测平台上；集成化检测前级接口电路(300)同时用于采集待测电容两端的电压波形,并对电压波形进行处理得到电容测量值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种岩土体内部倾斜变形自动观测装置
{Author}: 刘晓宇
{Author Address}: 100190 北京市海淀区北四环西路15号
{Subsidiary Author}: 中国科学院力学研究所
{Date}: 2025-01-28
{Notes}: CN119374556A
{Abstract}: 本发明提供一种岩土体内部倾斜变形自动观测装置,涉及岩土工程监测技术领域,包括设置在监测孔孔口上方的主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,设置在监测孔测斜管内的升降测斜探头。主机控制终端驱动升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构,操控升降测斜探头以0°和180°两种姿态在测斜管内自由升降,并实现零点限位自锁。升降测斜探头内置三轴MEMS倾角传感器,连续采集巡航沿线地层倾斜数据,自主完成观测数据的无线传输与非接触感应充电。本发明利用单个探头实现整孔倾斜变形测量,支持重复使用,低成本、全自动、高精度观测岩土体内部倾斜变形。
{Subject}: 1.一种岩土体内部倾斜变形自动观测装置,其特征在于,包括地上装置和地下装置；所述地上装置设置在深入岩土体内部的监测孔的孔口上方,包括主机控制终端、升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构；升降定位机构安装在升降保护机构之上,升降保护机构安装在升降动力机构之上,升降动力机构与限位自锁机构共同安置在姿态旋转机构之上,升降动力机构、升降定位机构、升降保护机构、姿态旋转机构和限位自锁机构形成一体化结构组件；主机控制终端通过电缆分别与升降动力机构、升降定位机构、升降保护机构、姿态旋转机构以及限位自锁机构电连接；所述地下装置包括预埋在监测孔内的测斜管以及设置在测斜管内部、可沿测斜管的导槽上下滑动的升降测斜探头；所述升降测斜探头内置三轴MEMS倾角传感器,在测斜管内的滑动过程中连续采集巡航沿线的地层倾斜数据；所述一体化结构组件固定安装于探出监测孔的测斜管的顶端,并通过测绳与升降测斜探头连接,牵引升降测斜探头在测斜管内上下滑动；姿态旋转机构内置定位筒与换位管,定位筒与换位管位于探出监测孔的测斜管内,确保升降测斜探头从测斜管平滑过渡至换位管内；在姿态旋转机构的旋转电机的驱动下,位于换位管内的升降测斜探头随换位管同步旋转,实现0度和180度两种姿态的自由切换；所述升降测斜探头与地上装置之间采用近场无线通讯及电磁感应技术实现无接触式数据传输与电量补充。
{SrcDatabase}: 中国专利

 