set rtl_verilog_files {
    fifo_mem.sv
    sync_fifo.sv
    async_fifo.sv
}

set rtl_vhdl_files {
}

set tb_verilog_files {
    tb_sync_fifo.sv
    tb_async_fifo.sv    
}

set tb_vhdl_files {
}
