0.6
2019.1
May 24 2019
15:06:07
C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/BloqueCache.sv,1574551892,systemVerilog,,C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/BloqueCache_tb.sv,,BloqueCache,,,,,,,,
C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/BloqueCache_tb.sv,1574551892,systemVerilog,,,,BloqueCache_tb,,,,,,,,
C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/Cache/Cache.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/RAM.sv,1574551692,systemVerilog,,C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/RAM_tb.sv,,RAM,,,,,,,,
C:/Users/Eduardo Salazar/Desktop/Eduardo/TEC/Arqui/Proyecto_2/GitArqui/RAM_tb.sv,1574551692,systemVerilog,,,,RAM_tb,,,,,,,,
