TimeQuest Timing Analyzer report for Uni_Projektas
Mon Jan 23 20:13:34 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Minimum Pulse Width: 'CLK'
 15. Slow Model Minimum Pulse Width: 'SYNC'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Fast Model Minimum Pulse Width: 'SYNC'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Multicorner Timing Analysis Summary
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Setup Transfers
 33. Hold Transfers
 34. Report TCCS
 35. Report RSKM
 36. Unconstrained Paths
 37. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Mon Jan 23 20:13:33 2023 ;
+-------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; CLK        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }  ;
; SYNC       ; Base ; 40.000 ; 25.0 MHz  ; 0.000 ; 20.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNC } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.93 MHz ; 38.93 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -5.687 ; -127.884      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 6.933  ; 0.000                 ;
; SYNC  ; 36.000 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.687 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; 0.019      ; 25.746     ;
; -5.596 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; 0.019      ; 25.655     ;
; -5.555 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.512     ;
; -5.464 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.421     ;
; -5.461 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.073     ; 25.428     ;
; -5.442 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; 0.019      ; 25.501     ;
; -5.385 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 25.343     ;
; -5.385 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.340     ;
; -5.370 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.073     ; 25.337     ;
; -5.345 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 25.328     ;
; -5.314 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 25.274     ;
; -5.314 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.271     ;
; -5.310 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.267     ;
; -5.303 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.073     ; 25.270     ;
; -5.295 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 25.265     ;
; -5.294 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.249     ;
; -5.287 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 25.245     ;
; -5.267 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 25.235     ;
; -5.267 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.232     ;
; -5.258 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; 0.022      ; 25.320     ;
; -5.254 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 25.237     ;
; -5.254 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 25.224     ;
; -5.250 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[82] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.215     ;
; -5.223 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.180     ;
; -5.216 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.073     ; 25.183     ;
; -5.216 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 25.176     ;
; -5.212 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.073     ; 25.179     ;
; -5.210 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[58] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 25.187     ;
; -5.203 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.094     ; 25.149     ;
; -5.200 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.155     ;
; -5.199 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.154     ;
; -5.197 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 25.167     ;
; -5.186 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.071     ; 25.155     ;
; -5.179 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[7]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.134     ;
; -5.176 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.141     ;
; -5.176 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.133     ;
; -5.172 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; 0.019      ; 25.231     ;
; -5.172 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[6]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.127     ;
; -5.169 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 25.137     ;
; -5.160 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; 0.022      ; 25.222     ;
; -5.159 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[82] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.124     ;
; -5.156 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.070     ; 25.126     ;
; -5.154 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.091     ; 25.103     ;
; -5.154 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[81] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.119     ;
; -5.153 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[43] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.097     ; 25.096     ;
; -5.149 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[3]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.104     ;
; -5.146 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[76] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 25.123     ;
; -5.140 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.094     ; 25.086     ;
; -5.129 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.086     ;
; -5.119 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[58] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 25.096     ;
; -5.112 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.094     ; 25.058     ;
; -5.108 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.063     ;
; -5.106 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 25.066     ;
; -5.102 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[7]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.057     ;
; -5.100 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[73] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 25.083     ;
; -5.098 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[99] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.097     ; 25.041     ;
; -5.095 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[6]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.050     ;
; -5.095 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[49] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.071     ; 25.064     ;
; -5.085 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; 0.019      ; 25.144     ;
; -5.085 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.042     ;
; -5.082 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[62] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 25.059     ;
; -5.082 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[4]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.037     ;
; -5.082 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.047     ;
; -5.070 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 25.053     ;
; -5.069 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.073     ; 25.036     ;
; -5.063 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[81] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.028     ;
; -5.062 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[43] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.097     ; 25.005     ;
; -5.058 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[3]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 25.013     ;
; -5.056 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.091     ; 25.005     ;
; -5.055 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[76] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 25.032     ;
; -5.050 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[83] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 25.015     ;
; -5.049 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.094     ; 24.995     ;
; -5.049 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 25.006     ;
; -5.040 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 24.997     ;
; -5.033 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.082     ; 24.991     ;
; -5.032 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[71] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 24.989     ;
; -5.021 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.097     ; 24.964     ;
; -5.021 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.100     ; 24.961     ;
; -5.021 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[84] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 24.986     ;
; -5.010 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 24.970     ;
; -5.007 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[99] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.097     ; 24.950     ;
; -5.005 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 24.962     ;
; -5.005 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[82] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 24.970     ;
; -5.004 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.080     ; 24.964     ;
; -5.003 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 24.960     ;
; -5.000 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.094     ; 24.946     ;
; -4.991 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[62] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 24.968     ;
; -4.991 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[4]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.085     ; 24.946     ;
; -4.988 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[81] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.072     ; 24.956     ;
; -4.980 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[52] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.071     ; 24.949     ;
; -4.979 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[72] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 24.962     ;
; -4.974 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.091     ; 24.923     ;
; -4.969 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.094     ; 24.915     ;
; -4.968 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]                                           ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; 0.004      ; 25.012     ;
; -4.968 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]                                           ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; 0.001      ; 25.009     ;
; -4.967 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[64] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.071     ; 24.936     ;
; -4.965 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[58] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.063     ; 24.942     ;
; -4.959 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[83] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.075     ; 24.924     ;
; -4.958 ; big_ram_wizard:ram2|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 24.915     ;
; -4.955 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[66] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.083     ; 24.912     ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]       ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]       ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[0]                    ; Clock_divider:clock_divider1|counter[0]                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Clock_divider:clock_divider1|counter[2]                    ; Clock_divider:clock_divider1|counter[2]                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|ram_counter[0]                    ; ADC_Manager:ADC_Manager1|ram_counter[0]                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Correlation_function:corr_long|first_part                  ; Correlation_function:corr_long|first_part                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|main_next_state.idle              ; ADC_Manager:ADC_Manager1|main_next_state.idle              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][6]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                               ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                              ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]                                                                                                                           ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127]                                                                                                                         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]                                                                                                                          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]                                                                                                                          ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 36.000 ; 40.000       ; 4.000          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.950  ; 7.950  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.612  ; 7.612  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 7.295  ; 7.295  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.626  ; 7.626  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.608  ; 7.608  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.950  ; 7.950  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.655  ; 6.655  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.126  ; 7.126  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 9.855  ; 9.855  ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 9.124  ; 9.124  ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 9.628  ; 9.628  ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 8.833  ; 8.833  ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 9.306  ; 9.306  ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 7.979  ; 7.979  ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 9.855  ; 9.855  ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.824  ; 7.824  ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 9.241  ; 9.241  ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 8.941  ; 8.941  ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.843  ; 7.843  ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 9.145  ; 9.145  ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 8.865  ; 8.865  ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.674  ; 7.674  ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 7.642  ; 7.642  ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 7.357  ; 7.357  ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 8.340  ; 8.340  ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.638  ; 7.638  ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 8.346  ; 8.346  ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 8.374  ; 8.374  ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 10.077 ; 10.077 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.945  ; 7.945  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.844  ; 7.844  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 7.208  ; 7.208  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.911  ; 7.911  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.539  ; 7.539  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.209  ; 7.209  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.751  ; 7.751  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.284  ; 7.284  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 8.208  ; 8.208  ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 7.828  ; 7.828  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.715  ; 8.715  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 9.237  ; 9.237  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 8.073  ; 8.073  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 10.077 ; 10.077 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 8.758  ; 8.758  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 9.162  ; 9.162  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.612  ; 7.612  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 7.295  ; 7.295  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.626  ; 7.626  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.608  ; 7.608  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.950  ; 7.950  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.655  ; 6.655  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.126  ; 7.126  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 9.124  ; 9.124  ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 9.628  ; 9.628  ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 8.833  ; 8.833  ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 9.306  ; 9.306  ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 7.979  ; 7.979  ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 9.855  ; 9.855  ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.824  ; 7.824  ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 9.241  ; 9.241  ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 8.941  ; 8.941  ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.843  ; 7.843  ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 9.145  ; 9.145  ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 8.865  ; 8.865  ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.674  ; 7.674  ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 7.642  ; 7.642  ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 7.357  ; 7.357  ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 8.340  ; 8.340  ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.638  ; 7.638  ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 8.346  ; 8.346  ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 8.374  ; 8.374  ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 7.208  ; 7.208  ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.945  ; 7.945  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.844  ; 7.844  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 7.208  ; 7.208  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.911  ; 7.911  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.539  ; 7.539  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.209  ; 7.209  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.751  ; 7.751  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.284  ; 7.284  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 8.208  ; 8.208  ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 7.828  ; 7.828  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.715  ; 8.715  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 9.237  ; 9.237  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 8.073  ; 8.073  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 10.077 ; 10.077 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 8.758  ; 8.758  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 9.162  ; 9.162  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; 12.794 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; 7.500  ; 0.000                 ;
; SYNC  ; 37.223 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                  ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.794 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 7.193      ;
; 12.809 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 7.178      ;
; 12.818 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; 0.021      ; 7.235      ;
; 12.831 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 7.158      ;
; 12.833 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; 0.021      ; 7.220      ;
; 12.844 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 7.159      ;
; 12.846 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 7.143      ;
; 12.859 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 7.144      ;
; 12.862 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 7.127      ;
; 12.863 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 7.127      ;
; 12.877 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 7.112      ;
; 12.878 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 7.097      ;
; 12.885 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 7.102      ;
; 12.887 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 7.169      ;
; 12.893 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 7.082      ;
; 12.900 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 7.092      ;
; 12.903 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.042     ; 7.087      ;
; 12.909 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; 0.021      ; 7.144      ;
; 12.913 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 7.093      ;
; 12.916 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 7.059      ;
; 12.922 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 7.067      ;
; 12.927 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; 0.024      ; 7.129      ;
; 12.931 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 7.044      ;
; 12.935 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 7.068      ;
; 12.940 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.051     ; 7.041      ;
; 12.940 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 7.052      ;
; 12.947 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 7.031      ;
; 12.948 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.028     ; 7.056      ;
; 12.952 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.021     ; 7.059      ;
; 12.953 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.026     ; 7.053      ;
; 12.955 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.051     ; 7.026      ;
; 12.958 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[82] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 7.045      ;
; 12.961 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 7.028      ;
; 12.963 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.028     ; 7.041      ;
; 12.964 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.028     ; 7.040      ;
; 12.967 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.021     ; 7.044      ;
; 12.969 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 7.006      ;
; 12.970 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 7.017      ;
; 12.973 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[82] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 7.030      ;
; 12.979 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.028     ; 7.025      ;
; 12.987 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 6.991      ;
; 12.988 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[34] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.987      ;
; 12.989 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.998      ;
; 12.993 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[40] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.041     ; 6.998      ;
; 12.994 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; 0.021      ; 7.059      ;
; 12.997 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.990      ;
; 13.002 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 6.976      ;
; 13.003 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[34] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.972      ;
; 13.006 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.981      ;
; 13.007 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 6.982      ;
; 13.008 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[40] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.041     ; 6.983      ;
; 13.009 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.048     ; 6.975      ;
; 13.012 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.975      ;
; 13.013 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; 0.021      ; 7.040      ;
; 13.015 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.960      ;
; 13.017 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.025     ; 6.990      ;
; 13.019 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[81] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.984      ;
; 13.020 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.983      ;
; 13.021 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.993      ;
; 13.023 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.051     ; 6.958      ;
; 13.026 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 6.963      ;
; 13.026 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[76] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.021     ; 6.985      ;
; 13.027 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[3]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.960      ;
; 13.030 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; 0.021      ; 7.023      ;
; 13.031 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.051     ; 6.950      ;
; 13.034 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[81] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.969      ;
; 13.038 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[44] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.937      ;
; 13.038 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.051     ; 6.943      ;
; 13.039 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[14] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.964      ;
; 13.039 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.028     ; 6.965      ;
; 13.041 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[83] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.962      ;
; 13.041 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[76] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.021     ; 6.970      ;
; 13.042 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[10] ; CLK          ; CLK         ; 20.000       ; -0.046     ; 6.944      ;
; 13.042 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[33] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.054     ; 6.936      ;
; 13.042 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[3]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.945      ;
; 13.043 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.021     ; 6.968      ;
; 13.043 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[8]  ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 6.946      ;
; 13.043 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[4]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.944      ;
; 13.047 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]  ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 6.942      ;
; 13.049 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.048     ; 6.935      ;
; 13.049 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[43] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.926      ;
; 13.052 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[84] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.951      ;
; 13.053 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[41] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.041     ; 6.938      ;
; 13.053 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[44] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.922      ;
; 13.054 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[32] ; Correlation_function:corr_long|output_int[16] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.921      ;
; 13.056 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[83] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.947      ;
; 13.056 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[80] ; Correlation_function:corr_long|output_int[15] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.947      ;
; 13.057 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[96] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.025     ; 6.950      ;
; 13.057 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[82] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.946      ;
; 13.058 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[35] ; Correlation_function:corr_long|output_int[18] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.917      ;
; 13.058 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[4]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.045     ; 6.929      ;
; 13.060 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]  ; Correlation_function:corr_long|output_int[11] ; CLK          ; CLK         ; 20.000       ; -0.046     ; 6.926      ;
; 13.061 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[72] ; Correlation_function:corr_long|output_int[12] ; CLK          ; CLK         ; 20.000       ; -0.018     ; 6.953      ;
; 13.062 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[40] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.038     ; 6.932      ;
; 13.062 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[9]  ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.043     ; 6.927      ;
; 13.063 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[97] ; Correlation_function:corr_long|output_int[17] ; CLK          ; CLK         ; 20.000       ; -0.028     ; 6.941      ;
; 13.064 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13] ; Correlation_function:corr_long|output_int[13] ; CLK          ; CLK         ; 20.000       ; -0.040     ; 6.928      ;
; 13.064 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[43] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.057     ; 6.911      ;
; 13.066 ; Correlation_function:corr_long|first_part                                                  ; Correlation_function:corr_long|output_int[10] ; CLK          ; CLK         ; 20.000       ; 0.020      ; 6.986      ;
; 13.067 ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_b[84] ; Correlation_function:corr_long|output_int[19] ; CLK          ; CLK         ; 20.000       ; -0.029     ; 6.936      ;
+--------+--------------------------------------------------------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                  ; To Node                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]       ; ADC_Manager:ADC_Manager1|c_short_func_input_index[0]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]       ; ADC_Manager:ADC_Manager1|c_short_func_input_index[2]       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[0]                    ; Clock_divider:clock_divider1|counter[0]                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Clock_divider:clock_divider1|counter[2]                    ; Clock_divider:clock_divider1|counter[2]                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|ram_counter[0]                    ; ADC_Manager:ADC_Manager1|ram_counter[0]                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule ; ADC_Manager:ADC_Manager1|main_next_state.finding_preambule ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Correlation_function:corr_long|first_part                  ; Correlation_function:corr_long|first_part                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|main_next_state.idle              ; ADC_Manager:ADC_Manager1|main_next_state.idle              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[6][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[2][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][0]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][0]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][0]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[2][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]          ; ADC_Manager:ADC_Manager1|c_long_func_input[11][1]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[6][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][1]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[2][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[0][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][2]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][2]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[0][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][3]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]          ; ADC_Manager:ADC_Manager1|c_long_func_input[11][3]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[8][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[12][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[11][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[10][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][4]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][4]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[9][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[7][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[13][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[0][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]           ; ADC_Manager:ADC_Manager1|c_long_func_input[3][5]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[16][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[14][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]          ; ADC_Manager:ADC_Manager1|c_long_func_input[19][5]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]          ; ADC_Manager:ADC_Manager1|c_long_func_input[15][6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]          ; ADC_Manager:ADC_Manager1|c_long_func_input[17][6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]          ; ADC_Manager:ADC_Manager1|c_long_func_input[18][6]          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]           ; ADC_Manager:ADC_Manager1|c_long_func_input[5][6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[4][6]           ; ADC_Manager:ADC_Manager1|c_long_func_input[4][6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]           ; ADC_Manager:ADC_Manager1|c_long_func_input[1][6]           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------------------------+------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[0]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[100] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[101] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[102] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[103] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[104] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[105] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[106] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[107] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[108] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[109] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[10]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[110] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[111] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[112] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[113] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[114] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[115] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[116] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[117] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[118] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[119] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[11]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[120] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[121] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[122] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[123] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[124] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[125] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[126] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[127] ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[12]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[13]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[14]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[15]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[16]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[17]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[18]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[19]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[1]   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[20]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[21]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[22]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[23]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[24]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[25]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[26]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[27]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[28]  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; CLK   ; Rise       ; big_ram_wizard:ram1|altsyncram:altsyncram_component|altsyncram_hf52:auto_generated|q_a[29]  ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNC'                                           ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock ; Clock Edge ; Target ;
+--------+--------------+----------------+-----------+-------+------------+--------+
; 37.223 ; 40.000       ; 2.777          ; Port Rate ; SYNC  ; Rise       ; SYNC   ;
+--------+--------------+----------------+-----------+-------+------------+--------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.469 ; 3.469 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.551 ; 3.551 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 2.937 ; 2.937 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.334 ; 3.334 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 4.326 ; 4.326 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.986 ; 3.986 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 4.232 ; 4.232 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 4.025 ; 4.025 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 4.138 ; 4.138 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.669 ; 3.669 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 4.326 ; 4.326 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 4.058 ; 4.058 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.551 ; 3.551 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 4.005 ; 4.005 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.470 ; 3.470 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.592 ; 3.592 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.578 ; 3.578 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.515 ; 3.515 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.780 ; 3.780 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.574 ; 3.574 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 4.329 ; 4.329 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.547 ; 3.547 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.418 ; 3.418 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.459 ; 3.459 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.421 ; 3.421 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.797 ; 3.797 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.883 ; 3.883 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 4.083 ; 4.083 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.829 ; 3.829 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 4.329 ; 4.329 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.997 ; 3.997 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 4.033 ; 4.033 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.469 ; 3.469 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.551 ; 3.551 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 2.937 ; 2.937 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.334 ; 3.334 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.470 ; 3.470 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.986 ; 3.986 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 4.232 ; 4.232 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 4.025 ; 4.025 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 4.138 ; 4.138 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.669 ; 3.669 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 4.326 ; 4.326 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 4.058 ; 4.058 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.551 ; 3.551 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 4.005 ; 4.005 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.470 ; 3.470 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.592 ; 3.592 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.578 ; 3.578 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.515 ; 3.515 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.780 ; 3.780 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.574 ; 3.574 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.418 ; 3.418 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.547 ; 3.547 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.418 ; 3.418 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.459 ; 3.459 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.421 ; 3.421 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.797 ; 3.797 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.883 ; 3.883 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 4.083 ; 4.083 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.829 ; 3.829 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 4.329 ; 4.329 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.997 ; 3.997 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 4.033 ; 4.033 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.687   ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  CLK             ; -5.687   ; 0.215 ; N/A      ; N/A     ; 6.933               ;
;  SYNC            ; N/A      ; N/A   ; N/A      ; N/A     ; 36.000              ;
; Design-wide TNS  ; -127.884 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; -127.884 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SYNC            ; N/A      ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 7.950  ; 7.950  ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 7.275  ; 7.275  ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 7.612  ; 7.612  ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 7.295  ; 7.295  ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 7.626  ; 7.626  ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 7.608  ; 7.608  ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 7.950  ; 7.950  ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 6.655  ; 6.655  ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 7.126  ; 7.126  ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 9.855  ; 9.855  ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 9.124  ; 9.124  ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 9.628  ; 9.628  ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 8.833  ; 8.833  ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 9.306  ; 9.306  ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 7.979  ; 7.979  ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 9.855  ; 9.855  ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 7.824  ; 7.824  ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 9.241  ; 9.241  ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 8.941  ; 8.941  ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 7.843  ; 7.843  ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 9.145  ; 9.145  ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 8.865  ; 8.865  ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 7.289  ; 7.289  ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 7.674  ; 7.674  ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 7.642  ; 7.642  ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 7.357  ; 7.357  ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 8.340  ; 8.340  ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 7.638  ; 7.638  ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 8.346  ; 8.346  ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 8.374  ; 8.374  ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 10.077 ; 10.077 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 7.945  ; 7.945  ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 7.844  ; 7.844  ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 7.208  ; 7.208  ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 7.911  ; 7.911  ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 7.539  ; 7.539  ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 7.209  ; 7.209  ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 7.751  ; 7.751  ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 7.284  ; 7.284  ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 8.208  ; 8.208  ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 7.828  ; 7.828  ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 8.715  ; 8.715  ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 9.237  ; 9.237  ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 8.073  ; 8.073  ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 10.077 ; 10.077 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 8.758  ; 8.758  ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 9.162  ; 9.162  ; Rise       ; CLK             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DATA_OUT[*]    ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  DATA_OUT[0]   ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  DATA_OUT[1]   ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  DATA_OUT[2]   ; CLK        ; 3.469 ; 3.469 ; Rise       ; CLK             ;
;  DATA_OUT[3]   ; CLK        ; 3.561 ; 3.561 ; Rise       ; CLK             ;
;  DATA_OUT[4]   ; CLK        ; 3.551 ; 3.551 ; Rise       ; CLK             ;
;  DATA_OUT[5]   ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
; SYNC           ; CLK        ; 2.937 ; 2.937 ; Rise       ; CLK             ;
; UART_TX        ; CLK        ; 3.334 ; 3.334 ; Rise       ; CLK             ;
; test_val[*]    ; CLK        ; 3.470 ; 3.470 ; Rise       ; CLK             ;
;  test_val[0]   ; CLK        ; 3.986 ; 3.986 ; Rise       ; CLK             ;
;  test_val[1]   ; CLK        ; 4.232 ; 4.232 ; Rise       ; CLK             ;
;  test_val[2]   ; CLK        ; 4.025 ; 4.025 ; Rise       ; CLK             ;
;  test_val[3]   ; CLK        ; 4.138 ; 4.138 ; Rise       ; CLK             ;
;  test_val[4]   ; CLK        ; 3.669 ; 3.669 ; Rise       ; CLK             ;
;  test_val[5]   ; CLK        ; 4.326 ; 4.326 ; Rise       ; CLK             ;
;  test_val[6]   ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
;  test_val[7]   ; CLK        ; 4.058 ; 4.058 ; Rise       ; CLK             ;
;  test_val[8]   ; CLK        ; 3.953 ; 3.953 ; Rise       ; CLK             ;
;  test_val[9]   ; CLK        ; 3.551 ; 3.551 ; Rise       ; CLK             ;
;  test_val[10]  ; CLK        ; 4.005 ; 4.005 ; Rise       ; CLK             ;
;  test_val[11]  ; CLK        ; 3.992 ; 3.992 ; Rise       ; CLK             ;
;  test_val[12]  ; CLK        ; 3.470 ; 3.470 ; Rise       ; CLK             ;
;  test_val[13]  ; CLK        ; 3.592 ; 3.592 ; Rise       ; CLK             ;
;  test_val[14]  ; CLK        ; 3.578 ; 3.578 ; Rise       ; CLK             ;
;  test_val[15]  ; CLK        ; 3.515 ; 3.515 ; Rise       ; CLK             ;
;  test_val[16]  ; CLK        ; 3.780 ; 3.780 ; Rise       ; CLK             ;
;  test_val[17]  ; CLK        ; 3.574 ; 3.574 ; Rise       ; CLK             ;
;  test_val[18]  ; CLK        ; 3.777 ; 3.777 ; Rise       ; CLK             ;
;  test_val[19]  ; CLK        ; 3.793 ; 3.793 ; Rise       ; CLK             ;
; test_val2[*]   ; CLK        ; 3.418 ; 3.418 ; Rise       ; CLK             ;
;  test_val2[4]  ; CLK        ; 3.649 ; 3.649 ; Rise       ; CLK             ;
;  test_val2[5]  ; CLK        ; 3.547 ; 3.547 ; Rise       ; CLK             ;
;  test_val2[6]  ; CLK        ; 3.418 ; 3.418 ; Rise       ; CLK             ;
;  test_val2[7]  ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
;  test_val2[8]  ; CLK        ; 3.459 ; 3.459 ; Rise       ; CLK             ;
;  test_val2[9]  ; CLK        ; 3.421 ; 3.421 ; Rise       ; CLK             ;
;  test_val2[10] ; CLK        ; 3.567 ; 3.567 ; Rise       ; CLK             ;
;  test_val2[11] ; CLK        ; 3.464 ; 3.464 ; Rise       ; CLK             ;
;  test_val2[12] ; CLK        ; 3.797 ; 3.797 ; Rise       ; CLK             ;
;  test_val2[13] ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
;  test_val2[14] ; CLK        ; 3.883 ; 3.883 ; Rise       ; CLK             ;
;  test_val2[15] ; CLK        ; 4.083 ; 4.083 ; Rise       ; CLK             ;
;  test_val2[16] ; CLK        ; 3.829 ; 3.829 ; Rise       ; CLK             ;
;  test_val2[17] ; CLK        ; 4.329 ; 4.329 ; Rise       ; CLK             ;
;  test_val2[18] ; CLK        ; 3.997 ; 3.997 ; Rise       ; CLK             ;
;  test_val2[19] ; CLK        ; 4.033 ; 4.033 ; Rise       ; CLK             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 834958571 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 834958571 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 23 20:13:32 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.687      -127.884 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    36.000         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: Clock_divider:clock_divider1|clock_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: UART_Controller:UART_Controller_1|Clock_divider:uart_clk_divider|clock_out was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 12.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    12.794         0.000 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 CLK 
    Info (332119):    37.223         0.000 SYNC 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4580 megabytes
    Info: Processing ended: Mon Jan 23 20:13:34 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


