Fitter report for multiCore
Fri Nov 27 17:44:56 2015
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Interconnect Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 27 17:44:56 2015          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; multiCore                                      ;
; Top-level Entity Name              ; multiCore                                      ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE15F17C8                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 5,685 / 15,408 ( 37 % )                        ;
;     Total combinational functions  ; 5,113 / 15,408 ( 33 % )                        ;
;     Dedicated logic registers      ; 3,520 / 15,408 ( 23 % )                        ;
; Total registers                    ; 3638                                           ;
; Total pins                         ; 78 / 166 ( 47 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 93,952 / 516,096 ( 18 % )                      ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE15F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  14.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; S_CLK    ; Missing drive strength and slew rate ;
; S_CKE    ; Missing drive strength and slew rate ;
; S_CASN   ; Missing drive strength and slew rate ;
; S_CSN    ; Missing drive strength and slew rate ;
; S_RASN   ; Missing drive strength and slew rate ;
; S_WEN    ; Missing drive strength and slew rate ;
; F_ALSB   ; Missing drive strength and slew rate ;
; F_OEN    ; Missing drive strength and slew rate ;
; F_WEN    ; Missing drive strength and slew rate ;
; F_CEN    ; Missing drive strength and slew rate ;
; F_A[20]  ; Missing drive strength and slew rate ;
; F_A[19]  ; Missing drive strength and slew rate ;
; F_A[18]  ; Missing drive strength and slew rate ;
; F_A[17]  ; Missing drive strength and slew rate ;
; F_A[16]  ; Missing drive strength and slew rate ;
; F_A[15]  ; Missing drive strength and slew rate ;
; F_A[14]  ; Missing drive strength and slew rate ;
; F_A[13]  ; Missing drive strength and slew rate ;
; F_A[12]  ; Missing drive strength and slew rate ;
; F_A[11]  ; Missing drive strength and slew rate ;
; F_A[10]  ; Missing drive strength and slew rate ;
; F_A[9]   ; Missing drive strength and slew rate ;
; F_A[8]   ; Missing drive strength and slew rate ;
; F_A[7]   ; Missing drive strength and slew rate ;
; F_A[6]   ; Missing drive strength and slew rate ;
; F_A[5]   ; Missing drive strength and slew rate ;
; F_A[4]   ; Missing drive strength and slew rate ;
; F_A[3]   ; Missing drive strength and slew rate ;
; F_A[2]   ; Missing drive strength and slew rate ;
; F_A[1]   ; Missing drive strength and slew rate ;
; F_A[0]   ; Missing drive strength and slew rate ;
; PIO0[1]  ; Missing drive strength and slew rate ;
; PIO0[0]  ; Missing drive strength and slew rate ;
; PIO1[1]  ; Missing drive strength and slew rate ;
; PIO1[0]  ; Missing drive strength and slew rate ;
; S_A[12]  ; Missing drive strength and slew rate ;
; S_A[11]  ; Missing drive strength and slew rate ;
; S_A[10]  ; Missing drive strength and slew rate ;
; S_A[9]   ; Missing drive strength and slew rate ;
; S_A[8]   ; Missing drive strength and slew rate ;
; S_A[7]   ; Missing drive strength and slew rate ;
; S_A[6]   ; Missing drive strength and slew rate ;
; S_A[5]   ; Missing drive strength and slew rate ;
; S_A[4]   ; Missing drive strength and slew rate ;
; S_A[3]   ; Missing drive strength and slew rate ;
; S_A[2]   ; Missing drive strength and slew rate ;
; S_A[1]   ; Missing drive strength and slew rate ;
; S_A[0]   ; Missing drive strength and slew rate ;
; S_BA[1]  ; Missing drive strength and slew rate ;
; S_BA[0]  ; Missing drive strength and slew rate ;
; S_DQM[1] ; Missing drive strength and slew rate ;
; S_DQM[0] ; Missing drive strength and slew rate ;
; F_D[7]   ; Missing drive strength and slew rate ;
; F_D[6]   ; Missing drive strength and slew rate ;
; F_D[5]   ; Missing drive strength and slew rate ;
; F_D[4]   ; Missing drive strength and slew rate ;
; F_D[3]   ; Missing drive strength and slew rate ;
; F_D[2]   ; Missing drive strength and slew rate ;
; F_D[1]   ; Missing drive strength and slew rate ;
; F_D[0]   ; Missing drive strength and slew rate ;
; S_D[15]  ; Missing drive strength and slew rate ;
; S_D[14]  ; Missing drive strength and slew rate ;
; S_D[13]  ; Missing drive strength and slew rate ;
; S_D[12]  ; Missing drive strength and slew rate ;
; S_D[11]  ; Missing drive strength and slew rate ;
; S_D[10]  ; Missing drive strength and slew rate ;
; S_D[9]   ; Missing drive strength and slew rate ;
; S_D[8]   ; Missing drive strength and slew rate ;
; S_D[7]   ; Missing drive strength and slew rate ;
; S_D[6]   ; Missing drive strength and slew rate ;
; S_D[5]   ; Missing drive strength and slew rate ;
; S_D[4]   ; Missing drive strength and slew rate ;
; S_D[3]   ; Missing drive strength and slew rate ;
; S_D[2]   ; Missing drive strength and slew rate ;
; S_D[1]   ; Missing drive strength and slew rate ;
; S_D[0]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                           ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[0]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[0]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[0]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[1]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[1]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[1]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[2]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[2]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[2]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[3]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[3]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[3]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[4]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[4]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[4]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[5]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[5]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[5]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[6]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[6]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[6]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[7]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[7]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[7]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[8]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[8]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[8]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[9]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[9]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[9]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[10]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[10]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[10]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[11]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[11]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[11]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[12]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[12]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[12]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[13]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[13]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[13]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[14]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[14]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[14]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[15]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[15]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[15]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[16]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[17]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[18]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[19]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[20]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[21]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[22]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[23]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[24]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[25]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[26]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[27]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[28]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[29]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[30]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src1[31]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[0]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[0]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[0]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[0]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[1]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[1]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[1]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[1]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[2]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[2]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[2]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[2]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[3]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[3]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[3]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[3]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[4]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[4]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[4]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[4]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[5]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[5]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[5]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[5]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[6]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[6]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[6]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[6]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[7]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[7]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[7]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[7]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[8]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[8]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[8]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[8]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[9]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[9]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[9]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[9]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[10]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[10]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[10]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[10]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[11]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[11]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[11]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[11]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[12]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[12]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[12]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[12]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[13]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[13]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[13]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[13]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[14]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[14]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[14]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[14]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[15]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[15]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[15]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_src2[15]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_bht_data[0]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_bht_module:cpu0_bht|altsyncram:the_altsyncram|altsyncram_rqf1:auto_generated|q_b[0]                                                                               ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_bht_data[1]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu0:the_cpu0|cpu0_bht_module:cpu0_bht|altsyncram:the_altsyncram|altsyncram_rqf1:auto_generated|q_b[1]                                                                               ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[0]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[0]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[0]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[1]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[1]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[1]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[2]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[2]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[2]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[3]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[3]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[3]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[4]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[4]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[4]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[5]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[5]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[5]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[6]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[6]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[6]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[7]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[7]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[7]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[8]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[8]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[8]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[9]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[9]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[9]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[10]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[10]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[10]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[11]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[11]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[11]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[12]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[12]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[12]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[13]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[13]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[13]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[14]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[14]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[14]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[15]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[15]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[15]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[16]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[17]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[18]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[19]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[20]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[21]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[22]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[23]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[24]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[25]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[26]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[27]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[28]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[29]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[30]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src1[31]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAA            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[0]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[0]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[0]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[0]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[1]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[1]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[1]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[1]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[2]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[2]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[2]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[2]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[3]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[3]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[3]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[3]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[4]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[4]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[4]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[4]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[5]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[5]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[5]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[5]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[6]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[6]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[6]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[6]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[7]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[7]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[7]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[7]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[8]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[8]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[8]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[8]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[9]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[9]                                                                                    ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[9]~_Duplicate_1                                                                                                                                             ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[9]~_Duplicate_1                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[10]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[10]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[10]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[10]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[11]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[11]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[11]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[11]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[12]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[12]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[12]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[12]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[13]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[13]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[13]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[13]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[14]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[14]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[14]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[14]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[15]                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[15]                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[15]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_src2[15]~_Duplicate_1                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2                                    ; DATAB            ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_bht_data[0]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_bht_module:cpu1_bht|altsyncram:the_altsyncram|altsyncram_sqf1:auto_generated|q_b[0]                                                                               ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_bht_data[1]                                                                                    ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|cpu1:the_cpu1|cpu1_bht_module:cpu1_bht|altsyncram:the_altsyncram|altsyncram_sqf1:auto_generated|q_b[1]                                                                               ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[0]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[1]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[2]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[3]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[4]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[5]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[6]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|rdata[7]                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[0]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[0]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[1]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[1]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[2]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[2]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[3]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[3]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[4]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[4]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[5]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[5]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[6]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[6]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[7]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[7]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[8]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[8]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[9]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[9]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[10]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[10]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[11]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[11]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[12]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_A[12]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_bank[0]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_BA[0]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_bank[1]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_BA[1]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[0]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[0]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_WEN~output                                                                                                                                                                                         ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[0]                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[1]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[1]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_CASN~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[1]                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[2]                                                                                       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[2]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_RASN~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[2]                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[3]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_CSN~output                                                                                                                                                                                         ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_cmd[3]                                                                                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[0]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[0]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[0]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[0]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[1]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[1]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[1]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[1]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[2]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[2]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[2]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[2]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[3]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[3]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[3]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[3]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[4]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[4]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[4]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[4]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[5]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[5]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[5]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[5]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[6]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[6]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[6]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[6]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[7]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[7]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[7]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[7]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[8]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[8]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[8]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[8]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[9]                                                                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[9]~_Duplicate_1                                                                                                                                               ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[9]                                                                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[9]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[10]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[10]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[10]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[10]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[11]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[11]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[11]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[11]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[12]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[12]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[12]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[12]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[13]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[13]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[13]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[13]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[14]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[14]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[14]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[14]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[15]                                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|m_data[15]~_Duplicate_1                                                                                                                                              ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_data[15]                                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_D[15]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_dqm[0]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_DQM[0]~output                                                                                                                                                                                      ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|m_dqm[1]                                                                                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; S_DQM[1]~output                                                                                                                                                                                      ; I                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[15]~output                                                                                                                                                                                       ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[14]~output                                                                                                                                                                                       ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[13]~output                                                                                                                                                                                       ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[12]~output                                                                                                                                                                                       ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[11]~output                                                                                                                                                                                       ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[10]~output                                                                                                                                                                                       ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[9]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[8]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                      ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[7]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                     ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[6]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_10                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                     ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_10                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[5]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_10                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_11                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                     ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_11                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[4]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_11                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_12                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                     ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_12                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[3]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_12                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_13                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                     ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_13                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[2]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_13                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_14                                                                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                     ; Q                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_14                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[1]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_14                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_15                                                                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; S_D[0]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_15                                                                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[0]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[0]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[1]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[1]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[2]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[2]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[3]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[3]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[4]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[4]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[5]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[5]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[6]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[6]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[7]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[7]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[8]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[8]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[9]                                                                                     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[9]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[10]                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[10]~input                                                                                                                                                                                        ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[11]                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[11]~input                                                                                                                                                                                        ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[12]                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[12]~input                                                                                                                                                                                        ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[13]                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[13]~input                                                                                                                                                                                        ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[14]                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[14]~input                                                                                                                                                                                        ; O                ;                       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[15]                                                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; S_D[15]~input                                                                                                                                                                                        ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[0]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_ALSB~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[1]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[0]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[2]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[1]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[3]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[2]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[4]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[3]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[5]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[4]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[6]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[5]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[7]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[6]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[8]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[7]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[9]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[8]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[10]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[9]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[11]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[10]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[12]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[11]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[13]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[12]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[14]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[13]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[15]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[14]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[16]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[15]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[17]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[16]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[18]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[17]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[19]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[18]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[20]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[19]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[21]                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_A[20]~output                                                                                                                                                                                       ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[0]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle                     ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[1]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[2]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[3]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[4]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[5]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6        ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                              ; Q                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[6]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7        ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; F_D[7]~output                                                                                                                                                                                        ; OE               ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7        ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[0] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[0]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[1] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[1]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[2] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[2]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[3] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[3]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[4] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[4]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[5] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[5]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[6] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[6]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_outgoing_data_to_and_from_the_cfi[7] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_D[7]~output                                                                                                                                                                                        ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[0]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[0]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[1]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[1]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[2]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[2]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[3]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[3]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[4]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[4]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[5]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[5]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[6]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[6]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[7]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; F_D[7]~input                                                                                                                                                                                         ; O                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|read_n_to_the_cfi                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_OEN~output                                                                                                                                                                                         ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|read_n_to_the_cfi                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|select_n_to_the_cfi                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_CEN~output                                                                                                                                                                                         ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|select_n_to_the_cfi                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|write_n_to_the_cfi                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; F_WEN~output                                                                                                                                                                                         ; I                ;                       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|write_n_to_the_cfi                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                      ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                     ;
+-----------------------------+----------------+--------------+--------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+--------------+---------------+----------------------------+
; Location                    ;                ;              ; E_DATA0      ; PIN_H2        ; QSF Assignment             ;
; Location                    ;                ;              ; E_DCLK       ; PIN_H1        ; QSF Assignment             ;
; Location                    ;                ;              ; E_SCE        ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                ;              ; E_SDO        ; PIN_C1        ; QSF Assignment             ;
; Location                    ;                ;              ; c2           ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                ;              ; c3           ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                ;              ; relayCtrl_1  ; PIN_N11       ; QSF Assignment             ;
; Location                    ;                ;              ; relayCtrl_2  ; PIN_P11       ; QSF Assignment             ;
; Location                    ;                ;              ; switchCtrl_1 ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                ;              ; switchCtrl_2 ; PIN_M9        ; QSF Assignment             ;
; Fast Output Enable Register ; sdram          ;              ; m_data[0]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[10]   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[11]   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[12]   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[13]   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[14]   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[15]   ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[1]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[2]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[3]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[4]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[5]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[6]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[7]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[8]    ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram          ;              ; m_data[9]    ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+--------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9304 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9304 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9072    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 229     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/MyProject/My_project/Altera/Q11MultiCore/multiCore.pin.


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                    ;
+---------------------------------------------+------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                              ;
+---------------------------------------------+------------------------------------------------------------------------------------+
; Total logic elements                        ; 5,685 / 15,408 ( 37 % )                                                            ;
;     -- Combinational with no register       ; 2165                                                                               ;
;     -- Register only                        ; 572                                                                                ;
;     -- Combinational with a register        ; 2948                                                                               ;
;                                             ;                                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                                    ;
;     -- 4 input functions                    ; 2672                                                                               ;
;     -- 3 input functions                    ; 1762                                                                               ;
;     -- <=2 input functions                  ; 679                                                                                ;
;     -- Register only                        ; 572                                                                                ;
;                                             ;                                                                                    ;
; Logic elements by mode                      ;                                                                                    ;
;     -- normal mode                          ; 4711                                                                               ;
;     -- arithmetic mode                      ; 402                                                                                ;
;                                             ;                                                                                    ;
; Total registers*                            ; 3,638 / 16,166 ( 23 % )                                                            ;
;     -- Dedicated logic registers            ; 3,520 / 15,408 ( 23 % )                                                            ;
;     -- I/O registers                        ; 118 / 758 ( 16 % )                                                                 ;
;                                             ;                                                                                    ;
; Total LABs:  partially or completely used   ; 421 / 963 ( 44 % )                                                                 ;
; User inserted logic elements                ; 0                                                                                  ;
; Virtual pins                                ; 0                                                                                  ;
; I/O pins                                    ; 78 / 166 ( 47 % )                                                                  ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )                                                                     ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                     ;
; Global signals                              ; 5                                                                                  ;
; M9Ks                                        ; 22 / 56 ( 39 % )                                                                   ;
; Total block memory bits                     ; 93,952 / 516,096 ( 18 % )                                                          ;
; Total block memory implementation bits      ; 202,752 / 516,096 ( 39 % )                                                         ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )                                                                    ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                     ;
; Global clocks                               ; 5 / 20 ( 25 % )                                                                    ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                    ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                      ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                      ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                      ;
; Average interconnect usage (total/H/V)      ; 23% / 22% / 24%                                                                    ;
; Peak interconnect usage (total/H/V)         ; 69% / 64% / 75%                                                                    ;
; Maximum fan-out node                        ; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 3460                                                                               ;
; Highest non-global fan-out signal           ; Nios2Core2:inst|cpu0:the_cpu0|A_stall~0                                            ;
; Highest non-global fan-out                  ; 640                                                                                ;
; Total fan-out                               ; 32878                                                                              ;
; Average fan-out                             ; 3.48                                                                               ;
+---------------------------------------------+------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ;
;                                              ;                       ;                       ;                                ;
; Total logic elements                         ; 5536 / 15408 ( 35 % ) ; 149 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register        ; 2104                  ; 61                    ; 0                              ;
;     -- Register only                         ; 564                   ; 8                     ; 0                              ;
;     -- Combinational with a register         ; 2868                  ; 80                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;
;     -- 4 input functions                     ; 2609                  ; 63                    ; 0                              ;
;     -- 3 input functions                     ; 1709                  ; 53                    ; 0                              ;
;     -- <=2 input functions                   ; 654                   ; 25                    ; 0                              ;
;     -- Register only                         ; 564                   ; 8                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;
;     -- normal mode                           ; 4575                  ; 136                   ; 0                              ;
;     -- arithmetic mode                       ; 397                   ; 5                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total registers                              ; 3550                  ; 88                    ; 0                              ;
;     -- Dedicated logic registers             ; 3432 / 15408 ( 22 % ) ; 88 / 15408 ( < 1 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                         ; 236                   ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Total LABs:  partially or completely used    ; 409 / 963 ( 42 % )    ; 15 / 963 ( 1 % )      ; 0 / 963 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ;
; I/O pins                                     ; 78                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 8 / 112 ( 7 % )       ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                            ; 93952                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 202752                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 22 / 56 ( 39 % )      ; 0 / 56 ( 0 % )        ; 0 / 56 ( 0 % )                 ;
; Clock control block                          ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 70 / 336 ( 20 % )     ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 24 / 336 ( 7 % )      ; 0 / 336 ( 0 % )       ; 0 / 336 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;
; Connections                                  ;                       ;                       ;                                ;
;     -- Input Connections                     ; 3882                  ; 142                   ; 1                              ;
;     -- Registered Input Connections          ; 3603                  ; 96                    ; 0                              ;
;     -- Output Connections                    ; 310                   ; 254                   ; 3461                           ;
;     -- Registered Output Connections         ; 7                     ; 253                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;
;     -- Total Connections                     ; 32486                 ; 1020                  ; 3465                           ;
;     -- Registered Connections                ; 14808                 ; 731                   ; 0                              ;
;                                              ;                       ;                       ;                                ;
; External Connections                         ;                       ;                       ;                                ;
;     -- Top                                   ; 336                   ; 394                   ; 3462                           ;
;     -- sld_hub:auto_hub                      ; 394                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 3462                  ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;
;     -- Input Ports                           ; 66                    ; 29                    ; 1                              ;
;     -- Output Ports                          ; 62                    ; 45                    ; 2                              ;
;     -- Bidir Ports                           ; 24                    ; 0                     ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 35                    ; 0                              ;
;                                              ;                       ;                       ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 28                    ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK  ; R9    ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; RST  ; M1    ; 2        ; 0            ; 14           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; F_ALSB   ; J16   ; 5        ; 41           ; 13           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[0]   ; R16   ; 5        ; 41           ; 3            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[10]  ; P14   ; 4        ; 37           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[11]  ; L9    ; 4        ; 23           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[12]  ; M11   ; 4        ; 39           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[13]  ; L13   ; 5        ; 41           ; 9            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[14]  ; N12   ; 4        ; 30           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[15]  ; N14   ; 5        ; 41           ; 2            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[16]  ; K15   ; 5        ; 41           ; 13           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[17]  ; R11   ; 4        ; 26           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[18]  ; T13   ; 4        ; 30           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[19]  ; R13   ; 4        ; 30           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[1]   ; T7    ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[20]  ; T14   ; 4        ; 35           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[2]   ; R6    ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[3]   ; T10   ; 4        ; 26           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[4]   ; R7    ; 3        ; 16           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[5]   ; T11   ; 4        ; 26           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[6]   ; R10   ; 4        ; 26           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[7]   ; T12   ; 4        ; 28           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[8]   ; T15   ; 4        ; 35           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_A[9]   ; R14   ; 4        ; 37           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_CEN    ; J13   ; 5        ; 41           ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_OEN    ; K12   ; 5        ; 41           ; 2            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; F_WEN    ; R12   ; 4        ; 26           ; 0            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PIO0[0]  ; J1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PIO0[1]  ; J2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PIO1[0]  ; K1    ; 2        ; 0            ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; PIO1[1]  ; K2    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[0]   ; F15   ; 6        ; 41           ; 19           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[10]  ; D16   ; 6        ; 41           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[11]  ; B5    ; 8        ; 5            ; 29           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[12]  ; A4    ; 8        ; 3            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[1]   ; F16   ; 6        ; 41           ; 19           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[2]   ; G15   ; 6        ; 41           ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[3]   ; G16   ; 6        ; 41           ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[4]   ; C8    ; 8        ; 14           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[5]   ; A7    ; 8        ; 11           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[6]   ; B7    ; 8        ; 11           ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[7]   ; A6    ; 8        ; 9            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[8]   ; B6    ; 8        ; 9            ; 29           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_A[9]   ; A5    ; 8        ; 5            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_BA[0]  ; C16   ; 6        ; 41           ; 27           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_BA[1]  ; D15   ; 6        ; 41           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_CASN   ; A15   ; 7        ; 28           ; 29           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_CKE    ; B4    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_CLK    ; A3    ; 8        ; 3            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_CSN    ; C15   ; 6        ; 41           ; 27           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_DQM[0] ; A14   ; 7        ; 35           ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_DQM[1] ; B3    ; 8        ; 1            ; 29           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_RASN   ; B16   ; 6        ; 41           ; 19           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; S_WEN    ; B14   ; 7        ; 35           ; 29           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                                                    ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------+---------------------+
; F_D[0]  ; P16   ; 5        ; 41           ; 3            ; 14           ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle              ; -                   ;
; F_D[1]  ; P15   ; 5        ; 41           ; 3            ; 21           ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1 ; -                   ;
; F_D[2]  ; N16   ; 5        ; 41           ; 5            ; 7            ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2 ; -                   ;
; F_D[3]  ; N15   ; 5        ; 41           ; 5            ; 0            ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3 ; -                   ;
; F_D[4]  ; L16   ; 5        ; 41           ; 9            ; 14           ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4 ; -                   ;
; F_D[5]  ; L14   ; 5        ; 41           ; 6            ; 0            ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5 ; -                   ;
; F_D[6]  ; K16   ; 5        ; 41           ; 12           ; 0            ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6 ; -                   ;
; F_D[7]  ; L15   ; 5        ; 41           ; 10           ; 0            ; 0                     ; 16                 ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7 ; -                   ;
; S_D[0]  ; A10   ; 7        ; 26           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_15                                                                        ; -                   ;
; S_D[10] ; C2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_5                                                                         ; -                   ;
; S_D[11] ; D1    ; 1        ; 0            ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_4                                                                         ; -                   ;
; S_D[12] ; F2    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_3                                                                         ; -                   ;
; S_D[13] ; F1    ; 1        ; 0            ; 22           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_2                                                                         ; -                   ;
; S_D[14] ; G2    ; 1        ; 0            ; 21           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_1                                                                         ; -                   ;
; S_D[15] ; G1    ; 1        ; 0            ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe                                                                                      ; -                   ;
; S_D[1]  ; B10   ; 7        ; 26           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_14                                                                        ; -                   ;
; S_D[2]  ; A11   ; 7        ; 30           ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_13                                                                        ; -                   ;
; S_D[3]  ; B11   ; 7        ; 30           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_12                                                                        ; -                   ;
; S_D[4]  ; A12   ; 7        ; 32           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_11                                                                        ; -                   ;
; S_D[5]  ; B12   ; 7        ; 32           ; 29           ; 28           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_10                                                                        ; -                   ;
; S_D[6]  ; A13   ; 7        ; 28           ; 29           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_9                                                                         ; -                   ;
; S_D[7]  ; B13   ; 7        ; 37           ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_8                                                                         ; -                   ;
; S_D[8]  ; A2    ; 8        ; 3            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_7                                                                         ; -                   ;
; S_D[9]  ; B1    ; 1        ; 0            ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_6                                                                         ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+
; F4       ; nSTATUS                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H5       ; nCONFIG                                  ; -                      ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                      ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                      ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                      ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                      ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                      ; -                   ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO      ; F_ALSB              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                      ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                      ; -                   ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO      ; S_A[3]              ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO      ; S_A[2]              ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R16n, nCEO                        ; Use as programming pin ; S_A[1]              ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO      ; S_A[0]              ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO      ; S_BA[0]             ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T27p, PADD0                       ; Use as regular IO      ; S_D[4]              ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, PADD1                       ; Use as regular IO      ; S_D[2]              ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, PADD2                       ; Use as regular IO      ; S_D[3]              ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T23n, PADD3                       ; Use as regular IO      ; S_CASN              ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T20n, PADD5                       ; Use as regular IO      ; S_D[0]              ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T20p, PADD6                       ; Use as regular IO      ; S_D[1]              ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; S_A[4]              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO      ; S_A[5]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO      ; S_A[6]              ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO      ; S_A[7]              ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T9p, DATA13                       ; Use as regular IO      ; S_A[8]              ; Dual Purpose Pin          ;
; A5       ; DATA7                                    ; Use as regular IO      ; S_A[9]              ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO      ; S_A[11]             ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO      ; S_A[12]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO      ; S_CKE               ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO      ; S_DQM[1]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+---------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 2.5V          ; --           ;
; 2        ; 5 / 18 ( 28 % )  ; 2.5V          ; --           ;
; 3        ; 3 / 25 ( 12 % )  ; 2.5V          ; --           ;
; 4        ; 16 / 27 ( 59 % ) ; 2.5V          ; --           ;
; 5        ; 15 / 20 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 9 / 14 ( 64 % )  ; 2.5V          ; --           ;
; 7        ; 11 / 24 ( 46 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 24 ( 50 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 356        ; 8        ; S_D[8]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 358        ; 8        ; S_CLK               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 354        ; 8        ; S_A[12]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 349        ; 8        ; S_A[9]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 339        ; 8        ; S_A[7]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; S_A[5]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 321        ; 8        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 319        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 307        ; 7        ; S_D[0]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 296        ; 7        ; S_D[2]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 292        ; 7        ; S_D[4]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 300        ; 7        ; S_D[6]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 284        ; 7        ; S_DQM[0]            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 301        ; 7        ; S_CASN              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 6          ; 1        ; S_D[9]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 359        ; 8        ; S_DQM[1]            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 355        ; 8        ; S_CKE               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 351        ; 8        ; S_A[11]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 340        ; 8        ; S_A[8]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; S_A[6]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 322        ; 8        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 320        ; 7        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 308        ; 7        ; S_D[1]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 297        ; 7        ; S_D[3]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 293        ; 7        ; S_D[5]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 282        ; 7        ; S_D[7]              ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 285        ; 7        ; S_WEN               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 241        ; 6        ; S_RASN              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 9          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 8          ; 1        ; S_D[10]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 362        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 338        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 329        ; 8        ; S_A[4]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 309        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 281        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 274        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 271        ; 6        ; S_CSN               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 270        ; 6        ; S_BA[0]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 1        ; S_D[11]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 13         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 363        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 357        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 352        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 330        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 310        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 278        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 279        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 275        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 261        ; 6        ; S_BA[1]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 260        ; 6        ; S_A[10]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 39         ; 1        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 348        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 345        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 332        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 315        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 290        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 289        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 226        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 225        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 23         ; 1        ; S_D[13]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 22         ; 1        ; S_D[12]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 10         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 19         ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 333        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 306        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 237        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 257        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 240        ; 6        ; S_A[0]              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 239        ; 6        ; S_A[1]              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 27         ; 1        ; S_D[15]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 24         ; 1        ; S_D[14]             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 21         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 269        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 230        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 231        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 235        ; 6        ; S_A[2]              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 234        ; 6        ; S_A[3]              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 30         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 31         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 34         ; 1        ; altera_reserved_tck ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 33         ; 1        ; altera_reserved_tdi ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 32         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 229        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 228        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 227        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 45         ; 2        ; PIO0[0]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 44         ; 2        ; PIO0[1]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 37         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 36         ; 1        ; altera_reserved_tdo ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 35         ; 1        ; altera_reserved_tms ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 221        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 222        ; 5        ; F_CEN               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 220        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 217        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 216        ; 5        ; F_ALSB              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 55         ; 2        ; PIO1[0]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 72         ; 2        ; PIO1[1]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 77         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 48         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ; 138        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 150        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ; 179        ; 5        ; F_OEN               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 215        ; 5        ; F_A[16]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 214        ; 5        ; F_D[6]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 58         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 57         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 78         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 49         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 125        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 128        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 139        ; 4        ; F_A[11]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 153        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 173        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ;            ; --       ; VCCA4               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 203        ; 5        ; F_A[13]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 194        ; 5        ; F_D[5]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 208        ; 5        ; F_D[7]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 204        ; 5        ; F_D[4]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 2        ; RST                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 40         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 106        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 120        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 131        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 140        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 164        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 174        ; 4        ; F_A[12]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M12      ;            ;          ; GNDA4               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 224        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 223        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 76         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 75         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 92         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 104        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 105        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 132        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 141        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 165        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 155        ; 4        ; F_A[14]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 181        ; 5        ; F_A[15]             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 191        ; 5        ; F_D[3]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 190        ; 5        ; F_D[2]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 83         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 82         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 93         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 119        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 133        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 154        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 168        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 171        ; 4        ; F_A[10]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 182        ; 5        ; F_D[1]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 183        ; 5        ; F_D[0]              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 81         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 95         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 102        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 121        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 123        ; 3        ; F_A[2]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 126        ; 3        ; F_A[4]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 134        ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 136        ; 4        ; CLK                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 143        ; 4        ; F_A[6]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 145        ; 4        ; F_A[17]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 147        ; 4        ; F_WEN               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 156        ; 4        ; F_A[19]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 172        ; 4        ; F_A[9]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 184        ; 5        ; F_A[0]              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 101        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 96         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 103        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 122        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 124        ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 127        ; 3        ; F_A[1]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 135        ; 3        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 137        ; 4        ; GND+                ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 144        ; 4        ; F_A[3]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 146        ; 4        ; F_A[5]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 149        ; 4        ; F_A[7]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 157        ; 4        ; F_A[18]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 166        ; 4        ; F_A[20]             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 167        ; 4        ; F_A[8]              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                    ;
+-------------------------------+----------------------------------------------------------------+
; Name                          ; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                         ;
; Compensate clock              ; clock0                                                         ;
; Compensated input/output pins ; --                                                             ;
; Switchover type               ; --                                                             ;
; Input frequency 0             ; 50.0 MHz                                                       ;
; Input frequency 1             ; --                                                             ;
; Nominal PFD frequency         ; 50.0 MHz                                                       ;
; Nominal VCO frequency         ; 500.0 MHz                                                      ;
; VCO post scale                ; 2                                                              ;
; VCO frequency control         ; Auto                                                           ;
; VCO phase shift step          ; 250 ps                                                         ;
; VCO multiply                  ; --                                                             ;
; VCO divide                    ; --                                                             ;
; Freq min lock                 ; 30.0 MHz                                                       ;
; Freq max lock                 ; 65.02 MHz                                                      ;
; M VCO Tap                     ; 0                                                              ;
; M Initial                     ; 2                                                              ;
; M value                       ; 10                                                             ;
; N value                       ; 1                                                              ;
; Charge pump current           ; setting 1                                                      ;
; Loop filter resistance        ; setting 27                                                     ;
; Loop filter capacitance       ; setting 0                                                      ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                           ;
; Bandwidth type                ; Medium                                                         ;
; Real time reconfigurable      ; Off                                                            ;
; Scan chain MIF file           ; --                                                             ;
; Preserve PLL counter order    ; Off                                                            ;
; PLL location                  ; PLL_4                                                          ;
; Inclk0 signal                 ; CLK                                                            ;
; Inclk1 signal                 ; --                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                  ;
; Inclk1 signal type            ; --                                                             ;
+-------------------------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 2       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -72 (-2000 ps) ; 9.00 (250 ps)    ; 50/50      ; C1      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[1] ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                               ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |multiCore                                                                                                          ; 5685 (2)    ; 3520 (0)                  ; 118 (118)     ; 93952       ; 22   ; 8            ; 0       ; 4         ; 78   ; 0            ; 2165 (2)     ; 572 (0)           ; 2948 (0)         ; |multiCore                                                                                                                                                                                                                                                        ;              ;
;    |Nios2Core2:inst|                                                                                                ; 5534 (0)    ; 3432 (0)                  ; 0 (0)         ; 93952       ; 22   ; 8            ; 0       ; 4         ; 0    ; 0            ; 2102 (0)     ; 564 (0)           ; 2868 (1)         ; |multiCore|Nios2Core2:inst                                                                                                                                                                                                                                        ;              ;
;       |Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch|                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |multiCore|Nios2Core2:inst|Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch                                                                                                                                                         ;              ;
;       |cpu0:the_cpu0|                                                                                               ; 2058 (1702) ; 1346 (1162)               ; 0 (0)         ; 46464       ; 10   ; 4            ; 0       ; 2         ; 0    ; 0            ; 711 (538)    ; 223 (180)         ; 1124 (984)       ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0                                                                                                                                                                                                                          ;              ;
;          |cpu0_bht_module:cpu0_bht|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_bht_module:cpu0_bht                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_bht_module:cpu0_bht|altsyncram:the_altsyncram                                                                                                                                                                       ;              ;
;                |altsyncram_rqf1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_bht_module:cpu0_bht|altsyncram:the_altsyncram|altsyncram_rqf1:auto_generated                                                                                                                                        ;              ;
;          |cpu0_ic_data_module:cpu0_ic_data|                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram                                                                                                                                                               ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                ;              ;
;          |cpu0_ic_tag_module:cpu0_ic_tag|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_tag_module:cpu0_ic_tag                                                                                                                                                                                           ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_tag_module:cpu0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                 ;              ;
;                |altsyncram_47g1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_tag_module:cpu0_ic_tag|altsyncram:the_altsyncram|altsyncram_47g1:auto_generated                                                                                                                                  ;              ;
;          |cpu0_mult_cell:the_cpu0_mult_cell|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell                                                                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                     ;              ;
;                |mult_add_mgr2:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                        ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                     ;              ;
;                |mult_add_ogr2:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                        ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                ;              ;
;          |cpu0_nios2_oci:the_cpu0_nios2_oci|                                                                        ; 278 (39)    ; 183 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (39)      ; 43 (0)            ; 140 (0)          ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci                                                                                                                                                                                        ;              ;
;             |cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|                                     ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 43 (0)            ; 53 (0)           ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper                                                                                                                      ;              ;
;                |cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|                                    ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|                                          ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy|                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy                                                                    ;              ;
;             |cpu0_nios2_avalon_reg:the_cpu0_nios2_avalon_reg|                                                       ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_avalon_reg:the_cpu0_nios2_avalon_reg                                                                                                                                        ;              ;
;             |cpu0_nios2_oci_break:the_cpu0_nios2_oci_break|                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_oci_break:the_cpu0_nios2_oci_break                                                                                                                                          ;              ;
;             |cpu0_nios2_oci_debug:the_cpu0_nios2_oci_debug|                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_oci_debug:the_cpu0_nios2_oci_debug                                                                                                                                          ;              ;
;             |cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|                                                               ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem                                                                                                                                                ;              ;
;                |cpu0_ociram_lpm_dram_bdp_component_module:cpu0_ociram_lpm_dram_bdp_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|cpu0_ociram_lpm_dram_bdp_component_module:cpu0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|cpu0_ociram_lpm_dram_bdp_component_module:cpu0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_v672:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|cpu0_ociram_lpm_dram_bdp_component_module:cpu0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_v672:auto_generated          ;              ;
;          |cpu0_register_bank_a_module:cpu0_register_bank_a|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_a_module:cpu0_register_bank_a                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_a_module:cpu0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                               ;              ;
;                |altsyncram_r8f1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_a_module:cpu0_register_bank_a|altsyncram:the_altsyncram|altsyncram_r8f1:auto_generated                                                                                                                ;              ;
;          |cpu0_register_bank_b_module:cpu0_register_bank_b|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_b_module:cpu0_register_bank_b                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_b_module:cpu0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                               ;              ;
;                |altsyncram_s8f1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_b_module:cpu0_register_bank_b|altsyncram:the_altsyncram|altsyncram_s8f1:auto_generated                                                                                                                ;              ;
;          |cpu0_test_bench:the_cpu0_test_bench|                                                                      ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|cpu0_test_bench:the_cpu0_test_bench                                                                                                                                                                                      ;              ;
;          |lpm_add_sub:Add10|                                                                                        ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|lpm_add_sub:Add10                                                                                                                                                                                                        ;              ;
;             |add_sub_qvi:auto_generated|                                                                            ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu0:the_cpu0|lpm_add_sub:Add10|add_sub_qvi:auto_generated                                                                                                                                                                             ;              ;
;       |cpu0_data_master_arbitrator:the_cpu0_data_master|                                                            ; 185 (185)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 10 (10)           ; 101 (101)        ; |multiCore|Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master                                                                                                                                                                                       ;              ;
;       |cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|                                              ; 105 (105)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 65 (65)          ; |multiCore|Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master                                                                                                                                                                         ;              ;
;       |cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|                                                ; 54 (54)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 22 (22)          ; |multiCore|Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module                                                                                                                                                                           ;              ;
;       |cpu1:the_cpu1|                                                                                               ; 2052 (1698) ; 1340 (1157)               ; 0 (0)         ; 46464       ; 10   ; 4            ; 0       ; 2         ; 0    ; 0            ; 712 (540)    ; 222 (179)         ; 1118 (979)       ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1                                                                                                                                                                                                                          ;              ;
;          |cpu1_bht_module:cpu1_bht|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_bht_module:cpu1_bht                                                                                                                                                                                                 ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_bht_module:cpu1_bht|altsyncram:the_altsyncram                                                                                                                                                                       ;              ;
;                |altsyncram_sqf1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_bht_module:cpu1_bht|altsyncram:the_altsyncram|altsyncram_sqf1:auto_generated                                                                                                                                        ;              ;
;          |cpu1_ic_data_module:cpu1_ic_data|                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram                                                                                                                                                               ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                     ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                ;              ;
;          |cpu1_ic_tag_module:cpu1_ic_tag|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_tag_module:cpu1_ic_tag                                                                                                                                                                                           ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_tag_module:cpu1_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                 ;              ;
;                |altsyncram_57g1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_tag_module:cpu1_ic_tag|altsyncram:the_altsyncram|altsyncram_57g1:auto_generated                                                                                                                                  ;              ;
;          |cpu1_mult_cell:the_cpu1_mult_cell|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell                                                                                                                                                                                        ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                     ;              ;
;                |mult_add_mgr2:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated                                                                                                                        ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                     ;              ;
;                |mult_add_ogr2:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated                                                                                                                        ;              ;
;                   |ded_mult_ks81:ded_mult1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1                                                                                                ;              ;
;          |cpu1_nios2_oci:the_cpu1_nios2_oci|                                                                        ; 276 (39)    ; 182 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (39)      ; 43 (0)            ; 139 (0)          ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci                                                                                                                                                                                        ;              ;
;             |cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|                                     ; 137 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 43 (0)            ; 53 (0)           ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper                                                                                                                      ;              ;
;                |cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|                                    ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|                                          ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy|                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy                                                                    ;              ;
;             |cpu1_nios2_avalon_reg:the_cpu1_nios2_avalon_reg|                                                       ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_avalon_reg:the_cpu1_nios2_avalon_reg                                                                                                                                        ;              ;
;             |cpu1_nios2_oci_break:the_cpu1_nios2_oci_break|                                                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_oci_break:the_cpu1_nios2_oci_break                                                                                                                                          ;              ;
;             |cpu1_nios2_oci_debug:the_cpu1_nios2_oci_debug|                                                         ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_oci_debug:the_cpu1_nios2_oci_debug                                                                                                                                          ;              ;
;             |cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|                                                               ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 45 (45)          ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem                                                                                                                                                ;              ;
;                |cpu1_ociram_lpm_dram_bdp_component_module:cpu1_ociram_lpm_dram_bdp_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|cpu1_ociram_lpm_dram_bdp_component_module:cpu1_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|cpu1_ociram_lpm_dram_bdp_component_module:cpu1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_0772:auto_generated|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|cpu1_ociram_lpm_dram_bdp_component_module:cpu1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0772:auto_generated          ;              ;
;          |cpu1_register_bank_a_module:cpu1_register_bank_a|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_a_module:cpu1_register_bank_a                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_a_module:cpu1_register_bank_a|altsyncram:the_altsyncram                                                                                                                                               ;              ;
;                |altsyncram_t8f1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_a_module:cpu1_register_bank_a|altsyncram:the_altsyncram|altsyncram_t8f1:auto_generated                                                                                                                ;              ;
;          |cpu1_register_bank_b_module:cpu1_register_bank_b|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_b_module:cpu1_register_bank_b                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_b_module:cpu1_register_bank_b|altsyncram:the_altsyncram                                                                                                                                               ;              ;
;                |altsyncram_u8f1:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_b_module:cpu1_register_bank_b|altsyncram:the_altsyncram|altsyncram_u8f1:auto_generated                                                                                                                ;              ;
;          |cpu1_test_bench:the_cpu1_test_bench|                                                                      ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|cpu1_test_bench:the_cpu1_test_bench                                                                                                                                                                                      ;              ;
;          |lpm_add_sub:Add10|                                                                                        ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|lpm_add_sub:Add10                                                                                                                                                                                                        ;              ;
;             |add_sub_qvi:auto_generated|                                                                            ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|cpu1:the_cpu1|lpm_add_sub:Add10|add_sub_qvi:auto_generated                                                                                                                                                                             ;              ;
;       |cpu1_data_master_arbitrator:the_cpu1_data_master|                                                            ; 152 (152)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 16 (16)           ; 94 (94)          ; |multiCore|Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master                                                                                                                                                                                       ;              ;
;       |cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|                                              ; 106 (106)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 66 (66)          ; |multiCore|Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master                                                                                                                                                                         ;              ;
;       |cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|                                                ; 48 (48)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 12 (12)          ; |multiCore|Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module                                                                                                                                                                           ;              ;
;       |jtag_uart:the_jtag_uart|                                                                                     ; 156 (43)    ; 99 (13)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (30)      ; 12 (0)            ; 87 (12)          ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart                                                                                                                                                                                                                ;              ;
;          |alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|                                                            ; 63 (63)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 12 (12)           ; 35 (35)          ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic                                                                                                                                                                  ;              ;
;          |jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                            ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                      ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                          ;              ;
;          |jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_jr21:auto_generated|                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                            ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                      ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_do7:count_usedw|                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                            ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                        ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                   ;              ;
;                      |cntr_1ob:wr_ptr|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                         ;              ;
;                      |dpram_nl21:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                      ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                          ;              ;
;       |jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave                                                                                                                                                                 ;              ;
;       |pio0:the_pio0|                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |multiCore|Nios2Core2:inst|pio0:the_pio0                                                                                                                                                                                                                          ;              ;
;       |pio0_s1_arbitrator:the_pio0_s1|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|pio0_s1_arbitrator:the_pio0_s1                                                                                                                                                                                                         ;              ;
;       |pio1:the_pio1|                                                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |multiCore|Nios2Core2:inst|pio1:the_pio1                                                                                                                                                                                                                          ;              ;
;       |pio1_s1_arbitrator:the_pio1_s1|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |multiCore|Nios2Core2:inst|pio1_s1_arbitrator:the_pio1_s1                                                                                                                                                                                                         ;              ;
;       |sdram:the_sdram|                                                                                             ; 360 (246)   ; 212 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (141)    ; 45 (2)            ; 168 (80)         ; |multiCore|Nios2Core2:inst|sdram:the_sdram                                                                                                                                                                                                                        ;              ;
;          |sdram_input_efifo_module:the_sdram_input_efifo_module|                                                    ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 43 (43)           ; 90 (90)          ; |multiCore|Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module                                                                                                                                                                  ;              ;
;       |sdram_s1_arbitrator:the_sdram_s1|                                                                            ; 261 (173)   ; 73 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (70)     ; 4 (0)             ; 154 (103)        ; |multiCore|Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1                                                                                                                                                                                                       ;              ;
;          |rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|               ; 26 (26)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 18 (18)          ; |multiCore|Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1                                                                                                            ;              ;
;          |rdv_fifo_for_cpu0_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu0_instruction_master_to_sdram_s1| ; 19 (19)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 11 (11)          ; |multiCore|Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu0_instruction_master_to_sdram_s1                                                                                              ;              ;
;          |rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|               ; 25 (25)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 11 (11)          ; |multiCore|Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1                                                                                                            ;              ;
;          |rdv_fifo_for_cpu1_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu1_instruction_master_to_sdram_s1| ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |multiCore|Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu1_instruction_master_to_sdram_s1                                                                                              ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                      ; 31 (31)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 11 (11)          ; |multiCore|Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                 ;              ;
;       |timer0:the_timer0|                                                                                           ; 35 (35)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 23 (23)          ; |multiCore|Nios2Core2:inst|timer0:the_timer0                                                                                                                                                                                                                      ;              ;
;       |timer0_s1_arbitrator:the_timer0_s1|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |multiCore|Nios2Core2:inst|timer0_s1_arbitrator:the_timer0_s1                                                                                                                                                                                                     ;              ;
;       |timer1:the_timer1|                                                                                           ; 34 (34)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 23 (23)          ; |multiCore|Nios2Core2:inst|timer1:the_timer1                                                                                                                                                                                                                      ;              ;
;       |timer1_s1_arbitrator:the_timer1_s1|                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |multiCore|Nios2Core2:inst|timer1_s1_arbitrator:the_timer1_s1                                                                                                                                                                                                     ;              ;
;       |triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|                                      ; 192 (192)   ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 110 (110)        ; |multiCore|Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave                                                                                                                                                                 ;              ;
;    |PLL:PLL|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|PLL:PLL                                                                                                                                                                                                                                                ;              ;
;       |altpll:altpll_component|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|PLL:PLL|altpll:altpll_component                                                                                                                                                                                                                        ;              ;
;          |PLL_altpll:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |multiCore|PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated                                                                                                                                                                                              ;              ;
;    |sld_hub:auto_hub|                                                                                               ; 149 (105)   ; 88 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (46)      ; 8 (8)             ; 80 (54)          ; |multiCore|sld_hub:auto_hub                                                                                                                                                                                                                                       ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                     ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |multiCore|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                               ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |multiCore|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                             ;              ;
+---------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+----------+----------+---------------+---------------+-----------------------+----------+----------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------+----------+---------------+---------------+-----------------------+----------+----------+
; S_CLK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; S_CKE    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; S_CASN   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_CSN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_RASN   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_WEN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_ALSB   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_OEN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_WEN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_CEN    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[20]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[19]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[18]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[17]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[16]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[15]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[14]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[13]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; PIO0[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PIO0[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PIO1[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PIO1[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; S_A[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_A[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_BA[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_BA[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_DQM[1] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; S_DQM[0] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; F_D[7]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[6]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[5]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[4]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[3]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[2]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[1]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; F_D[0]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[15]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[14]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[13]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[12]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[11]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[10]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[9]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[8]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[7]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[6]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[5]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[4]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[3]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[2]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[1]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; S_D[0]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLK      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; RST      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+----------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; F_D[7]              ;                   ;         ;
; F_D[6]              ;                   ;         ;
; F_D[5]              ;                   ;         ;
; F_D[4]              ;                   ;         ;
; F_D[3]              ;                   ;         ;
; F_D[2]              ;                   ;         ;
; F_D[1]              ;                   ;         ;
; F_D[0]              ;                   ;         ;
; S_D[15]             ;                   ;         ;
; S_D[14]             ;                   ;         ;
; S_D[13]             ;                   ;         ;
; S_D[12]             ;                   ;         ;
; S_D[11]             ;                   ;         ;
; S_D[10]             ;                   ;         ;
; S_D[9]              ;                   ;         ;
; S_D[8]              ;                   ;         ;
; S_D[7]              ;                   ;         ;
; S_D[6]              ;                   ;         ;
; S_D[5]              ;                   ;         ;
; S_D[4]              ;                   ;         ;
; S_D[3]              ;                   ;         ;
; S_D[2]              ;                   ;         ;
; S_D[1]              ;                   ;         ;
; S_D[0]              ;                   ;         ;
; CLK                 ;                   ;         ;
; RST                 ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                       ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                        ; PIN_R9                 ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch|data_out                                                                                                                    ; FF_X32_Y20_N13         ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch|data_out                                                                                                                    ; FF_X32_Y20_N13         ; 3030    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ctrl_ld                                                                                                                                                                                    ; FF_X29_Y12_N23         ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ctrl_ld32                                                                                                                                                                                  ; FF_X27_Y14_N25         ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ienable_reg_irq0~0                                                                                                                                                                         ; LCCOMB_X31_Y15_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_stall_d3                                                                                                                                                                               ; FF_X19_Y20_N25         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|A_stall~0                                                                                                                                                                                    ; LCCOMB_X31_Y14_N28     ; 640     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_dst_reg_from_M                                                                                                                                                                          ; FF_X29_Y13_N27         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|Add8~5                                                                                                                                                                                       ; LCCOMB_X20_Y16_N12     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ctrl_src2_choose_imm                                                                                                                                                                       ; FF_X30_Y14_N25         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ic_fill_starting~1                                                                                                                                                                         ; LCCOMB_X30_Y10_N10     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|E_hbreak_req                                                                                                                                                                                 ; LCCOMB_X31_Y12_N14     ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[0]                                                                                                                                                                                      ; FF_X31_Y12_N3          ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[4]                                                                                                                                                                                      ; FF_X19_Y15_N23         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|F_stall                                                                                                                                                                                      ; LCCOMB_X30_Y13_N12     ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|M_bht_wr_en_unfiltered                                                                                                                                                                       ; LCCOMB_X30_Y13_N16     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|M_br_cond_taken_history[0]~0                                                                                                                                                                 ; LCCOMB_X30_Y13_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|M_pipe_flush                                                                                                                                                                                 ; FF_X30_Y13_N21         ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|M_rot_rn[3]                                                                                                                                                                                  ; FF_X20_Y16_N17         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|always80~0                                                                                                                                                                                   ; LCCOMB_X31_Y14_N0      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                     ; LCCOMB_X28_Y10_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|jxuir                    ; FF_X15_Y20_N15         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X15_Y24_N8      ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X15_Y22_N6      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X15_Y22_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X14_Y22_N2      ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X14_Y22_N0      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X15_Y20_N5          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|sr[14]~13                      ; LCCOMB_X11_Y24_N2      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|sr[19]~21                      ; LCCOMB_X15_Y26_N6      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|sr[37]~28                      ; LCCOMB_X15_Y26_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy|virtual_state_sdr~0                    ; LCCOMB_X11_Y24_N0      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy|virtual_state_uir~0                    ; LCCOMB_X15_Y20_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_avalon_reg:the_cpu0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                            ; LCCOMB_X16_Y22_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonDReg[0]~13                                                                                                      ; LCCOMB_X15_Y22_N8      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonWr                                                                                                              ; FF_X15_Y21_N5          ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|comb~3                                                                                                             ; LCCOMB_X23_Y24_N4      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|i_readdatavalid_d1                                                                                                                                                                           ; FF_X30_Y20_N13         ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_ap_offset[0]~0                                                                                                                                                                       ; LCCOMB_X31_Y10_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset_en~0                                                                                                                                                                       ; LCCOMB_X23_Y10_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_valid_bits_en                                                                                                                                                                        ; LCCOMB_X30_Y10_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                  ; LCCOMB_X30_Y10_N28     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_tag_wraddress[6]~5                                                                                                                                                                        ; LCCOMB_X30_Y10_N4      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_tag_wren                                                                                                                                                                                  ; LCCOMB_X32_Y10_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always3~0                                                                                                                                                 ; LCCOMB_X31_Y19_N30     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always5~0                                                                                                                                                 ; LCCOMB_X31_Y19_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always6~0                                                                                                                                                 ; LCCOMB_X31_Y19_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always7~0                                                                                                                                                 ; LCCOMB_X31_Y19_N24     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always2~0                                                                                                                                   ; LCCOMB_X30_Y20_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always5~0                                                                                                                                   ; LCCOMB_X30_Y20_N30     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always6~0                                                                                                                                   ; LCCOMB_X30_Y20_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always7~0                                                                                                                                   ; LCCOMB_X30_Y20_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|dbs_rdv_count_enable                                                                                                                        ; LCCOMB_X30_Y20_N24     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_arb_counter_enable~0                                                                                                   ; LCCOMB_X29_Y20_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_arb_winner~2                                                                                                           ; LCCOMB_X29_Y23_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ctrl_ld                                                                                                                                                                                    ; FF_X20_Y9_N11          ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ctrl_ld32                                                                                                                                                                                  ; FF_X28_Y9_N7           ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_stall_d3                                                                                                                                                                               ; FF_X9_Y9_N25           ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|A_stall~0                                                                                                                                                                                    ; LCCOMB_X12_Y9_N12      ; 638     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_dst_reg_from_M                                                                                                                                                                          ; FF_X12_Y8_N7           ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|Add8~5                                                                                                                                                                                       ; LCCOMB_X19_Y5_N14      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ctrl_src2_choose_imm                                                                                                                                                                       ; FF_X11_Y10_N17         ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ic_fill_starting~1                                                                                                                                                                         ; LCCOMB_X22_Y6_N30      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|E_hbreak_req                                                                                                                                                                                 ; LCCOMB_X10_Y8_N20      ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[0]                                                                                                                                                                                      ; FF_X15_Y11_N29         ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[4]                                                                                                                                                                                      ; FF_X16_Y12_N31         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|F_stall                                                                                                                                                                                      ; LCCOMB_X10_Y3_N4       ; 174     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|M_bht_wr_en_unfiltered                                                                                                                                                                       ; LCCOMB_X10_Y8_N30      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|M_br_cond_taken_history[0]~0                                                                                                                                                                 ; LCCOMB_X10_Y8_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|M_pipe_flush                                                                                                                                                                                 ; FF_X10_Y8_N3           ; 53      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|M_rot_rn[3]                                                                                                                                                                                  ; FF_X19_Y5_N19          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|always78~0                                                                                                                                                                                   ; LCCOMB_X12_Y9_N10      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                     ; LCCOMB_X11_Y10_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|jxuir                    ; FF_X15_Y20_N1          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X14_Y15_N16     ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X11_Y16_N24     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X11_Y16_N12     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X11_Y16_N2      ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X11_Y16_N17         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|sr[13]~13                      ; LCCOMB_X15_Y18_N18     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|sr[30]~21                      ; LCCOMB_X15_Y16_N30     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|sr[37]~28                      ; LCCOMB_X15_Y16_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy|virtual_state_sdr~0                    ; LCCOMB_X15_Y18_N30     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy|virtual_state_uir~0                    ; LCCOMB_X15_Y20_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_avalon_reg:the_cpu1_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                            ; LCCOMB_X15_Y15_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonDReg[0]~15                                                                                                      ; LCCOMB_X11_Y16_N22     ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonDReg[21]~16                                                                                                     ; LCCOMB_X11_Y16_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonWr                                                                                                              ; FF_X11_Y16_N27         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|comb~3                                                                                                             ; LCCOMB_X14_Y16_N8      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|i_readdatavalid_d1                                                                                                                                                                           ; FF_X27_Y7_N19          ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_ap_offset[2]~0                                                                                                                                                                       ; LCCOMB_X24_Y7_N14      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset_en~0                                                                                                                                                                       ; LCCOMB_X21_Y9_N0       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_valid_bits_en                                                                                                                                                                        ; LCCOMB_X21_Y5_N12      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                  ; LCCOMB_X22_Y6_N8       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_tag_wraddress[1]~5                                                                                                                                                                        ; LCCOMB_X22_Y6_N6       ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_tag_wren                                                                                                                                                                                  ; LCCOMB_X21_Y9_N18      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always2~0                                                                                                                                                 ; LCCOMB_X29_Y11_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always5~0                                                                                                                                                 ; LCCOMB_X29_Y11_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always6~0                                                                                                                                                 ; LCCOMB_X29_Y11_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always7~0                                                                                                                                                 ; LCCOMB_X29_Y11_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always2~0                                                                                                                                   ; LCCOMB_X27_Y7_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always5~0                                                                                                                                   ; LCCOMB_X27_Y7_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always6~0                                                                                                                                   ; LCCOMB_X27_Y7_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always7~0                                                                                                                                   ; LCCOMB_X27_Y7_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|pre_flush_cpu1_instruction_master_readdatavalid                                                                                             ; LCCOMB_X27_Y7_N12      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_arb_counter_enable~0                                                                                                   ; LCCOMB_X26_Y7_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_arb_winner~2                                                                                                           ; LCCOMB_X28_Y7_N6       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                              ; LCCOMB_X20_Y24_N14     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                         ; LCCOMB_X15_Y23_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                        ; LCCOMB_X15_Y23_N2      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                      ; LCCOMB_X15_Y23_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                            ; FF_X24_Y22_N27         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|ien_AF~0                                                                                                                                                                           ; LCCOMB_X24_Y22_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; LCCOMB_X19_Y23_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; LCCOMB_X21_Y23_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                            ; LCCOMB_X21_Y23_N16     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                           ; LCCOMB_X24_Y22_N24     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                           ; LCCOMB_X19_Y23_N14     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|pio0:the_pio0|always0~1                                                                                                                                                                                    ; LCCOMB_X28_Y19_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|pio1:the_pio1|always0~1                                                                                                                                                                                    ; LCCOMB_X20_Y9_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|reset_n_sources~0                                                                                                                                                                                          ; LCCOMB_X15_Y21_N0      ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|Selector27~6                                                                                                                                                                               ; LCCOMB_X33_Y21_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|Selector34~3                                                                                                                                                                               ; LCCOMB_X32_Y16_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|WideOr16~0                                                                                                                                                                                 ; LCCOMB_X33_Y20_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                               ; LCCOMB_X32_Y20_N12     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|f_select                                                                                                                                                                                   ; LCCOMB_X32_Y20_N22     ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[9]~1                                                                                                                                                                                ; LCCOMB_X33_Y20_N4      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                          ; FF_X32_Y18_N19         ; 58      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                          ; FF_X33_Y19_N27         ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe                                                                                                                                                                                         ; DDIOOECELL_X0_Y21_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_1                                                                                                                                                                            ; DDIOOECELL_X0_Y21_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_10                                                                                                                                                                           ; DDIOOECELL_X32_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_11                                                                                                                                                                           ; DDIOOECELL_X32_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_12                                                                                                                                                                           ; DDIOOECELL_X30_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_13                                                                                                                                                                           ; DDIOOECELL_X30_Y29_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_14                                                                                                                                                                           ; DDIOOECELL_X26_Y29_N33 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_15                                                                                                                                                                           ; DDIOOECELL_X26_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_2                                                                                                                                                                            ; DDIOOECELL_X0_Y22_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_3                                                                                                                                                                            ; DDIOOECELL_X0_Y22_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_4                                                                                                                                                                            ; DDIOOECELL_X0_Y24_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_5                                                                                                                                                                            ; DDIOOECELL_X0_Y25_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_6                                                                                                                                                                            ; DDIOOECELL_X0_Y26_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_7                                                                                                                                                                            ; DDIOOECELL_X3_Y29_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_8                                                                                                                                                                            ; DDIOOECELL_X37_Y29_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|oe~_Duplicate_9                                                                                                                                                                            ; DDIOOECELL_X28_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~0                                                                                                                        ; LCCOMB_X32_Y11_N4      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~0                                                                                                                        ; LCCOMB_X32_Y11_N26     ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~1                                                                                                                                                                    ; LCCOMB_X32_Y11_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|always1~0                                                                      ; LCCOMB_X35_Y9_N26      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu0_instruction_master_to_sdram_s1|always15~0                                                       ; LCCOMB_X36_Y9_N26      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always0~0                                                                      ; LCCOMB_X35_Y9_N30      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always10~0                                                                     ; LCCOMB_X35_Y9_N0       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always12~0                                                                     ; LCCOMB_X35_Y9_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always2~0                                                                      ; LCCOMB_X35_Y9_N28      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always4~0                                                                      ; LCCOMB_X35_Y9_N24      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always6~0                                                                      ; LCCOMB_X35_Y9_N4       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always8~0                                                                      ; LCCOMB_X35_Y9_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_counter_enable~0                                                                                                                                             ; LCCOMB_X31_Y9_N6       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~1                                                                                                                                                     ; LCCOMB_X31_Y9_N14      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~0                                                                                                                                                       ; LCCOMB_X32_Y11_N10     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_arb_counter_enable~0                                                                                                            ; LCCOMB_X32_Y17_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_arb_winner~2                                                                                                                    ; LCCOMB_X32_Y17_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|timer0:the_timer0|always0~0                                                                                                                                                                                ; LCCOMB_X31_Y21_N4      ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|timer0:the_timer0|always0~1                                                                                                                                                                                ; LCCOMB_X31_Y21_N22     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|timer1:the_timer1|always0~0                                                                                                                                                                                ; LCCOMB_X30_Y19_N4      ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|timer1:the_timer1|always0~1                                                                                                                                                                                ; LCCOMB_X30_Y19_N22     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle                                                                                                                 ; DDIOOECELL_X41_Y3_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                    ; DDIOOECELL_X41_Y3_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                    ; DDIOOECELL_X41_Y5_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                    ; DDIOOECELL_X41_Y5_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                    ; DDIOOECELL_X41_Y9_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                    ; DDIOOECELL_X41_Y6_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                    ; DDIOOECELL_X41_Y12_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                    ; DDIOOECELL_X41_Y10_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|p1_select_n_to_the_cfi~1                                                                                                            ; LCCOMB_X29_Y8_N4       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_arb_counter_enable~0                                                                                    ; LCCOMB_X30_Y7_N4       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_arb_winner~2                                                                                            ; LCCOMB_X29_Y8_N8       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_end_xfer~1                                                                                              ; LCCOMB_X30_Y6_N8       ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                 ; PLL_4                  ; 3450    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                               ; JTAG_X1_Y15_N0         ; 218     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                               ; JTAG_X1_Y15_N0         ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                   ; FF_X11_Y22_N25         ; 79      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                           ; LCCOMB_X12_Y22_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                          ; LCCOMB_X12_Y22_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                          ; LCCOMB_X12_Y22_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~7                                                                                                                                                                                             ; LCCOMB_X12_Y22_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~8                                                                                                                                                                                                ; LCCOMB_X10_Y21_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                    ; LCCOMB_X11_Y21_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                   ; LCCOMB_X11_Y21_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~16                                                                                                                                                                                   ; LCCOMB_X11_Y21_N22     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~6                                                                                                                                                                      ; LCCOMB_X10_Y24_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~8                                                                                                                                                                 ; LCCOMB_X10_Y24_N20     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~9                                                                                                                                                                 ; LCCOMB_X10_Y24_N22     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                        ; FF_X10_Y20_N15         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                       ; FF_X11_Y20_N3          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                        ; FF_X11_Y21_N27         ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                        ; FF_X11_Y21_N17         ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                 ; LCCOMB_X10_Y20_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                       ; FF_X10_Y20_N29         ; 28      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Nios2Core2:inst|Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch|data_out ; FF_X32_Y20_N13    ; 3030    ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; Nios2Core2:inst|reset_n_sources~0                                                                       ; LCCOMB_X15_Y21_N0 ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                              ; PLL_4             ; 3450    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1]                              ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                            ; JTAG_X1_Y15_N0    ; 218     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Nios2Core2:inst|cpu0:the_cpu0|A_stall~0                                                                                                                                                                                    ; 640     ;
; Nios2Core2:inst|cpu1:the_cpu1|A_stall~0                                                                                                                                                                                    ; 638     ;
; Nios2Core2:inst|cpu0:the_cpu0|F_stall                                                                                                                                                                                      ; 175     ;
; Nios2Core2:inst|cpu1:the_cpu1|F_stall                                                                                                                                                                                      ; 175     ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                   ; 79      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_stall                                                                                                                                                                                  ; 73      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_stall                                                                                                                                                                                  ; 73      ;
; Nios2Core2:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu0_data_master_requests_jtag_uart_avalon_jtag_slave                                                                               ; 66      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu0_data_master_requests_sdram_s1                                                                                                                                        ; 63      ;
; Nios2Core2:inst|cpu1:the_cpu1|d_write                                                                                                                                                                                      ; 60      ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000010000                                                                                                                                                                          ; 58      ;
; Nios2Core2:inst|cpu1:the_cpu1|d_read                                                                                                                                                                                       ; 54      ;
; Nios2Core2:inst|cpu1:the_cpu1|M_pipe_flush                                                                                                                                                                                 ; 53      ;
; Nios2Core2:inst|cpu0:the_cpu0|M_pipe_flush                                                                                                                                                                                 ; 52      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                        ; 48      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[6]~1                                                                                                                                                                                  ; 48      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[6]~0                                                                                                                                                                                  ; 48      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[11]~1                                                                                                                                                                   ; 48      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[11]~0                                                                                                                                                                   ; 48      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_src2_reg[17]~31                                                                                                                                                                            ; 48      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_src2_reg[17]~30                                                                                                                                                                            ; 48      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[0]~1                                                                                                                                                                                  ; 48      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[0]~0                                                                                                                                                                                  ; 48      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[26]~1                                                                                                                                                                   ; 48      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[26]~0                                                                                                                                                                   ; 48      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_src2_reg[1]~31                                                                                                                                                                             ; 48      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_src2_reg[1]~30                                                                                                                                                                             ; 48      ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|cpu1_data_master_dbs_address[1]                                                                                                                           ; 47      ;
; Nios2Core2:inst|cpu1:the_cpu1|F_iw[4]~7                                                                                                                                                                                    ; 44      ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|rd_address                                                                                                                           ; 44      ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_0[42]~0                                                                                                                        ; 43      ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entry_1[42]~0                                                                                                                        ; 43      ;
; Nios2Core2:inst|sdram:the_sdram|active_rnw~1                                                                                                                                                                               ; 43      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu1_data_master_requests_cfi_s1                                                                                                    ; 42      ;
; sld_hub:auto_hub|irf_reg[2][1]                                                                                                                                                                                             ; 41      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                             ; 41      ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_instruction_master_qualified_request_cpu1_jtag_debug_module~1                                                                            ; 41      ;
; Nios2Core2:inst|cpu0:the_cpu0|hbreak_enabled                                                                                                                                                                               ; 40      ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_instruction_master_qualified_request_cpu0_jtag_debug_module~1                                                                            ; 40      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[26]                                                                                                                                                                              ; 40      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy|virtual_state_sdr~0                    ; 39      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy|virtual_state_sdr~0                    ; 39      ;
; Nios2Core2:inst|cpu0:the_cpu0|d_write                                                                                                                                                                                      ; 39      ;
; Nios2Core2:inst|cpu0:the_cpu0|F_pc[13]~1                                                                                                                                                                                   ; 38      ;
; Nios2Core2:inst|cpu1:the_cpu1|F_pc[10]~1                                                                                                                                                                                   ; 38      ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_data_master_requests_cpu1_jtag_debug_module                                                                                              ; 38      ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|cpu0_data_master_dbs_address[1]                                                                                                                           ; 38      ;
; Nios2Core2:inst|cpu0:the_cpu0|F_pc[13]~0                                                                                                                                                                                   ; 37      ;
; Nios2Core2:inst|cpu1:the_cpu1|F_pc[10]~0                                                                                                                                                                                   ; 37      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ctrl_a_not_src                                                                                                                                                                             ; 37      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ctrl_a_not_src                                                                                                                                                                             ; 37      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu1_data_master_requests_sdram_s1                                                                                                                                        ; 36      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_address[16]~1                                                                                                                                                    ; 36      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_address[16]~0                                                                                                                                                    ; 36      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                        ; 35      ;
; ~GND                                                                                                                                                                                                                       ; 35      ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_address[8]~8                                                                                                           ; 35      ;
; Nios2Core2:inst|cpu0:the_cpu0|latched_oci_tb_hbreak_req                                                                                                                                                                    ; 35      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu0_data_master_granted_sdram_s1~0                                                                                                                                       ; 35      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu0_data_master_requests_cfi_s1                                                                                                    ; 35      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_alu_subtract                                                                                                                                                                          ; 34      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_alu_subtract                                                                                                                                                                          ; 34      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonAReg[10]                                                                                                        ; 34      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_regnum_a_cmp_D                                                                                                                                                                             ; 34      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_regnum_a_cmp_D                                                                                                                                                                             ; 34      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ctrl_ld                                                                                                                                                                                    ; 33      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ctrl_ld                                                                                                                                                                                    ; 33      ;
; Nios2Core2:inst|cpu0:the_cpu0|norm_intr_req~0                                                                                                                                                                              ; 33      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu0_instruction_master_read_data_valid_sdram_s1                                                                                                                          ; 33      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu0_instruction_master_read_data_valid_cfi_s1_shift_register[1]                                                                    ; 33      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ctrl_src2_choose_imm                                                                                                                                                                       ; 33      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu1_instruction_master_read_data_valid_sdram_s1                                                                                                                          ; 33      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu1_instruction_master_read_data_valid_cfi_s1_shift_register[1]                                                                    ; 33      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ctrl_src2_choose_imm                                                                                                                                                                       ; 33      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_logic                                                                                                                                                                                 ; 33      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_logic                                                                                                                                                                                 ; 33      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|address_to_the_cfi[10]~0                                                                                                            ; 33      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|p1_select_n_to_the_cfi~0                                                                                                            ; 33      ;
; Nios2Core2:inst|cpu0:the_cpu0|d_read                                                                                                                                                                                       ; 33      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonAReg[10]                                                                                                        ; 33      ;
; Nios2Core2:inst|cpu0:the_cpu0|M_rot_rn[3]                                                                                                                                                                                  ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|M_rot_rn[2]                                                                                                                                                                                  ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|M_rot_rn[3]                                                                                                                                                                                  ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|M_rot_rn[2]                                                                                                                                                                                  ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|M_rot_rn[4]                                                                                                                                                                                  ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|M_rot_rn[4]                                                                                                                                                                                  ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_stall_d3                                                                                                                                                                               ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_fill_bit                                                                                                                                                                               ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|M_ctrl_rdctl_inst                                                                                                                                                                            ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_stall_d3                                                                                                                                                                               ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|M_ctrl_rdctl_inst                                                                                                                                                                            ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_fill_bit                                                                                                                                                                               ; 32      ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_address[8]~8                                                                                                           ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ctrl_hi_imm16                                                                                                                                                                              ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ctrl_hi_imm16                                                                                                                                                                              ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_logic_op[0]                                                                                                                                                                                ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_logic_op[1]                                                                                                                                                                                ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_alu_result~0                                                                                                                                                                               ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_logic_op[0]                                                                                                                                                                                ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_logic_op[1]                                                                                                                                                                                ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_alu_result~0                                                                                                                                                                               ; 32      ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000000010                                                                                                                                                                          ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|Add8~5                                                                                                                                                                                       ; 32      ;
; Nios2Core2:inst|cpu0:the_cpu0|Add8~3                                                                                                                                                                                       ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|Add8~5                                                                                                                                                                                       ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|Add8~3                                                                                                                                                                                       ; 32      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|readdata[26]~0                                                                                                                                             ; 31      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonDReg[0]~13                                                                                                      ; 31      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|readdata[26]~0                                                                                                                                             ; 30      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonDReg[0]~15                                                                                                      ; 30      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_hbreak_req                                                                                                                                                                                 ; 29      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_hbreak_req                                                                                                                                                                                 ; 29      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                       ; 28      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[4]                                                                                                                                                                                      ; 28      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[4]                                                                                                                                                                                      ; 28      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ic_fill_starting~1                                                                                                                                                                         ; 28      ;
; Nios2Core2:inst|sdram:the_sdram|za_valid                                                                                                                                                                                   ; 28      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ctrl_ld32                                                                                                                                                                                  ; 27      ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_grant_vector[1]~1                                                                                                      ; 27      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ctrl_ld32                                                                                                                                                                                  ; 27      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ic_fill_starting~1                                                                                                                                                                         ; 27      ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal0~0                                                                                                                             ; 27      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_bht_data[1]                                                                                                                                                                                ; 27      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_bht_data[1]                                                                                                                                                                                ; 27      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                             ; 26      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                             ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                               ; 26      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_crst                                                                                                                                                                                  ; 26      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_exception                                                                                                                                                                             ; 26      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_break                                                                                                                                                                                 ; 26      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_crst                                                                                                                                                                                  ; 26      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_exception                                                                                                                                                                             ; 26      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_break                                                                                                                                                                                 ; 26      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_br_cond_nxt~1                                                                                                                                                                         ; 26      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_br_cond_nxt~1                                                                                                                                                                         ; 26      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_valid_jmp_indirect                                                                                                                                                                         ; 26      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_retaddr                                                                                                                                                                               ; 26      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_valid_jmp_indirect                                                                                                                                                                         ; 26      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_retaddr                                                                                                                                                                               ; 26      ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_data_master_requests_cpu0_jtag_debug_module~3                                                                                            ; 26      ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|cpu1_data_master_dbs_address[0]                                                                                                                           ; 26      ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|cpu0_data_master_dbs_address[0]                                                                                                                           ; 26      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                           ; 25      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_jmp_indirect                                                                                                                                                                          ; 25      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_jmp_indirect                                                                                                                                                                          ; 25      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ctrl_b_is_dst                                                                                                                                                                              ; 25      ;
; Nios2Core2:inst|sdram:the_sdram|f_select                                                                                                                                                                                   ; 24      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_slow_ld_data_fill_bit                                                                                                                                                                      ; 24      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_slow_ld_data_fill_bit                                                                                                                                                                      ; 24      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ctrl_b_is_dst                                                                                                                                                                              ; 24      ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_grant_vector[1]~1                                                                                                      ; 24      ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_data_master_requests_cpu0_jtag_debug_module~4                                                                                            ; 24      ;
; Nios2Core2:inst|sdram:the_sdram|refresh_request                                                                                                                                                                            ; 24      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[12]                                                                                                                                                                                     ; 23      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[12]                                                                                                                                                                                     ; 23      ;
; Nios2Core2:inst|cpu0:the_cpu0|i_read                                                                                                                                                                                       ; 23      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[21]                                                                                                                                                                                     ; 22      ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000000001                                                                                                                                                                          ; 22      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                               ; 21      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[16]                                                                                                                                                                                     ; 21      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[14]                                                                                                                                                                                     ; 21      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[16]                                                                                                                                                                                     ; 21      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[14]                                                                                                                                                                                     ; 21      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                        ; 21      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_shift_rot_right                                                                                                                                                                       ; 20      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_shift_rot_right                                                                                                                                                                       ; 20      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[21]                                                                                                                                                                                     ; 20      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[13]                                                                                                                                                                                     ; 20      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[13]                                                                                                                                                                                     ; 20      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu0_instruction_master_to_sdram_s1|always15~0                                                       ; 20      ;
; Nios2Core2:inst|sdram:the_sdram|m_state.001000000                                                                                                                                                                          ; 20      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu1_data_master_granted_sdram_s1~0                                                                                                                                       ; 19      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_grant_vector[3]~1                                                                                       ; 19      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|sr[30]~21                      ; 18      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|sr[19]~21                      ; 18      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[11]                                                                                                                                                                                     ; 18      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_src2_hazard_E                                                                                                                                                                              ; 18      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[11]                                                                                                                                                                                     ; 18      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_baddr[2]                                                                                                                                                                               ; 18      ;
; Nios2Core2:inst|sdram:the_sdram|init_done                                                                                                                                                                                  ; 18      ;
; Nios2Core2:inst|sdram:the_sdram|WideOr9~0                                                                                                                                                                                  ; 18      ;
; Nios2Core2:inst|sdram:the_sdram|always5~0                                                                                                                                                                                  ; 18      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_regnum_b_cmp_D                                                                                                                                                                             ; 18      ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|cpu0_data_master_readdata[24]~131                                                                                                                         ; 17      ;
; Nios2Core2:inst|timer0:the_timer0|always0~1                                                                                                                                                                                ; 17      ;
; Nios2Core2:inst|timer0:the_timer0|always0~0                                                                                                                                                                                ; 17      ;
; Nios2Core2:inst|timer1:the_timer1|always0~1                                                                                                                                                                                ; 17      ;
; Nios2Core2:inst|timer1:the_timer1|always0~0                                                                                                                                                                                ; 17      ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|cpu1_data_master_readdata[24]~7                                                                                                                           ; 17      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_src2_hazard_E                                                                                                                                                                              ; 17      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[15]                                                                                                                                                                                     ; 17      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[15]                                                                                                                                                                                     ; 17      ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|pre_dbs_count_enable~0                                                                                                                      ; 17      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_regnum_b_cmp_D                                                                                                                                                                             ; 17      ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always2~0                                                                                                                                   ; 16      ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always3~0                                                                                                                                                 ; 16      ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always2~0                                                                                                                                   ; 16      ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always2~0                                                                                                                                                 ; 16      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|read_0                                                                                                                                                                             ; 16      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ld_align_byte2_byte3_fill                                                                                                                                                                  ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[3]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[4]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[5]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[6]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[7]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[0]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[1]                                                                                                ; 16      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|incoming_data_to_and_from_the_cfi[2]                                                                                                ; 16      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ld_align_byte2_byte3_fill                                                                                                                                                                  ; 16      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|sr~19                          ; 16      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|sr~19                          ; 16      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|fifo_wr                                                                                                                                                                            ; 16      ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_data_master_requests_cpu0_jtag_debug_module                                                                                              ; 16      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu0_instruction_master_granted_sdram_s1~0                                                                                                                                ; 16      ;
; Nios2Core2:inst|cpu1:the_cpu1|i_read                                                                                                                                                                                       ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                        ; 15      ;
; Nios2Core2:inst|cpu0:the_cpu0|clr_break_line                                                                                                                                                                               ; 15      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_src2[26]~0                                                                                                                                                                                 ; 15      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_src2[26]~0                                                                                                                                                                                 ; 15      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[2]                                                                                                                                                                                      ; 15      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[2]                                                                                                                                                                                      ; 15      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_baddr[3]                                                                                                                                                                               ; 15      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                               ; 14      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|wr_rfifo                                                                                                                                                                           ; 14      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[4]                                                                                                                                                                                      ; 14      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ic_fill_starting_d1                                                                                                                                                                        ; 14      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[4]                                                                                                                                                                                      ; 14      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_in_a_read_cycle                                                                                                                                                  ; 13      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[0]                                                                                                                                                                                      ; 13      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[1]                                                                                                                                                                                      ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[0]                                                                                                                                                                                      ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[1]                                                                                                                                                                                      ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ic_fill_starting_d1                                                                                                                                                                        ; 13      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_tck:the_cpu1_jtag_debug_module_tck|sr[13]~13                      ; 13      ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_tck:the_cpu0_jtag_debug_module_tck|sr[14]~13                      ; 13      ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[6]~2                                                                                                                                                                                ; 13      ;
; Nios2Core2:inst|sdram:the_sdram|m_addr[9]~1                                                                                                                                                                                ; 13      ;
; Nios2Core2:inst|sdram:the_sdram|m_state.100000000                                                                                                                                                                          ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[2]                                                                                                                                                                               ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[3]                                                                                                                                                                               ; 13      ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[5]                                                                                                                                                                              ; 13      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_baddr[26]                                                                                                                                                                              ; 13      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                               ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                       ; 12      ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|cpu1_data_master_readdata[26]~74                                                                                                                          ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_slow_inst_result[3]~25                                                                                                                                                                     ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_slow_inst_result[3]~24                                                                                                                                                                     ; 12      ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|cpu0_data_master_readdata[26]~53                                                                                                                          ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_slow_inst_result[7]~25                                                                                                                                                                     ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|A_slow_inst_result[7]~24                                                                                                                                                                     ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_src2_imm[26]~0                                                                                                                                                                             ; 12      ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu0_data_master_granted_sysid_control_slave~0                                                                                                      ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[5]                                                                                                                                                                                      ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[5]                                                                                                                                                                                      ; 12      ;
; Nios2Core2:inst|sdram:the_sdram|Equal0~4                                                                                                                                                                                   ; 12      ;
; Nios2Core2:inst|sdram:the_sdram|i_state.011                                                                                                                                                                                ; 12      ;
; Nios2Core2:inst|sdram:the_sdram|i_state.000                                                                                                                                                                                ; 12      ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|cpu0_data_master_waitrequest                                                                                                                              ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_baddr[6]                                                                                                                                                                               ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src2[0]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src2[1]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src2[2]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src2[3]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src2[4]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src2[0]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src2[1]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src2[2]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src2[3]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src2[4]                                                                                                                                                                                    ; 12      ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[1]                                                                                                                           ; 12      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|r_val~0                                                                                                                                                                            ; 11      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|rvalid~0                                                                                                                                                                           ; 11      ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal171~1                                                                                                                                                                                   ; 11      ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[3]                                                                                                                                                                                      ; 11      ;
; Nios2Core2:inst|cpu0:the_cpu0|i_readdatavalid_d1                                                                                                                                                                           ; 11      ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal171~1                                                                                                                                                                                   ; 11      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[3]                                                                                                                                                                                      ; 11      ;
; Nios2Core2:inst|cpu1:the_cpu1|i_readdatavalid_d1                                                                                                                                                                           ; 11      ;
; Nios2Core2:inst|cpu1:the_cpu1|hbreak_enabled                                                                                                                                                                               ; 11      ;
; Nios2Core2:inst|sdram:the_sdram|i_state.010                                                                                                                                                                                ; 11      ;
; Nios2Core2:inst|sdram:the_sdram|i_state.101                                                                                                                                                                                ; 11      ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                             ; 11      ;
; Nios2Core2:inst|sdram:the_sdram|i_addr[12]                                                                                                                                                                                 ; 11      ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|cpu1_data_master_waitrequest                                                                                                                              ; 11      ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_baddr[4]                                                                                                                                                                               ; 11      ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[5]                                                                                                                                                                              ; 11      ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|entries[0]                                                                                                                           ; 11      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irf_reg[3][0]                                                                                                                                                                                             ; 10      ;
; Nios2Core2:inst|cpu1:the_cpu1|D_src2_imm[26]~0                                                                                                                                                                             ; 10      ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu1_data_master_granted_sysid_control_slave~0                                                                                                      ; 10      ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                   ; 10      ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                   ; 10      ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                   ; 10      ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                   ; 10      ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                   ; 10      ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu1_data_master_requests_sysid_control_slave~3                                                                                                     ; 10      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_in_a_read_cycle~2                                                                                                                                                ; 10      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|in_a_write_cycle                                                                                                                                                          ; 10      ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_slavearbiterlockenable                                                                                                                                           ; 10      ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_grant_vector[1]~2                                                                                       ; 10      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                               ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                    ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_tag_clr_valid_bits_nxt                                                                                                                                                                    ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ld_align_sh16                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ld_align_sh16                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                   ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[0]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[0]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal171~0                                                                                                                                                                                   ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[3]                                                                                                                                                                                      ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[1]                                                                                                                                                                                      ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[0]                                                                                                                                                                                      ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal171~0                                                                                                                                                                                   ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[3]                                                                                                                                                                                      ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[1]                                                                                                                                                                                      ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[0]                                                                                                                                                                                      ; 9       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|comb~0                                                                                                                                                                    ; 9       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|cpu0_instruction_master_run                                                                                                                 ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_valid_from_E                                                                                                                                                                               ; 9       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|cpu1_instruction_master_run                                                                                                                 ; 9       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_data_master_qualified_request_cpu1_jtag_debug_module~0                                                                                   ; 9       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cfi_s1_wait_counter[0]                                                                                                              ; 9       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_in_a_read_cycle~4                                                                                                                                                ; 9       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu0_data_master_qualified_request_sdram_s1~4                                                                                                                             ; 9       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|state                                                                                                                                ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[0]                                                                                                                                                                                 ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[0]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[0]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[1]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[1]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[2]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[2]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[3]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[3]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[4]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[4]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[10]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_line[6]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_line[6]                                                                                                                                                                              ; 9       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|p1_select_n_to_the_cfi~1                                                                                                            ; 9       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu1_instruction_master_granted_cfi_s1~0                                                                                            ; 9       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu1_data_master_qualified_request_cfi_s1~3                                                                                         ; 9       ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000000100                                                                                                                                                                          ; 9       ;
; Nios2Core2:inst|Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch|data_out                                                                                                                    ; 9       ;
; Nios2Core2:inst|sdram:the_sdram|m_state.010000000                                                                                                                                                                          ; 9       ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000001000                                                                                                                                                                          ; 9       ;
; Nios2Core2:inst|sdram:the_sdram|pending                                                                                                                                                                                    ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonAReg[3]                                                                                                         ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonAReg[4]                                                                                                         ; 9       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|MonAReg[2]                                                                                                         ; 9       ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|irsr_reg[2]~2                                                                                                                                                                                             ; 8       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always6~0                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always5~0                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|always7~0                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always6~0                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always5~0                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|always7~0                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_br_cond_taken_history[0]~0                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always5~0                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always6~0                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|always7~0                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_br_cond_taken_history[0]~0                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[15]                                                                                                                                                                                ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[14]                                                                                                                                                                                ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[13]                                                                                                                                                                                ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[12]                                                                                                                                                                                ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[11]                                                                                                                                                                                ; 8       ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always5~0                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always6~0                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[0]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[1]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[2]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[3]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[4]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[5]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[6]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|always7~0                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[7]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[8]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[9]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|za_data[10]                                                                                                                                                                                ; 8       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write~0                                                                                                                         ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_valid_bits_en                                                                                                                                                                        ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_pass3                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_sel_fill3                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_pass0                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_sel_fill0                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_ld_align_byte1_fill                                                                                                                                                                        ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_pass1                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_sel_fill1                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_pass2                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_sel_fill2                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_valid_bits_en                                                                                                                                                                        ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_pass0                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_sel_fill0                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_ld_align_byte1_fill                                                                                                                                                                        ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_pass1                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_sel_fill1                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_pass2                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_sel_fill2                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_pass3                                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_sel_fill3                                                                                                                                                                              ; 8       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_address[0]~0                                                                                                           ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[2]~0                                                                                                                                                                                    ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[7]                                                                                                                                                                                      ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal171~2                                                                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ctrl_unsigned_lo_imm16                                                                                                                                                                     ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal171~2                                                                                                                                                                                   ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cfi_s1_with_write_latency                                                                                                           ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal259~0                                                                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset[0]                                                                                                                                                                         ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal259~0                                                                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                  ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|i_count[1]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|Add0~1                                                                                                                                                                    ; 8       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_end_xfer~0                                                                                                                                                       ; 8       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_data_master_qualified_request_cpu0_jtag_debug_module~1                                                                                   ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_valid_from_E                                                                                                                                                                               ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|Equal4~0                                                                                                                            ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|m_count[1]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu1_data_master_qualified_request_sdram_s1~3                                                                                                                             ; 8       ;
; Nios2Core2:inst|timer0_s1_arbitrator:the_timer0_s1|cpu0_data_master_requests_timer0_s1~2                                                                                                                                   ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[1]                                                                                                                                                                                 ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_grant_vector[2]~0                                                                                       ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu1_instruction_master_requests_cfi_s1~1                                                                                           ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu0_data_master_qualified_request_cfi_s1~3                                                                                         ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu0_data_master_requests_cfi_s1~0                                                                                                  ; 8       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_slavearbiterlockenable                                                                                  ; 8       ;
; Nios2Core2:inst|sdram:the_sdram|sdram_input_efifo_module:the_sdram_input_efifo_module|Equal1~0                                                                                                                             ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                             ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[2]                                                                                             ; 8       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                             ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonAReg[4]                                                                                                         ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonAReg[3]                                                                                                         ; 8       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|MonAReg[2]                                                                                                         ; 8       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|full_5                                                                         ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|full_4                                                                         ; 7       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_tag_wraddress[6]~5                                                                                                                                                                        ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|full_3                                                                         ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_tag_wraddress[1]~5                                                                                                                                                                        ; 7       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_address[0]~0                                                                                                           ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[0]~6                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[1]~5                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|dbs_rdv_count_enable                                                                                                                        ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|always1~0                                                                      ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|full_2                                                                         ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[6]                                                                                                                                                                                      ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[8]                                                                                                                                                                                      ; 7       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|pre_flush_cpu1_instruction_master_readdatavalid                                                                                             ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[7]                                                                                                                                                                                      ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|Equal0~0                                                                                                           ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|Equal0~0                                                                                                           ; 7       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_in_a_read_cycle~0                                                                                                      ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|full_1                                                                         ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[23]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[24]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[25]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[26]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[2]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[3]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[4]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[5]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[6]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[7]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[8]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[9]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[10]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[11]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[12]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[13]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[14]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[15]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[16]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[17]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[18]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[19]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[20]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[21]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[22]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_in_a_read_cycle~0                                                                                                      ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset[0]                                                                                                                                                                         ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[2]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[3]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[4]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[5]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[6]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[7]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[8]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[9]                                                                                                                                                                                    ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[10]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[11]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[12]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[13]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[14]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[15]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[16]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[17]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[18]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[19]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[20]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[21]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[22]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[23]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[24]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[25]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[26]                                                                                                                                                                                   ; 7       ;
; Nios2Core2:inst|sdram:the_sdram|i_count[2]                                                                                                                                                                                 ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arb_winner~1                                                                                                                                                     ; 7       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu1_data_master_qualified_request_sysid_control_slave~0                                                                                            ; 7       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu0_data_master_qualified_request_sysid_control_slave~0                                                                                            ; 7       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu0_data_master_requests_sysid_control_slave~0                                                                                                     ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_ap_offset[2]~0                                                                                                                                                                       ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_ap_offset[0]~0                                                                                                                                                                       ; 7       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_end_xfer~1                                                                                              ; 7       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_arb_winner~2                                                                                            ; 7       ;
; Nios2Core2:inst|sdram:the_sdram|m_count[2]                                                                                                                                                                                 ; 7       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu0_instruction_master_requests_sdram_s1                                                                                                                                 ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy|virtual_state_cdr                      ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy|virtual_state_cdr                      ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_st_data[0]                                                                                                                                                                                 ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[4]                                                                                                                                                                               ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_baddr[10]                                                                                                                                                                              ; 7       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_begins_xfer~0                                                                                           ; 7       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu0_instruction_master_requests_cfi_s1                                                                                             ; 7       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[14]                                                                                                                                                                              ; 7       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[10]                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~9                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~8                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; 6       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|full_6                                                                         ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_shift_rot_left                                                                                                                                                                        ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_shift_rot_left                                                                                                                                                                        ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]             ; 6       ;
; Nios2Core2:inst|timer1_s1_arbitrator:the_timer1_s1|cpu1_data_master_requests_timer1_s1                                                                                                                                     ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[3]~4                                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[4]~3                                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[5]~2                                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|cpu0_instruction_master_dbs_rdv_counter[1]                                                                                                  ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[1]                                                                                                                                                                              ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                     ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|cpu1_instruction_master_dbs_rdv_counter[1]                                                                                                  ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[6]                                                                                                                                                                                      ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[8]                                                                                                                                                                                      ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                           ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]             ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[31]                                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_issue                                                                                                                                                                                      ; 6       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_begintransfer~0                                                                                                        ; 6       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_arb_winner~0                                                                                                           ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset[1]                                                                                                                                                                         ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[2]                                                                                                                                                                                      ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|always80~0                                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[31]                                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_issue                                                                                                                                                                                      ; 6       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_arb_winner~0                                                                                                           ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset[1]                                                                                                                                                                         ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|latched_oci_tb_hbreak_req                                                                                                                                                                    ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[2]                                                                                                                                                                                      ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|always78~0                                                                                                                                                                                   ; 6       ;
; Nios2Core2:inst|sdram:the_sdram|m_count[0]                                                                                                                                                                                 ; 6       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|always2~0                                                                                                                                                                          ; 6       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_slavearbiterlockenable                                                                                                          ; 6       ;
; Nios2Core2:inst|cpu1_data_master_arbitrator:the_cpu1_data_master|dbs_count_enable~5                                                                                                                                        ; 6       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_arb_addend[0]                                                                                                          ; 6       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_instruction_master_requests_cpu0_jtag_debug_module~4                                                                                     ; 6       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_arb_addend[1]                                                                                                          ; 6       ;
; Nios2Core2:inst|cpu0_data_master_arbitrator:the_cpu0_data_master|dbs_count_enable~5                                                                                                                                        ; 6       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_arb_addend[0]                                                                                                          ; 6       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_instruction_master_requests_cpu1_jtag_debug_module~3                                                                                     ; 6       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_arb_addend[1]                                                                                                          ; 6       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|pre_dbs_count_enable~0                                                                                                                      ; 6       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu1_instruction_master_requests_sdram_s1~0                                                                                                                               ; 6       ;
; Nios2Core2:inst|sdram:the_sdram|pending~10                                                                                                                                                                                 ; 6       ;
; Nios2Core2:inst|pio1_s1_arbitrator:the_pio1_s1|cpu1_data_master_requests_pio1_s1                                                                                                                                           ; 6       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|cpu1_instruction_master_dbs_address[1]                                                                                                      ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_ap_offset[0]                                                                                                                                                                         ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_ap_offset[0]                                                                                                                                                                         ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_ap_offset[1]                                                                                                                                                                         ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[5]                                                                                                                                                                               ; 6       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|d1_reasons_to_wait                                                                                                                  ; 6       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu1_instruction_master_qualified_request_cfi_s1~1                                                                                  ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_byte_en[3]                                                                                                                                                                             ; 6       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|cpu0_instruction_master_requests_cfi_s1~0                                                                                           ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_byte_en[3]                                                                                                                                                                             ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[14]                                                                                                                                                                              ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                            ; 6       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                            ; 6       ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~16                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~10                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~3                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|irsr_reg[0]~7                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|irf_reg[3][0]~17                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                        ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_ic_fill_starting~1_wirecell                                                                                                                                                                ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_ic_fill_starting~1_wirecell                                                                                                                                                                ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]             ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_iw[6]                                                                                                                                                                                      ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal154~6                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal154~6                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_avalon_reg:the_cpu1_nios2_avalon_reg|Equal0~2                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[27]~65                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[28]~63                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[29]~61                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[30]~59                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[31]~57                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_status_reg_pie                                                                                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|cpu0_instruction_master_dbs_rdv_counter[0]                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[23]~55                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[24]~53                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[25]~51                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[26]~49                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[0]~47                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[1]~45                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[2]~43                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[3]~41                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[4]~39                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[5]~37                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[6]~35                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[7]~33                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[8]~31                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[9]~29                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[10]~27                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[11]~25                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[12]~23                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[13]~21                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[14]~19                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[15]~17                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[16]~15                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[17]~13                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[18]~11                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[19]~9                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[20]~7                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[21]~5                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_data_unfiltered[22]~3                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[18]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[19]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[20]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[27]~65                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[28]~63                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[29]~61                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[30]~59                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[31]~57                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_status_reg_pie                                                                                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|cpu1_instruction_master_dbs_rdv_counter[0]                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[0]~55                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[1]~53                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[1]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[2]~51                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[3]~49                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[4]~47                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[5]~45                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[6]~43                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[7]~41                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[8]~39                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[9]~37                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[10]~35                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[11]~33                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[12]~31                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[13]~29                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[14]~27                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[15]~25                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[16]~23                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[17]~21                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[18]~19                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[19]~17                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[20]~15                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[21]~13                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[22]~11                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[23]~9                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[24]~7                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[25]~5                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_data_unfiltered[26]~3                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[18]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[19]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[20]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[3]                                                                                                                                                                                 ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]             ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]             ; 5       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_arb_winner~0                                                                                                                    ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[27]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[28]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[29]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[30]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_pc[1]                                                                                                                                                                                      ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_pc[0]                                                                                                                                                                                      ; 5       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_waits_for_read~0                                                                                                       ; 5       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_chipselect                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset[2]                                                                                                                                                                         ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[12]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[14]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[15]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[0]                                                                                                                                                                                    ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_src1[1]                                                                                                                                                                                    ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[27]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[28]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[29]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[30]                                                                                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_pc[1]                                                                                                                                                                                      ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_pc[0]                                                                                                                                                                                      ; 5       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_waits_for_read~0                                                                                                       ; 5       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_chipselect~0                                                                                                           ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset[2]                                                                                                                                                                         ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[12]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[14]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[15]                                                                                                                                                                                     ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[0]                                                                                                                                                                                    ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_src1[1]                                                                                                                                                                                    ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|cpu1_jtag_debug_module_sysclk:the_cpu1_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                            ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                           ; 5       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_arb_addend[1]                                                                                                                   ; 5       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_arb_addend[0]                                                                                                                   ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[5]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[5]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[6]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[6]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[7]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[7]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[8]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[8]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[9]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[9]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[10]                                                                                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[10]                                                                                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[11]                                                                                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[11]                                                                                                                                                                             ; 5       ;
; Nios2Core2:inst|cpu0_jtag_debug_module_arbitrator:the_cpu0_jtag_debug_module|cpu0_jtag_debug_module_slavearbiterlockenable                                                                                                 ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mem_stall                                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_shift_rot_stall                                                                                                                                                                            ; 5       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_slavearbiterlockenable                                                                                                 ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_stall                                                                                                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_shift_rot_stall                                                                                                                                                                            ; 5       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|cpu1_data_master_continuerequest~0                                                                                                                                        ; 5       ;
; Nios2Core2:inst|sdram:the_sdram|m_state.000100000                                                                                                                                                                          ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_st_data[1]                                                                                                                                                                                 ; 5       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|cpu0_instruction_master_dbs_address[1]                                                                                                      ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_ap_offset[1]                                                                                                                                                                         ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[6]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[7]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mem_baddr[11]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[0]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[0]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[1]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[1]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[2]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[2]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[3]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[3]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[4]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[4]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[5]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[5]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[6]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[6]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[7]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[7]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[8]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[8]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_tag[9]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[9]                                                                                                                                                                               ; 5       ;
; Nios2Core2:inst|triStateBridge_avalon_slave_arbitrator:the_triStateBridge_avalon_slave|triStateBridge_avalon_slave_begins_xfer                                                                                             ; 5       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|cpu1_instruction_master_latency_counter[0]                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu1_instruction_master_arbitrator:the_cpu1_instruction_master|cpu1_instruction_master_latency_counter[1]                                                                                                  ; 5       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu1_instruction_master_to_sdram_s1|fifo_contains_ones_n                                             ; 5       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|cpu0_instruction_master_latency_counter[0]                                                                                                  ; 5       ;
; Nios2Core2:inst|cpu0_instruction_master_arbitrator:the_cpu0_instruction_master|cpu0_instruction_master_latency_counter[1]                                                                                                  ; 5       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_instruction_master_to_sdram_s1_module:rdv_fifo_for_cpu0_instruction_master_to_sdram_s1|fifo_contains_ones_n                                             ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[11]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[12]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_tag[10]                                                                                                                                                                              ; 5       ;
; Nios2Core2:inst|sdram:the_sdram|active_cs_n                                                                                                                                                                                ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                 ; 5       ;
; Nios2Core2:inst|cpu0:the_cpu0|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                 ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                 ; 5       ;
; Nios2Core2:inst|cpu1:the_cpu1|lpm_add_sub:Add10|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                 ; 5       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~6                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always0~0                                                                      ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always2~0                                                                      ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always4~0                                                                      ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_rot                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_rot                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always6~0                                                                      ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                     ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always8~0                                                                      ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|readdata[1]~20                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[7]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[0]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[1]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[2]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[3]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[4]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[5]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_rot_mask[6]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_wr_dst_reg_from_M                                                                                                                                                                          ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_dst_regnum_from_M[4]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_dst_regnum_from_M[2]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_dst_regnum_from_M[3]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_dst_regnum_from_M[0]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_dst_regnum_from_M[1]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_iw[6]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                     ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|readdata[3]~25                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[3]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[4]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[5]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[6]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[7]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[0]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[1]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_rot_mask[2]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_dst_regnum_from_M[4]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_dst_regnum_from_M[3]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_dst_regnum_from_M[2]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_dst_regnum_from_M[1]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_dst_regnum_from_M[0]                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_wr_dst_reg_from_M                                                                                                                                                                          ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_avalon_reg:the_cpu0_nios2_avalon_reg|Equal0~2                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|F_iw[4]~1                                                                                                                                                                                    ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_dst_regnum[0]~6                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_dst_regnum[2]~5                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_dst_regnum[3]~4                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_dst_regnum[4]~3                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_dst_regnum[4]~2                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_dst_regnum[1]~1                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_dp_offset_en~0                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always10~0                                                                     ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_iw[17]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal154~3                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_iw[4]~12                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|F_iw[3]~11                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_dst_regnum[0]~6                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_dst_regnum[2]~5                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_dst_regnum[3]~4                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_dst_regnum[4]~3                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_dst_regnum[4]~2                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_dst_regnum[1]~1                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_dp_offset_en~0                                                                                                                                                                       ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_iw[17]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal154~3                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|sdram:the_sdram|i_refs[0]                                                                                                                                                                                  ; 4       ;
; Nios2Core2:inst|sdram:the_sdram|i_count[0]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[2]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[10]                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_st_data[3]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[4]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[5]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[6]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_st_data[7]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|read_write1                                                                                                                          ; 4       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                      ; 4       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_firsttransfer~0                                                                                                                 ; 4       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|sysid_control_slave_begins_xfer~0                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_br_result~0                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_ctrl_br_cond                                                                                                                                                                               ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_op_div~4                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|ic_fill_ap_cnt[0]                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|always12~0                                                                     ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[11]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[13]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_iw[16]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|Equal199~1                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|E_valid~2                                                                                                                                                                                    ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|A_mul_cnt[0]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_br_result~0                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_ctrl_br_cond                                                                                                                                                                               ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_op_div~4                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu1_jtag_debug_module_arbitrator:the_cpu1_jtag_debug_module|cpu1_jtag_debug_module_begintransfer~0                                                                                                        ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|ic_fill_ap_cnt[0]                                                                                                                                                                            ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[11]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[13]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_iw[16]                                                                                                                                                                                     ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|Equal199~1                                                                                                                                                                                   ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|E_valid~2                                                                                                                                                                                    ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|A_mul_cnt[0]                                                                                                                                                                                 ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|cpu0_jtag_debug_module_sysclk:the_cpu0_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu1_data_master_to_sdram_s1_module:rdv_fifo_for_cpu1_data_master_to_sdram_s1|updated_one_count~1                                                            ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|rdv_fifo_for_cpu0_data_master_to_sdram_s1_module:rdv_fifo_for_cpu0_data_master_to_sdram_s1|updated_one_count~1                                                            ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arbitration_holdoff_internal~1                                                                                                                                   ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_firsttransfer~0                                                                                                                                                  ; 4       ;
; Nios2Core2:inst|sdram_s1_arbitrator:the_sdram_s1|sdram_s1_arbitration_holdoff_internal~0                                                                                                                                   ; 4       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                         ; 4       ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|alt_jtag_atlantic:jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                        ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_jtag_debug_module_wrapper:the_cpu1_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu1_jtag_debug_module_phy|virtual_state_uir~0                    ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_jtag_debug_module_wrapper:the_cpu0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu0_jtag_debug_module_phy|virtual_state_uir~0                    ; 4       ;
; Nios2Core2:inst|sdram:the_sdram|i_state.111                                                                                                                                                                                ; 4       ;
; Nios2Core2:inst|jtag_uart_avalon_jtag_slave_arbitrator:the_jtag_uart_avalon_jtag_slave|cpu0_data_master_requests_jtag_uart_avalon_jtag_slave~3                                                                             ; 4       ;
; Nios2Core2:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|last_cycle_cpu1_data_master_granted_slave_sysid_control_slave                                                                                       ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[2]                                                                                                                                                                              ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_pc[0]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[2]                                                                                                                                                                              ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_pc[0]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[3]                                                                                                                                                                              ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_pc[1]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_pc[1]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[3]                                                                                                                                                                              ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[4]                                                                                                                                                                              ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|D_pc[2]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[4]                                                                                                                                                                              ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|D_pc[2]                                                                                                                                                                                      ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[12]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[12]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[13]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[13]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[14]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[14]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu0:the_cpu0|M_alu_result[15]                                                                                                                                                                             ; 4       ;
; Nios2Core2:inst|cpu1:the_cpu1|M_alu_result[15]                                                                                                                                                                             ; 4       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                     ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                              ; Location                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+----------------------------------------------------------------+
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_bht_module:cpu0_bht|altsyncram:the_altsyncram|altsyncram_rqf1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu0_bht_ram.mif                 ; M9K_X25_Y11_N0                                                 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_data_module:cpu0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                             ; M9K_X25_Y14_N0, M9K_X25_Y12_N0, M9K_X25_Y15_N0, M9K_X25_Y13_N0 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_ic_tag_module:cpu0_ic_tag|altsyncram:the_altsyncram|altsyncram_47g1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; cpu0_ic_tag_ram.mif              ; M9K_X25_Y10_N0                                                 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_ocimem:the_cpu0_nios2_ocimem|cpu0_ociram_lpm_dram_bdp_component_module:cpu0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_v672:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu0_ociram_default_contents.mif ; M9K_X13_Y23_N0, M9K_X13_Y24_N0                                 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_a_module:cpu0_register_bank_a|altsyncram:the_altsyncram|altsyncram_r8f1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu0_rf_ram_a.mif                ; M9K_X25_Y17_N0                                                 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_register_bank_b_module:cpu0_register_bank_b|altsyncram:the_altsyncram|altsyncram_s8f1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu0_rf_ram_b.mif                ; M9K_X25_Y18_N0                                                 ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_bht_module:cpu1_bht|altsyncram:the_altsyncram|altsyncram_sqf1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu1_bht_ram.mif                 ; M9K_X13_Y3_N0                                                  ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_data_module:cpu1_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                             ; M9K_X13_Y8_N0, M9K_X13_Y11_N0, M9K_X13_Y10_N0, M9K_X13_Y9_N0   ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_ic_tag_module:cpu1_ic_tag|altsyncram:the_altsyncram|altsyncram_57g1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; cpu1_ic_tag_ram.mif              ; M9K_X13_Y5_N0                                                  ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_ocimem:the_cpu1_nios2_ocimem|cpu1_ociram_lpm_dram_bdp_component_module:cpu1_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_0772:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu1_ociram_default_contents.mif ; M9K_X13_Y17_N0, M9K_X13_Y16_N0                                 ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_a_module:cpu1_register_bank_a|altsyncram:the_altsyncram|altsyncram_t8f1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu1_rf_ram_a.mif                ; M9K_X13_Y7_N0                                                  ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_register_bank_b_module:cpu1_register_bank_b|altsyncram:the_altsyncram|altsyncram_u8f1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu1_rf_ram_b.mif                ; M9K_X13_Y6_N0                                                  ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:the_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                             ; M9K_X25_Y23_N0                                                 ;
; Nios2Core2:inst|jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:the_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                             ; M9K_X13_Y21_N0                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X18_Y7_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios2Core2:inst|cpu1:the_cpu1|cpu1_mult_cell:the_cpu1_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X18_Y8_N0  ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ogr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X18_Y19_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Nios2Core2:inst|cpu0:the_cpu0|cpu0_mult_cell:the_cpu0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_mgr2:auto_generated|ded_mult_ks81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X18_Y18_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 10,477 / 47,787 ( 22 % ) ;
; C16 interconnects          ; 208 / 1,804 ( 12 % )     ;
; C4 interconnects           ; 7,394 / 31,272 ( 24 % )  ;
; Direct links               ; 983 / 47,787 ( 2 % )     ;
; Global clocks              ; 5 / 20 ( 25 % )          ;
; Local interconnects        ; 2,800 / 15,408 ( 18 % )  ;
; R24 interconnects          ; 254 / 1,775 ( 14 % )     ;
; R4 interconnects           ; 8,788 / 41,310 ( 21 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.50) ; Number of LABs  (Total = 421) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 25                            ;
; 2                                           ; 14                            ;
; 3                                           ; 8                             ;
; 4                                           ; 7                             ;
; 5                                           ; 4                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 5                             ;
; 11                                          ; 4                             ;
; 12                                          ; 4                             ;
; 13                                          ; 11                            ;
; 14                                          ; 10                            ;
; 15                                          ; 11                            ;
; 16                                          ; 304                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.83) ; Number of LABs  (Total = 421) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 343                           ;
; 1 Clock                            ; 384                           ;
; 1 Clock enable                     ; 235                           ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 117                           ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 92                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.60) ; Number of LABs  (Total = 421) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 14                            ;
; 2                                            ; 15                            ;
; 3                                            ; 2                             ;
; 4                                            ; 10                            ;
; 5                                            ; 0                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 3                             ;
; 16                                           ; 5                             ;
; 17                                           ; 6                             ;
; 18                                           ; 21                            ;
; 19                                           ; 13                            ;
; 20                                           ; 15                            ;
; 21                                           ; 15                            ;
; 22                                           ; 29                            ;
; 23                                           ; 36                            ;
; 24                                           ; 35                            ;
; 25                                           ; 24                            ;
; 26                                           ; 26                            ;
; 27                                           ; 22                            ;
; 28                                           ; 33                            ;
; 29                                           ; 20                            ;
; 30                                           ; 13                            ;
; 31                                           ; 7                             ;
; 32                                           ; 32                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.73) ; Number of LABs  (Total = 421) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 29                            ;
; 2                                                ; 13                            ;
; 3                                                ; 7                             ;
; 4                                                ; 12                            ;
; 5                                                ; 5                             ;
; 6                                                ; 20                            ;
; 7                                                ; 29                            ;
; 8                                                ; 30                            ;
; 9                                                ; 29                            ;
; 10                                               ; 32                            ;
; 11                                               ; 28                            ;
; 12                                               ; 30                            ;
; 13                                               ; 24                            ;
; 14                                               ; 29                            ;
; 15                                               ; 19                            ;
; 16                                               ; 39                            ;
; 17                                               ; 13                            ;
; 18                                               ; 9                             ;
; 19                                               ; 6                             ;
; 20                                               ; 5                             ;
; 21                                               ; 1                             ;
; 22                                               ; 2                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 2                             ;
; 26                                               ; 2                             ;
; 27                                               ; 4                             ;
; 28                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 22.06) ; Number of LABs  (Total = 421) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 8                             ;
; 3                                            ; 6                             ;
; 4                                            ; 16                            ;
; 5                                            ; 10                            ;
; 6                                            ; 9                             ;
; 7                                            ; 3                             ;
; 8                                            ; 10                            ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 7                             ;
; 12                                           ; 8                             ;
; 13                                           ; 4                             ;
; 14                                           ; 11                            ;
; 15                                           ; 1                             ;
; 16                                           ; 8                             ;
; 17                                           ; 5                             ;
; 18                                           ; 9                             ;
; 19                                           ; 17                            ;
; 20                                           ; 16                            ;
; 21                                           ; 16                            ;
; 22                                           ; 14                            ;
; 23                                           ; 13                            ;
; 24                                           ; 24                            ;
; 25                                           ; 7                             ;
; 26                                           ; 14                            ;
; 27                                           ; 20                            ;
; 28                                           ; 17                            ;
; 29                                           ; 13                            ;
; 30                                           ; 21                            ;
; 31                                           ; 25                            ;
; 32                                           ; 29                            ;
; 33                                           ; 23                            ;
; 34                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 78           ; 70           ; 78           ; 0            ; 0            ; 82        ; 78           ; 0            ; 82        ; 82        ; 0            ; 76           ; 0            ; 0            ; 26           ; 0            ; 76           ; 26           ; 0            ; 0            ; 0            ; 76           ; 0            ; 0            ; 0            ; 0            ; 0            ; 82        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 12           ; 4            ; 82           ; 82           ; 0         ; 4            ; 82           ; 0         ; 0         ; 82           ; 6            ; 82           ; 82           ; 56           ; 82           ; 6            ; 56           ; 82           ; 82           ; 82           ; 6            ; 82           ; 82           ; 82           ; 82           ; 82           ; 0         ; 82           ; 82           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; S_CLK               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CKE               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CASN              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_CSN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_RASN              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_WEN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_ALSB              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_OEN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_WEN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_CEN               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[20]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[19]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[18]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[17]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[16]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_A[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIO0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIO0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIO1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PIO1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_A[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_BA[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_BA[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[1]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_DQM[0]            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; F_D[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; S_D[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Fri Nov 27 17:44:13 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off multiCore -c multiCore
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CE15F17C8 for design "multiCore"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Implemented PLL "PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning: Can't achieve requested value -73.0 degrees for clock output PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] of parameter phase shift -- achieved value of -72.0 degrees
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of -72 degrees (-2000 ps) for PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10F17C8 is compatible
    Info: Device EP4CE6F17C8 is compatible
    Info: Device EP4CE22F17C8 is compatible
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu0.sdc'
Info: Reading SDC File: 'cpu1.sdc'
Warning: Node: CLK was determined to be a clock but was found without an associated clock assignment.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: PLL|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_4)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Nios2Core2:inst|Nios2Core2_reset_clk_0_domain_synch_module:Nios2Core2_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Nios2Core2:inst|sdram:the_sdram|active_cs_n~1
        Info: Destination node Nios2Core2:inst|sdram:the_sdram|active_rnw~1
        Info: Destination node Nios2Core2:inst|sdram:the_sdram|i_refs[0]
        Info: Destination node Nios2Core2:inst|sdram:the_sdram|i_refs[2]
        Info: Destination node Nios2Core2:inst|sdram:the_sdram|i_refs[1]
        Info: Destination node Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_oci_debug:the_cpu1_nios2_oci_debug|jtag_break~1
        Info: Destination node Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_oci_debug:the_cpu0_nios2_oci_debug|jtag_break~1
        Info: Destination node Nios2Core2:inst|cpu0:the_cpu0|cpu0_nios2_oci:the_cpu0_nios2_oci|cpu0_nios2_oci_debug:the_cpu0_nios2_oci_debug|resetlatch~0
        Info: Destination node Nios2Core2:inst|cpu1:the_cpu1|cpu1_nios2_oci:the_cpu1_nios2_oci|cpu1_nios2_oci_debug:the_cpu1_nios2_oci_debug|resetlatch~0
Info: Automatically promoted node Nios2Core2:inst|reset_n_sources~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Ignoring some wildcard destinations of fast I/O register assignments
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info: Wildcard assignment "Fast Output Enable Register=ON" to "d1_in_a_write_cycle" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info: Finished register packing
    Extra Info: Packed 12 registers into blocks of type EC
    Extra Info: Packed 128 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 24 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 94 registers into blocks of type I/O Output Buffer
    Extra Info: Created 105 register duplicates
Warning: PLL "PLL:PLL|altpll:altpll_component|PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "S_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "E_DATA0" is assigned to location or region, but does not exist in design
    Warning: Node "E_DCLK" is assigned to location or region, but does not exist in design
    Warning: Node "E_SCE" is assigned to location or region, but does not exist in design
    Warning: Node "E_SDO" is assigned to location or region, but does not exist in design
    Warning: Node "c2" is assigned to location or region, but does not exist in design
    Warning: Node "c3" is assigned to location or region, but does not exist in design
    Warning: Node "relayCtrl_1" is assigned to location or region, but does not exist in design
    Warning: Node "relayCtrl_2" is assigned to location or region, but does not exist in design
    Warning: Node "switchCtrl_1" is assigned to location or region, but does not exist in design
    Warning: Node "switchCtrl_2" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:12
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 18% of the available device resources
    Info: Router estimated peak interconnect usage is 58% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:11
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file E:/MyProject/My_project/Altera/Q11MultiCore/multiCore.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 26 warnings
    Info: Peak virtual memory: 583 megabytes
    Info: Processing ended: Fri Nov 27 17:45:01 2015
    Info: Elapsed time: 00:00:48
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/MyProject/My_project/Altera/Q11MultiCore/multiCore.fit.smsg.


