<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Dma on Michael Shalitin</title>
    <link>https://smichaelshal.github.io/he/tags/dma/</link>
    <description>Recent content in Dma on Michael Shalitin</description>
    <generator>Hugo</generator>
    <language>he</language>
    <lastBuildDate>Sun, 15 Sep 2024 00:00:00 +0000</lastBuildDate>
    <atom:link href="https://smichaelshal.github.io/he/tags/dma/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>Cache coherence</title>
      <link>https://smichaelshal.github.io/he/posts/cache/cache-coherence/</link>
      <pubDate>Sun, 15 Sep 2024 00:00:00 +0000</pubDate>
      <guid>https://smichaelshal.github.io/he/posts/cache/cache-coherence/</guid>
      <description>&lt;hr&gt;&#xA;&lt;h2 id=&#34;מבוא-לקוהרנטיות&#34;&gt;מבוא לקוהרנטיות&lt;/h2&gt;&#xA;&lt;p&gt;בעיית קוהרנטיות יכולה להתרחש כאשר מספר גורמים (כמו מספר ליבות) מנסים לגשת לנתון מסוים שיש לו מספר עותקים (למשל, עותקים שונים ב-cache-ים) ולפחות אחת הגישות היא כתיבה. כדי למנוע גישה לנתונים מיושנים (שגורמת לחוסר קוהרנטיות) נעשה שימוש בפרוטוקול קוהרנטיות.&lt;/p&gt;&#xA;&lt;p&gt;חוסר קוהרנטיות נגרם בעיקר בשל נוכחותם של מספר מעבדים עם גישה ל-cache-ים ולזיכרון. במערכות מודרניות, מעבדים אלו כוללים ליבות מעבד, מנועי DMA  והתקנים חיצוניים, אשר יכולים לקרוא ולכתוב לזיכרון ולפחות לחלקם יש cache.&lt;/p&gt;</description>
    </item>
  </channel>
</rss>
