{"title":"PLL详解","slug":"study/PLL详解","date":"2018-10-10T11:10:32.000Z","updated":"2018-10-21T08:34:45.487Z","comments":true,"path":"api/articles/study/PLL详解.json","photos":[],"link":"","excerpt":"介绍​    PPL（锁相环）是一种反馈控制电路，特点是：利用外部输入的参考信号控制环路内部震荡信号的频率和相位。","covers":null,"content":"<h1 id=\"介绍\"><a href=\"#介绍\" class=\"headerlink\" title=\"介绍\"></a>介绍</h1><p>​    PPL（锁相环）是一种反馈控制电路，特点是：利用外部输入的参考信号控制环路内部震荡信号的频率和相位。</p>\n<a id=\"more\"></a>\n<p>用来实现倍频，能否实现分频呢？</p>\n<p>PPL通常由<strong>鉴相器（PD）</strong>、<strong>环路滤波器（LF，是个低通滤波器）</strong>、<strong>压控振荡器（VCO）</strong>三部分组成；（如果想实现倍频，则需要在VCO后的反馈回路中加一个分频器来实现倍频）工作流程：鉴相器用来检测输入信号和输出信号的<strong>相位差</strong>，并将检测出来的<strong>相位差信号</strong>转换成<strong>uD(t)电压信号</strong>输出，该信经过<strong>低通滤波器</strong>滤波后成为<strong>压控振荡器</strong>的控制电压信号<strong>uC(t)</strong>,对压控振荡器输出的信号<strong>频率</strong>实时控制，基于此原理，最终鉴相器的两个输入信号（一个是锁相环的输入信号Vi，一个是压控振荡器的输出信号Vo）的频率完全相同，环路系统处于稳定状态。如果在VCO之后加一个分频器（n分频），在反馈回锁相环的输入端，此时输出信号即为原来的n倍，实现倍频。</p>\n<p>在环路开始工作时，如果输入信号的频率与振荡器输出的频率不同，则由于两个信号之间存在固有的频率差，在它们之间的相位差势必会一直在变化，结果</p>\n<p>锁相环实际上锁定的是输入与输出经过分频后的信号的相位，频率相同是指输出信号的频率与输入信号频率相同。这样，直接输出的信号的频率就是输入信号的倍频。反馈环节是多少分频，输出就是多少倍频，也就是说，锁相环用于倍频时，锁的是输出经过分频后的信号，而不是输出信号。</p>\n<p>鉴相器：又称相位比较器，分为模拟鉴相器和数字鉴相器两种。通常由模拟乘法器组成，</p>\n<p>##PLL与倍频</p>\n<p>晶振由于其频率稳定性，一般作为系统的外部时钟源，虽然晶振的频率十分稳定，但是频率无法做到很高（成本和工艺限制），因此芯片中高频时钟就需要一种叫压控振荡器的东西来生成。可压控振荡器也是有问题，其频率不够稳定，而且变化时很难快速稳定频率，解决办法就是接入反馈，使开环系统变成闭环系统，并且加入稳定的基准信号（通常来自稳定的晶振产生的参考信号）与反馈进行比较，以便生成正确的控制。因此为了将频率锁定在一个固定的期望值上，锁相环出现了。</p>\n<h1 id=\"总结\"><a href=\"#总结\" class=\"headerlink\" title=\"总结\"></a>总结</h1><p>外部晶振给一个参考时钟信号，输入到鉴相器，鉴相器输出压控信号，</p>\n","categories":[{"name":"锁相环","slug":"锁相环","count":1,"path":"api/categories/锁相环.json"}],"tags":[{"name":"锁相环 PLL","slug":"锁相环-PLL","count":1,"path":"api/tags/锁相环-PLL.json"}]}