{
  "metadata": {
    "source": "ai_generated",
    "subject": "Virtualization",
    "topic_hint": "Paging",
    "requested_type": "MultipleChoice",
    "requested_difficulty": "Hard",
    "generated_at": "2026-02-07 22:55:53",
    "examples_used": 2,
    "token_usage": {
      "prompt_tokens": 969,
      "output_tokens": 1039,
      "total_tokens": 6295
    }
  },
  "question": {
    "id": 101,
    "type": "MultipleChoice",
    "topic": [
      "Paging",
      "Virtual Memory",
      "TLB",
      "Page Faults"
    ],
    "content": {
      "text": "במערכת הפעלה המשתמשת בכתובות וירטואליות בגודל 32 ביטים ובגודל דף של 4KB, ממומש מנגנון דפדוף היררכי בעל 3 רמות (3-level page table). קיים גם TLB. תהליך מנסה לגשת לכתובת וירטואלית מסוימת. גישה זו גורמת ל-TLB Miss. לאחר מכן, הליכת טבלאות הדפים (page table walk) מגלה שהדף אינו נמצא בזיכרון הפיזי (P-bit=0), מה שמוביל ל-Page Fault. מערכת ההפעלה מטפלת בהצלחה ב-Page Fault על ידי טעינת הדף מהדיסק לפריימ פנוי ועדכון ה-PTE המתאים בזיכרון הראשי. ה-TLB מעודכן, והפקודה המקורית מופעלת מחדש, ולאחר מכן הגישה לנתונים מתבצעת בהצלחה. מהו המספר המינימלי הכולל של גישות לזיכרון הראשי (RAM, לא כולל I/O לדיסק) הנדרשות מרגע ה-TLB Miss הראשוני ועד שהנתונים נגישים בהצלחה על ידי המעבד? יש להניח שבמהלך טיפול ב-Page Fault, רק עדכון ה-PTE הנחוץ נספר ככתיבה לזיכרון.",
      "code_snippet": null,
      "options": [
        "א. 3",
        "ב. 4",
        "ג. 5",
        "ד. 6",
        "ה. 7"
      ]
    },
    "sub_questions": null,
    "points": 5,
    "solution": {
      "is_present_in_file": true,
      "correct_option": "ג",
      "explanation": "ההסבר:\n1.  **TLB Miss ראשוני:** אין גישה לזיכרון הראשי (RAM) בשלב זה.\n2.  **הליכת טבלאות דפים (Page Table Walk):** מכיוון שמדובר במנגנון דפדוף בעל 3 רמות, נדרשות 3 גישות קריאה לזיכרון הראשי כדי לאתר את ה-PTE (Page Table Entry) הסופי: גישה אחת לכל רמה של טבלת הדפים. (3 גישות קריאה).\n3.  **גילוי Page Fault וטיפול:** ה-PTE שנמצא מצביע על כך שהדף אינו בזיכרון הפיזי. מערכת ההפעלה מטפלת ב-Page Fault:\n    *   טעינת הדף מהדיסק: פעולת I/O לדיסק, אינה נספרת כגישת RAM.\n    *   עדכון ה-PTE בזיכרון הראשי: נדרשת גישת כתיבה אחת לזיכרון הראשי כדי לעדכן את ה-PTE עם מספר הפריימ החדש וסיביות ה-P (Present) המתאימות. (1 גישת כתיבה).\n    *   עדכון ה-TLB: פעולת מטמון של המעבד, אינה נספרת כגישת RAM.\n4.  **הפעלת הפקודה מחדש וגישה לנתונים:**\n    *   הפקודה המקורית מופעלת מחדש. הפעם, ה-TLB יכיל את ה-PTE המעודכן (TLB Hit), ולכן אין גישות RAM נוספות לצורך תרגום הכתובת.\n    *   הגישה בפועל לנתונים/פקודות בזיכרון הפיזי: נדרשת גישת קריאה אחת לזיכרון הראשי כדי להביא את הנתונים המבוקשים. (1 גישת קריאה).\n\n**סך הכל:** 3 גישות קריאה (ל-PTEs) + 1 גישת כתיבה (עדכון PTE) + 1 גישת קריאה (גישה לנתונים) = 5 גישות לזיכרון הראשי."
    },
    "difficulty_estimation": "Hard"
  }
}