TimeQuest Timing Analyzer report for unsign
Wed Nov 17 10:21:42 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; unsign                                                            ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 24     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 312.99 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.195 ; -25.227            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -31.270                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.195 ; datapath:u1|product[5]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.117     ; 3.096      ;
; -2.082 ; datapath:u1|product[4]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.117     ; 2.983      ;
; -2.055 ; datapath:u1|product[7]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.117     ; 2.956      ;
; -1.957 ; datapath:u1|product[6]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.117     ; 2.858      ;
; -1.819 ; datapath:u1|multiplicand[1] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.075      ; 2.912      ;
; -1.819 ; datapath:u1|product[5]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.787      ;
; -1.747 ; controller:u2|state.s0      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.273      ;
; -1.745 ; controller:u2|state.s0      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.271      ;
; -1.732 ; datapath:u1|multiplicand[0] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.075      ; 2.825      ;
; -1.711 ; controller:u2|state.s0      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.707      ;
; -1.711 ; controller:u2|state.s0      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.707      ;
; -1.711 ; controller:u2|state.s0      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.707      ;
; -1.711 ; controller:u2|state.s0      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.707      ;
; -1.706 ; datapath:u1|product[4]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.674      ;
; -1.687 ; datapath:u1|multiplicand[3] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.075      ; 2.780      ;
; -1.660 ; controller:u2|state.s1      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.656      ;
; -1.660 ; controller:u2|state.s1      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.656      ;
; -1.660 ; controller:u2|state.s1      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.656      ;
; -1.660 ; controller:u2|state.s1      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.656      ;
; -1.650 ; controller:u2|state.s5      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.646      ;
; -1.650 ; controller:u2|state.s5      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.646      ;
; -1.650 ; controller:u2|state.s5      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.646      ;
; -1.650 ; controller:u2|state.s5      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.646      ;
; -1.620 ; controller:u2|state.s1      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.146      ;
; -1.620 ; controller:u2|state.s1      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.146      ;
; -1.620 ; controller:u2|state.s1      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.146      ;
; -1.620 ; controller:u2|state.s1      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.146      ;
; -1.610 ; controller:u2|state.s5      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.136      ;
; -1.610 ; controller:u2|state.s5      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.136      ;
; -1.610 ; controller:u2|state.s5      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.136      ;
; -1.610 ; controller:u2|state.s5      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.136      ;
; -1.600 ; datapath:u1|multiplicand[2] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.075      ; 2.693      ;
; -1.571 ; controller:u2|state.s0      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.097      ;
; -1.566 ; controller:u2|state.s0      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.092      ;
; -1.506 ; datapath:u1|product[4]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.474      ;
; -1.503 ; controller:u2|state.s8      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.029      ;
; -1.503 ; controller:u2|state.s8      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.029      ;
; -1.503 ; controller:u2|state.s8      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.029      ;
; -1.503 ; controller:u2|state.s8      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.029      ;
; -1.496 ; controller:u2|state.s2      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.022      ;
; -1.496 ; controller:u2|state.s2      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.022      ;
; -1.496 ; controller:u2|state.s2      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.022      ;
; -1.496 ; controller:u2|state.s2      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 3.022      ;
; -1.469 ; controller:u2|state.s3      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.465      ;
; -1.469 ; controller:u2|state.s3      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.465      ;
; -1.469 ; controller:u2|state.s3      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.465      ;
; -1.469 ; controller:u2|state.s3      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.465      ;
; -1.465 ; datapath:u1|multiplicand[1] ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.120      ; 2.603      ;
; -1.454 ; datapath:u1|product[5]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.422      ;
; -1.429 ; controller:u2|state.s3      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.955      ;
; -1.429 ; controller:u2|state.s3      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.955      ;
; -1.429 ; controller:u2|state.s3      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.955      ;
; -1.429 ; controller:u2|state.s3      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.955      ;
; -1.378 ; datapath:u1|multiplicand[0] ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.120      ; 2.516      ;
; -1.378 ; datapath:u1|product[6]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.346      ;
; -1.377 ; datapath:u1|product[4]      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.345      ;
; -1.355 ; controller:u2|state.s7      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.351      ;
; -1.355 ; controller:u2|state.s7      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.351      ;
; -1.355 ; controller:u2|state.s7      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.351      ;
; -1.355 ; controller:u2|state.s7      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.351      ;
; -1.331 ; controller:u2|state.s8      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.327      ;
; -1.331 ; controller:u2|state.s8      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.327      ;
; -1.331 ; controller:u2|state.s8      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.327      ;
; -1.331 ; controller:u2|state.s8      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.327      ;
; -1.324 ; controller:u2|state.s2      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.320      ;
; -1.324 ; controller:u2|state.s2      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.320      ;
; -1.324 ; controller:u2|state.s2      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.320      ;
; -1.324 ; controller:u2|state.s2      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 2.320      ;
; -1.315 ; controller:u2|state.s7      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.841      ;
; -1.315 ; controller:u2|state.s7      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.841      ;
; -1.315 ; controller:u2|state.s7      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.841      ;
; -1.315 ; controller:u2|state.s7      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.841      ;
; -1.238 ; controller:u2|state.s8      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.463      ; 2.719      ;
; -1.231 ; controller:u2|state.s2      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.463      ; 2.712      ;
; -1.210 ; datapath:u1|product[0]      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.179      ;
; -1.210 ; datapath:u1|product[0]      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.179      ;
; -1.210 ; datapath:u1|product[0]      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.049     ; 2.179      ;
; -1.204 ; datapath:u1|product[0]      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.179      ;
; -1.178 ; controller:u2|state.s0      ; datapath:u1|multiplicand[1] ; clk          ; clk         ; 1.000        ; 0.314      ; 2.510      ;
; -1.178 ; controller:u2|state.s0      ; datapath:u1|multiplicand[2] ; clk          ; clk         ; 1.000        ; 0.314      ; 2.510      ;
; -1.178 ; controller:u2|state.s0      ; datapath:u1|multiplicand[3] ; clk          ; clk         ; 1.000        ; 0.314      ; 2.510      ;
; -1.178 ; controller:u2|state.s0      ; datapath:u1|multiplicand[0] ; clk          ; clk         ; 1.000        ; 0.314      ; 2.510      ;
; -1.174 ; controller:u2|state.s6      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.700      ;
; -1.174 ; controller:u2|state.s6      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.700      ;
; -1.174 ; controller:u2|state.s6      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.700      ;
; -1.174 ; controller:u2|state.s6      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.700      ;
; -1.166 ; controller:u2|state.s4      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.692      ;
; -1.166 ; controller:u2|state.s4      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.692      ;
; -1.166 ; controller:u2|state.s4      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.692      ;
; -1.166 ; controller:u2|state.s4      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.508      ; 2.692      ;
; -1.163 ; datapath:u1|product[6]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.050     ; 2.131      ;
; -1.161 ; datapath:u1|multiplicand[0] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.120      ; 2.299      ;
; -1.145 ; datapath:u1|product[0]      ; controller:u2|state.s5      ; clk          ; clk         ; 1.000        ; -0.091     ; 2.072      ;
; -1.100 ; datapath:u1|multiplicand[1] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.120      ; 2.238      ;
; -1.082 ; datapath:u1|product[0]      ; controller:u2|state.s4      ; clk          ; clk         ; 1.000        ; -0.091     ; 2.009      ;
; -1.041 ; controller:u2|state.s3      ; controller:u2|state.s5      ; clk          ; clk         ; 1.000        ; -0.048     ; 2.011      ;
; -1.033 ; datapath:u1|product[0]      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.473      ; 2.524      ;
; -1.032 ; datapath:u1|multiplicand[0] ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.120      ; 2.170      ;
; -1.032 ; controller:u2|state.s1      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.463      ; 2.513      ;
; -1.031 ; datapath:u1|product[0]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.473      ; 2.522      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                  ;
+-------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; datapath:u1|carry           ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.480 ; controller:u2|state.s5      ; controller:u2|state.s7 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.714      ;
; 0.526 ; datapath:u1|product[0]      ; controller:u2|state.s3 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.734      ;
; 0.531 ; datapath:u1|product[0]      ; controller:u2|state.s8 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.739      ;
; 0.532 ; datapath:u1|product[0]      ; controller:u2|state.s6 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.740      ;
; 0.536 ; datapath:u1|product[0]      ; controller:u2|state.s2 ; clk          ; clk         ; 0.000        ; 0.022      ; 0.744      ;
; 0.597 ; controller:u2|state.s0      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.874      ;
; 0.601 ; controller:u2|state.s0      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.878      ;
; 0.601 ; controller:u2|state.s0      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.878      ;
; 0.604 ; controller:u2|state.s1      ; controller:u2|state.s2 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.838      ;
; 0.604 ; controller:u2|state.s0      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.881      ;
; 0.605 ; controller:u2|state.s1      ; controller:u2|state.s3 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.839      ;
; 0.677 ; controller:u2|state.s2      ; controller:u2|state.s3 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.911      ;
; 0.682 ; controller:u2|state.s6      ; controller:u2|state.s7 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.916      ;
; 0.686 ; controller:u2|state.s7      ; controller:u2|state.s8 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.920      ;
; 0.689 ; controller:u2|state.s5      ; controller:u2|state.s6 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.923      ;
; 0.692 ; datapath:u1|product[3]      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.927      ;
; 0.692 ; datapath:u1|product[2]      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.927      ;
; 0.693 ; datapath:u1|product[1]      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.928      ;
; 0.706 ; controller:u2|state.s8      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.048      ; 0.940      ;
; 0.712 ; datapath:u1|product[5]      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.948      ;
; 0.713 ; datapath:u1|product[7]      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.050      ; 0.949      ;
; 0.793 ; datapath:u1|carry           ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.117      ; 1.096      ;
; 0.830 ; datapath:u1|product[0]      ; controller:u2|state.s7 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.038      ;
; 0.858 ; datapath:u1|product[6]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.094      ;
; 0.965 ; datapath:u1|multiplicand[3] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.428      ;
; 0.969 ; datapath:u1|multiplicand[1] ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.432      ;
; 1.071 ; controller:u2|state.s4      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 1.907      ;
; 1.072 ; controller:u2|state.s4      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 1.908      ;
; 1.090 ; datapath:u1|multiplicand[0] ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.553      ;
; 1.101 ; controller:u2|state.s6      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 1.937      ;
; 1.102 ; controller:u2|state.s6      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 1.938      ;
; 1.115 ; controller:u2|state.s0      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.349      ;
; 1.142 ; controller:u2|state.s0      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 1.931      ;
; 1.162 ; controller:u2|state.s7      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.396      ;
; 1.229 ; controller:u2|state.s7      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.018      ;
; 1.277 ; datapath:u1|multiplicand[2] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.740      ;
; 1.278 ; datapath:u1|product[0]      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.569      ; 2.033      ;
; 1.280 ; datapath:u1|multiplicand[2] ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.743      ;
; 1.280 ; datapath:u1|multiplicand[0] ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.743      ;
; 1.298 ; datapath:u1|product[0]      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.616      ; 2.100      ;
; 1.299 ; datapath:u1|product[0]      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.616      ; 2.101      ;
; 1.303 ; controller:u2|state.s4      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.139      ;
; 1.305 ; controller:u2|state.s4      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.141      ;
; 1.338 ; controller:u2|state.s4      ; controller:u2|state.s5 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.572      ;
; 1.346 ; controller:u2|state.s4      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.135      ;
; 1.357 ; controller:u2|state.s3      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.146      ;
; 1.359 ; controller:u2|state.s6      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.195      ;
; 1.360 ; controller:u2|state.s6      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.196      ;
; 1.383 ; controller:u2|state.s8      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.219      ;
; 1.384 ; datapath:u1|multiplicand[1] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.847      ;
; 1.384 ; controller:u2|state.s2      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.220      ;
; 1.384 ; controller:u2|state.s8      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.220      ;
; 1.385 ; controller:u2|state.s2      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.221      ;
; 1.393 ; controller:u2|state.s3      ; controller:u2|state.s4 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.627      ;
; 1.396 ; controller:u2|state.s6      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.185      ;
; 1.396 ; datapath:u1|product[7]      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.632      ;
; 1.397 ; controller:u2|state.s7      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.233      ;
; 1.398 ; controller:u2|state.s7      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.234      ;
; 1.403 ; datapath:u1|multiplicand[0] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.277      ; 1.866      ;
; 1.410 ; datapath:u1|product[5]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.646      ;
; 1.424 ; datapath:u1|product[0]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.616      ; 2.226      ;
; 1.428 ; datapath:u1|product[0]      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.616      ; 2.230      ;
; 1.430 ; datapath:u1|product[0]      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.638      ;
; 1.455 ; datapath:u1|product[4]      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; -0.473     ; 1.168      ;
; 1.467 ; controller:u2|state.s0      ; controller:u2|state.s1 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.701      ;
; 1.489 ; datapath:u1|product[4]      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.725      ;
; 1.525 ; controller:u2|state.s3      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.361      ;
; 1.526 ; controller:u2|state.s3      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.362      ;
; 1.527 ; controller:u2|state.s7      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.363      ;
; 1.531 ; controller:u2|state.s7      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.367      ;
; 1.540 ; controller:u2|state.s1      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.329      ;
; 1.540 ; controller:u2|state.s5      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.329      ;
; 1.596 ; datapath:u1|multiplicand[1] ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.277      ; 2.059      ;
; 1.615 ; datapath:u1|multiplicand[0] ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.277      ; 2.078      ;
; 1.641 ; controller:u2|state.s8      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.477      ;
; 1.642 ; controller:u2|state.s2      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.478      ;
; 1.642 ; controller:u2|state.s8      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.478      ;
; 1.643 ; controller:u2|state.s2      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.479      ;
; 1.655 ; controller:u2|state.s3      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.491      ;
; 1.655 ; controller:u2|state.s3      ; controller:u2|state.s5 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.889      ;
; 1.657 ; datapath:u1|product[0]      ; controller:u2|state.s4 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.865      ;
; 1.659 ; controller:u2|state.s3      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.495      ;
; 1.676 ; datapath:u1|product[4]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.912      ;
; 1.677 ; datapath:u1|product[6]      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.913      ;
; 1.678 ; controller:u2|state.s8      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.467      ;
; 1.679 ; controller:u2|state.s2      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.603      ; 2.468      ;
; 1.681 ; datapath:u1|product[6]      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.050      ; 1.917      ;
; 1.691 ; controller:u2|state.s4      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.968      ;
; 1.691 ; controller:u2|state.s4      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.968      ;
; 1.691 ; controller:u2|state.s4      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.968      ;
; 1.691 ; controller:u2|state.s4      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.968      ;
; 1.697 ; controller:u2|state.s0      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.533      ;
; 1.698 ; controller:u2|state.s0      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.534      ;
; 1.708 ; controller:u2|state.s1      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.544      ;
; 1.708 ; controller:u2|state.s5      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.544      ;
; 1.709 ; controller:u2|state.s1      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.545      ;
; 1.709 ; controller:u2|state.s5      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.650      ; 2.545      ;
; 1.722 ; datapath:u1|product[0]      ; controller:u2|state.s5 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.930      ;
; 1.756 ; controller:u2|state.s6      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; 0.091      ; 2.033      ;
+-------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s1      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s2      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s3      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s4      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s5      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s6      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s7      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s8      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|carry           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[0]      ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[1]      ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[2]      ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[3]      ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s0      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s1      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s2      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s3      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s4      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s5      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s6      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s7      ;
; 0.262  ; 0.450        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s8      ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[4]      ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[5]      ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[6]      ;
; 0.286  ; 0.474        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|carry           ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|carry           ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[4]      ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[5]      ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[6]      ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s0      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s1      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s2      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s3      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s4      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s5      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s6      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s7      ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s8      ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; 0.331  ; 0.551        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[0]      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[1]      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[2]      ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[3]      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[0]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[1]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[2]|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[3]|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[0]|clk      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[1]|clk      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[2]|clk      ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[3]|clk      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s0|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s1|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s2|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s3|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s4|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s5|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s6|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s7|clk             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s8|clk             ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[4]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[5]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[6]|clk           ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[7]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|carry|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|carry|clk                ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[4]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[5]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[6]|clk           ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[7]|clk           ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s0|clk             ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s1|clk             ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s2|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.451 ; 2.813 ; Rise       ; clk             ;
; start     ; clk        ; 4.398 ; 4.724 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 2.984 ; 3.379 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 2.478 ; 2.831 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 2.656 ; 3.027 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 2.625 ; 2.997 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 2.984 ; 3.379 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 3.471 ; 3.918 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 3.077 ; 3.465 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 3.437 ; 3.856 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 3.176 ; 3.571 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 3.471 ; 3.918 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.970 ; -2.315 ; Rise       ; clk             ;
; start     ; clk        ; -2.393 ; -2.762 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -2.057 ; -2.396 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -2.057 ; -2.396 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -2.228 ; -2.585 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -2.198 ; -2.556 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -2.543 ; -2.922 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -2.628 ; -2.985 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -2.628 ; -2.985 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -2.974 ; -3.360 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -2.740 ; -3.111 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -2.965 ; -3.376 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 11.606 ; 11.465 ; Rise       ; clk             ;
;  product[0] ; clk        ; 8.231  ; 8.344  ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.629  ; 9.606  ; Rise       ; clk             ;
;  product[2] ; clk        ; 9.421  ; 9.287  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.516  ; 7.505  ; Rise       ; clk             ;
;  product[4] ; clk        ; 9.212  ; 9.199  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.749  ; 7.831  ; Rise       ; clk             ;
;  product[6] ; clk        ; 11.606 ; 11.465 ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.699  ; 8.798  ; Rise       ; clk             ;
; ready       ; clk        ; 7.745  ; 7.647  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 7.253  ; 7.240  ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.942  ; 8.048  ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.281  ; 9.257  ; Rise       ; clk             ;
;  product[2] ; clk        ; 9.081  ; 8.951  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.253  ; 7.240  ; Rise       ; clk             ;
;  product[4] ; clk        ; 8.880  ; 8.866  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.476  ; 7.553  ; Rise       ; clk             ;
;  product[6] ; clk        ; 11.179 ; 11.042 ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.388  ; 8.482  ; Rise       ; clk             ;
; ready       ; clk        ; 7.416  ; 7.350  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.534 ; 9.842 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.200 ; 9.495 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 349.77 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.859 ; -20.861           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -31.270                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.859 ; datapath:u1|product[5]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.112     ; 2.766      ;
; -1.776 ; datapath:u1|product[4]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.112     ; 2.683      ;
; -1.736 ; datapath:u1|product[7]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.112     ; 2.643      ;
; -1.663 ; datapath:u1|product[6]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.112     ; 2.570      ;
; -1.567 ; datapath:u1|product[5]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.542      ;
; -1.507 ; datapath:u1|multiplicand[1] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.076      ; 2.602      ;
; -1.472 ; controller:u2|state.s0      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.472      ;
; -1.472 ; controller:u2|state.s0      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.472      ;
; -1.472 ; controller:u2|state.s0      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.472      ;
; -1.472 ; controller:u2|state.s0      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.472      ;
; -1.466 ; datapath:u1|product[4]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.441      ;
; -1.455 ; controller:u2|state.s0      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.960      ;
; -1.453 ; controller:u2|state.s0      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.958      ;
; -1.432 ; datapath:u1|multiplicand[0] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.076      ; 2.527      ;
; -1.421 ; controller:u2|state.s1      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.421      ;
; -1.421 ; controller:u2|state.s1      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.421      ;
; -1.421 ; controller:u2|state.s1      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.421      ;
; -1.421 ; controller:u2|state.s1      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.421      ;
; -1.415 ; controller:u2|state.s5      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.415      ;
; -1.415 ; controller:u2|state.s5      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.415      ;
; -1.415 ; controller:u2|state.s5      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.415      ;
; -1.415 ; controller:u2|state.s5      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.415      ;
; -1.391 ; datapath:u1|multiplicand[3] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.076      ; 2.486      ;
; -1.371 ; controller:u2|state.s1      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.876      ;
; -1.371 ; controller:u2|state.s1      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.876      ;
; -1.371 ; controller:u2|state.s1      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.876      ;
; -1.371 ; controller:u2|state.s1      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.876      ;
; -1.365 ; controller:u2|state.s5      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.870      ;
; -1.365 ; controller:u2|state.s5      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.870      ;
; -1.365 ; controller:u2|state.s5      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.870      ;
; -1.365 ; controller:u2|state.s5      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.870      ;
; -1.316 ; datapath:u1|multiplicand[2] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.076      ; 2.411      ;
; -1.301 ; controller:u2|state.s0      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.806      ;
; -1.296 ; controller:u2|state.s0      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.801      ;
; -1.294 ; datapath:u1|product[4]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.269      ;
; -1.277 ; controller:u2|state.s8      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s8      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s8      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s8      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s2      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s2      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s2      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.277 ; controller:u2|state.s2      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.782      ;
; -1.261 ; controller:u2|state.s3      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.261      ;
; -1.261 ; controller:u2|state.s3      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.261      ;
; -1.261 ; controller:u2|state.s3      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.261      ;
; -1.261 ; controller:u2|state.s3      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.261      ;
; -1.236 ; datapath:u1|multiplicand[1] ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.123      ; 2.378      ;
; -1.211 ; controller:u2|state.s3      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.716      ;
; -1.211 ; controller:u2|state.s3      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.716      ;
; -1.211 ; controller:u2|state.s3      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.716      ;
; -1.211 ; controller:u2|state.s3      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.716      ;
; -1.203 ; datapath:u1|product[5]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.178      ;
; -1.181 ; datapath:u1|product[6]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.156      ;
; -1.180 ; datapath:u1|product[4]      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.044     ; 2.155      ;
; -1.161 ; datapath:u1|multiplicand[0] ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.123      ; 2.303      ;
; -1.153 ; controller:u2|state.s7      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.153      ;
; -1.153 ; controller:u2|state.s7      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.153      ;
; -1.153 ; controller:u2|state.s7      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.153      ;
; -1.153 ; controller:u2|state.s7      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.153      ;
; -1.117 ; controller:u2|state.s8      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.117      ;
; -1.117 ; controller:u2|state.s8      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.117      ;
; -1.117 ; controller:u2|state.s8      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.117      ;
; -1.117 ; controller:u2|state.s8      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.117      ;
; -1.112 ; controller:u2|state.s2      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.112      ;
; -1.112 ; controller:u2|state.s2      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.112      ;
; -1.112 ; controller:u2|state.s2      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.112      ;
; -1.112 ; controller:u2|state.s2      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.019     ; 2.112      ;
; -1.103 ; controller:u2|state.s7      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.608      ;
; -1.103 ; controller:u2|state.s7      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.608      ;
; -1.103 ; controller:u2|state.s7      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.608      ;
; -1.103 ; controller:u2|state.s7      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.608      ;
; -1.009 ; controller:u2|state.s6      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.514      ;
; -1.009 ; controller:u2|state.s6      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.514      ;
; -1.009 ; controller:u2|state.s6      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.514      ;
; -1.009 ; controller:u2|state.s6      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.514      ;
; -0.999 ; datapath:u1|product[0]      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.046     ; 1.972      ;
; -0.999 ; datapath:u1|product[0]      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.046     ; 1.972      ;
; -0.999 ; datapath:u1|product[0]      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.046     ; 1.972      ;
; -0.995 ; controller:u2|state.s8      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.439      ; 2.453      ;
; -0.992 ; datapath:u1|product[0]      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.972      ;
; -0.991 ; controller:u2|state.s4      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.496      ;
; -0.991 ; controller:u2|state.s4      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.496      ;
; -0.991 ; controller:u2|state.s4      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.496      ;
; -0.991 ; controller:u2|state.s4      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.486      ; 2.496      ;
; -0.990 ; controller:u2|state.s2      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.439      ; 2.448      ;
; -0.981 ; controller:u2|state.s0      ; datapath:u1|multiplicand[1] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.294      ;
; -0.981 ; controller:u2|state.s0      ; datapath:u1|multiplicand[2] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.294      ;
; -0.981 ; controller:u2|state.s0      ; datapath:u1|multiplicand[3] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.294      ;
; -0.981 ; controller:u2|state.s0      ; datapath:u1|multiplicand[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.294      ;
; -0.970 ; datapath:u1|product[6]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.945      ;
; -0.956 ; datapath:u1|multiplicand[0] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.123      ; 2.098      ;
; -0.948 ; datapath:u1|product[0]      ; controller:u2|state.s5      ; clk          ; clk         ; 1.000        ; -0.087     ; 1.880      ;
; -0.882 ; datapath:u1|product[0]      ; controller:u2|state.s4      ; clk          ; clk         ; 1.000        ; -0.087     ; 1.814      ;
; -0.872 ; datapath:u1|multiplicand[1] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.123      ; 2.014      ;
; -0.860 ; controller:u2|state.s3      ; controller:u2|state.s5      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.835      ;
; -0.849 ; controller:u2|state.s1      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.439      ; 2.307      ;
; -0.843 ; controller:u2|state.s5      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.439      ; 2.301      ;
; -0.842 ; datapath:u1|multiplicand[0] ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.123      ; 1.984      ;
; -0.840 ; datapath:u1|multiplicand[2] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.123      ; 1.982      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; datapath:u1|carry           ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.441 ; controller:u2|state.s5      ; controller:u2|state.s7      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.656      ;
; 0.476 ; datapath:u1|product[0]      ; controller:u2|state.s3      ; clk          ; clk         ; 0.000        ; 0.019      ; 0.666      ;
; 0.488 ; datapath:u1|product[0]      ; controller:u2|state.s6      ; clk          ; clk         ; 0.000        ; 0.019      ; 0.678      ;
; 0.488 ; datapath:u1|product[0]      ; controller:u2|state.s8      ; clk          ; clk         ; 0.000        ; 0.019      ; 0.678      ;
; 0.493 ; datapath:u1|product[0]      ; controller:u2|state.s2      ; clk          ; clk         ; 0.000        ; 0.019      ; 0.683      ;
; 0.535 ; controller:u2|state.s0      ; datapath:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.793      ;
; 0.537 ; controller:u2|state.s0      ; datapath:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.795      ;
; 0.538 ; controller:u2|state.s0      ; datapath:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.796      ;
; 0.540 ; controller:u2|state.s0      ; datapath:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.087      ; 0.798      ;
; 0.553 ; controller:u2|state.s1      ; controller:u2|state.s2      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.768      ;
; 0.554 ; controller:u2|state.s1      ; controller:u2|state.s3      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.769      ;
; 0.618 ; controller:u2|state.s2      ; controller:u2|state.s3      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.833      ;
; 0.621 ; controller:u2|state.s6      ; controller:u2|state.s7      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.836      ;
; 0.626 ; controller:u2|state.s7      ; controller:u2|state.s8      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.841      ;
; 0.628 ; controller:u2|state.s5      ; controller:u2|state.s6      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.843      ;
; 0.629 ; datapath:u1|product[3]      ; datapath:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.846      ;
; 0.629 ; datapath:u1|product[2]      ; datapath:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.846      ;
; 0.630 ; datapath:u1|product[1]      ; datapath:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.046      ; 0.847      ;
; 0.644 ; controller:u2|state.s8      ; controller:u2|state.s0      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.859      ;
; 0.649 ; datapath:u1|product[5]      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.864      ;
; 0.651 ; datapath:u1|product[7]      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.866      ;
; 0.730 ; datapath:u1|carry           ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.112      ; 1.013      ;
; 0.764 ; datapath:u1|product[0]      ; controller:u2|state.s7      ; clk          ; clk         ; 0.000        ; 0.019      ; 0.954      ;
; 0.793 ; datapath:u1|product[6]      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.008      ;
; 0.850 ; datapath:u1|multiplicand[3] ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.289      ;
; 0.855 ; datapath:u1|multiplicand[1] ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.294      ;
; 0.921 ; controller:u2|state.s4      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.708      ;
; 0.922 ; controller:u2|state.s4      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.709      ;
; 0.988 ; datapath:u1|multiplicand[0] ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.427      ;
; 1.001 ; controller:u2|state.s6      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.788      ;
; 1.002 ; controller:u2|state.s6      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.789      ;
; 1.015 ; controller:u2|state.s0      ; controller:u2|state.s0      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.230      ;
; 1.027 ; controller:u2|state.s0      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 1.766      ;
; 1.058 ; controller:u2|state.s7      ; controller:u2|state.s0      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.273      ;
; 1.095 ; controller:u2|state.s7      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 1.834      ;
; 1.124 ; datapath:u1|multiplicand[2] ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.563      ;
; 1.126 ; controller:u2|state.s4      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.913      ;
; 1.127 ; controller:u2|state.s4      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.914      ;
; 1.128 ; datapath:u1|multiplicand[0] ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.567      ;
; 1.144 ; datapath:u1|multiplicand[2] ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.583      ;
; 1.158 ; datapath:u1|product[0]      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.583      ; 1.912      ;
; 1.159 ; datapath:u1|product[0]      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.583      ; 1.913      ;
; 1.162 ; datapath:u1|product[0]      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.535      ; 1.868      ;
; 1.182 ; controller:u2|state.s4      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 1.921      ;
; 1.206 ; controller:u2|state.s6      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.993      ;
; 1.207 ; controller:u2|state.s6      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.616      ; 1.994      ;
; 1.212 ; controller:u2|state.s3      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 1.951      ;
; 1.216 ; datapath:u1|multiplicand[1] ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.655      ;
; 1.219 ; controller:u2|state.s4      ; controller:u2|state.s5      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.434      ;
; 1.234 ; datapath:u1|multiplicand[0] ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.673      ;
; 1.257 ; controller:u2|state.s7      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.044      ;
; 1.257 ; datapath:u1|product[7]      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.472      ;
; 1.258 ; controller:u2|state.s7      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.045      ;
; 1.262 ; controller:u2|state.s6      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 2.001      ;
; 1.264 ; controller:u2|state.s8      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.051      ;
; 1.264 ; controller:u2|state.s2      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.051      ;
; 1.265 ; controller:u2|state.s8      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.052      ;
; 1.265 ; controller:u2|state.s2      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.052      ;
; 1.267 ; controller:u2|state.s3      ; controller:u2|state.s4      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.482      ;
; 1.268 ; datapath:u1|product[5]      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.483      ;
; 1.278 ; datapath:u1|product[0]      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.583      ; 2.032      ;
; 1.283 ; datapath:u1|product[0]      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.583      ; 2.037      ;
; 1.312 ; datapath:u1|product[0]      ; controller:u2|state.s0      ; clk          ; clk         ; 0.000        ; 0.019      ; 1.502      ;
; 1.334 ; controller:u2|state.s0      ; controller:u2|state.s1      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.549      ;
; 1.351 ; datapath:u1|product[4]      ; datapath:u1|product[3]      ; clk          ; clk         ; 0.000        ; -0.451     ; 1.071      ;
; 1.361 ; datapath:u1|product[4]      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.576      ;
; 1.374 ; controller:u2|state.s3      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.161      ;
; 1.374 ; controller:u2|state.s7      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.161      ;
; 1.375 ; controller:u2|state.s3      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.162      ;
; 1.377 ; controller:u2|state.s7      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.164      ;
; 1.382 ; controller:u2|state.s5      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 2.121      ;
; 1.383 ; controller:u2|state.s1      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 2.122      ;
; 1.421 ; datapath:u1|multiplicand[1] ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.860      ;
; 1.439 ; datapath:u1|multiplicand[0] ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.268      ; 1.878      ;
; 1.484 ; controller:u2|state.s2      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.271      ;
; 1.485 ; controller:u2|state.s2      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.272      ;
; 1.489 ; controller:u2|state.s8      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.276      ;
; 1.490 ; controller:u2|state.s8      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.277      ;
; 1.491 ; controller:u2|state.s3      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.278      ;
; 1.494 ; controller:u2|state.s3      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.281      ;
; 1.498 ; controller:u2|state.s0      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.285      ;
; 1.499 ; controller:u2|state.s0      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.286      ;
; 1.503 ; controller:u2|state.s3      ; controller:u2|state.s5      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.718      ;
; 1.516 ; datapath:u1|product[6]      ; datapath:u1|product[7]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.731      ;
; 1.516 ; datapath:u1|product[4]      ; datapath:u1|product[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.731      ;
; 1.524 ; datapath:u1|product[0]      ; controller:u2|state.s4      ; clk          ; clk         ; 0.000        ; 0.019      ; 1.714      ;
; 1.531 ; controller:u2|state.s8      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 2.270      ;
; 1.531 ; controller:u2|state.s2      ; datapath:u1|carry           ; clk          ; clk         ; 0.000        ; 0.568      ; 2.270      ;
; 1.532 ; controller:u2|state.s4      ; datapath:u1|product[3]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.790      ;
; 1.532 ; controller:u2|state.s4      ; datapath:u1|product[2]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.790      ;
; 1.532 ; controller:u2|state.s4      ; datapath:u1|product[1]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.790      ;
; 1.532 ; controller:u2|state.s4      ; datapath:u1|product[0]      ; clk          ; clk         ; 0.000        ; 0.087      ; 1.790      ;
; 1.532 ; datapath:u1|product[6]      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.747      ;
; 1.544 ; controller:u2|state.s5      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.331      ;
; 1.545 ; controller:u2|state.s1      ; datapath:u1|product[4]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.332      ;
; 1.545 ; controller:u2|state.s5      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.332      ;
; 1.546 ; controller:u2|state.s1      ; datapath:u1|product[6]      ; clk          ; clk         ; 0.000        ; 0.616      ; 2.333      ;
; 1.583 ; datapath:u1|product[0]      ; controller:u2|state.s5      ; clk          ; clk         ; 0.000        ; 0.019      ; 1.773      ;
; 1.595 ; controller:u2|state.s0      ; datapath:u1|multiplicand[1] ; clk          ; clk         ; 0.000        ; 0.417      ; 2.183      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s1      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s2      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s3      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s4      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s5      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s6      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s7      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s8      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|carry           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.219  ; 0.437        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|carry           ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[4]      ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[5]      ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[6]      ;
; 0.225  ; 0.443        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.269  ; 0.487        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; 0.269  ; 0.487        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; 0.269  ; 0.487        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; 0.269  ; 0.487        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s0      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s1      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s2      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s3      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s4      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s5      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s6      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s7      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s8      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[0]      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[1]      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[2]      ;
; 0.280  ; 0.498        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[3]      ;
; 0.312  ; 0.498        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[0]      ;
; 0.312  ; 0.498        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[1]      ;
; 0.312  ; 0.498        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[2]      ;
; 0.312  ; 0.498        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[3]      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s0      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s1      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s2      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s3      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s4      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s5      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s6      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s7      ;
; 0.313  ; 0.499        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s8      ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; 0.323  ; 0.509        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[4]      ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[5]      ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[6]      ;
; 0.367  ; 0.553        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|carry           ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[0]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[1]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[2]|clk           ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[3]|clk           ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s0|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s1|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s2|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s3|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s4|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s5|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s6|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s7|clk             ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s8|clk             ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[0]|clk      ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[1]|clk      ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[2]|clk      ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[3]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|carry|clk                ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[4]|clk           ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[5]|clk           ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[6]|clk           ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|product[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[4]|clk           ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[5]|clk           ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[6]|clk           ;
; 0.515  ; 0.515        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[7]|clk           ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|carry|clk                ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[0]|clk      ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[1]|clk      ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|multiplicand[2]|clk      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.087 ; 2.303 ; Rise       ; clk             ;
; start     ; clk        ; 3.876 ; 4.069 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 2.600 ; 2.842 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 2.127 ; 2.352 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 2.289 ; 2.529 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 2.263 ; 2.504 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 2.600 ; 2.842 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 3.036 ; 3.319 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 2.681 ; 2.919 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 3.009 ; 3.268 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 2.776 ; 3.016 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 3.036 ; 3.319 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.649 ; -1.860 ; Rise       ; clk             ;
; start     ; clk        ; -2.053 ; -2.286 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -1.750 ; -1.963 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.750 ; -1.963 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.905 ; -2.134 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -1.880 ; -2.110 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -2.204 ; -2.434 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -2.275 ; -2.490 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -2.275 ; -2.490 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -2.590 ; -2.826 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -2.384 ; -2.606 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -2.582 ; -2.835 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 10.764 ; 10.382 ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.565  ; 7.551  ; Rise       ; clk             ;
;  product[1] ; clk        ; 8.895  ; 8.678  ; Rise       ; clk             ;
;  product[2] ; clk        ; 8.704  ; 8.392  ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.901  ; 6.791  ; Rise       ; clk             ;
;  product[4] ; clk        ; 8.513  ; 8.321  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.113  ; 7.106  ; Rise       ; clk             ;
;  product[6] ; clk        ; 10.764 ; 10.382 ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.014  ; 7.975  ; Rise       ; clk             ;
; ready       ; clk        ; 6.989  ; 7.008  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; product[*]  ; clk        ; 6.641  ; 6.534 ; Rise       ; clk             ;
;  product[0] ; clk        ; 7.281  ; 7.267 ; Rise       ; clk             ;
;  product[1] ; clk        ; 8.555  ; 8.347 ; Rise       ; clk             ;
;  product[2] ; clk        ; 8.372  ; 8.072 ; Rise       ; clk             ;
;  product[3] ; clk        ; 6.641  ; 6.534 ; Rise       ; clk             ;
;  product[4] ; clk        ; 8.190  ; 8.005 ; Rise       ; clk             ;
;  product[5] ; clk        ; 6.846  ; 6.838 ; Rise       ; clk             ;
;  product[6] ; clk        ; 10.351 ; 9.984 ; Rise       ; clk             ;
;  product[7] ; clk        ; 7.712  ; 7.673 ; Rise       ; clk             ;
; ready       ; clk        ; 6.678  ; 6.715 ; Rise       ; clk             ;
+-------------+------------+--------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 8.604 ; 8.685 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 8.287 ; 8.361 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.553 ; -3.060            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -27.164                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.553 ; datapath:u1|product[5]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.505      ;
; -0.490 ; datapath:u1|product[4]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.442      ;
; -0.480 ; datapath:u1|product[7]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.432      ;
; -0.425 ; datapath:u1|product[6]      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; -0.055     ; 1.377      ;
; -0.367 ; datapath:u1|product[5]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.349      ;
; -0.366 ; datapath:u1|multiplicand[1] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.030      ; 1.403      ;
; -0.334 ; controller:u2|state.s0      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.580      ;
; -0.333 ; controller:u2|state.s0      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.579      ;
; -0.322 ; datapath:u1|multiplicand[0] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.030      ; 1.359      ;
; -0.304 ; datapath:u1|product[4]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.286      ;
; -0.299 ; datapath:u1|multiplicand[3] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.030      ; 1.336      ;
; -0.275 ; controller:u2|state.s0      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.268      ;
; -0.275 ; controller:u2|state.s0      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.268      ;
; -0.275 ; controller:u2|state.s0      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.268      ;
; -0.275 ; controller:u2|state.s0      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.268      ;
; -0.265 ; controller:u2|state.s1      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.511      ;
; -0.265 ; controller:u2|state.s1      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.511      ;
; -0.265 ; controller:u2|state.s1      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.511      ;
; -0.265 ; controller:u2|state.s1      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.511      ;
; -0.262 ; controller:u2|state.s1      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.255      ;
; -0.262 ; controller:u2|state.s1      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.255      ;
; -0.262 ; controller:u2|state.s1      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.255      ;
; -0.262 ; controller:u2|state.s1      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.255      ;
; -0.257 ; controller:u2|state.s5      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.503      ;
; -0.257 ; controller:u2|state.s5      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.503      ;
; -0.257 ; controller:u2|state.s5      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.503      ;
; -0.257 ; controller:u2|state.s5      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.503      ;
; -0.254 ; datapath:u1|multiplicand[2] ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.030      ; 1.291      ;
; -0.254 ; controller:u2|state.s8      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.500      ;
; -0.254 ; controller:u2|state.s8      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.500      ;
; -0.254 ; controller:u2|state.s8      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.500      ;
; -0.254 ; controller:u2|state.s8      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.500      ;
; -0.254 ; controller:u2|state.s5      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.247      ;
; -0.254 ; controller:u2|state.s5      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.247      ;
; -0.254 ; controller:u2|state.s5      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.247      ;
; -0.254 ; controller:u2|state.s5      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.247      ;
; -0.253 ; controller:u2|state.s2      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.499      ;
; -0.253 ; controller:u2|state.s2      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.499      ;
; -0.253 ; controller:u2|state.s2      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.499      ;
; -0.253 ; controller:u2|state.s2      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.499      ;
; -0.243 ; controller:u2|state.s0      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.489      ;
; -0.239 ; controller:u2|state.s0      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.485      ;
; -0.208 ; datapath:u1|product[5]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.190      ;
; -0.190 ; datapath:u1|multiplicand[1] ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.050      ; 1.247      ;
; -0.171 ; datapath:u1|product[4]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.153      ;
; -0.158 ; controller:u2|state.s3      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.404      ;
; -0.158 ; controller:u2|state.s3      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.404      ;
; -0.158 ; controller:u2|state.s3      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.404      ;
; -0.158 ; controller:u2|state.s3      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.404      ;
; -0.155 ; controller:u2|state.s3      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.148      ;
; -0.155 ; controller:u2|state.s3      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.148      ;
; -0.155 ; controller:u2|state.s3      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.148      ;
; -0.155 ; controller:u2|state.s3      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.148      ;
; -0.146 ; datapath:u1|multiplicand[0] ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.050      ; 1.203      ;
; -0.116 ; controller:u2|state.s8      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.109      ;
; -0.116 ; controller:u2|state.s8      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.109      ;
; -0.116 ; controller:u2|state.s8      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.109      ;
; -0.116 ; controller:u2|state.s8      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.109      ;
; -0.115 ; controller:u2|state.s2      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.108      ;
; -0.115 ; controller:u2|state.s2      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.108      ;
; -0.115 ; controller:u2|state.s2      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.108      ;
; -0.115 ; controller:u2|state.s2      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.108      ;
; -0.110 ; controller:u2|state.s8      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.219      ; 1.336      ;
; -0.110 ; controller:u2|state.s7      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.356      ;
; -0.110 ; controller:u2|state.s7      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.356      ;
; -0.110 ; controller:u2|state.s7      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.356      ;
; -0.110 ; controller:u2|state.s7      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.356      ;
; -0.109 ; controller:u2|state.s2      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.219      ; 1.335      ;
; -0.109 ; datapath:u1|product[6]      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.091      ;
; -0.107 ; controller:u2|state.s7      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.100      ;
; -0.107 ; controller:u2|state.s7      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.100      ;
; -0.107 ; controller:u2|state.s7      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.100      ;
; -0.107 ; controller:u2|state.s7      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.014     ; 1.100      ;
; -0.106 ; datapath:u1|product[4]      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.088      ;
; -0.096 ; controller:u2|state.s6      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.342      ;
; -0.096 ; controller:u2|state.s6      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.342      ;
; -0.096 ; controller:u2|state.s6      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.342      ;
; -0.096 ; controller:u2|state.s6      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.342      ;
; -0.068 ; controller:u2|state.s4      ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.314      ;
; -0.068 ; controller:u2|state.s4      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.314      ;
; -0.068 ; controller:u2|state.s4      ; datapath:u1|product[5]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.314      ;
; -0.068 ; controller:u2|state.s4      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.239      ; 1.314      ;
; -0.065 ; datapath:u1|product[0]      ; datapath:u1|product[3]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.046      ;
; -0.065 ; datapath:u1|product[0]      ; datapath:u1|product[2]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.046      ;
; -0.065 ; datapath:u1|product[0]      ; datapath:u1|product[1]      ; clk          ; clk         ; 1.000        ; -0.026     ; 1.046      ;
; -0.061 ; datapath:u1|product[0]      ; datapath:u1|product[0]      ; clk          ; clk         ; 1.000        ; -0.022     ; 1.046      ;
; -0.061 ; datapath:u1|product[6]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; -0.025     ; 1.043      ;
; -0.040 ; controller:u2|state.s0      ; datapath:u1|multiplicand[1] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.199      ;
; -0.040 ; controller:u2|state.s0      ; datapath:u1|multiplicand[2] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.199      ;
; -0.040 ; controller:u2|state.s0      ; datapath:u1|multiplicand[3] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.199      ;
; -0.040 ; controller:u2|state.s0      ; datapath:u1|multiplicand[0] ; clk          ; clk         ; 1.000        ; 0.152      ; 1.199      ;
; -0.031 ; datapath:u1|multiplicand[1] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.050      ; 1.088      ;
; -0.022 ; datapath:u1|multiplicand[0] ; datapath:u1|product[7]      ; clk          ; clk         ; 1.000        ; 0.050      ; 1.079      ;
; -0.010 ; datapath:u1|product[0]      ; controller:u2|state.s5      ; clk          ; clk         ; 1.000        ; -0.043     ; 0.974      ;
; -0.006 ; datapath:u1|product[0]      ; controller:u2|state.s4      ; clk          ; clk         ; 1.000        ; -0.043     ; 0.970      ;
; 0.011  ; datapath:u1|product[0]      ; datapath:u1|product[4]      ; clk          ; clk         ; 1.000        ; 0.224      ; 1.220      ;
; 0.013  ; datapath:u1|product[0]      ; datapath:u1|product[6]      ; clk          ; clk         ; 1.000        ; 0.224      ; 1.218      ;
; 0.019  ; controller:u2|state.s1      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.219      ; 1.207      ;
; 0.020  ; controller:u2|state.s5      ; datapath:u1|carry           ; clk          ; clk         ; 1.000        ; 0.219      ; 1.206      ;
; 0.020  ; controller:u2|state.s3      ; controller:u2|state.s5      ; clk          ; clk         ; 1.000        ; -0.025     ; 0.962      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                   ;
+-------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; datapath:u1|carry           ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.217 ; controller:u2|state.s5      ; controller:u2|state.s7 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.326      ;
; 0.238 ; datapath:u1|product[0]      ; controller:u2|state.s6 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.336      ;
; 0.238 ; datapath:u1|product[0]      ; controller:u2|state.s8 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.336      ;
; 0.242 ; datapath:u1|product[0]      ; controller:u2|state.s2 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.340      ;
; 0.245 ; datapath:u1|product[0]      ; controller:u2|state.s3 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.343      ;
; 0.276 ; controller:u2|state.s1      ; controller:u2|state.s3 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.385      ;
; 0.277 ; controller:u2|state.s1      ; controller:u2|state.s2 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.386      ;
; 0.281 ; controller:u2|state.s0      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.408      ;
; 0.283 ; controller:u2|state.s0      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.410      ;
; 0.283 ; controller:u2|state.s0      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.410      ;
; 0.286 ; controller:u2|state.s0      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.413      ;
; 0.310 ; controller:u2|state.s2      ; controller:u2|state.s3 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.419      ;
; 0.311 ; controller:u2|state.s6      ; controller:u2|state.s7 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.420      ;
; 0.315 ; controller:u2|state.s7      ; controller:u2|state.s8 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.424      ;
; 0.316 ; datapath:u1|product[2]      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.426      ;
; 0.317 ; datapath:u1|product[3]      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.427      ;
; 0.318 ; controller:u2|state.s5      ; controller:u2|state.s6 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.427      ;
; 0.318 ; datapath:u1|product[1]      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.026      ; 0.428      ;
; 0.324 ; controller:u2|state.s8      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.433      ;
; 0.329 ; datapath:u1|product[5]      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.438      ;
; 0.330 ; datapath:u1|product[7]      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.439      ;
; 0.359 ; datapath:u1|carry           ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.498      ;
; 0.377 ; datapath:u1|product[0]      ; controller:u2|state.s7 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.475      ;
; 0.389 ; datapath:u1|product[6]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.498      ;
; 0.432 ; datapath:u1|multiplicand[3] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.643      ;
; 0.435 ; datapath:u1|multiplicand[1] ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.646      ;
; 0.490 ; datapath:u1|multiplicand[0] ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.701      ;
; 0.491 ; controller:u2|state.s4      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 0.883      ;
; 0.491 ; controller:u2|state.s4      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 0.883      ;
; 0.502 ; controller:u2|state.s6      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 0.894      ;
; 0.502 ; controller:u2|state.s6      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 0.894      ;
; 0.524 ; controller:u2|state.s0      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.633      ;
; 0.533 ; controller:u2|state.s7      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.642      ;
; 0.540 ; controller:u2|state.s0      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 0.912      ;
; 0.573 ; datapath:u1|product[0]      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.274      ; 0.931      ;
; 0.578 ; datapath:u1|multiplicand[2] ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.789      ;
; 0.580 ; controller:u2|state.s4      ; controller:u2|state.s5 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.689      ;
; 0.592 ; datapath:u1|multiplicand[2] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.803      ;
; 0.595 ; datapath:u1|multiplicand[0] ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.806      ;
; 0.604 ; controller:u2|state.s3      ; controller:u2|state.s4 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.713      ;
; 0.605 ; controller:u2|state.s4      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.308      ; 0.997      ;
; 0.606 ; controller:u2|state.s4      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.308      ; 0.998      ;
; 0.610 ; controller:u2|state.s7      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 0.982      ;
; 0.616 ; controller:u2|state.s6      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.008      ;
; 0.617 ; controller:u2|state.s6      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.009      ;
; 0.620 ; datapath:u1|product[7]      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.729      ;
; 0.627 ; controller:u2|state.s4      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 0.999      ;
; 0.628 ; datapath:u1|product[5]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.737      ;
; 0.638 ; controller:u2|state.s6      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 1.010      ;
; 0.639 ; controller:u2|state.s8      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.031      ;
; 0.639 ; controller:u2|state.s8      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.031      ;
; 0.641 ; controller:u2|state.s2      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.033      ;
; 0.641 ; controller:u2|state.s2      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.033      ;
; 0.643 ; datapath:u1|multiplicand[1] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.854      ;
; 0.643 ; datapath:u1|product[0]      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.294      ; 1.021      ;
; 0.643 ; datapath:u1|product[0]      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.294      ; 1.021      ;
; 0.656 ; controller:u2|state.s3      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 1.028      ;
; 0.658 ; datapath:u1|multiplicand[0] ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.869      ;
; 0.659 ; datapath:u1|product[0]      ; controller:u2|state.s0 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.757      ;
; 0.663 ; datapath:u1|product[4]      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.772      ;
; 0.671 ; controller:u2|state.s7      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.063      ;
; 0.671 ; controller:u2|state.s7      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.063      ;
; 0.680 ; datapath:u1|product[4]      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; -0.224     ; 0.540      ;
; 0.684 ; datapath:u1|product[0]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.294      ; 1.062      ;
; 0.688 ; datapath:u1|product[0]      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.294      ; 1.066      ;
; 0.689 ; controller:u2|state.s0      ; controller:u2|state.s1 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.798      ;
; 0.725 ; datapath:u1|multiplicand[1] ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.936      ;
; 0.727 ; controller:u2|state.s3      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.119      ;
; 0.727 ; controller:u2|state.s3      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.119      ;
; 0.731 ; datapath:u1|product[0]      ; controller:u2|state.s4 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.829      ;
; 0.733 ; controller:u2|state.s3      ; controller:u2|state.s5 ; clk          ; clk         ; 0.000        ; 0.025      ; 0.842      ;
; 0.740 ; datapath:u1|multiplicand[0] ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.127      ; 0.951      ;
; 0.746 ; controller:u2|state.s7      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.138      ;
; 0.748 ; controller:u2|state.s5      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 1.120      ;
; 0.749 ; controller:u2|state.s1      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 1.121      ;
; 0.750 ; controller:u2|state.s7      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.142      ;
; 0.753 ; controller:u2|state.s8      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.145      ;
; 0.754 ; controller:u2|state.s8      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.146      ;
; 0.755 ; controller:u2|state.s2      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.147      ;
; 0.755 ; datapath:u1|product[6]      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.864      ;
; 0.756 ; controller:u2|state.s2      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.148      ;
; 0.767 ; datapath:u1|product[4]      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.876      ;
; 0.769 ; datapath:u1|product[6]      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.025      ; 0.878      ;
; 0.775 ; controller:u2|state.s8      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 1.147      ;
; 0.777 ; controller:u2|state.s2      ; datapath:u1|carry      ; clk          ; clk         ; 0.000        ; 0.288      ; 1.149      ;
; 0.792 ; datapath:u1|product[0]      ; controller:u2|state.s5 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.890      ;
; 0.794 ; controller:u2|state.s4      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.921      ;
; 0.794 ; controller:u2|state.s4      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.921      ;
; 0.794 ; controller:u2|state.s4      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.921      ;
; 0.794 ; controller:u2|state.s4      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.921      ;
; 0.802 ; controller:u2|state.s3      ; datapath:u1|product[5] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.194      ;
; 0.805 ; controller:u2|state.s6      ; datapath:u1|product[3] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.932      ;
; 0.805 ; controller:u2|state.s6      ; datapath:u1|product[2] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.932      ;
; 0.805 ; controller:u2|state.s6      ; datapath:u1|product[1] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.932      ;
; 0.805 ; controller:u2|state.s6      ; datapath:u1|product[0] ; clk          ; clk         ; 0.000        ; 0.043      ; 0.932      ;
; 0.806 ; controller:u2|state.s3      ; datapath:u1|product[7] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.198      ;
; 0.809 ; controller:u2|state.s5      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.201      ;
; 0.809 ; controller:u2|state.s5      ; datapath:u1|product[4] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.201      ;
; 0.810 ; controller:u2|state.s1      ; datapath:u1|product[6] ; clk          ; clk         ; 0.000        ; 0.308      ; 1.202      ;
+-------+-----------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; controller:u2|state.s8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|carry           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:u1|product[7]      ;
; -0.123 ; 0.061        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[4]      ;
; -0.123 ; 0.061        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[5]      ;
; -0.123 ; 0.061        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[6]      ;
; -0.123 ; 0.061        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[7]      ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; -0.117 ; 0.067        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|carry           ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[0]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[1]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[2]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:u1|product[3]      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s0      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s1      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s2      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s3      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s4      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s5      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s6      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s7      ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; controller:u2|state.s8      ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[4]|clk           ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[5]|clk           ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[6]|clk           ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[7]|clk           ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[0]|clk      ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[1]|clk      ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[2]|clk      ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|multiplicand[3]|clk      ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|carry|clk                ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[0]|clk           ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[1]|clk           ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[2]|clk           ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|product[3]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s0|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s1|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s2|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s3|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s4|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s5|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s6|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s7|clk             ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u2|state.s8|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s0      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s1      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s2      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s3      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s4      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s5      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s6      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s7      ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; controller:u2|state.s8      ;
; 0.688  ; 0.904        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[0]      ;
; 0.688  ; 0.904        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[1]      ;
; 0.688  ; 0.904        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[2]      ;
; 0.688  ; 0.904        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[3]      ;
; 0.709  ; 0.925        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|carry           ;
; 0.715  ; 0.931        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[0] ;
; 0.715  ; 0.931        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[1] ;
; 0.715  ; 0.931        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[2] ;
; 0.715  ; 0.931        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|multiplicand[3] ;
; 0.721  ; 0.937        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[4]      ;
; 0.721  ; 0.937        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[5]      ;
; 0.721  ; 0.937        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[6]      ;
; 0.721  ; 0.937        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:u1|product[7]      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s0|clk             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s1|clk             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s2|clk             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s3|clk             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s4|clk             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s5|clk             ;
; 0.902  ; 0.902        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u2|state.s6|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 1.309 ; 1.933 ; Rise       ; clk             ;
; start     ; clk        ; 2.272 ; 2.890 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 1.608 ; 2.253 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 1.341 ; 1.934 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 1.425 ; 2.045 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 1.423 ; 2.040 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 1.608 ; 2.253 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 1.829 ; 2.520 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 1.630 ; 2.280 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 1.817 ; 2.499 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 1.705 ; 2.363 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 1.829 ; 2.520 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.072 ; -1.683 ; Rise       ; clk             ;
; start     ; clk        ; -1.297 ; -1.923 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -1.132 ; -1.717 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.132 ; -1.717 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.212 ; -1.824 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -1.210 ; -1.819 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -1.388 ; -2.024 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -1.412 ; -2.035 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -1.412 ; -2.035 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -1.592 ; -2.245 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -1.490 ; -2.132 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -1.580 ; -2.252 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 5.799 ; 6.177 ; Rise       ; clk             ;
;  product[0] ; clk        ; 4.213 ; 4.476 ; Rise       ; clk             ;
;  product[1] ; clk        ; 4.843 ; 5.161 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.700 ; 4.974 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.789 ; 3.968 ; Rise       ; clk             ;
;  product[4] ; clk        ; 4.584 ; 4.838 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.920 ; 4.098 ; Rise       ; clk             ;
;  product[6] ; clk        ; 5.799 ; 6.177 ; Rise       ; clk             ;
;  product[7] ; clk        ; 4.404 ; 4.660 ; Rise       ; clk             ;
; ready       ; clk        ; 4.051 ; 3.848 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 3.656 ; 3.828 ; Rise       ; clk             ;
;  product[0] ; clk        ; 4.065 ; 4.318 ; Rise       ; clk             ;
;  product[1] ; clk        ; 4.668 ; 4.973 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.531 ; 4.794 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.656 ; 3.828 ; Rise       ; clk             ;
;  product[4] ; clk        ; 4.420 ; 4.664 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.783 ; 3.953 ; Rise       ; clk             ;
;  product[6] ; clk        ; 5.588 ; 5.950 ; Rise       ; clk             ;
;  product[7] ; clk        ; 4.247 ; 4.494 ; Rise       ; clk             ;
; ready       ; clk        ; 3.880 ; 3.701 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 4.897 ; 5.657 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 4.726 ; 5.472 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.195  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.195  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -25.227 ; 0.0   ; 0.0      ; 0.0     ; -31.27              ;
;  clk             ; -25.227 ; 0.000 ; N/A      ; N/A     ; -31.270             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clk        ; 2.451 ; 2.813 ; Rise       ; clk             ;
; start     ; clk        ; 4.398 ; 4.724 ; Rise       ; clk             ;
; word1[*]  ; clk        ; 2.984 ; 3.379 ; Rise       ; clk             ;
;  word1[0] ; clk        ; 2.478 ; 2.831 ; Rise       ; clk             ;
;  word1[1] ; clk        ; 2.656 ; 3.027 ; Rise       ; clk             ;
;  word1[2] ; clk        ; 2.625 ; 2.997 ; Rise       ; clk             ;
;  word1[3] ; clk        ; 2.984 ; 3.379 ; Rise       ; clk             ;
; word2[*]  ; clk        ; 3.471 ; 3.918 ; Rise       ; clk             ;
;  word2[0] ; clk        ; 3.077 ; 3.465 ; Rise       ; clk             ;
;  word2[1] ; clk        ; 3.437 ; 3.856 ; Rise       ; clk             ;
;  word2[2] ; clk        ; 3.176 ; 3.571 ; Rise       ; clk             ;
;  word2[3] ; clk        ; 3.471 ; 3.918 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clk        ; -1.072 ; -1.683 ; Rise       ; clk             ;
; start     ; clk        ; -1.297 ; -1.923 ; Rise       ; clk             ;
; word1[*]  ; clk        ; -1.132 ; -1.717 ; Rise       ; clk             ;
;  word1[0] ; clk        ; -1.132 ; -1.717 ; Rise       ; clk             ;
;  word1[1] ; clk        ; -1.212 ; -1.824 ; Rise       ; clk             ;
;  word1[2] ; clk        ; -1.210 ; -1.819 ; Rise       ; clk             ;
;  word1[3] ; clk        ; -1.388 ; -2.024 ; Rise       ; clk             ;
; word2[*]  ; clk        ; -1.412 ; -2.035 ; Rise       ; clk             ;
;  word2[0] ; clk        ; -1.412 ; -2.035 ; Rise       ; clk             ;
;  word2[1] ; clk        ; -1.592 ; -2.245 ; Rise       ; clk             ;
;  word2[2] ; clk        ; -1.490 ; -2.132 ; Rise       ; clk             ;
;  word2[3] ; clk        ; -1.580 ; -2.252 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; product[*]  ; clk        ; 11.606 ; 11.465 ; Rise       ; clk             ;
;  product[0] ; clk        ; 8.231  ; 8.344  ; Rise       ; clk             ;
;  product[1] ; clk        ; 9.629  ; 9.606  ; Rise       ; clk             ;
;  product[2] ; clk        ; 9.421  ; 9.287  ; Rise       ; clk             ;
;  product[3] ; clk        ; 7.516  ; 7.505  ; Rise       ; clk             ;
;  product[4] ; clk        ; 9.212  ; 9.199  ; Rise       ; clk             ;
;  product[5] ; clk        ; 7.749  ; 7.831  ; Rise       ; clk             ;
;  product[6] ; clk        ; 11.606 ; 11.465 ; Rise       ; clk             ;
;  product[7] ; clk        ; 8.699  ; 8.798  ; Rise       ; clk             ;
; ready       ; clk        ; 7.745  ; 7.647  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; product[*]  ; clk        ; 3.656 ; 3.828 ; Rise       ; clk             ;
;  product[0] ; clk        ; 4.065 ; 4.318 ; Rise       ; clk             ;
;  product[1] ; clk        ; 4.668 ; 4.973 ; Rise       ; clk             ;
;  product[2] ; clk        ; 4.531 ; 4.794 ; Rise       ; clk             ;
;  product[3] ; clk        ; 3.656 ; 3.828 ; Rise       ; clk             ;
;  product[4] ; clk        ; 4.420 ; 4.664 ; Rise       ; clk             ;
;  product[5] ; clk        ; 3.783 ; 3.953 ; Rise       ; clk             ;
;  product[6] ; clk        ; 5.588 ; 5.950 ; Rise       ; clk             ;
;  product[7] ; clk        ; 4.247 ; 4.494 ; Rise       ; clk             ;
; ready       ; clk        ; 3.880 ; 3.701 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 9.534 ; 9.842 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; ready       ;    ; 4.726 ; 5.472 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; product[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; product[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word2[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; word1[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; product[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; product[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 235      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 235      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 17 10:21:40 2021
Info: Command: quartus_sta unsign -c unsign
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'unsign.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.195       -25.227 clk 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -31.270 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.859
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.859       -20.861 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -31.270 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.553
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.553        -3.060 clk 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.164 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4647 megabytes
    Info: Processing ended: Wed Nov 17 10:21:42 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


