TimeQuest Timing Analyzer report for control_logic
Wed Jan  4 21:39:30 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Propagation Delay
 12. Minimum Propagation Delay
 13. Fast Model Setup Summary
 14. Fast Model Hold Summary
 15. Fast Model Recovery Summary
 16. Fast Model Removal Summary
 17. Fast Model Minimum Pulse Width Summary
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Multicorner Timing Analysis Summary
 21. Progagation Delay
 22. Minimum Progagation Delay
 23. Clock Transfers
 24. Report TCCS
 25. Report RSKM
 26. Unconstrained Paths
 27. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; control_logic                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AT144A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


----------
; Clocks ;
----------
No clocks to report.


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


------------------------------------------
; Slow Model Minimum Pulse Width Summary ;
------------------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; AC_MOD        ; AC_LOAD     ; 13.201 ;        ;        ; 13.201 ;
; ADD           ; MD_IN_SEL   ; 6.785  ;        ;        ; 6.785  ;
; ANDD          ; AC_LOAD     ; 6.935  ;        ;        ; 6.935  ;
; ANDD          ; MD_IN_SEL   ; 7.022  ;        ;        ; 7.022  ;
; ANDD          ; MD_LOAD     ; 8.246  ;        ;        ; 8.246  ;
; DCA           ; AC_LOAD     ; 12.197 ;        ;        ; 12.197 ;
; DCA           ; MD_BUS_SEL  ;        ; 12.289 ; 12.289 ;        ;
; DCA           ; MD_LOAD     ; 14.056 ;        ;        ; 14.056 ;
; IND           ; MA_LOAD_HI  ; 12.522 ;        ;        ; 12.522 ;
; IND           ; PC_LOAD_HI  ; 12.101 ;        ;        ; 12.101 ;
; IR[4]         ; MA_CLR_HI   ;        ; 11.773 ; 11.773 ;        ;
; IR[4]         ; MA_LOAD_HI  ; 11.723 ;        ;        ; 11.723 ;
; IRQ           ; MA_CLR_HI   ; 12.529 ;        ;        ; 12.529 ;
; IRQ           ; MA_CLR_LO   ; 12.465 ;        ;        ; 12.465 ;
; IRQ           ; MD_BUS_SEL  ; 13.226 ;        ;        ; 13.226 ;
; IRQ           ; MD_LOAD     ; 13.800 ;        ;        ; 13.800 ;
; IRQ           ; PC_LOAD_HI  ; 12.869 ;        ;        ; 12.869 ;
; IRQ           ; PC_LOAD_LO  ; 13.470 ;        ;        ; 13.470 ;
; ISZ           ; MD_BUS_SEL  ; 13.310 ;        ;        ; 13.310 ;
; ISZ           ; MD_IN_SEL   ; 12.670 ;        ;        ; 12.670 ;
; ISZ           ; MD_LOAD     ; 13.677 ;        ;        ; 13.677 ;
; ISZ           ; PC_BUS_SEL  ; 11.998 ;        ;        ; 11.998 ;
; ISZ           ; PC_LOAD_HI  ; 13.589 ;        ;        ; 13.589 ;
; ISZ           ; PC_LOAD_LO  ; 13.283 ;        ;        ; 13.283 ;
; IS_AUTO_INDEX ; MD_BUS_SEL  ; 6.774  ;        ;        ; 6.774  ;
; IS_AUTO_INDEX ; MD_LOAD     ; 8.757  ;        ;        ; 8.757  ;
; IS_ZERO       ; MA_CLR_HI   ; 12.619 ;        ;        ; 12.619 ;
; IS_ZERO       ; PC_CLR_HI   ; 11.060 ;        ;        ; 11.060 ;
; IS_ZERO_LAST  ; PC_LOAD_HI  ; 13.030 ;        ;        ; 13.030 ;
; IS_ZERO_LAST  ; PC_LOAD_LO  ; 12.689 ;        ;        ; 12.689 ;
; JMP           ; MA_CLR_HI   ;        ; 12.242 ; 12.242 ;        ;
; JMP           ; MA_LOAD_HI  ;        ; 12.206 ; 12.206 ;        ;
; JMP           ; PC_CLR_HI   ; 10.012 ;        ;        ; 10.012 ;
; JMP           ; PC_LOAD_HI  ; 11.653 ;        ;        ; 11.653 ;
; JMP           ; PC_LOAD_LO  ; 12.678 ;        ;        ; 12.678 ;
; JMS           ; MD_LOAD     ; 14.562 ;        ;        ; 14.562 ;
; JMS           ; PC_BUS_SEL  ; 11.679 ;        ;        ; 11.679 ;
; JMS           ; PC_LOAD_HI  ; 13.621 ;        ;        ; 13.621 ;
; JMS           ; PC_LOAD_LO  ; 13.842 ;        ;        ; 13.842 ;
; MEM_INST      ; MA_CLR_HI   ; 12.552 ;        ;        ; 12.552 ;
; MEM_INST      ; MA_LOAD_HI  ; 12.203 ;        ;        ; 12.203 ;
; MEM_INST      ; MD_BUS_SEL  ; 12.566 ;        ;        ; 12.566 ;
; OSR           ; SR_BUS_SEL  ; 11.707 ;        ;        ; 11.707 ;
; ROTATE_MASTER ; AC_LOAD     ; 13.099 ;        ;        ; 13.099 ;
; ROTATE_TWICE  ; AC_LOAD     ; 12.874 ;        ;        ; 12.874 ;
; SKIP_MASTER   ; PC_BUS_SEL  ; 12.534 ;        ;        ; 12.534 ;
; SKIP_MASTER   ; PC_LOAD_HI  ; 13.615 ;        ;        ; 13.615 ;
; SKIP_MASTER   ; PC_LOAD_LO  ; 13.766 ;        ;        ; 13.766 ;
; TAD           ; AC_LOAD     ; 11.584 ;        ;        ; 11.584 ;
; TAD           ; MD_LOAD     ; 13.295 ;        ;        ; 13.295 ;
; s_states[0]   ; AC_LOAD     ; 12.486 ;        ;        ; 12.486 ;
; s_states[0]   ; IR_LOAD     ; 10.563 ;        ;        ; 10.563 ;
; s_states[0]   ; MA_LOAD_HI  ; 11.916 ;        ;        ; 11.916 ;
; s_states[0]   ; MD_BUS_SEL  ; 12.687 ;        ;        ; 12.687 ;
; s_states[0]   ; MD_IN_SEL   ; 10.749 ;        ;        ; 10.749 ;
; s_states[0]   ; MD_LOAD     ; 12.750 ;        ;        ; 12.750 ;
; s_states[0]   ; PC_BUS_SEL  ; 10.984 ;        ;        ; 10.984 ;
; s_states[0]   ; PC_LOAD_HI  ; 13.466 ;        ;        ; 13.466 ;
; s_states[0]   ; PC_LOAD_LO  ; 13.060 ;        ;        ; 13.060 ;
; s_states[0]   ; SR_BUS_SEL  ; 11.441 ;        ;        ; 11.441 ;
; s_states[1]   ; MA_CLR_HI   ; 11.922 ;        ;        ; 11.922 ;
; s_states[1]   ; MA_LOAD_HI  ; 11.875 ;        ;        ; 11.875 ;
; s_states[1]   ; MD_BUS_SEL  ; 12.300 ;        ;        ; 12.300 ;
; s_states[1]   ; MD_IN_SEL   ; 11.304 ;        ;        ; 11.304 ;
; s_states[1]   ; MD_LOAD     ; 13.880 ;        ;        ; 13.880 ;
; s_states[2]   ; AC_LOAD     ; 10.785 ;        ;        ; 10.785 ;
; s_states[2]   ; MA_CLR_HI   ; 12.470 ;        ;        ; 12.470 ;
; s_states[2]   ; MA_LOAD_HI  ; 12.443 ;        ;        ; 12.443 ;
; s_states[2]   ; MD_BUS_SEL  ; 11.450 ;        ;        ; 11.450 ;
; s_states[2]   ; MD_IN_SEL   ; 12.522 ;        ;        ; 12.522 ;
; s_states[2]   ; MD_LOAD     ; 13.967 ;        ;        ; 13.967 ;
; s_states[2]   ; PC_BUS_SEL  ; 10.952 ;        ;        ; 10.952 ;
; s_states[2]   ; PC_CLR_HI   ; 10.537 ;        ;        ; 10.537 ;
; s_states[2]   ; PC_LOAD_HI  ; 12.989 ;        ;        ; 12.989 ;
; s_states[2]   ; PC_LOAD_LO  ; 11.892 ;        ;        ; 11.892 ;
; s_states[3]   ; MA_CLR_HI   ; 12.821 ;        ;        ; 12.821 ;
; s_states[3]   ; MA_CLR_LO   ; 12.757 ;        ;        ; 12.757 ;
; s_states[3]   ; MD_BUS_SEL  ; 13.517 ;        ;        ; 13.517 ;
; s_states[3]   ; MD_LOAD     ; 14.092 ;        ;        ; 14.092 ;
; s_states[3]   ; PC_LOAD_HI  ; 13.159 ;        ;        ; 13.159 ;
; s_states[3]   ; PC_LOAD_LO  ; 13.760 ;        ;        ; 13.760 ;
; t_states[0]   ; MA_CLR_HI   ; 11.846 ;        ;        ; 11.846 ;
; t_states[0]   ; MA_CLR_LO   ; 11.782 ;        ;        ; 11.782 ;
; t_states[0]   ; MA_LOAD_HI  ; 10.708 ;        ;        ; 10.708 ;
; t_states[0]   ; MD_BUS_SEL  ; 13.227 ;        ;        ; 13.227 ;
; t_states[0]   ; MD_LOAD     ; 13.117 ;        ;        ; 13.117 ;
; t_states[0]   ; PC_BUS_SEL  ; 11.502 ;        ;        ; 11.502 ;
; t_states[0]   ; PC_CLR_HI   ; 10.706 ;        ;        ; 10.706 ;
; t_states[0]   ; PC_LOAD_HI  ; 12.380 ;        ;        ; 12.380 ;
; t_states[0]   ; PC_LOAD_LO  ; 13.409 ;        ;        ; 13.409 ;
; t_states[1]   ; MD_LOAD     ; 14.008 ;        ;        ; 14.008 ;
; t_states[1]   ; PC_BUS_SEL  ; 11.593 ;        ;        ; 11.593 ;
; t_states[1]   ; PC_LOAD_HI  ; 12.192 ;        ;        ; 12.192 ;
; t_states[1]   ; PC_LOAD_LO  ; 12.825 ;        ;        ; 12.825 ;
; t_states[2]   ; IR_LOAD     ; 10.808 ;        ;        ; 10.808 ;
; t_states[2]   ; MD_BUS_SEL  ; 12.582 ;        ;        ; 12.582 ;
; t_states[2]   ; MD_IN_SEL   ; 13.239 ;        ;        ; 13.239 ;
; t_states[2]   ; MD_LOAD     ; 13.537 ;        ;        ; 13.537 ;
; t_states[2]   ; PC_LOAD_HI  ; 12.221 ;        ;        ; 12.221 ;
; t_states[2]   ; PC_LOAD_LO  ; 12.822 ;        ;        ; 12.822 ;
; t_states[3]   ; AC_LOAD     ; 12.643 ;        ;        ; 12.643 ;
; t_states[3]   ; MD_BUS_SEL  ; 11.848 ;        ;        ; 11.848 ;
; t_states[3]   ; MD_LOAD     ; 13.276 ;        ;        ; 13.276 ;
; t_states[3]   ; PC_BUS_SEL  ; 11.808 ;        ;        ; 11.808 ;
; t_states[3]   ; PC_LOAD_HI  ; 12.412 ;        ;        ; 12.412 ;
; t_states[3]   ; PC_LOAD_LO  ; 13.234 ;        ;        ; 13.234 ;
; t_states[3]   ; SR_BUS_SEL  ; 11.215 ;        ;        ; 11.215 ;
; t_states[4]   ; AC_LOAD     ; 7.016  ;        ;        ; 7.016  ;
; t_states[4]   ; MD_BUS_SEL  ; 7.915  ;        ;        ; 7.915  ;
; t_states[5]   ; PC_BUS_SEL  ; 11.308 ;        ;        ; 11.308 ;
; t_states[5]   ; PC_LOAD_HI  ; 12.518 ;        ;        ; 12.518 ;
; t_states[5]   ; PC_LOAD_LO  ; 12.586 ;        ;        ; 12.586 ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; AC_MOD        ; AC_LOAD     ; 13.201 ;        ;        ; 13.201 ;
; ADD           ; MD_IN_SEL   ; 6.785  ;        ;        ; 6.785  ;
; ANDD          ; AC_LOAD     ; 6.935  ;        ;        ; 6.935  ;
; ANDD          ; MD_IN_SEL   ; 7.022  ;        ;        ; 7.022  ;
; ANDD          ; MD_LOAD     ; 8.246  ;        ;        ; 8.246  ;
; DCA           ; AC_LOAD     ; 12.197 ;        ;        ; 12.197 ;
; DCA           ; MD_BUS_SEL  ;        ; 12.289 ; 12.289 ;        ;
; DCA           ; MD_LOAD     ; 14.056 ;        ;        ; 14.056 ;
; IND           ; MA_LOAD_HI  ; 12.522 ;        ;        ; 12.522 ;
; IND           ; PC_LOAD_HI  ; 12.101 ;        ;        ; 12.101 ;
; IR[4]         ; MA_CLR_HI   ;        ; 11.773 ; 11.773 ;        ;
; IR[4]         ; MA_LOAD_HI  ; 11.723 ;        ;        ; 11.723 ;
; IRQ           ; MA_CLR_HI   ; 12.529 ;        ;        ; 12.529 ;
; IRQ           ; MA_CLR_LO   ; 12.465 ;        ;        ; 12.465 ;
; IRQ           ; MD_BUS_SEL  ; 13.226 ;        ;        ; 13.226 ;
; IRQ           ; MD_LOAD     ; 13.800 ;        ;        ; 13.800 ;
; IRQ           ; PC_LOAD_HI  ; 12.869 ;        ;        ; 12.869 ;
; IRQ           ; PC_LOAD_LO  ; 13.470 ;        ;        ; 13.470 ;
; ISZ           ; MD_BUS_SEL  ; 13.310 ;        ;        ; 13.310 ;
; ISZ           ; MD_IN_SEL   ; 12.670 ;        ;        ; 12.670 ;
; ISZ           ; MD_LOAD     ; 12.598 ;        ;        ; 12.598 ;
; ISZ           ; PC_BUS_SEL  ; 11.998 ;        ;        ; 11.998 ;
; ISZ           ; PC_LOAD_HI  ; 13.589 ;        ;        ; 13.589 ;
; ISZ           ; PC_LOAD_LO  ; 13.283 ;        ;        ; 13.283 ;
; IS_AUTO_INDEX ; MD_BUS_SEL  ; 6.774  ;        ;        ; 6.774  ;
; IS_AUTO_INDEX ; MD_LOAD     ; 8.757  ;        ;        ; 8.757  ;
; IS_ZERO       ; MA_CLR_HI   ; 12.619 ;        ;        ; 12.619 ;
; IS_ZERO       ; PC_CLR_HI   ; 11.060 ;        ;        ; 11.060 ;
; IS_ZERO_LAST  ; PC_LOAD_HI  ; 13.030 ;        ;        ; 13.030 ;
; IS_ZERO_LAST  ; PC_LOAD_LO  ; 12.689 ;        ;        ; 12.689 ;
; JMP           ; MA_CLR_HI   ;        ; 12.242 ; 12.242 ;        ;
; JMP           ; MA_LOAD_HI  ;        ; 12.206 ; 12.206 ;        ;
; JMP           ; PC_CLR_HI   ; 10.012 ;        ;        ; 10.012 ;
; JMP           ; PC_LOAD_HI  ; 11.653 ;        ;        ; 11.653 ;
; JMP           ; PC_LOAD_LO  ; 12.678 ;        ;        ; 12.678 ;
; JMS           ; MD_LOAD     ; 14.562 ;        ;        ; 14.562 ;
; JMS           ; PC_BUS_SEL  ; 11.679 ;        ;        ; 11.679 ;
; JMS           ; PC_LOAD_HI  ; 13.621 ;        ;        ; 13.621 ;
; JMS           ; PC_LOAD_LO  ; 13.842 ;        ;        ; 13.842 ;
; MEM_INST      ; MA_CLR_HI   ; 12.552 ;        ;        ; 12.552 ;
; MEM_INST      ; MA_LOAD_HI  ; 12.203 ;        ;        ; 12.203 ;
; MEM_INST      ; MD_BUS_SEL  ; 11.719 ;        ;        ; 11.719 ;
; OSR           ; SR_BUS_SEL  ; 11.707 ;        ;        ; 11.707 ;
; ROTATE_MASTER ; AC_LOAD     ; 13.099 ;        ;        ; 13.099 ;
; ROTATE_TWICE  ; AC_LOAD     ; 12.874 ;        ;        ; 12.874 ;
; SKIP_MASTER   ; PC_BUS_SEL  ; 12.534 ;        ;        ; 12.534 ;
; SKIP_MASTER   ; PC_LOAD_HI  ; 13.615 ;        ;        ; 13.615 ;
; SKIP_MASTER   ; PC_LOAD_LO  ; 13.766 ;        ;        ; 13.766 ;
; TAD           ; AC_LOAD     ; 11.584 ;        ;        ; 11.584 ;
; TAD           ; MD_LOAD     ; 13.295 ;        ;        ; 13.295 ;
; s_states[0]   ; AC_LOAD     ; 11.642 ;        ;        ; 11.642 ;
; s_states[0]   ; IR_LOAD     ; 10.563 ;        ;        ; 10.563 ;
; s_states[0]   ; MA_LOAD_HI  ; 11.916 ;        ;        ; 11.916 ;
; s_states[0]   ; MD_BUS_SEL  ; 12.687 ;        ;        ; 12.687 ;
; s_states[0]   ; MD_IN_SEL   ; 10.749 ;        ;        ; 10.749 ;
; s_states[0]   ; MD_LOAD     ; 12.750 ;        ;        ; 12.750 ;
; s_states[0]   ; PC_BUS_SEL  ; 10.984 ;        ;        ; 10.984 ;
; s_states[0]   ; PC_LOAD_HI  ; 12.408 ;        ;        ; 12.408 ;
; s_states[0]   ; PC_LOAD_LO  ; 13.060 ;        ;        ; 13.060 ;
; s_states[0]   ; SR_BUS_SEL  ; 11.441 ;        ;        ; 11.441 ;
; s_states[1]   ; MA_CLR_HI   ; 11.922 ;        ;        ; 11.922 ;
; s_states[1]   ; MA_LOAD_HI  ; 11.875 ;        ;        ; 11.875 ;
; s_states[1]   ; MD_BUS_SEL  ; 12.300 ;        ;        ; 12.300 ;
; s_states[1]   ; MD_IN_SEL   ; 11.304 ;        ;        ; 11.304 ;
; s_states[1]   ; MD_LOAD     ; 13.880 ;        ;        ; 13.880 ;
; s_states[2]   ; AC_LOAD     ; 10.785 ;        ;        ; 10.785 ;
; s_states[2]   ; MA_CLR_HI   ; 12.470 ;        ;        ; 12.470 ;
; s_states[2]   ; MA_LOAD_HI  ; 12.443 ;        ;        ; 12.443 ;
; s_states[2]   ; MD_BUS_SEL  ; 11.450 ;        ;        ; 11.450 ;
; s_states[2]   ; MD_IN_SEL   ; 12.522 ;        ;        ; 12.522 ;
; s_states[2]   ; MD_LOAD     ; 11.889 ;        ;        ; 11.889 ;
; s_states[2]   ; PC_BUS_SEL  ; 10.952 ;        ;        ; 10.952 ;
; s_states[2]   ; PC_CLR_HI   ; 10.537 ;        ;        ; 10.537 ;
; s_states[2]   ; PC_LOAD_HI  ; 11.292 ;        ;        ; 11.292 ;
; s_states[2]   ; PC_LOAD_LO  ; 11.892 ;        ;        ; 11.892 ;
; s_states[3]   ; MA_CLR_HI   ; 12.821 ;        ;        ; 12.821 ;
; s_states[3]   ; MA_CLR_LO   ; 12.757 ;        ;        ; 12.757 ;
; s_states[3]   ; MD_BUS_SEL  ; 13.517 ;        ;        ; 13.517 ;
; s_states[3]   ; MD_LOAD     ; 14.092 ;        ;        ; 14.092 ;
; s_states[3]   ; PC_LOAD_HI  ; 13.159 ;        ;        ; 13.159 ;
; s_states[3]   ; PC_LOAD_LO  ; 13.760 ;        ;        ; 13.760 ;
; t_states[0]   ; MA_CLR_HI   ; 10.722 ;        ;        ; 10.722 ;
; t_states[0]   ; MA_CLR_LO   ; 11.782 ;        ;        ; 11.782 ;
; t_states[0]   ; MA_LOAD_HI  ; 10.708 ;        ;        ; 10.708 ;
; t_states[0]   ; MD_BUS_SEL  ; 12.222 ;        ;        ; 12.222 ;
; t_states[0]   ; MD_LOAD     ; 13.117 ;        ;        ; 13.117 ;
; t_states[0]   ; PC_BUS_SEL  ; 11.502 ;        ;        ; 11.502 ;
; t_states[0]   ; PC_CLR_HI   ; 10.706 ;        ;        ; 10.706 ;
; t_states[0]   ; PC_LOAD_HI  ; 12.380 ;        ;        ; 12.380 ;
; t_states[0]   ; PC_LOAD_LO  ; 13.409 ;        ;        ; 13.409 ;
; t_states[1]   ; MD_LOAD     ; 14.008 ;        ;        ; 14.008 ;
; t_states[1]   ; PC_BUS_SEL  ; 11.592 ;        ;        ; 11.592 ;
; t_states[1]   ; PC_LOAD_HI  ; 12.192 ;        ;        ; 12.192 ;
; t_states[1]   ; PC_LOAD_LO  ; 12.825 ;        ;        ; 12.825 ;
; t_states[2]   ; IR_LOAD     ; 10.808 ;        ;        ; 10.808 ;
; t_states[2]   ; MD_BUS_SEL  ; 12.582 ;        ;        ; 12.582 ;
; t_states[2]   ; MD_IN_SEL   ; 11.531 ;        ;        ; 11.531 ;
; t_states[2]   ; MD_LOAD     ; 12.995 ;        ;        ; 12.995 ;
; t_states[2]   ; PC_LOAD_HI  ; 12.221 ;        ;        ; 12.221 ;
; t_states[2]   ; PC_LOAD_LO  ; 12.822 ;        ;        ; 12.822 ;
; t_states[3]   ; AC_LOAD     ; 10.905 ;        ;        ; 10.905 ;
; t_states[3]   ; MD_BUS_SEL  ; 11.694 ;        ;        ; 11.694 ;
; t_states[3]   ; MD_LOAD     ; 12.024 ;        ;        ; 12.024 ;
; t_states[3]   ; PC_BUS_SEL  ; 11.808 ;        ;        ; 11.808 ;
; t_states[3]   ; PC_LOAD_HI  ; 12.412 ;        ;        ; 12.412 ;
; t_states[3]   ; PC_LOAD_LO  ; 13.037 ;        ;        ; 13.037 ;
; t_states[3]   ; SR_BUS_SEL  ; 11.215 ;        ;        ; 11.215 ;
; t_states[4]   ; AC_LOAD     ; 7.016  ;        ;        ; 7.016  ;
; t_states[4]   ; MD_BUS_SEL  ; 7.915  ;        ;        ; 7.915  ;
; t_states[5]   ; PC_BUS_SEL  ; 11.308 ;        ;        ; 11.308 ;
; t_states[5]   ; PC_LOAD_HI  ; 12.518 ;        ;        ; 12.518 ;
; t_states[5]   ; PC_LOAD_LO  ; 12.586 ;        ;        ; 12.586 ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


------------------------------------------
; Fast Model Minimum Pulse Width Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; AC_MOD        ; AC_LOAD     ; 5.934 ;       ;       ; 5.934 ;
; ADD           ; MD_IN_SEL   ; 2.919 ;       ;       ; 2.919 ;
; ANDD          ; AC_LOAD     ; 2.982 ;       ;       ; 2.982 ;
; ANDD          ; MD_IN_SEL   ; 2.988 ;       ;       ; 2.988 ;
; ANDD          ; MD_LOAD     ; 3.419 ;       ;       ; 3.419 ;
; DCA           ; AC_LOAD     ; 5.595 ;       ;       ; 5.595 ;
; DCA           ; MD_BUS_SEL  ;       ; 5.628 ; 5.628 ;       ;
; DCA           ; MD_LOAD     ; 6.225 ;       ;       ; 6.225 ;
; IND           ; MA_LOAD_HI  ; 5.750 ;       ;       ; 5.750 ;
; IND           ; PC_LOAD_HI  ; 5.572 ;       ;       ; 5.572 ;
; IR[4]         ; MA_CLR_HI   ;       ; 5.457 ; 5.457 ;       ;
; IR[4]         ; MA_LOAD_HI  ; 5.448 ;       ;       ; 5.448 ;
; IRQ           ; MA_CLR_HI   ; 5.718 ;       ;       ; 5.718 ;
; IRQ           ; MA_CLR_LO   ; 5.747 ;       ;       ; 5.747 ;
; IRQ           ; MD_BUS_SEL  ; 5.933 ;       ;       ; 5.933 ;
; IRQ           ; MD_LOAD     ; 6.156 ;       ;       ; 6.156 ;
; IRQ           ; PC_LOAD_HI  ; 5.849 ;       ;       ; 5.849 ;
; IRQ           ; PC_LOAD_LO  ; 6.064 ;       ;       ; 6.064 ;
; ISZ           ; MD_BUS_SEL  ; 5.964 ;       ;       ; 5.964 ;
; ISZ           ; MD_IN_SEL   ; 5.740 ;       ;       ; 5.740 ;
; ISZ           ; MD_LOAD     ; 6.094 ;       ;       ; 6.094 ;
; ISZ           ; PC_BUS_SEL  ; 5.522 ;       ;       ; 5.522 ;
; ISZ           ; PC_LOAD_HI  ; 6.065 ;       ;       ; 6.065 ;
; ISZ           ; PC_LOAD_LO  ; 5.982 ;       ;       ; 5.982 ;
; IS_AUTO_INDEX ; MD_BUS_SEL  ; 2.925 ;       ;       ; 2.925 ;
; IS_AUTO_INDEX ; MD_LOAD     ; 3.564 ;       ;       ; 3.564 ;
; IS_ZERO       ; MA_CLR_HI   ; 5.776 ;       ;       ; 5.776 ;
; IS_ZERO       ; PC_CLR_HI   ; 5.174 ;       ;       ; 5.174 ;
; IS_ZERO_LAST  ; PC_LOAD_HI  ; 5.899 ;       ;       ; 5.899 ;
; IS_ZERO_LAST  ; PC_LOAD_LO  ; 5.798 ;       ;       ; 5.798 ;
; JMP           ; MA_CLR_HI   ;       ; 5.662 ; 5.662 ;       ;
; JMP           ; MA_LOAD_HI  ;       ; 5.656 ; 5.656 ;       ;
; JMP           ; PC_CLR_HI   ; 4.810 ;       ;       ; 4.810 ;
; JMP           ; PC_LOAD_HI  ; 5.431 ;       ;       ; 5.431 ;
; JMP           ; PC_LOAD_LO  ; 5.781 ;       ;       ; 5.781 ;
; JMS           ; MD_LOAD     ; 6.435 ;       ;       ; 6.435 ;
; JMS           ; PC_BUS_SEL  ; 5.474 ;       ;       ; 5.474 ;
; JMS           ; PC_LOAD_HI  ; 6.111 ;       ;       ; 6.111 ;
; JMS           ; PC_LOAD_LO  ; 6.203 ;       ;       ; 6.203 ;
; MEM_INST      ; MA_CLR_HI   ; 5.748 ;       ;       ; 5.748 ;
; MEM_INST      ; MA_LOAD_HI  ; 5.630 ;       ;       ; 5.630 ;
; MEM_INST      ; MD_BUS_SEL  ; 5.723 ;       ;       ; 5.723 ;
; OSR           ; SR_BUS_SEL  ; 5.449 ;       ;       ; 5.449 ;
; ROTATE_MASTER ; AC_LOAD     ; 5.884 ;       ;       ; 5.884 ;
; ROTATE_TWICE  ; AC_LOAD     ; 5.824 ;       ;       ; 5.824 ;
; SKIP_MASTER   ; PC_BUS_SEL  ; 5.709 ;       ;       ; 5.709 ;
; SKIP_MASTER   ; PC_LOAD_HI  ; 6.083 ;       ;       ; 6.083 ;
; SKIP_MASTER   ; PC_LOAD_LO  ; 6.151 ;       ;       ; 6.151 ;
; TAD           ; AC_LOAD     ; 5.400 ;       ;       ; 5.400 ;
; TAD           ; MD_LOAD     ; 5.955 ;       ;       ; 5.955 ;
; s_states[0]   ; AC_LOAD     ; 5.689 ;       ;       ; 5.689 ;
; s_states[0]   ; IR_LOAD     ; 5.087 ;       ;       ; 5.087 ;
; s_states[0]   ; MA_LOAD_HI  ; 5.507 ;       ;       ; 5.507 ;
; s_states[0]   ; MD_BUS_SEL  ; 5.769 ;       ;       ; 5.769 ;
; s_states[0]   ; MD_IN_SEL   ; 5.138 ;       ;       ; 5.138 ;
; s_states[0]   ; MD_LOAD     ; 5.859 ;       ;       ; 5.859 ;
; s_states[0]   ; PC_BUS_SEL  ; 5.212 ;       ;       ; 5.212 ;
; s_states[0]   ; PC_LOAD_HI  ; 6.037 ;       ;       ; 6.037 ;
; s_states[0]   ; PC_LOAD_LO  ; 5.953 ;       ;       ; 5.953 ;
; s_states[0]   ; SR_BUS_SEL  ; 5.387 ;       ;       ; 5.387 ;
; s_states[1]   ; MA_CLR_HI   ; 5.518 ;       ;       ; 5.518 ;
; s_states[1]   ; MA_LOAD_HI  ; 5.510 ;       ;       ; 5.510 ;
; s_states[1]   ; MD_BUS_SEL  ; 5.678 ;       ;       ; 5.678 ;
; s_states[1]   ; MD_IN_SEL   ; 5.345 ;       ;       ; 5.345 ;
; s_states[1]   ; MD_LOAD     ; 6.193 ;       ;       ; 6.193 ;
; s_states[2]   ; AC_LOAD     ; 5.154 ;       ;       ; 5.154 ;
; s_states[2]   ; MA_CLR_HI   ; 5.748 ;       ;       ; 5.748 ;
; s_states[2]   ; MA_LOAD_HI  ; 5.750 ;       ;       ; 5.750 ;
; s_states[2]   ; MD_BUS_SEL  ; 5.372 ;       ;       ; 5.372 ;
; s_states[2]   ; MD_IN_SEL   ; 5.708 ;       ;       ; 5.708 ;
; s_states[2]   ; MD_LOAD     ; 6.225 ;       ;       ; 6.225 ;
; s_states[2]   ; PC_BUS_SEL  ; 5.193 ;       ;       ; 5.193 ;
; s_states[2]   ; PC_CLR_HI   ; 5.012 ;       ;       ; 5.012 ;
; s_states[2]   ; PC_LOAD_HI  ; 5.873 ;       ;       ; 5.873 ;
; s_states[2]   ; PC_LOAD_LO  ; 5.551 ;       ;       ; 5.551 ;
; s_states[3]   ; MA_CLR_HI   ; 5.834 ;       ;       ; 5.834 ;
; s_states[3]   ; MA_CLR_LO   ; 5.863 ;       ;       ; 5.863 ;
; s_states[3]   ; MD_BUS_SEL  ; 6.051 ;       ;       ; 6.051 ;
; s_states[3]   ; MD_LOAD     ; 6.272 ;       ;       ; 6.272 ;
; s_states[3]   ; PC_LOAD_HI  ; 5.964 ;       ;       ; 5.964 ;
; s_states[3]   ; PC_LOAD_LO  ; 6.179 ;       ;       ; 6.179 ;
; t_states[0]   ; MA_CLR_HI   ; 5.499 ;       ;       ; 5.499 ;
; t_states[0]   ; MA_CLR_LO   ; 5.528 ;       ;       ; 5.528 ;
; t_states[0]   ; MA_LOAD_HI  ; 5.112 ;       ;       ; 5.112 ;
; t_states[0]   ; MD_BUS_SEL  ; 5.927 ;       ;       ; 5.927 ;
; t_states[0]   ; MD_LOAD     ; 5.937 ;       ;       ; 5.937 ;
; t_states[0]   ; PC_BUS_SEL  ; 5.387 ;       ;       ; 5.387 ;
; t_states[0]   ; PC_CLR_HI   ; 5.063 ;       ;       ; 5.063 ;
; t_states[0]   ; PC_LOAD_HI  ; 5.681 ;       ;       ; 5.681 ;
; t_states[0]   ; PC_LOAD_LO  ; 6.033 ;       ;       ; 6.033 ;
; t_states[1]   ; MD_LOAD     ; 6.191 ;       ;       ; 6.191 ;
; t_states[1]   ; PC_BUS_SEL  ; 5.375 ;       ;       ; 5.375 ;
; t_states[1]   ; PC_LOAD_HI  ; 5.600 ;       ;       ; 5.600 ;
; t_states[1]   ; PC_LOAD_LO  ; 5.818 ;       ;       ; 5.818 ;
; t_states[2]   ; IR_LOAD     ; 5.162 ;       ;       ; 5.162 ;
; t_states[2]   ; MD_BUS_SEL  ; 5.758 ;       ;       ; 5.758 ;
; t_states[2]   ; MD_IN_SEL   ; 5.985 ;       ;       ; 5.985 ;
; t_states[2]   ; MD_LOAD     ; 6.099 ;       ;       ; 6.099 ;
; t_states[2]   ; PC_LOAD_HI  ; 5.666 ;       ;       ; 5.666 ;
; t_states[2]   ; PC_LOAD_LO  ; 5.881 ;       ;       ; 5.881 ;
; t_states[3]   ; AC_LOAD     ; 5.785 ;       ;       ; 5.785 ;
; t_states[3]   ; MD_BUS_SEL  ; 5.513 ;       ;       ; 5.513 ;
; t_states[3]   ; MD_LOAD     ; 5.984 ;       ;       ; 5.984 ;
; t_states[3]   ; PC_BUS_SEL  ; 5.469 ;       ;       ; 5.469 ;
; t_states[3]   ; PC_LOAD_HI  ; 5.700 ;       ;       ; 5.700 ;
; t_states[3]   ; PC_LOAD_LO  ; 5.987 ;       ;       ; 5.987 ;
; t_states[3]   ; SR_BUS_SEL  ; 5.295 ;       ;       ; 5.295 ;
; t_states[4]   ; AC_LOAD     ; 2.986 ;       ;       ; 2.986 ;
; t_states[4]   ; MD_BUS_SEL  ; 3.280 ;       ;       ; 3.280 ;
; t_states[5]   ; PC_BUS_SEL  ; 5.288 ;       ;       ; 5.288 ;
; t_states[5]   ; PC_LOAD_HI  ; 5.695 ;       ;       ; 5.695 ;
; t_states[5]   ; PC_LOAD_LO  ; 5.742 ;       ;       ; 5.742 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; AC_MOD        ; AC_LOAD     ; 5.934 ;       ;       ; 5.934 ;
; ADD           ; MD_IN_SEL   ; 2.919 ;       ;       ; 2.919 ;
; ANDD          ; AC_LOAD     ; 2.982 ;       ;       ; 2.982 ;
; ANDD          ; MD_IN_SEL   ; 2.988 ;       ;       ; 2.988 ;
; ANDD          ; MD_LOAD     ; 3.419 ;       ;       ; 3.419 ;
; DCA           ; AC_LOAD     ; 5.595 ;       ;       ; 5.595 ;
; DCA           ; MD_BUS_SEL  ;       ; 5.628 ; 5.628 ;       ;
; DCA           ; MD_LOAD     ; 6.225 ;       ;       ; 6.225 ;
; IND           ; MA_LOAD_HI  ; 5.750 ;       ;       ; 5.750 ;
; IND           ; PC_LOAD_HI  ; 5.572 ;       ;       ; 5.572 ;
; IR[4]         ; MA_CLR_HI   ;       ; 5.457 ; 5.457 ;       ;
; IR[4]         ; MA_LOAD_HI  ; 5.448 ;       ;       ; 5.448 ;
; IRQ           ; MA_CLR_HI   ; 5.718 ;       ;       ; 5.718 ;
; IRQ           ; MA_CLR_LO   ; 5.747 ;       ;       ; 5.747 ;
; IRQ           ; MD_BUS_SEL  ; 5.933 ;       ;       ; 5.933 ;
; IRQ           ; MD_LOAD     ; 6.156 ;       ;       ; 6.156 ;
; IRQ           ; PC_LOAD_HI  ; 5.849 ;       ;       ; 5.849 ;
; IRQ           ; PC_LOAD_LO  ; 6.064 ;       ;       ; 6.064 ;
; ISZ           ; MD_BUS_SEL  ; 5.964 ;       ;       ; 5.964 ;
; ISZ           ; MD_IN_SEL   ; 5.740 ;       ;       ; 5.740 ;
; ISZ           ; MD_LOAD     ; 5.771 ;       ;       ; 5.771 ;
; ISZ           ; PC_BUS_SEL  ; 5.522 ;       ;       ; 5.522 ;
; ISZ           ; PC_LOAD_HI  ; 6.065 ;       ;       ; 6.065 ;
; ISZ           ; PC_LOAD_LO  ; 5.982 ;       ;       ; 5.982 ;
; IS_AUTO_INDEX ; MD_BUS_SEL  ; 2.925 ;       ;       ; 2.925 ;
; IS_AUTO_INDEX ; MD_LOAD     ; 3.564 ;       ;       ; 3.564 ;
; IS_ZERO       ; MA_CLR_HI   ; 5.776 ;       ;       ; 5.776 ;
; IS_ZERO       ; PC_CLR_HI   ; 5.174 ;       ;       ; 5.174 ;
; IS_ZERO_LAST  ; PC_LOAD_HI  ; 5.899 ;       ;       ; 5.899 ;
; IS_ZERO_LAST  ; PC_LOAD_LO  ; 5.798 ;       ;       ; 5.798 ;
; JMP           ; MA_CLR_HI   ;       ; 5.662 ; 5.662 ;       ;
; JMP           ; MA_LOAD_HI  ;       ; 5.656 ; 5.656 ;       ;
; JMP           ; PC_CLR_HI   ; 4.810 ;       ;       ; 4.810 ;
; JMP           ; PC_LOAD_HI  ; 5.431 ;       ;       ; 5.431 ;
; JMP           ; PC_LOAD_LO  ; 5.781 ;       ;       ; 5.781 ;
; JMS           ; MD_LOAD     ; 6.435 ;       ;       ; 6.435 ;
; JMS           ; PC_BUS_SEL  ; 5.474 ;       ;       ; 5.474 ;
; JMS           ; PC_LOAD_HI  ; 6.111 ;       ;       ; 6.111 ;
; JMS           ; PC_LOAD_LO  ; 6.203 ;       ;       ; 6.203 ;
; MEM_INST      ; MA_CLR_HI   ; 5.748 ;       ;       ; 5.748 ;
; MEM_INST      ; MA_LOAD_HI  ; 5.630 ;       ;       ; 5.630 ;
; MEM_INST      ; MD_BUS_SEL  ; 5.455 ;       ;       ; 5.455 ;
; OSR           ; SR_BUS_SEL  ; 5.449 ;       ;       ; 5.449 ;
; ROTATE_MASTER ; AC_LOAD     ; 5.884 ;       ;       ; 5.884 ;
; ROTATE_TWICE  ; AC_LOAD     ; 5.824 ;       ;       ; 5.824 ;
; SKIP_MASTER   ; PC_BUS_SEL  ; 5.709 ;       ;       ; 5.709 ;
; SKIP_MASTER   ; PC_LOAD_HI  ; 6.083 ;       ;       ; 6.083 ;
; SKIP_MASTER   ; PC_LOAD_LO  ; 6.151 ;       ;       ; 6.151 ;
; TAD           ; AC_LOAD     ; 5.400 ;       ;       ; 5.400 ;
; TAD           ; MD_LOAD     ; 5.955 ;       ;       ; 5.955 ;
; s_states[0]   ; AC_LOAD     ; 5.419 ;       ;       ; 5.419 ;
; s_states[0]   ; IR_LOAD     ; 5.087 ;       ;       ; 5.087 ;
; s_states[0]   ; MA_LOAD_HI  ; 5.507 ;       ;       ; 5.507 ;
; s_states[0]   ; MD_BUS_SEL  ; 5.769 ;       ;       ; 5.769 ;
; s_states[0]   ; MD_IN_SEL   ; 5.138 ;       ;       ; 5.138 ;
; s_states[0]   ; MD_LOAD     ; 5.859 ;       ;       ; 5.859 ;
; s_states[0]   ; PC_BUS_SEL  ; 5.212 ;       ;       ; 5.212 ;
; s_states[0]   ; PC_LOAD_HI  ; 5.692 ;       ;       ; 5.692 ;
; s_states[0]   ; PC_LOAD_LO  ; 5.953 ;       ;       ; 5.953 ;
; s_states[0]   ; SR_BUS_SEL  ; 5.387 ;       ;       ; 5.387 ;
; s_states[1]   ; MA_CLR_HI   ; 5.518 ;       ;       ; 5.518 ;
; s_states[1]   ; MA_LOAD_HI  ; 5.510 ;       ;       ; 5.510 ;
; s_states[1]   ; MD_BUS_SEL  ; 5.678 ;       ;       ; 5.678 ;
; s_states[1]   ; MD_IN_SEL   ; 5.345 ;       ;       ; 5.345 ;
; s_states[1]   ; MD_LOAD     ; 6.193 ;       ;       ; 6.193 ;
; s_states[2]   ; AC_LOAD     ; 5.154 ;       ;       ; 5.154 ;
; s_states[2]   ; MA_CLR_HI   ; 5.748 ;       ;       ; 5.748 ;
; s_states[2]   ; MA_LOAD_HI  ; 5.750 ;       ;       ; 5.750 ;
; s_states[2]   ; MD_BUS_SEL  ; 5.372 ;       ;       ; 5.372 ;
; s_states[2]   ; MD_IN_SEL   ; 5.708 ;       ;       ; 5.708 ;
; s_states[2]   ; MD_LOAD     ; 5.529 ;       ;       ; 5.529 ;
; s_states[2]   ; PC_BUS_SEL  ; 5.193 ;       ;       ; 5.193 ;
; s_states[2]   ; PC_CLR_HI   ; 5.012 ;       ;       ; 5.012 ;
; s_states[2]   ; PC_LOAD_HI  ; 5.336 ;       ;       ; 5.336 ;
; s_states[2]   ; PC_LOAD_LO  ; 5.551 ;       ;       ; 5.551 ;
; s_states[3]   ; MA_CLR_HI   ; 5.834 ;       ;       ; 5.834 ;
; s_states[3]   ; MA_CLR_LO   ; 5.863 ;       ;       ; 5.863 ;
; s_states[3]   ; MD_BUS_SEL  ; 6.051 ;       ;       ; 6.051 ;
; s_states[3]   ; MD_LOAD     ; 6.272 ;       ;       ; 6.272 ;
; s_states[3]   ; PC_LOAD_HI  ; 5.964 ;       ;       ; 5.964 ;
; s_states[3]   ; PC_LOAD_LO  ; 6.179 ;       ;       ; 6.179 ;
; t_states[0]   ; MA_CLR_HI   ; 5.119 ;       ;       ; 5.119 ;
; t_states[0]   ; MA_CLR_LO   ; 5.528 ;       ;       ; 5.528 ;
; t_states[0]   ; MA_LOAD_HI  ; 5.112 ;       ;       ; 5.112 ;
; t_states[0]   ; MD_BUS_SEL  ; 5.610 ;       ;       ; 5.610 ;
; t_states[0]   ; MD_LOAD     ; 5.937 ;       ;       ; 5.937 ;
; t_states[0]   ; PC_BUS_SEL  ; 5.387 ;       ;       ; 5.387 ;
; t_states[0]   ; PC_CLR_HI   ; 5.063 ;       ;       ; 5.063 ;
; t_states[0]   ; PC_LOAD_HI  ; 5.681 ;       ;       ; 5.681 ;
; t_states[0]   ; PC_LOAD_LO  ; 6.033 ;       ;       ; 6.033 ;
; t_states[1]   ; MD_LOAD     ; 6.191 ;       ;       ; 6.191 ;
; t_states[1]   ; PC_BUS_SEL  ; 5.373 ;       ;       ; 5.373 ;
; t_states[1]   ; PC_LOAD_HI  ; 5.600 ;       ;       ; 5.600 ;
; t_states[1]   ; PC_LOAD_LO  ; 5.818 ;       ;       ; 5.818 ;
; t_states[2]   ; IR_LOAD     ; 5.162 ;       ;       ; 5.162 ;
; t_states[2]   ; MD_BUS_SEL  ; 5.758 ;       ;       ; 5.758 ;
; t_states[2]   ; MD_IN_SEL   ; 5.429 ;       ;       ; 5.429 ;
; t_states[2]   ; MD_LOAD     ; 5.934 ;       ;       ; 5.934 ;
; t_states[2]   ; PC_LOAD_HI  ; 5.666 ;       ;       ; 5.666 ;
; t_states[2]   ; PC_LOAD_LO  ; 5.881 ;       ;       ; 5.881 ;
; t_states[3]   ; AC_LOAD     ; 5.207 ;       ;       ; 5.207 ;
; t_states[3]   ; MD_BUS_SEL  ; 5.466 ;       ;       ; 5.466 ;
; t_states[3]   ; MD_LOAD     ; 5.619 ;       ;       ; 5.619 ;
; t_states[3]   ; PC_BUS_SEL  ; 5.469 ;       ;       ; 5.469 ;
; t_states[3]   ; PC_LOAD_HI  ; 5.700 ;       ;       ; 5.700 ;
; t_states[3]   ; PC_LOAD_LO  ; 5.910 ;       ;       ; 5.910 ;
; t_states[3]   ; SR_BUS_SEL  ; 5.295 ;       ;       ; 5.295 ;
; t_states[4]   ; AC_LOAD     ; 2.986 ;       ;       ; 2.986 ;
; t_states[4]   ; MD_BUS_SEL  ; 3.280 ;       ;       ; 3.280 ;
; t_states[5]   ; PC_BUS_SEL  ; 5.288 ;       ;       ; 5.288 ;
; t_states[5]   ; PC_LOAD_HI  ; 5.695 ;       ;       ; 5.695 ;
; t_states[5]   ; PC_LOAD_LO  ; 5.742 ;       ;       ; 5.742 ;
+---------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; 0.0                 ;
+------------------+-------+------+----------+---------+---------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; AC_MOD        ; AC_LOAD     ; 13.201 ;        ;        ; 13.201 ;
; ADD           ; MD_IN_SEL   ; 6.785  ;        ;        ; 6.785  ;
; ANDD          ; AC_LOAD     ; 6.935  ;        ;        ; 6.935  ;
; ANDD          ; MD_IN_SEL   ; 7.022  ;        ;        ; 7.022  ;
; ANDD          ; MD_LOAD     ; 8.246  ;        ;        ; 8.246  ;
; DCA           ; AC_LOAD     ; 12.197 ;        ;        ; 12.197 ;
; DCA           ; MD_BUS_SEL  ;        ; 12.289 ; 12.289 ;        ;
; DCA           ; MD_LOAD     ; 14.056 ;        ;        ; 14.056 ;
; IND           ; MA_LOAD_HI  ; 12.522 ;        ;        ; 12.522 ;
; IND           ; PC_LOAD_HI  ; 12.101 ;        ;        ; 12.101 ;
; IR[4]         ; MA_CLR_HI   ;        ; 11.773 ; 11.773 ;        ;
; IR[4]         ; MA_LOAD_HI  ; 11.723 ;        ;        ; 11.723 ;
; IRQ           ; MA_CLR_HI   ; 12.529 ;        ;        ; 12.529 ;
; IRQ           ; MA_CLR_LO   ; 12.465 ;        ;        ; 12.465 ;
; IRQ           ; MD_BUS_SEL  ; 13.226 ;        ;        ; 13.226 ;
; IRQ           ; MD_LOAD     ; 13.800 ;        ;        ; 13.800 ;
; IRQ           ; PC_LOAD_HI  ; 12.869 ;        ;        ; 12.869 ;
; IRQ           ; PC_LOAD_LO  ; 13.470 ;        ;        ; 13.470 ;
; ISZ           ; MD_BUS_SEL  ; 13.310 ;        ;        ; 13.310 ;
; ISZ           ; MD_IN_SEL   ; 12.670 ;        ;        ; 12.670 ;
; ISZ           ; MD_LOAD     ; 13.677 ;        ;        ; 13.677 ;
; ISZ           ; PC_BUS_SEL  ; 11.998 ;        ;        ; 11.998 ;
; ISZ           ; PC_LOAD_HI  ; 13.589 ;        ;        ; 13.589 ;
; ISZ           ; PC_LOAD_LO  ; 13.283 ;        ;        ; 13.283 ;
; IS_AUTO_INDEX ; MD_BUS_SEL  ; 6.774  ;        ;        ; 6.774  ;
; IS_AUTO_INDEX ; MD_LOAD     ; 8.757  ;        ;        ; 8.757  ;
; IS_ZERO       ; MA_CLR_HI   ; 12.619 ;        ;        ; 12.619 ;
; IS_ZERO       ; PC_CLR_HI   ; 11.060 ;        ;        ; 11.060 ;
; IS_ZERO_LAST  ; PC_LOAD_HI  ; 13.030 ;        ;        ; 13.030 ;
; IS_ZERO_LAST  ; PC_LOAD_LO  ; 12.689 ;        ;        ; 12.689 ;
; JMP           ; MA_CLR_HI   ;        ; 12.242 ; 12.242 ;        ;
; JMP           ; MA_LOAD_HI  ;        ; 12.206 ; 12.206 ;        ;
; JMP           ; PC_CLR_HI   ; 10.012 ;        ;        ; 10.012 ;
; JMP           ; PC_LOAD_HI  ; 11.653 ;        ;        ; 11.653 ;
; JMP           ; PC_LOAD_LO  ; 12.678 ;        ;        ; 12.678 ;
; JMS           ; MD_LOAD     ; 14.562 ;        ;        ; 14.562 ;
; JMS           ; PC_BUS_SEL  ; 11.679 ;        ;        ; 11.679 ;
; JMS           ; PC_LOAD_HI  ; 13.621 ;        ;        ; 13.621 ;
; JMS           ; PC_LOAD_LO  ; 13.842 ;        ;        ; 13.842 ;
; MEM_INST      ; MA_CLR_HI   ; 12.552 ;        ;        ; 12.552 ;
; MEM_INST      ; MA_LOAD_HI  ; 12.203 ;        ;        ; 12.203 ;
; MEM_INST      ; MD_BUS_SEL  ; 12.566 ;        ;        ; 12.566 ;
; OSR           ; SR_BUS_SEL  ; 11.707 ;        ;        ; 11.707 ;
; ROTATE_MASTER ; AC_LOAD     ; 13.099 ;        ;        ; 13.099 ;
; ROTATE_TWICE  ; AC_LOAD     ; 12.874 ;        ;        ; 12.874 ;
; SKIP_MASTER   ; PC_BUS_SEL  ; 12.534 ;        ;        ; 12.534 ;
; SKIP_MASTER   ; PC_LOAD_HI  ; 13.615 ;        ;        ; 13.615 ;
; SKIP_MASTER   ; PC_LOAD_LO  ; 13.766 ;        ;        ; 13.766 ;
; TAD           ; AC_LOAD     ; 11.584 ;        ;        ; 11.584 ;
; TAD           ; MD_LOAD     ; 13.295 ;        ;        ; 13.295 ;
; s_states[0]   ; AC_LOAD     ; 12.486 ;        ;        ; 12.486 ;
; s_states[0]   ; IR_LOAD     ; 10.563 ;        ;        ; 10.563 ;
; s_states[0]   ; MA_LOAD_HI  ; 11.916 ;        ;        ; 11.916 ;
; s_states[0]   ; MD_BUS_SEL  ; 12.687 ;        ;        ; 12.687 ;
; s_states[0]   ; MD_IN_SEL   ; 10.749 ;        ;        ; 10.749 ;
; s_states[0]   ; MD_LOAD     ; 12.750 ;        ;        ; 12.750 ;
; s_states[0]   ; PC_BUS_SEL  ; 10.984 ;        ;        ; 10.984 ;
; s_states[0]   ; PC_LOAD_HI  ; 13.466 ;        ;        ; 13.466 ;
; s_states[0]   ; PC_LOAD_LO  ; 13.060 ;        ;        ; 13.060 ;
; s_states[0]   ; SR_BUS_SEL  ; 11.441 ;        ;        ; 11.441 ;
; s_states[1]   ; MA_CLR_HI   ; 11.922 ;        ;        ; 11.922 ;
; s_states[1]   ; MA_LOAD_HI  ; 11.875 ;        ;        ; 11.875 ;
; s_states[1]   ; MD_BUS_SEL  ; 12.300 ;        ;        ; 12.300 ;
; s_states[1]   ; MD_IN_SEL   ; 11.304 ;        ;        ; 11.304 ;
; s_states[1]   ; MD_LOAD     ; 13.880 ;        ;        ; 13.880 ;
; s_states[2]   ; AC_LOAD     ; 10.785 ;        ;        ; 10.785 ;
; s_states[2]   ; MA_CLR_HI   ; 12.470 ;        ;        ; 12.470 ;
; s_states[2]   ; MA_LOAD_HI  ; 12.443 ;        ;        ; 12.443 ;
; s_states[2]   ; MD_BUS_SEL  ; 11.450 ;        ;        ; 11.450 ;
; s_states[2]   ; MD_IN_SEL   ; 12.522 ;        ;        ; 12.522 ;
; s_states[2]   ; MD_LOAD     ; 13.967 ;        ;        ; 13.967 ;
; s_states[2]   ; PC_BUS_SEL  ; 10.952 ;        ;        ; 10.952 ;
; s_states[2]   ; PC_CLR_HI   ; 10.537 ;        ;        ; 10.537 ;
; s_states[2]   ; PC_LOAD_HI  ; 12.989 ;        ;        ; 12.989 ;
; s_states[2]   ; PC_LOAD_LO  ; 11.892 ;        ;        ; 11.892 ;
; s_states[3]   ; MA_CLR_HI   ; 12.821 ;        ;        ; 12.821 ;
; s_states[3]   ; MA_CLR_LO   ; 12.757 ;        ;        ; 12.757 ;
; s_states[3]   ; MD_BUS_SEL  ; 13.517 ;        ;        ; 13.517 ;
; s_states[3]   ; MD_LOAD     ; 14.092 ;        ;        ; 14.092 ;
; s_states[3]   ; PC_LOAD_HI  ; 13.159 ;        ;        ; 13.159 ;
; s_states[3]   ; PC_LOAD_LO  ; 13.760 ;        ;        ; 13.760 ;
; t_states[0]   ; MA_CLR_HI   ; 11.846 ;        ;        ; 11.846 ;
; t_states[0]   ; MA_CLR_LO   ; 11.782 ;        ;        ; 11.782 ;
; t_states[0]   ; MA_LOAD_HI  ; 10.708 ;        ;        ; 10.708 ;
; t_states[0]   ; MD_BUS_SEL  ; 13.227 ;        ;        ; 13.227 ;
; t_states[0]   ; MD_LOAD     ; 13.117 ;        ;        ; 13.117 ;
; t_states[0]   ; PC_BUS_SEL  ; 11.502 ;        ;        ; 11.502 ;
; t_states[0]   ; PC_CLR_HI   ; 10.706 ;        ;        ; 10.706 ;
; t_states[0]   ; PC_LOAD_HI  ; 12.380 ;        ;        ; 12.380 ;
; t_states[0]   ; PC_LOAD_LO  ; 13.409 ;        ;        ; 13.409 ;
; t_states[1]   ; MD_LOAD     ; 14.008 ;        ;        ; 14.008 ;
; t_states[1]   ; PC_BUS_SEL  ; 11.593 ;        ;        ; 11.593 ;
; t_states[1]   ; PC_LOAD_HI  ; 12.192 ;        ;        ; 12.192 ;
; t_states[1]   ; PC_LOAD_LO  ; 12.825 ;        ;        ; 12.825 ;
; t_states[2]   ; IR_LOAD     ; 10.808 ;        ;        ; 10.808 ;
; t_states[2]   ; MD_BUS_SEL  ; 12.582 ;        ;        ; 12.582 ;
; t_states[2]   ; MD_IN_SEL   ; 13.239 ;        ;        ; 13.239 ;
; t_states[2]   ; MD_LOAD     ; 13.537 ;        ;        ; 13.537 ;
; t_states[2]   ; PC_LOAD_HI  ; 12.221 ;        ;        ; 12.221 ;
; t_states[2]   ; PC_LOAD_LO  ; 12.822 ;        ;        ; 12.822 ;
; t_states[3]   ; AC_LOAD     ; 12.643 ;        ;        ; 12.643 ;
; t_states[3]   ; MD_BUS_SEL  ; 11.848 ;        ;        ; 11.848 ;
; t_states[3]   ; MD_LOAD     ; 13.276 ;        ;        ; 13.276 ;
; t_states[3]   ; PC_BUS_SEL  ; 11.808 ;        ;        ; 11.808 ;
; t_states[3]   ; PC_LOAD_HI  ; 12.412 ;        ;        ; 12.412 ;
; t_states[3]   ; PC_LOAD_LO  ; 13.234 ;        ;        ; 13.234 ;
; t_states[3]   ; SR_BUS_SEL  ; 11.215 ;        ;        ; 11.215 ;
; t_states[4]   ; AC_LOAD     ; 7.016  ;        ;        ; 7.016  ;
; t_states[4]   ; MD_BUS_SEL  ; 7.915  ;        ;        ; 7.915  ;
; t_states[5]   ; PC_BUS_SEL  ; 11.308 ;        ;        ; 11.308 ;
; t_states[5]   ; PC_LOAD_HI  ; 12.518 ;        ;        ; 12.518 ;
; t_states[5]   ; PC_LOAD_LO  ; 12.586 ;        ;        ; 12.586 ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; AC_MOD        ; AC_LOAD     ; 5.934 ;       ;       ; 5.934 ;
; ADD           ; MD_IN_SEL   ; 2.919 ;       ;       ; 2.919 ;
; ANDD          ; AC_LOAD     ; 2.982 ;       ;       ; 2.982 ;
; ANDD          ; MD_IN_SEL   ; 2.988 ;       ;       ; 2.988 ;
; ANDD          ; MD_LOAD     ; 3.419 ;       ;       ; 3.419 ;
; DCA           ; AC_LOAD     ; 5.595 ;       ;       ; 5.595 ;
; DCA           ; MD_BUS_SEL  ;       ; 5.628 ; 5.628 ;       ;
; DCA           ; MD_LOAD     ; 6.225 ;       ;       ; 6.225 ;
; IND           ; MA_LOAD_HI  ; 5.750 ;       ;       ; 5.750 ;
; IND           ; PC_LOAD_HI  ; 5.572 ;       ;       ; 5.572 ;
; IR[4]         ; MA_CLR_HI   ;       ; 5.457 ; 5.457 ;       ;
; IR[4]         ; MA_LOAD_HI  ; 5.448 ;       ;       ; 5.448 ;
; IRQ           ; MA_CLR_HI   ; 5.718 ;       ;       ; 5.718 ;
; IRQ           ; MA_CLR_LO   ; 5.747 ;       ;       ; 5.747 ;
; IRQ           ; MD_BUS_SEL  ; 5.933 ;       ;       ; 5.933 ;
; IRQ           ; MD_LOAD     ; 6.156 ;       ;       ; 6.156 ;
; IRQ           ; PC_LOAD_HI  ; 5.849 ;       ;       ; 5.849 ;
; IRQ           ; PC_LOAD_LO  ; 6.064 ;       ;       ; 6.064 ;
; ISZ           ; MD_BUS_SEL  ; 5.964 ;       ;       ; 5.964 ;
; ISZ           ; MD_IN_SEL   ; 5.740 ;       ;       ; 5.740 ;
; ISZ           ; MD_LOAD     ; 5.771 ;       ;       ; 5.771 ;
; ISZ           ; PC_BUS_SEL  ; 5.522 ;       ;       ; 5.522 ;
; ISZ           ; PC_LOAD_HI  ; 6.065 ;       ;       ; 6.065 ;
; ISZ           ; PC_LOAD_LO  ; 5.982 ;       ;       ; 5.982 ;
; IS_AUTO_INDEX ; MD_BUS_SEL  ; 2.925 ;       ;       ; 2.925 ;
; IS_AUTO_INDEX ; MD_LOAD     ; 3.564 ;       ;       ; 3.564 ;
; IS_ZERO       ; MA_CLR_HI   ; 5.776 ;       ;       ; 5.776 ;
; IS_ZERO       ; PC_CLR_HI   ; 5.174 ;       ;       ; 5.174 ;
; IS_ZERO_LAST  ; PC_LOAD_HI  ; 5.899 ;       ;       ; 5.899 ;
; IS_ZERO_LAST  ; PC_LOAD_LO  ; 5.798 ;       ;       ; 5.798 ;
; JMP           ; MA_CLR_HI   ;       ; 5.662 ; 5.662 ;       ;
; JMP           ; MA_LOAD_HI  ;       ; 5.656 ; 5.656 ;       ;
; JMP           ; PC_CLR_HI   ; 4.810 ;       ;       ; 4.810 ;
; JMP           ; PC_LOAD_HI  ; 5.431 ;       ;       ; 5.431 ;
; JMP           ; PC_LOAD_LO  ; 5.781 ;       ;       ; 5.781 ;
; JMS           ; MD_LOAD     ; 6.435 ;       ;       ; 6.435 ;
; JMS           ; PC_BUS_SEL  ; 5.474 ;       ;       ; 5.474 ;
; JMS           ; PC_LOAD_HI  ; 6.111 ;       ;       ; 6.111 ;
; JMS           ; PC_LOAD_LO  ; 6.203 ;       ;       ; 6.203 ;
; MEM_INST      ; MA_CLR_HI   ; 5.748 ;       ;       ; 5.748 ;
; MEM_INST      ; MA_LOAD_HI  ; 5.630 ;       ;       ; 5.630 ;
; MEM_INST      ; MD_BUS_SEL  ; 5.455 ;       ;       ; 5.455 ;
; OSR           ; SR_BUS_SEL  ; 5.449 ;       ;       ; 5.449 ;
; ROTATE_MASTER ; AC_LOAD     ; 5.884 ;       ;       ; 5.884 ;
; ROTATE_TWICE  ; AC_LOAD     ; 5.824 ;       ;       ; 5.824 ;
; SKIP_MASTER   ; PC_BUS_SEL  ; 5.709 ;       ;       ; 5.709 ;
; SKIP_MASTER   ; PC_LOAD_HI  ; 6.083 ;       ;       ; 6.083 ;
; SKIP_MASTER   ; PC_LOAD_LO  ; 6.151 ;       ;       ; 6.151 ;
; TAD           ; AC_LOAD     ; 5.400 ;       ;       ; 5.400 ;
; TAD           ; MD_LOAD     ; 5.955 ;       ;       ; 5.955 ;
; s_states[0]   ; AC_LOAD     ; 5.419 ;       ;       ; 5.419 ;
; s_states[0]   ; IR_LOAD     ; 5.087 ;       ;       ; 5.087 ;
; s_states[0]   ; MA_LOAD_HI  ; 5.507 ;       ;       ; 5.507 ;
; s_states[0]   ; MD_BUS_SEL  ; 5.769 ;       ;       ; 5.769 ;
; s_states[0]   ; MD_IN_SEL   ; 5.138 ;       ;       ; 5.138 ;
; s_states[0]   ; MD_LOAD     ; 5.859 ;       ;       ; 5.859 ;
; s_states[0]   ; PC_BUS_SEL  ; 5.212 ;       ;       ; 5.212 ;
; s_states[0]   ; PC_LOAD_HI  ; 5.692 ;       ;       ; 5.692 ;
; s_states[0]   ; PC_LOAD_LO  ; 5.953 ;       ;       ; 5.953 ;
; s_states[0]   ; SR_BUS_SEL  ; 5.387 ;       ;       ; 5.387 ;
; s_states[1]   ; MA_CLR_HI   ; 5.518 ;       ;       ; 5.518 ;
; s_states[1]   ; MA_LOAD_HI  ; 5.510 ;       ;       ; 5.510 ;
; s_states[1]   ; MD_BUS_SEL  ; 5.678 ;       ;       ; 5.678 ;
; s_states[1]   ; MD_IN_SEL   ; 5.345 ;       ;       ; 5.345 ;
; s_states[1]   ; MD_LOAD     ; 6.193 ;       ;       ; 6.193 ;
; s_states[2]   ; AC_LOAD     ; 5.154 ;       ;       ; 5.154 ;
; s_states[2]   ; MA_CLR_HI   ; 5.748 ;       ;       ; 5.748 ;
; s_states[2]   ; MA_LOAD_HI  ; 5.750 ;       ;       ; 5.750 ;
; s_states[2]   ; MD_BUS_SEL  ; 5.372 ;       ;       ; 5.372 ;
; s_states[2]   ; MD_IN_SEL   ; 5.708 ;       ;       ; 5.708 ;
; s_states[2]   ; MD_LOAD     ; 5.529 ;       ;       ; 5.529 ;
; s_states[2]   ; PC_BUS_SEL  ; 5.193 ;       ;       ; 5.193 ;
; s_states[2]   ; PC_CLR_HI   ; 5.012 ;       ;       ; 5.012 ;
; s_states[2]   ; PC_LOAD_HI  ; 5.336 ;       ;       ; 5.336 ;
; s_states[2]   ; PC_LOAD_LO  ; 5.551 ;       ;       ; 5.551 ;
; s_states[3]   ; MA_CLR_HI   ; 5.834 ;       ;       ; 5.834 ;
; s_states[3]   ; MA_CLR_LO   ; 5.863 ;       ;       ; 5.863 ;
; s_states[3]   ; MD_BUS_SEL  ; 6.051 ;       ;       ; 6.051 ;
; s_states[3]   ; MD_LOAD     ; 6.272 ;       ;       ; 6.272 ;
; s_states[3]   ; PC_LOAD_HI  ; 5.964 ;       ;       ; 5.964 ;
; s_states[3]   ; PC_LOAD_LO  ; 6.179 ;       ;       ; 6.179 ;
; t_states[0]   ; MA_CLR_HI   ; 5.119 ;       ;       ; 5.119 ;
; t_states[0]   ; MA_CLR_LO   ; 5.528 ;       ;       ; 5.528 ;
; t_states[0]   ; MA_LOAD_HI  ; 5.112 ;       ;       ; 5.112 ;
; t_states[0]   ; MD_BUS_SEL  ; 5.610 ;       ;       ; 5.610 ;
; t_states[0]   ; MD_LOAD     ; 5.937 ;       ;       ; 5.937 ;
; t_states[0]   ; PC_BUS_SEL  ; 5.387 ;       ;       ; 5.387 ;
; t_states[0]   ; PC_CLR_HI   ; 5.063 ;       ;       ; 5.063 ;
; t_states[0]   ; PC_LOAD_HI  ; 5.681 ;       ;       ; 5.681 ;
; t_states[0]   ; PC_LOAD_LO  ; 6.033 ;       ;       ; 6.033 ;
; t_states[1]   ; MD_LOAD     ; 6.191 ;       ;       ; 6.191 ;
; t_states[1]   ; PC_BUS_SEL  ; 5.373 ;       ;       ; 5.373 ;
; t_states[1]   ; PC_LOAD_HI  ; 5.600 ;       ;       ; 5.600 ;
; t_states[1]   ; PC_LOAD_LO  ; 5.818 ;       ;       ; 5.818 ;
; t_states[2]   ; IR_LOAD     ; 5.162 ;       ;       ; 5.162 ;
; t_states[2]   ; MD_BUS_SEL  ; 5.758 ;       ;       ; 5.758 ;
; t_states[2]   ; MD_IN_SEL   ; 5.429 ;       ;       ; 5.429 ;
; t_states[2]   ; MD_LOAD     ; 5.934 ;       ;       ; 5.934 ;
; t_states[2]   ; PC_LOAD_HI  ; 5.666 ;       ;       ; 5.666 ;
; t_states[2]   ; PC_LOAD_LO  ; 5.881 ;       ;       ; 5.881 ;
; t_states[3]   ; AC_LOAD     ; 5.207 ;       ;       ; 5.207 ;
; t_states[3]   ; MD_BUS_SEL  ; 5.466 ;       ;       ; 5.466 ;
; t_states[3]   ; MD_LOAD     ; 5.619 ;       ;       ; 5.619 ;
; t_states[3]   ; PC_BUS_SEL  ; 5.469 ;       ;       ; 5.469 ;
; t_states[3]   ; PC_LOAD_HI  ; 5.700 ;       ;       ; 5.700 ;
; t_states[3]   ; PC_LOAD_LO  ; 5.910 ;       ;       ; 5.910 ;
; t_states[3]   ; SR_BUS_SEL  ; 5.295 ;       ;       ; 5.295 ;
; t_states[4]   ; AC_LOAD     ; 2.986 ;       ;       ; 2.986 ;
; t_states[4]   ; MD_BUS_SEL  ; 3.280 ;       ;       ; 3.280 ;
; t_states[5]   ; PC_BUS_SEL  ; 5.288 ;       ;       ; 5.288 ;
; t_states[5]   ; PC_LOAD_HI  ; 5.695 ;       ;       ; 5.695 ;
; t_states[5]   ; PC_LOAD_LO  ; 5.742 ;       ;       ; 5.742 ;
+---------------+-------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan  4 21:39:29 2017
Info: Command: quartus_sta control_logic -c control_logic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_logic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332159): No clocks to report
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 583 megabytes
    Info: Processing ended: Wed Jan  4 21:39:30 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


