[
    {
        "doc_number": "2023113929",
        "step1_result": {
            "target_concept": "論理回路の出力電位を直接容量素子に書き込む構成",
            "search_keywords": [
                "直接書き込み",
                "ダイレクト書き込み",
                "容量結合"
            ],
            "expected_context": "半導体記憶装置におけるデータの書き込み方式に関する記述"
        },
        "step2_result": {
            "candidates": [
                {
                    "paragraph_id": "best_mode_7",
                    "text": "第１のトランジスタ２０１及び第２のトランジスタ２０３は、例えば酸化物半導体をチャ ネル形成領域に用いたトランジスタ（ＯＳトランジスタ）を用いる。当該ＯＳトランジス タはオフ状態におけるリーク電流が著しく小さいため、保持容量２０２に記憶した信号を 、電源が遮断されても保持出来る記憶回路２２０を構成することが可能である。このように、第１のトランジスタ２０１及び第２のトランジスタ２０３としてＯＳトランジスタを 用いた記憶回路２２０は、書き換えによる特性劣化がないという利点を有する。当該酸化 物半導体については後述する。",
                    "reason": "保持容量に記憶した信号を、電源が遮断されても保持できるという記述があり、容量素子に直接書き込む構成を示唆している。"
                },
                {
                    "paragraph_id": "best_mode_9",
                    "text": "記憶回路２２０は、保持容量２０２の一方の端子が、第１のトランジスタ２０１のソース 又はドレインの一方及び第２のトランジスタ２０３のソース又はドレインの一方に電気的 に接続されている。保持容量２０２の他方の端子は、低電位（例えば接地電位ＧＮＤ）が 入力される。なお、第１のトランジスタ２０１のソース又はドレインの一方、第２のトラ ンジスタ２０３のソース又はドレインの一方及び保持容量２０２の接続部分をノードＦＮ とする。",
                    "reason": "保持容量の一方の端子がトランジスタのソースまたはドレインに接続されている構成が記述されており、直接書き込みの構成要素と考えられる。"
                },
                {
                    "paragraph_id": "best_mode_27",
                    "text": "保持容量２０２は、第１のトランジスタ２０１及び第２のトランジスタ２０３に接続され ており、第３のトランジスタ又は第４のトランジスタのゲートには直接接続されていない ため、第３のトランジスタ又は第４のトランジスタのゲートのリーク電流が大きい場合で も、第１のトランジスタ２０１及び第２のトランジスタ２０３のオフ状態におけるリーク 電流が著しく小さいため、保持容量２０２によって保持された入力信号ＩＮを長期間保つ ことができる。",
                    "reason": "保持容量がトランジスタに接続されており、ゲートには直接接続されていないという記述から、直接書き込みの構成を示唆している。"
                }
            ]
        },
        "step3_result": {
            "verified_evidence": [
                {
                    "quote": "当該ＯＳトランジスタはオフ状態におけるリーク電流が著しく小さいため、保持容量２０２に記憶した信号を 、電源が遮断されても保持出来る記憶回路２２０を構成することが可能である。",
                    "source_paragraph_id": "best_mode_7",
                    "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（特に、電源遮断時のデータ保持の容易性）を補強する証拠となります。低いリーク電流がデータ保持を可能にするという審査官の主張を裏付けています。"
                },
                {
                    "quote": "記憶回路２２０は、保持容量２０２の一方の端子が、第１のトランジスタ２０１のソース 又はドレインの一方及び第２のトランジスタ２０３のソース又はドレインの一方に電気的 に接続されている。",
                    "source_paragraph_id": "best_mode_9",
                    "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（回路構成の容易性）を補強する証拠となります。保持容量とトランジスタの接続構成が、審査官が指摘する構成に合致することを示しています。"
                },
                {
                    "quote": "保持容量２０２は、第１のトランジスタ２０１及び第２のトランジスタ２０３に接続され ており、第３のトランジスタ又は第４のトランジスタのゲートには直接接続されていない",
                    "source_paragraph_id": "best_mode_27",
                    "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（回路構成の容易性）を補強する証拠となります。保持容量の接続先が特定されており、審査官の主張する回路構成を裏付けています。"
                }
            ]
        },
        "verified_evidence": [
            {
                "quote": "当該ＯＳトランジスタはオフ状態におけるリーク電流が著しく小さいため、保持容量２０２に記憶した信号を 、電源が遮断されても保持出来る記憶回路２２０を構成することが可能である。",
                "source_paragraph_id": "best_mode_7",
                "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（特に、電源遮断時のデータ保持の容易性）を補強する証拠となります。低いリーク電流がデータ保持を可能にするという審査官の主張を裏付けています。"
            },
            {
                "quote": "記憶回路２２０は、保持容量２０２の一方の端子が、第１のトランジスタ２０１のソース 又はドレインの一方及び第２のトランジスタ２０３のソース又はドレインの一方に電気的 に接続されている。",
                "source_paragraph_id": "best_mode_9",
                "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（回路構成の容易性）を補強する証拠となります。保持容量とトランジスタの接続構成が、審査官が指摘する構成に合致することを示しています。"
            },
            {
                "quote": "保持容量２０２は、第１のトランジスタ２０１及び第２のトランジスタ２０３に接続され ており、第３のトランジスタ又は第４のトランジスタのゲートには直接接続されていない",
                "source_paragraph_id": "best_mode_27",
                "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（回路構成の容易性）を補強する証拠となります。保持容量の接続先が特定されており、審査官の主張する回路構成を裏付けています。"
            }
        ],
        "extraction_history": [
            {
                "step": "1",
                "role": "論点抽出",
                "content": {
                    "target_concept": "論理回路の出力電位を直接容量素子に書き込む構成",
                    "search_keywords": [
                        "直接書き込み",
                        "ダイレクト書き込み",
                        "容量結合"
                    ],
                    "expected_context": "半導体記憶装置におけるデータの書き込み方式に関する記述"
                }
            },
            {
                "step": "2",
                "role": "候補特定",
                "content": {
                    "candidates": [
                        {
                            "paragraph_id": "best_mode_7",
                            "text": "第１のトランジスタ２０１及び第２のトランジスタ２０３は、例えば酸化物半導体をチャ ネル形成領域に用いたトランジスタ（ＯＳトランジスタ）を用いる。当該ＯＳトランジス タはオフ状態におけるリーク電流が著しく小さいため、保持容量２０２に記憶した信号を 、電源が遮断されても保持出来る記憶回路２２０を構成することが可能である。このように、第１のトランジスタ２０１及び第２のトランジスタ２０３としてＯＳトランジスタを 用いた記憶回路２２０は、書き換えによる特性劣化がないという利点を有する。当該酸化 物半導体については後述する。",
                            "reason": "保持容量に記憶した信号を、電源が遮断されても保持できるという記述があり、容量素子に直接書き込む構成を示唆している。"
                        },
                        {
                            "paragraph_id": "best_mode_9",
                            "text": "記憶回路２２０は、保持容量２０２の一方の端子が、第１のトランジスタ２０１のソース 又はドレインの一方及び第２のトランジスタ２０３のソース又はドレインの一方に電気的 に接続されている。保持容量２０２の他方の端子は、低電位（例えば接地電位ＧＮＤ）が 入力される。なお、第１のトランジスタ２０１のソース又はドレインの一方、第２のトラ ンジスタ２０３のソース又はドレインの一方及び保持容量２０２の接続部分をノードＦＮ とする。",
                            "reason": "保持容量の一方の端子がトランジスタのソースまたはドレインに接続されている構成が記述されており、直接書き込みの構成要素と考えられる。"
                        },
                        {
                            "paragraph_id": "best_mode_27",
                            "text": "保持容量２０２は、第１のトランジスタ２０１及び第２のトランジスタ２０３に接続され ており、第３のトランジスタ又は第４のトランジスタのゲートには直接接続されていない ため、第３のトランジスタ又は第４のトランジスタのゲートのリーク電流が大きい場合で も、第１のトランジスタ２０１及び第２のトランジスタ２０３のオフ状態におけるリーク 電流が著しく小さいため、保持容量２０２によって保持された入力信号ＩＮを長期間保つ ことができる。",
                            "reason": "保持容量がトランジスタに接続されており、ゲートには直接接続されていないという記述から、直接書き込みの構成を示唆している。"
                        }
                    ]
                }
            },
            {
                "step": "3",
                "role": "エビデンス確定",
                "content": {
                    "verified_evidence": [
                        {
                            "quote": "当該ＯＳトランジスタはオフ状態におけるリーク電流が著しく小さいため、保持容量２０２に記憶した信号を 、電源が遮断されても保持出来る記憶回路２２０を構成することが可能である。",
                            "source_paragraph_id": "best_mode_7",
                            "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（特に、電源遮断時のデータ保持の容易性）を補強する証拠となります。低いリーク電流がデータ保持を可能にするという審査官の主張を裏付けています。"
                        },
                        {
                            "quote": "記憶回路２２０は、保持容量２０２の一方の端子が、第１のトランジスタ２０１のソース 又はドレインの一方及び第２のトランジスタ２０３のソース又はドレインの一方に電気的 に接続されている。",
                            "source_paragraph_id": "best_mode_9",
                            "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（回路構成の容易性）を補強する証拠となります。保持容量とトランジスタの接続構成が、審査官が指摘する構成に合致することを示しています。"
                        },
                        {
                            "quote": "保持容量２０２は、第１のトランジスタ２０１及び第２のトランジスタ２０３に接続され ており、第３のトランジスタ又は第４のトランジスタのゲートには直接接続されていない",
                            "source_paragraph_id": "best_mode_27",
                            "explanation": "この一文は、Claim 1の容易想到性に関する拒絶理由（回路構成の容易性）を補強する証拠となります。保持容量の接続先が特定されており、審査官の主張する回路構成を裏付けています。"
                        }
                    ]
                }
            }
        ],
        "rejection_argument": "### 【第1段階：Claim 1 (幹) の検証】\n\n1.  **技術分野の関連性と動機付け:**\n    * 本願発明(A)と先行技術(B)は、**技術分野が関連**していますか？\n        * はい、関連しています。両発明とも、半導体記憶装置に関するものであり、データの保持という共通の課題に取り組んでいます。\n    * 当業者が、Aの**技術課題**を解決するために、Bの技術を**適用または改良しようとする動機付け**（理由）は存在しますか？\n        * はい、存在します。Aの課題である「電源電圧の供給を停止させた場合であってもデータの保持を可能にすること」は、半導体記憶装置の低消費電力化という長年の課題と密接に関連しています。先行技術Bは、ゲートリークを抑制することでデータ保持特性を向上させる技術を開示しており、当業者は、このBの技術を適用または改良することで、Aの課題である低消費電力化、特に電源遮断時のデータ保持という課題解決に繋がるという動機付けを持ちます。Bにおいて酸化物半導体トランジスタを用いてデータ保持特性を向上させていることから、当業者はさらなるデータ保持特性の向上のために、酸化物半導体トランジスタに着目する動機付けがあると考えられます。\n\n2.  **構成要件の比較と容易性:**\n    * AとBの**差分（異なる点）**は何ですか？\n        * 主要な差分は、以下の点です。\n            * Aは、論理回路の出力電位を直接容量素子に書き込む構成であるのに対し、Bは選択回路と記憶回路を介して間接的に保持容量にデータを保持する構成である点。\n            * Aは、トランジスタのオフ電流値を具体的な数値(100zA以下)で限定している点。Bは、酸化物半導体を用いることのみを規定し、オフ電流値に関する具体的な言及はない点。\n    * その差分は、Bの技術や、その分野の**技術常識（周知技術）**に基づいて、当業者が**通常の創作能力（例：設計変更、材料の最適化、周知技術の組み合わせ）**を発揮すれば容易に到達できるものですか？\n        * AとBの回路構成の差分については、電源断時のデータ保持という課題を解決するために、より単純な回路構成を追求することは、当業者が通常の設計変更として当然に行うであろう事項であると考えられます。したがって、論理回路の出力電位を直接容量素子に書き込むという構成は、当業者が容易に想到し得たものと判断します。\n        * 一方、Aが特定するオフ電流値100zA以下という点は、酸化物半導体を用いたトランジスタの設計において、ただ単に酸化物半導体を用いるというだけでは達成できないことは明らかであり、材料選定、プロセス条件、トランジスタ構造等の最適化が必要となり、当業者が通常の創作能力を発揮して容易に到達できるとは言い難いです。\n\n3.  **効果の予測可能性:**\n    * Aの発明によって得られる効果は、Bや周知技術から**予測可能な範囲内（程度の差）**ですか？ それとも、**予測できない格別な効果**（異質な効果、顕著な効果）が生じていますか？\n        * トランジスタのオフ電流を低減することで、データ保持時間が長くなることは、当業者にとって予測可能な効果の範囲内です。しかしながら、100zA以下という極めて低いオフ電流を達成した場合に、どの程度のデータ保持時間が得られるか、消費電力がどの程度低減されるかについては、具体的なデータに基づいて評価する必要があります。もし、100zA以下のオフ電流によって、先行技術からは予測できないほどの顕著なデータ保持時間や低消費電力が実現されるのであれば、格別な効果があると評価できます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n\n4.  **結論 (Claim 1):**\n    * 上記1〜3を総合的に考慮すると、Claim 1は、以下の理由により、**容易想到ではない**と判断します。\n        * AとBの回路構成の差分については、通常の設計変更として容易に想到可能であると考えられます。\n        * しかしながら、Aが特定するオフ電流値100zA以下という点は、先行技術Bから容易に想到できるものではなく、また、明細書に記載されている効果に基づいて判断すると、100zA以下のオフ電流によって、先行技術からは予測できないほどの顕著なデータ保持時間や低消費電力が実現されている可能性があり、格別な効果を有すると考えられるからです。\n        * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n\n---\n\n### 【第2段階：Claim 2以降 (枝葉) の検証】\n\n* **Claim 2（枝1）の検討:**\n    * この「追加限定」（容量素子の容量値が、入力端子に生じる寄生容量の容量値の１倍以上２０倍未満であること）自体は、その分野の**技術常識**や**周知の選択肢**（例：よく使われる材料、一般的な工程）に過ぎませんか？\n        * いいえ、技術常識や周知の選択肢とは言えません。容量素子の容量値は、回路の動作速度、消費電力、データ保持時間などに影響を与える重要なパラメータであり、特定の回路構成や用途に応じて最適化されるべきものです。寄生容量との関係を考慮した容量値の限定は、単なる設計事項ではなく、回路全体の特性を考慮した上で慎重に決定される必要があります。\n    * それをClaim 1（または先行技術）に適用することは**容易**ですか？ それにより**格別な効果**が生じますか？\n        * Claim 1（または先行技術）に適用することは、必ずしも容易とは言えません。容量素子の容量値の最適化は、他の回路パラメータとの複雑な相互作用を伴うため、実験的な検討やシミュレーションが必要となる場合があります。\n        * 容量値の最適化によって、データ保持時間、消費電力、動作速度などの特性を総合的に向上させることができれば、格別な効果が生じると言えます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n    * 結論として、Claim 2は容易想到ですか？\n        * Claim 2は、以下の理由により、**容易想到ではない**と判断します。\n            * 容量素子の容量値の最適化は、技術常識や周知の選択肢とは言えず、回路全体の特性を考慮した上で慎重に決定される必要があります。\n            * 容量値の最適化によって、データ保持時間、消費電力、動作速度などの特性を総合的に向上させることができれば、格別な効果が生じると考えられるからです。\n            * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n\n* **Claim 3（枝2）の検討:**\n    * この「追加限定」（トランジスタの酸化物半導体層の結晶構造を特定のものに限定）自体は、その分野の**技術常識**や**周知の選択肢**（例：よく使われる材料、一般的な工程）に過ぎませんか？\n        * いいえ、技術常識や周知の選択肢とは言えません。酸化物半導体の結晶構造を特定のものに制御することは、高度な成膜技術や熱処理技術を要し、容易に実現できるものではありません。特定の結晶構造が、特定のトランジスタ特性（高い移動度、低いオフ電流など）をもたらすことは知られていますが、その関係は複雑であり、目的とする特性を得るためには、材料組成や成膜条件などを精密に制御する必要があります。\n    * それをClaim 1（または先行技術）に適用することは**容易**ですか？ それにより**格別な効果**が生じますか？\n        * Claim 1（または先行技術）に適用することは、容易ではありません。特定の結晶構造を有する酸化物半導体トランジスタを製造するためには、高度な技術とノウハウが必要であり、単なる設計変更では実現できません。\n        * 特定の結晶構造によって、トランジスタのオフ電流が著しく低減され、データ保持特性が飛躍的に向上するのであれば、格別な効果が生じると言えます。**（※ 明細書における効果の具体的な記載・データに依拠します。）**\n    * 結論として、Claim 3は容易想到ですか？\n        * Claim 3は、以下の理由により、**容易想到ではない**と判断します。\n            * 酸化物半導体の結晶構造を特定のものに制御することは、技術常識や周知の選択肢とは言えず、高度な技術とノウハウを要します。\n            * 特定の結晶構造によって、トランジスタのオフ電流が著しく低減され、データ保持特性が飛躍的に向上するのであれば、格別な効果が生じると考えられるからです。\n            * ただし、効果が予測可能な範囲内である場合、容易想到であると判断が覆る可能性があります。\n",
        "claim_element": "['要件A: 入力端子を介してデータ信号が入力される論理回路を備えること。', '要件B: 一対の電極の一方に高電源電位又は低電源電位が与えられ、他方に前記論理回路の前記入力端子の電位が与えられることにより、保持データとして前記データ信号のデータが書き込まれる容量素子を備えること。', '要件C: 前記論理回路の前記入力端子と前記容量素子の一対の電極の他方との導通を制御することにより、前記保持データの書き換え、保持、及び読み出しを制御するトランジスタを備えること。', '要件D: 前記トランジスタは、チャネル幅１μｍあたりのオフ電流が１００ｚＡ以下であること。']"
    }
]