## 硬件综合设计错误日志



### 12.29

1. 标准代码中的最上面根据op2处理sub时忘记修改
2. 刚开始调试的时候忘记加入sw lw指令导致测试无法通过
3. controller里面并行传输数据时位数忘记修改导致错误
4. controller内部，输出如果为R type，default部分逻辑错误导致永远无法输出0



### 12.30

1. 移位时，一开始使用位拼接法，用变量来控制拼接位数，但是报了a is not a constant 的错误
2. ALU decoder部分出现了拼写错误导致永远进入default语句
3. ALU 变量input、output未对齐，导致高阻态错误
4. 流水线申请应该要不带clear的，但是错弄成了带有clear的，导致高阻态错误。



### 12.31

1. 使用的ALU逻辑首先根据减法结果判断小于逻辑，首先判断是否为减法，再判断是否为小于。起初忘记加入小于的指令。
2. 有符号小于之一指令的逻辑有错误，修改逻辑后正确。
3. 今日最严重的错误：乘法器没有搞懂CE接口与CUR接口的使用方法，导致在乘法器运行第五个周期时未能得到正确的结果。
4. 在暂停流水线的时候，只暂停了datapath中的流水线而忘记暂停controller中的流水线，导致指令在暂停之后还运行了几个周期。
5. 分支的解码部分头文件路径包含错误，后来改好了。
6. 必须选择数据前推后的RS寄存器的值，不然会引起JR和JLr指令的读取错误。



### 1.1

1. 虽然线接入，但是忘记声明导致报错
2. BLU指令regwrite原本应该置为1，但是忘记置了
3. flushE能根据Jump或者Flush直接刷新
4. controller中的流水线变量写错了导致alucontrol变量恒为0
5. 没有引入aluControlD导致branch部分解码为高阻态错误
6. 地址计算部分不能刷新，branch指令的时候可能会停止一会儿流水线，地址计算部分如果刷新会导致错误（flushE）
7. 选择地址跳转，把当前指令的PC计入流水线的部分，考虑到数据前推的数据逻辑的问题必须要在E阶段
8. PCplus8，考虑到数据前推必须在M阶段执行完
9. 指令ALUcontrol译码部分忘记加OP



### 1.2

1. 在译码阶段忘记处理判断地址错误的逻辑，导致部分高阻态错误；改正加入后无问题
2. 在错误判断模块输出接线之后忘记声明；加入后解决问题。
3. 除法乘法的操作数没有固定，现在添加了固定操作数的逻辑
4. 乘法操作数的判断应该用保存后的值，导致了错误
5. 乘法结果的判断也应该用保存后的值
6. 流水线宽度不够导致Z错误
7. 忘记加ALUControlD导致Z错误
8. 严重错误：变量必须声明，否则默认为一位的wire变量
9. 严重错误：SRAM地址没有转换
10. 封装为SRAM的时候必须在同一个周期内读进两个RAM，时钟没有反转导致Bug
11. 变量的顺序写错了导致参数不匹配