 2
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用
價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是
否適合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評
估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
█  達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：█已發表 □未發表之文稿 █撰寫中 □無 
專利：□已獲得 □申請中 █無 
技轉：□已技轉 □洽談中 █無 
其他：部份論文已發表，其他論文撰寫中。 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
可攜式系統所需之電源大部份以鋰電池來提供，鋰電池會隨儲能狀況而改變輸出電
壓，所以在鋰電池與負載之間常需設計一降壓轉換器或升壓轉換器，作為負載電壓調整與
穩壓之用，但是當負載所需電壓是在鋰電池的工作電壓附近時，就需設計一正壓型降升壓
式的電源轉換器，目前甚少有特性較佳的正壓型降升壓式轉換器，所以在設計上多採用電
壓偏高或偏低的電池，再接上降壓轉換器或升壓轉換器作電壓調整，不僅限制鋰電池工作
電壓範圍與負載工作電壓範圍，降低鋰電池儲能的利用率，增加環境的負擔，也增加轉換
器設計上的困難，因此本計畫因應現有電池的特性，預定設計三種泛用型電源轉換與應用
電路，目前已完成第一年工作，並將本計畫部份研究成果發表於國際會議論文與期刊論文
[1-4]。  
 
 4
    由於電子、資訊及通訊等 3C 產品均朝向無線化、可攜帶化方向發展，對於產品的各項
高性能，元件也往「輕、薄、短、小」的目標邁進，因此對於體積小、重量輕、能量密度高
的二次電池需求相當迫切。小型二次電池包括鎳鎘電池、鎳氫電池及鋰離子電池。由於防止
鎘污染的環保訴求下，鎳鎘電池慢慢被取代已成趨勢。鎳氫電池雖無環保問題，但是能量密
度低，高溫特性差及少許記憶效應等缺點，在 3C 產品應用上，已被鋰離子電池所取代。國
內發展現況: 工研院材料所從 1992 年開始進入鋰離子電池領域，經過兩年鋰離子電池材料
及電解液研究後，從 1995 年開始在「儲電材料與組件發展」經濟部科技專案計畫和國內四
家業者支持下，採取材料與製程技術同步開發。完成了電池材料系統開發與圓筒型電池設計
及驗証。其中圓筒型電池(18650 型)的電容量為 1350mAh，壽命達 500 次，其電池性能已達
商品化規格。從 1998 年開始，執行第二期科技專案計畫，除了提升圓筒型電池性能達
1650mAh，也開發完成低價，但高性能的鋰錳方型電池；方型電池(753448 型)電容量達
750mAh，壽命達 400 次以上。同時開發厚度更薄、壽命更長的鋰高分子電池。鋰離子電池
具有工作電壓高(3.7Volt)、能量密度大(120Wh/kg)、重量輕、壽命長及環保性佳等優點。從
1991 年由日本 Sony 公司開發完成後，隔年即商品化並大量應用於可攜式電子產品上。鋰離
子電池優異的性能使其成為二次電池的主流。鋰離子電池目前主要應用在 3C 產品上，包括
筆記型電腦、行動電話、攝錄影機、數位相機、迷你光碟機及掌上型終端機等；未來更可作
為電動自行車、電動機車及電動車之動力來源。目前已商品化的鋰離子電池，主要包括圓筒
型及方型液態鋰電池。鎳鎘電池已被使用 15 年以上，但產品功能尚不足，技術仍有改進空
間。近幾年來商業化且大量使用的小型二次電池系統，種類大概只有鎳鎘、鎳氫及鋰離子電
池。因此整個電池產業的進展稍嫌緩慢。電池產業需要多項技術整合，包括化學技術，生產
技術、電子技術、材料開發技術等。不僅在理論上需要不斷開發且在生產上亦需要長時間的
技術經驗。不同種類的電池，其技術經驗不同。電池是一種儲能元件，必須特別注意產品的
安全性。鎳鎘電池在 1984 被導入市場，由於價格便宜、安全性佳、快速充放電力強，被廣
泛使用於市場，但鎘污染嚴重、記憶效應，已慢慢被其他電池取代。鎳氫電池在 1991 年導
入市場，由於較鎳鎘電池高電容量、記憶效應小、不會產生環境污染，且工作電壓與鎳鎘電
池相同，已經大量取代鎳鎘電池市場。然而鎳氫電池的工作電壓、能量密度、高溫特性及些
許記憶效應等性能，遠比鋰離子電池還差，使得 1992 年才導入市場的鋰離子電池，目前已
大量取代鎳氫電池在筆記型電腦、大哥大、攝錄影機等可攜式電子產品的市場，成為未來小
型二次電池的主流。隨著科技的發展，許多電子產品不但功能增加，而且朝向重量更輕、電
容量更高、安全性更佳的方向發展，因此開發高性能電池成為必然發展的方向，開發方向如
下：(1)高性能(高能量密度、減輕重量、快速充放電等)；(2)高安全性、無污染、延長使用壽
 6
圖 3.2  (a) 正壓型降升壓式轉換器充電週期 (b) 正壓型降升壓式轉換器放電週期 
    本計畫係設計一平均電流控制正壓型降升壓式轉換器，系統架構如圖 3.3 所示，經由正
壓型降升壓式轉換器得到輸出，由輸出回授訊號經由補償電路產生ㄧ訊號 Vc 至平均電流控
制電路，與電流感測電路在電感 L 上感測出一條等比例縮小的電感電流 Isense 來做比較，產
生出一個數位訊號 Vp，再經由非重疊電路把兩訊號錯開，最後經過驅動電路產生大電流推
動功率電晶體。 
 
L
Vout
C R
VDD
Mp1
Mn3 Mn4 
Mp2
Driving 
Circuit
Non-
Overlapping
Average-Current-
Controlled Circuit
Active Current Sensing Circuit
Compensator Network
SW2SW1Isense
Vref
Positive buck-boost converter
Vc
Vp
 
圖 3.3 平均電流控制正壓型降升壓式轉換器系統架構圖 
四、電路描述 
    圖 3.3 之平均電流控制正壓型降升壓式轉換器中所採用之運算放大器為低電壓運算放大
器，電路如圖 4.1 所示，各子電路說明如下： 
(a) 低電壓運算放大器： 
    低電壓運算放大器如圖 4.1 所示，低電壓運算放大器大部份由 CMOS 反相器組合而成。
整個電路主要可分為兩個部份，第一個部份為增益放大器電路是由兩個互相匹配的 CMOS 反
相器 Inv1，Inv2 所組成，功能為放大電路功能。第二部份是由 CMOS 反相器 Inv3，Inv4，Inv5，Inv6
所組成的共模迴授電路(Common-Mode Feedback)主要是用來控制輸出節點之共模電壓準位。 
 8
    平均電流控制電路與補償電路如圖 4.3 所示，補償器為一般常用的超前落後補償，動作
原理是將輸出電壓經過分壓之後，透過補償器產生出電壓 vc，利用電流鏡的方式將 vc 轉成電
流輸出；另外，利用電流感測電路感測出來的電流與之作比較，會得到 Va此點電壓，再透過
積分電路作平均值的動作，將突波去除掉，接到比較器的負端，而正端接鉅齒波。利用這樣
的方式來產生出功率電晶體所需要的工作週期，並且因為加了電感電流這條路徑，使得整個
正壓型降升壓式轉換器系統的暫態反應時間提升。 
 
圖 4.3  平均電流控制電路與補償電路 
(d) 鋸齒波產生器： 
    鋸齒波產生器如圖 4.4 所示，鋸齒波產生電路使用到三組數位式運算放大器、一個電容
與電阻，一個 SR 閂鎖器。以定電流對電容充電，電容上的電壓呈線性上升，當斜波電壓到
達 VH時，數位式運算放大器產生的輸出訊號會使 SR 閂鎖器的輸出產生一個正飽和訊號，使
Mn4 導通，並造成電容上的電壓下降，當斜波電壓降到 VL 時，數位式運算放大器產生的輸
出訊號會使 SR 閂鎖器的輸出產生一個負飽和訊號，使 Mn4 截止，這樣就是一個完成週期。 
 
 
圖 4.4  鋸齒波產生器 
(e) 非重疊電路與驅動電路： 
 10
較表如表 1 所示。 
表1 正壓型降升壓式轉換器積體電路特性比較表 
Specifications 2007 Feb. [5] This work 
Technology 0.5µm 0.35µm 
Supply Voltage 1.4V 1.5V 
Output Voltage 0.5V 0.8~4.2V 
Iout (Max) 300mA 150mA 
Inductor 1uH 10uH 
Load Capacitor 20uF 47uF 
Switching Freq. 130kHz 1MHz 
Efficiency(Max) 65% 72% 
 
 
圖 5.1 平均電流控制正壓型降升壓式轉換器晶片微影像 
 
 12
[3] Yuh-Shyan Hwang, Dong-Shiuh Wu, Ho-Cheng Lin, Jiann-Jong Chen, and Cheng-Chieh Yu, 
"A New Inverter-Based Charge Pump Circuit With High Conversion Ratio And High Power 
Efficiency," Microelectronics Journal, Vol. 42, No. 8, pp. 982-987, Aug. 2011. 
[4] Jiann-Jong Chen, Che-Min Kung, and Yuh-Shyan Hwang,” A New Current-Mode 
Fast-Transient-Response Shunt Regulator Using CMOS Technology,” Analog Integrated Circuits 
and Signal Processing, Vol. 66, No. 2, pp. 189-195, Feb. 2011. 
[5] B. Sahu and G. A. Rincón-Mora, “An accurate, low-voltage, CMOS switch power supply with 
adaptive on-time pulse-frequency modulation (PFM) control,” IEEE Trans. on Circuits and Systems 
I: Regular Papers, vol. 54, no. 2, pp. 312-321, Feb. 2007. 
[6] C. C. Wang, “Low-Power Small-Area Digital I/O Cell,” IEEE Trans. Circuits Syst. II, vol. 52, 
no. 8, August 2005. 
[7] K. Wang, L. Geng, and Q. Meng, “Efficiency improvement in buck-boost converter aimed at 
SOC utilization,” in IEEE International Conference on Industrial Technology, Chengdu, China, 
21-24 Apr. 2008, pp.1-5.   
[8] H. W. Chang, W. H. Chang, and C. H. Tsai, “Integrated single-inductor buck-boost or 
boost-boost DC-DC converter with power-distributive control,” in International Conference on  
Power Electronics and Drive Systems, Taipei, 2-5 Nov. 2009, pp.1184-1187. 
[9] Jitaru, I.D, “High efficiency flyback converter using synchronous rectification,” in 17th  
Annual IEEE on Applied Power Electronics  Conf., Mar. 2002, vol. 2, pp. 867 – 871. 
[10] W. Yuan, X. C. Huang, J. M. Zhang and Z. M. Qian, “A Novel soft switching flyback 
converters with synchronous rectification,” in IPEMC. IEEE. Power Electronics and Motion 
Control Conf., May. 2009, vol.2, pp. 551 – 555. 
[11] M. T. Zhang, M. M. Jovanovic and F. C. Y. Lee, “Design considerations and performance 
evaluations of synchronous rectification in flyback converters,” IEEE Trans. Power Electronics,” 
vol. 13, no. 3, pp. 538-546, May. 1998. 
[12] Feng Su, Wing-Hung Ki and Chi-Ying Tsui, “Ultra Fast Fixed-Frequency Hysteretic Buck 
Converter With Maximum Charging Current Control and Adaptive Delay Compensation for DVS 
Applications,” IEEE Journal of Solid-State Circuits , vol. 43, no. 4, pp. 815-822, April. 2008. 
[13] J. Kim, H. Chu, and C. Kim, “Current-mode DC-DC buck converter with reliable 
hysteretic-mode control and dual modulator for fast dynamic voltage scaling,” in 52nd IEEE 
International Midwest Symposium on Circuits and Systems, Aug. 2009, pp. 941 – 944. 
[14] C. Fai Lee and P. K. T. Mok, “A monolithic current-mode CMOS dc–dc converter with 
on-chip current-sensing technique,” IEEE J. Solid-State Circuits, vol. 39, no. 1, pp. 3–14, Jan. 
2004. 
[15] H. P. Forghani-Zadeh and G. A. Rincon-Mora, “An accurate, continuous, and lossless 
self-learning CMOS current-sensing scheme for inductor-based dc-dc converters,” IEEE J. Solid- 
State Circuit, vol. 42, no. 3, pp. 665–679, Mar. 2007. 
[16] C. Fai Lee and P. K. T. Mok, “On-chip current sensing technique for CMOS monolithic 
switch-mode power converters,” in Proc. IEEE Int. Symp. Circuits Syst., Scottsdale, AZ, May 2002, 
vol. 5, pp. 265–268. 
表 Y04 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                日期： 99 年 12 月 20 日 
 
一、參加會議經過 
第一天由台北搭飛機至香港，第一天至第三天在香港開會並發表論文，並與與會先進相互交
流學術成果，第三天由香港搭飛機返回台北。 
 
二、與會心得 
本次會議發表許多具有參考價值的論文，包含Electron Devices and Solid-State Circuits等十八項
主題，並有許多學識淵博的先進與會，對於積體電路設計研究具有相當正面的影響，本次論
文發表會有博士班學生隨行，與各地先進相互交流，增加許多研究上的構想，獲益良多！ 
 
三、建議 
IEEE EDSSC研討會未曾在國內舉辦，為了增進國內與國際間的學術交流，建議有機會能舉辦。 
 
四、攜回資料名稱及內容 
本次攜回2010 IEEE International Conference on Electron Devices and Solid-State Circuits光碟。 
 
五、其他 
 
 
計畫編號 NSC 99-2221-E-027-109 
計畫名稱 適用於可攜式系統之低電壓泛用型電源轉換積體電路研製(I) 
出國人員
姓名 黃柏漢 
服務機構
及職稱 
國立台北科技大學電通所 
博士候選人 
會議時間 99 年 12 月 15 日至 99 年 12 月 17 日 會議地點 
Hong Kong, China 
會議名稱 
(中文)2010 IEEE 電子元件與固態電路研討會 
(英文) 2010 IEEE International Conference on Electron Devices 
and Solid-State Circuits (EDSSC'10), Dec. 15-17, 2010 
發表論文
題目 
(中文)利用脈波寬度調變控制技術之 1伏特以下電壓模式直流-直流降壓式
轉換器 
(英文) A Sub-1V Voltage-Mode DC-DC Buck Converter Using PWM Control 
Technique 
  
 
Fig. 3. The complete circuit structure of digital error amplifier. 
A.  Digital Component Amplifier 
The V-I conversion of the digital error amplifier is based 
upon the well-known CMOS inverters. The class AB 
operation of the CMOS inverter consumes less power. The 
CMOS inverter has no internal nodes and owns a good 
linearity in V-I conversion if the NMOS and PMOS 
transistors are perfectly matched. In Fig. 3, the signal 
amplification is performed by using two matched inverters 
(MP1, MN1) and (MP2, MN2). 
The common-mode controlled circuit is composed of an 
inverter-based latch. The common-mode level at the internal 
nodes is controlled by the four matched inverters (MP3, MN3) 
~(MP6, MN6). The group inverters (MP5, MN5) and (MP6, MN6) 
are diode-connected resistances between the output nodes and 
the common-mode level. The other group inverters of (MP3, 
MN3) and (MP4, MN4) inject the output currents into the 
diode-connected resistances. Because the two group inverters 
have the same supply voltage and perfectly match, the 
trans-conductance (gm) is equal in every group inverter. The 
inverters (MP3, MN3) to (MP6, MN6) form a low-ohm load for 
common-mode signals and a high-ohm load for differential 
signals, the result changes by the common-mode level. We 
can choose gm3＝gm4, gm5＝gm6, gm3＞gm5, and the width 
of the transistors of (MP5, MN5) and (MP6, MN6) can be 
designed slightly smaller than those of (MP3, MN3) and (MP4, 
MN4) in the circuit design. The dc gain is larger than 1000 
(60dB) because of gm3 and gm4 larger than gm5 and gm6 
without affecting the bandwidth. Finally, the digital error 
amplifier that consists of six CMOS inverters has a large 
bandwidth because of its simple structure. 
The R-C compensation can provide operational amplifier 
stability with zero and pole. The differential to single circuit 
uses a single-stage differential amplifier with active current 
mirror load. The differential to single circuit makes the dual 
outputs of the digital error amplifier to transfer into 
single-ended output. The error amplifier can operate under 
1V that its advantages are low-power and high-gain. 
B.  Ramp Generator 
  The ramp generator shows in Fig. 4. The reference voltage 
VREF goes through operational amplifier and resistance to 
produce current, and the current charge the capacitor. The 
ramp signal produces pulse signal through the Schmitt trigger 
and decides the transistor MN2 is ON or OFF. The switching 
period of VT comprises two period of time. The positive 
period of time is the time required to charge the capacitor C 
from low-level VL to high-level VH. As the positive period is 
usually much smaller than the switching period, the aspect 
ratio of pull-down transistor MN2 should be large enough to 
make sure the capacitor C is fully discharged within the 
period. Moreover, the switch period T can be expressed as  
( )H L
D
V V CT
I
− ×
=
                (1) 
T is the positive period of ramp signal, VH is high level of 
Schmitt trigger, VL is low level of Schmitt trigger, C is the 
charging capacitor, and ID is the charging current. 
 
 
Fig. 4. The ramp generator with Schmitt trigger. 
  
Fig. 10 The transient response that load current step to 450-mA with input 
voltage is 1-V. The upper signal is output voltage and the bottom signal is 
load current (step from 50mA to 500mA and from 500mA to 50mA). 
 
0 25 50 75 100 125 150 175 200 225 250 275 300 325 350
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
 
 
E
ffi
ci
en
cy
 (%
)
Load current (mA)
 
Fig. 11 Measured power efficiency with 1-V input voltage and 0.5-V output 
voltage. 
TABLE I 
SUMMARY OF PERFORMANCE 
 Measurement 
Technology TSMC 0.18um 1P8M
Input Voltage 0.65V ~ 1.8V 
Max. Efficiency 90%@Vin=1V 
Output Voltage 0.5V 
Max. Load Current 500mA 
Max. Area (with PADs) 0.91×1.06mm2 
Load Regulation 0.19ppm/mA 
Line Regulation 0.12%/V 
ILOAD=500mA to 50mA 510us Settling time 
(0.5% error) ILOAD=50mA to 500mA 300us 
The maximum efficiency of the buck converter is 90 % 
when load current is 150-mA, the input voltage is 1-V, and 
the output voltage is 0.5-V. Table I shows the performance of 
the proposed buck converter. In this design, the input voltage 
range of the buck converter is designed from 0.65-V to 1.8-V 
and the output voltage of proposed buck converter can be 
regulated at 0.5-V when the load current upgrades to 500-mA. 
Table II shows the performance comparison of measure. Both 
the ramp generator that uses Schmitt-trigger circuit and buck 
converter that uses digital operational amplifier can simplify 
circuit complexity and upgrading the efficiency to extend the 
battery life. The propose voltage-mode buck converter using 
PWM control has some advantages that are high efficiency, 
large output load current and low power in low voltage 
condition. 
This buck converter operates correctly at low-voltage and 
high-frequency operation. Hence, it is well-suited in most low 
power applications, and it can be easily accommodated in 
mobile devices. 
TABLE II 
PERFORMANCE COMPARISON 
Parameter [5] [6] This work 
Technology 0.6um 0.35um 0.18um 
Control Type Current Voltage Voltage 
VIN 1.2V 3.6V 1V 
VOUT 1V 0.65V 0.5V 
Max. ILOAD 120mA 300mA 500mA 
Max. Eff. 89% 78% 90% 
Operator Freq. 500KHz 10MHz 1MHz 
IV. CONCLUSIONS 
A sub-1V voltage-mode CMOS DC-DC buck converter 
that uses PWM control with digital error amplifier has been 
designed and implemented with TSMC 0.18μm 1P8M CMOS 
processes. The buck converter with digital error amplifier 
circuit and the ramp generator with Schmitt-trigger circuit 
can save power dissipation and circuit complexity. Compared 
with other designs, the efficiency of buck converter can 
achieve 90% with 1-V supply voltage. The advantages of 
proposed converter are fast transient response, sub-1V supply 
voltage, and high efficiency, which are very important 
features for the SOC applications. Moreover, the proposed 
buck converter provides the excellent low power 
consumption for prolonging the battery life. As the result, the 
proposed buck converter is suitable to be used in many 
portable systems due to its advantage of low power 
dissipation.  
ACKNOWLEDGMENT 
The authors would like to thank the National Science 
Council for project supporting and the Chip Implementation 
Center for chip fabrication. This work was sponsored by NSC 
99-2221-E-027-109 
REFERENCE 
[1] T. Fuse, M. Ohta, M. Tokumasu, and H. Fujii, “A 0.5-V 
power-supply scheme for low-power system LSIs using multi-Vth 
SOI CMOS Technology,” IEEE J. Solid-State Circuit, vol. 38, no. 2, 
pp. 303-310, Feb. 2003. 
[2] Y. Qiu, H. Liu, and X. Chen, “Digital average current-mode control 
of PWM DC-DC converters without current sensors,” IEEE Trans. 
Industrial Electronics, vol. 57, no. 5, pp. 1670-1677, May 2010. 
[3] J. B. Jia and K. N. Leung, “Integrated ramp generator with auto-set 
hysteretic comparator for PWM voltage regulators,” IEEE 
Electronics Letters, vol. 43, no. 24, pp. 1384-1385, Nov. 2007. 
[4] S. L. Chen and M. D. Ker, “A new Schmitt trigger circuit in a 
0.13-um 1/2.5-V CMOS process to receive 3.3-V input signals,” 
IEEE Trans. Circuits and Systems. II, vol. 52, no. 7, pp. 361-365, 
Jul. 2005. 
[5]  C. Y. Leung, P. K. T. Mok, and K. N. Leung, “A 1.2V buck 
converter with a novel on-chip low-voltage current-sensing 
scheme,” in Proc. International Symposium Circuits and Systems 
Conf.(ISCAS), May 2004, pp. 824-827. 
[6]  B. Manai, M. Bouguelaa and X. Rabeyrin, “A 0.65-0.9-1.2V 
supplies 10MHz high efficiency PWM CMOS buck DC-DC 
converter,” in Porc. International Conference Electronics Circuits 
and Systems Conf.(ICECS), Dec. 2007, pp. 1123-1126. 
VOUT 
ILOAD 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳建中 計畫編號：99-2221-E-027-109- 
計畫名稱：適用於可攜式系統之低電壓泛用型電源轉換積體電路研製(I) 
量化 
成果項目 
實際已達
成數（被接
受或已發
表） 
預期總達成
數(含實際
已達成數)
本計畫
實際貢
獻百分
比 
單位
備註（質化說明：如數
個計畫共同成果、成果
列 為 該 期 刊 之 封 面 故
事...等） 
期刊論文 0 0 100%  
研究報告 /技術報
告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 5 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次
 
研討會論文 1 0 100% 
[1] Ming-Xiang Lu, 
Bo-Han Hwang, Jiann-Jong 
Chen and Yuh-Shyan 
Hwang,’ A Sub-1V 
Voltage-Mode DC-DC Buck 
Converter Using PWM 
Control Technique,’ 
2010 IEEE International 
Conference on Electron 
Devices and Solid-State 
Circuits (EDSSC'10), 
Dec. 15-17, 2010. 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次
 
其他成果 
(無法以量化表達之
成果如辦理學術活
動、獲得獎項、重要
國際合作、研究成果
國際影響力及其他
協助產業技術發展
之 具 體 效 益 事 項
等，請以文字敘述填
列。) 
2010 教育部大學校院積體電路設計競賽類比組佳作獎 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
