Timing Analyzer report for async_fifo
Thu Jul 24 21:09:59 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'wr_clk'
 13. Slow 1200mV 85C Model Setup: 'rd_clk'
 14. Slow 1200mV 85C Model Hold: 'wr_clk'
 15. Slow 1200mV 85C Model Hold: 'rd_clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'wr_clk'
 24. Slow 1200mV 0C Model Setup: 'rd_clk'
 25. Slow 1200mV 0C Model Hold: 'wr_clk'
 26. Slow 1200mV 0C Model Hold: 'rd_clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'wr_clk'
 34. Fast 1200mV 0C Model Setup: 'rd_clk'
 35. Fast 1200mV 0C Model Hold: 'wr_clk'
 36. Fast 1200mV 0C Model Hold: 'rd_clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; async_fifo                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; rd_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rd_clk } ;
; wr_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wr_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 328.41 MHz ; 250.0 MHz       ; wr_clk     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 364.96 MHz ; 250.0 MHz       ; rd_clk     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; wr_clk ; -2.045 ; -30.625           ;
; rd_clk ; -1.740 ; -13.113           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; wr_clk ; 0.355 ; 0.000             ;
; rd_clk ; 0.356 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; wr_clk ; -3.000 ; -32.522                         ;
; rd_clk ; -3.000 ; -21.174                         ;
+--------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wr_clk'                                                                                                                                                     ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.045 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.351      ;
; -2.045 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.351      ;
; -2.043 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 3.354      ;
; -2.000 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.306      ;
; -2.000 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.306      ;
; -1.998 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 3.309      ;
; -1.993 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.299      ;
; -1.993 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.299      ;
; -1.991 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 3.302      ;
; -1.938 ; wr_ptr_bin[4]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.870      ;
; -1.934 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.240      ;
; -1.934 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.240      ;
; -1.932 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 3.243      ;
; -1.889 ; wr_ptr_bin[1]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.821      ;
; -1.886 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.818      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.836 ; wr_ptr_bin[1]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 3.148      ;
; -1.827 ; wr_ptr_bin[3]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.759      ;
; -1.818 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.124      ;
; -1.818 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.124      ;
; -1.816 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 3.127      ;
; -1.714 ; wr_ptr_bin[2]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.646      ;
; -1.708 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.014      ;
; -1.708 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 3.014      ;
; -1.706 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 3.017      ;
; -1.688 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 2.994      ;
; -1.688 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 2.994      ;
; -1.686 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 2.997      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.661 ; wr_ptr_bin[2]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.973      ;
; -1.601 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.533      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.595 ; wr_ptr_bin[3]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.907      ;
; -1.584 ; wr_ptr_bin[0]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.516      ;
; -1.555 ; wr_ptr_bin[4]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.487      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.541 ; wr_ptr_bin[4]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.853      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.531 ; wr_ptr_bin[0]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.843      ;
; -1.516 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.448      ;
; -1.503 ; wr_ptr_bin[1]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.435      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.485 ; rd_ptr_gray_sync2[3] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.797      ;
; -1.445 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 2.751      ;
; -1.445 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 2.751      ;
; -1.444 ; wr_ptr_bin[3]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.376      ;
; -1.443 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 2.754      ;
; -1.399 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 2.705      ;
; -1.399 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.278      ; 2.705      ;
; -1.397 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.283      ; 2.708      ;
; -1.329 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.261      ;
; -1.328 ; wr_ptr_bin[2]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.260      ;
; -1.323 ; wr_ptr_bin[4]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.255      ;
; -1.322 ; wr_ptr_bin[4]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.254      ;
; -1.292 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.224      ;
; -1.284 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.216      ;
; -1.284 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.063     ; 2.216      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
; -1.283 ; rd_ptr_gray_sync2[0] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.317      ; 2.595      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rd_clk'                                                                                                                                                     ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.740 ; rd_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.198      ; 2.966      ;
; -1.610 ; rd_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.198      ; 2.836      ;
; -1.554 ; rd_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.196      ; 2.778      ;
; -1.545 ; rd_ptr_bin[1]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.476      ;
; -1.545 ; rd_ptr_bin[1]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.476      ;
; -1.522 ; wr_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.196      ; 2.746      ;
; -1.508 ; rd_ptr_bin[1]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 2.441      ;
; -1.424 ; rd_ptr_bin[4]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.355      ;
; -1.415 ; rd_ptr_bin[0]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.346      ;
; -1.415 ; rd_ptr_bin[0]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.346      ;
; -1.409 ; rd_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.198      ; 2.635      ;
; -1.401 ; rd_ptr_bin[1]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 2.334      ;
; -1.392 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.323      ;
; -1.378 ; rd_ptr_bin[0]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 2.311      ;
; -1.359 ; rd_ptr_bin[4]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.288      ;
; -1.359 ; rd_ptr_bin[4]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.288      ;
; -1.335 ; rd_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.196      ; 2.559      ;
; -1.327 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.256      ;
; -1.327 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.256      ;
; -1.271 ; rd_ptr_bin[0]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 2.204      ;
; -1.250 ; rd_ptr_bin[2]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 2.183      ;
; -1.231 ; wr_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.198      ; 2.457      ;
; -1.219 ; rd_ptr_bin[2]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.150      ;
; -1.217 ; rd_ptr_bin[2]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.148      ;
; -1.215 ; wr_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.196      ; 2.439      ;
; -1.215 ; rd_ptr_bin[4]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.146      ;
; -1.205 ; rd_ptr_bin[3]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.136      ;
; -1.183 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.114      ;
; -1.140 ; rd_ptr_bin[3]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.069      ;
; -1.140 ; rd_ptr_bin[3]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.069      ;
; -1.087 ; rd_ptr_bin[4]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.016      ;
; -1.085 ; rd_ptr_bin[4]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 2.014      ;
; -1.085 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 2.016      ;
; -1.070 ; rd_ptr_bin[2]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 2.003      ;
; -1.055 ; wr_ptr_gray_sync2[4] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.984      ;
; -1.053 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.982      ;
; -1.036 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.967      ;
; -1.036 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.967      ;
; -1.020 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.949      ;
; -1.020 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.949      ;
; -0.999 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 1.932      ;
; -0.996 ; rd_ptr_bin[3]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.927      ;
; -0.913 ; rd_ptr_bin[2]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.844      ;
; -0.911 ; rd_ptr_bin[2]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.842      ;
; -0.910 ; rd_ptr_bin[1]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.841      ;
; -0.907 ; wr_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.196      ; 2.131      ;
; -0.907 ; rd_ptr_bin[1]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.838      ;
; -0.905 ; wr_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.198      ; 2.131      ;
; -0.892 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 1.825      ;
; -0.876 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.807      ;
; -0.868 ; rd_ptr_bin[3]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.797      ;
; -0.866 ; rd_ptr_bin[3]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.795      ;
; -0.833 ; wr_ptr_gray_sync1[4] ; wr_ptr_gray_sync2[4]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.040     ; 1.788      ;
; -0.780 ; rd_ptr_bin[0]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.711      ;
; -0.777 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.708      ;
; -0.777 ; rd_ptr_bin[0]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.708      ;
; -0.748 ; wr_ptr_gray_sync2[3] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.677      ;
; -0.746 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.675      ;
; -0.712 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.641      ;
; -0.712 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.641      ;
; -0.710 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.641      ;
; -0.710 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.641      ;
; -0.673 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 1.606      ;
; -0.618 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.071     ; 1.522      ;
; -0.568 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.499      ;
; -0.566 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 1.499      ;
; -0.448 ; wr_ptr_gray_sync1[2] ; wr_ptr_gray_sync2[2]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 1.381      ;
; -0.442 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.071     ; 1.346      ;
; -0.440 ; wr_ptr_gray_sync2[2] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.369      ;
; -0.438 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.066     ; 1.367      ;
; -0.401 ; wr_ptr_gray_sync2[0] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.332      ;
; -0.398 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.329      ;
; -0.338 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.050     ; 1.263      ;
; -0.336 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.050     ; 1.261      ;
; -0.300 ; wr_ptr_bin[0]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.071     ; 1.204      ;
; -0.291 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.071     ; 1.195      ;
; -0.282 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.050     ; 1.207      ;
; -0.127 ; wr_ptr_gray_sync1[1] ; wr_ptr_gray_sync2[1]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.042     ; 1.080      ;
; -0.075 ; wr_ptr_gray_sync2[1] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.006      ;
; -0.072 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.003      ;
; -0.060 ; wr_ptr_gray_sync1[3] ; wr_ptr_gray_sync2[3]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.062     ; 0.993      ;
; -0.052 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.050     ; 0.977      ;
; 0.037  ; wr_ptr_gray_sync1[0] ; wr_ptr_gray_sync2[0]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.042     ; 0.916      ;
; 0.038  ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[4]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.071     ; 0.866      ;
; 0.294  ; mem~0                ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.064     ; 0.637      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wr_clk'                                                                                                                                                     ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; rd_ptr_bin[4]        ; rd_ptr_gray_sync1[3]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.624      ;
; 0.357 ; wr_ptr_bin[0]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; wr_ptr_bin[1]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; wr_ptr_bin[3]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; wr_ptr_bin[2]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 0.577      ;
; 0.359 ; rd_ptr_bin[4]        ; rd_ptr_gray_sync1[4]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.628      ;
; 0.463 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.054      ;
; 0.504 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.095      ;
; 0.517 ; rd_ptr_bin[2]        ; rd_ptr_gray_sync1[2]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.074      ; 0.788      ;
; 0.568 ; rd_ptr_bin[3]        ; rd_ptr_gray_sync1[2]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.837      ;
; 0.569 ; rd_ptr_bin[3]        ; rd_ptr_gray_sync1[3]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.838      ;
; 0.682 ; rd_ptr_bin[0]        ; rd_ptr_gray_sync1[0]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 0.951      ;
; 0.757 ; rd_ptr_bin[1]        ; rd_ptr_gray_sync1[1]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.026      ;
; 0.778 ; rd_ptr_bin[1]        ; rd_ptr_gray_sync1[0]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.047      ;
; 0.779 ; rd_ptr_bin[2]        ; rd_ptr_gray_sync1[1]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.072      ; 1.048      ;
; 0.797 ; rd_ptr_gray_sync1[3] ; rd_ptr_gray_sync2[3]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 0.994      ;
; 0.872 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.092      ;
; 0.873 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.093      ;
; 0.926 ; rd_ptr_gray_sync1[0] ; rd_ptr_gray_sync2[0]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 1.125      ;
; 0.956 ; wr_ptr_bin[0]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.176      ;
; 0.958 ; rd_ptr_gray_sync1[4] ; rd_ptr_gray_sync2[4]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 1.155      ;
; 0.966 ; rd_ptr_gray_sync1[2] ; rd_ptr_gray_sync2[2]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.040      ; 1.163      ;
; 0.987 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.578      ;
; 1.016 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.236      ;
; 1.017 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.237      ;
; 1.019 ; rd_ptr_gray_sync1[1] ; rd_ptr_gray_sync2[1]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.042      ; 1.218      ;
; 1.067 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.287      ;
; 1.100 ; wr_ptr_bin[2]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.320      ;
; 1.160 ; wr_ptr_bin[4]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.380      ;
; 1.164 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.384      ;
; 1.185 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.776      ;
; 1.196 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.787      ;
; 1.198 ; wr_ptr_bin[3]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.418      ;
; 1.210 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.430      ;
; 1.210 ; wr_ptr_bin[0]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.430      ;
; 1.210 ; wr_ptr_bin[0]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.430      ;
; 1.211 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.431      ;
; 1.211 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.431      ;
; 1.244 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.464      ;
; 1.245 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.465      ;
; 1.355 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.575      ;
; 1.379 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.970      ;
; 1.386 ; wr_ptr_bin[4]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.606      ;
; 1.396 ; wr_ptr_bin[1]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.616      ;
; 1.396 ; wr_ptr_bin[1]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.616      ;
; 1.405 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 1.996      ;
; 1.407 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.627      ;
; 1.426 ; wr_ptr_bin[2]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.646      ;
; 1.433 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.653      ;
; 1.473 ; wr_ptr_bin[2]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.693      ;
; 1.513 ; wr_ptr_bin[1]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.733      ;
; 1.536 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.756      ;
; 1.537 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.757      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.538 ; rd_ptr_gray_sync2[2] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.153      ;
; 1.565 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.408      ; 2.160      ;
; 1.566 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.157      ;
; 1.570 ; wr_ptr_bin[3]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.790      ;
; 1.581 ; wr_ptr_bin[3]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.801      ;
; 1.592 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.812      ;
; 1.633 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.224      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.652 ; rd_ptr_gray_sync2[1] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.267      ;
; 1.661 ; wr_ptr_bin[2]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.881      ;
; 1.672 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.263      ;
; 1.697 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.288      ;
; 1.725 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.945      ;
; 1.727 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.947      ;
; 1.728 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.948      ;
; 1.731 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.322      ;
; 1.758 ; wr_ptr_bin[4]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.978      ;
; 1.759 ; wr_ptr_bin[4]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.979      ;
; 1.759 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.408      ; 2.354      ;
; 1.759 ; wr_ptr_bin[3]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 1.979      ;
; 1.760 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.351      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.766 ; wr_ptr_bin[2]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.458      ; 2.381      ;
; 1.785 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.408      ; 2.380      ;
; 1.786 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.404      ; 2.377      ;
; 1.786 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 2.006      ;
; 1.800 ; wr_ptr_bin[0]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 2.020      ;
; 1.820 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.063      ; 2.040      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rd_clk'                                                                                                                                                     ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; mem~0                ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; rd_ptr_bin[2]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; rd_ptr_bin[0]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; rd_ptr_bin[1]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; rd_ptr_bin[3]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.577      ;
; 0.488 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[4]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 0.764      ;
; 0.553 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.101      ; 0.851      ;
; 0.559 ; wr_ptr_gray_sync1[0] ; wr_ptr_gray_sync2[0]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.085      ; 0.801      ;
; 0.603 ; rd_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.320      ; 1.110      ;
; 0.644 ; rd_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.318      ; 1.149      ;
; 0.674 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.895      ;
; 0.675 ; wr_ptr_gray_sync2[1] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 0.896      ;
; 0.680 ; wr_ptr_gray_sync1[3] ; wr_ptr_gray_sync2[3]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 0.903      ;
; 0.727 ; wr_ptr_gray_sync1[1] ; wr_ptr_gray_sync2[1]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.085      ; 0.969      ;
; 0.744 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.101      ; 1.042      ;
; 0.745 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.101      ; 1.043      ;
; 0.779 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.101      ; 1.077      ;
; 0.793 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.069      ;
; 0.804 ; wr_ptr_bin[0]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.080      ;
; 0.865 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.086      ;
; 0.866 ; wr_ptr_gray_sync2[0] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.087      ;
; 0.906 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.182      ;
; 0.931 ; rd_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.320      ; 1.438      ;
; 0.986 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.205      ;
; 0.996 ; rd_ptr_bin[1]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.217      ;
; 1.016 ; wr_ptr_gray_sync1[2] ; wr_ptr_gray_sync2[2]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.239      ;
; 1.025 ; wr_ptr_gray_sync2[2] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.244      ;
; 1.030 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.079      ; 1.306      ;
; 1.049 ; rd_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.320      ; 1.556      ;
; 1.107 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.328      ;
; 1.121 ; rd_ptr_bin[1]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.342      ;
; 1.122 ; rd_ptr_bin[1]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.343      ;
; 1.140 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.363      ;
; 1.142 ; rd_ptr_bin[0]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.363      ;
; 1.143 ; rd_ptr_bin[2]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.364      ;
; 1.144 ; rd_ptr_bin[2]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.365      ;
; 1.146 ; rd_ptr_bin[0]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.367      ;
; 1.228 ; rd_ptr_bin[0]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.449      ;
; 1.257 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.480      ;
; 1.258 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.477      ;
; 1.259 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.478      ;
; 1.277 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.496      ;
; 1.291 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.512      ;
; 1.292 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.513      ;
; 1.300 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.521      ;
; 1.316 ; wr_ptr_gray_sync2[3] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.535      ;
; 1.331 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.554      ;
; 1.335 ; rd_ptr_bin[3]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.554      ;
; 1.374 ; rd_ptr_bin[3]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.593      ;
; 1.390 ; rd_ptr_bin[4]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.611      ;
; 1.398 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.619      ;
; 1.399 ; wr_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.318      ; 1.904      ;
; 1.410 ; wr_ptr_gray_sync1[4] ; wr_ptr_gray_sync2[4]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.087      ; 1.654      ;
; 1.432 ; wr_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.320      ; 1.939      ;
; 1.434 ; rd_ptr_bin[2]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.657      ;
; 1.448 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.671      ;
; 1.467 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.686      ;
; 1.482 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.703      ;
; 1.483 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.704      ;
; 1.506 ; rd_ptr_bin[4]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.725      ;
; 1.506 ; wr_ptr_gray_sync2[4] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.725      ;
; 1.510 ; rd_ptr_bin[1]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.733      ;
; 1.528 ; rd_ptr_bin[1]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.751      ;
; 1.545 ; rd_ptr_bin[4]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.764      ;
; 1.547 ; rd_ptr_bin[0]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.770      ;
; 1.549 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.768      ;
; 1.550 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.769      ;
; 1.588 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.809      ;
; 1.591 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.812      ;
; 1.607 ; rd_ptr_bin[3]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.826      ;
; 1.608 ; rd_ptr_bin[3]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.827      ;
; 1.623 ; wr_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.320      ; 2.130      ;
; 1.627 ; rd_ptr_bin[4]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.848      ;
; 1.649 ; rd_ptr_bin[3]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.870      ;
; 1.660 ; rd_ptr_bin[2]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 1.881      ;
; 1.690 ; wr_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.318      ; 2.195      ;
; 1.698 ; rd_ptr_bin[2]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 1.921      ;
; 1.739 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.958      ;
; 1.740 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.959      ;
; 1.778 ; rd_ptr_bin[4]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.997      ;
; 1.779 ; rd_ptr_bin[4]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.062      ; 1.998      ;
; 1.781 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.064      ; 2.002      ;
; 1.810 ; rd_ptr_bin[0]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.066      ; 2.033      ;
; 1.880 ; wr_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.318      ; 2.385      ;
; 1.919 ; rd_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.318      ; 2.424      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 363.11 MHz ; 250.0 MHz       ; wr_clk     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 406.34 MHz ; 250.0 MHz       ; rd_clk     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; wr_clk ; -1.754 ; -25.029          ;
; rd_clk ; -1.461 ; -10.189          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; wr_clk ; 0.309 ; 0.000            ;
; rd_clk ; 0.310 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; wr_clk ; -3.000 ; -32.522                        ;
; rd_clk ; -3.000 ; -21.174                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wr_clk'                                                                                                                                                      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.754 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 3.018      ;
; -1.754 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 3.022      ;
; -1.754 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 3.018      ;
; -1.708 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.972      ;
; -1.708 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.976      ;
; -1.708 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.972      ;
; -1.704 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.968      ;
; -1.704 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.972      ;
; -1.704 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.968      ;
; -1.654 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.918      ;
; -1.654 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.922      ;
; -1.654 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.918      ;
; -1.650 ; wr_ptr_bin[4]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.589      ;
; -1.606 ; wr_ptr_bin[1]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.545      ;
; -1.604 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.543      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.565 ; wr_ptr_bin[1]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.851      ;
; -1.562 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.826      ;
; -1.562 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.830      ;
; -1.562 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.826      ;
; -1.550 ; wr_ptr_bin[3]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.489      ;
; -1.461 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.725      ;
; -1.461 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.729      ;
; -1.461 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.725      ;
; -1.460 ; wr_ptr_bin[2]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.399      ;
; -1.454 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.718      ;
; -1.454 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.722      ;
; -1.454 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.718      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.400 ; wr_ptr_bin[2]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.686      ;
; -1.359 ; wr_ptr_bin[0]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.298      ;
; -1.350 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.289      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.344 ; wr_ptr_bin[3]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.630      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.310 ; wr_ptr_bin[0]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.596      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.285 ; wr_ptr_bin[4]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.571      ;
; -1.278 ; wr_ptr_bin[4]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.217      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.266 ; rd_ptr_gray_sync2[3] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.552      ;
; -1.255 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.194      ;
; -1.236 ; wr_ptr_bin[1]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.175      ;
; -1.201 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.465      ;
; -1.201 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.465      ;
; -1.200 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.468      ;
; -1.179 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.443      ;
; -1.179 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.248      ; 2.447      ;
; -1.179 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.244      ; 2.443      ;
; -1.178 ; wr_ptr_bin[3]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.117      ;
; -1.103 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.042      ;
; -1.086 ; wr_ptr_bin[2]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.025      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.084 ; rd_ptr_gray_sync2[0] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.291      ; 2.370      ;
; -1.075 ; wr_ptr_bin[4]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.014      ;
; -1.075 ; wr_ptr_bin[4]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.014      ;
; -1.075 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 2.014      ;
; -1.050 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.056     ; 1.989      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rd_clk'                                                                                                                                                      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.461 ; rd_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.172      ; 2.653      ;
; -1.343 ; rd_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.172      ; 2.535      ;
; -1.303 ; rd_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.171      ; 2.494      ;
; -1.275 ; rd_ptr_bin[1]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 2.213      ;
; -1.275 ; wr_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.171      ; 2.466      ;
; -1.273 ; rd_ptr_bin[1]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 2.211      ;
; -1.237 ; rd_ptr_bin[1]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 2.176      ;
; -1.170 ; rd_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.172      ; 2.362      ;
; -1.160 ; rd_ptr_bin[4]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 2.098      ;
; -1.157 ; rd_ptr_bin[0]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 2.095      ;
; -1.155 ; rd_ptr_bin[0]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 2.093      ;
; -1.140 ; rd_ptr_bin[1]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 2.079      ;
; -1.132 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 2.070      ;
; -1.126 ; rd_ptr_bin[0]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 2.065      ;
; -1.112 ; rd_ptr_bin[4]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 2.049      ;
; -1.112 ; rd_ptr_bin[4]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 2.049      ;
; -1.101 ; rd_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.171      ; 2.292      ;
; -1.084 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 2.021      ;
; -1.084 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 2.021      ;
; -1.022 ; rd_ptr_bin[0]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.961      ;
; -1.012 ; rd_ptr_bin[2]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.950      ;
; -1.010 ; rd_ptr_bin[2]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.948      ;
; -1.006 ; wr_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.172      ; 2.198      ;
; -1.001 ; wr_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.171      ; 2.192      ;
; -0.998 ; rd_ptr_bin[2]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.937      ;
; -0.982 ; rd_ptr_bin[4]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.920      ;
; -0.980 ; rd_ptr_bin[3]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.918      ;
; -0.954 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.892      ;
; -0.910 ; rd_ptr_bin[3]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.847      ;
; -0.910 ; rd_ptr_bin[3]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.847      ;
; -0.862 ; rd_ptr_bin[4]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.799      ;
; -0.861 ; rd_ptr_bin[2]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.800      ;
; -0.860 ; rd_ptr_bin[4]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.797      ;
; -0.858 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.796      ;
; -0.834 ; wr_ptr_gray_sync2[4] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.771      ;
; -0.832 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.769      ;
; -0.821 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.759      ;
; -0.819 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.757      ;
; -0.810 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.747      ;
; -0.810 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.747      ;
; -0.782 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.721      ;
; -0.780 ; rd_ptr_bin[3]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.718      ;
; -0.727 ; wr_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.171      ; 1.918      ;
; -0.715 ; wr_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.172      ; 1.907      ;
; -0.708 ; rd_ptr_bin[1]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.646      ;
; -0.706 ; rd_ptr_bin[1]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.644      ;
; -0.706 ; rd_ptr_bin[2]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.644      ;
; -0.704 ; rd_ptr_bin[2]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.642      ;
; -0.685 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.624      ;
; -0.680 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.618      ;
; -0.660 ; rd_ptr_bin[3]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.597      ;
; -0.658 ; rd_ptr_bin[3]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.595      ;
; -0.641 ; wr_ptr_gray_sync1[4] ; wr_ptr_gray_sync2[4]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.601      ;
; -0.590 ; rd_ptr_bin[0]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.528      ;
; -0.588 ; rd_ptr_bin[0]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.526      ;
; -0.584 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.522      ;
; -0.560 ; wr_ptr_gray_sync2[3] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.497      ;
; -0.558 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.495      ;
; -0.536 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.473      ;
; -0.536 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.473      ;
; -0.531 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.469      ;
; -0.529 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.467      ;
; -0.491 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.430      ;
; -0.452 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.363      ;
; -0.406 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.344      ;
; -0.394 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.333      ;
; -0.304 ; wr_ptr_gray_sync1[2] ; wr_ptr_gray_sync2[2]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 1.243      ;
; -0.303 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.214      ;
; -0.286 ; wr_ptr_gray_sync2[2] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.223      ;
; -0.284 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.058     ; 1.221      ;
; -0.253 ; wr_ptr_gray_sync2[0] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.191      ;
; -0.251 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 1.189      ;
; -0.189 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.044     ; 1.120      ;
; -0.187 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.044     ; 1.118      ;
; -0.168 ; wr_ptr_bin[0]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.079      ;
; -0.161 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.064     ; 1.072      ;
; -0.154 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.044     ; 1.085      ;
; -0.005 ; wr_ptr_gray_sync1[1] ; wr_ptr_gray_sync2[1]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.964      ;
; 0.038  ; wr_ptr_gray_sync2[1] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 0.900      ;
; 0.040  ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 0.898      ;
; 0.056  ; wr_ptr_gray_sync1[3] ; wr_ptr_gray_sync2[3]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.056     ; 0.883      ;
; 0.057  ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.044     ; 0.874      ;
; 0.133  ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[4]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.064     ; 0.778      ;
; 0.150  ; wr_ptr_gray_sync1[0] ; wr_ptr_gray_sync2[0]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.809      ;
; 0.376  ; mem~0                ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.057     ; 0.562      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wr_clk'                                                                                                                                                      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.309 ; rd_ptr_bin[4]        ; rd_ptr_gray_sync1[3]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.558      ;
; 0.311 ; wr_ptr_bin[0]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; wr_ptr_bin[1]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; wr_ptr_bin[3]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; wr_ptr_bin[2]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 0.511      ;
; 0.320 ; rd_ptr_bin[4]        ; rd_ptr_gray_sync1[4]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.569      ;
; 0.445 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 0.977      ;
; 0.467 ; rd_ptr_bin[2]        ; rd_ptr_gray_sync1[2]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.066      ; 0.717      ;
; 0.490 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.022      ;
; 0.501 ; rd_ptr_bin[3]        ; rd_ptr_gray_sync1[2]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.750      ;
; 0.502 ; rd_ptr_bin[3]        ; rd_ptr_gray_sync1[3]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.751      ;
; 0.607 ; rd_ptr_bin[0]        ; rd_ptr_gray_sync1[0]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.856      ;
; 0.670 ; rd_ptr_bin[1]        ; rd_ptr_gray_sync1[1]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.919      ;
; 0.689 ; rd_ptr_bin[1]        ; rd_ptr_gray_sync1[0]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.938      ;
; 0.700 ; rd_ptr_bin[2]        ; rd_ptr_gray_sync1[1]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.065      ; 0.949      ;
; 0.731 ; rd_ptr_gray_sync1[3] ; rd_ptr_gray_sync2[3]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.035      ; 0.910      ;
; 0.780 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 0.980      ;
; 0.784 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 0.984      ;
; 0.850 ; rd_ptr_gray_sync1[0] ; rd_ptr_gray_sync2[0]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.030      ;
; 0.874 ; wr_ptr_bin[0]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.074      ;
; 0.877 ; rd_ptr_gray_sync1[4] ; rd_ptr_gray_sync2[4]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.035      ; 1.056      ;
; 0.882 ; rd_ptr_gray_sync1[2] ; rd_ptr_gray_sync2[2]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.035      ; 1.061      ;
; 0.906 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.106      ;
; 0.907 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.107      ;
; 0.931 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.463      ;
; 0.939 ; rd_ptr_gray_sync1[1] ; rd_ptr_gray_sync2[1]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.119      ;
; 0.961 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.161      ;
; 0.986 ; wr_ptr_bin[2]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.186      ;
; 1.047 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.247      ;
; 1.062 ; wr_ptr_bin[4]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.262      ;
; 1.074 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.606      ;
; 1.079 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.279      ;
; 1.083 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.283      ;
; 1.083 ; wr_ptr_bin[3]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.283      ;
; 1.084 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.284      ;
; 1.093 ; wr_ptr_bin[0]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.293      ;
; 1.093 ; wr_ptr_bin[0]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.293      ;
; 1.109 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.309      ;
; 1.110 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.310      ;
; 1.115 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.647      ;
; 1.221 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.421      ;
; 1.248 ; wr_ptr_bin[4]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.448      ;
; 1.251 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.783      ;
; 1.255 ; wr_ptr_bin[1]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.455      ;
; 1.255 ; wr_ptr_bin[1]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.455      ;
; 1.256 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.456      ;
; 1.268 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.800      ;
; 1.273 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.473      ;
; 1.287 ; wr_ptr_bin[2]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.487      ;
; 1.316 ; wr_ptr_bin[2]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.516      ;
; 1.365 ; wr_ptr_bin[1]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.565      ;
; 1.376 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.576      ;
; 1.377 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.577      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.409 ; rd_ptr_gray_sync2[2] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 1.970      ;
; 1.412 ; wr_ptr_bin[3]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.612      ;
; 1.416 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.616      ;
; 1.422 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.367      ; 1.958      ;
; 1.424 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 1.956      ;
; 1.452 ; wr_ptr_bin[3]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.652      ;
; 1.474 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 2.006      ;
; 1.479 ; wr_ptr_bin[2]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.679      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.505 ; rd_ptr_gray_sync2[1] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.066      ;
; 1.516 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 2.048      ;
; 1.535 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 2.067      ;
; 1.540 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.740      ;
; 1.550 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.750      ;
; 1.551 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.751      ;
; 1.571 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 2.103      ;
; 1.576 ; wr_ptr_bin[3]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.776      ;
; 1.577 ; wr_ptr_bin[4]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.777      ;
; 1.578 ; wr_ptr_bin[4]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.778      ;
; 1.593 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.793      ;
; 1.599 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.367      ; 2.135      ;
; 1.601 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 2.133      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.615 ; wr_ptr_bin[2]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.417      ; 2.176      ;
; 1.616 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.367      ; 2.152      ;
; 1.618 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.363      ; 2.150      ;
; 1.619 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.819      ;
; 1.623 ; wr_ptr_bin[0]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.056      ; 1.823      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rd_clk'                                                                                                                                                      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; mem~0                ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; rd_ptr_bin[2]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; rd_ptr_bin[0]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; rd_ptr_bin[1]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; rd_ptr_bin[3]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.511      ;
; 0.437 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[4]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.689      ;
; 0.501 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.089      ; 0.774      ;
; 0.514 ; wr_ptr_gray_sync1[0] ; wr_ptr_gray_sync2[0]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.077      ; 0.735      ;
; 0.559 ; rd_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.283      ; 1.011      ;
; 0.597 ; rd_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.282      ; 1.048      ;
; 0.601 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.802      ;
; 0.602 ; wr_ptr_gray_sync2[1] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.803      ;
; 0.625 ; wr_ptr_gray_sync1[3] ; wr_ptr_gray_sync2[3]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 0.827      ;
; 0.666 ; wr_ptr_gray_sync1[1] ; wr_ptr_gray_sync2[1]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.077      ; 0.887      ;
; 0.674 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.089      ; 0.947      ;
; 0.675 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.089      ; 0.948      ;
; 0.711 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.089      ; 0.984      ;
; 0.715 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.967      ;
; 0.727 ; wr_ptr_bin[0]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 0.979      ;
; 0.775 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.976      ;
; 0.776 ; wr_ptr_gray_sync2[0] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 0.977      ;
; 0.819 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 1.071      ;
; 0.879 ; rd_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.283      ; 1.331      ;
; 0.891 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.091      ;
; 0.912 ; rd_ptr_bin[1]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.113      ;
; 0.920 ; wr_ptr_gray_sync2[2] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.120      ;
; 0.924 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.068      ; 1.176      ;
; 0.938 ; wr_ptr_gray_sync1[2] ; wr_ptr_gray_sync2[2]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.140      ;
; 0.974 ; rd_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.283      ; 1.426      ;
; 0.990 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.191      ;
; 1.011 ; rd_ptr_bin[1]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.212      ;
; 1.013 ; rd_ptr_bin[1]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.214      ;
; 1.022 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.224      ;
; 1.040 ; rd_ptr_bin[2]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.241      ;
; 1.041 ; rd_ptr_bin[2]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.242      ;
; 1.048 ; rd_ptr_bin[0]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.249      ;
; 1.050 ; rd_ptr_bin[0]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.251      ;
; 1.106 ; rd_ptr_bin[0]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.307      ;
; 1.132 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.332      ;
; 1.134 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.334      ;
; 1.135 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.337      ;
; 1.146 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.347      ;
; 1.146 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.347      ;
; 1.157 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.357      ;
; 1.167 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.368      ;
; 1.186 ; wr_ptr_gray_sync2[3] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.386      ;
; 1.210 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.412      ;
; 1.211 ; rd_ptr_bin[3]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.411      ;
; 1.240 ; rd_ptr_bin[3]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.440      ;
; 1.256 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.457      ;
; 1.259 ; wr_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.282      ; 1.710      ;
; 1.267 ; rd_ptr_bin[4]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.468      ;
; 1.304 ; wr_ptr_gray_sync1[4] ; wr_ptr_gray_sync2[4]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.078      ; 1.526      ;
; 1.305 ; wr_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.283      ; 1.757      ;
; 1.318 ; rd_ptr_bin[2]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.520      ;
; 1.321 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.523      ;
; 1.330 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.530      ;
; 1.342 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.543      ;
; 1.342 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.543      ;
; 1.359 ; wr_ptr_gray_sync2[4] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.559      ;
; 1.366 ; rd_ptr_bin[4]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.566      ;
; 1.376 ; rd_ptr_bin[1]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.578      ;
; 1.389 ; rd_ptr_bin[1]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.591      ;
; 1.395 ; rd_ptr_bin[4]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.595      ;
; 1.398 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.598      ;
; 1.400 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.600      ;
; 1.415 ; rd_ptr_bin[0]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.617      ;
; 1.429 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.630      ;
; 1.433 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.634      ;
; 1.452 ; rd_ptr_bin[3]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.652      ;
; 1.454 ; rd_ptr_bin[3]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.654      ;
; 1.465 ; rd_ptr_bin[4]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.666      ;
; 1.479 ; wr_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.283      ; 1.931      ;
; 1.487 ; rd_ptr_bin[3]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.688      ;
; 1.512 ; rd_ptr_bin[2]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.713      ;
; 1.525 ; wr_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.282      ; 1.976      ;
; 1.543 ; rd_ptr_bin[2]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.745      ;
; 1.571 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.771      ;
; 1.573 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.773      ;
; 1.606 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.057      ; 1.807      ;
; 1.607 ; rd_ptr_bin[4]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.807      ;
; 1.609 ; rd_ptr_bin[4]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.056      ; 1.809      ;
; 1.651 ; rd_ptr_bin[0]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.058      ; 1.853      ;
; 1.698 ; wr_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.282      ; 2.149      ;
; 1.734 ; rd_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.282      ; 2.185      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; wr_clk ; -0.715 ; -8.998           ;
; rd_clk ; -0.529 ; -2.560           ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; wr_clk ; 0.166 ; 0.000            ;
; rd_clk ; 0.186 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; wr_clk ; -3.000 ; -31.113                        ;
; rd_clk ; -3.000 ; -21.177                        ;
+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wr_clk'                                                                                                                                                      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.715 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.883      ;
; -0.715 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.886      ;
; -0.715 ; wr_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.883      ;
; -0.703 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.871      ;
; -0.703 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.871      ;
; -0.701 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.872      ;
; -0.696 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.864      ;
; -0.696 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.864      ;
; -0.694 ; rd_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.865      ;
; -0.682 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.850      ;
; -0.682 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.850      ;
; -0.681 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.852      ;
; -0.634 ; wr_ptr_bin[4]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.585      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.620 ; wr_ptr_bin[1]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.786      ;
; -0.615 ; wr_ptr_bin[1]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.566      ;
; -0.608 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.559      ;
; -0.600 ; wr_ptr_bin[3]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.551      ;
; -0.596 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.764      ;
; -0.596 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.764      ;
; -0.594 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.765      ;
; -0.531 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.699      ;
; -0.531 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.702      ;
; -0.531 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.699      ;
; -0.521 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.689      ;
; -0.521 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.689      ;
; -0.519 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.690      ;
; -0.508 ; wr_ptr_bin[2]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.459      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.503 ; wr_ptr_bin[2]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.669      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.500 ; wr_ptr_bin[3]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.666      ;
; -0.450 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.401      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.444 ; wr_ptr_bin[4]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.438 ; wr_ptr_bin[0]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.604      ;
; -0.433 ; wr_ptr_bin[0]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.384      ;
; -0.420 ; wr_ptr_bin[4]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.371      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.416 ; rd_ptr_gray_sync2[3] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.582      ;
; -0.402 ; wr_ptr_bin[1]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.353      ;
; -0.399 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.567      ;
; -0.399 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.567      ;
; -0.397 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.568      ;
; -0.395 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.346      ;
; -0.386 ; wr_ptr_bin[3]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.337      ;
; -0.359 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.527      ;
; -0.359 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 1.000        ; 0.162      ; 1.530      ;
; -0.359 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 1.000        ; 0.159      ; 1.527      ;
; -0.320 ; wr_ptr_bin[2]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.271      ;
; -0.311 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.262      ;
; -0.295 ; wr_ptr_bin[2]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.246      ;
; -0.294 ; wr_ptr_bin[4]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; wr_ptr_bin[4]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.245      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.288 ; rd_ptr_gray_sync2[0] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 1.000        ; 0.179      ; 1.454      ;
; -0.278 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 1.000        ; -0.036     ; 1.229      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rd_clk'                                                                                                                                                      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.529 ; rd_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.114      ; 1.652      ;
; -0.459 ; rd_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.114      ; 1.582      ;
; -0.430 ; rd_ptr_bin[1]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.381      ;
; -0.429 ; rd_ptr_bin[1]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.380      ;
; -0.420 ; rd_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.112      ; 1.541      ;
; -0.397 ; wr_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.112      ; 1.518      ;
; -0.387 ; rd_ptr_bin[1]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.339      ;
; -0.360 ; rd_ptr_bin[0]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.311      ;
; -0.359 ; rd_ptr_bin[0]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.310      ;
; -0.350 ; rd_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.114      ; 1.473      ;
; -0.344 ; rd_ptr_bin[4]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.294      ;
; -0.340 ; rd_ptr_bin[1]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.292      ;
; -0.321 ; rd_ptr_bin[4]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.270      ;
; -0.321 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.271      ;
; -0.320 ; rd_ptr_bin[4]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.269      ;
; -0.317 ; rd_ptr_bin[0]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.269      ;
; -0.301 ; rd_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.112      ; 1.422      ;
; -0.298 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.247      ;
; -0.297 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.246      ;
; -0.270 ; rd_ptr_bin[0]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.222      ;
; -0.254 ; rd_ptr_bin[2]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.206      ;
; -0.251 ; rd_ptr_bin[2]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.202      ;
; -0.250 ; rd_ptr_bin[2]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.201      ;
; -0.246 ; wr_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.114      ; 1.369      ;
; -0.231 ; rd_ptr_bin[4]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.181      ;
; -0.228 ; wr_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.112      ; 1.349      ;
; -0.225 ; rd_ptr_bin[3]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.175      ;
; -0.208 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.158      ;
; -0.202 ; rd_ptr_bin[3]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.151      ;
; -0.201 ; rd_ptr_bin[3]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.150      ;
; -0.179 ; rd_ptr_bin[4]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.128      ;
; -0.177 ; rd_ptr_bin[4]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.126      ;
; -0.161 ; rd_ptr_bin[2]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.113      ;
; -0.156 ; wr_ptr_gray_sync2[4] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.105      ;
; -0.154 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.103      ;
; -0.152 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.102      ;
; -0.147 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.098      ;
; -0.146 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.097      ;
; -0.129 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.078      ;
; -0.128 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.077      ;
; -0.112 ; rd_ptr_bin[3]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 1.062      ;
; -0.104 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.056      ;
; -0.089 ; wr_ptr_gray_sync1[4] ; wr_ptr_gray_sync2[4]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.022     ; 1.054      ;
; -0.089 ; rd_ptr_bin[2]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.040      ;
; -0.087 ; rd_ptr_bin[2]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.038      ;
; -0.066 ; wr_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.114      ; 1.189      ;
; -0.062 ; rd_ptr_bin[1]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.013      ;
; -0.060 ; rd_ptr_bin[3]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.009      ;
; -0.059 ; rd_ptr_bin[1]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 1.010      ;
; -0.058 ; rd_ptr_bin[3]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 1.007      ;
; -0.057 ; wr_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 1.000        ; 0.112      ; 1.178      ;
; -0.057 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 1.009      ;
; -0.039 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 0.989      ;
; 0.008  ; rd_ptr_bin[0]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.943      ;
; 0.011  ; rd_ptr_bin[0]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.940      ;
; 0.013  ; wr_ptr_gray_sync2[3] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 0.936      ;
; 0.015  ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 0.934      ;
; 0.019  ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 0.931      ;
; 0.033  ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.918      ;
; 0.034  ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.917      ;
; 0.042  ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 0.907      ;
; 0.043  ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 0.906      ;
; 0.076  ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 0.876      ;
; 0.097  ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.042     ; 0.828      ;
; 0.123  ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 0.829      ;
; 0.132  ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.037     ; 0.818      ;
; 0.160  ; wr_ptr_gray_sync1[2] ; wr_ptr_gray_sync2[2]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 0.792      ;
; 0.184  ; wr_ptr_gray_sync2[2] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 0.765      ;
; 0.186  ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.038     ; 0.763      ;
; 0.200  ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.042     ; 0.725      ;
; 0.218  ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.029     ; 0.720      ;
; 0.219  ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.029     ; 0.719      ;
; 0.221  ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.730      ;
; 0.224  ; wr_ptr_gray_sync2[0] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.727      ;
; 0.240  ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.029     ; 0.698      ;
; 0.279  ; wr_ptr_bin[0]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.042     ; 0.646      ;
; 0.282  ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.042     ; 0.643      ;
; 0.365  ; wr_ptr_gray_sync1[1] ; wr_ptr_gray_sync2[1]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.023     ; 0.599      ;
; 0.381  ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.029     ; 0.557      ;
; 0.401  ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.550      ;
; 0.404  ; wr_ptr_gray_sync2[1] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.547      ;
; 0.416  ; wr_ptr_gray_sync1[3] ; wr_ptr_gray_sync2[3]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.035     ; 0.536      ;
; 0.443  ; wr_ptr_gray_sync1[0] ; wr_ptr_gray_sync2[0]                                                                ; rd_clk       ; rd_clk      ; 1.000        ; -0.023     ; 0.521      ;
; 0.468  ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[4]                                                                ; wr_clk       ; rd_clk      ; 1.000        ; -0.042     ; 0.457      ;
; 0.601  ; mem~0                ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 1.000        ; -0.036     ; 0.350      ;
+--------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wr_clk'                                                                                                                                                      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; rd_ptr_bin[4]        ; rd_ptr_gray_sync1[3]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.043      ; 0.333      ;
; 0.168 ; rd_ptr_bin[4]        ; rd_ptr_gray_sync1[4]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.043      ; 0.335      ;
; 0.187 ; wr_ptr_bin[0]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wr_ptr_bin[1]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wr_ptr_bin[3]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wr_ptr_bin[2]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.248 ; rd_ptr_bin[2]        ; rd_ptr_gray_sync1[2]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.044      ; 0.416      ;
; 0.249 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 0.593      ;
; 0.261 ; wr_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 0.605      ;
; 0.285 ; rd_ptr_bin[3]        ; rd_ptr_gray_sync1[3]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.043      ; 0.452      ;
; 0.285 ; rd_ptr_bin[3]        ; rd_ptr_gray_sync1[2]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.043      ; 0.452      ;
; 0.338 ; rd_ptr_bin[0]        ; rd_ptr_gray_sync1[0]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.504      ;
; 0.379 ; rd_ptr_bin[1]        ; rd_ptr_gray_sync1[1]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.545      ;
; 0.385 ; rd_ptr_bin[2]        ; rd_ptr_gray_sync1[1]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.551      ;
; 0.391 ; rd_ptr_bin[1]        ; rd_ptr_gray_sync1[0]                                                                ; rd_clk       ; wr_clk      ; 0.000        ; 0.042      ; 0.557      ;
; 0.427 ; rd_ptr_gray_sync1[3] ; rd_ptr_gray_sync2[3]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.022      ; 0.533      ;
; 0.464 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.587      ;
; 0.497 ; wr_ptr_bin[0]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.617      ;
; 0.498 ; rd_ptr_gray_sync1[0] ; rd_ptr_gray_sync2[0]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.023      ; 0.605      ;
; 0.509 ; rd_ptr_gray_sync1[2] ; rd_ptr_gray_sync2[2]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.022      ; 0.615      ;
; 0.510 ; rd_ptr_gray_sync1[4] ; rd_ptr_gray_sync2[4]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.022      ; 0.616      ;
; 0.543 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 0.887      ;
; 0.550 ; rd_ptr_gray_sync1[1] ; rd_ptr_gray_sync2[1]                                                                ; wr_clk       ; wr_clk      ; 0.000        ; 0.023      ; 0.657      ;
; 0.550 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.671      ;
; 0.571 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.691      ;
; 0.596 ; wr_ptr_bin[2]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.716      ;
; 0.607 ; wr_ptr_bin[4]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.727      ;
; 0.619 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.739      ;
; 0.636 ; wr_ptr_bin[3]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.756      ;
; 0.644 ; wr_ptr_bin[0]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.764      ;
; 0.645 ; wr_ptr_bin[0]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.765      ;
; 0.652 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 0.996      ;
; 0.657 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.777      ;
; 0.658 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.778      ;
; 0.660 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.780      ;
; 0.676 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.796      ;
; 0.677 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.021      ;
; 0.677 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.797      ;
; 0.725 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.845      ;
; 0.742 ; wr_ptr_bin[4]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.862      ;
; 0.749 ; wr_ptr_bin[1]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.869      ;
; 0.750 ; wr_ptr_bin[1]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.870      ;
; 0.767 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.887      ;
; 0.776 ; wr_ptr_bin[2]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.896      ;
; 0.780 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.900      ;
; 0.784 ; rd_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.128      ;
; 0.797 ; rd_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.141      ;
; 0.805 ; wr_ptr_bin[2]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.925      ;
; 0.814 ; wr_ptr_bin[1]        ; wr_ptr_bin[0]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.934      ;
; 0.828 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.948      ;
; 0.829 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.949      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.840 ; rd_ptr_gray_sync2[2] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.184      ;
; 0.846 ; wr_ptr_bin[3]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.966      ;
; 0.849 ; wr_ptr_bin[3]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.969      ;
; 0.861 ; rd_ptr_gray_sync2[1] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 0.981      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_datain_reg0  ; wr_clk       ; wr_clk      ; 0.000        ; 0.242      ; 1.245      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0 ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.899 ; rd_ptr_gray_sync2[1] ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.243      ;
; 0.909 ; wr_ptr_bin[2]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.029      ;
; 0.926 ; wr_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.270      ;
; 0.930 ; wr_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.274      ;
; 0.932 ; rd_ptr_gray_sync2[4] ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.052      ;
; 0.934 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.054      ;
; 0.935 ; rd_ptr_gray_sync2[3] ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.055      ;
; 0.945 ; wr_ptr_bin[0]        ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.065      ;
; 0.949 ; rd_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.293      ;
; 0.949 ; wr_ptr_bin[3]        ; wr_ptr_bin[1]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.069      ;
; 0.951 ; wr_ptr_bin[4]        ; wr_ptr_bin[3]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.071      ;
; 0.952 ; wr_ptr_bin[4]        ; wr_ptr_bin[2]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.072      ;
; 0.966 ; wr_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_we_reg       ; wr_clk       ; wr_clk      ; 0.000        ; 0.240      ; 1.310      ;
; 0.968 ; rd_ptr_gray_sync2[0] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.088      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~5                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~6                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~7                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.969 ; wr_ptr_bin[2]        ; mem~8                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.313      ;
; 0.987 ; rd_ptr_gray_sync2[2] ; wr_ptr_bin[4]                                                                       ; wr_clk       ; wr_clk      ; 0.000        ; 0.036      ; 1.107      ;
; 0.992 ; rd_ptr_gray_sync2[4] ; mem~1                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.336      ;
; 0.992 ; rd_ptr_gray_sync2[4] ; mem~2                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.336      ;
; 0.992 ; rd_ptr_gray_sync2[4] ; mem~3                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.336      ;
; 0.992 ; rd_ptr_gray_sync2[4] ; mem~4                                                                               ; wr_clk       ; wr_clk      ; 0.000        ; 0.260      ; 1.336      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rd_clk'                                                                                                                                                      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; rd_ptr_bin[3]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; mem~0                ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rd_ptr_bin[2]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rd_ptr_bin[0]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rd_ptr_bin[1]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.307      ;
; 0.233 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[4]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.046      ; 0.403      ;
; 0.277 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.059      ; 0.460      ;
; 0.298 ; wr_ptr_gray_sync1[0] ; wr_ptr_gray_sync2[0]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.049      ; 0.431      ;
; 0.326 ; rd_ptr_bin[0]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.186      ; 0.616      ;
; 0.334 ; rd_ptr_bin[3]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.185      ; 0.623      ;
; 0.346 ; wr_ptr_gray_sync1[3] ; wr_ptr_gray_sync2[3]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.468      ;
; 0.356 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.476      ;
; 0.361 ; wr_ptr_gray_sync2[1] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.481      ;
; 0.382 ; wr_ptr_gray_sync1[1] ; wr_ptr_gray_sync2[1]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.049      ; 0.515      ;
; 0.386 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.059      ; 0.569      ;
; 0.386 ; wr_ptr_bin[3]        ; wr_ptr_gray_sync1[2]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.059      ; 0.569      ;
; 0.395 ; wr_ptr_bin[2]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.046      ; 0.565      ;
; 0.399 ; wr_ptr_bin[4]        ; wr_ptr_gray_sync1[3]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.059      ; 0.582      ;
; 0.400 ; wr_ptr_bin[0]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.046      ; 0.570      ;
; 0.459 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[1]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.046      ; 0.629      ;
; 0.463 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.583      ;
; 0.468 ; wr_ptr_gray_sync2[0] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.588      ;
; 0.501 ; rd_ptr_bin[2]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.186      ; 0.791      ;
; 0.525 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.644      ;
; 0.531 ; rd_ptr_bin[1]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; rd_ptr_bin[1]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.186      ; 0.821      ;
; 0.533 ; wr_ptr_bin[1]        ; wr_ptr_gray_sync1[0]                                                                ; wr_clk       ; rd_clk      ; 0.000        ; 0.046      ; 0.703      ;
; 0.546 ; wr_ptr_gray_sync2[2] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.665      ;
; 0.559 ; wr_ptr_gray_sync1[2] ; wr_ptr_gray_sync2[2]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.681      ;
; 0.586 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.707      ;
; 0.594 ; rd_ptr_bin[1]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.714      ;
; 0.596 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.718      ;
; 0.599 ; rd_ptr_bin[1]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; rd_ptr_bin[2]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.720      ;
; 0.605 ; rd_ptr_bin[2]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.725      ;
; 0.635 ; rd_ptr_bin[0]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.755      ;
; 0.637 ; rd_ptr_bin[0]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.757      ;
; 0.653 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.775      ;
; 0.660 ; rd_ptr_bin[0]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.780      ;
; 0.664 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.783      ;
; 0.665 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.784      ;
; 0.674 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.794      ;
; 0.675 ; wr_ptr_gray_sync2[1] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.795      ;
; 0.676 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.795      ;
; 0.687 ; wr_ptr_gray_sync2[2] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.808      ;
; 0.697 ; wr_ptr_gray_sync2[3] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.816      ;
; 0.703 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.825      ;
; 0.709 ; rd_ptr_bin[3]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.828      ;
; 0.721 ; rd_ptr_bin[4]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.842      ;
; 0.730 ; rd_ptr_bin[3]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.849      ;
; 0.737 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.858      ;
; 0.760 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.882      ;
; 0.766 ; wr_ptr_gray_sync2[2] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.185      ; 1.055      ;
; 0.771 ; wr_ptr_gray_sync1[4] ; wr_ptr_gray_sync2[4]                                                                ; rd_clk       ; rd_clk      ; 0.000        ; 0.051      ; 0.906      ;
; 0.776 ; wr_ptr_gray_sync2[1] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.186      ; 1.066      ;
; 0.781 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.901      ;
; 0.782 ; wr_ptr_gray_sync2[0] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.902      ;
; 0.782 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.901      ;
; 0.791 ; rd_ptr_bin[2]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.913      ;
; 0.798 ; rd_ptr_bin[1]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.920      ;
; 0.803 ; wr_ptr_gray_sync2[4] ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.922      ;
; 0.804 ; rd_ptr_bin[4]        ; rd_ptr_bin[0]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.923      ;
; 0.805 ; rd_ptr_bin[1]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.927      ;
; 0.815 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.934      ;
; 0.816 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.935      ;
; 0.825 ; rd_ptr_bin[4]        ; mem~0                                                                               ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.944      ;
; 0.838 ; wr_ptr_gray_sync2[3] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.959      ;
; 0.843 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.964      ;
; 0.848 ; rd_ptr_bin[3]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.967      ;
; 0.849 ; rd_ptr_bin[3]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 0.968      ;
; 0.854 ; rd_ptr_bin[0]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 0.976      ;
; 0.865 ; rd_ptr_bin[4]        ; rd_ptr_bin[3]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.986      ;
; 0.871 ; rd_ptr_bin[3]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 0.992      ;
; 0.878 ; rd_ptr_bin[2]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.036      ; 0.998      ;
; 0.883 ; wr_ptr_gray_sync2[0] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.186      ; 1.173      ;
; 0.897 ; rd_ptr_bin[2]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 1.019      ;
; 0.917 ; wr_ptr_gray_sync2[3] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.185      ; 1.206      ;
; 0.921 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 1.040      ;
; 0.922 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 1.041      ;
; 0.943 ; rd_ptr_bin[4]        ; rd_ptr_bin[1]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 1.062      ;
; 0.944 ; rd_ptr_bin[4]        ; rd_ptr_bin[2]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.035      ; 1.063      ;
; 0.944 ; wr_ptr_gray_sync2[4] ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.037      ; 1.065      ;
; 0.952 ; rd_ptr_bin[0]        ; rd_ptr_bin[4]                                                                       ; rd_clk       ; rd_clk      ; 0.000        ; 0.038      ; 1.074      ;
; 1.023 ; wr_ptr_gray_sync2[4] ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.185      ; 1.312      ;
; 1.045 ; rd_ptr_bin[4]        ; altsyncram:mem_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~portb_address_reg0 ; rd_clk       ; rd_clk      ; 0.000        ; 0.185      ; 1.334      ;
+-------+----------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.045  ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  rd_clk          ; -1.740  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  wr_clk          ; -2.045  ; 0.166 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -43.738 ; 0.0   ; 0.0      ; 0.0     ; -53.696             ;
;  rd_clk          ; -13.113 ; 0.000 ; N/A      ; N/A     ; -21.177             ;
;  wr_clk          ; -30.625 ; 0.000 ; N/A      ; N/A     ; -32.522             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; full          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rd_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; empty         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wr_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_en                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; wr_data[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rd_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rd_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rd_clk     ; rd_clk   ; 123      ; 0        ; 0        ; 0        ;
; wr_clk     ; rd_clk   ; 9        ; 0        ; 0        ; 0        ;
; rd_clk     ; wr_clk   ; 9        ; 0        ; 0        ; 0        ;
; wr_clk     ; wr_clk   ; 277      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rd_clk     ; rd_clk   ; 123      ; 0        ; 0        ; 0        ;
; wr_clk     ; rd_clk   ; 9        ; 0        ; 0        ; 0        ;
; rd_clk     ; wr_clk   ; 9        ; 0        ; 0        ; 0        ;
; wr_clk     ; wr_clk   ; 277      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; rd_clk ; rd_clk ; Base ; Constrained ;
; wr_clk ; wr_clk ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rd_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_data[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_en      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rd_data[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Jul 24 21:09:56 2025
Info: Command: quartus_sta async_fifo -c async_fifo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'async_fifo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name wr_clk wr_clk
    Info (332105): create_clock -period 1.000 -name rd_clk rd_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.045
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.045             -30.625 wr_clk 
    Info (332119):    -1.740             -13.113 rd_clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 wr_clk 
    Info (332119):     0.356               0.000 rd_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.522 wr_clk 
    Info (332119):    -3.000             -21.174 rd_clk 
Info (332114): Report Metastability: Found 10 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.754             -25.029 wr_clk 
    Info (332119):    -1.461             -10.189 rd_clk 
Info (332146): Worst-case hold slack is 0.309
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.309               0.000 wr_clk 
    Info (332119):     0.310               0.000 rd_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.522 wr_clk 
    Info (332119):    -3.000             -21.174 rd_clk 
Info (332114): Report Metastability: Found 10 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.715
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.715              -8.998 wr_clk 
    Info (332119):    -0.529              -2.560 rd_clk 
Info (332146): Worst-case hold slack is 0.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.166               0.000 wr_clk 
    Info (332119):     0.186               0.000 rd_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.113 wr_clk 
    Info (332119):    -3.000             -21.177 rd_clk 
Info (332114): Report Metastability: Found 10 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4774 megabytes
    Info: Processing ended: Thu Jul 24 21:09:59 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


