<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1541984769">
  <File Type="PA-TCL" Name="Top_level.tcl"/>
  <File Type="REPORTS-TCL" Name="Top_level_reports.tcl"/>
  <File Type="RDS-RDS" Name="Top_level.vds"/>
  <File Type="RDS-UTIL" Name="Top_level_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Top_level_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Top_level.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="//userfs/nl862/w2k/Downloads/DigEng.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="E:/VHDL/VivadoProjects/Final_project_v2/Final_project_v2.srcs/sources_1/imports/Downloads/DigEng.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//userfs/nl862/w2k/Downloads/DigEng.vhd"/>
        <Attr Name="ImportTime" Val="1540925360"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ACC.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Final_project/Final_project.srcs/sources_1/new/ACC.vhd"/>
        <Attr Name="ImportTime" Val="1541783476"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/Param_Counter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//userfs/nl862/w2k/Downloads/Param_Counter.vhd"/>
        <Attr Name="ImportTime" Val="1540925366"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Desktop/Control_logic.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//userfs/nl862/w2k/Desktop/Control_logic.vhd"/>
        <Attr Name="ImportTime" Val="1541450516"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/asynchronous_read_ROM.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Lab3/DDVHD_Lab3.srcs/sources_1/new/asynchronous_read_ROM.vhd"/>
        <Attr Name="ImportTime" Val="1539615990"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/asynchronous_read_ROMB.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Final_project/Final_project.srcs/sources_1/new/asynchronous_read_ROMB.vhd"/>
        <Attr Name="ImportTime" Val="1541900180"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab3b-VHDL/RAM.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Lab3B/DDVHD_Lab3B.srcs/sources_1/imports/Lab3b-VHDL/RAM.vhd"/>
        <Attr Name="ImportTime" Val="1478862696"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MACC.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Final_project/Final_project.srcs/sources_1/new/MACC.vhd"/>
        <Attr Name="ImportTime" Val="1541984512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Datapath.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Final_project/Final_project.srcs/sources_1/new/Datapath.vhd"/>
        <Attr Name="ImportTime" Val="1541799964"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab3b-VHDL/Debouncer.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//userfs/nl862/w2k/Desktop/Lab3b-VHDL/Debouncer.vhd"/>
        <Attr Name="ImportTime" Val="1265540364"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Top_level.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="E:/VHDL/VivadoProjects/DDVHD_Final_project/Final_project.srcs/sources_1/new/Top_level.vhd"/>
        <Attr Name="ImportTime" Val="1541891260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Top_level"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
