/* File autogenerated with svd2groov */
#pragma once

#include <cstdint>

namespace stm32::stm32wb50_cm4 {
namespace adc { inline constexpr std::uint32_t ADC_BASE = 0x5004'0000; } // namespace adc
namespace aes2 { inline constexpr std::uint32_t AES2_BASE = 0x5800'1800; } // namespace aes2
namespace crc { inline constexpr std::uint32_t CRC_BASE = 0x4002'3000; } // namespace crc
namespace dbgmcu { inline constexpr std::uint32_t DBGMCU_BASE = 0xe004'2000; } // namespace dbgmcu
namespace dma1 { inline constexpr std::uint32_t DMA1_BASE = 0x4002'0000; } // namespace dma1
namespace dma2 { inline constexpr std::uint32_t DMA2_BASE = 0x4002'0400; } // namespace dma2
namespace dmamux { inline constexpr std::uint32_t DMAMUX_BASE = 0x4002'0800; } // namespace dmamux
namespace exti { inline constexpr std::uint32_t EXTI_BASE = 0x5800'0800; } // namespace exti
namespace flash { inline constexpr std::uint32_t FLASH_BASE = 0x5800'4000; } // namespace flash
namespace fpu { inline constexpr std::uint32_t FPU_BASE = 0xe000'ef34; } // namespace fpu
namespace fpu_cpacr { inline constexpr std::uint32_t FPU_CPACR_BASE = 0xe000'ed88; } // namespace fpu_cpacr
namespace gpioa { inline constexpr std::uint32_t GPIOA_BASE = 0x4800'0000; } // namespace gpioa
namespace gpiob { inline constexpr std::uint32_t GPIOB_BASE = 0x4800'0400; } // namespace gpiob
namespace gpioc { inline constexpr std::uint32_t GPIOC_BASE = 0x4800'0800; } // namespace gpioc
namespace gpioe { inline constexpr std::uint32_t GPIOE_BASE = 0x4800'1000; } // namespace gpioe
namespace gpioh { inline constexpr std::uint32_t GPIOH_BASE = 0x4800'1c00; } // namespace gpioh
namespace hsem { inline constexpr std::uint32_t HSEM_BASE = 0x5800'1400; } // namespace hsem
namespace i2c1 { inline constexpr std::uint32_t I2C1_BASE = 0x4000'5400; } // namespace i2c1
namespace ipcc { inline constexpr std::uint32_t IPCC_BASE = 0x5800'0c00; } // namespace ipcc
namespace iwdg { inline constexpr std::uint32_t IWDG_BASE = 0x4000'3000; } // namespace iwdg
namespace lptim1 { inline constexpr std::uint32_t LPTIM1_BASE = 0x4000'7c00; } // namespace lptim1
namespace lptim2 { inline constexpr std::uint32_t LPTIM2_BASE = 0x4000'9400; } // namespace lptim2
namespace mpu { inline constexpr std::uint32_t MPU_BASE = 0xe000'ed90; } // namespace mpu
namespace nvic { inline constexpr std::uint32_t NVIC_BASE = 0xe000'e100; } // namespace nvic
namespace nvic_stir { inline constexpr std::uint32_t NVIC_STIR_BASE = 0xe000'ef00; } // namespace nvic_stir
namespace pka { inline constexpr std::uint32_t PKA_BASE = 0x5800'2000; } // namespace pka
namespace pwr { inline constexpr std::uint32_t PWR_BASE = 0x5800'0400; } // namespace pwr
namespace rcc { inline constexpr std::uint32_t RCC_BASE = 0x5800'0000; } // namespace rcc
namespace rng { inline constexpr std::uint32_t RNG_BASE = 0x5800'1000; } // namespace rng
namespace rtc { inline constexpr std::uint32_t RTC_BASE = 0x4000'2800; } // namespace rtc
namespace scb { inline constexpr std::uint32_t SCB_BASE = 0xe000'ed00; } // namespace scb
namespace scb_actrl { inline constexpr std::uint32_t SCB_ACTRL_BASE = 0xe000'e008; } // namespace scb_actrl
namespace spi1 { inline constexpr std::uint32_t SPI1_BASE = 0x4001'3000; } // namespace spi1
namespace stk { inline constexpr std::uint32_t STK_BASE = 0xe000'e010; } // namespace stk
namespace syscfg { inline constexpr std::uint32_t SYSCFG_BASE = 0x4001'0000; } // namespace syscfg
namespace tim1 { inline constexpr std::uint32_t TIM1_BASE = 0x4001'2c00; } // namespace tim1
namespace tim16 { inline constexpr std::uint32_t TIM16_BASE = 0x4001'4400; } // namespace tim16
namespace tim17 { inline constexpr std::uint32_t TIM17_BASE = 0x4001'4800; } // namespace tim17
namespace tim2 { inline constexpr std::uint32_t TIM2_BASE = 0x4000'0000; } // namespace tim2
namespace usart1 { inline constexpr std::uint32_t USART1_BASE = 0x4001'3800; } // namespace usart1
namespace wwdg { inline constexpr std::uint32_t WWDG_BASE = 0x4000'2c00; } // namespace wwdg

} // namespace stm32::stm32wb50_cm4
