<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚ôéÔ∏è üë©üèø‚Äçü§ù‚Äçüë®üèæ üë©üèæ‚Äçüé® 5 nm vs 3 nm üë¥üèª üë≤üèº üéÖüèº</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Processos de fabrica√ß√£o intermedi√°rios, diferentes tipos de transistores e muitas outras op√ß√µes adicionam incerteza ao processo de fabrica√ß√£o de eletr...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>5 nm vs 3 nm</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/461875/"><h3>  Processos de fabrica√ß√£o intermedi√°rios, diferentes tipos de transistores e muitas outras op√ß√µes adicionam incerteza ao processo de fabrica√ß√£o de eletr√¥nicos. </h3><br>  Os fabricantes de eletr√¥nicos est√£o se preparando para a pr√≥xima onda de processos de fabrica√ß√£o de ponta, mas seus clientes ser√£o confundidos com v√°rias op√ß√µes confusas - seja para desenvolver chips usando a tecnologia de processo de 5 nm, esperar 3 nm ou escolher algo entre eles. <br><br>  O caminho para 5 nm √© bem definido, diferentemente de 3 nm.  Depois disso, o cen√°rio fica confuso, pois as f√°bricas adicionam processos intermedi√°rios de fabrica√ß√£o, como 6 nm e 4 nm.  Mudar para qualquer um desses processos t√©cnicos √© muito caro e os benef√≠cios nem sempre s√£o √≥bvios. <br><br>  Outro motivo de preocupa√ß√£o √© a redu√ß√£o da base de fabrica√ß√£o.  No caso dos processos t√©cnicos mais avan√ßados, a escolha dos fabricantes √© pequena.  Havia v√°rios fabricantes l√≠deres no setor, mas com o tempo essa √°rea diminuiu devido a um aumento acentuado no custo e uma diminui√ß√£o na base de usu√°rios.  Em geral, quanto menos fabricantes, menos op√ß√µes de tecnologia e pre√ßo. <br><a name="habracut"></a><br>  Hoje, a Samsung e a TSMC s√£o os <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">√∫nicos dois fabricantes que</a> trabalham com processos tecnol√≥gicos de 7 nm ou menos, embora isso possa mudar.  A Intel e a empresa chinesa SMIC est√£o desenvolvendo processos avan√ßados de fabrica√ß√£o.  A Intel, que n√£o √© o maior player no campo da produ√ß√£o comercial, est√° enfrentando problemas com o desenvolvimento da tecnologia de processo de 10 nm.  E n√£o est√° claro se o SMIC ser√° capaz de fornecer 7 nm, pois esse t√≥pico ainda est√° em fase de pesquisa e desenvolvimento (o mesmo ocorre com a Intel com a tecnologia de processo de 10 nm). <br><br>  Quanto aos processos de fabrica√ß√£o mais avan√ßados, a Samsung e a TSMC trabalham com 7 nm usando transistores finFET, e ambos os fabricantes continuar√£o com os 5 nm.  Diferentemente dos transistores planares tradicionais, os finFETs s√£o estruturas tridimensionais com melhor desempenho e menos vazamentos. <br><br>  Ent√£o, a 3 nm, a Samsung passar√° do finFET para a nova arquitetura de transistor nanom√©trico FET, que √© um desenvolvimento da tecnologia finFET.  A TSMC ainda n√£o revelou seus planos para 3 nm, deixando muitos clientes no limbo.  O TSMC, de acordo com fontes, pesa uma variedade de op√ß√µes, incluindo nanocamadas, nanofios e finFETs for√ßados.  Intel, TSMC e outros tamb√©m est√£o trabalhando em novas formas de empacotamento avan√ßado como poss√≠veis op√ß√µes para redu√ß√£o de escala. <br><br>  No entanto, a 3 nm, o tamanho da tecnologia do transistor pode ir em dire√ß√µes diferentes.  O finFET ainda pode ser reproduzido, mas essa tecnologia precisa de alguns avan√ßos.  Aparentemente, o setor ter√° que se preparar para a transi√ß√£o para a nova arquitetura da tecnologia de processo de 3 nm e a pr√≥xima tecnologia de processo intermedi√°ria a 2 nm, a julgar pelos planos de desenvolvimento de uma organiza√ß√£o que trabalha nessa √°rea. <br><br>  "5 nm ainda s√£o finFET", disse Naoto Horiguchi, diretor de programa da Imec.  - Digamos que a 3 nm entraremos em um per√≠odo de transi√ß√£o do finFET para outras arquiteturas.  Acreditamos que ser√£o nanocamadas. ‚Äù <br><br>  Os FETs da Nanolayer est√£o relacionados √† arquitetura dos transistores gate-all-around (GAA).  E essa n√£o √© a √∫nica op√ß√£o.  ‚ÄúO setor √© muito conservador.  Seus participantes tentar√£o espremer tudo, desde o finFET at√© o limite ‚Äù, disse Horiguchi.  - No processo de fabrica√ß√£o de 3 nm, temos a oportunidade de usar o finFET.  Mas precisaremos fazer v√°rias inova√ß√µes no finFET, melhor√°-las em geral. ‚Äù <br><br>  Os fabricantes de chips permanecer√£o na tecnologia de processo de 7 nm, migrar√£o para 5 nm, 3 nm ou para o intermedi√°rio?  7 nm fornece desempenho suficiente para quase todas as aplica√ß√µes, portanto esse processo permanecer√° por muito tempo.  L√° fora, existem v√°rias op√ß√µes de alto desempenho, e todas elas custam mais.  E veremos se essas tecnologias t√™m tempo para aparecer a tempo. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/61d/5ca/800/61d5ca800f0bc6966b5a91d6d9971eef.png"><br>  <i>A tens√£o operacional de v√°rios processos de fabrica√ß√£o √© de transistores planares, finFET e FAN de nanocamada.</i> <br><br><h2>  Ru√≠na de produ√ß√£o </h2><br>  O chip consiste em muitos transistores atuando como comutadores.  Por muitas d√©cadas, o progresso dos circuitos integrados foi consistente com a lei de Moore, segundo a qual a densidade de transistores em um dispositivo duplica em um per√≠odo de 18 a 24 meses. <br><br>  Em ritmo semelhante, os fabricantes introduziram novos processos tecnol√≥gicos com maior densidade de transistores, o que permitiu √† ind√∫stria reduzir o custo de chips em termos de n√∫mero de transistores.  Em cada processo de fabrica√ß√£o, os fabricantes aumentaram as especifica√ß√µes do transistor em 0,7 vezes, permitindo que a ind√∫stria aumentasse a produtividade em 40% com o mesmo consumo de energia e uma redu√ß√£o dupla na √°rea. <br><br>  A ind√∫stria de circuitos integrados seguiu essa f√≥rmula e floresceu.  Desde a d√©cada de 1980, abriu o caminho para PCs r√°pidos a pre√ßos com desconto. <br><br>  Em 2001, j√° havia pelo menos 18 fabricantes com f√°bricas onde podiam fabricar chips a 130 nm, o que na √©poca era um processo t√©cnico avan√ßado, de acordo com o IBS.  Al√©m disso, v√°rios outros novos fabricantes apareceram, fabricando chips sob medida nas f√°bricas de outras pessoas.  Al√©m disso, a fabrica√ß√£o de chips era praticada em laborat√≥rios que os desenvolveram, mas n√£o possu√≠am produ√ß√£o pr√≥pria. <br><br>  No final da d√©cada, os custos de produ√ß√£o e processos de fabrica√ß√£o aumentaram.  Incapaz de lidar com o aumento de pre√ßo, muitos fabricantes de chips mudaram para o modelo fab lite.  Eles produziram alguns chips em casa e os demais foram terceirizados. <br><br>  Com o tempo, menos fabricantes de chips fabricaram dispositivos avan√ßados em suas pr√≥prias instala√ß√µes.  Alguns se livraram completamente da produ√ß√£o ou deixaram esse neg√≥cio. <br><br>  No entanto, nos anos 2000, apareceu um modelo de neg√≥cios de oficinas de sil√≠cio.  Os workshops ficaram para tr√°s da Intel e de outras empresas de tecnologia, mas deram √†s empresas de design acesso a v√°rios processos. <br><br>  A pr√≥xima grande mudan√ßa ocorreu no est√°gio de 20 nm, quando os transistores planares tradicionais atingiram uma parede e encontraram <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">um efeito de canal curto</a> .  Em resposta, a Intel mudou para a pr√≥xima gera√ß√£o de tecnologia de transistor, finFET, a 22 nm em 2011.  Workshops trocados para finFET a 16/14 nm. <br><br>  O FinFET tem v√°rias vantagens sobre os transistores planares.  ‚ÄúNesse esquema, o transistor inteiro se estende verticalmente, de modo que o canal se eleva acima do substrato e a v√°lvula envolve tr√™s lados da aleta.  O aumento da √°rea de contato da v√°lvula permite um melhor controle da corrente de fuga ‚Äù, escrevem Matt Kogorno e Toshihiko Miyashita da Applied Materials.  Kogorno √© o diretor de gerenciamento global de produtos e Miyashita √© o principal tecn√≥logo. <br><br>  O FinFET tamb√©m √© um dispositivo mais complexo, √© mais dif√≠cil produzi-lo e dimension√°-lo para cada processo t√©cnico subsequente.  Como resultado, o custo de P&amp;D subiu para o c√©u.  Portanto, agora o ritmo de uma mudan√ßa de processo completa aumentou de 18 meses para 2,5 anos ou mais. <br><br>  Os pre√ßos dos circuitos integrados tamb√©m continuam subindo.  O custo do desenvolvimento de um dispositivo plano em 28 nm varia de US $ 10 milh√µes a US $ 35 milh√µes, segundo o Gartner.  Para compara√ß√£o, o custo de projetar um sistema de chip √∫nico (SoC) a 7 nm varia de US $ 120 milh√µes a US $ 420 milh√µes. <br><br>  "O custo do desenvolvimento √© altamente dependente da complexidade do SoC", disse Samuel Wen, analista da Gartner.  - Dois ter√ßos v√£o para o desenvolvimento do chip.  O resto √© o desenvolvimento de submarinos, o custo das m√°scaras e a melhoria da produ√ß√£o.  Com o tempo, o custo do design tamb√©m cai. ‚Äù <br><br>  No entanto, as tend√™ncias de pre√ßos mudaram o cen√°rio do mundo dos circuitos integrados.  Com o tempo, menos empresas podem pagar pelo design de chips para os processos de fabrica√ß√£o mais avan√ßados.  Muitos deles contam com oficinas para problemas de produ√ß√£o. <br><br>  Uma diminui√ß√£o no n√∫mero de clientes, juntamente com um aumento no custo de produ√ß√£o, influenciaram o cen√°rio das oficinas produzindo chips avan√ßados.  Por exemplo, restam cinco fabricantes / oficinas no mercado de 16/14 nm: GlobalFoundries, Intel, Samsung, TSMC e UMC.  O SMIC tamb√©m trabalha com o finFET em uma tecnologia de processo de 14 nm. <br><br>  E √†s 7 nm, outra transi√ß√£o aconteceu.  Os processos tecnol√≥gicos e o custo de produ√ß√£o continuaram a crescer, e o retorno do investimento j√° estava em quest√£o.  Como resultado, a GlobalFoundries e a UMC no ano passado pararam de tentar desenvolver uma tecnologia de processo de 7 nm.  Ambas as empresas continuam a operar no mercado de 16/14 nm. <br><br>  Tentando desenvolver ainda mais, a Samsung e o TSMC correm a toda velocidade para a curva de 7 nm e al√©m.  Ap√≥s v√°rios atrasos, a Intel planeja lan√ßar a produ√ß√£o a 10 nm em meados de 2019 e a 7 gm - at√© 2021.  Enquanto isso, o SMIC n√£o promete prazos. <br><br>  Mas nem todos os clientes da oficina exigem processos de fabrica√ß√£o avan√ßados.  Existe um mercado pr√≥spero para chips de 28 nm.  "Tudo depende das caracter√≠sticas do produto", disse Ven da Gartner.  - Alguns produtos exigem desempenho m√°ximo.  Os desenvolvedores ainda podem usar processos t√©cnicos desatualizados.  E os chips para aplicativos que n√£o exigem alto desempenho podem viver nos processos de fabrica√ß√£o N-1 e N-2. ‚Äù <br><br>  Outros o ecoam.  ‚ÄúQuantas empresas podem comprar o sil√≠cio mais recente hoje do ponto de vista econ√¥mico?  O n√∫mero deles est√° diminuindo.  Em mercados que exigem desempenho extremamente alto, essa necessidade sempre ser√°.  Mas na cadeia de suprimentos, em termos de volumes, uma ruptura se forma no meio.  Os clientes mais exigentes exigem processos tecnol√≥gicos √†s 7, 5 e possivelmente um dia a 3 nm.  Mas todo mundo desacelerou um pouco ‚Äù, disse Walter Eun, vice-presidente de gerenciamento de neg√≥cios da UMC. <br><br>  Mas, em certos casos, s√£o necess√°rios os chips mais avan√ßados - servidores e smartphones.  H√° tamb√©m um mar de novas startups relacionadas aos chips de IA.  Muitas empresas projetam chips para aprendizado de m√°quina e aprendizado profundo. <br><br>  ‚ÄúNingu√©m argumenta que a necessidade de contar algo 10 vezes mais r√°pido do que hoje sempre ser√° comercialmente √∫til e competitiva, mesmo em mercados n√£o t√©cnicos.  Todas essas realiza√ß√µes √∫nicas da tecnologia de aprendizado profundo s√£o evid√™ncias disso.  Literalmente, n√£o h√° fim para pedidos de energia cada vez maior do computador ‚Äù, disse Aki Fujimura, diretor da D2S. <br><br>  "As demandas por poder computacional sofreram v√°rias mudan√ßas importantes - no in√≠cio, era a GPU e depois - aprendizado profundo", disse Fujimura.  - O aprendizado profundo √© uma tecnologia massiva para encontrar padr√µes adequados, e o treinamento de redes neurais √© a tarefa de otimiza√ß√£o consistente.  Agora que o mundo criou um mecanismo para processar uma enorme quantidade de dados e transform√°-los em informa√ß√µes √∫teis na forma de um programa capaz de conclus√µes l√≥gicas, o n√∫mero de c√°lculos necess√°rios aumenta com a quantidade de dados dispon√≠veis.  E como a quantidade de dados em todas as √°reas est√° crescendo exponencialmente, √© garantido que os requisitos para o poder da computa√ß√£o aumentem significativamente, pelo menos no campo do aprendizado profundo. ‚Äù <br><br>  Ainda n√£o est√° claro se os chips de AI requerem processos t√©cnicos de 5 nm ou mais, mas definitivamente existem requisitos para um aumento no poder de computa√ß√£o.  Mas a migra√ß√£o para esses processos tecnol√≥gicos n√£o se torna um processo mais f√°cil ou mais barato. <br><br><h2>  5 nm vs 3 nm </h2><br>  Enquanto isso, no in√≠cio de 2018, a TSMC alcan√ßou outro marco, tornando-se o primeiro fabricante no mundo a usar a tecnologia de processo de 7 nm.  A Samsung mais tarde se juntou √† corrida de 7 nm.  O processo de fabrica√ß√£o de chips a 7 nm √© baseado principalmente no finFET e consiste em fabricar chips com uma etapa de porta de 56 a 57 nm e uma etapa m√≠nima de coloca√ß√£o de condutores de metal [passo do metal] a 40 nm, de acordo com informa√ß√µes da IC Knowledge e TEL. <br><br>  Na primeira vers√£o de 7 nm, o TSMC usou <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u=">litografia de imers√£o de</a> 193 nm e padroniza√ß√£o m√∫ltipla.  Este ano, a TSMC promete lan√ßar uma nova vers√£o de 7 nm usando litografia ultravioleta extrema (EUV).  O EUV simplifica as etapas do processo, mas √© uma tecnologia cara e possui seu pr√≥prio conjunto de dificuldades. <br><br>  A TSMC est√° preparando sua nova tecnologia de processo de 5 nm para lan√ßamento no primeiro semestre de 2020.  A nova tecnologia da TSMC a 5 nm ser√° 15% mais r√°pida que 7 nm e consumir√° 30% menos energia.  A segunda vers√£o da tecnologia de processo de 5 nm, lan√ßada no pr√≥ximo ano, ser√° 7% mais r√°pida.  Ambas as vers√µes usar√£o EUV. <br><br>  O TSMC j√° est√° recebendo pedidos a 5 nm.  "Grandes pedidos s√£o esperados da Apple, HiSilicon e Qualcomm", disse Handel Jones, diretor do IBS.  "O volume de substratos ser√° de 40.000 a 60.000 por m√™s at√© o quarto trimestre de 2020". <br><br>  A velocidade de transi√ß√£o a 5 nm para o TSMC √© inferior a 7 nm.  Em primeiro lugar, o 5nm √© um processo completamente novo, com ferramentas e patentes atualizadas da EDA.  Al√©m disso, √© mais caro.  Em m√©dia, o custo do desenvolvimento de um dispositivo a 5 nm varia de US $ 210 milh√µes a US $ 680 milh√µes, segundo o Gartner. <br><br>  Alguns fabricantes de chips querem se afastar dos 7nm sem gastar tanto dinheiro quanto 5nm.  Portanto, a TSMC introduziu recentemente uma nova tecnologia de processo de 6 nm, mais barata, mas com alguns compromissos. <br><br>  "Os n√∫meros N6 e N5 n√£o parecem ser diferentes, mas na verdade a diferen√ßa √© grande", disse S. S. Wei, diretor da TSMC na √∫ltima reuni√£o.  - No N5, em compara√ß√£o com o N7, a densidade l√≥gica √© aumentada em 80%.  N6 comparado ao N7 apenas 18%.  Como voc√™ pode ver, h√° uma grande diferen√ßa entre a densidade l√≥gica e a efici√™ncia dos transistores.  Como resultado, o consumo geral de energia do chip N5 √© menor.  H√° muitos benef√≠cios em mudar para o N5.  Mas o N5 √© um processo t√©cnico completo e leva tempo para os clientes desenvolverem novos produtos para ele.  A beleza do N6 √© que, se eles j√° t√™m um projeto no N7, ter√£o que gastar muito pouco esfor√ßo.  Eles podem atualizar para o N6 e obter certos benef√≠cios.  E, dependendo das caracter√≠sticas do produto e do mercado, os clientes decidir√£o o que fazer. ‚Äù <br><br>  Enquanto isso, a Samsung lan√ßou 5 nm, que aparecer√£o no primeiro semestre de 2020. Comparada aos 7 nm, a nova tecnologia de processo de 5 nm da Samsung no finFET oferece at√© 25% de compacta√ß√£o l√≥gica e 20% menos consumo de energia ou 10% mais velocidade. <br><br>  A Samsung tamb√©m introduziu uma nova tecnologia de processo de 6 nm, oferecendo aos clientes outra op√ß√£o.  "6nm tem a vantagem de escalabilidade com 7nm e reutiliza√ß√£o de propriedade intelectual", disse Ryan Lee, vice-presidente de marketing de workshops da Samsung.  E os planos da Samsung j√° t√™m o desenvolvimento da tecnologia de processo de 4 nm finFET.  At√© o momento, praticamente n√£o h√° informa√ß√µes abertas sobre essa tecnologia. <br><br>  Ap√≥s 5 nm, v√°rios processos de fabrica√ß√£o completos custam 3 nm.  Mas 3 nm n√£o √© para os fracos.  O custo do desenvolvimento de um dispositivo para a tecnologia de processo de 3 nm varia de US $ 500 milh√µes a US $ 1,5 bilh√£o, de acordo com o IBS.  O custo do processo de desenvolvimento varia de US $ 4 bilh√µes a US $ 5 bilh√µes e a produ√ß√£o - de US $ 15 a US $ 20.  "O custo dos transistores de 3 nm deve ser 20 a 25% superior a 5 nm da mesma disponibilidade", disse Jones da IBS.  "Podemos esperar um aumento de 15% na efici√™ncia e uma redu√ß√£o de 25% no consumo de energia em compara√ß√£o com o finFET de 5 nm." <br><br>  A Samsung √© a √∫nica empresa a anunciar planos para desenvolver uma tecnologia de processo de 3 nm.  Para isso, a oficina mudar√° para a arquitetura de transistores circulares, nanocamadas.  A TSMC ainda n√£o divulgou planos, motivo pelo qual alguns acreditam que a empresa est√° atrasada.  "Com 3nm, a Samsung tem grande probabilidade de entrar em produ√ß√£o em volume em 2021", disse Jones.  "O TSMC acelera o desenvolvimento, tentando acompanhar a Samsung." <br><br>  A 3 nm, o TSMC examina FETs de nanocamada, FETs de nanofios e at√© finFETs.  Uma das maneiras de expandir a tecnologia finFET √© usar materiais de alta mobilidade nos canais, principalmente na Alemanha.  Os dispositivos finFET atuais usam sil√≠cio ou sil√≠cio-germ√¢nio (SiGe) nos canais.  Ao aumentar a mistura de germ√¢nio, voc√™ pode aumentar a mobilidade do canal - ou seja, a velocidade de passagem dos el√©trons pelo dispositivo.  E aqui o problema √© o gerenciamento de defeitos. <br><br>  Estender a tecnologia finFET faz sentido.  O finFET a 3 nm fornece um caminho de transi√ß√£o a partir de 5 nm.  No entanto, existem problemas.  Teoricamente, a tecnologia finFET chega a um beco sem sa√≠da quando a largura da aleta atinge 5 nm, o que est√° pr√≥ximo do estado atual.  "Hoje usamos duas nadadeiras para NMOS e tr√™s para PMOS em uma c√©lula padr√£o", disse Horiguchi, do Imec.  - Um dos aspectos importantes de 3 nm √© que precisamos mudar para uma arquitetura de aleta √∫nica para projetos de c√©lulas padr√£o.  Uma √∫nica barbatana deve funcionar bem o suficiente.  Para expandir a tecnologia finFET para N3, precisamos de uma tecnologia especial para melhorar o poder de uma √∫nica aleta e reduzir fen√¥menos esp√∫rios de segundo plano. ‚Äù <br><br>  Al√©m da alta mobilidade do finFET, a pr√≥xima op√ß√£o √© o GAA.  Em 2017, a Samsung introduziu o Multi Bridge Channel FET (MBCFET) para 3 nm.  MBCFET - Nanolayer FET.  O teste da MBCFET da Samsung estar√° dispon√≠vel em 2020. <br><br>  Os chips de nanocamada t√™m vantagens sobre o finFET.  No finFET, o obturador se curva em torno da aleta de tr√™s lados.  Nas nanocamadas, o obturador est√° localizado em quatro lados da aleta, o que d√° mais controle sobre a corrente. <br><br>  Comparados a 5 nm, os FETs de nanocamada da Samsung fornecem at√© 45% de aumento na efici√™ncia da √°rea l√≥gica e uma redu√ß√£o de 50% no consumo de energia ou um aumento de 35% na velocidade.  ‚ÄúA estrutura do finFET tem suas pr√≥prias limita√ß√µes de escalabilidade, uma vez que a tens√£o de alimenta√ß√£o n√£o pode ser reduzida abaixo de 0,75 V. Nossa inova√ß√£o com o uso de nanocamadas reduz a tens√£o a valores inferiores a 0,7 V‚Äù, disse Samsung Samsung. <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Existem v√°rios tipos de tecnologias GAA, incluindo FET de nanocamada e FET de nanofios. O GAA em si √© o pr√≥ximo passo ap√≥s o finFET. Nesse sistema, o finFET est√° localizado de lado e depois dividido em partes horizontais. Pe√ßas formam canais. O material do obturador envolve cada camada. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Comparado ao FET de nanofios, esse circuito possui canais mais amplos, ou seja, maior produtividade e corrente de excita√ß√£o. "As nanocamadas t√™m larguras mais efetivas", disse Imec Horiguchi. "Nanofios se saem muito melhor com eletrost√°tica." Mas sua se√ß√£o transversal √© muito pequena. Isso n√£o dar√° vantagens em termos de largura efetiva do canal ". </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">As arquiteturas GAA t√™m v√°rios problemas. Geralmente eles d√£o um aumento extremamente pequeno em compara√ß√£o com o finFET a 5 nm. Fazer chips usando essa tecnologia √© bastante dif√≠cil.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">"A pr√≥xima gera√ß√£o de GAA a 3 nm e abaixo adiciona outro n√≠vel de complexidade √† fabrica√ß√£o", disse Richard Gotshaw, vice-presidente e diretor t√©cnico da </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=pt&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Lam Research</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> . - √Ä primeira vista, parece uma modifica√ß√£o no finFET. No entanto, os requisitos est√£o aumentando e a complexidade dessa arquitetura GAA √© significativamente maior que o finFET. ‚Äù </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">No processo de produ√ß√£o de chips de nanocamada, o primeiro passo √© a coloca√ß√£o de finas camadas alternadas de SiGe e sil√≠cio no substrato. ‚ÄúTemos uma pilha de sil√≠cio, sil√≠cio-germ√¢nio, sil√≠cio. Chamamos isso de superlattice ‚Äù, disse Namsun Kim, diretor de engenharia da Applied Materials, em uma entrevista recente. "Com conte√∫do de germ√¢nio, voc√™ precisa fornecer uma boa camada de isolamento".</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">No m√≠nimo, o pacote deve consistir em tr√™s camadas de SiGe e tr√™s de sil√≠cio. Em seguida, pequenas estruturas de folha s√£o aplicadas ao pacote. Depois disso, √© formado o isolamento com ranhuras e, em seguida, divisores internos. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Em seguida, as camadas de SiGe s√£o removidas do superl√°tico, deixando as camadas de sil√≠cio com um espa√ßo vazio entre elas. Cada camada de sil√≠cio forma a base da folha ou canal no dispositivo. Ent√£o voc√™ precisa aplicar um material com uma constante diel√©trica alta para criar um obturador. ‚ÄúExiste uma dist√¢ncia m√≠nima entre os nanofios. Muito pequeno O problema √© colocar metal com espessura de trabalho l√° ‚Äù, disse Kim.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">O setor trabalhou ao longo dos anos para criar a tecnologia GAA, mas ainda existem alguns problemas. </font><font style="vertical-align: inherit;">"Um dos principais √© a capacit√¢ncia parasit√°ria", disse Kim. </font><font style="vertical-align: inherit;">- Se voc√™ me perguntar quais s√£o os principais problemas da tecnologia GAA, existem dois deles. </font><font style="vertical-align: inherit;">Divisores internos e isolamento de substrato ".</font></font><br><br><h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> O que vem a seguir? </font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Quanto tempo √© suficiente a tecnologia GAA ou as nanocamadas? ‚ÄúAs nanocamadas sobreviver√£o √†s duas ou tr√™s da pr√≥xima tecnologia de processo. As oficinas podem produzir nanocamadas no N3. A pr√≥xima gera√ß√£o √© certa. E depois disso, talvez voc√™ precise alterar a integra√ß√£o de nano-camadas ou arquitetura. Mas ainda ser√° a arquitetura de nanocamada ‚Äù, disse Horiguchi, do Imec. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">O setor est√° explorando maneiras de melhorar as tecnologias GAA e finFET em processos avan√ßados de fabrica√ß√£o. Atualmente, os dispositivos GAA oferecem uma pequena vantagem sobre o finFET. Por exemplo, o passo do obturador do chip anterior da nano-camada Imec era de 42 nm e o passo m√≠nimo dos condutores de metal era de 21 nm. Em compara√ß√£o, os finFETs a 5 nm podem ter um passo de gate de 48 nm e um passo m√≠nimo de condutores de metal de 28 nm.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Em laborat√≥rio, a Imec demonstrou a escalabilidade de um dispositivo semicondutor do tipo p com uma pilha dupla de GAA e germ√¢nio no canal. Usando um circuito sem extens√£o, a Imec desenvolveu um nanofio com um comprimento de porta de cerca de 25 nm. Pode ser adaptado para nanocamadas. Como na vers√£o anterior, o tamanho do fio √© 9 nm. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">O germ√¢nio pode desempenhar um papel na continua√ß√£o do uso do finFET fora da tecnologia de processo de 5 nm. O Imec mostrou o Ge nFinFET com Gmsat / SSsat e PBTI recordes. Eles foram alcan√ßados melhorando a substitui√ß√£o de material diel√©trico alto.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tamb√©m veremos se a tecnologia finFET pode ser expandida para 3 nm. </font><font style="vertical-align: inherit;">Tamb√©m n√£o est√° claro se os chips de nanocamada aparecer√£o a tempo. </font><font style="vertical-align: inherit;">Existem muitas incertezas e incertezas nesse cen√°rio em mudan√ßa e n√£o h√° cronograma para esclarecer a situa√ß√£o.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/pt461875/">https://habr.com/ru/post/pt461875/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../pt461861/index.html">Office 365 Cloud Security: teste de ponto de verifica√ß√£o CloudGuard SaaS</a></li>
<li><a href="../pt461865/index.html">Curso em v√≠deo ‚ÄúIntrodu√ß√£o √† revers√£o do zero usando o IDA PRO. Cap√≠tulo 1</a></li>
<li><a href="../pt461867/index.html">Como reconhecer imagens e textos no seu telefone usando o ML Kit</a></li>
<li><a href="../pt461871/index.html">101 dicas para se tornar um bom programador (e humano)</a></li>
<li><a href="../pt461873/index.html">ViewPager 2 - nova funcionalidade no antigo inv√≥lucro</a></li>
<li><a href="../pt461877/index.html">Java vs Kotlin para Android: opini√µes dos desenvolvedores</a></li>
<li><a href="../pt461879/index.html">O livro "Linux em a√ß√£o"</a></li>
<li><a href="../pt461881/index.html">Guia de registro do Node.js.</a></li>
<li><a href="../pt461885/index.html">EDS √© outro tipo de fraude</a></li>
<li><a href="../pt461887/index.html">Entrando no Aeronet Epis√≥dio 2: Homing Drone</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>