+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; spi_master                                                                                                                                                                          ; 29    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_unit|rom_port|rom_1port_0|altera_syncram_component|auto_generated|altsyncram1                                                                                               ; 8     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_unit|rom_port|rom_1port_0|altera_syncram_component|auto_generated                                                                                                           ; 8     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_unit|rom_port|rom_1port_0                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_unit|rom_port                                                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; control_unit                                                                                                                                                                        ; 5     ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gen_multi_sysref                                                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|cntr_b                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp                                                                                                       ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp                                                                                                      ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe6                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe6                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|fifo_ram                                                                                                             ; 70    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0|dcfifo_mixed_widths_component|auto_generated                                                                                                                      ; 60    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28|fifo_0                                                                                                                                                                   ; 60    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fifo_56_28                                                                                                                                                                          ; 60    ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_chk|ramp_chkN_inst                                                                                                                                                                ; 72    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_chk|alternate_chkN_inst                                                                                                                                                           ; 72    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_chk|prbs_chkN_inst                                                                                                                                                                ; 79    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_chk                                                                                                                                                                               ; 76    ; 17             ; 0            ; 17             ; 2      ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_transport|deassember1                                                                                                                                                          ; 88    ; 0              ; 8            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_transport                                                                                                                                                                      ; 88    ; 18             ; 0            ; 18             ; 59     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                         ; 327   ; 45             ; 0            ; 45             ; 33     ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                               ; 510   ; 206            ; 260          ; 206            ; 647    ; 206             ; 206           ; 206             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                               ; 201   ; 55             ; 129          ; 55             ; 182    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                 ; 464   ; 0              ; 0            ; 0              ; 398    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[1].twentynm_xcvr_native_inst                                                                                           ; 458   ; 114            ; 0            ; 114            ; 365    ; 114             ; 114           ; 114             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                         ; 327   ; 45             ; 0            ; 45             ; 33     ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                               ; 510   ; 206            ; 260          ; 206            ; 647    ; 206             ; 206           ; 206             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                               ; 201   ; 55             ; 129          ; 55             ; 182    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                 ; 464   ; 0              ; 0            ; 0              ; 398    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                           ; 458   ; 118            ; 0            ; 118            ; 365    ; 118             ; 118           ; 118             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr|alt_xcvr_native_optional_rcfg_logic                                                                                                        ; 148   ; 52             ; 70           ; 52             ; 130    ; 52              ; 52            ; 52              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_xcvr                                                                                                                                            ; 728   ; 711            ; 0            ; 711            ; 266    ; 711             ; 711           ; 711             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_phy_adapter                                                                                                                                     ; 279   ; 106            ; 160          ; 106            ; 15     ; 106             ; 106           ; 106             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy|inst_rx_mlpcs                                                                                                                                        ; 108   ; 0              ; 2            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_phy                                                                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0|inst_rx                                                                                                                                                       ; 239   ; 0              ; 90           ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx|jesd204_0                                                                                                                                                               ; 148   ; 0              ; 0            ; 0              ; 170    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jesd204b_rx                                                                                                                                                                         ; 148   ; 95             ; 0            ; 95             ; 72     ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_link_avst_rst_sync|alt_rst_req_sync_uq1                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_link_avst_rst_sync|alt_rst_sync_uq1                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_link_avst_rst_sync                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_frame_rst_sync|alt_rst_req_sync_uq1                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_frame_rst_sync|alt_rst_sync_uq1                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_frame_rst_sync                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_link_rst_sync|alt_rst_req_sync_uq1                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_link_rst_sync|alt_rst_sync_uq1                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_rx_link_rst_sync                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller|xcvr_reset_control_0|g_reset_sync.alt_xcvr_resync_reset                                                                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller|xcvr_reset_control_0                                                                                                                                            ; 19    ; 13             ; 0            ; 13             ; 6      ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; xcvr_rst_controller                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_pll|iopll_0                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; core_pll                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
