=== Chunk 1 ===
Appunti
di
Elettronica Digitale
Massimo Macucci

=== Chunk 2 ===
La seguen te raccolta Ã¨ tratta dalle disp ense redatte dal Prof. Massimo Macucci p er il corso di
Elettronica Digitale (C.d.L. T riennale in Ing. Informatica) dell'Univ ersitÃ  di Pisa, rep eribili in
originale sul sito del corso
http://brahms.iet.unipi.it/esd/

=== Chunk 3 ===
Indice
1 Cenni sulla sica dei semiconduttori e sul principio di funzionamen to del dio do
a giunzione
1.1 Materiali semiconduttori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Diusione e drift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 Semiconduttori drogati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
1.4 Dip endenza della conducibilitÃ  dalla temp eratura . . . . . . . . . . . . . . . . . . 6
1.5 La giunzione pn a circuito ap erto . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
1.6 La giunzione pn in p olarizzazione in v ersa e diretta . . . . . . . . . . . . . . . . . . 7
1.7 La capacitÃ  di transizione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
1.8 La giunzione pn in breakdo wn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.9 CapacitÃ  di diusione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

=== Chunk 4 ===
1.8 La giunzione pn in breakdo wn . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.9 CapacitÃ  di diusione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.10 Caratteristica I  V dei dio di . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2 Analisi del comp ortamen to circuitale dei dio di
2.1 Sim b oli circuitali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2 Retta di carico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.3 Circuiti equiv alen ti del dio do p er grandi segnali . . . . . . . . . . . . . . . . . . . 15
2.4 Meto di di analisi dei circuiti . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.5 Circuito retticatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.6 Raddrizzatori a doppia semionda . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

=== Chunk 5 ===
2.5 Circuito retticatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.6 Raddrizzatori a doppia semionda . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.7 Circuiti tagliatori e ssatori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.8 Logica a dio di . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.9 Regolatore di tensione con dio do Zener . . . . . . . . . . . . . . . . . . . . . . . . 23
3 Analisi dei circuiti a dio di p er piccoli segnali
3.1 Mo dello del dio do p er piccoli segnali . . . . . . . . . . . . . . . . . . . . . . . . . 24
3.2 Esempio di applicazione del mo dello p er piccoli segnali . . . . . . . . . . . . . . . 26
3.3 In terruttore a dio do . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4 Il transistore BJT
4.1 Generatore di corren te con trollato in corren te . . . . . . . . . . . . . . . . . . . . 30

=== Chunk 6 ===
4 Il transistore BJT
4.1 Generatore di corren te con trollato in corren te . . . . . . . . . . . . . . . . . . . . 30
4.2 Il principio di funzionamen to del BJT . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.3 Le equazioni di Eb ers-Moll . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
4.4 Caratteristic he a emettitore com une . . . . . . . . . . . . . . . . . . . . . . . . . . 36
5 I transistori a eetto di camp o
5.1 Generatore di corren te con trollato in tensione . . . . . . . . . . . . . . . . . . . . 40
5.2 Il transistore MOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
5.3 Il transistore JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
6 Reti di p olarizzazione
6.1 Reti di p olarizzazione p er transistori BJT . . . . . . . . . . . . . . . . . . . . . . 51
6.2 Reti di p olarizzazione p er transistori a eetto di camp o . . . . . . . . . . . . . . . 55
I

=== Chunk 7 ===
INDICE I I
7 F unzionamen to linearizzato p er piccoli segnali
7.1 Mo dello linearizzato p er transistori BJT . . . . . . . . . . . . . . . . . . . . . . . 58
7.2 Mo dello linearizzato p er transistori a eetto di camp o . . . . . . . . . . . . . . . . 63
8 Analisi delle principali congurazioni circuitali a BJT e FET
8.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
8.2 Stadio amplicatore a emettitore com une senza resistenza di emettitore . . . . . . 65
8.3 Stadio amplicatore a emettitore com une con resistenza di emettitore . . . . . . . 67
8.4 Stadio amplicatore a collettore com une . . . . . . . . . . . . . . . . . . . . . . . 68
8.5 Stadio amplicatore a base com une . . . . . . . . . . . . . . . . . . . . . . . . . . 70
8.6 Riepilogo congurazioni a BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.7 Comp ortamen to dei transistori PNP . . . . . . . . . . . . . . . . . . . . . . . . . 72

=== Chunk 8 ===
8.6 Riepilogo congurazioni a BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
8.7 Comp ortamen to dei transistori PNP . . . . . . . . . . . . . . . . . . . . . . . . . 72
8.8 Stadio amplicatore a source com une . . . . . . . . . . . . . . . . . . . . . . . . . 73
8.9 Stadio amplicatore a source com une con resistenza di source . . . . . . . . . . . 74
8.10 Stadio amplicatore a drain com une . . . . . . . . . . . . . . . . . . . . . . . . . . 75
8.11 Riepilogo congurazioni a FET . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
8.12 Amplicatori m ultistadio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
8.13* T eorema di Miller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
9 Analisi del comp ortamen to in frequenza degli amplicatori
9.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80

=== Chunk 9 ===
9 Analisi del comp ortamen to in frequenza degli amplicatori
9.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
9.2 La trasformata di Laplace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
9.3 F unzioni di rete e funzioni di trasferimen to . . . . . . . . . . . . . . . . . . . . . . 82
9.4 La funzione di trasferimen to nel dominio della frequenza generalizzata . . . . . . 82
9.5 Il meto do della resistenza vista . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
9.6 Calcolo della funzione di trasferimen to . . . . . . . . . . . . . . . . . . . . . . . . 85
9.7 Diagrammi di Bo de . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
9.8 Esempio di tracciamen to di diagrammi di Bo de . . . . . . . . . . . . . . . . . . . 90
9.9 F unzione di trasferimen to degli amplicatori . . . . . . . . . . . . . . . . . . . . . 93

=== Chunk 10 ===
9.8 Esempio di tracciamen to di diagrammi di Bo de . . . . . . . . . . . . . . . . . . . 90
9.9 F unzione di trasferimen to degli amplicatori . . . . . . . . . . . . . . . . . . . . . 93
9.10 P oli non in teragen ti . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
9.11* Risp osta alle basse e medie frequenze dello stadio a emettitore com une . . . . . . 97
9.12 Circuito equiv alen te del transistore BJT alle alte frequenze . . . . . . . . . . . . . 99
9.13* Analisi dello stadio a emettitore com une alle alte frequenze . . . . . . . . . . . . . 101
9.14 Circuito equiv alen te alle alte frequenze p er transistori FET . . . . . . . . . . . . . 103
10 La tecnica della reazione
10.1 Concetti generali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
10.2 T eoria semplicata della reazione . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
10.3 Eetto della reazione sulle imp edenze di ingresso e di uscita . . . . . . . . . . . . 108

=== Chunk 11 ===
10.2 T eoria semplicata della reazione . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
10.3 Eetto della reazione sulle imp edenze di ingresso e di uscita . . . . . . . . . . . . 108
11 Circuiti basati su amplicatori op erazionali
11.1 Amplicatori dierenziali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
11.2 Amplicatori op erazionali . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
11.3 Meto do del corto circuito virtuale . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
11.4 Amplicatore in v erten te . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
11.5 Amplicatore non in v erten te . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
11.6 Amplicatore dierenziale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

=== Chunk 12 ===
11.5 Amplicatore non in v erten te . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
11.6 Amplicatore dierenziale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
11.7 In tegratore di Miller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
11.8 Sommatore . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
12 Regolatori di tensione
12.1 Regolatore lineare serie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
12.2 Regolatore monolitici in tegrati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
12.3 Regolatori non lineari a comm utazione . . . . . . . . . . . . . . . . . . . . . . . . 123
12.4 Alimen tatore a comm utazione ybac k con trasformatore ad alta frequenza e circuito
di regolazione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

=== Chunk 13 ===
INDICE I I I
13 Circuiti non lineari a op erazionali
13.1 Comparatori . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
13.2 Generatore di forme d'onda quadre e rettangolari . . . . . . . . . . . . . . . . . . 133
14 Il programma di sim ulazione SPICE
14.1 Scop o dei programmi di sim ulazione . . . . . . . . . . . . . . . . . . . . . . . . . . 136
14.2 F unzionalitÃ  di SPICE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
14.3 Struttura della netlist . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
14.4 Statemen t p er la descrizione dei comp onen ti passivi . . . . . . . . . . . . . . . . . 137
14.5 Statemen t p er la descrizione dei generatori di tensione e di corren te . . . . . . . . 138
14.6 Statemen t p er la descrizione dei comp onen ti a semiconduttore e dei sotto circuiti . 140
14.7 Direttiv e p er l'analisi dei circuiti . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

=== Chunk 14 ===
14.7 Direttiv e p er l'analisi dei circuiti . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
14.8 Direttiv e di uscita . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
15 Concetti di base sui circuiti digitali
15.1 In tro duzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
15.2 L'in v erter CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
15.3 P arametri caratteristici dei circuiti digitali . . . . . . . . . . . . . . . . . . . . . . 148
15.4 Sin tesi delle p orte CMOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
15.5 Protezione dalle scaric he elettrostatic he . . . . . . . . . . . . . . . . . . . . . . . . 160
15.6 Logica basata sui pass transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
15.7 F amiglie logic he bip olari R TL e DTL . . . . . . . . . . . . . . . . . . . . . . . . . 166

=== Chunk 15 ===
15.6 Logica basata sui pass transistor . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
15.7 F amiglie logic he bip olari R TL e DTL . . . . . . . . . . . . . . . . . . . . . . . . . 166
15.8 F amiglia logica TTL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
15.9 F amiglia logica TTL Sc hottky . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
15.10 Confron to tra le v arie famiglie logic he . . . . . . . . . . . . . . . . . . . . . . . . . 178
16 Logica sequenziale
16.0 In tro duzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
16.1 Latc h . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
16.2 Flip-op set-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
16.3 Flip-op tip o D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
17 Memorie a semiconduttore

=== Chunk 16 ===
16.3 Flip-op tip o D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
17 Memorie a semiconduttore
17.1 In tro duzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
17.2 Arc hitettura delle memorie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
17.3 RAM static he (SRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
17.4 RAM dinamic he (DRAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
17.5 Pro cedure di lettura e scrittura . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
17.6 Deco der e m ultiplexer p er gli indirizzi . . . . . . . . . . . . . . . . . . . . . . . . . 192
17.7 Le memorie R OM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
17.8 Le memorie PR OM, EPR OM, EEPR OM . . . . . . . . . . . . . . . . . . . . . . . 195
18 Circuiti monostabili, astabili e generazione di segnali di clo c k

=== Chunk 17 ===
17.8 Le memorie PR OM, EPR OM, EEPR OM . . . . . . . . . . . . . . . . . . . . . . . 195
18 Circuiti monostabili, astabili e generazione di segnali di clo c k
18.1 In tro duzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
18.2 Multivibratore monostabile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
18.3 Multivibratore astabile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
18.4 Oscillatore ad anello . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
18.5 Oscillatori quarzati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206

=== Chunk 18 ===
18.4 Oscillatore ad anello . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
18.5 Oscillatori quarzati . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
18.6 Applicazioni del circuito in tegrato NE555 . . . . . . . . . . . . . . . . . . . . . . . 211
19 Logica programmabile
19.1 In tro duzione . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
19.2 Programmable Arra y Logic (P AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
19.3 Programmable Logic Device (PLD) . . . . . . . . . . . . . . . . . . . . . . . . . . 217
19.4 Application Sp ecic In tegrated Circuit (ASIC) . . . . . . . . . . . . . . . . . . . . 218
19.5 Field Programmable Gate Arra ys (FPGA) . . . . . . . . . . . . . . . . . . . . . . 219

=== Chunk 19 ===
1. Cenni sulla ï¬sica dei semiconduttori e sul principio di
funzionamento del diodo a giunzione
1.1 Materiali semiconduttori
Una distinzione pu` o essere fatta tra i varË† Ä± materiali sull a base della loro resistivit` a
elettrica. I materiali caratterizzati da una conducibilit ` a molto bassa ( Ï > 105 â„¦
cm) sono classiï¬cati come isolanti; quelli che invece prese ntano una conducibilit` a
molto alta ( Ï < 10âˆ’2 â„¦ cm) sono di solito indicati come conduttori. Si deï¬niscono
semiconduttori quei materiali che presentano una conducib ilit` a intermedia (10âˆ’2 â„¦cm
< Ï < 105 â„¦cm). I semiconduttori hanno inoltre una serie di caratteri stiche ï¬siche
peculiari, che li rendono adatti alla realizzazione di disp ositivi elettronici. Anche
se varË† Ä± semiconduttori possono essere utilizzati a questo scopo (tra cui germanio,
arseniuro di gallio, fosfuro di indio, ecc.), quello di gran lunga pi` u diï¬€uso e sul quale

=== Chunk 20 ===
se varË† Ä± semiconduttori possono essere utilizzati a questo scopo (tra cui germanio,
arseniuro di gallio, fosfuro di indio, ecc.), quello di gran lunga pi` u diï¬€uso e sul quale
concentreremo la nostra attenzione ` e il silicio, con il qua le sono realizzati la stragrande
maggioranza dei dispositivi attualmente sul mercato. Un cr istallo di silicio puro (di
solito detto intrinseco) ha una struttura ordinata nella qu ale gli atomi sono collocati in
un reticolo e mantenuti in posizione da legami covalenti for mati dai quattro elettroni
di valenza di ciascun atomo di silicio.
A temperature suï¬ƒcientemente basse tutti i legami covalent i sono intatti e non
sono disponibili elettroni liberi, utilizzabili per la con duzione. La situazione cambia
al crescere della temperatura, quando lâ€™energia termica di venta suï¬ƒciente a spezzare
alcuni di questi legami e a rendere quindi alcuni elettroni l iberi di muoversi attraverso

=== Chunk 21 ===
al crescere della temperatura, quando lâ€™energia termica di venta suï¬ƒciente a spezzare
alcuni di questi legami e a rendere quindi alcuni elettroni l iberi di muoversi attraverso
il cristallo e di contribuire alla conduzione. Va detto che g li elettroni che si spostano
in un cristallo si comportano in modo ben diverso da quello in cui si comportereb-
bero nel vuoto: essi vedono un potenziale periodico dovuto a i nuclei atomici e agli
elettroni a essi legati. Si pu` o dimostrare che il loro compo rtamento ` e equivalente a
quello di â€œquasi-particelleâ€ che si spostano come nel vuoto , ma che possiedono una
massa diversa da quella nel vuoto, la cosiddetta â€œmassa eï¬ƒca ceâ€. Sulla base di que-
sta considerazione, nel seguito non ci preoccuperemo della presenza del potenziale
periodoco e tratteremo gli elettroni come quasi-particell e che si spostano nel vuoto.
âˆ’
âˆ’
âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’
âˆ’
âˆ’
Si
Si
Si Si Si
Si
SiSi
Si
âˆ’  âˆ’ âˆ’  âˆ’
âˆ’  âˆ’âˆ’  âˆ’
âˆ’  âˆ’ âˆ’  âˆ’
legami 
covalenti

=== Chunk 22 ===
periodoco e tratteremo gli elettroni come quasi-particell e che si spostano nel vuoto.
âˆ’
âˆ’
âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’
âˆ’
âˆ’
Si
Si
Si Si Si
Si
SiSi
Si
âˆ’  âˆ’ âˆ’  âˆ’
âˆ’  âˆ’âˆ’  âˆ’
âˆ’  âˆ’ âˆ’  âˆ’
legami 
covalenti
Quando un elettrone diventa libero, al suo posto rimane una â€œ lacunaâ€ o â€œbucaâ€, che
equivale in un certo senso (lâ€™esatta trattazione della natu ra delle lacune richiedereb-
1

=== Chunk 23 ===
be una discussione piuttosto approfondita di ï¬sica dei semi conduttori) a una carica
positiva. Tale lacuna pu` o essere riempita da un elettrone l iberatosi da un legame
covalente vicino, che, a sua volta, crea una nuova lacuna. In questo modo anche le
lacune possono quindi comportarsi come cariche libere e tra sportare corrente. An-
châ€™esse possono essere trattate come quasi-particelle con carica opposta a quella di
un elettrone e massa eï¬ƒcace in genere un poâ€™ diversa da quella degli elettroni.
Questo processo che conduce alla formazione di coppie elett rone-lacuna si de-
ï¬nisce ionizzazione termica. Cos` Ä± come le coppie vengono g enerate, possono anche
scomparire se uno degli elettroni liberi va a riempire una la cuna: si parla in tal caso
di ricombinazione. Allâ€™equilibrio termico il tasso di ioni zzazione ` e pari a quello di
ricombinazione, per cui le concentrazioni di elettroni ( n) e di lacune ( p) sono costanti

=== Chunk 24 ===
di ricombinazione. Allâ€™equilibrio termico il tasso di ioni zzazione ` e pari a quello di
ricombinazione, per cui le concentrazioni di elettroni ( n) e di lacune ( p) sono costanti
e pari a un valore ni che dipende dalle caratteristiche del materiale e dalla tem pera-
tura. Nel silicio intrinseco (cio` e privo di impurezze aggi unte) a temperatura ambiente
(T â‰ˆ 300 K) ni = 1 .5 Ã— 1010 cmâˆ’3. Se consideriamo che il numero degli atomi di
silicio per centimetro cubo ` e 5 Ã—1022, ci rendiamo conto che a temperatura ambiente
solo un atomo su circa 3 Ã— 1012 risulta ionizzato. A questo punto si comprende il
motivo del comportamento elettrico dei semiconduttori, ch e conducono meglio degli
isolanti (nei quali il numero dei portatori liberi ` e ridott issimo) e peggio dei conduttori
(nei quali il numero dei portatori liberi ` e comparabile con quello degli atomi).
1.2 Diï¬€usione e drift
Esistono due meccanismi che consentono il trasporto di port atori di carica attraverso

=== Chunk 25 ===
(nei quali il numero dei portatori liberi ` e comparabile con quello degli atomi).
1.2 Diï¬€usione e drift
Esistono due meccanismi che consentono il trasporto di port atori di carica attraverso
un semiconduttore: la diï¬€usione e il â€œdriftâ€. La diï¬€usione ` e associata con il moto
casuale dei portatori dovuto allâ€™agitazione termica. In un cristallo nel quale la con-
centrazione di elettroni e di lacune ` e uniforme, il moto ter mico non porta ad alcun
ï¬‚usso netto di carica. Se, invece, tramite qualche meccanis mo, la concentrazione di
un tipo di portatori viene resa maggiore in una regione del cr istallo rispetto al resto,
i portatori migreranno dalla zona a maggior concentrazione verso quella a minore
concentrazione, nel tentativo di ristabilire lâ€™equilibri o. Si verr` a quindi a creare una
corrente netta, che deï¬niamo â€œcorrente di diï¬€usioneâ€.
Consideriamo una barra di silicio nella quale un proï¬lo di co ncentrazione per gli

=== Chunk 26 ===
corrente netta, che deï¬niamo â€œcorrente di diï¬€usioneâ€.
Consideriamo una barra di silicio nella quale un proï¬lo di co ncentrazione per gli
elettroni come quello sotto rappresentato venga creato con una qualche procedura.
n  x( )
x
Nasce quindi una corrente di diï¬€usione in direzione x, il cui valore risulta proporzio-
nale in ogni punto alla derivata della concentrazione n:
Jn = qDn
dn
dx,
2

=== Chunk 27 ===
dove Jn ` e la densit` a di corrente (corrente per unit` a di area) in A/ cm2, q ` e il modulo
della carica dellâ€™elettrone (1 .6 Ã— 10âˆ’19 C) e Dn ` e una costante chiamata costante
di diï¬€usione degli elettroni. Si noti che nellâ€™esempio pres entato dn/dx ` e negativa
e che, come ` e logico aspettarsi, un ï¬‚usso di elettroni in dir ezione positiva d` a luogo
a una corrente negativa. Una analoga relazione sussiste nel caso sia presente una
concentrazione non uniforme di lacune:
Jp = âˆ’qDp
dp
dx.
In questo caso, un ï¬‚usso di cariche positive in direzione pos itiva d` a luogo a una
corrente di segno positivo e compare quindi un segno negativ o per compensare quello
della derivata della concentrazione. Nel silicio intrinse co valori tipici sono Dp =
12 cm 2/s e Dn = 34 cm 2/s.
Lâ€™altro meccanismo responsabile per il trasporto di carica nei semiconduttori ` e
il â€œdriftâ€ o â€œtrascinamentoâ€. Esso agisce quando ` e present e un campo elettrico che

=== Chunk 28 ===
12 cm 2/s e Dn = 34 cm 2/s.
Lâ€™altro meccanismo responsabile per il trasporto di carica nei semiconduttori ` e
il â€œdriftâ€ o â€œtrascinamentoâ€. Esso agisce quando ` e present e un campo elettrico che
accelera le cariche libere disponibili allâ€™interno di un se miconduttore. In assenza di
meccanismi dissipativi, tali cariche verrebbero accelera te indeï¬nitamente ï¬nchÂ´ e si
trovano allâ€™interno della zona nella quale il campo elettri co ` e non nullo. I portato-
ri subiscono per` o degli urti anelastici dovuti alle ï¬‚uttua zioni termiche del reticolo
cristallino e ad altre cause, per cui raggiungono in modo pre ssochÂ´ e immediato una
velocit` a di drift costante, proporzionale al campo elettr ico applicato:
vdrift = ÂµnE
per gli elettroni e
vdrift = ÂµpE
per le lacune, dove Âµn ` e una costante deï¬nita mobilit` a degli elettroni ed ` e espr es-
sa in cm 2/(V s), Âµp ` e lâ€™analoga costante per le lacune, vdrift ` e la velocit` a in cm/s

=== Chunk 29 ===
vdrift = ÂµpE
per le lacune, dove Âµn ` e una costante deï¬nita mobilit` a degli elettroni ed ` e espr es-
sa in cm 2/(V s), Âµp ` e lâ€™analoga costante per le lacune, vdrift ` e la velocit` a in cm/s
ed E ` e il campo elettrico in V/cm. Nel silicio intrinseco Âµn â‰ˆ 1350 cm 2/(V s) e
Âµp â‰ˆ 480 cm 2/(V s). Per capire meglio il concetto di mobilit` a possiamo t racciare
un graï¬co della velocit` a di un portatore in funzione del tem po, in presenza di un
campo elettrico: sotto lâ€™azione del campo elettrico il port atore tende ad accelerare,
con un incremento lineare della velocit` a. Si veriï¬cano tut tavia delle collisioni (scat-
tering), soprattutto con le imperfezioni del reticolo cris tallino dovute allâ€™agitazione
termica. Tali collisioni sono di tipo anelastico e conducon o a una perdita quasi com-
pleta dellâ€™energia che il portatore aveva acquisito in cons eguenza dellâ€™accelerazione
da parte del campo elettrico. Immediatamente dopo ogni coll isione si pu` o assu-

=== Chunk 30 ===
pleta dellâ€™energia che il portatore aveva acquisito in cons eguenza dellâ€™accelerazione
da parte del campo elettrico. Immediatamente dopo ogni coll isione si pu` o assu-
mere che lâ€™elettrone abbia una velocit` a â€œtermicaâ€ (dovuta cio` e allâ€™energia termica
del reticolo cristallino) orientata in una direzione casua le. Lâ€™andamento della velo-
cit` a dellâ€™elettrone nel tempo, depurata della componente termica, che ` e isotropa e
quindi con valor medio nullo, risulta pertanto a dente di seg a, come rappresentato
nella ï¬gura seguente, e il suo valor medio sar` a proporziona le al valore del campo
elettrico applicato e indipendente dalla lunghezza del con duttore (purchÂ´ e questa sia
suï¬ƒcientemente grande in confronto alla distanza media per corsa tra due eventi di
scattering).
Questo modello, molto sempliï¬cato, ma in grado di riprodurr e il comportamento
ohmico dei conduttori, si deï¬nisce â€œmodello di Drudeâ€, dal n ome del suo ideatore.

=== Chunk 31 ===
scattering).
Questo modello, molto sempliï¬cato, ma in grado di riprodurr e il comportamento
ohmico dei conduttori, si deï¬nisce â€œmodello di Drudeâ€, dal n ome del suo ideatore.
Consideriamo ora un cristallo di silicio nel quale siano pre senti sia una concen-
trazione di lacune p sia una concentrazione di elettroni n. In presenza di un campo
3

=== Chunk 32 ===
t
v
elettrico E le lacune si muoveranno (avendo carica positiva) nella stes sa direzione
di E con una velocit` a ÂµpE. Quindi una densit` a di carica positiva qp si muove nella
direzione del campo con velocit` a ÂµpE. Ne consegue che la sezione di area A sar` a
attraversata in un secondo da una quantit` a di carica pari al prodotto del volume V
che attraversa tale sezione moltiplicato per la concentraz ione di portatori e per la
carica di ciascun portatore. Il volume in questione ` e pari a l prodotto dellâ€™area A per
la distanza percorsa in un secondo L = vt; poichÂ´ e t = 1 s, L = v = ÂµpE. Dunque
la carica che attraversa la sezione A nellâ€™unit` a di tempo risulta, come illustrato in
ï¬gura:
Q = qpÂµpEA.
v t
Area  A volume= vtA
Il ï¬‚usso di carica attraverso una sezione nellâ€™unit` a di tem po ` e proprio la corrente
di drift che intendiamo determinare ( I = dQ/dt, per deï¬nizione); possiamo inoltre
dividere per lâ€™area A, ottenendo la densit` a di corrente di drift
Jpâˆ’drift = qpÂµpE.

=== Chunk 33 ===
di drift che intendiamo determinare ( I = dQ/dt, per deï¬nizione); possiamo inoltre
dividere per lâ€™area A, ottenendo la densit` a di corrente di drift
Jpâˆ’drift = qpÂµpE.
Gli elettroni subiranno invece una deriva in direzione oppo sta a quella di E, dando
luogo a una densit` a di carica âˆ’qn che si muove in direzione negativa e quindi con
una velocit` a negativa ( âˆ’ÂµnE). Il risultato ` e una corrente positiva con densit` a
Jnâˆ’drift = qnÂµnE.
La densit` a della corrente totale di drift risulta pertanto
Jdrift = q(pÂµp + nÂµn)E.
Si noti che questa ` e la rappresentazione puntuale della leg ge di Ohm J = ÏƒE, con Ïƒ
(conducibilit` a), dato da Ïƒ = q(pÂµp + nÂµn).
4

=== Chunk 34 ===
1.3 Semiconduttori drogati
Le propriet` a del silicio intrinseco ï¬nora viste, in partic olare quella di avere un uguale
numero di lacune e di elettroni liberi, possono essere modiï¬ cate tramite lâ€™aggiunta,
in piccole quantit` a, di altre specie chimiche deï¬nite â€œdro gantiâ€. In questo modo si
pu` o ottenere il silicio di tipo p (nel quale prevalgono le lacune) o quello di tipo n
(nel quale prevalgono gli elettroni). Introducendo atomi d roganti di un elemento
pentavalente, come il fosforo, si ottiene silicio di tipo n, perchÂ´ e ogni volta che una
di tali impurezze sostituisce un atomo di silicio nel retico lo cristallino va a formare
quattro legami covalenti con altrettanti atomi di silicio, mentre il quinto elettrone di
valenza (il fosforo ` e un elemento del gruppo V) diviene libe ro e quindi disponibile
per la conduzione. Pertanto il fosforo dona un elettrone lib ero al cristallo di silicio e
viene dunque deï¬nito un â€œdonatoreâ€. In questo processo non v engono per` o generate

=== Chunk 35 ===
per la conduzione. Pertanto il fosforo dona un elettrone lib ero al cristallo di silicio e
viene dunque deï¬nito un â€œdonatoreâ€. In questo processo non v engono per` o generate
lacune, quindi gli elettroni diventano i portatori maggior itarË† Ä±. Se la concentrazione
di atomi donatori ` e ND, la concentrazione di elettroni liberi nn0 allâ€™equilibrio termico
sar` a data da
nn0 â‰ˆ ND,
dove il primo pedice ( n) indica che stiamo considerando silicio di tipo n e il secondo
(0) indica che consideriamo la condizione di equilibrio ter mico.
Dalla ï¬sica dei semiconduttori si ottiene lâ€™importante ris ultato che allâ€™equilibrio
termico il prodotto delle concentrazioni delle lacune e deg li elettroni ` e costante e pari
al quadrato di ni (la concentrazione intrinseca), indipendentemente dalla concentra-
zione di droganti:
nn0pn0 = n2
i .
Questa ` e deï¬nita â€œlegge dellâ€™azione di massaâ€. Quindi la co ncentrazione di lacune
nel silicio n ` e data da
pn0 â‰ˆ n2
i
ND
.

=== Chunk 36 ===
zione di droganti:
nn0pn0 = n2
i .
Questa ` e deï¬nita â€œlegge dellâ€™azione di massaâ€. Quindi la co ncentrazione di lacune
nel silicio n ` e data da
pn0 â‰ˆ n2
i
ND
.
PoichÂ´ eni ` e funzione della temperatura, mentre ND non lo ` e, la concentrazione dei
portatori minoritarË† Ä± dipender` a fortemente dalla temper atura, mentre quella dei mag-
gioritarË† Ä± ne sar` a sostanzialmente indipendente.
Per ottenere del silicio di tipo p sar` a necessario utilizzare come droganti delle
impurezze trivalenti (appartenenti al gruppo III) come il b oro. Ciascun atomo di
boro dispone di soli tre elettroni di valenza, per cui potr` a formare soltanto tre legami
covalenti. Nel quarto legame sar` a quindi presente una lacu na. PoichÂ´ e le lacune cos` Ä±
formate sono in grado di â€œaccettareâ€ elettroni, i droganti d i questo tipo sono detti
â€œaccettoriâ€.
Ogni atomo accettore d` a luogo a una lacuna, per cui il numero delle lacune

=== Chunk 37 ===
formate sono in grado di â€œaccettareâ€ elettroni, i droganti d i questo tipo sono detti
â€œaccettoriâ€.
Ogni atomo accettore d` a luogo a una lacuna, per cui il numero delle lacune
allâ€™equilibrio termico ` e approssimativamente uguale a qu ello degli accettori: pp0 =
NA. Analogamente a quanto ricavato in precedenza per la concen trazione di lacune
nel silicio di tipo n, la concentrazione di elettroni nel silicio p sar` a data da
np0 â‰ˆ n2
i
NA
.
`E importante sottolineare il fatto che un pezzo di silicio p o n ` e elettricamente neutro,
perchÂ´ e la carica dei portatori maggioritarË† Ä± ` e compensat a da quella ï¬ssa associata agli
atomi droganti. Pi` u precisamente, se consideriamo per ese mpio un pezzo di silicio
n, la carica negativa formata dagli elettroni liberi sar` a co mpensata esattamente da
5

=== Chunk 38 ===
quella positiva costituita dai donatori ionizzati e dalle l acune generate termicamente
(si noti che in un semiconduttore di tipo n le lacune sono in numero minore che in
un semiconduttore intrinseco, in conseguenza della legge d ellâ€™azione di massa, e che
ciascun elettrone deriva o dallâ€™ionizzazione di un atomo do natore o dalla formazione
di una coppia elettrone-lacuna).
1.4 Dipendenza della conducibilit` a dalla temperatura
Abbiamo visto che la conducibilit` a in un semiconduttore ` e data dallâ€™espressione
Ïƒ = q(Âµpp + Âµnn).
La concentrazione di lacune e quella di elettroni aumentano nel silicio intrinseco con
la temperatura, ma le mobilit` a hanno una dipendenza oppost a dalla temperatura, al-
meno per valori della stessa interessanti per le applicazio ni elettroniche. Lâ€™incremento
del numero di portatori prevale peraltro di gran lunga sulla diminuzione di mobilit` a e
quindi la conducibilit` a aumenta signiï¬cativamente allâ€™a umentare della temperatura.

=== Chunk 39 ===
del numero di portatori prevale peraltro di gran lunga sulla diminuzione di mobilit` a e
quindi la conducibilit` a aumenta signiï¬cativamente allâ€™a umentare della temperatura.
Nel silicio drogato, invece, la corrente ` e prevalentement e trasportata dai porta-
tori maggioritarË† Ä±, la cui concentrazione ` e sostanzialme nte pari a quelle della specie
drogante e quindi indipendente dalla temperatura (almeno p er la gamma di tem-
perature di normale interesse, allâ€™interno della quale tut ti i droganti possono essere
assunti ionizzati). In questo caso, quindi, la conducibili t` a diminuisce allâ€™aumentare
della temperatura, a causa del decrescere della mobilit` a.
Riassumendo, la conducibilit` a del silicio intrinseco aum enta al crescere della
temperatura, mentre quella del silicio drogato diminuisce : queste diverse dipendenze
hanno eï¬€etti rilevanti sulle propriet` a termiche dei dispo sitivi elettronici.
1.5 La giunzione pn a circuito aperto
p
+ +
+ +
+ +
+ +
+ +
+ +
+ +
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’

=== Chunk 40 ===
hanno eï¬€etti rilevanti sulle propriet` a termiche dei dispo sitivi elettronici.
1.5 La giunzione pn a circuito aperto
p
+ +
+ +
+ +
+ +
+ +
+ +
+ +
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
n
+ +
PoichÂ´ e la concentrazione di elettroni dal lato n ` e molto pi` u grande di quella dal lato
p, si avr` a una diï¬€usione di elettroni attraverso la giunzion e dalla regione n a quella
p. In modo simile, le lacune diï¬€onderanno dalla regione p a quella n. Queste due
componenti danno luogo a una corrente di diï¬€usione ID che va dalla zona p alla zona
n.
Le lacune che diï¬€ondono dalla regione p alla n si ricombinano rapidamente con
gli elettroni maggioritarË† Ä± e pertanto scompaiono. Si ha qu indi una diminuzione del
numero di elettroni liberi nella zona n, quindi alcune delle cariche ï¬sse positive (rap-
presentate dagli atomi donatori) non saranno pi` u neutrali zzate. PoichÂ´ e la ricombi-
nazione avviene in prossimit` a della giunzione, esister` a , accanto alla giunzione stessa,

=== Chunk 41 ===
presentate dagli atomi donatori) non saranno pi` u neutrali zzate. PoichÂ´ e la ricombi-
nazione avviene in prossimit` a della giunzione, esister` a , accanto alla giunzione stessa,
una regione svuotata di elettroni e contenente cariche ï¬sse positive non compensate.
Nella regione p, accanto alla giunzione, si avr` a analogamente una zona svu otata di
lacune e contenente cariche ï¬sse negative non compensate. L â€™insieme di tali zone
svuotate di portatori si deï¬nisce â€œzona di svuotamentoâ€ o â€œz ona di carica spazialeâ€.
In conseguenza delle cariche ï¬sse della zona di svuotamento si viene a stabilire un
campo elettrico attraverso la zona di svuotamento stessa, c on il lato n positivo ri-
spetto al lato p. Tale campo si oppone a unâ€™ulteriore diï¬€usione di portatori tra la
6

=== Chunk 42 ===
regione p e quella n. La caduta di tensione sulla zona di svuotamento agisce come
una barriera di potenziale che deve essere superata dagli el ettroni per diï¬€ondere nella
zona p e dalle lacune per raggiungere la regione n. Questa pu` o essere vista come una
condizione di equilibrio dinamico, nella quale la corrente di diï¬€usione ID ` e compen-
sata da una corrente uguale e opposta di drift IS, dovuta al campo elettrico creato
dallo squilibrio di carica.
In condizioni di circuito aperto la caduta di potenziale att raverso la giunzione,
detta potenziale di contatto, pu` o essere espressa in funzi one delle concentrazioni di
droganti nella zona p (NA) e n (ND), della concentrazione intrinseca di portatori ( ni)
e della temperatura T:
V0 = kT
q ln
(NAND
n2
i
)
,
dove k ` e la costante di Boltzmann, pari a 1 .38066Ã—10âˆ’23 J/K. Nel silicio, a tempera-
tura ambiente, V0 ` e circa 0.6-0.8 V. La tensione misurata tra i terminali ` e co munque

=== Chunk 43 ===
q ln
(NAND
n2
i
)
,
dove k ` e la costante di Boltzmann, pari a 1 .38066Ã—10âˆ’23 J/K. Nel silicio, a tempera-
tura ambiente, V0 ` e circa 0.6-0.8 V. La tensione misurata tra i terminali ` e co munque
nulla perchÂ´ eV0 risulta compensata dai potenziali di contatto metallo-sem iconduttore
tra le zone p ed n e gli elettrodi esterni. Se cos` Ä± non fosse, sarebbe possibi le far passare
corrente nel circuito esterno e riusciremmo quindi a trarre energia da una giunzione
pn in equilibrio termico con il circuito esterno, violando il s econdo principio della
termodinamica.
Rappresentiamo ora lâ€™andamento del potenziale visto dagli elettroni e dalle la-
cune passando dalla regione n a quella p. PoichÂ´ e esiste una tensione VO positiva dal
lato n e negativa da quello p, gli elettroni vedranno una barriera in salita andando
dal lato n a quello p. Per le lacune la situazione sar` a opposta, dato che il segno
della loro carica ` e rovesciato rispetto a quello degli elet troni, quindi per le lacune la

=== Chunk 44 ===
dal lato n a quello p. Per le lacune la situazione sar` a opposta, dato che il segno
della loro carica ` e rovesciato rispetto a quello degli elet troni, quindi per le lacune la
barriera sar` a in salita andando dal lato p a quello n.
Andamento del potenziale per le lacune
n
p
Andamento del potenziale per gli elettroni
n
p
1.6 La giunzione p âˆ’ n in polarizzazione inversa e diretta
Consideriamo dapprima il caso in cui alla giunzione sia conn esso un generatore di
tensione continua con il terminale positivo collegato alla regione n, come in ï¬gura.
Si parla in questo caso di polarizzazione inversa: la tensio ne fornita dal generatore
esterno tenderebbe a far passare una corrente dalla regione n a quella p, quindi a far
ï¬‚uire lacune dalla regione n a quella p e elettroni dalla regione p a quella n. Nono-
stante che lâ€™andamento del proï¬lo di potenziale sia favorev ole a questi spostamenti,
dobbiamo ricordare che nella regione n sono disponibili pochissime lacune e lo stesso
7

=== Chunk 45 ===
Polarizzazione inversa
+ +
+ +
+ +
+ +
+ +
+ +
+ +
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
n p
+ +
discorso vale per gli elettroni nella zona p. La corrente che scorre ` e quindi estre-
mamente ridotta, perchÂ´ e alimentata dal ï¬‚usso di portatori minoritarË† Ä±. Tale corrente
non ` e inoltre signiï¬cativamente dipendente dalla tension e applicata, poichÂ´ e tutti i
portatori minoritarË† Ä± che si trovano in prossimit` a della z ona di svuotamento vengono
comunque trascinati via dal campo elettrico favorevole e il loro numero dipende sol-
tanto dalla temperatura. Ne concludiamo che in polarizzazi one inversa la corrente ` e
piccola, sostanzialmente indipendente dal valore della te nsione applicata e crescente
al crescere della temperatura.
Nella condizione di polarizzazione diretta il terminale po sitivo del generatore
esterno ` e connesso alla regione p: la tensione applicata tende quindi a far circolare
una corrente dalla zona p a quella n. Si tratta dunque di una corrente di lacune

=== Chunk 46 ===
esterno ` e connesso alla regione p: la tensione applicata tende quindi a far circolare
una corrente dalla zona p a quella n. Si tratta dunque di una corrente di lacune
che va dalla zona p a quella n e di una corrente di elettroni che ï¬‚uisce dalla zona
n a quella p. Si hanno quindi ï¬‚ussi di portatori maggioritarË† Ä±, che sono disponibili
in grande quantit` a, ma questa volta i ï¬‚ussi avvengono in con trasto con lâ€™andamento
della barriera di potenziale.
Polarizzazione diretta
+ +
+ +
+ +
+ +
+ +
+ +
+ +
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
âˆ’ âˆ’
n p
+ +
Se la tensione applicata ` e molto piccola, la corrente sar` a anche in questo caso tra-
scurabile, perchÂ´ e i portatori non riescono a superare lâ€™os tacolo rappresentato dalla
barriera stessa. PoichÂ´ e lâ€™energia termica posseduta dai p ortatori ` e distribuita secondo
un andamento di tipo allâ€™incirca Maxwelliano (in realt` a lâ€™ esatta distribuzione sarebbe
quella di Fermi-Dirac, ma questa ` e simile alla distribuzio ne di Maxwell per gli aspetti

=== Chunk 47 ===
un andamento di tipo allâ€™incirca Maxwelliano (in realt` a lâ€™ esatta distribuzione sarebbe
quella di Fermi-Dirac, ma questa ` e simile alla distribuzio ne di Maxwell per gli aspetti
che ci interessano) e quindi ha un andamento di tipo esponenz iale (la probabilit` a
P(E) che uno stato di energia E sia occupato risulta data da P(E) = exp( âˆ’E/kT )),
riesce abbastanza semplice comprendere che al crescere del la tensione applicata un
numero esponenzialmente crescente di portatori riuscir` a a superare la barriera e che
la corrente aumenter` a in modo esponenziale con la tensione applicata.
Una completa trattazione matematica della conduzione attr averso una giunzione
pn esula dagli scopi delle presenti note, ma le considerazioni fenomenologiche ï¬nora
fornite possono costituire una giustiï¬cazione intuitiva d ella cosiddetta equazione di
8

=== Chunk 48 ===
Shockley, che d` a la corrente in una giunzione pn in funzione della tensione applicata:
I = IS
(
eV/VT âˆ’ 1
)
,
dove I ` e la corrente che attraversa il diodo, IS ` e la corrente di saturazione inversa, cio` e
quella che scorre in polarizzazione inversa, V ` e la tensione applicata tra la regione p e
quella n, VT = kT/q con un valore a temperatura ambiente (300 K) di circa 26 mV.
Nel caso di polarizzazione inversa molto maggiore in modulo di VT il termine espo-
nenziale ` e trascurabile rispetto allâ€™unit` a e quindi I â‰ˆ âˆ’ IS, indipendentemente dalla
tensione applicata, come prima discusso. Quando ci troviam o in condizione di pola-
rizzazione diretta, invece, non appena V ` e in modulo signiï¬cativamente pi` u grande di
VT , il termine esponenziale domina sullâ€™unit` a e la corrente d ipende esponenzialmente
dalla tensione applicata.
La caratteristica I âˆ’ V dei diodi al germanio corrisponde in modo praticamente

=== Chunk 49 ===
VT , il termine esponenziale domina sullâ€™unit` a e la corrente d ipende esponenzialmente
dalla tensione applicata.
La caratteristica I âˆ’ V dei diodi al germanio corrisponde in modo praticamente
esatto alla legge di Shockley, mentre per i diodi al silicio l a caratteristica eï¬€ettiva-
mente misurata risulta del tipo
I = IS
(
eV/(Î·VT ) âˆ’ 1
)
,
dove Î· ` e un fattore di idealit` a (legato a fenomeni di generazione e ricombinazione)
compreso tra 1 e 2.
1.7 La capacit` a di transizione
Quando si applica una tensione inversa alla giunzione, veng ono iniettati, in corri-
spondenza dei contatti, elettroni nella zona p e lacune nella zone n che vanno a
ricombinarsi con i portatori maggioritarË† Ä± nelle corrispo ndenti zone, portando a una
diminuzione degli stessi e quindi a un allargamento della zo na di svuotamento, ï¬n-
chÂ´ e non si viene a stabilire una nuova condizione di equilib rio. A regime lâ€™ampiezza
della zona di svuotamento risulta tanto pi` u grande (e quind i contenente una carica

=== Chunk 50 ===
chÂ´ e non si viene a stabilire una nuova condizione di equilib rio. A regime lâ€™ampiezza
della zona di svuotamento risulta tanto pi` u grande (e quind i contenente una carica
spaziale maggiore) quanto maggiore ` e, in modulo, la tensio ne inversa applicata. Ri-
sulta dunque chiara lâ€™analogia tra la zona di svuotamento di una giunzione pn e un
condensatore: a un aumento della tensione applicata corris ponde un aumento della
carica immagazzinata nella zona di svuotamento. A diï¬€erenz a di quanto accade in
un normale condensatore, la dipendenza della carica dalla t ensione applicata ` e non
lineare, come illustrato in ï¬gura.
Q
V R
V*
9

=== Chunk 51 ===
`E possibile peraltro deï¬nire una capacit` a diï¬€erenziale, i ntesa come derivata della
carica rispetto alla tensione, intorno a un particolare val ore della tensione stessa:
Cdiï¬€ = dQ
dVR
â
â
â
â
VR=V âˆ—
.
Tale capacit` a diï¬€erenziale, detta capacit` a di transizio ne, potrebbe essere calcolata
ricavando prima lâ€™espressione della carica in funzione di VR e poi derivandola. Pi` u
semplicemente, ` e possibile calcolare la capacit` a di tran sizione approssimando la zona
di svuotamento come un condensatore a facce piane e parallel e.
Cdiï¬€ = ÎµsA
Wdep
,
dove Îµs ` e la costante dielettrica del silicio, A lâ€™area della sezione trasversale e Wdep
lâ€™ampiezza della zona di svuotamento. Lâ€™ampiezza della zon a di svuotamento ` e pro-
porzionale alla radice quadrata della somma del potenziale di contatto V0 e del modulo
VR della tensione inversa applicata,
Wdep âˆ
âˆš
V0 + VR,
quindi possiamo scrivere
Cdiï¬€
Cj0
= Wdep0
Wdep
,

=== Chunk 52 ===
porzionale alla radice quadrata della somma del potenziale di contatto V0 e del modulo
VR della tensione inversa applicata,
Wdep âˆ
âˆš
V0 + VR,
quindi possiamo scrivere
Cdiï¬€
Cj0
= Wdep0
Wdep
,
dove con Cj0 e Wdep0 si sono indicate, rispettamente, la capacit` a diï¬€erenzial e e
lâ€™ampiezza della zona di svuotamento per tensione applicat a nulla. Sulla base della
dipendenza di Wdep da VR, possiamo ricavare lâ€™espressione di Cdiï¬€ da Cj0:
Cdiï¬€ = Cj0âˆš
1 + VR
V0
dove Cj0 ` e la capacit` a diï¬€erenziale per tensione applicata nulla. Il valore di Cj0 si
pu` o ricavare conoscendo lâ€™espressione completa di Wdep:
Wdep =
âˆš
2Îµs
q
(NA + ND
NAND
)
(V0 + VR) ,
quindi, inserendo il valore di Wdep per VR = 0, abbiamo:
Cj0 = ÎµsAâˆš
2Îµs
q
(
NA+ND
NAND
)
V0
=A
âˆš
qÎµs
2
( NAND
NA + ND
) 1
V0
.
`E evidente che la capacit` a di transizione diminuisce dunqu e al crescere della tensione
applicata (le estremit` a della zona di svuotamento si allon tanano). Tale propriet` a

=== Chunk 53 ===
NA + ND
) 1
V0
.
`E evidente che la capacit` a di transizione diminuisce dunqu e al crescere della tensione
applicata (le estremit` a della zona di svuotamento si allon tanano). Tale propriet` a
pu` o essere utilizzata per ottenere delle capacit` a contro llabili con una tensione, che
10

=== Chunk 54 ===
sono indispensabili per la realizzazione di molti circuiti di comune utilizzo, come gli
oscillatori a frequenza variabile utilizzati nei sintetiz zatori di frequenza.
1.8 La giunzione pn in breakdown
Se si applica una tensione inversa suï¬ƒcientemente grande, e ntrano in gioco nuovi
meccanismi in grado di far transitare una corrente molto pi` u grande di IS attraverso
la giunzione: si parla in tal caso di â€œbreakdownâ€. Esistono d ue possibili tipi di
breakdown: quello Zener e quello a valanga. La maggior parte dei diodi normalmente
utilizzati ha tensioni di breakdown elevate (dellâ€™ordine d elle centinaia o addirittura
migliaia di volt), in maniera da evitare che il breakdown si v eriï¬chi nellâ€™impiego
regolare (altrimenti il diodo perderebbe la sua funzione pr incipale, che ` e quella di far
passare la corrente in una sola direzione). Il tipo di breakd own che si veriï¬ca in tali
diodi ` e quello a valanga; solo nel caso di applicazioni part icolari, come la realizzazione

=== Chunk 55 ===
passare la corrente in una sola direzione). Il tipo di breakd own che si veriï¬ca in tali
diodi ` e quello a valanga; solo nel caso di applicazioni part icolari, come la realizzazione
di riferimenti di tensione, si utilizzano diodi la cui tensi one di breakdown ` e stata
ridotta, con opportuni accorgimenti costruttivi, a valori tra qualche volt e alcune
decine di volt.
Diodi con tensioni di breakdown superiore, in modulo, a 7 V sf ruttano comun-
que lâ€™eï¬€etto valanga, mentre quelli con breakdown sotto i 5 V si basano sullâ€™eï¬€etto
Zener; nel caso che la tensione di breakdown sia compresa tra 5 e 7 V si ha una
combinazione dei due meccanismi. Esaminiamo ora lâ€™origine ï¬sica dei due tipi di
breakdown. Il breakdown Zener deriva da un fenomeno abbasta nza complesso di
tunneling interbanda, che, senza conoscere la teoria a band e dei semiconduttori, non
possiamo descrivere in dettaglio. Possiamo ricorrere a una rappresentazione molto

=== Chunk 56 ===
tunneling interbanda, che, senza conoscere la teoria a band e dei semiconduttori, non
possiamo descrivere in dettaglio. Possiamo ricorrere a una rappresentazione molto
sempliï¬cata, nella quale il breakdown Zener viene descritt o come la conseguenza del-
la rottura dei legami covalenti nella zona di svuotamento ca usata dallâ€™elevato campo
elettrico. La rottura di tali legami d` a luogo a un gran numer o di portatori liberi:
gli elettroni generati in questo modo vengono trascinati da l campo elettrico verso il
lato n, mentre le lacune vengono trascinate verso il lato p. Per piccoli incrementi
della tensione inversa applicata al diodo si avranno forti a umenti della corrente, che
a questo punto viene determinata sostanzialmente dal circu ito esterno, essendo la
caratteristica I-V quasi verticale.
Il breakdown a valanga si veriï¬ca invece quando il campo elet trico nella zona
di svuotamento pu` o accelerare i portatori minoritarË† Ä± che attraversano la zona stessa

=== Chunk 57 ===
Il breakdown a valanga si veriï¬ca invece quando il campo elet trico nella zona
di svuotamento pu` o accelerare i portatori minoritarË† Ä± che attraversano la zona stessa
ï¬no a una velocit` a tale da rompere i legami covalenti degli a tomi con cui collidono.
I portatori cos` Ä± liberati vengono a loro volta accelerati e causano ulteriori rotture di
legami. Questo processo si sviluppa quindi a valanga, con un aumento dei portatori
in progressione geometrica, tale da dar luogo a qualunque va lore di corrente inversa
determinato dal circuito esterno. Il processo di breakdown a valanga ` e illustrato
nella ï¬gura, per quanto riguarda il processo di moltiplicaz ione degli elettroni; le
lacune danno luogo a un analogo albero, rivolto nella direzi one opposta: in questo
modo la corrente risulta la stessa in ciascuna sezione trasv ersale.
Se, in conseguenza del passaggio della corrente di breakdow n, la massima dissipazione

=== Chunk 58 ===
modo la corrente risulta la stessa in ciascuna sezione trasv ersale.
Se, in conseguenza del passaggio della corrente di breakdow n, la massima dissipazione
di potenza ammissibile non viene superata, il breakdown ` e u n fenomeno non distrut-
tivo e il diodo torna a funzionare normalmente non appena la t ensione inversa viene
riportata sotto il valore di breakdown. Anche nel caso di bre akdown a valanga la
corrente ` e determinata sostanzialmente dal circuito este rno, dato che la caratteristica
I âˆ’ V risulta praticamente verticale, una volta che sia iniziato il breakdown, come
indicato nella ï¬gura seguente (dove la parte di caratterist ica per polarizzazione diret-
ta non ` e in pratica visibile, risultando, su questa scala, s ostanzialmente schiacciata
sullâ€™asse delle ordinate).
11

=== Chunk 59 ===
âˆ’e
âˆ’eâˆ’e
âˆ’e
âˆ’e
âˆ’e
âˆ’e
âˆ’e
E
campo elettrico
âˆ’e
âˆ’e
âˆ’e
âˆ’e
âˆ’e
âˆ’e
âˆ’e
Corrente (A)
0 40âˆ’120âˆ’160 âˆ’40 âˆ’80âˆ’200
1
âˆ’0.5
0
0.5
Tensione  (V)
`E importante soï¬€ermarsi sulla dipendenza dalla temperatur a dei due diversi tipi
di breakdown: nel caso dellâ€™eï¬€etto Zener un aumento della te mperatura fa s` Ä± che
gli elettroni dei legami covalenti possiedano un energia pi ` u alta e che quindi vengano
estratti pi` u facilmente per eï¬€etto del campo elettrico, pr oducendo un incremento della
corrente, a parit` a di tensione applicata. Nel caso del brea kdown a valanga, invece,
un aumento di temperatura causa una maggiore probabilit` a d i scattering e quindi i
portatori acquistano in media unâ€™energia minore, dando luo go, a parit` a di tensione
applicata, a una minore corrente. Se andiamo a valutare lâ€™eï¬€ etto della temperatura
a parit` a di corrente di breakdown, nel caso del meccanismo Z ener la tensione inversa
richiesta diminuisce, mentre in quello del meccanismo a val anga aumenta.

=== Chunk 60 ===
a parit` a di corrente di breakdown, nel caso del meccanismo Z ener la tensione inversa
richiesta diminuisce, mentre in quello del meccanismo a val anga aumenta.
In generale i diodi che presentano tensioni di breakdown vol utamente ridotte (al
di sotto di qualche decina di volt) sono deï¬niti â€œdiodi Zener â€, indipendentemente
dallâ€™eï¬€ettivo meccanismo di breakdown. I diodi con â€œtensio ne di Zenerâ€ tra 5 e
7 V, in particolare quelli da 5.6 V, presentano la migliore st abilit` a in temperatura,
dato che in essi sono contemporamente attivi i due meccanism i di breakdown, le cui
dipendenze dalla temperatura si compensano.
1.9 Capacit` a di diï¬€usione
Nel funzionamento della giunzione pn in polarizzazione diretta un certo quantitativo
di portatori minoritarË† Ä± in eccesso vengono immagazzinati ai lati della zona di svuota-
mento. Tale immagazzinamento d` a luogo a una capacit` a, det ta capacit` a di diï¬€usione,

=== Chunk 61 ===
di portatori minoritarË† Ä± in eccesso vengono immagazzinati ai lati della zona di svuota-
mento. Tale immagazzinamento d` a luogo a una capacit` a, det ta capacit` a di diï¬€usione,
decisamente diversa da quella di transizione gi` a vista. An che questa ` e una capacit` a
diï¬€erenziale e il suo valore ` e dato dallâ€™espressione
Cd = Ï„T
VT
I,
12

=== Chunk 62 ===
dove Ï„T ` e il tempo di transito medio attraverso il diodo, che ` e funz ione dei tempi
di vita medË† Ä± (tempo che in media trascorre prima che un porta tore minoritario si
ricombini con un maggioritario) dei portatori minoritarË† Ä± . Se, come spesso avviene,
il drogaggio ` e fortemente asimmetrico tra le due zone, per c ui ` e prevalente la com-
ponente di diï¬€usione in una delle due regioni, Ï„T ` e praticamente coincidente con il
tempo di vita medio dei portatori minoritarË† Ä± in tale region e. Si noti che la capacit` a di
diï¬€usione ` e direttamente proporzionale alla corrente, qu indi in polarizzazione inversa
essa risulta trascurabile.
1.10 Caratteristica I-V dei diodi
Per correnti elevate la caratteristica I âˆ’ V delle giunzioni pn comincia a deviare
dallâ€™andamento esponenziale previsto dalla legge di Shock ley, a causa della presenza
di una resistenza serie dovuta ai contatti e alla resitivit` a delle regioni n e p, che causa

=== Chunk 63 ===
dallâ€™andamento esponenziale previsto dalla legge di Shock ley, a causa della presenza
di una resistenza serie dovuta ai contatti e alla resitivit` a delle regioni n e p, che causa
una caduta di tensione non pi` u trascurabile. Se rappresent iamo la caratteristica Iâˆ’V
in scala logaritmica, questo eï¬€etto appare come una deviazi one dalla linearit` a, come
mostrato nella ï¬gura sottostante.
I
IS
log
V
effetto della
resistenza serie
Una conseguenza importante dellâ€™andamento esponenziale d ella caratteristica I âˆ’ V
dato dalla legge di Shockley consiste nel fatto che la corren te risulta praticamente
trascurabile quando la tensione ` e inferiore a un valore di s oglia, di solito indicato con
VÎ³ e deï¬nito â€œtensione di cut-inâ€. Per diodi al germanio si ha VÎ³ â‰ˆ 0.2 V, mentre
per quelli al silicio VÎ³ â‰ˆ 0.7 V.
Come abbiamo gi` a detto, la corrente di saturazione inversa IS dipende forte-
mente dalla temperatura e aumenta del 7-8% per ogni grado cen tigrado. Si ha un

=== Chunk 64 ===
per quelli al silicio VÎ³ â‰ˆ 0.7 V.
Come abbiamo gi` a detto, la corrente di saturazione inversa IS dipende forte-
mente dalla temperatura e aumenta del 7-8% per ogni grado cen tigrado. Si ha un
raddoppio di IS per ogni incremento di temperatura di 10 â—¦C:
IS(T) = IS(T1) Ã— 2
Tâˆ’T1
10 .
Per mantenere la corrente che attraversa un diodo costante a llâ€™aumentare della tem-
peratura risulta quindi necessario abbassare la tensione a pplicata, di circa 2 .2 mV/ â—¦C,
a temperature vicine a quella ambiente.
2. Analisi del comportamento circuitale dei diodi
2.1 Simboli circuitali
Il simbolo circuitale utilizzato per rappresentare il diod o ` e riportato nella ï¬gura
seguente: assomiglia a una freccia, rivolta nel verso in cui scorre la corrente in pola-
rizzazione diretta. Il terminale posto pi` u a sinistra nel d isegno (e corrispondente alla
13

=== Chunk 65 ===
regione p) si deï¬nisce â€œanodoâ€, mentre lâ€™altro si indica come â€œcatodo â€ (e corrisponde
alla regione n).
I diodi caratterizzati da tensioni di breakdown volutament e basse vengono, come gi` a
detto, indicati genericamente come â€œdiodi Zenerâ€, indipen dentemente dal fatto che
lâ€™eï¬€ettivo meccanismo di breakdown sia Zener o a valanga, e s ono rappresentati nei
circuiti con il seguente simbolo:
2.2 Retta di carico
Introduciamo ora il concetto di retta di carico, che risulta molto utile ogni volta che
si voglia studiare il comportamento di un bipolo non lineare inserito in un circuito
lineare. Consideriamo il semplice circuito riportato nell a ï¬gura seguente e scriviamo
lâ€™equazione che si ricava dallâ€™applicazione della legge di Kirchhoï¬€ alle maglie:
âˆ’VAA + IDR + VD = 0 ,
da cui otteniamo
ID = âˆ’ 1
RVD + VAA
R .
Lâ€™equazione sopra indicata fornisce ID in funzione di VD sotto forma di una relazione
lineare che descrive una retta sul piano VD âˆ’ ID, con coeï¬ƒciente angolare e termine

=== Chunk 66 ===
ID = âˆ’ 1
RVD + VAA
R .
Lâ€™equazione sopra indicata fornisce ID in funzione di VD sotto forma di una relazione
lineare che descrive una retta sul piano VD âˆ’ ID, con coeï¬ƒciente angolare e termine
noto dipendenti soltanto da VAA e da R. Tale retta, deï¬nita â€œretta di caricoâ€,
interseca lâ€™asse delle ordinate in VAA/R e quello delle ascisse in VAA, e indica la
relazione tra ID e VD imposta dal circuito esterno al diodo.
+
âˆ’
V
R
D
VAA
DI
Se la caratteristica I âˆ’V del diodo ` e data in forma graï¬ca, possiamo trovare il punto
di lavoro del diodo tracciando sulla stessa la retta di caric o e andando a individuare
lâ€™intersezione tra le due curve, che corrisponde a soddisfa re contemporaneamente i
legami tra ID e VD imposti dal diodo e dal circuito esterno:
Se variamo il valore di VAA la retta di carico si sposta parallelamente a se stessa,
mentre modiï¬cando il valore di R essa ruota intorno allâ€™intersezione con lâ€™asse delle

=== Chunk 67 ===
Se variamo il valore di VAA la retta di carico si sposta parallelamente a se stessa,
mentre modiï¬cando il valore di R essa ruota intorno allâ€™intersezione con lâ€™asse delle
ascisse. Si noti che il concetto di retta di carico ` e del tutt o generale e pu` o quindi essere
impiegato ogni volta che si abbia un bipolo non lineare inser ito in una rete lineare:
in tal caso la caratteristica data in forma graï¬ca sar` a quel la del bipolo non lineare,
mentre R e VAA corrisponderanno, rispettivamente, alla resistenza equi valente di
Thevenin e al generatore equivalente di Thevenin visti dal b ipolo stesso.
14

=== Chunk 68 ===
V AA
V AA
V
ID
D
R
bipolo non
lineare
th
Vth
R
2.3 Circuiti equivalenti del diodo per grandi segnali
Esistono varË† Ä± tipi di circuiti equivalenti utilizzati per lâ€™analisi dei circuiti a diodi. Un
circuito abbastanza completo ` e quello sotto rappresentat o, nel quale il diodo in pola-
rizzazione diretta viene sostituito con un generatore di te nsione di valore VÎ³ in serie
con una resistenza Rf , mentre in polarizzazione inversa lo si considera semplice men-
te un circuito aperto. Questo modello corrisponde ad appros simare la caratteristica
I âˆ’ V del diodo con una spezzata, formata da una semiretta orizzon tale coincidente
con lâ€™asse delle ascisse per tensioni negative e per tension i positive ï¬no a VÎ³, e da
una semiretta con pendenza 1 /Rf per tensioni superiori a VÎ³.
per > per <
DI
V Î³ VD
V Î³
R f
VD V Î³ VD V Î³
Un circuito equivalente pi` u semplice si ottiene dal primo c he abbiamo visto assumendo

=== Chunk 69 ===
una semiretta con pendenza 1 /Rf per tensioni superiori a VÎ³.
per > per <
DI
V Î³ VD
V Î³
R f
VD V Î³ VD V Î³
Un circuito equivalente pi` u semplice si ottiene dal primo c he abbiamo visto assumendo
Rf = 0. In tal caso la caratteristica risulta approssimata dall a stessa semiretta gi` a
vista per il caso precedente per tensioni inferiori a VÎ³, seguita poi da una semiretta
15

=== Chunk 70 ===
verticale. Si considera quindi il diodo un circuito aperto q uando la tensione ai suoi
capi ` e inferiore a VÎ³ e un generatore di tensione pari a VÎ³ non appena la tensione ai
suoi capi raggiunge VÎ³ (che non pu` o essere superata nellâ€™ambito di questo modello ).
DI
V Î³ VD
Un circuito equivalente ancor pi` u semplice si ottiene assu mendo VÎ³ trascurabile:
in tal caso il diodo viene trattato come un interruttore, che risulta aperto per tensioni
applicate tra anodo e catodo negative e chiuse per tensione n ulla e corrente che ï¬‚uisce
nel verso della polarizzazione diretta.
VD
DI
2.4 Metodi di analisi dei circuiti
Lâ€™analisi dei circuiti a diodi si svolge partendo da unâ€™ipot esi di lavoro per lo stato
di conduzione o meno dei varË† Ä± diodi, ricavata in genere per i spezione. Si risolve
poi il circuito sostituendo ai diodi le reti equivalenti con sistenti con il modello di
diodo adottato e con lo stato assunto per ciascuno di essi. Un a volta ricavate le

=== Chunk 71 ===
poi il circuito sostituendo ai diodi le reti equivalenti con sistenti con il modello di
diodo adottato e con lo stato assunto per ciascuno di essi. Un a volta ricavate le
tensioni e le correnti nel circuito, si va a veriï¬care, per ci ascun diodo, se queste sono
consistenti con lo stato ipotizzato, vale a dire se la tensio ne che si presenta ai capi dei
diodi considerati interdetti ` e eï¬€ettivamente inferiore a VÎ³ (o semplicemente negativa
se si considera VÎ³ trascurabile) e se la corrente nei diodi considerati in cond uzione
scorre eï¬€ettivamente nel verso della polarizzazione diret ta. Se queste veriï¬che hanno
successo, data lâ€™unicit` a della soluzione per una rete elet trica in cui siano presenti
componenti con caratteristiche I âˆ’ V monotone, la procedura seguita ` e corretta e le
grandezze trovate sono corrette. Se, invece, anche per un so lo diodo, le condizioni
non risultano soddisfatte, si deve ripartire da capo, consi derando una conï¬gurazione

=== Chunk 72 ===
grandezze trovate sono corrette. Se, invece, anche per un so lo diodo, le condizioni
non risultano soddisfatte, si deve ripartire da capo, consi derando una conï¬gurazione
diversa per lo stato dei diodi. `E chiaro che in un circuito con un numero abbastanza
signiï¬cativo di diodi la scelta delle conï¬gurazioni da cons iderare deve essere guidata
da unâ€™ispezione attenta della rete, altrimenti il numero di tentativi necessarË† Ä± per
arrivare alla soluzione corretta potrebbe essere troppo el evato.
16

=== Chunk 73 ===
2.5 Circuito rettiï¬catore
Una delle applicazioni pi` u semplici dei diodi consiste nel la realizzazione di circuiti
rettiï¬catori, in grado cio` e di ricavare un segnale a valor m edio diverso da zero (quindi
un segnale con componente continua non nulla) a partire da un segnale alternativo
(e quindi a valor medio nullo). La versione pi` u elementare d i un circuito rettiï¬catore
` e rappresentata nella ï¬gura sottostante.
t
,
vU
vS
vU vS
vS
R L
Uv
Se VS ` e una tensione alternata, il diodo condurr` a soltanto nell e semionde positive
(consideriamo VÎ³ trascurabile), quindi la tensione di uscita sar` a costitui ta dalle sole
semionde positive, come rappresentato in ï¬gura. Se si vuole ottenere qualcosa di
pi` u vicino a una tensione continua, ` e necessario inserire un condensatore in parallelo
alla resistenza, realizzando un rettiï¬catore con ï¬ltro cap acitivo. Il diodo smette di
condurre quando la tensione VS scende al di sotto della tensione a cui ` e carico il con-

=== Chunk 74 ===
alla resistenza, realizzando un rettiï¬catore con ï¬ltro cap acitivo. Il diodo smette di
condurre quando la tensione VS scende al di sotto della tensione a cui ` e carico il con-
densatore. Da questo momento la tensione sul parallelo RC decade esponenzialmente
ï¬nchÂ´ e non viene nuovamente superata da quella di ingresso e il diodo ritorna a con-
durre (lâ€™esatto istante in cui termina la conduzione andreb be calcolato confrontando
la derivata della tensione in ingresso e di quella relativa a l transitorio sul condensato-
re: la conduzione ï¬nir` a quando la prima diventa maggiore in modulo della seconda).
Tale decadimento esponenziale, se la costante di tempo RC ` e molto maggiore del
periodo della tensione di ingresso, pu` o essere approssima to da un andamento lineare,
come nel graï¬co sotto riportato.
t
,
vU
vS
vU vS
vS
R L C
Uv
La tensione di uscita ` e quindi simile a una continua, ma con u na ï¬‚uttuazione (deno-

=== Chunk 75 ===
come nel graï¬co sotto riportato.
t
,
vU
vS
vU vS
vS
R L C
Uv
La tensione di uscita ` e quindi simile a una continua, ma con u na ï¬‚uttuazione (deno-
minata â€œrippleâ€) la cui ampiezza ` e tanto pi` u piccola quant o pi` u grande ` e la costante
di tempo RC rispetto al periodo di VS.
Ritornando al rettiï¬catore senza ï¬ltro capacitivo, vediam o che cosa succede nel
caso che VÎ³ non sia trascurabile in confronto alla tensione di ingresso . In tal caso il
diodo conduce soltanto nellâ€™intervallo nel quale VS risulta maggiore di VÎ³, per cui in
uscita ogni semiperiodo inizia con un ritardo Ï†i e termina con un anticipo Ï†i (come
indicato nella ï¬gura). La diï¬€erenza di fase Ï†i pu` o essere valutata semplicemente:
vu = RL
vs âˆ’ VÎ³
RL
= VM senÏ‰t âˆ’ VÎ³,
quindi
VMsenÏ†i âˆ’ VÎ³ = 0
17

=== Chunk 76 ===
e perci` o Ï†i = arcsen VÎ³/VM.
t
,
Ï†i
VÎ³vU
vS
vU vS
vS
R L
Uv
In genere i rettiï¬catori vengono utilizzati per ottenere, a partire dalla tensione alter-
nata a 230 V, 50 Hz della rete di distribuzione, una tensione c ontinua da impiegare
per lâ€™alimentazione di apparecchiature elettroniche. A qu esto scopo ` e di solito neces-
sario abbassare la tensione e creare una separazione dalla r ete stessa: tale risultato
si ottiene con un trasformatore, come rappresentato in ï¬gur a. Il ï¬‚usso magnetico
presente nel nucleo di un trasformatore ` e pressochÂ´ e costa nte e di valore in genere pic-
colo rispetto al rapporto tra la forza magnetomotrice dovut a alla normale corrente di
funzionamento in ciascun avvolgimento e la riluttanza del c ircuito magnetico (questo
perchÂ´ e al crescere della corrente nel primario cresce anch e quella nel secondario, che
ha un eï¬€etto opposto in termini di ï¬‚usso). Prenderemo in cons iderazione soltanto

=== Chunk 77 ===
perchÂ´ e al crescere della corrente nel primario cresce anch e quella nel secondario, che
ha un eï¬€etto opposto in termini di ï¬‚usso). Prenderemo in cons iderazione soltanto
i trasformatori ideali, per i quali il ï¬‚usso magnetico total e pu` o essere considerato
trascurabile, per cui
N1I1 + N2I2 = 0 â†’ âˆ’I2
I1
= N1
N2
.
Si pu` o anche semplicemente dimostrare che
V2
V1
= N2
N1
.
V1 V2
I2I1
I pallini indicano il verso relativo degli avvolgimenti, ne l senso che se la corrente ` e
entrante su tutti i terminali contrassegnati con pallini, i ï¬‚ussi prodotti saranno tutti
concordi. `E quindi evidente che, nel normale funzionamento del trasfo rmatore, se
la corrente entra nel pallino del primario, sul secondario l a corrente dovr` a uscire dal
terminale contrassegnato con il pallino, dovendo essere il ï¬‚usso totale nullo. Inoltre, se
la tensione viene applicata al primario con polarit` a posit iva sul terminale con pallino,

=== Chunk 78 ===
terminale contrassegnato con il pallino, dovendo essere il ï¬‚usso totale nullo. Inoltre, se
la tensione viene applicata al primario con polarit` a posit iva sul terminale con pallino,
per ottenere il verso della corrente sul secondario prima in dicato si dovr` a avere una
tensione sul secondario con polarit` a positiva in corrispo ndenza del terminale con
pallino.
2.6 Raddrizzatori a doppia semionda
Allo scopo di diminuire il ripple in uscita risulta convenie nte â€œraddrizzareâ€ piuttosto
che â€œrettiï¬careâ€ una tensione alternata, vale a dire, oltre a selezionare le semionde
18

=== Chunk 79 ===
t
Forma d'onda raddrizzata
vS
v
positive, rendere positive anche quelle negative, come ind icato nella ï¬gura sottostan-
te.
Tale risultato pu` o essere ottenuto utilizzando un trasfor matore con due secondari
e rettiï¬cando le tensioni di uscita, prelevate in opposizio ne di fase tra loro. Con
riferimento allo schema sotto riportato, durante la semion da positiva della tensione
di ingresso conduce il diodo superiore, dando luogo a una sem ionda positiva in uscita,
mentre durante quella negativa conduce il diodo inferiore, dando comunque luogo a
una semionda positiva in uscita.
LR UVC
AV
BV
1V
Con una soluzione di questo tipo, a parit` a di costante di tem po RC, si ottiene
un ripple ridotto, perchÂ´ e il periodo della tensione pulsan te ottenuta risulta dimezza-
to. Vediamo qual ` e il valore di tensione inversa che i diodi i mpiegati devono essere
in grado di sopportare. Consideriamo per esempio il caso di s emionda positiva in

=== Chunk 80 ===
to. Vediamo qual ` e il valore di tensione inversa che i diodi i mpiegati devono essere
in grado di sopportare. Consideriamo per esempio il caso di s emionda positiva in
ingresso: il condensatore si pu` o considerare sempre caric o al valore massimo VM del-
la tensione sul secondario, quindi ai capi del diodo inferio re ( D2) sar` a presente una
tensione VD2 = VB âˆ’ VM. PoichÂ´ e la tensione VB raggiunge il valore minimo âˆ’VM , la
massima tensione inversa sul diodo D2 sar` a, in modulo, di 2 VM . Lo stesso ragiona-
mento si pu` o ripetere per il diodo superiore, ottenendo lo s tesso valore di massima
tensione inversa. Andranno quindi scelti dei diodi caratte rizzati da una tensione di
breakdown abbastanza pi` u grande di 2 VM (di solito si impiegano diodi con tensione
di breakdown almeno doppia rispetto a 2 VM).
`E possibile ottenere un raddrizzamento di una tensione alte rnata anche senza
ricorrere a un trasformatore con doppio secondario, utiliz zando quattro diodi connessi

=== Chunk 81 ===
`E possibile ottenere un raddrizzamento di una tensione alte rnata anche senza
ricorrere a un trasformatore con doppio secondario, utiliz zando quattro diodi connessi
nella conï¬gurazione indicata in ï¬gura, denominata â€œponte d i Graetzâ€.
LR UVC
2D
3D 4D
1D
1V
2V
Per lâ€™analisi del funzionamento supponiamo, per semplicit ` a, che non ci sia il conden-
satore di ï¬ltro, il quale introdurr` a lo stesso eï¬€etto di liv ellamento della tensione di
19

=== Chunk 82 ===
uscita gi` a visto in precedenza. Facciamo lâ€™ipotesi, in bas e a unâ€™ispezione della rete,
che durante la semionda positiva della V2 conducano i diodi D2 e D3 e siano inter-
detti D1 e D4. Procediamo allâ€™analisi del circuito supponendo di sostit uire dei corto
circuiti ai diodi in conduzione e dei circuiti aperti a quell i interdetti. Veriï¬chiamo
il verso delle correnti nei diodi supposti in conduzione e qu ello delle tensioni ai capi
dei diodi supposti interdetti: la corrente scorre attraver so il diodo D2 e da questo
raggiunge la resistenza di carico, ritornando poi al trasfo rmatore tramite D3. Quindi
il verso della corrente su D2 e D3 ` e coerente con le ipotesi fatte. La tensione ai capi
di D1 e D4, misurata tra anodo e catodo, risulta pari alla tensione di u scita del tra-
sformatore cambiata di segno, ed ` e quindi negativa, confer mando lâ€™interdizione. Un
ragionamento del tutto analogo porta a concludere che duran te la semionda negativa

=== Chunk 83 ===
sformatore cambiata di segno, ed ` e quindi negativa, confer mando lâ€™interdizione. Un
ragionamento del tutto analogo porta a concludere che duran te la semionda negativa
condurranno i diodi D1 e D4, mentre saranno interdetti D2 e D3.
Se si tiene in considerazione anche lâ€™eï¬€etto del condensato re, lâ€™unica variante
consiste nel fatto che, per esempio nella semionda positiva , i diodi D2 e D3 con-
durranno soltanto nei brevi intervalli necessari a ricondu rre la tensione ai capi del
condensatore al valore di picco VM della V2 e i diodi D1 e D4 saranno sottoposti a
una polarizzazione inversa pari alla tensione sul condensa tore e pari quindi a VM .
Concludiamo quindi che in un raddrizzatore a ponte di Graetz si possono utilizzare
diodi di costo inferiore rispetto al caso visto prima del rad drizzatore con trasforma-
tore a doppio secondario, dato che questi devono sopportare una tensione massima
inversa pari solo a VM invece di 2 VM.
2.7 Circuiti tagliatori e ï¬ssatori

=== Chunk 84 ===
tore a doppio secondario, dato che questi devono sopportare una tensione massima
inversa pari solo a VM invece di 2 VM.
2.7 Circuiti tagliatori e ï¬ssatori
I circuiti tagliatori sono utilizzati per selezionare part i di una forma dâ€™onda che stanno
al di sopra o al di sotto di un livello di riferimento. In quest o senso anche il circuito
rettiï¬catore potrebbe considerarsi un tagliatore che sele ziona la parte del segnale di
ingresso superiore a zero. Lo schema pi` u semplice di un circ uito tagliatore ` e quello
sotto riportato:
V R
R
V U
V I
Per lâ€™analisi del circuito consideriamo il modello di diodo pi` u semplice, quello con
VÎ³ = 0 e Rf = 0: se la tensione di ingresso vI ` e minore di VR, il diodo risulta
interdetto e la tensione di uscita vU ` e pari a vI. Quando invece la tensione di ingresso
supera VR, il diodo conduce e la tensione di uscita risulta pari a VR. Possiamo
tracciare un graï¬co, detto caratteristica di trasferiment o, della vU in funzione della

=== Chunk 85 ===
supera VR, il diodo conduce e la tensione di uscita risulta pari a VR. Possiamo
tracciare un graï¬co, detto caratteristica di trasferiment o, della vU in funzione della
vI: per vI < V R si tratta semplicemente di una semiretta con coeï¬ƒciente ang olare
unitario; poi, per vI â‰¥ VR, diventa una semiretta orizzontale.
Se VÎ³ non fosse trascurabile, la tensione di uscita sarebbe pari a VR+VÎ³ per vI > V R+
VÎ³ e pari a vI per gli altri valori di vI: il graï¬co della caratteristica di trasferimento
rimarrebbe quindi inalterato, eccetto che per la sostituzi one di VR con VR + VÎ³.
20

=== Chunk 86 ===
v
vU
IVR
D 2D 1
R
VR2V R1V I
V U
`E anche possibile realizzare un doppio tagliatore, nel qual e sono presenti due
generatori di tensione VR1 e VR2, connessi tramite i diodi D1 e D2, come indicato
nella ï¬gura sottostante.
Per evitare il passaggio di una corrente di corto circuito ne lla maglia formata da
VR1, D 1, D 2, V R2, deve risultare VR2 > V R1. Nellâ€™ipotesi di VÎ³ trascurabile, se la
tensione di ingresso ` e inferiore a VR1, il diodo D1 conduce, D2 ` e interdetto e la
tensione di uscita risulta pari a VR1; per VR1 â‰¤ vI â‰¤ VR2 ambedue i diodi sono
interdetti e la tensione vU ` e pari a quella dâ€™ingresso; per vI > V R2 il diodo D1 ` e
interdetto, D2 conduce e la tensione di uscita ` e pari a VR2. La caratteristica di
trasferimento pu` o quindi essere rappresentata come una sp ezzata costituita da due
semirette orizzontali connesse da un segmento con pendenza unitaria:v
vU
IVR1 VR2
21

=== Chunk 87 ===
2.8 Logica a diodi
`E possibile, utilizzando diodi, resistori e generatori di t ensione, realizzare alcune
semplici funzioni logiche. Esamineremo due esempi di porte logiche e discuteremo
i problemi che la logica a diodi presenta. Nellâ€™analisi che s egue sar` a utilizzato il
modello di diodo per grandi segnali pi` u semplice, quello co n VÎ³ = 0 e Rf = 0, che
corrisponde a un interruttore ideale. Associamo il valore l ogico 1 a una tensione di
5 V e il valore logico 0 a una tensione di 0 V.
In tale contesto il circuito sotto riportato svolge la funzi one di una porta logica
AND: lâ€™uscita ` e a livello logico 1 solo se entrambe gli ingre ssi lo sono. `E infatti
suï¬ƒciente che soltanto VA o soltanto VB siano a tensione 0 perchÂ´ e il corrispondente
diodo conduca e anche lâ€™uscita vada a 0.
V UV A
V B
V CC
`E anche possibile realizzare la funzione OR, il cui circuito , sotto rappresentato, risulta
ancor pi` u semplice, richiedendo soltanto due diodi e un res istore. `E suï¬ƒciente che

=== Chunk 88 ===
V UV A
V B
V CC
`E anche possibile realizzare la funzione OR, il cui circuito , sotto rappresentato, risulta
ancor pi` u semplice, richiedendo soltanto due diodi e un res istore. `E suï¬ƒciente che
uno degli ingressi si trovi alla tensione di 5 V perchÂ´ e anche lâ€™uscita venga portata alla
stessa tensione, in conseguenza dellâ€™entrata in conduzion e del diodo corrispondente.
Se anche lâ€™altro ingresso viene portato a 5 V, il diodo relati vo condurr` a anchâ€™esso;
altrimenti risulter` a interdetto.
V UV A
V B
R
Questo approccio alla implementazione delle porte logiche presenta per` o dei problemi
nel caso in cui si vogliano realizzare dei circuiti pi` u comp lessi. Consideriamo lâ€™esempio
di due porte OR in cascata, come rappresentato nella ï¬gura se guente.
Supponiamo di porre VB1 = 5 V e VA1 = 0 V. Lâ€™uscita del primo OR sar` a alta (a
5 V) e tale sar` a anche quella del secondo OR. In ingresso a VB1 si dovr` a quindi fornire

=== Chunk 89 ===
Supponiamo di porre VB1 = 5 V e VA1 = 0 V. Lâ€™uscita del primo OR sar` a alta (a
5 V) e tale sar` a anche quella del secondo OR. In ingresso a VB1 si dovr` a quindi fornire
sia la corrente che scorre in R1 sia quella che scorre in R2. Se si aggiungono ulteriori
porte in cascata, la corrente richiesta diverr` a ben presto estremamente elevata e porr` a
serË† Ä± problemi pratici. Un altro inconveniente ` e rapprese ntato dal fatto che in realt` a
i diodi non sono interruttori ideali e che quindi hanno VÎ³ â‰ƒ 0.7 V (se si tratta di
diodi realizzati su silicio). Quindi, se VB1 = 5 V, avremo VB2 = 4 .3 V e VU = 3 .6 V.
22

=== Chunk 90 ===
V A1
V B1
V U
R
R
V A2
2
1
Si assister` a quindi a un progressivo degrado dei livelli lo gici, che rende impossibile
la realizzazione di circuiti con un numero signiï¬cativo di p orte in cascata. `E questa
la ragione principale per cui le porte logiche a soli diodi so no utilizzate solo per
applicazioni estremamente semplici, mentre in tutti gli al tri casi si ricorre a circuiti
pi` u complessi, utilizzanti componenti in grado di fornire un guadagno di potenza.
Un ulteriore, molto grave inconveniente della logica a diod i consiste nel fatto
che con essa non ` e possibile realizzare una delle funzioni l ogiche fondamentali, quella
della porta NOT, che ` e invece indispensabile per lâ€™impleme ntazione di una generica
rete combinatoria.
2.9 Regolatore di tensione con diodo Zener
Abbiamo precedentemente discusso lâ€™utilizzo dei diodi per la rettiï¬cazione e il rad-
drizzamento di tensioni alternate, utilizzati in circuiti aventi lo scopo di ottenere una

=== Chunk 91 ===
Abbiamo precedentemente discusso lâ€™utilizzo dei diodi per la rettiï¬cazione e il rad-
drizzamento di tensioni alternate, utilizzati in circuiti aventi lo scopo di ottenere una
tensione continua utile per lâ€™alimentazione di circuiti el ettronici. Un problema che
si presenta nella realizzazione di circuiti alimentatori, cio` e in grado di trasformare la
tensione alternata di rete in una tensione continua da utili zzare come sorgente di ali-
mentazione, ` e rappresentato dalle variazioni che la tensi one di uscita subisce al variare
della corrente assorbita dal carico e come conseguenza dell e inevitabili ï¬‚uttuazioni
della tensione di rete. Per porre rimedio a questi inconveni enti, si introducono circui-
ti di regolazione, la cui funzione ` e quella di mantenere cos tante la tensione dâ€™uscita.
Il pi` u semplice circuito di regolazione che si possa concep ire ` e rappresentato da un
resistore e un diodo Zener, come mostrato nella ï¬gura sottos tante, collocati in uscita
al circuito.
230 V

=== Chunk 92 ===
Il pi` u semplice circuito di regolazione che si possa concep ire ` e rappresentato da un
resistore e un diodo Zener, come mostrato nella ï¬gura sottos tante, collocati in uscita
al circuito.
230 V
50 Hz
C UV
R
DZAV 1
Per lâ€™analisi di questa rete supponiamo, in prima approssim azione, che le variazioni
della tensione VA ai capi del condensatore di livellamento siano trascurabil i rispetto
alla diï¬€erenza tra VA e VZ, la tensione di breakdown del diodo DZ1. Supponiamo
inoltre che VZ sia minore di VA: il diodo DZ1 funzioner` a quindi in breakdown e la
tensione ai suoi capi, fornita poi al carico, sar` a proprio VZ. Nellâ€™ipotesi fatta di tra-
scurabilit` a delle variazioni della VA, il resistore R sar` a attraversato da una corrente
23

=== Chunk 93 ===
costante I = ( VA âˆ’ VZ)/R. Il massimo assorbimento da parte del carico per cui que-
sto circuito continua a funzionare nel modo desiderato (val e a dire con VU = VZ) ` e
pari a I: per correnti sul carico al di sopra di I la tensione sul diodo Zener cade al di
sotto di VZ, il diodo si interdice e non svolge pi` u alcuna funzione. Se i nvece il carico
assorbe una corrente nulla, tutta la I va nel diodo Zener, il quale deve essere quindi
in grado di dissipare una potenza VZI. Risulta dunque chiaro che un circuito regola-
tore di questo tipo pu` o essere utilizzato soltanto per cari chi di potenza limitata, che
assorbano, al pi` u, qualche centinaio di milliampere, altr imenti si dovrebbe accettare,
nel funzionamento a vuoto, una eccessiva dissipazione di po tenza sul diodo Zener. Se
prendiamo in considerazione anche il fatto che la VA non ` e costante, ma variabile in
funzione della tensione di rete e dellâ€™assorbimento del car ico, lâ€™analisi del circuito non

=== Chunk 94 ===
prendiamo in considerazione anche il fatto che la VA non ` e costante, ma variabile in
funzione della tensione di rete e dellâ€™assorbimento del car ico, lâ€™analisi del circuito non
varia di molto: la corrente che attraversa il resistore R non sar` a esattamente costante,
ma il limite per la corrente massima fornibile al carico senz a che il diodo Zener esca
dalla zona di breakdown sar` a comunque rappresentato da ( VA min âˆ’VZ)/R (dove con
VA min si ` e indicato il valore minimo che VA pu` o raggiungere). Inoltre la dissipazione
massima sul diodo sar` a data da ( VA max âˆ’VZ)VZ/R (dove VA max ` e il massimo valore
di tensione raggiungibile da VA. Fino a questo punto abbiamo assunto la caratteri-
stica I âˆ’V del diodo Zener esattamente verticale in corrispondenza de lla tensione di
breakdown; per caratteristiche reali, nelle quali la resis tenza diï¬€erenziale nella regio-
ne di breakdown ` e non nulla, il comportamento del circuito r egolatore ` e leggermente

=== Chunk 95 ===
breakdown; per caratteristiche reali, nelle quali la resis tenza diï¬€erenziale nella regio-
ne di breakdown ` e non nulla, il comportamento del circuito r egolatore ` e leggermente
diverso e la tensione di uscita dipende, anche se di poco, dal lâ€™assorbimento di corrente
del carico.
3. Analisi dei circuiti a diodi per piccoli segnali
3.1 Modello del diodo per piccoli segnali
Fino a questo punto abbiamo preso in considerazione il compo rtamento del diodo
per â€œgrandi segnaliâ€, per i quali tale comportamento risult a fortemente e palesemen-
te non lineare. Abbiamo tuttavia introdotto ugualmente dei modelli linearizzati, che
consentono unâ€™analisi sempliï¬cata, sotto opportune condi zioni, dei circuiti a diodi.
Se, per esempio, si ` e interessati a conoscere la corrente ch e scorre in un diodo in po-
larizzazione diretta alimentato da un generatore di tensio ne tramite una resistenza,
lâ€™errore che si commette sostituendo al diodo un corto circu ito ` e trascurabile, purchÂ´ e

=== Chunk 96 ===
larizzazione diretta alimentato da un generatore di tensio ne tramite una resistenza,
lâ€™errore che si commette sostituendo al diodo un corto circu ito ` e trascurabile, purchÂ´ e
la tensione di uscita del generatore sia molto pi` u grande di VÎ³. Tuttavia, se vogliamo
conoscere con buona precisione la variazione di tensione ai capi del diodo in conse-
guenza di una variazione della tensione del generatore util izzato per lâ€™alimentazione,
lâ€™errore percentuale che commettiamo sar` a notevolissimo , anche utilizzando il model-
lo pi` u completo visto ï¬nora, quello con il generatore VÎ³ e la resistenza Rf . Risulta
quindi necessario disporre di modelli pi` u precisi del diod o e se, in particolare, si vuole
valutare in maniera accurata la risposta a piccoli segnali c he costituiscono variazioni
intorno al punto di riposo, ` e possibile ricorrere a modelli linearizzati che consentono
comunque valutazioni estremamente aï¬ƒdabili. Si parla in qu esto caso di â€œmodelli
per piccoli segnaliâ€.

=== Chunk 97 ===
intorno al punto di riposo, ` e possibile ricorrere a modelli linearizzati che consentono
comunque valutazioni estremamente aï¬ƒdabili. Si parla in qu esto caso di â€œmodelli
per piccoli segnaliâ€.
Il modello linearizzato per piccoli segnali che considerer emo ` e valido quando la
componente variabile nel tempo delle grandezze applicate a i capi del diodo ` e molto
piccola rispetto al valor medio a essa sovrapposto e risulta comunque abbastanza
piccola da rendere valida la procedura di linearizzazione u tilizzata.
Introduciamo innanzitutto la notazione che useremo poi est esamente nel seguito:
si indicano con lettera minuscola e pedice minuscolo le comp onenti variabili nel tempo
24

=== Chunk 98 ===
delle grandezze (per esempio vi), si utilizza invece una lettera maiuscola con pedice
maiuscolo per le grandezze medie (per esempio VI) e, inï¬ne, la grandezza totale
viene indicata tramite una lettera minuscola con pedice mai uscolo ( vI = VI + vi). Si
impiega invece la lettera maiuscola con pedice minuscolo ( Vi) per rappresentare le
grandezze espresse come fasori nel dominio trasformato del la frequenza f o in quello
della frequenza generalizzata s.
Esaminiamo ora il concetto di linearizzazione in generale. Se applichiamo una
tensione v a un bipolo non lineare, questo sar` a attraversato da una cor rente i che ` e
una funzione di v:
i = f(v).
Supponiamo di operare intorno a una tensione di riposo VQ e di essere interessati alle
variazioni intorno a tale punto di riposo. In questo caso pos siamo sviluppare in serie
di Taylor la funzione f(v) intorno al punto VQ:
i(VQ + Î´v) = i(VQ) + di
dv
â
â
â
â
v=VQ
Î´v + 1
2
d2i
dv2
â
â
â
â
v=VQ
Î´v2 + Â· Â· Â·+ 1
n!
dni
dvn
â
â
â
â
v=VQ
Î´vn.

=== Chunk 99 ===
di Taylor la funzione f(v) intorno al punto VQ:
i(VQ + Î´v) = i(VQ) + di
dv
â
â
â
â
v=VQ
Î´v + 1
2
d2i
dv2
â
â
â
â
v=VQ
Î´v2 + Â· Â· Â·+ 1
n!
dni
dvn
â
â
â
â
v=VQ
Î´vn.
Se Î´v ` e abbastanza piccolo e se la funzione f(v) ` e suï¬ƒcientemente â€œwell behavedâ€, i
termini in cui compaiono potenze di Î´v superiori alla prima possono essere trascurati
e abbiamo quindi
i(VQ + Î´v) â‰ƒ i(VQ) + di
dv
â
â
â
â
v=VQ
Î´v.
Tutto ci` o equivale ad aver eï¬€ettuato una linearizzazione d el problema, dato che la
dipendenza di i da v ` e ora espressa, per valori piccoli di Î´v, tramite una relazione
lineare. Possiamo anche riscrivere la relazione linearizz ata nella forma
i(VQ + Î´v) â‰ƒ i(VQ) + Î´v
dv
di
â
â
v=VQ
= i(VQ) + Î´v
rd|v=VQ
,
dove ` e stata introdotta rd (resistenza diï¬€erenziale del diodo), che corrisponde alla
derivata della tensione ai capi del diodo rispetto alla corr ente che lo attraversa, va-
lutata nel punto di lavoro VQ. Se la caratteristica del diodo ` e disponibile in forma

=== Chunk 100 ===
derivata della tensione ai capi del diodo rispetto alla corr ente che lo attraversa, va-
lutata nel punto di lavoro VQ. Se la caratteristica del diodo ` e disponibile in forma
graï¬ca, dobbiamo innanzitutto individuare il punto di lavo ro tramite lâ€™intersezione
con la retta di carico, dopodichÂ´ e la resistenza diï¬€erenzia le pu` o essere ricavata come
reciproco del coeï¬ƒciente angolare della retta tangente all a caratteristica in tale pun-
to. Se la caratteristica ` e invece fornita in forma analitic a, possiamo usare un metodo
iterativo per la determinazione del punto di lavoro, o una de lle approssimazioni gi` a
viste, dopodichÂ´ e la resistenza diï¬€erenziale pu` o essere r icavata dalla derivata della
relazione I âˆ’ V :
i =IS
(
ev/(Î·VT ) âˆ’ 1
)
gd = di
dv
â
â
â
â
v=VQ
= 1
Î·VT
ISev/(Î·VT ) â‰ƒ 1
Î·VT
i|v=VQ = 1
Î·VT
IQ
rd =1/gd = Î·VT
IQ
.
Quindi la resistenza diï¬€erenziale ` e inversamente proporz ionale alla corrente di riposo.

=== Chunk 101 ===
(
ev/(Î·VT ) âˆ’ 1
)
gd = di
dv
â
â
â
â
v=VQ
= 1
Î·VT
ISev/(Î·VT ) â‰ƒ 1
Î·VT
i|v=VQ = 1
Î·VT
IQ
rd =1/gd = Î·VT
IQ
.
Quindi la resistenza diï¬€erenziale ` e inversamente proporz ionale alla corrente di riposo.
Sottolineiamo che esiste una diï¬€erenza sostanziale rispet to al modello linearizzato per
25

=== Chunk 102 ===
grandi segnali: in quel caso avevamo considerato un unico va lore di resistenza costante
al variare del punto di riposo, che costituiva una grossolan a rappresentazione della
realt` a, dato che rd ` e, come abbiamo appena dimostrato, fortemente dipendente dal
punto di lavoro scelto.
Svolgiamo una semplice valutazione dellâ€™ampiezza del segn ale dipendente dal
tempo per cui lâ€™approssimazione consistente nel modello li nearizzato del diodo risulta
ragionevolmente applicabile. La derivata seconda della co rrente nel diodo rispetto
alla tensione ai suoi capi risulta
d2i
dv2 = 1
(Î·VT )2 i(v),
e, pi` u in generale, la derivata n-esima risulta
dni
dvn = 1
(Î·VT )n i(v).
Se confrontiamo il termine di ordine 1 dello sviluppo in seri e di Taylor con quello
di ordine 2, notiamo che se Î´v ` e minore di Î·VT /10, il termine di ordine 2 ` e minore
di un ventesimo di quello di ordine 1. Pertanto un termine di p aragone ragionevole

=== Chunk 103 ===
di ordine 2, notiamo che se Î´v ` e minore di Î·VT /10, il termine di ordine 2 ` e minore
di un ventesimo di quello di ordine 1. Pertanto un termine di p aragone ragionevole
per decidere se il modello linearizzato ` e applicabile pu` o consistere proprio in VT /10:
considerando che il fattore di idealit` a Î· ` e compreso tra 1 e 2, se Î´v ` e minore di VT /10
i termini dello sviluppo in serie di ordine superiore al prim o sono decisamente piccoli,
anche se, a rigore, non del tutto trascurabili. Se poi Î´v â‰ª VT /10 possiamo essere del
tutto certi della bont` a dellâ€™approssimazione lineare. Si noti che non ` e necessario che le
componenti variabili nel tempo delle tensioni presenti nel circuito siano minori VT /10:
` e suï¬ƒciente che la variazione nel tempo da esse causata Î´v della tensione ai capi del
diodo sia minore di VT /10. Spesso si applica la procedura di linearizzazione purch Â´ e
risulti Î´v < V T /5, dato che la soluzione del problema non lineare ` e realisti camente

=== Chunk 104 ===
diodo sia minore di VT /10. Spesso si applica la procedura di linearizzazione purch Â´ e
risulti Î´v < V T /5, dato che la soluzione del problema non lineare ` e realisti camente
aï¬€rontabile solo con metodi numerici.
3.2 Esempio di applicazione del modello per piccoli segnali
Prendiamo in considerazione il circuito sotto rappresenta to, costituito da due gene-
ratori di tensione, di cui uno ( VAA) costante e uno ( vs(t)) variabile nel tempo, un
resistore R e un diodo D. Supponiamo che lâ€™andamento nel tempo della tensione di
vs(t) sia sinusoidale:
vs(t) = VM sin(Ï‰t).
AAV
vS
R
vU
26

=== Chunk 105 ===
Per prima cosa si deve determinare il punto di lavoro, tramit e uno dei metodi
precedentemente visti, ricavando in tal modo VQ, I Q e, conseguentemente, rd. Per
determinare il punto di riposo si utilizza il cosiddetto â€œci rcuito in continuaâ€, che
contiene soltanto il generatore VAA, il resistore R e il diodo D.
AAV
QV
QI
R
Una volta determinati i parametri sopra citati si passa allo studio del cosiddetto
â€œcircuito dinamicoâ€ o â€œcircuito in alternataâ€ nel quale com paiono il generatore vs(t) e
la resistenza R, e il diodo ` e rappresentato per mezzo della sua resistenza d iï¬€erenziale
rd.
di
uvdr
sv
R
Il valore della componente alternativa in uscita pu` o ora es sere calcolato:
vu(t) = vs(t) rd
R + rd
= V â€²
M sin(Ï‰t),
dove V â€²
M = VM rd/(R + rd). La tensione totale presente sullâ€™uscita pu` o inï¬ne esser e
ottenuta sommando la componente continua e quella variabil e nel tempo:
vU = VU + vu = VQ + V â€²
M sin Ï‰t.
3.3 Interruttore a diodo

=== Chunk 106 ===
ottenuta sommando la componente continua e quella variabil e nel tempo:
vU = VU + vu = VQ + V â€²
M sin Ï‰t.
3.3 Interruttore a diodo
Sfruttando le propriet` a dei diodi che abbiamo esaminato ` e possibile ottenere un in-
terruttore comandato per un segnale variabile nel tempo. Si veriï¬ca spesso la ne-
cessit` a di controllare il passaggio di un segnale dipenden te dal tempo: tale controllo
potrebbe essere ottenuto tramite un normale interruttore, ma in alcune situazio-
ni lâ€™azionamento deve avvenire da una posizione lontana dal lâ€™eï¬€ettivo percorso del
segnale. Si potrebbe deviare il percorso del segnale utiliz zando dei cavi, ma ci` o por-
terebbe facilmente a introdurre dei disturbi che degradere bbero la qualit` a del segnale
27

=== Chunk 107 ===
stesso. `E peraltro possibile, utilizzando un diodo, controllare il passaggio del segna-
le in questione tramite una tensione continua, che pu` o esse re trasportata anche a
distanze signiï¬cative senza creare problemi. Un esempio di un circuito in grado di
svolgere questa funzione ` e riportato di seguito.
sv
AAV AAV
uv
1S
C 1 R 1
R 2 R 3
C 2
Nel circuito compaiono anche due condensatori, C1 e C2, che considereremo di valore
tendente allâ€™inï¬nito, e quindi assimilabili a corto circui ti per le componenti variabili
nel tempo e a circuiti aperti per le componenti continue. Qua ndo il deviatore S1 ` e
nella posizione bassa, il diodo risulta polarizzato dirett amente e consente quindi il
passaggio della corrente, presentando inoltre una resiste nza diï¬€erenziale abbastan-
za bassa, che costituisce un corto circuito per il segnale al ternativo, il quale viene
pertanto trasferito in uscita. Quando, invece, il deviator e S1 ` e nella posizione al-

=== Chunk 108 ===
za bassa, che costituisce un corto circuito per il segnale al ternativo, il quale viene
pertanto trasferito in uscita. Quando, invece, il deviator e S1 ` e nella posizione al-
ta, il diodo risulta polarizzato inversamente e si comporta sostanzialmente come un
circuito aperto, impedendo il passaggio del segnale vs(t) verso lâ€™uscita.
Svolgiamo ora unâ€™analisi quantitativa approssimata. Iniz iamo dal caso in cui il
deviatore sia nella posizione in basso: il diodo risulta pol arizzato direttamente, con
una corrente IQ che pu` o essere valutata rapidamente da
IQ = VAA âˆ’ VÎ³
R1 + R2
.
Possiamo poi ricavare rd da
rd = Î·VT
IQ
.
A questo punto possiamo tracciare il circuito dinamico, che risulter` a:
R 1
R 3 uv
sv
dr
R 2
28

=== Chunk 109 ===
Da tale circuito valutiamo la componente dinamica in uscita :
vu(t) = R2/ /R3
rd + ( R2/ /R3)vs(t).
Quindi, se rd â‰ª R2/ /R3, la tensione di uscita ` e praticamente coincidente con quel la di
ingresso. `E importante notare che la corrente scorre nel diodo sempre n el verso della
polarizzazione diretta, anche quando vs(t) risulta negativa, perchÂ´ e la corrente totale
nel diodo ` e il risultato della somma della componente conti nua IQ e di quella dovuta a
vs(t). PerchÂ´ e il diodo rimanga sempre in conduzione, la compone nte dinamica della
corrente che attraversa il diodo deve essere quindi in ogni m omento minore della
corrente di riposo. Requisiti ancor pi` u stringenti devono essere soddisfatti perchÂ´ e
sia valido il trattamento linearizzato del circuito dinami co: il modulo della corrente
dovuta a vs(t) dovr` a essere molto minore di IQ in qualsiasi istante, altrimenti lâ€™ipotesi
di rd costante non sarebbe pi` u valida. In questo caso particolar e il comportamento

=== Chunk 110 ===
dovuta a vs(t) dovr` a essere molto minore di IQ in qualsiasi istante, altrimenti lâ€™ipotesi
di rd costante non sarebbe pi` u valida. In questo caso particolar e il comportamento
del diodo rimarr` a pi` u o meno lineare ï¬nchÂ´ e la componente v ariabile nel tempo della
tensione ai suoi capi avr` a ampiezza minore di VT (26 mV a temperatura ambiente)
o, comunque, dello stesso ordine di grandezza.
Nel caso in cui il deviatore si trovi nella posizione pi` u in a lto, il diodo ` e polarizzato
inversamente e il circuito dinamico risulta il seguente.
R 1
R 3 uv
sv
R 2
Lâ€™uscita ` e pertanto nulla, dato che non esiste un percorso p er il segnale tra la porta
di ingresso e quella di uscita.
29

=== Chunk 111 ===
4. Il transistore BJT
4.1 Generatore di corrente controllato in corrente
Una funzione essenziale nella maggior parte dei circuiti el ettronici ` e rappresentata
dal generatore controllato. Un generatore controllato ` e u n dispositivo a due porte,
quindi con quattro terminali, che si riducono tuttavia nell a maggior parte dei casi
a tre, perchÂ´ e due sono in comune tra ingresso e uscita. Prend iamo inizialmente in
considerazione il generatore di corrente controllato in co rrente, perchÂ´ e questo pu` o
essere approssimato tramite il transistore bipolare a giun zione (Bipolar Junction
Transistor, BJT). In forma ideale tale generatore pu` o esse re rappresentato con lo
schema che segue.
v s
v 1
A i 1
v 2
i 1RS
RL
i 2
La quantit` aA che rappresenta il rapporto tra la corrente di uscita e quell a di ingresso
viene deï¬nita â€œguadagno di correnteâ€. Notiamo che lâ€™impede nza di ingresso ` e stata
scelta volutamente nulla in modo che la corrente di ingresso sia massima. Notiamo

=== Chunk 112 ===
viene deï¬nita â€œguadagno di correnteâ€. Notiamo che lâ€™impede nza di ingresso ` e stata
scelta volutamente nulla in modo che la corrente di ingresso sia massima. Notiamo
anche che il dispositivo ` e unidirezionale, cio` e che le gra ndezze elettriche eventualmen-
te applicate allâ€™uscita non inï¬‚uenzano in alcun modo quelle in ingresso. Possiamo
facilmente calcolare il rapporto tra la tensione vs e quella v2 di uscita:
i1 = vs
RS
v2 = âˆ’Ai1RL = âˆ’ARL
RS
vs.
Se ARL/RS ` e maggiore dellâ€™unit` a|v2| > |vs| e si ha quindi unâ€™ampliï¬cazione di tensio-
ne. Se inoltre A > 1, come di solito accade in pratica, si ha anche unâ€™ampliï¬caz ione di
corrente. Se il prodotto del guadagno di tensione per quello di corrente, A2RL/RS ` e
maggiore dellâ€™unit` a si ha unâ€™ampliï¬cazione di potenza: si gniï¬ca quindi che ` e possibile
controllare con un piccolo segnale un segnale di potenza mag giore. Proprio questo
eï¬€etto rappresenta la caratteristica peculiare dei cosidd etti â€œcomponenti attiviâ€, dei

=== Chunk 113 ===
controllare con un piccolo segnale un segnale di potenza mag giore. Proprio questo
eï¬€etto rappresenta la caratteristica peculiare dei cosidd etti â€œcomponenti attiviâ€, dei
quali il BJT sar` a il primo esempio che esamineremo. `E importante sottolineare ï¬no
da ora che la potenza in pi` u che si presenta allâ€™uscita rispe tto a quella in ingresso
proviene dalla sorgente di alimentazione, che ` e sempre nec essaria per il funzionamen-
to dei dispositivi attivi. Lâ€™ampliï¬cazione di potenza ` e di fondamentale importanza
non solo nel trattamento dei segnali analogici, ma anche in c ampo digitale, perchÂ´ e,
insieme con la propriet` a di unidirezionalit` a, consente l a realizzazione di interruttori
comandati che controllano correnti pi` u grandi di quella di comando e quindi di reti
che non danno luogo a degrado dei livelli logici.
Una descrizione molto utile del comportamento di un generat ore comandato
si ottiene tramite la rappresentazione graï¬ca delle caratt eristiche di ingresso e di

=== Chunk 114 ===
Una descrizione molto utile del comportamento di un generat ore comandato
si ottiene tramite la rappresentazione graï¬ca delle caratt eristiche di ingresso e di
uscita, sotto la forma di famiglie di curve. Le caratteristi che di ingresso vengono
tracciate sul piano v1-i1 e rappresentano il legame tra tali grandezze in funzione di
una delle grandezze di uscita. Nel caso particolarmente sem plice considerato non ha
30

=== Chunk 115 ===
signiï¬cato tracciare le caratteristiche di ingresso, dato che v1 ` e sempre nulla. Per
quanto riguarda invece le caratteristiche di uscita, quest e vengono rappresentate sul
piano v2-i2, in funzione di una delle due grandezze di ingresso, in quest o caso la i1 (per
un numero discreto di valori della i1). Per il generatore di corrente ideale controllato
in corrente, le caratteristiche di uscita sono molto sempli ci: in corrispondenza di ogni
valore della i1 si ha una retta parallela allâ€™asse delle ascisse e da esso dis tante Ai1,
visto che la corrente di uscita ` e proporzionale a i1 e indipendente dal valore di v2.
2i
11i A
12i A
13i A
14i A
15i A 15i
14i
13i
12i
11i
v2
Se prendiamo in considerazione un circuito come quello di se guito rappresentato, in
cui sullâ€™uscita ` e collegato un generatore di tensione VAA tramite un resistore R2,
possiamo indicare la relazione tra v2 e i2 imposta dalla rete esterna per mezzo di una

=== Chunk 116 ===
cui sullâ€™uscita ` e collegato un generatore di tensione VAA tramite un resistore R2,
possiamo indicare la relazione tra v2 e i2 imposta dalla rete esterna per mezzo di una
retta di carico, che pu` o essere riportata sul piano delle ca ratteristiche. La presenza
del generatore VAA pu` o sembrare a questo stadio artiï¬ciosa, dato che comporta sem-
plicemente lâ€™aggiunta di un valor medio alla tensione di usc ita. Vedremo pi` u avanti
come, nel caso di un dispositivo reale, questa sia invece ind ispensabile per fornire
lâ€™energia necessaria al suo funzionamento.
v 1
A i 1
v 2
i 1 i 2 RL
VAA
Cerchiamo ora di determinare lâ€™andamento della tensione di uscita in funzione della
corrente i1. Al variare di i1 il punto di lavoro si sposta lungo la retta di carico:
rappresentiamo la corrente i1 in funzione del tempo a lato della caratteristica di
uscita e, per ogni valore di i1, andiamo a individuare la corrispondente caratteristica

=== Chunk 117 ===
rappresentiamo la corrente i1 in funzione del tempo a lato della caratteristica di
uscita e, per ogni valore di i1, andiamo a individuare la corrispondente caratteristica
I2â€“V2 e la relativa intersezione con la retta di carico. In questo m odo otteniamo il
valore allâ€™istante corrispondente della v2 e lo possiamo riportare in un graï¬co posto
sotto alle caratteristiche di uscita. Notiamo che la forma d â€™onda dâ€™uscita ` e una replica
ampliï¬cata, invertita di fase e traslata di quella di ingres so.
31

=== Chunk 118 ===
,( )
2 1
3 4 5
1
2
3
4
5
2i
15i
14i
13i
12i
11i
AAV
AAV
RL
14i
13i
12i
v2
v2
QIQV
t
t
4.2 Il principio di funzionamento del BJT
Il transistore bipolare a giunzione consiste di due giunzio ni pn poste una di seguito
allâ€™altra e orientate in senso inverso: si tratta quindi di t re regioni consecutive, una
p, una n e una p nel caso di un dispositivo pnp e una n, una p e una n nel caso dei
dispositivi npn. La caratteristica fondamentale che distingue il transist ore da due
giunzioni pn in serie â€œback-to-backâ€ ` e rappresentata dallo spessore es tremamente
ridotto della zona centrale (non rappresentato correttame nte in scala nel disegno
sottostante), che, come vedremo, d` a luogo allâ€™interazion e tra le due giunzioni, alla
base dellâ€™â€œeï¬€etto transistorâ€.
p n p n p n ++
Lâ€™elettrodo centrale viene deï¬nito base, mentre gli altri d ue sono denominati emetti-
tore e collettore. Il drogaggio delle due regioni esterne no n ` e uguale: in un transistore

=== Chunk 119 ===
p n p n p n ++
Lâ€™elettrodo centrale viene deï¬nito base, mentre gli altri d ue sono denominati emetti-
tore e collettore. Il drogaggio delle due regioni esterne no n ` e uguale: in un transistore
la zona di emettitore ` e signiï¬camente pi` u drogata di quell e di base e di collettore; si
indica infatti con p+ nei transistori pnp e con n+ nei transistori npn. Nella trattazio-
ne del modello ï¬sico del transistore tutte le correnti vengo no di solito scelte con verso
entrante. I transistori vengono indicati negli schemi circ uitali con i simboli sottoin-
dicati, che diï¬€eriscono, tra pnp e npn, solo per il verso della freccia dellâ€™emettitore.
pnp npn
Dal punto di vista costruttivo i BJT non vengono realizzati c onnettendo insieme pezzi
separati di silicio con diverso drogaggio, anche perchÂ´ e in tal modo sarebbe ben diï¬ƒcile
riuscire a ottenere gli spessori di base estremamente ridot ti che sono richiesti per il

=== Chunk 120 ===
separati di silicio con diverso drogaggio, anche perchÂ´ e in tal modo sarebbe ben diï¬ƒcile
riuscire a ottenere gli spessori di base estremamente ridot ti che sono richiesti per il
corretto funzionamento. Un processo tecnologico standard per la fabbricazione dei
32

=== Chunk 121 ===
transistori ` e quello planare, illustrato di seguito e basa to sulla successiva realizzazione
di strati con diverso drogaggio. Lâ€™esempio preso in conside razione ` e quello di un
transistore npn.
C EB
p
p n
p
substrato  p
+ n +
+
Si parte da un substrato di silicio monocristallino di tipo p sul quale viene ottenuto
uno strato n che rappresenta il collettore. Si realizza poi uno strato es tremamente
sottile di tipo p, che costituisce la base e inï¬ne viene ottenuta una regione n+ che
rappresenta lâ€™emettitore. Lateralmente vengono realizza te delle regioni p+ che hanno
funzione di isolamento dai transistori adiacenti. La deï¬ni zione laterale delle varie
regioni viene ottenuta tramite tecniche litograï¬che. Con o pportune procedure si
ottengono anche dei contatti elettrici che raggiungono le t re regioni del transistore e
rappresentano la connessione con il resto del circuito.
Passiamo ora a intraprendere uno studio pi` u dettagliato de l funzionamento del

=== Chunk 122 ===
rappresentano la connessione con il resto del circuito.
Passiamo ora a intraprendere uno studio pi` u dettagliato de l funzionamento del
BJT. Nella nostra trattazione supporremo che, eccetto che n elle zone di svuotamen-
to, la concentrazione di portatori nelle tre regioni sia suï¬ƒ ciente per poter conside-
rare nulla la caduta di tensione attraverso ciascuna delle r egioni stesse: le correnti
che attraversano il transistore sono dunque tutte correnti di diï¬€usione. Conside-
riamo la modalit` a di funzionamento pi` u tipica, cio` e quel la nella quale la giunzione
base-emettitore viene polarizzata direttamente, mentre q uella base-collettore risulta
polarizzata inversamente. In conseguenza della polarizza zione diretta tra base ed
emettitore, una corrente di lacune viene iniettata dallâ€™em ettitore nella base, mentre
una corrente di elettroni passa dalla base allâ€™emettitore. Dato che, come gi` a sottoli-

=== Chunk 123 ===
emettitore, una corrente di lacune viene iniettata dallâ€™em ettitore nella base, mentre
una corrente di elettroni passa dalla base allâ€™emettitore. Dato che, come gi` a sottoli-
neato, lâ€™emettitore ` e molto pi` u drogato della base, la cor rente di lacune iniettata in
base sar` a molto pi` u grande di quella di elettroni iniettat a dalla base nellâ€™emettitore,
che pu` o essere trascurata. Se la regione di base fosse lunga , la corrente di lacune
iniettata dallâ€™emettitore, darebbe luogo a una concentraz ione in eccesso di lacune,
che decaderebbe esponenzialmente con la distanza dalla zon a di svuotamento, in
conseguenza della progressiva ricombinazione con gli elet troni. Essendo per` o la base
corta rispetto alla lunghezza di ricombinazione per le lacu ne (la distanza media sulla
quale una lacuna si ricombina), solo poche lacune riescono a ricombinarsi, mentre la
maggior parte raggiunge la zona di svuotamento tra base e col lettore, dove le lacu-

=== Chunk 124 ===
quale una lacuna si ricombina), solo poche lacune riescono a ricombinarsi, mentre la
maggior parte raggiunge la zona di svuotamento tra base e col lettore, dove le lacu-
ne vengono trascinate verso il collettore dal campo elettri co favorevole. Una grossa
parte della corrente di lacune iniettata nella base dallâ€™em ettitore raggiunge quindi il
collettore, mentre solo una piccola frazione d` a luogo a ric ombinazione in base.
La corrente di base ` e quindi sostanzialmente costituita da l ï¬‚usso di elettroni che
danno luogo alla ricombinazione delle lacune. Essendo la fr azione di lacune iniettate
dallâ€™emettitore che si ricombina in base molto piccola, la c orrente di base ` e molto pi` u
piccola di quelle di emettitore e di collettore e a esse propo rzionale. Una variazione
percentuale della corrente di base si ripercuote dunque in m odo proporzionale sulla
corrente di collettore, dando luogo a un comportamento corr ispondente a quello di

=== Chunk 125 ===
percentuale della corrente di base si ripercuote dunque in m odo proporzionale sulla
corrente di collettore, dando luogo a un comportamento corr ispondente a quello di
un generatore di corrente controllato in corrente.
33

=== Chunk 126 ===
B
p
h
e e
h
n p
corr. di lacune iniettate
corr. di ricombinazione
corrente inversa (trascurabile)corrente di elettettroni
iniettata (trascurabile)
E C
+
Le correnti allâ€™interno di un transistore pnp possono dunque essere elencate nel
modo seguente:
- corrente di lacune iniettata dallâ€™emettitore nella base
- corrente di elettroni iniettata dalla base nellâ€™emettito re (trascurabile)
- corrente di elettroni in base, corrispondente alla ricomb inazione di una frazione
costante delle lacune.
- corrente inversa attraverso la giunzione base-collettor e (trascurabile)
- corrente di lacune inviata nel collettore, corrispondent e alla frazione della cor-
rente proveniente dallâ€™emettitore che non si ricombina in b ase.
4.3 Le equazioni di Ebers-Moll
`E possibile deï¬nire un modello matematico che descrive il co mportamento per
grandi segnali del transistore BJT, includendo tutte le com ponenti di corrente sopra
menzionate. Tale modello, deï¬nito modello di Ebers-Moll da i nomi di coloro che lo

=== Chunk 127 ===
grandi segnali del transistore BJT, includendo tutte le com ponenti di corrente sopra
menzionate. Tale modello, deï¬nito modello di Ebers-Moll da i nomi di coloro che lo
proposero, ` e necessariamente non lineare e rappresenta il transistore come costituito
da due giunzioni pn contrapposte con lâ€™aggiunta di generatori di corrente coma ndati,
che descrivono la porzione della corrente di emettitore tra sferita al collettore oppure
quella della corrente di collettore trasferita allâ€™emetti tore, nel caso che il transistore
venga fatto funzionare con la giunzione base-emettitore in polarizzazione inversa e
quella base-collettore in polarizzazione diretta.
Î± R ICD
IE IC
IB
Î± F
ICDIED
IED
Dallo schema sopra rappresentato, valido per un transistor e pnp, otteniamo le cosid-
dette equazioni di Ebers-Moll:
ï£±
ï£´
ï£´
ï£²
ï£´
ï£´
ï£³
IE =IED âˆ’ Î±RICD = IES
(
e
VEB
VT âˆ’ 1
)
âˆ’ Î±RICS
(
e
VCB
VT âˆ’ 1
)
IC =ICD âˆ’ Î±F IED = âˆ’Î±F IES
(
e
VEB
VT âˆ’ 1
)
+ ICS
(
e
VCB
VT âˆ’ 1
) ,
34

=== Chunk 128 ===
dove Î±F rappresenta la frazione della corrente di emettitore che ra ggiunge il collettore,
mentre Î±R rappresenta la frazione della corrente di collettore (in ca so di polarizza-
zione diretta della giunzione base-collettore) che viene t rasferita allâ€™emettitore. Sia
Î±R sia Î±F risultano minori dellâ€™unit` a (rappresentando una frazion e di una quantit` a
totale) e sono legati tra loro dalle cosiddette condizioni d i reciprocit` a per il transi-
store:
Î±F IES = Î±RICS .
Per i transistori normalmente realizzati, nei quali la regi one di emettitore ` e molto
pi` u drogata delle altre due regioni, si ha 0 .98 â‰¤ Î±F â‰¤ 0.998 e 0 .4 â‰¤ Î±R â‰¤ 0.8. Le
correnti IES e ICS sono dellâ€™ordine di 10 âˆ’15 A nei transistori al silicio. La corrente
IB pu` o essere immediatamente ricavata dalle equazioni di Ebe rs-Moll applicando la
legge di Kirchhoï¬€ ai nodi:
IB = âˆ’(IE + IC).
Nel caso di un transistore npn il circuito equivalente di Ebers-Moll deve essere

=== Chunk 129 ===
legge di Kirchhoï¬€ ai nodi:
IB = âˆ’(IE + IC).
Nel caso di un transistore npn il circuito equivalente di Ebers-Moll deve essere
modiï¬cato, in modo da tenere in considerazione il diverso se gno delle tensioni e delle
correnti:
Î± R ICD
IE IC
IB
Î± F
ICDIED
IED
Le equazioni di Ebers-Moll per un transistore npn diventano:
ï£±
ï£´
ï£´
ï£²
ï£´
ï£´
ï£³
IE = âˆ’ IES
(
e
âˆ’VEB
VT âˆ’ 1
)
+ Î±RICS
(
e
âˆ’VCB
VT âˆ’ 1
)
IC =Î±F IES
(
e
âˆ’VEB
VT âˆ’ 1
)
âˆ’ ICS
(
e
âˆ’VCB
VT âˆ’ 1
) .
Sulla base del modello di Ebers-Moll possiamo deï¬nire le qua ttro zone di fun-
zionamento possibili per il transistore:
a) Zona attiva diretta, con la giunzione base-emettitore po larizzata direttamente e
quella collettore-base polarizzata inversamente. Questa ` e la condizione di fun-
zionamento pi` u utilizzata e quella in cui si hanno buone pre stazioni dal punto
di vista dellâ€™ampliï¬cazione.
b) Zona attiva inversa, con la giunzione base-emettitore po larizzata inversamente

=== Chunk 130 ===
zionamento pi` u utilizzata e quella in cui si hanno buone pre stazioni dal punto
di vista dellâ€™ampliï¬cazione.
b) Zona attiva inversa, con la giunzione base-emettitore po larizzata inversamente
e quella collettore-base polarizzata direttamente. Dato c he il transistore non ` e
simmetrico, le prestazioni sono in questo caso molto degrad ate rispetto a quelle
in zona attiva diretta e pertanto i transistori non vengono q uasi mai utilizzati in
zona attiva inversa.
c) Zona di interdizione, con ambedue le giunzioni polarizza te inversamente. In
questo caso le correnti che attraversano il transistore son o estremamente piccole
e quindi lo stesso pu` o considerarsi come un circuito aperto . Questo modo di
35

=== Chunk 131 ===
funzionamento pu` o essere utilizzato in applicazioni di ti po digitale per emulare
un interruttore aperto.
d) Zona di saturazione, con ambedue le giunzioni polarizzat e direttamente. In
questo caso la caduta di tensione tra collettore ed emettito re ` e molto piccola
(pochi decimi di volt) e il comportamento del transistore as somiglia a quello
di un corto circuito. Questo modo di funzionamento pu` o esse re impiegato in
circuiti digitali per emulare un interruttore chiuso.
4.4 Caratteristiche a emettitore comune
Ci occuperemo ora della determinazione delle caratteristi che I âˆ’ V del transistore
npn quando questo sia connesso nella conï¬gurazione a emettitor e comune, vale a dire
con lâ€™emettitore a comune tra ingresso e uscita, la base sull a porta di ingresso e il
collettore su quella di uscita. In tale conï¬gurazione le gra ndezze di ingresso sono la
VBE e la IB, mentre quelle di uscita sono la VCE e la IC.
+
+
âˆ’ âˆ’
VCE
VBE
I
I
B
C

=== Chunk 132 ===
collettore su quella di uscita. In tale conï¬gurazione le gra ndezze di ingresso sono la
VBE e la IB, mentre quelle di uscita sono la VCE e la IC.
+
+
âˆ’ âˆ’
VCE
VBE
I
I
B
C
Le caratteristiche di uscita a emettitore comune descriver anno quindi la relazione tra
IC e VCE in funzione di IB e saranno costituite da una famiglia di curve sul piano
VCE âˆ’ IC, ciascuna per un diverso valore della corrente IB.
In zona di funzionamento attiva diretta, osservando le equa zioni di Ebers-Moll
notiamo che la corrente di emettitore IE ` e sostanzialmente pari a âˆ’IES exp(VBE /VT ),
data la condizione di polarizzazione diretta della giunzio ne BE, che rende trascura-
bile lâ€™unit` a rispetto allâ€™esponenziale, e di polarizzazi one inversa della giunzione BC,
che rende trascurabile il termine contenente il contributo della ICS . La corrente di
collettore IC ` e invece sostanzialmente corrispondente al termine dovut o allâ€™iniezione

=== Chunk 133 ===
che rende trascurabile il termine contenente il contributo della ICS . La corrente di
collettore IC ` e invece sostanzialmente corrispondente al termine dovut o allâ€™iniezione
di elettroni dallâ€™emettitore in base, Î±F IES exp(VBE /VT ), quindi possiamo anche scri-
vere che IC = âˆ’Î±F IE.
Lâ€™espressione della corrente di base risulta quindi, dallâ€™ applicazione del principio
di Kirchhoï¬€ ai nodi,
IB = âˆ’(IE + IC) = âˆ’(1 âˆ’ Î±F )IE.
Sostituendo nella precedente equazione a IE la sua espressione in funzione di IC
otteniamo
IB = (1 âˆ’ Î±F ) IC
Î±F
,
quindi
IC = Î±F
1 âˆ’ Î±F
IB = Î²F IB,
36

=== Chunk 134 ===
dove Î²F ` e deï¬nito come
Î²F = Î±F
1 âˆ’ Î±F
ed ` e di solito indicato dai costruttori come hFE (si noti che il pedice F E ` e maiuscolo
e quindi questo paramentro non deve essere confuso con hfe che sar` a introdotto pi` u
avanti e avr` a tuttâ€™altro signiï¬cato).
Proviamo a costruire il graï¬co delle caratteristiche di usc ita, nellâ€™ipotesi di Î²F
costante. In realt` a Î²F ha una certa dipendenza da IC, per cui le caratteristiche non
sono equispaziate.
Corrente I C (mA)
Tensione (V)VCE
I B AÂµ= 5
AÂµI B = 10
AÂµI B = 15
AÂµI B = 20
AÂµI B = 25
AÂµI B = 30
AÂµI B = 35
AÂµI B = 40
0 2 4 6 8 10 12 14
12
14
2
0
4
6
10
8
16
`E importante ricordare che, poichÂ´ e VCE = VCB + VBE , se VBE viene mantenuta
al valore VÎ³ dal circuito di polarizzazione di base, quando VCE scende al di sotto
di VÎ³, la giunzione CB comincia a essere polarizzata direttamente, per cui usciam o
dalla zona attiva diretta propriamente detta. Al descresce re di VCE al di sotto di

=== Chunk 135 ===
di VÎ³, la giunzione CB comincia a essere polarizzata direttamente, per cui usciam o
dalla zona attiva diretta propriamente detta. Al descresce re di VCE al di sotto di
VÎ³ inizialmente non viene osservata una signiï¬cativa variazi one di comportamento
della corrente di collettore (poichÂ´ e la giunzione CB, pur essendo gi` a polarizzata
direttamente, non conduce ancora in modo signiï¬cativo), ma quando VCE risulta
minore di 0 .3 - 0 .4 V, la conduzione della giunzione BC fa s` Ä± che il relativo termine
nellâ€™equazione di Ebers-Moll non sia pi` u trascurabile (si amo quindi decisamente in
zona di saturazione) e la corrente di collettore scende al di sotto del valore âˆ’Î±F IE.
Per valori ancor minori di VCE , quando si raggiunge il cosiddetto valore VCEsat (di
solito assunto pari a 0.2 V, ma in realt` a dipendente dal tipo di transistore e variabile
tra 0.1 e 0.25 V), le diverse caratteristiche collassano lâ€™u na sullâ€™altra e si perde quindi

=== Chunk 136 ===
solito assunto pari a 0.2 V, ma in realt` a dipendente dal tipo di transistore e variabile
tra 0.1 e 0.25 V), le diverse caratteristiche collassano lâ€™u na sullâ€™altra e si perde quindi
il controllo della corrente di collettore da parte di quella di base. In saturazione il
transistore si comporta dunque come lâ€™equivalente di un int erruttore chiuso connesso
tra emettitore e collettore, visto il piccolissimo valore d i tensione ( VCEsat ) che
sussiste tra questi due elettrodi.
Nelle caratteristiche di un transistore BJT reale, come que lle riportate di seguito,
notiamo subito unâ€™importante diï¬€erenza rispetto a quanto v isto ï¬nora: la corrente
di collettore in zona attiva diretta non rimane costante al c rescere della VCE , ma
subisce un incremento, che ` e la conseguenza del cosiddetto eï¬€etto Early. Da un
punto di vista graï¬co tale incremento risulta visibile nell a forma di unâ€™inclinazione
verso lâ€™altro delle caratteristiche, per tutta la zona atti va diretta.

=== Chunk 137 ===
punto di vista graï¬co tale incremento risulta visibile nell a forma di unâ€™inclinazione
verso lâ€™altro delle caratteristiche, per tutta la zona atti va diretta.
Tale eï¬€etto ` e il risultato dellâ€™allargamento della region e di svuotamento della
giunzione base-collettore quando VCE (e conseguentemente la polarizzazione inversa
di tale giunzione, VCB ) viene aumentata. A causa di tale allargamento il tratto del la
base allâ€™interno del quale pu` o eï¬€ettivamente avvenire la r icombinazione dei portatori
37

=== Chunk 138 ===
Corrente I C (mA)
Tensione (V)VCE
AÂµI B = 40 AÂµI B = 35
AÂµI B = 30
AÂµI B = 25
AÂµI B = 20
AÂµI B = 15
AÂµI B = 10
I B AÂµ= 5
0 2 4 6 8 10 12 14
12
14
2
0
4
6
10
8
16
iniettati dallâ€™emettitore (lunghezza eï¬ƒcace di base) risu lta ridotto. Pertanto una
percentuale pi` u piccola di portatori (elettroni in un tran sistore npn) si ricombina in
base e una pi` u grande riesce a raggiungere il collettore e a f ormare una IC che ` e
pertanto maggiore.
Dunque, per valori di VCB (e quindi di VCE ) pi` u elevati la corrente di collettore
aumenta a parit` a di corrente di base e quindi ciascuna delle curve corrispondenti alle
caratteristiche di uscita risulta inclinata verso lâ€™alto.
Se tracciamo le caratteristiche di uscita in modo inconsuet o, scegliendo come pa-
rametro la tensione VBE invece della IB, osserviamo che anchâ€™esse mostrano lâ€™eï¬€etto
Early e che prolungando verso sinistra con delle semirette i l tratto rettilineo del-

=== Chunk 139 ===
rametro la tensione VBE invece della IB, osserviamo che anchâ€™esse mostrano lâ€™eï¬€etto
Early e che prolungando verso sinistra con delle semirette i l tratto rettilineo del-
le caratteristiche si ottiene unâ€™unica intersezione comun e con lâ€™asse delle ascisse, in
corrispondenza della cosiddetta â€œtensione di Earlyâ€ ( VA), in genere compresa tra
âˆ’50 e âˆ’100 V. In realt` a, se come eï¬€ettivamente avviene, lâ€™eï¬€etto d ella tensione
collettore-emettitore sulle caratteristiche di ingresso (di cui parleremo di seguito) ` e
estremamente piccolo, câ€™` e una relazione pressochÂ´ e indip endente da VCE tra VBE e
IB, per cui anche i prolungamenti delle caratteristiche di usc ita a IB costante (che
in questo caso non sono altro che una particolare scelta dell e caratteristiche a VBE
costante) si intersecano nello stesso punto.
VBE VBE1
VBE VBE2
I C (mA)
(V)VCE
VA
VBE VBE3
VBE VBE4= 
VBE VBE5= 
0 5 10 15 20
= 
= 
25 30âˆ’5âˆ’10âˆ’15âˆ’20âˆ’25âˆ’30âˆ’35âˆ’40âˆ’45âˆ’50
=

=== Chunk 140 ===
costante) si intersecano nello stesso punto.
VBE VBE1
VBE VBE2
I C (mA)
(V)VCE
VA
VBE VBE3
VBE VBE4= 
VBE VBE5= 
0 5 10 15 20
= 
= 
25 30âˆ’5âˆ’10âˆ’15âˆ’20âˆ’25âˆ’30âˆ’35âˆ’40âˆ’45âˆ’50
= 
Le caratteristiche di ingresso a emettitore comune fornisc ono la relazione tra IB e VBE
in funzione della VCE . Esse rappresentano il comportamento della giunzione base -
emettitore e hanno quindi un andamento esponenziale simile a quello di un diodo;
risentono inoltre dellâ€™eï¬€etto Early. In particolare, se si incrementa VCE , la lunghezza
di base eï¬ƒcace diminuisce, causando una minore ricombinazi one e, di conseguenza,
una diminuzione della corrente di base. Nella ï¬gura seguent e sono rappresentate le
caratteristiche di ingresso a emettitore comune per un tran sistore npn ed ` e possibile
vedere chiaramente il risultato dellâ€™eï¬€etto Early, accent uato per renderlo pi` u evidente.
38

=== Chunk 141 ===
VBE (V)
IB (  A)Âµ VCE = 5 V
VCE = 0 V VCE = 10 V
0 0.2 0.4 0.6 0.8 1 1.2 1.40
2
4
6
8
10
Le caratteristiche di ingresso e di uscita dei transistori pnp sono del tutto analoghe
(con gli opportuni cambiamenti di segno) a quelle degli npn. Tali caratteristiche,
riportate di seguito, si ottengono da quelle presentate per i transistori npn sostituendo
IB con âˆ’IB, VBE con âˆ’VBE , VCE con âˆ’VCE , IE con âˆ’IE e IC con âˆ’IC.
AÂµI B = âˆ’40 AÂµI B = âˆ’35
AÂµI B = âˆ’30
AÂµI B = âˆ’25
AÂµI B = âˆ’20
AÂµI B = âˆ’15
AÂµI B = âˆ’10
I B AÂµ= âˆ’5
0 2 4 6 8 10 12 14
12
14
2
0
4
6
10
8
16 Corrente âˆ’I (mA)
Tensione (V)âˆ’V
C
CE
VCE = âˆ’5 V
VCE = 0 V VCE = âˆ’10 V
0 0.2 0.4 0.6 0.8 1 1.2 1.40
2
4
6
8
10âˆ’I (  A)Âµ
âˆ’V (V)
B
BE
39

=== Chunk 142 ===
5. I transistori a eï¬€etto di campo
5.1 Generatore di corrente controllato in tensione
Nei transistori a eï¬€etto di campo, come suggerisce il nome st esso, il ï¬‚usso di corrente
viene controllato tramite un campo elettrico e, quindi, att raverso il valore della ten-
sione applicata a un opportuno elettrodo di comando. Pertan to, cos` Ä± come nel caso
dei BJT avevamo introdotto una rappresentazione idealizza ta del funzionamento per
mezzo di un generatore di corrente controllato in corrente, per lo studio dei tran-
sistori a eï¬€etto di campo introduciamo il concetto di genera tore ideale di corrente
controllato in tensione, la cui rappresentazione circuita le ` e indicata in ï¬gura.
v 2
i 2
v 1
i 1
g   v1m
La quantit` a gm rappresenta il rapporto tra la corrente di uscita e la tensio ne in
ingresso. Dimensionalmente ` e quindi lâ€™inverso di una resi stenza ed ` e espressa in A/V
o, pi` u comunemente, in mA/V.
Possiamo anche in questo caso rappresentare le caratterist iche di uscita, sul

=== Chunk 143 ===
ingresso. Dimensionalmente ` e quindi lâ€™inverso di una resi stenza ed ` e espressa in A/V
o, pi` u comunemente, in mA/V.
Possiamo anche in questo caso rappresentare le caratterist iche di uscita, sul
piano v2-i2, ottenendo una famiglia di curve in funzione del parametro c ostituito
dalla tensione di ingresso. Tali curve altro non sono che ret te parallele allâ€™asse delle
ascisse, poichÂ´ e la corrente in uscita non dipende dalla ten sione v2, ma soltanto dalla
v1. Per questo tipo di generatore comandato possiamo pensare a una conï¬gurazione
in cui sono presenti un generatore di alimentazione esterno V22 e una resistenza di
carico RL, come quella rappresentata nella ï¬gura sottostante.
v 2
i 2
v 1
i 1
22V
LR
g   v1m
`E possibile tracciare sul piano delle caratteristiche di us cita una retta di carico, la cui
pendenza corrisponde a âˆ’1/RL e che interseca lâ€™asse delle ascisse in corrispondenza
di V22, come indicato sulle caratteristiche di seguito rappresen tate.

=== Chunk 144 ===
pendenza corrisponde a âˆ’1/RL e che interseca lâ€™asse delle ascisse in corrispondenza
di V22, come indicato sulle caratteristiche di seguito rappresen tate.
Al variare della tensione v1 applicata in ingresso, il punto di lavoro si sposter` a quind i
lungo la retta di carico, dando luogo a una variazione della t ensione di uscita v2 che
rappresenta una replica ampliï¬cata e invertita di fase dell a tensione di ingresso. Se
le caratteristiche fossero equispaziate come quelle rappr esentate in ï¬gura, la tensione
di uscita presenterebbe una relazione perfettamente linea re con quella di ingresso;
40

=== Chunk 145 ===
2i
15v
14v
13v
12v
11v
22V
22V
v2
RL
vedremo che in realt` a i dispositivi a eï¬€etto di campo sono ca ratterizzati da una
dipendenza quadratica della corrente di uscita dalla tensi one di ingresso, per cui il
loro comportamento pu` o considerarsi lineare solo per picc oli segnali.
5.2 Il transistore MOS
Lâ€™idea alla base del funzionamento del transistore MOS (Met al-Oxide-Semiconductor)
` e abbastanza semplice: si crea uno strato di cariche mobili in prossimit` a della super-
ï¬cie di un semiconduttore, tramite lâ€™applicazione di un cam po elettrico per mezzo
di un elettrodo di gate metallico, che â€œattiraâ€ le cariche ve rso la superï¬cie stessa.
Una descrizione appropriata del funzionamento del transis tore MOS richiederebbe
concetti avanzati di meccanica quantistica che esulano da q uesta trattazione, quindi
sfrutteremo una descrizione intuitiva, ancorchÂ´ e non rigo rosa. La struttura di un ti-
pico transistore MOS a canale n ` e rappresentata nella ï¬gura seguente: in un blocco

=== Chunk 146 ===
sfrutteremo una descrizione intuitiva, ancorchÂ´ e non rigo rosa. La struttura di un ti-
pico transistore MOS a canale n ` e rappresentata nella ï¬gura seguente: in un blocco
di silicio p vengono realizzate, a una certa distanza tra loro, due diï¬€us ioni di tipo n+
che rappresentano gli elettrodi di source e di drain; sopra l a superï¬cie del silicio viene
ottenuto un sottile strato di ossido di silicio (dellâ€™ordin e della decina di nanometri o,
pi` u recentemente, dei nanometri) che funge da isolante; al di sopra dello strato iso-
lante e tra source e drain viene realizzato uno strato metall ico (o pi` u recentemente di
silicio policristallino fortemente drogato, in modo da ren derlo conduttore) che funge
da gate.
/0/0/0/0/0/0/0/0/0/0
/0/0/0/0/0/0/0/0/0/0
/0/0/0/0/0/0/0/0/0/0
/1/1/1/1/1/1/1/1/1/1
/1/1/1/1/1/1/1/1/1/1
/1/1/1/1/1/1/1/1/1/1
SB G D
n
p
n+ +
Se si applica una tensione positiva al gate rispetto al silic io p sottostante, vengono

=== Chunk 147 ===
/0/0/0/0/0/0/0/0/0/0
/1/1/1/1/1/1/1/1/1/1
/1/1/1/1/1/1/1/1/1/1
/1/1/1/1/1/1/1/1/1/1
SB G D
n
p
n+ +
Se si applica una tensione positiva al gate rispetto al silic io p sottostante, vengono
richiamati elettroni in prossimit` a della superï¬cie, cosi cchÂ´ e si ha, in un sottilissimo
strato subito sotto la superï¬cie stessa, un fenomeno di inve rsione: il silicio diventa
41

=== Chunk 148 ===
localmente di tipo n, dando quindi luogo alla formazione di un canale conduttore che
mette in connessione source e drain. Il transistore MOS ha pe rci` o 4 elettrodi: source,
drain, gate e il quarto, denominato bulk, che corrisponde al silicio di substrato, quello
nel quale si forma il canale. Nei dispositivi MOS non integra ti lâ€™elettrodo di bulk ` e
di solito internamente collegato al source.
Il canale di portatori minoritarË† Ä± comincia a formarsi alla superï¬cie quando la
tensione tra gate e bulk supera un valore di soglia indicato c on VT . PoichÂ´ e nei
dispositivi discreti il bulk ` e di solito collegato con il so urce (come sopra accennato),
la tensione tra gate e bulk corrisponde con la VGS e come tale la indicheremo nel
seguito. `E importante sottolineare che la tensione VT per i MOS non ha nulla a
che fare con la VT che abbiamo considerato nello studio dei BJT (pari a kT/q ): la
coincidenza dei nomi ` e del tutto fortuita. Per valori picco li (inferiori a qualche decimo

=== Chunk 149 ===
che fare con la VT che abbiamo considerato nello studio dei BJT (pari a kT/q ): la
coincidenza dei nomi ` e del tutto fortuita. Per valori picco li (inferiori a qualche decimo
di volt) della VDS, il canale del transistore MOS ha un andamento uniforme tra s ource
e drain, con uno spessore, e conseguentemente una conducibi lit` a, che cresceranno al
crescere della VGS. In questa condizione il MOS pu` o quindi essere utilizzato c ome una
resistenza variabile, controllata tramite la tensione VGS, dando luogo a caratteristiche
lineari sul piano VDS âˆ’ ID.
=2 V
D
VDS
V =5 V
VGS=4 V
V =3 V
VGS
GS
GS
I
Se VDS ` e maggiore di qualche decimo di volt, il comportamento del c anale non ` e
pi` u quello di una resistenza lineare, poichÂ´ e lâ€™ampiezza v erticale dello stesso verr` a a
dipendere dalla posizione considerata tra source e drain, c ome rappresentato nella
ï¬gura seguente.
/0/0/0/0/0/0/0/0/0/1/1/1/1/1/1/1/1/1
p
n+ n+
B S
G
D
VDS
VGS
42

=== Chunk 150 ===
Lâ€™eï¬€ettiva tensione tra gate e substrato dipende dalla posi zione lungo il canale: sar` a
pari a VGS in corrispondenza del source e diminuir` a avvicinandosi al drain. Se VGS âˆ’
VDS < V T esister` a un punto in cui la tensione tra gate e substrato ris ulta pari a VT (la
tensione di soglia per la formazione del canale) e oltre tale punto risulta inferiore a VT ,
quindi il canale scompare o, come si suol dire, viene strozza to. Per VGS âˆ’ VDS = VT
la strozzatura si trova in corrispondenza dellâ€™estremit` a di drain; allâ€™aumentare di VDS
si sposta verso sinistra, ma di una quantit` a piccola relati vamente alla lunghezza del
canale, almeno per i valori di VDS normalmente utilizzati. Quindi si ha un tratto
di canale di lunghezza x1 pari quasi alla distanza tra drain e source, ai capi del
quale, una volta superata la VDS per cui VGS âˆ’VDS < V T , esiste una tensione pari a
VGS âˆ’ VT , sostanzialmente indipendente da ulteriori variazioni di VDS. La corrente

=== Chunk 151 ===
quale, una volta superata la VDS per cui VGS âˆ’VDS < V T , esiste una tensione pari a
VGS âˆ’ VT , sostanzialmente indipendente da ulteriori variazioni di VDS. La corrente
che lo attraversa ` e quindi anchâ€™essa pressochÂ´ e indipende nte da VDS e raggiunge la
diï¬€usione di drain attraverso la zona strozzata. Sul piano d elle caratteristiche di
uscita questo corrisponde ad avere caratteristiche presso chÂ´ e orizzontali al di sopra
del valore di VDS per cui avviene lo strozzamento. Questa zona delle caratter istiche
viene deï¬nita â€œzona di saturazioneâ€; si noti che lâ€™uso del te rmine â€œsaturazioneâ€ in
questo caso non ha nulla a che fare con quello che si ha nel caso del transistore
BJT. La saturazione nel caso del BJT indica una condizione di funzionamento in
cui tutte e due le giunzioni sone polarizzate direttamente e la corrente di base non
ha quasi pi` u alcuna inï¬‚uenza su quella di collettore; nel ca so del transistore MOS

=== Chunk 152 ===
cui tutte e due le giunzioni sone polarizzate direttamente e la corrente di base non
ha quasi pi` u alcuna inï¬‚uenza su quella di collettore; nel ca so del transistore MOS
la saturazione corrisponde alla condizione di funzionamen to attivo che consente di
ottenere unâ€™ampliï¬cazione.
Vediamo ora una rappresentazione graï¬ca di quanto ` e stato ï¬ n qui descritto.
/0/0/0/0/0/0/0/0/0/0/0
/0/0/0/0/0/0/0/0/0/0/0
/0/0/0/0/0/0/0/0/0/0/0
/1/1/1/1/1/1/1/1/1/1/1
/1/1/1/1/1/1/1/1/1/1/1
/1/1/1/1/1/1/1/1/1/1/1
S G D
x1
canale punto di strozzatura
ossido di silicio
n+ n +
Allâ€™aumentare di VDS, la distanza x1 si riduce, anche se di poco, e questo fatto d` a
luogo allâ€™inclinazione delle caratteristiche di uscita (a i capi di un canale di lunghezza
ridotta e quindi di resistenza ridotta ` e presente la stessa tensione V â€², pressochÂ´ e pari
a VGS âˆ’VT . Dato che tale riduzione ` e piuttosto piccola e che la tensio ne V â€² ` e pratica-

=== Chunk 153 ===
ridotta e quindi di resistenza ridotta ` e presente la stessa tensione V â€², pressochÂ´ e pari
a VGS âˆ’VT . Dato che tale riduzione ` e piuttosto piccola e che la tensio ne V â€² ` e pratica-
mente costante, la corrente IDS si pu` o considerare, almeno in prima approssimazione,
indipendente da VDS nella zona di saturazione.
In condizioni di saturazione la corrente ` e data da
ID = k
(W
L
)
(VGS âˆ’ VT )2,
dove k rappresenta un parametro di processo, W ` e la larghezza in direzione perpen-
dicolare al disegno e L ` e la lunghezza del canale, cio` e la distanza tra drain e sour ce.
Il parametro di processo k ha le dimensioni di una corrente divisa per una tensione
al quadrato e pu` o essere espresso come
k = Âµn
Cox
2 ,
43

=== Chunk 154 ===
dove Cox ` e la capacit` a dellâ€™ossido per unit` a di superï¬cie ( Cox = Îµ/Tox), con Îµ pari alla
costante dielettrica dellâ€™ossido e Tox pari allo spessore dellâ€™ossido) e Âµn ` e la mobilit` a
dei portatori interessati alla conduzione tra source e drai n, in questo caso elettroni.
Tale espressione ` e valida non solo per VDS = VGS âˆ’VT , ma anche per valori superiori
di VDS, se facciamo lâ€™ipotesi di corrente in zona di saturazione in dipendente da VDS.
PoichÂ´ e allâ€™entrata in saturazione VDS = VGS âˆ’ VT , possiamo ricavare facilmente
lâ€™espressione della curva che separa sul piano delle caratt eristiche di uscita, la regione
cosiddetta â€œtriodoâ€ (per VDS minore di quella di saturazione) e quella di saturazione:
si tratta di una parabola descritta dallâ€™equazione
ID = k
(W
L
)
V 2
DS.
Le caratteristiche di uscita cos` Ä± ottenute sono rappresen tate nella ï¬gura seguente,
nella quale la parabola appena citata ` e stata tracciata con una linea tratteggiata.
V = 1.5 VGS
V = 1.75 VGS
V = 2 VGS

=== Chunk 155 ===
nella quale la parabola appena citata ` e stata tracciata con una linea tratteggiata.
V = 1.5 VGS
V = 1.75 VGS
V = 2 VGS
V = 2.25 VGS
GSV = 1.25 V
I D  (mA)
0 2 4 6 8 100
20
40
60
80
100
V (V)DS
Se, nellâ€™espressione della corrente in saturazione, vogli amo includere anche lâ€™eï¬€etto
di accorciamento del canale allâ€™aumentare della VDS, che d` a luogo a una leggera
inclinazione verso lâ€™alto delle caratteristiche di uscita , possiamo usare lâ€™espressione di
tipo fenomenologico
ID = k
(W
L
)
(VGS âˆ’ VT )2(1 + Î»VDS),
dove il parametro Î» rappresenta lâ€™inverso di una tensione, che viene di solito c hiamata
tensione di Early, in analogia a quanto accade nei BJT, anche se in questo caso il feno-
meno ï¬sico che porta allâ€™inclinazione delle caratteristic he di uscita ` e completamente
diverso da quello della riduzione della lunghezza eï¬ƒcace di base dei BJT.
Sulla base delle espressioni ï¬nora derivate ` e anche possib ile tracciare la trans-

=== Chunk 156 ===
diverso da quello della riduzione della lunghezza eï¬ƒcace di base dei BJT.
Sulla base delle espressioni ï¬nora derivate ` e anche possib ile tracciare la trans-
caratteristica ingresso-uscita per un transistore MOS: si tratta di una parabola che
inizia per VGS = VT . Di solito si trascura la dipendenza della transcaratteris tica
dalla VDS e si traccia unâ€™unica curva, indipendentemente dal valore d i VDS.
Per i transistori MOS esistono versioni complementari a can ale p, nelle quali
il substrato ` e di tipo n e le diï¬€usioni di source e di drain sono di tipo p+. In
tali transistori il trasporto tra source e drain ` e ottenuto tramite una corrente di
lacune, che vengono indotte alla superï¬cie tramite lâ€™appli cazione di una tensione
negativa tra gate e bulk. Pertanto le caratteristiche di un t ransistore a canale p
sono equivalenti a quelle di un transistore a canale n, purchÂ´ e si scambino i segni
44

=== Chunk 157 ===
V GS (V)
ID (mA)
V T
1 1.2 1.4 1.6 1.8 2 2.2 2.4 2.60.80
20
40
60
80
100
di correnti e tensioni. I MOS a canale p hanno prestazioni inferiori, a parit` a di
altre caratteristiche, rispetto ai corrispondenti transi stori a canale n, in conseguenza
della ridotta mobilit` a delle lacune rispetto a quella degl i elettroni. Si pu` o compensare
peraltro tale ridotta mobilit` a con un aumento della larghe zza di canale W, cosa che si
fa molto frequentemente, dato che la disponibilit` a di tran sistori MOS complementari
` e alla base della tecnologia CMOS, che rappresenta, come ve dremo pi` u avanti, uno
dei motori trainanti dellâ€™attuale industria microelettro nica.
I transistori MOS ï¬nora visti sono di tipo ad arricchimento ( o enhancement),
poichÂ´ e per tensione di gate nulla il canale non esiste e la su a formazione ` e una
conseguenza dellâ€™arricchimento di portatori del tipo oppo rtuno operato tramite
lâ€™applicazione di una tensione di gate. Esistono anche tran sistori di tipo diverso,

=== Chunk 158 ===
conseguenza dellâ€™arricchimento di portatori del tipo oppo rtuno operato tramite
lâ€™applicazione di una tensione di gate. Esistono anche tran sistori di tipo diverso,
nei quali il canale ` e preesistente, ottenuto tramite impia ntazione di droganti nello
strato superï¬ciale e lo si pu` o far scomparire con lâ€™applica zione di unâ€™opportuna ten-
sione di gate. Tali transistori si deï¬niscono a svuotamento (o depletion). Nel caso
del transistore depletion a canale n la tensione di soglia VT risulta quindi negativa
e la transcaratteristica ingresso-uscita risulta traslat a allâ€™indietro rispetto a quella
dellâ€™equivalente enhancement:
V GS (V)
ID (mA)
V T
0.2 0.6 0.80
20
40
60
80
100
âˆ’0.6âˆ’0.8 âˆ’0.4 0.4 1 0âˆ’0.2
Le caratteristiche di uscita sono praticamente equivalent i a quelle del transistore
enhancement, con lâ€™unica variante dei valori di tensione VGS corrispondenti a ciascuna
di tali caratteristiche, che risultano traslati verso il ba sso.

=== Chunk 159 ===
enhancement, con lâ€™unica variante dei valori di tensione VGS corrispondenti a ciascuna
di tali caratteristiche, che risultano traslati verso il ba sso.
Rovesciando i segni di correnti e tensioni possono facilmen te ottenersi le carat-
teristiche dei transistori a canale p, sia enhancement sia depletion.
45

=== Chunk 160 ===
Esistono diversi simboli circuitali per i transistori MOS. Quelli pi` u comunemen-
te usati non danno informazioni sul tipo (ad arricchimento o a svuotamento), ma
indicano soltanto se il canale ` e p o n:
S
D
G
canale  n canale  p
S
D
G
Si utilizza talvolta anche un simbolo ancor pi` u generale, v alido sia per MOS a canale
n sia per MOS a canale p:
S
D
G
Esistono inï¬ne dei simboli, molto poco usati, che distinguo no tra MOS ad arricchi-
mento (a sinistra) e MOS a svuotamento (a destra):
S
D
G B
S
D
G
46

=== Chunk 161 ===
5.3 Il transistore JFET
Il transistore JFET (Junction Field Eï¬€ect Transistor) ` e il primo transistore a eï¬€etto
di campo che fu realizzato e contiene, come ` e chiaro dal nome , una giunzione p-
n. Prendiamo dapprima in considerazione il transistore JFET a canale n, il cui
funzionamento pu` o essere compreso in base allo schema di pr incipio riportato nella
ï¬gura che segue.
p +
p +
nS D
G
G
La corrente scorre tra lâ€™elettrodo di source e quello di drai n attraverso un pezzo
di semiconduttore drogato n, nel quale sono realizzate due diï¬€usioni di tipo p+,
che costituiscono lâ€™elettrodo di gate. Essendo le diï¬€usion i di gate pi` u drogate, la
zona di svuotamento si estende prevalentemente nella regio ne n. Se supponiamo
di applicare una tensione molto piccola tra drain e source e u na tensione negativa
VGS tra gate e source, in modo da polarizzare inversamente la giu nzione, la corrente
scorrer` a in un canale con dimensione verticale variabile a l variare di VGS, compreso

=== Chunk 162 ===
VGS tra gate e source, in modo da polarizzare inversamente la giu nzione, la corrente
scorrer` a in un canale con dimensione verticale variabile a l variare di VGS, compreso
tra i bordi delle due zone di svuotamento dovute alle diï¬€usio ni p+. Per piccoli valori
della tensione VDS applicata tra drain e source, il JFET si comporta quindi in mo do
simile a quanto gi` a visto per il MOS, come una resistenza il c ui valore pu` o essere
variato per mezzo della VGS: in questo caso tanto pi` u grande ` e in modulo il valore
della VGS tanto maggiore risulta il valore di resistenza presente tra drain e source.
Tutto ci` o pu` o essere rappresentato tramite le caratteris tiche di uscita nella regione
per VDS piccola, che sono sostanzialmente delle rette che conï¬‚uisc ono nellâ€™origine,
come illustrato nella ï¬gura seguente. La pendenza della car atteristica corrisponde
allâ€™inverso della resistenza e diminuisce allâ€™aumentare i n modulo della VGS.
ID
VDS
V =0 V
VGS=âˆ’0.5 V
V =âˆ’1 V
VGS
GS
GS
=âˆ’1.5 V
47

=== Chunk 163 ===
Per VGS abbastanza negativa le due zone di svuotamento si congiungo no e il canale
scompare, per cui la corrente si annulla: il valore di VGS per il quale questo avviene
si deï¬nisce tensione di pinch-oï¬€ e si indica con VP . Per tensioni VGS in modulo
maggiori di VP il transistore JFET si comporta come un interruttore aperto .
Quando si applica invece una VDS non trascurabile (superiore a qualche decimo
di volt), il comportamento del dispositivo non pu` o pi` u ess ere assimilato a quello di
una resistenza lineare: per una VDS signiï¬cativa, la diï¬€erenza di potenziale tra drain
e canale risulta maggiore in modulo di quella tra source e can ale, per cui le zone
di svuotamento che deï¬niscono il canale stesso assumono una forma asimmetrica,
risultando pi` u ampie in corrispondenza della regione di dr ain.
p +
p +
S D
G
G
n
Al crescere di VDS, il canale diviene sempre pi` u stretto ï¬no a risultare stroz zato

=== Chunk 164 ===
risultando pi` u ampie in corrispondenza della regione di dr ain.
p +
p +
S D
G
G
n
Al crescere di VDS, il canale diviene sempre pi` u stretto ï¬no a risultare stroz zato
in corrispondenza del drain. In questa condizione il canale si estende dallâ€™estremit` a
di source ï¬no al punto dove inizia la strozzatura. Si ha in tal caso un fenomeno di
saturazione del tutto analogo a quello gi` a visto per i trans istori MOS. Si ha quindi un
comportamento che approssima quello del generatore ideale di corrente controllato
in tensione. Le caratteristiche corrispondenti a valori eq uispaziati della tensione VGS
non sono per` o equispaziate: si pu` o dimostrare che in satur azione la corrente di drain
ID in un JFET ha una dipendenza quadratica dalla tensione VGS, secondo la seguente
equazione:
ID = IDSS
(
1 âˆ’ VGS
VP
) 2
,
dove IDSS ` e la corrente di drain che si ha per VGS nulla. Tale relazione rappresenta
la transcaratteristica ingresso-uscita e pu` o essere ripo rtata graï¬camente sul piano
VGS-ID.

=== Chunk 165 ===
1 âˆ’ VGS
VP
) 2
,
dove IDSS ` e la corrente di drain che si ha per VGS nulla. Tale relazione rappresenta
la transcaratteristica ingresso-uscita e pu` o essere ripo rtata graï¬camente sul piano
VGS-ID.
V P
IDSS
ID
V GS
In prima approssimazione possiamo assumere che la transcar atteristica sia indipen-
dente dal valore di VDS (cosa che faremo in tutte le applicazioni numeriche), che
48

=== Chunk 166 ===
corrisponde ad assumere, come abbiamo fatto in precedenza, orizzontali le caratteri-
stiche di uscita in saturazione. In realt` a queste non sono p erfettamente orizzontali, a
causa del fatto che il punto in cui inizia la strozzatura si sp osta leggermente verso il
source allâ€™aumentare della tensione VDS, per cui la stessa tensione VC (tensione tra il
punto di strozzamento e il source) viene applicata a un canal e di lunghezza minore,
dando cos` Ä± luogo a una corrente di drain maggiore. Lâ€™andame nto delle caratteristiche
di uscita in zona di saturazione ` e perci` o inclinato, in mod o simile a quanto accade
nei BJT a causa dellâ€™eï¬€etto Early. Le caratteristiche di usc ita di un JFET a canale
n hanno perci` o lâ€™aspetto sotto rappresentato.
V = âˆ’2 VGS
V = âˆ’1.5 VGS
V = âˆ’1 VGS
V = âˆ’0.5 VGS
GSV = âˆ’2.5 V
I D  (mA)
0 2 4 6 8 100
20
40
60
80
100
V (V)DS
La giunzione tra gate e canale ` e polarizzata inversamente, quindi viene attraversata

=== Chunk 167 ===
V = âˆ’2 VGS
V = âˆ’1.5 VGS
V = âˆ’1 VGS
V = âˆ’0.5 VGS
GSV = âˆ’2.5 V
I D  (mA)
0 2 4 6 8 100
20
40
60
80
100
V (V)DS
La giunzione tra gate e canale ` e polarizzata inversamente, quindi viene attraversata
da una corrente molto piccola di valore compreso tra le decin e di picoampere e qualche
nanoampere, a seconda dellâ€™area di giunzione e della temper atura. Per VDS elevata
la tensione inversa applicata sulla giunzione tra gate e can ale pu` o superare il valore
di breakdown e si assiste in tal caso a un rapido aumento della corrente di drain. `E
da notare che il breakdown avviene per valori di VDS tanto minori quanto pi` u grande
` e, in modulo, la VGS. Questo perchÂ´ e la tensione eï¬€ettivamente presente ai capi della
giunzione nellâ€™area di drain risulta pari a VDS âˆ’ VGS.
I D
VDS
GSV = âˆ’2.5 V
V = âˆ’2 VGS
V = âˆ’1.5 VGS
V = âˆ’1 VGS
V = âˆ’0.5 VGS
zona di breakdown
Finora abbiamo parlato di transitori JFET con canale n e gate realizzato con una

=== Chunk 168 ===
I D
VDS
GSV = âˆ’2.5 V
V = âˆ’2 VGS
V = âˆ’1.5 VGS
V = âˆ’1 VGS
V = âˆ’0.5 VGS
zona di breakdown
Finora abbiamo parlato di transitori JFET con canale n e gate realizzato con una
diï¬€usione p+; ` e possibile avere anche una realizzazione di tipo complem entare, con
canale p e diï¬€usioni di gate di tipo n+. Il funzionamento ` e del tutto analogo, con la
sola diï¬€erenza che tutte le tensioni e le correnti avranno se gno invertito: la tensione
VGS dovr` a essere positiva, mentre la VDS sar` a negativa. Le prestazioni dei transistori
JFET a canale p diï¬€eriscono, a parit` a di drogaggi e di caratteristiche geo metriche,
da quelle dei JFET a canale n, a causa della diversa mobilit` a delle lacune rispetto
49

=== Chunk 169 ===
agli elettroni. In genere le prestazioni dei JFET a canale n sono dunque migliori, ed
` e questo il motivo per cui essi risultano molto pi` u utilizz ati.
Il simbolo circuitale del JFET ` e sotto rappresentato, sia p er il tipo a canale n
sia per quello a canale p.
canale  n canale  p
S
D
G
S
D
G
50

=== Chunk 170 ===
6. Reti di polarizzazione
6.1 Reti di polarizzazione per transistori BJT
La rete di polarizzazione pi` u semplice possibile da un punt o di vista concettuale ` e
quella di seguito riportata:
+
âˆ’+
âˆ’
BBV BEV
CCV
CEV
BR
CR
I
I
B
C
Le quantit` a incognite sono VCE , IC, VBE , IB. Abbiamo quindi la necessit` a di quattro
equazioni che legano tra loro queste quantit` a. Tali equazi oni possono essere ricavate
dalle relazioni tra le varie grandezze imposte dal circuito esterno e dalle relazioni
imposte dal transistore stesso.
VBE =g(IB, V CE )
IC =f(IB, V CE )
VBB =RBIB + VBE
VCC =RCIC + VCE ,
dove le prime due equazioni rappresentano le caratteristic he del transistore (rispet-
tivamente di ingresso e di uscita) e le altre sono sempliceme nte le equazioni alle due
maglie dalle quali il circuito ` e costituito. Se le caratter istiche di ingresso corrispon-
denti a diversi valori di VCE non diï¬€eriscono signiï¬cativamente tra loro, possiamo

=== Chunk 171 ===
maglie dalle quali il circuito ` e costituito. Se le caratter istiche di ingresso corrispon-
denti a diversi valori di VCE non diï¬€eriscono signiï¬cativamente tra loro, possiamo
determinare il valore di riposo IBQ della IB tracciando sul graï¬co delle caratteristiche
di ingresso stesse la retta di carico deï¬nita dalla terza equ azione.
VBB
VBB
RB
V
I
BEQ
I BQ
B
VBE
3
0.02
0.04
0.06
0.08
0.1
0.12
0.14
0 0.5 1 1.5 2 2.5
0
51

=== Chunk 172 ===
A questo punto possiamo costruire la retta di carico corrisp ondente alla Eq. (4) sul
piano delle caratteristiche di uscita e individuare i valor i di riposo della ICQ della
IC e VCEQ della VCE dallâ€™intersezione di tale retta con la caratteristica rela tiva alla
IBQ prima determinata, completando cos` Ä± la determinazione de l punto di lavoro del
transistore:
I C
VCE
I B3
I B2
I B5
I B4 I BQ
VCEQ
I CQ
CCV / R C
CCV
I B8
I B7
2 4 6 8 10 12 14
I B1
= 
I B6
0
La procedura seguita pu` o essere sempliï¬cata notando che in zona attiva diretta la
VBE non si discosta da VÎ³ pi` u di 0.1-0.15 V, per cui possiamo assumere, senza com-
mettere errori signiï¬cativi, VBE â‰ƒ VÎ³. In tal caso non ` e pi` u necessario ricorrere alle
caratteristiche di ingresso. Dalla equazione delle cadute di tensione sulla maglia di
ingresso otteniamo direttamente
IB = VBB âˆ’ VÎ³
RB
,
e per il resto si procede nel modo gi` a visto.
Il circuito di polarizzazione esaminato presenta il vantag gio della facilit` a di ana-

=== Chunk 173 ===
ingresso otteniamo direttamente
IB = VBB âˆ’ VÎ³
RB
,
e per il resto si procede nel modo gi` a visto.
Il circuito di polarizzazione esaminato presenta il vantag gio della facilit` a di ana-
lisi, ma ha anche gravi inconvenienti, tali da renderlo rara mente utilizzato in pratica.
Gli inconvenienti consistono nel fatto che il punto di lavor o ` e fortemente legato ai
parametri del dispositivo e, soprattutto, varia al variare della temperatura. Infat-
ti, se per esempio la temperatura aumenta, diminuisce la VBE necessaria per avere
una data IB. Di conseguenza aumenta la corrente di base e quindi anche qu ella
di emettitore, causando un ulteriore incremento della temp eratura della giunzione.
Si ha quindi un meccanismo che conduce a forti scostamenti da l punto di riposo e
pu` o portare anche alla distruzione del dispositivo. Inser endo una resistenza in serie
allâ€™emettitore si ottiene un notevole miglioramento, perc hÂ´ e un eventuale incremento

=== Chunk 174 ===
pu` o portare anche alla distruzione del dispositivo. Inser endo una resistenza in serie
allâ€™emettitore si ottiene un notevole miglioramento, perc hÂ´ e un eventuale incremento
di corrente porta a un aumento della caduta sulla resistenza di emettitore e quindi a
una diminuzione della VBE , che contrasta lâ€™originario aumento di corrente:
+
âˆ’+
âˆ’
BBV BV
CCV
CEV
BR
ER
CR
I
I
B
C
52

=== Chunk 175 ===
Il calcolo del punto di riposo in presenza di una resistenza d i emettitore ` e pi` u comples-
so, poichÂ´ e le due maglie, quella di uscita e quella di ingres so, non sono pi` u disaccop-
piate, quindi non ` e pi` u possibile calcolare la IB indipendentemente dalla conoscenza
della IC. Per una valutazione esatta del punto di riposo bisogna rico rrere a procedure
graï¬che abbastanza complesse o a procedure numeriche itera tive, che non prenderemo
in esame. Considereremo invece un caso particolarmente sem plice, che corrisponde
alla maggioranza delle situazioni che si incontrano nella p ratica.
Innanzitutto va detto che nei circuiti di polarizzazione vi sti ï¬nora ` e necessario
disporre di due generatori distinti: VBB e VCC . Ci` o rappresenterebbe in pratica un
grosso problema e si cerca invece di avere un unico generator e di alimentazione per
molti transistori. Vediamo come si pu` o passare da due gener atori di alimentazione a

=== Chunk 176 ===
grosso problema e si cerca invece di avere un unico generator e di alimentazione per
molti transistori. Vediamo come si pu` o passare da due gener atori di alimentazione a
uno soltanto nel circuito appena considerato: basta utiliz zare VCC al posto di VBB
e variare RB opportunamente, in modo da ottenere la stessa corrente di ba se che si
sarebbe ottenuta con VBB . Deï¬niamo Râ€²
B la nuova RB.
+
âˆ’+
âˆ’
BV
CCV
CEV
BRâ€™
ER
ICCR
IB
Lâ€™altro inconveniente prima citato consiste nel fatto che i l punto di lavoro dipende
fortemente dalle caratteristiche intrinseche del transis tore, le quali possono variare
notevolmente, a causa della dipendenza da parametri costru ttivi come la larghezza
di base che non possono essere controllati con grande precis ione. Il circuito che pi` u
spesso si utilizza per la polarizzazione dei BJT risolve anc he questo problema e si
basa sullâ€™impiego di un partitore â€œpesanteâ€ per ï¬ssare la te nsione di base.

=== Chunk 177 ===
spesso si utilizza per la polarizzazione dei BJT risolve anc he questo problema e si
basa sullâ€™impiego di un partitore â€œpesanteâ€ per ï¬ssare la te nsione di base.
Per partitore pesante si intende un partitore realizzato co n resistenze tali da far
passare una corrente molto maggiore (almeno 20 volte) di que lla che da tale partitore
viene derivata, in questo caso particolare la corrente di ba se. In una tale situazione
la tensione che si ottiene con il partitore ` e sostanzialmen te determinata dal rapporto
delle resistenze. PerchÂ´ e questa approssimazione sia vali da ` e necessario che la corrente
nelle resistenze sia almeno venti volte pi` u grande di quell a di base. Di solito, nella
risoluzione dei circuiti, si fa lâ€™ipotesi di partitore pesa nte e poi si veriï¬ca al termine
se la IB trovata ` e consistente con lâ€™ipotesi stessa.
Nellâ€™ipotesi partitore pesante possiamo dunque scrivere c he la tensione VB della
base rispetto a massa ` e data da
VB = VCC
R2
R1 + R2
.
53

=== Chunk 178 ===
+
âˆ’+
âˆ’
BV
CCV
CEV
ER
IB
1R
2R
IR2
IR1
IC
IE
CR
Se supponiamo che la tensione VBE sia pari a VÎ³, possiamo subito determinare VE:
VE = VB âˆ’ VÎ³. Quindi
IE = VB âˆ’ VÎ³
RE
.
Si noti che in questo caso IE ` e stata scelta come uscente dallâ€™emettitore, in modo che
abbia segno positivo, per una maggiore comodit` a nei calcol i. Facciamo ora lâ€™ipotesi,
anchâ€™essa da veriï¬care al termine, che IB â‰ª IC. In tal caso IE â‰ƒ IC e quindi
possiamo calcolare la caduta su RC utilizzando il valore di IE che abbiamo ottenuto:
VC = VCC âˆ’ RCIC â‰ƒ VCC âˆ’ RCIE.
Dunque
VCE = VCC âˆ’ RCIC âˆ’ VB + VÎ³.
Essendo a questo punto note VCE e IC, possiamo determinare IB dalle caratteri-
stiche di uscita a emettitore comune, individuando il punto di riposo identiï¬cato
da tali valori e ottenendo la IB corrispondente per interpolazione. Dobbiamo ora
veriï¬care che siano eï¬€ettivamente soddisfatte le disuguag lianze relative alle ipotesi
precedentemente fatte:
IB â‰ª IR1
IB â‰ª IC.

=== Chunk 179 ===
veriï¬care che siano eï¬€ettivamente soddisfatte le disuguag lianze relative alle ipotesi
precedentemente fatte:
IB â‰ª IR1
IB â‰ª IC.
Si noti che per soddisfare la prima delle due disuguaglianze non si pu` o incremen-
tare arbitrariamente IR1, diminuendo il valore delle resistenze del partitore, perc hÂ´ e
altrimenti avremmo un eccessivo consumo di corrente e unâ€™ec cessiva dissipazione di
potenza sul partitore. Sottolineiamo anche il fatto che con lâ€™ipotesi di partitore pe-
sante sovrastimiamo la corrente di base (poichÂ´ e ipotizzia mo un valore di VB maggiore
di quello reale, che, assumendo comunque una VBE pari a VÎ³, porta a una VE pi` u
grande, conseguentemente a una maggiore IE e dunque IC, ottenendo pertanto un
punto di lavoro con IB maggiore), quindi non câ€™` e il rischio che la veriï¬ca a poster io-
ri ci tragga in inganno (lâ€™eï¬€ettiva corrente di base sar` a co munque minore di quella
stimata).
Dai risultati ottenuti nellâ€™analisi del circuito di polari zzazione con partitore pe-

=== Chunk 180 ===
ri ci tragga in inganno (lâ€™eï¬€ettiva corrente di base sar` a co munque minore di quella
stimata).
Dai risultati ottenuti nellâ€™analisi del circuito di polari zzazione con partitore pe-
sante risulta evidente come il punto di lavoro sia ï¬ssato, ec cetto che per la IB, dai
valori delle quattro resistenze utilizzate e dipenda molto poco dalle caratteristiche in-
trinseche del transistore, risolvendo quindi il problema c he era stato precedentemente
messo in evidenza, legato alla dispersione dei parametri de i dispositivi.
54

=== Chunk 181 ===
6.2 Reti di polarizzazione per transistori a eï¬€etto di campo
La polarizzazione dei transistori a eï¬€etto di campo si ottie ne con reti molto semplici,
grazie al fatto che lâ€™assorbimento di corrente da parte del g ate ` e trascurabile e che
il problema della fuga termica non si pone. Prendiamo innanz itutto in esame que-
stâ€™ultimo punto: avevamo visto che nel caso dei BJT la resist enza di emettitore era
indispensabile per ottenere una stabilizzazione del punto di lavoro del transistore.
Questa era la conseguenza del fatto che nel BJT la corrente ` e trasportata preva-
lentemente da portatori minoritarË† Ä±, la cui concentrazion e dipende fortemente dalla
temperatura. Nel caso dei transistori a eï¬€etto di campo la co rrente viene trasportata
da portatori maggioritarË† Ä± la cui concentrazione ` e pratic amente indipendente dalla
temperatura e la cui mobilit` a diminuisce allâ€™aumentare de lla temperatura. Pertanto

=== Chunk 182 ===
da portatori maggioritarË† Ä± la cui concentrazione ` e pratic amente indipendente dalla
temperatura e la cui mobilit` a diminuisce allâ€™aumentare de lla temperatura. Pertanto
nei transistori a eï¬€etto di campo la corrente tende a diminui re allâ€™aumentare della
temperatura, con una conseguente stabilizzazione termica intrinseca.
Per polarizzare un transistore JFET sarebbe quindi suï¬ƒcien te uno schema del
tipo riportato in ï¬gura, dove VDD fornisce la tensione di polarizzazione necessaria
per il drain e VG fornisce lâ€™opportuna tensione negativa al gate (la presenz a della
resistenza RG ` e necessaria per evitare di cortocircuitare lâ€™eventuale g eneratore di
segnale connesso al gate).
VGG
VDD
RD
RG
Un tale circuito non risulta per` o conveniente dal punto di v ista pratico, perchÂ´ e con-
tiene due generatori di tensione, uno dei quali deve fornire una tensione negativa
rispetto a massa e non pu` o quindi essere realizzato con una s emplice partizione del-

=== Chunk 183 ===
tiene due generatori di tensione, uno dei quali deve fornire una tensione negativa
rispetto a massa e non pu` o quindi essere realizzato con una s emplice partizione del-
la tensione di alimentazione VDD. Per tale motivo questo circuito non ` e quasi mai
utilizzato in pratica e al suo posto si realizza quello ripor tato di seguito, consistente
nella cosiddetta autopolarizzazione del JFET:
RS
RG
VDD
RD
In questo circuito la resistenza RS d` a luogo a una caduta di tensione corrisponden-
te alla VGS necessaria per la polarizzazione (si parla proprio per ques to motivo di
55

=== Chunk 184 ===
autopolarizzazione), mentre la RG ha la funzione di ï¬ssare il gate al potenziale di
massa, senza peraltro cortocircuitare il gate stesso a mass a. La RG pu` o anche avere
dei valori piuttosto elevati, dellâ€™ordine dei megaohm, sen za che su di essa si mani-
festi una caduta di tensione misurabile, dato il piccolissi mo valore della corrente di
gate (che ricordiamo corrisponde alla corrente attraverso una giunzione polarizzata
inversamente). Possiamo scrivere unâ€™equazione molto semp lice:
ID = âˆ’VGS
RS
,
che ` e rappresentata, sul piano della transcaratteristica ingresso-uscita, da una retta,
passante per lâ€™origine e con pendenza pari a âˆ’1/RS. Il punto di lavoro corrisponder` a
allâ€™intersezione tra tale retta e la transcaratteristica s tessa. Per quanto riguarda la
maglia di uscita ` e possibile scrivere unâ€™altra semplice eq uazione, che ci permette di
calcolare la VDS:
VDD = ID(RD + RS) + VDS.
V P
IDSS
ID
V GS
IDQ
V GSQ

=== Chunk 185 ===
maglia di uscita ` e possibile scrivere unâ€™altra semplice eq uazione, che ci permette di
calcolare la VDS:
VDD = ID(RD + RS) + VDS.
V P
IDSS
ID
V GS
IDQ
V GSQ
`E quindi possibile realizzare un circuito che approssima un generatore ideale di cor-
rente utilizzando semplicemente un transistore JFET e una r esistenza, come nello
schema di seguito riportato. Il valore della corrente eroga ta dipender` a dalla transca-
ratteristica del dispositivo e dal valore della resistenza di source.
56

=== Chunk 186 ===
VDD
RD
RS
R2
R1
Per la polarizzazione dei transistori MOS si ricorre a schem i di analoga semplicit` a.
Consideriamo per esempio il caso di un transistore MOS a cana le n ad arricchimento.
Il partitore formato da R1 e R2 consente di applicare al gate del transistore MOS una
tensione VG pari a VDDR2/(R1 + R2). PoichÂ´ e VGS = VG âˆ’IDRS, avremo lâ€™equazione
ID = âˆ’ 1
RS
VGS + VG
RS
,
che rappresenta una retta sul piano della transcaratterist ica ingesso-uscita. Lâ€™inter-
sezione tra tale retta e la transcaratteristica individuer ` a il punto di riposo cercato.
VGVT
ID
IDQ
VGSQ VGS
`E chiaro che, almeno dal punto di vista del funzionamento in c ontinua, si pu` o fare
a meno senza problemi della resistenza di source RS, dato che la tensione VGS deve
comunque essere positiva per questo tipo di dispositivo e no n esistono problemi di
stabilizzazione termica.
57

=== Chunk 187 ===
7. Funzionamento linearizzato per piccoli segnali
7.1 Modello linearizzato per transistori BJT
Come nel caso gi` a visto per il diodo, ` e possibile sviluppar e un modello linearizzato
anche per i componenti attivi e, in particolare, anche per i t ransistori BJT. Questo
modello ` e valido soltanto per piccoli spostamenti intorno al punto di lavoro, tali da
poter approssimare il comportamento del transistore consi derando i soli termini del
primo ordine dello sviluppo in serie (nel caso del transisto re si tratta, a diï¬€erenza del
diodo, dello sviluppo in serie di funzioni di pi` u variabili ).
Il transistore ` e un quadripolo, quindi il suo modello linea rizzato dovr` a essere rap-
presentabile con un quadripolo lineare. Il comportamento e lettrico di un quadripolo
lineare pu` o essere completamente deï¬nito tramite le relaz ioni tra quattro grandezze:
i1, v1, i2, v2, le quali sono scelte con i versi illustrati nella ï¬gura segu ente:
âˆ’
2i1
v1 v2
+
âˆ’
+
i

=== Chunk 188 ===
lineare pu` o essere completamente deï¬nito tramite le relaz ioni tra quattro grandezze:
i1, v1, i2, v2, le quali sono scelte con i versi illustrati nella ï¬gura segu ente:
âˆ’
2i1
v1 v2
+
âˆ’
+
i
Eccetto che in casi particolari, ` e di solito possibile espr imere due a scelta delle quattro
grandezze in funzione delle due rimanenti. Le relazioni tra tali grandezze risulteranno
anchâ€™esse lineari. Scegliamo di esprimere v1 e i2 in funzione di i1 e v2 (questa ` e la
scelta di solito fatta per la rappresentazione linearizzat a dei transistori). Otterremo:
{
v1 =h11i1 + h12v2
i2 =h21i1 + h22v2.
I parametri hij che deï¬niscono questo modello sono detti parametri ibridi ( perchÂ´ e le
grandezze indipendenti sono di tipo tra loro diverso: una te nsione e una corrente) e
si indicano con la lettera h da â€œhybridâ€.
Esaminiamo in dettaglio ciascuno dei parametri h, individuando le relative di-
mensioni:
h11 =hi(input) = v1
i1
â
â
â
â
v2=0
[â„¦]
h12 =hr(reverse) = v1
v2
â
â
â
â
i1=0
rapporto adimensionale

=== Chunk 189 ===
Esaminiamo in dettaglio ciascuno dei parametri h, individuando le relative di-
mensioni:
h11 =hi(input) = v1
i1
â
â
â
â
v2=0
[â„¦]
h12 =hr(reverse) = v1
v2
â
â
â
â
i1=0
rapporto adimensionale
h21 =hf (forward) = i2
i1
â
â
â
â
v2=0
rapporto adimensionale
h22 =ho(output) = i2
v2
â
â
â
â
i1=0
[â„¦âˆ’1]
La notazione con pedici letterali indica lâ€™eï¬€etto connesso a ciascuno dei parametri h:
hi esprime il rapporto tra la tensione e la corrente in ingresso , quindi una quantit` a
relativa alla sola maglia di ingresso; hr indica lâ€™azione della tensione di uscita su
quella di ingresso, quindi un eï¬€etto di tipo inverso; hf rappresenta il rapporto tra
la corrente nella maglia di uscita e quella nella maglia di in gresso, dunque lâ€™eï¬€etto
58

=== Chunk 190 ===
diretto e desiderato; ho inï¬ne esprime il rapporto tra la corrente e la tensione di usc ita
ed ` e quindi relativo alla sola maglia di uscita. Di solito vi ene preso in considerazione
il quadripolo corrispondente al montaggio del transistore a emettitore comune, vale
a dire con lâ€™emettitore a comune tra lâ€™ingresso e lâ€™uscita. I n questa conï¬gurazione
v1 = vbe, v2 = vce, i1 = ib e i2 = ic. Per speciï¬care che i parametri h si riferiscono al
montaggio a emettitore comune si aggiunge un secondo pedice e:
{
vbe =hieib + hrevce
ic =hfe ib + hoevce.
PoichÂ´ e le relazioni appena viste deï¬niscono un quadripolo lineare, possiamo rap-
presentare tale quadripolo con un circuito equivalente, ce rcando di identiï¬care il
signiï¬cato ï¬sico dei parametri ibridi:
1/
ie
v be
hre
hfe
v ce
ib
ib
ic
oeh
h
Fino a ora abbiamo rappresentato i parametri ibridi come rap porti tra le grandezze
dinamiche, vale a dire come rapporti tra piccole variazioni delle grandezze totali.

=== Chunk 191 ===
hre
hfe
v ce
ib
ib
ic
oeh
h
Fino a ora abbiamo rappresentato i parametri ibridi come rap porti tra le grandezze
dinamiche, vale a dire come rapporti tra piccole variazioni delle grandezze totali.
Possiamo quindi anche indicarli e calcolarli come limite de i rapporti incrementali
delle grandezze totali e, di conseguenza, come derivate par ziali di tali grandezze
(nelle equazioni che seguono useremo, per conformit` a con l â€™uso comune, la notazione
con simbolo e pedice maiuscolo per indicare le grandezze tot ali, anche se sarebbe pi` u
corretto indicarle con simbolo minuscolo e pedice maiuscol o, come si fa in generale
nellâ€™analisi dei circuiti). Per esempio, possiamo scriver e hfe come:
hfe = lim
Î´IBâ†’0
Î´IC
Î´IB
â
â
â
â
VCE=VCEQ
= âˆ‚IC
âˆ‚IB
â
â
â
â
VCE=VCEQ
,
dove la derivata parziale viene valutata per VCE costante e pari al valore nel punto di
riposo, che corrisponde ad assumere una variazione nulla ri spetto al punto di riposo,
e quindi una vce nulla.

=== Chunk 192 ===
dove la derivata parziale viene valutata per VCE costante e pari al valore nel punto di
riposo, che corrisponde ad assumere una variazione nulla ri spetto al punto di riposo,
e quindi una vce nulla.
Vediamo ora come si determinano i parametri ibridi a emettit ore comune a par-
tire dalle caratteristiche del transistore, facendo rifer imento, per semplicit` a, al caso di
un transistore NPN. Consideriamo dapprima una procedura es clusivamente graï¬ca,
basata sulle caratteristiche di ingresso e di uscita.
Dalla deï¬nizione, hie pu` o essere approssimato con il rapporto tra la variazione d ella
VBE e quella della IB, per VCE costante e pari al valore di riposo. Si tratta quindi
di prendere in considerazione la caratteristica di ingress o a emettitore comune per
VCE = VCEQ e misurare la pendenza della tangente nel punto corrisponde nte a VBEQ .
Lâ€™inverso di tale tangente corrisponde proprio a hie.
59

=== Chunk 193 ===
=
I
VBEQ VBE
BI VCE VCEQ
BQ
Dalla deï¬nizione, hre pu` o essere approssimato con il rapporto tra la variazione d ella
VBE e quella della VCE , per IB costante e pari al valore di riposo. Si tratta quindi
di prendere in considerazione le caratteristiche di ingres so a emettitore comune e
valutare la diï¬€erenza tra le VBE che si ottengono sommando o sottraendo Î´VCE /2 a
VCEQ . Il rapporto tra tale variazione Î´VBE e quella della tensione di uscita Î´VCE ci
fornisce il valore di hre.
Î´
I
VBE
BI
VCE VCEQ=
VCE VCEQ
VCE=
2
âˆ’ VCE VCEQ
VCE=
2
+
VBEÎ´
Î´
BQ
Il parametro hfe pu` o essere approssimato con il rapporto tra la variazione d ella IC
e quella della IB, per VCE costante e pari al valore di riposo. Dobbiamo quindi
prendere in considerazione le caratteristiche di uscita a e mettitore comune e valutare
la diï¬€erenza tra le IC che si ottengono sommando o sottraendo Î´IB a IBQ. Il rapporto
tra tale variazione Î´IC e quella della corrente di ingresso Î´IB ci fornisce il valore di
hfe .
Î´
CE
CI

=== Chunk 194 ===
la diï¬€erenza tra le IC che si ottengono sommando o sottraendo Î´IB a IBQ. Il rapporto
tra tale variazione Î´IC e quella della corrente di ingresso Î´IB ci fornisce il valore di
hfe .
Î´
CE
CI
VCE VCEQ=
IB IBQ
IB IBQ
IB IBQ
IB
IB
IC
=
2
+
=
=
2
âˆ’
Î´ Î´
Î´
V
Inï¬ne il parametro hoe pu` o essere approssimato con il rapporto tra la variazione d ella
60

=== Chunk 195 ===
IC e quella della VCE , per IB costante e pari al valore di riposo. Dobbiamo quindi
prendere in considerazione le caratteristiche di uscita a e mettitore comune e valutare
la pendenza della tangente alla caratteristica per IB = IBQ nel punto di riposo. Il
valore di hoe corrisponder` a proprio a tale pendenza. Di solito la tangen te ` e quasi
orizzontale, dato il piccolo valore di hoe, quindi conviene considerare la variazione di
IC su un intervallo molto ampio, per ottenere una precisione ac cettabile.
Î´
CE
CI
VCE VCEQ=
IB
IC
IBQ
VCE VCEQ
VCE=
2
+
Î´
VCE VCEQ
VCE=
2
âˆ’
Î´
=
V
Nella pratica hoe e hfe si valutano eï¬€ettivamente con la procedura vista, hre si
pone di solito pari a zero e hie si valuta invece in modo diverso, perchÂ´ e le caratteri-
stiche di ingresso sono raramente disponibili.
Innanzitutto dobbiamo precisare che hie ` e costituita da due componenti in serie,
rbbâ€² e rbâ€²e. La componente rbbâ€² corrisponde a una resistenza indesiderata, dovuta alla

=== Chunk 196 ===
Innanzitutto dobbiamo precisare che hie ` e costituita da due componenti in serie,
rbbâ€² e rbâ€²e. La componente rbbâ€² corrisponde a una resistenza indesiderata, dovuta alla
porzione di base che va dal contatto di ingresso alla zona att iva (base intrinseca).
Tale resistenza parassita pu` o avere valori compresi tra po chi ohm e pochi kiloohm, a
seconda delle caratteristiche costruttive del transistor e (di solito ` e minore nei tran-
sistori di potenza maggiore). La rbâ€²e ` e invece lâ€™eï¬€ettiva resistenza associata con il
funzionamento del transistore. Per calcolare rbâ€²e consideriamo un modello per le va-
riazioni per il transistore in cui introduciamo una resiste nza diï¬€erenziale re a comune
tra la maglia di ingresso e quella di uscita:
r
erv be
ib ic
ibhfe
v ce
bbâ€™
Tale resistenza diï¬€erenziale ` e quella della giunzione bas e-emettitore, che pu` o essere
valutata a partire dalle equazioni di Ebers-Moll:
IE = IES
(
eVBâ€²E/VT âˆ’ 1
)
â‰ƒ IES eVBâ€²E/VT .
61

=== Chunk 197 ===
Il termine relativo al generatore comandato dalla corrente nel diodo di collettore
non ` e stato indicato data la polarizzazione inversa della g iunzione collettore-base.
Si pu` o inoltre trascurare lâ€™unit` a rispetto a eVBâ€²E/VT , dato che VBâ€²E â‰ƒ VÎ³ e quindi
eVBâ€²E/VT â‰« 1.
Possiamo quindi ottenere il reciproco di re derivando la corrente di emettitore
rispetto alla tensione base intrinseca-emettitore:
1
re
= âˆ‚IE
âˆ‚VBâ€²E
â
â
â
â
VBâ€²E=VBâ€²EQ
= IEQ
VT
,
dove IEQ ` e la corrente di emettitore nel punto di lavoro. Inoltre, po ichÂ´ eIEQ â‰ƒ ICQ,
re = VT
IEQ
â‰ƒ VT
ICQ
.
Uguagliamo la vbe nel circuito appena esaminato a quella nel circuito equival ente a
parametri ibridi, sempliï¬cato trascurando hre e hoe:
v be
hfe
v ce
ib
ib
ic
r bbâ€™
r bâ€™e
Per il circuito con re abbiamo:
vbe = [ rbbâ€² + re(hfe + 1)] ib,
mentre per il circuito a parametri ibridi otteniamo:
vbe = ( rbbâ€² + rbâ€²e)ib.
Dal confronto tra queste due equazioni si ricava che
rbâ€²e = re(hfe + 1) â‰ƒ VT
ICQ
(hfe + 1) â‰ƒ VT
ICQ
hfe .

=== Chunk 198 ===
mentre per il circuito a parametri ibridi otteniamo:
vbe = ( rbbâ€² + rbâ€²e)ib.
Dal confronto tra queste due equazioni si ricava che
rbâ€²e = re(hfe + 1) â‰ƒ VT
ICQ
(hfe + 1) â‰ƒ VT
ICQ
hfe .
Lâ€™ultima equazione ci permette di calcolare rbâ€²e a partire dal valore di riposo della
corrente di collettore e da quello di hfe . Per trovare hie sar` a suï¬ƒciente sommare
rbâ€²e e rbbâ€² , supponendo questâ€™ultima non dipendente dal punto di ripos o, dato che ` e
legata soltanto a parametri costruttivi del transistore.
Talvolta il generatore di corrente comandato in uscita vien e rappresentato, invece
che come un generatore di corrente comandato in corrente, co me un generatore di
corrente comandato in tensione, secondo lo schema sotto rap presentato.
bâ€™e g
v ce
mvbâ€™e
ib ic
r bbâ€™
r bâ€™e
v be v
62

=== Chunk 199 ===
La tensione di controllo ` e vbâ€²e, corrispondente alla diï¬€erenza di potenziale presente
ai capi della rbâ€²e. `E semplice determinare la relazione tra gm e i parametri prece-
dentemente considerati, imponendo lâ€™uguaglianza delle co rrenti di collettore nei due
circuiti:
hfe ib = gmvbâ€²e.
Dato che vbâ€²e = rbâ€²eib, otteniamo che gm = hfe /rbâ€²e. Il parametro gm ha le dimensioni
dellâ€™inverso di una resistenza, quindi â„¦ âˆ’1 o S (siemens). Spesso si utilizza come unit` a
di misura per gm lâ€™ampere su volt (A/V) o il mA/V (dimensionalmente equivale nti
allâ€™inverso di una resistenza).
7.2 Modello linearizzato per transistori a eï¬€etto di campo
Si utilizza lo stesso modello linearizzato, molto semplice , per tutti i transistori a
eï¬€etto di campo (sia MOSFET sia JFET). Esso ` e costituito da u n generatore di
corrente comandato in tensione, con in parallelo una resist enza rd, che rappresenta
lâ€™eï¬€etto dovuto al fenomeno di accorciamento del canale al c rescere di VDS.
gm gsV dr
S
G D
S

=== Chunk 200 ===
corrente comandato in tensione, con in parallelo una resist enza rd, che rappresenta
lâ€™eï¬€etto dovuto al fenomeno di accorciamento del canale al c rescere di VDS.
gm gsV dr
S
G D
S
Il valore della transconduttanza gm (dellâ€™ordine di qualche mA/V per la maggior parte
dei transistori a eï¬€etto di campo) si pu` o ricavare dalla tra nscaratteristica fornita in
forma graï¬ca determinando la pendenza della tangente alla s tessa nel punto di lavoro,
che corrisponde proprio a gm. Se la caratteristica ` e invece fornita in maniera analitic a,
gm si pu` o ottenere derivando ID rispetto a VGS. Per un JFET otteniamo
gm = âˆ’2IDSS
VP
(
1 âˆ’ VGS
VP
)
.
Questa formula ` e valida per JFET sia a canale p sia a canale n e d` a luogo a un
valore di gm sempre positivo. `E importante sottolineare che se la caratteristica ` e
fornita in modo graï¬co ` e opportuno utilizzare il metodo del la tangente per ricavare
gm, invece di determinare VP e IDSS per poi procedere con lâ€™espressione analitica.

=== Chunk 201 ===
fornita in modo graï¬co ` e opportuno utilizzare il metodo del la tangente per ricavare
gm, invece di determinare VP e IDSS per poi procedere con lâ€™espressione analitica.
Questâ€™ultimo metodo, assai sconsigliabile, pu` o portare a risultati signiï¬cativamente
diversi da quello graï¬co perchÂ´ e la transcaratteristica no n ` e esattamente una parabola
(lâ€™espressione analitica ` e soltanto unâ€™approssimazione ).
Il valore della resistenza diï¬€erenziale rd si ricava andando a valutare la pendenza
della tangente alle caratteristiche di uscita in corrispon denza del punto di lavoro: rd
corrisponde allâ€™inverso del coeï¬ƒciente angolare di tale ta ngente.
Per quanto riguarda i transistori MOS, se la transcaratteri stica ` e fornita in modo
graï¬co si procede in modo analogo a quanto gi` a visto per i JFE T. Se, invece, la
transcaratteristica ` e data in forma analitica, la si deriv a rispetto a VGS, ottenendo
gm = 2 k
(W
L
)
(VGS âˆ’ VT ).

=== Chunk 202 ===
transcaratteristica ` e data in forma analitica, la si deriv a rispetto a VGS, ottenendo
gm = 2 k
(W
L
)
(VGS âˆ’ VT ).
La rd dei transistori MOS si ricava come gi` a visto per i JFET se le c aratte-
ristiche di uscita sono disponibili in forma graï¬ca. Se sono invece disponibili nella
63

=== Chunk 203 ===
forma dellâ€™espressione fenomenologica che include la tens ione di Early, si ottiene come
inverso della derivata di tale espressione rispetto a VDS:
rd =
( dID
dVDS
) âˆ’1
= 1 + Î»VDS
Î»ID
.
Se Î»VDS â‰ª 1, abbiamo rd â‰ƒ 1/(Î»ID).
64

=== Chunk 204 ===
8. Analisi delle principali conï¬gurazioni circuitali a BJT e
FET
8.1 Concetti generali
Esamineremo nel seguito i principali montaggi che si utilizzano per i circuiti a transi-
stori, che diï¬€eriscono tra loro sostanzialmente per la scelta dellâ€™elettrodo che risulta a
comune tra lâ€™ingresso e lâ€™uscita. Per il BJT si parla quindi di conï¬gurazione a emet-
titore comune (CE), collettore comune (CC) e base comune (CB), mentre il FET pu` o
essere utilizzato a source comune (CS), drain comune (CD) e gate comune (CG).
Per ciascuna conï¬gurazione determineremo i quattro parametri caratterizzanti,
rappresentati dal guadagno di corrente Ai, che ` e pari al rapporto tra la corrente di
uscita e quella di ingresso
Ai = io
ii
,
il guadagno di tensione Av, corrispondente al rapporto tra la tensione di uscita e
quella di ingresso
Av = vo
vs
,
la resistenza di ingresso Ri, che ` e uguale al rapporto tra la tensione e la corrente in
ingresso
Ri = vs
ii
,

=== Chunk 205 ===
quella di ingresso
Av = vo
vs
,
la resistenza di ingresso Ri, che ` e uguale al rapporto tra la tensione e la corrente in
ingresso
Ri = vs
ii
,
e la resistenza di uscita, corrispondente al rapporto tra la tensione posta in uscita
tramite un generatore di prova e la corrente di uscita, per tensione di ingresso nulla
Ro = vo
io
â
â
â
â
vs=0
.
Lâ€™analisi di ciascuno stadio sar` a condotta supponendo di aver gi` a individuato
il punto di lavoro e di conoscere quindi il valore di tutti i parametri del circuito
equivalente per le variazioni del transistore. In particolare, per i BJT consider eremo
nulli sia hre sia hoe, allo scopo di sempliï¬care i calcoli. Nella maggior parte delle
situazioni che si incontrano nella pratica hre ` e eï¬€ettivamente trascurabile, ma hoe
pu` o non esserlo e deve essere preso in considerazione per ottenere risultati accurati.
In questa prima analisi supporremo di operare a â€œmedia frequenzaâ€, vale a dire

=== Chunk 206 ===
pu` o non esserlo e deve essere preso in considerazione per ottenere risultati accurati.
In questa prima analisi supporremo di operare a â€œmedia frequenzaâ€, vale a dire
in una condizione per cui tutti gli eventuali condensatori presenti possono essere
considerati corto circuiti dal punto di vista del funzionamento dinamico del circuito
(mentre vengono chiaramente considerati dei circuiti aperti per quanto riguar da la
determinazione del punto di riposo). Se sono presenti delle induttanze, queste saranno
considerate corto circuiti nellâ€™analisi in continua e circuiti aperti nellâ€™analisi per le
variazioni.
8.2 Stadio ampliï¬catore a emettitore comune senza resistenza di emetti-
tore
In pratica uno stadio senza resistenza di emettitore non si incontra mai, a causa
dei gi` a discussi problemi che si veriï¬cano in assenza di tale resistenza, ma il suo
comportamento ` e identico a quello di uno stadio, molto comune, in cui la resistenza

=== Chunk 207 ===
dei gi` a discussi problemi che si veriï¬cano in assenza di tale resistenza, ma il suo
comportamento ` e identico a quello di uno stadio, molto comune, in cui la resistenza
di emettitore ` e presente, ma ` e cortocircuitata, dal punto di vista delle variazio ni, da
un condensatore posto in parallelo alla stessa.
65

=== Chunk 208 ===
Di seguito viene riportato uno schema â€œtipicoâ€ di un ampliï¬catore CE con re-
sistenza di emettitore cortocircuitata per le variazioni. Notiamo che anche allâ€™uscita
` e stato posto un condensatore, allo scopo di disaccoppiare, dal punto di vista della
componente di polarizzazione continua, lâ€™eventuale carico connesso in uscita.
+
âˆ’ V
ov
3CR
1C
1R
2R
2C
CCvS E
C
R
Possiamo ora tracciare il circuito dinamico, nel quale i condensatori sono stati so-
stituiti da corto circuiti, cos` Ä± come il generatore di tensione continua VCC . In tale
situazione le resistenze che formano il partitore di ingresso vengono a trovarsi tra loro
in parallelo.
//
hfe
CR
1RvS ib ovibhie
2R
iâ€™i io iâ€™oii
iRâ€™ iR oRâ€™oR
A seconda della convenzione scelta per deï¬nire le correnti di ingresso e di uscita,
possiamo considerare come tali ii e io oppure iâ€²
i e iâ€²
o, e conseguentemente deï¬nire
come resistenze di ingresso e di uscita Ri e Ro oppure Râ€²
i e Râ€²
o, rispettivamente. Per

=== Chunk 209 ===
possiamo considerare come tali ii e io oppure iâ€²
i e iâ€²
o, e conseguentemente deï¬nire
come resistenze di ingresso e di uscita Ri e Ro oppure Râ€²
i e Râ€²
o, rispettivamente. Per
quanto riguarda il guadagno di corrente di solito ci si riferisce al rapporto io/ii:
Ai = io
ii
= hfe ib
ib
= hfe .
Anche il guadagno di tensione pu` o essere calcolato facilmente, osservando che vo =
âˆ’hfe ibRC:
Av = vo
vi
= âˆ’hfe ibRC
hieib
= âˆ’hfe RC
hie
.
Per quanto riguarda la resistenza di ingresso otteniamo
Ri = vs
ii
= hie,
oppure
Râ€²
i = R1/ /R2/ /Ri = R1/ /R2/ /hie,
66

=== Chunk 210 ===
nel caso in cui si voglia considerare la resistenza vista a monte del partitore di base.
La resistenza di uscita ` e data da
Ro = vo
io
â
â
â
â
vs=0
= âˆ,
dato che dallâ€™uscita si vede soltanto un generatore di corrente controllato, la cui
grandezza di controllo non dipende dalla tensione applicata sullâ€™uscita stessa e risulta
nulla per vs = 0. Se vogliamo prendere in considerazione la resistenza vista a valle
della RC, otteniamo
Râ€²
o = Ro/ /RC = RC.
8.3 Stadio ampliï¬catore a emettitore comune con resistenza di emettitore
Esaminiamo ora come variano i risultati precedentemente ottenuti nel caso in cui
venga aggiunta una resistenza in serie allâ€™emettitore del BJT. I calcoli sono legger-
mente pi` u complessi perchÂ´ e la resistenza di emettitore introduce un accoppiamento
tra la maglia di ingresso e quella di uscita.
+
âˆ’
CR
v ES R CCV
ov
2C
1C
1R
2R
Rappresentiamo il circuito dinamico e cerchiamo di individuare un approccio che

=== Chunk 211 ===
tra la maglia di ingresso e quella di uscita.
+
âˆ’
CR
v ES R CCV
ov
2C
1C
1R
2R
Rappresentiamo il circuito dinamico e cerchiamo di individuare un approccio che
consenta di trovare i guadagni di tensione e di corrente, oltre alle resistenze di ingr esso
e di uscita, senza bisogno di ricorrere alla trattazione per nodi o per maglie e alla
risoluzione di un sistema lineare.
//
R oRâ€™
fe
CR
R
bi
E
1
vs ovibhie
iâ€™i ii io iâ€™o
2RR
iRiRâ€™ o
h
67

=== Chunk 212 ===
La tensione vs pu` o essere espressa in funzione della ib osservando che essa risulta
pari alla somma della caduta di tensione sulla resistenza hie, attraversata da ib, pi` u
quella sulla RE, attraversata da una corrente ( hfe + 1) ib:
vs = hieib + ( hfe + 1) ibRE.
Da questa espressione, dividendo per ib, si ricava subito il valore di Ri:
Ri = hie + ( hfe + 1) RE.
Questo ` e un risultato molto importante: la resistenza vista sulla base di un tran-
sistore BJT ` e pari alla somma di hie e della resistenza totale che si trova in serie
allâ€™emettitore, moltiplicata per hfe + 1. Tale risultato sar` a di comune utilizzo nella
analisi dei circuiti a transistori. La resistenza Râ€²
i che si vede a monte del partitore di
base sar` a
Râ€²
i = R1/ /R2/ /[hie + ( hfe + 1) RE].
La tensione di uscita vo risulta vo = âˆ’hfe ibRC come nel caso precedentemente esa-
minato, quindi il guadagno di tensione pu` o essere facilmente determinato
Av = vo
vs
= âˆ’hfe RC
hie + ( hfe + 1) RE
.

=== Chunk 213 ===
minato, quindi il guadagno di tensione pu` o essere facilmente determinato
Av = vo
vs
= âˆ’hfe RC
hie + ( hfe + 1) RE
.
Notiamo che il guadagno di tensione risulta ridotto rispetto al caso dellâ€™ampliï¬catore
a emettitore comune senza resistenza di emettitore, perchÂ´ e in questo caso il denomi-
natore ` e aumentato della quantit` a ( hfe + 1) RE. Tale quantit` a risulta spesso molto
maggiore di hie, essendo hfe â‰« 1 e RE frequentemente dello stesso ordine di gran-
dezza di hie. In tal caso il guadagno di tensione pu` o essere approssimato come
Av â‰ƒ âˆ’ RC/RE. In molti casi la riduzione di guadagno dovuta alla presenza di RE
non ` e accettabile, per cui si ricorre al condensatore di â€œbypassâ€ in parallelo alla RE,
che abbiamo visto nel precedente paragrafo.
Il guadagno di corrente ` e lo stesso determinato per la conï¬gurazione precedente,
essendo anche in questo caso pari al rapporto tra la corrente di collettore e quella di

=== Chunk 214 ===
Il guadagno di corrente ` e lo stesso determinato per la conï¬gurazione precedente,
essendo anche in questo caso pari al rapporto tra la corrente di collettore e quella di
base: Ai = hfe . La resistenza di uscita Ro ` e anche questa volta inï¬nita, per i motivi
visti nel paragrafo precedente e la Râ€²
o risulta pari alla RC.
8.4 Stadio ampliï¬catore a collettore comune
Nello stadio a collettore comune, il collettore ` e lâ€™elettrodo a comune tra ingresso e
uscita, il segnale di ingresso viene inviato alla base e quello di uscita viene prelevato
dallâ€™emettitore. Vediamone innanzitutto lo schema.
âˆ’
+
E Vv
1C
1R
2R
S uv
2C
CCR
68

=== Chunk 215 ===
Il circuito equivalente per le variazioni ` e ottenuto secondo le solite regole, co rtocir-
cuitando generatori di tensione continua e condensatori e sostituendo il transistore
con il suo equivalente a parametri ibridi.
//
iâ€™
i
RE
1
bhfe
vs ibhie
iâ€™i ii
2RR
iRiRâ€™
ovio o
La relazione che sussiste tra la tensione di ingresso vs e la corrente di ingresso ii = ib
` e esattamente la stessa del circuito trattato nel paragrafo precedente: vs = ib[hie +
(hfe + 1) RE], quindi
Ri = hie + ( hfe + 1) RE
e, per quanto riguarda la resistenza vista a monte del partitore di base,
Râ€²
i = R1/ /R2/ /Ri.
Per quanto riguarda invece la resistenza di uscita Ro, questa risulta data dal rapporto
tra la tensione vo e la corrente io entrante nellâ€™emettitore. Calcoliamo il valore di
questa resistenza ponendo un generatore di tensione di prova vp sullâ€™uscita e calco-
lando la io risultante (abbiamo tolto la resistenza RE, dato che stiamo calcolando Ro
e non Râ€²
o).
//
hfe i
1
bibhie
2RR
vp
io

=== Chunk 216 ===
lando la io risultante (abbiamo tolto la resistenza RE, dato che stiamo calcolando Ro
e non Râ€²
o).
//
hfe i
1
bibhie
2RR
vp
io
La corrente erogata dal generatore Vp risulta pari a âˆ’(hfe + 1) ib, mentre ib si ottiene
facilmente notando che ai capi di hie ` e presente una tensione âˆ’vp:
ib = âˆ’ vp
hie
,
quindi
Ro = vp
io
= vp
vp
hie
(hfe + 1) = hie
hfe + 1 .
69

=== Chunk 217 ===
Quindi la resistenza vista sullâ€™emettitore di un transistore BJT risulta pari alla resi-
stenza che si trova sul ramo di base (questa volta semplicemente hie, ma in generale
tutto ci` o che si trova in serie sul ramo di base) divisa per hfe + 1. Anche questo
` e un risultato importante e di uso generale nellâ€™analisi dei circuiti a transistori. La
resistenza di uscita Râ€²
o vista dalla porta di uscita risulta pari al parallelo di Ro e di
RE:
Râ€²
o = RE/ / hie
hfe + 1 .
Quindi la resistenza di uscita di uno stadio CC ` e in genere molto bassa: nel parallelo
prevale di solito hie/(hfe + 1), che ` e di qualche decina di ohm contro le centinaia di
ohm che rappresentano un valore comune per RE.
Il guadagno di corrente risulta semplicemente pari al rapporto tra la corrente di
emettitore e quella di base, quindi abbiamo:
Ai = io
ii
= âˆ’(hfe + 1) .
Determiniamo inï¬ne il guadagno di tensione: la tensione di uscita ` e data da
vo = ( hfe + 1) ibRE, quindi
Av = vo
vs
= (hfe + 1) ibRE

=== Chunk 218 ===
Ai = io
ii
= âˆ’(hfe + 1) .
Determiniamo inï¬ne il guadagno di tensione: la tensione di uscita ` e data da
vo = ( hfe + 1) ibRE, quindi
Av = vo
vs
= (hfe + 1) ibRE
[hie + ( hfe + 1) RE]ib
= (hfe + 1) RE
hie + ( hfe + 1) RE
.
Osserviamo che il guadagno di tensione ` e minore dellâ€™unit` a, poichÂ´ e il denominatore
` e sempre maggiore del numeratore. Osserviamo inoltre che se ( hfe + 1) RE â‰« hie,
Av â‰ƒ 1. Il guadagno ` e dunque circa pari allâ€™unit` a e con segno positivo. Pertanto
la tensione di uscita sullâ€™emettitore â€œinsegueâ€ quella sulla base. `E questo il motivo
per cui lo stadio CC ` e spesso indicato come â€œinseguitore di emettitoreâ€ o â€œemitter
followerâ€.
8.5 Stadio ampliï¬catore a base comune
Nello stadio a base comune, la base si trova a comune tra ingresso e uscita, ma
non viene collegata direttamente a massa, per evitare di complicare il circuito di
polarizzazione. Dal punto di vista dinamico essa ` e comunque connessa a massa

=== Chunk 219 ===
non viene collegata direttamente a massa, per evitare di complicare il circuito di
polarizzazione. Dal punto di vista dinamico essa ` e comunque connessa a massa
tramite un condensatore di â€œbypassâ€, indicato come C2 nello schema.
+
âˆ’CR
CCV
3C
ERvS
1C
ov
2C
2R 1R
In questo caso il segnale di ingresso viene applicato allâ€™emettitore e il segnale di uscita
viene prelevato sul collettore. Esaminando il circuito equivalente per le variazioni,
riportato di seguito, valutiamo la resistenza di ingresso Ri vista a valle di RE. PoichÂ´ e
ii = âˆ’(hfe + 1) ib e ib = âˆ’vs/hie,
Ri = vs
ii
= hie
hfe + 1 .
70

=== Chunk 220 ===
ovibhie
ioii
iR oR
ibhfe iâ€™oiiâ€™
iRâ€™ oRâ€™
CRvS RE
Quindi la resistenza di ingresso di uno stadio a base comune risulta particolarmente
bassa. Il guadagno di corrente, deï¬nito come rapporto di io e ii, risulta
Ai = io
ii
= hfe ib
âˆ’(hfe + 1) ib
= âˆ’hfe
hfe + 1 .
Se, come di solito avviene, hfe â‰« 1, Ai â‰ƒ âˆ’ 1. Per quanto riguarda il guadagno di
tensione avremo
Av = vo
vs
= âˆ’hfe RCib
âˆ’ibhie
= hfe
RC
hie
.
Il guadagno di tensione risulta quindi positivo e potenzialmente molto maggiore
dellâ€™unit` a (seRC ` e dello stesso ordine di grandezza di hie o maggiore). La resistenza
di uscita si valuta analogamente al caso del CE, con Ro, valutata senza considerare
RC, inï¬nita e Râ€²
o = RC.
8.6 Riepilogo conï¬gurazioni a BJT
Possiamo dunque concludere che la conï¬gurazione a emettitore comune ` e lâ€™unica che
pu` o fornire allo stesso tempo un guadagno di tensione e un guadagno di corrente
molto maggiori dellâ€™unit` a. Essa ` e anche caratterizzata da un guadagno di tensione di

=== Chunk 221 ===
pu` o fornire allo stesso tempo un guadagno di tensione e un guadagno di corrente
molto maggiori dellâ€™unit` a. Essa ` e anche caratterizzata da un guadagno di tensione di
segno negativo; si dice quindi che lo stadio CE ` e uno stadio invertente. La resistenza
di ingresso dello stadio CE pu` o variare in un intervallo molto ampio, a seconda della
presenza o meno della resistenza di emettitore.
Lo stadio a collettore comune presenta una resistenza di ingresso analoga a quella
del CE con resistenza di emettitore, mentre la resistenza di uscita ` e molto bassa e
il guadagno di tensione ` e circa unitario (comunque mai maggiore dellâ€™unit` a). Si
utilizzer` a tale conï¬gurazione quando si dispone di una sorgente che non ` e in grado
di fornire molta corrente e si vuole pilotare un carico che assorbe invece una corre nte
signiï¬cativa.
Lo stadio a base comune presenta una resistenza di ingresso molto bassa e un
guadagno di tensione potenzialmente elevato, ma il guadagno di corrente ` e circa

=== Chunk 222 ===
signiï¬cativa.
Lo stadio a base comune presenta una resistenza di ingresso molto bassa e un
guadagno di tensione potenzialmente elevato, ma il guadagno di corrente ` e circa
unitario.
Riassumiamo i risultati ottenuti in una tabella riepilogativa, ricordando che essi
sono validi nellâ€™ipotesi sempliï¬cativa di hre = hoe = 0. In caso contrario, alcune delle
espressioni ricavate sarebbero state signiï¬cativamente pi` u complicate.
71

=== Chunk 223 ===
CE CE con RE CC CB
Ai hfe hfe âˆ’(1 + hfe ) âˆ’hfe
1+hfe
Av âˆ’hfe RC
hie
âˆ’ hfe RC
hie+RE(hfe +1)
(1+hfe )RE
hie+RE(hfe +1) hfe
RC
hie
Ri hie hie + RE(hfe + 1) hie + RE(hfe + 1) hie
1+hfe
Ro âˆ âˆ hie
hfe +1 âˆ
8.7 Comportamento dei transistori PNP
Tutti gli esempi che abbiamo visto ï¬no a questo punto sono stati per ampliï¬catori
utilzzanti transistori NPN. `E facile convincersi che nel caso siano presenti dei transi-
stori PNP il circuito equivalente per le variazioni rimane del tutto invariato, ment re
invece le polarit` a delle tensioni di polarizzazione devono essere rovesciate nel circ uito
per il funzionamento in continua.
Vediamo un semplice ragionamento che pu` o essere utile per convincersi della
completa equivalenza dal punto di vista delle variazioni tra transistori PNP e tran-
sistori NPN. Tra parentesi riporteremo le quantit` a relative a un transistore PNP ,
mentre le altre sono relative a un transistore NPN. Consideriamo le correnti totali

=== Chunk 224 ===
sistori NPN. Tra parentesi riporteremo le quantit` a relative a un transistore PNP ,
mentre le altre sono relative a un transistore NPN. Consideriamo le correnti totali
iB e iC entranti nel collettore e nella base per ambedue i tipi di transistore. Avremo
iB > 0 ( iB < 0), iC > 0, ( iC < 0). Consideriamo in ambedue i casi una variazione
âˆ†vBE di vBE positiva, corrispondente a un segnale positivo in ingresso. Avremo
allora âˆ† vBE > 0 (âˆ† vBE > 0) e âˆ† iB > 0, âˆ† |iB| > 0 (âˆ† iB > 0, âˆ† |iB| < 0), poichÂ´ e,
in conseguenza della variazione positiva di vBE applicata, nel caso NPN la giunzione
base-emettitore risulta polarizzata in diretta da una tensione di modulo maggiore,
mentre nel caso PNP tale tensione risulta, in modulo, minore. La variazione di iB
indicata ha come conseguenza la seguente variazione di iC: âˆ† |iC| > 0 (âˆ† |iC| < 0),
la quale, essendo iC > 0 ( iC < 0) implica âˆ† iC > 0 (âˆ† iC > 0). Quindi per una

=== Chunk 225 ===
indicata ha come conseguenza la seguente variazione di iC: âˆ† |iC| > 0 (âˆ† |iC| < 0),
la quale, essendo iC > 0 ( iC < 0) implica âˆ† iC > 0 (âˆ† iC > 0). Quindi per una
variazione positiva della vBE e, conseguentemente, della iB si ha in tutti e due i casi
una variazione positiva della iC. Ne consegue che il circuito per le variazioni ` e lo
stesso (in particolare ha gli stessi versi delle correnti e delle tensioni) per transistori
PNP e NPN.
72

=== Chunk 226 ===
8.8 Stadio ampliï¬catore a source comune
Anche i transistori a eï¬€etto di campo possono essere utilizzati in tre diverse conï¬gu-
razioni: source comune (CS), drain comune (CD) e gate comune (CG). Prenderemo
in esame soltanto le prime due poichÂ´ e sono le pi` u comunemente utilizzate. Iniziamo
dalla conï¬gurazione a source comune:
C2
C3
SR
C
D
VCC
RG
+
âˆ’
R
1
vi
vo
Questa volta abbiamo indicato il generatore di segnale in ingresso con vi, allo scopo
di evitare possibili confusioni con la tensione di source, anchâ€™essa convenzionalmente
indicata con vs. La resistenza di source, necessaria per lâ€™autopolarizzazione del FET ` e
presente, ma dal punto di vista dinamico scompare, cortocircuitata dal condensatore
C2.
vgs
vgs
DRr d vo
Râ€™i Ri
Râ€™oRo
gmvi
RG
PoichÂ´ e il source ` e a massa, vs = 0 e quindi la tensione vgs coincide con la vg, che ` e a
sua volta pari alla vi. Calcoliamo il valore della tensione di uscita vo:
vo = âˆ’gmvgrd/ /RD = âˆ’gmvird/ /RD,
quindi
Av = vo
vi
= âˆ’gmrd/ /RD.

=== Chunk 227 ===
sua volta pari alla vi. Calcoliamo il valore della tensione di uscita vo:
vo = âˆ’gmvgrd/ /RD = âˆ’gmvird/ /RD,
quindi
Av = vo
vi
= âˆ’gmrd/ /RD.
Non ha signiï¬cato parlare del guadagno di corrente, dato che questo sarebbe comun-
que inï¬nito, essendo nulla la corrente di ingresso.
La resistenza di ingresso Ri risulta dunque anchâ€™essa inï¬nita, mentre Râ€²
i =
Ri/ /RG = RG. Per quanto riguarda la resistenza di uscita, essa risulta Ro = rd,
Râ€²
o = rd/ /RD.
73

=== Chunk 228 ===
8.9 Stadio ampliï¬catore a source comune con resistenza di sou rce
Consideriamo ora il caso in cui non si ponga un condensatore in parallelo alla RS, la
quale compare quindi anche nel circuito per le variazioni. Lo schema complessivo ` e lo
stesso gi` a visto nel paragrafo precedente, con lâ€™unica variazione che il condensatore C2
in parallelo alla RS ` e rimosso. Possiamo dunque tracciare il circuito per le variazioni,
nel quale consideriamo rd inï¬nita allo scopo di sempliï¬care i calcoli.
vgs
Râ€™oRiRâ€™i Ro
gmvi
RS
RG DR vo
vgs
In questo caso non si veriï¬ca pi` u lâ€™uguaglianza tra vg e vgs, quindi dovremo ricavare
lâ€™espressione che lega queste due quantit` a. Possiamo scrivere vs in funzione di vgs:
vs = gmvgsRS.
PoichÂ´ evgs = vg âˆ’ vs, possiamo ricavare vgs
vgs = vg âˆ’ gmvgsRS
vgs(1 + gmRS) = vg
vgs = vg
1 + gmRS
.
Abbiamo cos` Ä± ottenuto una relazione che lega vg a vgs e possiamo dunque calcolare
vo in funzione di vg:
vo = âˆ’gmvgsRD = âˆ’ gmvg
1 + gmRS
RD = âˆ’ gmvi
1 + gmRS
RD.
Quindi
Av = vo

=== Chunk 229 ===
vgs = vg
1 + gmRS
.
Abbiamo cos` Ä± ottenuto una relazione che lega vg a vgs e possiamo dunque calcolare
vo in funzione di vg:
vo = âˆ’gmvgsRD = âˆ’ gmvg
1 + gmRS
RD = âˆ’ gmvi
1 + gmRS
RD.
Quindi
Av = vo
vi
= âˆ’ gmRD
1 + gmRS
.
Per quanto riguarda le resistenze di ingresso e di uscita abbiamo gli stessi valori
trovati nel paragrafo precedente, con lâ€™unica variante che questa volta, esse ndo stata
considerata rd inï¬nita, anche Ro ` e inï¬nita, mentre Râ€²
o = RD. Inoltre Ri ` e inï¬nita e
Râ€²
i = RG.
74

=== Chunk 230 ===
8.10 Stadio ampliï¬catore a drain comune
Lo schema dello stadio a drain comune ` e riportato di seguito: in questo caso lâ€™uscita
viene prelevata sul source, mentre lâ€™ingresso ` e sul gate.
+
âˆ’
v
o
VCC
C2
SR
C
RG
1
vi
Il circuito per le variazioni risulta invece lo stesso gi` a visto nel paragrafo precede nte,
con lâ€™unica variante della porta di uscita.
mvi
RS
RG
vgs
vgs
RiRâ€™i
ov
Râ€™o
g
Valutiamo la tensione di uscita vo = vs. Abbiamo precedentemente determinato
che vs = gmvgsRS e che vgs = vg/(1 + gmRS). Combinando queste due relazioni
otteniamo
vs = gmvgRS
1 + gmRS
e quindi che
Av = vo
vi
= gmRS
1 + gmRS
.
Notiamo che Av risulta positivo e minore dellâ€™unit` a. Inoltre, se (come di solito av-
viene) gmRS â‰« 1, Av â‰ƒ 1. Abbiamo quindi un comportamento simile a quello
dellâ€™inseguitore di emettitore e si parla infatti di inseguitore di source (source follo-
wer).
La resistenza di ingresso ` e la stessa delle conï¬gurazioni viste precedentemente:
Ri risulta inï¬nita e Râ€²

=== Chunk 231 ===
wer).
La resistenza di ingresso ` e la stessa delle conï¬gurazioni viste precedentemente:
Ri risulta inï¬nita e Râ€²
i ` e pari a RG. Valutiamo ora la resistenza di uscita: a questo
scopo consideriamo un generatore di prova vp posto sullâ€™uscita, come nel circuito
dinamico che segue (la resistenza ` e stata tolta e sar` a poi inclusa nel risultato ï¬nale).
75

=== Chunk 232 ===
vgs
vpi p
gm
RG
vgs
PoichÂ´ evg = 0 (essendo il generatore vi cortocircuitato nella misura della resistenza
di uscita), vgs = âˆ’vs = âˆ’vp. Inoltre la corrente erogata da vp risulta
ip = âˆ’gmvgs = gmvp.
Pertanto
Ro = vp
ip
= vp
gmvp
= 1
gm
.
Questo ` e un risultato importante, da ricordare perchÂ´ e torna utile nello studio della
maggior parte dei circuiti contenenti transistori a eï¬€etto di campo. Si noti co me in
questo caso la resistenza vista su un generatore comandato sia del tutto diversa da
quella che si vede sullâ€™altro terminale dello stesso generatore (sul drain si sarebbe
vista una resistenza inï¬nita): la diï¬€erenza ` e dovuta al fatto che nel caso presente
la tensione applicata agisce sulla grandezza di controllo del generatore. Vista dalla
porta di uscita, includendo RS, la resistenza di uscita Râ€²
o risulta Râ€²
o = (1 /gm)/ /RS.
8.11 Riepilogo conï¬gurazioni a FET
Abbiamo preso in considerazione le due principali conï¬gurazioni a FET, quella a

=== Chunk 233 ===
o risulta Râ€²
o = (1 /gm)/ /RS.
8.11 Riepilogo conï¬gurazioni a FET
Abbiamo preso in considerazione le due principali conï¬gurazioni a FET, quella a
source comune e quella a drain comune, notando le profonde analogie esistenti con le
conï¬gurazioni a emettitore comune e a collettore comune dei BJT. Come nel caso dei
BJT, la conï¬gurazione a source comune consente di ottenere un signiï¬cativo guadagno
di tensione e determina unâ€™inversione di fase del segnale; la conï¬gurazione a drain
comune fornisce invece un guadagno di tensione positivo e circa unitario, ma oï¬€re
una ridotta resistenza di uscita. In tutti i casi non abbiamo preso in considerazione
il guadagno di corrente, perchÂ´ e questo, nellâ€™ipotesi fatta di corrente nulla di gate,
risulterebbe inï¬nito. Possiamo riassumere i risultati ottenuti in una tabella:
CS CS con RS CD
Av âˆ’gmRD
âˆ’gmRD
1+gmRS
gmRS
1+gmRS
Ro âˆ âˆ 1
gm
76

=== Chunk 234 ===
8.12 Ampliï¬catori multistadio
Nel caso in cui si vogliano ottenere guadagni superiori a quelli realizzabili con un
singolo transistore, si ricorre ad ampliï¬catori costituiti da pi` u stadË† Ä± in cascata, c he
possono essere rappresentati come una catena di quadripoli, il cui guadagno di ten-
sione risulta pari al prodotto dei guadagni di tensione dei varË† Ä± stadË† Ä±, calcolati per` o
considerando connesso in uscita a ciascuno stadio un carico corrispondente alla resi-
stenza di ingresso dello stadio successivo.
âˆ’
+
âˆ’ âˆ’
++ +
âˆ’âˆ’
+
âˆ’
+
v v nvnâˆ’1v4v3v2v
S
1
Av = vn
v1
= vn
vnâˆ’1
vnâˆ’1
vnâˆ’2
Â· Â· Â·v4
v3
v3
v2
v2
v1
= Avnâˆ’1 Avnâˆ’2 Â· Â· Â·Av3 Av2 Av1 .
`E importante sottolineare il fatto che i guadagni che compaiono nel prodotto non sono
quelli calcolati per i singoli stadË† Ä± isolati, ma devono tenere conto dellâ€™interazione t ra
gli stadË† Ä± stessi.
Vediamo un esempio al riguardo, considerando un circuito formato dalla cascata
di due stadË† Ä± a emettitore comune.
+
âˆ’
+
âˆ’ 8R
3v
5C
5R
6R
4C4R
2v
3C
1C
1R

=== Chunk 235 ===
gli stadË† Ä± stessi.
Vediamo un esempio al riguardo, considerando un circuito formato dalla cascata
di due stadË† Ä± a emettitore comune.
+
âˆ’
+
âˆ’ 8R
3v
5C
5R
6R
4C4R
2v
3C
1C
1R
2R
2C
CCV
v
7R
S
3R
1
Per analizzare il guadagno ricorriamo alla rappresentazione nella forma di circuito
equivalente per le variazioni, sostituendo i transistori con i loro circuiti equivalent i a
parametri ibridi.
// //
7R
5
hfe
3R
1Rv1
R
ib2 3vib2hie
6R
ib1 2vib1hie
2R
hfe
Notiamo subito che in questo caso il guadagno del primo stadio ( A1 = v2/v1) non
` e pi` u dato semplicemente da âˆ’hfe R3/hie, ma va tenuta in considerazione anche la
resistenza vista allâ€™ingresso del secondo stadio, che risulta R5/ /R6/ /hie. Pertanto
A1 = âˆ’hfe R3/ /R5/ /R6/ /hie
hie
.
Tale guadagno risulta dunque signiï¬cativamente inferiore rispetto a quello del singolo
stadio isolato.
77

=== Chunk 236 ===
Da questa semplice analisi possiamo dedurre una regola di utilit` a generale: il
guadagno di tensione di due stadË† Ä± in cascata ` e uguale al prodotto dei guadagni di
tensione dei singoli stadË† Ä±, calcolati con gli stadË† Ä± stessi isolati, solo se la resistenza di
ingresso dello stadio a valle ` e inï¬nita o quella di uscita dello stadio a monte ` e nulla.
Infatti in ambedue questi casi lo stadio a valle non â€œcaricaâ€ quello a monte.
Anche il guadagno di corrente non ` e in generale pari al prodotto dei guadagni di
corrente dei singoli stadË† Ä± calcolati isolatamente, perchÂ´ e la corrente di ingresso di uno
stadio non ` e uguale a quella di uscita dello stadio precedente, a causa delle partizioni
che avvengono tra le varie resistenze.
Una relazione importante, che utilizzeremo nel seguito, ` e quella che ci fornisce
il guadagno di tensione di uno stadio in funzione del suo guadagno di corrente. Pos-
siamo scrivere il guadagno di tensione Av nella forma (usiamo i moduli per evitare

=== Chunk 237 ===
il guadagno di tensione di uno stadio in funzione del suo guadagno di corrente. Pos-
siamo scrivere il guadagno di tensione Av nella forma (usiamo i moduli per evitare
di preoccuparci della scelta dei versi delle correnti di ingresso e di uscita)
|Av| = |Ai|Râ€²
L
Ri
,
dove Râ€²
L ` e la resistenza eï¬€ettivamente vista in uscita, pari, per esempio nel caso dello
stadio a emettitore comune, alla resistenza di collettore con in parallelo la resistenza
di ingresso dello stadio successivo, e Ri ` e la resistenza di ingresso.
Consideriamo ora il problema della scelta della conï¬gurazione circuitale da
adottare per i varË† Ä± stadË† Ä±. Se vogliamo ottenere un guadagno di tensione maggiore
dellâ€™unit` a, ` e evidente che non possiamo utilizzare pi` u stadË† Ä± a collettore comune con-
nessi in cascata, dato che il guadagno di ciascuno di essi ` e minore dellâ€™unit` a. Anche
gli stadË† Ä± a base comune non si prestano bene al collegamento in cascata, visto che

=== Chunk 238 ===
nessi in cascata, dato che il guadagno di ciascuno di essi ` e minore dellâ€™unit` a. Anche
gli stadË† Ä± a base comune non si prestano bene al collegamento in cascata, visto che
il guadagno di tensione risultante ` e al pi` u pari a quello del solo ultimo stadio, come
possiamo facilmente dimostrare nel caso di stadË† Ä± CB uguali tra loro. Infatti la resi-
stenza complessiva vista in uscita Râ€²
L ` e il risultato del parallelo tra la resistenza di
collettore e quella complessiva di ingresso dello stadio successivo, che ` e minore (se ` e
presente un partitore di polarizzazione, per esempio) o uguale della Ri dello stadio
considerato. Quindi Râ€²
L < Ri e, ricordando che per lo stadio CB |Ai| < 1, possiamo
concludere che |Av| = |Ai|Râ€²
L/Ri < 1. Quindi ponendo in cascata pi` u stadË† Ä± a base
comune si ottiene un guadagno inferiore allâ€™unit` a.
Rimangono quindi solo gli stadË† Ä± a emettitore comune, i quali possono essere

=== Chunk 239 ===
L/Ri < 1. Quindi ponendo in cascata pi` u stadË† Ä± a base
comune si ottiene un guadagno inferiore allâ€™unit` a.
Rimangono quindi solo gli stadË† Ä± a emettitore comune, i quali possono essere
combinati per ottenere un guadagno pi` u grande di quello di un singolo stadio poichÂ´ e
sia il loro guadagno di tensione sia quello di corrente possono essere molto maggio-
ri dellâ€™unit` a. StadË† Ä± a base comune o a collettore comune possono essere utilizzati
allâ€™ingresso o allâ€™uscita di una catena multistadio nel caso sia necessario ottenere
particolari valori per le resistenze di ingresso e di uscita.
Quanto detto vale anche per gli ampliï¬catori a FET, per i quali si possono
realizzare ampliï¬catori multistadio basati sulla conï¬gurazione a source comune.
8.13* Teorema di Miller
Nello studio degli ampliï¬catori a transistori pu` o tornare utile in alcuni casi (so-
prattutto nellâ€™analisi, che vedremo pi` u avanti, del comportamento in alta frequenza )

=== Chunk 240 ===
8.13* Teorema di Miller
Nello studio degli ampliï¬catori a transistori pu` o tornare utile in alcuni casi (so-
prattutto nellâ€™analisi, che vedremo pi` u avanti, del comportamento in alta frequenza )
lâ€™applicazione del teorema di Miller, che ci consente di sostituire unâ€™impedenza con-
nessa tra due nodi con due impedenze connesse tra tali nodi e la massa.
Consideriamo una generica rete elettrica, nella quale identiï¬chiamo tre nodi: i
nodi 1 e 2, tra i quali ` e connessa unâ€™impedenza Z12 e un nodo di riferimento, indicato
con 0. Se conosciamo il rapporto k tra le tensioni V1 e V2 misurate, rispettivamente,
78

=== Chunk 241 ===
tra i nodi 1 e 2 rispetto al nodo 0, possiamo deï¬nire una rete elettrica equivalente,
nella quale lâ€™impedenza Z12 ` e stata rimossa e sono state invece inserite due impedenze
Zâ€²
1 e Zâ€²
2, rispettivamente tra il nodo 1 e il nodo 0 e tra il nodo 2 e il nodo 0, il cui
valore ` e dato da
Zâ€²
1 = Z12
1 âˆ’ k
Zâ€²
2 = Z12k
k âˆ’ 1.
2
0
1Zâ€™ 2Zâ€™
12Z
1 2 1
0
Questo teorema va usato con attenzione, notando che lâ€™equivalenza tra le due reti ` e
legata alla conoscenza del rapporto k, che deve essere valutabile sulla rete originaria.
In particolare, come vedremo nel seguito, il teorema di Miller risulter` a utile quan-
do potremo supporre che k sia sostanzialmente indipendente dalla frequenza nella
gamma di frequenze di nostro interesse, e pari al valore k0 a bassa frequenza.
79

=== Chunk 242 ===
9. Analisi del comportamento in frequenza degli ampliï¬catori
9.1 Concetti generali
Nel seguito prenderemo in esame il comportamento in frequen za degli ampliï¬cato-
ri, che ï¬no a ora abbiamo studiato nel cosiddetto limite dell e â€œmedie frequenzeâ€,
in cui i condensatori che compaiono nel circuito vengono con siderati corto circuiti
dal punto di vista delle variazioni e circuiti aperti per il f unzionamento in conti-
nua. Analogamente le induttanze sono state considerate cir cuiti aperti per il segnale
variabile nel tempo e corto circuiti per il funzionamento in continua. Un simile com-
portamento corrisponderebbe per` o alla realt` a soltanto s e tutti i componenti reattivi
utilizzati avessero valore tendente allâ€™inï¬nito e se i comp onenti elettronici avessero
davvero caratteristiche del tutto indipendenti dalla freq uenza, come abbiamo ï¬nora
supposto.
In realt` a la presenza di componenti reattivi (condensator i e induttanze) deter-

=== Chunk 243 ===
davvero caratteristiche del tutto indipendenti dalla freq uenza, come abbiamo ï¬nora
supposto.
In realt` a la presenza di componenti reattivi (condensator i e induttanze) deter-
mina una dipendenza dalla frequenza di tutti i parametri car atteristici di un circuito
elettronico, in particolare del modulo e della fase del guad agno. Per lo studio di tale
dipendenza risulta conveniente ricorrere a un formalismo b asato su un concetto pi` u
ampio di frequenza, la cosiddetta â€œfrequenza generalizzat aâ€, indicata mediante la va-
riabile complessa s, nellâ€™ambito della Trasformata di Laplace. Tale trasforma ta sar` a
molto brevemente introdotta nel seguito, trattandone solt anto gli aspetti necessarË† Ä±
per il nostro studio degli ampliï¬catori.
Introdurremo, senza dimostrazione, alcuni risultati di ba se della teoria delle reti
elettriche, tra cui le propriet` a delle funzioni di trasfer imento, dopodichÂ´ e presenteremo

=== Chunk 244 ===
Introdurremo, senza dimostrazione, alcuni risultati di ba se della teoria delle reti
elettriche, tra cui le propriet` a delle funzioni di trasfer imento, dopodichÂ´ e presenteremo
le regole di base per il tracciamento dei diagrammi di Bode e l e deï¬nizioni generali
per lo studio della risposta in frequenza degli ampliï¬cator i.
9.2 La trasformata di Laplace
`E noto dallâ€™Elettrotecnica che il comportamento nel tempo d i una rete elettrica lineare
pu` o essere descritto da un sistema di equazioni integro-di ï¬€erenziali, che corrispon-
dono allâ€™imporre, istante per istante, i principË† Ä± di Kirch hoï¬€ alle maglie o ai nodi.
Consideriamo, per esempio, il caso delle equazioni alle mag lie: la relazione tra la
corrente e la tensione ai capi di ciascun elemento circuital e pu` o essere scritta (senza
entrare nel dettaglio delle condizioni iniziali e delle var iabili di stato):
v = Ri per le resistenze
v = Ldi
dt per le induttanze
v = 1
C
âˆ«
idt per i condensatori .

=== Chunk 245 ===
entrare nel dettaglio delle condizioni iniziali e delle var iabili di stato):
v = Ri per le resistenze
v = Ldi
dt per le induttanze
v = 1
C
âˆ«
idt per i condensatori .
Per esempio, se volessimo studiare un circuito a una sola mag lia, come quello rap-
presentato in ï¬gura, potremmo scrivere una equazione corri spondente a imporre che
la somma delle cadute di tensione sulla maglia sia nulla:
âˆ’vs + Ri + Ldi
dt = 0 .
Un circuito comunque complesso sar` a rappresentato da un si stema di equazioni sia
diï¬€erenziali (per le induttanze) sia integrali (per i conde nsatori). Tale sistema pu` o es-
sere trasformato sempre in un sistema di equazioni diï¬€erenz iali a coeï¬ƒcienti costanti,
se deriviamo ciascun termine rispetto al tempo, eliminando cos` Ä± i termini integrali.
80

=== Chunk 246 ===
s
L
R
i
v
La risoluzione di un tale sistema di equazioni diï¬€erenziali ` e in generale di una
certa complessit` a. Risulta quindi molto utile la tecnica d ella trasformata di Laplace,
che ci permette di passare da un sistema di equazioni diï¬€eren ziali del secondo ordine
a un sistema di equazioni algebriche lineari.
Cos` Ä± come la trasformata di Fourier ci permette di rapprese ntare una generica
funzione del tempo come sovrapposizione lineare (tramite l â€™integrale di Fourier) di
funzioni sinusoidali e cosinusoidali della frequenza, la t rasformata di Laplace ci con-
sente di rappresentare una generica funzione del tempo come sovrapposizione lineare
di funzioni di una variabile s, deï¬nita frequenza generalizzata. La frequenza gene-
ralizzata s = Ïƒ + jÏ‰ ` e complessa e rappresenta una classe di eccitazioni elemen tari
della rete pi` u vasta di quella descritta dalla pulsazione r eale Ï‰. Mentre nella trasfor-

=== Chunk 247 ===
ralizzata s = Ïƒ + jÏ‰ ` e complessa e rappresenta una classe di eccitazioni elemen tari
della rete pi` u vasta di quella descritta dalla pulsazione r eale Ï‰. Mentre nella trasfor-
mata di Fourier le eccitazioni elementari (funzioni di base ) sono del tipo ejÏ‰t , nella
trasformata di Laplace le funzioni di base sono del tipo
est = e(Ïƒ+jÏ‰)t = eÏƒtejÏ‰t = eÏƒt [cos(Ï‰t) + jsen(Ï‰t)] .
Corrispondono pertanto, oltre che alle funzioni sinusoida li e cosinusoidali della base di
Fourier (quando Ïƒ = 0) a oscillazioni smorzate (per Ïƒ < 0), a oscillazioni di ampiezza
crescente esponenzialmente (per Ïƒ > 0) e a esponenziali crescenti o decrescenti (per
Ï‰ = 0).
Matematicamente la trasformata di Laplace ` e deï¬nita dal se guente integrale
F(s) =
âˆ« âˆ
0
f(t)eâˆ’stdt,
dove f(t) ` e una generica funzione del tempo. `E possibile dimostrare facilmente che
se F(s) ` e la trasformata di Laplace di f(t), lâ€™integrale di f(t) avr` a come trasformata
(1/s)F(s) e la derivata di f(t) avr` a come trasformata sF(s).

=== Chunk 248 ===
se F(s) ` e la trasformata di Laplace di f(t), lâ€™integrale di f(t) avr` a come trasformata
(1/s)F(s) e la derivata di f(t) avr` a come trasformata sF(s).
`E proprio questâ€™ultima importante propriet` a che ci consen te, tramite la trasfor-
mata di Laplace, di trasformare un sistema di equazioni diï¬€e renziali a coeï¬ƒcien-
ti costanti in un sistema di equazioni algebriche lineari. I n particolare, si ricava
una regola operativa particolarmente semplice: ogni indut tanza viene sostituita da
unâ€™impedenza di valore Ls e ogni condensatore da unâ€™impedenza di valore 1 /(Cs),
dopodichÂ´ e le equazioni alle maglie o ai nodi si scrivono seg uendo le stesse regole incon-
trate per la risoluzione dei circuiti puramente resistivi, dove al posto delle resistenze
abbiamo impedenze di valore complesso. `E anche possibile introdurre facilmente il
valore delle condizioni iniziali, ma non ci occuperemo di qu esto aspetto.
81

=== Chunk 249 ===
9.3 Funzioni di rete e funzioni di trasferimento
Si deï¬nisce funzione di rete il rapporto tra due generiche gr andezze elettriche presenti
in due punti di una rete, espresse nel dominio della frequenz a generalizzata: pu` o
trattarsi delle tensioni su due porte della rete, delle corr enti su due rami o, pi` u in
generale, anche del rapporto tra una corrente e una tensione o viceversa. Trattandosi
di due grandezze elettriche qualunque, non ` e detto che esis ta tra le stesse una relazione
causale. Si parla invece di funzione di trasferimento (un co ncetto pi` u restrittivo di
quello di funzione di rete) nel caso del rapporto tra una gran dezza elettrica in un
punto della rete e unâ€™altra grandezza elettrica che ne ` e la c ausa, ambedue espresse nel
dominio della frequenza generalizzata. Un tipico esempio d i funzione di trasferimento
` e il rapporto tra la tensione di uscita e quella di ingresso d i un ampliï¬catore: il segnale

=== Chunk 250 ===
dominio della frequenza generalizzata. Un tipico esempio d i funzione di trasferimento
` e il rapporto tra la tensione di uscita e quella di ingresso d i un ampliï¬catore: il segnale
in uscita ` e la diretta conseguenza di quello in ingresso, in fatti si annulla se il segnale
di ingresso viene rimosso. Vediamo un esempio di un circuito molto semplice in cui
` e possibile individuare delle funzioni di trasferimento e delle funzioni di rete che non
sono funzioni di trasferimento (tutte le funzioni di trasfe rimento sono anche funzioni
di rete).
2R
VS
VA VB
3R
4R
1R
Sono funzioni di trasferimento VA/VS e VB/VS, poichÂ´ e VS ` e la causa sia di VA sia di
VB, mentre VA/VB o VB/VA sono funzioni di rete, visto che VB non ` e la causa che
produce VA e VA non ` e la causa che produce VB.
9.4 La funzione di trasferimento nel dominio della frequenza general izzata
Lâ€™andamento in s di una qualsiasi grandezza elettrica Xu(s) del circuito in risposta

=== Chunk 251 ===
9.4 La funzione di trasferimento nel dominio della frequenza general izzata
Lâ€™andamento in s di una qualsiasi grandezza elettrica Xu(s) del circuito in risposta
allâ€™azione di unâ€™altra grandezza elettrica Xi(s) applicata in un qualunque punto della
rete pu` o essere calcolato risolvendo un sistema lineare co n la regola di Kramer. `E
possibile dimostrare che la funzione di trasferimento A(s) tra la grandezze Xu(s) e
Xi(s) pu` o essere sempre espresso come rapporto di polinomi in s a coeï¬ƒcienti reali,
con la propriet` a ulteriore, derivante da ragioni di realiz zabilit` a ï¬sica, che il grado
del numeratore di tale rapporto ` e sempre minore o uguale di q uello del denominatore
(questa limitazione non esiste nel caso di una funzione di re te che non sia una funzione
di trasferimento, perchÂ´ e non si pongono problemi di realiz zabilit` a ï¬sica, dato che la
grandezza al denominatore non ` e la causa di quella al numera tore).
A(s) = amsm + amâˆ’1smâˆ’1 + Â·Â·Â·+ a1s + a0

=== Chunk 252 ===
di trasferimento, perchÂ´ e non si pongono problemi di realiz zabilit` a ï¬sica, dato che la
grandezza al denominatore non ` e la causa di quella al numera tore).
A(s) = amsm + amâˆ’1smâˆ’1 + Â·Â·Â·+ a1s + a0
sn + bnâˆ’1snâˆ’1 + Â·Â·Â·+ b1s + b0
, m â‰¤ n.
82

=== Chunk 253 ===
Mentre il numeratore della funzione di trasferimento dipen de dalla scelta della gran-
dezza di ingresso e di quella di uscita, il denominatore ` e in vece indipendente da tale
scelta ed ` e caratteristico della rete (corrisponde infatt i, nella regola di Kramer, al
determinante della matrice che descrive la rete). Inoltre, il grado del polinomio al
denominatore ` e pari al numero di elementi reattivi indipen denti che compaiono nella
rete ( per esempio, due condensatori non sono indipendenti t ra loro se formano una
maglia impropria, vale a dire una maglia formata di soli cond ensatori).
La funzione di trasferimento pu` o anche essere scritta nell a forma
A(s) = am
(s âˆ’ sz1 )(s âˆ’ sz2 ) Â·Â·Â·(s âˆ’ szm )
(s âˆ’ sp1 )(s âˆ’ sp2 ) Â·Â·Â·(s âˆ’ spn ) ,
dove gli szi sono le radici del polinomio al numeratore (dette zeri, perc hÂ´ e si ha
A(szi ) = 0 e gli spj sono le radici del polinomio al denominatore, dette poli. Co -

=== Chunk 254 ===
dove gli szi sono le radici del polinomio al numeratore (dette zeri, perc hÂ´ e si ha
A(szi ) = 0 e gli spj sono le radici del polinomio al denominatore, dette poli. Co -
me abbiamo gi` a detto, il polinomio al denominatore non dipe nde dalla scelta delle
grandezze di ingresso e di uscita e il suo grado ` e pari al nume ro di elementi reattivi
indipendenti, quindi i poli sono pari anchâ€™essi al numero di tali elementi e sono ca-
ratteristici della rete, vale a dire gli stessi per ogni funz ione di trasferimento relativa
a quella rete.
PoichÂ´ e sia il polinomio a numeratore sia quello a denominat ore hanno coeï¬ƒcienti
reali, gli zeri e i poli potranno essere reali o complessi con iugati. La presenza di poli
con parte reale positiva indica che il sistema ` e in grado di p rodurre in uscita un segnale
di ampiezza non limitata, in corrispondenza a un segnale di i ngresso limitato; in altre
parole corrisponde a dire che il sistema ` e instabile. I circ uiti dei quali ci occuperemo

=== Chunk 255 ===
di ampiezza non limitata, in corrispondenza a un segnale di i ngresso limitato; in altre
parole corrisponde a dire che il sistema ` e instabile. I circ uiti dei quali ci occuperemo
saranno di solito stabili, quindi tutti i loro poli avranno p arte reale negativa.
Spesso sia i poli sia gli zeri sono reali e negativi (anche se n ulla vieta, anche per
un sistema stabile, che uno o pi` u zeri abbiano parte reale po sitiva), quindi, ogni volta
che si hanno poli o zeri reali, si ` e soliti fare una sostituzi one puramente formale: al
posto di âˆ’szi si pone Ï‰zi e al posto di âˆ’spj si pone Ï‰pj , ottenendo
A(s) = am
(s + Ï‰z1 )(s + Ï‰z2 ) Â·Â·Â·(s + Ï‰zm )
(s + Ï‰p1 )(s + Ï‰p2 ) Â·Â·Â·(s + Ï‰pn ) .
`E importante ribadire che si tratta di una sostituzione pura mente formale, dato che
il contenuto informativo della rappresentazione rimane in alterato.
Unâ€™operazione con un signiï¬cato tuttâ€™altro che formale ` e i nvece quella che consi-

=== Chunk 256 ===
il contenuto informativo della rappresentazione rimane in alterato.
Unâ€™operazione con un signiï¬cato tuttâ€™altro che formale ` e i nvece quella che consi-
ste nel sostituire s con jÏ‰. In tal caso si passa dalla variabile complessa s, corrispon-
dente alla frequenza generalizzata, alla variabile immagi naria jÏ‰ dove Ï‰ corrisponde
alla pulsazione â€œï¬sicaâ€ ( Ï‰ = 2 Ï€f, dove f ` e la frequenza â€œï¬sicaâ€). Questa operazio-
ne corrisponde anche al passaggio dalla trasformata di Lapl ace alla trasformata di
Fourier.
A(jÏ‰) = am
(jÏ‰ + Ï‰z1 )(jÏ‰ + Ï‰z2 ) Â·Â·Â·(jÏ‰ + Ï‰zm )
(jÏ‰ + Ï‰p1 )(jÏ‰ + Ï‰p2 ) Â·Â·Â·(jÏ‰ + Ï‰pn ) .
Si perde quindi lâ€™informazione relativa alla parte reale di s, dato che rimane solo la
parte immaginaria: A(jÏ‰) descrive il comportamento del circuito in regime sinusoi-
dale.
9.5 Il metodo della resistenza vista
Nel caso in cui si abbia una rete elettrica nella quale ` e pres ente un solo elemento
reattivo o, pi` u in generale, una porzione di una rete elettr ica identiï¬cabile come non
83

=== Chunk 257 ===
interagente con il resto della rete e contenente un solo elem ento reattivo, il polo pu` o
essere calcolato con un metodo estremamente semplice, dett o metodo della resistenza
vista.
Innanzitutto ricordiamo che i poli di una rete sono caratter istici della rete stessa
e quindi rimarranno gli stessi per tutte le funzioni di trasf erimento di tale rete e delle
reti a essa equivalenti.
Consideriamo una generica rete contenente generatori indi pendenti, generatori
dipendenti, resistenze e un solo elemento reattivo che supp oniamo essere un con-
densatore (potremmo ripetere la stessa dimostrazione, in m odo del tutto analogo,
considerando unâ€™induttanza invece del condensatore). Pon iamo in evidenza i nodi
tra i quali ` e connesso il condensatore C:
C
Dal punto di vista della porta alla quale ` e connesso il conde nsatore, la rete pu` o
essere rappresentata con il suo equivalente di Thevenin, co stituito da un generatore

=== Chunk 258 ===
C
Dal punto di vista della porta alla quale ` e connesso il conde nsatore, la rete pu` o
essere rappresentata con il suo equivalente di Thevenin, co stituito da un generatore
di tensione di Thevenin Vth, di valore pari alla tensione misurata a vuoto sulla porta
a cui ` e connesso C e da una resistenza di Thevenin Rth, di valore pari alla resistenza
vista dalla porta a cui ` e connesso C, quando tutti i generatori indipendenti della
rete sono disattivati (cortocircuitati i generatori indip endenti di tensione e aperti i
generatori indipendenti di corrente).
th
thR
v
C
Il polo di questa rete pu` o essere facilmente calcolato anda ndo a valutare la funzione
di trasferimento tra Vth e Vc, la tensione ai capi del condensatore.
Notiamo che nel dominio della frequenza generalizzata rapp resentiamo le gran-
dezze elettriche con lettere maiuscole e pedice minuscolo. Nel seguito adotteremo
tale convenzione nello studio di tutti i circuiti linearizz ati, per i quali considereremo

=== Chunk 259 ===
dezze elettriche con lettere maiuscole e pedice minuscolo. Nel seguito adotteremo
tale convenzione nello studio di tutti i circuiti linearizz ati, per i quali considereremo
sempre di eï¬€ettuare unâ€™analisi nel dominio della frequenza generalizzata.
84

=== Chunk 260 ===
Sulla base della procedura indicata nel paragrafo 9.2, poss iamo scrivere
Vc = Vth
1
Cs
Rth + 1
Cs
= Vth
1
RthC
s + 1
RthC
,
quindi il polo vale sp = âˆ’1/(RthC), Ï‰p = 1 /(RthC). Questa espressione si pu` o quindi
usare in tutte le situazioni in cui si ha una rete con un solo co ndensatore; di solito,
Rth si deï¬nisce resistenza vista dal condensatore e si indica co n RV C .
Vediamo un semplice esempio di applicazione del metodo dell a resistenza vista.
Prendiamo in esame il circuito sotto riportato, nel quale ` e presente un solo elemento
reattivo e determiniamone il polo.
2
1
s
C
R
RV
La resistenza vista da C risulta RV C = R2/ /R1, dato che per la sua valutazione
dobbiamo considerare Vs cortocircuitato. Quindi
Ï‰p = 1
RV C C = 1
CR1/ /R2
.
9.6 Calcolo della funzione di trasferimento
Per determinare la funzione di trasferimento di un circuito si pu` o procedere sosti-
tuendo agli elementi reattivi le opportune impedenze (in fu nzione della frequenza

=== Chunk 261 ===
Per determinare la funzione di trasferimento di un circuito si pu` o procedere sosti-
tuendo agli elementi reattivi le opportune impedenze (in fu nzione della frequenza
generalizzata) e poi svolgere formalmente i calcoli come se si stesse trattando un
circuito puramente resistivo. Questa procedura, tuttavia , risulta particolarmente te-
diosa e soggetta a frequenti sviste anche nei casi pi` u sempl ici. Cercheremo quindi di
evitarla ogni volta che sar` a possibile.
Vedremo ora un esempio relativo a un circuito elementare e ca lcoleremo la fun-
zione di trasferimento sia con il metodo, sconsigliato, sop ra descritto sia con una
procedura pi` u semplice, basata su una tecnica di â€œispezion eâ€ della rete.
Il circuito che considereremo ` e un partitore formato da una resistenza con in
serie un parallelo resistenza-condensatore:
1
2s u
R
C
V R V
85

=== Chunk 262 ===
Procedendo con la tecnica standard otteniamo
A(s) = Vu
Vs
= R2
R1/ / 1
Cs + R2
= R2
R1/(Cs)
R1+1/(Cs) + R2
= R2
R1/(Cs)+R2R1+R2/(Cs)
R1+1/(Cs)
= R2(R1Cs + 1)
R1 + R2 + R2R1Cs
=
R1R2C
(
s + 1
R1C
)
R1R2C
(
s + R1+R2
R2R1C
) =
s + 1
R1C
s + R1+R2
R2R1C
.
Quindi, anche per un circuito cos` Ä± semplice, si ` e dovuto sv olgere un calcolo abbastanza
complicato.
Tale risultato si sarebbe potuto ricavare in modo molto pi` u semplice utilizzando
il metodo della resistenza vista e dellâ€™analisi dei guadagn i a zero e allâ€™inï¬nito. Infatti
il sistema ha un solo polo, avendo un solo elemento reattivo ( C), e baster` a quindi
valutare la resistenza vista da tale condensatore. Quindi
RV C = R1/ /R2 = R1R2
R1 + R2
.
Quindi possiamo scrivere che
Ï‰p = 1
CRV C
= R1 + R2
R1R2C .
Il polo trovato coincide con quello che avevamo determinato con la precedente proce-
dura. Osserviamo che per frequenza tendente allâ€™inï¬nito A(jÏ‰) tende allâ€™unit` a perchÂ´ e

=== Chunk 263 ===
CRV C
= R1 + R2
R1R2C .
Il polo trovato coincide con quello che avevamo determinato con la precedente proce-
dura. Osserviamo che per frequenza tendente allâ€™inï¬nito A(jÏ‰) tende allâ€™unit` a perchÂ´ e
il condensatore diventa un corto circuito ( A(âˆ) = 1). Se il valore allâ€™inï¬nito della
funzione di trasferimento ` e diverso da zero, il numero di ze ri deve essere uguale al
numero dei poli (se invece il numero di zeri fosse minore di qu ello dei poli, la funzio-
ne di trasferimento tenderebbe a zero per frequenza inï¬nita ). Quindi, lâ€™espressione
completa della funzione di trasferimento risulta:
A(s) = A(âˆ)s + Ï‰z
s + Ï‰p
,
dove il coeï¬ƒciente moltiplicativo di fronte alla frazione ` e proprio A(âˆ), essendo la
frazione scritta nella forma con coeï¬ƒcienti unitarË† Ä± dei te rmini in s.
Notiamo inoltre che, per frequenza nulla,
A(0) = A(âˆ)Ï‰z
Ï‰p
,
quindi esiste una relazione che lega tra loro il valore della funzione di trasferimento

=== Chunk 264 ===
Notiamo inoltre che, per frequenza nulla,
A(0) = A(âˆ)Ï‰z
Ï‰p
,
quindi esiste una relazione che lega tra loro il valore della funzione di trasferimento
a zero, quello a inï¬nito e i valori del polo e dello zero. In par ticolare, possiamo
determinare il valore dello zero a partire da quello del polo e dai due guadagni (a
zero e a inï¬nito):
Ï‰z = Ï‰p
A(0)
A(âˆ) = R1 + R2
R1R2C
R2
R1 + R2
= 1
R1C ,
86

=== Chunk 265 ===
che coincide con quanto trovato con il metodo visto preceden temente. Abbiamo
quindi tutti gli elementi per scrivere lâ€™espressione della funzione di trasferimento,
determinati in modo molto pi` u semplice che attraverso la pr ocedura algebrica vista
prima. `E importante sottolineare che la diï¬€erenza di complessit` a tra la procedura
â€œper ispezioneâ€ appena vista e quella algebrica precedente diventa molto pi` u grande
non appena il numero di componenti nel circuito aumenta e que sto comprende anche
generatori comandati.
Vediamo inï¬ne un metodo per determinare lo zero, alternativ o a quello basato
sul rapporto tra il guadagno a zero e quello allâ€™inï¬nito. Oss erviamo che in corri-
spondenza dello zero la funzione di trasferimento deve annu llarsi: questo si veriï¬ca
se lâ€™impedenza formata dal parallelo di R1 e C assume valore inï¬nito. Ci` o non pu` o
veriï¬carsi per alcun valore della frequenza ï¬sica, ma avvie ne per un opportuno valore
della frequenza generalizzata s:
Z(s) = R1/ / 1

=== Chunk 266 ===
veriï¬carsi per alcun valore della frequenza ï¬sica, ma avvie ne per un opportuno valore
della frequenza generalizzata s:
Z(s) = R1/ / 1
Cs = R1
R1Cs + 1 ,
quindi avr` a valore inï¬nito quando il denominatore tende a z ero, R1Cs + 1 = 0, da
cui si ricava che sz = âˆ’1/(R1C) e, dunque, che Ï‰z = 1 /(R1C).
La scelta dellâ€™una o dellâ€™altra tecnica per la determinazio ne dello zero dipende
dal circuito considerato: talvolta pu` o essere molto sempl ice calcolare i valori del
guadagno a zero e allâ€™inï¬nito e complicato invece valutare l o zero per ispezione; altre
volte la situazione pu` o essere rovesciata. In alcuni casi p u` o essere semplice calcolare
lo zero per ispezione e i guadagni a zero e allâ€™inï¬nito: in tal caso si pu` o fare a meno di
calcolare la resistenza vista e valutare il polo a partire da llo zero e dai due guadagni.
Inoltre, se ci sono pi` u zeri e pi` u poli, pu` o essere utile ap plicare ambedue i metodi, in

=== Chunk 267 ===
calcolare la resistenza vista e valutare il polo a partire da llo zero e dai due guadagni.
Inoltre, se ci sono pi` u zeri e pi` u poli, pu` o essere utile ap plicare ambedue i metodi, in
modo da determinare tutti gli zeri fuorchÂ´ e uno per ispezion e e lâ€™ultimo sfruttando la
conoscenza dei poli e del guadagno a zero e a inï¬nito.
9.7 Diagrammi di Bode
In questo paragrafo presenteremo una trattazione sempliï¬c ata dei diagrammi di Bode,
che verranno poi esaminati pi` u in dettaglio in altri corsi. I diagrammi di Bode oï¬€rono
una tecnica conveniente per la rappresentazione dellâ€™anda mento del modulo e della
fase di una funzione di trasferimento, in funzione della fre quenza â€œï¬sicaâ€. Nella nostra
trattazione considereremo soltanto il caso di poli e zeri re ali, trascurando quindi lo
studio del caso, peraltro abbastanza comune nella pratica, di poli o zeri complessi
coniugati.
Il modulo della funzione di trasferimento viene espresso in decibel, che corri-

=== Chunk 268 ===
studio del caso, peraltro abbastanza comune nella pratica, di poli o zeri complessi
coniugati.
Il modulo della funzione di trasferimento viene espresso in decibel, che corri-
spondono a dieci volte il logaritmo in base dieci del rapport o tra il quadrato del
valore del modulo stesso e un valore di riferimento, che nel c aso della funzione di
trasferimento corrisponde allâ€™unit` a. Il motivo per cui si considera il modulo quadrato
della funzione di trasferimento sta nel fatto che si indican o in decibel i rapporti di
potenza e in questo caso ci si riferisce a una potenza convenz ionale, proporzionale al
quadrato dellâ€™ampiezza delle grandezze (tensione o corren te) di ingresso e di uscita.
Si parla di potenza convenzionale perchÂ´ e la potenza reale d ipenderebbe dalle eï¬€ettive
resistenze sulle quali le tensioni (o correnti) di ingresso e di uscita sono applicate, e
quindi anche i valori delle resistenze comparirebbero nel r apporto.

=== Chunk 269 ===
resistenze sulle quali le tensioni (o correnti) di ingresso e di uscita sono applicate, e
quindi anche i valori delle resistenze comparirebbero nel r apporto.
Quanto detto pu` o essere sintetizzato nella semplice espre ssione
|A(jÏ‰)|(dB) = 10 log 10 |A(jÏ‰)|2 = 20 log 10 |A(jÏ‰)|,
87

=== Chunk 270 ===
che ci fornisce la relazione tra il valore del modulo della fu nzione di trasferimento e
la sua rappresentazione in decibel.
Data la struttura precedentemente indicata per A(jÏ‰), si ha, ricordando che il
logaritmo di un prodotto di due o pi` u fattori corrisponde al la somma dei logaritmi
di ciascuno di tali fattori:
|A(jÏ‰)|(dB) =20 log 10 |am| + 20 log 10
âˆš
Ï‰2 + Ï‰2z1 + 20 log 10
âˆš
Ï‰2 + Ï‰2z2 + Â·Â·Â·
+ 20 log 10
âˆš
Ï‰2 + Ï‰2zm âˆ’ 20 log 10
âˆš
Ï‰2 + Ï‰2p1
âˆ’ 20 log 10
âˆš
Ï‰2 + Ï‰2p2 âˆ’ Â·Â·Â· âˆ’20 log 10
âˆš
Ï‰2 + Ï‰2pn .
Con unâ€™ulteriore manipolazione questa espressione pu` o es sere scritta nella forma
|A(jÏ‰)|(dB) =20 log 10 |am| + 20 log 10
|Ï‰z1 ||Ï‰z2 |Â·Â·Â·|Ï‰zm |
|Ï‰p1 ||Ï‰p2 |Â·Â·Â·|Ï‰pn |
+ 20 log 10
âˆš
1 + Ï‰2
Ï‰2z1
+ 20 log 10
âˆš
1 + Ï‰2
Ï‰2z2
+ Â·Â·Â·+ 20 log 10
âˆš
1 + Ï‰2
Ï‰2zm
âˆ’ 20 log 10
âˆš
1 + Ï‰2
Ï‰2p1
âˆ’ 20 log 10
âˆš
1 + Ï‰2
Ï‰2p2
âˆ’ Â·Â·Â· âˆ’20 log 10
âˆš
1 + Ï‰2
Ï‰2pn
.
`E perci` o possibile tracciare il graï¬co del modulo di A(jÏ‰) (in scala logaritmica, e

=== Chunk 271 ===
âˆš
1 + Ï‰2
Ï‰2zm
âˆ’ 20 log 10
âˆš
1 + Ï‰2
Ï‰2p1
âˆ’ 20 log 10
âˆš
1 + Ï‰2
Ï‰2p2
âˆ’ Â·Â·Â· âˆ’20 log 10
âˆš
1 + Ï‰2
Ï‰2pn
.
`E perci` o possibile tracciare il graï¬co del modulo di A(jÏ‰) (in scala logaritmica, e
quindi lineare in dB) come somma di contributi tutti dello st esso tipo, della forma
Ki(jÏ‰) = 20 log 10
âˆš
1 + Ï‰2
Ï‰2
i
.
Notiamo che per Ï‰ â‰ª Ï‰i il secondo termine sotto radice ` e trascurabile rispetto
allâ€™unit` a, quindi Ki(jÏ‰) â‰ƒ 0. Se invece Ï‰ â‰« Ï‰i, lâ€™unit` a ` e trascurabile e il termine
Ki(jÏ‰) pu` o essere approssimato nel modo seguente
Ki(jÏ‰) â‰ƒ 20 log 10
|Ï‰|
|Ï‰i|.
PoichÂ´ e i diagrammi di Bode si tracciano su una scala doppiam ente logaritmica (lo-
garitmica sia sullâ€™asse delle ascisse sia su quello delle or dinate), il termine Ki(jÏ‰)
dar` a, perÏ‰ â‰« Ï‰i, una semiretta con pendenza di 20 dB/dec, cio` e con unâ€™incli nazione
tale da determinare un aumento di 20 dB per ogni variazione de lla frequenza corri-
spondente a un fattore 10. Per Ï‰ â‰ª Ï‰i, invece, il termine K(jÏ‰) sar` a rappresentato

=== Chunk 272 ===
tale da determinare un aumento di 20 dB per ogni variazione de lla frequenza corri-
spondente a un fattore 10. Per Ï‰ â‰ª Ï‰i, invece, il termine K(jÏ‰) sar` a rappresentato
da una semiretta orizzontale, coincidente con lâ€™asse delle ascisse. Complessivamente
quindi il diagramma asintotico di Bode (detto asintotico pe rchÂ´ e tendente a essere
esatto nei due limiti di Ï‰ â‰« Ï‰i e Ï‰ â‰ª Ï‰i ` e costituito da una spezzata, formata da
due semirette che si incontrano nel punto Ï‰ = Ï‰i. I termini corrispondenti ai poli
avranno un analogo diagramma asintotico, con lâ€™unica diï¬€er enza che la pendenza per
Ï‰ â‰« Ï‰i sar` a negativa invece che positiva:
Il termine
20 log 10 |am| + 20 log 10
|Ï‰z1 ||Ï‰z2 |Â·Â·Â·|Ï‰zm |
|Ï‰p1 ||Ï‰p2 |Â·Â·Â·|Ï‰pn |
88

=== Chunk 273 ===
0
0.1 1 10 100
1k
10k 100k
(Hz)f  
contributo di uno zero
contributo di un polo
40
20
âˆ’20
âˆ’40
f  
f  z
p
  (dB)
F Ï‰|   (j  )|
rappresenta una semplice traslazione verticale del diagra mma risultante dai contributi
dei varË† Ä± poli e zeri. Notiamo che nel punto angoloso corrisp ondente a Ï‰ = Ï‰i lâ€™eï¬€ettivo
valore del termine K(jÏ‰) risulta
K(jÏ‰i) = 20 log 10
âˆš
1 + Ï‰i
Ï‰i
= 20 log 10
âˆš
2 = 3 dB .
Quindi, in corrispondenza delle frequenze di zero il diagra mma reale si trova 3 dB al
di sopra dei quello asintotico e, analogamente, in corrispo ndenza delle frequenze di
polo il diagramma reale si trova 3 dB al di sotto di quello asin totico.
Per quanto riguarda invece il diagramma di fase, rappresent ato in scala logaritmi-
ca per le frequenze, ma lineare per gli angoli, espressi in ra dianti, avremo innanzitutto
un termine additivo Ï€ nel caso in cui il coeï¬ƒciente am sia negativo e ciascun termine
del tipo ( jÏ‰ + Ï‰i) dar` a un contibuto corrispondente alla propria fase: arct g(Ï‰/Ï‰i).

=== Chunk 274 ===
un termine additivo Ï€ nel caso in cui il coeï¬ƒciente am sia negativo e ciascun termine
del tipo ( jÏ‰ + Ï‰i) dar` a un contibuto corrispondente alla propria fase: arct g(Ï‰/Ï‰i).
In realt` a dovremmo considerare una arcotangente a quattro quadranti; se utilizzia-
mo una arcotangente come quella comunemente impiegata, deï¬ nita nel primo e nel
quarto quadrante, dobbiamo aggiungere un termine Ï€ per ogni zero o polo positivo.
Complessivamente, quindi, abbiamo
Ì¸A(jÏ‰) = 1 âˆ’ sgn(am)
2 Ï€ + arctg
( Ï‰
Ï‰z1
)
+ arctg
( Ï‰
Ï‰z2
)
+ Â·Â·Â·+ arctg
( Ï‰
Ï‰zm
)
âˆ’ arctg
( Ï‰
Ï‰p1
)
âˆ’ arctg
( Ï‰
Ï‰p2
)
âˆ’ Â·Â·Â· âˆ’arctg
( Ï‰
Ï‰pn
)
+ Ï€(mâ€² + nâ€²) ,
dove mâ€² ` e il numero di zeri nel semipiano positivo (corrispondenti a Ï‰z negative)
e nâ€² ` e il numero di poli nel semipiano positivo (corrispondenti a Ï‰p negative). Nel
diagramma di fase di Bode, ciascuno dei contributi dovuti a u n termine del tipo
arctg(Ï‰/Ï‰i) pu` o essere rappresentato come nullo per Ï‰ â‰ª Ï‰i e pari a Ï€/2 per Ï‰ â‰« Ï‰i.

=== Chunk 275 ===
diagramma di fase di Bode, ciascuno dei contributi dovuti a u n termine del tipo
arctg(Ï‰/Ï‰i) pu` o essere rappresentato come nullo per Ï‰ â‰ª Ï‰i e pari a Ï€/2 per Ï‰ â‰« Ï‰i.
Il diagramma asintotico si traccia considerando il contrib uto nullo ï¬no a Ï‰i/10 e pari a
Ï€/2 al di sopra di 10 Ï‰i; nellâ€™intervallo tra Ï‰i/10 e 10 Ï‰i si assume una variazione lineare
con pendenza dunque di ( Ï€/4) rad/dec. Il contributo di fase dei poli ` e esattamente
analogo, con lâ€™unica diï¬€erenza che il valore asintotico per Ï‰ â‰« Ï‰i ` e di âˆ’Ï€/2.
Quindi il contributo di fase di eventuali zeri a parte reale p ositiva ` e uguale a quello
dei poli a parte reale negativa.
Se la funzione di trasferimento presenta uno o pi` u zeri nell â€™origine, la funzione
di trasferimento stessa risulta nulla nellâ€™origine e il dia gramma di ampiezza inizia
con una pendenza di n Ã— 20 dB/dec, dove n ` e il numero di zeri nellâ€™origine. In
89

=== Chunk 276 ===
contributo di un polo
F  (j  )
/2Ï€
/2Ï€
/4Ï€
/4Ï€
0.1 1 10 100 10k 100k
(Hz)f  
(rad)
0
f  f  z p 1k
contributo di uno zero
Ï‰
questo caso si dovr` a tracciare il diagramma a ritroso, part endo da una frequenza
in corrispondenza della quale il diagramma ` e piatto e se ne c onosce il valore. Dal
punto di vista della fase, ogni zero nellâ€™origine d` a un cont ributo pari a Ï€/2 rad, da
aggiungere alla fase totale.
9.8 Esempio di tracciamento di diagrammi di Bode
Prendiamo in considerazione qualche semplice caso per il tr acciamento dei diagrammi
di Bode. Supponiamo di avere una funzione di trasferimento d el tipo
A(s) = am
s + Ï‰z
s + Ï‰p
,
con am = 50, fz = Ï‰z/(2Ï€) = 100 Hz e fp = Ï‰p/(2Ï€) = 2 kHz. Per determinare
la posizione di fp sullâ€™asse delle ascisse basta calcolare il rapporto tra fp e il valore
di frequenza corrispondente alla suddivisione immediatam ente inferiore a fp, e farne
poi il logaritmo in base 10:
x = log 10
fp
1 kHz = 0 .3.

=== Chunk 277 ===
di frequenza corrispondente alla suddivisione immediatam ente inferiore a fp, e farne
poi il logaritmo in base 10:
x = log 10
fp
1 kHz = 0 .3.
Questo signiï¬ca che fp si trover` a a una frazione 0.3 della distanza tra la tacca a 1 k Hz
e quella a 10 kHz. Il guadagno a frequenza inï¬nita ` e pari ad am e quindi risulta, in
dB, |A(âˆ)|dB = 33 .98 dB. Possiamo quindi iniziare a tracciare il diagramma a pa rtire
dalle frequenze alte, spostandoci verso il basso: tra la fre quenza di zero e quella di
polo abbiamo una pendenza di 20 db/dec, corrispondente al co ntributo dello zero,
che viene poi neutralizzato da quello del polo. Al di sotto de llo zero il diagramma ` e
nuovamente piatto e ha un valore |A(0)| che pu` o essere facilmente calcolato:
|A(0)| = |A(âˆ)||Ï‰z|
|Ï‰p| = 2 .5.
Quindi |A(0)|dB = 7 .96 dB.
Tracciamo ora il diagramma di fase: possiamo partire dal fat to che a basse frequenze
la fase ` e nulla, ï¬nchÂ´ e non raggiungiamo un decimo della fre quenza di zero. A questo

=== Chunk 278 ===
Tracciamo ora il diagramma di fase: possiamo partire dal fat to che a basse frequenze
la fase ` e nulla, ï¬nchÂ´ e non raggiungiamo un decimo della fre quenza di zero. A questo
punto la fase comincia a crescere ï¬nchÂ´ e non si arriva a un dec imo della frequenza di
polo, dove la fase si stabilizza, perchÂ´ e lâ€™azione del polo c ompensa quella dello zero.
Tale compensazione sussiste ï¬no a una frequenza pari a dieci volte quella di zero, al di
90

=== Chunk 279 ===
|   (j  )|
p
f  z
0.1 1 10 100 10k 100k
(Hz)f  
40
20
âˆ’20
âˆ’40
1k
33.98 dB
7.96 dB
0
  (dB)
A Ï‰
f  
10
F  (j  )
/2Ï€
/2Ï€
/4Ï€
/4Ï€
f  z
f  p
f  z
f  z
f  p
f  p
0.1 1 10 100 10k 100k
(Hz)f  
(rad)
0
1k
10
10
10
Ï‰
sopra della quale la fase comincia a scendere con una pendenz a di âˆ’(Ï€/4)/dec, ï¬nchÂ´ e
non si esaurisce anche lâ€™azione del polo, a una frequenza par i a dieci volte quella di
polo e il diagramma torna a zero, come ` e facile prevedere dal lâ€™analisi della struttura
di questa particolare funzione di trasferimento.
Consideriamo ora il caso di una funzione di trasferimento co n uno zero nellâ€™origine:
A(s) = am
s
s + Ï‰p
,
con am = 40, fp = Ï‰p/(2Ï€) = 2 kHz. Procediamo in modo analogo a prima: poichÂ´ e
conosciamo il valore del modulo della funzione di trasferim ento per frequenza inï¬nita,
iniziamo a tracciare il diagramma a ritroso, partendo da |A(âˆ)|dB = 32 .04 dB e
procedendo poi con una pendenza di 20 dB/dec al di sotto di fp.
32.04 dB
p
  (dB)
A Ï‰|   (j  )|
0.1 1 10 100 10k 100k

=== Chunk 280 ===
iniziamo a tracciare il diagramma a ritroso, partendo da |A(âˆ)|dB = 32 .04 dB e
procedendo poi con una pendenza di 20 dB/dec al di sotto di fp.
32.04 dB
p
  (dB)
A Ï‰|   (j  )|
0.1 1 10 100 10k 100k
(Hz)f  
40
20
âˆ’20
âˆ’40
1k
0 f  
91

=== Chunk 281 ===
Per quanto riguarda la fase, possiamo partire dalle frequen ze basse, dove sappiamo
che lo zero nellâ€™origine d` a un contributo pari a Ï€/2, poi, in corrispondenza di fp/10,
inizia lâ€™azione del polo, che fa scendere la fase con una pend enza di âˆ’(Ï€/4)/dec ï¬no
a 10 fp, dove si annulla e rimane nulla per tutte le frequenze superi ori.
10
F  (j  )
/2Ï€
/2Ï€
/4Ï€
/4Ï€
f  p f  p
f  p
0.1 1 10 100 10k 100k
(Hz)f  
(rad)
0
1k
10
Ï‰
92

=== Chunk 282 ===
9.9 Funzione di trasferimento degli ampliï¬catori
Nella maggior parte degli ampliï¬catori utilizzati in pratica il guadagno risulta costan-
te su un certo intervallo di frequenze, deï¬nito â€œbanda passanteâ€ dellâ€™ampliï¬catore
stesso. Il guadagno allâ€™interno di tale banda si deï¬nisce guadagno a centro banda. Il
limite inferiore di banda ( fL) si deï¬nisce come la frequenza in corrispondenza della
quale il guadagno si discosta di 3 dB da quello a centro banda e analogamente viene
deï¬nito il limite superiore di banda ( fH).
CB
f  f  H1 100
(Hz)f  
40
20
âˆ’20
âˆ’40
  (dB)
A Ï‰
0
1k10
3 dB
10k
100k0.1
|   (j  )|
A
L
Se i poli e gli zeri che determinano il comportamento dellâ€™ampliï¬catore ad alta fre-
quenza sono ben separati (almeno un paio di decadi) da quelli che caratterizzano il
comportamento a bassa frequenza, la funzione di trasferimento dellâ€™ampliï¬catore pu` o
essere scritta nella forma
A(s) = AM FL(s)FH(s),
dove FL(s) e FH(s) sono funzioni che rappresentano il comportamento di A(s), ri-

=== Chunk 283 ===
essere scritta nella forma
A(s) = AM FL(s)FH(s),
dove FL(s) e FH(s) sono funzioni che rappresentano il comportamento di A(s), ri-
spettivamente, alle basse e alle alte frequenze. Per frequenze molto maggiori di fL,
la funzione FL(s) ` e approssimativamente pari allâ€™unit` a, mentre lo stesso accade per
FH(s) a frequenze molto minori di fH. Quindi per fL â‰ª f â‰ª fH il guadagno ` e
sostanzialmente pari a AM .
Alle basse frequenze possiamo dunque esprimere il guadagno nella forma AL(s) â‰ƒ
AM FL(s), mentre alle alte frequenze questo ` e approssimato da AH(s) â‰ƒ AM FH(s).
Tale suddivisione delle bande ` e valida per tutti quegli ampliï¬catori che presentano un
centro banda abbastanza esteso. Per tali ampliï¬catori FL(s) ` e in genere determinata
dai condensatori di accoppiamento e di bypass, mentre FH(s) ` e determinata dai
condensatori interni dei dispositivi attivi (che esamineremo in dettaglio nel seguito).
Quindi per la determinazione di AM si considerano i condensatori di accoppia-

=== Chunk 284 ===
condensatori interni dei dispositivi attivi (che esamineremo in dettaglio nel seguito).
Quindi per la determinazione di AM si considerano i condensatori di accoppia-
mento e di bypass come corto circuiti e i condensatori interni dei dispositivi come
circuiti aperti (a centro banda FH(s) â‰ƒ 1 e FL(s) â‰ƒ 1). Per lâ€™analisi di FL(s) consi-
deriamo invece lâ€™azione dei condensatori di accoppiamento e di bypass, supponendo
che quelli interni dei dispositivi siano circuiti aperti (alle basse frequenze FH(s) â‰ƒ 1).
Inï¬ne, per lâ€™analisi di FH(s) consideriamo lâ€™azione dei condensatori interni dei dispo-
sitivi, considerando quelli di accoppiamento e di bypass come corto circuiti (alle alte
frequenze FL(s) â‰ƒ 1).
Se vogliamo scrivere la funzione di trasferimento nella forma di un fattore mol-
tiplicativo corrispondente allâ€™ampliï¬cazione a centro banda che moltiplica FL(s) e
FH(s), dovremo indicare queste ultime in una forma tale da soddisfare le condizioni

=== Chunk 285 ===
tiplicativo corrispondente allâ€™ampliï¬cazione a centro banda che moltiplica FL(s) e
FH(s), dovremo indicare queste ultime in una forma tale da soddisfare le condizioni
prima indicate, in particolare il fatto che ad alta frequenza FL â‰ƒ 1 e a bassa frequenza
FH â‰ƒ 1.
93

=== Chunk 286 ===
`E immediato veriï¬care che se scriviamo FL(s) nella forma di un rapporto di
polinomi con coeï¬ƒciente unitario per i termini di grado massimo al numeratore e
al denominatore, la condizione FL â‰ƒ 1 alle alte frequenze sar` a immediatamente
soddisfatta:
FL(s) = (s + Ï‰z1 )(s + Ï‰z2 ) Â·Â·Â·(s + Ï‰zmâ€² )
(s + Ï‰p1 )(s + Ï‰p2 ) Â·Â·Â·(s + Ï‰pnâ€² ) ,
dove mâ€² e nâ€² sono, rispettivamente, il numero di zeri e il numero di poli della FL(s).
Si noti che, se FL(s) deve soddisfare la condizione che per frequenza molto grande
risulti circa unitaria, dovr` a sempre essere mâ€² = nâ€², cio` e la FL(s) avr` a tanti zeri quanti
poli. Succede talvolta (abbastanza di frequente nella pratica) che un polo sia molto
pi` u alto di tutti gli altri poli e degli zeri: in tal caso la FL(s) pu` o essere approssimata
nella forma
FL(s) â‰ƒ s
s + Ï‰p1
,
dove Ï‰p1 ` e la pulsazione relativa al polo pi` u alto (tale relazione si trova in modo
immediato, considerando tutti gli altri poli e zeri trascurabili rispetto a s). In tal

=== Chunk 287 ===
FL(s) â‰ƒ s
s + Ï‰p1
,
dove Ï‰p1 ` e la pulsazione relativa al polo pi` u alto (tale relazione si trova in modo
immediato, considerando tutti gli altri poli e zeri trascurabili rispetto a s). In tal
caso si parla di approssimazione a polo dominante e il limite inferiore di banda (che,
ricordiamo, corrisponde alla frequenza per cui il guadagno si discosta di 3 dB da
quello a centro banda) risulta proprio pari alla frequenza di tale polo, fL â‰ƒ fp1 ,
poichÂ´ e in presenza di uno zero nellâ€™origine e di un unico polo il diagramma di Bode
reale si trova 3 dB sotto quello asintotico proprio in corrispondenza del polo. Una
regola empirica per decidere se un polo sia o meno dominante nella risposta alle basse
frequenze consiste nel veriï¬care che tutti gli altri poli e gli zeri della FL(s) distino
almeno di due ottave dal polo pi` u alto. In altri termini, si pu` o considerare un polo
dominante nella risposta alle basse frequenze se tutti gli altri poli e gli zeri si trovano

=== Chunk 288 ===
almeno di due ottave dal polo pi` u alto. In altri termini, si pu` o considerare un polo
dominante nella risposta alle basse frequenze se tutti gli altri poli e gli zeri si trovano
a frequenze minori di un quarto della frequenza di tale polo.
Se la condizione sopra detta di polo dominante non ` e veriï¬cata, possiamo utiliz-
zare una formula approssimata per determinare il limite inferiore di banda a partire
dalla conoscenza dei poli e degli zeri della FL(s):
fL â‰ƒ
âˆš
f2p1 + f2p2 + Â·Â·Â·+ f2pnâ€² âˆ’ 2f2z1 âˆ’ 2f2z2 âˆ’ Â·Â·Â· âˆ’2f2zmâ€² .
In tale formula si pu` o chiaramente fare a meno di inserire poli e zeri molto bassi
rispetto agli altri, dato che il loro peso relativo sarebbe comunque trascurabile.
Nello scrivere, invece, la FH(s) come rapporto di polinomi dobbiamo tener conto
che per frequenza tendente a zero tale rapporto dovr` a risultare unitario. `E quindi
necessario che i termini di grado zero siano unitari, in modo che per s nulla si abbia
FH(0) = 1:
FH(s) =
(
1 + s
Ï‰zâ€²
1
)(
1 + s
Ï‰zâ€²
2
)

=== Chunk 289 ===
necessario che i termini di grado zero siano unitari, in modo che per s nulla si abbia
FH(0) = 1:
FH(s) =
(
1 + s
Ï‰zâ€²
1
)(
1 + s
Ï‰zâ€²
2
)
Â·Â·Â·
(
1 + s
Ï‰zâ€²
mâ€²â€²
)
(
1 + s
Ï‰pâ€²
1
)(
1 + s
Ï‰pâ€²
2
)
Â·Â·Â·
(
1 + s
Ï‰pâ€²
nâ€²â€²
) ,
dove le Ï‰zâ€²
i
sono gli mâ€²â€² zeri e le Ï‰pâ€²
i
sono gli nâ€²â€² poli ad alta frequenza. Notiamo che
in questo caso non ` e necessario che sia nâ€²â€² = mâ€²â€², quindi lâ€™unica condizione ` e quella di
ï¬sica realizzabilit` a ( mâ€²â€² â‰¤ nâ€²â€²) e di solito mâ€²â€² < n â€²â€², poichÂ´ e al tendere della frequenza
allâ€™inï¬nito la risposta della maggior parte degli ampliï¬catori tende a zero.
Anche per la FH(s) pu` o sussistere una condizione di polo dominante, analoga a
quella che abbiamo incontrato per la FL(s): in questo caso un polo si dice dominante
94

=== Chunk 290 ===
se ` e molto pi` u basso di tutti gli altri poli e gli zeri ad alta frequenza (vale a dire ne
dista almeno di due ottave). In altre parole, un polo si dice dominante se tutti gli
altri poli e gli zeri sono a frequenza almeno quadrupla di tale polo. Nella condizione
di polo dominante la FH(s) pu` o essere approssimata nella forma
FH(s) â‰ƒ 1
1 + s
Ï‰pâ€²
1
,
dove Ï‰pâ€²
1
` e la pulsazione associata al polo dominante. In questo caso, in analogia a
quanto visto per il comportamento a bassa frequenza, il limite superiore di banda si
trova in corrispondenza del polo dominante: fH = fpâ€²
1
.
Nel caso in cui non vi sia un polo dominante, vale a dire che gli altri poli e gli zeri
non distino dal polo pi` u basso almeno due ottave, si pu` o calcolare il limite superiore
di banda con una formula approssimata:
fH â‰ƒ
ï£®
ï£°
âˆš
1
f2
pâ€²
1
+ 1
f2
pâ€²
2
+ Â·Â·Â·+ 1
f2
pâ€²
nâ€²â€²
âˆ’ 2
f2
zâ€²
1
âˆ’ 2
f2
zâ€²
2
âˆ’ Â·Â·Â· âˆ’ 2
f2
zâ€²
mâ€²â€²
ï£¹
ï£»
âˆ’1
.
Se vi sono poli o zeri molto alti rispetto al polo pi` u basso della FH(s), questi possono

=== Chunk 291 ===
fH â‰ƒ
ï£®
ï£°
âˆš
1
f2
pâ€²
1
+ 1
f2
pâ€²
2
+ Â·Â·Â·+ 1
f2
pâ€²
nâ€²â€²
âˆ’ 2
f2
zâ€²
1
âˆ’ 2
f2
zâ€²
2
âˆ’ Â·Â·Â· âˆ’ 2
f2
zâ€²
mâ€²â€²
ï£¹
ï£»
âˆ’1
.
Se vi sono poli o zeri molto alti rispetto al polo pi` u basso della FH(s), questi possono
essere trascurati nel valutare lâ€™espressione sopra riportata, dato che, comunque, il
loro contributo non sarebbe signiï¬cativo.
`E importante precisare che le formule indicate per il calcolo dei limiti di banda
sono in generale approssimate e sono applicabili soltanto nel caso di una funzione di
trasferimento con guadagno massimo a centro banda e decrescente alle basse e alle alte
frequenze. Se si ha, per esempio, una funzione di trasferimento come quella indicata
nella ï¬gura seguente, il limite superiore di banda ` e rappresentato dallo zero fz1 (e
non dal polo!), dato che in corrispondenza dello stesso il modulo della funzione di
trasferimento ` e 3 dB al di sopra del valore di centro banda (i limiti di banda si hanno

=== Chunk 292 ===
non dal polo!), dato che in corrispondenza dello stesso il modulo della funzione di
trasferimento ` e 3 dB al di sopra del valore di centro banda (i limiti di banda si hanno
in corrispondenza delle frequenze per cui il modulo della funzione di trasferimento si
discosta di 3 dB, in pi` u o in meno, dal valore di centro banda). Se il polo fp1 fosse
pi` u vicino di due ottave a fz1 , sarebbe necessario svolgere il calcolo esatto del modulo
per ottenere lâ€™eï¬€ettivo limite superiore di banda, dato che gli eï¬€etti del polo e dello
zero non sarebbero pi` u separabili.
(Hz)f  
ACB
p1f  z1f  
1 100
40
20
âˆ’20
âˆ’40
  (dB)
A Ï‰
0
1k10 10k
|   (j  )|
0.1 100k
3 dB
In particolare, se nellâ€™esempio della ï¬gura il polo e lo zero sono molto vicini, tali
che fz1 /fp1 <
âˆš
2, non câ€™` e alcun limite superiore di banda, dato che il modulo della
funzione di trasferimento non si discosta, per alcuna frequenza, pi` u di 3 dB dal valore
di centro banda.
95

=== Chunk 293 ===
9.10 Poli non interagenti
Abbiamo gi` a visto che se un circuito contiene un solo elemento reattivo il polo pu` o
essere determinato in modo molto semplice utilizzando il metodo della resistenza
vista. Nel caso in cui ci siano pi` u condensatori, il metodo della resistenza vista
pu` o tornare ugualmente utile, purchÂ´ e tali condensatori siano â€œnon interagentiâ€. Due
condensatori si deï¬niscono non interagenti quando la resistenza vista da uno dei
due non varia se allâ€™altro si sostituisce un corto circuito o un circuito aperto. Una
deï¬nizione alternativa e equivalente potrebbe essere quella che un condensatore non
` e interagente con altri quando lâ€™impedenza vista dallo stesso ` e puramente resistiva;
infatti se lâ€™impedenza vista ` e puramente resistiva signiï¬ca che nel calcolo della stessa
non appaiono in alcun modo gli altri condensatori.
`E abbastanza facile immaginare che se i condensatori sono non interagenti il

=== Chunk 294 ===
non appaiono in alcun modo gli altri condensatori.
`E abbastanza facile immaginare che se i condensatori sono non interagenti il
polo associato a ciascuno di essi dipende soltanto dalla resistenza vista e ciascun polo
pu` o essere calcolato trattando solo la parte di circuito da esso â€œvistaâ€, come se si
trattasse di un circuito a sÂ´ e stante. Quanto detto sempliï¬ca notevolmente lâ€™analisi di
molti circuiti, perchÂ´ e ci permette di calcolare i poli con un semplice procedimento di
ispezione.
Vediamo un esempio di applicazione del metodo di ispezione, nella determina-
zione della funzione di trasferimento alle basse e medie frequenze di un ampliï¬catore
a source comune, di cui riportiamo di seguito lo schema.
C2
C3
SR
LR
RG
D
VCC
+
âˆ’
R
Vo
C1RI
V
i
Il circuito equivalente per le variazioni alle basse e medie frequenze si ottiene so-
stituendo il transistore JFET con il suo equivalente dinamico e cortocircuitando il
generatore di alimentazione:
Vgm gs
2SR
DRIR
C3
LR
G
S
C
RG
1
Vi
+
âˆ’
Vo
C

=== Chunk 295 ===
stituendo il transistore JFET con il suo equivalente dinamico e cortocircuitando il
generatore di alimentazione:
Vgm gs
2SR
DRIR
C3
LR
G
S
C
RG
1
Vi
+
âˆ’
Vo
C
Notiamo subito che i tre condensatori sono tra loro non interagenti, infatti C1 ` e sepa-
rato dal resto della rete a causa dellâ€™impedenza inï¬nita vista sul gate del FET, mentre
96

=== Chunk 296 ===
C3 risulta anchâ€™esso separato dal resto perchÂ´ e sullâ€™uscita del generatore comandato
di corrente si vede unâ€™impedenza anchâ€™essa inï¬nita. Possiamo quindi procedere al
calcolo dei poli utilizzando il metodo della resistenza vista.
La resistenza vista da C1 ` e pari a RG + RI, quindi Ï‰p1 = 1 /[C1(RG + RI)].
Il condensatore C2 vede la resistenza RS in parallelo con quella vista sul source
del FET, che, come sappiamo, ` e pari a 1 /gm, quindi RVC2 = RS/ /1/gm, e Ï‰p2 =
1/[C2(RS/ /1/gm)]. Inï¬ne, la resistenza vista da C3 ` e pari a RD + RL, quindi Ï‰p3 =
1/[C3(RD + RL)].
Per ispezione possiamo anche determinare gli zeri: ci sono due zeri nellâ€™origine,
dato che C1 e C3 si trovano in serie sul percorso del segnale. Il numero totale di
zeri deve essere pari a quello dei poli, dato che a frequenze tali da poter considerar e
tutti i condensatori come corto circuiti il guadagno, corrispondente al guadagno a
centro banda, ` e diverso da zero. Il terzo zero pu` o essere determinato semplicemen-

=== Chunk 297 ===
tutti i condensatori come corto circuiti il guadagno, corrispondente al guadagno a
centro banda, ` e diverso da zero. Il terzo zero pu` o essere determinato semplicemen-
te, osservando che lâ€™uscita si annulla per il valore di frequenza generalizzata per il
quale lâ€™impedenza formata dal parallelo di RS e C2 diventa inï¬nita, dato che in tale
condizione la corrente gmVgs diventa nulla. Quindi Ï‰z3 = 1 /(RSC2).
Il guadagno a centro banda pu` o essere calcolato considerando tutti i condensatori
in corto circuito. Notiamo che, essendo lâ€™impedenza di ingresso del JFET inï¬nita,
possiamo partizionare con vantaggio la funzione di trasferimento nel prodotto di due
funzioni di trasferimento distinte:
A(s) = Vo
Vi
= Vo
Vg
Vg
Vi
.
Dato che Vo = âˆ’gmVgRD/ /RL,
Vo
Vg
= âˆ’gmRD/ /RL.
Inoltre Vg ` e una partizione di Vi:
Vg
Vi
= RG
RG + RI
.
Quindi il guadagno a centro banda risulta
ACB = âˆ’ RG
RG + RI
gmRD/ /RL.
Inï¬ne, la funzione di trasferimento complessiva pu` o scriversi nella forma
A(s) = ACB

=== Chunk 298 ===
Vg
Vi
= RG
RG + RI
.
Quindi il guadagno a centro banda risulta
ACB = âˆ’ RG
RG + RI
gmRD/ /RL.
Inï¬ne, la funzione di trasferimento complessiva pu` o scriversi nella forma
A(s) = ACB
s2(s + Ï‰z3 )
(s + Ï‰p1 )(s + Ï‰p2 )(s + Ï‰p3 ).
9.11* Risposta alle basse e medie frequenze dello stadio a emet titore co-
mune
Nel caso del circuito a emettitore comune con resistenza di emettitore, riporta to nello
schema sottostante, possiamo trovarci di fronte a una situazione nella quale il con-
densatore di accoppiamento C1 e quello di bypass C2 non sono non interagenti, infatti
la resistenza vista, per esempio, da C1 vale R1/ /R2/ /hie se consideriamo C2 un corto
97

=== Chunk 299 ===
+
âˆ’
CR
V ES R
oV
1C
1R
2R
2C
CCV
circuito e, invece, R1/ /R2/ /[hie + RE(hfe + 1)] se consideriamo C2 un condensatore
aperto.
`E quindi evidente che non possiamo applicare in modo rigoroso il metodo della re-
sistenza vista. Se per` o immaginiamo che i valori dei due condensatori siano dello
stesso ordine di grandezza e notiamo che le resistenze viste, indipendentemente dal
fatto che siano calcolate con lâ€™altro condensatore aperto o in corto circuito, diï¬€ erisco-
no notevolmente tra i due condensatori, possiamo fare unâ€™ipotesi sempliï¬cativa che
ci consente di utilizzare, anche se in modo approssimato, il metodo della resistenza
vista. Consideriamo il circuito equivalente, di seguito rappresentato e valutiamo la
resistenza vista da C2: se consideriamo C1 un corto circuito, la resistenza vista ` e
semplicemente RE/ /[hie/(hfe + 1)]; se invece consideriamo C1 un circuito aperto, la
resistenza vista da C2 risulta RE/ /[(hie + R1/ /R2)/(hfe + 1)]. Quindi, comunque

=== Chunk 300 ===
semplicemente RE/ /[hie/(hfe + 1)]; se invece consideriamo C1 un circuito aperto, la
resistenza vista da C2 risulta RE/ /[(hie + R1/ /R2)/(hfe + 1)]. Quindi, comunque
si consideri di sostituire C1, la resistenza vista da C2 ` e dellâ€™ordine delle decine di
ohm, mentre quella vista di C1, comunque si consideri la situazione di C2, risulta
dellâ€™ordine di alcuni kiloohm o di alcune decine di kiloohm.
//
E
1
1C
2C
Vs ib oVibhie
2RR
CRhfe
R
`E dunque ragionevole, se i condensatori sono eï¬€ettivamente dello stesso ordine
di grandezza, supporre che la frequenza di polo relativa a C1 sia molto pi` u bassa di
quella associata a C2. Possiamo perci` o ipotizzare che alla frequenza di polo associata
a C1 il condensatore C2 possa essere sostituito con un circuito aperto, perchÂ´ e ` e ancora
ben lontano dallâ€™agire; viceversa alla frequenza di polo associata a C2 il condensatore
C1 possa essere considerato un corto circuito, dato che il relativo polo interviene a
frequenza molto pi` u bassa.

=== Chunk 301 ===
C1 possa essere considerato un corto circuito, dato che il relativo polo interviene a
frequenza molto pi` u bassa.
Sulla base di queste considerazioni, il polo relativo a C1 sar` a approssimabile con
Ï‰p1 = 1
C1{R1/ /R2/ /[hie + RE(hfe + 1)] }
98

=== Chunk 302 ===
e quello relativo a C2 con
Ï‰p2 = 1
C2{RE/ /[hie/(hfe + 1)] }.
Si possono poi confrontare i valori numerici cos` Ä± ottenuti per veriï¬care se lâ€™ipotesi
iniziale Ï‰p1 â‰ª Ï‰p2 ` e soddisfatta. Se questo non accade, certamente la procedura
seguita non ` e valida; nel caso invece che tale condizione sia veriï¬cata non abbia-
mo per` o la certezza assoluta che lâ€™approssimazione fatta sia corretta, perchÂ´ e no n
conosciamo a priori il segno e lâ€™entit` a dellâ€™errore commesso sui poli in conseguenza
dellâ€™approssimazione stessa. Da un punto di vista pratico possiamo dire che negli
stadi a emettitore comune di solito realizzati lâ€™approssimazione descritta ` e in genere
valida, purchÂ´ e i condensatori abbiano valori dello stesso ordine di grandezza.
9.12 Circuito equivalente del transistore BJT alle alte fre quenze
Alle alte frequenze il comportamento di un transistore BJT ` e riprodotto con soddi-
sfacente approssimazione da un circuito equivalente un poâ€™ pi` u complesso di quelli

=== Chunk 303 ===
Alle alte frequenze il comportamento di un transistore BJT ` e riprodotto con soddi-
sfacente approssimazione da un circuito equivalente un poâ€™ pi` u complesso di quelli
visti ï¬no a questo punto e contenente le capacit` a associate alle giunzioni pn. In parti-
colare, abbiamo una capacit` a di diï¬€usione cbâ€²e relativa alla giunzione base-emettitore
polarizzata direttamente e una capacit` a di transizione cbâ€²c relativa alla giunzione
base-collettore polarizzata inversamente. Lo schema risultante ` e quello detto a Ï€
ibrido o di Giacoletto
bâ€™e
beV
bâ€™er
bbâ€™r
bI
Vce
mVbâ€™eg
r bâ€™c
r ce
Ic
bâ€™c c
bâ€™ecV
Di solito si trascurano rbâ€²c e rce, ottenendo quindi il seguente circuito sempliï¬-
cato:
Vce
mVbâ€™e
Ib
r bbâ€™
r bâ€™e
Vbe Vbâ€™e
c bâ€™e
c bâ€™c 
Ic
g
Calcoliamo lâ€™ampliï¬cazione di corrente di uno stadio CE con lâ€™uscita in corto
circuito. `E evidente dallo schema di seguito riportato che a frequenza nulla il rapporto
AI(0) tra la corrente Io e la corrente Ii ` e pari a hfe ; infatti

=== Chunk 304 ===
circuito. `E evidente dallo schema di seguito riportato che a frequenza nulla il rapporto
AI(0) tra la corrente Io e la corrente Ii ` e pari a hfe ; infatti
Io = gmVbâ€²e = gmrbâ€²eIi = hfe Ii.
Notiamo anche che per frequenza tendente allâ€™inï¬nito la tensione Vbâ€²e viene corto-
circuitata dal condensatore cbâ€²e, determinando quindi la disattivazione del generatore
99

=== Chunk 305 ===
bâ€™e
bbâ€™
r bâ€™e
Vbâ€™e
c bâ€™e
c bâ€™c 
Io
IC
Ii gmV
r
gmVbâ€²e: in questo caso la Io risulta dunque data da una partizione della Ii sul parti-
tore formato dai due condensatori cbâ€²c e cbâ€²e. Abbiamo quindi (si noti il cambiamento
di segno rispetto a AI(0):
AI(âˆ) = âˆ’ cbâ€²c
cbâ€²c + cbâ€²e
.
Notiamo inoltre che i due condensatori cbâ€²c e cbâ€²e sono in parallelo tra loro, per cui la
funzione di trasferimento AI avr` a soltanto un polo. Deve inoltre avere anche uno zero,
dato che AI(âˆ) Ì¸= 0. Il polo pu` o essere calcolato con il metodo della resistenza vista:
la resistenza vista dal condensatore risultante dal parallelo dei due ` e semplicemente
rbâ€²e. Quindi
Ï‰p = 1
(cbâ€²c + cbâ€²e)rbâ€²e
.
Possiamo immediatamente ricavare lo zero tramite i valori del polo e dei guadagni a
zero e allâ€™inï¬nito:
Ï‰z = Ï‰p
AI(0)
AI(âˆ) = âˆ’ gm
cbâ€²c
.
Lo zero risulta quindi a parte reale positiva ( sz = âˆ’Ï‰z), in conseguenza del fatto che
il segno del guadagno si inverte passando dalle basse alle alte frequenze.

=== Chunk 306 ===
Ï‰z = Ï‰p
AI(0)
AI(âˆ) = âˆ’ gm
cbâ€²c
.
Lo zero risulta quindi a parte reale positiva ( sz = âˆ’Ï‰z), in conseguenza del fatto che
il segno del guadagno si inverte passando dalle basse alle alte frequenze.
Consideriamo valori numerici realistici per le varie grandezze che compaiono nel
circuito: cbâ€²e = 200 pF, cbâ€²c = 5 pF, rbâ€²e = 3 kâ„¦, gm = 50 mA/V. Con tali valori
Ï‰z = âˆ’10 Ã— 109 rad/s e Ï‰p = 1 .626 Ã— 106 rad/s. Quindi lo zero si trova a frequenza
molto pi` u alta del polo (in eï¬€etti talmente alta che il circuito equivalente perde di
validit` a e quindi questo ` e uno zero â€œpuramente matematicoâ€) e pertanto la funzione
di trasferimento pu` o essere approssimata nella forma a polo dominante:
AI â‰ƒ hfe
1 + s
Ï‰p
.
Per Ï‰ â‰« Ï‰p possiamo approssimare il modulo di AI nella forma
|AI(jÏ‰)| = hfe
Ï‰p
Ï‰ .
Il guadagno diventa pertanto unitario per una pulsazione Ï‰T pari a Ï‰T = hfe Ï‰p:
fT = Ï‰T
2Ï€ = hfe
2Ï€rbâ€²e(cbâ€²c + cbâ€²e).

=== Chunk 307 ===
|AI(jÏ‰)| = hfe
Ï‰p
Ï‰ .
Il guadagno diventa pertanto unitario per una pulsazione Ï‰T pari a Ï‰T = hfe Ï‰p:
fT = Ï‰T
2Ï€ = hfe
2Ï€rbâ€²e(cbâ€²c + cbâ€²e).
In eï¬€etti fT , detta anche frequenza di taglio del transistore, rappresenta ci` o che viene
deï¬nito il prodotto guadagno-banda: il guadagno di corrente ottenibile a qualunque
frequenza ` e pari allâ€™incirca alla fT divisa per tale frequenza.
100

=== Chunk 308 ===
Dal punto di vista pratico la fT viene utilizzata per la determinazione di ( cbâ€²c +
cbâ€²e). Il costruttore misura fT e la fornisce nelle caratteristiche , insieme con un graï¬co
della cbâ€²c in funzione della VCB . Pertanto dal valore della fT si calcola ( cbâ€²e + cbâ€²c):
cbâ€²e + cbâ€²c = hfe
2Ï€rbâ€²efT
,
dopodichÂ´ e il valore di cbâ€²e si ottiene sottraendo quello di cbâ€²c. Il circuito a Ï€ ibri-
do ` e valido ï¬no a una frequenza pari a circa fT /3; oltre ` e necessario ricorrere a
rappresentazioni pi` u complesse del transistore.
9.13* Analisi dello stadio a emettitore comune alle alte freq uenze
+
âˆ’
2C
1C
1R
2RSR
CCV
uV
ER LR3C
CR
VS
Alle alte frequenze possiamo considerare i condensatori di disaccoppiamento e di
bypass come corto circuiti. Quindi RC, nel circuito dinamico, risulta in parallelo a
RL; deï¬niamo Râ€² = RC/ /RL. Supponiamo inoltre, per rendere pi` u semplici i calcoli,
che il parallelo tra R1 e R2 sia molto maggiore di hie e possa quindi essere trascurato.
Il circuito dinamico risulta:

=== Chunk 309 ===
che il parallelo tra R1 e R2 sia molto maggiore di hie e possa quindi essere trascurato.
Il circuito dinamico risulta:
Vu
mV
r
bâ€™e
bbâ€™
r bâ€™e
Vbâ€™e
c bâ€™e
c bâ€™c 
RS
VS Râ€™
g
Attribuiamo dei valori numerici: RS = 1 kâ„¦, rbbâ€² = 900 â„¦, rbâ€²e = 3 kâ„¦, gm =
50 mA/V, Râ€² = 10 kâ„¦, cbâ€²e = 200 pF, cbâ€²c = 5 pF. Utilizziamo il teorema di Miller,
allo scopo di rimuovere il condensatore ponte cbâ€²c. Il k di Miller ` e rappresentato
dal rapporto tra Vu e Vbâ€²e. Si noti che in questo caso k ` e, oltre che una funzione
di rete, anche una funzione di trasferimento, dato che Vu dipende esclusivamente
da Vbâ€²e. Possiamo quindi calcolare k ponendo un generatore di prova in parallelo
alla rbâ€²e. Facciamo lâ€™ipotesi che k sia reale almeno ï¬no a una decade al di sopra
del polo pi` u basso; pertanto calcoliamo soltanto il valore di k a frequenza nulla, k0.
Giustiï¬cheremo pi` u avanti la validit` a di tale ipotesi. Abbiamo dunque
k0 = âˆ’gmRâ€² = âˆ’500.
101

=== Chunk 310 ===
1M
bbâ€™
r bâ€™e
Vbâ€™e
c bâ€™e
RS
VS Râ€™
g
Vu
mVbâ€™e
Cr
C2M
Il circuito, dopo lâ€™applicazione del teorema di Miller, risulta:
Quindi, in parallelo a cbâ€²e compare una capacit` a C1M = cbâ€²c(1 âˆ’ k0), che corrisponde
sostanzialmente alla cbâ€²c moltiplicata per il modulo di k0. Dunque C1M risulta preva-
lente rispetto a cbâ€²e, dato lâ€™elevato valore di |k0|. La capacit` a totale C presente sulla
maglia di ingresso risulta C = cbâ€²e + cbâ€²c(1 + gmRâ€²) = 2 .7 nF (quindi C â‰« cbâ€²e). Que-
sto eï¬€etto di moltiplicazione della capacit` a ponte ` e detto â€œeï¬€etto Millerâ€ ed ` e spesso
sfruttato quando si vogliono ottenere capacit` a equivalenti abbastanza elevate a parti-
re da capacit` a reali di relativamente piccolo valore. Il condensatore C2M risulta invece
allâ€™incirca pari a cbâ€²c. Dato che le resistenze viste da C e da C2M sono dello stesso ordi-
ne di grandezza, mentre C â‰« C2M , ci aspettiamo che il polo pi` u basso sia determinato

=== Chunk 311 ===
allâ€™incirca pari a cbâ€²c. Dato che le resistenze viste da C e da C2M sono dello stesso ordi-
ne di grandezza, mentre C â‰« C2M , ci aspettiamo che il polo pi` u basso sia determinato
da C. Calcoliamo quindi la resistenza vista da C: RV C= rbâ€²e/ /(RS +rbbâ€² ) = 1 .16 kâ„¦.
Perci` oÏ‰p = 1 /(RV CC) = 319 .28 krad/s, fp = 50 .8 kHz. Il polo associato alla maglia
di uscita risulterebbe Ï‰âˆ—
p = 1 /(Râ€²C2M ) = 19 .96 Mrad/s, fâˆ—
p = 3 .18 MHz, tuttavia
questo polo non ha alcun signiï¬cato ï¬sico, perchÂ´ e in corrispondenza della frequenza
del polo associato con C2M il k di Miller non sarebbe pi` u reale, nel circuito equivalente
da noi disegnato, e quindi non potremmo pi` u sostituirlo con k0.
Per quanto riguarda invece Ï‰p, possiamo svolgere una veriï¬ca andando a calco-
lare lâ€™eï¬€ettivo polo di k in modo esatto, cosa che in questo caso risulta abbastanza
semplice. Come gi` a detto, k ` e in questo caso una funzione di trasferimento e pu` o
essere determinato dal circuito sottostante:
bâ€™e
c bâ€™c 
Râ€™VG

=== Chunk 312 ===
semplice. Come gi` a detto, k ` e in questo caso una funzione di trasferimento e pu` o
essere determinato dal circuito sottostante:
bâ€™e
c bâ€™c 
Râ€™VG
Vbâ€™e g
Vu
mV
PoichÂ´ e quando misuriamo la resistenza RV vista da cbâ€²c il generatore VG ` e spento
e quindi gmVbâ€²e ` e disattivato, RV = Râ€² e pertanto Ï‰pk = 1 /(cbâ€²cRâ€²) = 20 Mrad/s.
Dunque Ï‰pk â‰« Ï‰p, quindi il valore trovato per Ï‰p ` e attendibile, dato che a Ï‰p il k
sar` a ancora senzâ€™altro reale e pari a k0. Se valutassimo i poli del circuito in ma-
niera esatta troveremmo Ï‰p1 = 314 krad/s e Ï‰p2 = 274 Mrad/s. Quindi, come ci
aspettavamo, il polo pi` u basso trovato con il metodo approssimato ` e praticamente
coincidente con quello esatto, mentre quello pi` u alto ` e completamente diverso. Se,
come spesso accade, ci interessa soltanto determinare il limite superiore di banda, ` e
suï¬ƒciente conoscere solo Ï‰p1 , dato che questo agisce da polo dominante. La ban-

=== Chunk 313 ===
come spesso accade, ci interessa soltanto determinare il limite superiore di banda, ` e
suï¬ƒciente conoscere solo Ï‰p1 , dato che questo agisce da polo dominante. La ban-
da dello stadio a emettitore comune ` e quindi signiï¬cativamente limitata dallâ€™eï¬€etto
Miller sul condensatore ponte.
102

=== Chunk 314 ===
9.14 Circuito equivalente alle alte frequenze per transist ori FET
Il comportamento alle alte frequenze dei transistori a eï¬€etto di campo, sia JFET
sia MOSFET, pu` o essere riprodotto tramite lâ€™aggiunta al circuito equivalente per le
variazioni di due capacit` a interne: cgs tra gate e source e cgd tra gate e drain, come
indicato nello schema seguente.
d
D
S
G
S
c
g
gsc
gd
mvgs
r
Sia cgs sia cgd sono di solito dellâ€™ordine di qualche picofarad. Sulle caratteristiche
fornite dal costruttore vengono dati due valori misurati sperimentalmente: cis, la
capacit` a di ingresso con lâ€™uscita in corto circuito, e crs, che si ottiene tramite una
misura della corrente nel circuito di ingresso, posto in corto, quando viene applicato
un segnale di prova allâ€™uscita.
Il circuito di prova per la misura di cis ` e il seguente:
v
c
gs
r d
gm
I p
pV
gsc
gd
La capacit` a cis ` e deï¬nita tramite la relazione
Vp
Ip
= 1
jÏ‰cis
,

=== Chunk 315 ===
un segnale di prova allâ€™uscita.
Il circuito di prova per la misura di cis ` e il seguente:
v
c
gs
r d
gm
I p
pV
gsc
gd
La capacit` a cis ` e deï¬nita tramite la relazione
Vp
Ip
= 1
jÏ‰cis
,
quindi, cis = cgd + cgs, dato che, in conseguenza del corto circuito in uscita, le due
capacit` a interne risultano in parallelo.
Il circuito per la misura di crs risulta invece:
d
cgd
cgs
Vp
I i gmvgs
r
103

=== Chunk 316 ===
La capacit` a crs ` e deï¬nita tramite la relazione
Vp
Ii
= 1
jÏ‰crs
,
per cui crs = âˆ’cgd. Dai valori di crs e di cis si pu` o dunque risalire facilmente a cgs e
cgd.
104

=== Chunk 317 ===
10. La tecnica della reazione
10.1 Concetti generali
Il principio della reazione consiste nel riportare allâ€™ingresso di un sistema una porzione
del segnale in uscita, in modo da modiï¬care le propriet` a del sistema stesso. In natura
esistono molti esempi di reazione: basta considerare la reazione visiva che ci consente
di mantenere lâ€™equilibrio camminando su un asse, il meccanismo di regolazione della
temperatura del corpo, lâ€™aggiustamento dellâ€™iride per compensare le variazioni di
luce. In tutti questi casi la misura di una grandezza viene utilizzata per correggere
dei parametri che inï¬‚uenzano a loro volta la stessa grandezza, in modo da mantenerla
costante. Anche nel campo dei controlli la reazione ` e molto comunemente utilizzat a:
il regolatore di Watt per mantenere costante la velocit` a di rotazione di un mo tore a
vapore ne ` e uno dei primi esempi, cos` Ä± come un altro esempio notevole ` e rappresentato

=== Chunk 318 ===
il regolatore di Watt per mantenere costante la velocit` a di rotazione di un mo tore a
vapore ne ` e uno dei primi esempi, cos` Ä± come un altro esempio notevole ` e rappresentato
dal termostato per la regolazione della temperatura in un impianto di riscaldamento.
In campo elettronico abbiamo gi` a incontrato un esempio di reazione, anche se
non lâ€™abbiamo identiï¬cato come tale: lâ€™inserzione di una resistenza di emettitore
nel circuito di polarizzazione di un transistore consente di ottenere una reazione che
stabilizza il punto di lavoro. La grandezza di uscita ` e rappresentata dalla variazione di
corrente di emettitore, che viene trasformata tramite la resistenza di emettito re in una
variazione di tensione e reinserita, sempre tramite la stessa resistenza e con polarit` a
invertita, in serie alla polarizzazione di base dovuta al partitore. In tutti questi casi
nei quali lo scopo ` e quello di mantenere una grandezza costante, la reazione che si

=== Chunk 319 ===
invertita, in serie alla polarizzazione di base dovuta al partitore. In tutti questi casi
nei quali lo scopo ` e quello di mantenere una grandezza costante, la reazione che si
realizza ` e di tipo negativo, vale a dire che il segnale riportato in ingresso ha segno
rovesciato rispetto a quello del segnale di ingresso che lo ha prodotto. In questo
modo ogni variazione determina un eï¬€etto a essa opposto, che tende a contrastarla.
In campo elettronico la reazione utilizzata ` e di solito negativa, anche se gli scopi pe r
cui viene realizzata sono ben pi` u varË† Ä± che della semplice regolazione di una grandezza e
anche se, storicamente, i primi circuiti in reazione utilizzavano una reazione positiva
(allo scopo di incrementare il poco guadagno ottenibile con i primi ampliï¬catori
dellâ€™inizio del secolo).
Nel seguito svolgeremo una trattazione sempliï¬cata della reazione, che coprir` a
alcuni dei concetti fondamentali, in particolare lâ€™eï¬€etto della reazione sul guadagno e

=== Chunk 320 ===
dellâ€™inizio del secolo).
Nel seguito svolgeremo una trattazione sempliï¬cata della reazione, che coprir` a
alcuni dei concetti fondamentali, in particolare lâ€™eï¬€etto della reazione sul guadagno e
quello sulle resistenze di ingresso e di uscita, che risulteranno utili per la comprensione
del funzionamento dei circuiti basati sugli ampliï¬catori operazionali.
105

=== Chunk 321 ===
10.2 Teoria sempliï¬cata della reazione
Nellâ€™ambito della teoria sempliï¬cata, un circuito in reazione viene descritto sulla base
di uno schema a blocchi corrispondente a quello di seguito riportato e costituito da
un blocco A ampliï¬catore di base, una rete per il prelievo della grandezza di uscita,
una rete di reazione Î² e una rete sommatrice che consente di sommare il segnale di
reazione con quello di ingresso.
sommatrice
Rete
Amplificatore di base
A
Î²
Rete di reazione
prelievo
Rete di VS RL
Il prelievo in uscita pu` o essere di due tipi: di corrente, nel caso in cui la grandezza
prelevata sia la corrente nel carico, oppure di tensione, se la grandezza prelevata ` e
la tensione ai capi del carico. Questi due casi sono illustrati nella ï¬gura che segue,
indicando i collegamenti per il prelievo.
Amplificatore di base
A
Î²
Rete di reazione
Amplificatore di base
A
Î²
Rete di reazione
Prelievo di tensione Prelievo di corrente
RL RL

=== Chunk 322 ===
indicando i collegamenti per il prelievo.
Amplificatore di base
A
Î²
Rete di reazione
Amplificatore di base
A
Î²
Rete di reazione
Prelievo di tensione Prelievo di corrente
RL RL
La reinserzione in ingresso pu` o essere anchâ€™essa eï¬€ettuata in due modi diversi, ripor-
tando la grandezza di reazione in serie o in parallelo al generatore posto in ingresso.
Si parla in tal caso, rispettivamente, di reazione serie o parallelo. Le due modalit` a di
inserzione sono rappresentate nellâ€™illustrazione che segue.
Amplificatore di base
Î²
Rete di reazione
Inserzione parallelo
Amplificatore di base
A
Î²
Rete di reazione
Inserzione serie
A
I
VS
RS
RSS
Si hanno quindi, in totale, quattro tipologie diverse di circuiti in reazione: con rea-
zione serie di tensione, parallelo di tensione, serie di corrente, parallelo di corrente.
Vedremo pi` u avanti le importanti diï¬€erenze tra queste conï¬gurazioni dal punto di
vista delle impedenze di ingresso e di uscita.

=== Chunk 323 ===
Vedremo pi` u avanti le importanti diï¬€erenze tra queste conï¬gurazioni dal punto di
vista delle impedenze di ingresso e di uscita.
In genere la rete di reazione ` e realizzata con componenti passivi, ma questa
non ` e una regola generale e si trovano spesso reti di reazione contenenti compo nenti
106

=== Chunk 324 ===
attivi. La rete A ` e di solito costituita da un ampliï¬catore contenente uno o pi` u
transistori. Vediamo una rappresentazione generale di una rete in reazione, ove le
grandezze sono indicate con X, in modo che possano rappresentare sia tensioni sia
correnti. Indichiamo con Xs la grandezza di ingresso proveniente dallâ€™esterno, con Xi
la grandezza allâ€™entrata dellâ€™ampliï¬catore di base A, con Xo la grandezza di uscita e
con Xf la grandezza di reazione, ottenuta facendo attraversare a Xo la rete di reazione
Î². Quindi Xf = Î²Xo e, in conseguenza dellâ€™azione del sommatore, Xi = Xs + Xf .
s X =X  +Xi fs
X =  X
X = AX
o
io
f
X 
Î²
A
Î²
Abbiamo inoltre che Xo = AXi. Possiamo dunque scrivere la grandezza di uscita
nella forma
Xo = A(Xf + Xs) = AÎ²Xo + AXs.
Portando a primo membro tutti i termini che contengono Xo, otteniamo
Xo(1 âˆ’ Î²A) = AXs
e quindi
Xo
Xs
= A
1 âˆ’ Î²A .
Il guadagno della rete in reazione risulta pertanto pari a quello dellâ€™ampliï¬catore di

=== Chunk 325 ===
Xo(1 âˆ’ Î²A) = AXs
e quindi
Xo
Xs
= A
1 âˆ’ Î²A .
Il guadagno della rete in reazione risulta pertanto pari a quello dellâ€™ampliï¬catore di
base A diviso per il fattore (1 âˆ’ Î²A). Il guadagno A si deï¬nisce di solito â€œguadagno
ad anello apertoâ€, mentre Î²A viene indicato come â€œguadagno dâ€™anelloâ€, poichÂ´ e cor-
risponde al guadagno subito dal segnale che percorre lâ€™intero anello di reazione. Si
parla inï¬ne, per il guadagno della rete in reazione, di â€œguadagno ad anello chiusoâ€.
`E importante ricordare che il risultato trovato ` e rigorosamente valido soltant o se
sono veriï¬cate le condizioni di applicabilit` a della teoria sempliï¬cata della reazione,
che indichiamo di seguito:
1) la rete di reazione ` e unidirezionale (il segnale ` e trasmesso allâ€™uscita solo tramite
lâ€™ampliï¬catore di base A);
2) lâ€™ampliï¬catore di base A ` e unidirezionale (il segnale di reazione raggiunge
lâ€™ingresso solo attraverso la rete di reazione Î²);

=== Chunk 326 ===
lâ€™ampliï¬catore di base A);
2) lâ€™ampliï¬catore di base A ` e unidirezionale (il segnale di reazione raggiunge
lâ€™ingresso solo attraverso la rete di reazione Î²);
3) il fattore di reazione Î² ` e indipendente dalla resistenza di sorgente Rs e da quella
di carico Rl.
107

=== Chunk 327 ===
10.3 Eï¬€etto della reazione sulle impedenze di ingresso e di us cita
Svolgiamo i calcoli in modo dettagliato soltanto per il caso della valutazione
dellâ€™impedenza di uscita in presenza di reazione di tensione, mentre per gli altri
casi daremo semplicemente una breve giustiï¬cazione, seguita dal risultato.
Per la reazione di tensione, prendiamo in esame la parte di circuito di uscita,
dove la rete Î² rappresenta la rete di reazione ed ` e connessa in modo da prelevare la
tensione di uscita. La resistenza di uscita pu` o essere ottenuta semplicemente come
rapporto della tensione a vuoto (misurata senza alcun carico in uscita) e la corrente
di corto circuito (misurata con carico di valore nullo).
R
RAX i
Î²
o
of
Quando si eï¬€ettua la misura della corrente di corto circuito Isc, lâ€™uscita viene posta
in corto e quindi il segnale di reazione diventa nullo. Pertanto, in ingresso non ` e
presente alcun segnale di reazione e si pu` o trovare immediatamente il valore di Isc.
Isc = AXi
Ro
= AXs
Ro
.

=== Chunk 328 ===
in corto e quindi il segnale di reazione diventa nullo. Pertanto, in ingresso non ` e
presente alcun segnale di reazione e si pu` o trovare immediatamente il valore di Isc.
Isc = AXi
Ro
= AXs
Ro
.
A vuoto, invece, la reazione agisce regolarmente e d` a luogo a unâ€™uscita di valore
Vo = A
1 âˆ’ Î²A Xs.
Quindi la resistenza di uscita in reazione risulter` a
Rof = Vo
Isc
= A
1 âˆ’ Î²A Xs
Ro
AXs
= Ro
1 âˆ’ Î²A .
La reazione di tensione riduce quindi la resistenza di uscita di un fattore (1 âˆ’Î²A). Il
fatto che una reazione di tensione riduca la resistenza di uscita pu` o essere compreso
da un punto di vista intuitivo pensando che tale reazione tende a opporsi alle varia-
zioni della tensione di uscita dovute a variazioni del carico, cosa che corrisponde al
comportamento di un generatore con bassa resistenza interna (al limite un generato re
di tensione ideale, con resistenza interna nulla, fornirebbe sempre la stessa tensione
al carico, indipendentemente dal valore di resistenza di questâ€™ultimo).

=== Chunk 329 ===
di tensione ideale, con resistenza interna nulla, fornirebbe sempre la stessa tensione
al carico, indipendentemente dal valore di resistenza di questâ€™ultimo).
Nel caso di reazione di corrente, invece, possiamo comprendere intuitivamente
lâ€™eï¬€etto sulla resistenza di uscita pensando che tale reazione tende a opporsi alle
108

=== Chunk 330 ===
variazioni della corrente di uscita dovute a variazioni del carico, cosa che corrisp on-
de al comportamento di un generatore con elevata resistenza interna (al limite un
generatore di corrente ideale, con resistenza interna inï¬nita, fornirebbe sempre la
stessa corrente al carico, indipendentemente dal valore di resistenza di questâ€™ultimo).
Pi` u precisamente, la resistenza di uscita in presenza di reazione di corrente risulta
Ro(1 âˆ’ Î²A).
Per quanto riguarda la resistenza di ingresso, nel caso di inserzione serie la
grandezza di reazione si oppone al ï¬‚usso della corrente erogata dal generatore VS,
quindi, a parit` a di VS, tale generatore erogher` a una corrente minore. Ci` o corrisponde
a un aumento della resistenza vista in ingresso: se si svolgono i calcoli, si ottiene un
valore Rin(1 âˆ’ Î²A).
Nel caso invece di reazione parallelo, la corrente di reazione agisce in senso
opposto alla corrente del generatore IS, determinando una riduzione della tensione di

=== Chunk 331 ===
valore Rin(1 âˆ’ Î²A).
Nel caso invece di reazione parallelo, la corrente di reazione agisce in senso
opposto alla corrente del generatore IS, determinando una riduzione della tensione di
ingresso, che corrisponde a una resistenza vista in ingresso ridotta. Il valore ottenuto
dai calcoli ` e Rin/(1 âˆ’ Î²A).
In sostanza, quindi, le resistenze di ingresso e di uscita vengono modiï¬cate dalla
reazione di un fattore (a moltiplicare o a dividere, a seconda del tipo di reazione)
1 âˆ’ Î²A, che pu` o risultare anche molto elevato. `E pertanto possibile, utilizzando
in modo opportuno la reazione e avendo a disposizione ampliï¬catori con guadagno
suï¬ƒcientemente elevato, ottenere pressochÂ´ e ogni valore desiderato di resistenza di
ingresso e di uscita.
109

=== Chunk 332 ===
11. Circuiti basati su ampliï¬catori operazionali
11.1 Ampliï¬catori diï¬€erenziali
In molte applicazioni risulta utile disporre di un ampliï¬ca tore in grado di fornire in
uscita un segnale proporzionale alla diï¬€erenza tra i segnal i applicati a due ingressi
e indipendente dalla componente rispetto a massa presente c on eguale ampiezza in
ciascuno dei segnali. Possiamo rappresentare il generico a mpliï¬catore diï¬€erenziale
come una â€œblack-boxâ€ con due ingressi e una uscita:
v 1
v 2
v u
In base alla deï¬nizione appena data, per un ampliï¬catore diï¬€ erenziale ideale Vu =
Ad(v1 âˆ’ v2), dove Ad ` e il cosiddetto guadagno diï¬€erenziale e v1 e v2 sono le tensioni
sui due ingressi, riferite a massa. Un ampliï¬catore diï¬€eren ziale non ideale presenta
anche un â€œguadagno di modo comuneâ€, fornisce cio` e unâ€™uscit a non nulla anche in
presenza di segnali uguali ai due ingressi e proporzionale a l valore di tali segnali
rispetto a massa.
Deï¬niamo il segnale a modo diï¬€erenziale vd:
vd = v1 âˆ’ v2

=== Chunk 333 ===
presenza di segnali uguali ai due ingressi e proporzionale a l valore di tali segnali
rispetto a massa.
Deï¬niamo il segnale a modo diï¬€erenziale vd:
vd = v1 âˆ’ v2
e il segnale a modo comune
vc = 1
2(v1 + v2).
`E possibile esprimere v1 e v2 in funzione di vd e vc utilizzando le seguenti relazioni,
ottenute sommando e sottraendo tra loro le due equazioni uti lizzate per deï¬nire vd e
vc ï£±
ï£²
ï£³
v1 =vd
2 + vc
v2 = âˆ’ vd
2 + vc.
La tensione vu di uscita pu` o essere scritta come combinazione lineare del le due ten-
sioni di ingresso:
vu = A1v1 + A2v2.
Sostituiamo a v1 e v2 le espressioni prima trovate in funzione di vc e di vd:
vu =A1
(
vc + 1
2vd
)
+ A2
(
vc âˆ’ 1
2vd
)
=A1vc + A1
2 vd + A2vc âˆ’ A2
2 vd
=(A1 + A2)vc +
(A1 âˆ’ A2
2
)
vd
=Acvc + Advd,
110

=== Chunk 334 ===
dove abbiamo deï¬nito
Ac =A1 + A2
Ad =A1 âˆ’ A2
2 ,
fornendo cos` Ä± una relazione tra i guadagni a modo diï¬€erenzi ale e a modo comune e
quelli rispetto allâ€™uno e allâ€™altro ingresso dellâ€™ampliï¬c atore. Nel linguaggio degli spazi
vettoriali possiamo dire che la rappresentazione delle com ponenti in ingresso sotto
la forma v1, v2 o sotto la forma vc, vd corrisponde semplicemente a rappresentare i
vettori di uno spazio bidimensionale rispetto a due basi diï¬€ erenti. Le relazioni che
abbiamo trovato ci permettono di passare facilmente dallâ€™u na allâ€™altra rappresenta-
zione.
Lâ€™utilizzo di un ampliï¬catore diï¬€erenziale risulta partic olarmente utile in quei
casi in cui sono presenti prevalentemente disturbi a modo co mune, come quelli, per
esempio, indotti da accoppiamenti elettrostatici tra i cav i di rete a 50 Hz e le linee
microfoniche. Una rappresentazione sempliï¬cata del probl ema ` e fornita nella ï¬gura
sottostante.
(Fase)
220 V, 50 Hz
Linea microfonica
Amplificatore differenziale
C C

=== Chunk 335 ===
microfoniche. Una rappresentazione sempliï¬cata del probl ema ` e fornita nella ï¬gura
sottostante.
(Fase)
220 V, 50 Hz
Linea microfonica
Amplificatore differenziale
C C
v s (microfono)
F
N (Neutro)
La distribuzione dellâ€™energia elettrica, come discuterem o nuovamente nel seguito,
viene eï¬€ettuata connettendo a terra uno dei capi del seconda rio del trasformatore
posto nelle cabine per lâ€™abbassamento della tensione dal va lore di media tensione
(15 kV) ai 230 V di normale utilizzo. In conseguenza di tale co llegamento, uno
dei due ï¬li di rete (detto â€œconduttore neutroâ€) si viene a tro vare praticamente al
potenziale di terra, mentre lâ€™altro (detto â€œconduttore di f aseâ€) si trova a una tensione
alternata di 230 V rispetto alla terra. Il conduttore di fase rappresenta perci` o la
sorgente dei disturbi a carattere elettrostatico ed ` e acco ppiato ai due conduttori
della linea microfonica da capacit` a praticamente uguali. Se tale linea avesse uno

=== Chunk 336 ===
sorgente dei disturbi a carattere elettrostatico ed ` e acco ppiato ai due conduttori
della linea microfonica da capacit` a praticamente uguali. Se tale linea avesse uno
dei due conduttori connesso a terra (linea sbilanciata), il disturbo si accoppierebbe
soltanto con lâ€™altro e non si potrebbe fare nulla per elimina rlo. Con la realizzazione di
una linea bilanciata come quella in ï¬gura (con conduttori el ettricamente simmetrici
rispetto alla terra), lo stesso disturbo viene iniettato su tutti e due i conduttori: si
tratta perci` o di un disturbo a modo comune, che pu` o essere e liminato utilizzando un
ampliï¬catore diï¬€erenziale come quello indicato.
Per completare lâ€™analisi degli ampliï¬catori diï¬€erenziali , possiamo ricavare A1 e
A2 in funzione di Ac e Ad: ï£±
ï£²
ï£³
Ac =A1 + A2
Ad =A1 âˆ’ A2
2 .
111

=== Chunk 337 ===
Sommando e sottraendo il doppio della seconda equazione dal la prima otteniamo:
{
Ac + 2 Ad =2A1
Ac âˆ’ 2Ad =2A2.
Quindi ï£±
ï£´
ï£²
ï£´
ï£³
A1 =Ac
2 + Ad
A2 =Ac
2 âˆ’ Ad.
Il rapporto tra il guadagno a modo diï¬€erenziale e quello a mod o comune viene di
solito deï¬nito â€œrapporto di reiezione del modo comuneâ€ e ind icato con la sigla CMRR
(Common Mode Rejection Ratio). Spesso il CMRR viene espress o in dB.
11.2 Ampliï¬catori operazionali
Lâ€™ampliï¬catore operazionale ` e un ampliï¬catore accoppiat o in continua (quindi con
banda che si estende ï¬no a frequenza nulla), con guadagno mol to elevato e con
ingresso diï¬€erenziale. Esso rappresenta il circuito integ rato analogico di base ed
esiste in moltissime versioni diverse. Il nome â€œoperaziona leâ€ deriva dal fatto che esso
venne inizialmente concepito per la realizzazione di opera zioni di somma e sottrazione
tra segnali allâ€™interno di circuiti pi` u complessi, come il calcolatore analogico, che

=== Chunk 338 ===
venne inizialmente concepito per la realizzazione di opera zioni di somma e sottrazione
tra segnali allâ€™interno di circuiti pi` u complessi, come il calcolatore analogico, che
consentiva, proprio grazie allâ€™utilizzo degli ampliï¬cato ri operazionali, di implementare
tramite componenti elettronici le relazioni tra grandezze elettriche e le loro derivate
temporali corrispondenti a quelle in una equazione diï¬€eren ziale. In questo modo era
possibile, a partire da un insieme di condizioni iniziali de ï¬nite tramite lo stato di
carica dei condensatori che comparivano nel circuito, otte nere la soluzione desiderata
della equazione diï¬€erenziale semplicemente facendo evolv ere nel tempo la grandezza
elettrica rappresentativa di tale soluzione. Il calcolato re analogico ` e ormai obsoleto,
dato che le sue prestazioni sono di gran lunga superate da que lle ottenibili con metodi
numerici su normali calcolatori digitali.

=== Chunk 339 ===
dato che le sue prestazioni sono di gran lunga superate da que lle ottenibili con metodi
numerici su normali calcolatori digitali.
Lâ€™ampliï¬catore operazionale, invece, ` e ancora largament e usato in un gran nu-
mero di sistemi analogici, per la semplicit` a con cui consen te di trattare i segnali e di
realizzare funzioni anche complesse.
Il simbolo circuitale dellâ€™ampliï¬catore operazionale con siste in un triangolo con
un simbolo â€œ+â€ in corrispondenza dellâ€™ingresso non inverte nte e un simbolo â€œ-â€ in
corrispondenza di quello invertente.
Il circuito equivalente per le variazioni risulta il seguen te, dove il terminale in basso
del generatore comandato di tensione va considerato connes so al punto medio o â€œba-
ricentroâ€ delle tensioni di alimentazione. Infatti gli amp liï¬catori operazionali hanno
112

=== Chunk 340 ===
VinA vol
Rout
Vin
Vout
Rin
di solito due terminali di alimentazione e nessun terminale di massa. Nella maggior
parte dei casi tali terminali di alimentazione vengono conn essi a due tensioni di ali-
mentazione simmetriche rispetto alla massa, per esempio +1 5 V e âˆ’15 V, e in tal
caso i terminali di alimentazione non vengono nemmeno indic ati negli schemi.
In tale situazione il baricentro delle alimentazioni corri sponde proprio alla massa e
quindi il terminale basso del generatore comandato di tensi one ` e connesso alla massa
stessa. Il coeï¬ƒciente Avol, che rappresenta il rapporto tra la tensione di uscita e
quella di ingresso, ` e di solito detto â€œguadagno ad anello ap ertoâ€, perchÂ´ e corrisponde
al guadagno dellâ€™ampliï¬catore operazionale quando questo ` e usato ad â€œanello apertoâ€,
vale a dire senza chiudere lâ€™anello di reazione nel quale vie ne di solito invece inserito.
Un ampliï¬catore operazionale ideale ` e caratterizzato dal le seguenti propriet` a:

=== Chunk 341 ===
vale a dire senza chiudere lâ€™anello di reazione nel quale vie ne di solito invece inserito.
Un ampliï¬catore operazionale ideale ` e caratterizzato dal le seguenti propriet` a:
1) Resistenza di ingresso Rin inï¬nita
2) Resistenza di uscita Rout nulla
3) Guadagno Avol inï¬nito
4) Banda inï¬nita
5) Ampliï¬cazione a modo comune nulla
Gli ampliï¬catori operazionali reali rappresentano soltan to unâ€™approssimazione di que-
ste caratteristiche ideali. In particolare, la banda risul ta molto spesso piuttosto limi-
tata, per evitare problemi di stabilit` a che potrebbero ins orgere quando lâ€™ampliï¬catore
operazionale viene utilizzato allâ€™interno di circuiti in r eazione. `E da notare, comun-
que, che anche se la banda ad anello aperto pu` o risultare di p oche decine di hertz
o addirittura di pochi hertz, il prodotto guadagno banda, da to lâ€™alto valore di Avol,
` e sempre molto elevato e, quindi, con unâ€™opportuna scelta d ella reazione, che ci

=== Chunk 342 ===
o addirittura di pochi hertz, il prodotto guadagno banda, da to lâ€™alto valore di Avol,
` e sempre molto elevato e, quindi, con unâ€™opportuna scelta d ella reazione, che ci
permette di ampliare la banda a spese del guadagno, si posson o ottenere circuiti
caratterizzati da banda anche molto ampia.
Un tipico ampliï¬catore operazionale, inizialmente realiz zato negli anni â€™70, ma
ancora talvolta utilizzato, ` e il ÂµA 741, che ` e caratterizzato da Rin di 2 Mâ„¦, Rout di
25 â„¦, Avol tra 10 5 e 2 Ã— 105, e una banda tra i 4 e gli 8 Hz. Il rapporto di reiezione
del modo comune (CMRR) alle basse frequenze ` e dellâ€™ordine d ei 90 dB.Attualmente
sono disponibili ampliï¬catori operazionali con caratteri stiche molto superiori, in par-
ticolare si possono avere resistenze di ingresso di centina ia di megaohm e prodotti
guadagno-banda oltre il gigahertz.
11.3 Metodo del corto circuito virtuale
Dato il valore estremamente alto del guadagno degli ampliï¬c atori operazionali e il

=== Chunk 343 ===
guadagno-banda oltre il gigahertz.
11.3 Metodo del corto circuito virtuale
Dato il valore estremamente alto del guadagno degli ampliï¬c atori operazionali e il
fatto che la loro tensione di uscita non pu` o comunque supera re quella di alimenta-
zione, la tensione presente tra gli ingressi in condizioni d i funzionamento lineare ` e
estremamente piccola, tale da poter essere in genere consid erata nulla, dal punto di
vista pratico, nella maggior parte dei casi. In particolare , la tensione tra gli ingres-
si ` e trascurabile nel caso essa sia molto pi` u piccola delle altre tensioni signiï¬cative
113

=== Chunk 344 ===
presenti nel circuito. Si pu` o dimostrare che questa condiz ione ` e veriï¬cata, nei casi di
reazione negativa, se il modulo del guadagno di anello ( |Î²A|) della rete in reazione
nella quale lâ€™operazionale ` e inserito ` e molto maggiore de llâ€™unit` a.`E facile capire che in
tal caso la tensione di ingresso dellâ€™operazionale risulte r` a molto pi` u piccola di quella
riportata in ingresso dalla reazione.
Se la tensione di ingresso pu` o essere considerata nulla, tr a i due ingressi sussiste
quindi una sorta di corto circuito, di tipo, per` o, molto par ticolare, perchÂ´ e non ` e
attraversato da corrente: essendo la tensione ai capi di Rin praticamente nulla, anche
la corrente che la attraversa deve essere nulla. Si noti che i l fatto che la corrente
che ï¬‚uisce negli ingressi dellâ€™operazionale sia trascurab ile ` e una conseguenza diretta
dellâ€™ipotesi di corto circuito virtuale e non richiede in al cun modo che la resistenza

=== Chunk 345 ===
che ï¬‚uisce negli ingressi dellâ€™operazionale sia trascurab ile ` e una conseguenza diretta
dellâ€™ipotesi di corto circuito virtuale e non richiede in al cun modo che la resistenza
di ingresso dellâ€™ampliï¬catore sia elevata o, tantomeno, in ï¬nita.
Il metodo del corto circuito virtuale rappresenta uno strum ento estremamen-
te semplice per lâ€™analisi dei circuiti lineari a operaziona li, che consente di calcolare
la funzione di trasferimento in modo particolarmente rapid o. Dobbiamo per` o sem-
pre aver presente il fatto che tale approccio ` e valido solo ï¬ ntanto che il modulo del
guadagno dâ€™anello ` e molto maggiore dellâ€™unit` a: questa co ndizione non ` e di solito
veriï¬cata al di sopra di una certa frequenza, a causa della ri duzione di guadagno
dellâ€™operazionale. Inoltre pu` o non essere veriï¬cata, dip endentemente dalla struttura
della rete di reazione, alle frequenze molto basse o su una pa rticolare banda frequen-
ziale.

=== Chunk 346 ===
dellâ€™operazionale. Inoltre pu` o non essere veriï¬cata, dip endentemente dalla struttura
della rete di reazione, alle frequenze molto basse o su una pa rticolare banda frequen-
ziale.
Unâ€™altra condizione nella quale non si pu` o assolutamente a pplicare il metodo del
corto circuito virtuale ` e costituita dal funzionamento in condizioni di non linearit` a
degli ampliï¬catori operazionali. Se lâ€™uscita, per esempio , raggiunge il valore di sa-
turazione (di solito pari in modulo al valore assoluto della tensione di alimentazione
meno circa 1 V), la diï¬€erenza di potenziale tra gli ingressi p u` o assumere un valo-
re qualunque (e non trascurabile), purchÂ´ e con polarit` a co nsistente con quella della
tensione di uscita.
11.4 Ampliï¬catore invertente
Lâ€™ampliï¬catore invertente ` e uno dei circuiti pi` u semplic i e di pi` u immediata compren-
sione tra quelli realizzabili tramite ampliï¬catori operaz ionali. Lo schema risulta:
V
V
R
Vs
I R1
1R
2
I R2
Vu

=== Chunk 347 ===
sione tra quelli realizzabili tramite ampliï¬catori operaz ionali. Lo schema risulta:
V
V
R
Vs
I R1
1R
2
I R2
Vu
Applichiamo il metodo del cortocircuito virtuale. In conse guenza dellâ€™uguaglianza
tra le tensioni sui due terminali di ingresso, V âˆ’ = V + = 0, quindi risulta nota e
114

=== Chunk 348 ===
pari a Vs la tensione ai capi della resistenza R1. La corrente IR1 pu` o dunque essere
calcolata
IR1 = Vs
R1
.
PoichÂ´ e, sempre in base al metodo del corto circuito virtual e (c.c.v.) non ï¬‚uisce
corrente negli ingressi dellâ€™ampliï¬catore operazionale, IR2 = IR1 . Quindi
Vu = âˆ’IR2 R2 + V âˆ’ = âˆ’IR2 R2 = âˆ’Vs
R1
R2.
Pertanto il guadagno A risulta
A = Vu
Vs
= âˆ’R2
R1
.
Osserviamo che A ` e in questo caso, grazie alla reazione, indipendente dalle caratteri-
stiche speciï¬che dellâ€™elemento attivo (purchÂ´ e questo pre senti un guadagno ad anello
aperto estremamente elevato) e il suo modulo dipende soltan to dal rapporto di due
resistenze, che possono essere anche di notevole precision e.
Notiamo inoltre che siamo di fronte a una reazione di tension e con inserzione
parallelo: la resistenza di uscita sar` a quindi molto bassa , mentre per quella di in-
gresso dobbiamo svolgere un breve ragionamento. Lâ€™inserzi one parallelo avviene ai

=== Chunk 349 ===
parallelo: la resistenza di uscita sar` a quindi molto bassa , mentre per quella di in-
gresso dobbiamo svolgere un breve ragionamento. Lâ€™inserzi one parallelo avviene ai
terminali dellâ€™operazionale, che non coincide con lâ€™ingre sso dellâ€™ampliï¬catore; quindi
la resistenza di ingresso vista sullâ€™ingresso dellâ€™operaz ionale risulter` a molto bassa,
praticamente nulla, ma quella vista dal generatore Vs sar` a sostanzialmente pari alla
resistenza R1 che si trova in serie al c.c.v.. Un altro modo di raggiungere l a stessa
conclusione consiste nellâ€™osservare che la tensione tra lâ€™ ingresso invertente e la massa
` e nulla a causa del corto circuito virtuale, quindi il gener atore Vs vede semplicemente
una resistenza pari a R1 connessa verso massa.
11.5 Ampliï¬catore non invertente
Si pu` o realizzare un ampliï¬catore non invertente basato su un operazionale con piccole
modiï¬che rispetto allo schema gi` a visto per lâ€™ampliï¬cator e invertente:
R
Vu
V
V
I R1
I R2
1R
Vs
2
115

=== Chunk 350 ===
Utilizziamo anche per lâ€™analisi di questo circuito il metod o del corto circuito virtuale.
La tensione V âˆ’ sullâ€™ingresso invertente risulta pari, per il c.c.v., alla tensione sullâ€™altro
ingresso che ` e a sua volta pari a Vs. Dunque la corrente IR1 che scorre in R1 ` e data
da
IR1 = Vs
R1
.
Poich` e, per il metodo del corto circuito virtuale, assumia mo che la corrente in ingresso
allâ€™ampliï¬catore operazionale sia nulla, IR2 = IR1 . Otteniamo dunque
Vu = IR2 R2 + V1 = IR1 R2 + Vs = Vs
(R2
R1
+ 1
)
.
Pertanto Vu
Vs
= R2
R1
+ 1 .
Abbiamo quindi ottenuto un ampliï¬catore non invertente con guadagno R2/R1 + 1.
Notiamo che in questo ampliï¬catore si ha una reazione di tens ione con inserzione serie,
quindi la resistenza di ingresso, anche nel caso di Rin dellâ€™operazionale non molto
alta, risulta comunque elevatissima, tanto che ` e di solito determinata dalle resistenze
parassite (resistenze di isolamento) che inevitabilmente esistono tra ciascuno degli
ingressi e la massa.

=== Chunk 351 ===
alta, risulta comunque elevatissima, tanto che ` e di solito determinata dalle resistenze
parassite (resistenze di isolamento) che inevitabilmente esistono tra ciascuno degli
ingressi e la massa.
Se poniamo R2 = 0, sostituendola con un corto circuito, il guadagno
dellâ€™ampliï¬catore non invertente diventa unitario. In tal caso abbiamo un ampli-
ï¬catore con guadagno pari allâ€™unit` a, impedenza di ingress o pressochÂ´ e inï¬nita e im-
pedenza di uscita pressochÂ´ e nulla. Questo pu` o essere util e ogni volta che risulta
necessario collegare un circuito con uscita ad alta impeden za, o comunque non in
grado di fornire una corrente signiï¬cativa, a un carico a bas sa impedenza: ` e per tale
motivo che questo ampliï¬catore prende il nome di â€œbuï¬€erâ€. No tiamo che se R2 ` e
nulla R1 non svolge pi` u alcuna funzione (qualunque sia la corrente i n R1 la caduta di
tensione su R2 ` e comunque nulla) e pu` o quindi essere eliminata, ottenend o lo schema
tipico del buï¬€er.
Vs
Vu

=== Chunk 352 ===
tensione su R2 ` e comunque nulla) e pu` o quindi essere eliminata, ottenend o lo schema
tipico del buï¬€er.
Vs
Vu
11.6 Ampliï¬catore diï¬€erenziale
Combinando la struttura di un ampliï¬catore invertente con q uella di un non inver-
tente si pu` o ottenere un ampliï¬catore diï¬€erenziale caratt erizzato da un guadagno
116

=== Chunk 353 ===
preciso, che dipende soltanto da un rapporto di resistenze. Si noti che anche un am-
pliï¬catore operazionale preso da solo, non reazionato, ` e u n ampliï¬catore diï¬€erenziale,
ma non pu` o, nella maggior parte dei casi, essere utilizzato direttamente come tale, a
causa dellâ€™eccessivo e non esattamente noto guadagno.
2
R1
Vu
V
V
R3
R4
V2
V1
R
Possiamo studiare questo circuito con il metodo del corto ci rcuito virtuale e il princi-
pio di sovrapposizione degli eï¬€etti, calcolando la tension e di uscita come somma dei
contributi relativi a V1 e V2.
Vu = âˆ’ V1
R2
R1
+ V2R4
R3 + R4
(R2
R1
+ 1
)
= âˆ’ V1
R2
R1
+ V2R4
R3 + R4
R2 + R1
R1
.
Se scegliamo i rapporti tra le resistenze in maniera tale che risulti R4/R3 = R2/R1,
avremo anche R3 + R4
R3
= R2 + R1
R1
e quindi, moltiplicando e dividendo il coeï¬ƒciente di V2 per R3,
Vu = âˆ’ V1
R2
R1
+ V2
R4
R3
R3
R3 + R4
R2 + R1
R1
= âˆ’ V1
R2
R1
+ V2
R2
R1
= R2
R1
(V2 âˆ’ V1).
Se la condizione R2/R1 = R4/R3 ` e soddisfatta, otteniamo quindi un ampliï¬catore

=== Chunk 354 ===
Vu = âˆ’ V1
R2
R1
+ V2
R4
R3
R3
R3 + R4
R2 + R1
R1
= âˆ’ V1
R2
R1
+ V2
R2
R1
= R2
R1
(V2 âˆ’ V1).
Se la condizione R2/R1 = R4/R3 ` e soddisfatta, otteniamo quindi un ampliï¬catore
diï¬€erenziale con guadagno Ad = R2/R1 e rapporto di reiezione del modo comune
(CMRR) inï¬nito. Nella pratica il rapporto tra R4 e R3 non sar` a perfettamente
uguale a quello tra R2 e R1, quindi il CMRR risulter` a ï¬nito.
11.7 Integratore di Miller
Se al posto delle resistenze R2 e R1 in un ampliï¬catore invertente abbiamo due
generiche impedenze Z1 e Z2, la funzione di trasferimento potr` a essere espressa come
Vu
Vs
= âˆ’Z2(s)
Z1(s).
117

=== Chunk 355 ===
Vs
1Z
2Z
Vu
Se, in particolare, consideriamo il caso Z1 = R, Z2 = 1 /(Cs), vale a dire poniamo
al posto di R1 una resistenza R e al posto di Z2 un condensatore C, la funzione di
trasferimento risulter` a Vu
Vs
= âˆ’ 1
RCs ,
che, ricordando le propriet` a della trasformata di Laplace , corrisponde nel dominio
del tempo a
vu(t) = âˆ’ 1
RC
âˆ« t
0
vs(Ï„)dÏ„ + vu(0).
Lo stesso risultato pu` o essere ottenuto utilizzando il met odo del corto circuito virtuale
nel dominio del tempo.
r
v s v u
Cci
v c
Ri
PoichÂ´ e la tensione sullâ€™ingresso invertente ` e nulla a cau sa del c.c.v., ir = vs/R. Quindi
ic = ir = vs/R, dato che non ï¬‚uisce corrente nellâ€™ingresso dellâ€™operazio nale (sempre
per il c.c.v.). PoichÂ´ e tensione e corrente ai capi di un cond ensatore sono legate dalla
relazione
ic = C dvc
dt ,
otteniamo dvc
dt = 1
C ic = vs
RC .
Integrando abbiamo
vu = âˆ’vc = âˆ’ 1
RC
âˆ« t
0
vs(Ï„)dÏ„ + vu(0).
118

=== Chunk 356 ===
`E da notare che lâ€™integratore di Miller ideale ha un polo esat tamente nellâ€™origine e non
` e quindi un sistema stabile sulla base del criterio BIBO (Bo unded Input â€“ Bounded
Output), infatti ` e suï¬ƒciente porre in ingresso una tension e continua perchÂ´ e in uscita
si abbia una rampa che cresce senza limite. Nella realt` a, in eï¬€etti, la rampa cresce
ï¬nchÂ´ e non si raggiunge la condizione di saturazione dellâ€™u scita, valore oltre il quale la
tensione di uscita non pu` o andare. Non essendo lâ€™integrato re un circuito stabile, deve
essere sempre impiegato allâ€™interno di un anello di reazion e, che provvede a impedirne
la deriva.
Dobbiamo inoltre sottolineare il fatto che il comportament o reale dellâ€™integratore
di Miller diï¬€erisce da quello ideale, oltre che per il fenome no della saturazione, anche
perchÂ´ e il modulo di Î²A non ` e elevato a tutte le frequenze, a causa sia della caduta
del guadagno dellâ€™operazionale al crescere della frequenz a sia della diminuzione di Î²

=== Chunk 357 ===
perchÂ´ e il modulo di Î²A non ` e elevato a tutte le frequenze, a causa sia della caduta
del guadagno dellâ€™operazionale al crescere della frequenz a sia della diminuzione di Î²
alle basse frequenze. Altri fenomeni di non idealit` a deriv ano dal fatto che gli stadË† Ä± di
ingresso hanno bisogno di una certa corrente di polarizzazi one, la quale d` a luogo a una
deriva non trascurabile della tensione di uscita, cos` Ä± com e alla stessa contribuiscono
eï¬€etti di sbilanciamento interni.
`E anche possibile ottenere, scambiando tra loro il condensa tore e la resistenza,
un circuito derivatore, con funzione di trasferimento A = âˆ’RCs, ma questo non
` e praticamente mai usato, a causa dellâ€™estrema sensibilit ` a ai disturbi, specialmente
quelli ad alta frequenza.
11.8 Sommatore
`E possibile, utilizzando un ampliï¬catore operazionale e al cuni componenti passivi,
ottenere un circuito sommatore la cui uscita ` e proporziona le alla somma delle tensioni

=== Chunk 358 ===
11.8 Sommatore
`E possibile, utilizzando un ampliï¬catore operazionale e al cuni componenti passivi,
ottenere un circuito sommatore la cui uscita ` e proporziona le alla somma delle tensioni
in ingresso. Il pi` u semplice e utilizzato circuito sommato re ` e quello invertente di cui
riportiamo lo schema per una conï¬gurazione a tre ingressi.
R
R
R
I 1
Râ€™
V1
V
Râ€™I
V2
I 2
V3
I 3
u
Possiamo analizzarne il funzionamento utilizzando il meto do del corto circuito vir-
tuale e il principio di sovrapposizione degli eï¬€etti, facen do agire un generatore di
119

=== Chunk 359 ===
ingresso per volta. Se, per esempio, agisce il generatore V1, la corrente che scorre
nella R corrispondente risulta I1 = V1/R, mentre la I2 e la I3 sono ambedue nulle,
essendo nulla sia la tensione dovuta a V2 e V3, considerati disattivati, sia quella sul
terminale invertente dellâ€™operazionale, a causa del corto circuito virtuale. Tutta la
corrente I1 ï¬‚uisce dunque nella resistenza Râ€², dando luogo a una tensione di uscita
Vu = âˆ’Râ€²/RV1. Se ripetiamo lo stesso calcolo per gli altri due ingressi, o tteniamo
che lâ€™uscita, quando tutti i generatori sono attivi, ` e data da
Vu = âˆ’Râ€²
R (V1 + V2 + V3).
Lâ€™aspetto importante di questo circuito ` e che separa compl etamente tra loro gli in-
gressi, grazie allâ€™azione del corto circuito virtuale. Inf atti la corrente fornita da uno
dei generatori di ingresso non pu` o raggiungere gli altri ge neratori, dato che il nodo
a comune tra gli ingressi (corrispondente allâ€™ingresso inv ertente dellâ€™operazionale) si
trova a massa virtuale.
120

=== Chunk 360 ===
12. Regolatori di tensione
12.1 Regolatore lineare serie
Abbiamo visto in precedenza il funzionamento di regolatori di tensione che sfruttano
i diodi zener, ma avevamo osservato che tali circuiti hanno n otevoli limitazioni. `E
possibile superare la maggior parte di tali limitazioni uti lizzando un circuito nel quale
la corrente fornita al carico viene regolata tramite un tran sistore (detto â€œtransistore
di passoâ€) controllato da un ampliï¬catore diï¬€erenziale tra i cui ingressi ` e presente la
diï¬€erenza tra una partizione della tensione di uscita e una t ensione di riferimento.
Riportiamo uno schema di principio del regolatore serie:
v S LR
1C 2C
2R
DCV
ZR
DZ
1R
UV
Il generatore VDC rappresenta la sorgento di alimentazione, che pu` o consist ere in un
trasformatore con ponte di Graetz e condensatore di livella mento. Il generatore vs
rappresenta le ï¬‚uttuazioni della tensione in ingresso al re golatore rispetto al valor
medio VDC.

=== Chunk 361 ===
trasformatore con ponte di Graetz e condensatore di livella mento. Il generatore vs
rappresenta le ï¬‚uttuazioni della tensione in ingresso al re golatore rispetto al valor
medio VDC.
Si nota subito che siamo di fronte a un circuito in reazione, i n cui la partizione
della tensione di uscita ottenuta tramite il partitore form ato da R1 e R2 rappresenta la
grandezza di reazione. Tale grandezza di reazione viene con frontata con una tensione
di riferimento ottenuta tramite un diodo zener DZ. La corrente sul diodo zener
pu` o essere mantenuta a un valore, pressochÂ´ e costante di po chi milliampere, dato che
in questo caso non preleviamo potenza dalla sorgente di tens ione di riferimento. A
regime sar` a presente una diï¬€erenza minima tra la tensione s ullâ€™ingesso invertente
e quello non invertente, che consentir` a di ottenere in usci ta la tensione desiderata.
Tale minima diï¬€erenza tra la partizione della tensione di us cita e la tensione di

=== Chunk 362 ===
e quello non invertente, che consentir` a di ottenere in usci ta la tensione desiderata.
Tale minima diï¬€erenza tra la partizione della tensione di us cita e la tensione di
riferimento deve esistere, altrimenti anche lâ€™uscita dell â€™operazionale sarebbe nulla
e il transistore di passo risulterebbe interdetto. Dal punt o di vista pratico, per` o
possiamo considerare, purch` e |Î²A| sia suï¬ƒcientemente grande, le tensioni sui due
ingressi dellâ€™ampliï¬catore come coincidenti, per cui
VU
R2
R1 + R2
= VZ,
dove VZ ` e la tensione di breakdown del diodo zener DZ. Quindi la tensione di uscita
risulta
VU = VZ
R1 + R2
R2
.
Se, per qualsiasi motivo, VU tendesse per esempio ad aumentare, si avrebbe una
diminuzione della tensione di ingresso dellâ€™ampliï¬catore operazionale (che, come ` e
gi` a stato detto, non ` e mai esattamente nulla, pur essendo e stremamente piccola), che
determinerebbe una diminuzione della tensione di uscita de llâ€™operazionale stesso e,

=== Chunk 363 ===
gi` a stato detto, non ` e mai esattamente nulla, pur essendo e stremamente piccola), che
determinerebbe una diminuzione della tensione di uscita de llâ€™operazionale stesso e,
conseguentemente, della corrente di base del transistore d i passo, traducentesi in una
diminuzione della tensione di uscita, che verrebbe riporta ta al valore desiderato. Lo
stesso accadrebbe, in senso inverso, se VU tendesse a diminuire.
121

=== Chunk 364 ===
Il circuito del regolatore serie presenta una reazione di te nsione, quindi la sua
impedenza di uscita ` e molto bassa, dellâ€™ordine dei pochi mi lliohm. Questo ` e vero
alle basse frequenze, per le quali il |Î²A| ` e molto elevato, mentre alle alte frequenze,
a causa della diminuzione di |Î²A|, lâ€™impedenza di uscita risulta incrementata. Tale
fatto pu` o costituire un problema, perchÂ´ e pu` o portare ad a ccoppiamenti indesidera-
ti tra carichi diversi connessi allo stesso alimentatore, d ato che unâ€™eventuale utenza
che assorba correnti con rilevanti componenti ad alta frequ enza introduce una cor-
rispondente ï¬‚uttuazione della tensione di uscita dellâ€™ali mentatore, che si ripercuote
poi sulle altre utenze. Tale problema si risolve introducen do dei condensatori in pa-
rallelo allâ€™uscita del regolatore, i quali presentano una r eattanza molto bassa alle alte
frequenze. Si sono indicati due condensatori perchÂ´ e di sol ito uno ` e di grosso valore

=== Chunk 365 ===
rallelo allâ€™uscita del regolatore, i quali presentano una r eattanza molto bassa alle alte
frequenze. Si sono indicati due condensatori perchÂ´ e di sol ito uno ` e di grosso valore
e di tipo elettrolitico (con il dielettrico ottenuto tramit e un processo elettrochimico)
e presenta scadenti caratteristiche elettriche a frequenz e oltre qualche decina di kHz.
Lâ€™altro condensatore, non elettrolitico e di valore molto p i` u piccolo, interviene alle
frequenze pi` u elevate, garantendo unâ€™impedenza di uscita comunque bassa.
12.2 Regolatore monolitici integrati
Attualmente esistono regolatori serie integrati realizza ti su un singolo chip. Tali
regolatori sono deï¬niti â€œregolatori monoliticiâ€ e si prese ntano con un contenitore
molto simile a quello di un transistore di potenza, con tre te rminali (entrata, uscita,
massa). Questi dispositivi sono caratterizzati da una sigl a del tipo 78XX, dove le
cifre al posto di XX indicano il valore della tensione di usci ta regolata. Per usempio,

=== Chunk 366 ===
massa). Questi dispositivi sono caratterizzati da una sigl a del tipo 78XX, dove le
cifre al posto di XX indicano il valore della tensione di usci ta regolata. Per usempio,
un 7815 regola a 15 V, mentre un 7805 regola a 5 V. Nella maggior parte dei casi ` e
necessaria, per un corretto funzionamento, una caduta di te nsione di almeno un paio
di volt tra ingresso e uscita.
Di seguito reppresentiamo lo schema di un tipico alimentato re basato su un regolatore
monolitico.
U
50 Hz
E
M
U230 V 7812
E M U
V
7812
`E possibile realizzare un alimentatore con uscita duale, sf ruttando un regolatore
monolitico anche per il ramo negativo, della serie 79XX. Com e ` e indicato in ï¬gura la
piedinatura dei 79XX ` e diversa da quella dei 78XX.
7912
UM E
E
M
U230 V
50 Hz
7912
E
M
U
0
+12 V
âˆ’12 V
7812
Si noti lâ€™utilizzo di un unico ponte di Graetz per lâ€™ottenime nto di una tensione posi-
tiva e una tensione negativa rispetto a massa, sfruttando un trasformatore con presa
122

=== Chunk 367 ===
78XX
L
E
M
U
DCV
R RI
LI
MI
R
centrale. Vediamo inï¬ne come ` e possibile realizzare, a par tire da un regolatore mo-
nolitico di tensione, un regolatore di corrente, vale a dire un circuito che fornisce in
uscita una corrente di valore ï¬ssato, indipendente dal cari co.
Deï¬niamo V âˆ— la tensione di regolazione del regolatore monolitico utili zzato ( XX =
V âˆ—). Il regolatore manterr` a tale tensione tra i terminali U ed M, per cui la corrente
IR risulter` a
IR = V âˆ—
R .
Se tale corrente ` e almeno di alcune decine di milliampere, l a IM (corrente derivante
dal funzionamento del regolatore e pari a pochi milliampere ) sar` a rispetto a essa
trascurabile, per cui IL â‰ƒ IR, indipendentemente dal valore del carico RL. Eviden-
temente tutto ci` o si veriï¬ca in una gamma limitata di valori di RL: se RL fosse di
valore troppo elevato, la tensione ai suoi capi, sommata a V âˆ— e alla caduta minima
sul regolatore, porterebbe a un valore maggiore di VDC, non consentendo quindi il

=== Chunk 368 ===
valore troppo elevato, la tensione ai suoi capi, sommata a V âˆ— e alla caduta minima
sul regolatore, porterebbe a un valore maggiore di VDC, non consentendo quindi il
funzionamento del circuito.
12.3 Regolatori non lineari a commutazione
I regolatori di tensione visti ï¬no a questo punto sono di tipo lineare e presenta-
no un problema comune, consistente nella dissipazione di po tenza sullâ€™elemento di
passo, il quale ` e attraversato dalla corrente di uscita e ai capi del quale ` e presente
una caduta di tensione non trascurabile. Questo ` e indubbia mente un problema, sia
perchÂ´ e sprechiamo dellâ€™energia sia perchÂ´ e la dissipazio ne termica crea dei problemi
di smaltimento del calore.
Lâ€™inconveniente della dissipazione viene risolto utilizz ando i cosiddetti regolatori
a commutazione, i quali utilizzano una strategia basata sul lâ€™apertura e chiusura, con
tempi opportuni, di un interruttore, che ` e un elemento non d issipativo, poichÂ´ e la

=== Chunk 369 ===
a commutazione, i quali utilizzano una strategia basata sul lâ€™apertura e chiusura, con
tempi opportuni, di un interruttore, che ` e un elemento non d issipativo, poichÂ´ e la
tensione ai suoi capi ` e nulla o lo ` e la corrente che lo attrav ersa. Il principio del
regolatore a commutazione ` e rappresentato nel semplice sc hema che segue.
C
L
LR
DCV
S
UV
123

=== Chunk 370 ===
Supponiamo che il deviatore S venga rapidamente e periodicamente commutato tra le
due posizioni possibili, quella che corrisponde alla conne ssione diretta dellâ€™induttanza
L al generatore di tensione VDC e quella che corrisponde alla connessione a massa del
terminale sinistro di L: la tensione tra tale terminale e la massa sar` a quindi unâ€™on da
rettangolare, con valore VDC nei periodi di tempo in cui il deviatore ` e nella posizione
â€œaltaâ€ e di valore nullo nei rimanenti periodi di tempo. Si de ï¬nisce â€œduty cycleâ€
il rapporto tra il periodo di tempo in cui lâ€™onda rettangolar e sta al valore alto e il
periodo totale; di solito tale quantit` a viene espressa sot to la forma di percentuale:
duty cycle = TH
TH + TL
Ã— 100,
dove TH ` e il periodo di tempo in cui lâ€™onda rettangolare si trova al v alore alto e TL
quello in cui si trova al valore basso.
Lâ€™induttanza L, insieme con il condensatore C, forma un ï¬ltro del secondo or-

=== Chunk 371 ===
quello in cui si trova al valore basso.
Lâ€™induttanza L, insieme con il condensatore C, forma un ï¬ltro del secondo or-
dine con due poli, con una risposta quindi che, per frequenza molto maggiore di tali
poli, cade con una pendenza di 40 dB per decade. Quindi, se la f requenza fonda-
mentale dellâ€™onda rettangolare ` e molto maggiore della fre quenza di taglio del ï¬ltro,
sul condensatore e sulla resistenza di carico RL sar` a presente soltanto la componente
continua dellâ€™onda rettangolare, il cui valore ` e proporzi onale al duty cycle dellâ€™onda
stessa. Dunque abbiamo ottenuto una tensione continua pi` u bassa di quella VDC a
disposizione, senza peraltro dissipare potenza nellâ€™oper azione di abbassamento, dato
che sia il deviatore sia lâ€™induttanza e il condensatore sono elementi non dissipativi.
Se abbiamo anche la possibilit` a di regolare il duty cycle, p ossiamo ottenere una ten-
sione di uscita del valore desiderato; inoltre rendendo aut omatica tale regolazione ` e

=== Chunk 372 ===
Se abbiamo anche la possibilit` a di regolare il duty cycle, p ossiamo ottenere una ten-
sione di uscita del valore desiderato; inoltre rendendo aut omatica tale regolazione ` e
possibile ottenere un regolatore di tensione che non presen ta una signiï¬cativa dissi-
pazione di potenza. `E chiaro che in un tale regolatore il deviatore non pu` o esser e di
tipo meccanico, a causa delle limitazioni che si avrebbero s ulla velocit` a massima di
commutazione e delle diï¬ƒcolt` a di controllo dello stesso: v edremo pi` u avanti come tale
deviatore pu` o essere realizzato in forma completamente el ettronica. Per il momento
apportiamo una semplice modiï¬ca, che consente di utilizzar e, invece di un deviatore,
un semplice interruttore, secondo lo schema di seguito ripo rtato.
C
L
LR
DCV
S
UVD
Quando lâ€™interruttore S ` e chiuso, il diodo D ` e polarizzato inversamente e quindi non
interviene; quando, invece, lâ€™interruttore S si apre, la corrente tende a mantenersi

=== Chunk 373 ===
C
L
LR
DCV
S
UVD
Quando lâ€™interruttore S ` e chiuso, il diodo D ` e polarizzato inversamente e quindi non
interviene; quando, invece, lâ€™interruttore S si apre, la corrente tende a mantenersi
costante nellâ€™induttanza (data lâ€™inerzialit` a della stes sa): questa volta il diodo risulta
polarizzato direttamente e consente alla corrente di conti nuare a scorrere nel verso che
aveva precedentemente (la corrente va dallâ€™induttanza al p arallelo C-RL e poi torna
allâ€™induttanza tramite il diodo). Questa ` e la conï¬gurazio ne tipica del regolatore a
commutazione di tipo forward, che ` e caratterizzato da una p olarit` a di uscita uguale
a quella della sorgente di alimentazione e da una tensione di uscita minore o uguale
di quella della sorgente di alimentazione.
124

=== Chunk 374 ===
Si pu` o realizzare un diverso tipo di regolatore switching, deï¬nito di tipo ï¬‚yback,
che consente di avere una polarit` a di uscita opposta rispet to a quella di alimentazione
e una tensione di uscita anche superiore a quella di ingresso . Lo schema ` e riportato
di seguito.
C
LR
DCV
S
UVL
D
Quando lâ€™interruttore S ` e chiuso, il diodo D risulta interdetto e la tensione di ali-
mentazione si trova ai capi dellâ€™induttanza L che si carica, con una corrente che
cresce linearmente nel tempo. Quando lâ€™interruttore si apr e, la corrente che passava
nellâ€™induttanza comincia a circolare in senso antiorario n ella maglia formata da L,
dal parallelo C-RL e dal diodo D che risulta ora polarizzato direttamente. In questo
modo il condensatore C si carica con polarit` a positiva in basso e negativa in alto,
a una tensione che, a seconda del duty cycle dellâ€™interrutto re e dei valori dei com-
ponenti, pu` o essere anche maggiore in modulo di quella di al imentazione. Si noti

=== Chunk 375 ===
a una tensione che, a seconda del duty cycle dellâ€™interrutto re e dei valori dei com-
ponenti, pu` o essere anche maggiore in modulo di quella di al imentazione. Si noti
che, mentre nel regolatore forward il carico e il condensato re C sono alimentati dalla
sorgente VDC durante lâ€™intervallo in cui lâ€™interruttore ` e chiuso e dall â€™induttanza L
quando lâ€™interruttore ` e aperto, nel caso del regolatore ï¬‚y back la sorgente VDC non
alimenta mai direttamente il carico: lâ€™energia viene trasf erita da VDC allâ€™induttanza
e solo successivamente dallâ€™induttanza al carico. Negli in tervalli in cui lâ€™interruttore ` e
chiuso lâ€™energia assorbita dal carico ` e fornita dal conden satore C, che viene poi rica-
ricato nellâ€™intervallo in cui lâ€™interruttore ` e aperto, a s pese dellâ€™energia immagazzinata
nellâ€™induttanza.
I regolatori switching ï¬nora visti necessitano di una sorge nte di alimenta-
zione continua: questa pu` o essere ottenuta con un trasform atore (che garantisce

=== Chunk 376 ===
nellâ€™induttanza.
I regolatori switching ï¬nora visti necessitano di una sorge nte di alimenta-
zione continua: questa pu` o essere ottenuta con un trasform atore (che garantisce
lâ€™isolamento galvanico dalla rete di distribuzione dellâ€™e nergia elettrica) seguito da un
ponte di Graetz e da un ï¬ltro capacitivo. Tale soluzione funz iona ed ` e in certi casi
utilizzata, ma mantiene uno degli svantaggi tipici degli al imentatori tradizionali, vale
a dire lâ€™elevato ingombro e lâ€™elevato peso del trasformator e, che, dovendo operare
alla frequenza di rete (50 o 60 Hz), deve avere un nucleo in fer ro. Si pu` o superare
anche questo problema realizzando un alimentatore a commut azione che comprende
un trasformatore operante ad alta frequenza, come vedremo t ra poco. Si noti che il
trasformatore ` e comunque necessario, altrimenti alcune p arti del circuito alimentato
potrebbero trovarsi al potenziale del conduttore di fase de lla rete o a un potenziale

=== Chunk 377 ===
trasformatore ` e comunque necessario, altrimenti alcune p arti del circuito alimentato
potrebbero trovarsi al potenziale del conduttore di fase de lla rete o a un potenziale
intermedio tra questo e la terra e rappresenterebbero perta nto dei potenziali rischi
per contatti accidentali. Nella parte a) della ï¬gura seguen te viene illustrata la si-
tuazione di pericolo che si viene a creare quando si tocca una qualunque parte di
unâ€™apparecchiatura connessa alla rete direttamente senza trasformatore.
Lâ€™impedenza Zp rappresenta la persona che ` e sottoposta a scossa elettrica perchÂ´ e
viene percorsa da una corrente che si richiude poi a terra, tr amite i piedi. Le due im-
pedenze Z1 e Z2 presenti allâ€™interno dellâ€™apparecchiatura rappresentan o le impedenze
misurabili, rispettivamente, tra il conduttore di fase e la massa dellâ€™apparecchiatura,
e tra il conduttore neutro e la massa. La massa si verr` a quind i a trovare a un po-

=== Chunk 378 ===
misurabili, rispettivamente, tra il conduttore di fase e la massa dellâ€™apparecchiatura,
e tra il conduttore neutro e la massa. La massa si verr` a quind i a trovare a un po-
tenziale rispetto a terra dipendente dalla partizione tra Z1 e Z2 e quindi tale da
125

=== Chunk 379 ===
b)
F
N
230 V
50 Hz
F
N
50 Hz
230 V
I=0a) p
Z
2Z
ZZp
1Z
2Z
1
consentire il passaggio di una corrente in Zp. In presenza di un trasformatore (b), si
ha il cosiddetto â€œisolamento galvanicoâ€: viene interrotto il collegamento che riferiva
a terra le tensioni allâ€™interno della apparecchiatura e lâ€™u nico modo perchÂ´ e lâ€™utente
possa subire una scossa elettrica ` e che questi tocchi conte mporaneamente due punti
del circuito. Si notino i due simboli diversi utilizzati per indicare la terra e la massa.
Vediamo ora come pu` o essere combinato un trasformatore ad a lta frequenza con
lo schema del regolatore switching forward, in modo da otten ere un alimentatore a
commutazione senza trasformatore a frequenza di rete. Uno s chema possibile ` e quello
di seguito riportato.
1
2
21
230 V
50 Hz
D
D
L
CC
S
R UVL
La tensione di rete viene raddrizzata dal ponte di Graetz e su l condensatore C1 ` e pre-
sente una continua circa pari al valore di picco di quella di r ete (circa 325 V). Quando

=== Chunk 380 ===
D
D
L
CC
S
R UVL
La tensione di rete viene raddrizzata dal ponte di Graetz e su l condensatore C1 ` e pre-
sente una continua circa pari al valore di picco di quella di r ete (circa 325 V). Quando
lâ€™interruttore S ` e chiuso, passa una corrente crescente nel primario del tra sformatore;
per mantenere il ï¬‚usso nullo allâ€™interno del trasformatore la corrente fuoriesce dal
terminale con il pallino del secondario, determinando una p olarizzazione diretta di
D1 e inversa di D2. La corrente passa quindi dallâ€™induttanza L e raggiunge il cari-
co RL e il condensatore C2. Quando invece lâ€™interruttore ` e aperto, il trasformatore
non ` e pi` u attraversato da corrente e il diodo D2 entra in conduzione, consentendo
allâ€™induttanza L di scaricarsi sul parallelo C2-RL.
Una soluzione che richiede un numero minore di componenti ` e quella dellâ€™alimen-
tatore switching di tipo ï¬‚yback, sempre con trasformatore a d alta frequenza. Tale

=== Chunk 381 ===
Una soluzione che richiede un numero minore di componenti ` e quella dellâ€™alimen-
tatore switching di tipo ï¬‚yback, sempre con trasformatore a d alta frequenza. Tale
soluzione ` e di gran lunga la pi` u utilizzata e lo schema di pr incipio ` e riportato di
seguito.
1
1 2
230 V
50 Hz
D
C
S
C
R UVL
Notiamo innanzitutto che in questo caso il trasformatore no n funziona pi` u come tale,
poichÂ´ e, come discuteremo nel seguito, non opera a ï¬‚usso nul lo. Quando lâ€™interruttore
S ` e chiuso, la corrente sale linearmente nel primario, che si comporta a tutti gli ef-
fetti come una semplice induttanza, dato che nel secondario la corrente uscirebbe
126

=== Chunk 382 ===
dal pallino (essendo entrante quella del primario) ma non pu ` o farlo, perchÂ´ e il diodo
D1 risulta polarizzato inversamente. Quando poi S si apre, la corrente non pu` o pi` u
circolare nel primario e lâ€™unico modo di mantenere il ï¬‚usso m agnetico che era presen-
te subito prima dellâ€™apertura consiste nel far circolare un a corrente nel secondario,
entrante dal pallino. Questa corrente determina una polari zzazione diretta del diodo
D1 e va ad alimentare il condensatore C2 e il carico. Quindi, come in tutti gli ali-
mentatori ï¬‚yback, câ€™` e una fase ( S chiuso) in cui viene immagazzinata energia in un
elemento induttivo (in questo caso il trasformatore) segui ta da una fase ( S aperto)
in cui lâ€™energia immagazzinata nellâ€™elemento induttivo vi ene trasferita al carico.
12.4 Alimentatore a commutazione ï¬‚yback con trasformatore a d alta fre-
quenza e circuito di regolazione
Uno schema di principio dellâ€™alimentatore ï¬‚yback usato, pe r esempio, nella mag-

=== Chunk 383 ===
12.4 Alimentatore a commutazione ï¬‚yback con trasformatore a d alta fre-
quenza e circuito di regolazione
Uno schema di principio dellâ€™alimentatore ï¬‚yback usato, pe r esempio, nella mag-
gior parte dei computer ` e riportato di seguito. Al circuito che abbiamo gi` a visto viene
aggiunta una parte che svolge una funzione di regolazione de lla tensione di uscita.
1
1
1
2
2
3
230 V
50 Hz
Circuito di controllo
del switch
Regol.
riferim.
Onda triangol.
ottico
Accoppiatore
C
Q
D
C
R UVL
D
C
rifV
AR
1
2R
R
2A
1A
Lâ€™interruttore sul primario ` e realizzato tramite un trans istore MOS di potenza ( Q1)
che viene comandato dal circuito di controllo, la cui funzio ne sar` a commentata pi` u
in dettaglio nel seguito.
Una porzione della tensione di uscita viene prelevata trami te il partitore forma-
to da R1 e R2 e confrontata, tramite lâ€™ampliï¬catore diï¬€erenziale A1, con la tensione
prodotta da un riferimento di tensione (che pu` o essere otte nuto con un diodo zener o

=== Chunk 384 ===
to da R1 e R2 e confrontata, tramite lâ€™ampliï¬catore diï¬€erenziale A1, con la tensione
prodotta da un riferimento di tensione (che pu` o essere otte nuto con un diodo zener o
con un regolatore monolitico di piccola potenza). Lâ€™ampliï¬ catore A2 ` e un ampliï¬ca-
tore operazionale utilizzato ad anello aperto, operante co me comparatore e quindi in
regime di saturazione positiva o negativa: se lâ€™onda triang olare applicata allâ€™ingresso
non invertente ha un valore superiore a quello dellâ€™uscita d i A1, lâ€™uscita di A2 ` e al
valore di saturazione positiva, altrimenti si trova al valo re di saturazione negativa. Lo
stato del transistore che opera da switch dipende dal valore di tensione in uscita da
A2, che viene portato al circuito di controllo tramite lâ€™accop piatore ottico, che garan-
tisce lâ€™isolamento galvanico: se lâ€™uscita di A2 ` e in saturazione positiva, il transistore
` e in conduzione, altrimenti ` e in interdizione. Il duty cyc le della tensione applica-

=== Chunk 385 ===
tisce lâ€™isolamento galvanico: se lâ€™uscita di A2 ` e in saturazione positiva, il transistore
` e in conduzione, altrimenti ` e in interdizione. Il duty cyc le della tensione applica-
ta al primario del trasformatore dipende quindi dal valore d ella tensione applicata
allâ€™ingresso invertente di A2, come ` e possibile comprendere dal graï¬co che segue.
127

=== Chunk 386 ===
t
1
uscita di A 2
V
uscita di A
Vediamo che cosa accade, per esempio, se la tensione di uscit a tende a scendere: in tal
caso la tensione diï¬€erenziale allâ€™ingresso di A1 diminuisce e quindi si abbassa anche
il valore della tensione sullâ€™ingresso invertente di A2, che determina un incremento
del duty cycle e quindi un ripristino della corretta tension e di uscita.
Al posto dellâ€™accoppiatore ottico si potrebbe anche usare u n trasformatore per
impulsi, che trasferirebbe gli impulsi di comando per il swi tch. Anchâ€™esso garanti-
rebbe la separazione galvanica tra la parte di circuito conn essa alla rete e quella di
uscita che poi ` e connessa alla massa dellâ€™apparecchiatura . Si noti che la capacit` a
necessaria per il ï¬ltraggio allâ€™uscita di questo alimentat ore pu` o essere molto pi` u pic-
cola che nel caso in cui si lavorasse alla frequenza di rete, d ato che il ripple dipende
dal rapporto tra il periodo della tensione pulsante e la cost ante di tempo RLC2. In

=== Chunk 387 ===
cola che nel caso in cui si lavorasse alla frequenza di rete, d ato che il ripple dipende
dal rapporto tra il periodo della tensione pulsante e la cost ante di tempo RLC2. In
genere le frequenze utilizzate sono intorno ai 100 kHz, in co rrispondenza delle quali
i trasformatori possono essere molto piccoli e leggeri, dat o che per ottenere un buon
accoppiamento tra primario e secondario ` e suï¬ƒciente un nuc leo magnetico in ferrite
di dimensioni relativamente ridotte.
Durante il normale funzionamento il circuito di controllo d el switch ` e alimentato
dal circuito formato dal secondario pi` u in basso, D2 e C3, che forniscono una tensione
senza riferimenti rispetto al secondario principale. Ci so no tuttavia due problemi
allâ€™avvio: a) inizialmente C3 ` e scarico, quindi il circuito di controllo del switch non pu ` o
iniziare a funzionare; b) il circuito di regolazione con A1 e A2 deve essere alimentato

=== Chunk 388 ===
allâ€™avvio: a) inizialmente C3 ` e scarico, quindi il circuito di controllo del switch non pu ` o
iniziare a funzionare; b) il circuito di regolazione con A1 e A2 deve essere alimentato
dal secondario principale (e quindi da C2) oppure da altro secondario ausiliario e su
nessun secondario pu` o essere presente tensione prima che i nizi la sequenza di impulsi
di commutazione. Il problema a) si risolve portando inizial mente lâ€™alimentazione al
circuito di controllo del switch direttamente da C1, tramite una resistenza di alto
valore RA, mentre il problema b) ` e pi` u complesso e viene risolto real izzando tale
circuito di controllo in modo che, in assenza di impulsi in ar rivo dallâ€™accoppiatore
ottico, produca comunque una sequenza di comando per il swit ch che fa caricare
i condensatori C2 e C3 a una tensione preferibilmente un poâ€™ inferiore a quella di
regime, attivando cos` Ä± il normale funzionamento prima des critto. Molto spesso gli

=== Chunk 389 ===
i condensatori C2 e C3 a una tensione preferibilmente un poâ€™ inferiore a quella di
regime, attivando cos` Ä± il normale funzionamento prima des critto. Molto spesso gli
alimentatori di questo tipo sembrano guastarsi al momento i n cui vengono accesi:
questo ` e frequentemente il risultato del guasto di RA (interruzione) avvenuto in realt` a
in precedenza; infatti se RA si interrompe durante il funzionamento, lâ€™alimentatore
continua a operare correttamente perchÂ´ e il circuito di con trollo del switch ` e alimentato
128

=== Chunk 390 ===
dal secondario ausiliario. `E solo al momento della riaccensione che il sistema non
parte, perchÂ´ e C3 ` e scarico e non si pu` o avere una sequenza di commutazioni pe r
lâ€™avvio se il circuito di controllo del switch non ` e aliment ato.
Lâ€™alimentatore dei normali personal computer ` e una varian te un poâ€™ pi` u com-
plessa di quello appena descritto. `E da notare che per soddisfare le normative sulla
compatibilit` a elettromagnetica, in particolare per limi tare lâ€™immissione nella rete di
distribuzione dellâ€™energia di disturbi ad alta frequenza d erivanti dal processo di com-
mutazione, viene inserito allâ€™ingresso di tali alimentato ri un ï¬ltro passa-basso che
comprende due condensatori collegati tra ciascuno dei cond uttori di rete e la massa
del computer. Il valore di tali condensatori ` e in genere di 2 .2 nF, corrispondenti a
una reattanza, a 50 Hz, di circa 1.45 Mâ„¦. `E importante che la massa del compu-

=== Chunk 391 ===
del computer. Il valore di tali condensatori ` e in genere di 2 .2 nF, corrispondenti a
una reattanza, a 50 Hz, di circa 1.45 Mâ„¦. `E importante che la massa del compu-
ter sia collegata a unâ€™eï¬ƒciente presa di terra, altrimenti s i verrebbe a trovare a un
potenziale pari a met` a della tensione di rete (115 V) rispet to al neutro e quindi alla
terra! Tale potenziale non ` e direttamente pericoloso per l e persone perchÂ´ e si ha in
serie unâ€™impedenza equivalente di Thevenin (il parallelo d ei due condensatori) che ` e
suï¬ƒcientemente elevata da limitare la corrente a poche cent inaia di microampere, ma
ugualmente percepibile toccando la massa metallica del com puter. Tuttavia pu` o fa-
cilmente danneggiare componenti collocati in apparecchia ture che vengano connesse
al computer.
Un altro problema introdotto da tali capacit` a, questa volt a in presenza di un
eï¬ƒciente collegamento di terra, ` e rappresentato dalla cor rente che scorre dal condut-

=== Chunk 392 ===
al computer.
Un altro problema introdotto da tali capacit` a, questa volt a in presenza di un
eï¬ƒciente collegamento di terra, ` e rappresentato dalla cor rente che scorre dal condut-
tore di fase verso la terra attraverso una delle due capacit` a (mentre lâ€™altra, quella
collegata tra il conduttore neutro e la terra, non ` e attrave rsata da una corrente si-
gniï¬cativa, essendo tali conduttori a potenziali quasi uga li). Tale corrente non ha
un corrispettivo nel conduttore neutro e quindi viene vista dagli interruttori diï¬€eren-
ziali come una componente puramente diï¬€erenziale: ï¬nchÂ´ e s i tratta di uno o pochi
computer non ` e un problema, ma se si hanno decine di computer la componente dif-
ferenziale risultante pu` o superare la soglia di calibrazi one dellâ€™interruttore (in genere
30 mA) e determinarne lâ€™intempestivo distacco. Tale inconv eniente pu` o essere risolto
frazionando lâ€™alimentazione in pi` u gruppi di computer, ci ascuno facente capo a un

=== Chunk 393 ===
30 mA) e determinarne lâ€™intempestivo distacco. Tale inconv eniente pu` o essere risolto
frazionando lâ€™alimentazione in pi` u gruppi di computer, ci ascuno facente capo a un
diverso interruttore diï¬€erenziale oppure creando un isola mento galvanico tramite un
trasformatore (soluzione assai pi` u costosa), che rende lâ€™ alimentazione svincolata da
riferimenti a terra.
129

=== Chunk 394 ===
13. Circuiti non lineari a operazionali
13.1 Comparatori
I circuiti comparatori, che abbiamo gi` a incontrato allâ€™in terno degli alimentatori a
commutazione, svolgono la funzione di confrontare un segna le di ingresso con un va-
lore di soglia, fornendo unâ€™uscita a livello alto quando il s egnale di ingresso supera
tale soglia e a livello basso quando ` e al di sotto della stess a. Sostanzialmente un com-
paratore ` e il tipo pi` u elementare di convertitore analogi co-digitale: un convertitore a
un solo bit.
Un comparatore pu` o essere utilizzato, per esempio, allo sc opo di â€œrigenerareâ€ un
segnale digitale aï¬€etto da rumore, confrontandolo con una s oglia a zero.
t
Vin
t
Vin
Vout
Il comparatore pu` o essere realizzato, per esempio, utiliz zando un ampliï¬catore ope-
razionale ad anello aperto, che, in conseguenza dellâ€™altis simo guadagno, ha una carat-
teristica di trasferimento particolarmente ripida. La car atteristica risulta sostanzial-

=== Chunk 395 ===
razionale ad anello aperto, che, in conseguenza dellâ€™altis simo guadagno, ha una carat-
teristica di trasferimento particolarmente ripida. La car atteristica risulta sostanzial-
mente lineare per un intervallo molto piccolo di tensioni di ingresso (pari allâ€™escursione
tra le due tensioni di saturazione di uscita divisa per il gua dagno ad anello aperto) e
poi satura bruscamente a valori prossimi alla tensione di al imentazione.
in
out
V
V
130

=== Chunk 396 ===
Utilizzando un ampliï¬catore operazionale, per` o, la veloc it` a con cui lâ€™uscita passa
dalla saturazione negativa a quella positiva dipende, nono stante la ripidit` a della ca-
ratteristica, dal modo in cui il segnale di ingresso attrave rsa lo zero. Questo pu` o, in
alcuni casi, essere un problema. Un altro problema pu` o esse re rappresentato dal fatto
che, se il segnale di ingresso ` e aï¬€etto da un rumore che causa pi` u attraversamenti
ravvicinati dello zero, si hanno in uscita commutazioni mul tiple non desiderate.
Questi problemi possono essere risolti impiegando un circu ito comparatore ca-
ratterizzato da un comportamento instabile prodotto trami te una reazione positiva
con |Î²A| > 1. In tal caso la transizione tra il valore basso e quello alto dellâ€™uscita
evolve, una volta iniziata, secondo le costanti di tempo pro prie dei poli a parte reale
positiva, senza pi` u dipendere in modo signiï¬cativo dallâ€™a ndamento del segnale in in-

=== Chunk 397 ===
evolve, una volta iniziata, secondo le costanti di tempo pro prie dei poli a parte reale
positiva, senza pi` u dipendere in modo signiï¬cativo dallâ€™a ndamento del segnale in in-
gresso. Con questo approccio si riesce anche a ottenere una i steresi, tale da risolvere
il problema degli attraversamenti multipli indesiderati.
Un circuito tipico con queste caratteristiche ` e il trigger di Schmitt:
Vout
R
1
Vin
R
2
Analizziamone il funzionamento: supponiamo di avere inizi almente in ingresso una
Vin fortemente negativa; questa determiner` a in uscita una Vout pari al valore di
saturazione positiva Vsat. Infatti la tensione sullâ€™ingresso non invertente sar` a pa ri a
R2/(R1 + R2)Vsat = Î²Vsat (dove abbiamo deï¬nito Î² = R2/(R1 + R2) ). Quindi la
tensione di ingresso dellâ€™operazionale ` e signiï¬cativame nte positiva e determina una
saturazione dellâ€™uscita a Vsat, consistentemente con quanto assunto precedentemente.
Se incrementiamo la tensione di ingresso, non accade nulla ï¬ nchÂ´ e questa non

=== Chunk 398 ===
saturazione dellâ€™uscita a Vsat, consistentemente con quanto assunto precedentemente.
Se incrementiamo la tensione di ingresso, non accade nulla ï¬ nchÂ´ e questa non
raggiunge quasi esattamente il valore Î²Vsat, portando lâ€™operazionale in condizioni di
funzionamento lineare. Non appena lâ€™ampliï¬catore operazi onale esce dalla satura-
zione, lâ€™uscita evolve in modo instabile verso il valore di s aturazione opposto, âˆ’Vsat.
Una volta che lâ€™uscita ` e arrivata a âˆ’Vsat, la tensione sullâ€™ingresso non invertente di-
venta âˆ’Î²Vsat. Pertanto, se si fa diminuire Vin, non si avr` a pi` u una commutazione per
Vin = Î²Vsat, ma bisogner` a aspettare che si sia raggiunto il valore âˆ’Î²Vsat, in modo che
si annulli la tensione di ingresso dellâ€™operazionale. A que sto punto lâ€™uscita torner` a a
Vsat. Possiamo rappresentare il ciclo di commutazione con un gra ï¬co, riportato nella
ï¬gura successiva.
Abbiamo quindi un ciclo di isteresi, con il valore di soglia c he dipende dal verso di

=== Chunk 399 ===
Vsat. Possiamo rappresentare il ciclo di commutazione con un gra ï¬co, riportato nella
ï¬gura successiva.
Abbiamo quindi un ciclo di isteresi, con il valore di soglia c he dipende dal verso di
variazione della tensione di ingresso. La presenza del cicl o di isteresi (di ampiezza
2Î²Vsat) permette di evitare commutazioni multiple dovute a ï¬‚uttua zioni nellâ€™intorno
dello zero e comportamenti indesiderati consistenti in rap ide commutazioni consecu-
tive che potrebbero veriï¬carsi, in assenza di isteresi, qua ndo il trigger viene inserito
in un anello di controllo.
131

=== Chunk 400 ===
Vout
VinVsat
Vsat
Vsat
Vsat
Î²âˆ’Î²
âˆ’
La tensione di saturazione in uscita da un ampliï¬catore oper azionale dipende da
quella di alimentazione, quindi pu` o variare e, conseguent emente, causare anche una
variazione del ciclo di isteresi. Per evitare questo proble ma si possono inserire due
diodi zener, con una opportuna resistenza di caduta:
R1
R2
Vin
Vout
R
In questo caso, purchÂ´ e la tensione di saturazione sia in mod ulo maggiore di VÎ³ +
VZ (dove VZ ` e la tensione di breakdown dei diodi), la tensione di uscita assumer` a,
indipendentemente dalla tensione di alimentazione, i valo ri V0 = VZ + VÎ³ (in caso di
saturazione positiva) o âˆ’V0 = âˆ’VZ âˆ’ V Î³ (in caso di saturazione negativa).
Quello che abbiamo appena studiato ` e un trigger di Schmitt i nvertente, dato che
fornisce in uscita un livello alto quando il livello del segn ale in ingresso ` e basso. `E
possibile, con una semplice modiï¬ca, realizzare un trigger di Schmitt non invertente,
come rappresentato nella ï¬gura seguente.
Vout
R
2

=== Chunk 401 ===
possibile, con una semplice modiï¬ca, realizzare un trigger di Schmitt non invertente,
come rappresentato nella ï¬gura seguente.
Vout
R
2
Vin
R
1R
132

=== Chunk 402 ===
La tensione di ingresso dellâ€™operazionale corrisponde all a tensione V + presente
sullâ€™ingresso non invertente (dato che quello invertente ` e collegato a massa), la quale
pu` o essere calcolata con il metodo di sovrapposizione degl i eï¬€etti. Supponiamo di
partire con una tensione di ingresso fortemente negativa; l a tensione di uscita sar` a
quindi al valore âˆ’V0, mentre V + risulter` a
V + = Vin
R1
R1 + R2
âˆ’ V0
R2
R1 + R2
.
Tale tensione sar` a quindi negativa, confermando la consis tenza dellâ€™ipotesi fatta ri-
guardo al valore di tensione di uscita. La commutazione avve rr` a in corrispondenza
del valore di Vin che fa annullare V +:
Vin = V0
R2
R1
.
A questo punto lâ€™uscita passa al valore V0 e la tensione V + pu` o essere espressa nella
forma
V + = Vin
R1
R1 + R2
+ V0
R2
R1 + R2
.
Al decrescere di Vin la commutazione inversa si veriï¬cher` a quindi per
Vin = âˆ’V0
R2
R1
.
Il ciclo di isteresi avr` a dunque una ampiezza 2 V0R2/R1, come rappresentato nella
ï¬gura.
âˆ’
out
Vin
V0
V0
R2
R1
V0

=== Chunk 403 ===
Vin = âˆ’V0
R2
R1
.
Il ciclo di isteresi avr` a dunque una ampiezza 2 V0R2/R1, come rappresentato nella
ï¬gura.
âˆ’
out
Vin
V0
V0
R2
R1
V0
R2
R1
V0
âˆ’
V
13.2 Generatore di forme dâ€™onda quadre e rettangolari
Aggiungendo un condensatore e una resistenza a un trigger di Schmitt si pu` o ottenere
un generatore di onde quadre e rettangolari.
Supponiamo il condensatore inizialmente scarico e il trigg er in saturazione positiva.
In tal caso
v2 = R2
R1 + R2
V0 = Î²V0 Î² = R2
R1 + R2
.
133

=== Chunk 404 ===
1
out
Râ€™
R
R
C
v 1
v 2
2R
v
Il condensatore C comincia a caricarsi tramite R, tendendo alla tensione V0, ma
quando v1 uguaglia Î²V0 il trigger scatta e lâ€™uscita passa a âˆ’V0. Di conseguenza anche
v2 cambia, passando a âˆ’Î²V0 e il condensatore comincia a scaricarsi, tendendo a âˆ’V0.
Quando v1 raggiunge il valore âˆ’Î²V0 avviene una nuova commutazione del trigger,
lâ€™uscita torna a V0, v2 a Î²V0 e il condensatore inizia nuovamente a caricarsi, arrivando
a Î²V0, quando, con unâ€™ulteriore commutazione, inizia un nuovo ci clo. Rappresentiamo
graï¬camente lâ€™andamento di v1 e di vout.
Î²
out
voutv1
v1
V0
V0
âˆ’V0
t
,
V0
âˆ’Î²
v
Determiniamo ora il periodo dellâ€™onda quadra: possiamo ana lizzare il semiperiodo
durante il quale v1 va da âˆ’Î²V0 a Î²V0. Il transitorio di carica del condensatore pu` o
essere scritto come
v1 = vï¬nale âˆ’ (vï¬nale âˆ’ viniziale)e
âˆ’t
RC .
Quindi
v1 = V0 âˆ’ (V0 + Î²V0)e
âˆ’t
RC .
Dopo un semiperiodo:
Î²V0 = V0 âˆ’ (V0 + Î²V0)e
âˆ’T
2RC .
134

=== Chunk 405 ===
Con qualche passaggio algebrico si ottiene
1 + Î²
1 âˆ’ Î² = e
T
2RC .
Facendo il logaritmo di ambo i membri e moltiplicando per 2 RC otteniamo
T = 2 RC ln 1 + Î²
1 âˆ’ Î² = 2 RC ln
(
1 + 2R2
R1
)
.
Il duty cycle ` e in questo caso del 50%, quindi i semiperiodi n egativi sono di durata
uguale a quelli positivi. Se si desidera alterare tale simme tria, ` e suï¬ƒciente far s` Ä± che
il valore di R sia diverso tra la fase di carica e quella di scarica del conde nsatore. A
questo scopo ` e suï¬ƒciente inserire due resistenze con in ser ie dei diodi che selezionano
lâ€™una o lâ€™altra resistenza a seconda del semiperiodo.
R1
R2
v out
Râ€™C
v 1
v 2
RA
RB
D1
D2
Durante la fase di carica conduce il diodo D1, quindi la costante di tempo ` e RAC,
mentre durante quella di scarica conduce D2 e la costante di tempo ` e RBC. In
questo modo si possono ottenere forme dâ€™onda rettangolari c on duty cycle arbitrario
(si ricorda che il duty cycle ` e la percentuale del periodo du rante la quale lâ€™onda

=== Chunk 406 ===
questo modo si possono ottenere forme dâ€™onda rettangolari c on duty cycle arbitrario
(si ricorda che il duty cycle ` e la percentuale del periodo du rante la quale lâ€™onda
rettangolare ` e a valore alto).
135

=== Chunk 407 ===
14. Il programma di simulazione SPICE
14.1 Scopo dei programmi di simulazione
I programmi per la simulazione svolgono un ruolo di importanza sempre crescente
nella progettazione e nello sviluppo dei sistemi elettronici. Essi infatti consentono di
ridurre notevolmente il tempo e i costi necessari per la messa a punto di un sistema, in
particolare consentendo di ridurre drasticamente il numero di prototipi sperimentali
di cui risulta necessaria la realizzazione. La realizzazione, caratterizzazione e c onse-
guente modiï¬ca dei prototipi rappresentano spesso la fase pi` u onerosa dello sviluppo
di un nuovo prodotto elettronico e quella che pi` u contribuisce allâ€™allungamento del
â€œtime to marketâ€, particolarmente critico nei settori ad alta tecnologia.
Rivestono quindi grande importanza i programmi di simulazione in grado di
fornire previsioni quantitative aï¬ƒdabili per il funzionamento di un circuito, tali da

=== Chunk 408 ===
Rivestono quindi grande importanza i programmi di simulazione in grado di
fornire previsioni quantitative aï¬ƒdabili per il funzionamento di un circuito, tali da
fornire indicazioni equivalenti, tranne che magari per il ciclo di messa a punto ï¬nale,
a quelle che sarebbero ricavabili da misure su un prototipo eï¬€ettivamente realizza-
to. Esiste in eï¬€etti una complessa gerarchia di programmi di simulazione: si parte
da quelli che trattano il funzionamento del singolo dispositivo e si basano su mo-
delli ï¬sici dettagliati dello stesso (talvolta addirittura su principË† Ä± primi, cio` e senza
lâ€™utilizzo di alcun parametro fenomenologico), fornendo una descrizione molto det-
tagliata del comportamento del dispositivo stesso, ï¬no ad arrivare a programmi che
trattano la sintesi di sistemi a partire da circuiti con caratteristiche di ingresso e
uscita ben speciï¬cate. Rimanendo nellâ€™ambito della simulazione a livello del singolo

=== Chunk 409 ===
trattano la sintesi di sistemi a partire da circuiti con caratteristiche di ingresso e
uscita ben speciï¬cate. Rimanendo nellâ€™ambito della simulazione a livello del singolo
circuito integrato, blocchi circuitali contenenti ï¬no a qualche migliaio di transistori
possono essere analizzati con programmi che svolgono unâ€™analisi del comportamento
analogico trattando i componenti con un modello analitico di tipo fenomenologico,
ma se si devono prendere in considerazione strutture contenenti centinaia di miglia-
ia o milioni di transistori la simulazione analogica dettagliata diventa proibitiva dal
punto di vista del carico computazionale e si deve quindi ricorrere a simulatori logici,
i quali considerano lâ€™interazione, a livello di segnali logici, tra blocchi pi` u elementari,
ciascuno dei quali ` e stato esaminato in dettaglio in precedenza con un simulatore
circuitale.
Nel presente capitolo ci occuperemo dei simulatori a livello circuitale, quindi

=== Chunk 410 ===
ciascuno dei quali ` e stato esaminato in dettaglio in precedenza con un simulatore
circuitale.
Nel presente capitolo ci occuperemo dei simulatori a livello circuitale, quindi
intermedio tra quello dei simulatori del comportamento ï¬sico del singolo dispositivo
e quello dellâ€™interazione logica tra blocchi di una certa complessit` a. Il programma
di simulazione di gran lunga pi` u utilizzato in questo campo ` e senzâ€™altro SPICE (Si-
mulation Program with Integrated Circuit Emphasis), che rappresenta ormai uno
standard.
14.2 Funzionalit` a di SPICE
Il programma SPICE, a partire da una descrizione topologica della rete e dai valori e
modelli dei componenti, ` e in grado di svolgere sostanzialmente tre tipi di analisi: a) la
determinazione, tramite lâ€™utilizzo di modelli realistici non lineari, del punto di lavoro
in continua del circuito, b) lâ€™analisi del comportamento in frequenza di un modello
linearizzato del circuito, ricavato in corrispondenza del punto di lavoro, c) lo studio

=== Chunk 411 ===
in continua del circuito, b) lâ€™analisi del comportamento in frequenza di un modello
linearizzato del circuito, ricavato in corrispondenza del punto di lavoro, c) lo studio
del comportamento non lineare, nel dominio del tempo, per grandi segnali. SPICE
contiene quindi modelli sia lineari sia non lineari dei componenti elettronici attivi
e consente, quando questo sia necessario, di deï¬nire anche resistori, condensatori
e induttanze con comportamento non lineare. Nel caso di analisi non lineare nel
dominio del tempo ` e possibile deï¬nire una vasta gamma di forme dâ€™onda di ingresso,
136

=== Chunk 412 ===
che comprendono, per esempio, tutta la classe dei segnali con andamento lineare a
tratti.
`E importante comprendere che lâ€™analisi linearizzata nel dominio della frequenza
pu` o essere svolta sostanzialmente in due modi diversi: lâ€™approccio pi` u tipico, di
solito seguito nella pratica, ` e quello di descrivere il circuito indicando la presenza
dei dispositivi attivi che eï¬€ettivamente si intende utilizzare e far fare a SPICE la
determinazione del punto di riposo (a) e la determinazione del circuito equivalente
linearizzato da utilizzare per la fase b) di analisi in frequenza. Lâ€™altro possibile
approccio consiste nel ricavare per altra via, per esempio con calcoli manuali, il punto
di riposo dei dispositivi a semiconduttore e ottenerne i parametri diï¬€erenziali a partire
dalle caratteristiche fornite dal costruttore: in questo caso si costruisce un circuito gi` a
linearizzato, con generatori comandati, che pu` o essere inserito direttamente nel ï¬le

=== Chunk 413 ===
dalle caratteristiche fornite dal costruttore: in questo caso si costruisce un circuito gi` a
linearizzato, con generatori comandati, che pu` o essere inserito direttamente nel ï¬le
di ingresso di SPICE. `E chiaro che nei due casi si otterranno risultati diversi, perchÂ´ e
il circuito linearizzato ricavato internamente da SPICE sar` a in genere pi` u vicino a lla
realt` a, perchÂ´ e ottenuto con tecniche pi` u soï¬sticate di quelle che si possono applic are
con procedure manuali. Evidentemente, nel caso in cui lo scopo dellâ€™analisi con SPICE
sia la veriï¬ca di un calcolo svolto con procedimento manuale, sar` a indispensabile
partire dal circuito gi` a linearizzato con tecniche manuali.
Sono possibili ulteriori analisi, come quella del comportamento dal punto di vista
del rumore, che non prenderemo in considerazione in questa sede, ma per le quali
una documentazione completa pu` o essere trovata nei varË† Ä± manuali dâ€™uso di SPICE.
14.3 Struttura della netlist

=== Chunk 414 ===
del rumore, che non prenderemo in considerazione in questa sede, ma per le quali
una documentazione completa pu` o essere trovata nei varË† Ä± manuali dâ€™uso di SPICE.
14.3 Struttura della netlist
Il ï¬le contenente i dati di ingresso del programma SPICE viene di solito indicato
come â€œnetlistâ€ e ha una struttura abbastanza semplice nella quale compaiono sostan-
zialmente uno statement di apertura (contenente il nome del circuito), seguito da
degli statement che forniscono la descrizione della rete e poi da delle direttive che
indicano i tipi di analisi richiesti e vari aspetti del formato di uscita; il ï¬le si conclude
sempre con una direttiva .END.
In molte versioni commerciali di SPICE esiste unâ€™interfaccia graï¬ca che consente
lâ€™inserimento della rete elettrica da analizzare tramite il tracciamento di uno schema
vero e proprio. In ogni caso, il front-end graï¬co produce poi una netlist del tipo
che stiamo descrivendo, la cui sintassi ` e pressochÂ´ e standard per tutte le versioni di

=== Chunk 415 ===
vero e proprio. In ogni caso, il front-end graï¬co produce poi una netlist del tipo
che stiamo descrivendo, la cui sintassi ` e pressochÂ´ e standard per tutte le versioni di
SPICE.
La netlist pu` o essere prodotta con un qualunque editor di testo e commenti
possono essere inseriti facendoli precedere dal carattere asterisco ( *).
Gli statement di descrizione della rete consistono in una lista di tutti i compo-
nenti, con lâ€™indicazione dei loro valori e dei nodi della rete ai quali i terminali del
componente sono connessi. I nodi della rete sono identiï¬cati tramite una numera-
zione che pu` o essere attribuita arbitrariamente, con lâ€™unica accortezza che il nodo di
massa, quello in riferimento al quale vengono espressi tutti i valori di tensione, deve
essere sempre indicato con lo zero.
14.4 Statement per la descrizione dei componenti passivi
In SPICE ciascun componente viene identiï¬cato tramite un nome (del quale sono

=== Chunk 416 ===
essere sempre indicato con lo zero.
14.4 Statement per la descrizione dei componenti passivi
In SPICE ciascun componente viene identiï¬cato tramite un nome (del quale sono
signiï¬cativi i primi 7 caratteri), la cui iniziale indica univocamente il tipo di com-
ponente. Per i componenti passivi (resistori, condensatori, induttanze) ` e necessario
indicare i due nodi tra i quali il componente ` e connesso, tramite i loro numeri, e il
valore del componente stesso. `E anche possibile fornire ulteriori informazioni, delle
137

=== Chunk 417 ===
quali citeremo soltanto le principali, rimandando al manuale per ulteriori informa-
zioni.
Il nome dei resistori deve sempre iniziare con la lettera R e il valore pu` o essere
espresso in ohm o nei relativi multipli e sottomultipli. Non ` e necessario speciï¬care
lâ€™unit` a di misura, poichÂ´ e se si tratta di un resistore devono essere necessariamente
ohm; risulta invece necessario indicare, se si considera un multiplo o un sottomultiplo
dellâ€™ohm, il relativo preï¬sso moltiplicatore, secondo quanto indicato di seguito. I
preï¬ssi moltiplicatori di uso comune sono:
10âˆ’12 : P
10âˆ’9 : N
10âˆ’6 : U
10âˆ’3 : M
103 : K
106 : MEG
Si noti che i megaohm si indicano con MEG o MEGOHM e non con M o MOHM, che indicano
invece i milliohm!
Lo statement descrittivo di un resistore, che deï¬niamo RSOURCE, da 150 â„¦ con-
nesso tra i nodi 3 e 6 risulter` a quindi
RSOURCE 3 6 150
Il nome dei condensatori deve sempre iniziare con la lettera C e il valore viene di

=== Chunk 418 ===
nesso tra i nodi 3 e 6 risulter` a quindi
RSOURCE 3 6 150
Il nome dei condensatori deve sempre iniziare con la lettera C e il valore viene di
default assunto in farad. Per esempio, lo statement descrittivo di un condensatore
C3 da 150 nF connesso tra i nodi 4 e 5 risulta:
C3 4 5 150N
Per i condensatori si pu` o anche speciï¬care la tensione iniziale allâ€™istante di inizio del
transitorio, aggiungendo IC= valore, dove con valore si indica proprio il valore di
tale tensione in volt.
Il nome delle induttanze deve sempre iniziare con la lettera L e il valorie viene
di default assunto in henry. Lo statement per la descrizione di unâ€™induttanza L1 da
120 ÂµH connessa tra i nodi 8 e 5 risulter` a dunque:
L1 8 5 120U
Anche per le induttanze ` e possibile speciï¬care una condizione iniziale, come per i
condensatori, ma in questo caso la grandezza da speciï¬care ` e la corrente allâ€™istante
di inizio del transitorio. Anche in questo caso si aggiunge allo statement descrittivo
IC= valore.

=== Chunk 419 ===
condensatori, ma in questo caso la grandezza da speciï¬care ` e la corrente allâ€™istante
di inizio del transitorio. Anche in questo caso si aggiunge allo statement descrittivo
IC= valore.
14.5 Statement per la descrizione dei generatori di tensione e di cor-
rente
I generatori di indipendenti possono essere generatori di tensione, il cui nome deve
iniziare con la lettera V o generatori di corrente, il cui nome deve iniziare con la
lettera I. Per i generatori indipendenti si possono speciï¬care una grande variet` a di
caratteristiche; di queste vedremo soltanto quelle relative ai due casi pi` u semplici, va le
a dire i generatori in continua e quelli in alternata utilizzati per la determinazione
della risposta in frequenza del circuito.
Per speciï¬care un generatore in continua ` e suï¬ƒciente indicare DC seguito dal
valore in volt. Per un generatore di tensione continua abbiamo quindi in generale
uno statement del tipo
Vnome N+ N- DC valore
138

=== Chunk 420 ===
dove N+ ` e il numero del nodo a cui ` e connesso il terminale positivo e N- ` e il numero del
nodo al quale ` e connesso il terminale negativo. Nel caso di un generatore di corrent e
continua il terminale dal lato della â€œpuntaâ€ della freccia viene considerato come
terminale negativo e quello dal lato della â€œcodaâ€ viene considerato come terminale
positivo. Il generico statement per la deï¬nizione di un generatore di corrente co ntinua
` e quindi
Inome N+ N- DC valore
Vediamo qualche esempio: un generatore di tensione continua VCC da 5 V con il ter-
minale positivo sul nodo 5 e quello negativo sul nodo 4, si deï¬nisce con uno statement
VCC 5 4 DC 5
Nel caso di un generatore in alternata, invece di DC dovremo indicare AC, seguito da un
numero che indica il modulo della tensione (o corrente) prodotta e, facoltativamente,
da un valore di fase relativa (` e chiaro che se abbiamo un solo generatore in alternata
non ha signiï¬cato indicare la fase). Un generatore di corrente alternata IS da 1 mA

=== Chunk 421 ===
da un valore di fase relativa (` e chiaro che se abbiamo un solo generatore in alternata
non ha signiï¬cato indicare la fase). Un generatore di corrente alternata IS da 1 mA
che â€œinviaâ€ corrente nel nodo 4 e la â€œestraeâ€ dal nodo 8 si indicher` a con
IS 8 4 AC 1M
`E possibile, come gi` a detto, speciï¬care tutta una variet` a di andamenti della tensione
o della corrente in uscita dai generatori indipendenti, utili per lâ€™analisi nel dominio
del tempo, come, per esempio, forme dâ€™onda quadre e rettangolari, sinusoidali, espo-
nenziali, lineari a tratti, ma non entreremo nel dettaglio, che pu` o essere trovato in
un qualunque manuale di SPICE.
Si utilizzano spesso dei generatori di tensione di valore nullo, con la funzione
di amperometri: questi possono essere inseriti in serie a un ramo senza perturbare
la funzionalit` a del circuito ed ` e poi possibile richiedere che sia inserito tra i dati di
uscita il valore della corrente che ï¬‚uisce dal terminale positivo a quello negativo.

=== Chunk 422 ===
la funzionalit` a del circuito ed ` e poi possibile richiedere che sia inserito tra i dati di
uscita il valore della corrente che ï¬‚uisce dal terminale positivo a quello negativo.
Abbiamo precedentemente discusso la possibilit` a di svolgere unâ€™analisi trami-
te SPICE su un circuito gi` a linearizzato, nel quale compaiono quindi generatori di
tensione e di corrente comandati. Esistono quattro tipi di generatori comandati,
ciascuno dei quali viene identiï¬cato in SPICE tramite un nome che inizia per una
lettera diversa: E per i generatori di tensione controllati in tensione, H per i generatori
tensione controllati in corrente, F per i generatori di corrente controllati in corrente,
G per i generatori di corrente controllati in tensione.
Vediamo lo statement descrittivo generico per un generatore di tensione control-
lato in tensione:
Enome N+ N- NC+ NC- P1
dove N+ e N- sono i nodi ai quali sono connessi, rispettivamente, i terminali positivo

=== Chunk 423 ===
lato in tensione:
Enome N+ N- NC+ NC- P1
dove N+ e N- sono i nodi ai quali sono connessi, rispettivamente, i terminali positivo
e negativo, NC+ e NC- sono i nodi tra i quali ` e presente la tensione di controllo, P1
` e il coeï¬ƒciente di proporzionalit` a tra la tensione di uscita e quella di controllo. Si
potrebbero indicare, invece del solo P1, un certo numero di valori, corrispondenti
ai coeï¬ƒcienti che descrivono una relazione polinomiale tra la tensione di controllo e
quella di uscita. Nel caso in cui siano indicati pi` u numeri, il primo viene considerato
come il termine noto del polinomio, il secondo come il coeï¬ƒciente del termine di
ordine 1, il terzo come il coeï¬ƒciente di ordine 2, ecc. Per esempio, un generatore
comandato descritto con
E2 5 6 10 1 2 51 4
impone tra i nodi 5 e 6 una tensione pari a 4 v2 + 51 v + 2, dove v ` e la tensione tra i
nodi 10 e 1. La possibilit` a di indicare una relazione polinomiale tra la grandezza di

=== Chunk 424 ===
E2 5 6 10 1 2 51 4
impone tra i nodi 5 e 6 una tensione pari a 4 v2 + 51 v + 2, dove v ` e la tensione tra i
nodi 10 e 1. La possibilit` a di indicare una relazione polinomiale tra la grandezza di
ingresso e quella di uscita esiste per tutti i generatori comandati.
139

=== Chunk 425 ===
Vediamo ora lo statement descrittivo generico per un generatore di tensione
controllato in corrente:
Hnome N+ N- VC1 P1
dove VC1 ` e il generatore di tensione attraverso il quale scorre la corrente di contro llo.
Per un generatore di corrente controllato in corrente abbiamo
Fnome N+ N- VC1 P1
dove VC1 ` e ancora il generatore di tensione attraverso il quale scorre la corrente di
controllo.
Inï¬ne, il generico statement descrittivo del generatore di corrente controlla to in
tensione risulta
Gnome N+ N- NC+ NC- P1
14.6 Statement per la descrizione dei componenti a semicondutt ore e dei
sottocircuiti
Il pi` u semplice componente a semiconduttore ` e il diodo: in SPICE si indica con un
nome che inizia sempre con la lettera D e con uno statement del tipo riportato di
seguito:
Dnome NA NC model
dove NA ` e il nodo al quale ` e connesso lâ€™anodo e NC quello a cui ` e connesso il catodo.
Con model si indica il nome del modello SPICE che deve essere contenuto in una

=== Chunk 426 ===
seguito:
Dnome NA NC model
dove NA ` e il nodo al quale ` e connesso lâ€™anodo e NC quello a cui ` e connesso il catodo.
Con model si indica il nome del modello SPICE che deve essere contenuto in una
library o deï¬nito altrove nella netlist. In genere il nome del modello corrisponde
alla sigla commerciale del componente. Per esempio, se abbiamo un diodo 1N4148
connesso con il catodo sul nodo 4 e lâ€™anodo sul nodo 6, useremo lo statement:
DPRIMO 6 4 1N4148
`E anche possibile indicare ulteriori parametri, come lâ€™area o la tensione presente ai
capi del diodo allâ€™inizio del transitorio, ma non ci soï¬€ermiamo su questi aspetti.
I BJT vengono indicati con un nome che inizia per Q e uno statement del tipo
Qnome NC NB NE [NS] modello
dove NC ` e il nodo al quale ` e connesso il collettore, NB ` e il nodo della base e NE quello
dellâ€™emettitore. Il nodo NS ` e indicato tra parentesi quadre perchÂ´ e pu` o essere omesso

=== Chunk 427 ===
dove NC ` e il nodo al quale ` e connesso il collettore, NB ` e il nodo della base e NE quello
dellâ€™emettitore. Il nodo NS ` e indicato tra parentesi quadre perchÂ´ e pu` o essere omesso
(e di solito lo ` e), trattandosi del nodo a cui ` e connesso lâ€™elettrodo di schermo, che ` e
presente solo su alcuni transistori per alta frequenza. Anche in questo caso il modello
deve essere presente nella library oppure deï¬nito allâ€™interno della netlist stessa e una
serie di parametri aggiuntivo possono essere speciï¬cati.
I transistori JFET vengono indicati con un nome che inizia per J e con uno
statement del tipo
Jnome ND NG NS modello
dove ND, NG, NS sono, rispettivamente, i nodi a cui risultano collegati il drain, il gate
e il source.
Analogamente i transistori MOS vengono rappresentati con un nome che inizia
sempre con la lettera M e uno statement del tipo
Mnome ND NG NS NB modello
dove NB ` e il nodo a cui ` e connesso lâ€™elettrodo di bulk (substrato). Per i MOS ` e

=== Chunk 428 ===
sempre con la lettera M e uno statement del tipo
Mnome ND NG NS NB modello
dove NB ` e il nodo a cui ` e connesso lâ€™elettrodo di bulk (substrato). Per i MOS ` e
possibile speciï¬care un numero molto vasto di parametri addizionali e anche scegliere
tra almeno tre modelli con diverso livello di soï¬sticazione.
140

=== Chunk 429 ===
Se un particolare circuito compare pi` u volte nella stessa rete, possiamo deï¬nirlo
come subcircuit e richiamarlo con uno statement del tutto analogo a quello utilizzato
per gli altri componenti, indicandolo con un nome che inizia per X:
Xname N1 N2 N3 Â· Â· Â·snome
dove con snome si ` e indicato il nome utilizzato nello statement descrittivo del sot-
tocircuito. Il numero di nodi ` e arbitrario e dipende chiaramente dalla complessit` a
del subcircuit. La descrizione del subcircuit si fa con una direttiva (le direttive si
riconoscono per il fatto che il loro nome ha come primo carattere un punto) che inizia
con
.SUBCKT snome NA NB NC Â· Â· Â·
e poi contiene una normale netlist che descrive il sottocircuito. La direttiva di de-
scrizione si conclude con uno statement .ENDS.
Vediamo un esempio di deï¬nizione di un subcircuit, per esempio il NAND sem-
pliï¬cato il cui schema ` e riportato di seguito.
1R 2R
Q
1Q
2Q
9
7
8
5
6
2
1
3
La descrizione di questo circuito risulter` a

=== Chunk 430 ===
pliï¬cato il cui schema ` e riportato di seguito.
1R 2R
Q
1Q
2Q
9
7
8
5
6
2
1
3
La descrizione di questo circuito risulter` a
.SUBCKT NAND 5 6 7 8 9
Q1 1 2 5 MODTR1
Q2 1 2 6 MODTR1
R1 2 8 3K
R2 7 8 500
Q3 7 1 9 MODTR1
.ENDS
dove con MODTR1 si ` e indicato il modello per il particolare tipo di BJT utilizzato. La
numerazione dei nodi allâ€™interno del sottocircuito ` e del tutto libera e indipendente
da quella nella netlist prinicipale, purchÂ´ e non si utilizzi lo 0, che ` e riservato al nodo
di riferimento.
Come gi` a citato, ` e possibile deï¬nire un modello di dispositivo anche allâ€™interno
della netlist (quando questo non sia disponibile in una library). In tal caso si utilizza
lo statement .MODEL, che consente di deï¬nire un particolare componente a partire da
modelli analitici predeï¬niti per le varie tipologie di dispositivi. Non ci addentriamo
nella descrizione dello statement .MODEL, rimandando gli interessati ai manuali di
SPICE.
14.7 Direttive per lâ€™analisi dei circuiti
141

=== Chunk 431 ===
In SPICE esistono una serie di direttive per speciï¬care il tipo di analisi che si intende
svolgere sul circuito descritto nella netlist. Nel seguito esamineremo le pi` u comuni
tra queste direttive.
La direttiva .OP viene utilizzata per il calcolo del punto di riposo: SPICE pro-
cede alla determinazione dei valori di tensione continua sui varË† Ä± nodi del circuito,
utilizzando per lâ€™analisi un modello non lineare dei componenti elettronici.
Una volta determinato il punto di riposo, SPICE ricava anche il circuito equiva-
lente lineare per le piccole variazioni. Se si vuole calcolare la risposta in frequenza di
tale circuito, ` e possibile utilizzare la direttiva .AC che prevede la seguente sintassi
.AC [DEC] [OCT] [LIN] NP fstart fstop
dove lâ€™indicazione di DEC, OCT o LIN indica il tipo di risoluzione utilizzato nella de-
terminazione delle frequenze in corrispondenza delle quali viene calcolata la risposta:
lineare con LIN e logaritmico con DEC e OCT. Con NP si indica il numero di punti

=== Chunk 432 ===
terminazione delle frequenze in corrispondenza delle quali viene calcolata la risposta:
lineare con LIN e logaritmico con DEC e OCT. Con NP si indica il numero di punti
totale nel caso di risoluzione lineare o di punti per decade o per ottava se preceduto,
rispettivamente da DEC o OCT. Di solito si usa una risoluzione logaritmica e si utilizza
DEC, speciï¬cando il numero di punti per decade. Per esempio, uno statement del tipo
.AC DEC 30 10 100K
indica che deve essere eï¬€ettuata unâ€™analisi in alternata con risoluzione logaritmica
con 30 punti per decade da 10 Hz a 100 kHz.
Se vogliamo invece svolgere unâ€™analisi nel dominio del tempo, utilizzando un
modello non lineare e valido quindi anche per grandi segnali, dobbiamo usare la
direttiva .TRAN, per la quale lo statement generale ` e nella forma
.TRAN tstep tstop [tstart] [tmax] [UIC]
Il numero tstep indica il passo temporale con il quale si vuole che sia rappresentato

=== Chunk 433 ===
direttiva .TRAN, per la quale lo statement generale ` e nella forma
.TRAN tstep tstop [tstart] [tmax] [UIC]
Il numero tstep indica il passo temporale con il quale si vuole che sia rappresentato
il transitorio, tstop indica lâ€™istante di ï¬ne del transitorio. Se tstart non ` e indicato,
viene assunto pari a 0. Se si indica un ulteriore numero oltre a tstart, questo vie-
ne interpretato come il passo massimo che SPICE deve utilizzare per lâ€™integrazione
numerica delle equazioni integro-diï¬€erenziali che descrivono il circuito. Questo ` e un
parametro molto importante, dato che se viene scelto troppo grande il risultato pu` o
anche essere completamente sbagliato. Se tmax non ` e indicato, SPICE lo calcola in
modo automatico, ottenendo un risultato di solito valido, ma che per circuiti par-
ticolari pu` o non essere adeguato. Questo ` e il motivo per cui ` e possibile speciï¬carlo
manualmente: chiaramente deve essere sempre minore di tstep e si pu` o trovare il va-

=== Chunk 434 ===
ticolari pu` o non essere adeguato. Questo ` e il motivo per cui ` e possibile speciï¬carlo
manualmente: chiaramente deve essere sempre minore di tstep e si pu` o trovare il va-
lore appropriato riducendolo progressivamente ï¬nchÂ´ e non si osservano pi` u variazioni
nei risultati. Inï¬ne, se si include UIC nello statement, verranno prese in considerazio-
ne le condizioni iniziali eventualmente indicate per i condensatori e per le induttanze,
che altrimente vengono assunte nulle.
14.8 Direttive di uscita
Esistono delle direttive per speciï¬care il tipo di dati che si desidera avere inclusi nel
ï¬le di uscita. Per esempio ` e possibile ottenere una tabella dei valori ottenuti nelle
varie analisi tramite lo statement .PRINT, che ha una sintassi del tipo
.PRINT type var1 var2 Â· Â· Â·
dove type indica il tipo di analisi ( AC, TRAN, ecc.). Le variabili indicate corrispondono
alle grandezze a cui siamo interessati, che possono essere tensioni su nodi del circuito

=== Chunk 435 ===
dove type indica il tipo di analisi ( AC, TRAN, ecc.). Le variabili indicate corrispondono
alle grandezze a cui siamo interessati, che possono essere tensioni su nodi del circuito
o correnti che attraversano generatori di tensione. viene prodotta una tabella nella
quale ogni riga contiene un valore di frequenza (nel caso di analisi AC) o di tempo (nel
caso di analisi TRAN), seguito dai relativi valori delle variabili elencate. Per esempio,
142

=== Chunk 436 ===
.PRINT AC V(1), VP(1), I(VCC)
indica che deve essere prodotta una tabella con i valori dellâ€™analisi in frequenza del
modulo della tensione sul nodo 1, della fase della tensione sul nodo 1 e della corrente
che attraversa il generatore VCC.
Unâ€™altra direttiva di uscita, ormai non pi` u molto ultilizzata, vista la disponibi-
lit` a di tool graï¬ci per lâ€™esame dei risultati della simulazione, consiste nello statement
.PLOT, che consente di ottenere un graï¬co a caratteri ASCII delle grandezze speciï¬-
cate con una sintassi analoga a quella dello statement .PRINT. Per esempio,
.PLOT TRAN V(1), V(2), I(VCC)
determina il tracciamento del graï¬co in funzione del tempo delle tensioni sui nodi 1
e 2 e della corrente attraverso il generatore VCC.
Vediamo un esempio di descrizione di un semplice circuito, in particolare un
ampliï¬catore a emettitore comune.
6
+
âˆ’
33011 Âµ
0.47 Âµ
50
15 k
150 k
2.2 k
15 V
0
5
4 2
1
3
C
4R
6R
1C
1Q
3R
R5
1V
v
o
R2
v
1
2

=== Chunk 437 ===
ampliï¬catore a emettitore comune.
6
+
âˆ’
33011 Âµ
0.47 Âµ
50
15 k
150 k
2.2 k
15 V
0
5
4 2
1
3
C
4R
6R
1C
1Q
3R
R5
1V
v
o
R2
v
1
2
Innanzitutto numeriamo i nodi nel modo indicato, attribuendo lâ€™indice 0 al nodo di
riferimento. Possiamo poi scrivere la netlist, nella quale possono essere anche inserite
righe di commento, precedute da asterisco:
CIRCUIT COMMON
EMITTER
* QUESTO CIRCUITO Eâ€˜ UN AMPLIFICATORE A EMETTITORE COMUNE
.OP
.AC DEC 30 10K 10MEG
.PRINT AC V(3) VP(3)
.PRINT DC V(3)
R1 1 0 330
C1 1 0 11 UF
R3 2 0 15K
R4 2 6 150K
R5 3 6 2200
C2 2 4 0.47U
R6 4 5 50
V2 5 0 AC
V1 6 0 DC 15
Q1 3 2 1 BC109C
.model BC109C NPN(Is=7.049f Xti=3 Eg=1.11 Vaf=28.14 Bf=67 7 Ise=7.049f
+ Ne=1.38 Ikf=96.23 Nk=.5 Xtb=1.5 Br=2.209 Isc=250.3p Nc=2 .002
+ Ikr=10.73 Rc=1.433 Cjc=5.38p Mjc=.329 Vjc=.6218 Fc=.5
+ Cje=11.5p Mje=.2717 Vje=.5 Tr=10n Tf=437.8p Itf=3.097
143

=== Chunk 438 ===
+ Xtf=12.85 Vtf=10)
.END
`E stato inserito anche il modello del BC109C, a scopo esempliï¬cativo. Di solito non ` e
necessario inserire il modello nella netlist, perchÂ´ e questo ` e gi` a contenuto in una library
fornita insieme con SPICE. Una riga che inizia con il simbolo + viene interpretata
come continuazione della precedente.
15. Concetti di base sui circuiti digitali
15.1 Introduzione
Come avevamo gi` a visto quando abbiamo trattato i circuiti logici a diodi, la rap-
presentazione di segnali digitali tramite grandezze intrinsecamente analogiche, come
i valori di tensione o di corrente in un circuito, richiede la scelta di unâ€™opportuna
convenzione con la quale si associno i valori logici 0 e 1 a intervalli distinti di valori
della variabile analogica considerata. Per esempio, possiamo deï¬nire come 1 logico
qualunque tensione compresa tra una certa soglia e la tensione di alimentazione e
come 0 logico qualunque tensione compresa tra lo zero e una data soglia, inferiore

=== Chunk 439 ===
qualunque tensione compresa tra una certa soglia e la tensione di alimentazione e
come 0 logico qualunque tensione compresa tra lo zero e una data soglia, inferiore
a quella relativa allâ€™1. Valori intermedË† Ä± tra le due soglie corrispondono a un livello
logico indeterminato.
Nella logica a diodi avevamo incontrato varË† Ä± problemi, tra i quali il problema del
decadimento dei livelli logici attraverso una catena di porte in cascata, a causa delle
cadute di tensione sui diodi, e quello dellâ€™assenza di una porta a diodi in grado di
eï¬€ettuare lâ€™operazione NOT di inversione logica.
Tali inconvenienti possono essere superati utilizzando componenti a tre terminali
che presentano un guadagno di potenza. In particolare, soï¬€ermiamoci per il momen-
to sul problema della porta NOT o â€œinverterâ€. Possiamo pensare a una soluzione
estremamente semplice come quella dello schema di seguito riportato, in cui, quando
la tensione di ingresso ` e inferiore a quella di soglia del transistore MOS, questo ri-

=== Chunk 440 ===
estremamente semplice come quella dello schema di seguito riportato, in cui, quando
la tensione di ingresso ` e inferiore a quella di soglia del transistore MOS, questo ri-
sulta interdetto e la tensione sul drain ` e pari a quella di alimentazione. Se invece la
tensione di ingresso ` e pari a quella di alimentazione, il transistore MOS si comporta
sostanzialmente come un interruttore chiuso e la tensione sul drain ` e molto vicina
allo zero (perchÂ´ e la resistenza di canale del MOS risulta molto pi` u piccola di RD).
Vin
Q 1
VU
RD
âˆ’
+ +
âˆ’
VDD
Questo circuito svolge dunque la funzione logica di un inverter, ma presenta un incon-
veniente signiï¬cativo: mentre nella condizione corrispondente allo stato logico alto
in uscita la dissipazione di potenza ` e praticamente trascurabile (essendo la corren-
te pressochÂ´ e nulla), quando in uscita abbiamo uno stato logico basso una potenza
144

=== Chunk 441 ===
V 2
DD/RD viene dissipata. In un circuito con centinaia di migliaia o milioni di por-
te logiche questo pu` o essere un problema signiï¬cativo. Per questo motivo ` e stata
sviluppata una soluzione diversa, discussa nel paragrafo successivo, che consente di
evitare la dissipazione di potenza, eccetto che durante il transitorio di passaggio da
uno stato allâ€™altro.
15.2 Lâ€™inverter CMOS
La soluzione al problema della dissipazione di potenza in condizioni statiche da parte
dellâ€™inverter consiste nellâ€™utilizzo, oltre a un transistore MOS a canale n, anche di un
transistore MOS a canale p, realizzando la cosiddetta conï¬gurazione MOS comple-
mentare (Complementary MOS, CMOS), di seguito illustrata.
âˆ’
+
âˆ’
VDD
+
+
âˆ’
+ +
âˆ’
I
DSp
I
V
Dp
Dn
VU
Vin VDSn
Quando la tensione di ingresso ` e bassa, il transistore NMOS si comporta come un
interruttore aperto, mentre quello PMOS ha una tensione VGS negativa e in modulo
pari alla VDD, per cui si comporta come una resistenza di basso valore. Pertanto

=== Chunk 442 ===
interruttore aperto, mentre quello PMOS ha una tensione VGS negativa e in modulo
pari alla VDD, per cui si comporta come una resistenza di basso valore. Pertanto
possiamo considerare il transistore superiore come un interruttore chiuso e quello in-
feriore come un interruttore aperto, ottenendo una tensione di uscita pari alla VDD.
Se invece lâ€™ingresso si trova a tensione VDD, il transistore NMOS si comporta come
un interruttore chiuso e quello PMOS, avendo una VGS nulla, come un interruttore
aperto. Dunque il comportamento ` e quello desiderato di un inverter, perchÂ´ e si ha
unâ€™uscita alta per un ingresso basso e unâ€™uscita bassa per un ingresso alto. Inoltre
la dissipazione di potenza ` e pressochÂ´ e nulla in tutti e due gli stati, perchÂ´ e i transi-
stori sono alternativamente attraversati da corrente nulla o hanno una tensione VDS
praticamente nulla, per cui il prodotto corrente-tensione risulta trascurabile nei due
stati.

=== Chunk 443 ===
stori sono alternativamente attraversati da corrente nulla o hanno una tensione VDS
praticamente nulla, per cui il prodotto corrente-tensione risulta trascurabile nei due
stati.
Cerchiamo ora di ricavare la caratteristica di trasferimento ingresso-uscita per
una porta CMOS, partendo dalle caratteristiche di uscita dei due transistori che la
costituiscono e che riportiamo di seguito.
Possiamo scrivere alcune relazioni che legano tra loro le correnti e le tensioni sui due
transistori: ï£±
ï£´
ï£´
ï£´
ï£´
ï£²
ï£´
ï£´
ï£´
ï£´
ï£³
IDn = âˆ’ IDp
VDSn =VDD + VDSp
Vin =VGSn
Vu =VDSn
145

=== Chunk 444 ===
Dn
VDSn
I
I
VDSp
Dp
Vediamo come rappresentare contemporaneamente le caratteristiche del transisto re
p e di quello n sullo stesso graï¬co. Se assumiamo come coordinate VDSn e IDn, il
graï¬co delle caratteristiche di uscita del transistore p deve essere innanzitutto ruotato
intorno allâ€™asse delle ascisse dato che IDn = âˆ’IDp e deve essere poi traslato verso
destra di VDD, dato che VDSn = VDD +VDSp. Per trovare il punto di lavoro dovremo
intersecare la caratteristica per il transistore n per VGSn = Vin e quella del transistore
p per VGSp = âˆ’VDD + Vin.
Iniziamo dalla condizione Vin = 0: in questo caso VGSn = 0 e VGSp = âˆ’VDD.
Tracciamo soltanto le corrispondenti caratteristiche sul piano VDSn, I Dn e individuia-
mo lâ€™intersezione.
GSn
Dn
VDD
VDSn
V =âˆ’VGSp DD
V =0
I
Lâ€™intersezione ` e in corrispondenza del punto ( VDSn = VDD, I Dn = 0), per cui, come
precedentemente discusso, lâ€™uscita si trova a VDD, quindi a livello logico alto. Questa

=== Chunk 445 ===
VDSn
V =âˆ’VGSp DD
V =0
I
Lâ€™intersezione ` e in corrispondenza del punto ( VDSn = VDD, I Dn = 0), per cui, come
precedentemente discusso, lâ€™uscita si trova a VDD, quindi a livello logico alto. Questa
rimane la situazione ï¬nchÂ´ e la tensione di ingresso non raggiunge il livello di soglia per
il transistore a canale n e tale transistore comincia a condurre, cosicchÂ´ e la relativa
caratteristica sul graï¬co VDSn, I Dn comincia a sollevarsi, mentre quella del transistore
a canale p continua a scendere (dato che VGSp = âˆ’VDD + Vin)
In questa situazione la tensione di uscita comincia a diminuire, il transistore di tipo
p ` e in zona triodo e quello n in saturazione. Se la tensione di ingresso aumenta ulte-
riormente anche il transistore p raggiunge la condizione di saturazione e la tensione
146

=== Chunk 446 ===
in
Dn
VDD
VDSn
VGSn in=V
VGSp=âˆ’V  +VDD
I
di uscita varia molto rapidamente, data la quasi orizzontalit` a delle caratteristiche in
zona di saturazione, che porta a notevoli spostamenti del punto di intersezione per
piccole variazioni di Vin.
Dn
VDD
VDSn
VGSp=âˆ’V  +VDD in in=VVGSn
I
In corrispondenza di Vin = VDD/2 le due caratteristiche sono simmetriche. Per un
ulteriore incremento della tensione di ingresso, il punto di intersezione si sposta pi` u a
sinistra e la tensione di uscita scende al di sotto di VDD/2. Per un valore abbastanza
alto della tensione di ingresso il transistore n si viene a trovare in zona triodo mentre
quello p rimane in saturazione.
Dn
VDD
VDSn
VGSn in=V
V =âˆ’V  +VDD inGSp
I
Inï¬ne, quando il modulo di VGSp scende al di sotto di quello della soglia di conduzione
del transistore p, questâ€™ultimo si interdice e la tensione di uscita diventa nulla.
Possiamo quindi tracciare la caratteristica ingresso-uscita dellâ€™inverter CMOS, nella

=== Chunk 447 ===
del transistore p, questâ€™ultimo si interdice e la tensione di uscita diventa nulla.
Possiamo quindi tracciare la caratteristica ingresso-uscita dellâ€™inverter CMOS, nella
quale individuiamo sostanzialmente cinque zone distinte: una zona a) in cui il transi-
store n ` e interdetto e il transistore p ` e in zona triodo, una zona b) in cui il transistore
n ` e in saturazione e il transistore p ` e in zona triodo, una zona c) in cui ambedue i
transistori sono in saturazione, una zona d) in cui il transistore n ` e in zona triodo e
147

=== Chunk 448 ===
DDDn
VDD
VDSn
V =0GSp
V =VGSn
I
e)
Vin
Vu
VDD
VDD
a) b)
c)
d)
il transistore p ` e in saturazione, una zona e) in cui il transistore n ` e in zona triodo e
il transistore p ` e interdetto.
La zona c) risulter` a tanto pi` u ripida quanto pi` u sar` a alta la resistenza diï¬€erenzia le
dei transistori nella zona di saturazione. La pendenza della caratteristica ingresso-
uscita corrisponde infatti al guadagno del circuito. Vedremo nel paragrafo successivo
come la presenza di un guadagno signiï¬cativo consenta di ottenere la rigenerazione
dei livelli logici.
Nella discussione dellâ€™inverter CMOS abbiamo assunto i due transistori tra lo-
ro simmetrici: poichÂ´ e la mobilit` a delle lacune ` e signiï¬cativamente minore di quella
degli elettroni, se i transistori fossero costruttivamente simmetrici non lo sarebbero
elettricamente. Per questo motivo il transistore a canale p viene realizzato con un
rapporto W/L (ricordiamo che W ` e la larghezza del canale e L ` e la lunghezza dello

=== Chunk 449 ===
elettricamente. Per questo motivo il transistore a canale p viene realizzato con un
rapporto W/L (ricordiamo che W ` e la larghezza del canale e L ` e la lunghezza dello
stesso, che di solito ` e uguale per i due transistori) maggiore di quello del transistore
n di un fattore corrispondente al rapporto inverso delle mobilit` a:
( W
L
)
p( W
L
)
n
= Âµn
Âµp
.
15.3 Parametri caratteristici dei circuiti digitali
Deï¬niamo ora alcuni dei parametri utilizzati per la caratterizzazione dei circuiti di-
gitali e per determinare lâ€™interoperabilit` a tra gli stessi. Come abbiamo visto in pre-
cedenza, il livello logico 1 viene codiï¬cato con una tensione â€œaltaâ€, superiore a una
148

=== Chunk 450 ===
soglia che deï¬niamo VHMIN e il livello logico 0 con una tensione â€œbassaâ€, inferiore
a una soglia che deï¬niamo VLMAX. Con riferimento alla caratteristica di trasferi-
mento dellâ€™inverter CMOS, identiï¬chiamo i due punti in corrispondenza dei quali la
tangente alla caratteristica ha pendenza unitaria: per tensioni di ingresso comprese
nellâ€™intervallo tra tali punti il guadagno per piccoli segnali dellâ€™inverter ` e superiore
allâ€™unit` a, mentre per tensioni di ingresso al di fuori di questo intervallo il guadagno per
piccoli segnali risulta minore dellâ€™unit` a. Ci` o signiï¬ca che al di fuori dellâ€™intervallo in
questione variazioni della tensione di ingresso danno luogo a variazioni della tensione
di uscita di ampiezza minore. Deï¬niamo VOHMIN la tensione di uscita corrispondente
al punto con tangente unitaria pi` u a sinistra e VILMAX la corrispondente tensione
di ingresso. Deï¬niamo altres` Ä± VOLMAX la tensione di uscita corrispondente allâ€™altro

=== Chunk 451 ===
al punto con tangente unitaria pi` u a sinistra e VILMAX la corrispondente tensione
di ingresso. Deï¬niamo altres` Ä± VOLMAX la tensione di uscita corrispondente allâ€™altro
punto con tangente unitaria e VIHMIN la corrispondente tensione di ingresso.
MIN in
Vu
VDD
VDD
VOHMIN
VOL
VIL VIH
MAX
MAX V
La tensione di uscita VOHMIN viene assunta come la minima per la quale si considera
presente in uscita un 1 logico, mentre VOLMAX ` e la tensione massima per la quale si
considera presente in uscita uno 0 logico. Le tensioni VIHMIN e VILMAX rappresentano
le corrispondenti grandezze in ingresso: si considera presente in ingresso un 1 logico
se la tensione ` e superiore a VIHMIN e si considera invece presente uno 0 logico se la
tensione ` e inferiore a VILMAX.
Notiamo che risultano
VOLMAX < V ILMAX,
VOHMIN > V IHMIN,
per cui siamo certi che un 1 logico in uscita viene riconosciuto come tale dallâ€™ingresso
della porta successiva e che lo stesso accade per uno 0 logico. In sostanza, si ha

=== Chunk 452 ===
VOHMIN > V IHMIN,
per cui siamo certi che un 1 logico in uscita viene riconosciuto come tale dallâ€™ingresso
della porta successiva e che lo stesso accade per uno 0 logico. In sostanza, si ha
una â€œrigenerazioneâ€ dei livelli logici, invece di un deterioramento come quello che si
veriï¬ca nel caso della logica a diodi. Per ottenere tale risultato ` e necessario che il
guadagno del circuito utilizzato per realizzare la porta sia maggiore dellâ€™unit` a almeno
in un intervallo di ampiezza ï¬nita di valori della tensione di ingresso, come accade nel
caso della porta logica CMOS tra le due tangenti con pendenza unitaria che abbiamo
tracciato, infatti una variazione di tensione in ingresso tra gli estremi dellâ€™intervallo
di incertezza tra VILMAX e VIHMIN deve tradursi almeno in una variazione di ampiezza
pari al pi` u grande intervallo tra VOLMAX e VOHMIN.
Consideriamo ora il problema che deriva dalla presenza di disturbi che possono

=== Chunk 453 ===
pari al pi` u grande intervallo tra VOLMAX e VOHMIN.
Consideriamo ora il problema che deriva dalla presenza di disturbi che possono
nascere da accoppiamenti di tipo capacitivo o induttivo con sorgenti esterne. Esami-
niamo il caso di due porte in cascata e poniamoci nei due casi peggiori (worst-case)
149

=== Chunk 454 ===
per i due valori logici di uscita. Nel caso di uscita della prima porta al livello logi-
co 1, supponiamo che questa sia rappresentata da una tensione esattamente pari a
VOHMIN: se il disturbo sovrapposto a tale tensione di uscita ha ampiezza maggiore
di VOHMIN âˆ’ VIHMIN, non sar` a pi` u garantito il fatto che la seconda porta veda in
ingresso un 1 logico. Viceversa, se consideriamo il caso di uno 0 logico in uscita dalla
prima porta, non sar` a garantito che allâ€™ingresso della seconda porta sia visto uno 0,
se lâ€™ampiezza dei disturbi supera VILMAX âˆ’ VOLMAX.
Condizioni di possibile errore
Vo
VIH MIN
VOHMIN
t
Si deï¬niscono quindi due parametri, detti margini di rumore sul livello alto ( NMH)
e margine di rumore sul livello basso ( NML), corrispondenti a
NMH = VOHMIN âˆ’ VIHMIN
e
NML = VILMAX âˆ’ VOLMAX.
Tali margini di rumore rappresentano lâ€™ampiezza massima accettabile per il rumore
totale sovrapposto al segnale logico e danno dunque unâ€™idea dellâ€™immunit` a ai disturbi

=== Chunk 455 ===
e
NML = VILMAX âˆ’ VOLMAX.
Tali margini di rumore rappresentano lâ€™ampiezza massima accettabile per il rumore
totale sovrapposto al segnale logico e danno dunque unâ€™idea dellâ€™immunit` a ai disturbi
oï¬€erta da una particolare tecnologia.
Unâ€™altra quantit` a comunemente usata ` e rappresentata dallâ€™escursione logica o
â€œlogic swingâ€, che risulta deï¬nita tramite
LS = VOHMIN âˆ’ VOLMAX .
Possiamo anche deï¬nire una potenza dissipata, intendendo come tale la potenza
che viene dissipata sulla porta in condizioni statiche. PoichÂ´ e si assume che la porta si
trovi il 50% delle volte nello stato alto e il restante 50% nello stato basso, la potenz a
media dissipata pu` o essere ottenuta mediando le quantit` a relative ai due stati logici:
PD = PDH + PDL
2 = VDD
IH + IL
2 ,
dove IH e IL sono, rispettivamente, le correnti assorbite nello stato logico alto e in
quello basso dalla sorgente di alimentazione VDD. `E importante notare che in genere

=== Chunk 456 ===
2 = VDD
IH + IL
2 ,
dove IH e IL sono, rispettivamente, le correnti assorbite nello stato logico alto e in
quello basso dalla sorgente di alimentazione VDD. `E importante notare che in genere
tale potenza dissipata in condizioni statiche ` e trascurabile rispetto a quella dissipata
150

=== Chunk 457 ===
durante i transitori di commutazione da uno stato allâ€™altro, che esamineremo nel
seguito.
In conseguenza della presenza di capacit` a sullâ€™uscita della porta logica, che devo-
no essere caricate per passare da uno stato logico allâ€™altro, la commutazione dellâ€™uscita
avviene inevitabilmente con un certo ritardo rispetto a quella dellâ€™ingresso, come il-
lustrato nella ï¬gura seguente, per il caso di un inverter.
VOH
VOL
t
Vu
t PHL t PLH
VOH
VOL
t
Vin
)1/2(
)1/2( +
+
OHV VOL
OHV VOL
Se si prende come riferimento il valor medio tra il livello logico alto e quello basso
in uscita, si pu` o deï¬nire un ritardo tra lâ€™istante in cui la tensione di ingresso attraversa
il livello di riferimento e quello in cui esso ` e attraversato dalla tensione di uscita. In
generale ` e possibile che tale ritardo sia diverso quando lâ€™uscita passa dal livello alto
a quello basso rispetto a quando lâ€™uscita passa dal livello basso a quello alto: per tale

=== Chunk 458 ===
generale ` e possibile che tale ritardo sia diverso quando lâ€™uscita passa dal livello alto
a quello basso rispetto a quando lâ€™uscita passa dal livello basso a quello alto: per tale
motivo si deï¬niscono due ritardi di propagazione: tPHL per la transizione dal livello
alto a quello basso e tPLH per la transizione opposta. Si deï¬nisce anche un ritardo
medio, corrispondente alla media dei due ritardi
tP = tPHL + tPLH
2 .
Esaminiamo ora quali sono i varË† Ä± contributi alla capacit` a sullâ€™uscita di una porta
CMOS, che determina il valore del ritardo di propagazione. Consideriamo due inver-
ter in cascata e vediamo quali sono le capacit` a che interessano lâ€™uscita del primo e di
conseguenza lâ€™ingresso del secondo.
Esistono le capacit` a Cdb tra drain e bulk, le quali sono connesse tra il punto a co-
mune dei drain e la massa (per il transistore n) o lâ€™alimentazione positiva (per il
transistore p), essendo il bulk di tutti i transistori p in un circuito integrato connesso

=== Chunk 459 ===
mune dei drain e la massa (per il transistore n) o lâ€™alimentazione positiva (per il
transistore p), essendo il bulk di tutti i transistori p in un circuito integrato connesso
allâ€™alimentazione positiva e quello di tutti i transtori n alla massa. Da un punto di
vista del transitorio, questi due condensatori possono essere considerati in parallelo.
151

=== Chunk 460 ===
Cdb
Cw
Cg
Cg
Cgd
Cgd
Cdb
Vin
VUâˆ’
DD
+
+
âˆ’
VDDV
In parallelo a essi sono anche presenti la capacit` a Cw del collegamento tra lâ€™uscita del
primo inverter e lâ€™ingresso del secondo e le due capacit` a di gate Cg viste sullâ€™ingresso
del secondo inverter. Un poâ€™ pi` u complesso ` e il problema relativo al trattamento delle
Cgd tra gate e drain dei transistori del primo inverter: considerando che, in corri-
spondenza della commutazione dellâ€™inverter da uno stato allâ€™altro, la tensione ai loro
capi varia di 2 VDD, possiamo considerare ragionevole sostituirli con dei condensatori
equivalenti tra drain e massa di valore doppio, in modo che, in corrispondenza della
variazione di tensione VDD che si ha sullâ€™uscita, la variazione di carica sugli stessi
sia pari a quella sui Cgd. Si ottiene cos` Ä± una capacit` a totale equivalente in uscita al
primo inverter pari a
Cout = 4 Cgd + 2 Cdb + Cw + 2 Cg.
Tale capacit` aCout viene caricata, durante la transizione dal livello basso a quello

=== Chunk 461 ===
primo inverter pari a
Cout = 4 Cgd + 2 Cdb + Cw + 2 Cg.
Tale capacit` aCout viene caricata, durante la transizione dal livello basso a quello
alto, dal transistore p, che agisce come una resistenza di basso valore e, analogamente,
viene scaricato dal transistore n durante il transitorio dal livello alto a quello basso. Si
ha quindi, in ambedue i casi, un transitorio di tipo esponenziale. Se i due transistori
presentano, nello stato â€œONâ€, resistenze pressochÂ´ e uguali (avendo scelto le W/L nel
rapporto inverso delle mobilit` a), i due transitori sono sostanzialmente simmetrici.
Vediamo come ` e possibile calcolare la potenza che viene dissipata dallâ€™inverter
durante la commutazione, in conseguenza del fenomeno di carica del condensatore di
uscita. Nella transizione dal livello alto a quello basso si parte da un condensatore
Cout carico a VDD, che viene scaricato attraverso il transistore n. Quindi la dissi-

=== Chunk 462 ===
uscita. Nella transizione dal livello alto a quello basso si parte da un condensatore
Cout carico a VDD, che viene scaricato attraverso il transistore n. Quindi la dissi-
pazione di energia corrisponde allâ€™energia elettrostatica che era immagazzinata nel
condensatore:
EHL = 1
2CoutV 2
DD.
Durante la transizione dal livello basso a quello alto il condensatore Cout, inizialmente
scarico, viene caricato a VDD. Il caricamento avviene attraverso il transistore p, che
agisce come una resistenza di basso valore. Lâ€™energia assorbita dallâ€™alimentazione
VDD nel transitorio, che immaginiamo duri da t = 0 a t = T, ` e data da
EPS =
âˆ« T
0
VDDi(t)dt = VDDQ = VDDCVDD = CV 2
DD.
Lâ€™energia immagazzinata nel condensatore al termine del transitorio di carica risulter` a
EC = 1
2CoutV 2
DD,
quindi lâ€™energia dissipata nel transitorio stesso sar` a pari alla diï¬€erenza tra EPS e EC:
ELH = EPS âˆ’ EC = 1
2CoutV 2
DD,
152

=== Chunk 463 ===
pertanto lâ€™energia dissipata ` e la stessa nei due transitori. Se supponiamo che lâ€™inverter
venga commutato tra i due stati a una frequenza f la potenza dissipata risulter` a
Pdin = fCoutV 2
DD. Sottolineiamo il fatto che durante la commutazione dellâ€™inverter
una certa quantit` a di energia viene dissipata anche in conseguenza del fatto che i
transistori lavorano per un breve periodo con un prodotto tensione drain-source per
corrente di drain non trascurabile. Non calcoliamo questo contributo alla dissipa-
zione perchÂ´ e esso risulta in genere ordini di grandezza minore di quello associato al
caricamento della capacit` a di uscita.
`E possibile deï¬nire una cifra di merito consistente nel prodotto tra la potenza
dissipata e il ritardo di propagazione (delay-power product), che tende a essere una
costante per una data famiglia logica: DP = PdintP . Sostanzialmente il delay-power
product ci d` a unâ€™indicazione della potenza dissipata durante ogni ciclo di clock, quindi

=== Chunk 464 ===
costante per una data famiglia logica: DP = PdintP . Sostanzialmente il delay-power
product ci d` a unâ€™indicazione della potenza dissipata durante ogni ciclo di clock, quindi
nel caso dei CMOS risulta circa pari a CoutV 2
DD.
Si deï¬nisce fan-out il numero di ingressi che possono essere pilotati dallâ€™uscita di
una porta. Il fan-out ` e limitato, per la tecnologia CMOS, soprattutto dalla necessit` a
di contenere il ritardo di propagazione, che aumenta allâ€™aumentare della capacit` a
in uscita, associata a un numero crescente di ingressi pilotati. Soprattutto in altri
famiglie logiche (come la TTL che vedremo pi` u avanti) il fan-out ` e limitato dal fatto
che incrementando il numero di ingressi connessi a una uscita risulta incrementata
VOL e risulta diminuita VOH , ottenendo come conseguenza un peggioramento dei
margini di rumore.
Con fan-in si indica il numero massimo di ingressi che una porta logica pu` o

=== Chunk 465 ===
VOL e risulta diminuita VOH , ottenendo come conseguenza un peggioramento dei
margini di rumore.
Con fan-in si indica il numero massimo di ingressi che una porta logica pu` o
avere. Anche questo ` e limitato da considerazioni sulla velocit` a di commutazione e
sui margini di rumore, come vedremo pi` u in dettaglio in seguito.
15.4 Sintesi delle porte CMOS
Una porta logica CMOS consiste in una generalizzazione dellâ€™inverter CMOS che
abbiamo studiato ï¬nora. Cos` Ä± come lâ€™inverter ` e costituito da un transistore
PMOS e da un transistore NMOS che possono connettere lâ€™uscita, rispettivamen-
te, allâ€™alimentazione o a massa, una porta CMOS ` e costituita da due reti che possono
connettere lâ€™uscita a massa (PDN, pull-down network) oppure alla tensione di ali-
mentazione (PUN, pull-up network) a seconda del valore delle variabili di ingresso.
Y
PUN
PDN
VDD
La PDN condurr` a per tutte le combinazioni delle variabili di ingresso che richiedono

=== Chunk 466 ===
mentazione (PUN, pull-up network) a seconda del valore delle variabili di ingresso.
Y
PUN
PDN
VDD
La PDN condurr` a per tutte le combinazioni delle variabili di ingresso che richiedono
unâ€™uscita a livello basso, mentre la PUN condurr` a per tutte quelle combinazioni che
richiedono unâ€™uscita al livello alto. Chiaramente, per quelle combinazioni per cui la
153

=== Chunk 467 ===
PDN conduce la PUN ` e un circuito aperto e per tutte le combinazioni per cui la PUN
conduce la PDN ` e un circuito aperto.
PoichÂ´ e la PDN ` e realizzata con una combinazione di transistori NMOS, questa
verr` a attivata per particolari scelte dei segnali di ingresso a livello alto. La PUN
viene invece realizzata con una combinazione di transistori PMOS e quindi potr` a
essere attivata da opportune combinazioni degli ingressi a livello basso. Ciascuna
delle due reti impiega combinazioni di transistori in serie per implementare funzioni
di tipo AND e combinazioni di transistori in parallelo per implementare funzioni di
tipo OR.
Prima di vedere alcuni esempi di PUN e di PDN, introduciamo dei simboli alter-
nativi sempliï¬cati per i transistori PMOS e NMOS, che vengono di solito utilizzati
negli schemi delle porte CMOS. Il transistore PMOS viene indicato con un cerchio
sul gate che ricorda la negazione del valore logico.
PMOSNMOS

=== Chunk 468 ===
negli schemi delle porte CMOS. Il transistore PMOS viene indicato con un cerchio
sul gate che ricorda la negazione del valore logico.
PMOSNMOS
Una PDN costituita da due transistori NMOS in parallelo implementa la funzione
logica
Y = A + B,
mentre due transistori in serie forniscono la funzione logica
Y = AB.
Y=ABY=A+B
A B
Y Y
B
A
Se combiniamo in parallelo un transistore con la serie di altri due possiamo ottenere
la funzione logica
Y = A + BC.
Per quanto riguarda invece le PUN, due transistori in parallelo danno una fun-
zione logica
Y = A + B,
mentre due transistori in serie danno
Y = A B.
154

=== Chunk 469 ===
Y=A+BC
Y
B
C
A
Y=AB
VDD
VDD
VDD
A
B
A B
Y=A+B
Combinazioni di pi` u transistori in serie e in parallelo sono possibili anche in questo
caso, allo scopo di ottenere funzioni logiche pi` u complesse.
Riassumendo, la PDN pu` o essere progettata a partire da unâ€™espressione della variabile
di uscita negata in funzione delle variabili di ingresso non negate. Viceversa, la PUN
pu` o essere progettata a partire da unâ€™espressione della variabile di uscita non negata
in funzione delle variabili di ingresso negate.
Y
VDDVDD
A B
B
A
Vediamo come si fa a realizzare una porta NAND a due ingressi: la funzione logica
del NAND ` e
Y =
AB.
Usando le leggi di De Morgan cerchiamo di esprimere la funzione di uscita negata in
funzione delle variabili di ingresso non negate (per la PDN) e quella non negata in
155

=== Chunk 470 ===
funzione delle variabili di ingresso negate (per la PUN).
Y = A + B,
Y = AB.
Quindi la PDN deve essere formata da due NMOS in serie e la PUN da due PMOS
in parallelo.
Prendiamo poi in considerazione la porta NOR a due ingressi, che ha una fun-
zione logica
Y =
A + B.
Le funzioni per la PDN e per la PUN sono
Y = A + B,
Y = A B.
Quindi la PDN deve essere formata da due NMOS in parallelo e la PUN da due
PMOS in serie.
Y
VDD
A
B
A B
Con la stessa tecnica si possono sintetizzare anche porte pi` u complesse. Per
esempio, consideriamo la funzione logica Y = A(B + CD). Possiamo svilupparla
usando le leggi di De Morgan, in modo da ottenere unâ€™espressione dellâ€™uscita non
negata in funzione delle variabili negate
Y =
A(B + CD)
=A + B + CD
=A + B CD
=A + B(C + D),
mentre lâ€™uscita negata in funzione delle variabili non negate si ottiene immediata-
mente negando ambo i membri
Y = A(B + CD).
156

=== Chunk 471 ===
Da tali relazioni possono essere immediatamente sintetizzate la PUN e la PDN, ot-
tenendo il circuito riportato di seguito.
B
VDD
D
Y
B
A
C
D
C
A
Nelle porte viste ï¬nora la PDN e la PUN sono reti tra loro duali: se nellâ€™una câ€™` e
un ramo in serie, nellâ€™altra ce nâ€™` e uno corrispondente in parallelo e viceversa. Quindi
lâ€™una pu` o essere ottenuta dallâ€™altra con una procedura piuttosto semplice, senza la
necessit` a di sintetizzarle indipendentemente. Si pu` o partire dalla rete per la quale ` e
pi` u semplice ottenere lâ€™espressione logica.
La procedura di sintesi vista ï¬nora non ` e per` o generale, infatti esistono molti
casi in cui non ` e possibile ottenere, per esempio, unâ€™espressione dellâ€™uscita non negata
in funzione delle sole variabili di ingresso negate. Un esempio abbastanza semplice di
questo fatto ` e costituito dallâ€™espressione logica per una porta OR esclusivo (XOR):
Y = A
B + AB.
Possiamo realizzare la PUN utilizzando come ingressi della stessa non solo le variabili

=== Chunk 472 ===
questo fatto ` e costituito dallâ€™espressione logica per una porta OR esclusivo (XOR):
Y = A
B + AB.
Possiamo realizzare la PUN utilizzando come ingressi della stessa non solo le variabili
negate, ma anche quelle non negate. Per sintetizzare la PDN potremmo ricavare la
rete duale della PUN o utilizzare ancora una volta le leggi di De Morgan:
Y =AB + AB
=AB AB
=(A + B)(A + B)
=AA + A B + BA + BB
=A B + AB.
157

=== Chunk 473 ===
Otteniamo quindi la rete seguente, nella quale abbiamo ricavato le variabili comple-
mentate tramite due inverter aggiuntivi:B
VDDVDD
VDD VDD
Y
A
Una volta determinato lo schema della porta che si intende progettare, resta soltanto
da stabilire il valore di W/L per i varË† Ä± transistori. Di solito questa scelta viene fatta
in modo da garantire che la porta sia in grado nel caso pi` u critico (worst case) di
fornire la stessa corrente al condensatore equivalente in uscita, sia di carica sia di
scarica, dellâ€™inverter semplice.
Questo, in principio, garantirebbe un ritardo di propagazione per un gate gene-
rico minore o uguale di quello dellâ€™inverter; in realt` a la situazione non ` e esattamente
questa, poichÂ´ e la capacit` a totale eï¬€ettivamente presente dipende da un numero di
fattori, tra i quali ` e importante il fan-in, cio` e il numero degli ingressi.
Indichiamo con p il rapporto W/L per il transistore PMOS dellâ€™inverter e con n

=== Chunk 474 ===
fattori, tra i quali ` e importante il fan-in, cio` e il numero degli ingressi.
Indichiamo con p il rapporto W/L per il transistore PMOS dellâ€™inverter e con n
quello del transistore NMOS , sempre dellâ€™inverter. Ricordiamo che la lunghezza L
` e sempre la stessa per i due transistori. Se, per esempio, scegliamo il valore 2 per n,
p = ( Âµn/Âµp)n = 5, se consideriamo il rapporto tra le mobilit` a pari a 2.5.
Per svolgere il calcolo del W/L relativo a ciascun transistore ` e necessario in-
nanzitutto sapere qual ` e il W/L equivalente di una combinazione di transistori. Se
i transistori sono connessi in parallelo, corrisponderanno a un transistore con una
larghezza equivalente pari alla somma delle larghezze e quindi con un W/L pari alla
somma dei W/L. Se invece i transistori si trovano in serie tra loro, la resistenza
equivalente Req sar` a pari alla somma delle varie resistenze di canale Ri, e quindi,
poichÂ´ e la resistenza ` e inversamente proporzionale a W/L,
Req =
âˆ‘
i
Ri =
âˆ‘
i
const

=== Chunk 475 ===
equivalente Req sar` a pari alla somma delle varie resistenze di canale Ri, e quindi,
poichÂ´ e la resistenza ` e inversamente proporzionale a W/L,
Req =
âˆ‘
i
Ri =
âˆ‘
i
const
(W/L)i
= const
(W/L)eq
.
Quindi
(W/L)eq =
[âˆ‘
i
1
(W/L)i
]âˆ’1
.
Consideriamo, per esempio, il NOR a quattro ingressi di cui viene di seguito
riportato lo schema. Nella PDN il caso peggiore dal punto vista del pilotaggio della
capacit` a di uscita si ha quando ` e alta una sola delle variabili di ingresso e quindi
conduce solo un transistore. Ciascuno dei transistori della PDN dovr` a quindi essere
di dimensioni almeno pari a quelle del transistore NMOS di un inverter, pertanto
158

=== Chunk 476 ===
Y
VDD
A
B
C
D
A B C D
(W/L)n = n = 2. Per quanto riguarda la PUN, vediamo che essa conduce solo se
sono attivi tutti e quattro i transistori, i quali si trovano fra loro in serie, quindi
(W/L)p = 4 p = 20.
Consideriamo poi il caso della porta NAND a quattro ingressi, riportato nello schema
che segue. Per quanto riguarda la PUN, lo worst case si ha quando conduce un solo
transistore, quindi ( W/L)p = p = 5. Per la PDN, invece, si ha passaggio di corrente
solo se sono attivi tutti e quattro i MOS, quindi ( W/L)n = 4 n = 8.
Y
VDD
A
A
B
C
D
DCB
Possiamo ora stimare lâ€™area delle porte NAND e NOR a quattro ingressi, ricordando
che lâ€™area del singolo transistore ` e pari a WL. Per il NOR abbiamo quindi: A =
4nL2 + 16 pL2 = 88 L2. Per il NAND abbiamo invece: A = 4 pL2 + 16 nL2 = 52 L2. Ne
consegue che i NAND in tecnologia CMOS occupano unâ€™area nettamente inferiore
rispetto ai NOR ed ` e per questo che nella sintesi di reti combinatorie con circuiti

=== Chunk 477 ===
consegue che i NAND in tecnologia CMOS occupano unâ€™area nettamente inferiore
rispetto ai NOR ed ` e per questo che nella sintesi di reti combinatorie con circuiti
CMOS si preferisce utilizzare approcci basati sullâ€™utilizzo di NAND piuttosto che di
NOR.
Per concludere menzioniamo nuovamente il fatto che lâ€™ottenimento della stessa
capacit` a di fornire corrente dellâ€™inverter semplice non garantisce che il tempo di
ritardo risulti invariato rispetto allâ€™inverter, perchÂ´ e la capacit` a totale a umenta, in
conseguenza della maggiore complessit` a del circuito e dellâ€™incrementato numero di
transistori. Lâ€™aumento del fan-in porta infatti a un signiï¬cativo incremento della
capacit` a ed ` e per questo motivo che di solito non vengono realizzati NAND con
pi` u di quattro ingressi. Si preferisce infatti, nel caso siano necessarË† Ä± pi` u di quattro
ingressi, ricorrere a pi` u livelli di logica, che rappresentano il miglior compromesso.
159

=== Chunk 478 ===
15.5 Protezione dalle scariche elettrostatiche
Data lâ€™elevatissima resistenza e la piccolissima capacit` a presenti allâ€™ingresso delle por-
te logiche CMOS, il contatto con oggetti come il corpo umano, che possono trov arsi
a potenziali anche molto elevati rispetto a terra (per esempio in conseguenza di feno -
meni di carica per sfregamento), sia pure con valori di carica elettrica immagazz inata
molto ridotti, ` e in grado di danneggiare in modo irreversibile i dispositivi CMOS,
tramite la perforazione del dielettrico tra gate e canale o tramite uno spostament o
della carica intrappolata nellâ€™ossido e una conseguente variazione della tensione di
soglia. Infatti lâ€™applicazione di una tensione di qualche decina di migliaia di volt tra
gate e substrato d` a luogo a un campo elettrico elevatissimo nello strato di ossido, che
ha spessore nanometrico, portando quindi al superamento della rigidit` a dielettrica o
alla migrazione di cariche.

=== Chunk 479 ===
ha spessore nanometrico, portando quindi al superamento della rigidit` a dielettrica o
alla migrazione di cariche.
`E per questo motivo che i componenti CMOS vengono trasportati di solito in
apposite buste realizzate in plastica conduttrice, in modo da impedire il formarsi
di elevate diï¬€erenze di potenziale tra terminali diversi. Unâ€™ulteriore precauzione
che viene messa in atto consiste nellâ€™aggiunta di diodi di protezione sugli ingressi
delle porte che possono venire a contatto con lâ€™esterno e quindi con oggetti a elev ati
potenziali elettrostatici. Lo schema del circuito di protezione ` e riportato nella ï¬g ura
che segue.
+
D1
D2
+
âˆ’
R
âˆ’ U
VDDVDD
Vin
V
I diodi D1 e D2 hanno la funzione di impedire che la tensione tra gate e massa e
tra il gate e la sorgente di alimentazione VDD superi valori di sicurezza. Infatti la
tensione tra anodo e catodo di D1 ` e data da VD1 = VG âˆ’ VDD, mentre quella tra
anodo e catodo di D2 ` e data da semplicemente da VD2 = âˆ’VG. Quindi, assumendo

=== Chunk 480 ===
tensione tra anodo e catodo di D1 ` e data da VD1 = VG âˆ’ VDD, mentre quella tra
anodo e catodo di D2 ` e data da semplicemente da VD2 = âˆ’VG. Quindi, assumendo
che la tensione ai capi dei diodi in polarizzazione diretta non superi VÎ³, otteniamo
{
VG â‰¤VDD + VÎ³
VG â‰¥ âˆ’ VÎ³.
Questo ci garantisce che non si possono creare situazioni di rischio per lâ€™integrit` a
del dielettrico. La resistenza R ha lo scopo di limitare la corrente che attraversa i
diodi nel caso si presenti una eï¬€ettiva situazione di scarica elettrostatica, diluendo
nel tempo tale fenomeno.
Questa forma di protezione degli ingressi presenta peraltro alcuni inconvenienti,
in particolare legati al fatto che, anche in condizioni statiche, esister` a un assorbimen to
di corrente, poichÂ´ e le correnti inverse che scorrono nei due diodi non saranno esa t-
tamente uguali. Anche se i diodi fossero identici, le loro caratteristiche diï¬ƒcilemte
saranno tali da corrispondere perfettamente al comportamento ideale che preve de-

=== Chunk 481 ===
tamente uguali. Anche se i diodi fossero identici, le loro caratteristiche diï¬ƒcilemte
saranno tali da corrispondere perfettamente al comportamento ideale che preve de-
rebbe una corrente inversa indipendente dalla tensione applicata. Si avranno quindi
160

=== Chunk 482 ===
correnti di ingresso, corrispondenti alla diï¬€erenza tra le correnti inverse nei due diodi,
dellâ€™ordine dei nanoampere o addirittura microampere, invece dei picoampere tipici
delle porte CMOS sprovviste di circuito di protezione.
Tali correnti di ingresso possono portare a signiï¬cativi inconvenienti, in partico-
lare a una non trascurabile riduzione del fan-out. Consideriamo infatti la situazione di
unâ€™uscita a livello basso che pilota una porta dotata di diodi di protezione allâ€™ingresso:
una corrente non trascurabile ï¬‚uir` a da tale ingresso nel transistore NMOS di pull-
down della porta a monte, determinando uno spostamento del punto di lavoro di
questâ€™ultimo rispetto a quello ideale.
MAX
Dn
VDSn
VOLVk
Ik
Ik
MAX
I
La tensione di uscita passer` a dunque dal valore ideale, pari a 0, a un valore Vk tanto
pi` u alto quanto maggiore ` e la corrente Ik che proviene dallâ€™ingresso della porta a valle,
dando quindi luogo a un degrado del livello logico basso. `E chiaro che se le porte

=== Chunk 483 ===
pi` u alto quanto maggiore ` e la corrente Ik che proviene dallâ€™ingresso della porta a valle,
dando quindi luogo a un degrado del livello logico basso. `E chiaro che se le porte
pilotate sono pi` u di una le loro correnti si sommeranno e la tensione di uscita della
porta pilotante sar` a ulteriormente incrementata, ï¬no a raggiungere valori supe riori a
VOLMAX e quindi non pi` u consistenti con la rappresentazione dello stato logico 0.
Nel caso di unâ€™uscita a livello logico alto che pilota porte con circuito di prote-
zione si veriï¬cher` a un analogo inconveniente, a causa delle correnti che in questo ca so
ï¬‚uiscono dal transistore PMOS di pull-up della porta a monte verso gli ingressi delle
porte a valle, dando pertanto luogo a un degrado del livello logico alto.
`E quindi necessario limitare il fan-out in maniera da mantenere i livelli logici
in uscita entro gli intervalli previsti dalle speciï¬che della famiglia logica utilizzata.

=== Chunk 484 ===
`E quindi necessario limitare il fan-out in maniera da mantenere i livelli logici
in uscita entro gli intervalli previsti dalle speciï¬che della famiglia logica utilizzata.
Questo problema di riduzione del fan-out ` e sentito in modo particolare nella realiz-
zazione di circuiti logici tramite circuiti integrati a bassa scala di integrazione, p er
cui quasi tutte le porte vengono ad avere ingressi che necessitano di circuito di prote-
zione perchÂ´ e possono venirsi a trovare in contatto con lâ€™esterno. In circuiti a elevata
scala di integrazione il problema ` e molto ridotto, perchÂ´ e soltanto poche porte sono a
diretto contatto con il mondo esterno e abbisognano quindi di diodi di protezione.
15.6 Logica basata sui pass transistor
Lâ€™implementazione vista ï¬nora delle porte logiche in tecnologia CMOS garantisce
buone prestazioni, ma richiede spesso un numero piuttosto elevato di transistori. Esi-
stono delle formulazioni alternative alla logica CMOS, che spesso vengono utilizzate

=== Chunk 485 ===
buone prestazioni, ma richiede spesso un numero piuttosto elevato di transistori. Esi-
stono delle formulazioni alternative alla logica CMOS, che spesso vengono utilizzate
in combinazione con il tipo di porte che abbiamo esaminato ï¬no a questo punto. Tale
logica alternativa ` e nota sotto il nome di â€œPass Transistor Logicâ€ perchÂ´ e sfrutt a dei
transistori MOS utilizzati come elementi di passo (interruttori) per la realizzazio ne
di una logica a interruttori.
161

=== Chunk 486 ===
Il concetto di base di una logica a interruttori ` e mostrato in maniera molto
semplice in ï¬gura, dove sono rappresentate porte in grado di implementare le funzioni
logiche Y = ABC e Y = ( B +C)A, dove A corrisponde alla variabile logica applicata
allâ€™ingresso sotto forma di tensione mentre B e C corrispondono a variabili di controllo
degli interruttori, che risultano chiusi quando queste sono al livello alto.
Y Y=A(B+C)A Y
C
B
B C
Y=ABCA
Una prima regola che deve essere sempre rispettata nella realizzazione di questo tipo
di logica tramite componenti reali consiste nellâ€™avere sempre ciascun nodo del circuito
collegato a un altro nodo con tensione ben deï¬nita (0 o VDD). Consideriamo infatti
il circuito costituito da due inverter CMOS in cascata connessi tra loro tramite un in-
terruttore, come indicato in ï¬gura, dove abbiamo anche rappresentato esplicitamente
un condensatore corrispondente alla capacit` a di ingresso del secondo inverter.
âˆ’
VDD
in
+
VDD
V

=== Chunk 487 ===
terruttore, come indicato in ï¬gura, dove abbiamo anche rappresentato esplicitamente
un condensatore corrispondente alla capacit` a di ingresso del secondo inverter.
âˆ’
VDD
in
+
VDD
V
Se lâ€™interruttore ` e inizialmente chiuso, e lâ€™uscita del primo inverter ` e allo stato logico
alto, il condensatore di ingresso del secondo inverter ` e carico alla tensione VDD. Se
lâ€™interruttore viene aperto, la tensione allâ€™ingresso del secondo inverter rimane per un
certo tempo al livello logico alto e solo con un ritardo che pu` o essere anche di alcuni
secondi raggiunge il livello logico basso, grazie allâ€™azione delle correnti di perdita.
Questo problema pu` o essere risolto utilizzando la regola prima citata e fornendo,
quando lâ€™interruttore ` e aperto, un collegamento diretto tra il nodo di ingresso del
secondo inverter e la massa, tramite un secondo interruttore che risulta chiuso quando
il primo ` e aperto e viceversa.
V
in
DD
âˆ’
VDD
+
V

=== Chunk 488 ===
secondo inverter e la massa, tramite un secondo interruttore che risulta chiuso quando
il primo ` e aperto e viceversa.
V
in
DD
âˆ’
VDD
+
V
Gli interruttori necessari per lâ€™implementazione di una logica come quella che
stiamo descrivendo possono essere realizzati con minimo ingombro e con ridotte ca-
pacit` a parassite utilizzando dei transistori NMOS. Questa soluzione ha il vantaggio
162

=== Chunk 489 ===
della semplicit` a, ma presenta anche un comportamento lontano da quello ideale. Con-
sideriamo infatti il caso in cui si voglia caricare, tramite un pass transistor NMOS,
un condensatore inizialmente scarico, come nello schema rappresentato in ï¬gura.
=
C
V
I
DD
Vo
VC VDD
Allâ€™inizio del transitorio di carica avremo VGS = VDD e VDS = VDD, quindi il
transistore operer` a sulla caratteristica per VGS = VDD e in condizione di saturazione.
Non appena la tensione sul condensatore inizia a salire, sia la VGS sia la VDS iniziano
a diminuire, quindi il punto di lavoro del transistore si sposta su caratteristiche di
uscita pi` u basse di quella iniziale e verso tensioni VDS minori. Questo comportamento
prosegue ï¬nchÂ´ e non si arriva alla condizione per cui VGS < V T , dove VT ` e la tensione
di soglia del transistore NMOS: a questo punto il transistore si interdice e la tensione
sul condensatore non pu` o salire oltre il valore VDD âˆ’ VT raggiunto.

=== Chunk 490 ===
di soglia del transistore NMOS: a questo punto il transistore si interdice e la tensione
sul condensatore non pu` o salire oltre il valore VDD âˆ’ VT raggiunto.
Si noti che, nel caso che il circuito considerato sia realizzato in forma integrata,
la tensione VT non corrisponde alla tensione di soglia che si avrebbe se lâ€™elettrodo
di bulk fosse collegato a quello di source come nei MOS discreti, bens` Ä± a un valore
diverso, pi` u grande, a causa del cosiddetto â€œbody eï¬€ectâ€. Tale eï¬€etto ` e conseg uenza
del fatto che in un circuito integrato il bulk di tutti i transistori a canale n viene
collegato a massa e quello di tutti i transitori a canale p viene connesso a VDD, in
modo da garantire che le giunzioni formate tra le diï¬€usioni di drain e source e il bulk
siano sempre polarizzate inversamente. In questa condizione la tensione di soglia
di un transistore MOS a canale n risulta incrementata rispetto a quella VT0 che si

=== Chunk 491 ===
siano sempre polarizzate inversamente. In questa condizione la tensione di soglia
di un transistore MOS a canale n risulta incrementata rispetto a quella VT0 che si
avrebbe con source e bulk connessi tra loro e pu` o essere espressa tramite la relazione
VT = VT0 + Î³
[âˆš
2Ï†f + VSB âˆ’
âˆš
2Ï†f
]
,
dove 2 Ï†f ` e un parametro ï¬sico del valore di circa 0.6 V, VSB ` e la tensione tra source e
bulk e Î³ ` e un parametro funzione del drogaggio del bulk NA, della capacit` a dellâ€™ossido
Cox e della costante dielettrica del semiconduttore Îµs tramite
Î³ =
âˆš2qNAÎµs
Cox
.
Un valore tipico per Î³ ` e di 0.5 V 0.5. Questa relazione, se si considerano i moduli delle
varie grandezze e ND al posto di NA ` e valida anche per i transistori a canale p.
Raggiungiamo quindi la conclusione che un pass transistor realizzato con un
transistore NMOS fornisce in uscita un livello logico alto degradato. Vediamo che
cosa succede invece per il livello logico basso: supponiamo che il segnale di ingresso

=== Chunk 492 ===
transistore NMOS fornisce in uscita un livello logico alto degradato. Vediamo che
cosa succede invece per il livello logico basso: supponiamo che il segnale di ingresso
sia a livello logico basso, quindi a 0 V e che il condensatore sia inizialmente carico a
VDD. Lo schema ` e riportato nella ï¬gura: si noti che questa volta il source si trova a
sinistra, invece che a destra; questo perchÂ´ e il transistore ` e intrinsecamente simmetr ico
163

=== Chunk 493 ===
e lâ€™attribuzione ai due elettrodi della funzione di drain o di source dipende esclusi-
vamente dal segno della tensione applicata (supponiamo chiaramente di trovarci nel
caso di un circuito integrato, in cui il bulk non ` e connesso a uno dei due elettrodi,
ma a massa).
=VC VDD
Vo
CI
In questo caso la tensione VGS ` e costante e pari a VDD, quindi il transistore ope-
ra sempre sulla caratteristica di uscita corrispondente a VGS = VDD: inizialmente
VDS = VDD, per cui il transistore ` e in saturazione e il condensatore viene scaricato
a corrente costante, poi, quando VDS scende al di sotto di VDD âˆ’ VTO, il transistore
passa in zona triodo, ma continua a scaricare il condensatore ï¬no a tensione nulla.
Dunque il livello logico zero prodotto in uscita da un pass gate realizzato con un
transistore NMOS non ` e degradato.
Prendiamo ora in considerazione il caso di un pass gate realizzato con un tran-
sistore PMOS. Tale pass gate conduce quando la tensione di gate, di solito indicata
con

=== Chunk 494 ===
Prendiamo ora in considerazione il caso di un pass gate realizzato con un tran-
sistore PMOS. Tale pass gate conduce quando la tensione di gate, di solito indicata
con
V C, ` e a livello basso. Esaminiamo il processo di carica del condensatore (anche
in questo caso la posizione del source ` e determinata dal verso della tensione VDS).
=
V
I
DD
Vo
VC 0
C
La tensione VGS rimane costante e pari a âˆ’VDD durante tutto il transitorio di carica
del condensatore, quindi il punto di lavoro del transistore si sposta, sempre sulla
stessa caratteristica di uscita, passando dalla saturazione alla zona triodo quando la
tensione Vo supera il modulo della tensione di soglia VT . La carica del condensatore
continua comunque ï¬no al raggiungimento della tensione VDD, senza degrado del
livello logico alto.
Nel caso invece in cui si utilizzi un pass gate PMOS per scaricare un condensatore
inizialmente carico a VDD si presentano problemi analoghi a quelli visti per la carica

=== Chunk 495 ===
livello logico alto.
Nel caso invece in cui si utilizzi un pass gate PMOS per scaricare un condensatore
inizialmente carico a VDD si presentano problemi analoghi a quelli visti per la carica
con il transistore NMOS. Inizialmente VGS = âˆ’VDD, ma non appena il condensatore
inizia a scaricarsi il modulo della VGS inizia a decrescere, ï¬nchÂ´ e non viene raggiunto
il valore di |VT |, che risulta maggiore di |VT0 | a causa del body eï¬€ect, e il transistore
si interdice, lasciando il condensatore carico a âˆ’VT .
Possiamo quindi concludere osservando che un pass gate realizzato con un transistore
NMOS consente di ottenere un â€œbuon 0â€ ma un â€œcattivo 1â€, mentre con un transistor e
164

=== Chunk 496 ===
=
0
Vo
VC 0
CI
PMOS si ottiene il risultato opposto. Risulta quindi naturale pensare a un pass gate
realizzato combinando un transistore PMOS e un transistore NMOS, in modo da
sfruttare gli aspetti positivi di tutti e due. Tale pass gate CMOS deve essere pilota to
con un segnale di comando attivo al livello alto, che viene connesso al gate dellâ€™NMOS
e dal segnale complementato, che controlla il gate del PMOS.
C
C
V
V
Il pass gate CMOS pu` o essere utilizzato anche come interruttore analogico, con la
variante di impiegare una tensione di comando pari a VDD per il transistore NMOS
e a âˆ’VDD per il transistore PMOS. In questo modo possono transitare tutti i segnali
compresi nellâ€™intervallo [ âˆ’VDD, V DD]. Se invece applichiamo una tensione âˆ’VDD al
gate dellâ€™NMOS e VDD a quello del PMOS, il gate impedisce il passaggio di qualunque
segnale compreso nellâ€™intervallo [ âˆ’VDD, V DD].
Il pass gate CMOS (nella versione per usi digitali) pu` o essere impiegato come

=== Chunk 497 ===
segnale compreso nellâ€™intervallo [ âˆ’VDD, V DD].
Il pass gate CMOS (nella versione per usi digitali) pu` o essere impiegato come
blocco costitutivo per la realizzazione di porte logiche, che in alcuni casi possono
risultare pi` u semplici delle corrispondenti porte ottenute con la tecnica vista per la
sintesi standard CMOS. Consideriamo per esempio lâ€™implementazione di un multiple-
xer 2-a-1, vale a dire di un circuito logico che connette alternativamente lâ€™ingresso A
o quello B allâ€™uscita Y , a seconda che la variabile di controllo C sia, rispettivamente
allo stato alto o a quello basso:
Y = CA +
CB.
La realizzazione di un tale circuito con pass gate CMOS ` e estremamente intuitiva:
basta utilizzarne due con lâ€™uscita a comune e controllati da segnali complementati.
165

=== Chunk 498 ===
A
Y=CA+CB
C
C
C
B
Con lâ€™aggiunta di un ulteriore inverter (oltre a quello per la complementazione della
variabile di controllo) ` e possibile ottenere un OR esclusivo, ponendo sui due ingressi
A e
A e impiegando B come variabile di controllo, come indicato in ï¬gura. Notiamo
che in questo caso ` e stato possibile realizzare un OR esclusivo con soli 8 transistori
invece dei 12 necessarË† Ä± per la realizzazione della versione presentata nel paragr afo
15.4.
DD
B
A
DD
V
Y=BA+BA
V
15.7 Famiglie logiche bipolari RTL e DTL
Finora abbiamo preso in esame il comportamento e la struttura dei circuiti logici
realizzati con transitori MOS, che rappresentano la stragrande maggioranza di que lli
che risultano attualmente impiegati nelle applicazioni. Tuttavia i primi circuiti logici
furono realizzati per mezzo di transistori bipolari e sistemi basati su famiglie logiche
bipolari sono ancora in uso, data la grandissima diï¬€usione che questi ebbero ï¬no ai
primi anni â€™80.

=== Chunk 499 ===
furono realizzati per mezzo di transistori bipolari e sistemi basati su famiglie logiche
bipolari sono ancora in uso, data la grandissima diï¬€usione che questi ebbero ï¬no ai
primi anni â€™80.
La maggior parte delle famiglie logiche basate su transistori BJT utilizza tali
dispositivi come interruttori, quindi operanti in interdizione (vale a dire con i tre
terminali disconnessi tra loro) o in saturazione (con tensione VCE = 0 .2 V e VBE =
0.7 âˆ’ 0.8 V), anche se esistono logiche â€œnon saturateâ€ in cui i transistori vengono
sempre fatti funzionare in zona attiva diretta.
166

=== Chunk 500 ===
La pi` u semplice porta logica realizzabile con un BJT ` e lâ€™inverter rappresentato
di seguito, consistente in un BJT e due resistenze.
Y=A
A
CC
BR
CR
V
Se la tensione applicata allâ€™ingresso ` e nulla o, comunque, inferiore a VÎ³, il transistore ` e
interdetto e il terminale di uscita si trova praticamente alla tensione di alimentazione,
dato che non vi ` e caduta sulla resistenza di collettore. Se invece viene posta in ingresso
una tensione corrispondente al livello logico alto, il transistore, purchÂ´ e RB venga
scelta di valore opportuno, si trova in saturazione e la tensione di uscita corrisponde
a circa 0 .2 V, quindi al livello logico basso. Nellâ€™analisi dei circuiti logici a BJT
veriï¬cheremo la condizione di saturazione andando a calcolare la corrente di collettore
nellâ€™ipotesi che VCE = VCEsat : se tale corrente risulta inferiore a IBhFE , la condizione
di saturazione risulta veriï¬cata (di solito si fa lâ€™ipotesi sempliï¬cativa che il valore di

=== Chunk 501 ===
nellâ€™ipotesi che VCE = VCEsat : se tale corrente risulta inferiore a IBhFE , la condizione
di saturazione risulta veriï¬cata (di solito si fa lâ€™ipotesi sempliï¬cativa che il valore di
hFE sia costante e indipendente dalla corrente di collettore). Questa porta ` e molto
semplice e corrisponde alle eï¬€ettive realizzazioni in forma discreta dei primi circuiti
logici a BJT, ma presenta evidenti svantaggi e limitazioni, come, per esempio, il fat to
che ` e presente una signiï¬cativa dissipazione di energia in condizioni statiche quando
in uscita abbiamo il livello logico basso, a causa della corrente che scorre in RC.
Pi` u inverter elementari del tipo appena visto possono essere combinati secon-
do lo schema di seguito rappresentato, in modo da ottenere una porta NOR, che
rappresenta lâ€™elemento fondamentale della famiglia logica RTL (Resistor Transistor
Logic).
Y=A+B
BA
V
CR
CC
BRBR
Il fan-in pu` o essere accresciuto incrementando il numero dei transistori connessi con

=== Chunk 502 ===
Logic).
Y=A+B
BA
V
CR
CC
BRBR
Il fan-in pu` o essere accresciuto incrementando il numero dei transistori connessi con
i collettori a comune. Notiamo che la resistenza sui collettori deve fornire la corr ente
che pilota gli ingressi delle porte a valle, quindi un incremento nel fan-out porta a
una riduzione del livello logico alto in uscita ( VOH) e risulta perci` o chiaro che il fan-
out massimo sar` a abbastanza limitato, dato che la corrente di base necessaria per
mandare un transistore BJT in saturazione non ` e trascurabile.
167

=== Chunk 503 ===
Un primo progresso rispetto alla logica RTL ` e rappresentato dalla logica DTL
(Diode Transistor Logic) a componenti discreti, la cui porta di base, un NAND, ` e
rappresentata nella ï¬gura seguente. Supponiamo che almeno uno dei due ingressi sia
connesso a massa (livello logico basso): in tal caso il corrispondente diodo di ingresso
si trover` a in conduzione e la tensione sul nodo a comune tra i diodi di ingresso sar` a
pari a VÎ³ = 0 .7 V.
(4 V)
Y=ABA
B
2 k
5 k
4 k
(âˆ’2 V)
(4 V)
CC
CC
BBâˆ’V
V
V
I due diodi connessi alla base del transistore risulteranno pertanto in conduzione e
quindi la base del transistore si trover` a a âˆ’VÎ³, determinandone lâ€™interdizione. Dun-
que, consistentemente con la funzione logica che desideriamo implementare, se uno
degli ingressi ` e a livello logico basso, lâ€™uscita si trova a livello logico alto. Supponia-
mo ora di porre uno degli ingressi a livello logico alto e di innalzare gradualmente

=== Chunk 504 ===
degli ingressi ` e a livello logico basso, lâ€™uscita si trova a livello logico alto. Supponia-
mo ora di porre uno degli ingressi a livello logico alto e di innalzare gradualmente
la tensione sullâ€™altro ingresso: a un certo punto la tensione sulla base del transistore
sar` a tale da portarlo in conduzione. Quando tale tensione raggiunger` a 0.7 V, il diodo
di ingresso si interdir` a, dato che la tensione sul punto a comune tra i due diodi di
ingresso non potr` a salire oltre 3 VÎ³ = 2 .1 V. A questo punto tutta la corrente che
attraversa la resistenza da 2 kâ„¦ verr` a deviata verso i diodi che collegano la base del
transistore e questâ€™ultimo raggiunger` a cos` Ä± la condizione di saturazione, presentando
in uscita una tensione di 0.2 V, corrispondente allo 0 logico. Il motivo principale per
cui si ` e inclusa una tensione di alimentazione negativa (che comporta non pochi pro-
blemi pratici) consiste nella necessit` a di estrarre la maggior corrente possibile dalla

=== Chunk 505 ===
cui si ` e inclusa una tensione di alimentazione negativa (che comporta non pochi pro-
blemi pratici) consiste nella necessit` a di estrarre la maggior corrente possibile dalla
base del transistore quando lo si vuol far passare dalla condizione di saturazione a
quella di interdizione. In saturazione la regione di base contiene unâ€™elevata concentra-
zione di portatori minoritarË† Ä±, data la polarizzazione diretta di ambedue le giunzioni,
e per uscire da questa condizione ` e necessario rimuovere una carica signiï¬cativa: la
transizione verso la condizione di interdizione sar` a tanto pi` u veloce quanto maggior e
risulter` a la corrente uscente dalla base durante il transitorio.
La porta DTL che abbiamo esaminato veniva anchâ€™essa realizzata in forma di-
screta. Quando si pass` o alla realizzazione in forma integrata delle porte DTL furono
apportate alcune signiï¬cative modiï¬che, indicate nello schema che segue.

=== Chunk 506 ===
screta. Quando si pass` o alla realizzazione in forma integrata delle porte DTL furono
apportate alcune signiï¬cative modiï¬che, indicate nello schema che segue.
Osserviamo che i diodi di ingresso sono stati ottenuti, come si ` e soliti fare nei circuiti
integrati, con transistori aventi base e collettore tra loro cortocircuita ti. Osserviamo
inoltre che il primo diodo sul ramo verso la base del transistore Q4 ` e stato sostituito
dalla giunzione base-emettitore del transistore Q3, allo scopo di ridurre la corrente
di ingresso e, pertanto, di incrementare il fan-out massimo raggiungibile. Infatti in
questo modo la corrente che scorre in un ingresso a livello basso a ` e limitata dalla
serie delle due resistenze da 1.6 kâ„¦ e 2.15 kâ„¦, che corrisponde quasi al doppio della
precedente resistenza da 2 kâ„¦, mentre la corrente inviata sul diodo D per mandare
in saturazione Q4 quando tutti gli ingressi sono al livello alto ` e pari, se non superiore

=== Chunk 507 ===
precedente resistenza da 2 kâ„¦, mentre la corrente inviata sul diodo D per mandare
in saturazione Q4 quando tutti gli ingressi sono al livello alto ` e pari, se non superiore
(vista la presenza di una resistenza da 1.6 kâ„¦ e la ridotta caduta di tensione tra base e
168

=== Chunk 508 ===
D
(5 V)
Y=AB
5 k
(5 V)
2 k
2.15 k
1.6 k
B
A
Q2
Q1
Q4
Q3
V
CCV
CC
collettore di Q3 quando questo conduce; si noti che Q3 non pu` o andare in saturazione
perchÂ´ e, in conseguenza della struttura del circuito, la tensione sul collettore ` e sempre
pi` u alta di quella sulla base), a quella ottenibile nel circuito DTL discreto. Lâ€™altra
diï¬€erenza che subito si nota ` e lâ€™assenza di unâ€™alimentazione negativa, che consente
di sempliï¬care notevolmente i circuiti di alimentazione, ma porta a un allungamento
del tempo necessario a Q4 per uscire dalla condizione di saturazione. Oltre alla non
molto elevata velocit` a di recupero dalla saturazione, la logica DTL ` e aï¬€etta a nche
da un altro importante problema: il comportamento dello stadio di uscita su carico
capacitivo ` e asimmetrico tra la transizione alto-basso e quella basso-alto. Infatti, un
condensatore in uscita pu` o essere scaricato molto rapidamente dalla forte corrente c he

=== Chunk 509 ===
capacitivo ` e asimmetrico tra la transizione alto-basso e quella basso-alto. Infatti, un
condensatore in uscita pu` o essere scaricato molto rapidamente dalla forte corrente c he
attraversa il transistore Q4 in condizione di saturazione, mentre, invece, il processo
di carica ` e signiï¬cativamente pi` u lento, poichÂ´ e deve avvenire, con Q4 interdetto,
attraverso la resistenza da 2 kâ„¦.
Lâ€™attivit` a di progettazione volta a risolvere tali problemi ha portato allo sviluppo
della famiglia logica TTL, che sar` a lâ€™oggetto del prossimo paragrafo.
15.8 Famiglia logica TTL
La famiglia logica TTL (Transistor Transistor Logic) deriva il proprio nome dal fatto
che i diodi di ingresso vengono sostituiti da transistori, come mostrato nella ï¬gu-
ra seguente, nella quale ` e rappresentato un tipico stadio di ingresso. Per lâ€™analisi
del funzionamento consideriamo dapprima presente in ingresso un valore di tensione
VCC , corrispondente a un 1 logico: in tal caso la giunzione base-emettitore di Q1 ` e

=== Chunk 510 ===
del funzionamento consideriamo dapprima presente in ingresso un valore di tensione
VCC , corrispondente a un 1 logico: in tal caso la giunzione base-emettitore di Q1 ` e
polarizzata inversamente, mentre quella base-collettore conduce e fornisce la co rrente
necessaria per mandare in saturazione il transistore Q2.
Il transistore Q1 si trova quindi a operare in zona attiva inversa. La corrente I
pu` o essere calcolata immediatamente osservando che la tensione sulla base di Q1 ` e
pari alla somma delle cadute di tensione sulla giunzione base-collettore di Q1 e sulla
giunzione base-emettitore di Q2, quindi 2 VÎ³:
I = VCC âˆ’ 2VÎ³
R .
Il transistore Q1 ` e realizzato in maniera tale da avere un Î²R estremamente basso
(dellâ€™ordine di 0.02), in modo che la corrente di ingresso, I1, pari a Î²RI, sia molto
piccola. La corrente I2 ` e invece data da I2 = ( Î²R + 1) I (ricordiamo che il transistore
169

=== Chunk 511 ===
I
I 1 I 2
A Q1
Y
R
Q2
C
R
(5 V)
(5 V)V
CCV
CC
opera in zona attiva inversa) ed ` e suï¬ƒciente a portare in saturazione Q2. Se la tensio-
ne di ingresso viene poi portata al valore logico basso, corrispondente a una tensione
di 0.2 V, la corrente I verr` a deviata verso lâ€™ingresso, polarizzando direttamente la
giunzione base-emettitore del Q1 e facendo quindi scendere la sua tensione di base a
0.9 V (gli 0.2 V di ingresso pi` u la VBE). Dato che il transistore Q2 si trovava in sa-
turazione, la sua tensione di base rimarr` a circa a 0.7 V ï¬nchÂ´ e non sar` a stato rimosso
lâ€™eccesso di cariche minoritarie. Quindi Q1 si trover` a a condurre, con una corrente
di collettore Î²F I, e porter` a rapidamente Q2 fuori dalla saturazione. Una volta che
il transistore Q2 si sar` a interdetto, il transistore Q1 andr` a verso la saturazione (ri-
sultando anche la giunzione base-collettore in piena polarizzazione diretta), ma con

=== Chunk 512 ===
il transistore Q2 si sar` a interdetto, il transistore Q1 andr` a verso la saturazione (ri-
sultando anche la giunzione base-collettore in piena polarizzazione diretta), ma con
una corrente di collettore trascurabile, per cui la VCE1 sar` a dellâ€™ordine di 0.1 V e,
conseguentemente, la tensione di collettore di Q1 risulter` a di 0.3 V.
In questo modo viene quindi risolto uno dei problemi della logica DTL, quello
della uscita lenta dalla condizione di saturazione. Vediamo ora come viene invece ri-
solto il problema dellâ€™asimmetria nel comportamento dello stadio di uscita. Abbiamo
visto che lo stadio di uscita della logica DTL consente di ottenere una rapida scarica
della capacit` a vista in uscita, ma non consente invece di caricarlo altrettanto ra pida-
mente. Se invece avessimo in uscita uno stadio a collettore comune, questo sarebbe
in grado di caricare rapidamente il condensatore, ma la scarica sarebbe invece pi` u

=== Chunk 513 ===
mente. Se invece avessimo in uscita uno stadio a collettore comune, questo sarebbe
in grado di caricare rapidamente il condensatore, ma la scarica sarebbe invece pi` u
lenta perchÂ´ e dovrebbe avvenire attraverso la resistenza di emettitore. La soluzione
adottata nella logica TTL consiste nel combinare i due circuiti, in modo da ottenere
un comportamento veloce sia nel transitorio di scarica sia in quello di carica. Il ri-
sultato ` e rappresentato nella ï¬gura seguente e di solito viene indicato come circuito
â€œtotem poleâ€, data la struttura con elementi sovrapposti (come nei totem).
Q1
Q2
(5 V)CCV
I due transistori devono essere pilotati con segnali tra loro in opposizione di fase, per-
170

=== Chunk 514 ===
chÂ´ e quando conduce uno deve essere interdetto lâ€™altro: se conduce Q1, il condensatore
viene caricato attraverso tale transistore e lâ€™uscita va al livello alto; lâ€™opposto ac cade
se conduce il transistore Q2, attraverso il quale il condensatore viene scaricato.
Possiamo prendere a questo punto in esame un gate completo TTL, ancora con
un solo ingresso per maggiore semplicit` a. Notiamo la presenza di un ulteriore transi-
store che svolge la funzione di â€œphase splitterâ€, fornendo due segnali in opposizione
di fase per pilotare i due transistori dello stadio totem pole di uscita.
A Q1 Q2
4 k
1.6 k
1 k
R
R1
R2
Q3
Q4
R3 130
Y
V CCV CCVCC
Notiamo anche la presenza di un diodo aggiuntivo nello stadio totem-pole e di una
resistenza da 130 â„¦, la cui funzione sar` a discussa in seguito. Procediamo ora allâ€™analisi
del circuito quando in ingresso ` e presente una tensione corrispondente a un livello
logico alto, supponiamo pari a 5 V. In tal caso, come abbiamo gi` a visto, il transistore

=== Chunk 515 ===
del circuito quando in ingresso ` e presente una tensione corrispondente a un livello
logico alto, supponiamo pari a 5 V. In tal caso, come abbiamo gi` a visto, il transistore
Q1 opera in zona attiva inversa, con una tensione di base pari a 3 VÎ³ = 2 .1 V (dato
che dobbiamo includere, oltre al contributo della giunzione base-collettore di Q1 e di
quella base-emettitore di Q3, anche il contributo della giunzione base-emettitore del
transistore Q2). La corrente di base di Q1 sar` a dunque pari a
I = VCC âˆ’ VB1
R = 0 .725 mA
e quindi la corrente assorbita dallâ€™ingresso sar` a data da
IIH = Î²RI = 14 .5 ÂµA,
dove si ` e assunto Î²R = 0 .02. la corrente che esce dal collettore di Q1 ` e invece data da
IC1 = ( Î²R + 1) I = 0 .7395 mA, suï¬ƒciente a portare in saturazione Q2. La tensione
sullâ€™emettitore di Q2 ` e pari a VÎ³, data la condizione di polarizzazione diretta di Q3,
per cui la corrente che scorre in R2 risulta di 0.7 mA. PoichÂ´ e Q2 ` e in saturazione, la

=== Chunk 516 ===
sullâ€™emettitore di Q2 ` e pari a VÎ³, data la condizione di polarizzazione diretta di Q3,
per cui la corrente che scorre in R2 risulta di 0.7 mA. PoichÂ´ e Q2 ` e in saturazione, la
sua tensione di collettore ` e pari a quella di emettitore pi` u 0.2 V, dunque VC2 = 0 .9 V.
La corrente IR1 che scorre in R1 risulter` a
IR1 = VCC âˆ’ VC2
R1
= 2 .56 mA .
PoichÂ´ e anche il transistore Q3 si trova in saturazione, la tensione sul suo collettore,
corrispondente a quella di uscita, sar` a pari a 0.2 V. Quindi il transistore Q4 non
potr` a condurre, dato che la diï¬€erenza di potenziale tra la sua base e il collettore di
171

=== Chunk 517 ===
Q3 ` e di soli 0.7 V, contro gli 1.4 V che sarebbero necessarË† Ä± per mandare in conduzione
la giunzione VBE del transistore Q4 e il diodo. Pertanto, sia Q4 sia il diodo sono
interdetti e la corrente di base di Q4 ` e praticamente nulla. Quindi la corrente di
collettore di Q2 ` e pari a IR1. La corrente di emettitore di Q2 si ottiene sommando
la IB2 a IR1, ottenendo 3.3 mA. Sottraendo la corrente che scorre in R2 otteniamo
la corrente di base del Q3, pari a 2.6 mA, suï¬ƒciente a mandare in saturazione il
transistore Q3, come avevamo supposto.
Se non avessimo inserito il diodo in serie allâ€™emettitore di Q4, tale transistore si
sarebbe trovato sul punto di ingresso in conduzione, con la possibilit` a di determinare
una forte corrente nella serie tra Q3 e Q4.
Esaminiamo ora la situazione quando il terminale di ingresso ` e posto alla tensione
di 0.2 V, che corrisponde allo zero logico. In tal caso la giunzione base-emettitore

=== Chunk 518 ===
Esaminiamo ora la situazione quando il terminale di ingresso ` e posto alla tensione
di 0.2 V, che corrisponde allo zero logico. In tal caso la giunzione base-emettitore
del transistore Q1 ` e polarizzata direttamente, con una tensione sulla base pari a
VE1 + VÎ³ = 0 .9 V. La corrente I su R in questo caso risulter` a
I = VCC âˆ’ VB1
R = 1 .025 mA .
Una tensione di 0.9 V non ` e suï¬ƒciente a portare in conduzione la serie della giunzione
base-collettore di Q1 e di quella base-emettitore di Q2, quindi Q2 ` e interdetto, mentre
Q1 si trova in saturazione, con una corrente di collettore praticamente trascura bile e
quindi una caduta di tensione tra collettore ed emettitore di circa 0 .1 V. Pertanto la
base di Q2 ` e a una tensione di 0.3 V. Tutta la corrente I va a costituire la corrente
IIL uscente dallâ€™ingresso, che risulta quindi pari a 1.025 mA. Essendo Q2 interdetto,
la tensione ai capi di R2 ` e nulla e anche Q3 ` e interdetto. Il transistore Q4 sar` a in con-

=== Chunk 519 ===
IIL uscente dallâ€™ingresso, che risulta quindi pari a 1.025 mA. Essendo Q2 interdetto,
la tensione ai capi di R2 ` e nulla e anche Q3 ` e interdetto. Il transistore Q4 sar` a in con-
duzione (dato che la base ` e collegata direttamente allâ€™alimentazione VCC tramite la
resistenza R1). A seconda del valore della corrente assorbita dal carico, Q4 si trover` a
in zona attiva diretta o in saturazione (in zona attiva diretta la corrente di base di Q4
sar` a legata a quella di emettitore dalla relazione IB4 = IE4/(Î²F +1) ). La tensione di
uscita dipender` a anchâ€™essa dal carico e sar` a al pi` u (in caso di corrente nulla in uscita)
pari a circa VCC âˆ’ 2VÎ³ = 3 .6 V, assumendo nulla la caduta su R1 e considerando
quelle sulla giunzione base-emettitore di Q4 e sul diodo. A questo punto possiamo
anche comprendere la funzione della resistenza da 130 â„¦ posta in serie al collettore
di Q4: serve per limitare la corrente di uscita in caso di cortocircuito accidentale del

=== Chunk 520 ===
anche comprendere la funzione della resistenza da 130 â„¦ posta in serie al collettore
di Q4: serve per limitare la corrente di uscita in caso di cortocircuito accidentale del
terminale di uscita con la massa e, soprattutto, a evitare eccessivi assorbimenti di
corrente nel caso di passaggio dallo stato basso in uscita a quello alto. Infatti il tran-
sistore Q4 entra in conduzione pi` u rapidamente di quanto il transistore Q3 non esca
dalla saturazione, per cui, in assenza della resistenza da 130 â„¦ potrebbero aversi dei
forti picchi di assorbimento durante le transizioni dellâ€™uscita dal livello logico basso a
quello alto, le quali potrebbero ripercuotersi, tramite le linee di alimentazione, sulle
altre porte logiche del circuito, generando cos` Ä± un fenomeno di crosstalk. Nonosta nte
la presenza della R3 ` e sempre possibile avere dei fenomeni di crosstalk in conseguenza
delle variazioni di assorbimento che si veriï¬cano in corrispondenza delle varie transi-

=== Chunk 521 ===
la presenza della R3 ` e sempre possibile avere dei fenomeni di crosstalk in conseguenza
delle variazioni di assorbimento che si veriï¬cano in corrispondenza delle varie transi-
zioni, quindi si ricorre sempre, come misura precauzionale, allâ€™inserzione in parallelo
ai terminali di alimentazione di ciascun integrato, di un condensatore, in genere da
0.1 ÂµF, il quale pu` o essere considerato come un elemento che abbassa lâ€™impedenza
vista tra i terminali di alimentazione alle alte frequenze o che fornisce le componenti
impulsive della corrente richiesta dalle porte TTL.
Dallâ€™analisi svolta notiamo che la corrente IIL erogata dallâ€™ingresso quando que-
sto ` e posto al livello logico basso (1.025 mA) risulta molto maggiore della corrente
IIH assorbita dallâ€™ingresso quando questo si trova al livello logico alto. Pertanto il

=== Chunk 522 ===
sto ` e posto al livello logico basso (1.025 mA) risulta molto maggiore della corrente
IIH assorbita dallâ€™ingresso quando questo si trova al livello logico alto. Pertanto il
fan-out delle porte TTL sar` a limitato dalla IIL.
172

=== Chunk 523 ===
La prima famiglia logica TTL ` e la serie 74, cos` Ä± denominata perchÂ´ e gli integrati
facenti parte di tale famiglia vengono indicati con una sigla del tipo 74XX o 74YYY,
dove XX e YYY rappresentano numeri, rispettivamente, di due o tre cifre. Per
esempio, lâ€™integrato capostipite della serie 74, il 7400, contiene quattro porte N AND
a due ingressi. Per la serie 74 abbiamo i seguenti valori, per quanto riguarda le
tensioni corrispondenti agli stati logici in ingresso e in uscita:
VOLMAX =0.4 V
VOHMIN =2.4 V
VILMAX =0.8 V
VIHMIN =2 V .
Possiamo quindi calcolare i margini di rumore, che risultano
NMH =VOHMIN âˆ’ VIHMIN = 0 .4 V
NML =VILMAX âˆ’ VOLMAX = 0 .4 V .
Vediamo ora come viene realizzata una porta NAND, la porta base della famiglia
logica TTL. Sarebbe suï¬ƒciente aggiungere allo schema gi` a visto un altro transistore
di ingresso, con la base e il collettore collegati ai corrispondenti terminali di Q1 e
lâ€™emettitore connesso al secondo ingresso. Considerato che i due transistori avreb-

=== Chunk 524 ===
di ingresso, con la base e il collettore collegati ai corrispondenti terminali di Q1 e
lâ€™emettitore connesso al secondo ingresso. Considerato che i due transistori avreb-
bero comunque due elettrodi in comune, si ricorre a un unico componente di tipo
particolare, un transistore con due emettitori distinti, ottenendo lo schema di seguito
riportato.
Q1A Q2
4 k
1.6 k
1 k
R
R1
R2
Q3
Q4
R3 130
YB
CCV CCVCCV
`E chiaramente possibile realizzare una porta NAND con un numero maggiore di
ingressi, semplicemente aggiungendo ulteriori emettitori.
Lâ€™implementazione di porte logiche pi` u complesse pu` o essere fatta combinando
porte elementari o, come di solito avviene se la realizzazione ` e eï¬€etuata a livello
di singolo circuito integrato, tramite una combinazione sempliï¬cata di elementi base
della tecnologia TTL. Per comprendere come questo sia possibile, vediamo un esempio
di un AND-OR con uscita negata che implementa la funzione logica
Y =
AB + CD.
173

=== Chunk 525 ===
CQ3
D
Q4A Q2
4 k
B
Q1
1.6 k 4 k
Q5
Q6
130
Y=AB+CD
1 k
CCV CCV CCV CCV
In questo caso la funzione logica AND viene svolta dai transistori dâ€™ingresso a due
emettitori Q1 e Q4, mentre quella OR ` e ottenuta semplicemente ponendo in parallelo
i due phase splitter. In questo modo abbiamo utilizzato un numero di componenti
molto inferiore a quello che sarebbe stato necessario se avessimo combinato tra loro
porte elementari TTL complete.
Unâ€™altra importante variante delle porte TTL ` e rappresentata dallâ€™uscita â€œtrista -
teâ€, che pu` o presentare, oltre ai livelli logici 1 e 0, un terzo stato ad alta impe denza.
Tale possibilit` a ` e molto utile, anzi essenziale, se si vogliono realizzare bus di co-
municazione dati che sono condivisi da parti diverse di un circuito logico, ciascuna
delle quali utilizza una porta per inviare dati. Di volta in volta una sola porta vie-
ne abilitata a â€œparlareâ€ sul bus, mentre le uscite delle altre vengono portate in una

=== Chunk 526 ===
delle quali utilizza una porta per inviare dati. Di volta in volta una sola porta vie-
ne abilitata a â€œparlareâ€ sul bus, mentre le uscite delle altre vengono portate in una
condizione di alta impedenza, per evitare che interferiscano. La realizzazione di una
porta tristate richiede lâ€™aggiunta di alcuni componenti allo schema TTL standard,
come indicato nella ï¬gura che segue.
1 k
Q3
B
Q6
4 k
4 k
Q7
Q5
Q2
4 k
1.6 k
Q4
130
Y
Q1
A
T
CCVCCV
CCV CCVCCV
Lâ€™ingresso che attiva la funzionalit` a tristate ` e indicato con T essendo attivo al livello
logico basso. Infatti se tale ingresso ` e a livello logico alto, nella parte inferiore del
circuito non produce nessun eï¬€etto, rappresentando un ingresso allo stato alto di
una porta NAND, e nella parte superiore del circuito determina il funzionamento in
zona attiva inversa del transistore Q5, la conseguente saturazione del Q6 e quindi
174

=== Chunk 527 ===
lâ€™interdizione del Q7, dato che la tensione base-emettitore di questâ€™ultimo transistore
risulta pari proprio alla VCE del Q6. Essendo Q7 interdetto, la parte superiore del
circuito non ha alcun eï¬€etto sullâ€™uscita. Se invece lâ€™ingresso T viene posto a livello
basso, il transistore Q1 si trova in saturazione, Q2 ` e interdetto e lo stesso accade
a Q3. Anche Q5 risulta in saturazione, Q6 interdetto e di conseguenza la corrente
che scorre nella resistenza da 4 kâ„¦ sul collettore di Q6 ï¬nisce tutta nella base di Q7
portandolo in saturazione e quindi forzando la base del Q4 a una tensione di 0.9,
insuï¬ƒciente per far condurre il Q4 stesso. Quindi, se T = 0, ambedue i transistori di
uscita della porta sono interdetti, dando luogo alla condizione di alta impedenza. Si
noti che il diodo sullâ€™emettitore di Q6 svolge una funzione importante, poichÂ´ e rende
i livelli di commutazione dellâ€™ingresso tristate uguali a quelli degli altri ingressi.

=== Chunk 528 ===
noti che il diodo sullâ€™emettitore di Q6 svolge una funzione importante, poichÂ´ e rende
i livelli di commutazione dellâ€™ingresso tristate uguali a quelli degli altri ingressi.
Porte logiche aventi circuiti di uscita di tipo totem-pole non consentono la con-
nessione in parallelo delle uscite, dato che, non appena queste cercassero di imporre
valori logici diversi, si avrebbe una tensione di uscita indeterminata e un forte passag-
gio di corrente, che porterebbe rapidamente alla distruzione dei dispositivi. Nel caso
sia necessario avere la possibilit` a di connettere le uscite in parallelo, allo scopo, per
esempio, di realizzare un AND cablato, si devono utilizzare porte TTL particolari,
nelle quali la parte superiore del totem-pole di uscita ` e assente e il terminale di uscita
` e rappresentato direttamente dal collettore del transistore Q3.
A Q2
4 k
1.6 k
1 k
R
R1
R2
Q3
YB
Q1
CCVCCV
Per un corretto funzionamento di una porta open collector ` e necessario porre sempre

=== Chunk 529 ===
` e rappresentato direttamente dal collettore del transistore Q3.
A Q2
4 k
1.6 k
1 k
R
R1
R2
Q3
YB
Q1
CCVCCV
Per un corretto funzionamento di una porta open collector ` e necessario porre sempre
una resistenza di pull-up tra lâ€™uscita e lâ€™alimentazione positiva. Evidentemente, con la
soluzione open collector si perdono i vantaggi dello stadio totem-pole e la transizione
dal livello logico basso a quello alto risulta nettamente pi` u lenta di quella dal livello
logico alto a quello basso. Pertanto le porte open collector si usano soltanto in
situazioni particolari.
Nel caso in cui si voglia imporre un valore logico costantemente alto su un in-
gresso, ` e evidente dalla struttura circuitale delle porte TTL che sarebbe suï¬ƒciente
lasciarlo non collegato. Tuttavia un terminale ï¬‚ottante pu` o raccogliere disturbi elet -
tromagnetici dallâ€™ambiente circostante, che possono essere evitati connettendo tut ti
gli ingressi non utilizzati allâ€™alimentazione attraverso una resistenza da 1 kâ„¦.

=== Chunk 530 ===
tromagnetici dallâ€™ambiente circostante, che possono essere evitati connettendo tut ti
gli ingressi non utilizzati allâ€™alimentazione attraverso una resistenza da 1 kâ„¦.
15.9 Famiglia logica TTL Schottky
Abbiamo visto che una delle limitazioni fondamentali alla velocit` a di commutazione
delle porte TTL ` e rappresentata dal tempo che occorre per uscire dalla condizio-
ne di saturazione dei transistori, il quale rimane sempre uno degli inconvenienti pi` u
175

=== Chunk 531 ===
signiï¬cativi, anche se si mettono in atto accorgimenti per una pi` u rapida estrazio-
ne dellâ€™eccesso di portatori minoritarË† Ä± immagazzinati in base in conseguenza della
saturazione.
Una soluzione a questo problema ` e rappresentata dallâ€™evitare che i transistori
raggiungano mai la condizione di saturazione. Questo risultato pu` o essere ottenuto
sfruttando le propriet` a dei diodi Schottky: un diodo Schottky ` e costituito da una
giunzione tra metallo e semiconduttore, che ha un comportamento analogo a quello
di una giunzione pn in cui il ruolo della regione n ` e svolto dal metallo. Con una op-
portuna scelta del metallo si possono ottenere in questo modo diodi con una tensione
di cut-in di 0.5 V invece di quella tipica di 0.7 V delle giunzioni pn in silicio. Se si
collega un diodo Schottky (il cui simbolo ` e analogo a quello di un diodo normale, con
lâ€™unica variante della rappresentazione del catodo sotto forma di una sorta di â€œSâ€

=== Chunk 532 ===
collega un diodo Schottky (il cui simbolo ` e analogo a quello di un diodo normale, con
lâ€™unica variante della rappresentazione del catodo sotto forma di una sorta di â€œSâ€
stilizzata) tra collettore e base di un transistore, si ottiene il cosiddetto transistore
Schottky, rappresentato di solito con la base a forma si â€œSâ€.
La presenza del diodo Schottky impedisce che la tensione diretta base-collettore possa
salire oltre 0.5 V e quindi impedisce, di fatto, che questa possa mai essere polarizzata
direttamente in modo da far passare una corrente signiï¬cativa. In questo modo
il transistore Schottky non entra mai in condizione di saturazione, dato che, una
volta che il diodo Schottky sia entrato in conduzione, ogni ulteriore aumento della
corrente esterna verso la base viene deviato nel collettore attraverso il diodo st esso.
La tensione collettore-emettitore non scende al di sotto degli 0.3 V.
Una versione nettamente pi` u veloce della logica TTL ` e stata realizzata sfrut-

=== Chunk 533 ===
La tensione collettore-emettitore non scende al di sotto degli 0.3 V.
Una versione nettamente pi` u veloce della logica TTL ` e stata realizzata sfrut-
tando transistori Schottky. Di seguito riportiamo lo schema di una porta NAND in
tecnologia TTL Schottky.
A
2.8 k
900
B
Q1
Q6
Q2
Q5
Q3
Q4
50
Y
500 250
3.5 k
V CCVCC CCV
176

=== Chunk 534 ===
Notiamo che tutti i transistori, eccetto che per Q4, sono stati sostituiti con transistori
Schottky. Non ` e necessario impiegare un transistore Schottky per Q4, dato che esso
non pu` o mai andare in saturazione, dato che la sua VCB non si inverte mai, essendo
pari alla VCE del transistore Q5, che ` e stato aggiunto allo scopo di formare una sorta
di transistore Darlington (si dice conï¬gurazione Darlington la combinazione di due
transistori connessi con i collettori in comune e lâ€™emettitore del primo collegato alla
base del secondo; essi formano lâ€™equivalente di un unico transistore ad alto guadagno,
detto transistore Darlington) in combinazione con Q4, consentendo di fornire una
corrente maggiore per il caricamento della capacit` a di uscita. Il diodo sullâ€™emettito re
del Q4 non ` e pi` u necessario perchÂ´ e ora la caduta di tensione richiesta ` e ottenuta
tramite le due giunzioni base-emettitore di Q5 e Q4. Sono stati aggiunti anche dei

=== Chunk 535 ===
del Q4 non ` e pi` u necessario perchÂ´ e ora la caduta di tensione richiesta ` e ottenuta
tramite le due giunzioni base-emettitore di Q5 e Q4. Sono stati aggiunti anche dei
diodi â€œï¬ssatoriâ€ sugli ingressi, che impediscono alle tensioni di ingresso di scendere
al di sotto di âˆ’0.5 V, dato che tensioni negative potrebbero presentarsi in circuiti
veloci a causa del comportamento da linee di trasmissione delle interconnessioni.
Inï¬ne la resistenza sullâ€™emettitore di Q2 ` e stata sostituita con un circuito di pull-
down attivo costituito dalle resistenze da 500 e 250 â„¦ e dal transistore Q6. Tale
circuito si comporta da resistenza non lineare, con un valore pressochÂ´ e inï¬nito ï¬nchÂ´ e
la tensione ai suoi capi ` e al di sotto di VÎ³ e il transistore ` e quindi interdetto, con un
valore piuttosto basso quando il transistore ` e in zona attiva diretta (dellâ€™ordine della
decina di ohm) e, inï¬ne, con un valore pari al parallelo delle due resistenze quando il

=== Chunk 536 ===
valore piuttosto basso quando il transistore ` e in zona attiva diretta (dellâ€™ordine della
decina di ohm) e, inï¬ne, con un valore pari al parallelo delle due resistenze quando il
transistore raggiunge la condizione di tensione VCE pari a 0.3 V, corrispondente alla
â€œsaturazioneâ€ Schottky.
Î³
I
V V
Grazie a tale circuito i transistori Q2 e Q3 entrano in conduzione in maniera pra-
ticamente simultanea (dato che per tensioni ai suoi capi minori di VÎ³ il bipolo di
pull-down attivo ` e un circuito aperto) e questo porta a ottenere una caratter istica di
trasferimento molto pi` u â€œsquadrataâ€ di quella delle porte TTL standard. In eï¬€etti
il circuito di pull-down attivo contribuisce a rendere pi` u veloce la commutazione di
Q3 sia dallo stato oï¬€ a quello on sia viceversa. Infatti, ï¬nchÂ´ e Q3 ` e interdetto, il
bipolo di pull-down attivo ` e un circuito aperto e tutta la corrente di Q2 ï¬nisce nella
base di Q3, facilitandone lâ€™attivazione. Quando invece il transistore Q3 ` e attivo, il

=== Chunk 537 ===
bipolo di pull-down attivo ` e un circuito aperto e tutta la corrente di Q2 ï¬nisce nella
base di Q3, facilitandone lâ€™attivazione. Quando invece il transistore Q3 ` e attivo, il
bipolo in questione conduce con una resistenza piuttosto bassa e contribuisce quindi,
al momento della commutazione, a rimuovere carica dalla base di Q3, rendendo pi` u
rapido il processo.
Si nota che tutte le resistenze nel circuito ora esaminato (rappresentativo della
porta base della famiglia 74S, dove la â€œSâ€ sta per Schottky) sono circa la met` a o
minori di quelle presenti nelle porte TTL standard. Questo implica una dissipazione
di energia assai maggiore di quella della logica TTL standard, in cambio di un notevole
aumento di velocit` a. `E stata anche sviluppata, in tempi successivi, una famiglia
177

=== Chunk 538 ===
logica TTL Schottky a bassa dissipazione di potenza, la 74LS (Low-Power Schottky),
la quale ` e caratterizzata da un consumo molto basso. Un ulteriore miglioramento
` e rappresentato dalla famiglia 74ALS (Advanced Low-Power Schottky), che co niuga
unâ€™elevata velocit` a con una dissipazione di potenza estremamente ridotta.
15.10 Confronto tra le varie famiglie logiche
Le diverse famiglie logiche che abbiamo preso in considerazione si diï¬€erenziano per
velocit` a di commutazione e dissipazione di potenza. In particolare, i ritardi di pro-
pagazione vanno da 1.5 ns della TTL ALS ai 10 ns della TTL standard, mentre la
dissipazione di potenza per porta varia da 1 mW per la TTL ALS a 20 mW per
la TTL S. Come detto in precedenza, ormai la logica TTL non ` e pi` u usata, eccetto
che per casi particolari, perchÂ´ e sostituita da quella CMOS. Esiste una famiglia logica
CMOS, la 74HC, la quale ` e compatibile pin-to-pin con i corrispondenti componenti

=== Chunk 539 ===
che per casi particolari, perchÂ´ e sostituita da quella CMOS. Esiste una famiglia logica
CMOS, la 74HC, la quale ` e compatibile pin-to-pin con i corrispondenti componenti
TTL, vale a dire che un 74LSXX pu` o essere per esempio sostituito con un 74HCXX
senza modiï¬ca alcuna al circuito.
Il parametro decisivo nel confronto tra le prestazioni delle diverse famiglie logi-
che ` e rappresentato dal prodotto potenza-tempo di propagazione, che risulta molto
pi` u basso per la 74HC (data la molto minore dissipazione di potenza in tecnologia
CMOS), come ` e possibile desumere dalla tabella comparativa.
74 74S 74LS 74ALS 74HC
PDtp (pJ) 100 60 20 4.8 0.25
PD (mW) 10 20 2 1.2 0.025
tp (nS) 10 3 10 4 10
Pertanto attualmente si preferisce sempre la famiglia 74HC, a meno che non si ab-
biano esigenze particolari di velocit` a e la dissipazione di potenza non rappresenti un
problema.
178

=== Chunk 540 ===
16. Logica sequenziale
16.1 Introduzione
I circuiti logici sequenziali si diï¬€erenziano da quelli semplicemente combinatorË† Ä± per
lâ€™esistenza di variabili di stato interne, i cui valori, insieme con quelli delle variabili
di ingresso, determinano i dati in uscita. Lâ€™uscita di una rete sequenziale ` e quindi
dipendente dalla storia precedente, della quale rimane traccia nelle variabili di stato,
che rappresentano dunque elementi di memoria. La memorizzazione di un dato si pu` o
ottenere, rimanendo nellâ€™ambito delle tecniche puramente elettroniche, in maniera
â€œstaticaâ€ tramite circuiti bistabili, cio` e caratterizzati da due stati stabili e pert anto
in grado di immagazzinare un bit di informazione, oppure in maniera â€œdinamicaâ€
sfruttando la carica di un condensatore, la tensione ai capi del quale pu` o essere
mantenuta quasi costante per un certo tempo, purchÂ´ e le correnti di perdita siano
suï¬ƒcientemente piccole. Tale capacit` a pu` o anche essere costituita dalla capacit` a di

=== Chunk 541 ===
mantenuta quasi costante per un certo tempo, purchÂ´ e le correnti di perdita siano
suï¬ƒcientemente piccole. Tale capacit` a pu` o anche essere costituita dalla capacit` a di
ingresso dei transistori MOS, che consentono quindi la memorizzazione di un dato,
sia pur per tempi molto brevi, in modo estremamente semplice.
16.1 Latch
Un latch consiste in un circuito con due stati stabili, che ` e quindi in grado di me-
morizzare un bit di informazione. Il modo pi` u semplice di realizzare un latch ` e
rappresentato in ï¬gura e consiste nellâ€™utilizzare due inverter in cascata, connettendo
poi lâ€™uscita allâ€™ingresso.
Q
Q
Per capire il funzionamento del latch conviene interrompere il collegamento di re a-
zione dallâ€™uscita del secondo inverter ( Vu2) allâ€™ingresso del primo ( Vi1), andando poi
ad analizzare la caratteristica di trasferimento tra Vi1 e Vu2. Dato che abbiamo due
inverter in cascata, la caratteristica di trasferimento totale consiste nellâ€™applica zione

=== Chunk 542 ===
ad analizzare la caratteristica di trasferimento tra Vi1 e Vu2. Dato che abbiamo due
inverter in cascata, la caratteristica di trasferimento totale consiste nellâ€™applica zione
consecutiva, per due volte, della caratteristica di trasferimento di un singolo invert er.
Nella normale condizione di funzionamento, il collegamento tra lâ€™uscita del secondo
latch e lâ€™ingresso del primo impone che le tensioni in questi due punti siano uguali.
Questa condizione pu` o essere rappresentata, sul piano della caratteristica di trasfe-
rimento, con la retta Vu2 = Vi1. Il circuito potr` a trovarsi a funzionare in uno dei
tre punti in cui tale retta interseca la caratteristica di trasferimento. Dimost reremo
ora che il punto B ` e un punto di equilibrio metastabile, mentre i punti A e C sono
di equilibrio stabile. Infatti in B il guadagno della cascata dei due inverter ` e molto
maggiore dellâ€™unit` a, quindi una piccola perturbazione che d` a luogo a uno scostamen-

=== Chunk 543 ===
di equilibrio stabile. Infatti in B il guadagno della cascata dei due inverter ` e molto
maggiore dellâ€™unit` a, quindi una piccola perturbazione che d` a luogo a uno scostamen-
to âˆ† V rispetto a B viene notevolmente ampliï¬cata e la reazione positiva fa s` Ä± che il
179

=== Chunk 544 ===
2V
V
u
i1
sistema evolva spontaneamente verso A (se âˆ† V < 0) o verso C (se âˆ† V > 0). Quando
invece ci si trova in A o in C il guadagno della cascata dei due inverter ` e molto minore
dellâ€™unit` a, quindi una qualunque perturbazione viene attenuata e tende a scomparire,
per cui si ha un equilibrio stabile.
C
V
Vi
u2
1
A
B
Abbiamo pertanto a disposizione un elemento di memoria, in grado di immagazzi-
nare un bit, ma dobbiamo trovare il modo di forzare tale elemento di memoria in
uno dei due stati, agendo dallâ€™esterno. Lâ€™insieme del latch e della parte di circuito
necessaria per la memorizzazione di un dato proveniente dallâ€™esterno si deï¬nisce ï¬‚ip-
ï¬‚op. Alcuni testi preferiscono invece utilizzare il termine latch in senso molto pi` u
generale, includendo anche i circuiti per lâ€™introduzione del dato e riservano il nome
ï¬‚ip-ï¬‚op soltanto a quei circuiti il cui stato viene aggiornato in corrispondenza della
transizione di un segnale di clock (quelli che noi chiameremo ï¬‚ip-ï¬‚op edge-triggered).

=== Chunk 545 ===
ï¬‚ip-ï¬‚op soltanto a quei circuiti il cui stato viene aggiornato in corrispondenza della
transizione di un segnale di clock (quelli che noi chiameremo ï¬‚ip-ï¬‚op edge-triggered).
16.2 Flip-ï¬‚op set-reset
La realizzazione in termini di porte logiche di un ï¬‚ip-ï¬‚op SR (set-reset) ` e rappre-
sentata nella ï¬gura seguente: i due NOR formano un latch con lâ€™aggiunta di due
terminali che consentono di forzare lo stato del latch stesso.
180

=== Chunk 546 ===
S
Q
Q
R
Come risulta dalla tavola della verit` a, se ambedue gli ingressi sono a livello logico
basso, lâ€™uscita rimane nello stato in cui si trovava; se, invece, lâ€™ingresso R si trova allo
stato logico basso e quello S allo stato logico alto, lâ€™uscita passa a 1. Lâ€™inverso accade
se lâ€™ingresso R si trova a 1, mentre quello S ` e a 0: lâ€™uscita passa a 0. La condizione con
tutti e due gli ingressi a 1 d` a luogo a un comportamento indeterminato e dovrebbe
essere evitata in condizioni normali.
Un analogo risultato si sarebbe ottenuto impiegando, invece delle porte NOR,
delle porte NAND, con lâ€™unica diï¬€erenza che gli ingressi sarebbero stati attivi al
livello basso, quindi si sarebbero avuti i terminali di ingresso
S e R.
Lâ€™eï¬€ettiva implementazione in tecnologia CMOS di un ï¬‚ip-ï¬‚op SR pu` o essere
ottenuta semplicemente combinando porte NOR o NAND CMOS secondo gli sche-
mi indicati, ma ci` o porterebbe allâ€™utilizzo di un numero di transistori sensibilmente

=== Chunk 547 ===
ottenuta semplicemente combinando porte NOR o NAND CMOS secondo gli sche-
mi indicati, ma ci` o porterebbe allâ€™utilizzo di un numero di transistori sensibilmente
maggiore di quello eï¬€ettivamente necessario. Una realizzazione possibile, sfruttando
un numero di transistori relativamente limitato ` e quella indicata nello schema che
segue, nel quale sono stati inclusi anche degli ingressi di â€œenableâ€ che consentono di
abilitare o meno gli ingressi di set e di reset. Il cuore del ï¬‚ip-ï¬‚op consiste nei due
inverter, costituiti da Q1, Q2, Q3 e Q4, che sono connessi tra loro nella conï¬gurazione
gi` a vista per il latch.
Ï†
DD
Q5
Q6
Q2
Q1
Q4
Q3 Q8
Q7 R
QQ
S
Ï†
V
Se il valore della variabile Ï† ` e alto, gli ingressi, che agiscono sui transistori Q5 e
Q7, sono abilitati; in caso contrario il latch rimarr` a nello stato in cui si trova, in-
dipendentemente dal valore dei segnali applicati agli ingressi S e R. Consideriamo

=== Chunk 548 ===
Q7, sono abilitati; in caso contrario il latch rimarr` a nello stato in cui si trova, in-
dipendentemente dal valore dei segnali applicati agli ingressi S e R. Consideriamo
il caso in cui Ï† sia al valore alto, lâ€™uscita Q si trovi al livello basso e sullâ€™ingresso
S venga applicato un livello logico alto: purchÂ´ e il rapporto W/L dei transistori Q5
e Q6 sia abbastanza grande (svolgeremo pi` u avanti i calcoli per determinare in mo-
181

=== Chunk 549 ===
do preciso quanto deve valere tale rapporto), la tensione su Q scende al di sotto di
VDD/2, che, nellâ€™ipotesi di Q3 e Q4 simmetrici, rappresenta la soglia di commutazio-
ne dellâ€™inverter. Da quel punto in poi, a causa della reazione positiva allâ€™interno del
latch, il circuito evolve spontaneamente, ï¬no a che
Q non arriva al livello logico basso
e Q a quello alto. Analogamente, se partiamo dalla condizione in cui Q ` e allo stato
logico alto, lâ€™applicazione di un 1 logico sullâ€™ingresso R determina un abbassamento
della tensione su Q al di sotto di VDD/2, innescando quindi la commutazione del
latch, che si conclude con lâ€™uscita Q a livello logico basso. Il funzionamento ï¬nora
descritto si veriï¬ca regolarmente se lâ€™ingresso che determina la commutazione rimane
al livello alto per un tempo suï¬ƒcientemente lungo da provocare lâ€™inizio del fenomeno
di commutazione, che poi evolve in modo indipendente, grazie allâ€™azione rigenerativa
della reazione positiva.

=== Chunk 550 ===
al livello alto per un tempo suï¬ƒcientemente lungo da provocare lâ€™inizio del fenomeno
di commutazione, che poi evolve in modo indipendente, grazie allâ€™azione rigenerativa
della reazione positiva.
Vediamo come si pu` o procedere per determinare i rapporti W/L necessarË† Ä± per
garantire il corretto funzionamento del ï¬‚ip-ï¬‚op. Tali rapporti dovranno essere sce lti,
come gi` a detto, in modo tale da assicurare che, quando viene applicato il segnale di
set o quello di reset, la tensione allâ€™ingresso dellâ€™inverter corrispondente scenda al di
sotto di VDD/2. Prendiamo in esame il caso di una tensione di alimentazione VDD di
5 V e di tensioni di soglia di 1 V per i transistori NMOS e di âˆ’1 V per i PMOS. Per
semplicit` a svolgiamo i calcoli come se vi fosse un solo transistore NMOS equivalente
al posto di Q5 e di Q6, quindi dovremo studiare la serie di tale transistore e di Q2.
Nella condizione limite per lâ€™innesco della commutazione la tensione su
Q ` eVDD/2,
quindi ï£±
ï£²
ï£³
VDSn =VDD
2 = 2 .5 V

=== Chunk 551 ===
Nella condizione limite per lâ€™innesco della commutazione la tensione su
Q ` eVDD/2,
quindi ï£±
ï£²
ï£³
VDSn =VDD
2 = 2 .5 V
VGSn âˆ’ VTn =4 V ,
per cui il transistore NMOS ` e in zona triodo. Lo stesso accade per il transistore
PMOS: ï£±
ï£²
ï£³
VDSp = âˆ’ VDD
2 = âˆ’2.5 V
VGSp âˆ’ VTp = âˆ’ 4 V ,
pertanto |VDSp| < |VGSp âˆ’ VTp|.
Quando abbiamo preso in esame i transistori MOS abbiamo visto soltanto
lâ€™espressione per la corrente di drain in condizione di saturazione, laddove risulta
indipendente dalla tensione VDS:
ID = k(VGS âˆ’ VT )2(W/L),
dove k = (1 /2)ÂµCox (Âµ ` e la mobilit` a e Cox ` e la capacit` a tra gate e substrato per
unit` a di area).
In zona triodo vale unâ€™espressione un poâ€™ pi` u complessa, nella quale compare
anche VDS:
ID = ÂµCox
W
L
[
(VGS âˆ’ VT )VDS âˆ’ 1
2V 2
DS
]
,
che, in corrispondenza dellâ€™inizio della zona di saturazione, quando VDS = VGS âˆ’VT ,
diventa
ID = ÂµCox
W
L
[
(VGS âˆ’ VT )2 âˆ’ 1
2(VGS âˆ’ VT )2
]
,
che coincide con lâ€™espressione nota per la zona di saturazione.
182

=== Chunk 552 ===
Supponiamo che sia ï¬ssato il rapporto W/L per il transistore PMOS, e sia pari
a 5, come di solito avviene negli inverter. Nellâ€™usuale ipotesi che la mobilit` a degli
elettroni sia pari a 2.5 volte quella delle lacune, possiamo porre ÂµnCox = 50 ÂµA/V2
e ÂµpCox = 20 ÂµA/V2.
PoichÂ´ e i due transistori sono in serie, possiamo imporre lâ€™uguaglianza delle cor-
renti di drain, ricordando che VDSn = 2 .5 V e VDSp = âˆ’2.5 V
ÂµnCox
( W
L
)
n
[
(VGSn âˆ’ VTn)VDD
2 âˆ’ 1
2
( VDD
2
) 2]
= ÂµpCox
( W
L
)
p
[
(|VGSp| âˆ’ | VTp|)VDD
2 âˆ’ 1
2
( VDD
2
) 2]
.
Da tale relazione, sostituendo i valori numerici, si ricava che ( W/L)n = 2. Quindi,
per avere un corretto funzionamento del ï¬‚ip-ï¬‚op ` e necessario utilizzare un transistor e
NMOS con W/L almeno pari a 2: di solito, per sicurezza, si usa un W/L almeno di
3. Inoltre, poichÂ´ e in realt` a, nel caso del ï¬‚ip-ï¬‚op con enable, il transistore NMOS ` e
formato da due transistori in serie, ciascuno di essi dovr` a avere un rapporto W/L di
6.

=== Chunk 553 ===
3. Inoltre, poichÂ´ e in realt` a, nel caso del ï¬‚ip-ï¬‚op con enable, il transistore NMOS ` e
formato da due transistori in serie, ciascuno di essi dovr` a avere un rapporto W/L di
6.
Unâ€™altra possibile realizzazione del ï¬‚ip-ï¬‚op set-reset, che utilizza due transistori
in meno, ` e indicata nella ï¬gura seguente: tale implementazione fa uso di transistori
di passo per lâ€™enable e utilizza direttamente i valori delle variabili di set e di reset
per agire sullo stato del latch. Si noti che per questa realizzazione del ï¬‚ip-ï¬‚op si ha
una situazione di indeterminazione dellâ€™uscita non solo quando sia lâ€™ingresso di set
sia quello di reset sono a 1, ma anche quando sono entrambi a 0.
R
DD
Q2 Q4
Q3Q1
Q5 Q6
QQ
Ï†
Ï†
S
V
Spesso i pass transistor vengono in eï¬€etti realizzati con un gate completo CMOS
(formato da un transistore NMOS insieme con un PMOS), per evitare i gi` a discussi
problemi di degrado dei livelli logici.
16.3 Flip-ï¬‚op tipo D

=== Chunk 554 ===
(formato da un transistore NMOS insieme con un PMOS), per evitare i gi` a discussi
problemi di degrado dei livelli logici.
16.3 Flip-ï¬‚op tipo D
I ï¬‚ip-ï¬‚op di tipo D presentano in uscita il valore fornito allâ€™ingresso ï¬nchÂ´ e il terminale
di enable ` e allo stato alto. Se il terminale di enable viene portato allo stato basso,
in uscita viene mantenuto il valore logico presente allâ€™ingresso nellâ€™istante immedia-
tamente precedente la transizione della variabile di enable.
183

=== Chunk 555 ===
Da un punto di vista logico, perci` o, un ï¬‚ip-ï¬‚op di tipo D pu` o essere ottenuto
semplicemente utilizzando un ï¬‚ip-ï¬‚op SR con enable unitamente a un inverter, come
indicato in ï¬gura: se il terminale di enable ` e allo stato alto, lâ€™uscita sar` a una copia
dellâ€™ingresso, dato che per un valore logico alto in ingresso viene attivato il terminale
di set e per un valore logico basso viene attivato quello di reset. Se il terminale
di enable viene portato poi a livello basso, lâ€™uscita del ï¬‚ip-ï¬‚op rimane al valore
memorizzato dal latch interno.
Enable
S
R
E
Q
D
Esistono peraltro modi pi` u semplici di realizzare il ï¬‚ip-ï¬‚op di tipo D, impiegando
lâ€™eï¬€etto di memorizzazione dinamica che si ha sulla capacit` a di ingresso delle porte
CMOS. Lo schema di principio ` e rappresentato nella ï¬gura seguente, dove
Ï† non ` e
esattamente il complemento di Ï†, ma una fase â€œnon overlappingâ€, vale a dire non
sovrapposta allâ€™altra.
Ï†
D
Q
Q
Ï†

=== Chunk 556 ===
CMOS. Lo schema di principio ` e rappresentato nella ï¬gura seguente, dove
Ï† non ` e
esattamente il complemento di Ï†, ma una fase â€œnon overlappingâ€, vale a dire non
sovrapposta allâ€™altra.
Ï†
D
Q
Q
Ï†
In un clock non sovrapposto le due fasi non sono mai contemporaneamente allo stato
logico alto, come indicato nella ï¬gura seguente, nella quale gli intervalli con ambedue
le fasi a livello logico basso sono stati esagerati per rendere pi` u visibile il concetto;
in realt` a tale intervallo non ` e mai superiore a un decimo del periodo.
t
Ï†
Ï† t
184

=== Chunk 557 ===
Esaminiamo il funzionamento del ï¬‚ip-ï¬‚op D rappresentato: se la fase Ï† del clock
` e a livello alto, Ï† ` e a livello basso e lâ€™anello di reazione ` e interrotto. Il dato di
ingresso attraversa due inverter in cascata per raggiungere lâ€™uscita, dove compare
inalterato. Quando invece Ï† passa al livello basso, si interrompe il collegamento con
lâ€™ingresso e si forma un latch, che mantiene il dato in uscita. Si noti che nellâ€™intervallo
in cui ambedue le fasi del clock sono a livello basso, la capacit` a di ingresso degli
inverter mantiene il dato precedentemente presente in ingresso, ï¬nchÂ´ e questo non
verr` a memorizzato in modo stabile dal latch.
Sviluppando il circuito appena visto ` e possibile anche ottenere un ï¬‚ip-ï¬‚op D
edge-triggered, vale a dire che memorizza il valore logico presente in ingresso durant e
una speciï¬ca transizione del segnale di clock. Lo schema ` e quello riportato di seguito
e consiste essenzialmente in due ï¬‚ip-ï¬‚op di tipo D, uno deï¬nito master e lâ€™altro slave.
SLAVE

=== Chunk 558 ===
una speciï¬ca transizione del segnale di clock. Lo schema ` e quello riportato di seguito
e consiste essenzialmente in due ï¬‚ip-ï¬‚op di tipo D, uno deï¬nito master e lâ€™altro slave.
SLAVE
Ï†
D
Q
Q
Ï†
Ï†
Ï† 1
2
2
1
MASTER
I segnali Ï†1 e Ï†2 sono due fasi del clock non sovrapposte. Quando scende Ï†1 e sale Ï†2 il
ï¬‚ip-ï¬‚op master memorizza il valore della variabile D immediatamente precedente alla
transizione. Essendo Ï†2 a livello alto, il ï¬‚ip-ï¬‚op slave risulta trasparente e riporta tale
dato in uscita. Quando scende nuovamente Ï†2 e risale Ï†1, il dato viene memorizzato
dallo slave e il master ritorna a inseguire lâ€™ingresso. In questo modo viene quindi
â€œfotografatoâ€ il valore dellâ€™ingresso in corrispondenza del fronte di discesa di Ï†1,
trasferito in uscita in corrispondenza del fronte di salita di Ï†2 e mantenuto ï¬no al
successivo ciclo di clock.
17. Memorie a semiconduttore
17.1 Introduzione
Le memorie rappresentano un componente fondamentale di qualunque sistema di

=== Chunk 559 ===
successivo ciclo di clock.
17. Memorie a semiconduttore
17.1 Introduzione
Le memorie rappresentano un componente fondamentale di qualunque sistema di
trattamento dati digitale e possono essere realizzate con tecnologie molto diverse tra
loro: basti pensare ai nastri magnetici, ai dischi ottici e alle memorie a semicondut-
tore. La maggior parte delle memorie che consentono un accesso non sequenziale ai
dati immagazzinati (quindi con tempo sostanzialmente indipendente dalla posizione
del dato), dette anche RAM (Random Access Memory), sono realizzate con tecno lo-
gia allo stato solido. Le RAM si distinguono tra â€œvolatiliâ€, nelle quali lâ€™informazione
permane soltanto in presenza della tensione di alimentazione e â€œnon volatiliâ€, che
sono in grado di conservare i dati anche in assenza della tensione di alimentazione.
Queste ultime vengono di solito indicate come ROM (Read Only Memory) se hanno
un contenuto predeterminato in fabbrica o PROM (Programmable Read Only Me-

=== Chunk 560 ===
Queste ultime vengono di solito indicate come ROM (Read Only Memory) se hanno
un contenuto predeterminato in fabbrica o PROM (Programmable Read Only Me-
mory) se il loro contenuto pu` o essere modiï¬cato dallâ€™utente. Tra le memorie volatili
si fa unâ€™ulteriore distinzione tra quelle â€œstaticheâ€ (SRAM), le quali mantengono i
185

=== Chunk 561 ===
dati indeï¬nitamente ï¬ntanto che viene mantenuta lâ€™alimentazione e quelle â€œdinami-
cheâ€ (DRAM), nelle quali i dati devono subire unâ€™operazione di â€œrefreshâ€ ogni pochi
millisecondi, altrimenti vengono perduti.
Lâ€™accesso alle memorie pu` o avvenire per gruppi di bit (byte, word, double-word)
o un singolo bit per volta: negli esempi che tratteremo sar` a sempre considerato il
caso di accesso a un bit per volta.
17.2 Architettura delle memorie
Si potrebbe pensare di immagazzinare ogni bit in un latch e utilizzare poi, per sele-
zionare il bit da leggere, un multiplexer con un numero di ingressi pari a quello dei
bit. Una tale soluzione sarebbe per` o estremamente complessa, perchÂ´ e richiedereb-
be, dato lâ€™elevato numero di bit contenuti nelle memorie attualmente in uso (siamo
gi` a alla DRAM da 1 Gbit), un multiplexer di dimensioni enormi, con un numero
di componenti confrontabile a quello necessario per lâ€™immagazzinamento dei dati o

=== Chunk 562 ===
gi` a alla DRAM da 1 Gbit), un multiplexer di dimensioni enormi, con un numero
di componenti confrontabile a quello necessario per lâ€™immagazzinamento dei dati o
addirittura superiore. Si passa quindi da una struttura unidimensionale di questo
tipo a una struttura bidimensionale, che corrisponde a organizzare la memoria in
forma matriciale, dove ciascun bit si trova allâ€™incrocio tra una riga (word line) e una
colonna (bit line). Spesso la dimensione delle memorie ` e tale che il numero di bit ` e
un quadrato perfetto, per cui ` e possibile strutturare la memoria nella forma di una
matrice quadrata, di dimensione pari alla radice quadrata del numero di bit.
2N
Decodificatore
I/O
A M A M+1 A M+Nâˆ’1
A
A
A
0
1
Mâˆ’1
2M
Sense amplifier/ driver
word line
bit line
Multiplexer/Demultiplexer
I primi M bit dellâ€™indirizzo del dato che vogliamo andare a leggere o scrivere deter-
minano la selezione, tramite un decodiï¬catore, della word line che contiene il dato

=== Chunk 563 ===
Multiplexer/Demultiplexer
I primi M bit dellâ€™indirizzo del dato che vogliamo andare a leggere o scrivere deter-
minano la selezione, tramite un decodiï¬catore, della word line che contiene il dato
stesso. I rimanenti bit di indirizzo controllano un altro circuito di selezione, che opera
da multiplexer, selezionando la bit line corrispondente al dato di interesse, in fase di
lettura e da decodiï¬catore, portando il dato da memorizzare alla bit line dâ€™interesse,
in fase di scrittura. Tra tale multiplexer/demultiplexer e le bit line vere e proprie ` e
presente un ulteriore circuito che svolge la funzione di ampliï¬catore di lettura e di
driver per la scrittura.
Per memorie particolarmente grandi si pu` o ricorrere a una cosiddetta â€œorga-
nizzazione tridimensionaleâ€, in cui la matrice viene suddivisa in pi` u sottomatrici di
186

=== Chunk 564 ===
minori dimensioni (di solito in numero corrispondente a una potenza di 2), in modo
da ridurre la lunghezza delle bit line e delle word line, allo scopo di contenerne la
capacit` a entro limiti ragionevoli. In tal caso alcuni dei bit di indirizzo vengono utiliz-
zati per selezionare la sottomatrice desiderata (` e questo il motivo per cui il numer o
di sottomatrici ` e di solito una potenza di 2).
17.3 RAM statiche (SRAM)
Le memorie RAM statiche possono essere realizzate sia in tecnologia bipolare sia
in tecnologia CMOS. Nel seguito esamineremo questâ€™ultima implementazione, che
risulta di pi` u diretta comprensione ed ` e utile anche per introdurre la struttura delle
RAM dinamiche.
La cella base della RAM statica CMOS ` e rappresentata nella ï¬gura seguente e
consiste sostanzialmente in un ï¬‚ip-ï¬‚op SR con enable, i cui ingressi sono connessi
alla bit line e alla bit line complementata.
W  word line
VDD
B B
bit line complementata bit line

=== Chunk 565 ===
consiste sostanzialmente in un ï¬‚ip-ï¬‚op SR con enable, i cui ingressi sono connessi
alla bit line e alla bit line complementata.
W  word line
VDD
B B
bit line complementata bit line
I terminali di enable sono collegati alla word line, la quale ` e quindi in grado di attivare
una ï¬la di celle. Vediamo innanzitutto come viene eï¬€ettuata la lettura: le capacit` a
costituite dalle bit line, sia da quella complementata sia da quella non complementata,
vengono precaricate a VDD/2, dopodichÂ´ e la word line viene portata a livello alto, in
modo da connettere le uscite del ï¬‚ip-ï¬‚op a B e a
B. Tale connessione permane per
il tempo strettamente necessario per creare una tensione diï¬€erenziale tra le B e B
dellâ€™ordine di 100-200 mV, suï¬ƒciente per discriminare il valore logico letto, in modo
da eï¬€ettuare una lettura non distruttiva, vale a dire che non implica unâ€™alterazione del
dato memorizzato. Se il contenuto della cella ` e 1, la tensione sullâ€™uscita dellâ€™inverter

=== Chunk 566 ===
da eï¬€ettuare una lettura non distruttiva, vale a dire che non implica unâ€™alterazione del
dato memorizzato. Se il contenuto della cella ` e 1, la tensione sullâ€™uscita dellâ€™inverter
di destra del ï¬‚ip-ï¬‚op ` e al livello alto, viceversa nel caso che il contenuto della cella
sia 0, si trova al livello alto lâ€™uscita dellâ€™inverter di sinistra. Quindi, se leggiamo un
1, la tensione della bit line B passer` a da VDD/2 a VDD/2 + âˆ† V , mentre quella della
bit line complementata passer` a da VDD/2 a VDD/2 âˆ’ âˆ†V . La diï¬€erenza di tensione
tra le due bit line (2âˆ† V ) viene letta da un apposito â€œsense ampliï¬erâ€, trasformata
in un segnale elettrico a livello logico basso o alto e trasferita in uscita tramite il
multiplexer.
Il sense ampliï¬er operer` a in modalit` a diï¬€erenziale tra la bit line e la bit line
complementata, in modo da consentire una buona reiezione dei disturbi a modo
comune, come quelli causati da accoppiamenti capacitivi delle bit line con altre parti

=== Chunk 567 ===
complementata, in modo da consentire una buona reiezione dei disturbi a modo
comune, come quelli causati da accoppiamenti capacitivi delle bit line con altre parti
della memoria o con elementi circuitali esterni.
187

=== Chunk 568 ===
Vediamo ora la fase di scrittura: se desideriamo scrivere un 1, prepariamo B
a VDD e B a zero (questa volta non precarichiamo semplicemente le capacit` a delle
bit line, lasciandole poi ï¬‚ottanti, ma connettiamo eï¬€ettivamente le bitline a delle
sorgenti di tensione). Poi viene portata a 1 la word line, che determina la connessione
tra le bit line e gli ingressi/uscite del ï¬‚ip-ï¬‚op, che viene quindi forzato nello stato
corrispondente a un 1 logico. Viceversa, se vogliamo scrivere uno zero, prepariamo
B a 0 e
B a VDD e procediamo poi nello stesso modo appena descritto.
Durante tali operazioni di scrittura la word line deve chiaramente rimanere a
livello alto per un tempo suï¬ƒciente a garantire lâ€™innesco della procedura di commu-
tazione del latch contenuto nella cella di memoria.
PoichÂ´ e i circuiti del sense ampliï¬er, e quelli di precarica e di preparazione delle
bit line sono sostanzialmente coincidenti con quelli usati per le memorie dinamiche,
li esamineremo una volta trattate le DRAM.

=== Chunk 569 ===
bit line sono sostanzialmente coincidenti con quelli usati per le memorie dinamiche,
li esamineremo una volta trattate le DRAM.
17.4 RAM dinamiche (DRAM)
Le RAM dinamiche sono caratterizzate da una struttura della cella base molto pi` u
semplice di quella delle SRAM, con lo svantaggio per` o che il dato non viene mantenuto
indeï¬nitamente, ma deve essere rinfrescato ogni pochi millisecondi. Lâ€™informazione
` e immagazzinata nella tensione ai capi di un condensatore, che pu` o essere connesso
alla bit line tramite un transistore di passo NMOS, secondo lo schema della cella
elementare rappresentato in ï¬gura.
W  word line
CS CB
B
bit line
La tensione sul condensatore diminuisce nel tempo a causa delle inevitabili perdite
attraverso il condensatore stesso e, soprattutto, attraverso il transistore di pa sso, che,
anche quando ` e interdetto, lascia passare una sia pur minima corrente. Lâ€™occupazione
di area su silicio di una cella di memoria DRAM ` e estremamente ridotta, perchÂ´ e il

=== Chunk 570 ===
anche quando ` e interdetto, lascia passare una sia pur minima corrente. Lâ€™occupazione
di area su silicio di una cella di memoria DRAM ` e estremamente ridotta, perchÂ´ e il
condensatore viene realizzato con una tecnica a sviluppo verticale, scavando un solco,
sulle cui pareti vengono poi realizzate le armature (trench capacitor).
Il condensatore pu` o essere caricato alla tensione VDD âˆ’VT o scaricato completa-
mente tramite il transistore NMOS. Se si vuole memorizzare un 1 logico, si prepara la
bit line a VDD e poi si porta la word line al livello logico alto, per un tempo suï¬ƒciente
a consentire la carica del condensatore. Se invece si vuole scrivere uno 0, si prepara
la bit line a tensione nulla e poi si attiva la word line per un tempo suï¬ƒciente a
garantire la scarica del condensatore.
188

=== Chunk 571 ===
Per la lettura, precarichiamo la capacit` a parassita della bit line (indicata con
CB in ï¬gura) a VDD/2 e poi portiamo la word line a livello alto, connettendo quindi
il condensatore di memoria alla bit line: poichÂ´ e la capacit` a CB della bit line ` e molto
pi` u grande di quella CS della cella di memoria (qualche pF contro poche decine di
fF), la tensione della bit line si sposter` a di poco dal valore VDD/2 e lâ€™operazione
di lettura sar` a di tipo distruttivo, dato che la tensione sulla capacit` a di cella sar` a
equalizzata a quella della bit line. `E quindi necessario, ogni volta che si eï¬€ettua una
lettura, riscrivere il dato appena letto nella corrispondente locazione di memoria.
Determiniamo il valore dello scostamento della tensione sulla bit line dovuto alla
lettura di un 1 o di uno 0 su una cella DRAM. Nel caso venga letto un 1 logico, la
tensione ï¬nale diventa VDD/2 + âˆ† V . PoichÂ´ e la carica totale deve rimanere invariata,
possiamo scrivere
CSVCS + CB
VDD
2 =
( VDD
2 + âˆ† V

=== Chunk 572 ===
tensione ï¬nale diventa VDD/2 + âˆ† V . PoichÂ´ e la carica totale deve rimanere invariata,
possiamo scrivere
CSVCS + CB
VDD
2 =
( VDD
2 + âˆ† V
)
(CS + CB).
Da questa equazione ricaviamo che
âˆ†V = CS
CB + CS
(
VCS âˆ’ VDD
2
)
â‰ƒ CS
CB
(
VCS âˆ’ VDD
2
)
,
dove lâ€™ultimo passaggio ` e giustiï¬cato dal fatto che CS â‰ª CB. Ricordando che in
presenza di un 1 logico il condensatore CS ` e carico a VDD âˆ’ VT mentre in presenza
di uno zero logico ` e scarico, otteniamo dunque
ï£±
ï£´
ï£´
ï£²
ï£´
ï£´
ï£³
âˆ†V (1) â‰ƒ CS
CB
( VDD
2 âˆ’ VT
)
âˆ†V (0) â‰ƒ âˆ’ CS
CB
( VDD
2
)
.
Per CB = 30 CS, VDD = 5 V, VT = 1 .5 V, otteniamo âˆ† V (0) = âˆ’83 mV e
âˆ†V (1) = 33 mV. Tali valori risultano dello stesso ordine di grandezza dello sbilan-
ciamento tra la bit line e la bit line complementata che compare nella fase di lettura
delle SRAM. Pertanto i circuiti di lettura, in particolare il sense ampliï¬er, saranno
dello stesso tipo e li esamineremo una sola volta per ambedue i tipi di RAM.

=== Chunk 573 ===
delle SRAM. Pertanto i circuiti di lettura, in particolare il sense ampliï¬er, saranno
dello stesso tipo e li esamineremo una sola volta per ambedue i tipi di RAM.
La procedura di rinfresco viene eï¬€ettuata ponendo la bit line a VDD se si ` e letto
un 1 o a potenziale di massa se si ` e letto uno 0. A questo punto viene riattivata la
word line e il condensatore di memoria pu` o essere caricato alla tensione opportuna
(VDD âˆ’ VT ) oppure 0. Dato che un intera riga viene letta allo stesso tempo, tramite
lâ€™attivazione di una word line, tutta la riga pu` o essere rinfrescata nello stesso istante.
PoichÂ´ e ` e necessario eï¬€ettuare un rinfresco ogni pochi millisecondi, un certo tempo
viene impiegato a questo scopo (circa il 2-3% del tempo totale), durante il quale la
memoria non ` e disponibile per altre operazioni.
17.5 Procedure di lettura e scrittura
Per la lettura delle memorie DRAM e SRAM ` e necessario disporre di un ampliï¬catore

=== Chunk 574 ===
memoria non ` e disponibile per altre operazioni.
17.5 Procedure di lettura e scrittura
Per la lettura delle memorie DRAM e SRAM ` e necessario disporre di un ampliï¬catore
in grado di ottenere un segnale a livello logico alto o basso a seconda del segno della
âˆ†V in ingresso. Tale ampliï¬catore ha come uscita la tensione corrispondente a uno
stato logico, quindi dovr` a avere un comportamento non lineare.
189

=== Chunk 575 ===
Lâ€™implementazione di tale ampliï¬catore ` e di solito ottenuta con un latch le cui
uscite sono connesse alla bit line e alla bit line complementata. Tale latch non ` e
alimentato in condizione di riposo e lâ€™alimentazione viene fornita al momento oppor-
tuno tramite due pass transistor, uno a canale p per la VDD e uno a canale n per
la massa. La struttura descritta ` e rappresentata nella ï¬gura seguente, dove ` e stato
indicato anche un segnale di abilitazione Ï†S, che determina la connessione del latch
alle alimentazioni
VDD
Ï† S
Ï† S
Per eï¬€ettuare la lettura, una volta che sia stata portata allo stato alto la word line,
si porta allo stato alto anche Ï†S, in modo da alimentare il latch che costituisce il
sense ampliï¬er. Il latch inizia a funzionare partendo da una condizione di leggero
sbilanciamento tra gli ingressi (intorno a VDD/2) dovuto alla connessione alle bit line
della cella di memoria: poichÂ´ e intorno a VDD/2 il guadagno degli inverter ` e molto

=== Chunk 576 ===
sbilanciamento tra gli ingressi (intorno a VDD/2) dovuto alla connessione alle bit line
della cella di memoria: poichÂ´ e intorno a VDD/2 il guadagno degli inverter ` e molto
elevato e il sistema ` e in reazione positiva, il latch evolve verso una delle due condi-
zioni stabili, con VB (tensione sulla bit line) che raggiunge VDD se lo sbilanciamento
iniziale rispetto a VDD/2 era positivo e 0 nel caso di sbilanciamento iniziale negativo.
Chiaramente la tensione sulla bit line complementata raggiunge il valore 0 nel primo
caso e VDD nel secondo. Tale evoluzione ` e rappresentata nella ï¬gura seguente, dove
sono anche indicati gli istanti in cui vengono attivate la word line ( W), che rimane
alta solo per il tempo necessario a spostare di âˆ† V la tensione sulla bit line, e il
terminale di enable del sense ampliï¬er ( Ï†S).
S
V
BV
DDV /2
âˆ†
âˆ† V
V
0
t0 W Ï†
DD
Si ottiene quindi il risultato di avere sulla bit line e sulla bit line complementata i
190

=== Chunk 577 ===
valori logici corrispondenti al risultato della lettura â€œrigeneratiâ€. Il valore lo gico sulla
bit line pu` o quindi essere trasferito in uscita tramite il multiplexer che segue i sense
ampliï¬er.
Insieme al sense ampliï¬er viene realizzato anche il circuito necessario per pre-
caricare le bit line al valore di tensione VDD/2, realizzato con tre transistori NMOS
per ciascuna coppia di bit line e bit line complementata, come indicato nella ï¬gura
seguente, dove viene riportato il circuito complessivo, con lâ€™inclusione anche del sense
ampliï¬er.
2
VDD
Ï† S
Ï† S
VDD Ï† P/2
B B
Q
Q3Q1
Quando Ï†P va al livello alto, i transistori Q1 e Q3 connettono la bit line e la bit line
complementata a una sorgente di tensione a VDD/2, mentre il transistore Q2, entran-
do anchâ€™esso in conduzione, garantisce che le tensioni su B e B siano esattemente
uguali.
Quindi unâ€™operazione di lettura di una SRAM si svolge nel seguente modo: viene

=== Chunk 578 ===
do anchâ€™esso in conduzione, garantisce che le tensioni su B e B siano esattemente
uguali.
Quindi unâ€™operazione di lettura di una SRAM si svolge nel seguente modo: viene
posto a livello alto Ï†P per un tempo suï¬ƒciente a precaricare le bit line e le bit line
complementate a VDD/2, viene abilitata la word line del dato che vogliamo leggere
per il tempo necessario a determinare una variazione âˆ† V sulla tensione delle bit line,
viene posto a livello alto Ï†S, in modo da attivare i sense ampliï¬er, viene selezionato
il dato desiderato tramite il multiplexer di uscita e inviato sulla linea di I/O.
Unâ€™operazione di scrittura ` e pi` u semplice, dato che consiste nel fornire il dato
e il suo complemento rispettivamente sulla bit line e sulla bit line complementata,
attraverso il multiplexer di uscita che opera in questo caso in senso inverso, come un
demultiplexer, dopodichÂ´ e ` e suï¬ƒciente attivare la word line e il dato viene immagaz-
zinato nella cella di memoria.

=== Chunk 579 ===
demultiplexer, dopodichÂ´ e ` e suï¬ƒciente attivare la word line e il dato viene immagaz-
zinato nella cella di memoria.
Nel caso delle DRAM il circuito utilizzato ` e del tutto analogo, anche se, in
principio, si avrebbe solo una bit line, senza la bit line complementata. Per ottenere
191

=== Chunk 580 ===
anche nelle DRAM una lettura di tipo diï¬€erenziale, si suddivide ciascuna bit line
in due parti e si pone il sense ampliï¬er al centro con gli ingressi connessi alle due
met` a della bit line. Si aggiunge inoltre una â€œdummy cellâ€ a ciascuna delle estremit` a
â€œesterneâ€ della bit line, come indicato in ï¬gura, per un caso sempliï¬cato di una
DRAM 4 Ã— 4 bit.
dummy cell
CS CS
LW 0W 1W
CS CS CS
2W 3W RW
CS
Precarica
Sense amplifier
Precarica
I condensatori delle dummy cell vengono precaricati esattamente a VDD/2 e, al mo-
mento dellâ€™attivazione della word line della cella di cui intendiamo leggere il conte-
nuto, viene attivata la dummy cell di destra se la cella da leggere si trova nel tratto
di sinistra della bit line e, viceversa, viene attivata la dummy cell di sinistra se la
cella da leggere ` e nella porzione a destra della bit line. In questo modo agli ingressi
del sense ampliï¬er viene presentato un segnale diï¬€erenziale, che consiste nella diï¬€e-

=== Chunk 581 ===
cella da leggere ` e nella porzione a destra della bit line. In questo modo agli ingressi
del sense ampliï¬er viene presentato un segnale diï¬€erenziale, che consiste nella diï¬€e-
renza tra la tensione determinata sulla bit line dallâ€™operazione di lettura di un dato
e VDD/2, diï¬€erenza che corrisponde proprio alla âˆ† V precedentemente calcolata.
Anche il refresh dei dati pu` o essere fatto in maniera molto semplice: dopo
unâ€™operazione di lettura il sense ampliï¬er presenta, sullâ€™uscita corrispondente al trat-
to di bit line su cui si ` e fatta la lettura, una tensione derivante dalla rigenerazione
del valore logico contenuto nella cella appena letta ( VDD se la cella contiene un 1 o
0 se la cella contiene uno 0). `E quindi suï¬ƒciente riportare a livello alto la word line,
per il tempo necessario per trasferire lâ€™informazione sul condensatore. Ogni volta
che si ` e eï¬€ettuata una lettura ` e indispensabile eï¬€ettuare un anche un refresh, perchÂ´ e

=== Chunk 582 ===
per il tempo necessario per trasferire lâ€™informazione sul condensatore. Ogni volta
che si ` e eï¬€ettuata una lettura ` e indispensabile eï¬€ettuare un anche un refresh, perchÂ´ e
lâ€™operazione di lettura di una cella DRAM ` e di tipo distruttivo. Si noti che con questa
operazione di refresh viene anche rinfrescato il contenuto di tutte le altre celle che si
trovano sulla stessa word line.
17.6 Decoder e multiplexer per gli indirizzi
Ciascuna word line deve essere attivata soltanto se sul corrispondente blocco di indi-
rizzi compare il dato associato. Questo risultato potrebbe essere ottenuto utilizza ndo
una appropriata logica combinatoria a porte, ma risulterebbe piuttosto complicato.
Sono pertanto stati progettati dei circuiti speciï¬ci per questo scopo, come q uello che
descriviamo nel seguito. Lâ€™idea nasce dallâ€™osservazione che la variabile rappresenta-
tiva di ciacuna word line pu` o essere espressa come prodotto delle variabili corrispon-

=== Chunk 583 ===
descriviamo nel seguito. Lâ€™idea nasce dallâ€™osservazione che la variabile rappresenta-
tiva di ciacuna word line pu` o essere espressa come prodotto delle variabili corrispon-
denti ai bit di ingresso e ai loro complementi, opportunamente scelti. Consideriamo,
per semplicit` a un esempio con solo 3 bit di indirizzo per le word line: si hanno
quindi 2 3 = 8 word line. La prima word line ( W0) dovr` a essere attivata sulla base
dellâ€™espressione
W0 =
A0A1A2 = A0 + A1 + A2
192

=== Chunk 584 ===
e la seconda dellâ€™espressione
W1 = A0A1A2 = A0 + A1 + A2,
dove abbiamo usato le leggi di De Morgan per trasformare il prodotto in somma e
quindi lâ€™operazione logica da AND a NOR. Il NOR risultante pu` o essere realizzato
in forma di â€œwired NORâ€ secondo lo schema che segue, dove il transistore PMOS
viene posto in conduzione dal segnale
Ï†P di precarica, in modo da precaricare tut-
te le word line, sfruttando la loro capacit` a, dopodichÂ´ e tutte meno una, quella che
vogliamo eï¬€ettivamente attivare, vengono scaricate. In questo modo evitiamo sig ni-
ï¬cative dissipazioni di potenza. `E chiaro che ` e necessario predisporre qualche altro
elemento circuitale per evitare che la precarica di tutte le word line porti a una let -
tura contemporanea di tutte le celle di memoria, ma non ci addentriamo in questo
aspetto.
2
VDD
Ï† P
Ï† P
Ï† P
Ï† P
A1
W0
W1
W2
W3
A A A A A0 0 1 2
Per quanto riguarda il multiplexer-demultiplexer delle bit line possiamo utilizzare un

=== Chunk 585 ===
aspetto.
2
VDD
Ï† P
Ï† P
Ï† P
Ï† P
A1
W0
W1
W2
W3
A A A A A0 0 1 2
Per quanto riguarda il multiplexer-demultiplexer delle bit line possiamo utilizzare un
circuto analogo a quello appena visto, che pilota dei transistori di passo, i quali a
loro volta mettono in connessione il terminale di I/O con la bit line prescelta.
I/O
B 0 B 1 B 2 B 3
NOR
decoder
193

=== Chunk 586 ===
La generazione dei diversi impulsi di temporizzazione che abbiamo preso in consi-
derazione viene fatta, con la sequenza corretta, da unâ€™apposita circuiteria present e
nel chip di memoria, per cui ben poco di tutto questo ` e visibile dallâ€™esterno: dal
punto di vista del circuito esterno ` e suï¬ƒciente che siano rispettate le temporizzazioni
descritte sui data sheet per la presentazione degli indirizzi, dei dati e dei comandi di
lettura/scrittura.
17.7 Le memorie ROM
Come indicato dal nome (Read Only Memory), le memorie ROM sono memorie a sola
lettura, la cui programmazione viene eï¬€ettuata durante la fabbricazione. La memoria
ROM concettualmente pi` u semplice che si possa pensare consiste in una matrice di
word line e bit line, tra le quali si pone un diodo nel caso in cui si voglia immagazzinare
un 1 e non si pone alcunchÂ´ e per immagazzinare uno zero. Tale semplice layout ` e
rappresentato nella ï¬gura seguente.
0
W2
W3
B0 B1 B2
W1
W

=== Chunk 587 ===
un 1 e non si pone alcunchÂ´ e per immagazzinare uno zero. Tale semplice layout ` e
rappresentato nella ï¬gura seguente.
0
W2
W3
B0 B1 B2
W1
W
Se in corrispondenza di un incrocio tra word line e bit line ` e presente un diodo,
quando la word line passa al livello alto, anche la bit line va a livello alto, mentre in
assenza di diodo rimane a livello basso. Si noti che ` e importante la scelta di utilizzare
dei diodi, quindi degli elementi unidirezionali, al posto, per esempio, di corto circuiti:
infatti, se si mettessero dei corto circuiti, basterebbe avere due bit appartenenti alla
stessa word line posti a livello logico 1 per cortocircuitare tra loro le corrisponden ti
bit line.
Questa implementazione per una ROM, impiegata talvolta per semplici realiz-
zazioni a livello di circuiti discreti, non viene di solito utilizzata in circuiti integrati.
A livello di ROM in forma integrata si preferiscono, per esempio, implementazioni

=== Chunk 588 ===
zazioni a livello di circuiti discreti, non viene di solito utilizzata in circuiti integrati.
A livello di ROM in forma integrata si preferiscono, per esempio, implementazioni
basate su transistori MOS, come quella rappresentata di seguito.
I transistori PMOS hanno la funzione di elementi di pull-up per le bit line, cia-
scuna delle quali pu` o essere portata a livello logico basso se in corrispondenza con
lâ€™intersezione della word line attivata ` e presente un transistore NMOS. Il transistore
NMOS va realizzato con un rapporto W/L molto maggiore di quello del PMOS, in
modo da poter forzare eï¬€ettivamente la bit line a un valore di tensione basso. Si pu` o
ottenere lo stesso risultato in modo pi` u semplice e con molto minore dissipazione di
194

=== Chunk 589 ===
VDD VDD VDD
W0
W1
W2
W3
B0 B1 B2
potenza impiegando una modalit` a di funzionamento dinamica della ROM, precari-
cando le bit line a VDD tramite il transistore PMOS che viene poi interdetto prima
che la word line relativa al bit che vogliamo leggere venga attivata. In tal modo,
se ` e presente un transistore NMOS allâ€™incrocio tra word line e bit line, questâ€™ultima
viene scaricata e in uscita abbiamo uno zero logico. In assenza del transistore NMOS
abbiamo invece un uno logico. In realt` a si realizzano dei transistori in corrisponden-
za di ogni incrocio tra bit line e word line, ma vengono collegati alle word line solo
i gate di quei transistori che si trovano in corrispondenza di una cella nella quale
vogliamo immagazzinare uno zero. In questo modo ` e possibile diï¬€erenziare il pro-
cesso tra ROM contenenti una programmazione diversa soltanto a livello dellâ€™ultima
maschera, tramite la quale vengono deï¬niti i collegamenti tra i gate e le word line.

=== Chunk 590 ===
cesso tra ROM contenenti una programmazione diversa soltanto a livello dellâ€™ultima
maschera, tramite la quale vengono deï¬niti i collegamenti tra i gate e le word line.
I costi di produzione risultano pertanto molto minori di quelli che si avrebbero nel
caso si dovessero variare tutte le maschere che deï¬niscono la posizione dei transistori
NMOS.
17.8 Le memorie PROM, EPROM, EEPROM
Mentre il contenuto delle memorie ROM viene inserito allâ€™atto della fabbricazione,
quello delle memorie PROM (Programmable Read Only Memory) pu` o essere deï¬nito
dallâ€™utente tramite una speciï¬ca procedura di programmazione. Le PROM propria-
mente dette consentono una sola programmazione, dopodichÂ´ e il contenuto non pu` o
pi` u essere variato, mentre EPROM (Erasable Progammable Read Only Memory)
e EEPROM (Electrically Erasable Programmable Read Only Memory) consentono
la cancellazione del contenuto e una successiva riprogrammazione. Tutte le memo-

=== Chunk 591 ===
e EEPROM (Electrically Erasable Programmable Read Only Memory) consentono
la cancellazione del contenuto e una successiva riprogrammazione. Tutte le memo-
rie citate in questo paragrafo sono non volatili, nel senso che lâ€™informazione in esse
immagazzinata permane anche in assenza di tensione di alimentazione.
Una PROM pu` o essere realizzata in modo molto semplice, inserendo in serie ai
MOS di una ROM a MOS dei fusibili in polisilicio: tutti i gate dei transistori sono
collegati alle word line e inizialmente tutti i fusibili sono intatti, quindi in tutti i
bit della memoria ` e contenuto uno zero. Si fa poi passare una corrente abbastanza
grande nei MOS che corrispondono alle celle nelle quali vogliamo immagazzinare un
1 logico: il fusibile in polisilicio fonde e il MOS corrispondente non pu` o svolgere pi` u
alcuna funzione.
195

=== Chunk 592 ===
Le EPROM hanno anchâ€™esse una struttura equivalente a una ROM a MOS, ma
utilizzano dei transistori MOS molto particolari, con due gate sovrapposti, come
illustrato nella ï¬gura seguente.
ossido
+ n+
S D
G
floating gate
n
Il gate superiore ` e collegato al terminale esterno di gate e svolge una funzione ana-
loga a quella del gate di un normale MOS. Il gate inferiore, invece, ` e localizzato
allâ€™interno dellâ€™ossido ed ` e detto â€œï¬‚oating gateâ€, proprio perchÂ´ e ` e isolato dal resto del
dispositivo. Tali gate vengono realizzati in polisilicio, vale a dire silicio policristallino
fatto crescere sullâ€™ossido (mentre sul substrato ` e possibile far crescere silicio con il
corretto ordinamento cristallino, sullâ€™ossido, che ` e un materiale amorfo, possiamo ot-
tenere soltanto silicio anchâ€™esso amorfo, costituito da molti grani cristallini diversi).
Il polisilicio, opportunamente drogato, ha un comportamento elettricamente simile a

=== Chunk 593 ===
tenere soltanto silicio anchâ€™esso amorfo, costituito da molti grani cristallini diversi).
Il polisilicio, opportunamente drogato, ha un comportamento elettricamente simile a
quello di un conduttore ed ` e pi` u semplice da depositare di un metallo.
Se il gate ï¬‚ottante viene portato a un potenziale negativo accumulandovi degli
elettroni, questo determina una traslazione verso destra della transcaratteristica del
MOS: gli elettroni immagazzinati nel gate ï¬‚ottante respingeranno quelli che dovreb-
bero formare il canale e sar` a quindi necessario applicare una tensione positiva pi` u
grande al gate superiore per ottenere la formazione del canale stesso. Un carica mento
del gate ï¬‚ottante con elettroni porta dunque a un aumento della tensione di soglia
VT del transistore.
valore logico 1
D
VGS1 V 4 V
gate flottante 
scarico
valore logico 0
gate flottante 
carico
I
Vediamo ora come ` e possibile caricare il gate ï¬‚ottante. Si impone una tensione VDS

=== Chunk 594 ===
VT del transistore.
valore logico 1
D
VGS1 V 4 V
gate flottante 
scarico
valore logico 0
gate flottante 
carico
I
Vediamo ora come ` e possibile caricare il gate ï¬‚ottante. Si impone una tensione VDS
piuttosto elevata: questa determina la formazione nel canale dei cosiddetti â€œelettroni
caldiâ€ o â€œhot electronâ€, i quali hanno questa denominazione proprio perchÂ´ e, a causa
dellâ€™azione del forte campo elettrico, hanno unâ€™energia nettamente superiore a quella
del reticolo cristallino, lâ€™interazione con il quale, tramite collisioni, non ` e suï¬ƒciente a
creare un equilibrio termico. Proprio in virt` u di questa elevata energia, gli elettr oni
196

=== Chunk 595 ===
caldi sono in grado di abbandonare il canale e penetrare nellâ€™ossido, una propriet` a
che li rende particolarmente dannosi nei normali transistori MOS, perchÂ´ e in essi por-
ta a un danneggiamento dellâ€™ossido e a una variazione della carica intrappolata nello
stesso, che determinano una variazione nel tempo delle caratteristiche del dispositivo.
Nei transistori MOS per le memorie EPROM, invece, questa propriet` a viene sfruttat a
vantaggiosamente, perchÂ´ e applicando anche una tensione suï¬ƒcientemente grande tra
il gate superiore e il canale si riescono a trasferire elettroni caldi nel gate ï¬‚ott ante
per eï¬€etto â€œtunnelâ€. Lâ€™eï¬€etto tunnel ` e una propriet` a che nasce dalla natura ondula-
toria delle particelle e che consente a una particella di superare, con una probabilit` a
non nulla, una barriera di potenziale anche se questa ha altezza superiore allâ€™energia
posseduta dalla particella stessa. La probabilit` a di attraversamento dipende dalla

=== Chunk 596 ===
non nulla, una barriera di potenziale anche se questa ha altezza superiore allâ€™energia
posseduta dalla particella stessa. La probabilit` a di attraversamento dipende dalla
diï¬€erenza tra lâ€™altezza della barriera e lâ€™energia della particella (` e tanto pi` u picco la
quanto pi` u grande ` e questa diï¬€erenza) e dallo spessore della barriera nella direzione
di attraversamento (diminuisce al crescere dello spessore della barriera). La com-
binazione dellâ€™accresciuta energia degli elettroni caldi con lâ€™alterazione del proï¬lo di
potenziale in direzione verticale (in conseguenza della tensione applicata al gate) ren-
dono la probabilit` a di tunnel abbastanza grande da caricare rapidamente il ï¬‚oating
gate. Non appena si torna a valori normali della VDS e della VGS lâ€™andamento della
barriera di potenziale tra gate ï¬‚ottante e canale ` e tale da rendere la probabilit` a di
ritorno degli elettroni verso il canale estremamente piccola, per cui questi rimango no

=== Chunk 597 ===
barriera di potenziale tra gate ï¬‚ottante e canale ` e tale da rendere la probabilit` a di
ritorno degli elettroni verso il canale estremamente piccola, per cui questi rimango no
intrappolati per tempi dellâ€™ordine delle decine di anni. `E possibile peraltro causare
un rapido ritorno degli elettroni dal ï¬‚oating gate al canale fornendo loro lâ€™energia
necessaria per superare la barriera sotto forma di fotoni ultravioletti alla lunghezz a
dâ€™onda di 253.7 nm. Lâ€™energia trasportata da un fotone (come fu per la prima volta
postulato per spiegare lâ€™eï¬€etto fotoelettrico) ` e infatti proporzionale alla sua frequenza
Î½ tramite la costante h di Planck: E = hÎ½. I fotoni della luce visibile, che hanno
lunghezza dâ€™onda superiore a circa 350 nm, possiedono quindi unâ€™energia che non ` e
suï¬ƒciente a portare lâ€™elettrone al di sopra della barriera (ricordiamo che la frequenza
Î½ ` e legata alla lunghezza dâ€™onda Î» dalla relazione c = Î»Î½, dove c ` e la velocit` a della

=== Chunk 598 ===
suï¬ƒciente a portare lâ€™elettrone al di sopra della barriera (ricordiamo che la frequenza
Î½ ` e legata alla lunghezza dâ€™onda Î» dalla relazione c = Î»Î½, dove c ` e la velocit` a della
luce nel vuoto). Si noti che, come nellâ€™eï¬€etto fotoelettrico, quello che conta ` e lâ€™energia
del singolo fotone e non lâ€™intensit` a totale del fascio luminoso: anche utilizzando un
laser non si riuscirebbe a causare il ritorno degli elettroni se la lunghezza dâ€™onda non
` e abbastanza piccola.
Le tensioni utilizzate per la scrittura di un bit sono dellâ€™ordine di 25 V per la
VGS e di 18 V per la VDS. Prima di scrivere i dati in una EPROM la si cancella
tramite esposizione a luce ultravioletta della corretta lunghezza dâ€™onda: in questo
modo tutte le celle hanno il ï¬‚oating gate scarico e contengono quindi uno 0 logico. Si
procede poi alla scrittura di quelle celle nelle quali vogliamo che sia immagazzinato
un 1.
Per la lettura, la word line alla quale ` e connesso il gate della cella alla quale siamo

=== Chunk 599 ===
procede poi alla scrittura di quelle celle nelle quali vogliamo che sia immagazzinato
un 1.
Per la lettura, la word line alla quale ` e connesso il gate della cella alla quale siamo
interessati viene portata a una tensione intermedia tra la VT0 che si ha a gate ï¬‚ottante
scarico e la VT1 per gate ï¬‚ottante carico: in questo modo, se il gate ï¬‚ottante ` e scarico,
il transistore conduce e la corrispondente bit line viene posta a livello logico basso;
viceversa, se il gate ï¬‚ottante ` e carico, il transistore non conduce e la corrispo ndente
bit line rimane al livello logico alto al quale era stata precaricata.
Il principale inconveniente delle memorie EPROM consiste nel fatto che per can-
cellarle e riprogrammarle ` e necessaria una esposizione a luce ultravioletta e quindi si

=== Chunk 600 ===
Il principale inconveniente delle memorie EPROM consiste nel fatto che per can-
cellarle e riprogrammarle ` e necessaria una esposizione a luce ultravioletta e quindi si
tratta di unâ€™operazione abbastanza complicata, che richiede attrezzature ausiliarie e
la rimozione della memoria dallâ€™apparecchiatura in cui ` e inserita. Un notevole pro-
gresso ` e rappresentato dalle memorie EEPROM (o E 2PROM) (Electrically Erasable
197

=== Chunk 601 ===
Programmable Read Only Memory), le quali possono essere cancellate elettricamen-
te, senza la necessit` a di esporle a luce ultravioletta. Anche le E 2PROM si basano
sulla struttura della ROM a MOS e impiegano un transistore con gate ï¬‚ottante, che
per` o ha delle caratteristiche diverse da quello utilizzato nelle EPROM: lo strato di
ossido che separa il gate ï¬‚ottante dal canale ` e estremamente sottile. Proprio per ta le
motivo questo tipo di transistore viene deï¬nito FLOTOX (Floating Gate Thin Oxi-
de) MOS. Il simbolo circuitale del transistore FLOTOX ` e rappresentato nella ï¬gura
seguente.
S
G
D
Se si pone il drain a un valore di tensione basso (0 V) e il gate viene invece por-
tato a una tensione positiva relativamente elevata (18 V), la barriera tra canale e
ï¬‚oating gate viene distorta in modo tale da consentire il passaggio di elettroni ver-
so il ï¬‚oating gate stesso, che si carica. Se si inverte invece il segno della tensione

=== Chunk 602 ===
ï¬‚oating gate viene distorta in modo tale da consentire il passaggio di elettroni ver-
so il ï¬‚oating gate stesso, che si carica. Se si inverte invece il segno della tensione
tra gate e drain, si ha la scarica del ï¬‚oating gate, poichÂ´ e gli elettroni riescono a d
attraversare lâ€™ossido in senso inverso. In presenza di tensioni tra gate e canale che
rientrano nella gamma utilizzata per il normale funzionamento (lettura) della me-
moria, gli elettroni eventualmente intrappolati nel gate ï¬‚ottante possono rima nervi
per un tempo estremamente lungo, superiore alla decina di anni. Resta da vedere
come possiamo sfruttare queste interessanti propriet` a del FLOTOX per realizza re
una memoria E 2PROM.
Potremmo pensare di utilizzare i MOS FLOTOX come i MOS di una ROM,
ma nasce un problema: consideriamo per esempio una porzione di 2 Ã— 2 bit di una
ipotetica EEPROM realizzata in maniera analoga a una ROM.
j
i
i+1
j+1
Supponiamo di voler programmare la cella ( i, j ): dobbiamo dunque porre una ten-

=== Chunk 603 ===
ipotetica EEPROM realizzata in maniera analoga a una ROM.
j
i
i+1
j+1
Supponiamo di voler programmare la cella ( i, j ): dobbiamo dunque porre una ten-
sione di 18 V sulla word line i e di 0 V sulla bit line j. Per evitare che venga scritta
198

=== Chunk 604 ===
anche la cella ( i, j +1) dobbiamo porre la bit line j +1 a 18 V e per evitare che venga
la cella ( i + 1 , j ) dobbiamo mettere la word line i + 1 a 0 V. Quindi, essendo la word
line i+ 1 a 0 V e la bit line j + 1 a 18 V, si ha una cancellazione indesiderata del dato
in ( i + 1 , j + 1)! Inoltre il transistore ( i, j + 1), avendo VDS = 18 V e VGS = 18 V,
dissipa una notevole potenza. Questo semplice layout non ` e quindi utilizzabile in
pratica per la realizzazione di una memoria EEPROM.
Si veriï¬cherebbero problemi anche durante lâ€™operazione di cancellazione di una
cella. Supponiamo di voler cancellare la cella ( i, j ): poniamo dunque la word line i a
0 V e la bit line j a 18 V. Per non cancellare anche la cella ( i, j + 1) dovremo porre
la bit line j + 1 a 0 e per non cancellare la cella ( i + 1 , j ) la word line i + 1 dovr` a
essere a 18 V. In questo modo, per` o la cella ( i + 1 , j + 1) viene scritta!

=== Chunk 605 ===
la bit line j + 1 a 0 e per non cancellare la cella ( i + 1 , j ) la word line i + 1 dovr` a
essere a 18 V. In questo modo, per` o la cella ( i + 1 , j + 1) viene scritta!
La soluzione che eï¬€ettivamente si utilizza si basa su una cella elementare pi` u
complessa, come quella rappresentata nella ï¬gura che segue.
gndj
sel i
i
j
In questo caso ` e stato aggiunto un secondo transistore, che svolge la funzione di
enable (abilitazione) della cella. Inoltre risulta necessario raddoppiare il numero di
word line (per lâ€™aggiunta delle linee di selezione, indicate con â€œselâ€) e quello di bit
line (per lâ€™aggiunta delle linee per la connessione a massa dei FLOTOX, indicate
con â€œgndâ€). Lâ€™architettura del chip risulta pertanto notevolmente pi` u complessa, ma
questa volta si ottiene il comportamento desiderato. Infatti per programmare la cella
(i, j ) poniamo la word line i a 18 V, la bit line j a 0, sel i a 18 V, in modo da far

=== Chunk 606 ===
questa volta si ottiene il comportamento desiderato. Infatti per programmare la cella
(i, j ) poniamo la word line i a 18 V, la bit line j a 0, sel i a 18 V, in modo da far
condurre il transistore di enable e lasciamo gnd j ï¬‚ottante (per esempio utilizzando
una porta tristate). In questo modo il ï¬‚oating gate del transistore i, j viene caricato.
Per evitare di cancellare la cella i + 1 , j + 1 basta mettere sel i + 1 a 0, per cui il
relativo transistore di enable risulta interdetto. Inoltre, rendendo gnd j + 1 ï¬‚ottante
si evita una dissipazione di potenza indesiderata nel transistore i, j + 1.
Realizziamo una tabella con lâ€™indicazione delle varie tensioni necessarie nelle fasi
di scrittura, lettura e cancellazione di una EEPROM del tipo appena considerato.
Rappresentiamo con W (write) lâ€™operazione di scrittura (scrittura di un 1, corrispo n-
dente al caricamento del gate ï¬‚ottante), con R (read) quella di lettura e co n E (erase)
quella di cancellazione.
199

=== Chunk 607 ===
sel i j gnd sel i + 1 j + 1 gnd
i j i + 1 j + 1
W 18 18 0 F 0 0 18 F
E 18 0 18 F 0 0 0 F
R 5 2.5 Di,j 0 0 0 Di,j+1 0
Nella tabella si ` e indicata con F la condizione di terminale ï¬‚ottante e con D k,m
il dato contenuto nella locazione {k, m }. Notiamo che tutti gli inconvenienti prece-
dentemente incontrati sono risolti, infatti durante la scrittura della cella ( i, j ) la cella
(j + 1 , i + 1) non viene pi` u cancellata, essendo la linea sel i + 1 disabilitata; inoltre
la cella i, j + 1 non ` e pi` u attraversata da una forte corrente, dato che gnd j + 1 ` e
ï¬‚ottante. Anche i problemi che si presentavano durante la cancellazione della cella
(i, j ) non sussistono pi` u, come si pu` o immediatamente veriï¬care sulla base dei dati
contenuti nella tabella.
Osserviamo che nella fase di lettura la word line viene posta alla tensione di
2.5 V: questa ` e stata scelta in modo da trovarsi in mezzo tra la tensione di soglia con

=== Chunk 608 ===
contenuti nella tabella.
Osserviamo che nella fase di lettura la word line viene posta alla tensione di
2.5 V: questa ` e stata scelta in modo da trovarsi in mezzo tra la tensione di soglia con
ï¬‚oating gate scarico e quella con ï¬‚oating gate carico. In questo modo, se il ï¬‚oating
gate ` e scarico il transistore conduce e in uscita abbiamo uno 0 logico; se il ï¬‚oating
gate ` e invece carico il transistore non conduce e in uscita otteniamo un 1 logico.
La struttura interna di una EEPROM ` e, in base a quanto abbiamo visto ï¬nora,
piuttosto complessa. Esistono peraltro EEPROM che si basano su una cella elementa-
re con un solo transistore FLOTOX, per le quali la cancellazione pu` o essere eï¬€ettuat a
soltanto per tutte le celle allo stesso tempo, analogamente a quanto avviene per le
EPROM, ma tramite un impulso elettrico. Tali memorie sono denominate FLASH
EEPROM e richiedono, per il corretto funzionamento, una circuiteria di controllo

=== Chunk 609 ===
EPROM, ma tramite un impulso elettrico. Tali memorie sono denominate FLASH
EEPROM e richiedono, per il corretto funzionamento, una circuiteria di controllo
piuttosto complessa che non esamineremo nel dettaglio. Esistono inï¬ne anche EE-
PROM con una struttura di cella intermedia tra quella a due transistori e quella della
FLASH EEPROM: si tratta di memorie nelle quali la cella elementare ` e costituita da
un singolo transistore che, grazie a un gate con una conformazione particolare, riesce
a svolgere contemporaneamente funzioni analoghe a quelle del transistore di enable
e il FLOTOX.
Ricordiamo inï¬ne che non ` e possibile scrivere e cancellare le EEPROM un nu-
mero indeï¬nito di volte, poichÂ´ e le caratteristiche ne risulterebbero progressivamente
degradate. Il numero massimo di cicli di scrittura eï¬€ettuabili su una EEPROM sen-
za che si presentino problemi signiï¬cativi varia in genere tra 10 4 e 10 5. Le memorie

=== Chunk 610 ===
degradate. Il numero massimo di cicli di scrittura eï¬€ettuabili su una EEPROM sen-
za che si presentino problemi signiï¬cativi varia in genere tra 10 4 e 10 5. Le memorie
EEPROM, a parte considerazioni di velocit` a e di costo, non possono essere quindi
utilizzate al posto delle RAM nelle applicazioni, pi` u tipiche, in cui il numero di cicli
di scrittura ` e estremamente elevato (come nella memoria di lavoro di un micropro-
cessore).
200

=== Chunk 611 ===
18. Circuiti monostabili, astabili e generazione di segnali d i
clock
18.1 Introduzione
Prenderemo in esame varË† Ä± circuiti basati su porte logiche e pochi componenti passivi
esterni che consentono di produrre impulsi di durata preï¬ssata, forme dâ€™onda quadre
e rettangolari, segnali di clock. Vedremo anche lâ€™utilizzo del circuito integrato NE55 5
che ` e un interessante esempio di combinazione di funzioni digitali e analogiche e ha
rilevante interesse applicativo.
18.2 Multivibratore monostabile
Il multivibratore monostabile, come suggerito dal nome, ha uno stato stabile dal quale
pu` o essere spostato tramite una perturbazione esterna e al quale poi ritorna una volta
trascorso un intervallo di tempo determinato. Se consideriamo un monostabile per
il quale la condizione stabile corrisponde al livello basso, avremo un comportamento
come quello descritto nella ï¬gura seguente: lâ€™uscita si trova normalmente al livello

=== Chunk 612 ===
il quale la condizione stabile corrisponde al livello basso, avremo un comportamento
come quello descritto nella ï¬gura seguente: lâ€™uscita si trova normalmente al livello
basso, ï¬nchÂ´ e in ingresso non si presenta un impulso di breve durata, il quale determina
il passaggio dellâ€™uscita al livello alto per un tempo T determinato dalle caratteristiche
interne del monostabile e indipendente dalla durata Ï„ dellâ€™impulso di ingresso, purchÂ´ e
questa sia minore di T e maggiore di un valore minimo necessario per causare la
commutazione.
T
in
vout
t
t
Ï„
v
Una possibile realizzazione circuitale di un monostabile basato su porte logiche ` e
riportata nello schema che segue, nel quale compaiono due porte NOR e due elementi
passivi.
v
2v
R
VDD
C
inv
outv
1
Per lâ€™analisi del circuito facciamo lâ€™ipotesi che siano presenti diodi di protezione agli
ingressi delle porte, ma che non sia presente alcuna resistenza di protezione in serie o

=== Chunk 613 ===
R
VDD
C
inv
outv
1
Per lâ€™analisi del circuito facciamo lâ€™ipotesi che siano presenti diodi di protezione agli
ingressi delle porte, ma che non sia presente alcuna resistenza di protezione in serie o
che tale resistenza sia di valore trascurabile. Cerchiamo innanzitutto di individuare
201

=== Chunk 614 ===
quale sia lo stato stabile del circuito: in condizioni di regime la resistenza R porter` a
lâ€™ingresso del secondo NOR (usato semplicemente come inverter) al livello alto, ca-
ricando o scaricando opportunamente il condensatore C; quindi nello stato stabile
lâ€™uscita sar` a a livello basso. Di conseguenza, poichÂ´ e in codizioni di riposo lâ€™ingresso ` e
anchâ€™esso a livello basso, lâ€™uscita v1 del primo NOR sar` a a livello alto e il condensatore
C sar` a scarico, avendo ambedue le armature a livello alto. Se in ingresso si presenta
un impulso a livello alto, lâ€™uscita del primo NOR commuta a livello basso, ma non
raggiunge esattamente il valore nullo, poichÂ´ e il transistore di pull-down allâ€™uscita di
tale NOR avr` a una resistenza RON diversa da zero. Quindi la tensione v1, subito
dopo la commutazione, sar` a pari a
V âˆ— = VDDRON/(R + RON)
e quindi la sua variazione, rispetto allâ€™istante immediatamente precedente, risulter` a
âˆ†v1 = R
R + RON
VDD.
vout
v1
v2
*
V*
thV
T
DD+VÎ³
V
t
t
t
V

=== Chunk 615 ===
V âˆ— = VDDRON/(R + RON)
e quindi la sua variazione, rispetto allâ€™istante immediatamente precedente, risulter` a
âˆ†v1 = R
R + RON
VDD.
vout
v1
v2
*
V*
thV
T
DD+VÎ³
V
t
t
t
V
La tensione v2 subir` a istantaneamente la stessa variazione, data lâ€™inerzialit` a del con-
densatore C rispetto alla tensione, dopodichÂ´ e inizier` a a salire con legge esponenziale,
a causa del transitorio di carica di C, tendendo a VDD. Peraltro, quando v2 rag-
giunger` a la soglia di commutazione Vth dellâ€™inverter rappresentato dal secondo NOR,
lâ€™uscita passer` a di nuovo al livello basso, determinando la commutazione del primo
NOR, la cui uscita v1 non potr` a per` o raggiungere istantaneamente il valore VDD, poi-
chÂ´ e la variazione di tensione su v1 deve essere uguale a quella su v2 (data lâ€™inerzialit` a
del condensatore) e questâ€™ultima non pu` o superare VDD + VÎ³, a causa della presenza
allâ€™ingresso della porta di diodi di protezione. Quindi sia la v1 sia la v2 possono

=== Chunk 616 ===
del condensatore) e questâ€™ultima non pu` o superare VDD + VÎ³, a causa della presenza
allâ€™ingresso della porta di diodi di protezione. Quindi sia la v1 sia la v2 possono
variare istantaneamente solo di una quantit` a pari a VDD + VÎ³ âˆ’ Vth. `E da notare che
la v1 raggiunger` a poi il valore VDD molto velocemente, dato che la costante di tempo
202

=== Chunk 617 ===
del transitorio relativo risulta pari al prodotto di C per la somma della RON (questa
volta dovuta alla rete di pull-up della prima porta) e della resistenza del diodo (in
conduzione) di protezione della seconda porta. Tali resistenze sono molto piccole,
quindi la costante di tempo ` e trascurabile sulla scala del graï¬co rappresentato, per
cui il ritorno di v1 a VDD ` e praticamente istantaneo. Il ritorno di v2 a VDD ` e invece
pi` u lento, poichÂ´ e, non appena la tensione v2 scende al di sotto di VDD + VÎ³, i diodi di
protezione risultano interdetti e la costante di tempo diventa molto pi` u lunga dato
che ` e pari al prodotto di C per la somma di R e di RON . Il monostabile sar` a pronto
a ricevere un nuovo impulso di trigger in ingresso solo quando v2 sar` a tornata a VDD
(se desideriamo che il periodo per cui lâ€™uscita rimane alta sia esattamente T): si parla
quindi di un tempo di â€œrecoveryâ€ che deve trascorrere dopo il termine dellâ€™impulso

=== Chunk 618 ===
(se desideriamo che il periodo per cui lâ€™uscita rimane alta sia esattamente T): si parla
quindi di un tempo di â€œrecoveryâ€ che deve trascorrere dopo il termine dellâ€™impulso
di uscita prima che il monostabile sia pronto per operare nuovamente.
Procediamo ora a determinare lâ€™eï¬€ettiva durata T dellâ€™impulso di uscita del mo-
nostabile. Si tratta di studiare il transitorio di carica del condensatore C. La tensione
iniziale su v2 risulta Vi = V âˆ— e quella ï¬nale a cui tenderebbe v2 ` eVf = VDD. Dob-
biamo determinare il valore dellâ€™intervallo di tempo T trascorso il quale v2 raggiunge
il valore Vth di commutazione, che possiamo porre pari a VDD/2. Lâ€™espressione del
transitorio risulta:
v2(t) = Vf + ( Vi âˆ’ Vf )eâˆ’t/Ï„
=VDD + ( V âˆ— âˆ’ VDD)eâˆ’t/Ï„
=VDD âˆ’ VDD
R
R + RON
eâˆ’t/Ï„ ,
dove Ï„ = C(R + RON), dato che la resistenza vista da C ` eR + RON.
PoichÂ´ e allâ€™istanteT viene raggiunta la tensione di soglia Vth, possiamo scrivere
Vth = VDD âˆ’ VDD
R
R + RON
eâˆ’T/Ï„ ,
che, con semplici passaggi, diventa
VDD

=== Chunk 619 ===
PoichÂ´ e allâ€™istanteT viene raggiunta la tensione di soglia Vth, possiamo scrivere
Vth = VDD âˆ’ VDD
R
R + RON
eâˆ’T/Ï„ ,
che, con semplici passaggi, diventa
VDD
VDD âˆ’ Vth
Â· R
R + RON
= eT/Ï„
e quindi
T = ( R + RON)C ln
( VDD
VDD âˆ’ Vth
Â· R
R + RON
)
.
Osserviamo che la presenza dei diodi tagliatori non inï¬‚uenza il calcolo di T, dato che
essi entrano in gioco solo quando lâ€™uscita del monostabile torna al livello basso. Se
assumiamo trascurabile il valore di RON, possiamo scrivere
T = RC ln
( VDD
VDD âˆ’ Vth
)
e, se assumiamo Vth = VDD/2,
T = RC ln 2 .
Il tempo di recovery che dobbiamo attendere prima di poter riutilizzare il monostabile,
corrispondente al tempo necessario per riportare v2 a VDD, ` e pari ad alcune costanti
di tempo RC (se RON ` e trascurabile rispetto a R).
203

=== Chunk 620 ===
18.3 Multivibratore astabile
`E possibile, con lâ€™utilizzo di porte logiche e di pochi altri componenti, ottenere anche
dei multivibratori astabili, di cui forniamo un esempio nella ï¬gura seguente, dove
sono indicati dei NOR, che svolgono peraltro la funzione di semplici NOT.
C
i1v o1v 02v
R
Analizziamo il comportamento del circuito facendo le ipotesi sempliï¬cative che la
RON di uscita delle porte sia nulla e che i diodi di protezione sugli ingressi siano
ideali, con VÎ³ = 0 e senza alcuna resistenza in serie. Supponiamo di partire da una
condizione in cui lâ€™ingresso del primo NOT ( vi1) ` e superiore alla soglia di commuta-
zione Vth: in tal caso lâ€™uscita vo1 del primo NOT ` e a livello basso e quella vo2 del
secondo NOT ` e a livello alto. Il condensatore tende quindi a caricarsi (con polarit` a
positiva a destra e negativa a sinistra), ï¬nchÂ´ e Vi1 non raggiunge il valore Vth. A
questo punto vo1 passa a VDD e vo2 passa a 0.
thV
vi1
vo2
vo1
t
t
t

=== Chunk 621 ===
positiva a destra e negativa a sinistra), ï¬nchÂ´ e Vi1 non raggiunge il valore Vth. A
questo punto vo1 passa a VDD e vo2 passa a 0.
thV
vi1
vo2
vo1
t
t
t
In assenza dei diodi di protezione sugli ingressi, la tensione vi1 scenderebbe a un
valore pari a Vth âˆ’VDD, data lâ€™inerzialit` a del condensatore alle variazioni di tensione
(la tensione sul terminale a destra del condensatore subisce una variazione da VDD a
0, quindi quello a sinistra dovrebbe subire unâ€™identica variazione), tuttavia i diodi di
protezione impediscono che vi1 diventi negativa e quindi si raggiunge semplicemente
lo zero. Istantaneamente anche vo2 non pu` o subire una variazione maggiore di quella
di vi1, ma raggiunge poi lo zero con una costante di tempo molto veloce (analoga a
quella gi` a vista per il transitorio di vi1 nel caso del monostabile) e trascurabile sulla
scala del periodo del segnale di uscita. A questo punto il condensatore C comincia a

=== Chunk 622 ===
quella gi` a vista per il transitorio di vi1 nel caso del monostabile) e trascurabile sulla
scala del periodo del segnale di uscita. A questo punto il condensatore C comincia a
caricarsi con polarit` a positiva a sinistra e negativa a destra, ï¬nchÂ´ e vi1 non raggiunge il
valore Vth: ci` o determina una nuova commutazione delle due porte, quindi vo1 passa a
zero e vo2 risale a VDD. In assenza dei diodi di protezione vi1 raggiungerebbe il valore
Vth +VDD, ma, proprio per lâ€™azione di tali diodi, non pu` o salire oltre VDD. Da questo
momento in poi inizia un nuovo ciclo, con una diminuzione della tensione vi1 ï¬no al
raggiungimento di Vth, ecc. Per completezza va detto che, essendo la resistenza per
la limitazione di corrente posta in serie agli ingressi delle porte di valore abbastanza
elevato, lâ€™eï¬€ettiva tensione raggiungibile ai terminali di ingresso delle porte logiche ` e
204

=== Chunk 623 ===
sostanzialmente la stessa che si avrebbe senza diodi di protezione: potremmo quindi
trascurare completamente lâ€™eï¬€etto di tali diodi, ottenendo risultati un poâ€™ diversi per
i calcoli che seguono.
Procediamo ora alla determinazione del periodo della forma dâ€™onda prodotta da
questo circuito, deï¬nendo T1 la porzione del periodo in cui lâ€™uscita si trova a livello
logico basso e T2 la restante porzione. Nel transitorio relativo a T1 la tensione vi1
varia secondo il transitorio
vi1 = VDD
(
1 âˆ’ eâˆ’t/Ï„
)
,
dove Ï„ ` e la costante di tempo RC. PoichÂ´ e la commutazione avviene quando vi1
raggiunge Vth, abbiamo:
VDD âˆ’ Vth
VDD
= eâˆ’T1/Ï„ .
Pertanto
T1 = RC ln VDD
VDD âˆ’ Vth
.
Calcoliamo poi T2: poichÂ´ e durante T2 la tensione su vi1 scende da VDD, tendendo a
0, possiamo scrivere
vi1 = VDDeâˆ’t/Ï„ .
Dato che la commutazione si veriï¬ca quando vi1 raggiunge Vth,
Vth = VDD eâˆ’T2/Ï„ .
Quindi
Vth
VDD
= eâˆ’T2/Ï„ ,
per cui
T2 = RC ln VDD
Vth
.
Il periodo totale sar` a dato dalla somma di T1 e T2:
T = T1 + T2 = RC
[
ln

=== Chunk 624 ===
Vth = VDD eâˆ’T2/Ï„ .
Quindi
Vth
VDD
= eâˆ’T2/Ï„ ,
per cui
T2 = RC ln VDD
Vth
.
Il periodo totale sar` a dato dalla somma di T1 e T2:
T = T1 + T2 = RC
[
ln
( VDD
VDD âˆ’ Vth
Â· VDD
Vth
)]
.
Nel caso in cui sia Vth = VDD/2, T1 e T2 risultano tra loro uguali e la forma dâ€™onda
in uscita ` e quadra, con periodo T = RC ln 4. Se si ripetesse lo stesso calcolo sen-
za considerare lâ€™azione dei diodi di protezione (assumendo la presenza di resistenze
elevate in serie agli ingressi) otterremmo T = 2 RC ln 3.
18.4 Oscillatore ad anello
Se si pongono in cascata un numero dispari di circuiti NOT e poi si riporta lâ€™uscita
dellâ€™ultimo allâ€™ingresso del primo ` e possibile realizzare un particolare tipo di gene-
ratore di onda quadra detto oscillatore ad anello (ring oscillator). Esaminiamone
il funzionamento prendendo in considerazione il caso di tre soli inverter in cascata
(di solito se ne utilizzano almeno 5), in modo da rendere la trattazione abbastanza
semplice.
u
1 v2 v3 vv
205

=== Chunk 625 ===
Supponiamo di avere un fronte di salita su v1: questo si trasformer` a, su v2, in un
fronte di discesa ritardato di un tempo pari al ritardo di propagazione tp; dopo un
ulteriore intervallo tp avremo un fronte di salita su v3 e, inï¬ne, dopo 3 tp, un fronte
di discesa arriver` a su v1. Tale fronte di discesa si propagher` a attraverso la catena di
inverter, ï¬no a ripresentarsi come fronte di salita su v1 dopo un altro intervallo pari
a 3 tp. Ne consegue che il circuito in esame produce unâ€™onda quadra con un periodo
pari a 6 tp e quindi con frequenza 1 /(6tp). Se si ha un numero N di inverter (che
deve essere dispari perchÂ´ e il comportamento descritto abbia luogo), otteniamo una
frequenza pari a 1 /(2Ntp).
v1
v3
v2
tp
t
t
t
Quindi un oscillatore ad anello pu` o rappresentare un modo molto semplice per misu-
rare il ritardo di propagazione di un particolare inverter. La misura di una frequenza
relativamente bassa (se si usa un numero suï¬ƒciente di inverter) ` e infatti unâ€™operazione

=== Chunk 626 ===
rare il ritardo di propagazione di un particolare inverter. La misura di una frequenza
relativamente bassa (se si usa un numero suï¬ƒciente di inverter) ` e infatti unâ€™operazione
nettamente pi` u semplice della misura di un ritardo molto piccolo.
18.5 Oscillatori quarzati
I generatori di forme dâ€™onda che abbiamo visto ï¬nora sono adatti (eccetto quelli
ad anello) a raggiungere frequenze non molto elevate (al pi` u una decina di kHz)
e la loro frequenza di lavoro dipende fortemente dal valore di elementi circuitali
che presentano notevoli derive in funzione della temperatura. Quindi, se vogliamo
ottenere un segnale di clock a frequenza elevata e con buone caratteristiche di sta bilit` a
in frequenza, dobbiamo ricorrere a soluzioni di tipo diverso. Un metodo piuttosto
economico per raggiungere stabilit` a in frequenza dellâ€™ordine della parte su milione
consiste nellâ€™utilizzo delle propriet` a piezoelettriche di sottili lamine di quarzo.

=== Chunk 627 ===
economico per raggiungere stabilit` a in frequenza dellâ€™ordine della parte su milione
consiste nellâ€™utilizzo delle propriet` a piezoelettriche di sottili lamine di quarzo.
I materiali piezoelettrici presentano la caratteristica di dar luogo a una diï¬€erenza
di potenziale elettrico se sollecitati meccanicamente (si pensi agli accendigas piezo e-
lettrici) o di deformarsi se soggetti allâ€™applicazione di un campo elettrico (si pensi agli
altoparlanti piezoelettrici). Queste importanti propriet` a consentono di far in teragire
un sistema risonante meccanico con un circuito elettrico, mantenendo lâ€™elevato Q
caratteristico del sistema meccanico. Il fattore di qualit` a Q rappresenta sostanzial-
mente il rapporto tra lâ€™energia in gioco negli elementi reattivi e quella dissipata in
206

=== Chunk 628 ===
un ciclo negli elementi resistivi. Un sistema senza dissipazione sarebbe caratterizzato
da un Q inï¬nito, dato che lâ€™energia dissipata risulterebbe nulla. Nel caso di un ï¬ltro
passa banda il Q si deï¬nisce come il rapporto fra la frequenza centrale e la banda
(Q = f0/B), infatti tanto minore ` e la componente dissipativa, tanto pi` u stretta ` e la
curva di risposta del ï¬ltro.
Nei risonatori elettrici, a causa delle inevitabili resistenze parassite, non si rie-
scono a raggiungere valori di Q superiori a qualche centinaio, mentre nei risonatori
meccanici valori di molte migliaia sono possibili.
Il risonatore meccanico che si utilizza negli oscillatori di clock ` e costituito da
una lamina di cristallo piezoelettrico (genericamente deï¬nito in campo elettronico
semplicemente â€œquarzoâ€) sulle cui superï¬ci sono stati depositati due elettrodi metal-
lici, come nella ï¬gura che segue, dove ` e anche rappresentato il simbolo circuitale del
quarzo.
metallo XTAL
quarzo

=== Chunk 629 ===
lici, come nella ï¬gura che segue, dove ` e anche rappresentato il simbolo circuitale del
quarzo.
metallo XTAL
quarzo
Possiamo tracciare un circuito elettrico equivalente del quarzo, costituito dal par allelo
di un circuito risonante RLCs, rappresentativo della risonanza meccanica, e di un
condensatore Cp, che rappresenta la capacit` a tra gli elettrodi.
C
SC
R
L
P
Calcoliamo lâ€™impedenza del circuito equivalente che abbiamo rappresentato: si tratta
di valutare il parallelo dei due rami, trascurando la resistenza R, che risulta molto
piccola, data la scarsa dissipazione. Abbiamo dunque:
Z(jÏ‰) = 1
jÏ‰Cp + 1
1
jÏ‰Cs +jÏ‰L
= 1 âˆ’ Ï‰2LCs
(1 âˆ’ Ï‰2LCs)jÏ‰Cp + jÏ‰Cs
= 1 âˆ’ Ï‰2LCs
jÏ‰Cp
(
Cs+Cp
Cp
âˆ’ Ï‰2CsL
) =
1
CsL âˆ’ Ï‰2
jÏ‰Cp
(
Cs+Cp
CsCpL âˆ’ Ï‰2
).
Se deï¬niamo Ï‰s = 1 /âˆšCsL e Ï‰p =
âˆš
(Cp + Cs)/(CsCpL) (osserviamo che Ï‰p > Ï‰ s,
dato che CpCs/(Cp +Cs) ` e minore di Cs), possiamo riscrivere la precedente equazione
207

=== Chunk 630 ===
nella forma
Z(jÏ‰) = 1
jÏ‰Cp
Ï‰2 âˆ’ Ï‰2
s
Ï‰2 âˆ’ Ï‰2p
.
Notiamo che lâ€™impedenza ` e puramente reattiva, dato che il primo fattore ` e imma-
ginario e il secondo reale. Notiamo inoltre che la reattanza (la parte immaginaria
dellâ€™impedenza) risulta negativa per Ï‰ < Ï‰ s, positiva per Ï‰ compresa nellâ€™intervallo
(molto piccolo) tra Ï‰s e Ï‰p e nuovamente negativa per Ï‰ > Ï‰ p.
Ï‰Ï‰ Ï‰s p
X
Notiamo inoltre che nellâ€™intervallo in cui la reattanza ` e positiva (induttiva) ha anche
un andamento molto ripido in funzione della frequenza. Questo ` e un aspetto im-
portante, perchÂ´ e se utilizziamo il quarzo in questa regione in combinazione con una
reattanza capacitiva esterna, si avr` a una frequenza di risonanza che varia poco anche
per grosse variazioni della componente capacitiva, come ` e facile comprendere dalla
rappresentazione graï¬ca contenuta nella ï¬gura seguente.
âˆ†Ï‰
X
âˆ’XC1
âˆ’XC2
âˆ’XC3
Ï‰
L
X
La risonanza si ottiene quando la reattanza totale risulta nulla, quindi quando âˆ’XC

=== Chunk 631 ===
rappresentazione graï¬ca contenuta nella ï¬gura seguente.
âˆ†Ï‰
X
âˆ’XC1
âˆ’XC2
âˆ’XC3
Ï‰
L
X
La risonanza si ottiene quando la reattanza totale risulta nulla, quindi quando âˆ’XC
(reattanza capacitiva) ` e pari a XL (reattanza induttiva del quarzo). Data la forte
pendenza di XL, anche ampie variazioni di XC determinano uno spostamento âˆ† Ï‰
molto piccolo della pulsazione alla quale si ha la risonanza.
Negli oscillatori il quarzo viene sempre utilizzato nella regione di frequenze nella
quale ha un comportamento induttivo, sia perchÂ´ e in essa lâ€™andamento in funzione
della frequenza ` e pi` u ripido sia perchÂ´ e ` e preferibile sostituire i componenti induttivi
(i quali presentano perdite a causa della loro resistenza serie) piuttosto che quelli
capacitivi, che hanno un comportamento pi` u vicino a quello ideale.
Uno schema tipicamente impiegato ` e quello dellâ€™oscillatore di Pierce, che utilizza
come elemento attivo un inverter CMOS, secondo lo schema di seguito riportato.
208

=== Chunk 632 ===
XTAL
2 1
f
V2
C C
R
R
Vu
V1
La resistenza Rf ` e necessaria per mantenere il punto di lavoro esattamente nel centro
della caratteristica, laddove il guadagno ` e molto elevato. Infatti il quarzo non c onsen-
te il passaggio di una componente continua, quindi in assenza di Rf la componente
continua subirebbe una deriva non controllabile. In conseguenza della presenza di Rf
la componente continua della tensione di ingresso deve risultare pari a quella della
tensione di uscita (non câ€™` e caduta di tensione in continua su Rf , dato che non pu` o
ï¬‚uire una corrente continua in C2, nel quarzo o nellâ€™ingresso dellâ€™inverter): se con-
sideriamo il legame tra ingresso e uscita imposto dallâ€™andamento della caratteristica
di trasferimento dellâ€™inverter, concludiamo che il valor medio allâ€™ingresso e allâ€™uscita
sar` a pari alla met` a della tensione di alimentazione, quindi il punto di lavoro sar` a,
come desiderato, proprio al centro della caratteristica.

=== Chunk 633 ===
sar` a pari alla met` a della tensione di alimentazione, quindi il punto di lavoro sar` a,
come desiderato, proprio al centro della caratteristica.
In base al criterio di Barkhausen, per ottenere il funzionamento di un oscillatore
` e necessario che il guadagno attraverso lâ€™anello di reazione abbia fase nulla (in modo
da riportare in ingresso un segnale esattamente in fase con quello che lo ha prodotto)
e modulo unitario. In realt` a la seconda condizione ` e indispensabile soltanto se si
vuole ottenere una forma dâ€™onda in uscita sinusoidale, altrimenti ` e suï¬ƒciente che il
modulo sia maggiore dellâ€™unit` a. A rigore si dovrebbe parlare di oscillatori solo nel ca-
so di circuiti che producono una forma dâ€™onda sinusoidale (mentre gli altro sarebbero
pi` u propriamente generatori di forma dâ€™onda), ma ` e ormai entrato nellâ€™uso comune
deï¬nire oscillatori anche circuiti come quello che stiamo esaminando, la cui forma

=== Chunk 634 ===
pi` u propriamente generatori di forma dâ€™onda), ma ` e ormai entrato nellâ€™uso comune
deï¬nire oscillatori anche circuiti come quello che stiamo esaminando, la cui forma
dâ€™onda di uscita ` e quadra. Dato che in questo caso il guadagno di anello ` e maggio-
re dellâ€™unit` a, lâ€™ampiezza viene limitata dal fenomeno della saturazione dellâ€™inverter.
Supponiamo che il quarzo e C2 siano in risonanza con C1, per cui, alla frequenza
fondamentale di funzionamento dellâ€™oscillatore, non scorre corrente in R (un circuito
risonante parallelo presenta unâ€™impedenza inï¬nita alla frequenza di risonanza). In tal
caso la tensione V1 (sempre alla frequenza fondamentale) su C1 ` e uguale a quella Vu
presente in uscita. Quindi possiamo calcolare la tensione V2 ai capi del condensatore
C2 considerando il partitore tra il quarzo (con impedenza jX) e C2:
V2 =
Vu 1
jÏ‰C2
1
jÏ‰C2
+ jX = Vu
1 âˆ’ Ï‰C2X .
Per ottenere una fase totale nulla, lo sfasamento tra Vu e V2 dovr` a risultare di 180 â—¦,

=== Chunk 635 ===
V2 =
Vu 1
jÏ‰C2
1
jÏ‰C2
+ jX = Vu
1 âˆ’ Ï‰C2X .
Per ottenere una fase totale nulla, lo sfasamento tra Vu e V2 dovr` a risultare di 180 â—¦,
dato che lâ€™inverter introduce il rimanente sfasamento di 180 â—¦. Dovr` a quindi risultare
1 âˆ’ Ï‰C2X < 0, che pu` o anche scriversi Ï‰C2X > 1, quindi X deve essere maggiore di
zero e dunque induttiva. Pertanto, il circuito che stiamo considerando ` e tale da far
funzionare il quarzo nella zona induttiva.
209

=== Chunk 636 ===
Imponiamo ora che la serie del quarzo e di C2 (sono in serie, dato che lâ€™ingresso
dellâ€™inverter non assorbe corrente) sia eï¬€ettivamente in risonanza con il condensat ore
C1:
jÏ‰C1 + 1
jX + 1
jÏ‰C2
= 0
Con qualche passaggio otteniamo
jÏ‰C2 = jÏ‰2C1C2X âˆ’ jÏ‰C1
e quindi
Ï‰ = 1
X
C2 + C1
C1C2
.
Ricordiamo che X ` e anchâ€™essa funzione di Ï‰, per cui dobbiamo sviluppare ulterior-
mente i calcoli, per ottenere unâ€™espressione esplicita della pulsazione di funziona-
mento. Sostituiamo in questa equazione lâ€™espressione che abbiamo precedentemente
ottenuto per X(Ï‰), ottenendo
Ï‰ = âˆ’Ï‰Cp
Ï‰2 âˆ’ Ï‰2
p
Ï‰2 âˆ’ Ï‰2s
C1 + C2
C1C2
.
Sviluppando i calcoli ricaviamo
Ï‰2 + C1C2
(C1 + C2)Cp
Ï‰2 = C1C2
(C1 + C2)Cp
Ï‰2
s + Ï‰2
p.
Poniamo
k = C1C2
(C1 + C2)Cp
,
ottenendo
Ï‰2(1 + k) = kÏ‰2
s + Ï‰2
p,
da cui, dividendo per 1 + k e sommando e sottraendo un termine del tipo
Ï‰2
pk
1 + k,
ricaviamo
Ï‰2 = k
1 + kÏ‰2
s + Ï‰2
p
1 + k + Ï‰2
pk
1 + k âˆ’ Ï‰2
pk
1 + k
=Ï‰2
p âˆ’ k
1 + k(Ï‰2
p âˆ’ Ï‰2
s).
Osserviamo che il termine
k
1 + k(Ï‰2
p âˆ’ Ï‰2
s)

=== Chunk 637 ===
Ï‰2
pk
1 + k,
ricaviamo
Ï‰2 = k
1 + kÏ‰2
s + Ï‰2
p
1 + k + Ï‰2
pk
1 + k âˆ’ Ï‰2
pk
1 + k
=Ï‰2
p âˆ’ k
1 + k(Ï‰2
p âˆ’ Ï‰2
s).
Osserviamo che il termine
k
1 + k(Ï‰2
p âˆ’ Ï‰2
s)
rappresenta una frazione dellâ€™intervallo [ Ï‰2
s, Ï‰ 2
p], dato che k > 0 e quindi k/(k+1) < 1.
Ne consegue che Ï‰s < Ï‰ < Ï‰ p, per cui il quarzo opera eï¬€ettivamente nella regione in
cui la sua reattanza ` e induttiva.
210

=== Chunk 638 ===
Possiamo ora ricavare lâ€™espressione di k/(1 + k) dalla deï¬nizione di k preceden-
temente data:
k
1 + k = C1C2
C1C2 + Cp(C1 + C2),
da cui otteniamo
Ï‰2 = Ï‰2
p + C1C2
C1C2 + Cp(C1 + C2)
(
Ï‰2
s âˆ’ Ï‰2
p
)
.
`E possibile sostituire uno dei condensatori con un condensatore variabile per
ottenere una regolazione ï¬ne del valore della frequenza. Il campo di regolazione ` e
comunque molto piccolo, perchÂ´ e anche una variazione piuttosto grande delle capacit` a
sposta comunque di poco la frequenza di oscillazione (in genere meno di una parte
per mille).
18.6 Applicazioni del circuito integrato NE555
Il circuito integrato NE555 contiene al suo interno dei comparatori di tensione e
un ï¬‚ip-ï¬‚op SR, oltre ad altri componenti come un transistore utile a scaricare ca-
pacit` a connesse esternamente. Lo NE555 ha un numero estremamente grande di
applicazioni in circuiti analogico-digitali, in particolare nella realizzazione di timer,
di multivibratori astabili, di formatori di impulsi.

=== Chunk 639 ===
applicazioni in circuiti analogico-digitali, in particolare nella realizzazione di timer,
di multivibratori astabili, di formatori di impulsi.
Lo schema a blocchi interno ` e rappresentato nella ï¬gura seguente, dove ` e anche
indicata la corrispondenza dei terminali con quelli del case plastico dual-in-line pi` u
comunemente utilizzato. Le tre resistenze R formano un partitore sul quale sono
disponibili le tensioni 1 /3 VCC e 2 /3 VCC .
R
1
GND
RVCC
8
1
2
3
4
8
7
6
5
4
Q
DISCHARGE
3
7
S
R
Q
6
5
2
TR
TH
R
R
Se sullâ€™ingresso TH (Threshold) ` e presente una tensione superiore a 2 /3 VCC , viene
attivato il terminale di reset del ï¬‚ip-ï¬‚op; se invece ` e presente una tensione inferiore a
1/3 VCC sullâ€™ingresso TR (trigger), risulta attivato il terminale di set del ï¬‚ip-ï¬‚op. Il
ï¬‚ip-ï¬‚op ha anche un altro terminale di reset, attivo allo stato basso, che ` e collegato
al piedino 4. Lâ€™uscita negata del ï¬‚ip-ï¬‚op viene portata al terminale di uscita esterno

=== Chunk 640 ===
ï¬‚ip-ï¬‚op ha anche un altro terminale di reset, attivo allo stato basso, che ` e collegato
al piedino 4. Lâ€™uscita negata del ï¬‚ip-ï¬‚op viene portata al terminale di uscita esterno
tramite un inverter in grado di erogare correnti ï¬no a 200 mA e comanda anche un
transistore open collector che viene portato in saturazione quando lâ€™uscita esterna ` e
allo stato basso.
Lâ€™attivazione del reset sul piedino 4 ` e prioritaria rispetto agli altri ingressi del
ï¬‚ip-ï¬‚op e tra gli altri due ingressi il set ` e prioritario rispetto al reset. La tensione di
211

=== Chunk 641 ===
alimentazione VCC pu` o essere compresa tra 4.5 e 16 V e lâ€™uscita, purchÂ´ e si scelga il
corretto valore di VCC , ` e compatibile con circuiti logici sia CMOS sia TTL.
Tracciamo un diagramma che rappresenti lo stato dellâ€™uscita in funzione dello
stato degli ingressi TH e TR.
VCC
CCVCCV1/3
CCV2/3
S=1
R=0
S=1
R=0
S=0
S=0
R=1
V VTH TR=
VTH
VTR
R=1
Per VTR < 1/3 VCC , il terminale di set ` e attivo e quindi lâ€™uscita ` e sempre a livello
alto, anche se VTH > 2/3 VCC , perchÂ´ e, come abbiamo gi` a detto, il set ha priorit` a sul
reset. Se invece VTR supera 1 /3 VCC , lâ€™uscita rimarr` a nello stato in cui si trovava
precedentemente se VTH < 2/3 VCC (dato che in tal caso nÂ´ e il set nÂ´ e il reset sono
attivi) oppure sar` a forzata al livello basso se VTH > 2/3 VCC .
Prendiamo ora in esame il caso particolare consistente nel collegare insieme TH
e TR: il comportamento ` e descritto dalla bisettrice del primo quadrante, indicata

=== Chunk 642 ===
Prendiamo ora in esame il caso particolare consistente nel collegare insieme TH
e TR: il comportamento ` e descritto dalla bisettrice del primo quadrante, indicata
sul graï¬co precedente. Se partiamo da un valore basso di tensione di ingresso, ci
troviamo nella regione ( S = 1 , R = 0), quindi lâ€™uscita si trova al livello alto. Un
ulteriore incremento della tensione di ingresso ci porta nella regione ( S = 0 , R = 0),
per cui lâ€™uscita rimane al livello alto, ï¬nchÂ´ e lâ€™ingresso non supera la tensione di
2/3 VCC , e raggiungiamo la condizione ( S = 0 , R = 1), per cui lâ€™uscita passa al
livello basso. Tornando verso valori di tensione di ingresso bassi, attraversiamo di
nuovo la regione ( S = 0 , R = 0), per cui lâ€™uscita rimane al livello basso, ï¬nchÂ´ e non
attraversiamo la soglia corrispondente a 1 /3 VCC e lâ€™uscita torna al livello alto, dato
che siamo nella regione ( S = 1 , R = 0). Abbiamo quindi ottenuto un trigger di

=== Chunk 643 ===
attraversiamo la soglia corrispondente a 1 /3 VCC e lâ€™uscita torna al livello alto, dato
che siamo nella regione ( S = 1 , R = 0). Abbiamo quindi ottenuto un trigger di
Schmitt, la cui caratteristica di trasferimento ` e rappresentata nella ï¬gura seguent e.
Vin
Vout
V3
1
CC V3
2
CC
VCC
Vediamo ora come si pu` o utilizzare lo NE555 per realizzare un timer, che so-
stanzialmente corrisponde a un monostabile (lo si deï¬nisce timer perchÂ´ e la durata
dellâ€™impulso di uscita pu` o essere anche dellâ€™ordine di qualche minuto.
212

=== Chunk 644 ===
C
inv
uv
TR
R
TH
Q
D
CCV
A riposo, quando allâ€™ingresso TR ` e presente una tensione superiore a 1 /3 VCC , lâ€™uscita
si trova a livello basso, quindi il terminale di discharge mantiene il condensatore scari-
co e il terminale TH disattivato. La condizione descritta risulta pertanto consistente.
Se applichiamo un impulso di valore inferiore a 1 /3 VCC sullâ€™ingresso TR, lâ€™uscita
passa allo stato alto e il condensatore C comincia a caricarsi, come indicato nella
ï¬gura seguente, dato che il terminale di discharge ` e ora ï¬‚ottante.
2
C
CCV
vin
vu
t
t
t
T
3
v
Quando la tensione sul condensatore raggiunge 2 /3 VCC , avviene una nuova com-
mutazione e lâ€™uscita passa al livello basso, causando anche, tramite il terminale di
discharge, la scarica del condensatore, riportando tutto nella condizione iniziale. Que-
sto monostabile ha quindi il vantaggio, rispetto a quello a porte logiche visto in pre-
cedenza, di non richiedere alcun tempo di attesa prima che sia possibile fornire in

=== Chunk 645 ===
sto monostabile ha quindi il vantaggio, rispetto a quello a porte logiche visto in pre-
cedenza, di non richiedere alcun tempo di attesa prima che sia possibile fornire in
ingresso un nuovo impulso, dopo che ` e terminato lâ€™impulso di uscita.
213

=== Chunk 646 ===
Possiamo facilmente calcolare la durata dellâ€™impulso di uscita: questa corrispon-
de al tempo impiegato dalla tensione sul condensatore per raggiungere 2 /3 VCC :
2
3VCC = VCC
(
1 âˆ’ eâˆ’T/RC
)
.
Quindi otteniamo
1
3 = eâˆ’T/RC ,
da cui
T = RC ln 3 .
Possiamo ottenere tempi T anche piuttosto lunghi: se consideriamo di poter utilizzare
resistenze RC tra i 100 â„¦ e qualche megaohm, con condensatori di qualche decina di
microfarad si possono raggiungere tempi oltre il centinaio di secondi. Non si possono
impiegare resistenze troppo piccole, altrimenti la corrente entrante nel termina le di
discharge potrebbe raggiungere valori eccessivi nÂ´ e si possono utilizzare resistenze
di valore troppo alto, perchÂ´ e le correnti parassite che ï¬‚uiscono nellâ€™integrato e nel
condensatore (specialmente se si utilizzano condensatori elettrolitici) darebbero luogo
a cadute di tensione eccessive.
Unâ€™altra possibile applicazione dello NE555 consiste nella realizzazione di un

=== Chunk 647 ===
condensatore (specialmente se si utilizzano condensatori elettrolitici) darebbero luogo
a cadute di tensione eccessive.
Unâ€™altra possibile applicazione dello NE555 consiste nella realizzazione di un
multivibratore astabile, un possibile schema del quale ` e riportato di seguito.
B
A
R
v
TR
TH
Q
D
CCV
C
R
u
Partiamo da una condizione nella quale lâ€™uscita si trovi al livello basso e in cui quindi
il terminale di discharge sia connesso a massa e determini la scarica di C tramite
RB: quando la tensione sul condensatore raggiunge 1 /3 VCC , lâ€™uscita passa al livello
alto, D diventa ï¬‚ottante e il condensatore comincia a caricarsi tramite la serie di RA
e di RB, ï¬no a che la tensione ai suoi capi non raggiunge 2 /3 VCC e si veriï¬ca il
passaggio dellâ€™uscita al livello basso e lâ€™inizio di una nuova scarica di C attraverso
RB. Lâ€™andamento delle tensioni ` e rappresentato nella ï¬gura che segue.
Calcoliamo il periodo della forma dâ€™onda rettangolare ottenuta: il tempo T1 per

=== Chunk 648 ===
RB. Lâ€™andamento delle tensioni ` e rappresentato nella ï¬gura che segue.
Calcoliamo il periodo della forma dâ€™onda rettangolare ottenuta: il tempo T1 per
cui lâ€™uscita rimane al livello alto corrisponde a quello di carica del condensatore da
214

=== Chunk 649 ===
vC
vu
T1
CCV
3
2
CCV
3
1
vRESET
vSET
T2
t
t
t
t
1/3 VCC a 2 /3 VCC tramite RA+RB, quindi con costante di tempo Ï„1 = C(RA+RB),
per cui
2
3VCC = VCC +
(1
3VCC âˆ’ VCC
)
eâˆ’T1/Ï„1
e dunque
T1 = C(RA + RB) ln 2 .
Il tempo T2 corrisponde invece a quello di scarica, tramite RB, da 2 /3 VCC a 1 /3 VCC ,
con costante di tempo Ï„2 = CRB:
1
3VCC = 2
3VCC eâˆ’T2/Ï„2 ,
pertanto
T2 = CRB ln 2 .
Il periodo della forma dâ€™onda ottenuta risulta perci` o
T = T1 + T2 = C(2RB + RA) ln 2 .
Notiamo che le tensioni sui terminali interni di set e di reset hanno una forma impul-
siva, con durata di ciascun impulso molto breve. Il motivo della durata molto breve ` e
semplice da capire: consideriamo per esempio il caso del terminale di reset. Quando
la tensione sul condensatore raggiunge il valore 2 /3VCC , il terminale di reset viene
portato a livello alto e avviene la commutazione dellâ€™uscita al livello basso; a questo
punto il terminale di discharge entra in azione, iniziando immediatamente a scaricare

=== Chunk 650 ===
portato a livello alto e avviene la commutazione dellâ€™uscita al livello basso; a questo
punto il terminale di discharge entra in azione, iniziando immediatamente a scaricare
il condensatore, per cui la tensione scende subito al di sotto di 2 /3VCC e il terminale
di reset torna al livello logico basso.
215

=== Chunk 651 ===
19. Logica programmabile
19.1 Introduzione
La realizzazione di circuiti logici di una certa complessit` a a partire da circuiti integr a-
ti SSI (Small Scale Integration), che contengono al pi` u una decina di porte logiche,
conduce a schede di dimensioni eccessive e a costi di realizzazione troppo elevati. In
tali situazioni si cerca quindi di ricorrere a circuiti integrati di tipo diverso, con te-
nenti un numero elevato di porte logiche: ` e chiaro che tali circuiti integrati de vono
essere concepiti in modo che sia possibile â€œprogrammarliâ€ sul campo o, al limite,
in sede di fabbricazione, in modo da ottenere esattamente le funzioni logiche desi-
derate. Un modo molto semplice di ottenere una rete combinatoria programmabile
consiste nellâ€™uso di una PROM: i terminali degli indirizzi corrispondono agli ingressi
e il dato di uscita corrisponde al valore immagazzinato nella cella individuata da cia-
scuna combinazione delle variabili di ingresso. La funzione logica svolta da una rete

=== Chunk 652 ===
e il dato di uscita corrisponde al valore immagazzinato nella cella individuata da cia-
scuna combinazione delle variabili di ingresso. La funzione logica svolta da una rete
combinatoria cos` Ä± realizzata ` e pertanto completamente programmabile. Il pr oblema
dellâ€™implementazione di una rete combinatoria tramite una PROM sta nel fatto che le
dimensioni di questâ€™ultima crescono piuttosto rapidamente con il numero delle varia-
bili di ingresso, per cui una tale soluzione ` e valida solo se si ha un numero di ingressi
piuttosto limitato.
Sono stati pertanto studiati approcci di tipo diverso, che contengono anche ele-
menti di logica sequenziale, e che verranno brevemente trattati in questo capitolo .
Lâ€™utilizzo delle diverse soluzioni dipende sia dalla complessit` a del circuito che si in-
tende realizzare sia dal numero di pezzi che si prevede di produrre, dato che il costo
unitario pu` o essere fortemente dipendente dal volume della produzione.
19.2 Programmable Array Logic (PAL)

=== Chunk 653 ===
tende realizzare sia dal numero di pezzi che si prevede di produrre, dato che il costo
unitario pu` o essere fortemente dipendente dal volume della produzione.
19.2 Programmable Array Logic (PAL)
Lâ€™approccio della Programmable Array Logic si basa sulla rappresentazione della
funzione logica in termini di somma di prodotti, quindi su una struttura costituita
da porte AND ai cui ingressi vengono presentate le variabili complementate o non
complementate e le cui uscite sono connesse a una porta OR che svolge la somma dei
prodotti. La struttura base di una PAL ` e riportata nella ï¬gura seguente.
D
Y
A B C
La struttura a matrice che precede gli AND si deï¬nisce â€œpiano ANDâ€ e rappresenta
la parte pi` u importante della PAL, quella sulla quale si svolge la programmazione,
consistente nel creare le connessioni desiderate tra le linee verticali e quelle orizzont ali.
Vediamo quale pu` o essere unâ€™implementazione del piano AND di una PAL in termini

=== Chunk 654 ===
consistente nel creare le connessioni desiderate tra le linee verticali e quelle orizzont ali.
Vediamo quale pu` o essere unâ€™implementazione del piano AND di una PAL in termini
circuitali. Lo schema riportato di seguito implementa la funzione logica AND se le
216

=== Chunk 655 ===
A
V
Alla porta OR
DDV
Alla porta OR
B
DD
variabili di ingresso complementate sono scambiate, come indicato, con quelle non
complementate.
Infatti la struttura ` e quella di un NOR, in cui, per esempio, abbiamo Y =
A + B + C = A Â· B Â· C e, quindi, negando ciascuna delle variabili di ingresso, si
ottiene un AND. I componenti indicati sui source sono fusibili, che possono essere
interrotti in fase di programmazione (eliminando quindi la corrispondente interse-
zione tra linee verticali e orizzontali). Una PAL riprogrammabile potrebbe essere
ottenuta sostituendo i MOS indicati con dei MOS con ï¬‚oating gate come quelli delle
EPROM, consentendo quindi la cancellazione tramite esposizione agli ultravioletti, o
come quelli delle E 2PROM, permettendo dunque la cancellazione elettrica.
Se il numero delle variabili di ingresso ` e molto elevato, la dimensione del piano
AND cresce in modo eccessivo, anche se le intersezioni tra le linee verticali e quelle

=== Chunk 656 ===
Se il numero delle variabili di ingresso ` e molto elevato, la dimensione del piano
AND cresce in modo eccessivo, anche se le intersezioni tra le linee verticali e quelle
orizzontali sono in eï¬€etti in numero ridotto. Lo spazio sul chip non viene quindi
sfruttato eï¬ƒcientemente da PAL di grosse dimensioni. Per tale motivo, per circuiti a
molti ingressi, si ricorre a soluzioni di tipo diverso, che vengono discusse nel paragrafo
seguente.
19.3 Programmable Logic Device (PLD)
Un PLD ` e costituito da un certo numero di PAL interconnesse tra loro da una matrice
di connessioni bidirezionali detta PIA (Programmable Interconnect Array), che pu` o
essere programmata in modo da ottenere una connessione tra due qualsiasi punti del
sistema. La PIA ` e una struttura molto complessa, dato che deve garantire qualunque
interconnessione, mantenendo per` o sempre lo stesso ritardo. Spesso il suo progetto
costituisce un segreto industriale gelosamente custodito.

=== Chunk 657 ===
interconnessione, mantenendo per` o sempre lo stesso ritardo. Spesso il suo progetto
costituisce un segreto industriale gelosamente custodito.
Uno schema a blocchi di un PLD ` e riportato nella ï¬gura che segue, dove sono
anche rappresentati i pad di I/O, che consentono lâ€™interfacciamento con il mondo
esterno e possono contenere della logica sequenziale.
Sono indicati anche dei collegamenti che dallâ€™esterno raggiungono solo le PAL, per
variabili che non necessitano di transitare dalla PIA, come, per esempio, dei segnali
di reset globali. Notiamo che in questa struttura sono programmabili sia le PAL sia
la PIA e, in parte, i pad di I/O. I PLD possono sostituire ï¬no a un centinaio di
integrati SSI (Small Scale Integration), mentre le PAL possono sostituirne intorno a
una decina.
Per circuiti logici con complessit` a equivalente maggiore di qualche centinaio di
integrati SSI ` e necessario ricorrere a soluzioni con progetto ad hoc, che consisto no
217

=== Chunk 658 ===
ingr. dedicati
I/O
I/O
I/O
I/O
PAL
PAL PAL
PAL
Programmable
interconnect 
array
PIA
nei cosiddetti circuiti ASIC.
19.4 Application Speciï¬c Integrated Circuit (ASIC)
I circuiti ASIC vengono progettati speciï¬camente per una determinata applicazione,
quindi il layout pu` o essere ottimizzato e il numero di componenti ridotto a quello
eï¬€ettivamente necessario. I vantaggi di un tale approccio sono evidenti: il consumo
di potenza viene ridotto e la velocit` a risulta incrementata, grazie allâ€™ottimizzazio ne
del progetto; il circuito ha un ingombro minimo, essendo compreso tutto allâ€™interno
di un singolo chip; lâ€™aï¬ƒdabilit` a risulta notevolmente incrementata, per lâ€™assenza di
saldature; inï¬ne lâ€™eï¬€ettiva struttura interna non ` e visibile, se non con mezzi molto
soï¬sticati, e quindi ` e diï¬ƒcile che il progetto venga riprodotto da un concorrente. Gli
svantaggi degli ASIC sono rappresentati dallâ€™elevato costo di progetto, che richie de

=== Chunk 659 ===
soï¬sticati, e quindi ` e diï¬ƒcile che il progetto venga riprodotto da un concorrente. Gli
svantaggi degli ASIC sono rappresentati dallâ€™elevato costo di progetto, che richie de
lâ€™uso di tool CAD (Computer Aided Design) soï¬sticati e molto costosi, e dalla tec-
nologia richiesta per lâ€™eï¬€ettiva realizzazione del circuito integrato, che ` e disponibile
solo presso poche silicon foundery nel mondo. Anche la fase di test ` e complessa, dato
che, a meno di usare tecniche complesse e costose come la microscopia elettronica a
contrasto di tensione, non ` e possibile avere accesso ai nodi interni del circuito. La
preparazione di sequenze di dati di ingresso capaci di veriï¬care al meglio la funziona-
lit` a di un circuito ASIC (creazione dei vettori di test) ` e una specialit` a a sÂ´ e sta nte, che
richiede notevoli sforzi anche a livello di ricerca. Un altro svantaggio ` e rapprese ntato
dal â€œturn around timeâ€ (il tempo che trascorre dal momento in cui si inizia il progetto

=== Chunk 660 ===
richiede notevoli sforzi anche a livello di ricerca. Un altro svantaggio ` e rapprese ntato
dal â€œturn around timeâ€ (il tempo che trascorre dal momento in cui si inizia il progetto
al momento in cui il chip ` e eï¬€ettivamente disponibile) piuttosto lungo a causa delle
interazioni, anche abbastanza complesse, che devono aversi tra progettisti e fonderia.
In un ASIC si fa una distinzione tra la parte che svolge tutte le funzioni logiche
caratteristiche del particolare progetto (core) e i pad di I/O, che conteng ono i com-
ponenti necessari per interfacciare il core con lâ€™esterno. La disposizione di tali parti
sul chip ` e illustrata nella ï¬gura che segue, con i pad di I/O che formano una corona
intorno al core.
CORE
218

=== Chunk 661 ===
Gli ASIC si possono distinguere in due categorie principali: i Full-Custom e i Semi-
Custom. Nel caso full-custom tutto il core deve essere progettato, mentre in quello
del semi-custom gli elementi base del core sono gi` a deï¬niti dalla fonderia e il progetto
riguarda sostanzialmente le connessioni tra tali elementi.
Ulteriori distinzioni si possono fare tra i vari tipi di ASIC semi-custom, che si
distinguono nelle categorie principali dei â€œGate Arraysâ€, â€œSea of Gatesâ€ e â€œStandard
Cellsâ€. I â€œGate Arraysâ€ sono costituiti da ï¬le di transistori PMOS e NMOS i quali
possono essere interconnessi tra loro in maniera selezionabile dal progettista. I â€Sea
of Gatesâ€ sono costituiti da un insieme di molti transistori distribuiti in modo meno
regolare che nei â€Gate Arraysâ€. Inï¬ne lâ€™approccio â€Standard Cellsâ€ consiste in un
core formato da celle preprogettate che svolgono funzioni logiche elementari e in
questo caso il progettista deve solo deï¬nire la loro interconnessione.

=== Chunk 662 ===
core formato da celle preprogettate che svolgono funzioni logiche elementari e in
questo caso il progettista deve solo deï¬nire la loro interconnessione.
19.5 Field Programmable Gate Arrays (FPGA)
Come abbiamo visto, la soluzione basata su circuiti ASIC diventa economicamente
conveniente solo nel caso in cui siano previste produzioni di grande volume (in modo
da poter ammortizzare i costi di progetto e di realizzazione delle maschere). Un a p-
proccio che consente di realizzare circuiti digitali anche complessi su un singolo chip
senza dover ricorrere a tecnologie custom ` e rappresentato dalle FPGA (Field Pro-
grammable Gate Arrays), strutture contenenti celle elementari (che realizza no fun-
zioni sia combinatorie sia sequenziali), la cui interconnessione viene deï¬nita tramite
una procedura di programmazione. Lâ€™eï¬€ettiva struttura interna delle FPGA dipende
dal costruttore e pu` o variare anche notevolmente dallâ€™uno allâ€™altro. Per esempio, le

=== Chunk 663 ===
una procedura di programmazione. Lâ€™eï¬€ettiva struttura interna delle FPGA dipende
dal costruttore e pu` o variare anche notevolmente dallâ€™uno allâ€™altro. Per esempio, le
FPGA ACTEL hanno una struttura che ricorda quella â€Standard Cellsâ€ degli ASIC
e sono costituite da blocchi logici di tipo sequenziale o combinatorio allineati secondo
una sequenza opportuna e tra i quali ` e possibile programmare le interconnessioni. Le
FPGA Xilinx, molto utilizzate attualmente, hanno una struttura diversa, rappresen-
tata schematicamente nella ï¬gura che segue, in cui ` e presente una corona esterna di
pad di I/O programmabili detti IOB (Input Output Block).
IOB
IOB
IOB
IOB IOB IOB IOB
PC PC PC PC
PC PC PC PC
PCPCPCPC
CLB CLB CLB
CLBCLBCLB
IOB=Input Output Block     CLB= Configurable Logic Block   
PC=Programmable Connection
Allâ€™interno della corona si ha una matrice di blocchi logici programmabili detti CLB
(Conï¬gurable Logic Block) che possono essere collegati tra loro e con i pad di I/O

=== Chunk 664 ===
PC=Programmable Connection
Allâ€™interno della corona si ha una matrice di blocchi logici programmabili detti CLB
(Conï¬gurable Logic Block) che possono essere collegati tra loro e con i pad di I/O
tramite una rete di connessioni programmabile, ciascuna delle quali ` e controllata da
un bit di conï¬gurazione. La complessit` a della struttura ` e notevole, cos` Ä± come quella
della procedura di programmazione, che coinvolge sia i pad di I/O sia i CLB sia le
connessioni programmabili.
219

=== Chunk 665 ===
Oltre che per la realizzazione di piccole serie, le FPGA si utilizzano anche per
la realizzazione di prototipi di ASIC, data la facilit` a di programmazione e di ripro-
grammazione e la rapidit` a con cui il progetto pu` o essere veriï¬cato, data lâ€™immediata
disponibilit` a sul mercato delle FPGA stesse.
Un esempio particolare di applicazione delle FPGA ` e rappresentato dal TERA-
MAC (sviluppato nellâ€™ambito di una collaborazione tra Hewlett-Packard e University
of California at Los Angeles), un calcolatore riconï¬gurabile basato su una struttura
a matrice di FPGA scelte in maniera che alcune di esse siano sicuramente difetto-
se e connesse con un cablaggio non aï¬ƒdabile al 100%. Un software appositamente
realizzato va a esaminare la struttura hardware del TERAMAC, individuando i com-
ponenti non funzionanti e conï¬gura le FPGA in modo da realizzare un computer
operante in modo corretto. Se durante il funzionamento intervengono altri guast i

=== Chunk 666 ===
ponenti non funzionanti e conï¬gura le FPGA in modo da realizzare un computer
operante in modo corretto. Se durante il funzionamento intervengono altri guast i
oppure vengono addirittura tolte delle schede, si pu` o far girare di nuovo il software
in questione e ottenere ancora un computer funzionante, anche se con prestazioni un
poâ€™ inferiori. Lo scopo del TERAMAC ` e di tipo dimostrativo, per far vedere come sia
possibile, purchÂ´ e si preveda un margine suï¬ƒciente di ridondanza, realizzare sistemi
correttamente funzionanti anche a partire da componenti che siano in parte difetto si.
220

