0.7
2020.2
Nov 14 2025
12:36:23
/home/jose/Área de trabalho/bare_riscv/rtl/components/adder.sv,1770561095,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/alu_decoder.sv,,adder,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/alu.sv,1771202481,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/data_memory.sv,,alu,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/alu_decoder.sv,1771200278,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/alu.sv,,alu_decoder,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/data_memory.sv,1770914478,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/extend.sv,,data_memory,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/extend.sv,1771088179,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/flopr.sv,,extend,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/flopr.sv,1770583645,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/imm_gen.sv,,flopr,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/imm_gen.sv,1770916017,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/instruction_memory.sv,,imm_gen,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/instruction_memory.sv,1771030963,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/main_decoder.sv,,instruction_memory,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/main_decoder.sv,1771177787,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/mux2.sv,,main_decoder,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/mux2.sv,1770561955,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/mux3.sv,,mux2,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/mux3.sv,1771088252,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/program_counter.sv,,mux3,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/program_counter.sv,1771088286,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/reg_file.sv,,program_counter,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/reg_file.sv,1771088430,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/riscv_core.sv,,reg_file,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/riscv_core.sv,1771162807,systemVerilog,,/home/jose/Área de trabalho/bare_riscv/rtl/components/top.sv,,riscv_core,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/components/top.sv,1771085921,systemVerilog,,,,top,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/rtl/defines/riscv_pkg.sv,1771201311,systemVerilog,/home/jose/Área de trabalho/bare_riscv/rtl/components/alu.sv;/home/jose/Área de trabalho/bare_riscv/rtl/components/alu_decoder.sv;/home/jose/Área de trabalho/bare_riscv/rtl/components/main_decoder.sv;/home/jose/Área de trabalho/bare_riscv/rtl/components/riscv_core.sv,,,riscv_pkg,,,,,,,,
/home/jose/Área de trabalho/bare_riscv/tb/sanity/top_tb.sv,1771089060,systemVerilog,,,,top_tb,,,,,,,,
