/* 
 * Do not change Module name 
*/
module halfadd(S,C,A,B); //İKİNCİ PART HALF ADD EKLEDİK
    input A,B;
    output S,C; 
    //halfadd and ve xor gatelerinin bir örneğini içerir. 
    xor xorl (S,A,B); //girilen ilk argüman çıktıdır. kalanlar girdilerdir. 
    and and1 (C,A,B);
endmodule 

module main; //İLK PART 
  reg A,B ; //kayıt tanımladık bı kayıtlar bitin depolanmasını ve atanmasını sağlar
  wire S,C ; // kablo tanımladık
  halfadd half1(S,C,A,B);
  
  initial
    begin
        A= 0;
        B= 1;
        #5 ; // wait 5 time units.
      $display("Sum =", S);
      $display("Carry =", C);
      $finish ;
    end
endmodule
