#Substrate Graph
# noVertices
40
# noArcs
120
# Vertices: id availableCpu routingCapacity isCenter
0 468 468 1
1 450 450 1
2 468 468 1
3 279 279 1
4 561 561 1
5 747 747 1
6 262 262 1
7 150 150 0
8 586 586 1
9 336 336 1
10 336 336 0
11 125 125 0
12 243 243 1
13 100 100 0
14 298 298 1
15 150 150 0
16 261 261 1
17 468 468 1
18 150 150 0
19 279 279 1
20 243 243 1
21 150 150 0
22 418 418 1
23 687 687 1
24 125 125 0
25 150 150 0
26 100 100 0
27 75 75 0
28 212 212 0
29 150 150 0
30 243 243 1
31 150 150 0
32 125 125 0
33 150 150 0
34 655 655 1
35 261 261 1
36 37 37 0
37 125 125 0
38 150 150 0
39 25 25 0
# Arcs: idS idT delay bandwidth
0 1 2 125
0 2 2 125
0 3 1 93
0 4 16 125
3 0 1 93
3 5 2 93
3 2 2 93
14 10 1 112
14 8 1 93
14 4 1 93
16 17 2 93
16 18 1 75
16 19 2 93
21 8 1 75
21 4 1 75
17 5 1 125
17 2 1 125
17 16 2 93
17 22 2 125
18 1 2 75
18 16 1 75
2 0 2 125
2 17 1 125
2 3 2 93
2 23 1 125
10 8 1 112
10 14 1 112
10 4 1 112
24 8 2 75
24 25 8 50
25 26 3 50
25 27 1 50
25 24 8 50
13 11 1 50
13 28 1 50
9 29 1 75
9 12 1 93
9 30 3 93
9 31 3 75
11 20 21 75
11 13 1 50
33 34 43 75
33 35 1 75
36 34 4 37
12 29 1 75
12 7 2 75
12 9 1 93
35 33 1 75
35 19 43 93
35 22 44 93
15 30 1 75
15 8 8 75
37 6 3 75
37 28 1 50
20 11 21 75
20 5 1 93
20 38 2 75
28 37 1 50
28 6 3 112
28 13 1 50
27 39 11 25
27 25 1 50
38 20 2 75
38 22 1 75
6 37 3 75
6 28 3 112
6 7 1 75
7 12 2 75
7 6 1 75
5 34 1 187
5 20 1 93
5 17 1 125
5 3 2 93
5 19 1 93
5 23 1 156
39 27 11 25
30 31 1 75
30 9 3 93
30 15 1 75
31 30 1 75
31 9 3 75
22 35 44 93
22 17 2 125
22 38 1 75
22 23 2 125
32 34 4 75
32 26 11 50
26 32 11 50
26 25 3 50
29 12 1 75
29 9 1 75
34 1 1 125
34 36 4 37
34 33 43 75
34 5 1 187
34 32 4 75
34 23 1 156
19 35 43 93
19 5 1 93
19 16 2 93
23 1 1 125
23 34 1 156
23 5 1 156
23 2 1 125
23 22 2 125
1 34 1 125
1 0 2 125
1 18 2 75
1 23 1 125
8 10 1 112
8 14 1 93
8 24 2 75
8 15 8 75
8 4 1 156
8 21 1 75
4 0 16 125
4 10 1 112
4 14 1 93
4 8 1 156
4 21 1 75
