<!--
::METADATA::
type: detailed_solution
topic_id: vhdl-04-sentencias-concurrentes
problem_id: 2.1
file_id: solucion-problema-2-1
status: complete
audience: student
last_updated: 2026-01-03
difficulty: 2
tags: [solucion, VHDL, when-else, with-select, MUX]
-->

> ğŸ  **NavegaciÃ³n:** [â† Ãndice](./README.md) | [Problema 2.2 â†’](./VHDL-04-Sol-Problema-2.2.md)

---

# SoluciÃ³n Detallada: Problema 2.1

## Enunciado
Implementar un multiplexor 4:1 de 8 bits usando:
- a) Sentencia `when-else`
- b) Sentencia `with-select`

Comparar ambas implementaciones.

---

## Paso 1: Interfaz del Multiplexor

```
           â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
  D0 â”€â”€â”€â”€â”€â”€â”¤                 â”‚
  D1 â”€â”€â”€â”€â”€â”€â”¤     MUX 4:1     â”œâ”€â”€â”€â”€â”€â”€ Y
  D2 â”€â”€â”€â”€â”€â”€â”¤     8 bits      â”‚
  D3 â”€â”€â”€â”€â”€â”€â”¤                 â”‚
           â””â”€â”€â”€â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                   â”‚
              SEL[1:0]
```

| Puerto | Tipo | DescripciÃ³n |
|--------|------|-------------|
| D0-D3 | in std_logic_vector(7:0) | Entradas de datos |
| SEL | in std_logic_vector(1:0) | SelecciÃ³n |
| Y | out std_logic_vector(7:0) | Salida |

---

## Paso 2: SoluciÃ³n con `when-else`

### CaracterÃ­sticas de `when-else`
- AsignaciÃ³n condicional **priorizada**
- Las condiciones se evalÃºan en orden
- Primera condiciÃ³n verdadera gana
- Similar a `if-elsif-else`

### CÃ³digo VHDL

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity mux_4to1_when is
    port (
        D0, D1, D2, D3 : in  std_logic_vector(7 downto 0);
        SEL            : in  std_logic_vector(1 downto 0);
        Y              : out std_logic_vector(7 downto 0)
    );
end entity mux_4to1_when;

architecture when_else of mux_4to1_when is
begin
    Y <= D0 when SEL = "00" else
         D1 when SEL = "01" else
         D2 when SEL = "10" else
         D3 when SEL = "11" else
         (others => 'X');  -- Manejo de metavalores
end architecture when_else;
```

### Diagrama de Prioridad

```
SEL="00"? â”€â–º SÃ­ â”€â–º Y = D0
    â”‚
    No
    â”‚
    â–¼
SEL="01"? â”€â–º SÃ­ â”€â–º Y = D1
    â”‚
    No
    â”‚
    â–¼
SEL="10"? â”€â–º SÃ­ â”€â–º Y = D2
    â”‚
    No
    â”‚
    â–¼
SEL="11"? â”€â–º SÃ­ â”€â–º Y = D3
    â”‚
    No
    â”‚
    â–¼
Y = "XXXXXXXX"
```

---

## Paso 3: SoluciÃ³n con `with-select`

### CaracterÃ­sticas de `with-select`
- AsignaciÃ³n basada en **selecciÃ³n paralela**
- Todas las opciones son mutuamente exclusivas
- No hay prioridad implÃ­cita
- Similar a `case` pero concurrente

### CÃ³digo VHDL

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity mux_4to1_select is
    port (
        D0, D1, D2, D3 : in  std_logic_vector(7 downto 0);
        SEL            : in  std_logic_vector(1 downto 0);
        Y              : out std_logic_vector(7 downto 0)
    );
end entity mux_4to1_select;

architecture with_select of mux_4to1_select is
begin
    with SEL select
        Y <= D0 when "00",
             D1 when "01",
             D2 when "10",
             D3 when "11",
             (others => 'X') when others;
end architecture with_select;
```

### Diagrama de SelecciÃ³n Paralela

```
           â”Œâ”€â”€â–º "00" â†’ Y = D0
           â”‚
           â”œâ”€â”€â–º "01" â†’ Y = D1
SEL â”€â”€â”€â”€â”€â”€â”€â”¤
           â”œâ”€â”€â–º "10" â†’ Y = D2
           â”‚
           â”œâ”€â”€â–º "11" â†’ Y = D3
           â”‚
           â””â”€â”€â–º others â†’ Y = "X...X"
```

---

## Paso 4: ComparaciÃ³n

| Aspecto | `when-else` | `with-select` |
|---------|:-----------:|:-------------:|
| EvaluaciÃ³n | Priorizada (secuencial) | Paralela |
| Condiciones | Cualquier expresiÃ³n | Solo igualdad |
| SÃ­ntesis | Puede generar cascada | Genera MUX directo |
| `others` | Opcional (Ãºltimo `else`) | Requerido |
| Legibilidad | Mejor para rangos | Mejor para valores discretos |
| Velocidad | Similar (optimizado) | Similar (optimizado) |

### CuÃ¡ndo usar cada uno

| Escenario | Recomendado |
|-----------|-------------|
| SelecciÃ³n por valor discreto | `with-select` |
| Condiciones con rangos | `when-else` |
| Prioridades explÃ­citas | `when-else` |
| Decodificador simple | `with-select` |
| LÃ³gica de comparaciÃ³n compleja | `when-else` |

---

## Paso 5: Ejemplos Avanzados

### `when-else` con rangos (Priority Encoder)

```vhdl
-- Encoder de prioridad
Y <= "11" when REQ(3) = '1' else  -- Mayor prioridad
     "10" when REQ(2) = '1' else
     "01" when REQ(1) = '1' else
     "00" when REQ(0) = '1' else
     "00";

VALID <= '1' when REQ /= "0000" else '0';
```

### `with-select` con mÃºltiples valores

```vhdl
-- Decodificador 7 segmentos
with DIGIT select
    SEGMENTS <= "1111110" when "0000",  -- 0
                "0110000" when "0001",  -- 1
                "1101101" when "0010",  -- 2
                "1111001" when "0011",  -- 3
                "0110011" when "0100",  -- 4
                "1011011" when "0101",  -- 5
                "1011111" when "0110",  -- 6
                "1110000" when "0111",  -- 7
                "1111111" when "1000",  -- 8
                "1111011" when "1001",  -- 9
                "0000000" when others;
```

### `with-select` con rangos (alternativa menos comÃºn)

```vhdl
-- Usando '|' para mÃºltiples valores
with OPCODE select
    ALU_OP <= "00" when "0000" | "0001",  -- ADD o SUB
              "01" when "0010" | "0011",  -- AND o OR
              "10" when "0100",           -- NOT
              "11" when others;
```

---

## Testbench

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity tb_mux_4to1 is
end entity;

architecture test of tb_mux_4to1 is
    signal D0, D1, D2, D3, Y_when, Y_select : std_logic_vector(7 downto 0);
    signal SEL : std_logic_vector(1 downto 0);
begin
    -- DUT when-else
    DUT1: entity work.mux_4to1_when
        port map (D0, D1, D2, D3, SEL, Y_when);
    
    -- DUT with-select
    DUT2: entity work.mux_4to1_select
        port map (D0, D1, D2, D3, SEL, Y_select);
    
    process
    begin
        -- Valores de prueba
        D0 <= x"AA";
        D1 <= x"BB";
        D2 <= x"CC";
        D3 <= x"DD";
        
        -- Test cada selecciÃ³n
        for i in 0 to 3 loop
            SEL <= std_logic_vector(to_unsigned(i, 2));
            wait for 10 ns;
            
            -- Verificar que ambos dan el mismo resultado
            assert Y_when = Y_select
                report "Diferencia entre when-else y with-select para SEL=" 
                       & integer'image(i)
                severity error;
        end loop;
        
        report "Test completado" severity note;
        wait;
    end process;
end architecture;
```

---

## Conceptos Clave

| Concepto | DescripciÃ³n |
|----------|-------------|
| Concurrente | Ambas sentencias se ejecutan en paralelo |
| `others` | Manejo obligatorio en `with-select` |
| Metavalores | `'X'`, `'U'`, `'Z'` para simulaciÃ³n |
| SÃ­ntesis | Ambos generan lÃ³gica similar |

---

## Errores Comunes

| Error | Causa | SoluciÃ³n |
|-------|-------|----------|
| Falta `others` | `with-select` incompleto | Agregar `when others` |
| Condiciones solapadas | `when-else` ambiguo | Ordenar por prioridad |
| Latch inferido | Falta caso por defecto | Cubrir todos los casos |
| Tipo incompatible | Comparar tipos distintos | Usar conversiÃ³n |

---

> ğŸ’¡ **Tip:** Las herramientas de sÃ­ntesis modernas optimizan ambas estructuras de manera similar, asÃ­ que elige la que sea mÃ¡s legible para tu caso.
