TimeQuest Timing Analyzer report for audio_codec
Wed Jan 29 20:07:42 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; audio_codec                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 110.46 MHz ; 110.46 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -8.053 ; -7091.151     ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -2.064 ; -4517.717          ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.053 ; debounce:debounce_unit0|q_reg[0]        ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.098      ;
; -8.050 ; debounce:debounce_unit0|q_reg[0]        ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.095      ;
; -7.977 ; debounce:debounce_unit0|q_reg[0]        ; i2c_packet_reg[11]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.022      ;
; -7.970 ; debounce:debounce_unit0|q_reg[0]        ; i2c_packet_reg[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.015      ;
; -7.966 ; debounce:debounce_unit0|q_reg[1]        ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.011      ;
; -7.963 ; debounce:debounce_unit0|q_reg[1]        ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 9.008      ;
; -7.940 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.985      ;
; -7.896 ; debounce:debounce_unit0|q_reg[0]        ; i2c_packet_reg[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.941      ;
; -7.890 ; debounce:debounce_unit0|q_reg[1]        ; i2c_packet_reg[11]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.935      ;
; -7.883 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.927      ;
; -7.883 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.927      ;
; -7.883 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.927      ;
; -7.883 ; debounce:debounce_unit0|q_reg[1]        ; i2c_packet_reg[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.928      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.866 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.910      ;
; -7.856 ; debounce:debounce_unit0|state_reg.one   ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.900      ;
; -7.853 ; debounce:debounce_unit0|state_reg.one   ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.897      ;
; -7.853 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.898      ;
; -7.832 ; debounce:debounce_unit0|q_reg[2]        ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.877      ;
; -7.829 ; debounce:debounce_unit0|q_reg[2]        ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.874      ;
; -7.816 ; debounce:debounce_unit0|q_reg[5]        ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 8.858      ;
; -7.813 ; debounce:debounce_unit0|q_reg[5]        ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 8.855      ;
; -7.809 ; debounce:debounce_unit0|q_reg[1]        ; i2c_packet_reg[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.854      ;
; -7.796 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.840      ;
; -7.796 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.840      ;
; -7.796 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.840      ;
; -7.780 ; debounce:debounce_unit0|state_reg.one   ; i2c_packet_reg[11]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.824      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.779 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.823      ;
; -7.773 ; debounce:debounce_unit0|state_reg.one   ; i2c_packet_reg[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.817      ;
; -7.756 ; debounce:debounce_unit0|q_reg[2]        ; i2c_packet_reg[11]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.801      ;
; -7.749 ; debounce:debounce_unit0|q_reg[2]        ; i2c_packet_reg[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.794      ;
; -7.743 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.787      ;
; -7.740 ; debounce:debounce_unit0|q_reg[5]        ; i2c_packet_reg[11]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 8.782      ;
; -7.736 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.781      ;
; -7.733 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.778      ;
; -7.733 ; debounce:debounce_unit0|q_reg[5]        ; i2c_packet_reg[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 8.775      ;
; -7.719 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.764      ;
; -7.716 ; debounce:debounce_unit0|q_reg[3]        ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.761      ;
; -7.713 ; debounce:debounce_unit0|q_reg[3]        ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.758      ;
; -7.703 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 8.745      ;
; -7.699 ; debounce:debounce_unit0|state_reg.one   ; i2c_packet_reg[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.743      ;
; -7.686 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.729      ;
; -7.686 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.729      ;
; -7.686 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.729      ;
; -7.675 ; debounce:debounce_unit0|q_reg[2]        ; i2c_packet_reg[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.720      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.669 ; debounce:debounce_unit0|state_reg.one   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 8.712      ;
; -7.662 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.706      ;
; -7.662 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.706      ;
; -7.662 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.706      ;
; -7.659 ; debounce:debounce_unit0|q_reg[5]        ; i2c_packet_reg[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 8.701      ;
; -7.649 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.694      ;
; -7.646 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.687      ;
; -7.646 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.687      ;
; -7.646 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.687      ;
; -7.646 ; debounce:debounce_unit0|q_reg[1]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.691      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|q_reg[2]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.645 ; debounce:debounce_unit0|state_reg.wait1 ; i2c_packet_reg[10]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.689      ;
; -7.642 ; debounce:debounce_unit0|state_reg.wait1 ; i2c_packet_reg[12]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 8.686      ;
; -7.640 ; debounce:debounce_unit0|q_reg[3]        ; i2c_packet_reg[11]                             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.685      ;
; -7.633 ; debounce:debounce_unit0|q_reg[3]        ; i2c_packet_reg[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.678      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.629 ; debounce:debounce_unit0|q_reg[5]        ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 8.670      ;
; -7.605 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.650      ;
; -7.605 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.650      ;
; -7.605 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.650      ;
; -7.605 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.650      ;
; -7.605 ; debounce:debounce_unit0|q_reg[0]        ; codec_top:codec_unit|i2c:i2c_unit|data_reg[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 8.650      ;
+--------+-----------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                 ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[0]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[1]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[0]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[1]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[2]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|adc_dac:dac_adc_unit|lr_reg[0]   ; codec_top:codec_unit|adc_dac:dac_adc_unit|lr_reg[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_dac_unit|empty_reg     ; codec_top:codec_unit|fifo:fifo_dac_unit|empty_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|state_reg.zero                ; debounce:debounce_unit0|state_reg.zero                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|state_reg.wait1               ; debounce:debounce_unit0|state_reg.wait1               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|state_reg.wait0               ; debounce:debounce_unit0|state_reg.wait0               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[1]                      ; debounce:debounce_unit0|q_reg[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[2]                      ; debounce:debounce_unit0|q_reg[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[3]                      ; debounce:debounce_unit0|q_reg[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[4]                      ; debounce:debounce_unit0|q_reg[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[5]                      ; debounce:debounce_unit0|q_reg[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[6]                      ; debounce:debounce_unit0|q_reg[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[7]                      ; debounce:debounce_unit0|q_reg[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[10]                     ; debounce:debounce_unit0|q_reg[10]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[11]                     ; debounce:debounce_unit0|q_reg[11]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[13]                     ; debounce:debounce_unit0|q_reg[13]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[14]                     ; debounce:debounce_unit0|q_reg[14]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[15]                     ; debounce:debounce_unit0|q_reg[15]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[16]                     ; debounce:debounce_unit0|q_reg[16]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit0|q_reg[20]                     ; debounce:debounce_unit0|q_reg[20]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[0]                      ; debounce:debounce_unit2|q_reg[0]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[1]                      ; debounce:debounce_unit2|q_reg[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[3]                      ; debounce:debounce_unit2|q_reg[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[4]                      ; debounce:debounce_unit2|q_reg[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[5]                      ; debounce:debounce_unit2|q_reg[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[6]                      ; debounce:debounce_unit2|q_reg[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[7]                      ; debounce:debounce_unit2|q_reg[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[12]                     ; debounce:debounce_unit2|q_reg[12]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[13]                     ; debounce:debounce_unit2|q_reg[13]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[14]                     ; debounce:debounce_unit2|q_reg[14]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[15]                     ; debounce:debounce_unit2|q_reg[15]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[16]                     ; debounce:debounce_unit2|q_reg[16]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[17]                     ; debounce:debounce_unit2|q_reg[17]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[18]                     ; debounce:debounce_unit2|q_reg[18]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[19]                     ; debounce:debounce_unit2|q_reg[19]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|q_reg[20]                     ; debounce:debounce_unit2|q_reg[20]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|state_reg.zero                ; debounce:debounce_unit2|state_reg.zero                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|state_reg.wait1               ; debounce:debounce_unit2|state_reg.wait1               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|state_reg.one                 ; debounce:debounce_unit2|state_reg.one                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit2|state_reg.wait0               ; debounce:debounce_unit2|state_reg.wait0               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[19]                     ; debounce:debounce_unit1|q_reg[19]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[18]                     ; debounce:debounce_unit1|q_reg[18]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[16]                     ; debounce:debounce_unit1|q_reg[16]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[17]                     ; debounce:debounce_unit1|q_reg[17]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[2]                      ; debounce:debounce_unit1|q_reg[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[1]                      ; debounce:debounce_unit1|q_reg[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[3]                      ; debounce:debounce_unit1|q_reg[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[7]                      ; debounce:debounce_unit1|q_reg[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[4]                      ; debounce:debounce_unit1|q_reg[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|q_reg[11]                     ; debounce:debounce_unit1|q_reg[11]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|state_reg.zero                ; debounce:debounce_unit1|state_reg.zero                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|state_reg.wait1               ; debounce:debounce_unit1|state_reg.wait1               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|state_reg.one                 ; debounce:debounce_unit1|state_reg.one                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; debounce:debounce_unit1|state_reg.wait0               ; debounce:debounce_unit1|state_reg.wait0               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[2]  ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|full_reg      ; codec_top:codec_unit|fifo:fifo_adc_unit|full_reg      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[2]  ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_adc_unit|empty_reg     ; codec_top:codec_unit|fifo:fifo_adc_unit|empty_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; conf_cnt_reg[0]                                       ; conf_cnt_reg[0]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; conf_cnt_reg[1]                                       ; conf_cnt_reg[1]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; conf_cnt_reg[2]                                       ; conf_cnt_reg[2]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; conf_cnt_reg[3]                                       ; conf_cnt_reg[3]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.idle      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.idle      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.start     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.start     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_begin ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_begin ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_packet_reg[18]                                    ; i2c_packet_reg[18]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; i2c_packet_reg[8]                                     ; i2c_packet_reg[8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vol_reg[0]                                            ; vol_reg[0]                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|data_reg[0]         ; codec_top:codec_unit|i2c:i2c_unit|data_reg[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vol_reg[1]                                            ; vol_reg[1]                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vol_reg[2]                                            ; vol_reg[2]                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|ack_reg             ; codec_top:codec_unit|i2c:i2c_unit|ack_reg             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[0]         ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[1]         ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data1     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data1     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data2     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data2     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data3     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data3     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[0]          ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[1]          ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[2]          ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack1      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack1      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack2      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack3      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack3      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_end   ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_end   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.stop      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.stop      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.turn      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.turn      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; state_reg.wait0                                       ; state_reg.wait0                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; state_reg.wait1                                       ; state_reg.wait1                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT ; CLOCK_50   ; 4.806  ; 4.806  ; Rise       ; CLOCK_50        ;
; I2C_SDAT   ; CLOCK_50   ; 4.923  ; 4.923  ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 12.854 ; 12.854 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; 12.854 ; 12.854 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; 11.938 ; 11.938 ; Rise       ; CLOCK_50        ;
;  KEY[3]    ; CLOCK_50   ; 11.089 ; 11.089 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 3.753  ; 3.753  ; Rise       ; CLOCK_50        ;
;  SW[0]     ; CLOCK_50   ; 3.753  ; 3.753  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT ; CLOCK_50   ; -4.558 ; -4.558 ; Rise       ; CLOCK_50        ;
; I2C_SDAT   ; CLOCK_50   ; -4.675 ; -4.675 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -4.542 ; -4.542 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; -4.964 ; -4.964 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; -5.022 ; -5.022 ; Rise       ; CLOCK_50        ;
;  KEY[3]    ; CLOCK_50   ; -4.542 ; -4.542 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; -0.620 ; -0.620 ; Rise       ; CLOCK_50        ;
;  SW[0]     ; CLOCK_50   ; -0.620 ; -0.620 ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCLRCK ; CLOCK_50   ; 9.834  ; 9.834  ; Rise       ; CLOCK_50        ;
; AUD_BCLK    ; CLOCK_50   ; 9.809  ; 9.809  ; Rise       ; CLOCK_50        ;
; AUD_DACDAT  ; CLOCK_50   ; 8.608  ; 8.608  ; Rise       ; CLOCK_50        ;
; AUD_DACLRCK ; CLOCK_50   ; 9.884  ; 9.884  ; Rise       ; CLOCK_50        ;
; AUD_XCK     ; CLOCK_50   ; 10.113 ; 10.113 ; Rise       ; CLOCK_50        ;
; I2C_SCLK    ; CLOCK_50   ; 9.355  ; 9.355  ; Rise       ; CLOCK_50        ;
; I2C_SDAT    ; CLOCK_50   ; 9.583  ; 9.583  ; Rise       ; CLOCK_50        ;
; LEDG[*]     ; CLOCK_50   ; 8.916  ; 8.916  ; Rise       ; CLOCK_50        ;
;  LEDG[0]    ; CLOCK_50   ; 8.916  ; 8.916  ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCLRCK ; CLOCK_50   ; 9.834  ; 9.834  ; Rise       ; CLOCK_50        ;
; AUD_BCLK    ; CLOCK_50   ; 9.809  ; 9.809  ; Rise       ; CLOCK_50        ;
; AUD_DACDAT  ; CLOCK_50   ; 8.608  ; 8.608  ; Rise       ; CLOCK_50        ;
; AUD_DACLRCK ; CLOCK_50   ; 9.884  ; 9.884  ; Rise       ; CLOCK_50        ;
; AUD_XCK     ; CLOCK_50   ; 10.113 ; 10.113 ; Rise       ; CLOCK_50        ;
; I2C_SCLK    ; CLOCK_50   ; 9.355  ; 9.355  ; Rise       ; CLOCK_50        ;
; I2C_SDAT    ; CLOCK_50   ; 9.583  ; 9.583  ; Rise       ; CLOCK_50        ;
; LEDG[*]     ; CLOCK_50   ; 8.916  ; 8.916  ; Rise       ; CLOCK_50        ;
;  LEDG[0]    ; CLOCK_50   ; 8.916  ; 8.916  ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.439 ; -2007.318     ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.627 ; -3589.836          ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.439 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.477      ;
; -2.439 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.477      ;
; -2.439 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.477      ;
; -2.430 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; i2c_packet_reg[12]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.469      ;
; -2.429 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; i2c_packet_reg[10]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.468      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; i2c_packet_reg[11]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.448      ;
; -2.409 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.447      ;
; -2.406 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; i2c_packet_reg[1]                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.445      ;
; -2.397 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.433      ;
; -2.397 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.433      ;
; -2.397 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.433      ;
; -2.395 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[1]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.433      ;
; -2.395 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[6]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.433      ;
; -2.395 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[8]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.433      ;
; -2.388 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; i2c_packet_reg[12]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.425      ;
; -2.387 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; i2c_packet_reg[10]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.424      ;
; -2.386 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; i2c_packet_reg[12]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.425      ;
; -2.385 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; i2c_packet_reg[10]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.424      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg0  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg1  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg2  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg3  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg4  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg5  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg6  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg7  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg8  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg9  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg10 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.384 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg11 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.352      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg0  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg1  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg2  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg3  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg4  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg5  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg6  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg7  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg8  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg9  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg10 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.383 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a27~portb_address_reg11 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.351      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg0  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg1  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg2  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg3  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg4  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg5  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg6  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg7  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg8  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg9  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg10 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.377 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a21~portb_address_reg11 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[4][21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.334      ;
; -2.376 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; i2c_packet_reg[6]                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.415      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; i2c_packet_reg[11]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.404      ;
; -2.367 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[0]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[1]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[2]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[3]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[4]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[6]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[7]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; i2c_packet_reg[11]                                       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.404      ;
; -2.365 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|c_reg[5]               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 3.403      ;
; -2.364 ; debounce:debounce_unit0|q_reg[5]                                                                                   ; i2c_packet_reg[1]                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 3.401      ;
; -2.362 ; debounce:debounce_unit0|q_reg[1]                                                                                   ; i2c_packet_reg[1]                                        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.401      ;
; -2.358 ; debounce:debounce_unit0|q_reg[0]                                                                                   ; codec_top:codec_unit|i2c:i2c_unit|data_reg[2]            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.397      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg0  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg1  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg2  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg3  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg4  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg5  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg6  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg7  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg8  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg9  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg10 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.350 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg11 ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[1][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.313      ;
; -2.348 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg0  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.311      ;
; -2.348 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg1  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.311      ;
; -2.348 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg2  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.311      ;
; -2.348 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg3  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.311      ;
; -2.348 ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a15~portb_address_reg4  ; codec_top:codec_unit|fifo:fifo_dac_unit|array_reg[0][15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.311      ;
+--------+--------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                 ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[0]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[1]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|m_reg[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[0]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[1]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[2]    ; codec_top:codec_unit|adc_dac:dac_adc_unit|b_reg[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|adc_dac:dac_adc_unit|lr_reg[0]   ; codec_top:codec_unit|adc_dac:dac_adc_unit|lr_reg[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_dac_unit|w_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_dac_unit|empty_reg     ; codec_top:codec_unit|fifo:fifo_dac_unit|empty_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|state_reg.zero                ; debounce:debounce_unit0|state_reg.zero                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|state_reg.wait1               ; debounce:debounce_unit0|state_reg.wait1               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|state_reg.wait0               ; debounce:debounce_unit0|state_reg.wait0               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[1]                      ; debounce:debounce_unit0|q_reg[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[2]                      ; debounce:debounce_unit0|q_reg[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[3]                      ; debounce:debounce_unit0|q_reg[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[4]                      ; debounce:debounce_unit0|q_reg[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[5]                      ; debounce:debounce_unit0|q_reg[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[6]                      ; debounce:debounce_unit0|q_reg[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[7]                      ; debounce:debounce_unit0|q_reg[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[10]                     ; debounce:debounce_unit0|q_reg[10]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[11]                     ; debounce:debounce_unit0|q_reg[11]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[13]                     ; debounce:debounce_unit0|q_reg[13]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[14]                     ; debounce:debounce_unit0|q_reg[14]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[15]                     ; debounce:debounce_unit0|q_reg[15]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[16]                     ; debounce:debounce_unit0|q_reg[16]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit0|q_reg[20]                     ; debounce:debounce_unit0|q_reg[20]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[0]                      ; debounce:debounce_unit2|q_reg[0]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[1]                      ; debounce:debounce_unit2|q_reg[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[3]                      ; debounce:debounce_unit2|q_reg[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[4]                      ; debounce:debounce_unit2|q_reg[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[5]                      ; debounce:debounce_unit2|q_reg[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[6]                      ; debounce:debounce_unit2|q_reg[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[7]                      ; debounce:debounce_unit2|q_reg[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[12]                     ; debounce:debounce_unit2|q_reg[12]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[13]                     ; debounce:debounce_unit2|q_reg[13]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[14]                     ; debounce:debounce_unit2|q_reg[14]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[15]                     ; debounce:debounce_unit2|q_reg[15]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[16]                     ; debounce:debounce_unit2|q_reg[16]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[17]                     ; debounce:debounce_unit2|q_reg[17]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[18]                     ; debounce:debounce_unit2|q_reg[18]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[19]                     ; debounce:debounce_unit2|q_reg[19]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|q_reg[20]                     ; debounce:debounce_unit2|q_reg[20]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|state_reg.zero                ; debounce:debounce_unit2|state_reg.zero                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|state_reg.wait1               ; debounce:debounce_unit2|state_reg.wait1               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|state_reg.one                 ; debounce:debounce_unit2|state_reg.one                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit2|state_reg.wait0               ; debounce:debounce_unit2|state_reg.wait0               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[19]                     ; debounce:debounce_unit1|q_reg[19]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[18]                     ; debounce:debounce_unit1|q_reg[18]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[16]                     ; debounce:debounce_unit1|q_reg[16]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[17]                     ; debounce:debounce_unit1|q_reg[17]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[2]                      ; debounce:debounce_unit1|q_reg[2]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[1]                      ; debounce:debounce_unit1|q_reg[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[3]                      ; debounce:debounce_unit1|q_reg[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[7]                      ; debounce:debounce_unit1|q_reg[7]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[4]                      ; debounce:debounce_unit1|q_reg[4]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|q_reg[11]                     ; debounce:debounce_unit1|q_reg[11]                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|state_reg.zero                ; debounce:debounce_unit1|state_reg.zero                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|state_reg.wait1               ; debounce:debounce_unit1|state_reg.wait1               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|state_reg.one                 ; debounce:debounce_unit1|state_reg.one                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:debounce_unit1|state_reg.wait0               ; debounce:debounce_unit1|state_reg.wait0               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[2]  ; codec_top:codec_unit|fifo:fifo_adc_unit|r_ptr_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[0]  ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|full_reg      ; codec_top:codec_unit|fifo:fifo_adc_unit|full_reg      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[2]  ; codec_top:codec_unit|fifo:fifo_adc_unit|w_ptr_reg[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_adc_unit|empty_reg     ; codec_top:codec_unit|fifo:fifo_adc_unit|empty_reg     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; conf_cnt_reg[0]                                       ; conf_cnt_reg[0]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; conf_cnt_reg[1]                                       ; conf_cnt_reg[1]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; conf_cnt_reg[2]                                       ; conf_cnt_reg[2]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; conf_cnt_reg[3]                                       ; conf_cnt_reg[3]                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.idle      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.idle      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.start     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.start     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_begin ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_begin ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_packet_reg[18]                                    ; i2c_packet_reg[18]                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_packet_reg[8]                                     ; i2c_packet_reg[8]                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vol_reg[0]                                            ; vol_reg[0]                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|data_reg[0]         ; codec_top:codec_unit|i2c:i2c_unit|data_reg[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vol_reg[1]                                            ; vol_reg[1]                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vol_reg[2]                                            ; vol_reg[2]                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|ack_reg             ; codec_top:codec_unit|i2c:i2c_unit|ack_reg             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[0]         ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[1]         ; codec_top:codec_unit|i2c:i2c_unit|byte_reg[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data1     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data1     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data2     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data2     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data3     ; codec_top:codec_unit|i2c:i2c_unit|state_reg.data3     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[0]          ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[1]          ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[2]          ; codec_top:codec_unit|i2c:i2c_unit|bit_reg[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack1      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack1      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack2      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack3      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.ack3      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_end   ; codec_top:codec_unit|i2c:i2c_unit|state_reg.scl_end   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.stop      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.stop      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|i2c:i2c_unit|state_reg.turn      ; codec_top:codec_unit|i2c:i2c_unit|state_reg.turn      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.wait0                                       ; state_reg.wait0                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state_reg.wait1                                       ; state_reg.wait1                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[1]  ; codec_top:codec_unit|fifo:fifo_dac_unit|r_ptr_reg[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; altera_one_port_ram:ram_unit|altsyncram:ram_rtl_0|altsyncram_k1h1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; AUD_ADCDAT ; CLOCK_50   ; 2.176 ; 2.176 ; Rise       ; CLOCK_50        ;
; I2C_SDAT   ; CLOCK_50   ; 2.214 ; 2.214 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 5.175 ; 5.175 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; 5.175 ; 5.175 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; 4.831 ; 4.831 ; Rise       ; CLOCK_50        ;
;  KEY[3]    ; CLOCK_50   ; 4.457 ; 4.457 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.896 ; 0.896 ; Rise       ; CLOCK_50        ;
;  SW[0]     ; CLOCK_50   ; 0.896 ; 0.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT ; CLOCK_50   ; -2.056 ; -2.056 ; Rise       ; CLOCK_50        ;
; I2C_SDAT   ; CLOCK_50   ; -2.094 ; -2.094 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -2.067 ; -2.067 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; -2.227 ; -2.227 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; -2.277 ; -2.277 ; Rise       ; CLOCK_50        ;
;  KEY[3]    ; CLOCK_50   ; -2.067 ; -2.067 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.315  ; 0.315  ; Rise       ; CLOCK_50        ;
;  SW[0]     ; CLOCK_50   ; 0.315  ; 0.315  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; CLOCK_50   ; 4.958 ; 4.958 ; Rise       ; CLOCK_50        ;
; AUD_BCLK    ; CLOCK_50   ; 4.986 ; 4.986 ; Rise       ; CLOCK_50        ;
; AUD_DACDAT  ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
; AUD_DACLRCK ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; CLOCK_50        ;
; AUD_XCK     ; CLOCK_50   ; 5.161 ; 5.161 ; Rise       ; CLOCK_50        ;
; I2C_SCLK    ; CLOCK_50   ; 4.748 ; 4.748 ; Rise       ; CLOCK_50        ;
; I2C_SDAT    ; CLOCK_50   ; 4.889 ; 4.889 ; Rise       ; CLOCK_50        ;
; LEDG[*]     ; CLOCK_50   ; 4.509 ; 4.509 ; Rise       ; CLOCK_50        ;
;  LEDG[0]    ; CLOCK_50   ; 4.509 ; 4.509 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; CLOCK_50   ; 4.958 ; 4.958 ; Rise       ; CLOCK_50        ;
; AUD_BCLK    ; CLOCK_50   ; 4.986 ; 4.986 ; Rise       ; CLOCK_50        ;
; AUD_DACDAT  ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
; AUD_DACLRCK ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; CLOCK_50        ;
; AUD_XCK     ; CLOCK_50   ; 5.161 ; 5.161 ; Rise       ; CLOCK_50        ;
; I2C_SCLK    ; CLOCK_50   ; 4.748 ; 4.748 ; Rise       ; CLOCK_50        ;
; I2C_SDAT    ; CLOCK_50   ; 4.889 ; 4.889 ; Rise       ; CLOCK_50        ;
; LEDG[*]     ; CLOCK_50   ; 4.509 ; 4.509 ; Rise       ; CLOCK_50        ;
;  LEDG[0]    ; CLOCK_50   ; 4.509 ; 4.509 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.053    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
;  CLOCK_50        ; -8.053    ; 0.215 ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -7091.151 ; 0.0   ; 0.0      ; 0.0     ; -4517.717           ;
;  CLOCK_50        ; -7091.151 ; 0.000 ; N/A      ; N/A     ; -4517.717           ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT ; CLOCK_50   ; 4.806  ; 4.806  ; Rise       ; CLOCK_50        ;
; I2C_SDAT   ; CLOCK_50   ; 4.923  ; 4.923  ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; 12.854 ; 12.854 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; 12.854 ; 12.854 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; 11.938 ; 11.938 ; Rise       ; CLOCK_50        ;
;  KEY[3]    ; CLOCK_50   ; 11.089 ; 11.089 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 3.753  ; 3.753  ; Rise       ; CLOCK_50        ;
;  SW[0]     ; CLOCK_50   ; 3.753  ; 3.753  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; AUD_ADCDAT ; CLOCK_50   ; -2.056 ; -2.056 ; Rise       ; CLOCK_50        ;
; I2C_SDAT   ; CLOCK_50   ; -2.094 ; -2.094 ; Rise       ; CLOCK_50        ;
; KEY[*]     ; CLOCK_50   ; -2.067 ; -2.067 ; Rise       ; CLOCK_50        ;
;  KEY[1]    ; CLOCK_50   ; -2.227 ; -2.227 ; Rise       ; CLOCK_50        ;
;  KEY[2]    ; CLOCK_50   ; -2.277 ; -2.277 ; Rise       ; CLOCK_50        ;
;  KEY[3]    ; CLOCK_50   ; -2.067 ; -2.067 ; Rise       ; CLOCK_50        ;
; SW[*]      ; CLOCK_50   ; 0.315  ; 0.315  ; Rise       ; CLOCK_50        ;
;  SW[0]     ; CLOCK_50   ; 0.315  ; 0.315  ; Rise       ; CLOCK_50        ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCLRCK ; CLOCK_50   ; 9.834  ; 9.834  ; Rise       ; CLOCK_50        ;
; AUD_BCLK    ; CLOCK_50   ; 9.809  ; 9.809  ; Rise       ; CLOCK_50        ;
; AUD_DACDAT  ; CLOCK_50   ; 8.608  ; 8.608  ; Rise       ; CLOCK_50        ;
; AUD_DACLRCK ; CLOCK_50   ; 9.884  ; 9.884  ; Rise       ; CLOCK_50        ;
; AUD_XCK     ; CLOCK_50   ; 10.113 ; 10.113 ; Rise       ; CLOCK_50        ;
; I2C_SCLK    ; CLOCK_50   ; 9.355  ; 9.355  ; Rise       ; CLOCK_50        ;
; I2C_SDAT    ; CLOCK_50   ; 9.583  ; 9.583  ; Rise       ; CLOCK_50        ;
; LEDG[*]     ; CLOCK_50   ; 8.916  ; 8.916  ; Rise       ; CLOCK_50        ;
;  LEDG[0]    ; CLOCK_50   ; 8.916  ; 8.916  ; Rise       ; CLOCK_50        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; CLOCK_50   ; 4.958 ; 4.958 ; Rise       ; CLOCK_50        ;
; AUD_BCLK    ; CLOCK_50   ; 4.986 ; 4.986 ; Rise       ; CLOCK_50        ;
; AUD_DACDAT  ; CLOCK_50   ; 4.550 ; 4.550 ; Rise       ; CLOCK_50        ;
; AUD_DACLRCK ; CLOCK_50   ; 4.997 ; 4.997 ; Rise       ; CLOCK_50        ;
; AUD_XCK     ; CLOCK_50   ; 5.161 ; 5.161 ; Rise       ; CLOCK_50        ;
; I2C_SCLK    ; CLOCK_50   ; 4.748 ; 4.748 ; Rise       ; CLOCK_50        ;
; I2C_SDAT    ; CLOCK_50   ; 4.889 ; 4.889 ; Rise       ; CLOCK_50        ;
; LEDG[*]     ; CLOCK_50   ; 4.509 ; 4.509 ; Rise       ; CLOCK_50        ;
;  LEDG[0]    ; CLOCK_50   ; 4.509 ; 4.509 ; Rise       ; CLOCK_50        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 62395    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 62395    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 987   ; 987  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 29 20:07:39 2020
Info: Command: quartus_sta audio_codec -c audio_codec
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'audio_codec.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.053     -7091.151 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -4517.717 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.439     -2007.318 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -3589.836 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Wed Jan 29 20:07:42 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


