שאלות לשחר:
1. האם וכיצד על הבקר להתייחס לindirect access, האם עליו לאפשר למסטר "לחטט" בזיכרון גם בזמן חישוב, להבנתנו כל שיש צורך זה לתת לו לכתוב את המידע לRAM, ולא אמור להיות צורך בגישה לRAM במהלך הריצה, האם כן לאפשר למסטר בקשות בזמן ריצת המאיץ?

2. עבור דיאגרמת גלים, יש צורך להגדיר במפורש סיגנלים מסוימים, כלומר להיכנס יותר פנימה? עבור PIPE בהגדרת שלבים יחסית אפשר לא להיכנס פנימה לפי מה שהבנו, האם גישה זו נכונה?

משימות מפעם קודמת:
1. הרשמה למעבדה בעזרת אמיר. V
2. קבלת מידע על רכיבי חישוב כמו DIV וזיכרון RAM מגואל. V
3. להמשיך לסדר דיאגרמת בלוקים , להתייחס לזיכרון. X
4. בספר פרויקט לתעד ולהסביר דיאגרמת בלוקים המכונים ואולי כבר לכל הארכיטקטורה שנמשיך להשלים ברביעי. V

5. הוכחת נכונות PIPE וגלים. רק PIPE בינתיים, כדאי לוודא עם שחר.
6. מימוש TB ו-REGFILE עם CORE ריק ולא ממומש. X

משימות:
1. לבחור מבין רכיבי DIV וללמוד SPEC של רכיב RAM שקיבלנו מגואל להסתכלות במחשב של המעבדה.
2. הוכחת נכונות גלים.
3. לתקן את הפרק של core controller.
4. מימוש TB ו-REGFILE עם CORE ריק ולא ממומש.
