module dec_2_bcd(A,B,C,D,I);
input [9:0]I;
output A, B, C, D;
or G1(A, I[1], I[3], I[5], I[7], I[9]);         
or G2(B, I[2], I[3], I[6], I[7]);           
or G3(C, I[4], I[5], I[6], I[7]);        
or G4(D, I[8], I[9]);                   
endmodule