# 中断与异常

> 时间片轮转调度的核心机制就在于计时。操作系统的计时功能是依靠硬件提供的时钟中断来实现的

## 同步与异步

> riscv中异常即不寻常的运行时事件，主要分为两类，即同步异常与中断

在 RISC-V 中， 中断 (Interrupt) 与异常(包括程序错误导致或执行 Trap 类指令如用于系统调用的 ecall ) 一样都是一种 **Trap** ，但被触发的原因有所不同: 
- 对于某个处理器核(Hart)而言异常与当前 CPU 指令的执行是**同步 (Synchronous)**的，异常被触发的原因一定能够追溯到某条指令的执行
- 而中断则**异步 (Asynchronous)**于当前正在进行的指令，即中断来自于哪个外设以及中断如何触发完全与处理器正在执行的当前指令无关

从控制流来看，异常是在当前执行的指令后完毕后分离，在异常控制流执行完毕后，返回时继续执行下一条指令, 其流程类似于调用一个函数;而中断则是在指令执行时分离(中断周期), 中断执行完毕后，则继续执行被打断的指令(中断周期)，即异常控制流在发生在相邻的指令之间，而中断发生在一条指令的执行之中

### 从底层硬件的角度区分同步和异步

从底层硬件的角度出发，以一个处理器的五级流水线设计而言，里面含有 `取指、译码、算术、访存、寄存器` 等单元，都属于执行指令所需的硬件资源
- 对于异常，假如某条指令的执行出现了问题，一定能被其中某个单元看到并反馈给流水线控制单元，从而它会在执行预定的下一条指令之前先进入异常处理流程，也即异常在这些单元内部即可被发现并解决
- 而对于中断，可以认为发起中断的是一套 **与处理器执行指令无关** 的电路(从时钟中断来看就是简单的计数和比较器)，这套电路仅通过一根导线接入处理器。当外设想要触发中断的时候则输入一个高电平或正边沿，处理器会在每执行完一条指令之后检查一下这根线，看情况决定是继续执行接下来的指令还是进入中断处理流程。也就是说，大多数情况下，指令执行的相关硬件单元和可能发起中断的电路是完全独立 **并行 (Parallel)** 运行的，它们中间只有一根导线相连

## 控制状态寄存器

(CSR, Control and Status Register)

| CSR名称  |                             |         该CSR与Trap相关的功能          |
| :------: | :-------------------------: | :------------------------------------: |
| sstatus  |     Supervisor Statues      |    保存全局的中断使能，以及其他状态    |
|   sepc   |   Supervisor Exception PC   |           指向发生异常的指令           |
|  scause  | Supervisor Exception Cause  |           指示发生异常的种类           |
|  stval   |    Supervisor Trap Value    |           保存Trap的附加信息           |
|  stvec   |   Supervisor Trap Vector    |   保存发生异常时处理器需要跳转的地址   |
|   sie    | Supervisor Interrupt Enable | 指示处理器目前能够处理和必须忽略的中断 |
| sscratch |     Supervisor Scratch      |        暂时存放一个字大小的数据        |
|   sip    | Supervisor Interrupt Enable |          目前正准备处理的中断          |

相关指令

| pseudoinstruction |                     |                              meaning                              |
| :---------------: | :-----------------: | :---------------------------------------------------------------: |
|                   |  csrrw rd, csr, rs  |          (read write)csr中的值写入 rd, rs 中的值写入csr           |
|                   | csrrwi rd, csr, imm |                   csr中的值写入 rd, imm 写入csr                   |
|                   |  csrrs rd, csr, rs  |        (read set)csr中的值写入 rd, rs 与 csr 取或写入 csr         |
|                   | csrrsi rd, csr, imm |        (read set)csr中的值写入 rd, imm 与 csr 取或写入 csr        |
|                   | csrrc rd, csr, imm  | (read set)csr中的值写入 rd, rs 与 csr 按位清零(?取反再与)写入 csr |
|                   | csrrci rd, csr, imm |      (read set)csr中的值写入 rd, imm 与 csr 按位清零写入 csr      |
|   csrr rd, csr    |                     |                            读CSR寄存器                            |
|   csrw csr, rs    |                     |                            写CSR寄存器                            |
|   csrs csr, rs    |                     |                           CSR寄存器Set                            |
|   csrc csr, rs    |                     |                          CSR寄存器Clear                           |
|  csrwi csr, imm   |                     |                           立即数写入CSR                           |
|  csrsi csr, imm   |                     |                           立即数Set CSR                           |
|  csrci csr, imm   |                     |                          立即数Clear CSR                          |


**相关硬件的功能**

当CPU执行完一条指令(如ecall)并准备从U特权级陷入(Trap)到S特权级时, 硬件自动完成如下事情
- `sstatus`的`SPP`字段会被修改为CPU当前的特权级(U/S)
- 硬件会将`sepc`设置为这条ecall指令所在的地址
- `scause/stval`分别会被修改成这次Trap的原因以及相关的附加信息
- CPU 会跳转到`stvec`所设置的Trap处理入口地址，并将当前特权级设置为S，然后从Trap处理入口地址处开始执行

而当CPU完成Trap处理准备返回的时候，需要通过一条S特权级的特权指令`sret`来完成，这一条指令具体完成以下功能
- CPU会将当前的特权级按照`sstatus`的SPP字段设置为U或者S
- CPU会跳转到`sepc`寄存器指向的那条指令，然后继续执行

## 中断表

RISC-V 的中断可以分成三类
- 软件中断 (Software Interrupt)：由软件控制发出的中断
- 时钟中断 (Timer Interrupt)：由时钟电路发出的中断
- 外部中断 (External Interrupt)：由外设发出的中断

中断和特权级之间的联系更为紧密，三种中断中，每一个都有 M/S 两个版本，中断的特权级可以决定该中断是否会被屏蔽，以及需要Trap到CPU的哪个特权级继续处理

| Interrupt | Exception Code |          Description          |
| :-------: | :------------: | :---------------------------: |
|     1     |       1        | Supervisor software interrupt |
|     1     |       3        |  Machine software interrupt   |
|     1     |       5        |  Supervisor timer interrupt   |
|     1     |       7        |    Machine timer interrupt    |
|     1     |       9        | Supervisor external interrupt |
|     1     |       11       |  Machine external interrupt   |

## 中断屏蔽

基本规则：
1. 如果中断的特权级低于 CPU 当前的特权级，则该中断会被屏蔽，不会被处理
2. 如果中断的特权级高于与 CPU 当前的特权级或相同，则需要通过相应的 CSR 判断该中断是否会被屏蔽

**中断相关的寄存器**

以内核所在的S特权级为例，中断屏蔽相应的CSR有 `sstatus` 和 `sie`:
- `sstatus` 的 `sie` 为 S 特权级的中断使能(不要跟寄存器 sie 混淆)，能够同时控制三种中断，如果将其清零则会将它们全部屏蔽
- 如`sstatus.sie` 置 1 ，还需要看 `sie` 这个 CSR，它的三个字段 `ssie/stie/seie` 分别控制 S 特权级的软件中断、时钟中断和外部中断的中断使能
  - 比如对于 S 态时钟中断来说，如果 CPU 不高于 S 特权级，需要 sstatus.sie 和 sie.stie 均为 1 该中断才不会被屏蔽；如果 CPU 当前特权级高于 S 特权级，则该中断一定会被屏蔽

如果中断没有被屏蔽，那么接下来就需要软件进行处理，而具体到哪个特权级进行处理与一些中断代理 CSR 的设置有关。默认情况下，所有的中断都需要到 M 特权级处理。而通过软件设置这些中断代理 CSR 之后，就可以到低特权级处理，但是 Trap 到的特权级不能低于中断的特权级。事实上所有的中断/异常默认也都是到 M 特权级处理的
- U 特权级的应用程序发出系统调用或产生错误异常都会跳转到 S 特权级的操作系统内核来处理；
- S 特权级的时钟/软件/外部中断产生后，都会跳转到 S 特权级的操作系统内核来处理。

同时，默认情况下，当中断产生并进入某个特权级之后，在中断处理的过程中同特权级的中断都会被屏蔽。中断产生后，硬件会完成如下事务:
- 当中断发生时，`sstatus.sie` 字段会被保存在 `sstatus.spie` 字段中，同时把 `sstatus.sie` 字段置零，这样软件在进行后续的中断处理过程中，所有 S 特权级的中断都会被屏蔽；
- 当软件执行中断处理完毕后，会执行 `sret` 指令返回到被中断打断的地方继续执行，硬件会把 `sstatus.sie` 字段恢复为 `sstatus.spie` 字段内的值

因而只要不手动设置 `sstatus` CSR, 在只考虑S特权级中断的情况下，不会有 **中断嵌套(Nested Interrupt)** 的情况

## 内核中断设置

用户trap
1. 进程初始化时，首先会在进程地址空间高地址处插入`Trapoline`和`TrapContext`，而当进程被调度运行时，会通过`trap_return`返回到用户态，其中设置中断向量为`TRAMPOLINE`
2. hart运行在用户态，当异常(同步/异步)发生时, 就会跳转到 `TRAMPOLINE` (__alltraps)处，将被中断的hart context 保存到栈上，随后修改`satp`进入内核地址空间，并跳转到`trap_handle`处进行处理
3. 而在trap处理完毕后，通过`trap_return`恢复进程的运行

内核trap
1. 对device初始化时，除设置PLIC外，还使能了S mode下的外部中断开关
2. 对trap初始化时，设置内核中断向量为 `__alltraps_k_va`， 然后将 `trap_from_kernel` 函数地址保存到 `sscratch` 中
3. S mode 下发生中断时，就通过 `jalr` 指令跳转到 `__alltraps_k_va` 处，其中首先会在任务内核栈上开辟 34 * 8byte 大小的栈空间, 用来保存当前被中断的 Context，随后从sscratch中读出`trap_from_kernel`的地址，并跳转进行中断处理
4. kernel trap中将中断分发到各个设备驱动注册的中断处理函数中进行处理
5. 完毕之后从`trap_from_kernel` ret到`__restore_k`执行，由于调用约定，未被使用的参数`__trap_context` 依然为输出时的状态，因此可通过`__restore_k`回到被中断的指令继续执行(完成中断周期)