---
title: "AXI Day-1"
date: "2025-09-04"
thumbnail: "../../../assets/img/CPU/AXI_1/axi.png"
---

# AXI

## AXI 프로토콜 개요

- **마스터와 슬레이브**
  - Arm 프로세서는 **마스터(Master)** 의 예시
  - 메모리 컨트롤러는 **슬레이브(Slave)** 의 간단한 예시

- **AXI 프로토콜의 정의**
  - 마스터와 슬레이브 간 **포인트-투-포인트(point-to-point) 연결**의 신호와 타이밍을 정의
  - **버스(Bus) 규격**이 아닌 **인터페이스 규격**임
  - 따라서, 인터페이스 간의 신호와 타이밍만을 기술

- **인터커넥트 필요성**
  - 각 AXI 마스터 인터페이스는 하나의 AXI 슬레이브 인터페이스에 연결됨
  - 여러 개의 마스터와 슬레이브가 존재하는 경우, **인터커넥트 패브릭(Interconnect Fabric)** 이 필요
  - 이 인터커넥트는 마스터와 슬레이브 인터페이스를 구현하며, AXI 프로토콜도 그 안에서 구현됨

ex) Mater1이 Slave1과 통신할 때, Master2는 Slave3와 통신 가능