使用Verilog编写组合逻辑电路时，不完整的{{if}}和{{case}}结构会导致综合后生成不必要的锁存器。因此，编写具有{{if}}和{{case}}结构的组合逻辑电路时，应做到：

# 对于{{if}}结构，应包含完整的{{if - else}}分支结构，且每个子块中均对所有输出端口完成赋值。
# 对于{{case}}结构，应确保添加了{{default}}块，且每个子块中均对所有输出端口完成赋值。

对于时序逻辑电路，由于D触发器/寄存器自身已拥有{{EN}}使能端口，因此不完整的{{if}}和{{case}}结构不会导致多余的锁存器的产生。

参考资料：*https://blog.csdn.net/qq_40696831/article/details/88855164