Timing Analyzer report for projeto_final
Fri Nov 29 19:47:13 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 15. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'
 16. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 17. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 18. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 19. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 20. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 21. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 22. Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 23. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 24. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'
 25. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 26. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 27. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 28. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 29. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 30. Slow 1200mV 85C Model Hold: 'clk'
 31. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'
 32. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 33. Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 34. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 35. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 36. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 37. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 38. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 39. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 40. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 41. Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 42. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 43. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 44. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 45. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 46. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 47. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 48. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 49. Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 50. Slow 1200mV 85C Model Metastability Summary
 51. Slow 1200mV 0C Model Fmax Summary
 52. Slow 1200mV 0C Model Setup Summary
 53. Slow 1200mV 0C Model Hold Summary
 54. Slow 1200mV 0C Model Recovery Summary
 55. Slow 1200mV 0C Model Removal Summary
 56. Slow 1200mV 0C Model Minimum Pulse Width Summary
 57. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'
 58. Slow 1200mV 0C Model Setup: 'clk'
 59. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 60. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'
 61. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 62. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 63. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 64. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 65. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 66. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 67. Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 68. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'
 69. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 70. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 71. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 72. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 73. Slow 1200mV 0C Model Hold: 'clk'
 74. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 75. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 76. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'
 77. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 78. Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 79. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 80. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 81. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 82. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 83. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 84. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 85. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 86. Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 87. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
 88. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
 89. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
 90. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
 91. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
 92. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
 93. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
 94. Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
 95. Slow 1200mV 0C Model Metastability Summary
 96. Fast 1200mV 0C Model Setup Summary
 97. Fast 1200mV 0C Model Hold Summary
 98. Fast 1200mV 0C Model Recovery Summary
 99. Fast 1200mV 0C Model Removal Summary
100. Fast 1200mV 0C Model Minimum Pulse Width Summary
101. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'
102. Fast 1200mV 0C Model Setup: 'clk'
103. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'
104. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
105. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
106. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
107. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
108. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
109. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
110. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
111. Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
112. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'
113. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
114. Fast 1200mV 0C Model Hold: 'clk'
115. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
116. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
117. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
118. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
119. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'
120. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
121. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
122. Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
123. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
124. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
125. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
126. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
127. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
128. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
129. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
130. Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
131. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'
132. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'
133. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'
134. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'
135. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'
136. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'
137. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'
138. Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'
139. Fast 1200mV 0C Model Metastability Summary
140. Multicorner Timing Analysis Summary
141. Board Trace Model Assignments
142. Input Transition Times
143. Signal Integrity Metrics (Slow 1200mv 0c Model)
144. Signal Integrity Metrics (Slow 1200mv 85c Model)
145. Signal Integrity Metrics (Fast 1200mv 0c Model)
146. Setup Transfers
147. Hold Transfers
148. Recovery Transfers
149. Removal Transfers
150. Report TCCS
151. Report RSKM
152. Unconstrained Paths Summary
153. Clock Status Summary
154. Unconstrained Input Ports
155. Unconstrained Output Ports
156. Unconstrained Input Ports
157. Unconstrained Output Ports
158. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; projeto_final                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.7%      ;
;     Processor 3            ;   7.6%      ;
;     Processor 4            ;   6.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------------+
; Clock Name                                                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                  ;
+----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] } ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] } ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] }              ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { acesso_ram:acesso|entrada_operacoes:map_eop|resetar }                  ;
; clk                                                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                  ;
+----------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                            ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 92.44 MHz  ; 92.44 MHz       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ;      ;
; 129.25 MHz ; 129.25 MHz      ; clk                                                     ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                           ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; -7.530 ; -111.519      ;
; clk                                                                  ; -6.737 ; -1906.744     ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -3.176 ; -30.963       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; -2.948 ; -55.815       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -2.169 ; -27.750       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -1.557 ; -14.427       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -1.554 ; -11.943       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -1.449 ; -15.888       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -1.038 ; -12.863       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.986 ; -11.554       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.736 ; -9.115        ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                            ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.079 ; -0.180        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0.022  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.056  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.086  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.123  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.217  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.224  ; 0.000         ;
; clk                                                                  ; 0.286  ; 0.000         ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 0.584  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.050  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.069  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                                        ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -3.060 ; -27.776       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -2.710 ; -27.572       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -2.652 ; -29.068       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -2.413 ; -31.762       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -2.215 ; -28.693       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -2.100 ; -28.367       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -1.833 ; -26.459       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -1.784 ; -26.133       ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                                         ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.252 ; -0.252        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.113 ; -0.113        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.457  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.524  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.579  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.599  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.609  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.727  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                             ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; clk                                                                  ; -3.000 ; -1218.297     ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 0.386  ; 0.000         ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0.387  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.425  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.430  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.431  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.443  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.446  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.448  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.463  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.466  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'                                                                                                                                   ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -7.530 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.870      ; 8.475      ;
; -7.375 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.879      ; 8.341      ;
; -7.279 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.863      ; 8.240      ;
; -7.256 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.879      ; 8.222      ;
; -7.242 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.859      ; 8.349      ;
; -7.209 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.873      ; 8.158      ;
; -7.130 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.863      ; 8.091      ;
; -7.093 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.859      ; 8.200      ;
; -7.043 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.873      ; 7.992      ;
; -7.042 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.868      ; 8.173      ;
; -6.960 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.867      ; 7.905      ;
; -6.955 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.014      ; 8.223      ;
; -6.946 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.373      ; 8.406      ;
; -6.931 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.855      ; 8.033      ;
; -6.923 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.868      ; 8.054      ;
; -6.920 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.373      ; 8.380      ;
; -6.910 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.870      ; 7.855      ;
; -6.890 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.367      ; 8.333      ;
; -6.870 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.383      ; 8.340      ;
; -6.841 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.867      ; 7.786      ;
; -6.806 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.014      ; 8.074      ;
; -6.803 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.855      ; 7.905      ;
; -6.785 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.374      ; 8.246      ;
; -6.784 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.878      ; 7.748      ;
; -6.783 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.366      ; 8.247      ;
; -6.782 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.382      ; 8.251      ;
; -6.780 ; acesso_ram:acesso|b_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.383      ; 8.239      ;
; -6.769 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.873      ; 7.916      ;
; -6.768 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.374      ; 8.228      ;
; -6.751 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.865      ; 7.714      ;
; -6.746 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.362      ; 8.356      ;
; -6.733 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.860      ; 7.843      ;
; -6.696 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.376      ; 8.148      ;
; -6.671 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.015      ; 7.940      ;
; -6.670 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.872      ; 7.803      ;
; -6.655 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.369      ; 8.100      ;
; -6.641 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.873      ; 7.788      ;
; -6.639 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.878      ; 7.603      ;
; -6.632 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.865      ; 7.595      ;
; -6.618 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.857      ; 7.723      ;
; -6.605 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.860      ; 7.715      ;
; -6.584 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.373      ; 8.044      ;
; -6.557 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.374      ; 8.018      ;
; -6.539 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.371      ; 8.173      ;
; -6.528 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.015      ; 7.797      ;
; -6.505 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.872      ; 7.638      ;
; -6.497 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.857      ; 7.602      ;
; -6.483 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.363      ; 7.924      ;
; -6.463 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.369      ; 7.908      ;
; -6.459 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.517      ; 8.230      ;
; -6.458 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.370      ; 7.906      ;
; -6.458 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.920      ;
; -6.449 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.372      ; 7.908      ;
; -6.440 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.374      ; 7.901      ;
; -6.435 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.358      ; 8.040      ;
; -6.429 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.891      ;
; -6.425 ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.887      ;
; -6.415 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.355      ; 8.018      ;
; -6.412 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.364      ; 8.026      ;
; -6.408 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.373      ; 7.856      ;
; -6.388 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.369      ; 7.833      ;
; -6.369 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.831      ;
; -6.355 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.361      ; 7.814      ;
; -6.355 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.369      ; 7.822      ;
; -6.339 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.801      ;
; -6.333 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.377      ; 7.786      ;
; -6.288 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.381      ; 7.755      ;
; -6.273 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.376      ; 7.923      ;
; -6.268 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.364      ; 7.895      ;
; -6.255 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.370      ; 7.701      ;
; -6.255 ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.717      ;
; -6.253 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.354      ; 7.857      ;
; -6.252 ; acesso_ram:acesso|b_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.369      ; 7.719      ;
; -6.244 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.368      ; 7.710      ;
; -6.237 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.363      ; 7.850      ;
; -6.206 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.382      ; 7.674      ;
; -6.188 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.362      ; 7.813      ;
; -6.177 ; acesso_ram:acesso|b_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.377      ; 7.630      ;
; -6.175 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.518      ; 7.947      ;
; -6.141 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.370      ; 7.587      ;
; -6.135 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.376      ; 7.772      ;
; -6.122 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.360      ; 7.730      ;
; -6.119 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.367      ; 7.584      ;
; -6.114 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.750      ;
; -6.114 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.362      ; 7.739      ;
; -6.083 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.375      ; 7.544      ;
; -6.082 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.368      ; 7.711      ;
; -6.078 ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.520      ; 7.852      ;
; -6.070 ; acesso_ram:acesso|b_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.362      ; 7.530      ;
; -6.053 ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.379      ; 7.508      ;
; -6.050 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.356      ; 7.656      ;
; -6.046 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.356      ; 7.652      ;
; -6.044 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.363      ; 7.485      ;
; -6.031 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.518      ; 7.803      ;
; -6.025 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.356      ; 7.631      ;
; -6.024 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.374      ; 7.473      ;
; -6.014 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.368      ; 7.643      ;
; -6.002 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.360      ; 7.460      ;
; -5.984 ; acesso_ram:acesso|b_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.359      ; 7.441      ;
; -5.977 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.366      ; 7.419      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.737 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.374     ; 7.361      ;
; -6.736 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.374     ; 7.360      ;
; -6.564 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.413     ; 7.149      ;
; -6.541 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a32~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.455     ; 7.084      ;
; -6.463 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a96~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.430     ; 7.031      ;
; -6.454 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.413     ; 7.039      ;
; -6.393 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.378     ; 7.013      ;
; -6.357 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.445     ; 6.910      ;
; -6.355 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.448     ; 6.905      ;
; -6.351 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.448     ; 6.901      ;
; -6.351 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.408     ; 6.941      ;
; -6.347 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a65~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.435     ; 6.910      ;
; -6.337 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a46~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.428     ; 6.907      ;
; -6.333 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a46~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.428     ; 6.903      ;
; -6.318 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a52~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.424     ; 6.892      ;
; -6.283 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.378     ; 6.903      ;
; -6.277 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a1~porta_we_reg   ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.458     ; 6.817      ;
; -6.246 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a20~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.435     ; 6.809      ;
; -6.241 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.408     ; 6.831      ;
; -6.237 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a65~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.435     ; 6.800      ;
; -6.212 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a24~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; clk         ; 1.000        ; -0.429     ; 6.781      ;
; -6.211 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a24~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; clk         ; 1.000        ; -0.429     ; 6.780      ;
; -6.193 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.384     ; 6.807      ;
; -6.192 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.449     ; 6.741      ;
; -6.186 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a125~porta_we_reg ; acesso_ram:acesso|entrada_brg[13]   ; clk          ; clk         ; 1.000        ; -0.443     ; 6.741      ;
; -6.183 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a125~porta_we_reg ; acesso_ram:acesso|valor_display[13] ; clk          ; clk         ; 1.000        ; -0.443     ; 6.738      ;
; -6.173 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a39~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.407     ; 6.764      ;
; -6.173 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a32~porta_we_reg  ; acesso_ram:acesso|valor_display[0]  ; clk          ; clk         ; 1.000        ; -0.449     ; 6.722      ;
; -6.170 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg  ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.445     ; 6.723      ;
; -6.167 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a1~porta_we_reg   ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.458     ; 6.707      ;
; -6.157 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.424     ; 6.731      ;
; -6.149 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.460     ; 6.687      ;
; -6.145 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|entrada_brg[10]   ; clk          ; clk         ; 1.000        ; -0.390     ; 6.753      ;
; -6.145 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|valor_display[10] ; clk          ; clk         ; 1.000        ; -0.390     ; 6.753      ;
; -6.138 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.421     ; 6.715      ;
; -6.138 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.421     ; 6.715      ;
; -6.130 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a81~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.433     ; 6.695      ;
; -6.126 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a7~porta_we_reg   ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.419     ; 6.705      ;
; -6.121 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a96~porta_we_reg  ; acesso_ram:acesso|valor_display[0]  ; clk          ; clk         ; 1.000        ; -0.424     ; 6.695      ;
; -6.102 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a36~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.441     ; 6.659      ;
; -6.091 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.466     ; 6.623      ;
; -6.088 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.452     ; 6.634      ;
; -6.084 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.452     ; 6.630      ;
; -6.081 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a119~porta_we_reg ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.417     ; 6.662      ;
; -6.078 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a107~porta_we_reg ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.388     ; 6.688      ;
; -6.077 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a6~porta_we_reg   ; acesso_ram:acesso|entrada_brg[6]    ; clk          ; clk         ; 1.000        ; -0.454     ; 6.621      ;
; -6.077 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a6~porta_we_reg   ; acesso_ram:acesso|valor_display[6]  ; clk          ; clk         ; 1.000        ; -0.454     ; 6.621      ;
; -6.077 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a107~porta_we_reg ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.388     ; 6.687      ;
; -6.072 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a116~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.457     ; 6.613      ;
; -6.062 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.452     ; 6.608      ;
; -6.047 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.424     ; 6.621      ;
; -6.043 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a52~porta_we_reg  ; acesso_ram:acesso|valor_display[4]  ; clk          ; clk         ; 1.000        ; -0.424     ; 6.617      ;
; -6.043 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.427     ; 6.614      ;
; -6.042 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.427     ; 6.613      ;
; -6.034 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_we_reg   ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; clk         ; 1.000        ; -0.439     ; 6.593      ;
; -6.034 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.416     ; 6.616      ;
; -6.033 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.416     ; 6.615      ;
; -6.031 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_we_reg   ; acesso_ram:acesso|valor_display[9]  ; clk          ; clk         ; 1.000        ; -0.439     ; 6.590      ;
; -6.027 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_we_reg ; acesso_ram:acesso|entrada_brg[10]   ; clk          ; clk         ; 1.000        ; -0.380     ; 6.645      ;
; -6.027 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_we_reg ; acesso_ram:acesso|valor_display[10] ; clk          ; clk         ; 1.000        ; -0.380     ; 6.645      ;
; -6.025 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.438     ; 6.585      ;
; -6.024 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; clk         ; 1.000        ; -0.457     ; 6.565      ;
; -6.024 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|valor_display[2]  ; clk          ; clk         ; 1.000        ; -0.457     ; 6.565      ;
; -6.024 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a5~porta_we_reg   ; acesso_ram:acesso|entrada_brg[5]    ; clk          ; clk         ; 1.000        ; -0.444     ; 6.578      ;
; -6.024 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.438     ; 6.584      ;
; -6.023 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a5~porta_we_reg   ; acesso_ram:acesso|valor_display[5]  ; clk          ; clk         ; 1.000        ; -0.444     ; 6.577      ;
; -6.020 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a81~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.433     ; 6.585      ;
; -6.011 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a20~porta_we_reg  ; acesso_ram:acesso|valor_display[4]  ; clk          ; clk         ; 1.000        ; -0.435     ; 6.574      ;
; -6.006 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.384     ; 6.620      ;
; -6.002 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a62~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.446     ; 6.554      ;
; -6.002 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a76~porta_we_reg  ; acesso_ram:acesso|entrada_brg[12]   ; clk          ; clk         ; 1.000        ; -0.435     ; 6.565      ;
; -6.001 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.363     ; 6.636      ;
; -6.000 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.363     ; 6.635      ;
; -5.998 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a62~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.446     ; 6.550      ;
; -5.998 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; clk         ; 1.000        ; -0.384     ; 6.612      ;
; -5.996 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|valor_display[9]  ; clk          ; clk         ; 1.000        ; -0.384     ; 6.610      ;
; -5.990 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a55~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.370     ; 6.618      ;
; -5.987 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.383     ; 6.602      ;
; -5.986 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a39~porta_we_reg  ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.407     ; 6.577      ;
; -5.986 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.383     ; 6.601      ;
; -5.981 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.466     ; 6.513      ;
; -5.981 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; clk         ; 1.000        ; -0.393     ; 6.586      ;
; -5.980 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; clk         ; 1.000        ; -0.393     ; 6.585      ;
; -5.973 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a60~porta_we_reg  ; acesso_ram:acesso|entrada_brg[12]   ; clk          ; clk         ; 1.000        ; -0.420     ; 6.551      ;
; -5.972 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|entrada_brg[13]   ; clk          ; clk         ; 1.000        ; -0.415     ; 6.555      ;
; -5.969 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; clk         ; 1.000        ; -0.415     ; 6.552      ;
; -5.959 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a68~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.454     ; 6.503      ;
; -5.953 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.450     ; 6.501      ;
; -5.952 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.450     ; 6.500      ;
; -5.941 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a120~porta_we_reg ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; clk         ; 1.000        ; -0.431     ; 6.508      ;
; -5.940 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a120~porta_we_reg ; acesso_ram:acesso|valor_display[8]  ; clk          ; clk         ; 1.000        ; -0.431     ; 6.507      ;
; -5.939 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a7~porta_we_reg   ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.419     ; 6.518      ;
; -5.936 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a27~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.445     ; 6.489      ;
; -5.935 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a27~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.445     ; 6.488      ;
; -5.928 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a4~porta_we_reg   ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.430     ; 6.496      ;
; -5.922 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a87~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.443     ; 6.477      ;
; -5.921 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; clk         ; 1.000        ; -0.470     ; 6.449      ;
; -5.921 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|valor_display[2]  ; clk          ; clk         ; 1.000        ; -0.470     ; 6.449      ;
; -5.898 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_we_reg  ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; clk         ; 1.000        ; -0.446     ; 6.450      ;
; -5.895 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_we_reg  ; acesso_ram:acesso|valor_display[9]  ; clk          ; clk         ; 1.000        ; -0.446     ; 6.447      ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -3.176 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.029     ; 1.440      ;
; -3.088 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.014     ; 1.267      ;
; -2.686 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.026     ; 0.925      ;
; -2.085 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.136     ; 1.276      ;
; -1.980 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.022     ; 1.477      ;
; -1.915 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.015     ; 1.419      ;
; -1.906 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.179     ; 1.196      ;
; -1.840 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.123     ; 1.188      ;
; -1.718 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.034     ; 1.202      ;
; -1.632 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.172     ; 0.931      ;
; -1.600 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.176     ; 0.899      ;
; -1.579 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.163     ; 0.739      ;
; -1.538 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.124     ; 0.890      ;
; -1.432 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.164     ; 0.737      ;
; -1.399 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.148     ; 0.727      ;
; -1.389 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.019     ; 0.889      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                              ; Launch Clock                                                         ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -2.948 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.365      ; 2.939      ;
; -2.871 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.170      ; 2.693      ;
; -2.819 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.122     ; 2.352      ;
; -2.770 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.013      ; 2.272      ;
; -2.768 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.157      ; 2.583      ;
; -2.765 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.146      ; 2.569      ;
; -2.758 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.008      ; 2.422      ;
; -2.757 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.169      ; 2.594      ;
; -2.748 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.013     ; 2.402      ;
; -2.748 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.667      ; 2.904      ;
; -2.720 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.431      ; 2.777      ;
; -2.706 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.027     ; 2.314      ;
; -2.704 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.177      ; 2.533      ;
; -2.681 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.172      ; 2.513      ;
; -2.680 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.183      ; 2.507      ;
; -2.676 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.596      ; 2.761      ;
; -2.634 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.350      ; 2.619      ;
; -2.612 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.301      ; 2.571      ;
; -2.595 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.380      ; 2.619      ;
; -2.585 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.407      ; 2.632      ;
; -2.566 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.159      ; 2.369      ;
; -2.565 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.180      ; 2.390      ;
; -2.535 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.156     ; 2.019      ;
; -2.532 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.009      ; 2.201      ;
; -2.531 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.180      ; 2.359      ;
; -2.508 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.501      ; 2.669      ;
; -2.481 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.394      ; 2.523      ;
; -2.468 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.254      ; 2.377      ;
; -2.467 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.449      ; 2.561      ;
; -2.438 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.182      ; 2.246      ;
; -2.433 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.436      ; 2.537      ;
; -2.416 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.406      ; 2.457      ;
; -2.392 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.417      ; 2.464      ;
; -2.386 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.565      ; 2.618      ;
; -2.370 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.479      ; 2.509      ;
; -2.367 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.516      ; 3.999      ;
; -2.364 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.096     ; 1.936      ;
; -2.345 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.440      ; 2.441      ;
; -2.343 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.236      ; 2.219      ;
; -2.342 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.527      ; 4.017      ;
; -2.335 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.370      ; 2.350      ;
; -2.330 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.519      ; 3.997      ;
; -2.320 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.388      ; 2.376      ;
; -2.315 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.416      ; 2.366      ;
; -2.314 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.514      ; 3.953      ;
; -2.304 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.680      ; 3.963      ;
; -2.293 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.596      ; 2.556      ;
; -2.292 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.514      ; 3.936      ;
; -2.277 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.159      ; 2.104      ;
; -2.271 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.174      ; 2.080      ;
; -2.258 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.449      ; 2.355      ;
; -2.248 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.540      ; 3.923      ;
; -2.196 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.455      ; 2.318      ;
; -2.147 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.518      ; 3.807      ;
; -2.138 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.529      ; 3.824      ;
; -2.124 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.460      ; 2.228      ;
; -2.104 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.513      ; 3.763      ;
; -2.088 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.477      ; 2.217      ;
; -2.078 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.740      ; 2.307      ;
; -2.074 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.551      ; 2.281      ;
; -2.071 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.521      ; 3.738      ;
; -2.067 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.524      ; 2.226      ;
; -2.063 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.512      ; 3.725      ;
; -2.059 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.522      ; 3.706      ;
; -2.039 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.532      ; 3.706      ;
; -2.036 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.538      ; 3.732      ;
; -2.026 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.539      ; 3.703      ;
; -2.012 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.525      ; 3.671      ;
; -2.011 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.590      ; 2.259      ;
; -2.008 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.591      ; 2.244      ;
; -2.007 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.592      ; 2.247      ;
; -2.006 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.557      ; 2.231      ;
; -1.965 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.520      ; 3.635      ;
; -1.959 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.522      ; 3.611      ;
; -1.953 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.603      ; 2.224      ;
; -1.937 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.519      ; 3.581      ;
; -1.930 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.173      ; 1.755      ;
; -1.923 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.749      ; 3.764      ;
; -1.922 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.470      ; 2.060      ;
; -1.907 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.520      ; 3.572      ;
; -1.907 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.510      ; 3.559      ;
; -1.898 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.519      ; 3.575      ;
; -1.891 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.537      ; 3.585      ;
; -1.882 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.512      ; 3.539      ;
; -1.876 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.732      ; 2.243      ;
; -1.873 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.527      ; 3.558      ;
; -1.856 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.732      ; 2.244      ;
; -1.854 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.393      ; 1.873      ;
; -1.853 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.524      ; 3.493      ;
; -1.850 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.531      ; 3.519      ;
; -1.842 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.517      ; 3.493      ;
; -1.826 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.332      ; 1.793      ;
; -1.791 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.688      ; 3.458      ;
; -1.789 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.732      ; 2.176      ;
; -1.778 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.511      ; 3.414      ;
; -1.766 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.622      ; 2.044      ;
; -1.764 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.501      ; 1.754      ;
; -1.759 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.643      ; 2.046      ;
; -1.752 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.718      ; 3.743      ;
; -1.751 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.594      ; 1.980      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.169 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.176     ; 1.469      ;
; -2.120 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.151     ; 1.444      ;
; -2.103 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.162     ; 1.268      ;
; -2.058 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.177     ; 1.213      ;
; -1.915 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.154     ; 1.233      ;
; -1.903 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.170     ; 1.206      ;
; -1.817 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.339     ; 1.079      ;
; -1.637 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.180     ; 0.934      ;
; -1.634 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.161     ; 0.950      ;
; -1.629 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.182     ; 0.921      ;
; -1.608 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.183     ; 0.900      ;
; -1.444 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.185     ; 0.739      ;
; -1.436 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.182     ; 0.727      ;
; -1.434 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.183     ; 0.726      ;
; -1.428 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.183     ; 0.718      ;
; -1.415 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.155     ; 0.742      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.557 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.618      ; 1.237      ;
; -1.379 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.715      ; 1.277      ;
; -1.316 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.627      ; 1.418      ;
; -1.204 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.743      ; 1.152      ;
; -1.196 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.720      ; 1.241      ;
; -0.997 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.722      ; 1.251      ;
; -0.845 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.636      ; 0.956      ;
; -0.828 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.609      ; 0.912      ;
; -0.791 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.622      ; 0.884      ;
; -0.624 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.645      ; 0.738      ;
; -0.620 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.636      ; 0.731      ;
; -0.619 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.645      ; 0.739      ;
; -0.619 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.634      ; 0.738      ;
; -0.616 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.636      ; 0.727      ;
; -0.613 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.634      ; 0.717      ;
; -0.603 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.644      ; 0.728      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.554 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.815      ; 1.157      ;
; -1.048 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.991      ; 1.509      ;
; -0.977 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.017      ; 1.471      ;
; -0.924 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.018      ; 1.266      ;
; -0.778 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.817      ; 1.195      ;
; -0.761 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.817      ; 1.186      ;
; -0.721 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.010      ; 1.206      ;
; -0.721 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.007      ; 1.212      ;
; -0.704 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.018      ; 1.198      ;
; -0.655 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.999      ; 1.136      ;
; -0.635 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.816      ; 1.066      ;
; -0.631 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.005      ; 1.111      ;
; -0.594 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.816      ; 1.182      ;
; -0.578 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.816      ; 0.994      ;
; -0.395 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 1.006      ; 1.188      ;
; -0.267 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.971      ; 1.025      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.449 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.792      ; 1.710      ;
; -1.235 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.787      ; 1.493      ;
; -1.228 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.633      ; 1.460      ;
; -1.221 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.898      ; 1.443      ;
; -1.136 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.635      ; 1.377      ;
; -1.110 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.880      ; 1.383      ;
; -1.095 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.637      ; 1.338      ;
; -1.024 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.787      ; 1.287      ;
; -0.981 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.765      ; 1.223      ;
; -0.974 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.881      ; 1.179      ;
; -0.972 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.773      ; 1.215      ;
; -0.960 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.794      ; 1.238      ;
; -0.825 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.894      ; 1.384      ;
; -0.719 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.765      ; 0.954      ;
; -0.486 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.755      ; 0.716      ;
; -0.473 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.780      ; 0.729      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.038 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 1.177      ; 1.384      ;
; -0.968 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.925      ; 1.323      ;
; -0.924 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.928      ; 1.460      ;
; -0.918 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.937      ; 1.460      ;
; -0.904 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 1.177      ; 1.392      ;
; -0.870 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.925      ; 1.394      ;
; -0.846 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.917      ; 1.364      ;
; -0.794 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.940      ; 1.334      ;
; -0.775 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.947      ; 1.337      ;
; -0.769 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.948      ; 1.323      ;
; -0.767 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.935      ; 1.317      ;
; -0.767 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 1.164      ; 1.255      ;
; -0.750 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 1.184      ; 1.467      ;
; -0.730 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.926      ; 1.268      ;
; -0.541 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.917      ; 1.238      ;
; -0.502 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 1.201      ; 1.370      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.986 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.832      ; 1.175      ;
; -0.934 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.991      ; 1.215      ;
; -0.885 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 1.111      ; 1.322      ;
; -0.855 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.809      ; 1.263      ;
; -0.811 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.973      ; 1.253      ;
; -0.801 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.971      ; 1.241      ;
; -0.772 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.859      ; 1.237      ;
; -0.754 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.999      ; 1.227      ;
; -0.717 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.997      ; 1.191      ;
; -0.692 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 1.050      ; 1.262      ;
; -0.670 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.976      ; 1.123      ;
; -0.600 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.809      ; 1.001      ;
; -0.594 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 1.095      ; 1.209      ;
; -0.543 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.856      ; 1.180      ;
; -0.522 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.821      ; 1.123      ;
; -0.418 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 1.168      ; 1.227      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                          ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.736 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.331      ; 1.536      ;
; -0.673 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.376      ; 1.519      ;
; -0.656 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.168      ; 1.430      ;
; -0.652 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.186      ; 1.444      ;
; -0.631 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.438      ; 1.382      ;
; -0.629 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.182      ; 1.410      ;
; -0.614 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.172      ; 1.394      ;
; -0.600 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.174      ; 1.379      ;
; -0.583 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.190      ; 1.374      ;
; -0.578 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.188      ; 1.373      ;
; -0.577 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.332      ; 1.384      ;
; -0.563 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.485      ; 1.372      ;
; -0.510 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.488      ; 1.322      ;
; -0.396 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.361      ; 1.226      ;
; -0.361 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.173      ; 1.306      ;
; -0.356 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.457      ; 1.334      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.079 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.791      ; 1.242      ;
; -0.045 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.759      ; 1.244      ;
; -0.032 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.788      ; 1.286      ;
; -0.024 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.661      ; 1.167      ;
; 0.032  ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.739      ; 1.301      ;
; 0.176  ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.629      ; 1.335      ;
; 0.247  ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.675      ; 1.452      ;
; 0.249  ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.628      ; 1.407      ;
; 0.260  ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.463      ; 1.253      ;
; 0.263  ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.481      ; 1.274      ;
; 0.275  ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.483      ; 1.288      ;
; 0.293  ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.465      ; 1.288      ;
; 0.299  ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.463      ; 1.292      ;
; 0.310  ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.474      ; 1.314      ;
; 0.341  ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.477      ; 1.348      ;
; 0.344  ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.459      ; 1.333      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                              ; Launch Clock                                                         ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.022 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 2.062      ; 1.604      ;
; 0.083 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 2.056      ; 1.659      ;
; 0.162 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.905      ; 1.587      ;
; 0.165 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.896      ; 1.581      ;
; 0.166 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.899      ; 1.585      ;
; 0.166 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.897      ; 1.583      ;
; 0.171 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.897      ; 1.588      ;
; 0.173 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.897      ; 1.590      ;
; 0.185 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.895      ; 1.600      ;
; 0.203 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.869      ; 1.592      ;
; 0.205 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.897      ; 1.622      ;
; 0.258 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.898      ; 1.676      ;
; 0.308 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.891      ; 1.719      ;
; 0.318 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.739      ; 1.577      ;
; 0.327 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.899      ; 1.746      ;
; 0.333 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.874      ; 1.727      ;
; 0.353 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.893      ; 1.766      ;
; 0.395 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.008      ; 2.433      ;
; 0.426 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.893      ; 1.839      ;
; 0.438 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.908      ; 1.866      ;
; 0.472 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.839      ; 1.831      ;
; 0.474 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.884      ; 1.878      ;
; 0.521 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.841      ; 1.882      ;
; 0.537 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.992      ; 2.559      ;
; 0.538 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.865      ; 1.923      ;
; 0.563 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.837      ; 2.430      ;
; 0.569 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.078      ; 1.167      ;
; 0.574 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.757      ; 1.851      ;
; 0.597 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.879      ; 1.996      ;
; 0.617 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.839      ; 2.486      ;
; 0.624 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.741      ; 1.885      ;
; 0.631 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.734      ; 1.885      ;
; 0.639 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.862      ; 2.021      ;
; 0.644 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.757      ; 1.921      ;
; 0.660 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.818      ; 2.508      ;
; 0.661 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.836      ; 2.527      ;
; 0.679 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.836      ; 2.545      ;
; 0.702 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.069      ; 1.291      ;
; 0.711 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.832      ; 2.573      ;
; 0.724 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.840      ; 2.594      ;
; 0.724 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.106      ; 1.350      ;
; 0.726 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.257      ; 3.013      ;
; 0.731 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.836      ; 2.597      ;
; 0.732 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.834      ; 2.596      ;
; 0.757 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.738      ; 2.015      ;
; 0.764 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.999      ; 2.793      ;
; 0.768 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.888      ; 2.176      ;
; 0.793 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.825      ; 2.648      ;
; 0.794 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.842      ; 2.666      ;
; 0.797 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.834      ; 2.661      ;
; 0.800 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.834      ; 2.664      ;
; 0.805 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.820      ; 2.655      ;
; 0.810 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.836      ; 2.676      ;
; 0.825 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.823      ; 2.678      ;
; 0.828 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.897      ; 2.245      ;
; 0.832 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.844      ; 2.706      ;
; 0.837 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.250      ; 3.117      ;
; 0.844 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.054      ; 2.928      ;
; 0.846 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.856      ; 2.732      ;
; 0.847 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.816      ; 2.693      ;
; 0.849 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.854      ; 2.733      ;
; 0.850 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.825      ; 2.705      ;
; 0.863 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.838      ; 2.731      ;
; 0.866 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.080      ; 1.466      ;
; 0.869 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.818      ; 2.717      ;
; 0.873 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.827      ; 2.730      ;
; 0.873 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.838      ; 2.741      ;
; 0.876 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.820      ; 2.726      ;
; 0.877 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.825      ; 2.732      ;
; 0.887 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.250      ; 1.657      ;
; 0.904 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.833      ; 2.767      ;
; 0.917 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.103      ; 3.050      ;
; 0.922 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.823      ; 2.775      ;
; 0.929 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.827      ; 2.786      ;
; 0.940 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.103      ; 3.073      ;
; 0.942 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.081      ; 1.543      ;
; 0.955 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.200      ; 3.185      ;
; 0.957 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.899      ; 1.376      ;
; 0.961 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.899      ; 1.380      ;
; 0.970 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.900      ; 1.390      ;
; 0.979 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.820      ; 2.829      ;
; 0.996 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.266      ; 3.292      ;
; 1.003 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.087      ; 3.120      ;
; 1.037 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.842      ; 2.909      ;
; 1.039 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.076      ; 1.635      ;
; 1.044 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.901      ; 1.465      ;
; 1.051 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.826      ; 2.907      ;
; 1.055 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.900      ; 1.475      ;
; 1.060 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.843      ; 2.933      ;
; 1.060 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.070      ; 3.160      ;
; 1.071 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.115      ; 1.706      ;
; 1.092 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.072      ; 3.194      ;
; 1.094 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.107      ; 1.721      ;
; 1.096 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.093      ; 1.709      ;
; 1.110 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 2.061      ; 3.201      ;
; 1.111 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.827      ; 2.968      ;
; 1.114 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.829      ; 2.973      ;
; 1.114 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.087      ; 1.721      ;
; 1.134 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.724      ; 1.378      ;
; 1.137 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.716      ; 1.373      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.056 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.459      ; 1.045      ;
; 0.236 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.383      ; 1.149      ;
; 0.262 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.086      ; 0.878      ;
; 0.296 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.260      ; 1.086      ;
; 0.299 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.275      ; 1.104      ;
; 0.315 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.399      ; 1.244      ;
; 0.334 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.337      ; 1.201      ;
; 0.339 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.280      ; 1.149      ;
; 0.354 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.284      ; 1.168      ;
; 0.396 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.254      ; 1.180      ;
; 0.408 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.256      ; 1.194      ;
; 0.422 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.097      ; 1.049      ;
; 0.451 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.134      ; 1.115      ;
; 0.454 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.109      ; 1.093      ;
; 0.503 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.137      ; 1.170      ;
; 0.522 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.085      ; 1.137      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.086 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.054      ; 0.670      ;
; 0.096 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.028      ; 0.654      ;
; 0.326 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.040      ; 0.896      ;
; 0.437 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.159      ; 1.126      ;
; 0.576 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.069      ; 1.175      ;
; 0.583 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.048      ; 1.161      ;
; 0.592 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.039      ; 1.161      ;
; 0.596 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.173      ; 1.299      ;
; 0.630 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.062      ; 1.222      ;
; 0.643 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.176      ; 1.349      ;
; 0.644 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.159      ; 1.333      ;
; 0.812 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.905      ; 1.247      ;
; 0.837 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.904      ; 1.271      ;
; 0.851 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.061      ; 1.442      ;
; 0.926 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.901      ; 1.357      ;
; 1.038 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 1.066      ; 1.634      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.123 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.252      ; 0.905      ;
; 0.244 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.092      ; 0.866      ;
; 0.254 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.289      ; 1.073      ;
; 0.274 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.289      ; 1.093      ;
; 0.287 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.282      ; 1.099      ;
; 0.316 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.301      ; 1.147      ;
; 0.320 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.294      ; 1.144      ;
; 0.330 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.291      ; 1.151      ;
; 0.357 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.092      ; 0.979      ;
; 0.364 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.303      ; 1.197      ;
; 0.424 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.091      ; 1.045      ;
; 0.445 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.092      ; 1.067      ;
; 0.470 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.093      ; 1.093      ;
; 0.495 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.093      ; 1.118      ;
; 0.586 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.300      ; 1.416      ;
; 0.642 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.273      ; 1.445      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.217 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.453      ; 1.200      ;
; 0.261 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.492      ; 1.283      ;
; 0.339 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.466      ; 1.335      ;
; 0.349 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.466      ; 1.345      ;
; 0.409 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.474      ; 1.413      ;
; 0.427 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.196      ; 1.153      ;
; 0.452 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.205      ; 1.187      ;
; 0.482 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.228      ; 1.240      ;
; 0.494 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.220      ; 1.244      ;
; 0.499 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.228      ; 1.257      ;
; 0.503 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.214      ; 1.247      ;
; 0.538 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.205      ; 1.273      ;
; 0.561 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.206      ; 1.297      ;
; 0.562 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.196      ; 1.288      ;
; 0.589 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.207      ; 1.326      ;
; 0.609 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.217      ; 1.356      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.224 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.901      ; 0.655      ;
; 0.228 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.911      ; 0.669      ;
; 0.232 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.914      ; 0.676      ;
; 0.233 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.914      ; 0.677      ;
; 0.236 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.903      ; 0.669      ;
; 0.237 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.904      ; 0.671      ;
; 0.243 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.903      ; 0.676      ;
; 0.416 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.888      ; 0.834      ;
; 0.451 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.875      ; 0.856      ;
; 0.464 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.904      ; 0.898      ;
; 0.499 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 1.014      ; 1.043      ;
; 0.664 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.992      ; 1.186      ;
; 0.670 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.993      ; 1.193      ;
; 0.697 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.986      ; 1.213      ;
; 0.760 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.885      ; 1.175      ;
; 0.945 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.894      ; 1.369      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                   ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; 0.286 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.434      ; 0.942      ;
; 0.302 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.433      ; 0.957      ;
; 0.369 ; acesso_ram:acesso|addr_ram[5]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.434      ; 1.025      ;
; 0.396 ; acesso_ram:acesso|addr_ram[3]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.434      ; 1.052      ;
; 0.402 ; acesso_ram:acesso|wren_ram                                     ; acesso_ram:acesso|wren_ram                                                                                                ; clk                                                     ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.409 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.434      ; 1.065      ;
; 0.419 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[8]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.098      ; 3.965      ;
; 0.419 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[7]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.098      ; 3.965      ;
; 0.430 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[1]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.431 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[3]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.440 ; acesso_ram:acesso|ler_escrever_brg                             ; acesso_ram:acesso|ler_escrever_brg                                                                                        ; clk                                                     ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.446 ; acesso_ram:acesso|addr_ram[6]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.435      ; 1.103      ;
; 0.487 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[4]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.086      ; 4.021      ;
; 0.487 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[5]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.086      ; 4.021      ;
; 0.513 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[0]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.088      ; 4.049      ;
; 0.513 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[3]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.088      ; 4.049      ;
; 0.527 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2]                                                                   ; clk                                                     ; clk         ; 0.000        ; 0.205      ; 0.918      ;
; 0.530 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3]                                                                   ; clk                                                     ; clk         ; 0.000        ; 0.205      ; 0.921      ;
; 0.532 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|wren_ram                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.087      ; 4.067      ;
; 0.533 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[1]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.098      ; 4.079      ;
; 0.535 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[0]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.092      ; 4.075      ;
; 0.558 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[11]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.081      ; 4.087      ;
; 0.563 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[11]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.080      ; 4.091      ;
; 0.569 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[6]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.098      ; 4.115      ;
; 0.572 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[10]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.083      ; 4.103      ;
; 0.581 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[14]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.087      ; 4.116      ;
; 0.588 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[2]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.098      ; 4.134      ;
; 0.588 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|ler_escrever_brg                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.576      ; 4.612      ;
; 0.593 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[3]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.077      ; 4.118      ;
; 0.596 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.441      ; 1.259      ;
; 0.597 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[6]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.099      ; 4.144      ;
; 0.600 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a68~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.441      ; 1.263      ;
; 0.600 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[2]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.080      ; 0.866      ;
; 0.601 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[5]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.080      ; 0.867      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[4]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.093      ; 4.143      ;
; 0.605 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[12]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.089      ; 4.142      ;
; 0.605 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[8]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.089      ; 4.142      ;
; 0.610 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.439      ; 1.271      ;
; 0.611 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[1]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.085      ; 4.144      ;
; 0.612 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[7]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.093      ; 4.153      ;
; 0.612 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[15]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.093      ; 4.153      ;
; 0.613 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[14]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.090      ; 4.151      ;
; 0.618 ; acesso_ram:acesso|data_in_ram[14]                              ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.444      ; 1.284      ;
; 0.621 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[4]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.095      ; 0.902      ;
; 0.624 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[2]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.093      ; 4.165      ;
; 0.625 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[8]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.080      ; 4.153      ;
; 0.628 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[9]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.082      ; 4.158      ;
; 0.628 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[13]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.082      ; 4.158      ;
; 0.629 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a28~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.440      ; 1.291      ;
; 0.630 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[13]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.076      ; 4.154      ;
; 0.630 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[3]                                                                                             ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.076      ; 4.154      ;
; 0.630 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[15]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.076      ; 4.154      ;
; 0.630 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[14]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.076      ; 4.154      ;
; 0.631 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a84~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.440      ; 1.293      ;
; 0.631 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[5]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.095      ; 4.174      ;
; 0.631 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[4]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.095      ; 4.174      ;
; 0.643 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[11]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.097      ; 4.188      ;
; 0.643 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[9]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.097      ; 4.188      ;
; 0.643 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[10]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.097      ; 4.188      ;
; 0.647 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[0]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.095      ; 0.928      ;
; 0.648 ; acesso_ram:acesso|addr_ram[4]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a21~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.437      ; 1.307      ;
; 0.650 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[11]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.080      ; 4.178      ;
; 0.655 ; acesso_ram:acesso|data_in_ram[0]                               ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_datain_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.438      ; 1.315      ;
; 0.655 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_address_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.426      ; 1.303      ;
; 0.656 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.431      ; 1.309      ;
; 0.656 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[0]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.076      ; 4.180      ;
; 0.658 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|ler_escrever_brg                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.576      ; 4.682      ;
; 0.660 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a0~porta_address_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.428      ; 1.310      ;
; 0.662 ; acesso_ram:acesso|addr_ram[12]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.435      ; 1.319      ;
; 0.664 ; acesso_ram:acesso|addr_ram[14]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[1]                  ; clk                                                     ; clk         ; 0.000        ; 0.081      ; 0.931      ;
; 0.665 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.431      ; 1.318      ;
; 0.666 ; acesso_ram:acesso|addr_ram[8]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.442      ; 1.330      ;
; 0.668 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a42~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.428      ; 1.318      ;
; 0.668 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[6]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.088      ; 4.204      ;
; 0.669 ; acesso_ram:acesso|addr_ram[12]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a28~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.441      ; 1.332      ;
; 0.669 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.421      ; 1.312      ;
; 0.677 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a74~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.414      ; 1.313      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[3]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[15]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[2]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[1]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[0]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[14]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[13]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[12]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.096      ; 4.230      ;
; 0.687 ; acesso_ram:acesso|entrada_operacoes:map_eop|executar_operacao  ; acesso_ram:acesso|operacao_finalizada                                                                                     ; clk                                                     ; clk         ; 0.000        ; 0.096      ; 0.969      ;
; 0.688 ; acesso_ram:acesso|addr_ram[12]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a44~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.440      ; 1.350      ;
; 0.689 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_address_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.419      ; 1.330      ;
; 0.690 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a44~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.439      ; 1.351      ;
; 0.693 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[1]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.073      ; 4.214      ;
; 0.694 ; acesso_ram:acesso|data_in_ram[0]                               ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a0~porta_datain_reg0    ; clk                                                     ; clk         ; 0.000        ; 0.471      ; 1.387      ;
; 0.695 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[7]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.084      ; 4.227      ;
; 0.696 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a28~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.440      ; 1.358      ;
; 0.698 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|a_ula[8]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.098      ; 4.244      ;
; 0.698 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|a_ula[7]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.098      ; 4.244      ;
; 0.699 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[2]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.087      ; 4.234      ;
; 0.702 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.424      ; 1.348      ;
; 0.703 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a34~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.437      ; 1.362      ;
; 0.709 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a0~porta_address_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.428      ; 1.359      ;
; 0.709 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|valor_lido                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 3.089      ; 4.246      ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'                                                                                                                                                                              ;
+-------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.584 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.657      ; 5.473      ;
; 0.619 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.653      ; 5.504      ;
; 1.032 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.649      ; 5.913      ;
; 1.035 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.800      ; 6.067      ;
; 1.044 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.657      ; 5.453      ;
; 1.065 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.799      ; 6.096      ;
; 1.069 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.653      ; 5.474      ;
; 1.207 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.644      ; 6.083      ;
; 1.209 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.652      ; 6.093      ;
; 1.221 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.638      ; 6.091      ;
; 1.231 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.652      ; 6.115      ;
; 1.244 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.647      ; 6.123      ;
; 1.283 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.648      ; 6.163      ;
; 1.299 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.636      ; 6.167      ;
; 1.309 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.634      ; 6.175      ;
; 1.313 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.639      ; 6.184      ;
; 1.326 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.642      ; 6.200      ;
; 1.409 ; acesso_ram:acesso|b_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.671      ; 3.110      ;
; 1.484 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.649      ; 5.885      ;
; 1.521 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.800      ; 6.073      ;
; 1.660 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.799      ; 6.211      ;
; 1.693 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.658      ; 6.583      ;
; 1.746 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.190      ; 2.966      ;
; 1.788 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.648      ; 6.188      ;
; 1.823 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.644      ; 6.219      ;
; 1.842 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.652      ; 6.246      ;
; 1.852 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.638      ; 6.242      ;
; 1.873 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.647      ; 6.272      ;
; 1.897 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.652      ; 6.301      ;
; 1.912 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.642      ; 6.306      ;
; 1.934 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.667      ; 3.631      ;
; 1.947 ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.665      ; 3.642      ;
; 1.947 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.636      ; 6.335      ;
; 1.952 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.634      ; 6.338      ;
; 1.959 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.639      ; 6.350      ;
; 2.088 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.184      ; 3.302      ;
; 2.148 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.658      ; 6.558      ;
; 2.362 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.199      ; 3.591      ;
; 2.392 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.817      ; 4.239      ;
; 2.394 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.200      ; 3.624      ;
; 2.409 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.190      ; 3.629      ;
; 2.442 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.655      ; 4.127      ;
; 2.481 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.184      ; 3.695      ;
; 2.488 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.194      ; 3.712      ;
; 2.551 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.176      ; 3.757      ;
; 2.614 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.816      ; 4.460      ;
; 2.681 ; acesso_ram:acesso|b_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.831      ; 4.542      ;
; 2.684 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.652      ; 4.366      ;
; 2.780 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.670      ; 4.480      ;
; 2.780 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.479      ;
; 2.799 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.684      ; 4.513      ;
; 2.806 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.505      ;
; 2.817 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.814      ; 4.661      ;
; 2.827 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.817      ; 4.674      ;
; 2.835 ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.675      ; 4.540      ;
; 2.840 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.655      ; 4.525      ;
; 2.866 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.659      ; 4.555      ;
; 2.873 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.670      ; 4.573      ;
; 2.874 ; acesso_ram:acesso|b_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.573      ;
; 2.878 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.816      ; 4.724      ;
; 2.898 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.672      ; 4.600      ;
; 2.905 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.199      ; 4.134      ;
; 2.935 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.817      ; 4.782      ;
; 2.940 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.816      ; 4.786      ;
; 2.941 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.674      ; 4.645      ;
; 2.983 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.679      ; 4.692      ;
; 3.014 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.655      ; 4.699      ;
; 3.023 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.655      ; 4.708      ;
; 3.023 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.654      ; 4.707      ;
; 3.025 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.653      ; 4.708      ;
; 3.026 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.671      ; 4.727      ;
; 3.033 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.732      ;
; 3.042 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.816      ; 4.888      ;
; 3.043 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.668      ; 4.741      ;
; 3.043 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.194      ; 4.267      ;
; 3.047 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.819      ; 4.896      ;
; 3.064 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.673      ; 4.767      ;
; 3.070 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.659      ; 4.759      ;
; 3.075 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.774      ;
; 3.080 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.658      ; 4.768      ;
; 3.086 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.785      ;
; 3.093 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.671      ; 4.794      ;
; 3.098 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.818      ; 4.946      ;
; 3.103 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.661      ; 4.794      ;
; 3.112 ; acesso_ram:acesso|b_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.830      ; 4.972      ;
; 3.114 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.819      ; 4.963      ;
; 3.125 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.665      ; 4.820      ;
; 3.147 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.658      ; 4.835      ;
; 3.161 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.186      ; 4.377      ;
; 3.162 ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.680      ; 4.872      ;
; 3.165 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.818      ; 5.013      ;
; 3.166 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.655      ; 4.851      ;
; 3.167 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.668      ; 4.865      ;
; 3.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.200      ; 4.398      ;
; 3.173 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.672      ; 4.875      ;
; 3.188 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.816      ; 5.034      ;
; 3.192 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.891      ;
; 3.196 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.669      ; 4.895      ;
; 3.215 ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.659      ; 4.904      ;
; 3.217 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.816      ; 5.063      ;
+-------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 1.050 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.088      ; 0.668      ;
; 1.073 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.072      ; 0.675      ;
; 1.074 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.073      ; 0.677      ;
; 1.086 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.222      ; 0.838      ;
; 1.119 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.214      ; 0.863      ;
; 1.202 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.112      ; 0.844      ;
; 1.269 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.058      ; 0.857      ;
; 1.273 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.062      ; 0.865      ;
; 1.416 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.207      ; 1.153      ;
; 1.450 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.226      ; 1.206      ;
; 1.499 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.113      ; 1.142      ;
; 1.555 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.055      ; 1.140      ;
; 1.581 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.100      ; 1.211      ;
; 1.615 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.225      ; 1.370      ;
; 1.643 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.213      ; 1.386      ;
; 1.666 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.218      ; 1.414      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 1.069 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.079      ; 0.678      ;
; 1.073 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.050      ; 0.653      ;
; 1.087 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.051      ; 0.668      ;
; 1.088 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.050      ; 0.668      ;
; 1.098 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.049      ; 0.677      ;
; 1.269 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.050      ; 0.849      ;
; 1.291 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.051      ; 0.872      ;
; 1.293 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.073      ; 0.896      ;
; 1.294 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.055      ; 0.879      ;
; 1.513 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.080      ; 1.123      ;
; 1.550 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.064      ; 1.144      ;
; 1.565 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.057      ; 1.152      ;
; 1.580 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.113     ; 0.997      ;
; 1.596 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.073      ; 1.199      ;
; 1.735 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.083      ; 1.348      ;
; 1.826 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.058      ; 1.414      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -3.060 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.900      ; 5.675      ;
; -2.532 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.900      ; 5.647      ;
; -1.905 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.922      ; 4.396      ;
; -1.903 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.922      ; 4.549      ;
; -1.884 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.907      ; 4.365      ;
; -1.761 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.902      ; 4.385      ;
; -1.760 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.923      ; 4.398      ;
; -1.705 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.922      ; 4.344      ;
; -1.704 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.923      ; 4.346      ;
; -1.690 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.911      ; 4.317      ;
; -1.543 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.902      ; 4.162      ;
; -1.518 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.905      ; 4.138      ;
; -1.508 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.908      ; 4.135      ;
; -1.492 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.909      ; 4.119      ;
; -1.480 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.922      ; 4.471      ;
; -1.467 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.741      ; 4.051      ;
; -1.462 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.898      ; 4.077      ;
; -1.462 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.922      ; 4.608      ;
; -1.422 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.907      ; 4.403      ;
; -1.414 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.926      ; 4.054      ;
; -1.336 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.923      ; 4.474      ;
; -1.310 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.902      ; 4.434      ;
; -1.297 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.922      ; 4.436      ;
; -1.296 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.923      ; 4.438      ;
; -1.285 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.911      ; 4.412      ;
; -1.123 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.908      ; 4.250      ;
; -1.118 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.902      ; 4.237      ;
; -1.073 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.905      ; 4.193      ;
; -1.046 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.909      ; 4.173      ;
; -1.024 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.741      ; 4.108      ;
; -1.006 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.898      ; 4.121      ;
; -0.973 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.926      ; 4.113      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.710 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.063      ; 4.208      ;
; -2.636 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.058      ; 4.201      ;
; -2.607 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.058      ; 4.200      ;
; -2.302 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.063      ; 4.300      ;
; -2.227 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.058      ; 4.292      ;
; -2.197 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.058      ; 4.290      ;
; -1.746 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.940      ; 4.404      ;
; -1.647 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.911      ; 4.271      ;
; -1.618 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.911      ; 4.246      ;
; -1.606 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.921      ; 4.092      ;
; -1.580 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.957      ; 4.106      ;
; -1.560 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.906      ; 4.177      ;
; -1.460 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.920      ; 4.091      ;
; -1.435 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.958      ; 4.106      ;
; -1.434 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.956      ; 4.108      ;
; -1.385 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.059      ; 4.204      ;
; -1.384 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.061      ; 4.206      ;
; -1.383 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.063      ; 4.207      ;
; -1.381 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 3.058      ; 4.200      ;
; -1.288 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.940      ; 4.446      ;
; -1.234 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.911      ; 4.358      ;
; -1.231 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.911      ; 4.359      ;
; -1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.921      ; 4.151      ;
; -1.136 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.906      ; 4.253      ;
; -1.130 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.957      ; 4.156      ;
; -1.019 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.920      ; 4.150      ;
; -0.986 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.956      ; 4.160      ;
; -0.985 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.958      ; 4.156      ;
; -0.977 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.059      ; 4.296      ;
; -0.976 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.061      ; 4.298      ;
; -0.975 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.063      ; 4.299      ;
; -0.972 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 3.058      ; 4.291      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.652 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.902      ; 5.584      ;
; -2.163 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.102      ; 5.831      ;
; -2.134 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.902      ; 5.566      ;
; -2.056 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.064      ; 5.832      ;
; -2.010 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.103      ; 5.830      ;
; -1.961 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.091      ; 5.778      ;
; -1.947 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.092      ; 5.756      ;
; -1.877 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.898      ; 5.625      ;
; -1.846 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.904      ; 5.764      ;
; -1.821 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.897      ; 5.560      ;
; -1.801 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.102      ; 5.622      ;
; -1.734 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.092      ; 5.550      ;
; -1.723 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.899      ; 5.464      ;
; -1.703 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.102      ; 5.523      ;
; -1.685 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.896      ; 5.438      ;
; -1.659 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.102      ; 5.827      ;
; -1.627 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.091      ; 5.747      ;
; -1.540 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.064      ; 5.816      ;
; -1.506 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.103      ; 5.826      ;
; -1.445 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.091      ; 5.762      ;
; -1.437 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.092      ; 5.746      ;
; -1.328 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.898      ; 5.576      ;
; -1.320 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.904      ; 5.738      ;
; -1.262 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.102      ; 5.583      ;
; -1.232 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.897      ; 5.471      ;
; -1.229 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.092      ; 5.545      ;
; -1.226 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.896      ; 5.479      ;
; -1.195 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.899      ; 5.436      ;
; -1.180 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.102      ; 5.500      ;
; -1.109 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.091      ; 5.729      ;
; -0.462 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 4.048      ; 4.539      ;
; -0.013 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 4.048      ; 4.590      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.413 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.009      ; 6.094      ;
; -2.201 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.033      ; 6.082      ;
; -2.190 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.034      ; 6.081      ;
; -2.176 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.257      ; 5.844      ;
; -2.053 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.010      ; 5.906      ;
; -2.004 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.001      ; 5.855      ;
; -2.003 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.257      ; 5.813      ;
; -1.991 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.009      ; 5.841      ;
; -1.958 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.011      ; 5.823      ;
; -1.956 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.012      ; 5.825      ;
; -1.902 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.021      ; 5.770      ;
; -1.885 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.021      ; 5.748      ;
; -1.879 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.009      ; 6.060      ;
; -1.858 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.277      ; 5.910      ;
; -1.832 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.251      ; 5.649      ;
; -1.717 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.000      ; 5.739      ;
; -1.688 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.257      ; 5.856      ;
; -1.656 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.033      ; 6.037      ;
; -1.646 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.034      ; 6.037      ;
; -1.623 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 4.289      ; 5.821      ;
; -1.540 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.010      ; 5.893      ;
; -1.507 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.257      ; 5.817      ;
; -1.459 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.001      ; 5.810      ;
; -1.456 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.009      ; 5.806      ;
; -1.436 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.021      ; 5.799      ;
; -1.414 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.011      ; 5.779      ;
; -1.413 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.012      ; 5.782      ;
; -1.366 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.021      ; 5.734      ;
; -1.329 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.277      ; 5.881      ;
; -1.305 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.251      ; 5.622      ;
; -1.227 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.000      ; 5.749      ;
; -1.063 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 4.289      ; 5.761      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.215 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.695      ; 5.214      ;
; -1.998 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.808      ; 5.231      ;
; -1.935 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.729      ; 5.375      ;
; -1.871 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.729      ; 5.317      ;
; -1.855 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.808      ; 5.230      ;
; -1.843 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.690      ; 5.250      ;
; -1.820 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.826      ; 5.093      ;
; -1.820 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.700      ; 5.237      ;
; -1.788 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.721      ; 5.226      ;
; -1.735 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.695      ; 5.234      ;
; -1.733 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.719      ; 5.164      ;
; -1.668 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.702      ; 5.083      ;
; -1.668 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.721      ; 5.116      ;
; -1.656 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.729      ; 5.102      ;
; -1.650 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.728      ; 5.101      ;
; -1.626 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.809      ; 5.209      ;
; -1.547 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.716      ; 4.980      ;
; -1.484 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.808      ; 5.217      ;
; -1.395 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.729      ; 5.335      ;
; -1.374 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.729      ; 5.320      ;
; -1.359 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.826      ; 5.132      ;
; -1.341 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.808      ; 5.216      ;
; -1.330 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.700      ; 5.247      ;
; -1.300 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.690      ; 5.207      ;
; -1.293 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.721      ; 5.231      ;
; -1.238 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.719      ; 5.169      ;
; -1.215 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.702      ; 5.130      ;
; -1.195 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.721      ; 5.143      ;
; -1.151 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.729      ; 5.097      ;
; -1.145 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.728      ; 5.096      ;
; -1.126 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.809      ; 5.209      ;
; -1.067 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.716      ; 5.000      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.100 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.916      ; 5.615      ;
; -2.075 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.074      ; 5.868      ;
; -2.043 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.060      ; 5.814      ;
; -2.036 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.939      ; 5.823      ;
; -1.983 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.060      ; 5.762      ;
; -1.902 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.084      ; 5.518      ;
; -1.893 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.941      ; 5.857      ;
; -1.890 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.055      ; 5.656      ;
; -1.862 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.894      ; 5.778      ;
; -1.847 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.176      ; 5.785      ;
; -1.832 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.086      ; 5.634      ;
; -1.801 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.892      ; 5.534      ;
; -1.720 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.196      ; 5.484      ;
; -1.594 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.916      ; 5.609      ;
; -1.583 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.138      ; 5.483      ;
; -1.575 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.074      ; 5.868      ;
; -1.536 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.060      ; 5.807      ;
; -1.493 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.939      ; 5.780      ;
; -1.485 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.060      ; 5.764      ;
; -1.394 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 4.248      ; 5.525      ;
; -1.390 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.084      ; 5.506      ;
; -1.383 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.941      ; 5.847      ;
; -1.344 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.055      ; 5.610      ;
; -1.340 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.894      ; 5.756      ;
; -1.336 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.086      ; 5.638      ;
; -1.322 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.892      ; 5.555      ;
; -1.307 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.176      ; 5.745      ;
; -1.182 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.196      ; 5.446      ;
; -1.063 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.138      ; 5.463      ;
; -0.912 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 4.248      ; 5.543      ;
; -0.406 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.902      ; 4.142      ;
; 0.010  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.902      ; 4.226      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.833 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.872      ; 5.418      ;
; -1.823 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.873      ; 5.414      ;
; -1.741 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.717      ; 5.299      ;
; -1.737 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.865      ; 5.313      ;
; -1.724 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.718      ; 5.290      ;
; -1.723 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.718      ; 5.289      ;
; -1.670 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.960      ; 5.265      ;
; -1.643 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.852      ; 5.207      ;
; -1.629 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.840      ; 5.186      ;
; -1.627 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.861      ; 5.200      ;
; -1.622 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.849      ; 5.190      ;
; -1.617 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.871      ; 5.214      ;
; -1.560 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.961      ; 5.087      ;
; -1.557 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.985      ; 5.108      ;
; -1.546 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.871      ; 5.135      ;
; -1.407 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.987      ; 5.301      ;
; -1.336 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.872      ; 5.421      ;
; -1.326 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.873      ; 5.417      ;
; -1.271 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.717      ; 5.329      ;
; -1.254 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.865      ; 5.330      ;
; -1.246 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.718      ; 5.312      ;
; -1.245 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.718      ; 5.311      ;
; -1.189 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.852      ; 5.253      ;
; -1.185 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.960      ; 5.280      ;
; -1.152 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.840      ; 5.209      ;
; -1.137 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.871      ; 5.234      ;
; -1.118 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.849      ; 5.186      ;
; -1.118 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.861      ; 5.191      ;
; -1.112 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.871      ; 5.201      ;
; -1.089 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.961      ; 5.116      ;
; -1.071 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.985      ; 5.122      ;
; -0.915 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.987      ; 5.309      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                                                                                ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.784 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.448      ; 5.943      ;
; -1.781 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.449      ; 5.942      ;
; -1.716 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.274      ; 5.833      ;
; -1.713 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.276      ; 5.838      ;
; -1.713 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.531      ; 5.799      ;
; -1.698 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.249      ; 5.797      ;
; -1.684 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.266      ; 5.791      ;
; -1.677 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.273      ; 5.798      ;
; -1.642 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.412      ; 5.771      ;
; -1.624 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.252      ; 5.724      ;
; -1.580 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.570      ; 5.716      ;
; -1.579 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.573      ; 5.718      ;
; -1.553 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.414      ; 5.678      ;
; -1.514 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.267      ; 5.628      ;
; -1.446 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.253      ; 5.713      ;
; -1.429 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.538      ; 5.730      ;
; -1.269 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.448      ; 5.928      ;
; -1.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.449      ; 5.928      ;
; -1.222 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.249      ; 5.821      ;
; -1.204 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.276      ; 5.829      ;
; -1.179 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.266      ; 5.786      ;
; -1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.274      ; 5.782      ;
; -1.162 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.252      ; 5.762      ;
; -1.160 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.273      ; 5.781      ;
; -1.153 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.531      ; 5.739      ;
; -1.105 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.412      ; 5.734      ;
; -1.080 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.414      ; 5.705      ;
; -1.053 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.570      ; 5.689      ;
; -1.052 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.573      ; 5.691      ;
; -0.993 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.267      ; 5.607      ;
; -0.975 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.253      ; 5.742      ;
; -0.941 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.538      ; 5.742      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.252 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.066      ; 4.066      ;
; 0.166  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.066      ; 3.984      ;
; 0.615  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.371      ; 5.238      ;
; 0.651  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.311      ; 5.214      ;
; 0.652  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.426      ; 5.330      ;
; 0.788  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.255      ; 5.295      ;
; 0.826  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.257      ; 5.335      ;
; 0.831  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.224      ; 5.307      ;
; 0.882  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.351      ; 5.485      ;
; 0.985  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.230      ; 5.467      ;
; 1.015  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.230      ; 5.497      ;
; 1.026  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.080      ; 5.358      ;
; 1.034  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.055      ; 5.341      ;
; 1.059  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.244      ; 5.555      ;
; 1.126  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.104      ; 5.482      ;
; 1.133  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.426      ; 5.311      ;
; 1.150  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.371      ; 5.273      ;
; 1.168  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.311      ; 5.231      ;
; 1.191  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.057      ; 5.500      ;
; 1.230  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 4.106      ; 5.588      ;
; 1.299  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.255      ; 5.306      ;
; 1.330  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.257      ; 5.339      ;
; 1.384  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.224      ; 5.360      ;
; 1.418  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.351      ; 5.521      ;
; 1.477  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.230      ; 5.459      ;
; 1.513  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.055      ; 5.320      ;
; 1.513  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.080      ; 5.345      ;
; 1.531  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.230      ; 5.513      ;
; 1.568  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.244      ; 5.564      ;
; 1.662  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.104      ; 5.518      ;
; 1.694  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.057      ; 5.503      ;
; 1.720  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 4.106      ; 5.578      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.113 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.216      ; 4.355      ;
; 0.333  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.216      ; 4.301      ;
; 0.689  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.272      ; 5.213      ;
; 0.742  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.262      ; 5.256      ;
; 0.758  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.272      ; 5.282      ;
; 0.882  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.059      ; 5.193      ;
; 0.913  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.062      ; 5.227      ;
; 0.935  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.262      ; 5.449      ;
; 0.936  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.261      ; 5.449      ;
; 0.949  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.060      ; 5.261      ;
; 0.952  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.261      ; 5.465      ;
; 0.989  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.274      ; 5.515      ;
; 0.991  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.273      ; 5.516      ;
; 1.020  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.233      ; 5.505      ;
; 1.035  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.065      ; 5.352      ;
; 1.050  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.060      ; 5.362      ;
; 1.164  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 4.067      ; 5.483      ;
; 1.206  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.272      ; 5.230      ;
; 1.242  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.262      ; 5.256      ;
; 1.304  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.272      ; 5.328      ;
; 1.337  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.059      ; 5.148      ;
; 1.438  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.062      ; 5.252      ;
; 1.439  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.262      ; 5.453      ;
; 1.449  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.261      ; 5.462      ;
; 1.462  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.261      ; 5.475      ;
; 1.502  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.274      ; 5.528      ;
; 1.503  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.273      ; 5.528      ;
; 1.533  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.060      ; 5.345      ;
; 1.545  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.233      ; 5.530      ;
; 1.551  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.065      ; 5.368      ;
; 1.595  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.060      ; 5.407      ;
; 1.670  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 4.067      ; 5.489      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.457 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.763      ; 5.472      ;
; 0.459 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.760      ; 5.471      ;
; 0.472 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.727      ; 5.451      ;
; 0.548 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.719      ; 5.519      ;
; 0.591 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.596      ; 5.439      ;
; 0.636 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.598      ; 5.486      ;
; 0.695 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.445      ; 5.392      ;
; 0.725 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.635      ; 5.612      ;
; 0.727 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.634      ; 5.613      ;
; 0.768 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.453      ; 5.473      ;
; 0.780 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.444      ; 5.476      ;
; 0.780 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.451      ; 5.483      ;
; 0.783 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.430      ; 5.465      ;
; 0.804 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.430      ; 5.486      ;
; 0.822 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.455      ; 5.529      ;
; 0.843 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.427      ; 5.522      ;
; 0.961 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.727      ; 5.440      ;
; 0.983 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.763      ; 5.498      ;
; 0.984 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.760      ; 5.496      ;
; 1.105 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.719      ; 5.576      ;
; 1.110 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.598      ; 5.460      ;
; 1.119 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.596      ; 5.467      ;
; 1.213 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.445      ; 5.410      ;
; 1.241 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.430      ; 5.423      ;
; 1.248 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.635      ; 5.635      ;
; 1.250 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.634      ; 5.636      ;
; 1.258 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.430      ; 5.440      ;
; 1.291 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.451      ; 5.494      ;
; 1.294 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.444      ; 5.490      ;
; 1.314 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.427      ; 5.493      ;
; 1.325 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.453      ; 5.530      ;
; 1.325 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.455      ; 5.532      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.524 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.150      ; 4.926      ;
; 0.542 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.126      ; 4.920      ;
; 0.631 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.022      ; 4.905      ;
; 0.631 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.153      ; 5.036      ;
; 0.642 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.032      ; 4.926      ;
; 0.651 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.009      ; 4.912      ;
; 0.660 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.126      ; 5.038      ;
; 0.673 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.033      ; 4.958      ;
; 0.682 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.000      ; 4.934      ;
; 0.700 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.013      ; 4.965      ;
; 0.761 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.026      ; 5.039      ;
; 0.836 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.034      ; 5.122      ;
; 0.841 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 4.033      ; 5.126      ;
; 0.907 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.874      ; 5.033      ;
; 0.907 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.873      ; 5.032      ;
; 0.914 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.872      ; 5.038      ;
; 1.011 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.150      ; 4.913      ;
; 1.012 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.126      ; 4.890      ;
; 1.074 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.032      ; 4.858      ;
; 1.124 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.153      ; 5.029      ;
; 1.140 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.126      ; 5.018      ;
; 1.148 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.033      ; 4.933      ;
; 1.149 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.009      ; 4.910      ;
; 1.149 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.022      ; 4.923      ;
; 1.154 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.000      ; 4.906      ;
; 1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.013      ; 4.930      ;
; 1.253 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.026      ; 5.031      ;
; 1.343 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.034      ; 5.129      ;
; 1.347 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 4.033      ; 5.132      ;
; 1.380 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.874      ; 5.006      ;
; 1.381 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.873      ; 5.006      ;
; 1.394 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.872      ; 5.018      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.579 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.081      ; 3.912      ;
; 0.580 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.080      ; 3.912      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.079      ; 3.927      ;
; 0.612 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.043      ; 3.907      ;
; 0.612 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.042      ; 3.906      ;
; 0.650 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.186      ; 4.088      ;
; 0.652 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.185      ; 4.089      ;
; 0.653 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.185      ; 4.090      ;
; 0.655 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.190      ; 4.097      ;
; 0.655 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.189      ; 4.096      ;
; 0.655 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.187      ; 4.094      ;
; 0.656 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.190      ; 4.098      ;
; 0.725 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.027      ; 4.004      ;
; 0.822 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.032      ; 4.106      ;
; 0.834 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.032      ; 4.118      ;
; 0.888 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 3.062      ; 4.202      ;
; 1.040 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.079      ; 3.871      ;
; 1.040 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.081      ; 3.873      ;
; 1.041 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.080      ; 3.873      ;
; 1.061 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.186      ; 3.999      ;
; 1.062 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.185      ; 3.999      ;
; 1.063 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.185      ; 4.000      ;
; 1.064 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.190      ; 4.006      ;
; 1.064 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.189      ; 4.005      ;
; 1.064 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.043      ; 3.859      ;
; 1.064 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.187      ; 4.003      ;
; 1.065 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.190      ; 4.007      ;
; 1.065 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.042      ; 3.859      ;
; 1.162 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.027      ; 3.941      ;
; 1.219 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.032      ; 4.003      ;
; 1.247 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.032      ; 4.031      ;
; 1.342 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 3.062      ; 4.156      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.599 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.871      ; 4.722      ;
; 0.639 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.984      ; 4.875      ;
; 0.691 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.884      ; 4.827      ;
; 0.692 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.882      ; 4.826      ;
; 0.740 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.855      ; 4.847      ;
; 0.743 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.876      ; 4.871      ;
; 0.750 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.967      ; 4.969      ;
; 0.759 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.873      ; 4.884      ;
; 0.798 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.966      ; 5.016      ;
; 0.799 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.966      ; 5.017      ;
; 0.829 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.875      ; 4.956      ;
; 0.837 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.843      ; 4.932      ;
; 0.857 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.849      ; 4.958      ;
; 0.865 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.854      ; 4.971      ;
; 0.904 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.884      ; 5.040      ;
; 0.907 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.884      ; 5.043      ;
; 1.089 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.984      ; 4.825      ;
; 1.089 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.871      ; 4.712      ;
; 1.190 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.884      ; 4.826      ;
; 1.191 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.882      ; 4.825      ;
; 1.203 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.855      ; 4.810      ;
; 1.211 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.876      ; 4.839      ;
; 1.245 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.967      ; 4.964      ;
; 1.263 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.873      ; 4.888      ;
; 1.310 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.966      ; 5.028      ;
; 1.310 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.966      ; 5.028      ;
; 1.318 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.875      ; 4.945      ;
; 1.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.849      ; 4.933      ;
; 1.349 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.854      ; 4.955      ;
; 1.373 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.843      ; 4.968      ;
; 1.396 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.884      ; 5.032      ;
; 1.455 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.884      ; 5.091      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.609 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.018      ; 3.879      ;
; 0.657 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.030      ; 3.939      ;
; 0.659 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.047      ; 3.958      ;
; 0.670 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.025      ; 3.947      ;
; 0.715 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.022      ; 3.989      ;
; 0.733 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.029      ; 4.014      ;
; 0.760 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.854      ; 3.866      ;
; 0.874 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.031      ; 4.157      ;
; 0.881 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.027      ; 4.160      ;
; 0.897 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.043      ; 4.192      ;
; 0.898 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.044      ; 4.194      ;
; 0.916 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.022      ; 4.190      ;
; 0.919 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.043      ; 4.214      ;
; 0.920 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.044      ; 4.216      ;
; 1.062 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.043      ; 4.357      ;
; 1.075 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.018      ; 3.845      ;
; 1.100 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.030      ; 3.882      ;
; 1.101 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.047      ; 3.900      ;
; 1.116 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.029      ; 3.897      ;
; 1.126 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.025      ; 3.903      ;
; 1.152 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.022      ; 3.926      ;
; 1.214 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.854      ; 3.820      ;
; 1.292 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.031      ; 4.075      ;
; 1.303 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.043      ; 4.098      ;
; 1.304 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.044      ; 4.100      ;
; 1.339 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.027      ; 4.118      ;
; 1.356 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.043      ; 4.151      ;
; 1.357 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.044      ; 4.153      ;
; 1.363 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.022      ; 4.137      ;
; 1.499 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.043      ; 4.294      ;
; 2.072 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 3.020      ; 5.344      ;
; 2.607 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 3.020      ; 5.379      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                                                                                ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.727 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.427      ; 5.406      ;
; 0.752 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.466      ; 5.470      ;
; 0.908 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.433      ; 5.593      ;
; 0.909 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.454      ; 5.615      ;
; 0.945 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.433      ; 5.630      ;
; 0.998 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.188      ; 5.438      ;
; 1.049 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.188      ; 5.489      ;
; 1.053 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.177      ; 5.482      ;
; 1.054 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.178      ; 5.484      ;
; 1.075 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.166      ; 5.493      ;
; 1.151 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.176      ; 5.579      ;
; 1.155 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.176      ; 5.583      ;
; 1.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.167      ; 5.587      ;
; 1.251 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.427      ; 5.430      ;
; 1.276 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.201      ; 5.729      ;
; 1.277 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.200      ; 5.729      ;
; 1.310 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.466      ; 5.528      ;
; 1.365 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 4.175      ; 5.792      ;
; 1.403 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.433      ; 5.588      ;
; 1.432 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.454      ; 5.638      ;
; 1.433 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.433      ; 5.618      ;
; 1.509 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.188      ; 5.449      ;
; 1.527 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.188      ; 5.467      ;
; 1.547 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.166      ; 5.465      ;
; 1.589 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.177      ; 5.518      ;
; 1.590 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.178      ; 5.520      ;
; 1.673 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.176      ; 5.601      ;
; 1.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.176      ; 5.614      ;
; 1.709 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.167      ; 5.628      ;
; 1.813 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.201      ; 5.766      ;
; 1.814 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.200      ; 5.766      ;
; 1.879 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 4.175      ; 5.806      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                             ;
+------------+-----------------+---------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                              ; Note ;
+------------+-----------------+---------------------------------------------------------+------+
; 99.96 MHz  ; 99.96 MHz       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ;      ;
; 140.71 MHz ; 140.71 MHz      ; clk                                                     ;      ;
+------------+-----------------+---------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                            ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; -7.029 ; -102.840      ;
; clk                                                                  ; -6.107 ; -1704.908     ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -2.997 ; -28.734       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; -2.582 ; -48.973       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -2.014 ; -25.426       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -1.467 ; -11.561       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -1.459 ; -13.490       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -1.380 ; -14.904       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -1.031 ; -12.360       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.932 ; -11.003       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.673 ; -8.760        ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                             ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; -0.047 ; -0.047        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.072  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.188  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.197  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.243  ; 0.000         ;
; clk                                                                  ; 0.300  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.317  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.326  ; 0.000         ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 0.661  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.066  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.079  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                                         ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -2.913 ; -26.925       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -2.632 ; -27.003       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -2.595 ; -28.878       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -2.377 ; -31.424       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -2.163 ; -28.184       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -2.075 ; -28.136       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -1.797 ; -26.182       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -1.774 ; -26.148       ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                                          ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.186 ; -0.186        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.072 ; -0.072        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.428  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.511  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.536  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.544  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.555  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.679  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                              ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; clk                                                                  ; -3.000 ; -1201.401     ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 0.321  ; 0.000         ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0.337  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.378  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.399  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.402  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.411  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.411  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.412  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.425  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.437  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'                                                                                                                                    ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -7.029 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.708      ; 7.898      ;
; -6.831 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.715      ; 7.717      ;
; -6.730 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.710      ; 7.601      ;
; -6.721 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.715      ; 7.607      ;
; -6.627 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.700      ; 7.507      ;
; -6.625 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.698      ; 7.630      ;
; -6.528 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.706      ; 7.553      ;
; -6.517 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.700      ; 7.397      ;
; -6.515 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.698      ; 7.520      ;
; -6.474 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.180      ; 7.825      ;
; -6.442 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.710      ; 7.313      ;
; -6.433 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.705      ; 7.301      ;
; -6.418 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.706      ; 7.443      ;
; -6.416 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.180      ; 7.767      ;
; -6.400 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.708      ; 7.269      ;
; -6.394 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.175      ; 7.730      ;
; -6.369 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.190      ; 7.730      ;
; -6.365 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.694      ; 7.365      ;
; -6.354 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.840      ; 7.505      ;
; -6.336 ; acesso_ram:acesso|b_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.191      ; 7.688      ;
; -6.323 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.705      ; 7.191      ;
; -6.317 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.181      ; 7.669      ;
; -6.289 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.190      ; 7.650      ;
; -6.257 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.704      ; 7.141      ;
; -6.255 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.694      ; 7.255      ;
; -6.244 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.840      ; 7.395      ;
; -6.218 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.714      ; 7.102      ;
; -6.215 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.181      ; 7.566      ;
; -6.214 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.177      ; 7.552      ;
; -6.211 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.710      ; 7.239      ;
; -6.210 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.710      ; 7.249      ;
; -6.160 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.699      ; 7.167      ;
; -6.151 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.842      ; 7.305      ;
; -6.147 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.704      ; 7.031      ;
; -6.127 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.180      ; 7.478      ;
; -6.116 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.175      ; 7.471      ;
; -6.114 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.173      ; 7.594      ;
; -6.111 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.696      ; 7.114      ;
; -6.108 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.181      ; 7.460      ;
; -6.108 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.714      ; 6.992      ;
; -6.100 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.710      ; 7.139      ;
; -6.062 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.185      ; 7.408      ;
; -6.054 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.172      ; 7.389      ;
; -6.053 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.177      ; 7.391      ;
; -6.050 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.699      ; 7.057      ;
; -6.041 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.842      ; 7.195      ;
; -6.022 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.182      ; 7.375      ;
; -6.016 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.710      ; 7.044      ;
; -6.004 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.182      ; 7.357      ;
; -6.001 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.181      ; 7.353      ;
; -6.001 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.696      ; 7.004      ;
; -5.994 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.178      ; 7.343      ;
; -5.987 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.177      ; 7.325      ;
; -5.986 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.181      ; 7.486      ;
; -5.979 ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.182      ; 7.332      ;
; -5.945 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.165      ; 7.417      ;
; -5.935 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.171      ; 7.286      ;
; -5.931 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.182      ; 7.284      ;
; -5.929 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.174      ; 7.411      ;
; -5.906 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.182      ; 7.259      ;
; -5.900 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.180      ; 7.243      ;
; -5.889 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.173      ; 7.381      ;
; -5.875 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.179      ; 7.234      ;
; -5.867 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.183      ; 7.211      ;
; -5.859 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.185      ; 7.205      ;
; -5.859 ; acesso_ram:acesso|b_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.179      ; 7.218      ;
; -5.843 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.169      ; 7.318      ;
; -5.843 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.315      ; 7.469      ;
; -5.842 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.179      ; 7.182      ;
; -5.832 ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.182      ; 7.185      ;
; -5.815 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.164      ; 7.287      ;
; -5.778 ; acesso_ram:acesso|b_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.185      ; 7.124      ;
; -5.774 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.171      ; 7.264      ;
; -5.763 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.189      ; 7.122      ;
; -5.727 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.179      ; 7.086      ;
; -5.722 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.189      ; 7.081      ;
; -5.718 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.179      ; 7.058      ;
; -5.701 ; acesso_ram:acesso|b_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.170      ; 7.051      ;
; -5.698 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.171      ; 7.188      ;
; -5.688 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.185      ; 7.202      ;
; -5.675 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.166      ; 7.149      ;
; -5.672 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.185      ; 7.175      ;
; -5.668 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.177      ; 7.163      ;
; -5.662 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.175      ; 7.017      ;
; -5.650 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.183      ; 7.003      ;
; -5.644 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.172      ; 6.979      ;
; -5.638 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.174      ; 7.120      ;
; -5.623 ; acesso_ram:acesso|b_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.169      ; 6.972      ;
; -5.622 ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.318      ; 7.251      ;
; -5.616 ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.188      ; 6.965      ;
; -5.609 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.317      ; 7.238      ;
; -5.608 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.169      ; 6.957      ;
; -5.606 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.164      ; 7.078      ;
; -5.596 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.167      ; 6.943      ;
; -5.589 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.183      ; 6.933      ;
; -5.584 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.185      ; 7.087      ;
; -5.579 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.168      ; 7.055      ;
; -5.578 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.171      ; 7.056      ;
; -5.577 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.177      ; 7.072      ;
; -5.565 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 1.315      ; 7.191      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.107 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.325     ; 6.781      ;
; -6.106 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.325     ; 6.780      ;
; -5.921 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a32~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.406     ; 6.514      ;
; -5.869 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a96~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.384     ; 6.484      ;
; -5.792 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.365     ; 6.426      ;
; -5.749 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.359     ; 6.389      ;
; -5.712 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a65~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.387     ; 6.324      ;
; -5.698 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.365     ; 6.332      ;
; -5.687 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a46~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.382     ; 6.304      ;
; -5.684 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a46~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.382     ; 6.301      ;
; -5.679 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.401     ; 6.277      ;
; -5.678 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a1~porta_we_reg   ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.406     ; 6.271      ;
; -5.676 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.401     ; 6.274      ;
; -5.648 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a20~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.388     ; 6.259      ;
; -5.647 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.359     ; 6.287      ;
; -5.643 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.327     ; 6.315      ;
; -5.617 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.395     ; 6.221      ;
; -5.610 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a65~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.387     ; 6.222      ;
; -5.610 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.400     ; 6.209      ;
; -5.597 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a52~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.374     ; 6.222      ;
; -5.576 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a1~porta_we_reg   ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.406     ; 6.169      ;
; -5.567 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.411     ; 6.155      ;
; -5.565 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a32~porta_we_reg  ; acesso_ram:acesso|valor_display[0]  ; clk          ; clk         ; 1.000        ; -0.399     ; 6.165      ;
; -5.556 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|entrada_brg[10]   ; clk          ; clk         ; 1.000        ; -0.343     ; 6.212      ;
; -5.556 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|valor_display[10] ; clk          ; clk         ; 1.000        ; -0.343     ; 6.212      ;
; -5.549 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.327     ; 6.221      ;
; -5.546 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.374     ; 6.171      ;
; -5.533 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a24~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; clk         ; 1.000        ; -0.381     ; 6.151      ;
; -5.532 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a24~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; clk         ; 1.000        ; -0.381     ; 6.150      ;
; -5.513 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a96~porta_we_reg  ; acesso_ram:acesso|valor_display[0]  ; clk          ; clk         ; 1.000        ; -0.377     ; 6.135      ;
; -5.509 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.375     ; 6.133      ;
; -5.508 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.375     ; 6.132      ;
; -5.495 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a107~porta_we_reg ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.340     ; 6.154      ;
; -5.494 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a107~porta_we_reg ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.340     ; 6.153      ;
; -5.486 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a6~porta_we_reg   ; acesso_ram:acesso|entrada_brg[6]    ; clk          ; clk         ; 1.000        ; -0.406     ; 6.079      ;
; -5.485 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a6~porta_we_reg   ; acesso_ram:acesso|valor_display[6]  ; clk          ; clk         ; 1.000        ; -0.406     ; 6.078      ;
; -5.483 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a116~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.408     ; 6.074      ;
; -5.483 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.403     ; 6.079      ;
; -5.482 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a81~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.384     ; 6.097      ;
; -5.482 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a39~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.360     ; 6.121      ;
; -5.479 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a125~porta_we_reg ; acesso_ram:acesso|entrada_brg[13]   ; clk          ; clk         ; 1.000        ; -0.391     ; 6.087      ;
; -5.477 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a125~porta_we_reg ; acesso_ram:acesso|valor_display[13] ; clk          ; clk         ; 1.000        ; -0.391     ; 6.085      ;
; -5.476 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]    ; clk          ; clk         ; 1.000        ; -0.415     ; 6.060      ;
; -5.473 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.380     ; 6.092      ;
; -5.472 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.380     ; 6.091      ;
; -5.456 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg  ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.395     ; 6.060      ;
; -5.454 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_we_reg   ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; clk         ; 1.000        ; -0.389     ; 6.064      ;
; -5.453 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_we_reg ; acesso_ram:acesso|entrada_brg[10]   ; clk          ; clk         ; 1.000        ; -0.332     ; 6.120      ;
; -5.453 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_we_reg ; acesso_ram:acesso|valor_display[10] ; clk          ; clk         ; 1.000        ; -0.332     ; 6.120      ;
; -5.453 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.333     ; 6.119      ;
; -5.451 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_we_reg   ; acesso_ram:acesso|valor_display[9]  ; clk          ; clk         ; 1.000        ; -0.389     ; 6.061      ;
; -5.444 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.374     ; 6.069      ;
; -5.440 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.369     ; 6.070      ;
; -5.439 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.369     ; 6.069      ;
; -5.437 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.405     ; 6.031      ;
; -5.437 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; clk         ; 1.000        ; -0.408     ; 6.028      ;
; -5.437 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|valor_display[2]  ; clk          ; clk         ; 1.000        ; -0.408     ; 6.028      ;
; -5.436 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a7~porta_we_reg   ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.373     ; 6.062      ;
; -5.434 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.405     ; 6.028      ;
; -5.434 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a20~porta_we_reg  ; acesso_ram:acesso|valor_display[4]  ; clk          ; clk         ; 1.000        ; -0.388     ; 6.045      ;
; -5.431 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a60~porta_we_reg  ; acesso_ram:acesso|entrada_brg[12]   ; clk          ; clk         ; 1.000        ; -0.374     ; 6.056      ;
; -5.426 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a76~porta_we_reg  ; acesso_ram:acesso|entrada_brg[12]   ; clk          ; clk         ; 1.000        ; -0.386     ; 6.039      ;
; -5.425 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.315     ; 6.109      ;
; -5.424 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.315     ; 6.108      ;
; -5.417 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a36~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.392     ; 6.024      ;
; -5.402 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.336     ; 6.065      ;
; -5.401 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a19~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.336     ; 6.064      ;
; -5.395 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; clk         ; 1.000        ; -0.345     ; 6.049      ;
; -5.394 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a56~porta_we_reg  ; acesso_ram:acesso|valor_display[8]  ; clk          ; clk         ; 1.000        ; -0.345     ; 6.048      ;
; -5.391 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a120~porta_we_reg ; acesso_ram:acesso|entrada_brg[8]    ; clk          ; clk         ; 1.000        ; -0.383     ; 6.007      ;
; -5.390 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a120~porta_we_reg ; acesso_ram:acesso|valor_display[8]  ; clk          ; clk         ; 1.000        ; -0.383     ; 6.006      ;
; -5.383 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a52~porta_we_reg  ; acesso_ram:acesso|valor_display[4]  ; clk          ; clk         ; 1.000        ; -0.374     ; 6.008      ;
; -5.380 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a81~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.384     ; 5.995      ;
; -5.376 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.388     ; 5.987      ;
; -5.375 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a59~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.388     ; 5.986      ;
; -5.374 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|valor_display[1]  ; clk          ; clk         ; 1.000        ; -0.415     ; 5.958      ;
; -5.373 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a119~porta_we_reg ; acesso_ram:acesso|entrada_brg[7]    ; clk          ; clk         ; 1.000        ; -0.367     ; 6.005      ;
; -5.369 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a62~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]   ; clk          ; clk         ; 1.000        ; -0.398     ; 5.970      ;
; -5.366 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a62~porta_we_reg  ; acesso_ram:acesso|valor_display[14] ; clk          ; clk         ; 1.000        ; -0.398     ; 5.967      ;
; -5.363 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]    ; clk          ; clk         ; 1.000        ; -0.421     ; 5.941      ;
; -5.363 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_we_reg  ; acesso_ram:acesso|valor_display[2]  ; clk          ; clk         ; 1.000        ; -0.421     ; 5.941      ;
; -5.362 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|entrada_brg[13]   ; clk          ; clk         ; 1.000        ; -0.367     ; 5.994      ;
; -5.362 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a5~porta_we_reg   ; acesso_ram:acesso|entrada_brg[5]    ; clk          ; clk         ; 1.000        ; -0.396     ; 5.965      ;
; -5.361 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a5~porta_we_reg   ; acesso_ram:acesso|valor_display[5]  ; clk          ; clk         ; 1.000        ; -0.396     ; 5.964      ;
; -5.360 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a45~porta_we_reg  ; acesso_ram:acesso|valor_display[13] ; clk          ; clk         ; 1.000        ; -0.367     ; 5.992      ;
; -5.353 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a68~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.405     ; 5.947      ;
; -5.352 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a39~porta_we_reg  ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.360     ; 5.991      ;
; -5.347 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; clk         ; 1.000        ; -0.335     ; 6.011      ;
; -5.344 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|valor_display[9]  ; clk          ; clk         ; 1.000        ; -0.335     ; 6.008      ;
; -5.334 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a0~porta_we_reg   ; acesso_ram:acesso|entrada_brg[0]    ; clk          ; clk         ; 1.000        ; -0.387     ; 5.946      ;
; -5.328 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.403     ; 5.924      ;
; -5.327 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a11~porta_we_reg  ; acesso_ram:acesso|valor_display[11] ; clk          ; clk         ; 1.000        ; -0.403     ; 5.923      ;
; -5.326 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_we_reg  ; acesso_ram:acesso|entrada_brg[9]    ; clk          ; clk         ; 1.000        ; -0.397     ; 5.928      ;
; -5.323 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_we_reg  ; acesso_ram:acesso|valor_display[9]  ; clk          ; clk         ; 1.000        ; -0.397     ; 5.925      ;
; -5.322 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg ; acesso_ram:acesso|valor_display[7]  ; clk          ; clk         ; 1.000        ; -0.333     ; 5.988      ;
; -5.319 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a67~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]    ; clk          ; clk         ; 1.000        ; -0.377     ; 5.941      ;
; -5.319 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a27~porta_we_reg  ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.398     ; 5.920      ;
; -5.319 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a123~porta_we_reg ; acesso_ram:acesso|entrada_brg[11]   ; clk          ; clk         ; 1.000        ; -0.347     ; 5.971      ;
; -5.318 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a4~porta_we_reg   ; acesso_ram:acesso|entrada_brg[4]    ; clk          ; clk         ; 1.000        ; -0.382     ; 5.935      ;
; -5.318 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a67~porta_we_reg  ; acesso_ram:acesso|valor_display[3]  ; clk          ; clk         ; 1.000        ; -0.377     ; 5.940      ;
+--------+---------------------------------------------------------------------------------------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.997 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.089     ; 1.339      ;
; -2.883 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.075     ; 1.155      ;
; -2.502 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.088     ; 0.828      ;
; -1.922 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.183     ; 1.159      ;
; -1.853 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.083     ; 1.367      ;
; -1.805 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.078     ; 1.324      ;
; -1.756 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.214     ; 1.098      ;
; -1.708 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.170     ; 1.096      ;
; -1.608 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.095     ; 1.109      ;
; -1.488 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.211     ; 0.835      ;
; -1.471 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.214     ; 0.818      ;
; -1.440 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.202     ; 0.668      ;
; -1.415 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.171     ; 0.806      ;
; -1.313 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.203     ; 0.666      ;
; -1.288 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.191     ; 0.658      ;
; -1.285 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.080     ; 0.801      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                              ; Launch Clock                                                         ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -2.582 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.427      ; 2.710      ;
; -2.450 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.263      ; 2.436      ;
; -2.445 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.012     ; 2.158      ;
; -2.432 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.117      ; 2.122      ;
; -2.427 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.235      ; 2.392      ;
; -2.418 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.100      ; 2.245      ;
; -2.397 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.494      ; 2.592      ;
; -2.396 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.707      ; 2.676      ;
; -2.384 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.239      ; 2.353      ;
; -2.373 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.083      ; 2.193      ;
; -2.358 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.262      ; 2.357      ;
; -2.347 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.072      ; 2.127      ;
; -2.342 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.261      ; 2.333      ;
; -2.339 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.646      ; 2.558      ;
; -2.320 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.264      ; 2.307      ;
; -2.295 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.272      ; 2.283      ;
; -2.269 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.375      ; 2.374      ;
; -2.246 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.417      ; 2.371      ;
; -2.216 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.240      ; 2.172      ;
; -2.210 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.441      ; 2.367      ;
; -2.208 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.039     ; 1.882      ;
; -2.202 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.471      ; 2.386      ;
; -2.197 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.262      ; 2.177      ;
; -2.190 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.100      ; 2.020      ;
; -2.183 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.262      ; 2.164      ;
; -2.183 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.551      ; 2.464      ;
; -2.132 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.457      ; 2.308      ;
; -2.114 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.498      ; 2.349      ;
; -2.106 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.262      ; 2.069      ;
; -2.075 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.609      ; 2.421      ;
; -2.075 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.333      ; 2.133      ;
; -2.074 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.470      ; 2.252      ;
; -2.066 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.509      ; 2.293      ;
; -2.058 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.402      ; 3.651      ;
; -2.053 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.410      ; 3.683      ;
; -2.048 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.528      ; 2.306      ;
; -2.045 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.479      ; 2.249      ;
; -2.036 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.402      ; 3.658      ;
; -2.032 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.011      ; 1.780      ;
; -1.999 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.553      ; 3.615      ;
; -1.983 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.482      ; 2.173      ;
; -1.979 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.498      ; 2.204      ;
; -1.977 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.316      ; 2.006      ;
; -1.975 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.447      ; 2.159      ;
; -1.968 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.256      ; 1.932      ;
; -1.956 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.400      ; 3.554      ;
; -1.949 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.437      ; 2.104      ;
; -1.948 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.629      ; 2.314      ;
; -1.933 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.400      ; 3.536      ;
; -1.929 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.242      ; 1.908      ;
; -1.928 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.511      ; 2.158      ;
; -1.905 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.513      ; 2.155      ;
; -1.882 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.425      ; 3.515      ;
; -1.852 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.412      ; 3.491      ;
; -1.822 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.510      ; 2.048      ;
; -1.821 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.766      ; 2.160      ;
; -1.810 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.530      ; 3.515      ;
; -1.802 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.404      ; 3.419      ;
; -1.797 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.530      ; 2.050      ;
; -1.773 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.396      ; 3.386      ;
; -1.756 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.595      ; 2.078      ;
; -1.754 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.394      ; 3.368      ;
; -1.741 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.404      ; 3.362      ;
; -1.728 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.408      ; 3.334      ;
; -1.727 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.424      ; 3.360      ;
; -1.727 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.573      ; 2.008      ;
; -1.725 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.622      ; 2.077      ;
; -1.720 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.417      ; 3.345      ;
; -1.715 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.630      ; 2.064      ;
; -1.713 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.629      ; 2.060      ;
; -1.701 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.421      ; 3.349      ;
; -1.690 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.408      ; 3.304      ;
; -1.683 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.603      ; 2.023      ;
; -1.681 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.636      ; 2.054      ;
; -1.654 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.520      ; 1.911      ;
; -1.652 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.253      ; 1.628      ;
; -1.651 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.420      ; 3.298      ;
; -1.649 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.402      ; 3.271      ;
; -1.634 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.408      ; 3.245      ;
; -1.624 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.406      ; 3.228      ;
; -1.618 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.499      ; 3.444      ;
; -1.617 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.750      ; 2.094      ;
; -1.614 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.544      ; 3.333      ;
; -1.614 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.754      ; 2.076      ;
; -1.597 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.410      ; 3.198      ;
; -1.591 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.403      ; 3.209      ;
; -1.589 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.396      ; 3.198      ;
; -1.588 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.403      ; 3.218      ;
; -1.569 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.416      ; 3.194      ;
; -1.569 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.395      ; 3.179      ;
; -1.564 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.462      ; 1.727      ;
; -1.561 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.411      ; 3.199      ;
; -1.553 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.398      ; 3.149      ;
; -1.548 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.410      ; 1.666      ;
; -1.539 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.561      ; 3.163      ;
; -1.532 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.400      ; 3.138      ;
; -1.532 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.491      ; 3.350      ;
; -1.530 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.426      ; 3.183      ;
; -1.524 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.750      ; 1.999      ;
; -1.516 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 1.509      ; 3.353      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.014 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.213     ; 1.363      ;
; -1.938 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.192     ; 1.307      ;
; -1.934 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.201     ; 1.152      ;
; -1.894 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.214     ; 1.108      ;
; -1.747 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.210     ; 1.097      ;
; -1.734 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.195     ; 1.105      ;
; -1.658 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.364     ; 0.971      ;
; -1.496 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.217     ; 0.841      ;
; -1.492 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.220     ; 0.833      ;
; -1.492 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.200     ; 0.855      ;
; -1.468 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.219     ; 0.812      ;
; -1.322 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.221     ; 0.668      ;
; -1.317 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.220     ; 0.657      ;
; -1.313 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.220     ; 0.656      ;
; -1.309 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.220     ; 0.649      ;
; -1.298 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.195     ; 0.671      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.467 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.661      ; 1.036      ;
; -1.007 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.823      ; 1.387      ;
; -0.956 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.844      ; 1.365      ;
; -0.885 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.846      ; 1.150      ;
; -0.727 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.662      ; 1.071      ;
; -0.710 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.661      ; 1.061      ;
; -0.702 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.835      ; 1.107      ;
; -0.697 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.837      ; 1.097      ;
; -0.689 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.844      ; 1.095      ;
; -0.663 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.826      ; 1.057      ;
; -0.641 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.835      ; 1.037      ;
; -0.602 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.664      ; 0.956      ;
; -0.583 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.662      ; 1.072      ;
; -0.549 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.661      ; 0.895      ;
; -0.407 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.836      ; 1.085      ;
; -0.276 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.806      ; 0.925      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.459 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.507      ; 1.128      ;
; -1.281 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.583      ; 1.161      ;
; -1.249 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.513      ; 1.323      ;
; -1.128 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.613      ; 1.034      ;
; -1.113 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.590      ; 1.135      ;
; -0.946 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.591      ; 1.144      ;
; -0.779 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.518      ; 0.858      ;
; -0.761 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.495      ; 0.817      ;
; -0.730 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.508      ; 0.796      ;
; -0.585 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.526      ; 0.667      ;
; -0.581 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.526      ; 0.668      ;
; -0.580 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.517      ; 0.658      ;
; -0.580 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.518      ; 0.661      ;
; -0.578 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.518      ; 0.667      ;
; -0.574 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.518      ; 0.649      ;
; -0.566 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.526      ; 0.659      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.380 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.658      ; 1.594      ;
; -1.176 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.651      ; 1.385      ;
; -1.124 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.513      ; 1.312      ;
; -1.122 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.748      ; 1.300      ;
; -1.094 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.730      ; 1.299      ;
; -1.039 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.515      ; 1.234      ;
; -1.004 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.516      ; 1.201      ;
; -0.961 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.651      ; 1.173      ;
; -0.922 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.732      ; 1.084      ;
; -0.919 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.633      ; 1.115      ;
; -0.913 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.641      ; 1.111      ;
; -0.898 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.660      ; 1.128      ;
; -0.772 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.743      ; 1.246      ;
; -0.667 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.633      ; 0.857      ;
; -0.461 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.626      ; 0.648      ;
; -0.452 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.643      ; 0.659      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.031 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.986      ; 1.301      ;
; -0.977 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.764      ; 1.232      ;
; -0.897 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.987      ; 1.304      ;
; -0.858 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.773      ; 1.311      ;
; -0.850 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.767      ; 1.307      ;
; -0.821 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.765      ; 1.267      ;
; -0.799 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.757      ; 1.233      ;
; -0.759 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.992      ; 1.359      ;
; -0.746 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.776      ; 1.198      ;
; -0.740 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.977      ; 1.147      ;
; -0.735 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.785      ; 1.210      ;
; -0.732 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.774      ; 1.196      ;
; -0.725 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.786      ; 1.192      ;
; -0.690 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.765      ; 1.142      ;
; -0.511 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.758      ; 1.105      ;
; -0.489 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 1.012      ; 1.234      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.932 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.688      ; 1.050      ;
; -0.874 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.829      ; 1.089      ;
; -0.824 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.938      ; 1.194      ;
; -0.781 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.665      ; 1.129      ;
; -0.775 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.815      ; 1.146      ;
; -0.762 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.815      ; 1.133      ;
; -0.743 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.708      ; 1.131      ;
; -0.718 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.838      ; 1.119      ;
; -0.701 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.840      ; 1.106      ;
; -0.673 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.880      ; 1.151      ;
; -0.664 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.818      ; 1.045      ;
; -0.584 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.919      ; 1.101      ;
; -0.561 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.665      ; 0.901      ;
; -0.524 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.708      ; 1.068      ;
; -0.496 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.676      ; 1.006      ;
; -0.391 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.987      ; 1.099      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.673 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.140      ; 1.374      ;
; -0.659 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.181      ; 1.397      ;
; -0.616 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.006      ; 1.302      ;
; -0.612 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.991      ; 1.284      ;
; -0.598 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.141      ; 1.300      ;
; -0.591 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.232      ; 1.245      ;
; -0.589 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.003      ; 1.267      ;
; -0.579 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.997      ; 1.258      ;
; -0.578 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.994      ; 1.260      ;
; -0.551 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.010      ; 1.238      ;
; -0.548 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.008      ; 1.237      ;
; -0.532 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.274      ; 1.236      ;
; -0.488 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.277      ; 1.195      ;
; -0.394 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.168      ; 1.118      ;
; -0.390 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.996      ; 1.213      ;
; -0.362 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 1.248      ; 1.200      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                              ; Launch Clock                                                         ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -0.047 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.954      ; 1.427      ;
; 0.018  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.943      ; 1.481      ;
; 0.127  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.801      ; 1.448      ;
; 0.128  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.806      ; 1.454      ;
; 0.130  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.800      ; 1.450      ;
; 0.134  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.801      ; 1.455      ;
; 0.135  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.798      ; 1.453      ;
; 0.136  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.801      ; 1.457      ;
; 0.138  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.798      ; 1.456      ;
; 0.147  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.801      ; 1.468      ;
; 0.163  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.776      ; 1.459      ;
; 0.229  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.800      ; 1.549      ;
; 0.250  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.668      ; 1.438      ;
; 0.278  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.794      ; 1.592      ;
; 0.283  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.796      ; 1.599      ;
; 0.290  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.780      ; 1.590      ;
; 0.292  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.799      ; 1.611      ;
; 0.317  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.824      ; 1.661      ;
; 0.340  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.848      ; 2.218      ;
; 0.350  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.796      ; 1.666      ;
; 0.393  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.788      ; 1.701      ;
; 0.409  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.748      ; 1.677      ;
; 0.464  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.750      ; 1.734      ;
; 0.473  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.834      ; 2.337      ;
; 0.473  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.772      ; 1.765      ;
; 0.477  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.681      ; 1.678      ;
; 0.481  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.062      ; 1.063      ;
; 0.511  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.689      ; 2.230      ;
; 0.512  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.688      ; 2.230      ;
; 0.519  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.669      ; 1.708      ;
; 0.535  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.661      ; 1.716      ;
; 0.536  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.787      ; 1.843      ;
; 0.570  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.774      ; 1.864      ;
; 0.572  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.682      ; 1.774      ;
; 0.582  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.689      ; 2.301      ;
; 0.593  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.673      ; 2.296      ;
; 0.598  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.689      ; 2.317      ;
; 0.608  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.085      ; 1.213      ;
; 0.610  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.683      ; 2.323      ;
; 0.612  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.685      ; 2.327      ;
; 0.615  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.054      ; 1.189      ;
; 0.638  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.790      ; 1.948      ;
; 0.640  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.841      ; 2.511      ;
; 0.640  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.667      ; 1.827      ;
; 0.648  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.684      ; 2.362      ;
; 0.653  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.693      ; 2.376      ;
; 0.674  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.683      ; 2.387      ;
; 0.675  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.692      ; 2.397      ;
; 0.675  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.687      ; 2.392      ;
; 0.715  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.707      ; 2.452      ;
; 0.716  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.706      ; 2.452      ;
; 0.718  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.803      ; 2.041      ;
; 0.725  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.695      ; 2.450      ;
; 0.729  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.981      ; 2.740      ;
; 0.731  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.680      ; 2.441      ;
; 0.735  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.224      ; 1.479      ;
; 0.738  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.691      ; 2.459      ;
; 0.744  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.064      ; 1.328      ;
; 0.745  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.675      ; 2.450      ;
; 0.751  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.676      ; 2.457      ;
; 0.754  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.687      ; 2.471      ;
; 0.763  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.675      ; 2.468      ;
; 0.767  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.682      ; 2.479      ;
; 0.769  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.692      ; 2.491      ;
; 0.772  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.676      ; 2.478      ;
; 0.788  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.685      ; 2.503      ;
; 0.790  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.670      ; 2.490      ;
; 0.805  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.675      ; 2.510      ;
; 0.808  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.669      ; 2.507      ;
; 0.810  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.682      ; 2.522      ;
; 0.822  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.677      ; 2.529      ;
; 0.825  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.801      ; 2.656      ;
; 0.829  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.917      ; 1.266      ;
; 0.832  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.917      ; 1.269      ;
; 0.835  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.061      ; 1.416      ;
; 0.839  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.919      ; 1.278      ;
; 0.845  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.974      ; 2.849      ;
; 0.871  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.919      ; 1.310      ;
; 0.878  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.917      ; 1.315      ;
; 0.886  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.060      ; 1.466      ;
; 0.891  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.671      ; 2.592      ;
; 0.897  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.691      ; 2.618      ;
; 0.902  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.846      ; 2.778      ;
; 0.909  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.846      ; 2.785      ;
; 0.922  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.678      ; 2.630      ;
; 0.927  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.927      ; 2.884      ;
; 0.928  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.091      ; 1.539      ;
; 0.940  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.073      ; 1.533      ;
; 0.962  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.694      ; 2.686      ;
; 0.967  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.068      ; 1.555      ;
; 0.968  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.684      ; 2.682      ;
; 0.978  ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.832      ; 2.840      ;
; 0.984  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 1.083      ; 1.587      ;
; 0.987  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.760      ; 1.267      ;
; 0.988  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.988      ; 3.006      ;
; 0.989  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.754      ; 1.263      ;
; 1.001  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.746      ; 1.267      ;
; 1.006  ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.678      ; 2.714      ;
; 1.023  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.897      ; 1.440      ;
; 1.039  ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.702      ; 2.771      ;
+--------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.072 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.547      ; 1.149      ;
; 0.103 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.435      ; 1.068      ;
; 0.108 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.518      ; 1.156      ;
; 0.119 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.544      ; 1.193      ;
; 0.171 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.502      ; 1.203      ;
; 0.255 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.406      ; 1.191      ;
; 0.337 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.256      ; 1.123      ;
; 0.346 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.447      ; 1.323      ;
; 0.366 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.405      ; 1.301      ;
; 0.380 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.269      ; 1.179      ;
; 0.387 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.255      ; 1.172      ;
; 0.395 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.271      ; 1.196      ;
; 0.413 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.256      ; 1.199      ;
; 0.428 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.264      ; 1.222      ;
; 0.451 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.267      ; 1.248      ;
; 0.454 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.251      ; 1.235      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.188 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.245      ; 0.963      ;
; 0.348 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.173      ; 1.051      ;
; 0.362 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.910      ; 0.802      ;
; 0.373 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.069      ; 0.972      ;
; 0.405 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.080      ; 1.015      ;
; 0.411 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.091      ; 1.032      ;
; 0.430 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.192      ; 1.152      ;
; 0.434 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.133      ; 1.097      ;
; 0.449 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.090      ; 1.069      ;
; 0.482 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.066      ; 1.078      ;
; 0.492 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 1.066      ; 1.088      ;
; 0.516 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.921      ; 0.967      ;
; 0.532 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.954      ; 1.016      ;
; 0.544 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.934      ; 1.008      ;
; 0.591 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.955      ; 1.076      ;
; 0.607 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.910      ; 1.047      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.197 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.888      ; 0.615      ;
; 0.203 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.869      ; 0.602      ;
; 0.422 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.878      ; 0.830      ;
; 0.515 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.979      ; 1.024      ;
; 0.640 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.886      ; 1.056      ;
; 0.645 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.904      ; 1.079      ;
; 0.658 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.877      ; 1.065      ;
; 0.679 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.993      ; 1.202      ;
; 0.682 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.978      ; 1.190      ;
; 0.693 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.896      ; 1.119      ;
; 0.723 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.997      ; 1.250      ;
; 0.868 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.895      ; 1.293      ;
; 0.875 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.756      ; 1.161      ;
; 0.901 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.755      ; 1.186      ;
; 0.973 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.753      ; 1.256      ;
; 1.033 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.901      ; 1.464      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.243 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.056      ; 0.829      ;
; 0.341 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.087      ; 0.958      ;
; 0.356 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.907      ; 0.793      ;
; 0.375 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.087      ; 0.992      ;
; 0.376 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.079      ; 0.985      ;
; 0.412 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.097      ; 1.039      ;
; 0.426 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.091      ; 1.047      ;
; 0.435 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.088      ; 1.053      ;
; 0.468 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.100      ; 1.098      ;
; 0.469 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.910      ; 0.909      ;
; 0.526 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.907      ; 0.963      ;
; 0.547 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.907      ; 0.984      ;
; 0.571 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.908      ; 1.009      ;
; 0.579 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.909      ; 1.018      ;
; 0.641 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.096      ; 1.267      ;
; 0.713 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 1.073      ; 1.316      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                   ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; 0.300 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.387      ; 0.888      ;
; 0.315 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.386      ; 0.902      ;
; 0.353 ; acesso_ram:acesso|wren_ram                                     ; acesso_ram:acesso|wren_ram                                                                                                ; clk                                                     ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.361 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[8]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.814      ; 3.589      ;
; 0.361 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[7]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.814      ; 3.589      ;
; 0.366 ; acesso_ram:acesso|addr_ram[5]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.387      ; 0.954      ;
; 0.387 ; acesso_ram:acesso|ler_escrever_brg                             ; acesso_ram:acesso|ler_escrever_brg                                                                                        ; clk                                                     ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.397 ; acesso_ram:acesso|addr_ram[3]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.388      ; 0.986      ;
; 0.397 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[1]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[3]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.400 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.387      ; 0.988      ;
; 0.424 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[0]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.807      ; 3.645      ;
; 0.436 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[4]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.801      ; 3.651      ;
; 0.436 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[5]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.801      ; 3.651      ;
; 0.441 ; acesso_ram:acesso|addr_ram[6]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.388      ; 1.030      ;
; 0.446 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|wren_ram                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.802      ; 3.662      ;
; 0.458 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[0]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.804      ; 3.676      ;
; 0.458 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[3]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.804      ; 3.676      ;
; 0.469 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2]                                                                   ; clk                                                     ; clk         ; 0.000        ; 0.199      ; 0.839      ;
; 0.471 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3]                                                                   ; clk                                                     ; clk         ; 0.000        ; 0.199      ; 0.841      ;
; 0.471 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[14]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.802      ; 3.687      ;
; 0.475 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[1]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.814      ; 3.703      ;
; 0.496 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[11]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.796      ; 3.706      ;
; 0.496 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[11]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.796      ; 3.706      ;
; 0.498 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[4]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.809      ; 3.721      ;
; 0.503 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[8]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.797      ; 3.714      ;
; 0.508 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[6]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.814      ; 3.736      ;
; 0.510 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[10]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.799      ; 3.723      ;
; 0.520 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[6]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.816      ; 3.750      ;
; 0.522 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[2]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.814      ; 3.750      ;
; 0.523 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[3]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.792      ; 3.729      ;
; 0.529 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[1]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.800      ; 3.743      ;
; 0.539 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[2]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.808      ; 3.761      ;
; 0.540 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[12]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.804      ; 3.758      ;
; 0.540 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[8]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.804      ; 3.758      ;
; 0.545 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[7]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.809      ; 3.768      ;
; 0.545 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[15]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.809      ; 3.768      ;
; 0.548 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[2]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.072      ; 0.791      ;
; 0.549 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[5]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.072      ; 0.792      ;
; 0.550 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[14]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.805      ; 3.769      ;
; 0.550 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[5]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.810      ; 3.774      ;
; 0.550 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[4]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.810      ; 3.774      ;
; 0.552 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[13]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.792      ; 3.758      ;
; 0.552 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[3]                                                                                             ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.792      ; 3.758      ;
; 0.552 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[15]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.792      ; 3.758      ;
; 0.552 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[14]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.792      ; 3.758      ;
; 0.555 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[6]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.803      ; 3.772      ;
; 0.557 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|ler_escrever_brg                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 3.265      ; 4.236      ;
; 0.559 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[11]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.813      ; 3.786      ;
; 0.559 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[9]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.813      ; 3.786      ;
; 0.559 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[10]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.813      ; 3.786      ;
; 0.563 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[11]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.796      ; 3.773      ;
; 0.566 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[0]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.794      ; 3.774      ;
; 0.570 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[9]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.798      ; 3.782      ;
; 0.570 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[13]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.798      ; 3.782      ;
; 0.575 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[1]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.790      ; 3.779      ;
; 0.578 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[7]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.799      ; 3.791      ;
; 0.582 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[4]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.084      ; 0.837      ;
; 0.582 ; acesso_ram:acesso|data_in_ram[14]                              ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_datain_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.396      ; 1.179      ;
; 0.582 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.393      ; 1.176      ;
; 0.591 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a68~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.394      ; 1.186      ;
; 0.592 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a28~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.394      ; 1.187      ;
; 0.594 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[13]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.798      ; 3.806      ;
; 0.596 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.392      ; 1.189      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[3]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[15]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[2]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[1]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[0]                                                                                                ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[14]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[13]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[12]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.812      ; 3.828      ;
; 0.605 ; acesso_ram:acesso|addr_ram[14]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|address_reg_a[1]                  ; clk                                                     ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.606 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[0]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.084      ; 0.861      ;
; 0.610 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[15]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.798      ; 3.822      ;
; 0.616 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a84~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.395      ; 1.212      ;
; 0.619 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[2]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.802      ; 3.835      ;
; 0.626 ; acesso_ram:acesso|addr_ram[12]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.388      ; 1.215      ;
; 0.633 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[10]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.800      ; 3.847      ;
; 0.634 ; acesso_ram:acesso|addr_ram[4]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a21~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.389      ; 1.224      ;
; 0.634 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[2]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.802      ; 3.850      ;
; 0.637 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[7]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.799      ; 3.850      ;
; 0.637 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[15]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.799      ; 3.850      ;
; 0.638 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a9~porta_address_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.378      ; 1.217      ;
; 0.640 ; acesso_ram:acesso|addr_ram[8]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a50~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.395      ; 1.236      ;
; 0.641 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.384      ; 1.226      ;
; 0.642 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.383      ; 1.226      ;
; 0.642 ; acesso_ram:acesso|entrada_operacoes:map_eop|executar_operacao  ; acesso_ram:acesso|operacao_finalizada                                                                                     ; clk                                                     ; clk         ; 0.000        ; 0.085      ; 0.898      ;
; 0.642 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[9]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.799      ; 3.855      ;
; 0.643 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a0~porta_address_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.380      ; 1.224      ;
; 0.646 ; acesso_ram:acesso|data_in_ram[0]                               ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_datain_reg0   ; clk                                                     ; clk         ; 0.000        ; 0.391      ; 1.238      ;
; 0.647 ; acesso_ram:acesso|addr_ram[12]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a28~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.395      ; 1.243      ;
; 0.648 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[5]                                                                                          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.800      ; 3.862      ;
; 0.649 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a42~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.382      ; 1.232      ;
; 0.651 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[14]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.802      ; 3.867      ;
; 0.652 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[3]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 2.792      ; 3.858      ;
; 0.654 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a105~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.372      ; 1.227      ;
; 0.660 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|valor_lido                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 2.805      ; 3.879      ;
; 0.661 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a44~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.392      ; 1.254      ;
; 0.661 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a74~porta_address_reg0  ; clk                                                     ; clk         ; 0.000        ; 0.366      ; 1.228      ;
+-------+----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.317 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.756      ; 0.603      ;
; 0.320 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.765      ; 0.615      ;
; 0.325 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.765      ; 0.620      ;
; 0.326 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.765      ; 0.621      ;
; 0.329 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.755      ; 0.614      ;
; 0.329 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.757      ; 0.616      ;
; 0.333 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.757      ; 0.620      ;
; 0.493 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.746      ; 0.769      ;
; 0.529 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.733      ; 0.792      ;
; 0.542 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.758      ; 0.830      ;
; 0.578 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.855      ; 0.963      ;
; 0.716 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.831      ; 1.077      ;
; 0.723 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.833      ; 1.086      ;
; 0.753 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.824      ; 1.107      ;
; 0.804 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.744      ; 1.078      ;
; 0.945 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.750      ; 1.225      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.326 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.235      ; 1.091      ;
; 0.385 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.273      ; 1.188      ;
; 0.417 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.245      ; 1.192      ;
; 0.429 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.246      ; 1.205      ;
; 0.486 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.251      ; 1.267      ;
; 0.527 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.007      ; 1.064      ;
; 0.557 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.015      ; 1.102      ;
; 0.583 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.037      ; 1.150      ;
; 0.594 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.024      ; 1.148      ;
; 0.594 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.037      ; 1.161      ;
; 0.595 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.015      ; 1.140      ;
; 0.601 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.027      ; 1.158      ;
; 0.638 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.015      ; 1.183      ;
; 0.652 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.008      ; 1.190      ;
; 0.685 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.017      ; 1.232      ;
; 0.701 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 1.025      ; 1.256      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'                                                                                                                                                                               ;
+-------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                             ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; 0.661 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.157      ; 5.031      ;
; 0.663 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.161      ; 5.037      ;
; 0.995 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.161      ; 4.889      ;
; 1.009 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.292      ; 5.514      ;
; 1.011 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.293      ; 5.517      ;
; 1.016 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.157      ; 4.906      ;
; 1.027 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.154      ; 5.394      ;
; 1.147 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.150      ; 5.510      ;
; 1.149 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.156      ; 5.518      ;
; 1.156 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.144      ; 5.513      ;
; 1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.156      ; 5.534      ;
; 1.183 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.151      ; 5.547      ;
; 1.220 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.142      ; 5.575      ;
; 1.225 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.145      ; 5.583      ;
; 1.227 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.140      ; 5.580      ;
; 1.234 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.152      ; 5.599      ;
; 1.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.146      ; 5.627      ;
; 1.315 ; acesso_ram:acesso|b_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.448      ; 2.793      ;
; 1.374 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.154      ; 5.261      ;
; 1.398 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.293      ; 5.424      ;
; 1.612 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 4.162      ; 5.987      ;
; 1.660 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.292      ; 5.685      ;
; 1.687 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.993      ; 2.710      ;
; 1.772 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.443      ; 3.245      ;
; 1.781 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.152      ; 5.666      ;
; 1.809 ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.441      ; 3.280      ;
; 1.817 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.156      ; 5.706      ;
; 1.819 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.150      ; 5.702      ;
; 1.836 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.144      ; 5.713      ;
; 1.843 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.151      ; 5.727      ;
; 1.923 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.142      ; 5.798      ;
; 1.927 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.145      ; 5.805      ;
; 1.933 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.156      ; 5.822      ;
; 1.936 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.987      ; 2.953      ;
; 1.950 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.146      ; 5.829      ;
; 1.965 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.162      ; 5.860      ;
; 1.975 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 4.140      ; 5.848      ;
; 2.175 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.002      ; 3.207      ;
; 2.205 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.003      ; 3.238      ;
; 2.221 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.581      ; 3.832      ;
; 2.224 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.432      ; 3.686      ;
; 2.256 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.993      ; 3.279      ;
; 2.281 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.987      ; 3.298      ;
; 2.319 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.997      ; 3.346      ;
; 2.372 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.581      ; 3.983      ;
; 2.385 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.981      ; 3.396      ;
; 2.438 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.429      ; 3.897      ;
; 2.449 ; acesso_ram:acesso|b_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.596      ; 4.075      ;
; 2.545 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.579      ; 4.154      ;
; 2.554 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.029      ;
; 2.567 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.459      ; 4.056      ;
; 2.588 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.444      ; 4.062      ;
; 2.595 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.070      ;
; 2.598 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.432      ; 4.060      ;
; 2.600 ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.451      ; 4.081      ;
; 2.616 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.581      ; 4.227      ;
; 2.628 ; acesso_ram:acesso|b_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.446      ; 4.104      ;
; 2.653 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.448      ; 4.131      ;
; 2.653 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.580      ; 4.263      ;
; 2.663 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.435      ; 4.128      ;
; 2.672 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.002      ; 3.704      ;
; 2.679 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.154      ;
; 2.679 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.581      ; 4.290      ;
; 2.689 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.450      ; 4.169      ;
; 2.694 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.580      ; 4.304      ;
; 2.743 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.580      ; 4.353      ;
; 2.744 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.432      ; 4.206      ;
; 2.749 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.431      ; 4.210      ;
; 2.764 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.454      ; 4.248      ;
; 2.771 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.447      ; 4.248      ;
; 2.773 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.432      ; 4.235      ;
; 2.784 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.431      ; 4.245      ;
; 2.790 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.997      ; 3.817      ;
; 2.790 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.265      ;
; 2.799 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.584      ; 4.413      ;
; 2.804 ; acesso_ram:acesso|b_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.595      ; 4.429      ;
; 2.808 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.283      ;
; 2.813 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.448      ; 4.291      ;
; 2.815 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.447      ; 4.292      ;
; 2.833 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.436      ; 4.299      ;
; 2.835 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.444      ; 4.309      ;
; 2.839 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.583      ; 4.452      ;
; 2.843 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.584      ; 4.457      ;
; 2.845 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.439      ; 4.314      ;
; 2.858 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.434      ; 4.322      ;
; 2.859 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.444      ; 4.333      ;
; 2.865 ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.457      ; 4.352      ;
; 2.868 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.440      ; 4.338      ;
; 2.891 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.443      ; 4.364      ;
; 2.892 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.444      ; 4.366      ;
; 2.893 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.436      ; 4.359      ;
; 2.899 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.583      ; 4.512      ;
; 2.911 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.433      ; 4.374      ;
; 2.915 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.448      ; 4.393      ;
; 2.919 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.580      ; 4.529      ;
; 2.920 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.003      ; 3.953      ;
; 2.922 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.580      ; 4.532      ;
; 2.923 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.398      ;
; 2.950 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.445      ; 4.425      ;
; 2.951 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 1.582      ; 4.563      ;
+-------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 1.066 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.018      ; 0.614      ;
; 1.085 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.006      ; 0.621      ;
; 1.085 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.005      ; 0.620      ;
; 1.111 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.133      ; 0.774      ;
; 1.145 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.125      ; 0.800      ;
; 1.206 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.038      ; 0.774      ;
; 1.260 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; -0.006     ; 0.784      ;
; 1.277 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; -0.004     ; 0.803      ;
; 1.393 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.118      ; 1.041      ;
; 1.433 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.137      ; 1.100      ;
; 1.464 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.040      ; 1.034      ;
; 1.516 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; -0.007     ; 1.039      ;
; 1.548 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.027      ; 1.105      ;
; 1.562 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.134      ; 1.226      ;
; 1.585 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.124      ; 1.239      ;
; 1.619 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.129      ; 1.278      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 1.079 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.013      ; 0.622      ;
; 1.083 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.012     ; 0.601      ;
; 1.093 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.010     ; 0.613      ;
; 1.094 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.011     ; 0.613      ;
; 1.103 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.012     ; 0.621      ;
; 1.264 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.011     ; 0.783      ;
; 1.283 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.011     ; 0.802      ;
; 1.287 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.010      ; 0.827      ;
; 1.290 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.008     ; 0.812      ;
; 1.492 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.015      ; 1.037      ;
; 1.517 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.000      ; 1.047      ;
; 1.529 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.005     ; 1.054      ;
; 1.555 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.161     ; 0.924      ;
; 1.561 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.009      ; 1.100      ;
; 1.704 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.017      ; 1.251      ;
; 1.739 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.004     ; 1.265      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.913 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.579      ; 5.275      ;
; -2.213 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.579      ; 5.075      ;
; -1.845 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.598      ; 4.085      ;
; -1.838 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.597      ; 4.226      ;
; -1.818 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.585      ; 4.054      ;
; -1.712 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.581      ; 4.083      ;
; -1.705 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.599      ; 4.087      ;
; -1.652 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.598      ; 4.034      ;
; -1.651 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.600      ; 4.037      ;
; -1.633 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.589      ; 4.006      ;
; -1.501 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.581      ; 3.868      ;
; -1.478 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.582      ; 3.843      ;
; -1.471 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.586      ; 3.842      ;
; -1.462 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.587      ; 3.834      ;
; -1.429 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.433      ; 3.762      ;
; -1.428 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.578      ; 3.792      ;
; -1.389 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 2.601      ; 3.779      ;
; -1.257 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.598      ; 3.997      ;
; -1.248 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.597      ; 4.136      ;
; -1.207 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.585      ; 3.943      ;
; -1.118 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.599      ; 4.000      ;
; -1.107 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.581      ; 3.978      ;
; -1.105 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.598      ; 3.987      ;
; -1.103 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.600      ; 3.989      ;
; -1.090 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.589      ; 3.963      ;
; -0.936 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.581      ; 3.803      ;
; -0.935 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.586      ; 3.806      ;
; -0.890 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.582      ; 3.755      ;
; -0.869 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.587      ; 3.741      ;
; -0.850 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.433      ; 3.683      ;
; -0.825 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.578      ; 3.689      ;
; -0.802 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 2.601      ; 3.692      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.632 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.717      ; 3.919      ;
; -2.564 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.712      ; 3.913      ;
; -2.544 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.713      ; 3.911      ;
; -2.071 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.717      ; 3.858      ;
; -2.001 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.712      ; 3.850      ;
; -1.981 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.713      ; 3.848      ;
; -1.704 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.612      ; 4.100      ;
; -1.601 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.588      ; 3.970      ;
; -1.572 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.588      ; 3.944      ;
; -1.548 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.626      ; 3.817      ;
; -1.547 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.597      ; 3.797      ;
; -1.522 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.586      ; 3.887      ;
; -1.421 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.596      ; 3.796      ;
; -1.412 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.626      ; 3.823      ;
; -1.408 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.628      ; 3.817      ;
; -1.383 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.716      ; 3.918      ;
; -1.383 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.714      ; 3.916      ;
; -1.382 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.717      ; 3.919      ;
; -1.380 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 2.712      ; 3.912      ;
; -1.090 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.612      ; 3.986      ;
; -1.048 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.588      ; 3.917      ;
; -1.036 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.588      ; 3.908      ;
; -0.969 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.597      ; 3.719      ;
; -0.953 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.626      ; 3.722      ;
; -0.949 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.586      ; 3.814      ;
; -0.843 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.596      ; 3.718      ;
; -0.821 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.716      ; 3.856      ;
; -0.821 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.714      ; 3.854      ;
; -0.820 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.717      ; 3.857      ;
; -0.818 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.626      ; 3.729      ;
; -0.817 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.712      ; 3.849      ;
; -0.813 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 2.628      ; 3.722      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.595 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.463      ; 5.189      ;
; -2.114 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.645      ; 5.401      ;
; -2.017 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.613      ; 5.410      ;
; -1.969 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.646      ; 5.401      ;
; -1.934 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.634      ; 5.361      ;
; -1.930 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.463      ; 5.024      ;
; -1.928 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.637      ; 5.349      ;
; -1.856 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.459      ; 5.228      ;
; -1.831 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.465      ; 5.346      ;
; -1.803 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.459      ; 5.167      ;
; -1.788 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.644      ; 5.220      ;
; -1.731 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.635      ; 5.157      ;
; -1.717 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.460      ; 5.085      ;
; -1.703 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.644      ; 5.132      ;
; -1.692 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.460      ; 5.065      ;
; -1.644 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.636      ; 5.345      ;
; -1.456 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.645      ; 5.243      ;
; -1.338 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.613      ; 5.231      ;
; -1.310 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.646      ; 5.242      ;
; -1.264 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.634      ; 5.191      ;
; -1.250 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.637      ; 5.171      ;
; -1.152 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.465      ; 5.167      ;
; -1.134 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.459      ; 5.006      ;
; -1.088 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.644      ; 5.020      ;
; -1.068 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.635      ; 4.994      ;
; -1.050 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.459      ; 4.914      ;
; -1.045 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.460      ; 4.918      ;
; -1.026 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.460      ; 4.894      ;
; -1.011 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.644      ; 4.940      ;
; -0.957 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.636      ; 5.158      ;
; -0.556 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 3.598      ; 4.220      ;
; 0.042  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 3.598      ; 4.122      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.377 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.563      ; 5.654      ;
; -2.161 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.586      ; 5.651      ;
; -2.151 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.587      ; 5.651      ;
; -2.136 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.783      ; 5.426      ;
; -2.017 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.566      ; 5.483      ;
; -1.971 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.783      ; 5.397      ;
; -1.971 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.557      ; 5.441      ;
; -1.962 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.564      ; 5.430      ;
; -1.933 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.565      ; 5.408      ;
; -1.931 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.566      ; 5.410      ;
; -1.894 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.573      ; 5.370      ;
; -1.877 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.574      ; 5.350      ;
; -1.869 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.801      ; 5.501      ;
; -1.821 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.779      ; 5.253      ;
; -1.714 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.557      ; 5.330      ;
; -1.679 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.563      ; 5.456      ;
; -1.639 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 3.815      ; 5.410      ;
; -1.495 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.783      ; 5.285      ;
; -1.421 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.586      ; 5.411      ;
; -1.410 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.587      ; 5.410      ;
; -1.325 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.783      ; 5.251      ;
; -1.309 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.566      ; 5.275      ;
; -1.265 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.557      ; 5.235      ;
; -1.263 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.564      ; 5.231      ;
; -1.233 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.574      ; 5.206      ;
; -1.212 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.565      ; 5.187      ;
; -1.210 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.566      ; 5.189      ;
; -1.170 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.573      ; 5.146      ;
; -1.145 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.801      ; 5.277      ;
; -1.110 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.779      ; 5.042      ;
; -1.068 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.557      ; 5.184      ;
; -0.901 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 3.815      ; 5.172      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.163 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.299      ; 4.847      ;
; -1.940 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.392      ; 4.852      ;
; -1.886 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.325      ; 4.990      ;
; -1.842 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.325      ; 4.951      ;
; -1.803 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.393      ; 4.851      ;
; -1.803 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.293      ; 4.880      ;
; -1.800 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.412      ; 4.728      ;
; -1.796 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.303      ; 4.883      ;
; -1.769 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.317      ; 4.870      ;
; -1.697 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.318      ; 4.795      ;
; -1.639 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.320      ; 4.753      ;
; -1.636 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.304      ; 4.721      ;
; -1.629 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.327      ; 4.740      ;
; -1.624 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.326      ; 4.740      ;
; -1.620 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.393      ; 4.843      ;
; -1.537 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 3.315      ; 4.638      ;
; -1.509 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.299      ; 4.693      ;
; -1.294 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.392      ; 4.706      ;
; -1.202 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.412      ; 4.630      ;
; -1.185 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.325      ; 4.789      ;
; -1.157 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.325      ; 4.766      ;
; -1.157 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.393      ; 4.705      ;
; -1.119 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.303      ; 4.706      ;
; -1.098 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.293      ; 4.675      ;
; -1.082 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.317      ; 4.683      ;
; -1.051 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.318      ; 4.649      ;
; -1.020 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.304      ; 4.605      ;
; -1.017 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.320      ; 4.631      ;
; -0.975 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.327      ; 4.586      ;
; -0.972 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.393      ; 4.695      ;
; -0.969 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.326      ; 4.585      ;
; -0.876 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 3.315      ; 4.477      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -2.075 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.488      ; 5.216      ;
; -2.025 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.632      ; 5.445      ;
; -2.004 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.617      ; 5.400      ;
; -2.000 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.505      ; 5.408      ;
; -1.948 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.617      ; 5.351      ;
; -1.878 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.638      ; 5.125      ;
; -1.872 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.508      ; 5.439      ;
; -1.857 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.614      ; 5.250      ;
; -1.849 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.466      ; 5.372      ;
; -1.844 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.717      ; 5.382      ;
; -1.806 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.640      ; 5.232      ;
; -1.770 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.464      ; 5.140      ;
; -1.716 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.738      ; 5.109      ;
; -1.600 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.683      ; 5.104      ;
; -1.412 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.783      ; 5.139      ;
; -1.391 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.488      ; 5.032      ;
; -1.363 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.632      ; 5.283      ;
; -1.331 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.617      ; 5.227      ;
; -1.292 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.617      ; 5.195      ;
; -1.279 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.505      ; 5.187      ;
; -1.216 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.638      ; 4.963      ;
; -1.200 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.508      ; 5.267      ;
; -1.159 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.466      ; 5.182      ;
; -1.151 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.640      ; 5.077      ;
; -1.150 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.614      ; 5.043      ;
; -1.145 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.464      ; 5.015      ;
; -1.119 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.717      ; 5.157      ;
; -1.002 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.738      ; 4.895      ;
; -0.904 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.683      ; 4.908      ;
; -0.777 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.783      ; 5.004      ;
; -0.480 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 3.474      ; 3.852      ;
; 0.063  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 3.474      ; 3.809      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.797 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.451      ; 5.029      ;
; -1.786 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.452      ; 5.025      ;
; -1.710 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.448      ; 4.937      ;
; -1.707 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.313      ; 4.918      ;
; -1.697 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.314      ; 4.914      ;
; -1.695 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.314      ; 4.913      ;
; -1.669 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.527      ; 4.894      ;
; -1.628 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.435      ; 4.843      ;
; -1.622 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.426      ; 4.832      ;
; -1.611 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.444      ; 4.835      ;
; -1.604 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.432      ; 4.822      ;
; -1.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.452      ; 4.847      ;
; -1.546 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.528      ; 4.727      ;
; -1.543 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.550      ; 4.746      ;
; -1.541 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.450      ; 4.775      ;
; -1.424 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 3.552      ; 4.930      ;
; -1.150 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.451      ; 4.882      ;
; -1.139 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.452      ; 4.878      ;
; -1.087 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.313      ; 4.798      ;
; -1.067 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.314      ; 4.784      ;
; -1.066 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.314      ; 4.784      ;
; -1.050 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.448      ; 4.777      ;
; -1.032 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.527      ; 4.757      ;
; -1.000 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.435      ; 4.715      ;
; -0.952 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.426      ; 4.662      ;
; -0.948 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.452      ; 4.693      ;
; -0.939 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.450      ; 4.673      ;
; -0.935 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.528      ; 4.616      ;
; -0.931 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.432      ; 4.649      ;
; -0.928 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.444      ; 4.652      ;
; -0.915 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.550      ; 4.618      ;
; -0.754 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 3.552      ; 4.760      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.774 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.970      ; 5.523      ;
; -1.772 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.971      ; 5.523      ;
; -1.710 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.041      ; 5.396      ;
; -1.708 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.809      ; 5.417      ;
; -1.704 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.811      ; 5.419      ;
; -1.689 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.789      ; 5.383      ;
; -1.672 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.808      ; 5.383      ;
; -1.668 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.802      ; 5.368      ;
; -1.648 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.938      ; 5.370      ;
; -1.622 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.791      ; 5.317      ;
; -1.594 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.074      ; 5.321      ;
; -1.592 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.077      ; 5.322      ;
; -1.550 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.939      ; 5.273      ;
; -1.513 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.803      ; 5.227      ;
; -1.467 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 3.792      ; 5.309      ;
; -1.465 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 4.046      ; 5.324      ;
; -1.067 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.970      ; 5.316      ;
; -1.065 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.971      ; 5.316      ;
; -1.055 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.789      ; 5.249      ;
; -1.032 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.811      ; 5.247      ;
; -1.008 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.802      ; 5.208      ;
; -1.000 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.791      ; 5.195      ;
; -0.997 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.808      ; 5.208      ;
; -0.980 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.809      ; 5.189      ;
; -0.971 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.041      ; 5.157      ;
; -0.925 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.938      ; 5.147      ;
; -0.922 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.939      ; 5.145      ;
; -0.874 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.074      ; 5.101      ;
; -0.873 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.077      ; 5.103      ;
; -0.842 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.803      ; 5.056      ;
; -0.838 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 3.792      ; 5.180      ;
; -0.815 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 4.046      ; 5.174      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.186 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.618      ; 3.665      ;
; 0.355  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.618      ; 3.706      ;
; 0.583  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.892      ; 4.708      ;
; 0.617  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.835      ; 4.685      ;
; 0.639  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.940      ; 4.812      ;
; 0.752  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.788      ; 4.773      ;
; 0.777  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.764      ; 4.774      ;
; 0.782  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.791      ; 4.806      ;
; 0.820  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.870      ; 4.923      ;
; 0.928  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.767      ; 4.928      ;
; 0.940  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.633      ; 4.806      ;
; 0.950  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.767      ; 4.950      ;
; 0.980  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.609      ; 4.822      ;
; 0.988  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.783      ; 5.004      ;
; 1.036  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.651      ; 4.920      ;
; 1.107  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.611      ; 4.951      ;
; 1.146  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 3.654      ; 5.033      ;
; 1.267  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.940      ; 4.940      ;
; 1.288  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.892      ; 4.913      ;
; 1.300  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.835      ; 4.868      ;
; 1.407  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.788      ; 4.928      ;
; 1.442  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.791      ; 4.966      ;
; 1.487  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.764      ; 4.984      ;
; 1.531  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.870      ; 5.134      ;
; 1.577  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.767      ; 5.077      ;
; 1.597  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.633      ; 4.963      ;
; 1.600  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.609      ; 4.942      ;
; 1.628  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.767      ; 5.128      ;
; 1.655  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.783      ; 5.171      ;
; 1.748  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.651      ; 5.132      ;
; 1.768  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.611      ; 5.112      ;
; 1.790  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 3.654      ; 5.177      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.072 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.748      ; 3.909      ;
; 0.521  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.748      ; 4.002      ;
; 0.654  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.796      ; 4.683      ;
; 0.715  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.787      ; 4.735      ;
; 0.722  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.796      ; 4.751      ;
; 0.824  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.605      ; 4.662      ;
; 0.868  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.606      ; 4.707      ;
; 0.883  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.787      ; 4.903      ;
; 0.884  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.788      ; 4.905      ;
; 0.888  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.604      ; 4.725      ;
; 0.905  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.786      ; 4.924      ;
; 0.933  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.799      ; 4.965      ;
; 0.934  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.798      ; 4.965      ;
; 0.958  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.763      ; 4.954      ;
; 0.977  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.604      ; 4.814      ;
; 0.990  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.608      ; 4.831      ;
; 1.092  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 3.611      ; 4.936      ;
; 1.338  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.796      ; 4.867      ;
; 1.371  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.787      ; 4.891      ;
; 1.426  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.796      ; 4.955      ;
; 1.464  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.605      ; 4.802      ;
; 1.550  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.606      ; 4.889      ;
; 1.555  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.788      ; 5.076      ;
; 1.562  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.787      ; 5.082      ;
; 1.568  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.786      ; 5.087      ;
; 1.596  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.799      ; 5.128      ;
; 1.598  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.798      ; 5.129      ;
; 1.631  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.604      ; 4.968      ;
; 1.641  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.763      ; 5.137      ;
; 1.648  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.608      ; 4.989      ;
; 1.690  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.604      ; 5.027      ;
; 1.743  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 3.611      ; 5.087      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.428 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.247      ; 4.908      ;
; 0.429 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.244      ; 4.906      ;
; 0.464 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.215      ; 4.912      ;
; 0.516 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.210      ; 4.959      ;
; 0.547 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.102      ; 4.882      ;
; 0.611 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.104      ; 4.948      ;
; 0.665 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.963      ; 4.861      ;
; 0.665 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.137      ; 5.035      ;
; 0.667 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 4.136      ; 5.036      ;
; 0.711 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.969      ; 4.913      ;
; 0.737 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.962      ; 4.932      ;
; 0.739 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.968      ; 4.940      ;
; 0.745 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.950      ; 4.928      ;
; 0.764 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.951      ; 4.948      ;
; 0.774 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.971      ; 4.978      ;
; 0.799 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 3.948      ; 4.980      ;
; 1.110 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.215      ; 5.058      ;
; 1.138 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.247      ; 5.118      ;
; 1.139 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.244      ; 5.116      ;
; 1.234 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.104      ; 5.071      ;
; 1.245 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.210      ; 5.188      ;
; 1.261 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.102      ; 5.096      ;
; 1.329 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.963      ; 5.025      ;
; 1.361 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.950      ; 5.044      ;
; 1.368 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.951      ; 5.052      ;
; 1.375 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.137      ; 5.245      ;
; 1.377 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 4.136      ; 5.246      ;
; 1.402 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.962      ; 5.097      ;
; 1.407 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.968      ; 5.108      ;
; 1.427 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.948      ; 5.108      ;
; 1.438 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.971      ; 5.142      ;
; 1.442 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 3.969      ; 5.144      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.511 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.698      ; 4.442      ;
; 0.532 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.674      ; 4.439      ;
; 0.577 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.588      ; 4.398      ;
; 0.580 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.701      ; 4.514      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.575      ; 4.404      ;
; 0.600 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.594      ; 4.427      ;
; 0.615 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.569      ; 4.417      ;
; 0.617 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.596      ; 4.446      ;
; 0.631 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.674      ; 4.538      ;
; 0.647 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.579      ; 4.459      ;
; 0.694 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.591      ; 4.518      ;
; 0.786 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.596      ; 4.615      ;
; 0.791 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.595      ; 4.619      ;
; 0.847 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.454      ; 4.534      ;
; 0.847 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.453      ; 4.533      ;
; 0.854 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 3.452      ; 4.539      ;
; 1.133 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.698      ; 4.564      ;
; 1.138 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.674      ; 4.545      ;
; 1.198 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.594      ; 4.525      ;
; 1.246 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.701      ; 4.680      ;
; 1.258 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.674      ; 4.665      ;
; 1.261 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.575      ; 4.569      ;
; 1.264 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.596      ; 4.593      ;
; 1.264 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.588      ; 4.585      ;
; 1.277 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.569      ; 4.579      ;
; 1.281 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.579      ; 4.593      ;
; 1.359 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.591      ; 4.683      ;
; 1.439 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.596      ; 4.768      ;
; 1.443 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.595      ; 4.771      ;
; 1.471 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.454      ; 4.658      ;
; 1.471 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.453      ; 4.657      ;
; 1.480 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 3.452      ; 4.665      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.536 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.737      ; 3.506      ;
; 0.537 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.735      ; 3.505      ;
; 0.553 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.734      ; 3.520      ;
; 0.566 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.704      ; 3.503      ;
; 0.566 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.703      ; 3.502      ;
; 0.609 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.825      ; 3.667      ;
; 0.611 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.824      ; 3.668      ;
; 0.612 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.824      ; 3.669      ;
; 0.613 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.828      ; 3.674      ;
; 0.614 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.829      ; 3.676      ;
; 0.614 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.829      ; 3.676      ;
; 0.614 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.826      ; 3.673      ;
; 0.668 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.693      ; 3.594      ;
; 0.764 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.695      ; 3.692      ;
; 0.764 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.695      ; 3.692      ;
; 0.814 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 2.720      ; 3.767      ;
; 1.138 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.737      ; 3.608      ;
; 1.140 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.735      ; 3.608      ;
; 1.143 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.734      ; 3.610      ;
; 1.151 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.704      ; 3.588      ;
; 1.152 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.703      ; 3.588      ;
; 1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.825      ; 3.723      ;
; 1.166 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.824      ; 3.723      ;
; 1.167 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.824      ; 3.724      ;
; 1.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.829      ; 3.730      ;
; 1.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.828      ; 3.729      ;
; 1.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.826      ; 3.727      ;
; 1.169 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.829      ; 3.731      ;
; 1.249 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.693      ; 3.675      ;
; 1.298 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.695      ; 3.726      ;
; 1.327 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.695      ; 3.755      ;
; 1.423 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 2.720      ; 3.876      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.544 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.453      ; 4.230      ;
; 0.609 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.554      ; 4.396      ;
; 0.644 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.466      ; 4.343      ;
; 0.645 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.464      ; 4.342      ;
; 0.679 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.441      ; 4.353      ;
; 0.695 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.458      ; 4.386      ;
; 0.706 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.456      ; 4.395      ;
; 0.711 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.534      ; 4.478      ;
; 0.749 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.455      ; 4.437      ;
; 0.759 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.533      ; 4.525      ;
; 0.761 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.532      ; 4.526      ;
; 0.766 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.430      ; 4.429      ;
; 0.777 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.436      ; 4.446      ;
; 0.785 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.440      ; 4.458      ;
; 0.821 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.463      ; 4.517      ;
; 0.834 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 3.463      ; 4.530      ;
; 1.197 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.554      ; 4.484      ;
; 1.210 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.453      ; 4.396      ;
; 1.292 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.466      ; 4.491      ;
; 1.293 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.464      ; 4.490      ;
; 1.302 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.441      ; 4.476      ;
; 1.312 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.458      ; 4.503      ;
; 1.349 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.534      ; 4.616      ;
; 1.358 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.456      ; 4.547      ;
; 1.399 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.533      ; 4.665      ;
; 1.400 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.532      ; 4.665      ;
; 1.424 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.436      ; 4.593      ;
; 1.428 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.455      ; 4.616      ;
; 1.455 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.440      ; 4.628      ;
; 1.462 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.430      ; 4.625      ;
; 1.497 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.463      ; 4.693      ;
; 1.538 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 3.463      ; 4.734      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.555 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.686      ; 3.474      ;
; 0.603 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.696      ; 3.532      ;
; 0.610 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.710      ; 3.553      ;
; 0.613 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.691      ; 3.537      ;
; 0.661 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.689      ; 3.583      ;
; 0.668 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.694      ; 3.595      ;
; 0.700 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.535      ; 3.468      ;
; 0.800 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.693      ; 3.726      ;
; 0.807 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.697      ; 3.737      ;
; 0.828 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.707      ; 3.768      ;
; 0.829 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.707      ; 3.769      ;
; 0.829 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.709      ; 3.771      ;
; 0.831 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.708      ; 3.772      ;
; 0.838 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.689      ; 3.760      ;
; 0.974 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.705      ; 3.912      ;
; 1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.686      ; 3.584      ;
; 1.191 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.696      ; 3.620      ;
; 1.194 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.710      ; 3.637      ;
; 1.202 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.694      ; 3.629      ;
; 1.209 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.691      ; 3.633      ;
; 1.235 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.689      ; 3.657      ;
; 1.287 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.535      ; 3.555      ;
; 1.359 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.697      ; 3.789      ;
; 1.373 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.707      ; 3.813      ;
; 1.373 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.709      ; 3.815      ;
; 1.406 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.693      ; 3.832      ;
; 1.425 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.707      ; 3.865      ;
; 1.426 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.708      ; 3.867      ;
; 1.438 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.689      ; 3.860      ;
; 1.559 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.705      ; 3.997      ;
; 1.884 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 2.687      ; 4.804      ;
; 2.587 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 2.687      ; 5.007      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.679 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.936      ; 4.848      ;
; 0.702 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.975      ; 4.910      ;
; 0.846 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.959      ; 5.038      ;
; 0.875 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.941      ; 5.049      ;
; 0.908 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.941      ; 5.082      ;
; 0.924 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.724      ; 4.881      ;
; 0.972 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.715      ; 4.920      ;
; 0.973 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.724      ; 4.930      ;
; 0.974 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.716      ; 4.923      ;
; 1.013 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.706      ; 4.952      ;
; 1.047 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.716      ; 4.996      ;
; 1.084 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.713      ; 5.030      ;
; 1.094 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.707      ; 5.034      ;
; 1.164 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.738      ; 5.135      ;
; 1.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.737      ; 5.135      ;
; 1.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 3.713      ; 5.213      ;
; 1.381 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.936      ; 5.050      ;
; 1.433 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.975      ; 5.141      ;
; 1.514 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.941      ; 5.188      ;
; 1.542 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.941      ; 5.216      ;
; 1.555 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.959      ; 5.247      ;
; 1.622 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.724      ; 5.079      ;
; 1.633 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.706      ; 5.072      ;
; 1.638 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.724      ; 5.095      ;
; 1.684 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.715      ; 5.132      ;
; 1.685 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.716      ; 5.134      ;
; 1.758 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.716      ; 5.207      ;
; 1.774 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.713      ; 5.220      ;
; 1.791 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.707      ; 5.231      ;
; 1.894 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.738      ; 5.365      ;
; 1.896 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.737      ; 5.366      ;
; 1.937 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 3.713      ; 5.383      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                            ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; -3.465 ; -49.059       ;
; clk                                                                  ; -2.700 ; -768.635      ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; -1.379 ; -22.812       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -1.362 ; -11.282       ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.849 ; -9.570        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.483 ; -1.222        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.468 ; -2.143        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.421 ; -3.053        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.175 ; -0.836        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.133 ; -0.627        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.003  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                             ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; -0.067 ; -0.126        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.002  ; 0.000         ;
; clk                                                                  ; 0.106  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.117  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.169  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.174  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.181  ; 0.000         ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0.191  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.236  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.717  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.727  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                                         ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -1.083 ; -7.136        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.990 ; -6.966        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.886 ; -6.703        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.673 ; -6.985        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.570 ; -6.366        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.524 ; -6.188        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.436 ; -5.351        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.330 ; -4.148        ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                                          ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.116 ; -0.116        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.031 ; -0.031        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.245  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.343  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.351  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.362  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.367  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.390  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                              ;
+----------------------------------------------------------------------+--------+---------------+
; Clock                                                                ; Slack  ; End Point TNS ;
+----------------------------------------------------------------------+--------+---------------+
; clk                                                                  ; -3.000 ; -584.665      ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0.276  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.313  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.323  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.325  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.350  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.363  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.377  ; 0.000         ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 0.416  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.431  ; 0.000         ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.442  ; 0.000         ;
+----------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'                                                                                                                                    ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+
; -3.465 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.469      ; 4.469      ;
; -3.247 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.473      ; 4.257      ;
; -3.200 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.460      ; 4.290      ;
; -3.155 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.463      ; 4.167      ;
; -3.153 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.474      ; 4.169      ;
; -3.125 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.473      ; 4.135      ;
; -3.120 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.460      ; 4.210      ;
; -3.107 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.468      ; 4.213      ;
; -3.097 ; acesso_ram:acesso|b_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.748      ; 4.382      ;
; -3.081 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.468      ; 4.087      ;
; -3.075 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.463      ; 4.087      ;
; -3.073 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.474      ; 4.089      ;
; -3.072 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.469      ; 4.076      ;
; -3.056 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.532      ; 4.224      ;
; -3.027 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.468      ; 4.133      ;
; -3.020 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.458      ; 4.108      ;
; -3.010 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.733      ; 4.285      ;
; -3.001 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.468      ; 4.007      ;
; -2.978 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.533      ; 4.148      ;
; -2.976 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.532      ; 4.144      ;
; -2.960 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.733      ; 4.235      ;
; -2.953 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.476      ; 4.065      ;
; -2.953 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.473      ; 3.967      ;
; -2.945 ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 4.222      ;
; -2.940 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.458      ; 4.028      ;
; -2.939 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.461      ; 4.032      ;
; -2.936 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.475      ; 4.055      ;
; -2.931 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.741      ; 4.209      ;
; -2.926 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.728      ; 4.284      ;
; -2.921 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.741      ; 4.204      ;
; -2.909 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.459      ; 3.998      ;
; -2.907 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.471      ; 3.926      ;
; -2.898 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.533      ; 4.068      ;
; -2.895 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 4.171      ;
; -2.881 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.731      ; 4.161      ;
; -2.879 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.742      ; 4.163      ;
; -2.873 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.473      ; 3.887      ;
; -2.859 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.461      ; 3.952      ;
; -2.856 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.475      ; 3.975      ;
; -2.845 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.733      ; 4.120      ;
; -2.843 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 4.115      ;
; -2.840 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.732      ; 4.109      ;
; -2.833 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 4.207      ;
; -2.829 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.459      ; 3.918      ;
; -2.827 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.471      ; 3.846      ;
; -2.807 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 4.081      ;
; -2.805 ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 4.082      ;
; -2.798 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.737      ; 4.070      ;
; -2.788 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 4.060      ;
; -2.782 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[11] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.800      ; 4.218      ;
; -2.775 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.730      ; 4.043      ;
; -2.773 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 4.051      ;
; -2.771 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.476      ; 3.883      ;
; -2.756 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 4.034      ;
; -2.751 ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.732      ; 4.025      ;
; -2.746 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.726      ; 4.102      ;
; -2.730 ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 4.007      ;
; -2.726 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 4.004      ;
; -2.719 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.722      ; 4.071      ;
; -2.707 ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.985      ;
; -2.707 ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.733      ; 3.988      ;
; -2.704 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[10] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.801      ; 4.142      ;
; -2.699 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.738      ; 3.985      ;
; -2.683 ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.961      ;
; -2.682 ; acesso_ram:acesso|b_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.727      ; 3.958      ;
; -2.680 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.958      ;
; -2.679 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.741      ; 3.961      ;
; -2.677 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.735      ; 3.949      ;
; -2.669 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.728      ; 4.029      ;
; -2.666 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.730      ; 4.034      ;
; -2.665 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.729      ; 4.026      ;
; -2.665 ; acesso_ram:acesso|b_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.738      ; 3.951      ;
; -2.662 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.743      ; 4.049      ;
; -2.648 ; acesso_ram:acesso|b_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.729      ; 3.925      ;
; -2.639 ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.725      ; 3.913      ;
; -2.635 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.727      ; 3.992      ;
; -2.633 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.739      ; 3.920      ;
; -2.624 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.727      ; 3.989      ;
; -2.621 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.744      ; 4.001      ;
; -2.619 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.890      ;
; -2.619 ; acesso_ram:acesso|b_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.740      ; 3.896      ;
; -2.602 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.740      ; 3.883      ;
; -2.594 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.727      ; 3.959      ;
; -2.585 ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.733      ; 3.866      ;
; -2.576 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.740      ; 3.853      ;
; -2.569 ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.842      ;
; -2.550 ; acesso_ram:acesso|b_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.731      ; 3.818      ;
; -2.548 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.728      ; 3.811      ;
; -2.547 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.824      ;
; -2.545 ; acesso_ram:acesso|b_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.718      ; 3.893      ;
; -2.543 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.728      ; 3.806      ;
; -2.541 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.743      ; 3.920      ;
; -2.535 ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.730      ; 3.814      ;
; -2.532 ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.736      ; 3.805      ;
; -2.530 ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.723      ; 3.885      ;
; -2.524 ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.728      ; 3.787      ;
; -2.518 ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.738      ; 3.892      ;
; -2.515 ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.720      ; 3.867      ;
; -2.514 ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.718      ; 3.862      ;
; -2.513 ; acesso_ram:acesso|a_ula[3]                              ; acesso_ram:acesso|ula:map_ula|s[6]  ; clk          ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 1.000        ; 0.730      ; 3.781      ;
+--------+---------------------------------------------------------+-------------------------------------+--------------+---------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.700 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|valor_display[3]                                                                                        ; clk          ; clk         ; 1.000        ; -0.161     ; 3.526      ;
; -2.699 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_we_reg ; acesso_ram:acesso|entrada_brg[3]                                                                                          ; clk          ; clk         ; 1.000        ; -0.161     ; 3.525      ;
; -2.611 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a75~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.095      ; 3.715      ;
; -2.600 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a77~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.083      ; 3.692      ;
; -2.600 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.090      ; 3.699      ;
; -2.583 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a65~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.223     ; 3.347      ;
; -2.573 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a96~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.219     ; 3.341      ;
; -2.565 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a32~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.239     ; 3.313      ;
; -2.554 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.203     ; 3.338      ;
; -2.523 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|seletor_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.053     ; 3.457      ;
; -2.519 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a65~porta_we_reg  ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.223     ; 3.283      ;
; -2.519 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[14]                                                                                         ; clk          ; clk         ; 1.000        ; -0.047     ; 3.459      ;
; -2.512 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2]                                                             ; acesso_ram:acesso|valor_display[6]                                                                                        ; clk          ; clk         ; 1.000        ; -0.330     ; 3.169      ;
; -2.511 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.194     ; 3.304      ;
; -2.496 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]                                                                                          ; clk          ; clk         ; 1.000        ; -0.227     ; 3.256      ;
; -2.490 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a33~porta_we_reg  ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.203     ; 3.274      ;
; -2.468 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]                                                                                         ; clk          ; clk         ; 1.000        ; -0.232     ; 3.223      ;
; -2.467 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.164     ; 3.290      ;
; -2.466 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a46~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]                                                                                         ; clk          ; clk         ; 1.000        ; -0.214     ; 3.239      ;
; -2.464 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a30~porta_we_reg  ; acesso_ram:acesso|valor_display[14]                                                                                       ; clk          ; clk         ; 1.000        ; -0.232     ; 3.219      ;
; -2.464 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a52~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]                                                                                          ; clk          ; clk         ; 1.000        ; -0.212     ; 3.239      ;
; -2.462 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a46~porta_we_reg  ; acesso_ram:acesso|valor_display[14]                                                                                       ; clk          ; clk         ; 1.000        ; -0.214     ; 3.235      ;
; -2.447 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a97~porta_we_reg  ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.194     ; 3.240      ;
; -2.445 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a1~porta_we_reg   ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.234     ; 3.198      ;
; -2.444 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a115~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.076      ; 3.529      ;
; -2.437 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a81~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.220     ; 3.204      ;
; -2.430 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a91~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.069      ; 3.508      ;
; -2.429 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a51~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.128      ; 3.566      ;
; -2.429 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a93~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.062      ; 3.500      ;
; -2.427 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|seletor_brg[2]                                                                                          ; clk          ; clk         ; 1.000        ; -0.039     ; 3.375      ;
; -2.425 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a20~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]                                                                                          ; clk          ; clk         ; 1.000        ; -0.226     ; 3.186      ;
; -2.418 ; acesso_ram:acesso|addr_ram[6]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a102~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.067      ; 3.494      ;
; -2.418 ; acesso_ram:acesso|addr_ram[6]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a57~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.059      ; 3.486      ;
; -2.417 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a125~porta_we_reg ; acesso_ram:acesso|entrada_brg[13]                                                                                         ; clk          ; clk         ; 1.000        ; -0.223     ; 3.181      ;
; -2.415 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a24~porta_we_reg  ; acesso_ram:acesso|entrada_brg[8]                                                                                          ; clk          ; clk         ; 1.000        ; -0.215     ; 3.187      ;
; -2.415 ; acesso_ram:acesso|addr_ram[6]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a95~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.052      ; 3.476      ;
; -2.415 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_address_reg0   ; clk          ; clk         ; 1.000        ; 0.122      ; 3.546      ;
; -2.414 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a125~porta_we_reg ; acesso_ram:acesso|valor_display[13]                                                                                       ; clk          ; clk         ; 1.000        ; -0.223     ; 3.178      ;
; -2.413 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a24~porta_we_reg  ; acesso_ram:acesso|valor_display[8]                                                                                        ; clk          ; clk         ; 1.000        ; -0.215     ; 3.185      ;
; -2.409 ; acesso_ram:acesso|addr_ram[6]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a55~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.059      ; 3.477      ;
; -2.403 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a49~porta_we_reg  ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.164     ; 3.226      ;
; -2.402 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2]                                                             ; acesso_ram:acesso|valor_display[12]                                                                                       ; clk          ; clk         ; 1.000        ; -0.324     ; 3.065      ;
; -2.399 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a71~porta_we_reg  ; acesso_ram:acesso|valor_display[7]                                                                                        ; clk          ; clk         ; 1.000        ; -0.227     ; 3.159      ;
; -2.399 ; acesso_ram:acesso|addr_ram[9]                                                                                       ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.069      ; 3.477      ;
; -2.393 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.211     ; 3.169      ;
; -2.390 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|valor_display[3]                                                                                        ; clk          ; clk         ; 1.000        ; -0.209     ; 3.168      ;
; -2.389 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a3~porta_we_reg   ; acesso_ram:acesso|entrada_brg[3]                                                                                          ; clk          ; clk         ; 1.000        ; -0.209     ; 3.167      ;
; -2.387 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a103~porta_we_reg ; acesso_ram:acesso|entrada_brg[7]                                                                                          ; clk          ; clk         ; 1.000        ; -0.165     ; 3.209      ;
; -2.381 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a1~porta_we_reg   ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.234     ; 3.134      ;
; -2.379 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a96~porta_we_reg  ; acesso_ram:acesso|valor_display[0]                                                                                        ; clk          ; clk         ; 1.000        ; -0.213     ; 3.153      ;
; -2.378 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a39~porta_we_reg  ; acesso_ram:acesso|entrada_brg[7]                                                                                          ; clk          ; clk         ; 1.000        ; -0.196     ; 3.169      ;
; -2.378 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[3]                                                                                          ; clk          ; clk         ; 1.000        ; -0.056     ; 3.309      ;
; -2.373 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a81~porta_we_reg  ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.220     ; 3.140      ;
; -2.371 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a32~porta_we_reg  ; acesso_ram:acesso|valor_display[0]                                                                                        ; clk          ; clk         ; 1.000        ; -0.233     ; 3.125      ;
; -2.370 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.243     ; 3.114      ;
; -2.368 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3]                                                             ; acesso_ram:acesso|seletor_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.341     ; 3.014      ;
; -2.364 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3]                                                             ; acesso_ram:acesso|data_in_ram[14]                                                                                         ; clk          ; clk         ; 1.000        ; -0.335     ; 3.016      ;
; -2.364 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|wren_ram                                                                                                ; clk          ; clk         ; 1.000        ; -0.045     ; 3.306      ;
; -2.363 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a7~porta_we_reg   ; acesso_ram:acesso|entrada_brg[7]                                                                                          ; clk          ; clk         ; 1.000        ; -0.207     ; 3.143      ;
; -2.357 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a36~porta_we_reg  ; acesso_ram:acesso|entrada_brg[4]                                                                                          ; clk          ; clk         ; 1.000        ; -0.230     ; 3.114      ;
; -2.354 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.232     ; 3.109      ;
; -2.354 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[9]                                                                                          ; clk          ; clk         ; 1.000        ; -0.049     ; 3.292      ;
; -2.352 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]                                                                                         ; clk          ; clk         ; 1.000        ; -0.237     ; 3.102      ;
; -2.350 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a76~porta_we_reg  ; acesso_ram:acesso|entrada_brg[12]                                                                                         ; clk          ; clk         ; 1.000        ; -0.218     ; 3.119      ;
; -2.350 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[11]                                                                                         ; clk          ; clk         ; 1.000        ; -0.062     ; 3.275      ;
; -2.348 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a14~porta_we_reg  ; acesso_ram:acesso|valor_display[14]                                                                                       ; clk          ; clk         ; 1.000        ; -0.237     ; 3.098      ;
; -2.346 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a116~porta_we_reg ; acesso_ram:acesso|entrada_brg[4]                                                                                          ; clk          ; clk         ; 1.000        ; -0.241     ; 3.092      ;
; -2.346 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a6~porta_we_reg   ; acesso_ram:acesso|entrada_brg[6]                                                                                          ; clk          ; clk         ; 1.000        ; -0.238     ; 3.095      ;
; -2.346 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a6~porta_we_reg   ; acesso_ram:acesso|valor_display[6]                                                                                        ; clk          ; clk         ; 1.000        ; -0.238     ; 3.095      ;
; -2.346 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|seletor_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.046     ; 3.287      ;
; -2.345 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|entrada_brg[10]                                                                                         ; clk          ; clk         ; 1.000        ; -0.181     ; 3.151      ;
; -2.345 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a26~porta_we_reg  ; acesso_ram:acesso|valor_display[10]                                                                                       ; clk          ; clk         ; 1.000        ; -0.181     ; 3.151      ;
; -2.339 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3]                                                             ; acesso_ram:acesso|valor_display[4]                                                                                        ; clk          ; clk         ; 1.000        ; -0.327     ; 2.999      ;
; -2.336 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a119~porta_we_reg ; acesso_ram:acesso|entrada_brg[7]                                                                                          ; clk          ; clk         ; 1.000        ; -0.197     ; 3.126      ;
; -2.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[13]                                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 3.253      ;
; -2.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[10]                                                                                         ; clk          ; clk         ; 1.000        ; -0.066     ; 3.253      ;
; -2.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[2]                                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 3.253      ;
; -2.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[5]                                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 3.253      ;
; -2.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[6]                                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 3.253      ;
; -2.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[1]                                                             ; acesso_ram:acesso|data_in_ram[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.066     ; 3.253      ;
; -2.330 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a52~porta_we_reg  ; acesso_ram:acesso|valor_display[4]                                                                                        ; clk          ; clk         ; 1.000        ; -0.212     ; 3.105      ;
; -2.329 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a113~porta_we_reg ; acesso_ram:acesso|valor_display[1]                                                                                        ; clk          ; clk         ; 1.000        ; -0.211     ; 3.105      ;
; -2.325 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a17~porta_we_reg  ; acesso_ram:acesso|entrada_brg[1]                                                                                          ; clk          ; clk         ; 1.000        ; -0.243     ; 3.069      ;
; -2.321 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_we_reg  ; acesso_ram:acesso|entrada_brg[0]                                                                                          ; clk          ; clk         ; 1.000        ; -0.237     ; 3.071      ;
; -2.321 ; acesso_ram:acesso|addr_ram[11]                                                                                      ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a120~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.109      ; 3.439      ;
; -2.320 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|valor_display[2]                                                                                        ; clk          ; clk         ; 1.000        ; -0.239     ; 3.068      ;
; -2.320 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a5~porta_we_reg   ; acesso_ram:acesso|entrada_brg[5]                                                                                          ; clk          ; clk         ; 1.000        ; -0.227     ; 3.080      ;
; -2.319 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a66~porta_we_reg  ; acesso_ram:acesso|entrada_brg[2]                                                                                          ; clk          ; clk         ; 1.000        ; -0.239     ; 3.067      ;
; -2.319 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a5~porta_we_reg   ; acesso_ram:acesso|valor_display[5]                                                                                        ; clk          ; clk         ; 1.000        ; -0.227     ; 3.079      ;
; -2.317 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|valor_display[3]                                                                                        ; clk          ; clk         ; 1.000        ; -0.205     ; 3.099      ;
; -2.316 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a62~porta_we_reg  ; acesso_ram:acesso|entrada_brg[14]                                                                                         ; clk          ; clk         ; 1.000        ; -0.229     ; 3.074      ;
; -2.316 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a35~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]                                                                                          ; clk          ; clk         ; 1.000        ; -0.205     ; 3.098      ;
; -2.315 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|valor_display[3]                                                                                        ; clk          ; clk         ; 1.000        ; -0.215     ; 3.087      ;
; -2.314 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|entrada_brg[9]                                                                                          ; clk          ; clk         ; 1.000        ; -0.172     ; 3.129      ;
; -2.314 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a99~porta_we_reg  ; acesso_ram:acesso|entrada_brg[3]                                                                                          ; clk          ; clk         ; 1.000        ; -0.215     ; 3.086      ;
; -2.312 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a62~porta_we_reg  ; acesso_ram:acesso|valor_display[14]                                                                                       ; clk          ; clk         ; 1.000        ; -0.229     ; 3.070      ;
; -2.312 ; acesso_ram:acesso|addr_ram[11]                                                                                      ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a47~porta_address_reg0  ; clk          ; clk         ; 1.000        ; 0.101      ; 3.422      ;
; -2.311 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_we_reg ; acesso_ram:acesso|entrada_brg[10]                                                                                         ; clk          ; clk         ; 1.000        ; -0.169     ; 3.129      ;
; -2.311 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a106~porta_we_reg ; acesso_ram:acesso|valor_display[10]                                                                                       ; clk          ; clk         ; 1.000        ; -0.169     ; 3.129      ;
; -2.311 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a73~porta_we_reg  ; acesso_ram:acesso|valor_display[9]                                                                                        ; clk          ; clk         ; 1.000        ; -0.172     ; 3.126      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------+-------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                               ; Launch Clock                                                         ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -1.379 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.025      ; 1.469      ;
; -1.345 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.097     ; 1.327      ;
; -1.328 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.263     ; 1.148      ;
; -1.325 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.130     ; 1.279      ;
; -1.321 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.210     ; 1.117      ;
; -1.316 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.115     ; 1.285      ;
; -1.302 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.208     ; 1.184      ;
; -1.300 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.031      ; 1.396      ;
; -1.297 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.195     ; 1.186      ;
; -1.288 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.153      ; 1.447      ;
; -1.278 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.102     ; 1.265      ;
; -1.276 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.214     ; 1.133      ;
; -1.266 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.100      ; 1.372      ;
; -1.262 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.095     ; 1.244      ;
; -1.261 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.099     ; 1.245      ;
; -1.250 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.075     ; 1.254      ;
; -1.221 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.129     ; 1.169      ;
; -1.213 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.114     ; 1.177      ;
; -1.207 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.013      ; 1.293      ;
; -1.202 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.012      ; 1.285      ;
; -1.197 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.114     ; 1.161      ;
; -1.191 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.283     ; 0.981      ;
; -1.187 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.192     ; 1.078      ;
; -1.182 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.014     ; 1.252      ;
; -1.182 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.030      ; 1.289      ;
; -1.162 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.078      ; 1.323      ;
; -1.144 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.115     ; 1.094      ;
; -1.138 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.032      ; 1.259      ;
; -1.138 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.041      ; 1.257      ;
; -1.133 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.036      ; 1.247      ;
; -1.131 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.011      ; 1.213      ;
; -1.117 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.019      ; 1.219      ;
; -1.111 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.117      ; 1.318      ;
; -1.108 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.040     ; 1.151      ;
; -1.096 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.249     ; 0.936      ;
; -1.086 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.030      ; 1.200      ;
; -1.079 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.022      ; 1.172      ;
; -1.070 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.117     ; 1.024      ;
; -1.057 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.127     ; 1.019      ;
; -1.055 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.041      ; 1.174      ;
; -1.051 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.046     ; 1.078      ;
; -1.046 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.025      ; 1.149      ;
; -1.042 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.100      ; 1.225      ;
; -1.030 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.043      ; 1.163      ;
; -1.025 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.033      ; 1.147      ;
; -1.002 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.160      ; 1.252      ;
; -0.938 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.106      ; 1.128      ;
; -0.933 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.087      ; 1.097      ;
; -0.919 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.101      ; 1.099      ;
; -0.906 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.092      ; 1.069      ;
; -0.899 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.220      ; 1.125      ;
; -0.886 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; -0.119     ; 0.846      ;
; -0.885 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.110      ; 1.084      ;
; -0.874 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.156      ; 1.114      ;
; -0.866 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.160      ; 1.104      ;
; -0.863 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.161      ; 1.102      ;
; -0.847 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.165      ; 1.101      ;
; -0.835 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.093      ; 1.017      ;
; -0.817 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.225      ; 1.113      ;
; -0.809 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.060      ; 0.934      ;
; -0.793 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.221      ; 1.098      ;
; -0.793 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.019      ; 0.883      ;
; -0.778 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.693      ; 2.026      ;
; -0.776 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.691      ; 2.041      ;
; -0.775 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.165      ; 1.024      ;
; -0.760 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.093      ; 0.859      ;
; -0.759 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.175      ; 1.011      ;
; -0.755 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.221      ; 1.059      ;
; -0.745 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.761      ; 2.002      ;
; -0.741 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.691      ; 1.995      ;
; -0.736 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.188      ; 1.002      ;
; -0.733 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.690      ; 1.984      ;
; -0.730 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.161      ; 0.962      ;
; -0.728 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.176      ; 0.988      ;
; -0.725 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.028      ; 0.824      ;
; -0.721 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.698      ; 1.993      ;
; -0.713 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.230      ; 1.021      ;
; -0.711 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.151      ; 0.927      ;
; -0.709 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.121      ; 0.914      ;
; -0.706 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.052      ; 0.848      ;
; -0.698 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.032      ; 0.808      ;
; -0.692 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.709      ; 1.969      ;
; -0.687 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.170      ; 0.930      ;
; -0.656 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.693      ; 1.918      ;
; -0.652 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.697      ; 1.929      ;
; -0.645 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.684      ; 1.903      ;
; -0.642 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.029      ; 0.744      ;
; -0.621 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.033      ; 0.743      ;
; -0.620 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.684      ; 1.877      ;
; -0.619 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.032      ; 0.729      ;
; -0.619 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.038      ; 0.746      ;
; -0.618 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.691      ; 1.883      ;
; -0.603 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.237      ; 0.923      ;
; -0.596 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.697      ; 1.854      ;
; -0.596 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.702      ; 1.866      ;
; -0.585 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.705      ; 1.869      ;
; -0.583 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.296      ; 0.885      ;
; -0.582 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.225      ; 0.896      ;
; -0.581 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 1.000        ; 0.708      ; 1.857      ;
; -0.567 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.500        ; 0.229      ; 0.875      ;
+--------+------------------------------------------------------------------+-------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.362 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 0.007      ; 0.651      ;
; -1.322 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.007     ; 0.726      ;
; -1.097 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.004     ; 0.452      ;
; -0.797 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.064     ; 0.653      ;
; -0.741 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 0.001      ; 0.766      ;
; -0.702 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 0.005      ; 0.731      ;
; -0.694 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.086     ; 0.605      ;
; -0.653 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.050     ; 0.600      ;
; -0.594 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.009     ; 0.609      ;
; -0.545 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.080     ; 0.462      ;
; -0.524 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.085     ; 0.438      ;
; -0.510 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.075     ; 0.352      ;
; -0.487 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.052     ; 0.434      ;
; -0.429 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.075     ; 0.351      ;
; -0.415 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; -0.069     ; 0.345      ;
; -0.410 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 0.001      ; 0.435      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.849 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.065     ; 0.783      ;
; -0.833 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.081     ; 0.751      ;
; -0.802 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.069     ; 0.653      ;
; -0.779 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.082     ; 0.618      ;
; -0.687 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.077     ; 0.610      ;
; -0.682 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.072     ; 0.602      ;
; -0.624 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.158     ; 0.524      ;
; -0.547 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.074     ; 0.472      ;
; -0.543 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.085     ; 0.457      ;
; -0.538 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.087     ; 0.451      ;
; -0.529 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.089     ; 0.439      ;
; -0.439 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.090     ; 0.351      ;
; -0.434 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.089     ; 0.345      ;
; -0.431 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.087     ; 0.344      ;
; -0.429 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.087     ; 0.342      ;
; -0.424 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; -0.072     ; 0.354      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.483 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.482      ; 0.565      ;
; -0.229 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.570      ; 0.795      ;
; -0.171 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.582      ; 0.753      ;
; -0.147 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.585      ; 0.651      ;
; -0.052 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.486      ; 0.587      ;
; -0.041 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.486      ; 0.581      ;
; -0.038 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.576      ; 0.617      ;
; -0.033 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.576      ; 0.610      ;
; -0.028 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.581      ; 0.608      ;
; 0.008  ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.568      ; 0.563      ;
; 0.023  ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.573      ; 0.549      ;
; 0.036  ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.484      ; 0.513      ;
; 0.052  ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.484      ; 0.575      ;
; 0.057  ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.485      ; 0.481      ;
; 0.151  ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.574      ; 0.579      ;
; 0.221  ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 0.555      ; 0.490      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.468 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.386      ; 0.641      ;
; -0.385 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.427      ; 0.655      ;
; -0.343 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.388      ; 0.730      ;
; -0.286 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.442      ; 0.569      ;
; -0.277 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.433      ; 0.629      ;
; -0.177 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.432      ; 0.633      ;
; -0.084 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.388      ; 0.471      ;
; -0.072 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.374      ; 0.445      ;
; -0.051 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.382      ; 0.430      ;
; 0.040  ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.387      ; 0.346      ;
; 0.040  ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.389      ; 0.349      ;
; 0.040  ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.394      ; 0.351      ;
; 0.040  ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.387      ; 0.351      ;
; 0.041  ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.386      ; 0.341      ;
; 0.042  ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.394      ; 0.351      ;
; 0.048  ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 0.393      ; 0.347      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.421 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.466      ; 0.884      ;
; -0.308 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.461      ; 0.766      ;
; -0.301 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.383      ; 0.742      ;
; -0.297 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.516      ; 0.732      ;
; -0.249 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.506      ; 0.703      ;
; -0.246 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.389      ; 0.695      ;
; -0.219 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.390      ; 0.669      ;
; -0.202 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.460      ; 0.661      ;
; -0.182 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.448      ; 0.629      ;
; -0.175 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.504      ; 0.598      ;
; -0.170 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.467      ; 0.641      ;
; -0.170 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.451      ; 0.618      ;
; -0.082 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.514      ; 0.691      ;
; -0.031 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.445      ; 0.473      ;
; 0.098  ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.438      ; 0.339      ;
; 0.107  ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 0.454      ; 0.348      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.175 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.696      ; 0.705      ;
; -0.111 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.694      ; 0.716      ;
; -0.108 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.576      ; 0.649      ;
; -0.107 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.578      ; 0.739      ;
; -0.104 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.578      ; 0.742      ;
; -0.064 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.576      ; 0.689      ;
; -0.051 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.572      ; 0.681      ;
; -0.033 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.690      ; 0.642      ;
; -0.024 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.583      ; 0.665      ;
; -0.023 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.702      ; 0.749      ;
; -0.014 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.589      ; 0.663      ;
; -0.013 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.589      ; 0.667      ;
; -0.009 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.583      ; 0.657      ;
; 0.020  ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.576      ; 0.620      ;
; 0.104  ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.571      ; 0.614      ;
; 0.117  ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 0.711      ; 0.690      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                           ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.133 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.512      ; 0.573      ;
; -0.117 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.583      ; 0.597      ;
; -0.096 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.645      ; 0.661      ;
; -0.081 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.499      ; 0.633      ;
; -0.066 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.571      ; 0.634      ;
; -0.063 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.575      ; 0.635      ;
; -0.040 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.588      ; 0.628      ;
; -0.019 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.526      ; 0.605      ;
; -0.012 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.588      ; 0.600      ;
; 0.001  ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.615      ; 0.639      ;
; 0.016  ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.576      ; 0.559      ;
; 0.052  ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.640      ; 0.613      ;
; 0.064  ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.498      ; 0.483      ;
; 0.099  ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.524      ; 0.573      ;
; 0.110  ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.506      ; 0.544      ;
; 0.153  ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 0.673      ; 0.599      ;
+--------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                          ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.003 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.788      ; 0.774      ;
; 0.012 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.819      ; 0.803      ;
; 0.051 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.723      ; 0.732      ;
; 0.055 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.712      ; 0.717      ;
; 0.063 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.843      ; 0.691      ;
; 0.070 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.725      ; 0.713      ;
; 0.073 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.723      ; 0.711      ;
; 0.080 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.786      ; 0.705      ;
; 0.086 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.716      ; 0.682      ;
; 0.094 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.729      ; 0.693      ;
; 0.096 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.727      ; 0.691      ;
; 0.097 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.873      ; 0.695      ;
; 0.129 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.873      ; 0.663      ;
; 0.175 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.805      ; 0.627      ;
; 0.207 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.854      ; 0.665      ;
; 0.218 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 0.716      ; 0.641      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]'                                                                                                                                                                                ;
+--------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                             ; Launch Clock                                            ; Latch Clock                                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+
; -0.067 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.490      ; 2.528      ;
; -0.059 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.493      ; 2.539      ;
; 0.153  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.486      ; 2.744      ;
; 0.206  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.552      ; 2.863      ;
; 0.405  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.493      ; 3.003      ;
; 0.412  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.552      ; 3.069      ;
; 0.422  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.477      ; 3.004      ;
; 0.485  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.491      ; 3.081      ;
; 0.492  ; acesso_ram:acesso|b_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.895      ; 1.417      ;
; 0.511  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.488      ; 3.104      ;
; 0.535  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.478      ; 3.118      ;
; 0.544  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.485      ; 3.134      ;
; 0.554  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.485      ; 3.144      ;
; 0.555  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.476      ; 3.136      ;
; 0.565  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.490      ; 3.160      ;
; 0.575  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.493      ; 2.693      ;
; 0.587  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.480      ; 3.172      ;
; 0.588  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 2.475      ; 3.168      ;
; 0.629  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.490      ; 2.744      ;
; 0.741  ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.890      ; 1.661      ;
; 0.744  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.638      ; 1.412      ;
; 0.754  ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.895      ; 1.679      ;
; 0.810  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.486      ; 2.921      ;
; 0.811  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.552      ; 2.988      ;
; 0.865  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.552      ; 3.042      ;
; 0.892  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.633      ; 1.555      ;
; 0.952  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.485      ; 3.062      ;
; 0.953  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.490      ; 3.068      ;
; 0.955  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.488      ; 3.068      ;
; 0.963  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.478      ; 3.066      ;
; 0.964  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.477      ; 3.066      ;
; 0.973  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.493      ; 3.091      ;
; 0.973  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.485      ; 3.083      ;
; 0.982  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.480      ; 3.087      ;
; 0.988  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.476      ; 3.089      ;
; 0.989  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.475      ; 3.089      ;
; 0.992  ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.956      ; 1.978      ;
; 1.002  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.643      ; 1.675      ;
; 1.004  ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.881      ; 1.915      ;
; 1.019  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.644      ; 1.693      ;
; 1.027  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.638      ; 1.695      ;
; 1.041  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.646      ; 1.717      ;
; 1.044  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.633      ; 1.707      ;
; 1.105  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[3]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.628      ; 1.763      ;
; 1.109  ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.957      ; 2.096      ;
; 1.118  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.897      ; 2.045      ;
; 1.123  ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.879      ; 2.032      ;
; 1.131  ; acesso_ram:acesso|b_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.968      ; 2.129      ;
; 1.147  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|ula:map_ula|s[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; -0.500       ; 2.491      ; 3.263      ;
; 1.148  ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.901      ; 2.079      ;
; 1.166  ; acesso_ram:acesso|a_ula[12]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.898      ; 2.094      ;
; 1.167  ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.897      ; 2.094      ;
; 1.169  ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.896      ; 2.095      ;
; 1.186  ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.954      ; 2.170      ;
; 1.186  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.897      ; 2.113      ;
; 1.221  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.956      ; 2.207      ;
; 1.226  ; acesso_ram:acesso|b_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.903      ; 2.159      ;
; 1.229  ; acesso_ram:acesso|a_ula[15]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.885      ; 2.144      ;
; 1.230  ; acesso_ram:acesso|b_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.895      ; 2.155      ;
; 1.234  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.643      ; 1.907      ;
; 1.236  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.956      ; 2.222      ;
; 1.239  ; acesso_ram:acesso|a_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.895      ; 2.164      ;
; 1.240  ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.881      ; 2.151      ;
; 1.255  ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.956      ; 2.241      ;
; 1.266  ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.899      ; 2.195      ;
; 1.285  ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.956      ; 2.271      ;
; 1.287  ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.881      ; 2.198      ;
; 1.287  ; acesso_ram:acesso|a_ula[6]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.880      ; 2.197      ;
; 1.290  ; acesso_ram:acesso|a_ula[8]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.880      ; 2.200      ;
; 1.297  ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.956      ; 2.283      ;
; 1.300  ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.899      ; 2.229      ;
; 1.307  ; acesso_ram:acesso|b_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.966      ; 2.303      ;
; 1.308  ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.896      ; 2.234      ;
; 1.314  ; acesso_ram:acesso|a_ula[13]                             ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.895      ; 2.239      ;
; 1.320  ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.884      ; 2.234      ;
; 1.321  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[9]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.881      ; 2.232      ;
; 1.322  ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.893      ; 2.245      ;
; 1.325  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.884      ; 2.239      ;
; 1.331  ; acesso_ram:acesso|a_ula[11]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.897      ; 2.258      ;
; 1.332  ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[4]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.892      ; 2.254      ;
; 1.335  ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.958      ; 2.323      ;
; 1.338  ; acesso_ram:acesso|b_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.905      ; 2.273      ;
; 1.338  ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.899      ; 2.267      ;
; 1.340  ; acesso_ram:acesso|a_ula[2]                              ; acesso_ram:acesso|ula:map_ula|s[2]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.893      ; 2.263      ;
; 1.342  ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.897      ; 2.269      ;
; 1.343  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.894      ; 2.267      ;
; 1.344  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3] ; acesso_ram:acesso|ula:map_ula|s[13] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.643      ; 2.017      ;
; 1.350  ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.958      ; 2.338      ;
; 1.353  ; acesso_ram:acesso|a_ula[9]                              ; acesso_ram:acesso|ula:map_ula|s[14] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.889      ; 2.272      ;
; 1.358  ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[7]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.884      ; 2.272      ;
; 1.363  ; acesso_ram:acesso|a_ula[7]                              ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.896      ; 2.289      ;
; 1.365  ; acesso_ram:acesso|a_ula[10]                             ; acesso_ram:acesso|ula:map_ula|s[12] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.897      ; 2.292      ;
; 1.370  ; acesso_ram:acesso|a_ula[14]                             ; acesso_ram:acesso|ula:map_ula|s[15] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.885      ; 2.285      ;
; 1.371  ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[5]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.899      ; 2.300      ;
; 1.373  ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.958      ; 2.361      ;
; 1.376  ; acesso_ram:acesso|b_ula[1]                              ; acesso_ram:acesso|ula:map_ula|s[10] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.955      ; 2.361      ;
; 1.377  ; acesso_ram:acesso|a_ula[5]                              ; acesso_ram:acesso|ula:map_ula|s[8]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.882      ; 2.289      ;
; 1.384  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2] ; acesso_ram:acesso|ula:map_ula|s[0]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.644      ; 2.058      ;
; 1.386  ; acesso_ram:acesso|a_ula[0]                              ; acesso_ram:acesso|ula:map_ula|s[1]  ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.895      ; 2.311      ;
; 1.388  ; acesso_ram:acesso|a_ula[4]                              ; acesso_ram:acesso|ula:map_ula|s[11] ; clk                                                     ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; 0.000        ; 0.958      ; 2.376      ;
+--------+---------------------------------------------------------+-------------------------------------+---------------------------------------------------------+---------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.002 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.040      ; 0.572      ;
; 0.024 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.019      ; 0.573      ;
; 0.029 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.040      ; 0.599      ;
; 0.046 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.969      ; 0.545      ;
; 0.057 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 1.009      ; 0.596      ;
; 0.134 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.949      ; 0.613      ;
; 0.162 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.875      ; 0.567      ;
; 0.173 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.877      ; 0.580      ;
; 0.174 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.982      ; 0.686      ;
; 0.175 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.951      ; 0.656      ;
; 0.176 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.886      ; 0.592      ;
; 0.177 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.890      ; 0.597      ;
; 0.194 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.882      ; 0.606      ;
; 0.195 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.885      ; 0.610      ;
; 0.206 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.884      ; 0.620      ;
; 0.207 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 0.872      ; 0.609      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                                                                                  ; Launch Clock                                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+
; 0.106 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.224      ; 0.434      ;
; 0.117 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a25~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.222      ; 0.443      ;
; 0.131 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|ler_escrever_brg                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.914      ; 2.264      ;
; 0.132 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[8]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.660      ; 2.011      ;
; 0.132 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[7]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.660      ; 2.011      ;
; 0.157 ; acesso_ram:acesso|addr_ram[5]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.224      ; 0.485      ;
; 0.157 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[4]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.650      ; 2.026      ;
; 0.157 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[5]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.650      ; 2.026      ;
; 0.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[0]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.652      ; 2.039      ;
; 0.168 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[3]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.652      ; 2.039      ;
; 0.172 ; acesso_ram:acesso|addr_ram[0]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.224      ; 0.500      ;
; 0.172 ; acesso_ram:acesso|addr_ram[3]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.223      ; 0.499      ;
; 0.178 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[1]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.660      ; 2.057      ;
; 0.181 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|ler_escrever_brg                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.914      ; 2.314      ;
; 0.182 ; acesso_ram:acesso|wren_ram                                     ; acesso_ram:acesso|wren_ram                                                                                               ; clk                                                     ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.186 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[11]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.646      ; 2.051      ;
; 0.189 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[1]                                                                 ; clk                                                     ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|valor_lido                                                                                             ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.652      ; 2.060      ;
; 0.190 ; acesso_ram:acesso|addr_ram[6]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a48~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.224      ; 0.518      ;
; 0.191 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[3]                                                                 ; clk                                                     ; clk         ; 0.000        ; 0.041      ; 0.316      ;
; 0.194 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[0]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.653      ; 2.066      ;
; 0.196 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[11]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.645      ; 2.060      ;
; 0.200 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[2]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.661      ; 2.080      ;
; 0.201 ; acesso_ram:acesso|ler_escrever_brg                             ; acesso_ram:acesso|ler_escrever_brg                                                                                       ; clk                                                     ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[4]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.654      ; 2.074      ;
; 0.202 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[2]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.138      ; 0.424      ;
; 0.202 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[3]                                                                  ; clk                                                     ; clk         ; 0.000        ; 0.138      ; 0.424      ;
; 0.203 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|a_ula[8]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.660      ; 2.082      ;
; 0.203 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|a_ula[7]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.660      ; 2.082      ;
; 0.203 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[6]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.658      ; 2.080      ;
; 0.205 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[10]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.648      ; 2.072      ;
; 0.210 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[3]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.641      ; 2.070      ;
; 0.214 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[13]                                                                                           ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.641      ; 2.074      ;
; 0.214 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[3]                                                                                            ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.641      ; 2.074      ;
; 0.214 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[15]                                                                                           ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.641      ; 2.074      ;
; 0.214 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|addr_ram[14]                                                                                           ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.641      ; 2.074      ;
; 0.217 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[1]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.647      ; 2.083      ;
; 0.219 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[11]                                                                                      ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.645      ; 2.083      ;
; 0.220 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[2]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.654      ; 2.093      ;
; 0.225 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[8]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.643      ; 2.087      ;
; 0.228 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[12]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.651      ; 2.098      ;
; 0.228 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[14]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.652      ; 2.099      ;
; 0.228 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[8]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.651      ; 2.098      ;
; 0.230 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[7]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.655      ; 2.104      ;
; 0.230 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[15]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.655      ; 2.104      ;
; 0.231 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[6]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.661      ; 2.111      ;
; 0.232 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|seletor_brg[1]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.098      ;
; 0.235 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|seletor_brg[2]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.654      ; 2.108      ;
; 0.241 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|seletor_brg[0]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.639      ; 2.099      ;
; 0.243 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[9]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.644      ; 2.106      ;
; 0.243 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|b_ula[13]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.644      ; 2.106      ;
; 0.252 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[5]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.656      ; 2.127      ;
; 0.252 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[4]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.656      ; 2.127      ;
; 0.253 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[14]                                                                                      ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.651      ; 2.123      ;
; 0.254 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[5]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.650      ; 2.123      ;
; 0.254 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[4]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.650      ; 2.123      ;
; 0.255 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[11]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.658      ; 2.132      ;
; 0.255 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[9]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.658      ; 2.132      ;
; 0.255 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[10]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.658      ; 2.132      ;
; 0.256 ; acesso_ram:acesso|data_in_ram[14]                              ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a110~porta_datain_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.231      ; 0.591      ;
; 0.256 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|seletor_brg[0]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.639      ; 2.114      ;
; 0.258 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[7]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.646      ; 2.123      ;
; 0.260 ; acesso_ram:acesso|addr_ram[9]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a64~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.230      ; 0.594      ;
; 0.262 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[2]                                                                 ; clk                                                     ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[1]                                                                                       ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.638      ; 2.119      ;
; 0.263 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a80~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.227      ; 0.594      ;
; 0.263 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[5]                                                                 ; clk                                                     ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[15]                                                                                      ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.646      ; 2.129      ;
; 0.265 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a68~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.230      ; 0.599      ;
; 0.265 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[3]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.652      ; 2.136      ;
; 0.265 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[0]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.652      ; 2.136      ;
; 0.266 ; acesso_ram:acesso|addr_ram[1]                                  ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a28~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.231      ; 0.601      ;
; 0.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[1]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.133      ;
; 0.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[15]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.133      ;
; 0.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[4]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.133      ;
; 0.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[7]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.133      ;
; 0.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[8]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.133      ;
; 0.267 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[12]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.647      ; 2.133      ;
; 0.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[1]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.660      ; 2.147      ;
; 0.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[7]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.646      ; 2.133      ;
; 0.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[15]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.646      ; 2.133      ;
; 0.275 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[4]                                                                 ; clk                                                     ; clk         ; 0.000        ; 0.050      ; 0.409      ;
; 0.275 ; acesso_ram:acesso|addr_ram[10]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a84~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.231      ; 0.610      ;
; 0.277 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|entrada_brg[2]                                                                                         ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.651      ; 2.147      ;
; 0.278 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|valor_display[13]                                                                                      ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.643      ; 2.140      ;
; 0.280 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[11]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.646      ; 2.145      ;
; 0.281 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[10]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.648      ; 2.148      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|wren_ram                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.647      ; 2.150      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[3]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[15]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[2]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[1]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[0]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[14]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[13]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.284 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|a_ula[12]                                                                                              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.657      ; 2.160      ;
; 0.286 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao_atual[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|constante[0]                                                                 ; clk                                                     ; clk         ; 0.000        ; 0.050      ; 0.420      ;
; 0.286 ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]        ; acesso_ram:acesso|b_ula[2]                                                                                               ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] ; clk         ; 0.000        ; 1.661      ; 2.166      ;
; 0.287 ; acesso_ram:acesso|addr_ram[11]                                 ; acesso_ram:acesso|ram:map_ram|altsyncram:ram_image_rtl_0|altsyncram_2fd1:auto_generated|ram_block1a16~porta_address_reg0 ; clk                                                     ; clk         ; 0.000        ; 0.219      ; 0.610      ;
; 0.288 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar            ; acesso_ram:acesso|data_in_ram[13]                                                                                        ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar     ; clk         ; 0.000        ; 1.642      ; 2.149      ;
+-------+----------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.117 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.831      ; 0.478      ;
; 0.203 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.796      ; 0.529      ;
; 0.226 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.730      ; 0.486      ;
; 0.227 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.650      ; 0.407      ;
; 0.237 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.803      ; 0.570      ;
; 0.241 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.738      ; 0.509      ;
; 0.244 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.770      ; 0.544      ;
; 0.251 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.742      ; 0.523      ;
; 0.272 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.743      ; 0.545      ;
; 0.285 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.730      ; 0.545      ;
; 0.288 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.725      ; 0.543      ;
; 0.289 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.657      ; 0.476      ;
; 0.296 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.677      ; 0.503      ;
; 0.307 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.663      ; 0.500      ;
; 0.320 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.679      ; 0.529      ;
; 0.346 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 0.650      ; 0.526      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.169 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.850      ; 0.549      ;
; 0.194 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.871      ; 0.595      ;
; 0.227 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.856      ; 0.613      ;
; 0.237 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.853      ; 0.620      ;
; 0.253 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.862      ; 0.645      ;
; 0.276 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.726      ; 0.532      ;
; 0.277 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.730      ; 0.537      ;
; 0.298 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.744      ; 0.572      ;
; 0.302 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.744      ; 0.576      ;
; 0.307 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.736      ; 0.573      ;
; 0.307 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.737      ; 0.574      ;
; 0.317 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.730      ; 0.577      ;
; 0.324 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.731      ; 0.585      ;
; 0.333 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.727      ; 0.590      ;
; 0.359 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.731      ; 0.620      ;
; 0.364 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 0.733      ; 0.627      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.174 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.603      ; 0.307      ;
; 0.180 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.587      ; 0.297      ;
; 0.286 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.594      ; 0.410      ;
; 0.332 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.655      ; 0.517      ;
; 0.399 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.667      ; 0.596      ;
; 0.402 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.600      ; 0.532      ;
; 0.404 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.616      ; 0.550      ;
; 0.414 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.598      ; 0.542      ;
; 0.422 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.668      ; 0.620      ;
; 0.423 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.610      ; 0.563      ;
; 0.424 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.657      ; 0.611      ;
; 0.512 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.535      ; 0.577      ;
; 0.524 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.610      ; 0.664      ;
; 0.525 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.535      ; 0.590      ;
; 0.568 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.530      ; 0.628      ;
; 0.620 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 0.614      ; 0.764      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.181 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.707      ; 0.418      ;
; 0.222 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.727      ; 0.479      ;
; 0.236 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.728      ; 0.494      ;
; 0.237 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.635      ; 0.402      ;
; 0.239 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.722      ; 0.491      ;
; 0.261 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.736      ; 0.527      ;
; 0.266 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.731      ; 0.527      ;
; 0.272 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.730      ; 0.532      ;
; 0.277 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.633      ; 0.440      ;
; 0.287 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.739      ; 0.556      ;
; 0.315 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.632      ; 0.477      ;
; 0.324 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.635      ; 0.489      ;
; 0.332 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.636      ; 0.498      ;
; 0.342 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.634      ; 0.506      ;
; 0.383 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.737      ; 0.650      ;
; 0.432 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 0.722      ; 0.684      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|entrada_operacoes:map_eop|resetar'                                                                                                                                                                                                                                      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                              ; Launch Clock                                                         ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.191 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.937      ; 1.158      ;
; 0.211 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.857      ; 1.098      ;
; 0.214 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.923      ; 1.167      ;
; 0.249 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.863      ; 1.142      ;
; 0.254 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.182      ; 1.466      ;
; 0.258 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.949      ; 0.727      ;
; 0.264 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.949      ; 0.733      ;
; 0.265 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.846      ; 1.141      ;
; 0.290 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.856      ; 1.176      ;
; 0.296 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.864      ; 1.190      ;
; 0.299 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.861      ; 1.190      ;
; 0.300 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.863      ; 1.193      ;
; 0.312 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.857      ; 1.199      ;
; 0.321 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.882      ; 0.723      ;
; 0.321 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.879      ; 0.720      ;
; 0.322 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.880      ; 0.722      ;
; 0.323 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.858      ; 1.211      ;
; 0.323 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.877      ; 0.720      ;
; 0.323 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.881      ; 0.724      ;
; 0.324 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.875      ; 0.719      ;
; 0.325 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.930      ; 1.285      ;
; 0.325 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.878      ; 0.723      ;
; 0.330 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.856      ; 1.216      ;
; 0.330 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.175      ; 1.535      ;
; 0.334 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.082      ; 1.446      ;
; 0.334 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.875      ; 0.729      ;
; 0.342 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.863      ; 0.725      ;
; 0.344 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.115      ; 1.489      ;
; 0.347 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.856      ; 1.233      ;
; 0.349 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.860      ; 1.239      ;
; 0.351 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.849      ; 1.230      ;
; 0.352 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.866      ; 1.248      ;
; 0.355 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.115      ; 1.500      ;
; 0.355 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.880      ; 0.755      ;
; 0.357 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.849      ; 1.236      ;
; 0.359 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.875      ; 1.264      ;
; 0.361 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.874      ; 1.265      ;
; 0.361 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.864      ; 1.255      ;
; 0.369 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.853      ; 1.252      ;
; 0.370 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.844      ; 1.244      ;
; 0.371 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.096      ; 1.497      ;
; 0.371 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.849      ; 1.250      ;
; 0.373 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.850      ; 1.253      ;
; 0.373 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.859      ; 1.262      ;
; 0.374 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.875      ; 0.769      ;
; 0.377 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.860      ; 1.267      ;
; 0.378 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.189      ; 1.597      ;
; 0.380 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.857      ; 1.267      ;
; 0.384 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.849      ; 1.263      ;
; 0.386 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.866      ; 1.282      ;
; 0.387 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.856      ; 1.273      ;
; 0.387 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.842      ; 1.259      ;
; 0.390 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.794      ; 0.704      ;
; 0.390 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.878      ; 0.788      ;
; 0.393 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.089      ; 1.512      ;
; 0.406 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[10]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.864      ; 0.790      ;
; 0.411 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.129      ; 1.570      ;
; 0.412 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.875      ; 0.807      ;
; 0.419 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.108      ; 1.557      ;
; 0.421 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.851      ; 1.302      ;
; 0.427 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.852      ; 1.309      ;
; 0.429 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.843      ; 1.302      ;
; 0.435 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[5]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.878      ; 0.833      ;
; 0.450 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.102      ; 1.582      ;
; 0.450 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.101      ; 1.581      ;
; 0.457 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.864      ; 1.351      ;
; 0.459 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[13]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.841      ; 0.820      ;
; 0.461 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[7]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.873      ; 0.854      ;
; 0.462 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[0]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.867      ; 0.849      ;
; 0.464 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.863      ; 1.357      ;
; 0.468 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.136      ; 1.634      ;
; 0.475 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.859      ; 1.364      ;
; 0.480 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.101      ; 1.611      ;
; 0.480 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.861      ; 0.861      ;
; 0.481 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.095      ; 1.606      ;
; 0.491 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.058      ; 1.579      ;
; 0.493 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.843      ; 0.856      ;
; 0.496 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.850      ; 1.376      ;
; 0.501 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.108      ; 1.639      ;
; 0.517 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.804      ; 0.841      ;
; 0.518 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.875      ; 0.913      ;
; 0.526 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.063      ; 1.619      ;
; 0.532 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[14]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.856      ; 1.418      ;
; 0.535 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.852      ; 1.417      ;
; 0.535 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.797      ; 0.852      ;
; 0.538 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.868      ; 1.436      ;
; 0.538 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[6]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.857      ; 1.425      ;
; 0.541 ; acesso_ram:acesso|seletor_brg[1]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[15]                ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.867      ; 1.438      ;
; 0.541 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[12]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.862      ; 0.923      ;
; 0.544 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[11]                ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.790      ; 0.854      ;
; 0.546 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[4]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.871      ; 1.447      ;
; 0.548 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.805      ; 0.873      ;
; 0.557 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.072      ; 1.659      ;
; 0.558 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.143      ; 1.731      ;
; 0.570 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[8]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.842      ; 1.442      ;
; 0.571 ; acesso_ram:acesso|seletor_brg[2]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 1.088      ; 1.689      ;
; 0.596 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[2]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.403      ; 0.519      ;
; 0.599 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[3]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.796      ; 0.915      ;
; 0.606 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[9]                 ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; -0.500       ; 0.871      ; 0.997      ;
; 0.619 ; acesso_ram:acesso|seletor_brg[0]                                 ; acesso_ram:acesso|banco_regs:map_banco_regs|saida[1]                 ; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; 0.000        ; 0.870      ; 1.519      ;
+-------+------------------------------------------------------------------+----------------------------------------------------------------------+----------------------------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.236 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.533      ; 0.299      ;
; 0.236 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.540      ; 0.306      ;
; 0.238 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.541      ; 0.309      ;
; 0.238 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.541      ; 0.309      ;
; 0.242 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.534      ; 0.306      ;
; 0.243 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.535      ; 0.308      ;
; 0.246 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.533      ; 0.309      ;
; 0.317 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.527      ; 0.374      ;
; 0.338 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.519      ; 0.387      ;
; 0.344 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.535      ; 0.409      ;
; 0.359 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.591      ; 0.480      ;
; 0.430 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.580      ; 0.540      ;
; 0.431 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.580      ; 0.541      ;
; 0.455 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.575      ; 0.560      ;
; 0.487 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.532      ; 0.549      ;
; 0.567 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 0.533      ; 0.630      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.717 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.131      ; 0.378      ;
; 0.717 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.058      ; 0.305      ;
; 0.727 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.053      ; 0.310      ;
; 0.727 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.052      ; 0.309      ;
; 0.734 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.126      ; 0.390      ;
; 0.775 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.076      ; 0.381      ;
; 0.811 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.042      ; 0.383      ;
; 0.820 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.047      ; 0.397      ;
; 0.873 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.121      ; 0.524      ;
; 0.886 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.136      ; 0.552      ;
; 0.914 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.077      ; 0.521      ;
; 0.949 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.041      ; 0.520      ;
; 0.965 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.064      ; 0.559      ;
; 0.966 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.135      ; 0.631      ;
; 0.977 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.123      ; 0.630      ;
; 0.998 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 0.131      ; 0.659      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                           ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                                          ; Launch Clock ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.727 ; acesso_ram:acesso|entrada_brg[3]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.054      ; 0.311      ;
; 0.728 ; acesso_ram:acesso|entrada_brg[9]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.040      ; 0.298      ;
; 0.735 ; acesso_ram:acesso|entrada_brg[13] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.039      ; 0.304      ;
; 0.737 ; acesso_ram:acesso|entrada_brg[14] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.038      ; 0.305      ;
; 0.742 ; acesso_ram:acesso|entrada_brg[2]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.037      ; 0.309      ;
; 0.812 ; acesso_ram:acesso|entrada_brg[5]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.038      ; 0.380      ;
; 0.821 ; acesso_ram:acesso|entrada_brg[4]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.040      ; 0.391      ;
; 0.824 ; acesso_ram:acesso|entrada_brg[6]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.041      ; 0.395      ;
; 0.825 ; acesso_ram:acesso|entrada_brg[10] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.054      ; 0.409      ;
; 0.929 ; acesso_ram:acesso|entrada_brg[11] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.055      ; 0.514      ;
; 0.947 ; acesso_ram:acesso|entrada_brg[12] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.050      ; 0.527      ;
; 0.955 ; acesso_ram:acesso|entrada_brg[8]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; -0.034     ; 0.451      ;
; 0.958 ; acesso_ram:acesso|entrada_brg[7]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.045      ; 0.533      ;
; 0.969 ; acesso_ram:acesso|entrada_brg[15] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.059      ; 0.558      ;
; 1.066 ; acesso_ram:acesso|entrada_brg[1]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.061      ; 0.657      ;
; 1.072 ; acesso_ram:acesso|entrada_brg[0]  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; clk          ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 0.046      ; 0.648      ;
+-------+-----------------------------------+------------------------------------------------------------------+--------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -1.083 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.557      ; 2.755      ;
; -0.950 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.557      ; 3.122      ;
; -0.517 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.564      ; 2.117      ;
; -0.516 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.569      ; 2.202      ;
; -0.513 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.577      ; 2.125      ;
; -0.465 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.561      ; 2.143      ;
; -0.458 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.574      ; 2.146      ;
; -0.457 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.573      ; 2.144      ;
; -0.444 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.567      ; 2.126      ;
; -0.435 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.578      ; 2.128      ;
; -0.350 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.561      ; 2.025      ;
; -0.334 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.569      ; 2.520      ;
; -0.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.562      ; 2.009      ;
; -0.330 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.565      ; 2.009      ;
; -0.326 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.566      ; 2.006      ;
; -0.315 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.577      ; 2.427      ;
; -0.307 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.556      ; 1.978      ;
; -0.304 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.485      ; 1.962      ;
; -0.303 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.564      ; 2.403      ;
; -0.299 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.500        ; 1.573      ; 1.979      ;
; -0.273 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.574      ; 2.461      ;
; -0.272 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.573      ; 2.459      ;
; -0.260 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.567      ; 2.442      ;
; -0.255 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.561      ; 2.433      ;
; -0.237 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.578      ; 2.430      ;
; -0.139 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.561      ; 2.314      ;
; -0.123 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.565      ; 2.302      ;
; -0.117 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.562      ; 2.294      ;
; -0.105 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.566      ; 2.285      ;
; -0.080 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.573      ; 2.260      ;
; -0.077 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.485      ; 2.235      ;
; -0.076 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 1.000        ; 1.556      ; 2.247      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.990 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.648      ; 2.035      ;
; -0.911 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.644      ; 2.029      ;
; -0.858 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.644      ; 2.028      ;
; -0.801 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.648      ; 2.346      ;
; -0.720 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.644      ; 2.338      ;
; -0.666 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.644      ; 2.336      ;
; -0.454 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.581      ; 2.149      ;
; -0.432 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.564      ; 2.108      ;
; -0.382 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.566      ; 2.062      ;
; -0.376 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.571      ; 1.979      ;
; -0.358 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.591      ; 1.984      ;
; -0.351 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.564      ; 2.027      ;
; -0.295 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.571      ; 1.978      ;
; -0.291 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.591      ; 1.996      ;
; -0.279 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.593      ; 1.984      ;
; -0.248 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.646      ; 2.033      ;
; -0.248 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.645      ; 2.032      ;
; -0.247 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.648      ; 2.034      ;
; -0.246 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.500        ; 1.643      ; 2.028      ;
; -0.243 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.581      ; 2.438      ;
; -0.238 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.564      ; 2.414      ;
; -0.188 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.566      ; 2.368      ;
; -0.157 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.571      ; 2.260      ;
; -0.145 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.564      ; 2.321      ;
; -0.135 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.591      ; 2.261      ;
; -0.076 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.571      ; 2.259      ;
; -0.067 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.591      ; 2.272      ;
; -0.058 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.648      ; 2.345      ;
; -0.058 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.646      ; 2.343      ;
; -0.058 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.645      ; 2.342      ;
; -0.056 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.593      ; 2.261      ;
; -0.055 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 1.000        ; 1.643      ; 2.337      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.886 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.133      ; 2.734      ;
; -0.748 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.133      ; 3.096      ;
; -0.573 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.231      ; 2.838      ;
; -0.515 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.208      ; 2.834      ;
; -0.490 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.231      ; 2.837      ;
; -0.483 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.222      ; 2.823      ;
; -0.471 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.231      ; 3.236      ;
; -0.467 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.224      ; 2.805      ;
; -0.411 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.134      ; 2.803      ;
; -0.407 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.208      ; 3.226      ;
; -0.388 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.231      ; 3.235      ;
; -0.382 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.229      ; 2.726      ;
; -0.380 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.129      ; 2.678      ;
; -0.378 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.222      ; 2.718      ;
; -0.374 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.129      ; 2.667      ;
; -0.360 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.129      ; 2.669      ;
; -0.359 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.222      ; 3.199      ;
; -0.358 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.129      ; 2.655      ;
; -0.346 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.224      ; 3.184      ;
; -0.340 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.229      ; 2.683      ;
; -0.306 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.224      ; 2.801      ;
; -0.283 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.134      ; 3.175      ;
; -0.247 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.222      ; 3.087      ;
; -0.245 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.129      ; 3.043      ;
; -0.241 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.229      ; 3.085      ;
; -0.229 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.129      ; 3.038      ;
; -0.209 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.129      ; 3.006      ;
; -0.201 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.129      ; 2.994      ;
; -0.188 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.229      ; 3.031      ;
; -0.182 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.224      ; 3.177      ;
; 0.270  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.500        ; 2.196      ; 2.197      ;
; 0.456  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 1.000        ; 2.196      ; 2.511      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.673 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.222      ; 2.975      ;
; -0.584 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.339      ; 2.872      ;
; -0.568 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.222      ; 3.370      ;
; -0.499 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.339      ; 3.287      ;
; -0.498 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.339      ; 2.863      ;
; -0.487 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.239      ; 2.901      ;
; -0.480 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.240      ; 2.900      ;
; -0.462 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.222      ; 2.848      ;
; -0.454 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.216      ; 2.839      ;
; -0.440 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.227      ; 2.840      ;
; -0.422 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.226      ; 2.821      ;
; -0.406 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.224      ; 2.810      ;
; -0.405 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.223      ; 2.807      ;
; -0.401 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.339      ; 3.266      ;
; -0.395 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.226      ; 2.796      ;
; -0.381 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.239      ; 3.295      ;
; -0.374 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.240      ; 3.294      ;
; -0.346 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.215      ; 2.823      ;
; -0.345 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.341      ; 2.720      ;
; -0.342 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.356      ; 2.837      ;
; -0.334 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.222      ; 3.220      ;
; -0.334 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.216      ; 3.219      ;
; -0.326 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.227      ; 3.226      ;
; -0.323 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.226      ; 3.222      ;
; -0.274 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.223      ; 3.176      ;
; -0.274 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.224      ; 3.178      ;
; -0.257 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.226      ; 3.158      ;
; -0.246 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.500        ; 2.361      ; 2.818      ;
; -0.243 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.215      ; 3.220      ;
; -0.235 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.356      ; 3.230      ;
; -0.199 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.341      ; 3.074      ;
; -0.099 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 1.000        ; 2.361      ; 3.171      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.570 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.027      ; 2.499      ;
; -0.512 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.082      ; 2.552      ;
; -0.483 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.086      ; 2.525      ;
; -0.439 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.040      ; 2.591      ;
; -0.435 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.083      ; 2.552      ;
; -0.424 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.040      ; 2.578      ;
; -0.421 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.027      ; 2.850      ;
; -0.405 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.017      ; 2.536      ;
; -0.404 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.026      ; 2.544      ;
; -0.379 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.034      ; 2.527      ;
; -0.367 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.036      ; 2.514      ;
; -0.351 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.038      ; 2.508      ;
; -0.347 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.082      ; 2.887      ;
; -0.339 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.083      ; 2.561      ;
; -0.336 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.086      ; 2.878      ;
; -0.330 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.042      ; 2.486      ;
; -0.329 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.027      ; 2.468      ;
; -0.327 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.041      ; 2.485      ;
; -0.279 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.040      ; 2.931      ;
; -0.272 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.500        ; 2.032      ; 2.419      ;
; -0.270 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.083      ; 2.887      ;
; -0.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.040      ; 2.922      ;
; -0.250 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.026      ; 2.890      ;
; -0.227 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.017      ; 2.858      ;
; -0.214 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.034      ; 2.862      ;
; -0.209 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.036      ; 2.856      ;
; -0.192 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.038      ; 2.849      ;
; -0.188 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.083      ; 2.910      ;
; -0.178 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.027      ; 2.817      ;
; -0.156 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.042      ; 2.812      ;
; -0.153 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.041      ; 2.811      ;
; -0.099 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 1.000        ; 2.032      ; 2.746      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.524 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.229      ; 2.868      ;
; -0.511 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.222      ; 2.845      ;
; -0.491 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.222      ; 2.827      ;
; -0.489 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.160      ; 2.692      ;
; -0.464 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.169      ; 2.808      ;
; -0.457 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.238      ; 2.707      ;
; -0.428 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.171      ; 2.862      ;
; -0.424 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.229      ; 3.268      ;
; -0.412 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.143      ; 2.723      ;
; -0.411 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.239      ; 2.765      ;
; -0.409 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.144      ; 2.816      ;
; -0.405 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.221      ; 2.738      ;
; -0.400 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.222      ; 3.234      ;
; -0.374 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.222      ; 3.210      ;
; -0.369 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.160      ; 3.072      ;
; -0.364 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.283      ; 2.787      ;
; -0.338 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.295      ; 2.668      ;
; -0.337 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.238      ; 3.087      ;
; -0.332 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.169      ; 3.176      ;
; -0.323 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.171      ; 3.257      ;
; -0.300 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.143      ; 3.111      ;
; -0.297 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.239      ; 3.151      ;
; -0.283 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.144      ; 3.190      ;
; -0.264 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.221      ; 3.097      ;
; -0.256 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.265      ; 2.661      ;
; -0.235 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.283      ; 3.158      ;
; -0.229 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.318      ; 2.741      ;
; -0.190 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.295      ; 3.020      ;
; -0.106 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.265      ; 3.011      ;
; -0.105 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.318      ; 3.117      ;
; 0.269  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.500        ; 2.152      ; 2.047      ;
; 0.474  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 1.000        ; 2.152      ; 2.342      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.436 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.108      ; 2.656      ;
; -0.428 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.109      ; 2.653      ;
; -0.394 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.031      ; 2.598      ;
; -0.384 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.033      ; 2.592      ;
; -0.383 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.033      ; 2.591      ;
; -0.365 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.149      ; 2.577      ;
; -0.363 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.104      ; 2.579      ;
; -0.340 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.096      ; 2.548      ;
; -0.315 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.149      ; 2.498      ;
; -0.309 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.088      ; 2.511      ;
; -0.308 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.106      ; 2.528      ;
; -0.308 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.167      ; 2.509      ;
; -0.289 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.108      ; 3.009      ;
; -0.281 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.109      ; 3.006      ;
; -0.277 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.094      ; 2.485      ;
; -0.274 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.101      ; 2.487      ;
; -0.272 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.108      ; 2.499      ;
; -0.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.031      ; 2.972      ;
; -0.251 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.033      ; 2.959      ;
; -0.251 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.033      ; 2.959      ;
; -0.233 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.149      ; 2.945      ;
; -0.215 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.104      ; 2.931      ;
; -0.200 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.096      ; 2.908      ;
; -0.195 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.500        ; 2.168      ; 2.573      ;
; -0.171 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.149      ; 2.854      ;
; -0.165 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.106      ; 2.885      ;
; -0.159 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.167      ; 2.860      ;
; -0.153 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.088      ; 2.855      ;
; -0.123 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.108      ; 2.850      ;
; -0.123 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.094      ; 2.831      ;
; -0.121 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.101      ; 2.834      ;
; -0.042 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 1.000        ; 2.168      ; 2.920      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.330 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.364      ; 2.870      ;
; -0.315 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.377      ; 2.867      ;
; -0.299 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.360      ; 2.834      ;
; -0.295 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.374      ; 2.844      ;
; -0.288 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.456      ; 2.856      ;
; -0.288 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.457      ; 2.856      ;
; -0.281 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.497      ; 2.804      ;
; -0.278 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.371      ; 2.822      ;
; -0.276 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.375      ; 2.824      ;
; -0.268 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.432      ; 2.804      ;
; -0.254 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.429      ; 2.797      ;
; -0.236 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.364      ; 3.276      ;
; -0.225 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.371      ; 2.763      ;
; -0.209 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.361      ; 2.828      ;
; -0.202 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.377      ; 3.254      ;
; -0.200 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.360      ; 3.235      ;
; -0.187 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.456      ; 3.255      ;
; -0.186 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.457      ; 3.254      ;
; -0.184 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.497      ; 2.814      ;
; -0.182 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.432      ; 3.218      ;
; -0.180 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.520      ; 2.734      ;
; -0.178 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.500        ; 2.523      ; 2.735      ;
; -0.177 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.374      ; 3.226      ;
; -0.169 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.371      ; 3.213      ;
; -0.152 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.497      ; 3.175      ;
; -0.134 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.375      ; 3.182      ;
; -0.115 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.429      ; 3.158      ;
; -0.106 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.361      ; 3.225      ;
; -0.089 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.371      ; 3.127      ;
; -0.083 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.497      ; 3.213      ;
; -0.063 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.520      ; 3.117      ;
; -0.061 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 1.000        ; 2.523      ; 3.118      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.116 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.242      ; 2.251      ;
; 0.102  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.242      ; 1.969      ;
; 0.388  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.391      ; 2.904      ;
; 0.392  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.359      ; 2.876      ;
; 0.455  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.415      ; 2.995      ;
; 0.490  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.314      ; 2.929      ;
; 0.511  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.331      ; 2.967      ;
; 0.513  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.378      ; 3.016      ;
; 0.524  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.332      ; 2.981      ;
; 0.550  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.391      ; 2.566      ;
; 0.555  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.359      ; 2.539      ;
; 0.562  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.249      ; 2.936      ;
; 0.594  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.415      ; 2.634      ;
; 0.608  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.314      ; 3.047      ;
; 0.622  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.314      ; 3.061      ;
; 0.629  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.260      ; 3.014      ;
; 0.633  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.232      ; 2.990      ;
; 0.646  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.322      ; 3.093      ;
; 0.647  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.331      ; 2.603      ;
; 0.654  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.314      ; 2.593      ;
; 0.657  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.378      ; 2.660      ;
; 0.662  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.332      ; 2.619      ;
; 0.688  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.249      ; 2.562      ;
; 0.689  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.234      ; 3.048      ;
; 0.726  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0.000        ; 2.262      ; 3.113      ;
; 0.738  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.314      ; 2.677      ;
; 0.757  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.314      ; 2.696      ;
; 0.760  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.232      ; 2.617      ;
; 0.771  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.322      ; 2.718      ;
; 0.773  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.260      ; 2.658      ;
; 0.821  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.234      ; 2.680      ;
; 0.838  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r2|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.500       ; 2.262      ; 2.725      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]'                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; -0.031 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.287      ; 2.381      ;
; 0.166  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.287      ; 2.078      ;
; 0.428  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.322      ; 2.875      ;
; 0.471  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.322      ; 2.918      ;
; 0.489  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.314      ; 2.928      ;
; 0.536  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.217      ; 2.878      ;
; 0.539  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.217      ; 2.881      ;
; 0.547  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.217      ; 2.889      ;
; 0.579  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.316      ; 3.020      ;
; 0.580  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.316      ; 3.021      ;
; 0.582  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.217      ; 2.924      ;
; 0.591  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.322      ; 2.538      ;
; 0.597  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.314      ; 3.036      ;
; 0.613  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.324      ; 3.062      ;
; 0.615  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.323      ; 3.063      ;
; 0.629  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.299      ; 3.053      ;
; 0.629  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.221      ; 2.975      ;
; 0.633  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.314      ; 2.572      ;
; 0.635  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.322      ; 2.582      ;
; 0.683  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.217      ; 2.525      ;
; 0.686  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0.000        ; 2.223      ; 3.034      ;
; 0.710  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.217      ; 2.552      ;
; 0.714  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.316      ; 2.655      ;
; 0.717  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.316      ; 2.658      ;
; 0.721  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.217      ; 2.563      ;
; 0.732  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.217      ; 2.574      ;
; 0.733  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.314      ; 2.672      ;
; 0.740  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.324      ; 2.689      ;
; 0.741  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.323      ; 2.689      ;
; 0.761  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.299      ; 2.685      ;
; 0.782  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.221      ; 2.628      ;
; 0.820  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r6|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -0.500       ; 2.223      ; 2.668      ;
+--------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.245 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.628      ; 2.998      ;
; 0.246 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.625      ; 2.996      ;
; 0.322 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.601      ; 3.048      ;
; 0.326 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.601      ; 3.052      ;
; 0.342 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.530      ; 2.997      ;
; 0.377 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.628      ; 2.630      ;
; 0.379 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.625      ; 2.629      ;
; 0.396 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.559      ; 3.080      ;
; 0.398 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.558      ; 3.081      ;
; 0.410 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.470      ; 3.005      ;
; 0.412 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.474      ; 3.011      ;
; 0.436 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.533      ; 3.094      ;
; 0.444 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.601      ; 2.670      ;
; 0.447 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.469      ; 3.041      ;
; 0.464 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.473      ; 3.062      ;
; 0.470 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.601      ; 2.696      ;
; 0.487 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.458      ; 3.070      ;
; 0.489 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.475      ; 3.089      ;
; 0.492 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.530      ; 2.647      ;
; 0.498 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.459      ; 3.082      ;
; 0.522 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.559      ; 2.706      ;
; 0.522 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0.000        ; 2.462      ; 3.109      ;
; 0.524 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.558      ; 2.707      ;
; 0.539 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.533      ; 2.697      ;
; 0.560 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.470      ; 2.655      ;
; 0.577 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.474      ; 2.676      ;
; 0.580 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.469      ; 2.674      ;
; 0.594 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.473      ; 2.692      ;
; 0.601 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.458      ; 2.684      ;
; 0.608 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.459      ; 2.692      ;
; 0.615 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.475      ; 2.715      ;
; 0.630 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r1|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.500       ; 2.462      ; 2.717      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.343 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.659      ; 2.127      ;
; 0.345 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.657      ; 2.127      ;
; 0.363 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.637      ; 2.125      ;
; 0.364 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.657      ; 2.146      ;
; 0.364 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.636      ; 2.125      ;
; 0.390 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.712      ; 2.227      ;
; 0.391 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.712      ; 2.228      ;
; 0.392 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.712      ; 2.229      ;
; 0.395 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.716      ; 2.236      ;
; 0.395 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.715      ; 2.235      ;
; 0.395 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.713      ; 2.233      ;
; 0.396 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.716      ; 2.237      ;
; 0.431 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.629      ; 2.185      ;
; 0.482 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.631      ; 2.238      ;
; 0.520 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.629      ; 2.274      ;
; 0.533 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0.000        ; 1.647      ; 2.305      ;
; 0.586 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.659      ; 1.870      ;
; 0.588 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.657      ; 1.870      ;
; 0.594 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.712      ; 1.931      ;
; 0.595 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.712      ; 1.932      ;
; 0.595 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.712      ; 1.932      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.716      ; 1.937      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.715      ; 1.936      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.657      ; 1.878      ;
; 0.597 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.716      ; 1.938      ;
; 0.597 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.713      ; 1.935      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.637      ; 1.864      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.636      ; 1.863      ;
; 0.657 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.629      ; 1.911      ;
; 0.686 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.631      ; 1.942      ;
; 0.735 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.629      ; 1.989      ;
; 0.753 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r7|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -0.500       ; 1.647      ; 2.025      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.351 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.116      ; 2.592      ;
; 0.412 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.127      ; 2.664      ;
; 0.412 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.126      ; 2.663      ;
; 0.424 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.111      ; 2.660      ;
; 0.435 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.173      ; 2.733      ;
; 0.451 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.121      ; 2.697      ;
; 0.453 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.122      ; 2.700      ;
; 0.464 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.112      ; 2.701      ;
; 0.468 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.119      ; 2.712      ;
; 0.480 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.169      ; 2.774      ;
; 0.481 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.169      ; 2.775      ;
; 0.482 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.168      ; 2.775      ;
; 0.482 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.101      ; 2.708      ;
; 0.504 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.110      ; 2.739      ;
; 0.520 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.125      ; 2.770      ;
; 0.520 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0.000        ; 2.125      ; 2.770      ;
; 0.546 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.116      ; 2.287      ;
; 0.593 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.173      ; 2.391      ;
; 0.597 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.127      ; 2.349      ;
; 0.597 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.126      ; 2.348      ;
; 0.598 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.111      ; 2.334      ;
; 0.623 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.122      ; 2.370      ;
; 0.625 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.112      ; 2.362      ;
; 0.632 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.121      ; 2.378      ;
; 0.644 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.119      ; 2.388      ;
; 0.650 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.169      ; 2.444      ;
; 0.659 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.169      ; 2.453      ;
; 0.661 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.168      ; 2.454      ;
; 0.670 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.110      ; 2.405      ;
; 0.671 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.101      ; 2.397      ;
; 0.687 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.125      ; 2.437      ;
; 0.701 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r3|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -0.500       ; 2.125      ; 2.451      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.362 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.189      ; 2.676      ;
; 0.368 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.257      ; 2.750      ;
; 0.375 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.182      ; 2.682      ;
; 0.379 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.239      ; 2.743      ;
; 0.380 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.196      ; 2.701      ;
; 0.382 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.259      ; 2.766      ;
; 0.406 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.175      ; 2.706      ;
; 0.415 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.194      ; 2.734      ;
; 0.439 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.183      ; 2.747      ;
; 0.446 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.238      ; 2.809      ;
; 0.453 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.191      ; 2.769      ;
; 0.520 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.196      ; 2.841      ;
; 0.525 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.195      ; 2.845      ;
; 0.531 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.257      ; 2.413      ;
; 0.537 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.239      ; 2.401      ;
; 0.538 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.189      ; 2.352      ;
; 0.541 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.196      ; 2.362      ;
; 0.541 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.182      ; 2.348      ;
; 0.554 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.259      ; 2.438      ;
; 0.563 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.117      ; 2.805      ;
; 0.564 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.117      ; 2.806      ;
; 0.568 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0.000        ; 2.116      ; 2.809      ;
; 0.571 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.194      ; 2.390      ;
; 0.573 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.175      ; 2.373      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.238      ; 2.459      ;
; 0.602 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.183      ; 2.410      ;
; 0.625 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.191      ; 2.441      ;
; 0.690 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.196      ; 2.511      ;
; 0.694 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.195      ; 2.514      ;
; 0.708 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.117      ; 2.450      ;
; 0.709 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.117      ; 2.451      ;
; 0.718 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r5|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -0.500       ; 2.116      ; 2.459      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.367 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.621      ; 2.113      ;
; 0.402 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.631      ; 2.158      ;
; 0.407 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.627      ; 2.159      ;
; 0.410 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.639      ; 2.174      ;
; 0.419 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.630      ; 2.174      ;
; 0.427 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.626      ; 2.178      ;
; 0.430 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.547      ; 2.102      ;
; 0.517 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.629      ; 2.271      ;
; 0.518 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.643      ; 2.286      ;
; 0.521 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.643      ; 2.289      ;
; 0.543 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.632      ; 2.300      ;
; 0.550 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.626      ; 2.301      ;
; 0.562 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.638      ; 2.325      ;
; 0.563 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.640      ; 2.328      ;
; 0.618 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.621      ; 1.864      ;
; 0.625 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.634      ; 2.384      ;
; 0.632 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.631      ; 1.888      ;
; 0.636 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.630      ; 1.891      ;
; 0.641 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.639      ; 1.905      ;
; 0.641 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.627      ; 1.893      ;
; 0.658 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.626      ; 1.909      ;
; 0.676 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.547      ; 1.848      ;
; 0.737 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.643      ; 2.005      ;
; 0.739 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.643      ; 2.007      ;
; 0.740 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.629      ; 1.994      ;
; 0.749 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.632      ; 2.006      ;
; 0.758 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.638      ; 2.021      ;
; 0.758 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.640      ; 2.023      ;
; 0.769 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.626      ; 2.020      ;
; 0.818 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.634      ; 2.077      ;
; 1.206 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0.000        ; 1.622      ; 2.953      ;
; 1.362 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r8|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -0.500       ; 1.622      ; 2.609      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]'                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                                          ; Launch Clock                                        ; Latch Clock                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+
; 0.390 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.439      ; 2.954      ;
; 0.422 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.460      ; 3.007      ;
; 0.503 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.454      ; 3.082      ;
; 0.551 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[14] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.439      ; 2.615      ;
; 0.552 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.319      ; 2.996      ;
; 0.573 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.315      ; 3.013      ;
; 0.575 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.316      ; 3.016      ;
; 0.576 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.437      ; 3.138      ;
; 0.589 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[6]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.460      ; 2.674      ;
; 0.596 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.437      ; 3.158      ;
; 0.605 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.319      ; 3.049      ;
; 0.608 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.320      ; 3.053      ;
; 0.629 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[4]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.454      ; 2.708      ;
; 0.644 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.308      ; 3.077      ;
; 0.654 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.315      ; 3.094      ;
; 0.660 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.308      ; 3.093      ;
; 0.669 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.333      ; 3.127      ;
; 0.671 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.332      ; 3.128      ;
; 0.690 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[11] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.437      ; 2.752      ;
; 0.698 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[8]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.437      ; 2.760      ;
; 0.703 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[10] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.319      ; 2.647      ;
; 0.718 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[0]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.315      ; 2.658      ;
; 0.719 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[3]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.316      ; 2.660      ;
; 0.729 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[13] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.319      ; 2.673      ;
; 0.746 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[12] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.320      ; 2.691      ;
; 0.755 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[9]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.308      ; 2.688      ;
; 0.783 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0.000        ; 2.314      ; 3.222      ;
; 0.789 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[2]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.333      ; 2.747      ;
; 0.790 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[5]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.332      ; 2.747      ;
; 0.795 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[1]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.308      ; 2.728      ;
; 0.797 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[7]  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.315      ; 2.737      ;
; 0.895 ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador:r4|q[15] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -0.500       ; 2.314      ; 2.834      ;
+-------+-----------------------------------------------------+------------------------------------------------------------------+-----------------------------------------------------+----------------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                   ;
+-----------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                                 ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                      ; -7.530    ; -0.079 ; -3.060   ; -0.252  ; -3.000              ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -0.736    ; -0.079 ; -1.784   ; 0.245   ; 0.313               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -0.986    ; 0.056  ; -2.100   ; -0.252  ; 0.325               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -1.557    ; 0.224  ; -2.215   ; 0.351   ; 0.363               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -1.038    ; 0.169  ; -2.413   ; 0.390   ; 0.323               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -1.449    ; 0.086  ; -1.833   ; 0.362   ; 0.377               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -1.554    ; 0.123  ; -2.652   ; -0.113  ; 0.350               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -3.176    ; 0.717  ; -2.710   ; 0.343   ; 0.425               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -2.169    ; 0.727  ; -3.060   ; 0.367   ; 0.399               ;
;  acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; -7.530    ; -0.067 ; N/A      ; N/A     ; 0.321               ;
;  acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; -2.948    ; -0.047 ; N/A      ; N/A     ; 0.276               ;
;  clk                                                                  ; -6.737    ; 0.106  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                                       ; -2208.581 ; -0.18  ; -225.83  ; -0.365  ; -1218.297           ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; -9.115    ; -0.180 ; -26.148  ; 0.000   ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; -11.554   ; 0.000  ; -28.367  ; -0.252  ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; -14.427   ; 0.000  ; -28.693  ; 0.000   ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; -12.863   ; 0.000  ; -31.762  ; 0.000   ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; -15.888   ; 0.000  ; -26.459  ; 0.000   ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; -11.943   ; 0.000  ; -29.068  ; -0.113  ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; -30.963   ; 0.000  ; -27.572  ; 0.000   ; 0.000               ;
;  acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; -27.750   ; 0.000  ; -27.776  ; 0.000   ; 0.000               ;
;  acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; -111.519  ; -0.126 ; N/A      ; N/A     ; 0.000               ;
;  acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; -55.815   ; -0.047 ; N/A      ; N/A     ; 0.000               ;
;  clk                                                                  ; -1906.744 ; 0.000  ; N/A      ; N/A     ; -1218.297           ;
+-----------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[14]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; valor[15]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; c[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; d[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; e[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botoes[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botoes[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botoes[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switches[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; valor[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; valor[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; valor[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; c[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; c[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; d[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; d[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; d[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; d[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; e[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; e[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; e[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; e[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; f[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; f[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; f[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; f[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; valor[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; valor[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; valor[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; c[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; c[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; d[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; d[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; d[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; d[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; e[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; e[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; e[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; e[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; f[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; f[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; f[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; f[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; valor[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; valor[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[14]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; valor[15]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; c[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; c[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; d[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; d[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; d[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; d[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; e[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; e[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; e[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; e[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; f[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; f[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; f[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; f[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                         ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                           ; To Clock                                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0        ; 0        ; 16       ; 0        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 262      ; 262      ; 0        ; 0        ;
; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 1799     ; 0        ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 136      ; 0        ; 0        ; 0        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; clk                                                                  ; 194      ; 146      ; 0        ; 0        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; clk                                                                  ; 167      ; 103      ; 0        ; 0        ;
; clk                                                                  ; clk                                                                  ; 5012     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                          ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                           ; To Clock                                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0        ; 0        ; 16       ; 0        ;
; clk                                                                  ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0        ; 0        ; 16       ; 0        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 262      ; 262      ; 0        ; 0        ;
; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; 1799     ; 0        ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 0        ; 16       ; 0        ; 0        ;
; clk                                                                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; 136      ; 0        ; 0        ; 0        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; clk                                                                  ; 194      ; 146      ; 0        ; 0        ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; clk                                                                  ; 167      ; 103      ; 0        ; 0        ;
; clk                                                                  ; clk                                                                  ; 5012     ; 0        ; 0        ; 0        ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                     ;
+-----------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0        ; 0        ; 16       ; 16       ;
+-----------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                      ;
+-----------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; 0        ; 0        ; 16       ; 16       ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; 0        ; 0        ; 16       ; 16       ;
+-----------------------------------------------------+----------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 153   ; 153  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 130   ; 130  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                             ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------+-------------+
; Target                                                               ; Clock                                                                ; Type ; Status      ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------+-------------+
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] ; Base ; Constrained ;
; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] ; Base ; Constrained ;
; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]              ; Base ; Constrained ;
; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; acesso_ram:acesso|entrada_operacoes:map_eop|resetar                  ; Base ; Constrained ;
; clk                                                                  ; clk                                                                  ; Base ; Constrained ;
+----------------------------------------------------------------------+----------------------------------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; botoes[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; botoes[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; botoes[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switches[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; a[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; b[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; c[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; d[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; e[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; f[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; g[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; valor[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Nov 29 19:47:07 2019
Info: Command: quartus_sta projeto_final -c projeto_final
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 168 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_final.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|entrada_operacoes:map_eop|resetar acesso_ram:acesso|entrada_operacoes:map_eop|resetar
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7]
    Info (332105): create_clock -period 1.000 -name acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.530
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.530            -111.519 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):    -6.737           -1906.744 clk 
    Info (332119):    -3.176             -30.963 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):    -2.948             -55.815 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):    -2.169             -27.750 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):    -1.557             -14.427 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):    -1.554             -11.943 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):    -1.449             -15.888 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):    -1.038             -12.863 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):    -0.986             -11.554 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -0.736              -9.115 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
Info (332146): Worst-case hold slack is -0.079
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.079              -0.180 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.022               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):     0.056               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.086               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.123               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.217               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):     0.224               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.286               0.000 clk 
    Info (332119):     0.584               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):     1.050               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     1.069               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
Info (332146): Worst-case recovery slack is -3.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.060             -27.776 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):    -2.710             -27.572 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):    -2.652             -29.068 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):    -2.413             -31.762 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):    -2.215             -28.693 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):    -2.100             -28.367 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -1.833             -26.459 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):    -1.784             -26.133 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
Info (332146): Worst-case removal slack is -0.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.252              -0.252 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -0.113              -0.113 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.457               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.524               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.579               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.599               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.609               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):     0.727               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1218.297 clk 
    Info (332119):     0.386               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):     0.387               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):     0.425               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):     0.430               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.431               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):     0.443               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.446               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.448               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.463               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.466               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.029            -102.840 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):    -6.107           -1704.908 clk 
    Info (332119):    -2.997             -28.734 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):    -2.582             -48.973 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):    -2.014             -25.426 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):    -1.467             -11.561 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):    -1.459             -13.490 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):    -1.380             -14.904 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):    -1.031             -12.360 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):    -0.932             -11.003 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -0.673              -8.760 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
Info (332146): Worst-case hold slack is -0.047
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.047              -0.047 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):     0.072               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.188               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.197               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.243               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.300               0.000 clk 
    Info (332119):     0.317               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.326               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):     0.661               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):     1.066               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     1.079               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
Info (332146): Worst-case recovery slack is -2.913
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.913             -26.925 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):    -2.632             -27.003 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):    -2.595             -28.878 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):    -2.377             -31.424 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):    -2.163             -28.184 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):    -2.075             -28.136 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -1.797             -26.182 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):    -1.774             -26.148 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
Info (332146): Worst-case removal slack is -0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.186              -0.186 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -0.072              -0.072 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.428               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.511               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.536               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.544               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.555               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):     0.679               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1201.401 clk 
    Info (332119):     0.321               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):     0.337               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):     0.378               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.399               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):     0.402               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.411               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.411               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.412               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.425               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.437               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.465
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.465             -49.059 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):    -2.700            -768.635 clk 
    Info (332119):    -1.379             -22.812 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):    -1.362             -11.282 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):    -0.849              -9.570 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):    -0.483              -1.222 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):    -0.468              -2.143 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):    -0.421              -3.053 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):    -0.175              -0.836 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):    -0.133              -0.627 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.003               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
Info (332146): Worst-case hold slack is -0.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.067              -0.126 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):     0.002               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.106               0.000 clk 
    Info (332119):     0.117               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.169               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):     0.174               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.181               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.191               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):     0.236               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.717               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.727               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
Info (332146): Worst-case recovery slack is -1.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.083              -7.136 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):    -0.990              -6.966 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):    -0.886              -6.703 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):    -0.673              -6.985 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):    -0.570              -6.366 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):    -0.524              -6.188 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -0.436              -5.351 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):    -0.330              -4.148 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
Info (332146): Worst-case removal slack is -0.116
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.116              -0.116 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):    -0.031              -0.031 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.245               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.343               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.351               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.362               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.367               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
    Info (332119):     0.390               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -584.665 clk 
    Info (332119):     0.276               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|resetar 
    Info (332119):     0.313               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[0] 
    Info (332119):     0.323               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[3] 
    Info (332119):     0.325               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[1] 
    Info (332119):     0.350               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[5] 
    Info (332119):     0.363               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[2] 
    Info (332119):     0.377               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[4] 
    Info (332119):     0.416               0.000 acesso_ram:acesso|entrada_operacoes:map_eop|operacao[0] 
    Info (332119):     0.431               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[6] 
    Info (332119):     0.442               0.000 acesso_ram:acesso|banco_regs:map_banco_regs|registrador_escolhido[7] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 926 megabytes
    Info: Processing ended: Fri Nov 29 19:47:13 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


