<stg><name>generic_tanh<double></name>


<trans_list>

<trans id="322" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="323" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="324" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="325" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="326" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="327" from="6" to="7">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="328" from="7" to="8">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="329" from="8" to="9">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="330" from="9" to="10">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="331" from="10" to="11">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="332" from="11" to="12">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="333" from="12" to="13">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="334" from="13" to="14">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="335" from="14" to="15">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="336" from="15" to="16">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="337" from="16" to="17">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="338" from="17" to="18">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="339" from="18" to="19">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="340" from="19" to="20">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="341" from="20" to="21">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="342" from="21" to="22">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="343" from="22" to="23">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="344" from="23" to="24">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="345" from="24" to="25">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="346" from="25" to="26">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="347" from="26" to="27">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="348" from="27" to="28">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="349" from="28" to="29">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="350" from="29" to="30">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="351" from="30" to="31">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="352" from="31" to="32">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="353" from="32" to="33">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="354" from="33" to="34">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="355" from="34" to="35">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="356" from="35" to="36">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="357" from="36" to="37">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="358" from="37" to="38">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="359" from="38" to="39">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="8" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %t_in_read = read i64 @_ssdm_op_Read.ap_auto.double, i64 %t_in

]]></Node>
<StgValue><ssdm name="t_in_read"/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="9" bw="64" op_0_bw="64">
<![CDATA[
:1 %data_V = bitcast i64 %t_in_read

]]></Node>
<StgValue><ssdm name="data_V"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="10" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:2 %p_Result_s = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %data_V, i32 63

]]></Node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="11" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3 %tmp_7 = partselect i11 @_ssdm_op_PartSelect.i11.i64.i32.i32, i64 %data_V, i32 52, i32 62

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="52" op_0_bw="64">
<![CDATA[
:4 %tmp_8 = trunc i64 %data_V

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="63" op_0_bw="64">
<![CDATA[
:5 %p_Result_1 = trunc i64 %data_V

]]></Node>
<StgValue><ssdm name="p_Result_1"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="64" op_0_bw="63">
<![CDATA[
:6 %zext_ln368 = zext i63 %p_Result_1

]]></Node>
<StgValue><ssdm name="zext_ln368"/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="64" op_0_bw="64">
<![CDATA[
:7 %abst_in = bitcast i64 %zext_ln368

]]></Node>
<StgValue><ssdm name="abst_in"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:8 %icmp_ln824 = icmp_eq  i11 %tmp_7, i11 2047

]]></Node>
<StgValue><ssdm name="icmp_ln824"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln65 = br i1 %icmp_ln824, void, void

]]></Node>
<StgValue><ssdm name="br_ln65"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="19" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:0 %icmp_ln840 = icmp_ult  i11 %tmp_7, i11 968

]]></Node>
<StgValue><ssdm name="icmp_ln840"/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln74 = br i1 %icmp_ln840, void, void %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln74"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="22" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:0 %icmp_ln824_1 = icmp_eq  i11 %tmp_7, i11 968

]]></Node>
<StgValue><ssdm name="icmp_ln824_1"/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:1 %icmp_ln824_2 = icmp_eq  i52 %tmp_8, i52 0

]]></Node>
<StgValue><ssdm name="icmp_ln824_2"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2 %and_ln75 = and i1 %icmp_ln824_1, i1 %icmp_ln824_2

]]></Node>
<StgValue><ssdm name="and_ln75"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3 %br_ln75 = br i1 %and_ln75, void, void %._crit_edge

]]></Node>
<StgValue><ssdm name="br_ln75"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="2" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %tmp_5 = fcmp_olt  i64 %abst_in, i64 22

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="4" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:0 %add = dadd i64 %abst_in, i64 1

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="52" op_1_bw="52">
<![CDATA[
:0 %icmp_ln828 = icmp_ne  i52 %tmp_8, i52 0

]]></Node>
<StgValue><ssdm name="icmp_ln828"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="59" st_id="2" stage="1" lat="2">
<core>DCompare</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %tmp_5 = fcmp_olt  i64 %abst_in, i64 22

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="60" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1 %br_ln80 = br i1 %tmp_5, void %._crit_edge3, void

]]></Node>
<StgValue><ssdm name="br_ln80"/></StgValue>
</operation>

<operation id="61" st_id="2" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:0 %icmp_ln840_1 = icmp_ult  i11 %tmp_7, i11 1023

]]></Node>
<StgValue><ssdm name="icmp_ln840_1"/></StgValue>
</operation>

<operation id="62" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="64" op_0_bw="64" op_1_bw="1" op_2_bw="63">
<![CDATA[
:1 %or_ln = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i1.i63, i1 1, i63 %p_Result_1

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="63" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="64" op_0_bw="64">
<![CDATA[
:2 %bitcast_ln84 = bitcast i64 %or_ln

]]></Node>
<StgValue><ssdm name="bitcast_ln84"/></StgValue>
</operation>

<operation id="64" st_id="2" stage="4" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %x = dsub i64 %bitcast_ln84, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x"/></StgValue>
</operation>

<operation id="65" st_id="2" stage="4" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:4 %x_1 = dadd i64 %abst_in, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x_1"/></StgValue>
</operation>

<operation id="66" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
_ZN11exp_reduce_5expm1Ed.exit:2 %br_ln92 = br i1 %icmp_ln840_1, void, void

]]></Node>
<StgValue><ssdm name="br_ln92"/></StgValue>
</operation>

<operation id="67" st_id="2" stage="3" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:0 %add = dadd i64 %abst_in, i64 1

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="68" st_id="3" stage="3" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %x = dsub i64 %bitcast_ln84, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x"/></StgValue>
</operation>

<operation id="69" st_id="3" stage="3" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:4 %x_1 = dadd i64 %abst_in, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x_1"/></StgValue>
</operation>

<operation id="70" st_id="3" stage="2" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:0 %add = dadd i64 %abst_in, i64 1

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="71" st_id="4" stage="2" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %x = dsub i64 %bitcast_ln84, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x"/></StgValue>
</operation>

<operation id="72" st_id="4" stage="2" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:4 %x_1 = dadd i64 %abst_in, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x_1"/></StgValue>
</operation>

<operation id="73" st_id="4" stage="1" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:0 %add = dadd i64 %abst_in, i64 1

]]></Node>
<StgValue><ssdm name="add"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="74" st_id="5" stage="1" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %x = dsub i64 %bitcast_ln84, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x"/></StgValue>
</operation>

<operation id="75" st_id="5" stage="1" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:4 %x_1 = dadd i64 %abst_in, i64 %abst_in

]]></Node>
<StgValue><ssdm name="x_1"/></StgValue>
</operation>

<operation id="76" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5 %x_3 = select i1 %icmp_ln840_1, i64 %x, i64 %x_1

]]></Node>
<StgValue><ssdm name="x_3"/></StgValue>
</operation>

<operation id="77" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="64" op_0_bw="64">
<![CDATA[
:6 %data_V_1 = bitcast i64 %x_3

]]></Node>
<StgValue><ssdm name="data_V_1"/></StgValue>
</operation>

<operation id="78" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:7 %p_Result_2 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %data_V_1, i32 63

]]></Node>
<StgValue><ssdm name="p_Result_2"/></StgValue>
</operation>

<operation id="79" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="11" op_0_bw="11" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
:8 %tmp_9 = partselect i11 @_ssdm_op_PartSelect.i11.i64.i32.i32, i64 %data_V_1, i32 52, i32 62

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="80" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:9 %br_ln9 = br i1 %p_Result_2, void %.critedge, void

]]></Node>
<StgValue><ssdm name="br_ln9"/></StgValue>
</operation>

<operation id="81" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
.critedge:0 %icmp_ln844 = icmp_ult  i11 %tmp_9, i11 997

]]></Node>
<StgValue><ssdm name="icmp_ln844"/></StgValue>
</operation>

<operation id="82" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
.critedge:1 %icmp_ln828_2 = icmp_eq  i11 %tmp_9, i11 0

]]></Node>
<StgValue><ssdm name="icmp_ln828_2"/></StgValue>
</operation>

<operation id="83" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
.critedge:2 %xor_ln10 = xor i1 %icmp_ln828_2, i1 %icmp_ln844

]]></Node>
<StgValue><ssdm name="xor_ln10"/></StgValue>
</operation>

<operation id="84" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
.critedge:3 %br_ln10 = br i1 %xor_ln10, void %.critedge45.i, void %_ZN11exp_reduce_5expm1Ed.exit

]]></Node>
<StgValue><ssdm name="br_ln10"/></StgValue>
</operation>

<operation id="85" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:0 %icmp_ln832 = icmp_ult  i11 %tmp_9, i11 996

]]></Node>
<StgValue><ssdm name="icmp_ln832"/></StgValue>
</operation>

<operation id="86" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="1" op_0_bw="11" op_1_bw="11">
<![CDATA[
:1 %icmp_ln828_1 = icmp_eq  i11 %tmp_9, i11 0

]]></Node>
<StgValue><ssdm name="icmp_ln828_1"/></StgValue>
</operation>

<operation id="87" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
:2 %xor_ln9 = xor i1 %icmp_ln828_1, i1 %icmp_ln832

]]></Node>
<StgValue><ssdm name="xor_ln9"/></StgValue>
</operation>

<operation id="88" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:3 %br_ln9 = br i1 %xor_ln9, void %.critedge45.i, void %_ZN11exp_reduce_5expm1Ed.exit

]]></Node>
<StgValue><ssdm name="br_ln9"/></StgValue>
</operation>

<operation id="89" st_id="5" stage="4" lat="4">
<core>DMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:1 %resultf = dmul i64 %abst_in, i64 %add

]]></Node>
<StgValue><ssdm name="resultf"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="90" st_id="6" stage="10" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="91" st_id="6" stage="3" lat="4">
<core>DMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:1 %resultf = dmul i64 %abst_in, i64 %add

]]></Node>
<StgValue><ssdm name="resultf"/></StgValue>
</operation>
</state>

<state id="7" st_id="7">

<operation id="92" st_id="7" stage="9" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="93" st_id="7" stage="2" lat="4">
<core>DMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:1 %resultf = dmul i64 %abst_in, i64 %add

]]></Node>
<StgValue><ssdm name="resultf"/></StgValue>
</operation>
</state>

<state id="8" st_id="8">

<operation id="94" st_id="8" stage="8" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="95" st_id="8" stage="1" lat="4">
<core>DMul_maxdsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge:1 %resultf = dmul i64 %abst_in, i64 %add

]]></Node>
<StgValue><ssdm name="resultf"/></StgValue>
</operation>

<operation id="96" st_id="8" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="and_ln75" val="1"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge:2 %br_ln79 = br void %._crit_edge3

]]></Node>
<StgValue><ssdm name="br_ln79"/></StgValue>
</operation>
</state>

<state id="9" st_id="9">

<operation id="97" st_id="9" stage="7" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>
</state>

<state id="10" st_id="10">

<operation id="98" st_id="10" stage="6" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>
</state>

<state id="11" st_id="11">

<operation id="99" st_id="11" stage="5" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>
</state>

<state id="12" st_id="12">

<operation id="100" st_id="12" stage="4" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>
</state>

<state id="13" st_id="13">

<operation id="101" st_id="13" stage="3" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>
</state>

<state id="14" st_id="14">

<operation id="102" st_id="14" stage="2" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>
</state>

<state id="15" st_id="15">

<operation id="103" st_id="15" stage="1" lat="10">
<core></core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="58" op_3_bw="26" op_4_bw="42">
<![CDATA[
.critedge45.i:0 %tmp = call i64 @exp_generic<double>, i64 %x_3, i58 %table_exp_Z1_ap_ufixed_58_1_ap_q_mode_5_ap_o_mode_3_0_array_V, i26 %table_f_Z3_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V, i42 %table_f_Z2_ap_ufixed_59_0_ap_q_mode_5_ap_o_mode_3_0_array_V

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="104" st_id="15" stage="4" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.critedge45.i:1 %sub_i = dadd i64 %tmp, i64 -1

]]></Node>
<StgValue><ssdm name="sub_i"/></StgValue>
</operation>
</state>

<state id="16" st_id="16">

<operation id="105" st_id="16" stage="3" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.critedge45.i:1 %sub_i = dadd i64 %tmp, i64 -1

]]></Node>
<StgValue><ssdm name="sub_i"/></StgValue>
</operation>
</state>

<state id="17" st_id="17">

<operation id="106" st_id="17" stage="2" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.critedge45.i:1 %sub_i = dadd i64 %tmp, i64 -1

]]></Node>
<StgValue><ssdm name="sub_i"/></StgValue>
</operation>
</state>

<state id="18" st_id="18">

<operation id="107" st_id="18" stage="1" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
.critedge45.i:1 %sub_i = dadd i64 %tmp, i64 -1

]]></Node>
<StgValue><ssdm name="sub_i"/></StgValue>
</operation>

<operation id="108" st_id="18" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="1"/>
<literal name="xor_ln9" val="0"/>
</and_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="p_Result_2" val="0"/>
<literal name="xor_ln10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="0">
<![CDATA[
.critedge45.i:2 %br_ln11 = br void %_ZN11exp_reduce_5expm1Ed.exit

]]></Node>
<StgValue><ssdm name="br_ln11"/></StgValue>
</operation>
</state>

<state id="19" st_id="19">

<operation id="109" st_id="19" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0" op_4_bw="64" op_5_bw="0">
<![CDATA[
_ZN11exp_reduce_5expm1Ed.exit:0 %expx = phi i64 %sub_i, void %.critedge45.i, i64 %x_3, void, i64 %x_3, void %.critedge

]]></Node>
<StgValue><ssdm name="expx"/></StgValue>
</operation>

<operation id="110" st_id="19" stage="4" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
_ZN11exp_reduce_5expm1Ed.exit:1 %add2 = dadd i64 %expx, i64 2

]]></Node>
<StgValue><ssdm name="add2"/></StgValue>
</operation>
</state>

<state id="20" st_id="20">

<operation id="111" st_id="20" stage="3" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
_ZN11exp_reduce_5expm1Ed.exit:1 %add2 = dadd i64 %expx, i64 2

]]></Node>
<StgValue><ssdm name="add2"/></StgValue>
</operation>
</state>

<state id="21" st_id="21">

<operation id="112" st_id="21" stage="2" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
_ZN11exp_reduce_5expm1Ed.exit:1 %add2 = dadd i64 %expx, i64 2

]]></Node>
<StgValue><ssdm name="add2"/></StgValue>
</operation>
</state>

<state id="22" st_id="22">

<operation id="113" st_id="22" stage="1" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
_ZN11exp_reduce_5expm1Ed.exit:1 %add2 = dadd i64 %expx, i64 2

]]></Node>
<StgValue><ssdm name="add2"/></StgValue>
</operation>

<operation id="114" st_id="22" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="64" op_0_bw="64">
<![CDATA[
:0 %bitcast_ln95 = bitcast i64 %expx

]]></Node>
<StgValue><ssdm name="bitcast_ln95"/></StgValue>
</operation>

<operation id="115" st_id="22" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1 %xor_ln95 = xor i64 %bitcast_ln95, i64 9223372036854775808

]]></Node>
<StgValue><ssdm name="xor_ln95"/></StgValue>
</operation>
</state>

<state id="23" st_id="23">

<operation id="116" st_id="23" stage="13" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="117" st_id="23" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="64" op_0_bw="64">
<![CDATA[
:2 %bitcast_ln95_1 = bitcast i64 %xor_ln95

]]></Node>
<StgValue><ssdm name="bitcast_ln95_1"/></StgValue>
</operation>

<operation id="118" st_id="23" stage="13" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="24" st_id="24">

<operation id="119" st_id="24" stage="12" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="120" st_id="24" stage="12" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="25" st_id="25">

<operation id="121" st_id="25" stage="11" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="122" st_id="25" stage="11" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="26" st_id="26">

<operation id="123" st_id="26" stage="10" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="124" st_id="26" stage="10" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="27" st_id="27">

<operation id="125" st_id="27" stage="9" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="126" st_id="27" stage="9" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="28" st_id="28">

<operation id="127" st_id="28" stage="8" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="128" st_id="28" stage="8" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="29" st_id="29">

<operation id="129" st_id="29" stage="7" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="130" st_id="29" stage="7" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="30" st_id="30">

<operation id="131" st_id="30" stage="6" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="132" st_id="30" stage="6" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="31" st_id="31">

<operation id="133" st_id="31" stage="5" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="134" st_id="31" stage="5" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="32" st_id="32">

<operation id="135" st_id="32" stage="4" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="136" st_id="32" stage="4" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="33" st_id="33">

<operation id="137" st_id="33" stage="3" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="138" st_id="33" stage="3" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="34" st_id="34">

<operation id="139" st_id="34" stage="2" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="140" st_id="34" stage="2" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="35" st_id="35">

<operation id="141" st_id="35" stage="1" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0 %div = ddiv i64 2, i64 %add2

]]></Node>
<StgValue><ssdm name="div"/></StgValue>
</operation>

<operation id="142" st_id="35" stage="1" lat="13">
<core>DDiv</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="66" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:3 %resultf_1 = ddiv i64 %bitcast_ln95_1, i64 %add2

]]></Node>
<StgValue><ssdm name="resultf_1"/></StgValue>
</operation>
</state>

<state id="36" st_id="36">

<operation id="143" st_id="36" stage="4" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1 %resultf_2 = dsub i64 1, i64 %div

]]></Node>
<StgValue><ssdm name="resultf_2"/></StgValue>
</operation>

<operation id="144" st_id="36" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0">
<![CDATA[
:4 %br_ln96 = br void %._crit_edge3

]]></Node>
<StgValue><ssdm name="br_ln96"/></StgValue>
</operation>
</state>

<state id="37" st_id="37">

<operation id="145" st_id="37" stage="3" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1 %resultf_2 = dsub i64 1, i64 %div

]]></Node>
<StgValue><ssdm name="resultf_2"/></StgValue>
</operation>
</state>

<state id="38" st_id="38">

<operation id="146" st_id="38" stage="2" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1 %resultf_2 = dsub i64 1, i64 %div

]]></Node>
<StgValue><ssdm name="resultf_2"/></StgValue>
</operation>

<operation id="147" st_id="38" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1 %select_ln67 = select i1 %icmp_ln828, i64 nan, i64 1

]]></Node>
<StgValue><ssdm name="select_ln67"/></StgValue>
</operation>

<operation id="148" st_id="38" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln67 = br void %._crit_edge3

]]></Node>
<StgValue><ssdm name="br_ln67"/></StgValue>
</operation>
</state>

<state id="39" st_id="39">

<operation id="149" st_id="39" stage="1" lat="4">
<core>DAddSub_fulldsp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:1 %resultf_2 = dsub i64 1, i64 %div

]]></Node>
<StgValue><ssdm name="resultf_2"/></StgValue>
</operation>

<operation id="150" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="icmp_ln824" val="0"/>
<literal name="icmp_ln840" val="0"/>
<literal name="and_ln75" val="0"/>
<literal name="tmp_5" val="1"/>
<literal name="icmp_ln840_1" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="0" op_0_bw="0">
<![CDATA[
:2 %br_ln0 = br void %._crit_edge3

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="151" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="77" bw="64" op_0_bw="64" op_1_bw="0" op_2_bw="64" op_3_bw="0" op_4_bw="64" op_5_bw="0" op_6_bw="64" op_7_bw="0" op_8_bw="64" op_9_bw="0">
<![CDATA[
._crit_edge3:0 %resultf_3 = phi i64 %resultf, void %._crit_edge, i64 %resultf_1, void, i64 %resultf_2, void, i64 %select_ln67, void, i64 1, void

]]></Node>
<StgValue><ssdm name="resultf_3"/></StgValue>
</operation>

<operation id="152" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="64" op_0_bw="64">
<![CDATA[
._crit_edge3:1 %bitcast_ln112 = bitcast i64 %resultf_3

]]></Node>
<StgValue><ssdm name="bitcast_ln112"/></StgValue>
</operation>

<operation id="153" st_id="39" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge3:2 %xor_ln112 = xor i64 %bitcast_ln112, i64 9223372036854775808

]]></Node>
<StgValue><ssdm name="xor_ln112"/></StgValue>
</operation>

<operation id="154" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="p_Result_s" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="64" op_0_bw="64">
<![CDATA[
._crit_edge3:3 %bitcast_ln112_1 = bitcast i64 %xor_ln112

]]></Node>
<StgValue><ssdm name="bitcast_ln112_1"/></StgValue>
</operation>

<operation id="155" st_id="39" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="81" bw="64" op_0_bw="1" op_1_bw="64" op_2_bw="64">
<![CDATA[
._crit_edge3:4 %select_ln108 = select i1 %p_Result_s, i64 %bitcast_ln112_1, i64 %resultf_3

]]></Node>
<StgValue><ssdm name="select_ln108"/></StgValue>
</operation>

<operation id="156" st_id="39" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="82" bw="0" op_0_bw="64">
<![CDATA[
._crit_edge3:5 %ret_ln114 = ret i64 %select_ln108

]]></Node>
<StgValue><ssdm name="ret_ln114"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
