+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; LPDDR2_inst|lpddr2_inst|dll0                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|oct0                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|c0                                                                                                      ; 290   ; 159            ; 9            ; 159            ; 321    ; 159             ; 159           ; 159             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|irq_mapper                                                                                           ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|avalon_st_adapter_001                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|avalon_st_adapter                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|rsp_mux|arb|adder                                                                  ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|rsp_mux|arb                                                                        ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|rsp_mux                                                                            ; 189   ; 0              ; 0            ; 0              ; 95     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|rsp_demux_001                                                                      ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|rsp_demux                                                                          ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|cmd_mux_001                                                                        ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|cmd_mux                                                                            ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|cmd_demux                                                                          ; 98    ; 4              ; 2            ; 4              ; 187    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|trk_mm_bridge_m0_limiter                                                           ; 190   ; 0              ; 0            ; 0              ; 189    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|router_002|the_default_decode                                                      ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|router_002                                                                         ; 94    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|router_001|the_default_decode                                                      ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|router_001                                                                         ; 94    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|router|the_default_decode                                                          ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|router                                                                             ; 94    ; 0              ; 3            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_agent_rsp_fifo                                         ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_agent|uncompressor                                     ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_agent                                                  ; 263   ; 39             ; 39           ; 39             ; 282    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                          ; 134   ; 39             ; 0            ; 39             ; 93     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_agent|uncompressor                                      ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_agent                                                   ; 263   ; 39             ; 39           ; 39             ; 282    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|trk_mm_bridge_m0_agent                                                             ; 157   ; 31             ; 62           ; 31             ; 126    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_reg_file_inst_avl_translator                                             ; 101   ; 5              ; 14           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|sequencer_scc_mgr_inst_avl_translator                                              ; 101   ; 5              ; 5            ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1|trk_mm_bridge_m0_translator                                                        ; 100   ; 12             ; 2            ; 12             ; 95     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_1                                                                                    ; 124   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_003                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_002                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter_001                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                  ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|avalon_st_adapter                                                                  ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_002                                                                        ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                              ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_001|arb                                                                    ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux_001                                                                        ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                  ; 16    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux|arb                                                                        ; 8     ; 0              ; 4            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_mux                                                                            ; 407   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_003                                                                      ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_002                                                                      ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux_001                                                                      ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|rsp_demux                                                                          ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_003                                                                        ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_002|arb|adder                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_002|arb                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_002                                                                        ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_001|arb|adder                                                              ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_001|arb                                                                    ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux_001                                                                        ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux|arb|adder                                                                  ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux|arb                                                                        ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_mux                                                                            ; 205   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux_002                                                                      ; 104   ; 1              ; 2            ; 1              ; 102    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux_001                                                                      ; 105   ; 4              ; 2            ; 4              ; 203    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cmd_demux                                                                          ; 107   ; 16             ; 2            ; 16             ; 405    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_006|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_006                                                                         ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_005|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_005                                                                         ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_004|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_004                                                                         ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_003|the_default_decode                                                      ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_003                                                                         ; 100   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_002|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_002                                                                         ; 100   ; 6              ; 4            ; 6              ; 102    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_001|the_default_decode                                                      ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router_001                                                                         ; 100   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router|the_default_decode                                                          ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|router                                                                             ; 100   ; 0              ; 4            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent_rsp_fifo                                         ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent|uncompressor                                     ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_agent                                                  ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                    ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                             ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent_rsp_fifo                                                      ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent|uncompressor                                                  ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_agent                                                               ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_agent_rsp_fifo                                                    ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_agent|uncompressor                                                ; 36    ; 1              ; 0            ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_agent                                                             ; 277   ; 39             ; 41           ; 39             ; 296    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                  ; 167   ; 35             ; 70           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_agent                                                  ; 167   ; 35             ; 70           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                         ; 167   ; 35             ; 70           ; 35             ; 132    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trks_translator                                             ; 103   ; 5              ; 14           ; 5              ; 74     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                        ; 103   ; 6              ; 8            ; 6              ; 84     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|hphy_bridge_s0_translator                                                          ; 103   ; 5              ; 4            ; 5              ; 84     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|trk_mm_bridge_s0_translator                                                        ; 103   ; 4              ; 4            ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                             ; 101   ; 54             ; 0            ; 54             ; 96     ; 54              ; 54            ; 54              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|sequencer_trk_mgr_inst_trkm_translator                                             ; 104   ; 17             ; 0            ; 17             ; 96     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                    ; 104   ; 13             ; 0            ; 13             ; 96     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|mm_interconnect_0                                                                                    ; 265   ; 0              ; 1            ; 0              ; 295    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_mem|the_altsyncram|auto_generated                                                          ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_mem                                                                                        ; 53    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_trk_mgr_inst                                                                               ; 77    ; 0              ; 1            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|hphy_bridge                                                                                          ; 94    ; 9              ; 1            ; 9              ; 83     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|trk_mm_bridge                                                                                        ; 94    ; 2              ; 2            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                          ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_reg_file_inst                                                                              ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst              ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                  ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux          ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                 ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                   ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_scc_mgr_inst                                                                               ; 57    ; 0              ; 20           ; 0              ; 79     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|cpu_inst                                                                                             ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0|sequencer_rst                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|s0                                                                                                      ; 45    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                            ; 135   ; 1              ; 21           ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                            ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                          ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                         ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                             ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                            ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                         ; 61    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                            ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                      ; 98    ; 0              ; 5            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|uio_pads                                                                                     ; 633   ; 58             ; 118          ; 58             ; 215    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|memphy_ldc                                                                                   ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_avl_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_scc_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_seq_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_resync_clk                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset|ureset_afi_clk                                                                        ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy|ureset                                                                                       ; 13    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0|umemphy                                                                                              ; 975   ; 0              ; 0            ; 0              ; 353    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|p0                                                                                                      ; 974   ; 545            ; 0            ; 545            ; 159    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst|pll0                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst|lpddr2_inst                                                                                                         ; 80    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; LPDDR2_inst                                                                                                                     ; 80    ; 44             ; 0            ; 44             ; 69     ; 44              ; 44            ; 44              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; Pulse_gen_rd_sdram                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Pulse_gen_st_sdram                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Tx_inst                                                                                                                         ; 10    ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Rx_inst                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_inst|pll_inst                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; PLL_inst                                                                                                                        ; 2     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTCLK_inst|altclkctrl_0|ALTCLK_altclkctrl_0_sub_component                                                                      ; 5     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTCLK_inst|altclkctrl_0                                                                                                        ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTCLK_inst                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
