### 1.3 程序计数器

* 程序中的比较指令，就是在CPU内部做减法运算，运算结果存在32位标志寄存器中。0，1，2对应正，0，负。

* 函数的执行：call命令将函数执行后的下一个地址存在栈中，函数执行完的return指令将栈中的地址赋给程序计数器。

* 基址寄存器+变址寄存器：特定内存区域达到连续查看的目的。

* 机器语言指令的主要类型：

  | 类型         | 功能                                                 |
  | ------------ | ---------------------------------------------------- |
  | 数据传送指令 | 寄存器到内存，内存和内存，寄存器和外围之间的数据传送 |
  | 运算指令     | 算术，逻辑，比较，位移                               |
  | 跳转指令     | 实现跳转，分支，循环                                 |
  | call,return  | 函数调用                                             |

### 2 数据是二进制表示的

* 为什么采用二进制：因为CPU及内存都是由IC部件组成的，IC所有引脚只有直流电压0v和5v两种状态。8个引脚就是8个位啦。

* 32位处理器，就是一次可以处理32位的二进制信息。

* 负数是采用补码的，正数表示的按位取反末尾加1。因为计算机不会做减法只做加法，1-1其实为1和1的补码相加。负数变为正数当然取补码就回来了。

* 符号扩充补符号位即可。

  ![image-20200212223800263](C:\Users\86159\AppData\Roaming\Typora\typora-user-images\image-20200212223800263.png)

每个超单元的信息通过地址线和数据线传输查找和传输数据。如上图有2根地址线和8根数据线连接到存储控制器（注意这里的存储控制器和前面讲的北桥的内存控制器不是一回事），存储控制器电路一次可以传送M位数据到DRAM芯片或从DRAM传出M位数据。为了读取或写入【i,j】超单元的数据，存储控制器需要通过地址线传入行地址i 和列地址j。这里我们把行地址称为RAS(Row Access Strobe)请求, 列地址称为(Column Access Strobe)请求。

但是我们发现地址线只有2为，也就是寻址空间是0-3。而确定一个超单元至少需要4位地址线，那么是怎么实现的呢？

解决这个问题采用的是分时传送地址码的方法。看上图我们可以发现在DRAM芯片内部有一个行缓冲区，实际上获取一个cell的数据，是传送了2次数据，第一次发送RAS，将一行的数据放入行缓冲区，第二期发送CAS，从行缓冲区中取得数据并通过数据线传出。这些地址线和数据线在芯片上是以管脚（PIN）与控制电路相连的。将DRAM电路设计成二维矩阵而不是一位线性数组是为了降低芯片上的管脚数量。入上图如果使用线性数组，需要4根地址管脚，而采用二维矩阵并使用RAS\CAS两次请求的方式只需要2个地址管脚。但这样的缺点是增加了访问时间
———————————————
版权声明：本文为CSDN博主「cc_net」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/cc_net/article/details/11097267