Fitter report for SIMPLE
Wed Jul 20 19:48:49 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Wed Jul 20 19:48:49 2016            ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; SIMPLE                                           ;
; Top-level Entity Name     ; SIMPLE                                           ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C6Q240C8                                      ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 775 / 5,980 ( 13 % )                             ;
; Total pins                ; 7 / 185 ( 4 % )                                  ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 65,536 / 92,160 ( 71 % )                         ;
; Total PLLs                ; 0 / 2 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 801 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 801 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 799     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/014/a0147801/hard3/pro/SIMPLE/output_files/SIMPLE.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 775 / 5,980 ( 13 % )     ;
;     -- Combinational with no register       ; 580                      ;
;     -- Register only                        ; 0                        ;
;     -- Combinational with a register        ; 195                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 449                      ;
;     -- 3 input functions                    ; 250                      ;
;     -- 2 input functions                    ; 75                       ;
;     -- 1 input functions                    ; 1                        ;
;     -- 0 input functions                    ; 0                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 693                      ;
;     -- arithmetic mode                      ; 82                       ;
;     -- qfbk mode                            ; 128                      ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 140                      ;
;     -- asynchronous clear/load mode         ; 195                      ;
;                                             ;                          ;
; Total registers                             ; 195 / 6,523 ( 3 % )      ;
; Total LABs                                  ; 84 / 598 ( 14 % )        ;
; Logic elements in carry chains              ; 88                       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 7 / 185 ( 4 % )          ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )           ;
;                                             ;                          ;
; Global signals                              ; 3                        ;
; M4Ks                                        ; 16 / 20 ( 80 % )         ;
; Total memory bits                           ; 65,536 / 92,160 ( 71 % ) ;
; Total RAM block bits                        ; 73,728 / 92,160 ( 80 % ) ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 3 / 8 ( 38 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%             ;
; Peak interconnect usage (total/H/V)         ; 19% / 19% / 19%          ;
; Maximum fan-out                             ; 227                      ;
; Highest non-global fan-out                  ; 60                       ;
; Total fan-out                               ; 3576                     ;
; Average fan-out                             ; 4.47                     ;
+---------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 775                ; 0                              ;
;     -- Combinational with no register       ; 580                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 195                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 195 / 2990 ( 7 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 7                  ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 65536              ; 0                              ;
; Total RAM block bits                        ; 73728              ; 0                              ;
; M4K                                         ; 16 / 20 ( 80 % )   ; 0 / 20 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 3908               ; 0                              ;
;     -- Registered Connections               ; 1313               ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 2                  ; 0                              ;
;     -- Output Ports                         ; 5                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; 28    ; 1        ; 0            ; 12           ; 2           ; 211                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst  ; 240   ; 2        ; 2            ; 21           ; 2           ; 195                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; pin_name1 ; 38    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; pin_name2 ; 94    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; pin_name3 ; 214   ; 2        ; 16           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; pin_name4 ; 43    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; pin_name5 ; 200   ; 2        ; 24           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 44 ( 11 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 48 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 45 ( 0 % )  ; 3.3V          ; --           ;
; 4        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 20       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; pin_name1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 39       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; pin_name4                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 56       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 75       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 62         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 80       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 94       ; 76         ; 4        ; pin_name2                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 162      ; 133        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 163      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 164      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 165      ; 136        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 166      ; 137        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 167      ; 138        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 168      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 169      ; 140        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 170      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 195      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ; 161        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; pin_name5                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; pin_name3                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 215      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 225      ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; rst                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                       ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+--------------+
; |SIMPLE                                   ; 775 (0)     ; 195          ; 65536       ; 16   ; 7    ; 0            ; 580 (0)      ; 0 (0)             ; 195 (0)          ; 88 (0)          ; 128 (0)    ; |SIMPLE                                                                   ; work         ;
;    |adder:inst5|                          ; 12 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |SIMPLE|adder:inst5                                                       ; work         ;
;    |calc:inst1|                           ; 437 (437)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 437 (437)    ; 0 (0)             ; 0 (0)            ; 64 (64)         ; 13 (13)    ; |SIMPLE|calc:inst1                                                        ; work         ;
;    |hlt_dff:hlt_dff1|                     ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|hlt_dff:hlt_dff1                                                  ; work         ;
;    |ir:ir1|                               ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |SIMPLE|ir:ir1                                                            ; work         ;
;    |jcalc:jcalc|                          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |SIMPLE|jcalc:jcalc                                                       ; work         ;
;    |mul1:inst6|                           ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 112 (112)  ; |SIMPLE|mul1:inst6                                                        ; work         ;
;    |mul2:inst19|                          ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|mul2:inst19                                                       ; work         ;
;    |mul3:inst18|                          ; 31 (31)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|mul3:inst18                                                       ; work         ;
;    |mul4:mul4_1|                          ; 52 (52)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |SIMPLE|mul4:mul4_1                                                       ; work         ;
;    |mul5:inst9|                           ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|mul5:inst9                                                        ; work         ;
;    |mul7:inst12|                          ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|mul7:inst12                                                       ; work         ;
;    |pc:pc1|                               ; 13 (13)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; 0 (0)      ; |SIMPLE|pc:pc1                                                            ; work         ;
;    |phase_counter:phase_counter1|         ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|phase_counter:phase_counter1                                      ; work         ;
;    |rab:inst20|                           ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |SIMPLE|rab:inst20                                                        ; work         ;
;    |ram02:ram002|                         ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|ram02:ram002                                                      ; work         ;
;       |altsyncram:bram_rtl_0|             ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|ram02:ram002|altsyncram:bram_rtl_0                                ; work         ;
;          |altsyncram_jqh1:auto_generated| ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated ; work         ;
;    |rf:rf1|                               ; 136 (136)   ; 128          ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 128 (128)        ; 0 (0)           ; 0 (0)      ; |SIMPLE|rf:rf1                                                            ; work         ;
;    |szcv:szcv1|                           ; 3 (3)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |SIMPLE|szcv:szcv1                                                        ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; pin_name1 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name2 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name3 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name4 ; Output   ; --            ; --            ; --                    ; --  ;
; pin_name5 ; Output   ; --            ; --            ; --                    ; --  ;
; clk       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rst       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                     ;
+------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------+-------------------+---------+
; clk                                                  ;                   ;         ;
; rst                                                  ;                   ;         ;
;      - phase_counter:phase_counter1|tmp_out_phase[0] ; 0                 ; OFF     ;
;      - phase_counter:phase_counter1|tmp_out_phase[1] ; 0                 ; OFF     ;
;      - phase_counter:phase_counter1|tmp_out_phase[2] ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[0]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[1]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[2]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[3]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[4]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[5]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[6]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[7]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[8]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[9]                              ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[10]                             ; 0                 ; OFF     ;
;      - pc:pc1|pc_out[11]                             ; 0                 ; OFF     ;
;      - hlt_dff:hlt_dff1|enable                       ; 0                 ; OFF     ;
;      - rab:inst20|a_out[7]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[1]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[2]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[3]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[4]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[5]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[6]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[7]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[8]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[9]                           ; 0                 ; OFF     ;
;      - rab:inst20|b_out[10]                          ; 0                 ; OFF     ;
;      - rab:inst20|b_out[11]                          ; 0                 ; OFF     ;
;      - rab:inst20|b_out[12]                          ; 0                 ; OFF     ;
;      - rab:inst20|b_out[13]                          ; 0                 ; OFF     ;
;      - rab:inst20|b_out[14]                          ; 0                 ; OFF     ;
;      - rab:inst20|b_out[15]                          ; 0                 ; OFF     ;
;      - rab:inst20|b_out[0]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[0]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[1]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[2]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[3]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[4]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[5]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[6]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[8]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[9]                           ; 0                 ; OFF     ;
;      - rab:inst20|a_out[10]                          ; 0                 ; OFF     ;
;      - rab:inst20|a_out[11]                          ; 0                 ; OFF     ;
;      - rab:inst20|a_out[15]                          ; 0                 ; OFF     ;
;      - rab:inst20|a_out[14]                          ; 0                 ; OFF     ;
;      - szcv:szcv1|szcv_out[0]                        ; 0                 ; OFF     ;
;      - szcv:szcv1|szcv_out[3]                        ; 0                 ; OFF     ;
;      - szcv:szcv1|szcv_out[2]                        ; 0                 ; OFF     ;
;      - rab:inst20|a_out[12]                          ; 0                 ; OFF     ;
;      - rab:inst20|a_out[13]                          ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[91]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[90]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[89]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[94]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[93]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[92]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[86]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[85]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[82]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[83]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[84]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[4]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[0]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[5]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[95]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[80]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[88]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[1]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[87]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[81]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[7]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[2]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[3]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[6]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[11]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[12]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[13]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[15]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[14]                             ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[9]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[8]                              ; 0                 ; OFF     ;
;      - ir:ir1|ir_out[10]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[103]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[97]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[98]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[99]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[100]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[101]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[102]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[104]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[105]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[106]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[107]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[108]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[109]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[110]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[111]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[96]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[23]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[17]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[18]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[19]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[20]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[21]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[22]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[24]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[25]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[26]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[27]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[28]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[29]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[30]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[31]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[16]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[71]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[65]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[66]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[67]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[68]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[69]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[70]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[72]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[73]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[74]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[75]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[76]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[77]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[78]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[79]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[64]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[7]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[1]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[2]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[3]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[4]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[5]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[6]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[8]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[9]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[10]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[11]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[12]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[13]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[14]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[15]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[0]                              ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[39]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[33]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[34]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[35]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[36]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[37]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[38]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[40]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[41]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[42]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[43]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[44]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[45]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[46]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[47]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[32]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[119]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[113]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[114]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[115]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[116]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[117]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[118]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[120]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[121]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[122]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[123]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[124]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[125]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[126]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[127]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[112]                            ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[55]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[49]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[50]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[51]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[52]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[53]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[54]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[56]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[57]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[58]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[59]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[60]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[61]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[62]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[63]                             ; 0                 ; OFF     ;
;      - rf:rf1|out_rf[48]                             ; 0                 ; OFF     ;
+------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                         ;
+-----------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                          ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; clk                                           ; PIN_28        ; 211     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; hlt_dff:hlt_dff1|enable                       ; LC_X8_Y10_N9  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; mul3:inst18|wren~1                            ; LC_X16_Y12_N4 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; mul5:inst9|Equal0~0                           ; LC_X8_Y10_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; pc:pc1|pc_out[1]~24                           ; LC_X24_Y13_N8 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; phase_counter:phase_counter1|tmp_out_phase[1] ; LC_X8_Y10_N4  ; 39      ; Clock enable               ; yes    ; Global Clock         ; GCLK1            ;
; phase_counter:phase_counter1|tmp_out_phase[2] ; LC_X8_Y10_N1  ; 41      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~0                             ; LC_X23_Y14_N9 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~1                             ; LC_X23_Y14_N3 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~2                             ; LC_X23_Y14_N6 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~3                             ; LC_X23_Y14_N2 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~4                             ; LC_X23_Y14_N0 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~5                             ; LC_X23_Y14_N4 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~6                             ; LC_X23_Y14_N7 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rf:rf1|Decoder0~7                             ; LC_X23_Y14_N8 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; rst                                           ; PIN_240       ; 195     ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ;
+-----------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                      ;
+-----------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                          ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------+--------------+---------+----------------------+------------------+
; clk                                           ; PIN_28       ; 211     ; Global Clock         ; GCLK2            ;
; phase_counter:phase_counter1|tmp_out_phase[1] ; LC_X8_Y10_N4 ; 39      ; Global Clock         ; GCLK1            ;
; rst                                           ; PIN_240      ; 195     ; Global Clock         ; GCLK3            ;
+-----------------------------------------------+--------------+---------+----------------------+------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; ir:ir1|ir_out[7]                                                                ; 60      ;
; ir:ir1|ir_out[11]                                                               ; 55      ;
; ir:ir1|ir_out[12]                                                               ; 55      ;
; ir:ir1|ir_out[9]                                                                ; 50      ;
; ir:ir1|ir_out[8]                                                                ; 50      ;
; ir:ir1|ir_out[2]                                                                ; 50      ;
; ir:ir1|ir_out[4]                                                                ; 49      ;
; ir:ir1|ir_out[14]                                                               ; 48      ;
; ir:ir1|ir_out[1]                                                                ; 48      ;
; mul3:inst18|wren~1                                                              ; 48      ;
; ir:ir1|ir_out[0]                                                                ; 44      ;
; ir:ir1|ir_out[5]                                                                ; 41      ;
; phase_counter:phase_counter1|tmp_out_phase[2]                                   ; 41      ;
; ir:ir1|ir_out[3]                                                                ; 33      ;
; ir:ir1|ir_out[15]                                                               ; 33      ;
; mul3:inst18|address[11]~11                                                      ; 32      ;
; mul3:inst18|address[10]~10                                                      ; 32      ;
; mul3:inst18|address[9]~9                                                        ; 32      ;
; mul3:inst18|address[8]~8                                                        ; 32      ;
; mul3:inst18|address[7]~7                                                        ; 32      ;
; mul3:inst18|address[6]~6                                                        ; 32      ;
; mul3:inst18|address[5]~5                                                        ; 32      ;
; mul3:inst18|address[4]~4                                                        ; 32      ;
; mul3:inst18|address[3]~3                                                        ; 32      ;
; mul3:inst18|address[2]~2                                                        ; 32      ;
; mul3:inst18|address[1]~1                                                        ; 32      ;
; mul3:inst18|address[0]~0                                                        ; 32      ;
; rab:inst20|b_out[15]                                                            ; 31      ;
; mul3:inst18|wren~0                                                              ; 29      ;
; ir:ir1|ir_out[6]                                                                ; 26      ;
; calc:inst1|result1[7]~6                                                         ; 25      ;
; ir:ir1|ir_out[13]                                                               ; 23      ;
; ir:ir1|ir_out[10]                                                               ; 18      ;
; calc:inst1|always2~0                                                            ; 17      ;
; calc:inst1|Equal13~0                                                            ; 17      ;
; calc:inst1|Equal14~0                                                            ; 17      ;
; rf:rf1|Decoder0~7                                                               ; 16      ;
; rf:rf1|Decoder0~6                                                               ; 16      ;
; rf:rf1|Decoder0~5                                                               ; 16      ;
; rf:rf1|Decoder0~4                                                               ; 16      ;
; rf:rf1|Decoder0~3                                                               ; 16      ;
; rf:rf1|Decoder0~2                                                               ; 16      ;
; rf:rf1|Decoder0~1                                                               ; 16      ;
; rf:rf1|Decoder0~0                                                               ; 16      ;
; rab:inst20|b_out[0]                                                             ; 14      ;
; rab:inst20|b_out[14]                                                            ; 14      ;
; rab:inst20|b_out[10]                                                            ; 14      ;
; rab:inst20|b_out[9]                                                             ; 14      ;
; rab:inst20|b_out[8]                                                             ; 14      ;
; rab:inst20|b_out[7]                                                             ; 14      ;
; rab:inst20|b_out[5]                                                             ; 14      ;
; rab:inst20|b_out[1]                                                             ; 14      ;
; mul5:inst9|Equal0~0                                                             ; 13      ;
; rab:inst20|b_out[13]                                                            ; 13      ;
; rab:inst20|b_out[12]                                                            ; 13      ;
; rab:inst20|b_out[6]                                                             ; 13      ;
; rab:inst20|b_out[4]                                                             ; 13      ;
; rab:inst20|b_out[3]                                                             ; 13      ;
; rab:inst20|b_out[2]                                                             ; 13      ;
; pc:pc1|pc_out[1]~24                                                             ; 12      ;
; calc:inst1|result[11]~60                                                        ; 12      ;
; calc:inst1|code[2]~4                                                            ; 12      ;
; rab:inst20|b_out[11]                                                            ; 12      ;
; rab:inst20|a_out[15]                                                            ; 11      ;
; calc:inst1|result[3]~19                                                         ; 11      ;
; calc:inst1|result[3]~17                                                         ; 11      ;
; calc:inst1|result[3]~14                                                         ; 11      ;
; calc:inst1|result[3]~13                                                         ; 11      ;
; calc:inst1|result[3]~12                                                         ; 11      ;
; calc:inst1|result[11]~0                                                         ; 10      ;
; rab:inst20|a_out[8]                                                             ; 9       ;
; rab:inst20|a_out[1]                                                             ; 9       ;
; rab:inst20|a_out[7]                                                             ; 9       ;
; mul4:mul4_1|rf_enable~3                                                         ; 8       ;
; mul2:inst19|dest[2]~2                                                           ; 8       ;
; mul2:inst19|dest[1]~1                                                           ; 8       ;
; mul2:inst19|dest[0]~0                                                           ; 8       ;
; rab:inst20|a_out[10]                                                            ; 8       ;
; rab:inst20|a_out[9]                                                             ; 8       ;
; rab:inst20|a_out[5]                                                             ; 8       ;
; calc:inst1|result[3]~22                                                         ; 8       ;
; mul4:mul4_1|result[0]~87                                                        ; 7       ;
; mul4:mul4_1|result[11]~84                                                       ; 7       ;
; mul4:mul4_1|result[10]~83                                                       ; 7       ;
; mul4:mul4_1|result[9]~82                                                        ; 7       ;
; mul4:mul4_1|result[8]~81                                                        ; 7       ;
; mul4:mul4_1|result[6]~80                                                        ; 7       ;
; mul4:mul4_1|result[5]~79                                                        ; 7       ;
; mul4:mul4_1|result[4]~78                                                        ; 7       ;
; mul4:mul4_1|result[3]~77                                                        ; 7       ;
; mul4:mul4_1|result[2]~76                                                        ; 7       ;
; mul4:mul4_1|result[1]~75                                                        ; 7       ;
; mul4:mul4_1|result[7]~74                                                        ; 7       ;
; mul4:mul4_1|result[15]~73                                                       ; 7       ;
; mul4:mul4_1|result[14]                                                          ; 7       ;
; mul4:mul4_1|result[13]                                                          ; 7       ;
; rab:inst20|a_out[13]                                                            ; 7       ;
; mul4:mul4_1|result[12]                                                          ; 7       ;
; rab:inst20|a_out[12]                                                            ; 7       ;
; rab:inst20|a_out[14]                                                            ; 7       ;
; rab:inst20|a_out[11]                                                            ; 7       ;
; rab:inst20|a_out[6]                                                             ; 7       ;
; rab:inst20|a_out[4]                                                             ; 7       ;
; rab:inst20|a_out[3]                                                             ; 7       ;
; rab:inst20|a_out[2]                                                             ; 7       ;
; rab:inst20|a_out[0]                                                             ; 7       ;
; calc:inst1|result[6]~94                                                         ; 6       ;
; calc:inst1|result[11]~72                                                        ; 6       ;
; calc:inst1|result[11]~62                                                        ; 6       ;
; calc:inst1|result[11]~61                                                        ; 6       ;
; calc:inst1|work1~29                                                             ; 6       ;
; calc:inst1|work0~3                                                              ; 6       ;
; phase_counter:phase_counter1|tmp_out_phase[0]                                   ; 6       ;
; calc:inst1|Equal9~5                                                             ; 5       ;
; mul2:inst19|Equal0~0                                                            ; 5       ;
; calc:inst1|result[3]~8                                                          ; 5       ;
; calc:inst1|result[3]~7                                                          ; 5       ;
; calc:inst1|result[3]~2                                                          ; 5       ;
; calc:inst1|result1[0]~1                                                         ; 5       ;
; adder:inst5|out[5]~27                                                           ; 5       ;
; adder:inst5|out[0]~2                                                            ; 5       ;
; calc:inst1|Add3~37                                                              ; 5       ;
; calc:inst1|Add2~37                                                              ; 5       ;
; calc:inst1|Add0~37                                                              ; 5       ;
; calc:inst1|Add1~37                                                              ; 5       ;
; pc:pc1|pc_out[5]~11                                                             ; 5       ;
; calc:inst1|Add1~12                                                              ; 5       ;
; calc:inst1|Add0~12                                                              ; 5       ;
; calc:inst1|Add3~12                                                              ; 5       ;
; calc:inst1|Add2~12                                                              ; 5       ;
; pc:pc1|pc_out[0]~1                                                              ; 5       ;
; calc:inst1|work1~44                                                             ; 4       ;
; calc:inst1|work1~33                                                             ; 4       ;
; calc:inst1|work2~7                                                              ; 4       ;
; calc:inst1|work2~5                                                              ; 4       ;
; calc:inst1|Equal9~4                                                             ; 4       ;
; calc:inst1|result[3]~1                                                          ; 4       ;
; calc:inst1|work0~1                                                              ; 4       ;
; calc:inst1|work1~7                                                              ; 4       ;
; calc:inst1|work1~0                                                              ; 4       ;
; mul3:inst18|Equal0~0                                                            ; 4       ;
; calc:inst1|Add1~75                                                              ; 4       ;
; calc:inst1|Add2~75                                                              ; 4       ;
; mul4:mul4_1|result[14]~35                                                       ; 3       ;
; calc:inst1|work2~28                                                             ; 3       ;
; calc:inst1|work1~47                                                             ; 3       ;
; calc:inst1|work1~46                                                             ; 3       ;
; calc:inst1|work1~45                                                             ; 3       ;
; calc:inst1|work1~43                                                             ; 3       ;
; calc:inst1|result[3]~4                                                          ; 3       ;
; calc:inst1|result[3]~3                                                          ; 3       ;
; calc:inst1|work1~40                                                             ; 3       ;
; calc:inst1|work1~37                                                             ; 3       ;
; calc:inst1|work1~36                                                             ; 3       ;
; calc:inst1|work1~22                                                             ; 3       ;
; calc:inst1|work1~20                                                             ; 3       ;
; calc:inst1|work1~16                                                             ; 3       ;
; calc:inst1|work1~15                                                             ; 3       ;
; calc:inst1|work1~2                                                              ; 3       ;
; hlt_dff:hlt_dff1|enable                                                         ; 3       ;
; calc:inst1|Add0~75                                                              ; 3       ;
; calc:inst1|Add3~75                                                              ; 3       ;
; calc:inst1|Add2~70                                                              ; 3       ;
; calc:inst1|Add2~65                                                              ; 3       ;
; calc:inst1|Add1~62                                                              ; 3       ;
; calc:inst1|Add0~62                                                              ; 3       ;
; calc:inst1|Add3~62                                                              ; 3       ;
; calc:inst1|Add2~62                                                              ; 3       ;
; calc:inst1|Add2~60                                                              ; 3       ;
; pc:pc1|pc_out[11]                                                               ; 3       ;
; calc:inst1|Add2~55                                                              ; 3       ;
; pc:pc1|pc_out[10]                                                               ; 3       ;
; calc:inst1|Add2~50                                                              ; 3       ;
; pc:pc1|pc_out[9]                                                                ; 3       ;
; calc:inst1|Add2~45                                                              ; 3       ;
; pc:pc1|pc_out[8]                                                                ; 3       ;
; calc:inst1|Add2~40                                                              ; 3       ;
; pc:pc1|pc_out[7]                                                                ; 3       ;
; calc:inst1|Add2~35                                                              ; 3       ;
; calc:inst1|Add2~30                                                              ; 3       ;
; pc:pc1|pc_out[6]                                                                ; 3       ;
; calc:inst1|Add2~25                                                              ; 3       ;
; pc:pc1|pc_out[5]                                                                ; 3       ;
; calc:inst1|Add2~20                                                              ; 3       ;
; pc:pc1|pc_out[4]                                                                ; 3       ;
; pc:pc1|pc_out[3]                                                                ; 3       ;
; calc:inst1|Add2~15                                                              ; 3       ;
; pc:pc1|pc_out[2]                                                                ; 3       ;
; calc:inst1|Add2~10                                                              ; 3       ;
; pc:pc1|pc_out[1]                                                                ; 3       ;
; calc:inst1|Add2~5                                                               ; 3       ;
; pc:pc1|pc_out[0]                                                                ; 3       ;
; calc:inst1|Add2~0                                                               ; 3       ;
; rf:rf1|out_rf[80]                                                               ; 2       ;
; rf:rf1|out_rf[91]                                                               ; 2       ;
; rf:rf1|out_rf[90]                                                               ; 2       ;
; rf:rf1|out_rf[89]                                                               ; 2       ;
; rf:rf1|out_rf[88]                                                               ; 2       ;
; rf:rf1|out_rf[86]                                                               ; 2       ;
; rf:rf1|out_rf[85]                                                               ; 2       ;
; rf:rf1|out_rf[84]                                                               ; 2       ;
; rf:rf1|out_rf[83]                                                               ; 2       ;
; rf:rf1|out_rf[82]                                                               ; 2       ;
; rf:rf1|out_rf[81]                                                               ; 2       ;
; rf:rf1|out_rf[87]                                                               ; 2       ;
; mul7:inst12|mul7out[10]~31                                                      ; 2       ;
; mul7:inst12|mul7out[9]~30                                                       ; 2       ;
; mul7:inst12|mul7out[8]~29                                                       ; 2       ;
; mul7:inst12|mul7out[13]~28                                                      ; 2       ;
; mul7:inst12|mul7out[11]~27                                                      ; 2       ;
; mul7:inst12|mul7out[12]~26                                                      ; 2       ;
; mul7:inst12|mul7out[3]~25                                                       ; 2       ;
; rf:rf1|out_rf[95]                                                               ; 2       ;
; calc:inst1|code[3]~6                                                            ; 2       ;
; calc:inst1|result1~34                                                           ; 2       ;
; rf:rf1|out_rf[94]                                                               ; 2       ;
; mul4:mul4_1|result[14]~60                                                       ; 2       ;
; calc:inst1|x~32                                                                 ; 2       ;
; calc:inst1|x~31                                                                 ; 2       ;
; calc:inst1|x~30                                                                 ; 2       ;
; rf:rf1|out_rf[93]                                                               ; 2       ;
; mul4:mul4_1|result[13]~50                                                       ; 2       ;
; calc:inst1|x~29                                                                 ; 2       ;
; calc:inst1|x~28                                                                 ; 2       ;
; calc:inst1|x~27                                                                 ; 2       ;
; rf:rf1|out_rf[92]                                                               ; 2       ;
; mul4:mul4_1|result[12]~40                                                       ; 2       ;
; calc:inst1|x~26                                                                 ; 2       ;
; calc:inst1|x~25                                                                 ; 2       ;
; calc:inst1|x~24                                                                 ; 2       ;
; mul7:inst12|mul7out[2]~24                                                       ; 2       ;
; calc:inst1|work2~40                                                             ; 2       ;
; calc:inst1|work2~39                                                             ; 2       ;
; calc:inst1|work2~38                                                             ; 2       ;
; calc:inst1|work2~36                                                             ; 2       ;
; calc:inst1|work2~35                                                             ; 2       ;
; calc:inst1|work2~34                                                             ; 2       ;
; calc:inst1|work2~33                                                             ; 2       ;
; calc:inst1|work2~32                                                             ; 2       ;
; calc:inst1|work2~31                                                             ; 2       ;
; calc:inst1|work2~30                                                             ; 2       ;
; mul7:inst12|mul7out[1]~23                                                       ; 2       ;
; calc:inst1|work2~29                                                             ; 2       ;
; calc:inst1|work2~27                                                             ; 2       ;
; calc:inst1|work2~26                                                             ; 2       ;
; calc:inst1|work2~25                                                             ; 2       ;
; mul7:inst12|mul7out[0]~22                                                       ; 2       ;
; calc:inst1|result[11]                                                           ; 2       ;
; calc:inst1|result[11]~88                                                        ; 2       ;
; calc:inst1|x~23                                                                 ; 2       ;
; calc:inst1|x~22                                                                 ; 2       ;
; calc:inst1|x~21                                                                 ; 2       ;
; calc:inst1|result[10]                                                           ; 2       ;
; calc:inst1|result[10]~78                                                        ; 2       ;
; calc:inst1|x~19                                                                 ; 2       ;
; calc:inst1|x~18                                                                 ; 2       ;
; calc:inst1|result[9]                                                            ; 2       ;
; calc:inst1|result[9]~67                                                         ; 2       ;
; calc:inst1|x~16                                                                 ; 2       ;
; calc:inst1|x~15                                                                 ; 2       ;
; mul4:mul4_1|result[8]~31                                                        ; 2       ;
; mul4:mul4_1|result[7]~30                                                        ; 2       ;
; calc:inst1|result2~8                                                            ; 2       ;
; calc:inst1|result[6]~59                                                         ; 2       ;
; calc:inst1|result[6]~55                                                         ; 2       ;
; calc:inst1|x~14                                                                 ; 2       ;
; calc:inst1|x~13                                                                 ; 2       ;
; calc:inst1|x~12                                                                 ; 2       ;
; calc:inst1|result[5]~52                                                         ; 2       ;
; calc:inst1|result[5]~48                                                         ; 2       ;
; calc:inst1|x~11                                                                 ; 2       ;
; calc:inst1|x~9                                                                  ; 2       ;
; calc:inst1|result[4]~45                                                         ; 2       ;
; calc:inst1|result[4]~41                                                         ; 2       ;
; calc:inst1|x~8                                                                  ; 2       ;
; calc:inst1|x~7                                                                  ; 2       ;
; calc:inst1|x~6                                                                  ; 2       ;
; calc:inst1|result[3]~38                                                         ; 2       ;
; calc:inst1|result[3]~33                                                         ; 2       ;
; calc:inst1|x~5                                                                  ; 2       ;
; calc:inst1|x~4                                                                  ; 2       ;
; calc:inst1|x~3                                                                  ; 2       ;
; calc:inst1|work1~48                                                             ; 2       ;
; calc:inst1|work2~23                                                             ; 2       ;
; calc:inst1|work2~22                                                             ; 2       ;
; calc:inst1|work2~21                                                             ; 2       ;
; calc:inst1|work2~19                                                             ; 2       ;
; calc:inst1|result[2]~25                                                         ; 2       ;
; calc:inst1|result[2]~18                                                         ; 2       ;
; calc:inst1|x~2                                                                  ; 2       ;
; calc:inst1|x~1                                                                  ; 2       ;
; calc:inst1|x~0                                                                  ; 2       ;
; calc:inst1|work1~42                                                             ; 2       ;
; calc:inst1|work2~18                                                             ; 2       ;
; calc:inst1|work2~17                                                             ; 2       ;
; calc:inst1|work2~16                                                             ; 2       ;
; calc:inst1|work2~15                                                             ; 2       ;
; calc:inst1|work1~41                                                             ; 2       ;
; calc:inst1|work2~14                                                             ; 2       ;
; calc:inst1|work1~39                                                             ; 2       ;
; calc:inst1|work1~38                                                             ; 2       ;
; calc:inst1|work2~13                                                             ; 2       ;
; mul4:mul4_1|result[1]~29                                                        ; 2       ;
; calc:inst1|work2~11                                                             ; 2       ;
; calc:inst1|work2~9                                                              ; 2       ;
; calc:inst1|work1~35                                                             ; 2       ;
; calc:inst1|work1~34                                                             ; 2       ;
; calc:inst1|work2~8                                                              ; 2       ;
; calc:inst1|work0~5                                                              ; 2       ;
; calc:inst1|work1~32                                                             ; 2       ;
; calc:inst1|work0~4                                                              ; 2       ;
; calc:inst1|work1~31                                                             ; 2       ;
; calc:inst1|work2~6                                                              ; 2       ;
; calc:inst1|work1~30                                                             ; 2       ;
; calc:inst1|work1~28                                                             ; 2       ;
; calc:inst1|work1~27                                                             ; 2       ;
; calc:inst1|work1~26                                                             ; 2       ;
; calc:inst1|work2~4                                                              ; 2       ;
; calc:inst1|work1~25                                                             ; 2       ;
; calc:inst1|work1~24                                                             ; 2       ;
; calc:inst1|work1~23                                                             ; 2       ;
; calc:inst1|work1~21                                                             ; 2       ;
; mul4:mul4_1|result[0]~28                                                        ; 2       ;
; calc:inst1|work1~19                                                             ; 2       ;
; calc:inst1|work0~2                                                              ; 2       ;
; calc:inst1|work1~18                                                             ; 2       ;
; calc:inst1|work1~17                                                             ; 2       ;
; calc:inst1|work0~0                                                              ; 2       ;
; calc:inst1|work1~14                                                             ; 2       ;
; calc:inst1|work1~13                                                             ; 2       ;
; calc:inst1|result2~3                                                            ; 2       ;
; calc:inst1|Mux35~0                                                              ; 2       ;
; calc:inst1|work1~12                                                             ; 2       ;
; calc:inst1|work1~11                                                             ; 2       ;
; calc:inst1|work1~10                                                             ; 2       ;
; calc:inst1|work1~9                                                              ; 2       ;
; calc:inst1|work1~8                                                              ; 2       ;
; calc:inst1|work1~6                                                              ; 2       ;
; calc:inst1|result2~2                                                            ; 2       ;
; calc:inst1|work1~5                                                              ; 2       ;
; calc:inst1|work1~4                                                              ; 2       ;
; calc:inst1|work1~3                                                              ; 2       ;
; calc:inst1|work1~1                                                              ; 2       ;
; mul7:inst12|mul7out[4]~21                                                       ; 2       ;
; mul7:inst12|mul7out[5]~20                                                       ; 2       ;
; mul7:inst12|mul7out[14]~19                                                      ; 2       ;
; mul7:inst12|mul7out[15]~18                                                      ; 2       ;
; mul7:inst12|mul7out[6]~17                                                       ; 2       ;
; mul7:inst12|mul7out[7]~16                                                       ; 2       ;
; calc:inst1|Add1~70                                                              ; 2       ;
; calc:inst1|Add0~70                                                              ; 2       ;
; calc:inst1|Add3~70                                                              ; 2       ;
; calc:inst1|Add1~65                                                              ; 2       ;
; calc:inst1|Add0~65                                                              ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a13 ; 2       ;
; calc:inst1|Add3~65                                                              ; 2       ;
; calc:inst1|Add1~60                                                              ; 2       ;
; calc:inst1|Add0~60                                                              ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a12 ; 2       ;
; calc:inst1|Add3~60                                                              ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a11 ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a10 ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a9  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a8  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a3  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a0  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a2  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a1  ; 2       ;
; calc:inst1|Add1~55                                                              ; 2       ;
; calc:inst1|Add0~55                                                              ; 2       ;
; calc:inst1|Add3~55                                                              ; 2       ;
; calc:inst1|Add1~50                                                              ; 2       ;
; calc:inst1|Add0~50                                                              ; 2       ;
; calc:inst1|Add3~50                                                              ; 2       ;
; calc:inst1|Add1~45                                                              ; 2       ;
; calc:inst1|Add0~45                                                              ; 2       ;
; calc:inst1|Add3~45                                                              ; 2       ;
; calc:inst1|Add3~40                                                              ; 2       ;
; calc:inst1|Add0~40                                                              ; 2       ;
; calc:inst1|Add1~40                                                              ; 2       ;
; calc:inst1|Add3~35                                                              ; 2       ;
; calc:inst1|Add0~35                                                              ; 2       ;
; calc:inst1|Add1~35                                                              ; 2       ;
; calc:inst1|Add1~30                                                              ; 2       ;
; calc:inst1|Add0~30                                                              ; 2       ;
; calc:inst1|Add3~30                                                              ; 2       ;
; calc:inst1|Add1~25                                                              ; 2       ;
; calc:inst1|Add0~25                                                              ; 2       ;
; calc:inst1|Add3~25                                                              ; 2       ;
; calc:inst1|Add1~20                                                              ; 2       ;
; calc:inst1|Add0~20                                                              ; 2       ;
; calc:inst1|Add3~20                                                              ; 2       ;
; calc:inst1|Add1~15                                                              ; 2       ;
; calc:inst1|Add0~15                                                              ; 2       ;
; calc:inst1|Add3~15                                                              ; 2       ;
; calc:inst1|Add1~10                                                              ; 2       ;
; calc:inst1|Add0~10                                                              ; 2       ;
; calc:inst1|Add3~10                                                              ; 2       ;
; calc:inst1|Add0~5                                                               ; 2       ;
; calc:inst1|Add1~5                                                               ; 2       ;
; calc:inst1|Add3~5                                                               ; 2       ;
; calc:inst1|Add3~0                                                               ; 2       ;
; calc:inst1|Add0~0                                                               ; 2       ;
; calc:inst1|Add1~0                                                               ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a4  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a5  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a14 ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a15 ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a6  ; 2       ;
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ram_block1a7  ; 2       ;
; calc:inst1|code[2]~50                                                           ; 1       ;
; calc:inst1|Mux19~20                                                             ; 1       ;
; mul4:mul4_1|result[15]~86                                                       ; 1       ;
; mul4:mul4_1|result[15]~85                                                       ; 1       ;
; calc:inst1|work2~41                                                             ; 1       ;
; calc:inst1|result2~13                                                           ; 1       ;
; rf:rf1|out_rf[61]                                                               ; 1       ;
; mul1:inst6|Mux2~3                                                               ; 1       ;
; rf:rf1|out_rf[13]                                                               ; 1       ;
; mul1:inst6|Mux2~2                                                               ; 1       ;
; mul1:inst6|Mux2~1                                                               ; 1       ;
; rf:rf1|out_rf[77]                                                               ; 1       ;
; mul1:inst6|Mux2~0                                                               ; 1       ;
; mul3:inst18|data[13]~15                                                         ; 1       ;
; rf:rf1|out_rf[60]                                                               ; 1       ;
; mul1:inst6|Mux3~3                                                               ; 1       ;
; rf:rf1|out_rf[12]                                                               ; 1       ;
; mul1:inst6|Mux3~2                                                               ; 1       ;
; mul1:inst6|Mux3~1                                                               ; 1       ;
; rf:rf1|out_rf[76]                                                               ; 1       ;
; mul1:inst6|Mux3~0                                                               ; 1       ;
; mul3:inst18|data[12]~14                                                         ; 1       ;
; mul3:inst18|data[11]~13                                                         ; 1       ;
; mul3:inst18|data[10]~12                                                         ; 1       ;
; mul3:inst18|data[9]~11                                                          ; 1       ;
; mul3:inst18|data[8]~10                                                          ; 1       ;
; mul3:inst18|data[3]~9                                                           ; 1       ;
; mul3:inst18|data[0]~8                                                           ; 1       ;
; mul3:inst18|data[2]~7                                                           ; 1       ;
; mul3:inst18|data[1]~6                                                           ; 1       ;
; calc:inst1|code[2]~48                                                           ; 1       ;
; calc:inst1|code[2]~47                                                           ; 1       ;
; calc:inst1|code[2]~46                                                           ; 1       ;
; calc:inst1|always0~0                                                            ; 1       ;
; calc:inst1|code[2]~45                                                           ; 1       ;
; calc:inst1|code[2]~44                                                           ; 1       ;
; calc:inst1|code[2]~43                                                           ; 1       ;
; calc:inst1|code[2]~42                                                           ; 1       ;
; calc:inst1|x~35                                                                 ; 1       ;
; calc:inst1|code[2]~41                                                           ; 1       ;
; calc:inst1|code[2]~40                                                           ; 1       ;
; calc:inst1|code[2]~39                                                           ; 1       ;
; calc:inst1|code[2]~38                                                           ; 1       ;
; calc:inst1|code[2]~37                                                           ; 1       ;
; calc:inst1|code[2]~36                                                           ; 1       ;
; calc:inst1|code[2]~35                                                           ; 1       ;
; calc:inst1|code[2]~34                                                           ; 1       ;
; calc:inst1|code[2]~33                                                           ; 1       ;
; calc:inst1|code[2]~32                                                           ; 1       ;
; calc:inst1|code[2]~31                                                           ; 1       ;
; calc:inst1|code[2]~30                                                           ; 1       ;
; calc:inst1|code[2]~29                                                           ; 1       ;
; calc:inst1|code[2]~28                                                           ; 1       ;
; calc:inst1|Mux19~19                                                             ; 1       ;
; calc:inst1|Mux19~18                                                             ; 1       ;
; calc:inst1|Mux19~17                                                             ; 1       ;
; calc:inst1|Mux19~16                                                             ; 1       ;
; calc:inst1|Mux19~15                                                             ; 1       ;
; calc:inst1|Mux19~14                                                             ; 1       ;
; calc:inst1|Mux19~13                                                             ; 1       ;
; calc:inst1|Mux19~12                                                             ; 1       ;
; calc:inst1|Mux19~11                                                             ; 1       ;
; calc:inst1|Mux19~10                                                             ; 1       ;
; calc:inst1|Mux19~9                                                              ; 1       ;
; calc:inst1|Mux19~8                                                              ; 1       ;
; calc:inst1|Mux19~7                                                              ; 1       ;
; calc:inst1|x~34                                                                 ; 1       ;
; calc:inst1|Mux19~6                                                              ; 1       ;
; calc:inst1|Mux19~5                                                              ; 1       ;
; calc:inst1|Mux19~4                                                              ; 1       ;
; calc:inst1|x~33                                                                 ; 1       ;
; calc:inst1|code[0]~27                                                           ; 1       ;
; calc:inst1|code[2]~26                                                           ; 1       ;
; calc:inst1|code[2]~25                                                           ; 1       ;
; calc:inst1|code[2]~24                                                           ; 1       ;
; calc:inst1|code[2]~23                                                           ; 1       ;
; calc:inst1|code[2]~22                                                           ; 1       ;
; calc:inst1|code[2]~21                                                           ; 1       ;
; calc:inst1|code[2]~20                                                           ; 1       ;
; calc:inst1|code[2]~19                                                           ; 1       ;
; calc:inst1|code[2]~18                                                           ; 1       ;
; calc:inst1|code[2]~17                                                           ; 1       ;
; calc:inst1|code[2]~16                                                           ; 1       ;
; calc:inst1|code[2]~15                                                           ; 1       ;
; calc:inst1|code[2]~14                                                           ; 1       ;
; calc:inst1|code[0]~11                                                           ; 1       ;
; calc:inst1|code[0]~10                                                           ; 1       ;
; calc:inst1|code[0]~9                                                            ; 1       ;
; calc:inst1|code[0]~8                                                            ; 1       ;
; calc:inst1|Mux17~1                                                              ; 1       ;
; calc:inst1|Mux17~0                                                              ; 1       ;
; calc:inst1|code[0]~7                                                            ; 1       ;
; mul4:mul4_1|result[15]~72                                                       ; 1       ;
; mul4:mul4_1|result[15]~71                                                       ; 1       ;
; calc:inst1|code[3]~5                                                            ; 1       ;
; calc:inst1|Mux0~1                                                               ; 1       ;
; calc:inst1|Mux0~0                                                               ; 1       ;
; mul4:mul4_1|result[15]~70                                                       ; 1       ;
; calc:inst1|result1~33                                                           ; 1       ;
; mul4:mul4_1|result[15]~69                                                       ; 1       ;
; mul4:mul4_1|result[15]~68                                                       ; 1       ;
; mul4:mul4_1|result[15]~67                                                       ; 1       ;
; mul4:mul4_1|result[15]~66                                                       ; 1       ;
; mul4:mul4_1|result[14]~65                                                       ; 1       ;
; mul4:mul4_1|result[14]~64                                                       ; 1       ;
; mul4:mul4_1|result[14]~63                                                       ; 1       ;
; mul4:mul4_1|result[14]~62                                                       ; 1       ;
; mul4:mul4_1|result[14]~61                                                       ; 1       ;
; mul4:mul4_1|result[14]~59                                                       ; 1       ;
; mul4:mul4_1|result[14]~58                                                       ; 1       ;
; mul4:mul4_1|result[14]~57                                                       ; 1       ;
; mul4:mul4_1|result[14]~56                                                       ; 1       ;
; calc:inst1|Selector1~0                                                          ; 1       ;
; mul4:mul4_1|result[13]~55                                                       ; 1       ;
; mul4:mul4_1|result[13]~54                                                       ; 1       ;
; mul4:mul4_1|result[13]~53                                                       ; 1       ;
; mul4:mul4_1|result[13]~52                                                       ; 1       ;
; mul4:mul4_1|result[13]~51                                                       ; 1       ;
; mul4:mul4_1|result[13]~49                                                       ; 1       ;
; mul4:mul4_1|result[13]~48                                                       ; 1       ;
; mul4:mul4_1|result[13]~47                                                       ; 1       ;
; mul4:mul4_1|result[13]~46                                                       ; 1       ;
; calc:inst1|Selector2~0                                                          ; 1       ;
; mul4:mul4_1|result[12]~45                                                       ; 1       ;
; mul4:mul4_1|result[12]~44                                                       ; 1       ;
; mul4:mul4_1|result[12]~43                                                       ; 1       ;
; mul4:mul4_1|result[12]~42                                                       ; 1       ;
; mul4:mul4_1|result[12]~41                                                       ; 1       ;
; mul4:mul4_1|result[12]~39                                                       ; 1       ;
; mul4:mul4_1|result[12]~38                                                       ; 1       ;
; mul4:mul4_1|result[12]~37                                                       ; 1       ;
; mul4:mul4_1|result[12]~36                                                       ; 1       ;
; calc:inst1|Selector3~0                                                          ; 1       ;
; mul4:mul4_1|result[6]~34                                                        ; 1       ;
; calc:inst1|result[6]~106                                                        ; 1       ;
; calc:inst1|result[6]~105                                                        ; 1       ;
; calc:inst1|result[6]~104                                                        ; 1       ;
; calc:inst1|result[6]~103                                                        ; 1       ;
; calc:inst1|work2~37                                                             ; 1       ;
; mul4:mul4_1|result[5]~33                                                        ; 1       ;
; calc:inst1|result[5]~102                                                        ; 1       ;
; calc:inst1|result[5]~101                                                        ; 1       ;
; calc:inst1|result[5]~100                                                        ; 1       ;
; calc:inst1|result[5]~99                                                         ; 1       ;
; mul4:mul4_1|result[4]~32                                                        ; 1       ;
; calc:inst1|result[4]~98                                                         ; 1       ;
; calc:inst1|result[4]~97                                                         ; 1       ;
; calc:inst1|result[4]~96                                                         ; 1       ;
; calc:inst1|result[4]~95                                                         ; 1       ;
; mul4:mul4_1|always1~2                                                           ; 1       ;
; mul4:mul4_1|always1~1                                                           ; 1       ;
; calc:inst1|result2~12                                                           ; 1       ;
; mul4:mul4_1|always1~0                                                           ; 1       ;
; mul4:mul4_1|rf_enable~2                                                         ; 1       ;
; mul4:mul4_1|rf_enable~1                                                         ; 1       ;
; mul4:mul4_1|rf_enable~0                                                         ; 1       ;
; rf:rf1|out_rf[62]                                                               ; 1       ;
; mul1:inst6|Mux1~3                                                               ; 1       ;
; rf:rf1|out_rf[14]                                                               ; 1       ;
; mul1:inst6|Mux1~2                                                               ; 1       ;
; mul1:inst6|Mux1~1                                                               ; 1       ;
; rf:rf1|out_rf[78]                                                               ; 1       ;
; mul1:inst6|Mux1~0                                                               ; 1       ;
; rf:rf1|out_rf[63]                                                               ; 1       ;
; mul1:inst6|Mux0~3                                                               ; 1       ;
; rf:rf1|out_rf[15]                                                               ; 1       ;
; mul1:inst6|Mux0~2                                                               ; 1       ;
; mul1:inst6|Mux0~1                                                               ; 1       ;
; rf:rf1|out_rf[79]                                                               ; 1       ;
; mul1:inst6|Mux0~0                                                               ; 1       ;
; rf:rf1|out_rf[59]                                                               ; 1       ;
; mul1:inst6|Mux4~3                                                               ; 1       ;
; rf:rf1|out_rf[11]                                                               ; 1       ;
; mul1:inst6|Mux4~2                                                               ; 1       ;
; mul1:inst6|Mux4~1                                                               ; 1       ;
; rf:rf1|out_rf[75]                                                               ; 1       ;
; mul1:inst6|Mux4~0                                                               ; 1       ;
; rf:rf1|out_rf[58]                                                               ; 1       ;
; mul1:inst6|Mux5~3                                                               ; 1       ;
; rf:rf1|out_rf[10]                                                               ; 1       ;
; mul1:inst6|Mux5~2                                                               ; 1       ;
; mul1:inst6|Mux5~1                                                               ; 1       ;
; rf:rf1|out_rf[74]                                                               ; 1       ;
; mul1:inst6|Mux5~0                                                               ; 1       ;
; rf:rf1|out_rf[57]                                                               ; 1       ;
; mul1:inst6|Mux6~3                                                               ; 1       ;
; rf:rf1|out_rf[9]                                                                ; 1       ;
; mul1:inst6|Mux6~2                                                               ; 1       ;
; mul1:inst6|Mux6~1                                                               ; 1       ;
; rf:rf1|out_rf[73]                                                               ; 1       ;
; mul1:inst6|Mux6~0                                                               ; 1       ;
; rf:rf1|out_rf[56]                                                               ; 1       ;
; mul1:inst6|Mux7~3                                                               ; 1       ;
; rf:rf1|out_rf[8]                                                                ; 1       ;
; mul1:inst6|Mux7~2                                                               ; 1       ;
; mul1:inst6|Mux7~1                                                               ; 1       ;
; rf:rf1|out_rf[72]                                                               ; 1       ;
; mul1:inst6|Mux7~0                                                               ; 1       ;
; rf:rf1|out_rf[54]                                                               ; 1       ;
; mul1:inst6|Mux9~3                                                               ; 1       ;
; rf:rf1|out_rf[6]                                                                ; 1       ;
; mul1:inst6|Mux9~2                                                               ; 1       ;
; mul1:inst6|Mux9~1                                                               ; 1       ;
; rf:rf1|out_rf[70]                                                               ; 1       ;
; mul1:inst6|Mux9~0                                                               ; 1       ;
; rf:rf1|out_rf[53]                                                               ; 1       ;
; mul1:inst6|Mux10~3                                                              ; 1       ;
; rf:rf1|out_rf[5]                                                                ; 1       ;
; mul1:inst6|Mux10~2                                                              ; 1       ;
; mul1:inst6|Mux10~1                                                              ; 1       ;
; rf:rf1|out_rf[69]                                                               ; 1       ;
; mul1:inst6|Mux10~0                                                              ; 1       ;
; rf:rf1|out_rf[52]                                                               ; 1       ;
; mul1:inst6|Mux11~3                                                              ; 1       ;
; rf:rf1|out_rf[4]                                                                ; 1       ;
; mul1:inst6|Mux11~2                                                              ; 1       ;
; mul1:inst6|Mux11~1                                                              ; 1       ;
; rf:rf1|out_rf[68]                                                               ; 1       ;
; mul1:inst6|Mux11~0                                                              ; 1       ;
; rf:rf1|out_rf[51]                                                               ; 1       ;
; mul1:inst6|Mux12~3                                                              ; 1       ;
; rf:rf1|out_rf[3]                                                                ; 1       ;
; mul1:inst6|Mux12~2                                                              ; 1       ;
; mul1:inst6|Mux12~1                                                              ; 1       ;
; rf:rf1|out_rf[67]                                                               ; 1       ;
; mul1:inst6|Mux12~0                                                              ; 1       ;
; rf:rf1|out_rf[50]                                                               ; 1       ;
; mul1:inst6|Mux13~3                                                              ; 1       ;
; rf:rf1|out_rf[2]                                                                ; 1       ;
; mul1:inst6|Mux13~2                                                              ; 1       ;
; mul1:inst6|Mux13~1                                                              ; 1       ;
; rf:rf1|out_rf[66]                                                               ; 1       ;
; mul1:inst6|Mux13~0                                                              ; 1       ;
; rf:rf1|out_rf[49]                                                               ; 1       ;
; mul1:inst6|Mux14~3                                                              ; 1       ;
; rf:rf1|out_rf[1]                                                                ; 1       ;
; mul1:inst6|Mux14~2                                                              ; 1       ;
; mul1:inst6|Mux14~1                                                              ; 1       ;
; rf:rf1|out_rf[65]                                                               ; 1       ;
; mul1:inst6|Mux14~0                                                              ; 1       ;
; jcalc:jcalc|jflag~0                                                             ; 1       ;
; jcalc:jcalc|Mux0~0                                                              ; 1       ;
; szcv:szcv1|szcv_out[2]                                                          ; 1       ;
; jcalc:jcalc|always1~0                                                           ; 1       ;
; szcv:szcv1|szcv_out[3]                                                          ; 1       ;
; szcv:szcv1|szcv_out[0]                                                          ; 1       ;
; rf:rf1|out_rf[48]                                                               ; 1       ;
; mul1:inst6|Mux15~3                                                              ; 1       ;
; rf:rf1|out_rf[0]                                                                ; 1       ;
; mul1:inst6|Mux15~2                                                              ; 1       ;
; mul1:inst6|Mux15~1                                                              ; 1       ;
; rf:rf1|out_rf[64]                                                               ; 1       ;
; mul1:inst6|Mux15~0                                                              ; 1       ;
; rf:rf1|out_rf[32]                                                               ; 1       ;
; mul1:inst6|Mux31~3                                                              ; 1       ;
; rf:rf1|out_rf[16]                                                               ; 1       ;
; mul1:inst6|Mux31~2                                                              ; 1       ;
; rf:rf1|out_rf[112]                                                              ; 1       ;
; mul1:inst6|Mux31~1                                                              ; 1       ;
; rf:rf1|out_rf[96]                                                               ; 1       ;
; mul1:inst6|Mux31~0                                                              ; 1       ;
; rf:rf1|out_rf[47]                                                               ; 1       ;
; mul1:inst6|Mux16~3                                                              ; 1       ;
; rf:rf1|out_rf[31]                                                               ; 1       ;
; mul1:inst6|Mux16~2                                                              ; 1       ;
; rf:rf1|out_rf[127]                                                              ; 1       ;
; mul1:inst6|Mux16~1                                                              ; 1       ;
; rf:rf1|out_rf[111]                                                              ; 1       ;
; mul1:inst6|Mux16~0                                                              ; 1       ;
; rf:rf1|out_rf[46]                                                               ; 1       ;
; mul1:inst6|Mux17~3                                                              ; 1       ;
; rf:rf1|out_rf[30]                                                               ; 1       ;
; mul1:inst6|Mux17~2                                                              ; 1       ;
; rf:rf1|out_rf[126]                                                              ; 1       ;
; mul1:inst6|Mux17~1                                                              ; 1       ;
; rf:rf1|out_rf[110]                                                              ; 1       ;
; mul1:inst6|Mux17~0                                                              ; 1       ;
; rf:rf1|out_rf[45]                                                               ; 1       ;
; mul1:inst6|Mux18~3                                                              ; 1       ;
; rf:rf1|out_rf[29]                                                               ; 1       ;
; mul1:inst6|Mux18~2                                                              ; 1       ;
; rf:rf1|out_rf[125]                                                              ; 1       ;
; mul1:inst6|Mux18~1                                                              ; 1       ;
; rf:rf1|out_rf[109]                                                              ; 1       ;
; mul1:inst6|Mux18~0                                                              ; 1       ;
; rf:rf1|out_rf[44]                                                               ; 1       ;
; mul1:inst6|Mux19~3                                                              ; 1       ;
; rf:rf1|out_rf[28]                                                               ; 1       ;
; mul1:inst6|Mux19~2                                                              ; 1       ;
; rf:rf1|out_rf[124]                                                              ; 1       ;
; mul1:inst6|Mux19~1                                                              ; 1       ;
; rf:rf1|out_rf[108]                                                              ; 1       ;
; mul1:inst6|Mux19~0                                                              ; 1       ;
; rf:rf1|out_rf[43]                                                               ; 1       ;
; mul1:inst6|Mux20~3                                                              ; 1       ;
; rf:rf1|out_rf[27]                                                               ; 1       ;
; mul1:inst6|Mux20~2                                                              ; 1       ;
; rf:rf1|out_rf[123]                                                              ; 1       ;
; mul1:inst6|Mux20~1                                                              ; 1       ;
; rf:rf1|out_rf[107]                                                              ; 1       ;
; mul1:inst6|Mux20~0                                                              ; 1       ;
; rf:rf1|out_rf[42]                                                               ; 1       ;
; mul1:inst6|Mux21~3                                                              ; 1       ;
; rf:rf1|out_rf[26]                                                               ; 1       ;
; mul1:inst6|Mux21~2                                                              ; 1       ;
; rf:rf1|out_rf[122]                                                              ; 1       ;
; mul1:inst6|Mux21~1                                                              ; 1       ;
; rf:rf1|out_rf[106]                                                              ; 1       ;
; mul1:inst6|Mux21~0                                                              ; 1       ;
; rf:rf1|out_rf[41]                                                               ; 1       ;
; mul1:inst6|Mux22~3                                                              ; 1       ;
; rf:rf1|out_rf[25]                                                               ; 1       ;
; mul1:inst6|Mux22~2                                                              ; 1       ;
; rf:rf1|out_rf[121]                                                              ; 1       ;
; mul1:inst6|Mux22~1                                                              ; 1       ;
; rf:rf1|out_rf[105]                                                              ; 1       ;
; mul1:inst6|Mux22~0                                                              ; 1       ;
; rf:rf1|out_rf[40]                                                               ; 1       ;
; mul1:inst6|Mux23~3                                                              ; 1       ;
; rf:rf1|out_rf[24]                                                               ; 1       ;
; mul1:inst6|Mux23~2                                                              ; 1       ;
; rf:rf1|out_rf[120]                                                              ; 1       ;
; mul1:inst6|Mux23~1                                                              ; 1       ;
; rf:rf1|out_rf[104]                                                              ; 1       ;
; mul1:inst6|Mux23~0                                                              ; 1       ;
; rf:rf1|out_rf[55]                                                               ; 1       ;
; mul1:inst6|Mux24~3                                                              ; 1       ;
; rf:rf1|out_rf[7]                                                                ; 1       ;
; mul1:inst6|Mux24~2                                                              ; 1       ;
; mul1:inst6|Mux24~1                                                              ; 1       ;
; rf:rf1|out_rf[71]                                                               ; 1       ;
; mul1:inst6|Mux24~0                                                              ; 1       ;
; rf:rf1|out_rf[38]                                                               ; 1       ;
; mul1:inst6|Mux25~3                                                              ; 1       ;
; rf:rf1|out_rf[22]                                                               ; 1       ;
; mul1:inst6|Mux25~2                                                              ; 1       ;
; rf:rf1|out_rf[118]                                                              ; 1       ;
; mul1:inst6|Mux25~1                                                              ; 1       ;
; rf:rf1|out_rf[102]                                                              ; 1       ;
; mul1:inst6|Mux25~0                                                              ; 1       ;
; rf:rf1|out_rf[37]                                                               ; 1       ;
; mul1:inst6|Mux26~3                                                              ; 1       ;
; rf:rf1|out_rf[21]                                                               ; 1       ;
; mul1:inst6|Mux26~2                                                              ; 1       ;
; rf:rf1|out_rf[117]                                                              ; 1       ;
; mul1:inst6|Mux26~1                                                              ; 1       ;
; rf:rf1|out_rf[101]                                                              ; 1       ;
; mul1:inst6|Mux26~0                                                              ; 1       ;
; rf:rf1|out_rf[36]                                                               ; 1       ;
; mul1:inst6|Mux27~3                                                              ; 1       ;
; rf:rf1|out_rf[20]                                                               ; 1       ;
; mul1:inst6|Mux27~2                                                              ; 1       ;
; rf:rf1|out_rf[116]                                                              ; 1       ;
; mul1:inst6|Mux27~1                                                              ; 1       ;
; rf:rf1|out_rf[100]                                                              ; 1       ;
; mul1:inst6|Mux27~0                                                              ; 1       ;
; rf:rf1|out_rf[35]                                                               ; 1       ;
; mul1:inst6|Mux28~3                                                              ; 1       ;
; rf:rf1|out_rf[19]                                                               ; 1       ;
; mul1:inst6|Mux28~2                                                              ; 1       ;
; rf:rf1|out_rf[115]                                                              ; 1       ;
; mul1:inst6|Mux28~1                                                              ; 1       ;
; rf:rf1|out_rf[99]                                                               ; 1       ;
; mul1:inst6|Mux28~0                                                              ; 1       ;
; rf:rf1|out_rf[34]                                                               ; 1       ;
; mul1:inst6|Mux29~3                                                              ; 1       ;
; rf:rf1|out_rf[18]                                                               ; 1       ;
; mul1:inst6|Mux29~2                                                              ; 1       ;
; rf:rf1|out_rf[114]                                                              ; 1       ;
; mul1:inst6|Mux29~1                                                              ; 1       ;
; rf:rf1|out_rf[98]                                                               ; 1       ;
; mul1:inst6|Mux29~0                                                              ; 1       ;
; rf:rf1|out_rf[33]                                                               ; 1       ;
; mul1:inst6|Mux30~3                                                              ; 1       ;
; rf:rf1|out_rf[17]                                                               ; 1       ;
; mul1:inst6|Mux30~2                                                              ; 1       ;
; rf:rf1|out_rf[113]                                                              ; 1       ;
; mul1:inst6|Mux30~1                                                              ; 1       ;
; rf:rf1|out_rf[97]                                                               ; 1       ;
; mul1:inst6|Mux30~0                                                              ; 1       ;
; rf:rf1|out_rf[39]                                                               ; 1       ;
; mul1:inst6|Mux8~3                                                               ; 1       ;
; rf:rf1|out_rf[23]                                                               ; 1       ;
; mul1:inst6|Mux8~2                                                               ; 1       ;
; rf:rf1|out_rf[119]                                                              ; 1       ;
; mul1:inst6|Mux8~1                                                               ; 1       ;
; rf:rf1|out_rf[103]                                                              ; 1       ;
; mul1:inst6|Mux8~0                                                               ; 1       ;
; mul3:inst18|data[4]~5                                                           ; 1       ;
; mul3:inst18|data[5]~4                                                           ; 1       ;
; mul3:inst18|data[14]~3                                                          ; 1       ;
; mul3:inst18|data[15]~2                                                          ; 1       ;
; mul3:inst18|data[6]~1                                                           ; 1       ;
; calc:inst1|result[11]~93                                                        ; 1       ;
; calc:inst1|result[11]~92                                                        ; 1       ;
; calc:inst1|result[11]~91                                                        ; 1       ;
; calc:inst1|result[11]~90                                                        ; 1       ;
; calc:inst1|result[11]~89                                                        ; 1       ;
; calc:inst1|result[11]~87                                                        ; 1       ;
; calc:inst1|result[11]~86                                                        ; 1       ;
; calc:inst1|Selector4~0                                                          ; 1       ;
; calc:inst1|result[11]~85                                                        ; 1       ;
; calc:inst1|result[11]~84                                                        ; 1       ;
; calc:inst1|work2~24                                                             ; 1       ;
; calc:inst1|result[10]~83                                                        ; 1       ;
; calc:inst1|result[10]~82                                                        ; 1       ;
; calc:inst1|result[10]~81                                                        ; 1       ;
; calc:inst1|result[10]~80                                                        ; 1       ;
; calc:inst1|result[10]~79                                                        ; 1       ;
; calc:inst1|result[10]~77                                                        ; 1       ;
; calc:inst1|result[10]~76                                                        ; 1       ;
; calc:inst1|x~20                                                                 ; 1       ;
; calc:inst1|Selector5~0                                                          ; 1       ;
; calc:inst1|result[10]~75                                                        ; 1       ;
; calc:inst1|result[10]~74                                                        ; 1       ;
; calc:inst1|result[9]~73                                                         ; 1       ;
; calc:inst1|result[9]~71                                                         ; 1       ;
; calc:inst1|result[9]~70                                                         ; 1       ;
; calc:inst1|result[9]~69                                                         ; 1       ;
; calc:inst1|result[9]~68                                                         ; 1       ;
; calc:inst1|result[9]~66                                                         ; 1       ;
; calc:inst1|result[9]~65                                                         ; 1       ;
; calc:inst1|x~17                                                                 ; 1       ;
; calc:inst1|Selector6~0                                                          ; 1       ;
; calc:inst1|result[9]~64                                                         ; 1       ;
; calc:inst1|result[9]~63                                                         ; 1       ;
; calc:inst1|result1[8]~32                                                        ; 1       ;
; calc:inst1|result1[8]~31                                                        ; 1       ;
; calc:inst1|result1[8]~30                                                        ; 1       ;
; calc:inst1|result1[8]~29                                                        ; 1       ;
; calc:inst1|result1[8]~28                                                        ; 1       ;
; calc:inst1|result1[8]~27                                                        ; 1       ;
; calc:inst1|result1[8]~26                                                        ; 1       ;
; calc:inst1|result1[8]~25                                                        ; 1       ;
; calc:inst1|Mux27~2                                                              ; 1       ;
; calc:inst1|result2~11                                                           ; 1       ;
; calc:inst1|Mux27~1                                                              ; 1       ;
; calc:inst1|Mux27~0                                                              ; 1       ;
; calc:inst1|result1[7]~24                                                        ; 1       ;
; calc:inst1|result1[7]~23                                                        ; 1       ;
; calc:inst1|result1[7]~22                                                        ; 1       ;
; calc:inst1|result1[7]~21                                                        ; 1       ;
; calc:inst1|result1[7]~20                                                        ; 1       ;
; calc:inst1|result1[7]~19                                                        ; 1       ;
; calc:inst1|result1[7]~18                                                        ; 1       ;
; calc:inst1|result1[7]~17                                                        ; 1       ;
; calc:inst1|Mux28~2                                                              ; 1       ;
; calc:inst1|Mux28~1                                                              ; 1       ;
; calc:inst1|Mux28~0                                                              ; 1       ;
; calc:inst1|result2~10                                                           ; 1       ;
; calc:inst1|result2~9                                                            ; 1       ;
; calc:inst1|result2~7                                                            ; 1       ;
; calc:inst1|result[6]~58                                                         ; 1       ;
; calc:inst1|result[6]~57                                                         ; 1       ;
; calc:inst1|result[6]~56                                                         ; 1       ;
; calc:inst1|result[6]~54                                                         ; 1       ;
; calc:inst1|result[6]~53                                                         ; 1       ;
; calc:inst1|Selector9~0                                                          ; 1       ;
; calc:inst1|result[5]~51                                                         ; 1       ;
; calc:inst1|result[5]~50                                                         ; 1       ;
; calc:inst1|result[5]~49                                                         ; 1       ;
; calc:inst1|result[5]~47                                                         ; 1       ;
; calc:inst1|result[5]~46                                                         ; 1       ;
; calc:inst1|x~10                                                                 ; 1       ;
; calc:inst1|Selector10~0                                                         ; 1       ;
; calc:inst1|result[4]~44                                                         ; 1       ;
; calc:inst1|result[4]~43                                                         ; 1       ;
; calc:inst1|result[4]~42                                                         ; 1       ;
; calc:inst1|result[4]~40                                                         ; 1       ;
; calc:inst1|result[4]~39                                                         ; 1       ;
; calc:inst1|Selector11~0                                                         ; 1       ;
; calc:inst1|result[3]~37                                                         ; 1       ;
; calc:inst1|result[3]~36                                                         ; 1       ;
; calc:inst1|result[3]~35                                                         ; 1       ;
; calc:inst1|result[3]~34                                                         ; 1       ;
; calc:inst1|result[3]~32                                                         ; 1       ;
; calc:inst1|result[3]~31                                                         ; 1       ;
; calc:inst1|Selector12~0                                                         ; 1       ;
; calc:inst1|result[3]~30                                                         ; 1       ;
; calc:inst1|result[3]~29                                                         ; 1       ;
; calc:inst1|result[3]~28                                                         ; 1       ;
; calc:inst1|result[3]~27                                                         ; 1       ;
; calc:inst1|result[3]~26                                                         ; 1       ;
; calc:inst1|work2~20                                                             ; 1       ;
; calc:inst1|result[2]~24                                                         ; 1       ;
; calc:inst1|result[2]~23                                                         ; 1       ;
; calc:inst1|result[2]~21                                                         ; 1       ;
; calc:inst1|result[2]~20                                                         ; 1       ;
; calc:inst1|result[2]~16                                                         ; 1       ;
; calc:inst1|result[2]~15                                                         ; 1       ;
; calc:inst1|Selector13~0                                                         ; 1       ;
; calc:inst1|result[2]~11                                                         ; 1       ;
; calc:inst1|result[2]~10                                                         ; 1       ;
; calc:inst1|result[2]~9                                                          ; 1       ;
; calc:inst1|result[2]~6                                                          ; 1       ;
; calc:inst1|result[2]~5                                                          ; 1       ;
; calc:inst1|work2~12                                                             ; 1       ;
; calc:inst1|result1[1]~16                                                        ; 1       ;
; calc:inst1|result1[1]~15                                                        ; 1       ;
; calc:inst1|result1[1]~14                                                        ; 1       ;
; calc:inst1|result1[1]~13                                                        ; 1       ;
; calc:inst1|result1[1]~12                                                        ; 1       ;
; calc:inst1|result1[1]~11                                                        ; 1       ;
; calc:inst1|result1[1]~10                                                        ; 1       ;
; calc:inst1|result1[1]~9                                                         ; 1       ;
; calc:inst1|Mux34~3                                                              ; 1       ;
; calc:inst1|Mux34~2                                                              ; 1       ;
; calc:inst1|Mux34~1                                                              ; 1       ;
; calc:inst1|work2~10                                                             ; 1       ;
; calc:inst1|Mux34~0                                                              ; 1       ;
; calc:inst1|result2~6                                                            ; 1       ;
; calc:inst1|result2~5                                                            ; 1       ;
; calc:inst1|result2~4                                                            ; 1       ;
; calc:inst1|result1[0]~8                                                         ; 1       ;
; calc:inst1|result1[0]~7                                                         ; 1       ;
; calc:inst1|result1[0]~5                                                         ; 1       ;
; calc:inst1|result1[0]~4                                                         ; 1       ;
; calc:inst1|result1[0]~3                                                         ; 1       ;
; calc:inst1|result1[0]~2                                                         ; 1       ;
; calc:inst1|result1[0]~0                                                         ; 1       ;
; calc:inst1|Mux35~7                                                              ; 1       ;
; calc:inst1|Mux35~6                                                              ; 1       ;
; calc:inst1|Mux35~5                                                              ; 1       ;
; calc:inst1|Mux35~4                                                              ; 1       ;
; calc:inst1|Mux35~3                                                              ; 1       ;
; calc:inst1|Mux35~2                                                              ; 1       ;
; calc:inst1|Mux35~1                                                              ; 1       ;
; mul3:inst18|data[7]~0                                                           ; 1       ;
; calc:inst1|Add1~72COUT1_116                                                     ; 1       ;
; calc:inst1|Add1~72                                                              ; 1       ;
; calc:inst1|Add0~72COUT1_116                                                     ; 1       ;
; calc:inst1|Add0~72                                                              ; 1       ;
; calc:inst1|Add3~72COUT1_116                                                     ; 1       ;
; calc:inst1|Add3~72                                                              ; 1       ;
; calc:inst1|Add2~72COUT1_116                                                     ; 1       ;
; calc:inst1|Add2~72                                                              ; 1       ;
; calc:inst1|Add1~67COUT1_114                                                     ; 1       ;
; calc:inst1|Add1~67                                                              ; 1       ;
; calc:inst1|Add0~67COUT1_114                                                     ; 1       ;
; calc:inst1|Add0~67                                                              ; 1       ;
; calc:inst1|Add3~67COUT1_114                                                     ; 1       ;
; calc:inst1|Add3~67                                                              ; 1       ;
; calc:inst1|Add2~67COUT1_114                                                     ; 1       ;
; calc:inst1|Add2~67                                                              ; 1       ;
; adder:inst5|out[11]~55                                                          ; 1       ;
; adder:inst5|out[10]~52                                                          ; 1       ;
; adder:inst5|out[10]~50                                                          ; 1       ;
; adder:inst5|out[9]~47COUT1_84                                                   ; 1       ;
; adder:inst5|out[9]~47                                                           ; 1       ;
; adder:inst5|out[9]~45                                                           ; 1       ;
; adder:inst5|out[8]~42COUT1_82                                                   ; 1       ;
; adder:inst5|out[8]~42                                                           ; 1       ;
; adder:inst5|out[8]~40                                                           ; 1       ;
; adder:inst5|out[7]~37COUT1_80                                                   ; 1       ;
; adder:inst5|out[7]~37                                                           ; 1       ;
; adder:inst5|out[7]~35                                                           ; 1       ;
; adder:inst5|out[6]~32COUT1_78                                                   ; 1       ;
; adder:inst5|out[6]~32                                                           ; 1       ;
; adder:inst5|out[6]~30                                                           ; 1       ;
; adder:inst5|out[5]~25                                                           ; 1       ;
; adder:inst5|out[4]~22COUT1_76                                                   ; 1       ;
; adder:inst5|out[4]~22                                                           ; 1       ;
; adder:inst5|out[4]~20                                                           ; 1       ;
; adder:inst5|out[3]~17COUT1_74                                                   ; 1       ;
; adder:inst5|out[3]~17                                                           ; 1       ;
; adder:inst5|out[3]~15                                                           ; 1       ;
; adder:inst5|out[2]~12COUT1_72                                                   ; 1       ;
; adder:inst5|out[2]~12                                                           ; 1       ;
; adder:inst5|out[2]~10                                                           ; 1       ;
; adder:inst5|out[1]~7COUT1_70                                                    ; 1       ;
; adder:inst5|out[1]~7                                                            ; 1       ;
; adder:inst5|out[1]~5                                                            ; 1       ;
; adder:inst5|out[0]~0                                                            ; 1       ;
; calc:inst1|Add1~57COUT1_112                                                     ; 1       ;
; calc:inst1|Add1~57                                                              ; 1       ;
; calc:inst1|Add0~57COUT1_112                                                     ; 1       ;
; calc:inst1|Add0~57                                                              ; 1       ;
; calc:inst1|Add3~57COUT1_112                                                     ; 1       ;
; calc:inst1|Add3~57                                                              ; 1       ;
; calc:inst1|Add2~57COUT1_112                                                     ; 1       ;
; calc:inst1|Add2~57                                                              ; 1       ;
; pc:pc1|pc_out[10]~21                                                            ; 1       ;
; calc:inst1|Add1~52COUT1_110                                                     ; 1       ;
; calc:inst1|Add1~52                                                              ; 1       ;
; calc:inst1|Add0~52COUT1_110                                                     ; 1       ;
; calc:inst1|Add0~52                                                              ; 1       ;
; calc:inst1|Add3~52COUT1_110                                                     ; 1       ;
; calc:inst1|Add3~52                                                              ; 1       ;
; calc:inst1|Add2~52COUT1_110                                                     ; 1       ;
; calc:inst1|Add2~52                                                              ; 1       ;
+---------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                  ; Location                                                                                                                                                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; ram02:ram002|altsyncram:bram_rtl_0|altsyncram_jqh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; db/SIMPLE.ram0_ram02_741f7d9.hdl.mif ; M4K_X17_Y10, M4K_X17_Y12, M4K_X17_Y17, M4K_X17_Y13, M4K_X17_Y19, M4K_X17_Y7, M4K_X17_Y11, M4K_X17_Y20, M4K_X17_Y6, M4K_X17_Y5, M4K_X17_Y8, M4K_X17_Y18, M4K_X17_Y14, M4K_X17_Y16, M4K_X17_Y9, M4K_X17_Y15 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 982 / 16,320 ( 6 % )   ;
; Direct links                ; 96 / 21,944 ( < 1 % )  ;
; Global clocks               ; 3 / 8 ( 38 % )         ;
; LAB clocks                  ; 41 / 240 ( 17 % )      ;
; LUT chains                  ; 28 / 5,382 ( < 1 % )   ;
; Local interconnects         ; 1,726 / 21,944 ( 8 % ) ;
; M4K buffers                 ; 16 / 720 ( 2 % )       ;
; R4s                         ; 1,097 / 14,640 ( 7 % ) ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.23) ; Number of LABs  (Total = 84) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 3                            ;
; 7                                          ; 3                            ;
; 8                                          ; 5                            ;
; 9                                          ; 15                           ;
; 10                                         ; 55                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 84) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 36                           ;
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 19                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.94) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 13                           ;
; 10                                           ; 40                           ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.98) ; Number of LABs  (Total = 84) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 3                            ;
; 3                                               ; 10                           ;
; 4                                               ; 12                           ;
; 5                                               ; 8                            ;
; 6                                               ; 6                            ;
; 7                                               ; 4                            ;
; 8                                               ; 9                            ;
; 9                                               ; 7                            ;
; 10                                              ; 19                           ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.65) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 5                            ;
; 13                                           ; 8                            ;
; 14                                           ; 1                            ;
; 15                                           ; 5                            ;
; 16                                           ; 4                            ;
; 17                                           ; 8                            ;
; 18                                           ; 12                           ;
; 19                                           ; 11                           ;
; 20                                           ; 11                           ;
; 21                                           ; 5                            ;
; 22                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP1C6Q240C8 for design "SIMPLE"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C12Q240C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 24
    Info (169125): Pin ~ASDO~ is reserved at location 37
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 7 total pins
    Info (169086): Pin pin_name1 not assigned to an exact location on the device
    Info (169086): Pin pin_name2 not assigned to an exact location on the device
    Info (169086): Pin pin_name3 not assigned to an exact location on the device
    Info (169086): Pin pin_name4 not assigned to an exact location on the device
    Info (169086): Pin pin_name5 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Info (332104): Reading SDC File: 'SIMPLE.sdc'
Warning (332060): Node: phase_counter:phase_counter1|tmp_out_phase[1] was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   25.000          clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 28
Info (186216): Automatically promoted some destinations of signal "phase_counter:phase_counter1|tmp_out_phase[1]" to use Global clock
    Info (186217): Destination "phase_counter:phase_counter1|tmp_out_phase[0]" may be non-global or may not use global clock
    Info (186217): Destination "phase_counter:phase_counter1|tmp_out_phase[1]" may be non-global or may not use global clock
    Info (186217): Destination "phase_counter:phase_counter1|tmp_out_phase[2]" may be non-global or may not use global clock
    Info (186217): Destination "ir:ir1|ir_out[7]" may be non-global or may not use global clock
    Info (186217): Destination "ir:ir1|ir_out[6]" may be non-global or may not use global clock
    Info (186217): Destination "ir:ir1|ir_out[15]" may be non-global or may not use global clock
    Info (186217): Destination "ir:ir1|ir_out[14]" may be non-global or may not use global clock
    Info (186217): Destination "ir:ir1|ir_out[5]" may be non-global or may not use global clock
    Info (186217): Destination "ir:ir1|ir_out[4]" may be non-global or may not use global clock
    Info (186217): Destination "mul3:inst18|wren~0" may be non-global or may not use global clock
    Info (186218): Limited to 10 non-global destinations
Info (186215): Automatically promoted signal "rst" to use Global clock
Info (186228): Pin "rst" drives global clock, but is not placed in a dedicated clock pin position
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 5 (unused VREF, 3.3V VCCIO, 0 input, 5 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X12_Y0 to location X23_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.68 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/014/a0147801/hard3/pro/SIMPLE/output_files/SIMPLE.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 436 megabytes
    Info: Processing ended: Wed Jul 20 19:48:49 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/014/a0147801/hard3/pro/SIMPLE/output_files/SIMPLE.fit.smsg.


