# Generated by Yosys 0.51+101 (git sha1 7ff514a43, g++ 11.4.0-1ubuntu1~22.04 -Og -fPIC)
autoidx 34
attribute \keep 1
attribute \top 1
attribute \src "flop_rnm.sv:1.1-26.10"
module \main
  attribute \src "flop_rnm.sv:5.5-15.8"
  wire $0\past_incr[0:0]
  attribute \src "flop_rnm.sv:5.5-15.8"
  wire $0\past_q[0:0]
  attribute \src "flop_rnm.sv:5.5-15.8"
  wire $0\q[0:0]
  attribute \src "flop_rnm.sv:11.18-11.26"
  wire signed real $add$flop_rnm.sv:11$2_Y
  attribute \src "flop_rnm.sv:22.21-22.33"
  wire signed real $add$flop_rnm.sv:22$9_Y
  wire $auto$rtlil.cc:2830:Not$31
  wire $auto$rtlil.cc:2877:And$33
  attribute \src "flop_rnm.sv:21.42-21.55"
  wire $ge$flop_rnm.sv:21$6_Y
  attribute \src "flop_rnm.sv:25.61-25.72"
  wire $le$flop_rnm.sv:25$15_Y
  attribute \src "flop_rnm.sv:21.21-21.36"
  wire $logic_not$flop_rnm.sv:21$5_Y
  attribute \src "flop_rnm.sv:21.40-21.56"
  wire $logic_not$flop_rnm.sv:21$7_Y
  attribute \src "flop_rnm.sv:25.22-25.33"
  wire $logic_not$flop_rnm.sv:25$12_Y
  attribute \src "flop_rnm.sv:25.22-25.45"
  wire $logic_or$flop_rnm.sv:25$13_Y
  attribute \src "flop_rnm.sv:25.22-25.57"
  wire $logic_or$flop_rnm.sv:25$14_Y
  attribute \src "flop_rnm.sv:25.22-25.72"
  wire $logic_or$flop_rnm.sv:25$16_Y
  attribute \src "flop_rnm.sv:21.23-21.35"
  wire $lt$flop_rnm.sv:21$4_Y
  attribute \src "flop_rnm.sv:1.19-1.22"
  wire input 1 \clk
  attribute \src "flop_rnm.sv:1.40-1.44"
  wire input 3 signed real \incr
  attribute \src "flop_rnm.sv:18.10-18.20"
  wire \increasing
  attribute \src "flop_rnm.sv:3.10-3.19"
  wire signed real \past_incr
  attribute \src "flop_rnm.sv:2.10-2.16"
  wire signed real \past_q
  attribute \src "flop_rnm.sv:1.58-1.59"
  wire output 4 signed real \q
  attribute \src "flop_rnm.sv:22.10-22.18"
  wire \q_is_Inf
  attribute \src "flop_rnm.sv:21.10-21.18"
  wire \q_is_NaN
  attribute \src "flop_rnm.sv:1.24-1.27"
  wire input 2 \rst
  attribute \src "flop_rnm.sv:11.18-11.26"
  cell $add $add$flop_rnm.sv:11$2
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \q
    connect \B \incr
    connect \Y $add$flop_rnm.sv:11$2_Y
  end
  attribute \src "flop_rnm.sv:22.21-22.33"
  cell $add $add$flop_rnm.sv:22$9
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \past_q
    connect \B 1'x
    connect \Y $add$flop_rnm.sv:22$9_Y
  end
  attribute \src "flop_rnm.sv:22.44-25.73"
  cell $assert $assert$flop_rnm.sv:22$11
    connect \A $logic_or$flop_rnm.sv:25$16_Y
    connect \EN 1'1
  end
  cell $not $auto$chformal.cc:414:execute$30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$flop_rnm.sv:25$16_Y
    connect \Y $auto$rtlil.cc:2830:Not$31
  end
  cell $and $auto$chformal.cc:416:execute$32
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:2830:Not$31
    connect \B 1'1
    connect \Y $auto$rtlil.cc:2877:And$33
  end
  attribute \src "flop_rnm.sv:22.21-22.43"
  cell $eq $eq$flop_rnm.sv:22$10
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $add$flop_rnm.sv:22$9_Y
    connect \B \past_q
    connect \Y \q_is_Inf
  end
  attribute \src "flop_rnm.sv:21.42-21.55"
  cell $ge $ge$flop_rnm.sv:21$6
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \past_q
    connect \B 1'x
    connect \Y $ge$flop_rnm.sv:21$6_Y
  end
  attribute \src "flop_rnm.sv:18.23-18.38"
  cell $gt $gt$flop_rnm.sv:18$3
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \past_incr
    connect \B 1'x
    connect \Y \increasing
  end
  attribute \src "flop_rnm.sv:25.61-25.72"
  cell $le $le$flop_rnm.sv:25$15
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \past_q
    connect \B \q
    connect \Y $le$flop_rnm.sv:25$15_Y
  end
  attribute \src "flop_rnm.sv:21.21-21.56"
  cell $logic_and $logic_and$flop_rnm.sv:21$8
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$flop_rnm.sv:21$5_Y
    connect \B $logic_not$flop_rnm.sv:21$7_Y
    connect \Y \q_is_NaN
  end
  attribute \src "flop_rnm.sv:21.21-21.36"
  cell $logic_not $logic_not$flop_rnm.sv:21$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $lt$flop_rnm.sv:21$4_Y
    connect \Y $logic_not$flop_rnm.sv:21$5_Y
  end
  attribute \src "flop_rnm.sv:21.40-21.56"
  cell $logic_not $logic_not$flop_rnm.sv:21$7
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $ge$flop_rnm.sv:21$6_Y
    connect \Y $logic_not$flop_rnm.sv:21$7_Y
  end
  attribute \src "flop_rnm.sv:25.22-25.33"
  cell $logic_not $logic_not$flop_rnm.sv:25$12
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \increasing
    connect \Y $logic_not$flop_rnm.sv:25$12_Y
  end
  attribute \src "flop_rnm.sv:25.22-25.45"
  cell $logic_or $logic_or$flop_rnm.sv:25$13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_not$flop_rnm.sv:25$12_Y
    connect \B \q_is_NaN
    connect \Y $logic_or$flop_rnm.sv:25$13_Y
  end
  attribute \src "flop_rnm.sv:25.22-25.57"
  cell $logic_or $logic_or$flop_rnm.sv:25$14
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$flop_rnm.sv:25$13_Y
    connect \B \q_is_Inf
    connect \Y $logic_or$flop_rnm.sv:25$14_Y
  end
  attribute \src "flop_rnm.sv:25.22-25.72"
  cell $logic_or $logic_or$flop_rnm.sv:25$16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $logic_or$flop_rnm.sv:25$14_Y
    connect \B $le$flop_rnm.sv:25$15_Y
    connect \Y $logic_or$flop_rnm.sv:25$16_Y
  end
  attribute \src "flop_rnm.sv:21.23-21.35"
  cell $lt $lt$flop_rnm.sv:21$4
    parameter \A_SIGNED 1
    parameter \A_WIDTH 1
    parameter \B_SIGNED 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \past_q
    connect \B 1'x
    connect \Y $lt$flop_rnm.sv:21$4_Y
  end
  attribute \src "flop_rnm.sv:5.5-15.8"
  cell $dff $procdff$26
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $0\q[0:0]
    connect \Q \q
  end
  attribute \src "flop_rnm.sv:5.5-15.8"
  cell $dff $procdff$27
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $0\past_q[0:0]
    connect \Q \past_q
  end
  attribute \src "flop_rnm.sv:5.5-15.8"
  cell $dff $procdff$28
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 1
    connect \CLK \clk
    connect \D $0\past_incr[0:0]
    connect \Q \past_incr
  end
  attribute \full_case 1
  attribute \src "flop_rnm.sv:6.13-6.16|flop_rnm.sv:6.9-14.12"
  cell $mux $procmux$18
    parameter \WIDTH 1
    connect \A \incr
    connect \B 1'x
    connect \S \rst
    connect \Y $0\past_incr[0:0]
  end
  attribute \full_case 1
  attribute \src "flop_rnm.sv:6.13-6.16|flop_rnm.sv:6.9-14.12"
  cell $mux $procmux$21
    parameter \WIDTH 1
    connect \A \q
    connect \B 1'x
    connect \S \rst
    connect \Y $0\past_q[0:0]
  end
  attribute \full_case 1
  attribute \src "flop_rnm.sv:6.13-6.16|flop_rnm.sv:6.9-14.12"
  cell $mux $procmux$24
    parameter \WIDTH 1
    connect \A $add$flop_rnm.sv:11$2_Y
    connect \B 1'x
    connect \S \rst
    connect \Y $0\q[0:0]
  end
end
