# Shade CPU
The Shade-1 Project is a 16-bit RISC CPU implemented on an Arty7-35T development board.

### Usefull Links:

- [Constraint File](https://github.com/Digilent/digilent-xdc/blob/master/Arty-A7-35-Master.xdc)
- [Digilent Board Product Page](https://digilent.com/reference/programmable-logic/arty-a7/start)
- [Logisim Github](https://github.com/logisim-evolution/logisim-evolution?tab=readme-ov-file#download)
- [FPGA Chip Datasheet](https://docs.amd.com/v/u/en-US/ds180_7Series_Overview)
- [RISC-V CPU in VHDL in Vivado](https://github.com/Domipheus/ArtyS7-RPU-SoC/)

### Projekt Aufteilung

| Name     | Implementieren            | Simulation                |
|----------|---------------------------|---------------------------|
| Lukas    | Pipeline & Control Unit   | Pipeline & Control Unit   |
| Nico     | RegFile & Program Counter | RegFile & Program Counter |
| Robin    | Memory & Decoder          | Memory                    |
| Matthias | Alu                       | Alu & Decoder             |

### Abkürzungen
- MMU (Memory Management Unit)
- VRAM (Video RAM)
- IRAM (Instruction RAM)
- GRAM (General Purpose RAM)
- BRAM (Block RAM)
- CC (Clock Controller)
- ALU (Arithmetic Logic Unit)
- MUX (Multiplexer)
- MMIO (Memory mapped IO)
- LUT (Look up Table)
- FF (Flip Flop)
- BUFG (Global Clock Simple Buffer)
- Wizard (is a reference to the Clocking Wizard)

Weitere gerne hinzufügen

### Architektur Dokumentation

Wird vorerst in dem Ordner `architektur` gespeichert.

Auch die Dokumente für die Präsentation sollen erstmal hier abgelegt werden.
    

### Bilder

Wird vorerst in dem Ordner `pictures` gespeichert.

### Tools

Werden jeweils mit eigenem Unterordner im Ordner `tools` gespeichert.

### Vivado Projekte 

Werden jeweils in dem Unterordner `vivado` gespeichert.

Project Setup Guide muss noch hinzugefügt werden.

    



