{
  "module_name": "psoc_reset_conf_regs.h",
  "hash_id": "f39adfab53118691bbb425744f1a44e04a9b1f876974c8fd4338fa82eec0dc58",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/gaudi2/asic_reg/psoc_reset_conf_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_PSOC_RESET_CONF_REGS_H_\n#define ASIC_REG_PSOC_RESET_CONF_REGS_H_\n\n \n\n#define mmPSOC_RESET_CONF_PSOC_PRSTN_RST_CFG 0x4C74000\n\n#define mmPSOC_RESET_CONF_PSOC_SOFT_RST_CFG 0x4C74004\n\n#define mmPSOC_RESET_CONF_PSOC_FW_RST_CFG 0x4C74008\n\n#define mmPSOC_RESET_CONF_PSOC_WD_RST_CFG 0x4C7400C\n\n#define mmPSOC_RESET_CONF_PSOC_MNL_RST_CFG 0x4C74010\n\n#define mmPSOC_RESET_CONF_PSOC_FLR_RST_CFG 0x4C74014\n\n#define mmPSOC_RESET_CONF_PSOC_ECC_DERR_RST_CFG 0x4C74018\n\n#define mmPSOC_RESET_CONF_PSOC_SW_RST_CFG 0x4C7401C\n\n#define mmPSOC_RESET_CONF_CPU_PRSTN_RST_CFG 0x4C74020\n\n#define mmPSOC_RESET_CONF_CPU_SOFT_RST_CFG 0x4C74024\n\n#define mmPSOC_RESET_CONF_CPU_FW_RST_CFG 0x4C74028\n\n#define mmPSOC_RESET_CONF_CPU_WD_RST_CFG 0x4C7402C\n\n#define mmPSOC_RESET_CONF_CPU_MNL_RST_CFG 0x4C74030\n\n#define mmPSOC_RESET_CONF_CPU_FLR_RST_CFG 0x4C74034\n\n#define mmPSOC_RESET_CONF_CPU_ECC_DERR_RST_CFG 0x4C74038\n\n#define mmPSOC_RESET_CONF_CPU_SW_RST_CFG 0x4C7403C\n\n#define mmPSOC_RESET_CONF_ARC_PRSTN_RST_CFG 0x4C74040\n\n#define mmPSOC_RESET_CONF_ARC_SOFT_RST_CFG 0x4C74044\n\n#define mmPSOC_RESET_CONF_ARC_FW_RST_CFG 0x4C74048\n\n#define mmPSOC_RESET_CONF_ARC_WD_RST_CFG 0x4C7404C\n\n#define mmPSOC_RESET_CONF_ARC_MNL_RST_CFG 0x4C74050\n\n#define mmPSOC_RESET_CONF_ARC_FLR_RST_CFG 0x4C74054\n\n#define mmPSOC_RESET_CONF_ARC_ECC_DERR_RST_CFG 0x4C74058\n\n#define mmPSOC_RESET_CONF_ARC_SW_RST_CFG 0x4C7405C\n\n#define mmPSOC_RESET_CONF_SIF_PRSTN_RST_CFG 0x4C74060\n\n#define mmPSOC_RESET_CONF_SIF_SOFT_RST_CFG 0x4C74064\n\n#define mmPSOC_RESET_CONF_SIF_FW_RST_CFG 0x4C74068\n\n#define mmPSOC_RESET_CONF_SIF_WD_RST_CFG 0x4C7406C\n\n#define mmPSOC_RESET_CONF_SIF_MNL_RST_CFG 0x4C74070\n\n#define mmPSOC_RESET_CONF_SIF_FLR_RST_CFG 0x4C74074\n\n#define mmPSOC_RESET_CONF_SIF_ECC_DERR_RST_CFG 0x4C74078\n\n#define mmPSOC_RESET_CONF_SIF_SW_RST_CFG 0x4C7407C\n\n#define mmPSOC_RESET_CONF_SRAM_PRSTN_RST_CFG 0x4C74080\n\n#define mmPSOC_RESET_CONF_SRAM_SOFT_RST_CFG 0x4C74084\n\n#define mmPSOC_RESET_CONF_SRAM_FW_RST_CFG 0x4C74088\n\n#define mmPSOC_RESET_CONF_SRAM_WD_RST_CFG 0x4C7408C\n\n#define mmPSOC_RESET_CONF_SRAM_MNL_RST_CFG 0x4C74090\n\n#define mmPSOC_RESET_CONF_SRAM_FLR_RST_CFG 0x4C74094\n\n#define mmPSOC_RESET_CONF_SRAM_ECC_DERR_RST_CFG 0x4C74098\n\n#define mmPSOC_RESET_CONF_SRAM_SW_RST_CFG 0x4C7409C\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_PRSTN_RST_CFG 0x4C740A0\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_SOFT_RST_CFG 0x4C740A4\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_FW_RST_CFG 0x4C740A8\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_WD_RST_CFG 0x4C740AC\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_MNL_RST_CFG 0x4C740B0\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_FLR_RST_CFG 0x4C740B4\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_ECC_DERR_RST_CFG 0x4C740B8\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_SW_RST_CFG 0x4C740BC\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_PRSTN_RST_CFG 0x4C740C0\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_SOFT_RST_CFG 0x4C740C4\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_FW_RST_CFG 0x4C740C8\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_WD_RST_CFG 0x4C740CC\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_MNL_RST_CFG 0x4C740D0\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_FLR_RST_CFG 0x4C740D4\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_ECC_DERR_RST_CFG 0x4C740D8\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_SW_RST_CFG 0x4C740DC\n\n#define mmPSOC_RESET_CONF_PCIE_IF_PRSTN_RST_CFG 0x4C740E0\n\n#define mmPSOC_RESET_CONF_PCIE_IF_SOFT_RST_CFG 0x4C740E4\n\n#define mmPSOC_RESET_CONF_PCIE_IF_FW_RST_CFG 0x4C740E8\n\n#define mmPSOC_RESET_CONF_PCIE_IF_WD_RST_CFG 0x4C740EC\n\n#define mmPSOC_RESET_CONF_PCIE_IF_MNL_RST_CFG 0x4C740F0\n\n#define mmPSOC_RESET_CONF_PCIE_IF_FLR_RST_CFG 0x4C740F4\n\n#define mmPSOC_RESET_CONF_PCIE_IF_ECC_DERR_RST_CFG 0x4C740F8\n\n#define mmPSOC_RESET_CONF_PCIE_IF_SW_RST_CFG 0x4C740FC\n\n#define mmPSOC_RESET_CONF_TPC_DIV_PRSTN_RST_CFG 0x4C74100\n\n#define mmPSOC_RESET_CONF_TPC_DIV_SOFT_RST_CFG 0x4C74104\n\n#define mmPSOC_RESET_CONF_TPC_DIV_FW_RST_CFG 0x4C74108\n\n#define mmPSOC_RESET_CONF_TPC_DIV_WD_RST_CFG 0x4C7410C\n\n#define mmPSOC_RESET_CONF_TPC_DIV_MNL_RST_CFG 0x4C74110\n\n#define mmPSOC_RESET_CONF_TPC_DIV_FLR_RST_CFG 0x4C74114\n\n#define mmPSOC_RESET_CONF_TPC_DIV_ECC_DERR_RST_CFG 0x4C74118\n\n#define mmPSOC_RESET_CONF_TPC_DIV_SW_RST_CFG 0x4C7411C\n\n#define mmPSOC_RESET_CONF_HBM_DIV_PRSTN_RST_CFG 0x4C74120\n\n#define mmPSOC_RESET_CONF_HBM_DIV_SOFT_RST_CFG 0x4C74124\n\n#define mmPSOC_RESET_CONF_HBM_DIV_FW_RST_CFG 0x4C74128\n\n#define mmPSOC_RESET_CONF_HBM_DIV_WD_RST_CFG 0x4C7412C\n\n#define mmPSOC_RESET_CONF_HBM_DIV_MNL_RST_CFG 0x4C74130\n\n#define mmPSOC_RESET_CONF_HBM_DIV_FLR_RST_CFG 0x4C74134\n\n#define mmPSOC_RESET_CONF_HBM_DIV_ECC_DERR_RST_CFG 0x4C74138\n\n#define mmPSOC_RESET_CONF_HBM_DIV_SW_RST_CFG 0x4C7413C\n\n#define mmPSOC_RESET_CONF_PMMU_PRSTN_RST_CFG 0x4C74140\n\n#define mmPSOC_RESET_CONF_PMMU_SOFT_RST_CFG 0x4C74144\n\n#define mmPSOC_RESET_CONF_PMMU_FW_RST_CFG 0x4C74148\n\n#define mmPSOC_RESET_CONF_PMMU_WD_RST_CFG 0x4C7414C\n\n#define mmPSOC_RESET_CONF_PMMU_MNL_RST_CFG 0x4C74150\n\n#define mmPSOC_RESET_CONF_PMMU_FLR_RST_CFG 0x4C74154\n\n#define mmPSOC_RESET_CONF_PMMU_ECC_DERR_RST_CFG 0x4C74158\n\n#define mmPSOC_RESET_CONF_PMMU_SW_RST_CFG 0x4C7415C\n\n#define mmPSOC_RESET_CONF_PM_PRSTN_RST_CFG 0x4C74160\n\n#define mmPSOC_RESET_CONF_PM_SOFT_RST_CFG 0x4C74164\n\n#define mmPSOC_RESET_CONF_PM_FW_RST_CFG 0x4C74168\n\n#define mmPSOC_RESET_CONF_PM_WD_RST_CFG 0x4C7416C\n\n#define mmPSOC_RESET_CONF_PM_MNL_RST_CFG 0x4C74170\n\n#define mmPSOC_RESET_CONF_PM_FLR_RST_CFG 0x4C74174\n\n#define mmPSOC_RESET_CONF_PM_ECC_DERR_RST_CFG 0x4C74178\n\n#define mmPSOC_RESET_CONF_PM_SW_RST_CFG 0x4C7417C\n\n#define mmPSOC_RESET_CONF_TS_PRSTN_RST_CFG 0x4C74180\n\n#define mmPSOC_RESET_CONF_TS_SOFT_RST_CFG 0x4C74184\n\n#define mmPSOC_RESET_CONF_TS_FW_RST_CFG 0x4C74188\n\n#define mmPSOC_RESET_CONF_TS_WD_RST_CFG 0x4C7418C\n\n#define mmPSOC_RESET_CONF_TS_MNL_RST_CFG 0x4C74190\n\n#define mmPSOC_RESET_CONF_TS_FLR_RST_CFG 0x4C74194\n\n#define mmPSOC_RESET_CONF_TS_ECC_DERR_RST_CFG 0x4C74198\n\n#define mmPSOC_RESET_CONF_TS_SW_RST_CFG 0x4C7419C\n\n#define mmPSOC_RESET_CONF_TS_IF_PRSTN_RST_CFG 0x4C741A0\n\n#define mmPSOC_RESET_CONF_TS_IF_SOFT_RST_CFG 0x4C741A4\n\n#define mmPSOC_RESET_CONF_TS_IF_FW_RST_CFG 0x4C741A8\n\n#define mmPSOC_RESET_CONF_TS_IF_WD_RST_CFG 0x4C741AC\n\n#define mmPSOC_RESET_CONF_TS_IF_MNL_RST_CFG 0x4C741B0\n\n#define mmPSOC_RESET_CONF_TS_IF_FLR_RST_CFG 0x4C741B4\n\n#define mmPSOC_RESET_CONF_TS_IF_ECC_DERR_RST_CFG 0x4C741B8\n\n#define mmPSOC_RESET_CONF_TS_IF_SW_RST_CFG 0x4C741BC\n\n#define mmPSOC_RESET_CONF_PLL_L_PRSTN_RST_CFG 0x4C741C0\n\n#define mmPSOC_RESET_CONF_PLL_L_SOFT_RST_CFG 0x4C741C4\n\n#define mmPSOC_RESET_CONF_PLL_L_FW_RST_CFG 0x4C741C8\n\n#define mmPSOC_RESET_CONF_PLL_L_WD_RST_CFG 0x4C741CC\n\n#define mmPSOC_RESET_CONF_PLL_L_MNL_RST_CFG 0x4C741D0\n\n#define mmPSOC_RESET_CONF_PLL_L_FLR_RST_CFG 0x4C741D4\n\n#define mmPSOC_RESET_CONF_PLL_L_ECC_DERR_RST_CFG 0x4C741D8\n\n#define mmPSOC_RESET_CONF_PLL_L_SW_RST_CFG 0x4C741DC\n\n#define mmPSOC_RESET_CONF_PLL_H_PRSTN_RST_CFG 0x4C741E0\n\n#define mmPSOC_RESET_CONF_PLL_H_SOFT_RST_CFG 0x4C741E4\n\n#define mmPSOC_RESET_CONF_PLL_H_FW_RST_CFG 0x4C741E8\n\n#define mmPSOC_RESET_CONF_PLL_H_WD_RST_CFG 0x4C741EC\n\n#define mmPSOC_RESET_CONF_PLL_H_MNL_RST_CFG 0x4C741F0\n\n#define mmPSOC_RESET_CONF_PLL_H_FLR_RST_CFG 0x4C741F4\n\n#define mmPSOC_RESET_CONF_PLL_H_ECC_DERR_RST_CFG 0x4C741F8\n\n#define mmPSOC_RESET_CONF_PLL_H_SW_RST_CFG 0x4C741FC\n\n#define mmPSOC_RESET_CONF_MME_EUS_PRSTN_RST_CFG 0x4C74200\n\n#define mmPSOC_RESET_CONF_MME_EUS_SOFT_RST_CFG 0x4C74204\n\n#define mmPSOC_RESET_CONF_MME_EUS_FW_RST_CFG 0x4C74208\n\n#define mmPSOC_RESET_CONF_MME_EUS_WD_RST_CFG 0x4C7420C\n\n#define mmPSOC_RESET_CONF_MME_EUS_MNL_RST_CFG 0x4C74210\n\n#define mmPSOC_RESET_CONF_MME_EUS_FLR_RST_CFG 0x4C74214\n\n#define mmPSOC_RESET_CONF_MME_EUS_ECC_DERR_RST_CFG 0x4C74218\n\n#define mmPSOC_RESET_CONF_MME_EUS_SW_RST_CFG 0x4C7421C\n\n#define mmPSOC_RESET_CONF_MSS_CLS_PRSTN_RST_CFG 0x4C74220\n\n#define mmPSOC_RESET_CONF_MSS_CLS_SOFT_RST_CFG 0x4C74224\n\n#define mmPSOC_RESET_CONF_MSS_CLS_FW_RST_CFG 0x4C74228\n\n#define mmPSOC_RESET_CONF_MSS_CLS_WD_RST_CFG 0x4C7422C\n\n#define mmPSOC_RESET_CONF_MSS_CLS_MNL_RST_CFG 0x4C74230\n\n#define mmPSOC_RESET_CONF_MSS_CLS_FLR_RST_CFG 0x4C74234\n\n#define mmPSOC_RESET_CONF_MSS_CLS_ECC_DERR_RST_CFG 0x4C74238\n\n#define mmPSOC_RESET_CONF_MSS_CLS_SW_RST_CFG 0x4C7423C\n\n#define mmPSOC_RESET_CONF_TPC_PRSTN_RST_CFG 0x4C74240\n\n#define mmPSOC_RESET_CONF_TPC_SOFT_RST_CFG 0x4C74244\n\n#define mmPSOC_RESET_CONF_TPC_FW_RST_CFG 0x4C74248\n\n#define mmPSOC_RESET_CONF_TPC_WD_RST_CFG 0x4C7424C\n\n#define mmPSOC_RESET_CONF_TPC_MNL_RST_CFG 0x4C74250\n\n#define mmPSOC_RESET_CONF_TPC_FLR_RST_CFG 0x4C74254\n\n#define mmPSOC_RESET_CONF_TPC_ECC_DERR_RST_CFG 0x4C74258\n\n#define mmPSOC_RESET_CONF_TPC_SW_RST_CFG 0x4C7425C\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_PRSTN_RST_CFG 0x4C74260\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_SOFT_RST_CFG 0x4C74264\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_FW_RST_CFG 0x4C74268\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_WD_RST_CFG 0x4C7426C\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_MNL_RST_CFG 0x4C74270\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_FLR_RST_CFG 0x4C74274\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_ECC_DERR_RST_CFG 0x4C74278\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_SW_RST_CFG 0x4C7427C\n\n#define mmPSOC_RESET_CONF_XBAR_PRSTN_RST_CFG 0x4C74280\n\n#define mmPSOC_RESET_CONF_XBAR_SOFT_RST_CFG 0x4C74284\n\n#define mmPSOC_RESET_CONF_XBAR_FW_RST_CFG 0x4C74288\n\n#define mmPSOC_RESET_CONF_XBAR_WD_RST_CFG 0x4C7428C\n\n#define mmPSOC_RESET_CONF_XBAR_MNL_RST_CFG 0x4C74290\n\n#define mmPSOC_RESET_CONF_XBAR_FLR_RST_CFG 0x4C74294\n\n#define mmPSOC_RESET_CONF_XBAR_ECC_DERR_RST_CFG 0x4C74298\n\n#define mmPSOC_RESET_CONF_XBAR_SW_RST_CFG 0x4C7429C\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_PRSTN_RST_CFG 0x4C742A0\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_SOFT_RST_CFG 0x4C742A4\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_FW_RST_CFG 0x4C742A8\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_WD_RST_CFG 0x4C742AC\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_MNL_RST_CFG 0x4C742B0\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_FLR_RST_CFG 0x4C742B4\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_ECC_DERR_RST_CFG 0x4C742B8\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_SW_RST_CFG 0x4C742BC\n\n#define mmPSOC_RESET_CONF_DDMA_PRSTN_RST_CFG 0x4C742C0\n\n#define mmPSOC_RESET_CONF_DDMA_SOFT_RST_CFG 0x4C742C4\n\n#define mmPSOC_RESET_CONF_DDMA_FW_RST_CFG 0x4C742C8\n\n#define mmPSOC_RESET_CONF_DDMA_WD_RST_CFG 0x4C742CC\n\n#define mmPSOC_RESET_CONF_DDMA_MNL_RST_CFG 0x4C742D0\n\n#define mmPSOC_RESET_CONF_DDMA_FLR_RST_CFG 0x4C742D4\n\n#define mmPSOC_RESET_CONF_DDMA_ECC_DERR_RST_CFG 0x4C742D8\n\n#define mmPSOC_RESET_CONF_DDMA_SW_RST_CFG 0x4C742DC\n\n#define mmPSOC_RESET_CONF_KDMA_PRSTN_RST_CFG 0x4C742E0\n\n#define mmPSOC_RESET_CONF_KDMA_SOFT_RST_CFG 0x4C742E4\n\n#define mmPSOC_RESET_CONF_KDMA_FW_RST_CFG 0x4C742E8\n\n#define mmPSOC_RESET_CONF_KDMA_WD_RST_CFG 0x4C742EC\n\n#define mmPSOC_RESET_CONF_KDMA_MNL_RST_CFG 0x4C742F0\n\n#define mmPSOC_RESET_CONF_KDMA_FLR_RST_CFG 0x4C742F4\n\n#define mmPSOC_RESET_CONF_KDMA_ECC_DERR_RST_CFG 0x4C742F8\n\n#define mmPSOC_RESET_CONF_KDMA_SW_RST_CFG 0x4C742FC\n\n#define mmPSOC_RESET_CONF_PDMA_PRSTN_RST_CFG 0x4C74300\n\n#define mmPSOC_RESET_CONF_PDMA_SOFT_RST_CFG 0x4C74304\n\n#define mmPSOC_RESET_CONF_PDMA_FW_RST_CFG 0x4C74308\n\n#define mmPSOC_RESET_CONF_PDMA_WD_RST_CFG 0x4C7430C\n\n#define mmPSOC_RESET_CONF_PDMA_MNL_RST_CFG 0x4C74310\n\n#define mmPSOC_RESET_CONF_PDMA_FLR_RST_CFG 0x4C74314\n\n#define mmPSOC_RESET_CONF_PDMA_ECC_DERR_RST_CFG 0x4C74318\n\n#define mmPSOC_RESET_CONF_PDMA_SW_RST_CFG 0x4C7431C\n\n#define mmPSOC_RESET_CONF_ARC_SS_PRSTN_RST_CFG 0x4C74320\n\n#define mmPSOC_RESET_CONF_ARC_SS_SOFT_RST_CFG 0x4C74324\n\n#define mmPSOC_RESET_CONF_ARC_SS_FW_RST_CFG 0x4C74328\n\n#define mmPSOC_RESET_CONF_ARC_SS_WD_RST_CFG 0x4C7432C\n\n#define mmPSOC_RESET_CONF_ARC_SS_MNL_RST_CFG 0x4C74330\n\n#define mmPSOC_RESET_CONF_ARC_SS_FLR_RST_CFG 0x4C74334\n\n#define mmPSOC_RESET_CONF_ARC_SS_ECC_DERR_RST_CFG 0x4C74338\n\n#define mmPSOC_RESET_CONF_ARC_SS_SW_RST_CFG 0x4C7433C\n\n#define mmPSOC_RESET_CONF_ROTATOR_PRSTN_RST_CFG 0x4C74340\n\n#define mmPSOC_RESET_CONF_ROTATOR_SOFT_RST_CFG 0x4C74344\n\n#define mmPSOC_RESET_CONF_ROTATOR_FW_RST_CFG 0x4C74348\n\n#define mmPSOC_RESET_CONF_ROTATOR_WD_RST_CFG 0x4C7434C\n\n#define mmPSOC_RESET_CONF_ROTATOR_MNL_RST_CFG 0x4C74350\n\n#define mmPSOC_RESET_CONF_ROTATOR_FLR_RST_CFG 0x4C74354\n\n#define mmPSOC_RESET_CONF_ROTATOR_ECC_DERR_RST_CFG 0x4C74358\n\n#define mmPSOC_RESET_CONF_ROTATOR_SW_RST_CFG 0x4C7435C\n\n#define mmPSOC_RESET_CONF_SM_PRSTN_RST_CFG 0x4C74360\n\n#define mmPSOC_RESET_CONF_SM_SOFT_RST_CFG 0x4C74364\n\n#define mmPSOC_RESET_CONF_SM_FW_RST_CFG 0x4C74368\n\n#define mmPSOC_RESET_CONF_SM_WD_RST_CFG 0x4C7436C\n\n#define mmPSOC_RESET_CONF_SM_MNL_RST_CFG 0x4C74370\n\n#define mmPSOC_RESET_CONF_SM_FLR_RST_CFG 0x4C74374\n\n#define mmPSOC_RESET_CONF_SM_ECC_DERR_RST_CFG 0x4C74378\n\n#define mmPSOC_RESET_CONF_SM_SW_RST_CFG 0x4C7437C\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_PRSTN_RST_CFG 0x4C74380\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_SOFT_RST_CFG 0x4C74384\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_FW_RST_CFG 0x4C74388\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_WD_RST_CFG 0x4C7438C\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_MNL_RST_CFG 0x4C74390\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_FLR_RST_CFG 0x4C74394\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_ECC_DERR_RST_CFG 0x4C74398\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_SW_RST_CFG 0x4C7439C\n\n#define mmPSOC_RESET_CONF_HBM_MC_PRSTN_RST_CFG 0x4C743A0\n\n#define mmPSOC_RESET_CONF_HBM_MC_SOFT_RST_CFG 0x4C743A4\n\n#define mmPSOC_RESET_CONF_HBM_MC_FW_RST_CFG 0x4C743A8\n\n#define mmPSOC_RESET_CONF_HBM_MC_WD_RST_CFG 0x4C743AC\n\n#define mmPSOC_RESET_CONF_HBM_MC_MNL_RST_CFG 0x4C743B0\n\n#define mmPSOC_RESET_CONF_HBM_MC_FLR_RST_CFG 0x4C743B4\n\n#define mmPSOC_RESET_CONF_HBM_MC_ECC_DERR_RST_CFG 0x4C743B8\n\n#define mmPSOC_RESET_CONF_HBM_MC_SW_RST_CFG 0x4C743BC\n\n#define mmPSOC_RESET_CONF_NIC_PRSTN_RST_CFG 0x4C743C0\n\n#define mmPSOC_RESET_CONF_NIC_SOFT_RST_CFG 0x4C743C4\n\n#define mmPSOC_RESET_CONF_NIC_FW_RST_CFG 0x4C743C8\n\n#define mmPSOC_RESET_CONF_NIC_WD_RST_CFG 0x4C743CC\n\n#define mmPSOC_RESET_CONF_NIC_MNL_RST_CFG 0x4C743D0\n\n#define mmPSOC_RESET_CONF_NIC_FLR_RST_CFG 0x4C743D4\n\n#define mmPSOC_RESET_CONF_NIC_ECC_DERR_RST_CFG 0x4C743D8\n\n#define mmPSOC_RESET_CONF_NIC_SW_RST_CFG 0x4C743DC\n\n#define mmPSOC_RESET_CONF_NIC_PRT_PRSTN_RST_CFG 0x4C743E0\n\n#define mmPSOC_RESET_CONF_NIC_PRT_SOFT_RST_CFG 0x4C743E4\n\n#define mmPSOC_RESET_CONF_NIC_PRT_FW_RST_CFG 0x4C743E8\n\n#define mmPSOC_RESET_CONF_NIC_PRT_WD_RST_CFG 0x4C743EC\n\n#define mmPSOC_RESET_CONF_NIC_PRT_MNL_RST_CFG 0x4C743F0\n\n#define mmPSOC_RESET_CONF_NIC_PRT_FLR_RST_CFG 0x4C743F4\n\n#define mmPSOC_RESET_CONF_NIC_PRT_ECC_DERR_RST_CFG 0x4C743F8\n\n#define mmPSOC_RESET_CONF_NIC_PRT_SW_RST_CFG 0x4C743FC\n\n#define mmPSOC_RESET_CONF_NIC_CH_PRSTN_RST_CFG 0x4C74400\n\n#define mmPSOC_RESET_CONF_NIC_CH_SOFT_RST_CFG 0x4C74404\n\n#define mmPSOC_RESET_CONF_NIC_CH_FW_RST_CFG 0x4C74408\n\n#define mmPSOC_RESET_CONF_NIC_CH_WD_RST_CFG 0x4C7440C\n\n#define mmPSOC_RESET_CONF_NIC_CH_MNL_RST_CFG 0x4C74410\n\n#define mmPSOC_RESET_CONF_NIC_CH_FLR_RST_CFG 0x4C74414\n\n#define mmPSOC_RESET_CONF_NIC_CH_ECC_DERR_RST_CFG 0x4C74418\n\n#define mmPSOC_RESET_CONF_NIC_CH_SW_RST_CFG 0x4C7441C\n\n#define mmPSOC_RESET_CONF_SOFT_RST 0x4C74800\n\n#define mmPSOC_RESET_CONF_SW_ALL_RST 0x4C74804\n\n#define mmPSOC_RESET_CONF_UNIT_RST_N 0x4C74808\n\n#define mmPSOC_RESET_CONF_PSOC_UNIT_RST 0x4C7480C\n\n#define mmPSOC_RESET_CONF_CPU_UNIT_RST 0x4C74810\n\n#define mmPSOC_RESET_CONF_ARC_UNIT_RST 0x4C74814\n\n#define mmPSOC_RESET_CONF_SIF_UNIT_RST 0x4C74818\n\n#define mmPSOC_RESET_CONF_SRAM_UNIT_RST 0x4C7481C\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_UNIT_RST 0x4C74820\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_UNIT_RST 0x4C74824\n\n#define mmPSOC_RESET_CONF_PCIE_IF_UNIT_RST 0x4C74828\n\n#define mmPSOC_RESET_CONF_TPC_DIV_UNIT_RST 0x4C7482C\n\n#define mmPSOC_RESET_CONF_HBM_DIV_UNIT_RST 0x4C74830\n\n#define mmPSOC_RESET_CONF_PMMU_UNIT_RST 0x4C74834\n\n#define mmPSOC_RESET_CONF_PM_UNIT_RST 0x4C74838\n\n#define mmPSOC_RESET_CONF_TS_UNIT_RST 0x4C7483C\n\n#define mmPSOC_RESET_CONF_TS_IF_UNIT_RST 0x4C74840\n\n#define mmPSOC_RESET_CONF_PLL_L_UNIT_RST 0x4C74844\n\n#define mmPSOC_RESET_CONF_PLL_H_UNIT_RST 0x4C74848\n\n#define mmPSOC_RESET_CONF_MME_EUS_UNIT_RST 0x4C7484C\n\n#define mmPSOC_RESET_CONF_MSS_CLS_UNIT_RST 0x4C74850\n\n#define mmPSOC_RESET_CONF_TPC_UNIT_RST 0x4C74854\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_UNIT_RST 0x4C74858\n\n#define mmPSOC_RESET_CONF_XBAR_UNIT_RST 0x4C7485C\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_UNIT_RST 0x4C74860\n\n#define mmPSOC_RESET_CONF_DDMA_UNIT_RST 0x4C74864\n\n#define mmPSOC_RESET_CONF_KDMA_UNIT_RST 0x4C74868\n\n#define mmPSOC_RESET_CONF_PDMA_UNIT_RST 0x4C7486C\n\n#define mmPSOC_RESET_CONF_ARC_SS_UNIT_RST 0x4C74870\n\n#define mmPSOC_RESET_CONF_ROTATOR_UNIT_RST 0x4C74874\n\n#define mmPSOC_RESET_CONF_SM_UNIT_RST 0x4C74878\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_UNIT_RST 0x4C7487C\n\n#define mmPSOC_RESET_CONF_HBM_MC_UNIT_RST 0x4C74880\n\n#define mmPSOC_RESET_CONF_NIC_UNIT_RST 0x4C74884\n\n#define mmPSOC_RESET_CONF_NIC_PRT_UNIT_RST 0x4C74888\n\n#define mmPSOC_RESET_CONF_NIC_CH_UNIT_RST 0x4C7488C\n\n#define mmPSOC_RESET_CONF_PSOC_0_CLK_RST_CTRL 0x4C74B00\n\n#define mmPSOC_RESET_CONF_CPU_0_CLK_RST_CTRL 0x4C74B04\n\n#define mmPSOC_RESET_CONF_ARC_0_CLK_RST_CTRL 0x4C74B08\n\n#define mmPSOC_RESET_CONF_ARC_1_CLK_RST_CTRL 0x4C74B0C\n\n#define mmPSOC_RESET_CONF_SIF_0_CLK_RST_CTRL 0x4C74B10\n\n#define mmPSOC_RESET_CONF_SIF_1_CLK_RST_CTRL 0x4C74B14\n\n#define mmPSOC_RESET_CONF_SIF_2_CLK_RST_CTRL 0x4C74B18\n\n#define mmPSOC_RESET_CONF_SIF_3_CLK_RST_CTRL 0x4C74B1C\n\n#define mmPSOC_RESET_CONF_SRAM_0_CLK_RST_CTRL 0x4C74B20\n\n#define mmPSOC_RESET_CONF_SRAM_1_CLK_RST_CTRL 0x4C74B24\n\n#define mmPSOC_RESET_CONF_SRAM_2_CLK_RST_CTRL 0x4C74B28\n\n#define mmPSOC_RESET_CONF_SRAM_3_CLK_RST_CTRL 0x4C74B2C\n\n#define mmPSOC_RESET_CONF_PCIE_CTRL_0_CLK_RST_CTRL 0x4C74B30\n\n#define mmPSOC_RESET_CONF_PCIE_PHY_CFG_0_CLK_RST_CTRL 0x4C74B34\n\n#define mmPSOC_RESET_CONF_PCIE_IF_0_CLK_RST_CTRL 0x4C74B38\n\n#define mmPSOC_RESET_CONF_TPC_DIV_0_CLK_RST_CTRL 0x4C74B3C\n\n#define mmPSOC_RESET_CONF_TPC_DIV_1_CLK_RST_CTRL 0x4C74B40\n\n#define mmPSOC_RESET_CONF_TPC_DIV_2_CLK_RST_CTRL 0x4C74B44\n\n#define mmPSOC_RESET_CONF_TPC_DIV_3_CLK_RST_CTRL 0x4C74B48\n\n#define mmPSOC_RESET_CONF_TPC_DIV_4_CLK_RST_CTRL 0x4C74B4C\n\n#define mmPSOC_RESET_CONF_HBM_DIV_0_CLK_RST_CTRL 0x4C74B50\n\n#define mmPSOC_RESET_CONF_HBM_DIV_1_CLK_RST_CTRL 0x4C74B54\n\n#define mmPSOC_RESET_CONF_HBM_DIV_2_CLK_RST_CTRL 0x4C74B58\n\n#define mmPSOC_RESET_CONF_HBM_DIV_3_CLK_RST_CTRL 0x4C74B5C\n\n#define mmPSOC_RESET_CONF_HBM_DIV_4_CLK_RST_CTRL 0x4C74B60\n\n#define mmPSOC_RESET_CONF_HBM_DIV_5_CLK_RST_CTRL 0x4C74B64\n\n#define mmPSOC_RESET_CONF_PMMU_0_CLK_RST_CTRL 0x4C74B68\n\n#define mmPSOC_RESET_CONF_PM_0_CLK_RST_CTRL 0x4C74B6C\n\n#define mmPSOC_RESET_CONF_PM_1_CLK_RST_CTRL 0x4C74B70\n\n#define mmPSOC_RESET_CONF_PM_2_CLK_RST_CTRL 0x4C74B74\n\n#define mmPSOC_RESET_CONF_PM_3_CLK_RST_CTRL 0x4C74B78\n\n#define mmPSOC_RESET_CONF_TS_0_CLK_RST_CTRL 0x4C74B7C\n\n#define mmPSOC_RESET_CONF_TS_1_CLK_RST_CTRL 0x4C74B80\n\n#define mmPSOC_RESET_CONF_TS_2_CLK_RST_CTRL 0x4C74B84\n\n#define mmPSOC_RESET_CONF_TS_3_CLK_RST_CTRL 0x4C74B88\n\n#define mmPSOC_RESET_CONF_TS_IF_0_CLK_RST_CTRL 0x4C74B8C\n\n#define mmPSOC_RESET_CONF_TS_IF_1_CLK_RST_CTRL 0x4C74B90\n\n#define mmPSOC_RESET_CONF_TS_IF_2_CLK_RST_CTRL 0x4C74B94\n\n#define mmPSOC_RESET_CONF_TS_IF_3_CLK_RST_CTRL 0x4C74B98\n\n#define mmPSOC_RESET_CONF_PLL_L_0_CLK_RST_CTRL 0x4C74B9C\n\n#define mmPSOC_RESET_CONF_PLL_L_1_CLK_RST_CTRL 0x4C74BA0\n\n#define mmPSOC_RESET_CONF_PLL_L_2_CLK_RST_CTRL 0x4C74BA4\n\n#define mmPSOC_RESET_CONF_PLL_L_3_CLK_RST_CTRL 0x4C74BA8\n\n#define mmPSOC_RESET_CONF_PLL_L_4_CLK_RST_CTRL 0x4C74BAC\n\n#define mmPSOC_RESET_CONF_PLL_L_5_CLK_RST_CTRL 0x4C74BB0\n\n#define mmPSOC_RESET_CONF_PLL_L_6_CLK_RST_CTRL 0x4C74BB4\n\n#define mmPSOC_RESET_CONF_PLL_L_7_CLK_RST_CTRL 0x4C74BB8\n\n#define mmPSOC_RESET_CONF_PLL_L_8_CLK_RST_CTRL 0x4C74BBC\n\n#define mmPSOC_RESET_CONF_PLL_L_9_CLK_RST_CTRL 0x4C74BC0\n\n#define mmPSOC_RESET_CONF_PLL_L_10_CLK_RST_CTRL 0x4C74BC4\n\n#define mmPSOC_RESET_CONF_PLL_L_11_CLK_RST_CTRL 0x4C74BC8\n\n#define mmPSOC_RESET_CONF_PLL_L_12_CLK_RST_CTRL 0x4C74BCC\n\n#define mmPSOC_RESET_CONF_PLL_L_13_CLK_RST_CTRL 0x4C74BD0\n\n#define mmPSOC_RESET_CONF_PLL_L_14_CLK_RST_CTRL 0x4C74BD4\n\n#define mmPSOC_RESET_CONF_PLL_L_15_CLK_RST_CTRL 0x4C74BD8\n\n#define mmPSOC_RESET_CONF_PLL_L_16_CLK_RST_CTRL 0x4C74BDC\n\n#define mmPSOC_RESET_CONF_PLL_L_17_CLK_RST_CTRL 0x4C74BE0\n\n#define mmPSOC_RESET_CONF_PLL_L_18_CLK_RST_CTRL 0x4C74BE4\n\n#define mmPSOC_RESET_CONF_PLL_L_19_CLK_RST_CTRL 0x4C74BE8\n\n#define mmPSOC_RESET_CONF_PLL_L_20_CLK_RST_CTRL 0x4C74BEC\n\n#define mmPSOC_RESET_CONF_PLL_L_21_CLK_RST_CTRL 0x4C74BF0\n\n#define mmPSOC_RESET_CONF_PLL_L_22_CLK_RST_CTRL 0x4C74BF4\n\n#define mmPSOC_RESET_CONF_PLL_L_23_CLK_RST_CTRL 0x4C74BF8\n\n#define mmPSOC_RESET_CONF_PLL_L_24_CLK_RST_CTRL 0x4C74BFC\n\n#define mmPSOC_RESET_CONF_PLL_L_25_CLK_RST_CTRL 0x4C74C00\n\n#define mmPSOC_RESET_CONF_PLL_L_26_CLK_RST_CTRL 0x4C74C04\n\n#define mmPSOC_RESET_CONF_PLL_L_27_CLK_RST_CTRL 0x4C74C08\n\n#define mmPSOC_RESET_CONF_PLL_L_28_CLK_RST_CTRL 0x4C74C0C\n\n#define mmPSOC_RESET_CONF_PLL_L_29_CLK_RST_CTRL 0x4C74C10\n\n#define mmPSOC_RESET_CONF_PLL_L_30_CLK_RST_CTRL 0x4C74C14\n\n#define mmPSOC_RESET_CONF_PLL_L_31_CLK_RST_CTRL 0x4C74C18\n\n#define mmPSOC_RESET_CONF_PLL_H_0_CLK_RST_CTRL 0x4C74C1C\n\n#define mmPSOC_RESET_CONF_PLL_H_1_CLK_RST_CTRL 0x4C74C20\n\n#define mmPSOC_RESET_CONF_MME_EUS_0_CLK_RST_CTRL 0x4C74C24\n\n#define mmPSOC_RESET_CONF_MME_EUS_1_CLK_RST_CTRL 0x4C74C28\n\n#define mmPSOC_RESET_CONF_MME_EUS_2_CLK_RST_CTRL 0x4C74C2C\n\n#define mmPSOC_RESET_CONF_MME_EUS_3_CLK_RST_CTRL 0x4C74C30\n\n#define mmPSOC_RESET_CONF_MSS_CLS_0_CLK_RST_CTRL 0x4C74C34\n\n#define mmPSOC_RESET_CONF_MSS_CLS_1_CLK_RST_CTRL 0x4C74C38\n\n#define mmPSOC_RESET_CONF_MSS_CLS_2_CLK_RST_CTRL 0x4C74C3C\n\n#define mmPSOC_RESET_CONF_MSS_CLS_3_CLK_RST_CTRL 0x4C74C40\n\n#define mmPSOC_RESET_CONF_TPC_0_CLK_RST_CTRL 0x4C74C44\n\n#define mmPSOC_RESET_CONF_TPC_1_CLK_RST_CTRL 0x4C74C48\n\n#define mmPSOC_RESET_CONF_TPC_2_CLK_RST_CTRL 0x4C74C4C\n\n#define mmPSOC_RESET_CONF_TPC_3_CLK_RST_CTRL 0x4C74C50\n\n#define mmPSOC_RESET_CONF_TPC_4_CLK_RST_CTRL 0x4C74C54\n\n#define mmPSOC_RESET_CONF_TPC_5_CLK_RST_CTRL 0x4C74C58\n\n#define mmPSOC_RESET_CONF_TPC_6_CLK_RST_CTRL 0x4C74C5C\n\n#define mmPSOC_RESET_CONF_TPC_7_CLK_RST_CTRL 0x4C74C60\n\n#define mmPSOC_RESET_CONF_TPC_8_CLK_RST_CTRL 0x4C74C64\n\n#define mmPSOC_RESET_CONF_TPC_9_CLK_RST_CTRL 0x4C74C68\n\n#define mmPSOC_RESET_CONF_TPC_10_CLK_RST_CTRL 0x4C74C6C\n\n#define mmPSOC_RESET_CONF_TPC_11_CLK_RST_CTRL 0x4C74C70\n\n#define mmPSOC_RESET_CONF_TPC_12_CLK_RST_CTRL 0x4C74C74\n\n#define mmPSOC_RESET_CONF_TPC_13_CLK_RST_CTRL 0x4C74C78\n\n#define mmPSOC_RESET_CONF_TPC_14_CLK_RST_CTRL 0x4C74C7C\n\n#define mmPSOC_RESET_CONF_TPC_15_CLK_RST_CTRL 0x4C74C80\n\n#define mmPSOC_RESET_CONF_TPC_16_CLK_RST_CTRL 0x4C74C84\n\n#define mmPSOC_RESET_CONF_TPC_17_CLK_RST_CTRL 0x4C74C88\n\n#define mmPSOC_RESET_CONF_TPC_18_CLK_RST_CTRL 0x4C74C8C\n\n#define mmPSOC_RESET_CONF_TPC_19_CLK_RST_CTRL 0x4C74C90\n\n#define mmPSOC_RESET_CONF_TPC_20_CLK_RST_CTRL 0x4C74C94\n\n#define mmPSOC_RESET_CONF_TPC_21_CLK_RST_CTRL 0x4C74C98\n\n#define mmPSOC_RESET_CONF_TPC_22_CLK_RST_CTRL 0x4C74C9C\n\n#define mmPSOC_RESET_CONF_TPC_23_CLK_RST_CTRL 0x4C74CA0\n\n#define mmPSOC_RESET_CONF_TPC_24_CLK_RST_CTRL 0x4C74CA4\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_0_CLK_RST_CTRL 0x4C74CA8\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_1_CLK_RST_CTRL 0x4C74CAC\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_2_CLK_RST_CTRL 0x4C74CB0\n\n#define mmPSOC_RESET_CONF_HIF_HMMU_3_CLK_RST_CTRL 0x4C74CB4\n\n#define mmPSOC_RESET_CONF_XBAR_0_CLK_RST_CTRL 0x4C74CB8\n\n#define mmPSOC_RESET_CONF_XBAR_1_CLK_RST_CTRL 0x4C74CBC\n\n#define mmPSOC_RESET_CONF_XBAR_2_CLK_RST_CTRL 0x4C74CC0\n\n#define mmPSOC_RESET_CONF_XBAR_3_CLK_RST_CTRL 0x4C74CC4\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_0_CLK_RST_CTRL 0x4C74CC8\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_1_CLK_RST_CTRL 0x4C74CCC\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_2_CLK_RST_CTRL 0x4C74CD0\n\n#define mmPSOC_RESET_CONF_SFT_XFT_TFT_3_CLK_RST_CTRL 0x4C74CD4\n\n#define mmPSOC_RESET_CONF_DDMA_0_CLK_RST_CTRL 0x4C74CD8\n\n#define mmPSOC_RESET_CONF_DDMA_1_CLK_RST_CTRL 0x4C74CDC\n\n#define mmPSOC_RESET_CONF_DDMA_2_CLK_RST_CTRL 0x4C74CE0\n\n#define mmPSOC_RESET_CONF_DDMA_3_CLK_RST_CTRL 0x4C74CE4\n\n#define mmPSOC_RESET_CONF_DDMA_4_CLK_RST_CTRL 0x4C74CE8\n\n#define mmPSOC_RESET_CONF_DDMA_5_CLK_RST_CTRL 0x4C74CEC\n\n#define mmPSOC_RESET_CONF_DDMA_6_CLK_RST_CTRL 0x4C74CF0\n\n#define mmPSOC_RESET_CONF_DDMA_7_CLK_RST_CTRL 0x4C74CF4\n\n#define mmPSOC_RESET_CONF_KDMA_0_CLK_RST_CTRL 0x4C74CF8\n\n#define mmPSOC_RESET_CONF_PDMA_0_CLK_RST_CTRL 0x4C74CFC\n\n#define mmPSOC_RESET_CONF_PDMA_1_CLK_RST_CTRL 0x4C74D00\n\n#define mmPSOC_RESET_CONF_ARC_SS_0_CLK_RST_CTRL 0x4C74D04\n\n#define mmPSOC_RESET_CONF_ARC_SS_1_CLK_RST_CTRL 0x4C74D08\n\n#define mmPSOC_RESET_CONF_ARC_SS_2_CLK_RST_CTRL 0x4C74D0C\n\n#define mmPSOC_RESET_CONF_ARC_SS_3_CLK_RST_CTRL 0x4C74D10\n\n#define mmPSOC_RESET_CONF_ARC_SS_4_CLK_RST_CTRL 0x4C74D14\n\n#define mmPSOC_RESET_CONF_ROTATOR_0_CLK_RST_CTRL 0x4C74D18\n\n#define mmPSOC_RESET_CONF_ROTATOR_1_CLK_RST_CTRL 0x4C74D1C\n\n#define mmPSOC_RESET_CONF_SM_0_CLK_RST_CTRL 0x4C74D20\n\n#define mmPSOC_RESET_CONF_SM_1_CLK_RST_CTRL 0x4C74D24\n\n#define mmPSOC_RESET_CONF_SM_2_CLK_RST_CTRL 0x4C74D28\n\n#define mmPSOC_RESET_CONF_SM_3_CLK_RST_CTRL 0x4C74D2C\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_0_CLK_RST_CTRL 0x4C74D30\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_1_CLK_RST_CTRL 0x4C74D34\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_2_CLK_RST_CTRL 0x4C74D38\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_3_CLK_RST_CTRL 0x4C74D3C\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_4_CLK_RST_CTRL 0x4C74D40\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_5_CLK_RST_CTRL 0x4C74D44\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_6_CLK_RST_CTRL 0x4C74D48\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_7_CLK_RST_CTRL 0x4C74D4C\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_8_CLK_RST_CTRL 0x4C74D50\n\n#define mmPSOC_RESET_CONF_VIDEO_DEC_9_CLK_RST_CTRL 0x4C74D54\n\n#define mmPSOC_RESET_CONF_HBM_MC_0_CLK_RST_CTRL 0x4C74D58\n\n#define mmPSOC_RESET_CONF_HBM_MC_1_CLK_RST_CTRL 0x4C74D5C\n\n#define mmPSOC_RESET_CONF_HBM_MC_2_CLK_RST_CTRL 0x4C74D60\n\n#define mmPSOC_RESET_CONF_HBM_MC_3_CLK_RST_CTRL 0x4C74D64\n\n#define mmPSOC_RESET_CONF_HBM_MC_4_CLK_RST_CTRL 0x4C74D68\n\n#define mmPSOC_RESET_CONF_HBM_MC_5_CLK_RST_CTRL 0x4C74D6C\n\n#define mmPSOC_RESET_CONF_NIC_0_CLK_RST_CTRL 0x4C74D70\n\n#define mmPSOC_RESET_CONF_NIC_1_CLK_RST_CTRL 0x4C74D74\n\n#define mmPSOC_RESET_CONF_NIC_2_CLK_RST_CTRL 0x4C74D78\n\n#define mmPSOC_RESET_CONF_NIC_3_CLK_RST_CTRL 0x4C74D7C\n\n#define mmPSOC_RESET_CONF_NIC_4_CLK_RST_CTRL 0x4C74D80\n\n#define mmPSOC_RESET_CONF_NIC_5_CLK_RST_CTRL 0x4C74D84\n\n#define mmPSOC_RESET_CONF_NIC_6_CLK_RST_CTRL 0x4C74D88\n\n#define mmPSOC_RESET_CONF_NIC_7_CLK_RST_CTRL 0x4C74D8C\n\n#define mmPSOC_RESET_CONF_NIC_8_CLK_RST_CTRL 0x4C74D90\n\n#define mmPSOC_RESET_CONF_NIC_9_CLK_RST_CTRL 0x4C74D94\n\n#define mmPSOC_RESET_CONF_NIC_10_CLK_RST_CTRL 0x4C74D98\n\n#define mmPSOC_RESET_CONF_NIC_11_CLK_RST_CTRL 0x4C74D9C\n\n#define mmPSOC_RESET_CONF_NIC_PRT_0_CLK_RST_CTRL 0x4C74DA0\n\n#define mmPSOC_RESET_CONF_NIC_PRT_1_CLK_RST_CTRL 0x4C74DA4\n\n#define mmPSOC_RESET_CONF_NIC_PRT_2_CLK_RST_CTRL 0x4C74DA8\n\n#define mmPSOC_RESET_CONF_NIC_PRT_3_CLK_RST_CTRL 0x4C74DAC\n\n#define mmPSOC_RESET_CONF_NIC_PRT_4_CLK_RST_CTRL 0x4C74DB0\n\n#define mmPSOC_RESET_CONF_NIC_PRT_5_CLK_RST_CTRL 0x4C74DB4\n\n#define mmPSOC_RESET_CONF_NIC_PRT_6_CLK_RST_CTRL 0x4C74DB8\n\n#define mmPSOC_RESET_CONF_NIC_PRT_7_CLK_RST_CTRL 0x4C74DBC\n\n#define mmPSOC_RESET_CONF_NIC_PRT_8_CLK_RST_CTRL 0x4C74DC0\n\n#define mmPSOC_RESET_CONF_NIC_PRT_9_CLK_RST_CTRL 0x4C74DC4\n\n#define mmPSOC_RESET_CONF_NIC_PRT_10_CLK_RST_CTRL 0x4C74DC8\n\n#define mmPSOC_RESET_CONF_NIC_PRT_11_CLK_RST_CTRL 0x4C74DCC\n\n#define mmPSOC_RESET_CONF_NIC_CH_0_CLK_RST_CTRL 0x4C74DD0\n\n#define mmPSOC_RESET_CONF_NIC_CH_1_CLK_RST_CTRL 0x4C74DD4\n\n#define mmPSOC_RESET_CONF_NIC_CH_2_CLK_RST_CTRL 0x4C74DD8\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}