 2
multicriteria 
三、緣由與目的 
 
近年來隨著電子資訊產業的快速發展以及顧
客講求輕、薄、短、小之消費訴求下，使得半導體
積體電路相關零組件的需求量激增，因而連帶地促
使國內半導體積體電路相關產業的蓬勃發展。值此
之際，許多半導體積體電路製造公司相繼地投入大
量資金於強化生產管理能力、擴充產能、興建十二
吋晶圓廠與提昇製程技術上，藉此來提昇自我的競
爭力。 
整個半導體積體電路晶片的製程，大致上可以
區分為晶圓製造(wafer fabrication)、晶圓針測(wafer 
probe)、封裝(wafer assemble)以及最終測試(final 
testing)等四個步驟，如圖一所示。由於半導體積體
電路晶片製造過程繁複而且製造工廠的設施投資
金額龐大，製造廠商們為了使產能能夠有效地運用
以及提供更高品質的服務水準，因此採取專業分工
或稱為垂直分工的企業運作策略，以期開創新的商
機並且進而在全世界眾多的競爭對手中佔有一席
之地。在此因緣際會與環境條件下，國內的半導體
積體電路產業環境於是演化出具有垂直分工的各
項專業工廠，例如：晶圓代工廠、晶圓針測廠、專
業封裝廠以及專業測試廠。 
半導體積體電路專業測試廠是屬於典型的製
造服務業，被測產品一律均由客戶與上游廠商所提
供。專業測試廠本身則提供測試設備、人員的產能
與測試專業知識，替客戶的產品品質做最後的把關
以及提供測試後的相關分析資訊給客戶作為回饋
改善；除此之外，整個測試產品的週期時間(cycle 
time)也必須加以控制以符合客戶的需求。因此，如
何依據半導體積體電路晶片專業測試廠的生產特
性以及製造環境而做有效的產能分配、訂單交期規
劃與現場機台排程派工方法等課題探討，這是半導
體積體電路晶片專業測試廠生產管理者與相關學
術研究者積極努力的方向之一。 
本計畫主要係探討單一批次加工機器的生產
排程問題，並以半導體積體電路晶片測試廠預燒製
程作為其主要研究對象。半導體體積體電路晶片測
試廠的作業流程一般可以區分為功能測試
(functional test)、預燒製程 (burn in)、打印作業
(marking)、檢腳作業(lead scan)、目視檢驗(visual 
inspection)與包裝/出貨(packing)等項作業。其中預
燒製程所需的設備－烤爐(ovens)即是典型的批次
加工機器，由於批次加工機器的特性為此機器可以
在同一時間內同時加工數個工作，所以在實際的預
燒作業中操作人員乃將數個不同的工作一併放入
爐內進行加工，同時由於不同工作所需加工的時間
不盡然相等，不過為了考量產品品質的因素下，每
一批次在爐子內的加工處理時間會以同一批次內
之最大加工時間作為此批次的加工時間。另外，從
整個半導體積體電路晶片測試廠的生產流程中，預
燒製程所需的加工時間大約 6 至 96 小時，至於其
餘相關製程則只需 1 至 2 小時即可完成，使得預燒
製程成為整個製造流程中的瓶頸作業。因此，發展
一個適當的排程演算法來有效地安排工作在預燒
爐子的加工順序對於整個半導體積體電路晶片測
試廠系統的績效好壞是有極大的影響。 
過去在相關的批次加工機台排程文獻中，絕大
多數只探討諸如所有工作完工時間點(makespan)最
小化、總流程時間(total flow time)最小化或總遲交
時間(total tardiness)最小化之單一評估準則的問
題，並且以此評估準則轉成目標函數藉以作為排程
決策的唯一參考依據。然而在一般的實務應用上，
決策者在評估解決方案時卻往往不只參酌一項評
估準則來制訂決策。在這種狀況下，如果仍然倚靠
只考慮單一評估準則模式下所獲得的生產排程計
畫，儘管在此條件狀況下根據此評估準則所獲得的
生產排程計畫是最佳解，但是對於需要考量其他評
估準則的決策目標而言，此生產排程計畫卻是不見
得也會是最佳解，甚至於可能是一組很差的生產排
程計畫。因此在生產排程計畫問題中，同時將多項
評估準則納入一併考量是有其必要性。本計畫將同
時考量機器產能利用率(utilization)、在製品存貨水
準(work in process, WIP)以及交期績效(due date 
commitment)等目標下的三項評估準則提出可以獲
得最佳解的混合整數規劃模式 (mixed integer 
programming model)，以茲作為驗證與評估求解成
效的基準。由於此問題被證實歸類屬於典型的
NP-Hard 問題，基於求解效率之因素考量，因此本
計畫同時亦提出可以迅速求解的啟發式(heuristic)
演算法；此啟發式演算法乃是以動態規劃法
(dynamic programming)為基礎並配合常用於解決組
合最佳化(combinatorial optimization)問題的基因演
算法(generic algorithm)構成一個混合式的演算方
法，以期能夠迅速有效地獲得較佳的批次加工機台
之生產排程，藉以提供半導體體積體電路晶片測試
廠在制訂預燒製生產程排程計畫時的參考資料。 
 
四、文獻探討 
   
針對半導體體積體電路晶片預燒爐子的排程
問題的相關文獻，大致可區分為兩大類：第一類是
假設工作批所需的板子數均相等[1, 5, 7, 9, 10, 11, 
13, 16]，另一類則假設工作批所需的板子數可能不
同[2, 3, 4, 6, 12, 14, 15]。由於一般專業半導體體積
體電路晶片測試廠其產品來源來自不同客戶，因此
每一工作批中的半導體體積體電路晶片個數不盡
相同，且預燒板子中可置放的半導體體積體電路晶
片數可能也不一樣。因此，假設工作批所需的板子
數不相同比較符合半導體體積體電路晶片預燒作
業的特性。Uzsoy [15]可能是最早提出工作批具有
不同大小的特性，在這篇研究中 Uzsoy 主要探討單
一批次加工機台，並分別針對『最大完工時間』與
『總完工時間』兩種不同的目標函數則提多種啟發
式演算法。Ghazvini 與 Dupont 除了將 Uzsoy [15] 
 4
γ  ：總加權遲交時間的加權係數值 
輔助變數 
kB  ：第 k 個順序加工的批次 
kR  ： 批 次 kB 可 以 進 行 加 工 之 開 始 時 間 ；
{ }ik rMaxR = ； ki BJ ∈ ； Kk ,...,3,2,1=  
kP  ：批次 kB 之加工時間； { }ik pMaxP = ； ki BJ ∈ ；
Kk ,...,3,2,1=  
kC  ：批次 kB 之完工時間； { }ik CMaxC = ； ki BJ ∈ ；
Kk ,...,3,2,1=  
iC  ：工作 iJ 之完工時間； ni ,,3,2,1 L=  
maxC ：所有工作完工時間點；makespan 
iT  ：工作 iJ 之遲交時間； ( )0,iii dCMaxT −= ；
ni ,,3,2,1 L=  
決策變數 
k
ix  ：工作 iJ 是否在批次 kB 進行加工； 
 
⎩⎨
⎧
=
=
otherwisex
BJx
k
i
k
i
k
i
0
1 進行加工在批次工作 ；
ni ,...,3,2,1= ； Kk ,...,3,2,1=  
混合整數規劃模式目標函數 
∑∑ ⋅⋅+⋅⋅+⋅= iiii TwCwCZMin 21max γβα  （1） 
限制式 
「每一個工作只能被指派到一個批次加工的
限制式」 
∑
=
=
K
k
k
iX
1
1     ni ,,3,2,1 L=∀   （2） 
「每個批次加工的預燒板子總額數目必須小
於等於預燒爐子最大可以容納預燒板子數量的限
制式」 
∑
=
≤⋅
n
i
k
ii BXq
1
   Kk ,,3,2,1 L=∀   （3） 
「批次 kB 可以進行加工的開始時間大於等於
批次內工作之最大抵達生產系統釋放時間的限制
式」 
k
ii
k xrR ⋅≥  ni ,,3,2,1 L=∀ ； Kk ,...,3,2,1=  （4） 
「批次 kB 的加工時間大於等於批次內最大的
加工時間的限制式」 
k
ii
k xtP ⋅≥  ni ,,3,2,1 L=∀ ； Kk ,...,3,2,1=  （5） 
「批次 kB 的完工時間必須大於等於當批次之
可以進行加工的開始時間加上當批次之加工時間
的限制式」 
kkk PRC +≥   Kk ,,3,2,1 L=∀   （6） 
「工作
iJ 的完工時間大於等於批次 kB 之完工
時間的限制式」 
k
i
k
i xCC ⋅≥  ni ,,3,2,1 L=∀ ； Kk ,...,3,2,1=  （7） 
「批次 1+kB 可以進行加工的開始時間必須大於
等於批次 kB 的完工時間的限制式」 
kk CR ≥+1   1,,3,2,1 −=∀ Kk L   （8） 
「所有工作完工時間點的限制式」 
iCC ≥max   ni ,,3,2,1 L=∀    （9） 
「工作遲交時間的限制式」 
( )0,iii dCMaxT −≥  ni ,,3,2,1 L=∀   （10） 
依據前面的文獻探討可以得知，單一批次加工
機器之生產排程問是屬於 NP-Hard 的排程問題。本
計畫所提出的混合整數規劃模式是透過 ILOG OPL 
Studio 3.7 最佳化套裝軟體去進行求解，其主要的
目的在於驗證啟發式演算法所得結果的正確性以
及作為評估各種排程演算法求解品質成效的基準。 
當問題工作數目不多時，混合整數規劃模式雖
然可以輕易地求取最佳的排程順序結果，然而當問
題工作數目急遽擴大時，混合整數規劃模式的所使
用之求解 ILOG OPL Studio 3.7 最佳化套裝軟體會
發生無法在可容忍的時間內獲得最佳解或者甚至
於無法求解的狀況。因此，基於求解效率的因素考
量下，有必要發展一個啟發式演算法，藉由其迅速
且有效地特性來獲得滿意可行的排程順序解。 
針對本計畫所探討之批次加工機器的生產排
程問題，基本上必須面臨兩道決策的課題：第一道
課題是如何安排工作進行加工處理的順序；第二道
課題則是如何將已經確定加工處理順序之工作加
以組合成批次。本計畫將依據上述之生產作業環境
與前提假設，並且針對此問題所面臨的兩道課題來
發展啟發式演算法。 
基因演算法 
組合最佳化(combinatorial optimization)的問題
中，基因演算法(genetic algorithm)是一種時常被拿
來作為求解最佳化的通用工具，其理論基礎乃是源
自於 1859 年達爾文的『物種演化』（On the Origin 
of Species by Means of Nature Selection）書中之『物
競天擇，適者生存』的演化與淘汰觀。 
由於基因演算法具有廣泛搜尋的特性以及可
以避免落入局部搜尋陷入局部最佳化泥淖的缺
點，因此有愈來愈多的研究學者也是利用基因演算
法來解決生產排程的問題。過去在批次加工機台的
排程問題文獻中，有許多人是採用基因演算法來作
為達到改變工作順序目的的手法，然後再配合下一
階段之組批演算法以求得最後的排程結果。本計畫
在面臨第一道課題中，如何安排工作進行加工處理
順序的手法也是運用過去廣泛使用之基因演算
法。在此階段中，可以透過基因演算法的複製、境
外移入、交配與突變等運算機制產生各式各樣的排
列組合工作順序。接下來，本計畫所必須解決的第
二道課題則是如何將已經確定加工處理順序之工
作予以組合成批次，然後再依序地安排送交批次加
工機器加以處理。 
過去在實務運用上，時常採取的作法是『滿載
組合成批次』(full batching algorithm)。雖然這種作
法簡單，而且當工作之釋放時間均等於零的條件
下，其排程結果對於某些單一評估準則的結果尚能
接受。不過，當工作的釋放時間不盡然相等時，採
取『滿載組合成批次』的作法並非是一個非常理想
的組批方式，況且考量的評估準則並非只有一個。
因此本計畫將提出一個動態規劃方法來作為如何
組合成批次的工具，此方法是架構在某一給定的工
