N位无符号比较器
===

简介
---
本模块实现了一个N位无符号比较器。

该电路有一个参数DW，表示要比较的数字a与b的位宽，默认为1。有两个DW位的输入a与b和3个1位宽的输出lt, eq和gt。

当a<b时，lt = 1, 否则为0；
当a=b时，eq = 1, 否则为0；
当a>b时，gt = 1, 否则为0。

测试用例与参考输出
---
| 序号 | a            | b            | lt  | eq  | gt  |
| ---- | ------------ | ------------ | --- | --- | --- |
| 1    | 1'b0         | 1'b0         | 0   | 1   | 0   |
| 2    | 1'b0         | 1'b1         | 1   | 0   | 0   |
| 3    | 1'b1         | 1'b0         | 0   | 0   | 1   |
| 4    | 1'b1         | 1'b1         | 0   | 1   | 0   |
| 5    | 32'h4afd5b6c | 32'hf74a32ab | 1   | 0   | 0   |
| 6    | 32'h325b63ff | 32'h325b63ff | 0   | 1   | 0   |
| 7    | 32'hffffffff | 32'h00000000 | 0   | 0   | 1   |
| 8    | 32'h445832a3 | 32'h446058b3 | 1   | 0   | 0   |


参考代码
---

参见https://github.com/wkxfudan/verilog_case/tree/main/Comparator