中文摘要 
近年來無線通訊以及行動電話應用越來越普及，使用者對於信號頻寬或資
料傳輸速率的需求也各有不同，許多不同的無線通訊規格也應運而生，例如第二
代的GSM，二點五代的GPRS，第三代CDMA2000/WCDMA (UMTS)，無線網路
802.11a/b/g/n，藍芽(Bluetooth)等。而這麼多種的系統規格，各有不同的傳輸速
率及不同的傳輸頻段，因此需要使用不同的傳收機(Transceiver)。 
軟體定義無線電(Software-Defined Radio, SDR)之構想便是希望藉由發展單
一傳收機來適用於數種無線通訊傳輸規格，而本子計畫之重點便是在於研究接收
機中適用於多規格的類比數位轉換器，使用連續時間三角積分調變器是一個在權
衡解析度，頻寬和功率下，一個不錯的選擇。 
在連續時間三角積分調變器中，主要有幾個會影響到系統的訊號雜訊比，比
方"過迴路延遲(excess loop delay)"和"類比電路元件存在著不匹配(mismatch)的效
應"。 
在計畫執行日期99年8月1號到100年7月31日中，針對三角積分調變器，我們
做了三件主要的工作: 
1. 具被動延遲迴路補償技術之連續時間三角積分調變器 
2. 採取時間數位轉換量化器和平行動態元件處理之高頻寬低功率的三角積
分調變器 
3. 具備數位補償以及非同步量化器之低功率雙模連續時間三角積分調變器 
針對過迴路延遲這個非理想效應，數位濾波器可以改善此非理想效應。從數
位濾波器的觀點來看，由於過迴路延遲，產生了一個與理想所不同的轉移函數，
此迴路延遲可以使用es來表示，若使用數位濾波器則可以消除此非理想效應，來
完成迴路延遲補償。 
 而在類比電路元件存在著不匹配的效應中，會大大降低系統的訊號雜訊比的
部分是在於 DAC 的類比元件不匹配上，現今有很多技巧將 DAC 不匹配產生的
雜訊推到高頻去，例如資料平均比重分部( DWA ). 不幸的，隨者量化器的階數
上升所需的 DWA 邏輯電路的複雜度是指數的成長。因此會產生很大的訊號延遲
進而壓縮到量化器的操作時間，由於高的取樣頻率，量化器的操作時間因此很
短。所以有一些高速的 DEM 技巧被提出。因此第二個作品用一個非常簡單的架
構去解決 DAC 非線性的問題並且沒有占據任何量化器的時間。 
最後，以90nm製程適用於來藍芽(Bluetooth)通訊系統雙模式的連續時間三角
積分調變器(Continuous-Time Delta-Sigma Modulator)來達到系統所要求的解析
度。基於低功率考量，使用了非同步時序量化器 (Asynchronous Sequential 
Quantizer)，配合超取樣的特性，有效降低比較器(Comparator)的開啟數目，以達
到低功率的目的，同時利用數位電路實現數位微分器(Digital Differentiator)，用
以補償連續時間三角積分器的迴路延遲(Excess Loop Delay)，此方式可以和傳統
的方式比較起來，可以節省在量化器前端加法器(Summer)的使用，如此可以有效
地降低功率的消耗，此調變器也具有雙模(Dual-Mode)的功能，提供了二階以及
三階(2nd/3rd)的選項，可以依照不同的需求切換調變器操作模式。 
 
 
3
quantizer is shrinking. Some high speed DEM technique has been reported. Inevitably 
it will encounter the limit. The second work introduces a new simplest architecture to 
solve DAC nonlinearity problem and do not occupy the conversion time of the 
quantizer. 
 Finally, we proposed a Dual-mode Continuous-Time ΔΣ Modulator with 90nm 
CMOS process to achieve the desired resolution. Based on the low power design issue, 
we utilize asynchronous sequential quantizer technique with oversampling operation 
to reduce the turn-on number of the comparators. We also implement digital 
differentiator with digital circuit to compensate the excess loop delay. Comparing to 
the conventional method, this technique can avoid the summer that is preceding the 
quantizer and reduce the power consumption. The modulator also provides the 
dual-mode (2nd/3rd) function. We can change the modulator’s operation mode 
according to the application. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
5
2 具被動延遲迴路補償技術之連續時間三角積分調變器 
 
2.1 研究動機 
由於近年來無線通訊的蓬勃發展，因此適用於無線通訊中的類比到數位轉換
器也受到相當大的矚目，一般無線通訊通常為窄頻通訊，為了更簡化其架構通常
希望類比到數位轉換器在頻帶內可有更高的抗雜訊能力，另一方面無線通訊中的
類比到數位轉換器也希望可以在低電壓、低功率下操作，因此三角積分類比到數
位轉換器通常是很好的選擇，而從2000年起此類電路相關論文如雨後春筍被發
表，而一開始相關論文以離散時間三角積分類比到數位轉換器(Discrete-Time 
Delta-Sigma Modulator)為主，到了2002年之後，連續時間三角積分類比到數位轉
換器(Continuous-Time Delta-Sigma Modulator)則大量的被發表，原因為連續時間
三角積分類比到數位轉換器通常因為對運算放大器的要求比較寬鬆，所以耗費功
率比較低，而且具有Anti-Aliasing的性質。因此此次電路以連續時間三角積分類
比到數位轉換器為研究目標，除此之外由於眾多的無線通訊規格被提出，因此可
以適用於多種無線通訊規格之類比到數位轉換器也非常重要，例如同時應用於
GSM及下一世代之WCDMA規格等，其相關論文也相當多，由於連續時間先天
上的特性適合應用於高速，因此此次下線以完成一個高速的三角積分調變器類比
到數位轉換器為目標，近年來三角積分調變器也有朝向越來越高速運作的方向前
進。由於連續時間三角積分調變器是以active-RC的方式實現loop filter，相較於離
散時間三角積分調變器中的運算放大器，必須對電容充放電，連續時間三角積分
調變器可以操作在比較低的功率以及高的速度，但是也產生了新的問題，因為操
作的頻率比較高，所以電路反應的時間對系統的影響便不能忽視，隨著操作頻率
逐步提升，此問題也越來越嚴重，在此研究當中，便提出了一個與以往不同的方
式補償電路所造成迴路的延遲。 
 
2.2 架構簡介： 
 此架構為5階的三角積分調變器，量化器則為1-bit，操作頻率256MHz，根據
下列算式，簡單的推導加以決定所需要的架構： 
2
2 1
2 2
/ 2 2 110log
/ 2
L
L
A LPSNR OSR
LSB 

                             (1) 
 
 
 
7
VDD
VCMVOP
VON
VN VP
Vbias1Vbias2 Vbias1
Vbias2
 
Fig. 3 全差動式二級運算放大器的電路圖 
2.2.2 比較器 
 
 在比較器的設計考量上，主要為可以判斷的最小電壓，以及將信號拉至邏輯
準位所需要的判斷時間，比較器的種類主要有分為static comparator以及dynamic 
comparator，其中主要的差別為有無前級放大器，dynamic comparator主要優點為
功率消耗低，但是有offset voltage大、判斷時間比較久、kick-back noise…等缺點，
所以在此採用static comparator，它主要缺點為消耗的功率大，但是前級放大器可
以有效地阻隔clock所造成的kick feedback noise。而由於delta sigma loop的天生架
構上較能容忍比較器上發生的錯誤，為了省電，這邊我們使用了dynamic 
comparator如Fig. 4。  
Von Vop
Vip Vrefp Vrefn
Vin
Clkb
Clkb
VDD
 
Fig. 4 無靜態功率消耗之拴鎖式比較器 
 
 
 
 
9
2.3 設計流程 
 
 設計流程大致上可以分為兩部分，一部份為系統上的設計，一部份則為電路
的選取，在系統設計上，首先是在離散時間(z-domain)作設計，然後利用impulse 
invariance transformation(脈衝不變轉換)轉至連續時間(s-domain)對應的極零點，
然後再計算出所需要的系統電阻以及電容值，當系統的極點和零點決定以後，系
統參數就已經決定了，系統的架構圖如下Fig. 7： 
1-bit
Qx(t) y(n)
1
b
S
DAC
1a
 2bS
Correction Circuit
3b
S 4
b
S
5b
S
 
Fig. 7 連續時間系統架構圖 
但是因為實際電路需要足夠的反應時間，所以在系統設計上也需要適當的考量延
遲所造成的非理想效應，如果有迴路延遲的效應，會在系統中產生高階項，導致
系統處於比較不穩定的狀態，系統示意圖Fig. 8和錯誤! 找不到參照來源。如下： 
x(t) y(n)
e(z)
Loop
Filter 

 
Fig. 8 加入 delay 的系統架構示意圖 
 
10
6
10
7
10
8-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
Fig. 9 
 
 
11
 
2.4 模擬結果： 
 
系統模擬結果如下Fig. 12和Fig. 13： 
10
-2
10
-1
10
0
10
1
10
2-180
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
Fig. 13 模擬結果 
 
2.4.1 理想行為元件（Behavioral Model）： 
 
    先以理想電路模型模擬系統對運算放大器的需求，模擬結果如下 Fig. 14: 
GBW vs. SNR
0
20
40
60
80
0 200 400 600 800 1000
GBW (MHz)
S
N
R
 (d
B
) Gain=20dB
Gain=40dB
Gain=60dB
 
Fig. 14 GBW v s. SNR 
 
由上述的模擬可以發現若欲使系統有較好的訊號雜訊比，運算放大器的 unit gain 
bandwidth 需求必須大於 400MHz，但是考慮實際系統中各個電路接面的之間的
負載效應以及各個電路的非理想效應，所以運算放大器將設計在較佳的狀態。因
此在設計上為了達到系統的需求，所以運算放大器的 GBW 便設計稍微大於
32768FFT Point
1.5 MHz
Input 
Frequency
32OSR
74 dBSNDR
4 MHz
Signal 
Bandwidth
256 MHzSampling Frequency
CIFF 5th-1bitArchitecture
Fig. 12 FFT 的結果 
 
 
13
 
由以上的模擬結果可以顯示，在每種狀況中，延遲均小於0.5個時脈週期，在考
量後端的邏輯電路以後，經由適當的補償後，對系統並不會造成太大的影響。   
 
2.4.3 數位類比轉換器(Digital to analog converter)： 
 
    在數位類比轉換器的設計要求中，mismatch所造成的效應比需加以考慮，因
為第一級的數位類比轉換器會和輸入信號直接相加減，所以對系統的SNR值會有
直接的影響，所以在選取數位類比轉換器的width、length的時候必須考慮製成變
異對系統造成的影響，其中因為製程變異對會改變元件的threshold voltage以及
mobility…等，所以選取size時必須把此效應考量進去，簡單的計算如下式(6)： 
 
Area=W×L=[0.5×I2/2(I)]×[4AVT/(VGS-VT)2]                  (6) 
 
最後做主要的三個功能方塊，運算放大器，比較器以及主要數位對類比轉換器以
及輔助數位對類比轉換器設計完成以後。最後的結果如下圖所示： 
106 107 108
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
32768FFT Point
1.5 MHz
Input 
Frequency
32OSR
70 dBSNDR
4 MHz
Signal 
Bandwidth
256 MHzSampling Frequency
CIFF 5th-1bitArchitecture
 
Fig. 18 postsim 模擬的結果 
 
2.5 預計規格列表 
 
    此次的設計操作在使用TSMC 90nm 1P9M CMOS製程，設計一個5階連續時
間三角積分調變器，取樣頻率256MHz，信號頻寬則為4MHz，預計達到的SNR
值為70dB，功率消耗則為13mW 
 
 
 
 
 
15
Figure of Merit (FOM)，這個項目評比指標。 
 
 
17
總結上述，若希望達到通訊規格所要求的 SNR，並考量可提升 SNR 之各項因素
所帶來之優缺點，我們提出一個多位元的三角積分調變器來提高 SNR，並且跳
脫以往電路架構，以平行方式同步電路處理 DAC 非線性問題，同時也可針對延
遲迴路效應做補償，使整個系統更趨穩定。 
 
3.2 調變器系統設計以及考慮要素 
   上節中介紹了調變器的基本架構，本節將從參數的轉換，以及轉換出的係數
對應到實際電路的參數作分析及說明。Fig. 21即為本次下線實際的架構系統圖。
1
sf
1
sf
1
sf
Voltage 
to time 
DAC
Yout
1a
2a
ADEM
 
Fig. 21 二階四位元連續時間型三角積分調變器 
 
    圖三中，我們先把單一路徑的三角積分調變器參數轉換成連續時間的參
數，設計流程如下： 
[步驟一] 根據通訊規格，定義所需要的系統參數 
    本計畫中，除了驗證提出之架構可正常運作之外，也設計符合GSM EDGE
以及Bluetooth的通訊規格，根據規格所需要的SNR和signal bandwidth，決定
order、quantizer bit數，定義出此系統的規格如下表所示： 
Table 2 系統規格表 
Parameter Value
ADC Type CT ADC
Topology Lowpass CRCFF
Loop Order / Path 3rd order
Quantizer Resolution 3 bits
Signal Bandwidth (fB) 4 MHz
Sampling Frequency (fS) 128 MHz
Peak SNDR > 70 dB
Applification DVBT
Process 0.18 m CMOS Technology
 
                                                   
 
 
19
信號時，比較器有限的反應時間以及後端數位電路會造成迴路特定時間的延遲，
進而改變了原本理想的回授信號脈衝波形，一般來說，在連續時間型三角積分調
變器迴路延遲會造成的非線性現象，我們以採用 RZ 回授脈衝波形為例子 Fig. 23 
 
1 Td d +0.51 T0.5  
Fig. 23 脈衝波形(a)無迴路延遲; (b)有迴路延遲的脈衝 
 
    經由此 RZ 回授脈衝波行，可讓整個量化器產生的值同步送到 DAC。可以
有效解決連續時間型三角積分調變器迴路延遲會造成的非線性現象 
 
[步驟二] 電路實現系統參數 
     
在所有系統參數設計完成後，接下來進行實際電路的參數轉換(包含電阻、電容、
DAC回授電流)。本次研究中，我們所選擇的積分調變器為Active-RC積分調變器
圖八，相較於gm-C積分調變器，Active-RC積分調變器的線性度是由Opamp輸出
端的動態範圍所控制，只要Opamp設計得當，系統的穩定度相對較容易達成，此
外對於每一級的輸入端都可視為虛接地(Virtual ground)，對於DAC回授信號的穩
定度影響也最小。 
 
Fig. 24 Active-RC 積分調變器 
    積分調變器的型式選定後，在所有係數轉換成電阻電容以及回授電流量值
時，我們必須考慮每一級輸出的動態範圍是否在設計的範圍內，使得整個系統可
以操作在穩定的狀態，圖九則把規模係數(Scaling coefficient )S1以及S2作為我 
 
 
21
而這次標榜的重點在於非同步時脈動態元件匹配( ADEM )，先看傳統的電路，傳
統的電路由於Sampling frequency高速，量化器與DEM必須在一定的時間內做
完，因此如果操作時間若是不夠快，則會嚴重影響到量化器的反應時間，因此目
前許多參考資料很多都在解決這方面的問題，不過都只是單單的在想辦法增進
DEM電路的速度，雖然速度提高，但是卻也免不了增加了電路硬體面積的消耗。
而這次所提出的想法，完全跳脫以往的思考模式，DEM所做的事情，不只有將
DAC做打散效果，並且將量化器的部分也一併做打散，其示意圖如Fig. 27。 
LF Q DEM
DAC
Vin
 
Fig. 27 傳統有 DEM 的三角積分器 
  
LF Q
DEM
DAC
Vin
 
Fig. 28 本次系統架構圖與傳統架構圖比較 
 
這次所做的DEM方式，是別於以往，這次DEM的方式，並不是以往的緊接在DAC
前做，而是類似做在量化器的前端，在這個地方有個有趣的地方，在不知道下次
產生的值是多少，如何去做DEM的方式。其操作原理，即為讓量化器做DEM，
且量化器與DAC去做一對一的對照。去讓量化器打散，進而打散DAC部分的電
路，但是由於傳統的量化器若是要打散，必需要額外花很大的電路去讓參考電壓
一直做變化，故這次所使用的是時間數位轉換器( Time to Digital Converter)，去
實現這一塊電路，如Fig. 29所示。 
 
 
23
s
4
s
4
s7
s7
 
Fig. 30 時間數位轉換器打散原理 
從Fig. 30來看，每一個正方形的框框，都表示一組延遲電路(Delay element)和一
個D-Flip Flop，電路，而每個正方型都有輸入跟輸出端，而如何讓時間數位轉換
器做打散的效果，關鍵就在於進去"起始點"位置，也就是說，S1~S8只會有一個
為"HIGH"，表示接到開始端跟結束端，而其他的就會頭尾連起來，因此就會像
圖中，以圓圈的方式串接起來，故為圓形數位轉換器(CRTDC)。再藉由與DAC
做一對一的匹配，因此就可以達到DEM的效果，並且不需要花額外的時間導致
量化時間的壓縮。 
而整體的架構圖如Fig. 31所示。 
+
-
-
+
+
-
-
+
+
-
-
+Vin-
Vin+
R1
R1 R2
R2 R3
R3
C1
C1
C2
C2
C3
C3
Rf
Rf
Ck1
Ck1
Rk2
Rk2
VT
VT
CRTDC 
with 
IDWA
Z-0.5
Out
ADEM
Z-0.5
IDAC1
IDAC1
ADEM
 
Fig. 31 完整系統 Schematic 
 
 
25
105 106 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
w/o DEM
w/i DEM
FFT 4096 points
w/o DEM
w/i DEM
FFT 4096 points
 
Fig. 33 Spectre AHDL 模擬結果 
     
    由上圖可知，明顯可以看出此電路對於打散 Harmonic tones 有明顯的效果，
因此可以增加整體的效能。 
104 105 106 107
-150
-100
-50
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
Fig. 34 MATLAB 模擬結果 
     
 
 
 
27
 
Fig. 36 Opamp 在不同 corner 模擬圖 
 
Corner Gain (dB) Phase Margin (degree) GBW (Hz) 
tt27 79 84 724M 
ss80 79 88 600M 
ff0 74 86 912M 
Table 4、 Opamp 在不同 corner 模擬值 (post-simulation) 
 
Table 3 Table 4以及Fig. 36則是Opamp在各個corner環境的模擬結果，都符合設計
目標。 
 
3.3.2 3-bits 類比數位轉換器(Time-to-Digital Converter) 
    傳統的比較器，3-bits 需要 7 個比較器，而這次電路，充分利用類比數位轉
換器的特點，有效降低整體的數目，等效上只需要三個 D-Flip Flop 就可以實現。 
其實現的方法如圖 19 所示。 
 
Fig. 37 只使用三顆 D-Flip Flop 就達到了 3-bits 的效果 
 
 
29
state S1 S2 Output current (P)
-1 0 1 30 A
0 0 0 0
1 1 0 -30 A
 
 
Fig. 40 1.5-Bit DAC 三種狀態 
 
 
Fig. 41 DAC 輸出共模電壓 (亦即回授積分器的輸入共模電壓) 
 
每一個 current source 皆採用 cascode 的方法來增加等效輸出阻抗，來維持
current level 的穩定性，關於 DAC bias MOS 大小的決定，主要受制於整個 ADC
的 resolution 以及不同製程的要求，以及考慮 thermal noise 的效應。 
    關於switch的MOS大小也必須要設計得當，由Fig. 42中，每一次切換開關的
同時，為了避免glitch的效應過影響到系統穩定度，我們考慮了以下幾個要素。
在每一個開關下方加入了一個dummy transistor，來減低transient時產生的glitch，
另一方面switch的crossing point點也必須要注意，否則切換不完全對於瞬間產生
的glitch將無法改善。不過，由於是RZ回授的關係，相對於NRZ叫為穩定，對於
glitch部分可以較為輕鬆。 
 
 
Fig. 42 DAC switch 下方加入 dummy transistors 
 
 
31
解決這種不匹配的現象，可以採用的邏輯運算方法為 Dynamic Weighted Average 
Matching 的演算法，其示意圖如 Fig. 45，從 Fig. 45，可以明顯看到，在 errors
的部分，不會因為一直開同一個，而可以有效的被打散。而本次所使用的演算法
是 Incremental Dynamic Weighted Average Matching，就是多增加一個 element 去
做亂數的選擇，可以讓整個選擇可以更打散的效果。 
Input
2
3
5
7
4
2
4
6
5
3
I1 I2 I3 I4 I5 I6 I7
General Selection Mode
Errors
-5Δ
-11 Δ
-16 Δ
-16 Δ
-22 Δ
-27 Δ
-33 Δ
-36 Δ
-41 Δ
-47 Δ
I1 I2 I3 I4 I5 I6 I7
Data Weighted Averaging (DWA)
Input
2
3
5
7
4
2
4
6
5
3
Errors
-5Δ
-5Δ
-6Δ
-6Δ
0
-5Δ
-3Δ
-5Δ
-6Δ
-3Δ
 
Fig. 45 左圖為傳統的選擇方式，右圖為 DWA 的選擇方式 
  
Current Source Number
I0 I1 I2 I3 I4 I5 I6 I7Input
2
3
5
7
4
2
4
6
5
3
extra 
element
 
Fig. 46 IDWA 的演算法 
 事實上，由於本次電路的設計，並不是像傳統一樣是選擇讓DAC做IDWA的
演算法，而是讓量化器去做IDWA演算法，因為量化器跟DAC是一對一的比對關
係，進而DAC也有IDWA演算法的邏輯，因此在電路硬體上面，所採用的方法是
跟傳統不一樣的方式，如Fig. 47所示，傳統電路至少需要一連串的暫存器，還
有XOR邏輯閘，去把前後值做比較，反觀我這次的電路實現就是非常簡單，四
顆Nand邏輯閘。運作方式就是判斷TDC的output code做1跟0轉態點的位置，去
決定下次TDC的input位置即可。 
 
 
33
3.5 模擬結果 
3.5.1 Transistor Level 模擬結果 
進行完電路分析，我們觀察實際電路模擬的頻譜圖，首先先看全電路系統模
擬在重要的corner環境下的結果，如下圖Fig. 48所示： 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
105 106 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
Fig. 48 
(a) tt27環境下的模擬結果 
    
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
105 106 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
(b) ss80環境下的模擬結果 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
105 106 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
(c) ff0環境下的模擬結果 
 
 
 
 
35
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
x 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (MHz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
105 106 107
-160
-140
-120
-100
-80
-60
-40
-20
0
Frequency (Hz)
M
ag
ni
tu
de
 (d
B
)
Continuous-time Delta-Sigma ADC Output Spectrum
 
(f) ff0環境下的模擬結果 
 
Table 6 全電路系統Post-sim 
Parameter This work ( post-sim )
Process 0.18 m CMOS
Power  Supply 1.8 V
ADC  Architecture CT CRCFF  3rd order, 3 bits
Signal  Bandwidth 4 MHz
Sampling  Frequency 128 MHz
Peak  SNDR (dB)
tt27 ss80 ff0
73.2 72.1 74.9
 
 
 
 
 
37
3.8 文獻比較表 
Parameter This work ISSCC 2006 [6] CICC 2006 [7] JSSC 2009 [8]
Process
0.18 m 
CMOS
0.18 m 
CMOS 1P5M
0.18 m 
CMOS
90 nm
CMOS 1P8M
Power 
Supply 1.8 V 1.8 1.8 1.8
ADC 
Architecture
CT CRCFF 
3rd order, 3 bits
DT CRFF
4th order, 4 bits
DT CRFF
4th order, 4 bits
DT CRFF
4th order, 4 bits
Signal 
Bandwidth 4 MHz 4 MHz 4 MHz 4 MHz
Sampling 
Frequency 128 MHz 100 MHz 100 MHz 100 MHz
Peak 
SNDR 73.2 dB 73 dB 77.3 dB 66.9 dB
Power 
Consumption 11.61 mW 34.38 mW 27.54 mW 11.76 mW
FOM 
(pJ/conv) 0.38 1.07 0.58 0.82
Applification DVBT DVBT DVBT DVBT
 
    上述所列舉出的文獻比較，主要是針對同樣的頻寬去做比較。由於這次的電
路整體的效能都有特別調整，並且在於量化器減半以及特別小的 DEM 控制電
路，因此 FOM 較佳。 
 
 
 
39
DAC
Comp(0)
-1
2
Comp( )1
2
Comp( )
Comp( )1
4
Comp( )3
4
-3
4
Comp( )
-1
4
Comp( )
VQT {
ClkQT
O
ne
 to
 th
er
m
om
et
er
 c
od
e
MSB LSBMSB-1 MSB-2
VQT {
VQT {
VQT {
VQT {
VQT {
VQT {
 
Fig. 51 非同步時序量化器之電路實現 
 
我們可以看到除了MSB的比較器是由時脈觸發，其他級的比較器都是藉由
上一級比較器的準備信號觸發，此方式不但可以使提供時脈的電路不需要一次觸
發所有的比較器，有效地降低時脈電路推動的負載，另一方面，透過非同步的方
式，可以加速整體量化器的比較速度，並且配合超取樣的特性，量化器輸入信號
在週期和週期間變化並不大，所以只要符合下列條件，非同步時序量化器和傳統
量化器就會具有相同的量化結果： 
 
Fig. 52 量化器輸入信號 
refp refn
Qin in n
refp refn
Qin in n
clk
refp refn
Qin n
V -V
A 2 f delay n <
2
V -V1A 2 f y <
f 2
V -V1A y <
OSR 2



  
  
  
eq.(1) 
由eq.(1)可以知道，限制條件由輸入信號的大小、單一比較器所需要的時間、
超取樣比例以及參考電壓的值所決定，只要符合這個條件限制，非同步時序量化
器就可以正確地數位化輸入信號。 
迴路和量化器的延遲對連續時間三角積分調變器穩定度所造成的影響，一直
都是需要解決的問題，傳統的方式是在量化器的輸入加入補償信號，此方式需要
 
 
41
微分運算，使電路更加省電和積體化。 
4.2 測試結果 
量測的裝置中，我們使用Agilent 81150儀器直接作為信號源，而對於高精準
度取樣頻率的jitter考量，我們選用Agilent E4438C為clock generator。透過不同的
取樣頻率以及開關的切換，用邏輯分析儀Tektronix TLA5203B 量得數位4-bit信號
後最後透過MATLAB運算最後得到第一種量測環境下Fig. 55，三階模態輸出在
-2dBFS的信號的輸出頻譜，分別顯示於Fig. 56、Fig. 57、Fig. 58、Fig. 59、則是
在二階模態雙模態系統在-2dBFS的信號的輸出頻譜，其中取樣點數為65536點。 
Logic Analyzer
Supply and Reference 
Voltage Generator
V
D
D
G
N
D
V
CO
M
V
R
EF
Input Signal 
Generator
Sampling Clock
    Modulator chip
 
Fig. 55 量測環境 
 
Fig. 56 3rd mode Peak SNR 量測 
 
 
43
源輸入，最後經由off-chip的transformer(ADT 1-6T)再灌入chip作信號量測，量測
環境如Fig. 60所示，量測頻譜分別如Fig. 61和Fig. 62所示: 
Logic Analyzer
Supply and Reference 
Voltage Generator
V
D
D
G
N
D
V
CO
M
V
R
EF
Input Signal 
Generator
Sampling Clock
  Modulator chipADT1-6T
Input Signal 
Generator
 
Fig. 60 Two-tone (IMD)量測環境 
 雙模態系統分別在-9/-9 dBFS的信號輸入能量 
量測到的IMD為-67/-62dB。 
 
Fig. 61 三階系統, Two-tone (IMD)量測 
 
Fig. 62 二階系統, Two-tone (IMD)量測 
 
  量測雙模態的輸入能量程度和輸出SNDR作圖可以得到圖十五的動態範圍，量
測成果以及晶片的佈局如Fig. 63和Fig. 64所示。 
 
 
45
4.4 量測結果整理 
 
Table 7 晶片之量測成果表 
Technology TSMC 90-nm 1P9M CMOS 
Mode 
2nd order 
system 
3rd order  
system 
Power 
Supply 
1.2 V 1.2 V 
Dynamic 
Range 
67 dB 70 dB 
Sampling 
Frequency 
60 MHz 60 MHz 
Signal 
Bandwidth 
1 MHz 1 MHz 
SNDR 61 dB 63 dB 
IMD -62 dB -67 dB 
Power 
Consumption 
0.89 mW 1.15 mW 
FOM 
(fJ/conv.) 
387 353 
Chip Size 0.853mm x 0.781mm 
 
4.5 結論與討論 
    從 Table 7 中之量測結果可以得知，利用本作品提出之延遲回路補償創新技
術可以使系統容忍更大的回路延遲，增加系統的穩定度，另一方面，非同步時序
量化器可以有效降低量化器的功率消耗，使得整體系統的功率消耗降低，在兩種
模式的操作下，都可以達到良好的 FOM 值。另一方面，是電路雜訊考量不夠完
善，使得信號頻段內的 noise 高於預期，損傷了原先預期應有的 SNR 值，降低
circuit noise 將會是未來持續做努力的目標 
 
 
 
 
 
47
參考文獻(Reference) 
[1] S. A. Jantzi, K. W. Martin, and A. S. Sedra, “Quadrature bandpass modulation for 
digital radio,” IEEE J. Solid-State Circuits, vol. 32, no. 12, Dec 1997. 
[2] J. A. Cherry and W. M. Snelgrove, “Excess loop delay in continuous-time 
delta–sigma Modulators” IEEE Trans. Circuits Syst. II, vol. 46, no. 4, pp. 
376-389 Apr. 1999. 
[3] F. Henkel, U. Langmann, A. Hanke, S. Heinen, and E. Wagner “A 1-MHz 
bandwidth second-order continuous-time quadrature bandpass sigma–delta 
modulator for low-IF radio receivers,” IEEE J. Solid-State Circuits, vol. 37, no. 
12, Dec. 2002. 
[4] J. Arias, P. Kiss, V. Prodanov, V. B. Mihai, D. Bisbal, J. S. Pablo, L. Quintanilla, 
and J. Barbolla, “A 32-mW 320-MHz continuous-time complex delta-sigma 
ADC for multi-mode Wireless-LAN receivers,” IEEE J. Solid-State Circuits, vol. 
41, no. 2, Feb. 2006. 
[5] M.-C. Tsai and T.-H. Lin, “Design of a continuous-time 3rd-Order delta-sigma 
modulator with incremental data weighted averaging,” IJEE, vol. 14, no. 3, pp. 
157-165, June 2007.  
[6] S. Reekmans, J. D. Maeyer, P. Rombouts, and L. Weyten, ” Quadrature mismatch 
shaping for digital-to-analog converters,” IEEE Trans. Circuits Syst. I, vol. 53, 
no. 12, Dec. 2006. 
[7] L. J. Breems, E. C. Dijkmans, and J. H. Huijsing, “A quadrature data-dependent 
DEM algorithm to improve image rejection of a complex ΔΣ modulator," IEEE J. 
Solid-State Circuits, vol. 36, no. 12, Dec. 2001. 
[8] C.-T. Ko and K.-P. Pun, “A DEM Scheme for I/Q mismatch compensation in 
multi-bit CT ΔΣ modulator,” IEEE International Symposium on Circuits and 
System, pp. 245-248 May 2007.  
[9] R. Schreier, “An empirical study of high-order single-bit delta-sigma 
modulators,” IEEE Trans. Circuits Syst. II, vol. 40, no. 8, Aug 1993. 
[10] Yi Ke, Jan Craninckx, and Georges Gielen, “A design approach for 
power-optimized fully reconfigurable ΔΣ A/D converter for 4G radios, ” IEEE 
Trans. Circuits Syst. II, vol. 55, no. 3, Mar 2008 
[11] L. Samid, P. Volz, and Y. Manoli, “A dynamic analysis of a latched CMOS 
comparator,” IEEE International Symposium on Circuits and System, vol. 1, pp. 
181-184, May 2004. 
[12] F. Gerfers, M. Ortmanns, and Y. Manoli, “A 1.5-V 12-bit power-efficient 
continuous-time third-order ΔΣ modulator,” IEEE J. Solid-State Circuits, vol. 38, 
no. 8, pp1343-1352, Aug. 2003 
[13] J. McNeill, W. Coln, and B. J. Larivee, “Split ADC” architecture for 
 
 
49
[26] S. Ouzounovl, R. van Veidhoven, C. Bastiaansen, K. Vongehrl, R. van Wegberg, 
G. Geelen, L. Breems, and A. van Roermund, “A 1.2V 121-mode CT  
modulator for wireless receivers in 90nm CMOS,” in IEEE ISSCC Dig. Tech. 
Papers, pp. 242–243, Feb. 2007. 
[27] Hairong Chang and Hua Tang, “A simple technique to reduce clock jitter effects 
in continuous-time delta-sigma modulators,” IEEE International Symposium on 
Circuits and Systems, pp. 1870-1873, May. 2008. 
[28] P. M. Chopp and A. A. Hamoui, ”Analysis of clock-jitter effects in 
continuous-time  modulators using discrete-time models ,” IEEE Trans. 
Circuits Syst. I, vol. 56, pp.1134-1145, Jan. 2009. 
[29] J. A. Cherry and W. M. Snelgrove, ”Excess loop delay in continuous-time 
delta-sigma modulators”, IEEE Trans. Circuits Syst. II, vol. 46, no. 4, pp. 
376-389, Apr. 1999. 
[30] H. Farkhani, M. Meymandi-Nejad, and M. Sachdev, “A fully digital ADC using a 
new delay element with enhanced linearity,” IEEE International Symposium on 
Circuits and Systems, pp. 2406–2409, May 2008. 
[31] S.-J. Huang and Y.-Y. Lin, "A 1.2V 2MHz BW 0.084mm^2 CT sigma-delta ADC 
with -97.7dBc THD and 80dB DR using low latency DEM", in IEEE ISSCC Dig. 
Tech. Papers, Feb, 2009. 
[32] M. Z. Straayer and M. H. Perrott, “A 12-Bit, 10-MHz bandwidth, 
continuous-Time ΔΣ ADC with a 5-bit, 950-MS/s VCO-based quantizer,” IEEE J. 
Solid-State Circuit, vol. 43, no. 4, pp. 805-815, Apr. 2008. 
[33] Y. Fujimoto, Y. Kanazawa, and P. L. Ré, "An 80/100 MS/s 76.3/70.1 dB SNDR 
ΔΣ ADC for digital TV receivers,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2006. 
[34] Y. Kanazawa, Y. Fujimoto, P. Lo Ré and M. Miyamoto, “A 100-MS/s 4-MHz 
bandwidth 77.3-dB SNDR ΔΣ ADC with a triple sampling technique,” in IEEE 
CICC, Sept. 2006. 
[35] Y. Fujimoto, Y. Kanazawa, P. L. Ré, and K. Iizuka, “A 100 MS/s 4 MHz 
bandwidth 70 dB SNR  ADC in 90 nm CMOS,” IEEE J. Solid-State Circuit, 
vol. 44, no. 6, pp. 1697-1708, June 2009. 
 
Circuit Design (在電路中必需注意的電子元件特性)，當中題及很多為來先進製程及量產上
必需注意之電子元件的非理想性，其中有些是現在就必需考慮的參數，但是本課程更專注
於未來先進製程這些參數計算上新的模型的題出及修正，讓本人獲益良多，由其是來自於
Broadcom 的 Hooman Darabi 講員所帶來的內容更為精彩，相對於大部份講員以整理參數及
趨勢為主，他主要是利用電路技巧做上述數參數及非理想效應的校正，對一個電路設計者
而言更為具體實用，尤其 Darabi 本身亦為工業界有多年經驗因此演講中不時穿插著工作經
驗，使本人有更深之體認，也由於這個原因，本實驗室之與會人員也在課後積極抓住機會
與他討論有關於未來本實驗室之有興趣的震盪器問題，他也給本人極為有用之訊息，另外
在此次 short course 的午餐中也見到了本人要發表論文那個議程的主持人 Gunther Lehmann
（工作於德國半導體大廠 Infineon），並與它寒暄討論到在 Infineon 關於車用 IC 的設計理
念，他也給了很多有用的建議。 
 6/15 開始到 6/17 為正式議程的發表日，此次會議本人在 6/17 有一篇論文之發表，因此
6/15 參與其他議程之討論而 6/16 則花大部份時間準備自己之演講，6/15 的議程本人參與了
第四個議程（Oversampling Converters），此議程為本人認為是此次 VLSI Symposium 中競
爭相當激烈之議程，很多論文為工業界發表的都相當的完整及複雜（包含 Intel, MTK USA, 
及 IMEC），因此與會完後，覺得在此方面台灣要有良好且穩定之論文質量必須以長期規畫
及研發做為方向，要投入之研究資源也相當龐大。 
 在最後一天的(6/17)則為本人要報告的日期 (Session 21)，被安排在早上報告，此議程總
共有五篇論文，分別為 University of Michigan, Columbia University, National Taiwan 
University,及 2 篇 IBM T. J. Watson Research Center 等單位所發表，其中 University of 
Michigan 的作者（Rich Liu）為台灣在美國之小留學生，因此在會場上有多的互動討論
Michigan 的研究室內容及未來研究方向，尤其此實驗室在低功率設計方面實力相當堅強，
因此有討論關於他的研究內容(random bit generator)，以及此實驗室研究方法跟未來題目
（低功率 bandgap 之研究），對本人之視有極大之幫助。 
 最後則是在本人報告完後，有 2 個與會者提問，第一個為美國 Sitime 公司之副總針對
業界關心之電組元件熱飄移問題提出看法，另一位則是荷蘭 NXP 工程師提出對此電路極
限問題之探討，由於此 2 位皆為此領域專家因此討論及分享非常熱烈，議程結束後也有台
灣聯發科工程師一起討論，因此此次出國報告有非常大之收穫。  
 在本計畫中，還有另一篇論文也發表在此會議中，而此論文所屬 Session 為 Fractional-N 
PLLs，於此 Session 當中共有四人報告，而我們報告排序為第三位。其他論文的研究方向
包含全數位型小數型頻率合成器以及其局部元件效能之增近方案；此次我們的論文為著重
於小數型頻率合成器之架構上創新，提出與以往電路系統相異之調變技巧，達到傳統架構
所無法實現之效能。於此次報告中被詢問了許多問題，與會學者專家均對此一提出結構表
現濃厚興趣，其中包括美商英代爾(Intel)之主管於會議完後詢問投影片備份，表示希望一
同投入此一架構之研究，亦有國內公司主管關切此一技術投入其量產產品之可能性。 
 溫度感測器之研究摘要報告及相關兩篇論文本文皆附在最後。 
 
 
運用數位輔助智產元件之軟體無線收發機-子計畫四：應用於軟體無線電之數位
輔助、多規格連續時間型三角積分類比數位轉換器設計(3/3) 
計劃編號：NSC99-2220-E-002-010- 
子計劃主持人：林宗賢教授 Email: thlin@cc.ee.ntu.edu.tw 
執行機構：國立台灣大學電子工程學研究所 
 
關鍵字：溫度感測器、電阻式、無帶隙參考
電壓 
Key Words: Temperature Sensor, Resistor-based, 
BGR-Free. 
 
一、中文摘要 
 本作品的核心概念是使用電阻來當作溫
度感測的元件，並提出一個不需帶隙參考電
壓的類比數位轉換器之架構。有別於傳統上
所使用 BJT-based 溫度感測器，無論是帶有溫
度資訊的電壓、和用來當比較基準的參考電
壓，都是由電阻元件產生;而類比數位轉換器
中，是使用一個不規則阻值間距之電阻串來
產生參考電壓與輸入訊號做比較，此架構所
帶來的好處是可以減少前端類比電路的複雜
度，以及降低功率消耗。本作品可達到 0.25°
C 的解析度，溫度感測範圍是 0°C~100°C，
最高操作速率為 80kS/s，使用 TSMC 0.18 m
製程，核心面積為 0.18 mm2，操作在 1.8 V 
Power Supply 時的功率消耗為 36 W。 
 
Abstract 
 A resistor-based temperature sensor with a 
BGR-free SAR ADC is reported. The non-zero 
temperature dependency of the ADC reference 
voltages, as a result of without using a BGR, is 
compensated by adopting the proposed 
unevenly-weighted 9-bit resistor string for 
reference voltage generation. Fabricated in a 
0.18μm CMOS, the sensor achieves 0.25°C 
resolution over 0~100°C range and draws 20μA 
from a 1.8V supply. At a conversion rate of 
80kS/s, the FOM [1] is 0.11nJ/°C. 
 
二、緣由與目的 
 本研究著重於 CMOS 溫度感測器方面，
傳統上 CMOS 溫度感測器大部份以 BJT 元件
作為感測器，這是由於 BJT 元件具有線性的
溫度曲線，但通常 BJT 元件本身還是有一些
非理想效應，除此之外對於類比電路要求也
很高。另一個研究方向則以 time domain delay 
為基礎的方法偵測，此方法好處是電路簡
單，但缺點是必須要多一點的校正及其對供
應電壓敏感。 
 由於 BJT 為主的 CMOS 溫度感測器需要
一個零溫度係數之參考電位，此參考電位解
析度不大，需要一個 Chopper 以及一個高性
能的放大器，因此對於低電壓、低功率操作
比較困難，而本研究希望以電阻式的感測原
理增進解析度大小來降低低電壓下對類比電
路之需求，進而達到低電壓、低功率的 CMOS
溫度感測器，另外此研究也只需一點校正及
對供應電壓不敏感，所以可以補足 Time 
Domain Delay 為基礎的方法。 
 
三、研究方法與成果 
 本研究計畫針對溫度感測器在架構上的
創新，進而達到簡化電路複雜度並減少功率
   解析度之實現 
4. 具有較高片電阻值，可以減少晶片面積 
 
本研究所提出無帶隙參考電壓之溫度感
測器系統架構圖如圖二所示，主要是由三個
部分組成：Bias 電路、Resistor-based PTAT 訊
號產生器、不須帶隙參考電壓的漸進式逼近
類比數位轉換器(SAR ADC)。 
 
D[8:0]
VDAC
Controller
SAR

IB
UWRS 
DAC
R4
IB
R3
+
-
IB
R1
Bias
Generator IB
Vs= IBR10(1+TC1T)
VPTAT = AVIBR10TCT RST CLK
 
圖二、系統架構圖 
R1 的溫度係數為 TCP (p+diffusion w/o silicide 
resistor, PDR)，R3 和 R4 的溫度係數為 TCN 
(n+-poly w/o silicide resistor, NPR)。若我們定
義 4 10 40
3
(1 )R R R
R
  ，則 
4
10
3
(1 )PTAT B
RV R I TC T
R
   (2)
定義 P NTC TC TC  ， 3
4
1V
RA
R
  可得， 
10PTAT V BV A I R TC T   (3)
 本作品規格所設計的解析度(Resolution)
為 0.25℃，將 T=0.25℃，帶入式(2)所得出
VPTAT 的 值 即 代 表 1 LSB 的 敏 感 度
(Sensitivity)。由於 R40 和 R10 是不同溫度係數
的電阻，在此必須做單點校正 (1-point 
Calibration)來達到上述之假設式，同時也可以
對放大器的 offset 做校正的機制。 
 為滿足上段所提到之數學式，首先設計
放大器增益(AV)為 5 V/V，在溫度為零度時，
R10 的阻值為 80 kΩ、R30 的阻值為 100 kΩ、
R40 的阻值為 400 kΩ。而在 0.18 m 製程下，
R1 的溫度係數 TCP 為 0.0018，R3(R4)的溫度係
數 TCN為-0.001。當基準電流(IB)為 4 A 時，
正 比 於 溫 度 係 數 的 訊 號 源 其 敏 感 度
(Sensitivity)大約為 5 mV/°C，同理，參考電壓
亦是由相同的基準電流經過具有同樣溫度係
數(TCN)之電阻串產生，因此敏感度的等級相
較於傳統使用 BJT 產生帶隙參考電壓之敏感
度，大約多了十倍，而這樣高敏感度的架構
所帶來的好處是可以降低前端類比電路設計
上的考量和需求。 
 PTAT 訊號必須經過一個類比數位轉換
器做量化之後，以數位方式做輸出，在本研
究中採用漸進式逼近類比數位轉換器(SAR 
ADC)。針對設計目標：溫度感測範圍為 0°C 
~100°C，解析度(resolution)為 0.25°C，我們
需要一個具 400 階解析度的類比數位轉換
器，因此我們設計一個 9 位元(9-bit)的 SAR 
ADC (29=512，使用其中的 400 階，有 112 階
不使用)。 
 雖然理論上這 400 階參考電壓是由 400
個不同值的電阻組成的電阻串，但是在真實
電路實做上，必須考慮電阻彼此間 mismatch
的問題以及實現上的複雜度，因此我們在實
做上是採用逼近的方式來達到式 (1)中的
Vk,R(T0)，如圖三所示：我們在 T=T0=0°C 的
環境下，先以同樣單位電阻值(RLSB=500Ω, 
NPR 電阻形式)的 400 個電阻組成的電阻串
(evenly spaced)做基礎(Vk,BASE)，如圖三畫的灰
色電阻；再做一個 analog lookup table (LUT)，
藍色的 data 是用數學式子算出的電阻值所對
應到的電壓 Vk,R(T0)，而灰色的 data 是 evenly 
spaced 的電阻串產生的電壓，當這兩個 data
相差大於 0.5 LSB 時，補上一個 0.5 RLSB的電
阻(紅色電阻)，行成一不規則阻值間距之電阻
串(Unevenly-Weighted Resistor String)，如圖中
VA 和 VB 所示，以確保每階實做出電壓值
(Vk,DAC)和理想的電壓值(式(1)中的 Vk,R(T0))
不會相差大過於 0.5LSB。 
四、結論 
 本子計畫已達到預定目標，在各方面都
有相當不錯的成果和收穫。在接下來的年度
中，將針對 SAR ADC 的解析度會受限於產生
參考電壓之電阻串電阻之間的不匹配效應，以
及未來將使用封裝過後的晶片進行量測，以增
加實用性，進而完成整合、相關設計與實作的
部分。 
 
五、參考文獻 
[1] K. Souri, M. Kashmiri, and K. Makinwa, “A 
CMOS temperature sensor with an 
energy-efficient zoom ADC and an 
inaccuracy of ±0.25°C (3σ) from -40°C to 
125°C,” IEEE ISSCC Dig. Tech. Papers, pp. 
310–311, Feb. 2010. 
[2] Y. S. Lin, D. Sylvester, and D. Blaauw, “An 
ultra low power 1V, 220nW temperature 
sensor for passive wireless applications,” 
Proc. CICC, pp. 507-510, Sept. 2008. 
[3] I. M. Filanovsky and A. Allam, “Mutual 
compensation of mobility and threshold 
voltage temperature effects with 
applications in CMOS circuits,” IEEE 
TCAS-I, vol. 48, pp. 876-884, July 2001. 
[4] F. Sebastiano et al., “A 1.2V 10μW 
NPN-based temperature sensor in 65nm 
CMOS with an inaccuracy of ±0.2°C (3σ) 
from –70°C to 125°C,” IEEE ISSCC Dig. 
Tech. Papers, pp. 312-313, Feb. 2010.  
[5] Y. W. Li et al., “A 1.05V 1.6mW 0.45°C 
3σ-resolution ΔΣ-based temperature sensor 
with parasitic-resistance compensation in 
32nm CMOS,” IEEE ISSCC Dig. Tech. 
Papers, pp. 340-341, Feb. 2009. 
 
100°C with a resolution of 0.25°C/LSB (In this design, 
Tk=0.25~100 for k=1~400 in (1)). The reference voltage of 
the comparator, VDAC, is produced from an 
unevenly-weighted resistor-string DAC (UWRS-DAC) which 
implements the voltages expressed in (1). 
Fig. 3 depicts the design of the resistor string reference 
voltages of UWRS-DAC at T=T0=0. A base resistor string 
with equal-valued unit resistors (RLSB, realized by NPR) is 
first determined to generate evenly-spaced reference voltages 
(Vk,BASE, that is similar to the solid lines in Fig.1 (a)). Next, 
compensating resistors with a value of 0.5RLSB are inserted to 
proper locations of the resistor string, such that the generated 
reference voltages (Vk,DAC) approximate that of the ideal 
value Vk,R(T0) predicted from (1) with an error less than 
0.5VLSB. In other words, the unevenly-weighted reference 
resistor string acts like an analog look-up-table where the 
errors between the ideal and actual value of Vk,R(T0) are 
smaller than 0.5LSB. 
Level (k=1~400)
Eq
ua
tio
n(
1)
 
Vk,BASE
Vk,DAC
Vk,R(T0)
VA
VB
1 k
1,
11
BGR
N
V
T TC 
At T=T0=0
2,
21
BGR
N
V
T TC 
2
,
1
k BGR
k N
V
T TC 
IB
400,R 0V (T )
206,R 0V (T )
207,R 0V (T )
101,R 0V (T )
LSBR
LSBR
LSBR
LSB LSB
1R + R
2
LSBR
209,R 0V (T )
VB
LSBR
LSBR
1,R 0V (T )
2,R 0V (T )
3,R 0V (T )
100,R 0V (T )
LSBR
VA
200,R 0V (T )99,R 0
V (T )
LSB LSB
1R + R
2
LSB LSB
1R + R
2
Fig. 3 Implementation of DAC reference voltages (Vk,DAC) by 
unevenly-weighed  resistor string  (UWRS) 
Since the current IB flowing through the UWRS is the same 
as the bias current that used in generating the VPTAT, the TC of 
IB is effectively cancelled and does not affect the 
measurement. Considering the tradeoff between design 
complexity and performance, the 9-bit DAC is configured 
into a 7-bit thermometer segment for the MSBs (D[8:2]) and a 
2-bit binary part for the LSBs (D[1:0]).  
Experiment Results 
This chip is realized in a 0.18μm CMOS process. For area 
and matching considerations, R10 is chosen to be 80kΩ, R30 
and R40 are 100kΩ and 400kΩ, respectively, which leads to an 
amplifier gain Av of 5.  
Five samples were measured over the temperature range 
from 0°C to 100°C. At 1.8V supply voltage and 80kS/s, the 
sensor achieves 0.25°C resolution while dissipates 20μA. The 
errors across the 5 devices are -0.25°C/0.5°C after the 1-point 
calibration (Fig. 4). The 1-point calibration is conducted at 
room temperature (30°C), for this is more practical for 
production test consideration. Fig. 4 also shows the chip 
micrograph. The measured temperature error at different 
supply voltages and different conversion rates are shown in 
Fig. 5(a) and Fig. 5(b), respectively. For low-voltage 
applications, the sensor can also operate at 1.2V with a 
maximum conversion rate of 80kS/s. Table 1 shows the 
sensor performance and compares to prior temperature 
sensors. The FOM, defined as the product of energy per 
conversion and resolution [1], is also included in the 
comparison. The proposed temperature sensor achieves the 
best FOM owing to the resistor-based BGR-free architecture.  
-10 0 10 20 30 40 50 60 70 80 90 100 110
-0.6
-0.5
-0.4
-0.3
-0.2
-0.1
0.0
0.1
0.2
0.3
0.4
0.5
0.6
  Chip1
  Chip2
  Chip3
  Chip4
  Chip5
Temperature (°C)
Er
ro
r (
°C
)
       
C
al
ib
ra
tio
n 
C
irc
ui
ts
PTAT 
Voltage 
Generator
BGR-Free
SAR ADC
0.4mm
0.6mm
Bias
Fig. 4 Measured temperature error for 5 samples after 1-point 
calibration and chip micrograph 
0 20 40 60 80 100
-0.6
-0.5
-0.4
-0.3
-0.2
-0.1
0.0
0.1
0.2
0.3
0.4
0.5
0.6  1.2 V
 1.5 V
 1.8 V
 2 V
Temperature (°C)
Er
ro
r (
°C
)
 
    (a) 
0 20 40 60 80 100
-0.6
-0.5
-0.4
-0.3
-0.2
-0.1
0.0
0.1
0.2
0.3
0.4
0.5
0.6   50 kHz
  200 kHz
  800 kHz
Temperature (°C)
Er
ro
r (
°C
)
5 S/s
20 kS/s
80 kS/s
                        
(b)  
Fig. 5 Measured temperature error at different supply voltages 
(a) and different conversion rates (b) 
Table. I. Performance summary and comparison.
Parameter This work [1] [2] [4] [5]
Technology 0.18m 0.16m 0.18m 65nm 32nm
Chip Area 0.18mm2 0.26mm2 0.05mm2 0.1mm2 0.02mm2
Supply Voltage 1.2V~2V 1.5V~2V 1V 1.2~1.3V 1.05V 
Supply Sensitivity 0.625°C/V 0.2°C/V Supply Referenced 0.9/-1.2°C/V -
Current Consumption 
(During Conversion)
20A 6A 220nA 8.3A 1.5mA
Conversion Time 12.5sec 100msec 100msec 455msec 1msec
Temperature Range
(Resolution)
0°C ~100°C
(0.25°C)
-40°C~125°C
(0.018°C)
0°C~100°C
(0.1°C)
-70°C~125°C
(0.03°C)
-10°C~110°C
(0.15°C)
Inaccuracy ±0.5°C ±0.25°C (3σ) -1.6°C/ +3°C ±0.2°C (3σ) <5°C
Calibration Method 1-point 1-point 2-point 1-point -
FOM 0.11nJ°C 17nJ°C 2.2nJ°C 136nJ°C 200nJ°C
*FOM = the product of energy per conversion and resolution
= current consumption × supply voltage × conversion time × resolution  
Acknowledgement 
The authors thank CIC, Taiwan, for chip fabrication, and 
Sitronix, Taipei, for providing chip measurement facility. This 
work is supported by NSC, MOEA, and ISTC-CCC. 
References 
[6] K. Souri, M. Kashmiri, and K. Makinwa, “A CMOS 
temperature sensor with an energy-efficient zoom ADC and an 
inaccuracy of ±0.25°C (3σ) from -40°C to 125°C,” IEEE ISSCC 
Dig. Tech. Papers, pp. 310–311, Feb. 2010. 
[7] Y. S. Lin, D. Sylvester, and D. Blaauw, “An ultra low power 1V, 
220nW temperature sensor for passive wireless applications,” 
Proc. CICC, pp. 507-510, Sept. 2008. 
[8] I. M. Filanovsky and A. Allam, “Mutual compensation of 
mobility and threshold voltage temperature effects with 
applications in CMOS circuits,” IEEE TCAS-I, vol. 48, pp. 
876-884, July 2001. 
[9] F. Sebastiano et al., “A 1.2V 10μW NPN-based temperature 
sensor in 65nm CMOS with an inaccuracy of ±0.2°C (3σ) 
from –70°C to 125°C,” IEEE ISSCC Dig. Tech. Papers, pp. 
312-313, Feb. 2010.  
[10] Y. W. Li et al., “A 1.05V 1.6mW 0.45°C 3σ-resolution 
ΔΣ-based temperature sensor with parasitic-resistance 
compensation in 32nm CMOS,” IEEE ISSCC Dig. Tech. Papers, 
pp. 340-341, Feb. 2009. 
 
To further shift the quantization noise into high frequency 
offset, a higher modulation frequency is required. This is 
implemented by constructing a circulator preceding the PFD 
to duplicate both input signals, FREF and FDIV, M times (M=4 
in this design) within one reference cycle (1/FREF). Fig. 3 
depicts the block diagram of the circulator, where both input 
signals circulate inside. To avoid mismatch between the two 
Delays, the circuit is designed such that both input signals 
will travel through both Delays. The Monitor circuit, 
essentially a counter, tracks the number of circulation in the 
loop. The circulator outputs, FREF(M) and FDIV(M), feed the PFD 
and the  modulator until the target M counts is reached. 
The outputs are then reset and the circulator waits for the 
arrival of next input signals. Along the process, a 4-time faster 
clock (FREF(M)) is generated to clock the modulator and PFD at 
an equivalent of 100MHz (FREF =25MHz).  
Monitor
PUP
PDN
Gated
Stop
PUP
Delay
DOUT
Stop
FREF FREF(M)
Delay DOUT
Stop
FDIV
FDIV(M)
GatedStop
PDN
FDIV
FREF
FDIV
FREF
FDIV(M)
FREF(M)
PDN
PUP
Stop
Gated
Stop circulation
Allow Forbid
Duplicate the input M times  
Fig. 3 Block diagram of the circulator and the timing waveforms. 
The QNS mode is activated once the loop is locked. To 
maintain the same loop characteristic, CP1 is made 
programmable. The CP1 current is scaled to 1/M when the 
loop enters the QNS mode. Meanwhile, CP2 is enabled and 
its current is set to 1/M2.  
By adopting the proposed QNS technique, the quantization 
noise is lowered and shifted to high frequency offset. For a 
3rd-order  modulator, increasing the modulating frequency 
by M times lowers the noise by 40log(M) in dB. Meanwhile, 
since the modulation-injection path effectively scales the 
quantization step, the quantization noise can be further 
suppressed by approximately 20log(M) in dB. Therefore, a 
significant reduction of quantization noise is achieved. 
Experiment Results 
The proposed 3.6GHz  FNPLL is fabricated in a 
0.18μm CMOS. It consumes 23mA from a 1.8V supply. Fig. 4 
shows the phase noise comparison measured at around 
3.625GHz carrier frequency under a 25MHz reference 
frequency and 1MHz loop bandwidth. When the QNS mode 
is disabled, the PLL effectively is a conventional 3rd-order 
 FNPLL.　　  The quantization noise can not be 
well-suppressed by the 1MHz loop bandwidth. When the 
QNS mode is enabled, significant phase noise improvement, 
up to 30dB, is achieved. The in-band phase noise at 100kHz 
offset is -100dBc/Hz, and the out-band phase noise at 3MHz 
offset is -120dBc/Hz. Fig. 5 shows the measured PLL output 
spectrum. With QNS mode activated, both phase noise and 
spurs are significantly reduced. The measured worst-case 
fractional spur is -42dBc as shown in Fig 5. Fig. 6 shows the 
chip photo. This PLL occupies an area of 1.5mm1.5mm. 
Finally, Table I summaries the PLL experimental results.  
QNS Enabled
QNS Disabled
 
Fig.4 Measured FNPLL phase noise under a 1MHz loop bandwidth. 
 
QNS Enabled
QNS Disabled
 
D
ivCir. 
PFD
3rd 
Digital 
BlockSIPO
1-MHz LF
CP
VCO 
Buffer
PWM
D
iv
Fig. 5 Measured PLL output spectrum. Fig. 6 Chip photo. 
Table. I Performance Summary 
Process TSMC 0.18 m CMOS 
Supply 1.8V 
Consumed Current 23mA 
Output Frequency 3.5GHz ~ 3.7GHz 
Reference Frequency 25MHz 
Loop Bandwidth 1MHz 
Mode QNS Disabled QNS Enabled 
Phase 
Noise 
@100kHz -90dBc/Hz  -100dBc/Hz 
@3MHz -94dBc/Hz -120dBc/Hz 
@10MHz -101dBc/Hz -135dBc/Hz 
Worst-Case In-band Spurs -26dBc -42dBc 
Acknowledgement 
The authors thank the CIC, Taiwan, for chip fabrication. 
This work is supported by NSC and MOEA, Taiwan.  
References 
[11] M. Gupta et al., “A 1.8-GHz spur-cancelled fractional-N 
frequency synthesizer with LMS-based DAC gain calibration,” 
IEEE J. Solid-State Circuits, vol. 41, pp. 2842-2851, Dec. 2006. 
[12] K. J. Wang et al., “Spurious-tone suppression techniques 
applied to a wide-bandwidth 2.4GHz fractional-N PLL,” IEEE 
J. Solid-State Circuits, vol. 43, pp. 2787-2797, Dec. 2008. 
[13] H.-Y. Jian et al., “A fractional-N PLL for multiband (0.8–6 GHz) 
communications using binary-weighted D/A differentiator and 
offset-frequency Δ-Σ modulator,” IEEE J. Solid-State Circuits, 
vol. 45, pp. 768-780, April 2010. 
[14] Y.-C. Yang et al., “A CMOS  fractional-N frequency 
synthesizer with quantization noise pushing technique,” IEEE 
Symposium on VLSI Circuits, pp. 262-263, June 2007. 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：林宗賢 計畫編號：99-2220-E-002-010- 
計畫名稱：運用數位輔助智產元件之軟體無線收發機--子計畫四：應用於軟體無線電之數位輔助、多
規格連續時間型三角積分類比數位轉換器設計(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 3 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 2 2 100%  專利 已獲得件數 1 3 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
