# 4. The Processor
## ALU Control
- Load/Store: F = add
- Branch: F = subtract
- T-type: F는 funct field에 따라 결정<br>
![ALU control](https://github.com/user-attachments/assets/945323c7-95c8-40b5-b362-eba542cd2619)
이 5가지 표현은 3bit면 충분하다.<br>
- ALUOp 2bit가 opcode에서 왔다고 가정

## The Main Control Unit
- opcode에서 파생된 2비트를 ALUOp로 한다
- Combinational logic은 ALU 제어를 파생<br>
![image](https://github.com/user-attachments/assets/7a624270-e584-40c1-a1a6-959be95753ef)
<br> R타입의 경우 뒤에 추가적인 decoding을 한다.
  
## The Main Control Unit
- Control signals은 instruction에서 파생 <br>
![image](https://github.com/user-attachments/assets/cf55f87f-a345-4a97-8325-22bbd103ca06)

## Datapath with Control
![image](https://github.com/user-attachments/assets/445883ae-e24c-46d9-a49c-af8a5b427997)
- RegWrite: R-format, lw: 1 / 나머지는 0
- RegDst: R-format: 1 / lw: 0 / 나머지는 상관없다
- ALUSRC: lw,sw: 1 / R-format, beq: 0
- pcsrc: beq && ALU 결과 조건 만족시: 1 / 나머지는 0
- memwrite: sw: 1 / 나머지는 0
- memread: lw: 1/ 나머지: 0
- memtoReg: lw: 1 / R-format: 0 / 나머지는 상관없다.

## R-Type Instruction
![image](https://github.com/user-attachments/assets/4cd7ac37-a932-4953-b561-35b0a86f7921)
![image](https://github.com/user-attachments/assets/56ce7b39-4cd9-414a-a81f-87c6773ede13)


## Load Instruction
![image](https://github.com/user-attachments/assets/bf2c33da-00ad-4b23-b684-6ab534a23821)
![image](https://github.com/user-attachments/assets/331acd88-2c4e-472e-9157-e518a0033038)

## Branch-on-Equal Instruction
![image](https://github.com/user-attachments/assets/9da5988f-c971-4af7-8f85-c7a3deaa7eb9)

## Implementing Jumps
![image](https://github.com/user-attachments/assets/d780aff1-fa68-4224-82d0-015679f9b109)
- Jump는 word address 사용
- Update PC는 다음과 같이 진행
  - 상위 4-bit는 이전 PC의 상위 4-bit
  - 26-bit는 jump address에 있는거
  - 하위 2-bit는 00으로
- opcode에서 추가 control signal decoded가 필요하다
   
## Datapath with Jumps Added
![image](https://github.com/user-attachments/assets/cbacedf4-dda3-4e7f-a5af-5c38d38ec643)<br>
X는 상관없다는 것을 의미

## Performance Issues
- 가장 긴 delay가 clock period를 결정합니다
  - critical path는 load instruction
  - 과정은 instruction memory -> register file → ALU → data memory → register file
- 명령어에 따라 기간을 변경할 수 없다.
- 설계 원칙 위반
  - 일반적인 사례를 빠르게 처리 -> Load에 맞추면 비효율적이다.
- 파이프라이닝을 통해 성능을 향상시킬 수 있다.

##  Pipelining Analogy
- Pipelined laundry: 작업들이 겹치게 실행됨
  - Parallelism은 성능을 향상시킴 (Parallelism improves performance)<br>
![image](https://github.com/user-attachments/assets/ff863a25-22a0-47a1-82f0-a9401d9a6d9b)
![image](https://github.com/user-attachments/assets/cdb253e0-9ae8-40ca-b4dc-eff637cd7862)<br>
- Four loads:
  - 속도 향상 = 8 / 3.5 = 2.3
- Non-stop:
  - 속도 향상 = 2n / (0.5n + 1.5) ≈ 4 = 단계 수 (number of stages)

## MIPS Pipeline
- Five stages, one step per stage
  - IF: memory에서 instruction 가져오기
  - ID: Instruction 해석 & register 읽기
  - EX: 산술연산 or 주소계산(ALU)
  - MEM: memory에 읽기/쓰기
  - WB: register에 결과물 작성

## Pipeline Performance
- 제일긴게 Cycle로 설정이 크다. -> 손해보는게 생긴다.
- 각 stages시간이 다음과 같다면
  - 100ps for register read or write
  - 200ps for other stages -> clock이 이게 되도록
- Compare pipelined datapath with single-cycle datapath<br>
![image](https://github.com/user-attachments/assets/f021028b-6eba-40d7-9f51-0f5d190c4b24)<br>
5배 정도 힘들어진다. -why?-> 각단계마다 걸리는 시간이 달라서 <br>
![image](https://github.com/user-attachments/assets/b6637734-0cb8-4f99-8b34-2ea313448eb8)

## Pipeline Speedup
- 모든 단계가 균형 잡혀 있다면 (즉, 각 단계가 같은 시간 소요)
  - $Time\ between\ instructions_{pipelined}= {Time\ between\ instructions_{nonpipelined}\over Number\ of\ stages}$
- 균형이 맞지 않으면 속도 향상은 줄어듦
- 속도 향상은 처리량 증가 덕분
  - Latency(각 명령어가 끝날 때까지 걸리는 시간)은 줄어들지 않음

## Pipelining and ISA Design
- MIPS ISA는 파이프라이닝을 고려해서 설계됨
  - 모든 instructions는 32-bits
    - one cycle에 가져오고 해석하기 쉬움
  - instruction formats이 적고 규칙적
    - one step에 명령어 해석과 레지스터 읽기를 처리 가능
  - Load/store addressing
    - 3단계에서 주소 계산, 4단계에서 메모리 접근
  - memory operands 정렬
    - 메모리 접근이 한 사이클이면 충분함(memory에 1번만 접근 가능)

## Hazards
- 다음 cycle에 다음 instruction를 시작하지 못하게 만드는 상황들
- Structure hazards(구조적 위험)
  - A required resource is busy(resource 충돌)
- Data hazard(데이터 위험)
  - 이전 instruction가 data 읽기/쓰기를 끝낼 때까지 기다려야 함
- Control hazard(제어 위험)
- branch경우 ALU를 해야 다음에 어떻게 할지 나온다.

## Structural Hazards
- resource사용 충돌 발생
- MIPS 파이프라인에서 하나의 메모리만 사용하는 경우:
  - load/store 명령어는 데이터 접근이 필요함
  - 동시에 instruction을 가져올 수 없어서 대기해야 함 → 이로 인해 파이프라인에 **'bubble'**(공백)이 생김
  - 그래서 파이프라인 구조에서는 <br>
    → instruction/data memories를 분리하거나 <br>
    → instruction/data caches를 따로 사용해야 함

## Data Hazards
- 한 instruction이 이전 instruction의 데이터 접근이 완료되기를 기다려야 하는 상황이다. <be>
  즉, 데이터가 준비 안되어 있는데 register dependency가 있을때
- add **$s0**, $t0, $t1 <br>
  sub $t2, **$s0**, $t3 여기서의 $s0 <br>
![image](https://github.com/user-attachments/assets/a6b10ba8-4338-4046-bb9a-1f06ea877000)

## Forwarding (aka Bypassing)
- 결과가 계산되면 즉시 사용
- 레지스터에 저장될 때까지 기다리지 않음
- 이를 위해 datapath에 추가 연결이 필요함 <br>
![image](https://github.com/user-attachments/assets/d4123fe1-2c41-4bf4-a224-70e34881040b)

## Load-Use Data Hazard
- forwarding만으로 stalls을 항상 피할 수는 없음
- 필요한 시점에 값이 아직 계산되지 않았다면 시간을 거슬러 forward 할 수 없다.
![image](https://github.com/user-attachments/assets/764bf9f2-c816-4251-8c69-f87298da5208)

## Code Scheduling to Avoid Stalls
- load instruction 후 바로 그 값을 사용하는 것을 피하려면, **코드 순서를 재정렬**할 수 있다.
- C code for A = B + E; C = B + F; <br>
![image](https://github.com/user-attachments/assets/83127892-1f8b-4c40-81c4-0fe832d54226)<br>
이처럼 서로 상관없는 instruction이 다음에 오도록 한다.

## Control Hazards
- branch를 할지 말지 알 수 없어서 bubble 발생
- Branch 제어 흐름을 결정한다
  - Fetching next instruction은 branch outcome에 달려있다.
  - Pipeline 항상 올바른 instruction을 바로 가져올 수 없다.
    - branch가 아직 ID에서 working 중일때
- In MIPS pipeline
  - registers 비교와 target address 계산을 pipeline 초기에 해야 한다.
  - 이를 위해 ID 단계에서 이 작업을 할 수 있도록 하드웨어를 추가해야 한다.

## Stall on Branch
- branch 결과가 결정될 때까지 기다린 후, 다음 instruction를 가져온다. <br>
![image](https://github.com/user-attachments/assets/2838b4de-6fb3-45da-82f8-882530a5b809)

## Branch Prediction
- 긴 pipelines은 branch 결과를 일찍 결정하기 어려움
  - Stall penalty becomes unacceptable
- Predict outcome of branch(branch 예측)
  - branch 결과를 예측하고, 예측이 틀린 경우에만 Stall을 발생시킨다
- In MIPS pipeline
  - branch가 안일어 난다고 가정하고 다음 instruction을 실행한다.
- 즉, loop같은거 매번 stall은 비효율적이다. 따라서 일단 뭐든 학 ㅗ틀린거면 bubble로 취소한다.

## MIPS with Predict Not Taken
![image](https://github.com/user-attachments/assets/3701dc15-6a34-428b-8510-0afdfa09e6f5)

## More-Realistic Branch Prediction
- Static branch prediction
  - 일반적인 branch 동작에 기반
  - Example: loop and if-statement branches
  - 뒤로 가는 branch(루프)는 taken(jump한다)으로 예측
  - 앞으로 가는 branch(if)는 not taken(다음 줄로 이동)으로 예측
- Dynamic branch prediction
  - Hardware가 실제 브랜치 결과를 측정
    - 각 branch에 대해 history(동작 결과)을 기록
  - 과거 경향을 바탕으로 미래 동작을 예측
    - When wrong, stall while re-fetching, and update history

## Pipeline Summary
- Pipelining은 instruction throughput(처리율)을 높여 성능을 향상시킨다
  - 여러 instruction을 동시에 parallel로 실행한다
  - 각 instruction 같은 latency(지연시간)를 가진다. 
- Subject to hazards(위험요소들)
  - Structure, data, control
- Instruction 집합 구조(ISA)가 pipeline 구현의 복잡성에 영향을 준다.

## MIPS Pipelined Datapath
![image](https://github.com/user-attachments/assets/6176f624-4b04-4644-bd7e-280fc9873b0c)

## Pipeline Registers
- registers사이에 stages가 필요. -> clock이 바뀔때만(rising edge) 동작하는 register
  - 이전 cycle에서 생산한 정보를 가지고 있어야 한다. <br>
![image](https://github.com/user-attachments/assets/4234d8b9-9a86-4e0a-a3b2-49f089760430)

## Pipeline Operation
- pipelined datapath를 통한 instruction의 사이클별 흐름
  - "Single-clock-cycle" pipeline diagram
    - 하나의 cycle에서 pipeline사용 보여준다.
    - Highlight resources 사용 강조한다.
  - "multi-clock-cycle" diagram과 비교하면
    - 시간에 따른 동작의 그래프
 - “single-clock-cycle” diagrams for load & store을 살펴본다.

## IF for Load, Store, …
![image](https://github.com/user-attachments/assets/be9349d3-3afa-4f40-97c2-f67827594ab4)

## ID for Load, Store, …
![image](https://github.com/user-attachments/assets/056ddcd4-472e-4fa0-8521-9cf6cfa542af)

## EX for Load
![image](https://github.com/user-attachments/assets/d0370330-750b-4881-9074-18041acdd8ba)

## MEM for Load
![image](https://github.com/user-attachments/assets/cac5d52f-c59c-46a9-ad0a-2aa9a678b237)

## WB for Load
![image](https://github.com/user-attachments/assets/7a6a8451-5b75-4092-9fa3-13b3e9f40740)

## Corrected Datapath for Load(write register도 같이 전달 되도록 수정)
![image](https://github.com/user-attachments/assets/9a4971fb-4ca5-4ca6-8c73-dff2f55d6ec7)

## EX for Store
![image](https://github.com/user-attachments/assets/6b71eb03-bfee-456a-bbcf-59016826189a)

## MEM for Store
![image](https://github.com/user-attachments/assets/99dcb359-d48b-4149-96e3-2782ce39c140)

## WB for Store
![image](https://github.com/user-attachments/assets/4d833011-3245-42b3-9366-821ed3673662)

## Multi-Cycle Pipeline Diagram
- resource 사용 형식![image](https://github.com/user-attachments/assets/3220569e-6a7a-4512-ac5f-0732e68aa1be)<br>
![image](https://github.com/user-attachments/assets/739d73bd-db75-4134-a5df-2005caf91446)
- Traditional form <br>
![image](https://github.com/user-attachments/assets/d29f44e5-d8e1-4f4b-97a8-ed240d2ad0b8)

## Single-Cycle Pipeline Diagram
- 주어진 Cycle에서의 Pipeline 상태 <br>
![image](https://github.com/user-attachments/assets/027f5c9a-d07e-4642-b7ff-8c792ac8d5ee)

## Pipelined Control (Simplified)
![image](https://github.com/user-attachments/assets/45b25f55-339a-4b60-850b-07034d8f6008)

## Pipelined Control
- Control signals은 instruction에서 발생
  - As in single-cycle implementation <br>
![image](https://github.com/user-attachments/assets/852953ea-5847-4cd6-8403-825e93725cd1)

## Pipelined Control
![image](https://github.com/user-attachments/assets/3bcf9b18-0557-471f-b396-944121621335)

## Data Hazards in ALU Instructions(R-format)
- Consider this sequence:
sub $2, $1,$3 <br>
and $12,$2,$5 <br>
or  $13,$6,$2 <br>
add $14,$2,$2 <br>
sw $15,100($2) <br>
- forwarding으로 위험을 해결가능
  - 언제 forward를 감지 할 수 있을까?
 
## Dependencies & Forwarding
![image](https://github.com/user-attachments/assets/09e022b4-98e2-4e64-b198-4725c33c1d20)

## Detecting the Need to Forward
- Pass register numbers along pipeline을 따라 register 번호를 전달한다.
  - 예) ID/EX.RegisterRs = ID/EX pipeline register에 있는 RS register 번호(어떤 pipeline에 있는 register 번호)
- ALU operand register numbers in EX stage에서의 ALU 피연산자 register 번호는
  - ID/EX.RegisterRs, ID/EX.RegisterRt로 주어진다.
- Data hazards는 다음과 같은 상황에 발생
  - EX/MEM.RegisterRd = ID/EX.RegisterRs
  - EX/MEM.RegisterRd = ID/EX.RegisterRt
  - MEM/WB.RegisterRd = ID/EX.RegisterRs
  - MEM/WB.RegisterRd = ID/EX.RegisterRt<br>
![image](https://github.com/user-attachments/assets/e7318f1f-37c0-49b1-b820-2964731770e3)

## Detecting the Need to Forward
- forwarding instruction이 register에 값을 쓸때만 해당된다.
  - EX/MEM.RegWrite, MEM/WB.RegWrite
- 그리고 해당 명령어의 Rd가 $zero 아닐 때만
  - EX/MEM.RegisterRd ≠ 0,
  - MEM/WB.RegisterRd ≠ 0

## Forwarding Paths
![image](https://github.com/user-attachments/assets/d81421ff-f8ba-497f-952e-549321d72fa5)
