{"hands_on_practices": [{"introduction": "要真正理解和使用一个数字元件，我们必须从其描述性规则深入到形式化的数学表达式。第一个练习将挑战你推导或非门 SR 锁存器的特征方程。通过将其工作状态——置位、复位和保持——转换成一个布尔表达式，你将构建起分析时序电路的基础工具。[@problem_id:1971748]", "problem": "置位-复位（SR）锁存器是一种基本的双稳态多谐振荡器，在时序数字电路中用作基本的存储元件。考虑一个由两个交叉耦合的或非门构成的SR锁存器。该锁存器有两个输入，置位（$S$）和复位（$R$），其输出之一表示当前状态$Q$。锁存器的行为是其下一状态，记为 $Q_{\\text{next}}$，由输入$S$、$R$和当前状态$Q$决定。其工作规则如下：\n\n1.  **保持状态**：当$S=0$且$R=0$时，锁存器保持其当前状态，因此 $Q_{\\text{next}} = Q$。\n2.  **置位状态**：当$S=1$且$R=0$时，锁存器被置位，其状态强制为1，因此 $Q_{\\text{next}} = 1$。\n3.  **复位状态**：当$S=0$且$R=1$时，锁存器被复位，其状态强制为0，因此 $Q_{\\text{next}} = 0$。\n4.  **禁用状态**：输入组合$S=1$和$R=1$被认为是禁用的，因为它会导致逻辑上不一致的状态，即或非门实现的两个输出都被驱动为0。为了逻辑函数简化的目的，此条件下的 $Q_{\\text{next}}$ 值被视为“无关项”。\n\n你的任务是推导下一状态 $Q_{\\text{next}}$ 作为变量$S$、$R$和$Q$的函数的最小积之和（SOP）表达式。积之和表达式是一种布尔表达式，它被写成一个或多个乘积（与）项的逻辑和（或）。最小表达式被定义为包含最少文字（literal）数量的表达式。", "solution": "设布尔函数为 $Q_{\\text{next}}(S,R,Q)$。根据工作规则：\n\n- 对于 $S=1, R=0$，$Q_{\\text{next}}=1$ 对 $Q=0$ 和 $Q=1$ 都成立。相应的最小项是 $S\\,\\overline{R}\\,\\overline{Q}$ 和 $S\\,\\overline{R}\\,Q$，根据互补律 $\\overline{Q}+Q=1$，它们合并为 $S\\,\\overline{R}(\\overline{Q}+Q)=S\\,\\overline{R}$。\n- 对于 $S=0, R=0$，$Q_{\\text{next}}=Q$。这贡献了最小项 $\\overline{S}\\,\\overline{R}\\,Q$（因为这里只有当 $Q=1$ 时才得到 $Q_{\\text{next}}=1$）。\n- 对于 $S=0, R=1$，$Q_{\\text{next}}=0$，这不增加任何最小项。\n- 对于 $S=1, R=1$，输出是无关项，这为简化提供了自由度。\n\n因此，根据指定的输出为1的情况，初始的积之和表达式是\n$$\nQ_{\\text{next}}=S\\,\\overline{R}+\\overline{S}\\,\\overline{R}\\,Q=\\overline{R}\\,(S+\\overline{S}\\,Q).\n$$\n利用 $S=1, R=1$ 处的无关项集，通过 $S=S\\,\\overline{R}+S\\,R$ 将 $S\\,\\overline{R}$ 吸收到 $S$ 中，其中 $S\\,R$ 部分完全位于无关项条件下，不影响指定的行为。因此，\n$$\nQ_{\\text{next}}=S+\\overline{S}\\,\\overline{R}\\,Q.\n$$\n应用布尔恒等式 $X+\\overline{X}\\,Y=X+Y$，令 $X=S$ 且 $Y=\\overline{R}\\,Q$，得到最小积之和表达式：\n$$\nQ_{\\text{next}}=S+\\overline{R}\\,Q.\n$$\n根据指定情况进行验证：\n- $S=0, R=0$: $Q_{\\text{next}}=0+\\overline{0}\\,Q=Q$。\n- $S=1, R=0$: $Q_{\\text{next}}=1+\\overline{0}\\,Q=1$。\n- $S=0, R=1$: $Q_{\\text{next}}=0+\\overline{1}\\,Q=0$。\n- $S=1, R=1$: $Q_{\\text{next}}=1+\\overline{1}\\,Q=1$，由于是无关项条件，这是可以接受的。\n\n该表达式有三个文字，在给定约束下是最小的。", "answer": "$$\\boxed{S+\\overline{R}Q}$$", "id": "1971748"}, {"introduction": "有了数学模型，下一步就是将其应用于动态情境中。这个练习要求你跟踪一个 SR 锁存器在输入随时间变化时的输出状态。这种动手分析将巩固你对锁存器如何存储一位信息以及它如何响应不同输入序列（包括关键的“禁用”状态）的理解。[@problem_id:1971752]", "problem": "数字电路中的一个基本存储元件，置位-复位（SR）锁存器，可以由两个交叉耦合的双输入或非门构成。在这种配置中，第一个或非门接收输入 R 和第二个或非门的输出；这个第一个门的输出是 Q。第二个或非门接收输入 S 和第一个门（Q）的输出；这个第二个门的输出是 $\\bar{Q}$。双输入或非门的行为定义为其输出为 1 当且仅当其两个输入都为 0；对于任何其他输入组合，其输出为 0。\n\n考虑这样一个SR锁存器。初始时，在时间 $t_0$，输入为 S=0 和 R=0，锁存器处于一个未知但稳定的状态。接着发生一系列输入变化。假设每次变化后，输出 Q 和 $\\bar{Q}$ 都有足够的时间来稳定，然后才进行下一次输入变化。\n\n事件序列如下：\n1. 在时间 $t_1$，输入 R 从 0 变为 1，而 S 保持为 0。\n2. 在时间 $t_2$，输入 S 从 0 变为 1，而 R 保持为 1。\n3. 在时间 $t_3$，输入 R 从 1 变为 0，而 S 保持为 1。\n4. 在时间 $t_4$，输入 S 从 1 变为 0，而 R 保持为 0。\n\n确定在时间 $t_4$ 的最后一次输入变化后，系统稳定后输出 Q 和 $\\bar{Q}$ 的最终二进制值。请以行矩阵 $\\begin{pmatrix} Q  \\bar{Q} \\end{pmatrix}$ 的形式表示你的答案。", "solution": "设基于或非门的SR锁存器由以下布尔方程描述\n$$Q=\\overline{R+\\bar{Q}},\\qquad \\bar{Q}=\\overline{S+Q}.$$\n在 $t_{0}$ 时，$S=0$ 且 $R=0$，所以锁存器保持其状态。稳定的可能性是 $Q=0$, $\\bar{Q}=1$ 或 $Q=1$, $\\bar{Q}=0$。\n\n在 $t_{1}$ 时，$R$ 变为 $1$ 而 $S=0$。那么 $Q=\\overline{1+\\bar{Q}}=0$，并且在 $Q=0$ 和 $S=0$ 的情况下，$\\bar{Q}=\\overline{0+0}=1$。因此锁存器稳定到 $Q=0$, $\\bar{Q}=1$（复位）。\n\n在 $t_{2}$ 时，$S$ 变为 $1$ 而 $R=1$。那么 $\\bar{Q}=\\overline{1+Q}=0$ 且 $Q=\\overline{1+\\bar{Q}}=0$。在禁止的输入条件 $S=R=1$ 下，锁存器稳定到 $Q=0$, $\\bar{Q}=0$。\n\n在 $t_{3}$ 时，$R$ 变为 $0$ 而 $S=1$。那么 $\\bar{Q}=\\overline{1+Q}=0$，这在 $R=0$ 的情况下得出 $Q=\\overline{0+0}=1$。锁存器稳定到 $Q=1$, $\\bar{Q}=0$（置位）。\n\n在 $t_{4}$ 时，$S$ 变为 $0$ 而 $R=0$。当 $S=R=0$ 时，锁存器保持其前一状态。检查一致性：$\\bar{Q}=\\overline{0+Q}=\\overline{0+1}=0$ 且 $Q=\\overline{0+\\bar{Q}}=\\overline{0+0}=1$。因此最终状态是 $Q=1$, $\\bar{Q}=0$。\n\n因此，在 $t_{4}$ 之后稳定下来，输出为 $\\begin{pmatrix}1  0\\end{pmatrix}$。", "answer": "$$\\boxed{\\begin{pmatrix} 1  0 \\end{pmatrix}}$$", "id": "1971752"}, {"introduction": "对于任何工程师来说，诊断和理解系统故障都是一项关键技能。最后一个练习模拟了一个存在制造缺陷的场景：一个或非门被错误地替换成了一个与非门。通过分析这个故障电路，你将学会从逻辑门的基本行为出发进行推理，而不是依赖于抽象模型，从而磨练你的故障排除和深度电路分析能力。[@problem_id:1971721]", "problem": "一个标准的置位-复位（SR）锁存器是一种基本的双稳态多谐振荡器，用于存储一位信息。一种常见的实现是使用两个交叉耦合的或非门。输入是置位（S）和复位（R），输出是 Q 及其补码 Q'。基于或非门的标准SR锁存器的逻辑连接由方程 $Q = \\text{NOR}(R, Q')$ 和 $Q' = \\text{NOR}(S, Q)$ 定义。\n\n想象一个场景，一个技术人员在组装一个SR锁存器时，犯了一个制造错误。产生 Q 输出的或非门被错误地替换成了一个与非门。产生 Q' 输出的第二个门仍然是预期的或非门。输入 S 和 R 按照常规方式连接到这个有故障的电路上。\n\n考虑到这个有故障的电路，在通电并经受各种输入后，下列哪个陈述正确描述了其长期运行行为？\n\nA. 电路不再能存储位；其输出 Q 和 Q' 的行为表现为输入 S 和 R 的纯组合函数。\n\nB. 电路卡在一个状态，其中输出 Q=0，并且永远不能被置位为 Q=1。\n\nC. 电路的功能与正常的SR锁存器相同，但逻辑是反的，即 S=1 作为复位，R=1 作为置位。\n\nD. 电路在第一次被置位后，会永久地卡在输出 Q=1 的状态，并且永远不能被复位到 Q=0。\n\nE. 对于输入组合 S=1, R=1，电路变得不稳定并发生振荡。", "solution": "题目要求我们分析一个有故障的置位-复位（SR）锁存器，其中一个或非门被一个与非门替换了。让我们定义控制这个修改后电路的逻辑方程。\n\n标准的连接是：\n- 产生 Q 的门输入为 R 和 Q'。\n- 产生 Q' 的门输入为 S 和 Q。\n\n根据故障描述，产生 Q 的门是与非门，而产生 Q' 的门是或非门。因此，该电路的行为由以下布尔表达式描述，其中下一个时间步的输出（$Q_{next}$，$Q'_{next}$）是当前输入（S，R）和当前输出（Q，Q'）的函数：\n\n1.  $Q_{next} = \\text{NAND}(R, Q') = \\overline{R \\cdot Q'}$\n2.  $Q'_{next} = \\text{NOR}(S, Q) = \\overline{S + Q}$\n\n为了确定整体行为，我们必须分析电路如何在不同状态之间转换。锁存器的一个关键方面是其能够被“置位”（Q=1）和“复位”（Q=0）。让我们首先确定“置位”操作是否有效。置位操作对应于输入 S=1, R=0。\n\n让我们将 S=1 和 R=0 应用于方程，不论 Q 和 Q' 的初始状态如何：\n$Q'_{next} = \\overline{S + Q} = \\overline{1 + Q} = \\overline{1} = 0$。\n输出 Q' 确定地被驱动为 0。现在，让我们将这个结果代入 Q 的方程中。由于 Q' 将变为 0，这个新值将反馈到与非门。\n$Q_{next} = \\overline{R \\cdot Q'_{next}} = \\overline{0 \\cdot 0} = \\overline{0} = 1$。\n因此，输入组合 S=1, R=0 迫使电路进入稳定状态 $(Q, Q') = (1, 0)$。这意味着“置位”功能正常工作。任何时候施加 S=1 和 R=0，输出 Q 都会变为 1。\n\n现在，关键问题是电路是否能从这个状态被“复位”。复位操作意味着使 Q 变为 0。为了测试这一点，让我们假设电路处于置位状态，即 $(Q, Q') = (1, 0)$，并分析所有可能输入组合的影响。\n\n**情况1：施加保持输入 (S=0, R=0)**\n电路处于状态 $(Q, Q') = (1, 0)$。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{0 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{0 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路保持不变，Q=1。没有实现复位。\n\n**情况2：施加复位输入 (S=0, R=1)**\n电路处于状态 $(Q, Q') = (1, 0)$。这是对复位功能的主要测试。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{1 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{0 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路再次保持不变。“复位”输入未能将 Q 复位到 0。\n\n**情况3：施加置位输入 (S=1, R=0)**\n电路处于状态 $(Q, Q') = (1, 0)$。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{0 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{1 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路保持置位状态，正如预期。\n\n**情况4：施加禁用输入 (S=1, R=1)**\n电路处于状态 $(Q, Q') = (1, 0)$。\n$Q_{next} = \\overline{R \\cdot Q'} = \\overline{1 \\cdot 0} = \\overline{0} = 1$。\n$Q'_{next} = \\overline{S + Q} = \\overline{1 + 1} = \\overline{1} = 0$。\n结果状态是 $(1, 0)$。电路不发生振荡；它在 Q=1 时保持稳定。\n\n从这个分析中，我们可以得出结论，一旦电路进入 Q=1 的状态（这可以由“置位”输入 S=1, R=0 强制实现），没有任何输入组合可以再将 Q 强制回到 0。复位功能被永久性地破坏了。因此，电路会卡在 Q=1 的状态。\n\n让我们评估给定的选项：\nA. 电路不是纯组合电路，因为它的下一个状态取决于当前状态，这从反馈回路中可以明显看出。这是错误的。\nB. 电路可以被置位为 Q=1，所以它不会卡在 Q=0。这是错误的。\nC. 其行为并非带有反向逻辑的普通锁存器。例如，真正的复位（Q=0）是不可能的。这是错误的。\nD. 正如我们的分析所示，一旦电路被置位（Q 变为 1），它就永远不能被复位。这个陈述是正确的。\nE. 对于 S=1, R=1，电路不发生振荡；它会稳定在 Q=1, Q'=0 的状态。这是错误的。\n\n对该电路行为的正确描述是，它可以被置位，但永远不能被复位。", "answer": "$$\\boxed{D}$$", "id": "1971721"}]}