 Realizace děliček frekvence v jazyce VHDL. Idea realizace děliček s nesymetrickou střídou (pulzní výstup) a idea realizace děliček frekvence se symetrickou střídou (1:1) se sudým i lichým poměrem dělení. Idea realizace děliček frekvence s poměrem rovným mocnině 2. Problematika hradlování hodin a optimalizace zpoždění v obvodech realizovaných v FPGA.

**Dělička frekvence**
- digitální obvody které snižují frekvenci vstupního hodinového signálu
- pracují buď se **symetrickou střídou** nebo **nesymetrickou střídou**
	- **Symetrická střída**
		- poměr 1:1 mezi log1 a log0
	- **Nesymetrická střída**
		- nesymetrický poměr mezi log1 a log0
		- výstupní pulz nemá rovnoměrný poměr :FasArrowTurnUp:

**Poměr dělení**
- sudý a lichý
- speciální případ jsou děličky v mocninách 2 (2;4;8;...)



| **Type**                | **Explanation**                                                                           |
| :---------------------- | ----------------------------------------------------------------------------------------- |
| Dělička frekvence       | Obvod snižující frekvenci hodinového signálu.                                             |
| Nesymetrická střída     | Výstupní signál nemá rovnoměrný poměr mezi logickou 1 a 0.                                |
| Symetrická střída (1:1) | Poměr mezi logickou 1 a 0 je rovnoměrný (50 %).                                           |
| Sudý poměr dělení       | Výstupní frekvence = vstupní frekvence / 2n (např. 2, 4, 6).                              |
| Lichý poměr dělení      | Výstupní frekvence = vstupní frekvence / (2n+1) (např. 3, 5, 7).                          |
| Poměr mocniny 2         | Výstupní frekvence je snížena o mocninu 2 (např. dělení 2, 4, 8, 16).                     |
| Hradlování hodin        | Nekvalitní metoda řízení hodinového signálu → může způsobit problémy se synchronizací.    |
| Optimalizace zpoždění   | Minimalizace šíření zpoždění v FPGA → dosažení efektivnějšího a stabilního návrhu obvodu. |

**Typy realizace**

Nesymetrická střída
- Použijeme čítač, který „počítá“ tiky hodin. Jakmile dosáhne určitého stavu, výstupní signál změní stav (z 0 na 1 nebo naopak).
```vhdl
process(clk)
begin
    if rising_edge(clk) then
        counter <= counter + 1; 
        if counter = max_value then
            clk_out <= '1';   -- Aktivace výstupu na logickou 1
        elsif counter = reset_value then
            clk_out <= '0';   -- Reset výstupu na logickou 0
            counter <= 0; 
        end if;
    end if;
end process;
```






Dělička se symetrickou střídou

```vhdl
process(clk)
begin
    if rising_edge(clk) then
        counter <= counter + 1;
        if counter = divider/2 then
            clk_out <= NOT clk_out; -- Inverze výstupního signálu
            counter <= 0;
        end if;
    end if;
end process;

```



Dělička mocnin dvojky 
- Při dělení frekvence v poměru **2^n** (např. 2, 4, 8, 16) využíváme jednotlivé bity čítače.
- Každý další bit čítače má frekvenci poloviny předchozího bitu

```vhdl
process(clk)
begin
    if rising_edge(clk) then
        counter <= counter + 1;
    end if;
end process;

clk_out <= counter(N); -- Výstupní signál je bit N čítače
```



Lichý poměr
- Pro lichý poměr (např. 3, 5, 7) potřebujeme složitější logiku, protože nelze jednoduše dosáhnout perfektní symetrie.
- Typicky kombinujeme čítač a stavový automat, který sleduje stav výstupu a určuje okamžik jeho změny


**Hradlování hodin**
- Hradlování hodin znamená, že hodinový signál je „přerušen“ nějakou logikou (např. AND/OR branami). Toto je nebezpečné, protože může způsobit asynchronní chování a chyby v návrhu:
- Hrozí zpoždění a ztráta synchronizace signálů.
- Hradlování není doporučeno v FPGA, kde se hodinové signály mají šířit pomocí specializovaných clock tree.
- Správné řešení:
	- Vždy používat synchronní čítače a invertovat signál pouze uvnitř procesů.

**Optimalizace zpoždění v FPGA**
- FPGA obvody jsou citlivé na **zpoždění signálů** (propagation delay).
- **Optimalizace:**
    - Rozdělení návrhu do více **pipeline stupňů** (postupné zpracování signálu v několika krocích).
    - Použití **synchronních prvků** (Flip-Flopy) pro řízení dat.
    - Minimalizace logických úrovní mezi hodinovými signály.

