<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:06.366</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.09</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0003353</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 칩, 반도체 장치 및 데이터 저장 시스템</inventionTitle><inventionTitleEng>SEMICONDUCTOR CHIP, SEMICONDUCTOR DEVICE AND DATA STORAGE SYSTEM</inventionTitleEng><openDate>2025.07.16</openDate><openNumber>10-2025-0108861</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 7/22</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 제1 클럭 신호를 사용하여 동작하는 반도체 다이와 제2 클럭 신호를 사용하여 동작하는 반도체 다이가 각 반도체 다이에 포함된 마스크 회로에 의해 동작 기간 별로 데이터의 전송을 제어하므로, 반도체 다이 간의 클럭 신호의 차이로 인한 데이터 송수신 오류를 방지 또는 감소시키고 반도체 다이 간 통신 성능을 향상시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 전송 회로, 제1 수신 회로 및 제1 마스크 회로를 포함하고, 상기 제1 마스크 회로는 상기 제1 전송 회로가 제1 클럭 신호에 맞춰 출력한 제1 데이터를 수신하고 제1 동작 기간에 상기 제1 데이터를 외부로 출력하며 제2 동작 기간에 상기 제1 데이터의 출력을 중지하는 제1 반도체 다이; 및제2 전송 회로 및 제2 수신 회로를 포함하고, 상기 제2 수신 회로는 상기 제1 반도체 다이에서 전송되어 버퍼링된 상기 제1 데이터를 상기 제1 클럭 신호와 상이한 제2 클럭 신호에 맞춰 리드하는 제2 반도체 다이를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 동작 기간의 길이 또는 상기 제2 동작 기간의 길이의 적어도 하나는 상기 제1 클럭 신호의 주파수와 상기 제2 클럭 신호의 주파수 간의 차이에 기초하여 설정된 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 동작 기간의 길이 또는 상기 제2 동작 기간의 길이의 적어도 하나는 상기 제2 반도체 다이에 포함되고 상기 제1 데이터가 버퍼링되는 버퍼 메모리의 크기에 기초하여 설정된 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 동작 기간의 길이 또는 상기 제2 동작 기간의 길이의 적어도 하나의 상기 제1 반도체 다이의 공정, 전압 또는 온도의 적어도 하나를 포함하는 상태 정보에 기초하여 설정된 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 동작 기간의 길이 또는 상기 제2 동작 기간의 길이의 적어도 하나는 상기 제1 데이터의 길이에 기초하여 설정된 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 동작 기간의 길이 또는 상기 제2 동작 기간의 길이의 적어도 하나는 가변되는 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2 동작 기간은 상기 제1 동작 기간에 연속된 기간인 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 동작 기간과 상기 제2 동작 기간은 교번하는 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 클럭 신호의 주파수는 상기 제2 클럭 신호의 주파수보다 큰 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 마스크 회로는 상기 제1 동작 기간이 시작하기 전에 상기 제1 전송 회로로 전송 준비 신호를 출력하는 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제1 마스크 회로는 상기 제2 동작 기간이 시작하기 전에 상기 제1 전송 회로로 전송 중지 신호를 출력하는 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제1 마스크 회로는,상기 제1 데이터와 함께 입력되는 유효 신호에 기초하여 상기 제1 동작 기간 동안 동작하는 제1 카운터; 및상기 제2 동작 기간 동안 동작하는 제2 카운터를 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제2 카운터는,상기 제2 동작 기간의 적어도 일부 기간에 상기 유효 신호 없이 동작하는 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 제1 마스크 회로는 상기 제1 카운터가 동작하면 상기 제1 데이터를 바이패스시켜 출력하고 상기 제2 카운터가 동작하면 상기 제1 데이터의 출력을 막는 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 제1 카운터 또는 상기 제2 카운터의 적어도 하나는 상기 제1 동작 기간의 길이 또는 상기 제2 동작 기간의 길이의 적어도 하나에 비례하여 설정된 카운터 임계 값을 수신하고, 상기 카운터 임계 값에 따라 카운팅 동작 기간이 조절되는 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제2 반도체 다이는 제2 마스크 회로를 더 포함하고,상기 제2 마스크 회로는 상기 제2 전송 회로가 상기 제2 클럭 신호에 맞춰 출력한 제2 데이터를 수신하고, 상기 제2 데이터를 바이패스시켜 외부로 출력하는 반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 제2 반도체 다이는 제2 마스크 회로를 더 포함하고,상기 제2 마스크 회로는 상기 제2 전송 회로가 상기 제2 클럭 신호와 상이한 제3 클럭 신호에 맞춰 출력한 제2 데이터를 수신하고, 제3 동작 기간에 상기 제2 데이터를 외부로 출력하며, 제4 동작 기간에 상기 제2 데이터의 출력을 중지하는 반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 수신 회로는 상기 제2 반도체 다이에서 전송되어 버퍼링된 상기 제2 데이터를 상기 제1 클럭 신호에 맞춰 리드하거나, 상기 제1 클럭 신호와 상이한 제4 클럭 신호에 맞춰 리드하는 반도체 장치.</claim></claimInfo><claimInfo><claim>19. 클럭 신호에 맞춰 데이터를 출력하는 전송 회로; 및상기 클럭 신호 및 상기 전송 회로로부터 출력된 상기 데이터를 수신하는 마스크 회로를 포함하고,상기 마스크 회로는,제1 동작 기간과 제2 동작 기간에 상기 데이터를 바이패스시켜 출력하거나, 또는 상기 제1 동작 기간과 상기 제2 동작 기간의 하나의 기간에 상기 데이터를 바이패스시켜 출력하고 다른 하나의 기간에 상기 데이터의 출력을 중지하는 반도체 칩.</claim></claimInfo><claimInfo><claim>20. 적어도 하나의 메모리 장치; 및상기 적어도 하나의 메모리 장치의 동작을 제어하는 컨트롤러를 포함하고,상기 컨트롤러는,제1 클럭 신호에 맞춰 데이터를 수신하고 제1 동작 기간에 상기 데이터를 외부로 출력하며 제2 동작 기간에 상기 데이터의 출력을 중지하는 마스크 회로를 포함하는 제1 칩렛; 및상기 데이터를 수신하여 저장하는 버퍼 메모리, 및 상기 버퍼 메모리에 저장된 상기 데이터를 상기 제1 클럭 신호와 상이한 제2 클럭 신호에 맞춰 리드하는 수신 회로를 포함하는 제2 칩렛을 포함하는 데이터 저장 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>LIM, Tae Ho</engName><name>임태호</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>PARK, Ie Ryung</engName><name>박이령</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.09</receiptDate><receiptNumber>1-1-2024-0029109-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240003353.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f8de628c713819145bbafe6e0b6aa85e7fafa12e16f4ccadf4dc163893fd78210957a27b8f161feac73a7986ccbdff39b1e8eb7656fadec5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf64813c06f39a72acc6ccca624c6f981af711d53e13db55d6b574cbefc2c00bc5710a45b4c20db5f5f06a1f3c5220f285be1712f703f932f9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>