

================================================================
== Vitis HLS Report for 'mm'
================================================================
* Date:           Fri Oct 14 22:04:44 2022

* Version:        2020.2.2 (Build 3118627 on Tue Feb  9 05:13:49 MST 2021)
* Project:        mm.prj
* Solution:       solution2 (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu50-fsvh2104-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.786 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-------+-------+---------+
    |  Latency (cycles) |   Latency (absolute)  |    Interval   | Pipeline|
    |   min   |   max   |    min    |    max    |  min  |  max  |   Type  |
    +---------+---------+-----------+-----------+-------+-------+---------+
    |    26849|    26849|  89.407 us|  89.407 us|  26850|  26850|     none|
    +---------+---------+-----------+-----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------+---------+---------+----------+-----------+-----------+------+----------+
        |               |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name   |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +---------------+---------+---------+----------+-----------+-----------+------+----------+
        |- OUTER_LOOP   |    26848|    26848|       839|          -|          -|    32|        no|
        | + COPY_LOOP   |       32|       32|         2|          1|          1|    32|       yes|
        | + COPY_LOOP   |       37|       37|         7|          1|          1|    32|       yes|
        | + INNER_LOOP  |      743|      743|       248|         16|          1|    32|       yes|
        +---------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+--------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT  | URAM|
+---------------------+---------+------+---------+--------+-----+
|DSP                  |        -|     -|        -|       -|    -|
|Expression           |        -|     -|        0|     574|    -|
|FIFO                 |        -|     -|        -|       -|    -|
|Instance             |        -|   100|     5212|    2892|    -|
|Memory               |        0|     -|       64|      66|    -|
|Multiplexer          |        -|     -|        -|    1857|    -|
|Register             |        -|     -|     6474|    1024|    -|
+---------------------+---------+------+---------+--------+-----+
|Total                |        0|   100|    11750|    6413|    0|
+---------------------+---------+------+---------+--------+-----+
|Available SLR        |     1344|  2976|   871680|  435840|  320|
+---------------------+---------+------+---------+--------+-----+
|Utilization SLR (%)  |        0|     3|        1|       1|    0|
+---------------------+---------+------+---------+--------+-----+
|Available            |     2688|  5952|  1743360|  871680|  640|
+---------------------+---------+------+---------+--------+-----+
|Utilization (%)      |        0|     1|       ~0|      ~0|    0|
+---------------------+---------+------+---------+--------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance             |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_7_full_dsp_1_U1  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U2  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U3   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U4   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U5   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U6   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U7   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U8   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U9   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U10  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U11  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U12  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U13  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U14  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U15  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U16  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U17  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U18  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U19  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U20  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U21  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U22  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U23  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U24  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U25  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U26  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U27  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U28  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U29  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U30  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U31  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U32  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U33  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U34  |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                              |                                |        0| 100| 5212| 2892|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +----------+--------+---------+----+----+-----+------+-----+------+-------------+
    |  Memory  | Module | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------+--------+---------+----+----+-----+------+-----+------+-------------+
    |A_buff_U  |A_buff  |        0|  32|  33|    0|    32|   32|     1|         1024|
    |C_buff_U  |C_buff  |        0|  32|  33|    0|    32|   32|     1|         1024|
    +----------+--------+---------+----+----+-----+------+-----+------+-------------+
    |Total     |        |        0|  64|  66|    0|    64|   64|     2|         2048|
    +----------+--------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+----+---+----+------------+------------+
    |      Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+----+---+----+------------+------------+
    |add_ln116_fu_1628_p2     |         +|   0|  0|  13|           6|           1|
    |add_ln119_fu_2372_p2     |         +|   0|  0|  13|           6|           1|
    |add_ln63_fu_1656_p2      |         +|   0|  0|  13|           6|           1|
    |add_ln64_fu_1672_p2      |         +|   0|  0|  17|          10|          10|
    |add_ln73_1_fu_2172_p2    |         +|   0|  0|  16|           9|           9|
    |add_ln73_2_fu_2206_p2    |         +|   0|  0|  16|           9|           9|
    |add_ln73_3_fu_2295_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln73_4_fu_2329_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln73_5_fu_2362_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln73_6_fu_2401_p2    |         +|   0|  0|  17|          10|          10|
    |add_ln73_fu_2108_p2      |         +|   0|  0|  15|           8|           8|
    |add_ln79_fu_1692_p2      |         +|   0|  0|  13|           6|           1|
    |add_ln80_fu_1708_p2      |         +|   0|  0|  17|          10|          10|
    |ap_condition_783         |       and|   0|  0|   2|           1|           1|
    |ap_condition_798         |       and|   0|  0|   2|           1|           1|
    |ap_condition_812         |       and|   0|  0|   2|           1|           1|
    |icmp_ln116_fu_1634_p2    |      icmp|   0|  0|  10|           6|           7|
    |icmp_ln119_fu_2037_p2    |      icmp|   0|  0|  10|           6|           7|
    |icmp_ln63_fu_1662_p2     |      icmp|   0|  0|  10|           6|           7|
    |icmp_ln79_fu_1698_p2     |      icmp|   0|  0|  10|           6|           7|
    |or_ln89_10_fu_1827_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln89_11_fu_1837_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln89_12_fu_1847_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln89_13_fu_1857_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln89_14_fu_1867_p2    |        or|   0|  0|  10|          10|           4|
    |or_ln89_15_fu_1877_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_16_fu_1887_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_17_fu_1897_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_18_fu_1907_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_19_fu_1917_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_1_fu_1737_p2     |        or|   0|  0|  10|          10|           2|
    |or_ln89_20_fu_1927_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_21_fu_1937_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_22_fu_1947_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_23_fu_1957_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_24_fu_1967_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_25_fu_1977_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_26_fu_1987_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_27_fu_1997_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_28_fu_2007_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_29_fu_2017_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_2_fu_1747_p2     |        or|   0|  0|  10|          10|           2|
    |or_ln89_30_fu_2027_p2    |        or|   0|  0|  10|          10|           5|
    |or_ln89_3_fu_1757_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln89_4_fu_1767_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln89_5_fu_1777_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln89_6_fu_1787_p2     |        or|   0|  0|  10|          10|           3|
    |or_ln89_7_fu_1797_p2     |        or|   0|  0|  10|          10|           4|
    |or_ln89_8_fu_1807_p2     |        or|   0|  0|  10|          10|           4|
    |or_ln89_9_fu_1817_p2     |        or|   0|  0|  10|          10|           4|
    |or_ln89_fu_1727_p2       |        or|   0|  0|  10|          10|           1|
    |ap_enable_pp0            |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp1            |       xor|   0|  0|   2|           1|           2|
    |ap_enable_pp2            |       xor|   0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1  |       xor|   0|  0|   2|           2|           1|
    |ap_enable_reg_pp1_iter1  |       xor|   0|  0|   2|           2|           1|
    |xor_ln73_fu_2049_p2      |       xor|   0|  0|   7|           6|           7|
    +-------------------------+----------+----+---+----+------------+------------+
    |Total                    |          |   0|  0| 574|         460|         265|
    +-------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |A_buff_address0                |   86|         18|    5|         90|
    |A_buff_address1                |   81|         17|    5|         85|
    |B_address0                     |   81|         17|   10|        170|
    |B_address1                     |   81|         17|   10|        170|
    |C_address0                     |   86|         18|   10|        180|
    |C_address1                     |   81|         17|   10|        170|
    |C_buff_address0                |   65|         14|    5|         70|
    |C_buff_address1                |   65|         12|    5|         60|
    |C_buff_address2                |   65|         12|    5|         60|
    |C_buff_d0                      |   14|          3|   32|         96|
    |C_d0                           |   81|         17|   32|        544|
    |C_d1                           |   81|         17|   32|        544|
    |ap_NS_fsm                      |  193|         44|    1|         44|
    |ap_enable_reg_pp0_iter1        |   14|          3|    1|          3|
    |ap_enable_reg_pp1_iter1        |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter6        |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter15       |    9|          2|    1|          2|
    |ap_phi_mux_j_1_phi_fu_1343_p4  |    9|          2|    6|         12|
    |ap_phi_mux_j_2_phi_fu_1355_p4  |    9|          2|    6|         12|
    |ap_phi_mux_j_phi_fu_1331_p4    |    9|          2|    6|         12|
    |grp_fu_1363_p0                 |   54|         10|   32|        320|
    |grp_fu_1363_p1                 |   81|         17|   32|        544|
    |grp_fu_1367_p0                 |   54|         10|   32|        320|
    |grp_fu_1367_p1                 |   81|         17|   32|        544|
    |grp_fu_1371_p0                 |   91|         19|   32|        608|
    |grp_fu_1371_p1                 |   91|         19|   32|        608|
    |grp_fu_1375_p0                 |   86|         18|   32|        576|
    |grp_fu_1375_p1                 |   86|         18|   32|        576|
    |i_reg_1316                     |    9|          2|    6|         12|
    |j_1_reg_1339                   |    9|          2|    6|         12|
    |j_2_reg_1351                   |    9|          2|    6|         12|
    |j_reg_1327                     |    9|          2|    6|         12|
    |reg_1595                       |   14|          3|   32|         96|
    |reg_1601                       |   14|          3|   32|         96|
    |reg_1607                       |    9|          2|   32|         64|
    |reg_1612                       |   14|          3|   32|         96|
    |reg_1618                       |    9|          2|   32|         64|
    |reg_1623                       |    9|          2|   32|         64|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 1857|        389|  656|       6952|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------+----+----+-----+-----------+
    |               Name              | FF | LUT| Bits| Const Bits|
    +---------------------------------+----+----+-----+-----------+
    |A_buff_load_10_reg_3196          |  32|   0|   32|          0|
    |A_buff_load_11_reg_3201          |  32|   0|   32|          0|
    |A_buff_load_12_reg_3206          |  32|   0|   32|          0|
    |A_buff_load_13_reg_3211          |  32|   0|   32|          0|
    |A_buff_load_14_reg_3216          |  32|   0|   32|          0|
    |A_buff_load_15_reg_3221          |  32|   0|   32|          0|
    |A_buff_load_16_reg_3226          |  32|   0|   32|          0|
    |A_buff_load_17_reg_3231          |  32|   0|   32|          0|
    |A_buff_load_18_reg_3236          |  32|   0|   32|          0|
    |A_buff_load_19_reg_3241          |  32|   0|   32|          0|
    |A_buff_load_1_reg_3151           |  32|   0|   32|          0|
    |A_buff_load_20_reg_3246          |  32|   0|   32|          0|
    |A_buff_load_21_reg_3251          |  32|   0|   32|          0|
    |A_buff_load_22_reg_3256          |  32|   0|   32|          0|
    |A_buff_load_23_reg_3261          |  32|   0|   32|          0|
    |A_buff_load_24_reg_3266          |  32|   0|   32|          0|
    |A_buff_load_25_reg_3271          |  32|   0|   32|          0|
    |A_buff_load_26_reg_3276          |  32|   0|   32|          0|
    |A_buff_load_27_reg_3281          |  32|   0|   32|          0|
    |A_buff_load_28_reg_3286          |  32|   0|   32|          0|
    |A_buff_load_29_reg_3291          |  32|   0|   32|          0|
    |A_buff_load_2_reg_3156           |  32|   0|   32|          0|
    |A_buff_load_30_reg_3296          |  32|   0|   32|          0|
    |A_buff_load_31_reg_3301          |  32|   0|   32|          0|
    |A_buff_load_3_reg_3161           |  32|   0|   32|          0|
    |A_buff_load_4_reg_3166           |  32|   0|   32|          0|
    |A_buff_load_5_reg_3171           |  32|   0|   32|          0|
    |A_buff_load_6_reg_3176           |  32|   0|   32|          0|
    |A_buff_load_7_reg_3181           |  32|   0|   32|          0|
    |A_buff_load_8_reg_3186           |  32|   0|   32|          0|
    |A_buff_load_9_reg_3191           |  32|   0|   32|          0|
    |A_buff_load_reg_3146             |  32|   0|   32|          0|
    |C_addr_10_reg_3501               |   5|   0|   10|          5|
    |C_addr_11_reg_3506               |   5|   0|   10|          5|
    |C_addr_12_reg_3511               |   5|   0|   10|          5|
    |C_addr_13_reg_3516               |   5|   0|   10|          5|
    |C_addr_14_reg_3521               |   5|   0|   10|          5|
    |C_addr_15_reg_3526               |   5|   0|   10|          5|
    |C_addr_16_reg_3531               |   5|   0|   10|          5|
    |C_addr_17_reg_3536               |   5|   0|   10|          5|
    |C_addr_18_reg_3541               |   5|   0|   10|          5|
    |C_addr_19_reg_3546               |   5|   0|   10|          5|
    |C_addr_1_reg_3141                |   5|   0|   10|          5|
    |C_addr_20_reg_3551               |   5|   0|   10|          5|
    |C_addr_21_reg_3556               |   5|   0|   10|          5|
    |C_addr_22_reg_3561               |   5|   0|   10|          5|
    |C_addr_23_reg_3566               |   5|   0|   10|          5|
    |C_addr_24_reg_3571               |   5|   0|   10|          5|
    |C_addr_25_reg_3576               |   5|   0|   10|          5|
    |C_addr_26_reg_3581               |   5|   0|   10|          5|
    |C_addr_27_reg_3586               |   5|   0|   10|          5|
    |C_addr_28_reg_3591               |   5|   0|   10|          5|
    |C_addr_29_reg_3596               |   5|   0|   10|          5|
    |C_addr_2_reg_3461                |   5|   0|   10|          5|
    |C_addr_30_reg_3601               |   5|   0|   10|          5|
    |C_addr_31_reg_3606               |   5|   0|   10|          5|
    |C_addr_32_reg_3611               |   5|   0|   10|          5|
    |C_addr_3_reg_3466                |   5|   0|   10|          5|
    |C_addr_4_reg_3471                |   5|   0|   10|          5|
    |C_addr_5_reg_3476                |   5|   0|   10|          5|
    |C_addr_6_reg_3481                |   5|   0|   10|          5|
    |C_addr_7_reg_3486                |   5|   0|   10|          5|
    |C_addr_8_reg_3491                |   5|   0|   10|          5|
    |C_addr_9_reg_3496                |   5|   0|   10|          5|
    |C_buff_addr_1_reg_3638           |   5|   0|    5|          0|
    |C_buff_load_24_reg_4175          |  32|   0|   32|          0|
    |C_buff_load_27_reg_4180          |  32|   0|   32|          0|
    |C_buff_load_29_reg_4185          |  32|   0|   32|          0|
    |C_buff_load_32_reg_4190          |  32|   0|   32|          0|
    |C_load_reg_3131                  |  32|   0|   32|          0|
    |add_i_29_reg_4170                |  32|   0|   32|          0|
    |add_ln116_reg_3052               |   6|   0|    6|          0|
    |add_ln119_reg_3945               |   6|   0|    6|          0|
    |add_ln63_reg_3103                |   6|   0|    6|          0|
    |add_ln73_1_reg_3738              |   9|   0|    9|          0|
    |add_ln73_2_reg_3768              |   9|   0|    9|          0|
    |add_ln73_reg_3682                |   8|   0|    8|          0|
    |add_ln79_reg_3117                |   6|   0|    6|          0|
    |ap_CS_fsm                        |  43|   0|   43|          0|
    |ap_enable_reg_pp0_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter2          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter3          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter4          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter5          |   1|   0|    1|          0|
    |ap_enable_reg_pp1_iter6          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter10         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter11         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter12         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter13         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter14         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter15         |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter2          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter3          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter4          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter5          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter6          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter7          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter8          |   1|   0|    1|          0|
    |ap_enable_reg_pp2_iter9          |   1|   0|    1|          0|
    |i_reg_1316                       |   6|   0|    6|          0|
    |icmp_ln119_reg_3616              |   1|   0|    1|          0|
    |icmp_ln63_reg_3108               |   1|   0|    1|          0|
    |icmp_ln79_reg_3122               |   1|   0|    1|          0|
    |j_1_reg_1339                     |   6|   0|    6|          0|
    |j_2_reg_1351                     |   6|   0|    6|          0|
    |j_3_cast17_reg_3713              |   6|   0|    9|          3|
    |j_3_cast3_reg_3848               |   6|   0|   10|          4|
    |j_reg_1327                       |   6|   0|    6|          0|
    |mul3_i_10_reg_3940               |  32|   0|   32|          0|
    |mul3_i_11_reg_3970               |  32|   0|   32|          0|
    |mul3_i_12_reg_3975               |  32|   0|   32|          0|
    |mul3_i_13_reg_4000               |  32|   0|   32|          0|
    |mul3_i_14_reg_4005               |  32|   0|   32|          0|
    |mul3_i_15_reg_4030               |  32|   0|   32|          0|
    |mul3_i_16_reg_4035               |  32|   0|   32|          0|
    |mul3_i_17_reg_4060               |  32|   0|   32|          0|
    |mul3_i_18_reg_4065               |  32|   0|   32|          0|
    |mul3_i_19_reg_4090               |  32|   0|   32|          0|
    |mul3_i_1_reg_3783                |  32|   0|   32|          0|
    |mul3_i_20_reg_4095               |  32|   0|   32|          0|
    |mul3_i_21_reg_4110               |  32|   0|   32|          0|
    |mul3_i_22_reg_4115               |  32|   0|   32|          0|
    |mul3_i_23_reg_4130               |  32|   0|   32|          0|
    |mul3_i_24_reg_4135               |  32|   0|   32|          0|
    |mul3_i_25_reg_4140               |  32|   0|   32|          0|
    |mul3_i_26_reg_4145               |  32|   0|   32|          0|
    |mul3_i_27_reg_4150               |  32|   0|   32|          0|
    |mul3_i_28_reg_4155               |  32|   0|   32|          0|
    |mul3_i_29_reg_4160               |  32|   0|   32|          0|
    |mul3_i_2_reg_3808                |  32|   0|   32|          0|
    |mul3_i_30_reg_4165               |  32|   0|   32|          0|
    |mul3_i_3_reg_3813                |  32|   0|   32|          0|
    |mul3_i_3_reg_3813_pp2_iter1_reg  |  32|   0|   32|          0|
    |mul3_i_4_reg_3838                |  32|   0|   32|          0|
    |mul3_i_5_reg_3843                |  32|   0|   32|          0|
    |mul3_i_6_reg_3875                |  32|   0|   32|          0|
    |mul3_i_7_reg_3880                |  32|   0|   32|          0|
    |mul3_i_8_reg_3905                |  32|   0|   32|          0|
    |mul3_i_9_reg_3910                |  32|   0|   32|          0|
    |mul3_i_reg_3778                  |  32|   0|   32|          0|
    |mul3_i_s_reg_3935                |  32|   0|   32|          0|
    |mul_i_10_reg_3356                |  32|   0|   32|          0|
    |mul_i_11_reg_3361                |  32|   0|   32|          0|
    |mul_i_12_reg_3366                |  32|   0|   32|          0|
    |mul_i_13_reg_3371                |  32|   0|   32|          0|
    |mul_i_14_reg_3376                |  32|   0|   32|          0|
    |mul_i_15_reg_3381                |  32|   0|   32|          0|
    |mul_i_16_reg_3386                |  32|   0|   32|          0|
    |mul_i_17_reg_3391                |  32|   0|   32|          0|
    |mul_i_18_reg_3396                |  32|   0|   32|          0|
    |mul_i_19_reg_3401                |  32|   0|   32|          0|
    |mul_i_1_reg_3306                 |  32|   0|   32|          0|
    |mul_i_20_reg_3406                |  32|   0|   32|          0|
    |mul_i_21_reg_3411                |  32|   0|   32|          0|
    |mul_i_22_reg_3416                |  32|   0|   32|          0|
    |mul_i_23_reg_3421                |  32|   0|   32|          0|
    |mul_i_24_reg_3426                |  32|   0|   32|          0|
    |mul_i_25_reg_3431                |  32|   0|   32|          0|
    |mul_i_26_reg_3436                |  32|   0|   32|          0|
    |mul_i_27_reg_3441                |  32|   0|   32|          0|
    |mul_i_28_reg_3446                |  32|   0|   32|          0|
    |mul_i_29_reg_3451                |  32|   0|   32|          0|
    |mul_i_2_reg_3311                 |  32|   0|   32|          0|
    |mul_i_30_reg_3456                |  32|   0|   32|          0|
    |mul_i_3_reg_3316                 |  32|   0|   32|          0|
    |mul_i_4_reg_3321                 |  32|   0|   32|          0|
    |mul_i_5_reg_3326                 |  32|   0|   32|          0|
    |mul_i_6_reg_3331                 |  32|   0|   32|          0|
    |mul_i_7_reg_3336                 |  32|   0|   32|          0|
    |mul_i_8_reg_3341                 |  32|   0|   32|          0|
    |mul_i_9_reg_3346                 |  32|   0|   32|          0|
    |mul_i_s_reg_3351                 |  32|   0|   32|          0|
    |or_ln73_1_reg_3671               |   6|   0|    8|          2|
    |or_ln73_3_reg_3728               |   6|   0|    9|          3|
    |or_ln73_4_reg_3758               |   6|   0|    9|          3|
    |or_ln_reg_3644                   |   6|   0|    7|          1|
    |reg_1499                         |  32|   0|   32|          0|
    |reg_1505                         |  32|   0|   32|          0|
    |reg_1509                         |  32|   0|   32|          0|
    |reg_1513                         |  32|   0|   32|          0|
    |reg_1518                         |  32|   0|   32|          0|
    |reg_1523                         |  32|   0|   32|          0|
    |reg_1528                         |  32|   0|   32|          0|
    |reg_1533                         |  32|   0|   32|          0|
    |reg_1538                         |  32|   0|   32|          0|
    |reg_1543                         |  32|   0|   32|          0|
    |reg_1548                         |  32|   0|   32|          0|
    |reg_1553                         |  32|   0|   32|          0|
    |reg_1559                         |  32|   0|   32|          0|
    |reg_1564                         |  32|   0|   32|          0|
    |reg_1569                         |  32|   0|   32|          0|
    |reg_1574                         |  32|   0|   32|          0|
    |reg_1580                         |  32|   0|   32|          0|
    |reg_1585                         |  32|   0|   32|          0|
    |reg_1590                         |  32|   0|   32|          0|
    |reg_1595                         |  32|   0|   32|          0|
    |reg_1601                         |  32|   0|   32|          0|
    |reg_1607                         |  32|   0|   32|          0|
    |reg_1612                         |  32|   0|   32|          0|
    |reg_1618                         |  32|   0|   32|          0|
    |reg_1623                         |  32|   0|   32|          0|
    |tmp_1_reg_3061                   |   5|   0|   10|          5|
    |xor_ln73_reg_3625                |   6|   0|    6|          0|
    |zext_ln63_reg_3098               |   5|   0|   64|         59|
    |C_buff_addr_1_reg_3638           |  64|  32|    5|          0|
    |icmp_ln119_reg_3616              |  64|  32|    1|          0|
    |icmp_ln79_reg_3122               |  64|  32|    1|          0|
    |j_1_reg_1339                     |  64|  32|    6|          0|
    |mul3_i_10_reg_3940               |  64|  32|   32|          0|
    |mul3_i_11_reg_3970               |  64|  32|   32|          0|
    |mul3_i_12_reg_3975               |  64|  32|   32|          0|
    |mul3_i_13_reg_4000               |  64|  32|   32|          0|
    |mul3_i_14_reg_4005               |  64|  32|   32|          0|
    |mul3_i_15_reg_4030               |  64|  32|   32|          0|
    |mul3_i_16_reg_4035               |  64|  32|   32|          0|
    |mul3_i_17_reg_4060               |  64|  32|   32|          0|
    |mul3_i_18_reg_4065               |  64|  32|   32|          0|
    |mul3_i_19_reg_4090               |  64|  32|   32|          0|
    |mul3_i_20_reg_4095               |  64|  32|   32|          0|
    |mul3_i_21_reg_4110               |  64|  32|   32|          0|
    |mul3_i_22_reg_4115               |  64|  32|   32|          0|
    |mul3_i_23_reg_4130               |  64|  32|   32|          0|
    |mul3_i_24_reg_4135               |  64|  32|   32|          0|
    |mul3_i_25_reg_4140               |  64|  32|   32|          0|
    |mul3_i_26_reg_4145               |  64|  32|   32|          0|
    |mul3_i_27_reg_4150               |  64|  32|   32|          0|
    |mul3_i_28_reg_4155               |  64|  32|   32|          0|
    |mul3_i_29_reg_4160               |  64|  32|   32|          0|
    |mul3_i_30_reg_4165               |  64|  32|   32|          0|
    |mul3_i_4_reg_3838                |  64|  32|   32|          0|
    |mul3_i_5_reg_3843                |  64|  32|   32|          0|
    |mul3_i_6_reg_3875                |  64|  32|   32|          0|
    |mul3_i_7_reg_3880                |  64|  32|   32|          0|
    |mul3_i_8_reg_3905                |  64|  32|   32|          0|
    |mul3_i_9_reg_3910                |  64|  32|   32|          0|
    |mul3_i_s_reg_3935                |  64|  32|   32|          0|
    +---------------------------------+----+----+-----+-----------+
    |Total                            |6474|1024| 5575|        240|
    +---------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------+-----+-----+------------+--------------+--------------+
|  RTL Ports | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------+-----+-----+------------+--------------+--------------+
|ap_clk      |   in|    1|  ap_ctrl_hs|            mm|  return value|
|ap_rst      |   in|    1|  ap_ctrl_hs|            mm|  return value|
|ap_start    |   in|    1|  ap_ctrl_hs|            mm|  return value|
|ap_done     |  out|    1|  ap_ctrl_hs|            mm|  return value|
|ap_idle     |  out|    1|  ap_ctrl_hs|            mm|  return value|
|ap_ready    |  out|    1|  ap_ctrl_hs|            mm|  return value|
|C_address0  |  out|   10|   ap_memory|             C|         array|
|C_ce0       |  out|    1|   ap_memory|             C|         array|
|C_we0       |  out|    1|   ap_memory|             C|         array|
|C_d0        |  out|   32|   ap_memory|             C|         array|
|C_q0        |   in|   32|   ap_memory|             C|         array|
|C_address1  |  out|   10|   ap_memory|             C|         array|
|C_ce1       |  out|    1|   ap_memory|             C|         array|
|C_we1       |  out|    1|   ap_memory|             C|         array|
|C_d1        |  out|   32|   ap_memory|             C|         array|
|A_address0  |  out|   10|   ap_memory|             A|         array|
|A_ce0       |  out|    1|   ap_memory|             A|         array|
|A_q0        |   in|   32|   ap_memory|             A|         array|
|B_address0  |  out|   10|   ap_memory|             B|         array|
|B_ce0       |  out|    1|   ap_memory|             B|         array|
|B_q0        |   in|   32|   ap_memory|             B|         array|
|B_address1  |  out|   10|   ap_memory|             B|         array|
|B_ce1       |  out|    1|   ap_memory|             B|         array|
|B_q1        |   in|   32|   ap_memory|             B|         array|
|alpha       |   in|   32|     ap_none|         alpha|        scalar|
|beta        |   in|   32|     ap_none|          beta|        scalar|
+------------+-----+-----+------------+--------------+--------------+

