TimeQuest Timing Analyzer report for Microcomputer
Sun Jan 22 20:19:19 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'cpuClock'
 14. Slow Model Hold: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'cpuClock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'cpuClock'
 27. Fast Model Setup: 'clk'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'cpuClock'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'cpuClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; cpuClock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 26.48 MHz ; 26.48 MHz       ; clk        ;      ;
; 48.74 MHz ; 48.74 MHz       ; cpuClock   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cpuClock ; -19.516 ; -3881.529     ;
; clk      ; -18.379 ; -6717.486     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -0.366 ; -0.738        ;
; clk      ; -0.363 ; -0.363        ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.567 ; -2478.693          ;
; cpuClock ; -0.742 ; -507.528           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                    ;
+---------+-----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -19.516 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.694     ; 18.862     ;
; -19.444 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.751     ;
; -19.392 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.731     ; 18.701     ;
; -19.358 ; cpu09:cpu1|fic              ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.699     ; 18.699     ;
; -19.357 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.724     ; 18.673     ;
; -19.329 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.665     ;
; -19.320 ; cpu09:cpu1|fic              ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.729     ; 18.631     ;
; -19.315 ; cpu09:cpu1|md[3]            ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 20.362     ;
; -19.305 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.632     ;
; -19.301 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.703     ; 18.638     ;
; -19.290 ; cpu09:cpu1|op_code[2]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.724     ; 18.606     ;
; -19.279 ; cpu09:cpu1|pre_code[6]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.586     ;
; -19.271 ; cpu09:cpu1|pre_code[1]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.578     ;
; -19.264 ; cpu09:cpu1|op_code[3]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.724     ; 18.580     ;
; -19.253 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.711     ; 18.582     ;
; -19.249 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.701     ; 18.588     ;
; -19.243 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.691     ; 18.592     ;
; -19.232 ; cpu09:cpu1|pre_code[3]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.539     ;
; -19.218 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.554     ;
; -19.192 ; cpu09:cpu1|op_code[7]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.699     ; 18.533     ;
; -19.181 ; cpu09:cpu1|fic              ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.709     ; 18.512     ;
; -19.178 ; cpu09:cpu1|op_code[3]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.694     ; 18.524     ;
; -19.171 ; cpu09:cpu1|fic              ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.709     ; 18.502     ;
; -19.156 ; cpu09:cpu1|md[3]            ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 20.173     ;
; -19.154 ; cpu09:cpu1|op_code[7]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.729     ; 18.465     ;
; -19.151 ; cpu09:cpu1|op_code[2]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.487     ;
; -19.147 ; cpu09:cpu1|op_code[2]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.694     ; 18.493     ;
; -19.140 ; cpu09:cpu1|pre_code[6]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.467     ;
; -19.136 ; cpu09:cpu1|pre_code[6]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.703     ; 18.473     ;
; -19.132 ; cpu09:cpu1|pre_code[1]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.459     ;
; -19.128 ; cpu09:cpu1|md[3]            ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 20.165     ;
; -19.128 ; cpu09:cpu1|pre_code[1]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.703     ; 18.465     ;
; -19.125 ; cpu09:cpu1|op_code[3]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.461     ;
; -19.118 ; cpu09:cpu1|pre_code[2]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.425     ;
; -19.114 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.441     ;
; -19.101 ; cpu09:cpu1|pre_code[7]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.408     ;
; -19.093 ; cpu09:cpu1|pre_code[3]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.420     ;
; -19.089 ; cpu09:cpu1|pre_code[3]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.703     ; 18.426     ;
; -19.087 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.698     ; 18.429     ;
; -19.085 ; cpu09:cpu1|fic              ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.696     ; 18.429     ;
; -19.062 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.711     ; 18.391     ;
; -19.051 ; cpu09:cpu1|op_code[1]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.694     ; 18.397     ;
; -19.042 ; cpu09:cpu1|md[3]            ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 20.092     ;
; -19.017 ; cpu09:cpu1|md[3]            ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 20.054     ;
; -19.015 ; cpu09:cpu1|op_code[7]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.709     ; 18.346     ;
; -19.013 ; cpu09:cpu1|op_code[1]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.724     ; 18.329     ;
; -19.012 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 20.067     ;
; -19.005 ; cpu09:cpu1|op_code[7]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.709     ; 18.336     ;
; -19.002 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.701     ; 18.341     ;
; -18.991 ; cpu09:cpu1|op_code[3]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.327     ;
; -18.987 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.700     ; 18.327     ;
; -18.985 ; cpu09:cpu1|op_code[2]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.691     ; 18.334     ;
; -18.979 ; cpu09:cpu1|pre_code[2]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.306     ;
; -18.975 ; cpu09:cpu1|pre_code[2]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.703     ; 18.312     ;
; -18.963 ; cpu09:cpu1|state.tfr_state  ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.515     ; 19.488     ;
; -18.962 ; cpu09:cpu1|pre_code[7]      ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.289     ;
; -18.960 ; cpu09:cpu1|op_code[2]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.296     ;
; -18.960 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 20.017     ;
; -18.958 ; cpu09:cpu1|pre_code[7]      ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.703     ; 18.295     ;
; -18.951 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.308     ; 18.683     ;
; -18.951 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.308     ; 18.683     ;
; -18.949 ; cpu09:cpu1|pre_code[6]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.276     ;
; -18.941 ; cpu09:cpu1|pre_code[1]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.268     ;
; -18.936 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.701     ; 18.275     ;
; -18.934 ; cpu09:cpu1|pre_code[4]      ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.241     ;
; -18.929 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.710     ; 18.259     ;
; -18.925 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 19.989     ;
; -18.919 ; cpu09:cpu1|op_code[7]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.696     ; 18.263     ;
; -18.910 ; cpu09:cpu1|md[4]            ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.701     ; 18.249     ;
; -18.905 ; cpu09:cpu1|op_code[3]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.691     ; 18.254     ;
; -18.902 ; cpu09:cpu1|pre_code[3]      ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.229     ;
; -18.899 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.306     ; 18.633     ;
; -18.899 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.306     ; 18.633     ;
; -18.888 ; cpu09:cpu1|fic              ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 19.947     ;
; -18.883 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|sp[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.713     ; 18.210     ;
; -18.877 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 18.209     ;
; -18.874 ; cpu09:cpu1|op_code[1]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.210     ;
; -18.872 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.710     ; 18.202     ;
; -18.864 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.299     ; 18.605     ;
; -18.864 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.299     ; 18.605     ;
; -18.864 ; cpu09:cpu1|op_code[1]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.200     ;
; -18.863 ; cpu09:cpu1|md[0]            ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.435     ; 19.468     ;
; -18.858 ; cpu09:cpu1|op_code[2]       ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 19.922     ;
; -18.847 ; cpu09:cpu1|pre_code[6]      ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.902     ;
; -18.846 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 18.178     ;
; -18.844 ; cpu09:cpu1|fic              ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.706     ; 18.178     ;
; -18.842 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.701     ; 18.181     ;
; -18.839 ; cpu09:cpu1|pre_code[1]      ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.015      ; 19.894     ;
; -18.832 ; cpu09:cpu1|pre_code[5]      ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.733     ; 18.139     ;
; -18.832 ; cpu09:cpu1|op_code[3]       ; cpu09:cpu1|md[10] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 19.896     ;
; -18.831 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|sp[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -1.711     ; 18.160     ;
; -18.827 ; cpu09:cpu1|state.exg1_state ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.515     ; 19.352     ;
; -18.827 ; cpu09:cpu1|fic              ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.304     ; 18.563     ;
; -18.827 ; cpu09:cpu1|fic              ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -1.304     ; 18.563     ;
; -18.824 ; cpu09:cpu1|op_code[0]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.704     ; 18.160     ;
; -18.822 ; cpu09:cpu1|pre_code[6]      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.700     ; 18.162     ;
; -18.820 ; cpu09:cpu1|md[6]            ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -1.708     ; 18.152     ;
; -18.814 ; cpu09:cpu1|pre_code[1]      ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -1.700     ; 18.154     ;
; -18.805 ; cpu09:cpu1|fic              ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -1.706     ; 18.139     ;
; -18.804 ; cpu09:cpu1|state.tfr_state  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.545     ; 19.299     ;
+---------+-----------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.379 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.985     ;
; -18.364 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.967     ;
; -18.363 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.962     ;
; -18.294 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.132      ; 18.880     ;
; -18.289 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.894     ;
; -18.279 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.129      ; 18.862     ;
; -18.278 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.125      ; 18.857     ;
; -18.274 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.148      ; 18.876     ;
; -18.273 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.871     ;
; -18.233 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.839     ;
; -18.218 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.821     ;
; -18.217 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.816     ;
; -18.154 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.735     ;
; -18.153 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.734     ;
; -18.140 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.743     ;
; -18.120 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.726     ;
; -18.114 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.720     ;
; -18.069 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.630     ;
; -18.068 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.629     ;
; -18.064 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.126      ; 18.644     ;
; -18.063 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.126      ; 18.643     ;
; -18.055 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.129      ; 18.638     ;
; -18.050 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.148      ; 18.652     ;
; -18.035 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.132      ; 18.621     ;
; -18.030 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.635     ;
; -18.029 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.132      ; 18.615     ;
; -18.024 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.629     ;
; -18.008 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.589     ;
; -18.007 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.588     ;
; -17.994 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.597     ;
; -17.974 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.580     ;
; -17.968 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.574     ;
; -17.946 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.527     ;
; -17.907 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.506     ;
; -17.861 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.422     ;
; -17.856 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.126      ; 18.436     ;
; -17.822 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.125      ; 18.401     ;
; -17.817 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.415     ;
; -17.810 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.391     ;
; -17.800 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.381     ;
; -17.796 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.377     ;
; -17.791 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.397     ;
; -17.774 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.377     ;
; -17.767 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.373     ;
; -17.761 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.360     ;
; -17.756 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.359     ;
; -17.735 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.316     ;
; -17.730 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.329     ;
; -17.725 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.286     ;
; -17.720 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.126      ; 18.300     ;
; -17.711 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.272     ;
; -17.708 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.307     ;
; -17.706 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.132      ; 18.292     ;
; -17.706 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.126      ; 18.286     ;
; -17.705 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.308     ;
; -17.701 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.306     ;
; -17.689 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.129      ; 18.272     ;
; -17.684 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.148      ; 18.286     ;
; -17.682 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.132      ; 18.268     ;
; -17.677 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.151      ; 18.282     ;
; -17.672 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.253     ;
; -17.671 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.129      ; 18.254     ;
; -17.667 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.248     ;
; -17.666 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.148      ; 18.268     ;
; -17.664 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.245     ;
; -17.663 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.127      ; 18.244     ;
; -17.655 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.261     ;
; -17.650 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.231     ;
; -17.650 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.211     ;
; -17.648 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.173      ; 18.275     ;
; -17.646 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.164      ; 18.264     ;
; -17.645 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.251     ;
; -17.645 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.125      ; 18.224     ;
; -17.645 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.126      ; 18.225     ;
; -17.640 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.238     ;
; -17.633 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.236     ;
; -17.633 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.170      ; 18.257     ;
; -17.632 ; SBCTextDisplayRGB:io1|cursorVert[2]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.166      ; 18.252     ;
; -17.631 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.161      ; 18.246     ;
; -17.630 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.157      ; 18.241     ;
; -17.629 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.235     ;
; -17.628 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.231     ;
; -17.626 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.232     ;
; -17.625 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.228     ;
; -17.625 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.152      ; 18.231     ;
; -17.623 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.125      ; 18.202     ;
; -17.621 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.152      ; 18.227     ;
; -17.620 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.129      ; 18.203     ;
; -17.618 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.144      ; 18.216     ;
; -17.615 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.148      ; 18.217     ;
; -17.611 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.214     ;
; -17.610 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.149      ; 18.213     ;
; -17.603 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.149      ; 18.206     ;
; -17.603 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.173      ; 18.230     ;
; -17.589 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.127      ; 18.170     ;
; -17.588 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.170      ; 18.212     ;
; -17.587 ; SBCTextDisplayRGB:io1|cursorVert[0]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.166      ; 18.207     ;
; -17.587 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.148     ;
; -17.584 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.145      ; 18.183     ;
; -17.582 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.107      ; 18.143     ;
+---------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                                ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.366 ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 2.176      ; 2.116      ;
; -0.228 ; SBCTextDisplayRGB:io1|kbBuffer~34            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 1.592      ;
; -0.144 ; SBCTextDisplayRGB:io1|kbBuffer~28            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.511      ; 1.673      ;
; 0.107  ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 2.176      ; 2.589      ;
; 0.107  ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 2.176      ; 2.589      ;
; 0.110  ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 2.176      ; 2.592      ;
; 0.168  ; SBCTextDisplayRGB:io1|kbBuffer~47            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; 0.000        ; 1.516      ; 1.990      ;
; 0.238  ; SBCTextDisplayRGB:io1|kbBuffer~46            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; 0.000        ; 1.516      ; 2.060      ;
; 0.314  ; SBCTextDisplayRGB:io1|kbBuffer~66            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; 0.000        ; 1.495      ; 2.115      ;
; 0.417  ; SBCTextDisplayRGB:io1|kbBuffer~21            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.511      ; 2.234      ;
; 0.482  ; SBCTextDisplayRGB:io1|kbBuffer~51            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; 0.000        ; 1.495      ; 2.283      ;
; 0.489  ; SBCTextDisplayRGB:io1|kbBuffer~38            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; 0.000        ; 1.492      ; 2.287      ;
; 0.499  ; SBCTextDisplayRGB:io1|controlReg[5]          ; SBCTextDisplayRGB:io1|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|controlReg[6]          ; SBCTextDisplayRGB:io1|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|controlReg[7]          ; SBCTextDisplayRGB:io1|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|dispByteWritten        ; SBCTextDisplayRGB:io1|dispByteWritten        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|state.sync_state                  ; cpu09:cpu1|state.sync_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.582  ; cpu09:cpu1|state.jsr_state                   ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 1.378      ; 2.266      ;
; 0.601  ; SBCTextDisplayRGB:io1|kbBuffer~42            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.421      ;
; 0.652  ; SBCTextDisplayRGB:io1|kbBuffer~20            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.472      ;
; 0.659  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteWritten        ; clk          ; cpuClock    ; -0.500       ; 1.361      ; 1.826      ;
; 0.669  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.754      ; 2.729      ;
; 0.669  ; SBCTextDisplayRGB:io1|kbBuffer~25            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; 0.000        ; 1.511      ; 2.486      ;
; 0.690  ; SBCTextDisplayRGB:io1|kbBuffer~26            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; 0.000        ; 1.511      ; 2.507      ;
; 0.694  ; SBCTextDisplayRGB:io1|kbBuffer~30            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; 0.000        ; 1.492      ; 2.492      ;
; 0.757  ; cpu09:cpu1|state.pulu_ixh_state              ; cpu09:cpu1|state.pulu_ixl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.063      ;
; 0.758  ; cpu09:cpu1|state.pulu_iyh_state              ; cpu09:cpu1|state.pulu_iyl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.064      ;
; 0.762  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|state.mulea_state                 ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.068      ;
; 0.769  ; cpu09:cpu1|state.mul6_state                  ; cpu09:cpu1|state.mul7_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.075      ;
; 0.770  ; cpu09:cpu1|state.mul5_state                  ; cpu09:cpu1|state.mul6_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.076      ;
; 0.773  ; SBCTextDisplayRGB:io1|kbBuffer~55            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; 0.000        ; 1.517      ; 2.596      ;
; 0.776  ; cpu09:cpu1|state.puls_accb_state             ; cpu09:cpu1|state.puls_dp_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.082      ;
; 0.787  ; cpu09:cpu1|state.indirect_state              ; cpu09:cpu1|state.indirect2_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.093      ;
; 0.798  ; SBCTextDisplayRGB:io1|kbBuffer~27            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.618      ;
; 0.836  ; SBCTextDisplayRGB:io1|kbBuffer~35            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.511      ; 2.653      ;
; 0.879  ; SBCTextDisplayRGB:io1|kbBuffer~59            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; 0.000        ; 1.495      ; 2.680      ;
; 0.924  ; cpu09:cpu1|state.exg1_state                  ; cpu09:cpu1|state.exg2_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.230      ;
; 0.927  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|state.rti_accb_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.233      ;
; 0.929  ; cpu09:cpu1|state.mul1_state                  ; cpu09:cpu1|state.mul2_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.235      ;
; 0.932  ; cpu09:cpu1|state.puls_uph_state              ; cpu09:cpu1|state.puls_upl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.238      ;
; 0.937  ; cpu09:cpu1|state.int_accb_state              ; cpu09:cpu1|state.int_acca_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.243      ;
; 0.938  ; cpu09:cpu1|state.int_upl_state               ; cpu09:cpu1|state.int_uph_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.244      ;
; 0.939  ; cpu09:cpu1|state.int_pcl_state               ; cpu09:cpu1|state.int_pch_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.245      ;
; 0.942  ; SBCTextDisplayRGB:io1|kbBuffer~48            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; 0.000        ; 1.517      ; 2.765      ;
; 0.945  ; cpu09:cpu1|state.int_pch_state               ; cpu09:cpu1|state.int_upl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.251      ;
; 0.950  ; SBCTextDisplayRGB:io1|kbBuffer~14            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.511      ; 2.767      ;
; 0.953  ; cpu09:cpu1|state.mul4_state                  ; cpu09:cpu1|state.mul5_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.259      ;
; 0.953  ; cpu09:cpu1|state.pulu_iyl_state              ; cpu09:cpu1|state.pulu_sph_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.259      ;
; 0.967  ; cpu09:cpu1|md[3]                             ; cpu09:cpu1|md[4]                             ; cpuClock     ; cpuClock    ; 0.000        ; 1.708      ; 2.981      ;
; 0.971  ; cpu09:cpu1|state.vect_hi_state               ; cpu09:cpu1|state.vect_lo_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.277      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[6]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[1]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[2]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[3]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[0]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[5]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 0.974  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[7]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.179      ;
; 1.042  ; SBCTextDisplayRGB:io1|kbBuffer~44            ; SBCTextDisplayRGB:io1|dataOut[5]             ; clk          ; cpuClock    ; 0.000        ; 1.495      ; 2.843      ;
; 1.077  ; SBCTextDisplayRGB:io1|kbBuffer~17            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; 0.000        ; 1.492      ; 2.875      ;
; 1.096  ; SBCTextDisplayRGB:io1|kbInPointer[0]         ; SBCTextDisplayRGB:io1|dataOut[7]             ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.916      ;
; 1.099  ; SBCTextDisplayRGB:io1|kbInPointer[0]         ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.919      ;
; 1.106  ; SBCTextDisplayRGB:io1|kbInPointer[0]         ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.926      ;
; 1.119  ; SBCTextDisplayRGB:io1|kbBuffer~64            ; SBCTextDisplayRGB:io1|dataOut[4]             ; clk          ; cpuClock    ; 0.000        ; 1.524      ; 2.949      ;
; 1.138  ; SBCTextDisplayRGB:io1|kbBuffer~56            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.514      ; 2.958      ;
; 1.142  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.754      ; 3.202      ;
; 1.142  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.754      ; 3.202      ;
; 1.145  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.754      ; 3.205      ;
; 1.149  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[8]                             ; cpuClock     ; cpuClock    ; 0.000        ; 1.203      ; 2.658      ;
; 1.149  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[15]                            ; cpuClock     ; cpuClock    ; 0.000        ; 1.203      ; 2.658      ;
; 1.153  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[9]                             ; cpuClock     ; cpuClock    ; 0.000        ; 1.203      ; 2.662      ;
; 1.153  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[10]                            ; cpuClock     ; cpuClock    ; 0.000        ; 1.203      ; 2.662      ;
; 1.156  ; SBCTextDisplayRGB:io1|kbBuffer~49            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 1.516      ; 2.978      ;
; 1.177  ; SBCTextDisplayRGB:io1|dispByteSent           ; SBCTextDisplayRGB:io1|dispByteLatch[4]       ; clk          ; cpuClock    ; -0.500       ; 1.399      ; 2.382      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                 ;
+--------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.363 ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg ; cpuClock     ; clk         ; 0.000        ; 2.859      ; 3.067      ;
; 0.038  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg ; cpuClock     ; clk         ; 0.000        ; 2.862      ; 3.471      ;
; 0.106  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg ; cpuClock     ; clk         ; 0.000        ; 2.848      ; 3.525      ;
; 0.137  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg ; cpuClock     ; clk         ; -0.500       ; 2.859      ; 3.067      ;
; 0.139  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_we_reg ; cpuClock     ; clk         ; 0.000        ; 2.832      ; 3.542      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]     ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]     ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[10]    ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[11]    ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[12]    ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[13]    ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[14]    ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[15]    ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[16]    ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[17]    ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[18]    ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[19]    ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[20]    ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[21]    ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[22]    ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[24]    ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[25]    ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]      ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Caps             ; SBCTextDisplayRGB:io1|ps2Caps                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Scroll           ; SBCTextDisplayRGB:io1|ps2Scroll                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Num              ; SBCTextDisplayRGB:io1|ps2Num                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]     ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[4]     ; SBCTextDisplayRGB:io1|kbWriteTimer[4]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[5]     ; SBCTextDisplayRGB:io1|kbWriteTimer[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWRParity          ; SBCTextDisplayRGB:io1|kbWRParity                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[0]     ; SBCTextDisplayRGB:io1|kbWriteTimer[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[1]     ; SBCTextDisplayRGB:io1|kbWriteTimer[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[2]     ; SBCTextDisplayRGB:io1|kbWriteTimer[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[3]     ; SBCTextDisplayRGB:io1|kbWriteTimer[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[7]     ; SBCTextDisplayRGB:io1|kbWriteTimer[7]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkOut           ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkFiltered      ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Shift            ; SBCTextDisplayRGB:io1|ps2Shift                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|n_kbWR              ; SBCTextDisplayRGB:io1|n_kbWR                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbWriteTimer[23]    ; SBCTextDisplayRGB:io1|kbWriteTimer[23]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbInPointer[0]      ; SBCTextDisplayRGB:io1|kbInPointer[0]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbInPointer[1]      ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|kbInPointer[2]      ; SBCTextDisplayRGB:io1|kbInPointer[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|ps2Ctrl             ; SBCTextDisplayRGB:io1|ps2Ctrl                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|paramCount[0]       ; SBCTextDisplayRGB:io1|paramCount[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param4[0]           ; SBCTextDisplayRGB:io1|param4[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param3[0]           ; SBCTextDisplayRGB:io1|param3[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param2[0]           ; SBCTextDisplayRGB:io1|param2[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|param1[0]           ; SBCTextDisplayRGB:io1|param1[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|paramCount[1]       ; SBCTextDisplayRGB:io1|paramCount[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|cursorVert[3]       ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|hActive             ; SBCTextDisplayRGB:io1|hActive                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|vActive             ; SBCTextDisplayRGB:io1|vActive                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelClockCount[0]  ; SBCTextDisplayRGB:io1|pixelClockCount[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelCount[0]       ; SBCTextDisplayRGB:io1|pixelCount[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelCount[1]       ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|pixelCount[2]       ; SBCTextDisplayRGB:io1|pixelCount[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[0]     ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[1]     ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[2]     ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|charScanLine[3]     ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|dispWR              ; SBCTextDisplayRGB:io1|dispWR                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|cursorVert[2]       ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|cursorVert[4]       ; SBCTextDisplayRGB:io1|cursorVert[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|dispState.idle      ; SBCTextDisplayRGB:io1|dispState.idle                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|paramCount[2]       ; SBCTextDisplayRGB:io1|paramCount[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|dispByteSent        ; SBCTextDisplayRGB:io1|dispByteSent                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io1|attBold             ; SBCTextDisplayRGB:io1|attBold                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.538  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg ; cpuClock     ; clk         ; -0.500       ; 2.862      ; 3.471      ;
; 0.606  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg ; cpuClock     ; clk         ; -0.500       ; 2.848      ; 3.525      ;
; 0.639  ; cpuClock                                  ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_we_reg ; cpuClock     ; clk         ; -0.500       ; 2.832      ; 3.542      ;
; 0.752  ; SBCTextDisplayRGB:io1|vertLineCount[9]    ; SBCTextDisplayRGB:io1|vertLineCount[9]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.755  ; SBCTextDisplayRGB:io1|dispState.del2      ; SBCTextDisplayRGB:io1|dispState.del3                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.757  ; SBCTextDisplayRGB:io1|horizCount[11]      ; SBCTextDisplayRGB:io1|horizCount[11]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.762  ; SBCTextDisplayRGB:io1|dispState.clearLine ; SBCTextDisplayRGB:io1|dispState.clearL2                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.766  ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; SBCTextDisplayRGB:io1|dispAttWRData[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.769  ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; SBCTextDisplayRGB:io1|dispAttWRData[4]                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.773  ; SBCTextDisplayRGB:io1|ps2Byte[4]          ; SBCTextDisplayRGB:io1|ps2Byte[3]                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.774  ; SBCTextDisplayRGB:io1|kbInPointer[0]      ; SBCTextDisplayRGB:io1|kbInPointer[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.780  ; SBCTextDisplayRGB:io1|pixelCount[0]       ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.784  ; SBCTextDisplayRGB:io1|ps2ClkFilter[5]     ; SBCTextDisplayRGB:io1|ps2ClkFilter[5]                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.784  ; SBCTextDisplayRGB:io1|pixelCount[0]       ; SBCTextDisplayRGB:io1|pixelCount[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.787  ; SBCTextDisplayRGB:io1|ps2ClkFiltered      ; SBCTextDisplayRGB:io1|ps2PrevClk                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.913  ; SBCTextDisplayRGB:io1|cursorHoriz[0]      ; SBCTextDisplayRGB:io1|savedCursorHoriz[0]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.923  ; SBCTextDisplayRGB:io1|dispState.ins2      ; SBCTextDisplayRGB:io1|dispState.ins3                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.229      ;
; 0.925  ; SBCTextDisplayRGB:io1|cursorHoriz[6]      ; SBCTextDisplayRGB:io1|savedCursorHoriz[6]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.231      ;
; 0.940  ; SBCTextDisplayRGB:io1|cursorVert[1]       ; SBCTextDisplayRGB:io1|savedCursorVert[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 1.052  ; SBCTextDisplayRGB:io1|ps2Byte[2]          ; SBCTextDisplayRGB:io1|ps2Byte[1]                                                                            ; clk          ; clk         ; 0.000        ; -0.001     ; 1.357      ;
; 1.142  ; SBCTextDisplayRGB:io1|param2[6]           ; SBCTextDisplayRGB:io1|param1[6]                                                                             ; clk          ; clk         ; 0.000        ; 0.004      ; 1.452      ;
; 1.163  ; SBCTextDisplayRGB:io1|ps2ClkCount[1]      ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.164  ; SBCTextDisplayRGB:io1|param1[1]           ; SBCTextDisplayRGB:io1|param1[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.166  ; SBCTextDisplayRGB:io1|cursBlinkCount[13]  ; SBCTextDisplayRGB:io1|cursBlinkCount[13]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166  ; SBCTextDisplayRGB:io1|kbWatchdogTimer[13] ; SBCTextDisplayRGB:io1|kbWatchdogTimer[13]                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.166  ; SBCTextDisplayRGB:io1|param4[1]           ; SBCTextDisplayRGB:io1|param4[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172  ; cpuClkCount[4]                            ; cpuClkCount[4]                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; SBCTextDisplayRGB:io1|kbWatchdogTimer[1]  ; SBCTextDisplayRGB:io1|kbWatchdogTimer[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.176  ; SBCTextDisplayRGB:io1|cursBlinkCount[8]   ; SBCTextDisplayRGB:io1|cursBlinkCount[8]                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
+--------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg10 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; 11.357 ; 11.357 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 8.085  ; 8.085  ; Fall       ; clk             ;
; ps2Data   ; clk        ; 5.051  ; 5.051  ; Fall       ; clk             ;
; n_reset   ; cpuClock   ; 11.685 ; 11.685 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; -5.662 ; -5.662 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; -4.972 ; -4.972 ; Fall       ; clk             ;
; ps2Data   ; clk        ; -4.785 ; -4.785 ; Fall       ; clk             ;
; n_reset   ; cpuClock   ; -5.340 ; -5.340 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hSync     ; clk        ; 8.274 ; 8.274 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 7.970 ; 7.970 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 8.801 ; 8.801 ; Fall       ; clk             ;
; vSync     ; clk        ; 8.573 ; 8.573 ; Fall       ; clk             ;
; video     ; clk        ; 8.175 ; 8.175 ; Fall       ; clk             ;
; videoB0   ; clk        ; 8.760 ; 8.760 ; Fall       ; clk             ;
; videoB1   ; clk        ; 8.372 ; 8.372 ; Fall       ; clk             ;
; videoG0   ; clk        ; 8.879 ; 8.879 ; Fall       ; clk             ;
; videoG1   ; clk        ; 8.798 ; 8.798 ; Fall       ; clk             ;
; videoR0   ; clk        ; 9.171 ; 9.171 ; Fall       ; clk             ;
; videoR1   ; clk        ; 8.802 ; 8.802 ; Fall       ; clk             ;
; videoSync ; clk        ; 9.811 ; 9.811 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hSync     ; clk        ; 8.274 ; 8.274 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 7.970 ; 7.970 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 8.801 ; 8.801 ; Fall       ; clk             ;
; vSync     ; clk        ; 8.573 ; 8.573 ; Fall       ; clk             ;
; video     ; clk        ; 8.175 ; 8.175 ; Fall       ; clk             ;
; videoB0   ; clk        ; 8.760 ; 8.760 ; Fall       ; clk             ;
; videoB1   ; clk        ; 8.372 ; 8.372 ; Fall       ; clk             ;
; videoG0   ; clk        ; 8.879 ; 8.879 ; Fall       ; clk             ;
; videoG1   ; clk        ; 8.798 ; 8.798 ; Fall       ; clk             ;
; videoR0   ; clk        ; 9.171 ; 9.171 ; Fall       ; clk             ;
; videoR1   ; clk        ; 8.802 ; 8.802 ; Fall       ; clk             ;
; videoSync ; clk        ; 9.254 ; 9.254 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cpuClock ; -5.644 ; -1018.225     ;
; clk      ; -5.427 ; -1636.665     ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk      ; -0.787 ; -2.825        ;
; cpuClock ; -0.444 ; -1.540        ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk      ; -2.000 ; -1724.732          ;
; cpuClock ; -0.500 ; -342.000           ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                              ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.644 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.819     ; 5.857      ;
; -5.639 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.832     ; 5.839      ;
; -5.617 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.828      ;
; -5.607 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.787      ;
; -5.591 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.819     ; 5.804      ;
; -5.590 ; cpu09:cpu1|fic         ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.820     ; 5.802      ;
; -5.589 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.780      ;
; -5.582 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.768      ;
; -5.578 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.773      ;
; -5.578 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.849     ; 5.761      ;
; -5.571 ; cpu09:cpu1|fic         ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.833     ; 5.770      ;
; -5.555 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.763      ;
; -5.553 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 5.742      ;
; -5.552 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 5.754      ;
; -5.552 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.847     ; 5.737      ;
; -5.549 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.747      ;
; -5.544 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.847     ; 5.729      ;
; -5.543 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.723      ;
; -5.539 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.719      ;
; -5.532 ; cpu09:cpu1|pre_code[3] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.712      ;
; -5.530 ; cpu09:cpu1|fic         ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.848     ; 5.714      ;
; -5.528 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.714      ;
; -5.527 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.718      ;
; -5.525 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.832     ; 5.725      ;
; -5.523 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.832     ; 5.723      ;
; -5.521 ; cpu09:cpu1|fic         ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.711      ;
; -5.519 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.819     ; 5.732      ;
; -5.519 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.710      ;
; -5.518 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.704      ;
; -5.515 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.832     ; 5.715      ;
; -5.514 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.700      ;
; -5.514 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.709      ;
; -5.511 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.847     ; 5.696      ;
; -5.510 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.701      ;
; -5.510 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.705      ;
; -5.507 ; cpu09:cpu1|pre_code[3] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.693      ;
; -5.506 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.820     ; 5.718      ;
; -5.505 ; cpu09:cpu1|fic         ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.695      ;
; -5.503 ; cpu09:cpu1|pre_code[3] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.698      ;
; -5.499 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 5.688      ;
; -5.499 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 5.701      ;
; -5.498 ; cpu09:cpu1|fic         ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.831     ; 5.699      ;
; -5.491 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.699      ;
; -5.488 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.819     ; 5.701      ;
; -5.487 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.833     ; 5.686      ;
; -5.487 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.695      ;
; -5.486 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.677      ;
; -5.483 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.663      ;
; -5.483 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 5.672      ;
; -5.480 ; cpu09:cpu1|pre_code[3] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.688      ;
; -5.474 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.671      ;
; -5.473 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.664      ;
; -5.469 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.832     ; 5.669      ;
; -5.468 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.821     ; 5.679      ;
; -5.465 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.656      ;
; -5.464 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.644      ;
; -5.464 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.650      ;
; -5.463 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.660      ;
; -5.460 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.646      ;
; -5.458 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.644      ;
; -5.457 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.648      ;
; -5.456 ; cpu09:cpu1|fic         ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.646      ;
; -5.455 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|up[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 5.657      ;
; -5.454 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.649      ;
; -5.453 ; cpu09:cpu1|pre_code[3] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.639      ;
; -5.450 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.700     ; 5.782      ;
; -5.449 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.834     ; 5.647      ;
; -5.448 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.699     ; 5.781      ;
; -5.446 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.848     ; 5.630      ;
; -5.445 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.832     ; 5.645      ;
; -5.444 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.630      ;
; -5.440 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.626      ;
; -5.439 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.625      ;
; -5.437 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.627      ;
; -5.435 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|ea[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.837     ; 5.630      ;
; -5.431 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.639      ;
; -5.428 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.847     ; 5.613      ;
; -5.427 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 5.629      ;
; -5.425 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.616      ;
; -5.422 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|up[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.619      ;
; -5.421 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|sp[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.607      ;
; -5.421 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.842     ; 5.611      ;
; -5.421 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|ea[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.697     ; 5.756      ;
; -5.419 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[11] ; cpuClock     ; cpuClock    ; 1.000        ; -0.696     ; 5.755      ;
; -5.419 ; cpu09:cpu1|op_code[2]  ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 5.621      ;
; -5.419 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.610      ;
; -5.418 ; cpu09:cpu1|pre_code[5] ; cpu09:cpu1|ea[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.598      ;
; -5.415 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[9]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 5.604      ;
; -5.414 ; cpu09:cpu1|op_code[7]  ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.831     ; 5.615      ;
; -5.412 ; cpu09:cpu1|pre_code[2] ; cpu09:cpu1|ea[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.824     ; 5.620      ;
; -5.411 ; cpu09:cpu1|op_code[3]  ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.830     ; 5.613      ;
; -5.411 ; cpu09:cpu1|md[6]       ; cpu09:cpu1|sp[14] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 5.600      ;
; -5.410 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.607      ;
; -5.409 ; cpu09:cpu1|pre_code[4] ; cpu09:cpu1|ea[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.852     ; 5.589      ;
; -5.406 ; cpu09:cpu1|pre_code[6] ; cpu09:cpu1|up[12] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.603      ;
; -5.404 ; cpu09:cpu1|pre_code[7] ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.846     ; 5.590      ;
; -5.403 ; cpu09:cpu1|op_code[1]  ; cpu09:cpu1|sp[10] ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.594      ;
; -5.399 ; cpu09:cpu1|op_code[0]  ; cpu09:cpu1|sp[8]  ; cpuClock     ; cpuClock    ; 1.000        ; -0.841     ; 5.590      ;
; -5.399 ; cpu09:cpu1|md[4]       ; cpu09:cpu1|sp[13] ; cpuClock     ; cpuClock    ; 1.000        ; -0.843     ; 5.588      ;
; -5.399 ; cpu09:cpu1|pre_code[1] ; cpu09:cpu1|up[15] ; cpuClock     ; cpuClock    ; 1.000        ; -0.835     ; 5.596      ;
+--------+------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                         ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.427 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.997      ;
; -5.417 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.984      ;
; -5.414 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.976      ;
; -5.353 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.899      ;
; -5.353 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.899      ;
; -5.352 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.921      ;
; -5.342 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.908      ;
; -5.339 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.900      ;
; -5.330 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.897      ;
; -5.330 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.900      ;
; -5.323 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.893      ;
; -5.320 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.887      ;
; -5.319 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.889      ;
; -5.318 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.875      ;
; -5.317 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.879      ;
; -5.308 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.862      ;
; -5.305 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.854      ;
; -5.284 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.830      ;
; -5.278 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.823      ;
; -5.278 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.823      ;
; -5.256 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.802      ;
; -5.256 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.802      ;
; -5.255 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.821      ;
; -5.254 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.800      ;
; -5.253 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.799      ;
; -5.248 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.810      ;
; -5.248 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.794      ;
; -5.248 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.817      ;
; -5.244 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.777      ;
; -5.244 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.777      ;
; -5.244 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.813      ;
; -5.233 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.803      ;
; -5.233 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.800      ;
; -5.226 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.796      ;
; -5.222 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.789      ;
; -5.222 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.792      ;
; -5.221 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.775      ;
; -5.220 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.766      ;
; -5.220 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.790      ;
; -5.215 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.761      ;
; -5.214 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.047      ; 5.760      ;
; -5.214 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.771      ;
; -5.210 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.777      ;
; -5.210 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.767      ;
; -5.209 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.754      ;
; -5.205 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.767      ;
; -5.199 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.769      ;
; -5.190 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.752      ;
; -5.187 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.733      ;
; -5.186 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.753      ;
; -5.185 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.752      ;
; -5.184 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.754      ;
; -5.183 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.753      ;
; -5.181 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.071      ; 5.751      ;
; -5.179 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.724      ;
; -5.178 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.723      ;
; -5.177 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.744      ;
; -5.175 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.708      ;
; -5.173 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.734      ;
; -5.173 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.718      ;
; -5.170 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.737      ;
; -5.169 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.086      ; 5.754      ;
; -5.167 ; SBCTextDisplayRGB:io1|cursorHoriz[4] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.068      ; 5.734      ;
; -5.159 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.083      ; 5.741      ;
; -5.158 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.727      ;
; -5.157 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.703      ;
; -5.156 ; SBCTextDisplayRGB:io1|startAddr[4]   ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.078      ; 5.733      ;
; -5.156 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.702      ;
; -5.151 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.713      ;
; -5.151 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.697      ;
; -5.147 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.713      ;
; -5.145 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.678      ;
; -5.145 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.690      ;
; -5.145 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.714      ;
; -5.144 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.677      ;
; -5.140 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.046      ; 5.685      ;
; -5.139 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.050      ; 5.688      ;
; -5.139 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.672      ;
; -5.139 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.046      ; 5.684      ;
; -5.136 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.706      ;
; -5.135 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.701      ;
; -5.130 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.691      ;
; -5.125 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.692      ;
; -5.124 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.681      ;
; -5.124 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.693      ;
; -5.123 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.669      ;
; -5.123 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.693      ;
; -5.118 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.047      ; 5.664      ;
; -5.117 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10 ; clk          ; clk         ; 0.500        ; 0.047      ; 5.663      ;
; -5.115 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.062      ; 5.676      ;
; -5.113 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9  ; clk          ; clk         ; 0.500        ; 0.055      ; 5.667      ;
; -5.113 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.680      ;
; -5.111 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.644      ;
; -5.111 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.058      ; 5.668      ;
; -5.111 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.677      ;
; -5.110 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2  ; clk          ; clk         ; 0.500        ; 0.067      ; 5.676      ;
; -5.109 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.678      ;
; -5.108 ; SBCTextDisplayRGB:io1|cursorHoriz[6] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ; clk          ; clk         ; 0.500        ; 0.063      ; 5.670      ;
; -5.108 ; SBCTextDisplayRGB:io1|cursorHoriz[5] ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.070      ; 5.677      ;
; -5.106 ; SBCTextDisplayRGB:io1|cursorVert[1]  ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8  ; clk          ; clk         ; 0.500        ; 0.034      ; 5.639      ;
+--------+--------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                            ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.787 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg               ; cpuClock     ; clk         ; 0.000        ; 1.502      ; 0.994      ;
; -0.665 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg               ; cpuClock     ; clk         ; 0.000        ; 1.506      ; 1.120      ;
; -0.623 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg               ; cpuClock     ; clk         ; 0.000        ; 1.492      ; 1.148      ;
; -0.588 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_we_reg               ; cpuClock     ; clk         ; 0.000        ; 1.477      ; 1.168      ;
; -0.287 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg               ; cpuClock     ; clk         ; -0.500       ; 1.502      ; 0.994      ;
; -0.165 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg               ; cpuClock     ; clk         ; -0.500       ; 1.506      ; 1.120      ;
; -0.123 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg               ; cpuClock     ; clk         ; -0.500       ; 1.492      ; 1.148      ;
; -0.088 ; cpuClock                               ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_we_reg               ; cpuClock     ; clk         ; -0.500       ; 1.477      ; 1.168      ;
; -0.083 ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 0.857      ;
; -0.079 ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10        ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 0.865      ;
; -0.005 ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 0.935      ;
; 0.012  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10        ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 0.956      ;
; 0.039  ; cpu09:cpu1|sp[3]                       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg3   ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 0.969      ;
; 0.046  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 0.990      ;
; 0.058  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.810      ; 1.006      ;
; 0.063  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 0.995      ;
; 0.070  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.002      ;
; 0.071  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.003      ;
; 0.076  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg4         ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.020      ;
; 0.087  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 1.017      ;
; 0.090  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg4         ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 1.020      ;
; 0.093  ; cpu09:cpu1|sp[1]                       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a9~porta_address_reg1   ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 1.023      ;
; 0.095  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.808      ; 1.041      ;
; 0.103  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.778      ; 1.019      ;
; 0.111  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.777      ; 1.026      ;
; 0.112  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.778      ; 1.028      ;
; 0.121  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.810      ; 1.069      ;
; 0.123  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.055      ;
; 0.124  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg8         ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.064      ;
; 0.124  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.068      ;
; 0.128  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.808      ; 1.074      ;
; 0.132  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.064      ;
; 0.135  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg11  ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.067      ;
; 0.136  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.810      ; 1.084      ;
; 0.138  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg4         ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.082      ;
; 0.140  ; cpu09:cpu1|ea[10]                      ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10        ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.084      ;
; 0.140  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg11 ; cpuClock     ; clk         ; 0.000        ; 0.808      ; 1.086      ;
; 0.141  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.073      ;
; 0.145  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.808      ; 1.091      ;
; 0.146  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.810      ; 1.094      ;
; 0.147  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.079      ;
; 0.152  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg4         ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 1.082      ;
; 0.156  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.096      ;
; 0.156  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.808      ; 1.102      ;
; 0.157  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.808      ; 1.103      ;
; 0.158  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg10        ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.098      ;
; 0.162  ; cpu09:cpu1|sp[3]                       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg3         ; cpuClock     ; clk         ; 0.000        ; 0.796      ; 1.096      ;
; 0.162  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.094      ;
; 0.165  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 1.095      ;
; 0.167  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg9  ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.110      ;
; 0.172  ; cpu09:cpu1|sp[3]                       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg3         ; cpuClock     ; clk         ; 0.000        ; 0.800      ; 1.110      ;
; 0.172  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.790      ; 1.100      ;
; 0.174  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.118      ;
; 0.174  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.778      ; 1.090      ;
; 0.176  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a4~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.116      ;
; 0.176  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.790      ; 1.104      ;
; 0.178  ; cpu09:cpu1|sp[3]                       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg3         ; cpuClock     ; clk         ; 0.000        ; 0.786      ; 1.102      ;
; 0.179  ; cpu09:cpu1|sp[3]                       ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a10~porta_address_reg3  ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.119      ;
; 0.180  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                  ; cpuClock     ; clk         ; 0.000        ; 0.733      ; 1.065      ;
; 0.181  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a6~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.778      ; 1.097      ;
; 0.183  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a12~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.810      ; 1.131      ;
; 0.186  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|address_reg_a[0]                  ; cpuClock     ; clk         ; 0.000        ; 0.733      ; 1.071      ;
; 0.188  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.132      ;
; 0.189  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg10  ; cpuClock     ; clk         ; 0.000        ; 0.784      ; 1.111      ;
; 0.189  ; cpu09:cpu1|state.vect_hi_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.777      ; 1.104      ;
; 0.189  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg8         ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.129      ;
; 0.190  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg10 ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.133      ;
; 0.192  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a0~porta_address_reg9   ; cpuClock     ; clk         ; 0.000        ; 0.784      ; 1.114      ;
; 0.194  ; cpu09:cpu1|state.vect_lo_state         ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg10        ; cpuClock     ; clk         ; 0.000        ; 0.792      ; 1.124      ;
; 0.196  ; cpu09:cpu1|ea[9]                       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9         ; cpuClock     ; clk         ; 0.000        ; 0.802      ; 1.136      ;
; 0.201  ; cpu09:cpu1|sp[2]                       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg2         ; cpuClock     ; clk         ; 0.000        ; 0.796      ; 1.135      ;
; 0.202  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a11~porta_address_reg4  ; cpuClock     ; clk         ; 0.000        ; 0.805      ; 1.145      ;
; 0.203  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a7~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.790      ; 1.131      ;
; 0.204  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg8   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.136      ;
; 0.210  ; cpu09:cpu1|state.vect_hi_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a3~porta_address_reg4   ; cpuClock     ; clk         ; 0.000        ; 0.806      ; 1.154      ;
; 0.214  ; cpu09:cpu1|state.vect_lo_state         ; M6809_EXT_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_b1a1:auto_generated|ram_block1a2~porta_address_reg7   ; cpuClock     ; clk         ; 0.000        ; 0.794      ; 1.146      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]  ; SBCTextDisplayRGB:io1|kbWriteTimer[8]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]  ; SBCTextDisplayRGB:io1|kbWriteTimer[9]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[10] ; SBCTextDisplayRGB:io1|kbWriteTimer[10]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[11] ; SBCTextDisplayRGB:io1|kbWriteTimer[11]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[12] ; SBCTextDisplayRGB:io1|kbWriteTimer[12]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[13] ; SBCTextDisplayRGB:io1|kbWriteTimer[13]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[14] ; SBCTextDisplayRGB:io1|kbWriteTimer[14]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[15] ; SBCTextDisplayRGB:io1|kbWriteTimer[15]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[16] ; SBCTextDisplayRGB:io1|kbWriteTimer[16]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[17] ; SBCTextDisplayRGB:io1|kbWriteTimer[17]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[18] ; SBCTextDisplayRGB:io1|kbWriteTimer[18]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[19] ; SBCTextDisplayRGB:io1|kbWriteTimer[19]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[20] ; SBCTextDisplayRGB:io1|kbWriteTimer[20]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[21] ; SBCTextDisplayRGB:io1|kbWriteTimer[21]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[22] ; SBCTextDisplayRGB:io1|kbWriteTimer[22]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[24] ; SBCTextDisplayRGB:io1|kbWriteTimer[24]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[25] ; SBCTextDisplayRGB:io1|kbWriteTimer[25]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[3]   ; SBCTextDisplayRGB:io1|ps2ClkCount[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2ClkCount[2]   ; SBCTextDisplayRGB:io1|ps2ClkCount[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Caps          ; SBCTextDisplayRGB:io1|ps2Caps                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Scroll        ; SBCTextDisplayRGB:io1|ps2Scroll                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2WriteByte2[3] ; SBCTextDisplayRGB:io1|ps2WriteByte2[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|ps2Num           ; SBCTextDisplayRGB:io1|ps2Num                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]  ; SBCTextDisplayRGB:io1|kbWriteTimer[6]                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                                ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.444 ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.007      ; 0.715      ;
; -0.320 ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.007      ; 0.839      ;
; -0.320 ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.007      ; 0.839      ;
; -0.317 ; cpu09:cpu1|state.pulu_acca_state             ; cpu09:cpu1|acca[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 1.007      ; 0.842      ;
; -0.139 ; cpu09:cpu1|state.jsr_state                   ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.750      ; 0.763      ;
; -0.123 ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.867      ; 0.896      ;
; 0.001  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.867      ; 1.020      ;
; 0.001  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.867      ; 1.020      ;
; 0.004  ; cpu09:cpu1|state.puls_acca_state             ; cpu09:cpu1|acca[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.867      ; 1.023      ;
; 0.011  ; cpu09:cpu1|md[3]                             ; cpu09:cpu1|md[4]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.839      ; 1.002      ;
; 0.024  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|acca[0]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.757      ; 0.933      ;
; 0.112  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[8]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.648      ; 0.912      ;
; 0.112  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[15]                            ; cpuClock     ; cpuClock    ; 0.000        ; 0.648      ; 0.912      ;
; 0.116  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[9]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.648      ; 0.916      ;
; 0.116  ; cpu09:cpu1|state.cwai_state                  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.636      ; 0.904      ;
; 0.117  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|md[10]                            ; cpuClock     ; cpuClock    ; 0.000        ; 0.648      ; 0.917      ;
; 0.118  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[4]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.718      ; 0.988      ;
; 0.123  ; SBCTextDisplayRGB:io1|kbBuffer~34            ; SBCTextDisplayRGB:io1|dataOut[2]             ; clk          ; cpuClock    ; 0.000        ; 0.329      ; 0.604      ;
; 0.134  ; SBCTextDisplayRGB:io1|kbBuffer~28            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 0.327      ; 0.613      ;
; 0.148  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|acca[4]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.757      ; 1.057      ;
; 0.148  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|acca[6]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.757      ; 1.057      ;
; 0.151  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|acca[7]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.757      ; 1.060      ;
; 0.152  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[6]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 0.988      ;
; 0.154  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[0]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 0.990      ;
; 0.157  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[7]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 0.993      ;
; 0.157  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[4]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 0.993      ;
; 0.157  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[1]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 0.993      ;
; 0.167  ; cpu09:cpu1|state.pulu_spl_state              ; cpu09:cpu1|sp[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.726      ; 1.045      ;
; 0.213  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[5]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 1.049      ;
; 0.214  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[2]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 1.050      ;
; 0.214  ; cpu09:cpu1|state.fetch_state                 ; cpu09:cpu1|pre_code[3]                       ; cpuClock     ; cpuClock    ; 0.000        ; 0.684      ; 1.050      ;
; 0.215  ; SBCTextDisplayRGB:io1|controlReg[5]          ; SBCTextDisplayRGB:io1|controlReg[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|controlReg[6]          ; SBCTextDisplayRGB:io1|controlReg[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|controlReg[7]          ; SBCTextDisplayRGB:io1|controlReg[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|dispByteWritten        ; SBCTextDisplayRGB:io1|dispByteWritten        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[0]                             ; cpu09:cpu1|iv[0]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|iv[2]                             ; cpu09:cpu1|iv[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|state.int_cwai_state              ; cpu09:cpu1|state.int_cwai_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|state.sync_state                  ; cpu09:cpu1|state.sync_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[0]                        ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.jsr_state             ; cpu09:cpu1|saved_state.jsr_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.lea_state             ; cpu09:cpu1|saved_state.lea_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpu09:cpu1|saved_state.dual_op_read16_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpu09:cpu1|saved_state.dual_op_read8_state   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpu09:cpu1|saved_state.dual_op_write16_state ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpu09:cpu1|saved_state.dual_op_write8_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpu09:cpu1|saved_state.single_op_read_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.int_swimask_state     ; cpu09:cpu1|saved_state.int_swimask_state     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.sbranch_state         ; cpu09:cpu1|saved_state.sbranch_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[6]                        ; cpu09:cpu1|op_code[6]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[2]                        ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.reset_state           ; cpu09:cpu1|saved_state.reset_state           ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[7]                        ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[3]                        ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.vect_hi_state         ; cpu09:cpu1|saved_state.vect_hi_state         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|op_code[5]                        ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.jmp_state             ; cpu09:cpu1|saved_state.jmp_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cpu09:cpu1|saved_state.int_cwai_state        ; cpu09:cpu1|saved_state.int_cwai_state        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; SBCTextDisplayRGB:io1|kbReadPointer[3]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; SBCTextDisplayRGB:io1|kbReadPointer[0]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; SBCTextDisplayRGB:io1|kbReadPointer[2]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; SBCTextDisplayRGB:io1|kbReadPointer[1]       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[1]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.718      ; 1.088      ;
; 0.224  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|saved_state.single_op_exec_state  ; cpuClock     ; cpuClock    ; 0.000        ; 0.723      ; 1.099      ;
; 0.224  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[2]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.718      ; 1.094      ;
; 0.225  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[0]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.718      ; 1.095      ;
; 0.226  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[3]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.718      ; 1.096      ;
; 0.237  ; cpu09:cpu1|state.pulu_dp_state               ; cpu09:cpu1|dp[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.881      ; 1.270      ;
; 0.240  ; cpu09:cpu1|state.pulu_dp_state               ; cpu09:cpu1|dp[7]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.881      ; 1.273      ;
; 0.242  ; cpu09:cpu1|state.pulu_dp_state               ; cpu09:cpu1|dp[4]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.881      ; 1.275      ;
; 0.243  ; SBCTextDisplayRGB:io1|kbBuffer~47            ; SBCTextDisplayRGB:io1|dataOut[1]             ; clk          ; cpuClock    ; 0.000        ; 0.334      ; 0.729      ;
; 0.245  ; cpu09:cpu1|state.pulu_iyh_state              ; cpu09:cpu1|state.pulu_iyl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; cpu09:cpu1|state.pulu_ixh_state              ; cpu09:cpu1|state.pulu_ixl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; cpu09:cpu1|state.mul_state                   ; cpu09:cpu1|state.mulea_state                 ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; SBCTextDisplayRGB:io1|kbBuffer~46            ; SBCTextDisplayRGB:io1|dataOut[0]             ; clk          ; cpuClock    ; 0.000        ; 0.334      ; 0.734      ;
; 0.251  ; cpu09:cpu1|state.mul6_state                  ; cpu09:cpu1|state.mul7_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; cpu09:cpu1|state.mul5_state                  ; cpu09:cpu1|state.mul6_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.405      ;
; 0.257  ; cpu09:cpu1|state.puls_accb_state             ; cpu09:cpu1|state.puls_dp_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.409      ;
; 0.262  ; cpu09:cpu1|state.indirect_state              ; cpu09:cpu1|state.indirect2_state             ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.414      ;
; 0.270  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[7]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.719      ; 1.141      ;
; 0.297  ; SBCTextDisplayRGB:io1|kbBuffer~21            ; SBCTextDisplayRGB:io1|dataOut[3]             ; clk          ; cpuClock    ; 0.000        ; 0.327      ; 0.776      ;
; 0.301  ; cpu09:cpu1|state.puls_dp_state               ; cpu09:cpu1|dp[2]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.881      ; 1.334      ;
; 0.304  ; cpu09:cpu1|state.puls_dp_state               ; cpu09:cpu1|dp[7]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.881      ; 1.337      ;
; 0.305  ; cpu09:cpu1|state.rti_accb_state              ; cpu09:cpu1|accb[1]                           ; cpuClock     ; cpuClock    ; 0.000        ; 0.771      ; 1.228      ;
; 0.306  ; cpu09:cpu1|state.puls_dp_state               ; cpu09:cpu1|dp[4]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.881      ; 1.339      ;
; 0.307  ; SBCTextDisplayRGB:io1|kbBuffer~66            ; SBCTextDisplayRGB:io1|dataOut[6]             ; clk          ; cpuClock    ; 0.000        ; 0.310      ; 0.769      ;
; 0.308  ; cpu09:cpu1|state.pulu_iyl_state              ; cpu09:cpu1|state.pulu_sph_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.460      ;
; 0.309  ; cpu09:cpu1|state.puls_state                  ; cpu09:cpu1|fic                               ; cpuClock     ; cpuClock    ; 0.000        ; 0.711      ; 1.172      ;
; 0.309  ; cpu09:cpu1|state.decode1_state               ; cpu09:cpu1|op_code[5]                        ; cpuClock     ; cpuClock    ; 0.000        ; 0.734      ; 1.195      ;
; 0.320  ; cpu09:cpu1|state.rti_acca_state              ; cpu09:cpu1|state.rti_accb_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.472      ;
; 0.320  ; cpu09:cpu1|state.exg1_state                  ; cpu09:cpu1|state.exg2_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.472      ;
; 0.323  ; cpu09:cpu1|state.mul1_state                  ; cpu09:cpu1|state.mul2_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.475      ;
; 0.325  ; cpu09:cpu1|state.puls_uph_state              ; cpu09:cpu1|state.puls_upl_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; cpu09:cpu1|state.int_upl_state               ; cpu09:cpu1|state.int_uph_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; cpu09:cpu1|state.int_accb_state              ; cpu09:cpu1|state.int_acca_state              ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; cpu09:cpu1|state.int_pcl_state               ; cpu09:cpu1|state.int_pch_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.480      ;
; 0.330  ; cpu09:cpu1|state.int_pch_state               ; cpu09:cpu1|state.int_upl_state               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; cpu09:cpu1|state.pulu_dp_state               ; cpu09:cpu1|dp[6]                             ; cpuClock     ; cpuClock    ; 0.000        ; 0.882      ; 1.365      ;
; 0.334  ; cpu09:cpu1|state.mul4_state                  ; cpu09:cpu1|state.mul5_state                  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; InternalRam2K:ram1|altsyncram:altsyncram_component|altsyncram_bua1:auto_generated|ram_block1a5~porta_address_reg10 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; SBCTextDisplayRGB:io1|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Fall       ; SBCTextDisplayRGB:io1|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|acca[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|accb[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[6]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|cc[7]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; cpu09:cpu1|dp[1]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; n_reset   ; clk        ; 4.465 ; 4.465 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 3.400 ; 3.400 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 2.258 ; 2.258 ; Fall       ; clk             ;
; n_reset   ; cpuClock   ; 5.021 ; 5.021 ; Rise       ; cpuClock        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; -2.538 ; -2.538 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; -2.199 ; -2.199 ; Fall       ; clk             ;
; ps2Data   ; clk        ; -2.138 ; -2.138 ; Fall       ; clk             ;
; n_reset   ; cpuClock   ; -2.793 ; -2.793 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hSync     ; clk        ; 3.826 ; 3.826 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 3.619 ; 3.619 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 3.879 ; 3.879 ; Fall       ; clk             ;
; vSync     ; clk        ; 3.892 ; 3.892 ; Fall       ; clk             ;
; video     ; clk        ; 3.722 ; 3.722 ; Fall       ; clk             ;
; videoB0   ; clk        ; 3.913 ; 3.913 ; Fall       ; clk             ;
; videoB1   ; clk        ; 3.796 ; 3.796 ; Fall       ; clk             ;
; videoG0   ; clk        ; 3.988 ; 3.988 ; Fall       ; clk             ;
; videoG1   ; clk        ; 3.937 ; 3.937 ; Fall       ; clk             ;
; videoR0   ; clk        ; 4.062 ; 4.062 ; Fall       ; clk             ;
; videoR1   ; clk        ; 3.943 ; 3.943 ; Fall       ; clk             ;
; videoSync ; clk        ; 4.191 ; 4.191 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hSync     ; clk        ; 3.826 ; 3.826 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 3.619 ; 3.619 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 3.879 ; 3.879 ; Fall       ; clk             ;
; vSync     ; clk        ; 3.892 ; 3.892 ; Fall       ; clk             ;
; video     ; clk        ; 3.722 ; 3.722 ; Fall       ; clk             ;
; videoB0   ; clk        ; 3.913 ; 3.913 ; Fall       ; clk             ;
; videoB1   ; clk        ; 3.796 ; 3.796 ; Fall       ; clk             ;
; videoG0   ; clk        ; 3.988 ; 3.988 ; Fall       ; clk             ;
; videoG1   ; clk        ; 3.937 ; 3.937 ; Fall       ; clk             ;
; videoR0   ; clk        ; 4.062 ; 4.062 ; Fall       ; clk             ;
; videoR1   ; clk        ; 3.943 ; 3.943 ; Fall       ; clk             ;
; videoSync ; clk        ; 4.068 ; 4.068 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -19.516    ; -0.787 ; N/A      ; N/A     ; -2.567              ;
;  clk             ; -18.379    ; -0.787 ; N/A      ; N/A     ; -2.567              ;
;  cpuClock        ; -19.516    ; -0.444 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -10599.015 ; -4.365 ; 0.0      ; 0.0     ; -2986.221           ;
;  clk             ; -6717.486  ; -2.825 ; N/A      ; N/A     ; -2478.693           ;
;  cpuClock        ; -3881.529  ; -1.540 ; N/A      ; N/A     ; -507.528            ;
+------------------+------------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; 11.357 ; 11.357 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 8.085  ; 8.085  ; Fall       ; clk             ;
; ps2Data   ; clk        ; 5.051  ; 5.051  ; Fall       ; clk             ;
; n_reset   ; cpuClock   ; 11.685 ; 11.685 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; n_reset   ; clk        ; -2.538 ; -2.538 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; -2.199 ; -2.199 ; Fall       ; clk             ;
; ps2Data   ; clk        ; -2.138 ; -2.138 ; Fall       ; clk             ;
; n_reset   ; cpuClock   ; -2.793 ; -2.793 ; Rise       ; cpuClock        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hSync     ; clk        ; 8.274 ; 8.274 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 7.970 ; 7.970 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 8.801 ; 8.801 ; Fall       ; clk             ;
; vSync     ; clk        ; 8.573 ; 8.573 ; Fall       ; clk             ;
; video     ; clk        ; 8.175 ; 8.175 ; Fall       ; clk             ;
; videoB0   ; clk        ; 8.760 ; 8.760 ; Fall       ; clk             ;
; videoB1   ; clk        ; 8.372 ; 8.372 ; Fall       ; clk             ;
; videoG0   ; clk        ; 8.879 ; 8.879 ; Fall       ; clk             ;
; videoG1   ; clk        ; 8.798 ; 8.798 ; Fall       ; clk             ;
; videoR0   ; clk        ; 9.171 ; 9.171 ; Fall       ; clk             ;
; videoR1   ; clk        ; 8.802 ; 8.802 ; Fall       ; clk             ;
; videoSync ; clk        ; 9.811 ; 9.811 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hSync     ; clk        ; 3.826 ; 3.826 ; Fall       ; clk             ;
; ps2Clk    ; clk        ; 3.619 ; 3.619 ; Fall       ; clk             ;
; ps2Data   ; clk        ; 3.879 ; 3.879 ; Fall       ; clk             ;
; vSync     ; clk        ; 3.892 ; 3.892 ; Fall       ; clk             ;
; video     ; clk        ; 3.722 ; 3.722 ; Fall       ; clk             ;
; videoB0   ; clk        ; 3.913 ; 3.913 ; Fall       ; clk             ;
; videoB1   ; clk        ; 3.796 ; 3.796 ; Fall       ; clk             ;
; videoG0   ; clk        ; 3.988 ; 3.988 ; Fall       ; clk             ;
; videoG1   ; clk        ; 3.937 ; 3.937 ; Fall       ; clk             ;
; videoR0   ; clk        ; 4.062 ; 4.062 ; Fall       ; clk             ;
; videoR1   ; clk        ; 3.943 ; 3.943 ; Fall       ; clk             ;
; videoSync ; clk        ; 4.068 ; 4.068 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1275     ; 20544794 ; 1389     ; 46731    ;
; cpuClock   ; clk      ; 127419   ; 4        ; 13110    ; 0        ;
; clk        ; cpuClock ; 5624     ; 9        ; 0        ; 82       ;
; cpuClock   ; cpuClock ; 11826802 ; 152      ; 2175     ; 98       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1275     ; 20544794 ; 1389     ; 46731    ;
; cpuClock   ; clk      ; 127419   ; 4        ; 13110    ; 0        ;
; clk        ; cpuClock ; 5624     ; 9        ; 0        ; 82       ;
; cpuClock   ; cpuClock ; 11826802 ; 152      ; 2175     ; 98       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 259   ; 259  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 22 20:19:14 2017
Info: Command: quartus_sta M6809_2KIntRAM -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.516     -3881.529 cpuClock 
    Info (332119):   -18.379     -6717.486 clk 
Info (332146): Worst-case hold slack is -0.366
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.366        -0.738 cpuClock 
    Info (332119):    -0.363        -0.363 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2478.693 clk 
    Info (332119):    -0.742      -507.528 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.644     -1018.225 cpuClock 
    Info (332119):    -5.427     -1636.665 clk 
Info (332146): Worst-case hold slack is -0.787
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.787        -2.825 clk 
    Info (332119):    -0.444        -1.540 cpuClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1724.732 clk 
    Info (332119):    -0.500      -342.000 cpuClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Sun Jan 22 20:19:19 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


