中文摘要
本計畫之目的在開發適用於廣播式掃描
（broadcast	 scan）測試壓縮環境下可以降
低測試功率消耗的可測試性設計（design-
for-test）硬體與配合此硬體所發展的自動測
試程式產生（au t oma t i c	 t e s t	 pa t t e r n	 
generation）技術。實驗結果顯示此技術可
以在不犧牲太多測試壓縮率的前提下，有效
降低測試時的功率消耗，減少電源網路上的
壓降（IR-drop）。
英文摘要
The	 goal	 of	 this	 project	 is	 to	 develop	 design-
for-test	 circuit	 and	 the	 corresponding	 test	 
pattern	 generator	 that	 reduces	 test	 power	 
c o n s ump t i o n	 i n	 t h e	 b r o ad c a s t	 s c a n	 
compression	 environment.	 Experimental	 
results	 show	 that	 the	 proposed	 technique	 
effectively	 reduces	 the	 power	 network	 IR-
d r o p	 w i t h o u t	 s a c r i f i c i n g	 t o o	 much	 
compression	 ratio.
關鍵詞
broadcast	 scan,	 test	 compression,	 test	 power	 
reduction
一、前言
隨著IC製程的進步，晶片上可容納的電晶體
數目持續成長。在使得系統晶片（System-
on-Chip）成為可能的同時，先進製程也對
量產測試（manufacturing	 testing）帶來新
的挑戰。首先是測試資料量的問題。更高的
待測電晶體數代表著更多待測的元件與元件
之間的連線（interconnect）；隨著新製程發
展而持續縮小的特徵長度（feature	 size）則
增加了測試時需要考慮的錯誤模型（fault	 
model）。此兩者皆意謂著更長的錯誤列
（fault	 list），因此，量產測試時的資料
量，包括測試圖樣（test	 pattern）與測試反
應（test	 response），都隨著製程的進步而
成長（圖一）。為了將所有的測試資料置於
自動測試設備（automatic	 test	 equipment）
有限的記憶體中以確保高錯誤涵蓋率（fault	 
coverage）並降低測試設備與待測IC之間的
資料傳輸量以縮短測試時間，測試壓縮
（test	 compression）已廣為業界採用。另一
個問題是不正常的信號切換率（switching	 
activity）所造成的功率消耗與信號完整度
（signal	 integrity）問題。為了減少測試圖
樣數與測試時間，IC在量產測試時會有比正
常操作時更高的信號切換率，其結果是兩倍
甚或更高的功率消耗[Zorian	 1993]。如果IC
的封裝（package）或測試環境無法有效的
將IC保持在合理的操作溫度，這可能會對待
測IC造成永久性的傷害。此外，瞬間的高信
號切換率意謂著高瞬間電流，所導致的信號
完整度問題（不正常的IR-Drop與LdI/dt壓
降）則會造成IC無法正常運作而被誤判成有
缺陷。因此，平均與瞬間信號切換率都必須
控制在合理的範圍內，以避免造成良率損失
（yield	 loss）。
針對上述兩個問題，學界與業界已經發表了
很多的硬體或軟體解決方案。其中，修改測
試圖樣產生流程（test	 pattern	 generation	 
flow）的軟體技術因為不會影響待測電路的
性能與面積而有較好的接受度。不過，因為
兩者都依賴測試圖樣中的未指定位元
（unspecified	 X	 bits），如果不同時處理就
很難在兩方面都達到滿意的結果。目前，能
夠同時考慮測試資料壓縮與測試功率消耗的
軟體技術還在萌芽階段。
二、研究目的
本計畫的目的為探討在測試圖樣壓縮（test	 
compression）環境下，有效降低不正常信號
切換率以保持電源供應信號完整度（signal	 
integrity）的測試圖樣產生技術。
目前業界主流的測試壓縮技術為sequential	 
linear-decompressor與broadcast。本計畫將
針對這兩項技術（及其衍生技術）發展有效
的全速（at-speed）測試圖樣產生技術，在
可接受的測試圖樣數增加（test	 inflation）
與錯誤涵蓋率損失的條件下，達到降低測試
良率損失的目標。有鑑於測試壓縮往往會影
響到fault	 coverage，本計畫亦將發展可以改
變flip-flop	 dependency以改善fault	 coverage
的可測試性設計（design-for-test）技術。
此外，本計畫所發展的技術將會考慮信號切
換在時間與空間的分布。過去考慮全速測試
功率消耗的技術多以測試週期內的總信號切
架構，其原理是將選定的掃描鏈時間延遲，
如此便可改變flip-flop值的相關性。
A	 在broadcast環境下降低測試功率測
試圖樣產生器
圖二為其演算法流程圖。首先找出測試功率
超過預定值的測試圖樣，並找出只能被這些
測試圖樣偵測到的錯誤。接著就針對這些錯
誤產生符合測試功率要求的測試圖樣。
為了減少對測試壓縮率的影響，先嘗試在不
影響錯誤涵蓋率的前提下，藉由調整測試圖
樣降低測試功率。如果無法成功，就使用所
提出的方法決定對應每個測試圖樣最好的
skew	 configuration，其流程圖在圖三。
表一為實驗結果，與ISA相比，最大功率消
耗在區塊大小為5時，可以達到49~70%的下
降。
B	 提高broadcast	 scan測試壓縮率的測
試圖樣產生器	 
為了提高skew	 configuration	 generation的效
率 ， 我 們 提 出 一 個 可 以 考 慮 s k e w	 
configuration的測試圖樣產生器，其流程如
圖四所示。此測試圖樣產生器的最大特點是
在其decision	 tree中加入選擇skew的節點，
如圖五所示。
表二為實驗結果，在不需要改變scan	 chain
排序的前提下，可以達到與ISA（需要scan	 
chain重新排序）幾乎一樣的測試壓縮率。
五、結果與討論
圖二	 測試圖樣產生流程圖
圖三	 Skew	 Configuration	 Generation
表一	 實驗結果
圖四	 提升壓縮率的測試圖樣產生流程
圖五	 考慮skew	 configuration的decision	 tree
表二	 實驗結果
國科會補助計畫衍生研發成果推廣資料表
日期:2011/01/05
國科會補助計畫
計畫名稱: 在測試壓縮環境下的低電壓下降全速測試圖樣產生技術之研發
計畫主持人: 黃俊郎
計畫編號: 98-2221-E-002-154- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
對複雜的 SoC 而言，測試壓縮與保持測試時的信號完整度已成為降低測試成本
及提升測試品質的必要技術。前者可以有效延長現有自動測試儀器（automatic 
test equipment）的使用期限，降低測試成本。後者則可以提高測試品質以降
低成本。 
本計畫所發展的測試圖樣產生技術，同時考慮測試壓縮所造成的 flip-flops 之
間的線性關係（linear dependency）與全速測試週期（at-speed test cycle）
的信號切換行為。因為只需修改測試圖樣產生流程與 ATPG engine，此技術並
不會造成待測電路的面積與性能負擔。而且，將信號切換在時間與空間的分布
列入考慮，一方面可以產生更好的全速測試圖樣，另外一方面，也可以同時提
升測試壓縮率。 
此技術可以解決目前軟體無法兼顧測試壓縮與測試品質的問題。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
