<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Zero Padding on Babyworm Hugo Site</title>
    <link>http://localhost:8080/tags/zero-padding/</link>
    <description>Recent content in Zero Padding on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Sat, 04 Nov 2006 12:59:53 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/tags/zero-padding/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>Verilog newsgroup에서의 몇가지 이야기</title>
      <link>http://localhost:8080/archives/163/</link>
      <pubDate>Sat, 04 Nov 2006 12:59:53 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/163/</guid>
      <description>verilog news group에는 여러가지 verilog 관련 이야기가 나오는데.. 몇가지만 옮겨 봅니다. Implicit Zero Padding? verilog의 bit 확장에 대한 부분인데요.. 간략히 써보면 다음과 같은 질문입니다. verilog가 큰 수에 작은수를 대입할때 ‘0’으로 채우는 것으로 알고 있어. [CODE] module tilde (output reg[7:0] z, input [3:0] a); &amp;nbsp; &amp;nbsp; always @* begin &amp;nbsp; &amp;nbsp; &amp;nbsp; z = ~a; &amp;nbsp; &amp;nbsp; end endmodule[/CODE] 위의 예에서도 상위 4비트는 ‘0</description>
    </item>
  </channel>
</rss>
