

================================================================
== Vivado HLS Report for 'matrixmul'
================================================================
* Date:           Tue Dec 22 16:22:08 2020

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        hls_matrixmultiplication
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 5.00 ns | 4.439 ns |   0.63 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+------+------+---------+
    |  Latency (cycles) |  Latency (absolute) |   Interval  | Pipeline|
    |   min   |   max   |    min   |    max   |  min |  max |   Type  |
    +---------+---------+----------+----------+------+------+---------+
    |     1038|     1038| 5.190 us | 5.190 us |  1038|  1038|   none  |
    +---------+---------+----------+----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------+---------+---------+----------+-----------+-----------+------+----------+
        |           |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        | Loop Name |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +-----------+---------+---------+----------+-----------+-----------+------+----------+
        |- row_col  |     1036|     1036|        14|          1|          1|  1024|    yes   |
        +-----------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|   1164|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |      116|     96|    7156|    282|    -|
|Memory           |        -|      -|       -|      -|    -|
|Multiplexer      |        -|      -|       -|     75|    -|
|Register         |        0|      -|    4629|     96|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |      116|     96|   11785|   1617|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |       41|     43|      11|      3|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+
    |          Instance          |          Module          | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+
    |matrixmul_AXILiteS_s_axi_U  |matrixmul_AXILiteS_s_axi  |      116|      0|  276|  250|    0|
    |matrixmul_mul_32sbkb_U1     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U2     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U3     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U4     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U5     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U6     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U7     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U8     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U9     |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U10    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U11    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U12    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U13    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U14    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U15    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U16    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U17    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U18    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U19    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U20    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U21    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U22    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U23    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U24    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U25    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U26    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U27    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U28    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U29    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U30    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U31    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    |matrixmul_mul_32sbkb_U32    |matrixmul_mul_32sbkb      |        0|      3|  215|    1|    0|
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+
    |Total                       |                          |      116|     96| 7156|  282|    0|
    +----------------------------+--------------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |add_ln10_fu_274_p2       |     +    |      0|  0|  13|          11|           1|
    |add_ln16_10_fu_1094_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_11_fu_1140_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_12_fu_1144_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_13_fu_1194_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_14_fu_1198_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_15_fu_1098_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_16_fu_1149_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_17_fu_1153_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_18_fu_1102_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_19_fu_1106_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_1_fu_1122_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_20_fu_1176_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_21_fu_1180_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_22_fu_1110_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_23_fu_1158_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_24_fu_1162_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_25_fu_1114_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_26_fu_1118_p2   |     +    |      0|  0|  39|          32|          32|
    |add_ln16_27_fu_1185_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_28_fu_1189_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_29_fu_1203_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_2_fu_1126_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_30_fu_1207_p2   |     +    |      0|  0|  32|          32|          32|
    |add_ln16_3_fu_1082_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln16_4_fu_1086_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln16_5_fu_1167_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_6_fu_1171_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_7_fu_1090_p2    |     +    |      0|  0|  39|          32|          32|
    |add_ln16_8_fu_1131_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_9_fu_1135_p2    |     +    |      0|  0|  32|          32|          32|
    |add_ln16_fu_1078_p2      |     +    |      0|  0|  39|          32|          32|
    |add_ln18_fu_1226_p2      |     +    |      0|  0|  12|          12|          12|
    |i_fu_280_p2              |     +    |      0|  0|  15|           1|           6|
    |j_fu_308_p2              |     +    |      0|  0|  15|           1|           6|
    |icmp_ln10_fu_268_p2      |   icmp   |      0|  0|  13|          11|          12|
    |icmp_ln11_fu_286_p2      |   icmp   |      0|  0|  11|           6|           7|
    |select_ln16_1_fu_300_p3  |  select  |      0|  0|   6|           1|           6|
    |select_ln16_fu_292_p3    |  select  |      0|  0|   6|           1|           1|
    |ap_enable_pp0            |    xor   |      0|  0|   2|           1|           2|
    |ap_enable_reg_pp0_iter1  |    xor   |      0|  0|   2|           2|           1|
    +-------------------------+----------+-------+---+----+------------+------------+
    |Total                    |          |      0|  0|1164|        1039|        1046|
    +-------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------+----+-----------+-----+-----------+
    |             Name             | LUT| Input Size| Bits| Total Bits|
    +------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                     |  21|          4|    1|          4|
    |ap_enable_reg_pp0_iter1       |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter13      |   9|          2|    1|          2|
    |ap_phi_mux_i_0_phi_fu_250_p4  |   9|          2|    6|         12|
    |i_0_reg_246                   |   9|          2|    6|         12|
    |indvar_flatten_reg_235        |   9|          2|   11|         22|
    |j_0_reg_257                   |   9|          2|    6|         12|
    +------------------------------+----+-----------+-----+-----------+
    |Total                         |  75|         16|   32|         66|
    +------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |add_ln16_10_reg_1774                 |  32|   0|   32|          0|
    |add_ln16_12_reg_1819                 |  32|   0|   32|          0|
    |add_ln16_12_reg_1819_pp0_iter10_reg  |  32|   0|   32|          0|
    |add_ln16_14_reg_1849                 |  32|   0|   32|          0|
    |add_ln16_15_reg_1779                 |  32|   0|   32|          0|
    |add_ln16_17_reg_1824                 |  32|   0|   32|          0|
    |add_ln16_18_reg_1784                 |  32|   0|   32|          0|
    |add_ln16_18_reg_1784_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_19_reg_1789                 |  32|   0|   32|          0|
    |add_ln16_19_reg_1789_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_21_reg_1839                 |  32|   0|   32|          0|
    |add_ln16_21_reg_1839_pp0_iter11_reg  |  32|   0|   32|          0|
    |add_ln16_22_reg_1794                 |  32|   0|   32|          0|
    |add_ln16_24_reg_1829                 |  32|   0|   32|          0|
    |add_ln16_25_reg_1799                 |  32|   0|   32|          0|
    |add_ln16_25_reg_1799_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_26_reg_1804                 |  32|   0|   32|          0|
    |add_ln16_26_reg_1804_pp0_iter9_reg   |  32|   0|   32|          0|
    |add_ln16_28_reg_1844                 |  32|   0|   32|          0|
    |add_ln16_28_reg_1844_pp0_iter11_reg  |  32|   0|   32|          0|
    |add_ln16_2_reg_1809                  |  32|   0|   32|          0|
    |add_ln16_30_reg_1854                 |  32|   0|   32|          0|
    |add_ln16_3_reg_1759                  |  32|   0|   32|          0|
    |add_ln16_3_reg_1759_pp0_iter9_reg    |  32|   0|   32|          0|
    |add_ln16_4_reg_1764                  |  32|   0|   32|          0|
    |add_ln16_4_reg_1764_pp0_iter9_reg    |  32|   0|   32|          0|
    |add_ln16_6_reg_1834                  |  32|   0|   32|          0|
    |add_ln16_7_reg_1769                  |  32|   0|   32|          0|
    |add_ln16_9_reg_1814                  |  32|   0|   32|          0|
    |add_ln16_9_reg_1814_pp0_iter10_reg   |  32|   0|   32|          0|
    |add_ln16_reg_1754                    |  32|   0|   32|          0|
    |ap_CS_fsm                            |   3|   0|    3|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9              |   1|   0|    1|          0|
    |i_0_reg_246                          |   6|   0|    6|          0|
    |icmp_ln10_reg_1237                   |   1|   0|    1|          0|
    |indvar_flatten_reg_235               |  11|   0|   11|          0|
    |j_0_reg_257                          |   6|   0|    6|          0|
    |mul_ln16_10_reg_1644                 |  32|   0|   32|          0|
    |mul_ln16_10_reg_1644_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_11_reg_1649                 |  32|   0|   32|          0|
    |mul_ln16_11_reg_1649_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_12_reg_1654                 |  32|   0|   32|          0|
    |mul_ln16_13_reg_1659                 |  32|   0|   32|          0|
    |mul_ln16_14_reg_1664                 |  32|   0|   32|          0|
    |mul_ln16_14_reg_1664_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_15_reg_1669                 |  32|   0|   32|          0|
    |mul_ln16_15_reg_1669_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_16_reg_1674                 |  32|   0|   32|          0|
    |mul_ln16_17_reg_1679                 |  32|   0|   32|          0|
    |mul_ln16_18_reg_1684                 |  32|   0|   32|          0|
    |mul_ln16_18_reg_1684_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_19_reg_1689                 |  32|   0|   32|          0|
    |mul_ln16_19_reg_1689_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_1_reg_1599                  |  32|   0|   32|          0|
    |mul_ln16_20_reg_1694                 |  32|   0|   32|          0|
    |mul_ln16_21_reg_1699                 |  32|   0|   32|          0|
    |mul_ln16_22_reg_1704                 |  32|   0|   32|          0|
    |mul_ln16_23_reg_1709                 |  32|   0|   32|          0|
    |mul_ln16_24_reg_1714                 |  32|   0|   32|          0|
    |mul_ln16_25_reg_1719                 |  32|   0|   32|          0|
    |mul_ln16_26_reg_1724                 |  32|   0|   32|          0|
    |mul_ln16_26_reg_1724_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_27_reg_1729                 |  32|   0|   32|          0|
    |mul_ln16_27_reg_1729_pp0_iter8_reg   |  32|   0|   32|          0|
    |mul_ln16_28_reg_1734                 |  32|   0|   32|          0|
    |mul_ln16_29_reg_1739                 |  32|   0|   32|          0|
    |mul_ln16_2_reg_1604                  |  32|   0|   32|          0|
    |mul_ln16_2_reg_1604_pp0_iter8_reg    |  32|   0|   32|          0|
    |mul_ln16_30_reg_1744                 |  32|   0|   32|          0|
    |mul_ln16_31_reg_1749                 |  32|   0|   32|          0|
    |mul_ln16_3_reg_1609                  |  32|   0|   32|          0|
    |mul_ln16_3_reg_1609_pp0_iter8_reg    |  32|   0|   32|          0|
    |mul_ln16_4_reg_1614                  |  32|   0|   32|          0|
    |mul_ln16_5_reg_1619                  |  32|   0|   32|          0|
    |mul_ln16_6_reg_1624                  |  32|   0|   32|          0|
    |mul_ln16_7_reg_1629                  |  32|   0|   32|          0|
    |mul_ln16_8_reg_1634                  |  32|   0|   32|          0|
    |mul_ln16_9_reg_1639                  |  32|   0|   32|          0|
    |mul_ln16_reg_1594                    |  32|   0|   32|          0|
    |select_ln16_1_reg_1252               |   6|   0|    6|          0|
    |select_ln16_reg_1246                 |   6|   0|    6|          0|
    |tmp_10_reg_1329                      |  32|   0|   32|          0|
    |tmp_11_reg_1334                      |  32|   0|   32|          0|
    |tmp_12_reg_1339                      |  32|   0|   32|          0|
    |tmp_13_reg_1344                      |  32|   0|   32|          0|
    |tmp_14_reg_1349                      |  32|   0|   32|          0|
    |tmp_15_reg_1354                      |  32|   0|   32|          0|
    |tmp_16_reg_1359                      |  32|   0|   32|          0|
    |tmp_17_reg_1364                      |  32|   0|   32|          0|
    |tmp_18_reg_1369                      |  32|   0|   32|          0|
    |tmp_19_reg_1374                      |  32|   0|   32|          0|
    |tmp_20_reg_1379                      |  32|   0|   32|          0|
    |tmp_21_reg_1384                      |  32|   0|   32|          0|
    |tmp_22_reg_1389                      |  32|   0|   32|          0|
    |tmp_23_reg_1394                      |  32|   0|   32|          0|
    |tmp_24_reg_1399                      |  32|   0|   32|          0|
    |tmp_25_reg_1404                      |  32|   0|   32|          0|
    |tmp_26_reg_1409                      |  32|   0|   32|          0|
    |tmp_27_reg_1414                      |  32|   0|   32|          0|
    |tmp_28_reg_1419                      |  32|   0|   32|          0|
    |tmp_29_reg_1424                      |  32|   0|   32|          0|
    |tmp_2_reg_1319                       |  32|   0|   32|          0|
    |tmp_30_reg_1429                      |  32|   0|   32|          0|
    |tmp_31_reg_1434                      |  32|   0|   32|          0|
    |tmp_32_reg_1439                      |  32|   0|   32|          0|
    |tmp_33_reg_1444                      |  32|   0|   32|          0|
    |tmp_34_reg_1449                      |  32|   0|   32|          0|
    |tmp_35_reg_1454                      |  32|   0|   32|          0|
    |tmp_36_reg_1459                      |  32|   0|   32|          0|
    |tmp_37_reg_1464                      |  32|   0|   32|          0|
    |tmp_38_reg_1469                      |  32|   0|   32|          0|
    |tmp_39_reg_1474                      |  32|   0|   32|          0|
    |tmp_3_reg_1324                       |  32|   0|   32|          0|
    |tmp_40_reg_1479                      |  32|   0|   32|          0|
    |tmp_41_reg_1484                      |  32|   0|   32|          0|
    |tmp_42_reg_1489                      |  32|   0|   32|          0|
    |tmp_43_reg_1494                      |  32|   0|   32|          0|
    |tmp_44_reg_1499                      |  32|   0|   32|          0|
    |tmp_45_reg_1504                      |  32|   0|   32|          0|
    |tmp_46_reg_1509                      |  32|   0|   32|          0|
    |tmp_47_reg_1514                      |  32|   0|   32|          0|
    |tmp_48_reg_1519                      |  32|   0|   32|          0|
    |tmp_49_reg_1524                      |  32|   0|   32|          0|
    |tmp_4_reg_1284                       |  32|   0|   32|          0|
    |tmp_50_reg_1529                      |  32|   0|   32|          0|
    |tmp_51_reg_1534                      |  32|   0|   32|          0|
    |tmp_52_reg_1539                      |  32|   0|   32|          0|
    |tmp_53_reg_1544                      |  32|   0|   32|          0|
    |tmp_54_reg_1549                      |  32|   0|   32|          0|
    |tmp_55_reg_1554                      |  32|   0|   32|          0|
    |tmp_56_reg_1559                      |  32|   0|   32|          0|
    |tmp_57_reg_1564                      |  32|   0|   32|          0|
    |tmp_58_reg_1569                      |  32|   0|   32|          0|
    |tmp_59_reg_1574                      |  32|   0|   32|          0|
    |tmp_5_reg_1289                       |  32|   0|   32|          0|
    |tmp_60_reg_1579                      |  32|   0|   32|          0|
    |tmp_61_reg_1584                      |  32|   0|   32|          0|
    |tmp_62_reg_1589                      |  32|   0|   32|          0|
    |tmp_6_reg_1294                       |  32|   0|   32|          0|
    |tmp_7_reg_1299                       |  32|   0|   32|          0|
    |tmp_8_reg_1304                       |  32|   0|   32|          0|
    |tmp_9_reg_1309                       |  32|   0|   32|          0|
    |tmp_s_reg_1314                       |  32|   0|   32|          0|
    |trunc_ln16_1_reg_1279                |  32|   0|   32|          0|
    |trunc_ln16_reg_1274                  |  32|   0|   32|          0|
    |icmp_ln10_reg_1237                   |  64|  32|    1|          0|
    |select_ln16_1_reg_1252               |  64|  32|    6|          0|
    |select_ln16_reg_1246                 |  64|  32|    6|          0|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |4629|  96| 4450|          0|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object|    C Type    |
+------------------------+-----+-----+------------+--------------+--------------+
|s_axi_AXILiteS_AWVALID  |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_AWREADY  | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_AWADDR   |  in |   14|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WVALID   |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WREADY   | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WDATA    |  in |   32|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_WSTRB    |  in |    4|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_ARVALID  |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_ARREADY  | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_ARADDR   |  in |   14|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RVALID   | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RREADY   |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RDATA    | out |   32|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_RRESP    | out |    2|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_BVALID   | out |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_BREADY   |  in |    1|    s_axi   |   AXILiteS   |     array    |
|s_axi_AXILiteS_BRESP    | out |    2|    s_axi   |   AXILiteS   |     array    |
|ap_clk                  |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|ap_rst_n                |  in |    1| ap_ctrl_hs |   matrixmul  | return value |
|interrupt               | out |    1| ap_ctrl_hs |   matrixmul  | return value |
+------------------------+-----+-----+------------+--------------+--------------+

