# 使用 Zynq PL 驱动 AD9767 DAC 指南

## 1. 概述

本文档旨在提供一个关于如何使用 Xilinx Zynq SoC 的可编程逻辑 (PL) 部分驱动 Analog Devices AD9767 双通道、14 位、125 MSPS 高速数模转换器 (DAC) 的指南。

AD9767 采用并行数据接口，能够以高达 125 MHz 的速率接收数字样本。Zynq PL (FPGA) 凭借其并行处理能力和精确的时序控制，非常适合生成所需的并行数据流和控制信号，以驱动 AD9767 输出模拟波形。

**核心思路:**

*   **PL (FPGA):** 负责所有与 AD9767 直接交互的时序关键操作。这包括：
    *   提供一个稳定的时钟信号 (最高 125 MHz) 给 DAC 的 `CLK` 输入。
    *   将来自内部源（如 FIFO, BRAM, DDS）的数字样本数据（每通道 14 位）格式化并同步输出到 DAC 的并行数据输入端口 (`DA[13:0]`, `DB[13:0]`)。
    *   生成精确的写使能信号 (`WRA`, `WRB`)，以在 `CLK` 的正确边沿锁存数据。
    *   控制其他必要的信号，如 `RESET` 和 `SLEEP`。
    *   (可选) 提供 AXI 接口，允许 PS 或其他 PL 模块发送数据或控制 DAC 驱动模块。

**注意:** 本指南提供 PL 设计的通用步骤和注意事项。具体的实现细节会根据你的 Zynq 开发板、硬件连接和 Vivado 版本而变化。**务必仔细阅读 AD9767 的官方数据手册 (Datasheet)！**

## 2. 硬件连接

确保 AD9767 和 Zynq PL 管脚之间有正确的物理连接：

*   **并行数据接口:**
    *   `DA[13:0]` (AD9767 Channel A Data) <- Zynq PL 数据输出 (14位)
    *   `DB[13:0]` (AD9767 Channel B Data) <- Zynq PL 数据输出 (14位)
*   **控制信号:**
    *   `CLK` (AD9767 Clock Input) <- Zynq PL 时钟输出 (最高 125 MHz)
    *   `WRA` (Write Enable Channel A) <- Zynq PL 控制逻辑输出
    *   `WRB` (Write Enable Channel B) <- Zynq PL 控制逻辑输出
    *   `RESET` (AD9767 Reset, Active Low or High - 查手册) <- Zynq PL 控制逻辑输出
    *   `SLEEP` (AD9767 Sleep Mode) <- Zynq PL 控制逻辑输出
    *   (可能还有其他模式/配置引脚，根据 Datasheet 连接)
*   **电源:**
    *   `AVDD`, `DVDD` (根据 Datasheet 要求连接相应电压)
    *   `AGND`, `DGND` (根据 Datasheet 建议连接，注意模拟和数字地隔离)
*   **模拟输出:**
    *   `IOUTA`, `IOUTA_N` (Channel A Differential Output) -> 连接到后续模拟电路
    *   `IOUTB`, `IOUTB_N` (Channel B Differential Output) -> 连接到后续模拟电路
*   **参考电压:**
    *   `REFIN` / `REFIO` (根据 Datasheet 连接外部参考或使用内部参考)

**注意事项:**

*   **电平匹配:** 确认 Zynq PL 的 IO 电压与 AD9767 的 `DVDD` (或特定数字 IO 电压域) 匹配。如果不匹配，需要使用电平转换器。
*   **信号完整性:** 高速并行数据线和时钟线需要仔细进行 PCB 布局布线，确保阻抗匹配，减少串扰和反射。使用差分对传输 `CLK` 信号可以提高抗干扰能力。
*   **电源去耦:** 在 AD9767 的每个电源引脚附近放置适当值的去耦电容。模拟和数字电源应分开滤波。
*   **模拟输出端接:** 根据 Datasheet 和应用需求，正确端接 DAC 的模拟输出。

## 3. Zynq PL (FPGA) 设计

PL 负责生成高速并行数据流和精确的控制时序。

*   **数据源接口:**
    *   PL 模块需要一个接口来接收要发送给 DAC 的数字样本数据。常见来源包括：
        *   **AXI-Stream FIFO:** 从 PS 或其他 PL 处理模块接收流式数据。这是最常用的方法之一。FIFO 可以很好地处理时钟域交叉和数据缓冲。
        *   **Block RAM (BRAM):** 存储预定义的波形数据。PL 控制逻辑按顺序读取 BRAM 并发送给 DAC。适用于固定波形发生。
        *   **Direct Digital Synthesizer (DDS):** 在 PL 内部实时生成正弦波或其他周期性波形。Xilinx 提供 DDS Compiler IP 核。
*   **时钟生成与管理:**
    *   需要为 AD9767 提供一个高质量、低抖动的 `CLK` 信号，频率最高可达 125 MHz。
    *   通常使用 Zynq 内部的 MMCM (Mixed-Mode Clock Manager) 或 PLL (Phase-Locked Loop) 从 FPGA 的系统时钟生成所需的 DAC 时钟。
    *   确保驱动 DAC 的 `CLK` 与 PL 内部处理数据的逻辑使用同步或有明确相位关系的时钟。
*   **数据路径逻辑:**
    *   从数据源（FIFO, BRAM, DDS）读取 14 位样本数据（通道 A 和 B）。
    *   确保数据在 `CLK` 的有效边沿（通常是上升沿）之前稳定地呈现在 `DA` 和 `DB` 数据线上，并满足建立时间 (`tS`) 要求。
    *   数据格式需要匹配 AD9767 的要求（通常是偏移二进制或二进制补码，查阅 Datasheet）。可能需要进行格式转换。
*   **控制信号生成:**
    *   **`WRA`/`WRB`:** 当有有效的新数据样本要被 DAC 锁存时，需要在 `CLK` 的有效边沿同步地将对应的 `WR` 信号置为有效（通常是高电平）。`WR` 的脉冲宽度和相对于 `CLK`、数据的时序必须满足 Datasheet 要求（建立时间 `tSW` 和保持时间 `tHW`）。通常，如果数据源（如 FIFO）提供了一个 `valid` 信号，可以将该信号（或经过同步处理后）用作 `WR`。
    *   **`RESET`:** 在初始化或需要复位 DAC 时，由 PL 控制逻辑产生复位脉冲。
    *   **`SLEEP`:** 根据需要控制 DAC 进入或退出低功耗睡眠模式。
*   **AXI 接口 (可选):**
    *   **AXI-Lite:** 可用于 PS 控制 PL 驱动模块的行为，例如：启动/停止波形发送、配置 DDS 参数、读取 FIFO 状态、控制 `RESET`/`SLEEP` 等。
    *   **AXI-Stream (Slave):** 用于接收来自 PS 或其他 PL 模块的样本数据流，写入内部 FIFO。

## 4. Verilog 代码示例

这是一个简化的 Verilog 模块示例，演示了从输入数据总线获取数据并驱动 AD9767 的基本逻辑。假设数据源已经同步到 `dac_clk`。

```verilog
module AD9767_Driver (
    // 系统接口
    input wire          sys_clk,        // FPGA 系统时钟 (可能与 dac_clk 不同)
    input wire          sys_rst_n,      // FPGA 系统复位 (低有效)

    // DAC 时钟 (假设由 MMCM/PLL 生成，与数据同步)
    input wire          dac_clk,        // 时钟输入到此模块和 DAC (最高 125MHz)

    // 数据输入接口 (来自 FIFO, BRAM, DDS 等)
    input wire [13:0]   data_a_in,      // 通道 A 数据
    input wire [13:0]   data_b_in,      // 通道 B 数据
    input wire          data_valid_in,  // 输入数据有效信号

    // 控制输入 (可能来自 AXI-Lite 或顶层逻辑)
    input wire          dac_reset_in,   // 请求复位 DAC
    input wire          dac_sleep_in,   // 请求进入睡眠模式

    // AD9767 接口信号
    output reg [13:0]   dac_data_a,     // 并行数据输出 A
    output reg [13:0]   dac_data_b,     // 并行数据输出 B
    output wire         dac_clk_out,    // 时钟输出到 DAC (直接连接 dac_clk)
    output reg          dac_wra,        // 写使能 A
    output reg          dac_wrb,        // 写使能 B
    output reg          dac_reset,      // 复位信号到 DAC
    output reg          dac_sleep       // 睡眠信号到 DAC
);

    // 将 dac_clk 直接输出
    assign dac_clk_out = dac_clk;

    // 使用 dac_clk 同步处理输入和生成输出
    // 直接寄存数据和控制信号以满足时序要求
    always_ff @(posedge dac_clk or negedge sys_rst_n) begin
        if (!sys_rst_n) begin
            dac_data_a <= 14'd0;
            dac_data_b <= 14'd0;
            dac_wra <= 1'b0;
            dac_wrb <= 1'b0;
            dac_reset <= 1'b1; // 假设复位是低有效，初始状态不复位
            dac_sleep <= 1'b0; // 初始状态不睡眠
        end else begin
            // 控制信号直接由输入决定 (或根据需要添加逻辑)
            dac_reset <= ~dac_reset_in; // 假设 dac_reset_in 高有效触发复位
            dac_sleep <= dac_sleep_in;

            // 在数据有效时，寄存数据和写使能信号
            // 'WR' 信号通常需要在数据呈现给 DAC 的同一个时钟周期有效
            if (data_valid_in) begin
                dac_data_a <= data_a_in;
                dac_data_b <= data_b_in;
                dac_wra <= 1'b1; // 当输入数据有效时，使能写操作
                dac_wrb <= 1'b1;
            end else begin
                // 如果数据无效，可以选择保持上一个数据或输出 0
                // dac_data_a <= dac_data_a; // 保持
                // dac_data_b <= dac_data_b; // 保持
                dac_wra <= 1'b0; // 数据无效，禁止写
                dac_wrb <= 1'b0;
            end
        end
    end

endmodule
