\section{Clock Gate Control Register (Default Value: 0xXXXXXXXX)}

\begin{longtable}[c]{ |C{\regdscBit\textwidth}|C{\regdscRW\textwidth}|C{\regdscHex\textwidth}|p{\regdscDesc\textwidth}| } \hline
	\multicolumn{3}{ |c| }{Offset: 0x0000} &  Registername: \textbf{CLKGATECTL} \\ \hline
	Bit & R/W & Default/Hex & Description \\ \hline
	31:29 & / & / & / \\ \hline
	28 & R/W &  & CLKGATECTL\_SYSTEM\_CLKG \newline  1: -?-  \newline 0: -?- \\ \hline
	27:25 & / & / & / \\ \hline
	24 & R/W &  & CLKGATECTL\_AUTO\_MAN\_REG \newline \\ \hline
	23:22 & / & / & / \\ \hline
	21:20 & R/W & 0x0 & CLKGATECTL\_BIF\_CORE\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	19:18 & R/W & 0x0 & CLKGATECTL\_TA\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	17:16 & R/W & 0x0 & CLKGATECTL\_IDXFIFO\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	15:14 & R/W & 0x0 & CLKGATECTL\_PDS\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	13:12 & R/W & 0x0 & CLKGATECTL\_VDM\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	11:10& R/W & 0x0 & CLKGATECTL\_DPM\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	9:8 & R/W & 0x0 & CLKGATECTL\_MTE\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	7:6 & R/W & 0x0 & CLKGATECTL\_TE\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	5:4 & R/W & 0x0 & CLKGATECTL\_TSP\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	3:2 & R/W & 0x0 & CLKGATECTL\_ISP2\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	1:0 & R/W & 0x0 & CLKGATECTL\_ISP\_CLKG \newline 0x0: -?- \newline 0x1: -?- \newline 0x2: -?- \\ \hline
	\caption{Clock Gate Control Register}
	\label{tab:reg_clk_gate_ctl}
\end{longtable}
