# 可编程逻辑电路

## 组合逻辑电路的设计

#### 1. 基本程序框架

+ 文件中必须有**一个实体名和文件名一致**

#### 2. 数据类型



#### 3. 条件语句

```vhdl
if ( ) then 
	some centences
elsif
	some centences
elsif
	csoem centences
else
	some centences
end if;
```

注意点：

+ 相等的判断使用`a=b`而不是类C的`a==b`
+ 使用`then ... end if;`这样的语句来表示语句块（类似于C中的大括号`{}`）
+ `elsif`而不是`else if/ elif`

```
case <expression> is
    when <value> =>
        expressions;
        ...
        expressions;
    when <value2> =>
        expressions;
    when others =>
        expressions;
end case
```

+ `<value>`的表达方法有三种：`数值，使用TO选择的范围，使用 | 并列的数值`；值得注意的是，这里并不是布尔型的数据，因此`|`只有或的含义，而不进行逻辑运算，同样也因此没有与的符号，因为一个确定的数不可能同时具有两种状态
+ 如果使用了`when others => null`这样的表达式，会导致综合出时许模块：锁存器（为了保存上一次的值）

