# Tarea-4_VLSI
En este proyecto, se desarrollará un contador arriba-abajo de 8 bits con carga paralela y reset asincrónico. El diseño estará optimizado para operar a una frecuencia mínima de 100 MHz, garantizando así un rendimiento eficiente y fiable. El contador permitirá tanto el incremento como el decremento de su valor en función de las señales de control, y podrá cargar valores específicos de manera paralela, lo que facilita su configuración en diversas aplicaciones digitales. Este proyecto combinará conceptos avanzados de diseño digital y técnicas de optimización para cumplir con los requisitos de velocidad y funcionalidad establecidos.
