xilinx UltraScale+的10G/25G Ethernet Subsystem IP核的使用
设计框图如下：
![summary](./pic/summary.png)

详细设计描述：https://blog.csdn.net/m0_56222647/article/details/137974315?spm=1001.2014.3001.5502