 1
應用於視訊之具可規劃能力低電壓中間值濾波 IC 設計與 IC 電磁輻射干擾研究(I) 
“Low-Voltage Video Median Filter IC with Programmable Capability and IC EMC Survey (I)” 
計畫編號：NSC96-2221-E-167-027 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：洪玉城 國立勤益科技大學 電子工程系 助理教授 
 
一、 中文摘要 
數位影像處理應用於人類生活用途非常
廣泛，但存在於自然界中的訊號，譬如溫度、
聲音、壓力、光波、與取自物理/化學感測元
件之訊號大多為連續性，訊號強度不僅微弱，
而且有一定程度的雜訊干擾。若將這些來自大
自然的訊號直接送入數位系統作處理，理論上
不僅不可行，實務面亦有其困難度。現行的解
決方式乃利用低通濾波器（Low-Pass Filter）
先過濾高頻雜訊與利用類比數位轉換器
（Analog-to-Digital Converter）量化後再數位
化處理；另一方式直接在類比領域，利用中值
濾波器（Median Filter）來過濾脈衝雜訊
（Impulse Noise）後，再作後續處理，此方式
常應用於影像前端處理。雖然類比電路在晶片
實現面積上較數位電路具有較小的優點，但其
對 IC 製程穩定度要求相對較高，對漏電電流
與寄生效應也需注意。因此，在深次微米（Deep 
Submicro）CMOS 製程下，視訊（Video）頻
段低電壓類比 IC 之設計困難度頗高。 
本計劃提出一應用於影像處理之可規劃
能力的低電壓中值濾波 IC 設計及 IC 訊號完整
度/IC EMC 之探討。第一年將完成一個低工作
電壓且具可規劃能力的 IC 設計，具有中間值
濾波功能，可藉由一組數位訊號任意規劃此 IC
為 MIN、MAX、MED、WTA、或 LTA 等不同
功能，在整合應用上十分具有彈性。第二年研
究重點，將從 IC Floor Planning 與 IC Layout
兩方面探討 IC EMC 與 SI 議題，並以降低中
值濾波器 IC 的電磁輻射與電磁干擾二項議題
作探討。期間會對 IC 現行 EMC 標準作一深
入了解。計劃將以三個 IC（類比中間值濾波
IC、OPA 運算放大器、與數位乘法器 IC）的
佈局來驗證電路工作在高頻下的影響，期能在
奈米製程下，找出兼顧 IC EMC 與訊號完整度
的佈局法則。 
 
關鍵詞：中間值濾波 IC 、視訊應用 
 
English Abstract 
The techniques of digital image processing 
are useful for human life. However, most signal 
in natural are continuous such as temperature, 
voice signal, pressure signal, light wave, and 
some signals transferred from transducers. The 
strength of these signals mostly is weak and 
noisy. Theoretically, the noisy signals directly 
puts in a digital processing system are not 
allowable. In IC realization point of view, some 
factors including threshold voltage, leakage, and 
parasitic effect must be noticed. In general, these 
signals must be transferred into digital 
representation by using data converters 
(ADC/DAC) and low-pass filter. The 
high-frequency noise is somewhat reduced. In 
the other approach, the noisy analog signal in 
image application is pre-processing in analog 
domain prior to data converting. In spite of the 
advantage of smaller chip area in analog circuit 
design than digital circuit realization, the 
parasitic capacitance, leakage current, and stable 
technology requirement for analog circuit 
realization are critical and significant. Therefore, 
design of a video rate low-voltage analog chip is 
rather difficult. 
In this project, we try to propose a video 
rate low-voltage median filter IC and survey the 
IC EMC effect. A low-voltage median filter with 
programmable WTA/LTA/MAX/MIN functions 
is designed in the first year. In the second year, 
we focus on IC EMC and SI issues. The several 
IC EMC regulations/enactments are studied. 
Furthermore, we try to test EMC effect on three 
 3
視窗大小內圖素值的中間值取代原來的圖素
值。如此，中值濾波器輸出不僅可去除脈波雜
訊，亦可保留影像邊緣的資訊，為十分有用的
濾波器，觀念圖如圖一所示。 
 
圖一 中值濾波器觀念圖 
 
本計畫先以 3 點訊號之輸入作設計考量，
再擴充至 9 點應用。若晶片性能滿足規格後，
再思考如何擴充至 800×600 或 1024×768 顯示
器常用之規格。首先針對功率消耗來源與低電
壓設計之限制作說明，再說明所採用的電路設
計技巧與防制 IC EMI 方式。一般而言，CMOS
數位電路的功率消耗可分為 1)因訊號狀態改
變時，對電容充放電所引起的動態功率消耗，
2)因偏壓需求或訊號傳遞時，造成由正電源
VDD 至負電源或接地間的短路電流所引起的短
路功率消耗，與 3)因 P-N 接面逆偏或電晶體運
作在次臨界電壓（Subtheshold Current）下所引
起的漏電電流 Ileakage功率消耗，可藉由下式描
述： 
∑∑ ++=
++=
leakageDDscDDDD
laekagescDtotal
IVIVCV
PPPP
2α  
α為電路狀態改變之機率。所以，現行低
功率電路設計，大多以調降電路工作電壓或降
低α來減少功率消耗。但調降電路工作電壓後
對電路性能將造成影響：以數位 IC 而言，運
作速度與雜訊容忍度（Noise Margin）將降低；
對類比 IC 性能衝擊更大，例如：須克服臨界
電壓 VTH、較低頻寬、較弱的推動能力、較高
的開關電阻（Switch-ON Resistance）、較低的
訊號雜訊比（S/N）、較窄的訊號強度範圍（Input 
Range）等缺點。僅僅以降低工作電壓來降低
功率消耗的設計技巧，對類比 IC 而言是不足
夠的。擬嘗試利用以下電路設計技巧讓中間值
濾波 IC 能在低電壓、速度、可規劃性、功率
考量、製程成本、與輸入範圍等限制下取得平
衡點 
(1) 基底驅動（Bulk-Driven）：因低電壓需
求與臨界電壓 VTH 的限制，現行 Gate-Driven
電路的輸入範圍均很小，如圖二。一般可採取
多 VTH 方式或利用浮動閘（Floating Gate）製
程來克服，但製程複雜製造成本亦相對提高。
文獻曾提出 Bulk-Driven 設計出運算放大器，
但因 gmb 約 gm的 0.1~0.3，致電流推動能力不
足，以致電路速度降低。若利用加大電晶體尺
寸來補償 gm不足，又有晶片面積過大的缺點，
產品良率亦遭受影響。在此擬嘗試利用負電壓
提升（Negative Level Boost Up）理念，設計改
善一個具有寬輸入高速度且晶片面積合理的
類比比較器，其觀念圖如圖三，並加以改善為
動態偏壓，據以設計出具有可擴充性能力的
Bulk-Driven CMOS 類比訊號強度排序電路，
不僅中間值濾波功能可完成，也完成 MAX、
MIN、WTA、及 LTA 等功能。 
 
 
 
圖二 傳統 Gate-Driven CMOS 電路 
 
)( 1inVf= )( 2inVf=
 
 
圖三 高輸入範圍 Bulk-Driven 比較器 
 
(2) 動態偏壓（Dynamic Bias）：如採用固
定之電路偏壓，其性能往往較為穩定但也伴隨
較大的功率消耗。為求進一步降低功率消耗，
將 Negative Voltage Generator 設計成依電路運
作需求，動態調整所產生的偏壓位準。目前已
初步構思將電路運作周期區分為「活動周期」
（Active Phase）與「閒滯周期」（Idle Phase）。
在不同的運作周期，有不同的偏壓方式，經初
