# Monociclo

## Resumen
En un procesador monociclo, cada instrucción se ejecuta en un solo ciclo de reloj, lo que implica que todas las etapas del ciclo de instrucción, como la búsqueda de la instrucción, la decodificación, la ejecución y el almacenamiento de resultados, se completan en un único ciclo de reloj. Todos los estados son actualizados al finalizar la ejecución de una instrucción. La implementación fue realizada utilizando el entorno Quartus, que es una herramienta de software producida por Altera para el análisis y la síntesis de diseños realizados en Lenguajes de Descripción de Hardware (HDL ó Hardware Description Language), que para este proyecto se utilizó Verilog. Finalmente, la Arquitectura de Conjunto de Instrucciones (ISA ó Instruction Set Architecture) empleada fue RISC-V, debido a que está disponible bajo una licencia de código abierto lo que permite a cualquier persona implementar y fabricar hardware basado en RISC-V sin restricciones de propiedad intelectual, lo que fomenta la innovación y la colaboración en el desarrollo de hardware.

## Herramientas a utilizar
### Quartus
La principal herramienta de software a utilizar será el entorno de Quartus en su versión [Prime Lite 20.1.1](https://www.intel.com/content/www/us/en/software-kit/660907/intel-quartus-prime-lite-edition-design-software-version-20-1-1-for-windows.html), para ello se necesita entrar al hipervínculo mostrado
