
module demux(input a,s1,s0,output reg[3:0]y);
always@(*)
case({s1,s0})
2'b00:y={3'b000,a};
2'b01:y={2'b00,a,1'b0};
2'b10:y={1'b0,a,2'b00};
2'b11:y={a,3'b000};
endcase
endmodule
