---
title: "Chapter04_Structural Design"
excerpt: "Chapter04. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter04_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---


# Chapter 4: Structural Design 목차 정리

## 1. Introduction
- 1-1. Structural Design 개념
- 1-2. 복잡한 설계와 블록 다이어그램
- 1-3. Verilog Primitives 소개
- 1-4. Module 작성 기본 흐름
- 1-5. 기본 게이트 종류 및 사용법

## 2. Gate Types
- 2-1. Basic Gates (AND, OR, NAND, NOR, XOR, XNOR)
- 2-2. Buf/Not Gates
- 2-3. Tri-state Gates (bufif1, bufif0, notif1, notif0)
- 2-4. Array of Gate Instances
- 2-5. Gate-level 4:1 Mux 설계
- 2-6. 1-bit Full Adder 설계
- 2-7. 4-bit Ripple Carry Adder 설계

## 3. Gate Delays
- 3-1. Gate Delay 종류 (Rise, Fall, Turn-off)
- 3-2. Delay 명시 방법
- 3-3. Min/Typ/Max Delay 지정
- 3-4. Delay Example: Module D

## 4. Switch Modeling
- 4-1. Switch Primitives (nmos, pmos, cmos 등)
- 4-2. MOS, CMOS Switches 사용법
- 4-3. Bidirectional Switches (tran, tranif0, tranif1)
- 4-4. Power/Ground 연결 (supply1, supply0)
- 4-5. Resistive Switches (rnmos, rpmos, rtran 등)
- 4-6. Signal Strength 개념

## 5. Examples
- 5-1. CMOS NOR 게이트 설계 및 테스트
- 5-2. CMOS NAND 게이트 설계
- 5-3. CMOS 2:1 MUX 설계
- 5-4. CMOS Inverter 설계
- 5-5. CMOS Latch (CMOS FF) 설계
- 5-6. Pseudo nMOS NOR 게이트 설계

## 6. Summary
- 6-1. 전체 요약

---

# 1. Introduction

---

## 1-1. Structural Design 개념

- **Structural Design**:  
  - 디지털 회로를 **게이트(gate)**, **플립플롭(flip-flop)**, **래치(latch)**와 같은  
    **하드웨어 기본 구성요소**를 이용해 구축하는 방법
- Verilog에서는 **구조적 모델링(structural modeling)**을 통해  
  하드웨어를 **텍스트 기반**으로 기술할 수 있음

---

## 1-2. 복잡한 설계와 블록 다이어그램

- 설계가 복잡할 경우:
  - **블록 다이어그램(Block Diagram)**을 먼저 그리고
  - 각 블록 사이의 **신호 연결(signal connection)**을 명확히 표시
  - 각 블록의 **입출력 포트(port)**를 정리해야 함

- **계층적 설계(Hierarchical Design)** 권장
  - 큰 설계를 작은 블록으로 나누어 설계
  - 블록 안에서도 다시 서브블록으로 나눌 수 있음

---

## 1-3. Verilog Primitives 소개

- Verilog는 **게이트(AND, OR, NAND, NOR, XOR, XNOR)**와 같은  
  기본 논리 회로들을 **primitive(원시 구조)**로 제공
- 게이트는 내부가 보이지 않고, 정의된 "행동"만 제공
- **기본 게이트들은 선언 없이 바로 인스턴스화(instantiation)** 가능

**예시**:

```verilog
and a1(out, in1, in2);
xor x1(out, in1, in2);
```

---

## 1-4. Module 작성 기본 흐름

1. **Module Interface** 선언
   - `module`, `endmodule` 키워드 사용
   - 포트(입출력) 이름과 타입 지정

2. **Internal Wire 선언**
   - 게이트끼리 연결할 **wire** 신호 선언

3. **Primitive Instantiation**
   - 게이트나 서브모듈을 인스턴스화하여 회로 구성
   - 포트 연결 시, 항상 **출력 포트가 먼저**, 그 다음 입력 포트 순서로 작성

---

## 1-5. 기본 게이트 종류 및 사용법

- Verilog 기본 제공 게이트 목록:

| 종류 | 게이트 이름 |
|:---|:---|
| AND 계열 | `and`, `nand` |
| OR 계열 | `or`, `nor` |
| XOR 계열 | `xor`, `xnor` |
| Buffer/Inverter | `buf`, `not` |
| Tri-state Buffer | `bufif1`, `bufif0`, `notif1`, `notif0` |

- 출력 포트가 항상 **첫 번째**  
- 입력 포트가 **그 다음** 나열됨

**예시**

```verilog
and a1(out, in1, in2); // AND 게이트
not n1(out, in);       // NOT 게이트
```

- 다중 입력 게이트 가능 (ex. 3-input AND)

```verilog
and a1(out, in1, in2, in3);
```

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Structural Design | 기본 게이트와 플립플롭으로 하드웨어 구성 |
| Verilog Primitive | 선언 없이 바로 사용 가능 |
| Module 작성 흐름 | Interface → Wire → Instantiation |
| Gate 포트 순서 | 항상 출력 → 입력 순서 |

---

### 정리

- Structural Design은 디지털 시스템을 **게이트 수준**에서 쌓아올리는 방법이다.
- 복잡한 설계는 **블록 다이어그램 + 계층적 설계**를 활용해야 관리가 수월하다.
- Verilog는 구조적 설계를 위한 **게이트 primitive**를 풍부하게 제공한다.

---

# 2. Gate Types

---

## 2-1. Basic Gates (AND, OR, NAND, NOR, XOR, XNOR)

**기본 논리 게이트**

- Verilog에서 제공하는 기본 조합 논리 게이트
- 항상 **출력 포트가 먼저**, 그 다음에 입력 포트들을 나열

---

### Gate Instantiation 예시

```verilog
wire OUT, IN1, IN2;

// 2-input 게이트 인스턴스화
and a1(OUT, IN1, IN2);
or o1(OUT, IN1, IN2);
nand na1(OUT, IN1, IN2);
nor no1(OUT, IN1, IN2);
xor x1(OUT, IN1, IN2);
xnor xn1(OUT, IN1, IN2);

// 3-input 게이트 예시
nand na1_3inp(OUT, IN1, IN2, IN3);
```

- 인스턴스 이름은 생략할 수도 있음:

```verilog
and (OUT, IN1, IN2);
```

---

### Truth Tables 요약

| 게이트 | 동작 요약 |
|:---|:---|
| AND | 모두 1이어야 출력 1 |
| OR | 하나라도 1이면 출력 1 |
| NAND | AND 후 NOT |
| NOR | OR 후 NOT |
| XOR | 서로 다르면 1 |
| XNOR | 서로 같으면 1 |

---

## 2-2. Buf/Not Gates

**버퍼(Buffer)와 인버터(Inverter)**

- 입력 신호를 그대로 출력하거나 반전시킴
- 하나의 입력, 하나 이상의 출력 가능

### Instantiation 예시

```verilog
wire IN, OUT1, OUT2;

// 1-input 1-output
buf b1(OUT1, IN);
not n1(OUT1, IN);

// 1-input 2-outputs
buf b2(OUT1, OUT2, IN);
```

- 버퍼: 입력 = 출력
- 인버터: 입력 반전

---

## 2-3. Tri-state Gates (bufif1, bufif0, notif1, notif0)

**Tri-state 버퍼**

- 제어 신호(control)가 있을 때만 입력을 출력으로 전달
- 제어 신호가 비활성화되면 출력은 **Z (High Impedance)** 상태

### Instantiation 예시

```verilog
wire OUT, IN, CTRL;

bufif1 b1(OUT, IN, CTRL); // control=1일 때 버퍼 동작
bufif0 b0(OUT, IN, CTRL); // control=0일 때 버퍼 동작
notif1 n1(OUT, IN, CTRL); // control=1일 때 인버터 동작
notif0 n0(OUT, IN, CTRL); // control=0일 때 인버터 동작
```

---

### Tri-state Truth Table 예시 (bufif1)

| Control | Output |
|:---|:---|
| 1 | 입력 전달 |
| 0 | Z (High Impedance) |

---

## 2-4. Array of Gate Instances

**게이트 인스턴스 배열 선언**

- 여러 개의 게이트를 한번에 인스턴스화

### 예시

```verilog
wire [7:0] OUT, IN1, IN2;

// 8개의 NAND 게이트 생성
nand n_gate[7:0](OUT, IN1, IN2);
```

- 위 코드는 다음과 동일:

```verilog
nand n_gate0(OUT[0], IN1[0], IN2[0]);
nand n_gate1(OUT[1], IN1[1], IN2[1]);
...
nand n_gate7(OUT[7], IN1[7], IN2[7]);
```

---

## 2-5. Gate-level 4:1 MUX 설계

### 구조

- 선택 신호: `s1`, `s0`
- 입력: `i0`, `i1`, `i2`, `i3`
- 출력: `out`

### Verilog 코드 예시

```verilog
module mux4_to_1(out, i0, i1, i2, i3, s1, s0);
output out;
input i0, i1, i2, i3;
input s1, s0;
wire s1n, s0n;
wire y0, y1, y2, y3;

not (s1n, s1);
not (s0n, s0);

and (y0, i0, s1n, s0n);
and (y1, i1, s1n, s0);
and (y2, i2, s1, s0n);
and (y3, i3, s1, s0);

or (out, y0, y1, y2, y3);
endmodule
```

---

## 2-6. 1-bit Full Adder 설계

### 수식

- 합(sum):
  $$
  \text{sum} = a \oplus b \oplus c_{in}
  $$
- 캐리(carry out):
  $$
  c_{out} = (a \cdot b) + (c_{in} \cdot (a \oplus b))
  $$

### Verilog 코드

```verilog
module fulladd(sum, c_out, a, b, c_in);
output sum, c_out;
input a, b, c_in;
wire s1, c1, c2;

xor (s1, a, b);
and (c1, a, b);
xor (sum, s1, c_in);
and (c2, s1, c_in);
or (c_out, c2, c1);
endmodule
```

---

## 2-7. 4-bit Ripple Carry Adder 설계

- 4개의 1-bit Full Adder를 직렬로 연결하여 구성

### Verilog 코드

```verilog
module fulladd4(sum, c_out, a, b, c_in);
output [3:0] sum;
output c_out;
input [3:0] a, b;
input c_in;
wire c1, c2, c3;

fulladd fa0(sum[0], c1, a[0], b[0], c_in);
fulladd fa1(sum[1], c2, a[1], b[1], c1);
fulladd fa2(sum[2], c3, a[2], b[2], c2);
fulladd fa3(sum[3], c_out, a[3], b[3], c3);
endmodule
```

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| 기본 게이트 | and, or, nand, nor, xor, xnor, buf, not |
| Tri-state 게이트 | bufif1, bufif0, notif1, notif0 |
| 게이트 배열 | [n:0] 형식으로 다중 인스턴스 선언 |
| 게이트 레벨 회로 | MUX, Full Adder 등 구현 가능 |

---

# 3. Gate Delays

---

## 3-1. Gate Delay 종류

**Gate Delay란?**  
- 입력이 변한 후 출력이 변할 때까지 걸리는 시간
- 실제 하드웨어에서는 신호가 즉시 전달되지 않음

---

### Delay 종류

| 종류 | 설명 |
|:---|:---|
| Rise Delay | 출력이 0 → 1로 변하는 데 걸리는 시간 |
| Fall Delay | 출력이 1 → 0로 변하는 데 걸리는 시간 |
| Turn-off Delay | Tri-state 버퍼에서 출력이 Z로 변하는 데 걸리는 시간 |

---

## 3-2. Delay 명시 방법

Verilog에서는 인스턴스 생성 시 **#(delay)**를 사용해 지연을 지정할 수 있음

### 예시 (Uniform Delay)

```verilog
and #(5) a1(out, in1, in2);
```
- 입력 변화 후 5 단위 시간 뒤에 출력 변화

---

### 예시 (Rise, Fall Delay 다르게 지정)

```verilog
and #(5, 6) a1(out, in1, in2);
```
- Rise Delay: 5
- Fall Delay: 6

---

### 예시 (Rise, Fall, Turn-off Delay 모두 지정)

```verilog
bufif1 #(3, 6, 9) b1(out, in, control);
```
- Rise Delay: 3
- Fall Delay: 6
- Turn-off Delay: 9

---

## 3-3. Min/Typ/Max Delay 지정

현실에서는 공정(Process), 전압(Voltage), 온도(Temperature) 변화로 인해  
딜레이가 일정하지 않을 수 있음 ➔ **최소/전형/최대 딜레이** 지정 가능

### 문법

```verilog
and #(3:5:7) a1(out, in1, in2);
```

- 최소(Min) 딜레이: 3
- 전형(Typ) 딜레이: 5
- 최대(Max) 딜레이: 7

**시뮬레이션 툴 설정에 따라 어떤 값을 적용할지 결정**

---

## 3-4. Delay Example: Module D

**예시**

```verilog
module delay_example(out, in);
output out;
input in;

not #(3,5) n1(out, in);
endmodule
```

- 입력이 0 → 1 : 출력이 3시간 후 반전
- 입력이 1 → 0 : 출력이 5시간 후 반전

---

### Gate Delay 핵심 요약

| 항목 | 설명 |
|:---|:---|
| Uniform Delay | Rise/Fall 동일 |
| Separate Rise/Fall | 다른 값 설정 가능 |
| Rise/Fall/Turn-off | Tri-state 버퍼용 3개 딜레이 지정 가능 |
| Min/Typ/Max | 실제 제조 편차 반영 가능 |

---

### 정리

- Gate Delay를 명시함으로써 **현실적인 시뮬레이션** 가능
- 고속 설계에서는 Delay 분석이 매우 중요
- Min/Typ/Max 딜레이를 통한 코너 케이스 분석은  
  **신뢰성 높은 하드웨어 개발**을 위해 필수이다

---

# 4. Switch Modeling

---

## 4-1. Switch Primitives

**스위치 프리미티브란?**  
- MOS 트랜지스터 수준에서 회로를 모델링하는 기본 블록

| 종류 | 설명 |
|:---|:---|
| nmos | nMOS 스위치 |
| pmos | pMOS 스위치 |
| cmos | CMOS 스위치 (nMOS + pMOS 조합) |

---

## 4-2. MOS, CMOS Switches 사용법

### nmos

- 게이트 신호가 1이면 ON (도통)
- 게이트 신호가 0이면 OFF (절연)

```verilog
nmos (OUT, DRAIN, GATE);
```

**예시**

```verilog
nmos (out, in, ctrl);  // ctrl=1이면 out = in
```

---

### pmos

- 게이트 신호가 0이면 ON
- 게이트 신호가 1이면 OFF

```verilog
pmos (OUT, DRAIN, GATE);
```

---

### cmos

- nMOS + pMOS를 함께 제어
- 하나의 제어 신호로 전체 스위치 동작

```verilog
cmos (OUT, DRAIN, NCTRL, PCTRL);
```
- NCTRL: nMOS 제어 신호
- PCTRL: pMOS 제어 신호

**CMOS 스위치는 전형적인 전력 소모가 적은 스위치 방식**

---

## 4-3. Bidirectional Switches

**양방향 스위치 모델링**

| 종류 | 설명 |
|:---|:---|
| tran | 단순 양방향 스위치 |
| tranif1 | control=1일 때 도통 |
| tranif0 | control=0일 때 도통 |

### 사용 예시

```verilog
tran (A, B);           // 항상 연결 가능
tranif1 (A, B, ctrl);   // ctrl=1일 때만 연결
tranif0 (A, B, ctrl);   // ctrl=0일 때만 연결
```

---

## 4-4. Power/Ground 연결

**상수 소스(Constant Source)**

| 타입 | 설명 |
|:---|:---|
| supply1 | 논리 1을 제공 |
| supply0 | 논리 0을 제공 |

### 사용 예시

```verilog
supply1 Vdd;
supply0 Gnd;
```

- Vdd = 1
- Gnd = 0

---

## 4-5. Resistive Switches

**저항성 스위치 모델링**

| 타입 | 설명 |
|:---|:---|
| rnmos | 저항성 nMOS |
| rpmos | 저항성 pMOS |
| rtran | 저항성 단순 양방향 스위치 |
| rtranif1 | 저항성 제어 양방향 스위치 (ctrl=1일 때 도통) |
| rtranif0 | 저항성 제어 양방향 스위치 (ctrl=0일 때 도통) |

**예시**

```verilog
rnmos (out, in, ctrl); // ctrl=1이면 저항성 연결
```

---

## 4-6. Signal Strength 개념

- Verilog는 신호 세기(strength)를 모델링할 수 있음
- 예시 신호 세기:
  - Strong 1
  - Weak 1
  - High impedance (Z)

- 실제 하드웨어에서  
  버스 충돌, 풀업 저항 등 현실적인 동작을 시뮬레이션할 때 필요

**하지만 기본적인 디지털 설계에서는 자주 사용하지 않음**

---

### 핵심 요약

| 항목 | 설명 |
|:---|:---|
| nmos, pmos | 단방향 스위치 |
| cmos | 양방향 스위치 조합 |
| tran, tranif | 양방향 스위치 |
| supply1, supply0 | 고정 상수 소스 |
| resistive switches | 저항성 스위치 모델링 |

---

### 정리

- Verilog는 단순 논리 게이트뿐만 아니라  
  **스위치 수준**까지 모델링 가능
- 복잡한 회로(특히 트랜지스터 레벨 설계)에서  
  **nmos**, **pmos**, **tran** 등을 활용할 수 있다

---

# 5. Examples

---

## 5-1. CMOS NOR 게이트 설계 및 테스트

### 구조

- **pMOS 트랜지스터 2개**: 병렬 연결 (pull-up)
- **nMOS 트랜지스터 2개**: 직렬 연결 (pull-down)

### Verilog 코드

```verilog
module cmos_nor(out, a, b);
input a, b;
output out;
wire w;

supply1 vdd;
supply0 gnd;

// Pull-up Network
pmos p1(out, vdd, a);
pmos p2(out, vdd, b);

// Pull-down Network
nmos n1(out, w, a);
nmos n2(w, gnd, b);

endmodule
```

---

## 5-2. CMOS NAND 게이트 설계

### 구조

- **pMOS 트랜지스터 2개**: 직렬 연결 (pull-up)
- **nMOS 트랜지스터 2개**: 병렬 연결 (pull-down)

### Verilog 코드

```verilog
module cmos_nand(out, a, b);
input a, b;
output out;
wire w;

supply1 vdd;
supply0 gnd;

// Pull-up Network
pmos p1(out, w, a);
pmos p2(w, vdd, b);

// Pull-down Network
nmos n1(out, gnd, a);
nmos n2(out, gnd, b);

endmodule
```

---

## 5-3. CMOS 2:1 MUX 설계

### 수식

- 출력:
  $$
  out = s' \cdot d0 + s \cdot d1
  $$

### Verilog 코드

```verilog
module cmos_mux2to1(out, d0, d1, s);
input d0, d1, s;
output out;
wire s_n;

supply1 vdd;
supply0 gnd;

not (s_n, s);

// Pull-up Network
pmos p1(out, vdd, s_n);
pmos p2(out, vdd, s);

// Pull-down Network
nmos n1(out, d0, s_n);
nmos n2(out, d1, s);

endmodule
```

---

## 5-4. CMOS Inverter 설계

### Verilog 코드

```verilog
module cmos_inverter(out, in);
input in;
output out;

supply1 vdd;
supply0 gnd;

pmos p1(out, vdd, in);
nmos n1(out, gnd, in);

endmodule
```

- 입력 신호를 반전시켜 출력

---

## 5-5. CMOS Latch (CMOS FF) 설계

### Verilog 코드 (D Latch)

```verilog
// CMOS D Latch (CMOS FF라고 이름 붙였지만 실제는 Latch)
module cff(q, qbar, d, clk);
    output q, qbar;
    input d, clk;

    // 내부 신호선
    wire e;
    wire nclk;

    // 인버터 생성 (clk 반전)
    my_not nt(nclk, clk);

    // CMOS 스위치 C1 (e = d when clk = 1)
    cmos (e, d, clk, nclk);

    // CMOS 스위치 C2 (e = q when clk = 0)
    cmos (e, q, nclk, clk);

    // 출력 인버터
    my_not nt1(qbar, e);
    my_not nt2(q, qbar);
endmodule
```

- **D 래치**는 클럭이 활성화될 때 입력을 저장
- 두 개의 mux로 구성

---

## 5-6. Pseudo nMOS NOR 게이트 설계

- **Pull-up 네트워크**에 pMOS 하나만 사용
- 항상 켜져 있는 pMOS (pseudo nMOS 구조)

### Verilog 코드

```verilog
// Pseudo nMOS NOR Gate
module my_pseudo_nor(input x, y, output f);
    supply0 gnd;    // GND 연결

    // nMOS 두 개를 병렬 연결
    nmos nx(f, gnd, x);   // x가 1이면 f를 GND로 끌어내림
    nmos ny(f, gnd, y);   // y가 1이면 f를 GND로 끌어내림

    // pullup 소자 추가 (항상 f를 1로 끌어올리려고 시도)
    pullup(f);
endmodule
```

- 장점: 단순하고 빠름
- 단점: 정적 전력 소모 증가 (pMOS 항상 켜져 있음)

---

### 정리

| 예제 | 설명 |
|:---|:---|
| CMOS NOR | pMOS 병렬, nMOS 직렬 |
| CMOS NAND | pMOS 직렬, nMOS 병렬 |
| CMOS MUX | s, s'로 선택 제어 |
| CMOS Inverter | 기본 인버터 |
| CMOS D Latch | 마스터-슬레이브 구조 |
| Pseudo nMOS NOR | 빠르지만 정적 전력 소모 |

---

# 6. Summary

---

## Chapter 4: Structural Design 요약

---

### 1. Structural Design 개념

- **구조적 설계**는 기본 게이트와 플립플롭을 이용해 하드웨어를 구성하는 방법
- Verilog에서는 **Primitive 게이트**를 직접 인스턴스화하여 설계
- 복잡한 설계는 **블록 다이어그램 + 계층적 구조**로 관리

---

### 2. Gate Types

- Verilog 기본 게이트:
  - AND, OR, NAND, NOR, XOR, XNOR
  - Buffer (buf), Inverter (not)
  - Tri-state Buffer (bufif1, bufif0, notif1, notif0)
- **게이트 인스턴스 배열**을 통해 다수의 게이트를 간결히 선언 가능
- Gate-level로 **MUX**, **Full Adder**, **Ripple Carry Adder** 등을 구현할 수 있음

---

### 3. Gate Delays

- **Gate Delay**는 입력 신호 변화 후 출력 변화까지 걸리는 시간
- Rise, Fall, Turn-off Delay 지정 가능
- Min/Typ/Max Delay로 제조 공정 변동성 고려 가능
- 시뮬레이션 정확도 향상

---

### 4. Switch Modeling

- Verilog는 **MOS 트랜지스터 수준 모델링** 지원
- 스위치 프리미티브:
  - nmos, pmos, cmos
  - tran, tranif1, tranif0
  - rnmos, rpmos, rtran
- Power/Ground 연결을 위한 supply1, supply0 제공
- 저항성 스위치 및 신호 강도(strength) 개념 모델링 가능

---

### 5. Examples

- **CMOS 게이트 설계**:
  - CMOS NOR, NAND, MUX, Inverter
- **CMOS 래치 설계**:
  - D Latch
- **Pseudo nMOS 구조**:
  - 빠른 동작 가능하지만 정적 전력 소모 발생

---

### 최종 핵심 정리

| 항목 | 설명 |
|:---|:---|
| Structural Design | 게이트/트랜지스터 레벨에서 회로 구성 |
| 기본 게이트 사용 | and, or, not, nand, nor, xor, xnor 등 |
| 딜레이 명시 | #(Delay) 문법 사용 |
| 스위치 모델링 | nmos, pmos, tran, cmos 등 이용 가능 |
| 예제 | MUX, Full Adder, Ripple Adder, CMOS Inverter 등 |

---

### Chapter 4를 통해 배운 것

- **게이트 수준 설계의 기본**을 익힘
- **스위치 수준 모델링**으로 하드웨어 동작을 더 세밀하게 표현 가능
- **구조적 설계**를 기반으로 향후 **RTL 설계**로 자연스럽게 넘어갈 수 있음

---