## 等级森严的制度
只有`高特权级`的程序，才能执行一些系统级别的操作.如果`特权级低`的程序尝试执行他没有权限的操作，CPU将抛出一个`异常信号`    

**RISC-V处理器特权模式**: M(机器模式),S(监管者模式),U(用户模式)  

---

一个指令成功执行，将会继续按`TRM`,`IOE`往前执行  
一个指令执行失败，将会`引发异常`,其行为<font color=green>等价与执行了虚构的`raise_intr`指令</font>  
## 异常响应机制
**自陷指令**:   
   - > *目的*:可以限制入口的执行流切换方式。
   - > *作用*:程序执行自陷指令之后，就会`陷入`操作系统预先设置好的跳转目标(<font color=purple>异常入口地址</font>)  

*<font color=green>应用实例</font>*:   
为了节省功耗，有些处理器会去掉浮点处理单元FPU.当软件要执行一条`浮点指令`,处理器会抛出<font color=blue>非法指令的异常</font>,我们可以在异常处理过程中`模拟这条非法指令`的行为  


### riscv32的异常响应
**自陷指令**: `ecall`,跳转到`mtvec`指向的地址  

**控制状态寄存器(CSR寄存器):**  
- >`mtvec寄存器`: <font color=purple>存放异常入口地址</font>  
- `mepc寄存器`: 存放触发异常的PC  
- `mstatus寄存器`: 存放处理器的状态  
- `mcause寄存器`： 存放触发异常的原因  

:star:**<font color=red>硬件的异常响应过程</font>**:(在*<font color=red>NEMU</font>*中的`isa_raise_intr()`实现)  
1. 将当前PC保存到`mepc`  
2. 在`mcause`寄存器中<font color=purple>设置异常号</font>  
3. 从`mtvec`寄存器中<font color=red>取出</font>`异常入口地址`  
4. 跳转到异常入口地址  

**异常响应过程的<font color=green>状态机视角</font>**:  
```
CSRs[mepc] <- PC
CSRs[mcause] <- 一个描述失败原因的号码
PC <- SR[mtvec]
```

<font color=red>返回到程序触发异常之前的状态</font>: riscv32 通过`mret`指令从异常处理过程中返回  

---
## 将上下文管理抽象成CTE
**<font color=red>上下文</font>**:  
1. 通用寄存器  
2. 触发异常时的PC(mepc), 处理器状态(mstatus)  
3. 异常号(mcause)  
4. 地址空间(不做过多描述)  


**<font color=SlateBlue>操作系统的处理过程需要的信息</font>**:  
- <font color=grey>引发这次<u>执行流切换</u>的原因</font>.如`程序除0`，`非法指令`，`触发断点`,...     
- <font color=grey>程序的<u>上下文</u></font>.在处理过程中，操作系统读出上下文中的一些`寄存器`,根据它们的信息来进行进一步的处理   

**上下文的具体内容**(如控制状态寄存器):具体内容不同架构不一样  
**CTE**: 上下文的<font color=red>管理</font>  
**CTE的API**: (操作系统处理过程需要的信息)
```c
typedef struct Event {
  enum { ... } event; //事件编号
  uintptr_t cause, ref; //描述事件的补充信息
  const char *msg; //事件信息字符串
} Event;
```

`bool cte_init(Context *(*handler)(Event ev,Context *ctx))`: 进行<font color=purple>CTE相关的初始化工作</font>  
   - >接受`操作系统`的`事件处理回调函数`的指针，当发生事件时，`CTE`将会把事件和相关的上下文作为参数，来调用`这个回调函数`  

`void yield()`: 用于<font color=red>进行自陷操作</font>，会出发一个编号为`EVENT_YIELD`事件  
- > **实现**: <font color=skyblue>不同架构不同实现</font>   

---

## nemu执行流操作的具体过程
### 设置异常入口地址
**实现**: 通过`cte_init()`,将地址存入`mtvec寄存器`中  

**cte_init()**:  
- >功能1: <font color=purple>设置异常入口地址</font>,riscv32直接将入口地址设置为`mtvec寄存器`  
- >功能2: 注册一个<font color=purple>事件处理回调函数</font>  

### 触发自陷操作
**实现**: 通过`ecall`指令, 然后NEMU通过`isa_raise_intr()`来模拟<font color=red>异常响应机制</font>  

### 保存上下文
跳转到异常入口地址后,在<font color=red>软件上</font>开始真正的异常处理过程  
=> 程序必不可少的需要用到`通用寄存器`，<font color=purple>为避免覆盖他们</font>，导致无法恢复上下文,通过`sw`指令<font color=purple>将各个通用寄存器依次压栈</font>    

**意义**:异常处理过程根据`上下文信息`来诊断并进行处理,恢复`上下文`也需要这些信息  

---
**<font color=red>软件的异常处理过程</font>**:  
> 调用`am/src/riscv/nemu/cte.c`中的`__am_irq_handle()`函数  

#### `__am_irq_handle(Context* c)`函数介绍 

**参数c**: <font color=red>当前进程的上下文结构</font>  
:star:**<font color=red>参数来源解析</font>**:  
1. 当前进程A触发异常响应,即执行`自陷指令ecall`  
2. 经历硬件异常响应处理过程(`isa_raise_intr()`)后，<font color=purple>进入异常响应入口</font>`__am_asm_trap()`
3. 通过压栈保存上下文  
4. 将`栈指针sp`的值<font color=red><u>作为参数</u>传给</font>`__am_irq_handle()`  
    ```c
    mv a0, sp
    jal __am_irq_handle
    ```
    - > <font color=skyblue>原理</font>: sp所处的地址，保存了当前进程的上下文。  


