#🔘️#🔘️#🔘️#🔘️#🔘️
#clock	= 16
0000 0100, 0000 0100, 0000 0011 0000 0011
#switch_0 = 17
0000 0101, 0000 0101,0000 0011 0000 0011
#
#switch_1 = 18
0000 0110, 0000 0110, 0000 0011 0000 0011



#CLI 3
0000 0011 0000 00110000 0011,0000 0100
0000 0011 0000 00110000 0011,0000 0101
#0000 0011 0000 00110000 0011,0011 0110
########################################

#were gonna make "clocked-SR-latch" first cuz chips go "in front" it shouldnt' be a problem. use "NUNQ"S for "QISS" 
#if u want 2 replace later , feel free , and get that xp . 

#is DFF same as clocked (??)latch? watch out 4 that


#http://www.learningaboutelectronics.com/Articles/D-flip-flop-circuit-with-NAND-gates.php
###########################################


#DFF NAND CLOCKED


#D-in 

0001 0000
0000 0011
0000 0011
0000 0101

#NOT 
0001 0001
0000 1000,
0000 0011 #
0001 0000



#top nunq(pre latch)A 
0001 0010
0000 0111

0001 0000
0000 0100

######################
#bottom nunq(pre latch)B
0001 0011
0000 0111

0001 0001
0000 0100

#####################


######################
#LATCH START 
#################
#TOP NUNQ LATCH
0001 0010,	#q
 0000 0111, 

 0001 0011  # < b0111 0001
 0001 0010	# < a
 
 
######################


0001 0011,  #Q^
 0000 0111, 

 0001 0010  # < b
 0001 0011	# < a(b)
 
 

##########
#MONO Q states
############

#Qstates				#they seem the same...
0000 00110000 00110000 0011 ,0001 0010
0000 00110000 00110000 0011 ,0001 0011


