# Verilog_Decryption
are ca scop familiarizarea cu noțiunile limbajului Verilog studiate în cadrul
primelor laboratoare: module, construcții de limbaj, circuite secvenţiale, prin:
● Implementarea unor algoritmi de decriptare
● Implementarea unui banc de registre
● Implementarea unui multiplexor/demultiplexor
● Realizarea conexiunilor între module

Implementaţi un circuit secvențial în Verilog care primește la intrare date criptate și va scoate
pe ieșire informația decriptată. Modulul va implementa 3 algoritmi de decriptare: Cezar, Scytale
și ZigZag. Pe interfața de acces la registre se va configura ce algoritm de decriptare va fi folosit
și care e cheia de decriptare.
