# verilog-modules

```
ğŸ“¦ RTL
 â”£ ğŸ“‚ clk
 â”ƒ â”— ğŸ“œ clk_div.v
 â”£ ğŸ“‚ encodings
 â”ƒ â”£ ğŸ“œ bin2gray.v
 â”ƒ â”— ğŸ“œ gray2bin.v
 â”— ğŸ“‚ fifo
   â”£ ğŸ“œ async_fifo.v
   â”— ğŸ“œ sync_fifo.v

ğŸ“¦ Testing
 â”— ğŸ“‚ fifo
   â”— ğŸ“œ fifo_tb.v
```