array_name=    min_paths_for_each_half_dq_0
    dq_2_ddio              1081
    ddio_2_core             372
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_1
    dq_2_ddio              1091
    ddio_2_core             393
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_2
    dq_2_ddio              1091
    ddio_2_core             372
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_3
    dq_2_ddio              1101
    ddio_2_core             392
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_4
    dq_2_ddio              1091
    ddio_2_core             374
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_5
    dq_2_ddio              1101
    ddio_2_core             400
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_6
    dq_2_ddio              1101
    ddio_2_core             373
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_7
    dq_2_ddio              1111
    ddio_2_core             393
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_8
    dq_2_ddio              1091
    ddio_2_core             385
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_9
    dq_2_ddio              1101
    ddio_2_core             396
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_10
    dq_2_ddio              1081
    ddio_2_core             373
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_11
    dq_2_ddio              1091
    ddio_2_core             394
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_12
    dq_2_ddio              1101
    ddio_2_core             373
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_13
    dq_2_ddio              1111
    ddio_2_core             393
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_14
    dq_2_ddio              1081
    ddio_2_core             374
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_15
    dq_2_ddio              1091
    ddio_2_core             395
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1744
    reg_2_post              630
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_16
    dq_2_ddio              1111
    ddio_2_core             415
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_17
    dq_2_ddio              1121
    ddio_2_core             394
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_18
    dq_2_ddio              1101
    ddio_2_core             414
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_19
    dq_2_ddio              1111
    ddio_2_core             393
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_20
    dq_2_ddio              1091
    ddio_2_core             420
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_21
    dq_2_ddio              1101
    ddio_2_core             395
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_22
    dq_2_ddio              1111
    ddio_2_core             386
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_23
    dq_2_ddio              1121
    ddio_2_core             395
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_24
    dq_2_ddio              1101
    ddio_2_core             380
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_25
    dq_2_ddio              1111
    ddio_2_core             404
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_26
    dq_2_ddio              1101
    ddio_2_core             369
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_27
    dq_2_ddio              1111
    ddio_2_core             403
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_28
    dq_2_ddio              1091
    ddio_2_core             374
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_29
    dq_2_ddio              1101
    ddio_2_core             406
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_30
    dq_2_ddio              1091
    ddio_2_core             376
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    min_paths_for_each_half_dq_31
    dq_2_ddio              1101
    ddio_2_core             407
    core_2_reg               97
    clk_2_pin               853
    dqsclk_2_ddio_resync    450
    dqspin_2_dqsclk        1754
    reg_2_post              634
    post_2_dqsclk           112
    dqsclk_2_post           450
array_name=    max_paths_for_each_half_dq_0
    dq_2_ddio              1672
    ddio_2_core             718
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_1
    dq_2_ddio              1682
    ddio_2_core             746
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_2
    dq_2_ddio              1682
    ddio_2_core             720
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_3
    dq_2_ddio              1692
    ddio_2_core             745
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_4
    dq_2_ddio              1682
    ddio_2_core             723
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_5
    dq_2_ddio              1692
    ddio_2_core             758
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_6
    dq_2_ddio              1692
    ddio_2_core             719
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_7
    dq_2_ddio              1702
    ddio_2_core             747
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_8
    dq_2_ddio              1682
    ddio_2_core             749
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_9
    dq_2_ddio              1692
    ddio_2_core             756
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_10
    dq_2_ddio              1672
    ddio_2_core             719
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_11
    dq_2_ddio              1682
    ddio_2_core             749
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_12
    dq_2_ddio              1692
    ddio_2_core             722
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_13
    dq_2_ddio              1702
    ddio_2_core             749
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_14
    dq_2_ddio              1672
    ddio_2_core             723
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_15
    dq_2_ddio              1682
    ddio_2_core             750
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2049
    reg_2_post             1060
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_16
    dq_2_ddio              1702
    ddio_2_core             787
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_17
    dq_2_ddio              1712
    ddio_2_core             750
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_18
    dq_2_ddio              1692
    ddio_2_core             785
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_19
    dq_2_ddio              1702
    ddio_2_core             749
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_20
    dq_2_ddio              1682
    ddio_2_core             794
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_21
    dq_2_ddio              1692
    ddio_2_core             750
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_22
    dq_2_ddio              1702
    ddio_2_core             750
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_23
    dq_2_ddio              1712
    ddio_2_core             750
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_24
    dq_2_ddio              1692
    ddio_2_core             744
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_25
    dq_2_ddio              1702
    ddio_2_core             765
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_26
    dq_2_ddio              1692
    ddio_2_core             713
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_27
    dq_2_ddio              1702
    ddio_2_core             760
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_28
    dq_2_ddio              1682
    ddio_2_core             723
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_29
    dq_2_ddio              1692
    ddio_2_core             769
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_30
    dq_2_ddio              1682
    ddio_2_core             727
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
array_name=    max_paths_for_each_half_dq_31
    dq_2_ddio              1692
    ddio_2_core             768
    core_2_reg              155
    clk_2_pin              1530
    dqsclk_2_ddio_resync    703
    dqspin_2_dqsclk        2059
    reg_2_post             1041
    post_2_dqsclk           164
    dqsclk_2_post           703
