# Hardware Debug Waveform Skill

## 总结

基于波形文件（`.vcd` 或 `.fst`）构建轻量级层次化 metadata，基于 build/rtl 构建 chisel -> verilog 信号映射，并直接从波形中抽取目标时间段证据，从而让 LLM 更好地根据波形调试。


## 如何使用

### 安装skill

```
mkdir -p ~/.codex/skills/
cd ~/.codex/skills
git clone https://github.com/trace1729/hardware-debug-skill.git
```

```
codex
$Hardware Debug Waveform xxx trigger assert, help me debug with xxx.vcd
$Hardware Debug Waveform xxx trigger assert, help me debug with xxx.fst
$Hardware Debug Waveform explain the module with xxx.vcd
```

### 输入

这个 skill 期望的输入为：

- `--waveform`：波形文件路径，支持 `.vcd` 和 `.fst`
- `--scala-root`：Chisel 源码树路径，通常是 `src/main/scala/xiangshan`

可选输入：

- `--rtl-root`：可选，但是**推荐** emitted RTL 路径，通常是 `build/rtl`
- `--error-log` / `--error-info`：可选错误日志路径，通常为 `simulator_out.txt`，可辅助识别 `difftest_error` / `assert_error`
- `--focus-scope`：指定要聚焦的波形层级 scope
- `--suggestion`：人工提供的调试提示，比如 `hang near dispatch`
- `--top`：RTL 顶层模块名，默认 `SimTop`
- `--window-len`：时间窗长度，默认 `1000`
兼容性说明：

- `--vcd` 仍然保留，作为 `--waveform` 的兼容别名

推荐使用这个标准输入模板：

```text
debug_type: hardware bug debug
waveform: /path/to/run.fst_or.vcd
scala-root: /path/to/XiangShan/src/main/scala/xiangshan
rtl-root: /path/to/XiangShan/build/rtl
error-log: /path/to/simulator_out.txt
focus-scope: TOP.SimTop.core.rob
suggestion: 你怀疑的问题或观察到的异常
top: SimTop
window-len: 1000
```

如果用户只说“帮我 debug”但没有给足输入，优先让他按这个模板填写，而不是自由描述。

## 调试收敛原则

assert / difftest / abort 是第一现场：先证明这个现场的触发条件，再从触发条件里的异常信号开始向上游递归回溯。每一跳都必须回答：

- 当前异常信号在什么 exact waveform time 出错；
- actual wrong value 和 expected correct value 分别是什么；
- 直接上游信号/状态是什么，以及它们分别是 `meets expectation`、`violates expectation` 还是 `unknown/not observable`；
- 上游如何传导成当前错误；
- 这个点是 downstream symptom 还是 source candidate。

对 `violates expectation` 的分支优先 depth-first search；必要时再查 `unknown/not observable` 分支。`meets expectation` 的分支应记录为 exclusion evidence，不继续深搜。若当前分支无法解释下游失败，回到最近分叉点，换另一个异常或未知方向继续查。

只有当某个 source candidate 的输入正常或已被排除，并且它的错误值足以解释后续传播链时，才收敛为 root cause。最终结论必须给出 bug-triggering code、触发边界场景、修复方法或下一步验证补丁。

所有强结论都必须同时有代码依据和波形依据：

- 代码依据：Scala/Chisel 源码、emitted RTL、生成表达式、实例连接或协议不变量，说明这个信号应该如何产生；
- 波形依据：exact FST/GTKWave signal、exact waveform time、actual value、expected value，证明这个行为确实发生；
- 只有“代码 + 波形”闭合的证据链才能作为 root cause 结论依据。只有代码推理只能作为 hypothesis，只有波形现象只能作为 symptom。

每个 proof signal 必须先完成三层对齐：

- Chisel/Scala 层：设计源码里的信号或表达式；
- emitted RTL 层：生成后的 Verilog/SystemVerilog 信号、assign、concat/mux 或实例端口连接；
- FST/GTKWave 层：波形中 exact hierarchy signal。

正文推理统一使用 FST/GTKWave 层次信号名作为证据主键。Chisel/Scala 和 emitted RTL 名字只在映射表、source logic 或括号说明里出现。不要在同一段推理中无说明地交叉使用三套名字。

特别注意：

- simulator report/abort cycle 是第一现场，但不一定是第一个坏组合出现的 cycle；
- ready/valid queue 要区分 clock edge 前的 valid 和 dequeue 后的 empty；
- 对 `_GEN_3[auto_out_r_bits_id]` 这类动态索引，必须结合 Chisel `VecInit(...)(rid)`、emitted RTL concat/mux 和实例端口连接证明选择了哪个信号；
- FST 信号名必须使用 exact GTKWave hierarchy，不能把 `foo [6:0]` 写成 `foo[6:0]`。


### 构建的临时产物存放位置

默认情况下，这个 skill 会把输出放在 skill 根目录下：

```text
hardware-debug-waveform/artifacts/
├── authority/<fingerprint>/
├── wave_meta/<fingerprint>/
└── packets/<fingerprint>/
```

这里的 `<fingerprint>` 由输入文件和关键选项共同决定。

例如：

- authority 的 cache key 取决于 RTL 树签名和 `--top`
- waveform metadata 的 cache key 取决于波形文件签名

如果需要，你仍然可以通过 `--out-dir` 或 `--out` 显式改写输出位置。

---

> 以下是skill细节部分，可忽略

## 子命令

### `inspect-inputs`

用于检查输入，并打印推荐的命令序列。

基础功能：

- 检查路径是否有效
- 如果提供 `--error-log`，会解析错误日志并推断可能的 bug 类型
- 如果识别为 `assert_error`，会自动生成同目录下的 `assert_debug_guide.md`
- 如果识别为 `assert_error`，会自动生成同目录下的 `waveform_search_signals.txt`
- 如果识别为 `difftest_error`，会自动生成同目录下的 `disassembly.txt`
- 如果识别为 `difftest_error`，会自动生成同目录下的 `waveform_search_signals.txt`
- 输出文件树大小和波形文件大小
- 当预处理成本较高时给出告警
- 如果没有 `--rtl-root`，自动进入 waveform-only 分析模式
- 如果目标目录不可写，会明确提示你放行该目录；不会偷偷把这些文件落到别的临时路径

### `build-authority`

从 emitted RTL 构建精确的 RTL authority 表。

基础功能：

- 递归解析 `--rtl-root` 下的 `.sv` 和 `.v`
- 抽取模块、信号声明和实例层级
- 生成精确的层级化 RTL 信号 ownership 数据库

示例：

```bash
python scripts/hw_debug_cli.py build-authority \
  --rtl-root /path/to/build/rtl \
  --top SimTop
```

缓存行为：

- 如果已经存在匹配的 authority artifact，就直接复用，不再重建
- 如果你想强制重建，增加 `--force`

这个步骤的主要定位：

- 用于持久化保存精确的 waveform-to-RTL ownership
- 不是人或 LLM 首选的推理阅读材料
- 一旦定位到 ownership，后续分析应优先转到相关 Scala/Chisel 源码

### `build-wave-meta`

构建轻量级的 waveform metadata cache，而不是把全部 value change 预先落成完整的分窗数据库。

基础功能：

- 解析波形中的 scope 和 signal metadata
- 保存 `full_wave_path -> source_id` 映射，供直接 FST 查询使用
- 输出较小的 manifest 和 metadata 表，供后续直接查询复用

示例：

```bash
python scripts/hw_debug_cli.py build-wave-meta \
  --waveform /path/to/run.fst
```

适用场景：

- 点查询，例如“这个信号在时刻 `t` 的值是什么？”
- 只做少量目标查询，不值得先做完整波形预处理的场景

### `query-packet`

针对一个时间范围生成紧凑的 debug packet。

基础功能：

- 读取一个指定时间范围内的波形变化
- 可选地关联 exact RTL authority
- 生成适合给 LLM 消费的紧凑 JSON 包

带 exact RTL 的示例：

```bash
python scripts/hw_debug_cli.py query-packet \
  --waveform /path/to/run.fst \
  --authority /tmp/hw_debug_rtl_authority/rtl_authority.sqlite3 \
  --focus-scope TOP.SimTop.core.rob \
  --t-start 123000 \
  --t-end 124000 \
  --out /tmp/hw_packet.json
```

waveform-only 模式示例：

```bash
python scripts/hw_debug_cli.py query-packet \
  --waveform /path/to/run.fst \
  --t-start 123000 \
  --t-end 124000 \
  --out /tmp/hw_packet.json
```

基于轻量 metadata cache 的直接 FST packet 查询示例：

```bash
python scripts/hw_debug_cli.py query-packet \
  --waveform /path/to/run.fst \
  --focus-scope TOP.SimTop.core.rob \
  --t-start 123000 \
  --t-end 124000 \
  --out /tmp/hw_packet.json
```

适用场景：

- 只想针对一个可疑时间段抽取 packet
- 完整波形预处理成本太高，而查询次数并不多

### `query-signal-value`

用于查询某个信号在某个仿真时刻的值。

基础功能：

- 从 waveform metadata 中解析目标信号对应的 handle
- 直接向 FST 读取器查询该时刻的值
- 返回该时刻可确定的值

示例：

```bash
python scripts/hw_debug_cli.py query-signal-value \
  --waveform /path/to/run.fst \
  --signal TOP.SimTop.core.rob.commit_valid \
  --time 123456
```

### `rough-map-chisel`

把外部 rough mapping 结果补到 packet 上，形成粗略的 Chisel 候选映射。

基础功能：

- 读取 packet
- 通过 `rtl.module_type + rtl.local_signal_name` 做 join
- 输出 rough Chisel candidate，但不宣称为精确来源

示例：

```bash
python scripts/hw_debug_cli.py rough-map-chisel \
  --packet /tmp/hw_packet.json \
  --mapping /tmp/rough-mapping.json \
  --out /tmp/hw_packet_rough.json
```

## 总体流水线

整个流程分为三个主阶段。

### 阶段一：RTL 解析

这一阶段是可选的，但它提供最强的 exact RTL ownership。

如果 `build/rtl` 可用，应优先走这一条路径，因为它能实质性提高映射准确率。

但这一阶段的主要价值是索引和 ownership 恢复，不是主要的源码级推理入口。

总体流程：

1. 递归发现 `build/rtl` 下的 emitted RTL 文件。
2. 解析模块定义和信号声明。
3. 从 `--top` 开始构建实例层级。
4. 把模块内的本地信号展开成精确的层级化 RTL 信号名。
5. 将结果写入 JSON 和 SQLite artifact。

这一阶段产出的价值：

- 当名字能对上时，可以得到精确的 waveform-visible RTL ownership
- 拿到 module type
- 拿到 instance path
- 拿到 local RTL signal name
- 拿到源 RTL 文件

这些结果应如何使用：

- 先用它定位正确的模块和信号区域
- 然后优先去搜索相关 Scala/Chisel 源码
- 只有当 Scala 仍然解释不清时，再去阅读 generated SystemVerilog

### 阶段二：Waveform Metadata Cache

这一阶段是轻量级波形索引的核心。

总体流程：

1. 解析波形中的 hierarchy 和 traced signal。
2. 为每个对象分配稳定内部 ID，比如 `sigN`、`scopeN`。
3. 记录 `full_wave_path -> source_id` 映射，供直接 FST 查询使用。
4. 建立后续快速查询所需的 metadata 和 index。

这一阶段产出的价值：

- 完整信号清单
- 完整 scope 清单
- 可查询的信号元数据
- 可复用的 waveform path 到 FST handle 映射
- 比完整波形物化更低的准备成本

### 阶段三：Packet 生成

这一阶段把一个时间段所需的证据压缩成 LLM 友好的形式。

总体流程：

1. 选择一个可疑时间范围。
2. 从缓存 metadata 中解析该 scope 下的信号。
3. 只对目标 handles 在该时间范围内做直接波形读取。
4. 如果 authority 数据库存在，就 join exact RTL ownership。
5. 输出一个适合 LLM 分析的紧凑 JSON packet。

这一阶段产出的价值：

- 时间范围摘要
- 当前时间范围真正发生变化的信号
- 若可用则附带 exact RTL ownership
- 若无法证明 ownership，则明确标记 unresolved

## 主要 Artifact 与 Schema

### RTL Authority 相关 Artifact

#### `rtl_authority.sqlite3`

这是主要的 exact RTL 查询数据库。

表名：`authority_lookup`

- `full_signal_name`：精确的层级化 RTL 信号名
- `module_type`：拥有该信号的 emitted RTL 模块类型
- `instance_path`：拥有该信号的实例层级路径
- `local_signal_name`：模块内部的本地信号名
- `signal_kind`：声明类型，例如 wire/reg/port
- `direction`：若是端口，则记录方向
- `decl_width_bits`：声明位宽
- `source_file`：声明该信号的 emitted RTL 文件
- `provenance`：当前固定为 `emitted_rtl_exact`

主要用途：

- 从 waveform path 精确查到 emitted RTL owner

#### `rtl_authority_table.json`

这是 authority 结果的完整 JSON 导出。

顶层结构：

- `version`
- `top`
- `rtl_root`
- `summary`
- `signals`
- `coverage_gaps`

`summary` 包含：

- `rtl_file_count`
- `module_count`
- `signal_count`
- `cached_module_template_count`

`signals` 中每一项字段与 `authority_lookup` 表一致。

#### `rtl_authority_index.json`

这是以精确层级信号名为 key 的字典版本。

结构示意：

```json
{
  "SimTop.core.rob.headPtr": {
    "module_type": "...",
    "instance_path": "...",
    "local_signal_name": "...",
    "full_signal_name": "...",
    "signal_kind": "...",
    "direction": "...",
    "decl_width_bits": 8,
    "source_file": "...",
    "provenance": "emitted_rtl_exact"
  }
}
```

主要用途：

- 不方便使用 SQLite 时，直接用 JSON 做 exact lookup

### Waveform DB 相关 Artifact

#### `manifest.json`

这是整个 waveform DB 的入口文件。

顶层结构：

- `version`
- `waveform`
- `summary`
- `tables`

`waveform` 包含：

- `path`
- `format`

`summary` 包含：

- `signal_count`
- `scope_count`
- `window_count`
- `change_count`

`tables` 记录其它 artifact 的路径：

- `signals`
- `signal_metadata_db`
- `scopes`
- `scope_signal_index`
- `windows`
- `window_changes_dir`
- `window_index`
- `signal_window_index`

#### `signals.json`

这是从 VCD header 提取出的信号清单。

每条记录包含：

- `signal_id`：稳定内部 ID，例如 `sig123`
- `vcd_id_code`：VCD 使用的短符号
- `scope_id`：所属 scope ID
- `full_wave_path`：完整层级波形路径
- `local_name`：该 scope 内的本地信号名
- `bit_width`
- `value_kind`：`scalar` 或 `vector`

#### `scopes.json`

这是从 VCD header 提取出的层级 scope 清单。

每条记录包含：

- `scope_id`：稳定内部 ID，例如 `scope12`
- `full_scope_path`：完整层级 scope 路径
- `parent_scope_id`
- `scope_kind`
- `local_name`

#### `scope_signal_index.json`

这是 scope 到 signal 的索引。

结构示意：

```json
{
  "TOP.SimTop.core.rob": ["sig10", "sig11", "sig12"]
}
```

主要用途：

- 快速列出某个 scope 下有哪些 signal

#### `signal_metadata.sqlite3`

这是可查询的 signal metadata 数据库。

表名：`signal_metadata`

- `signal_id`
- `scope_id`
- `full_scope_path`
- `full_wave_path`
- `local_name`
- `bit_width`
- `value_kind`

主要用途：

- 按 scope 或 signal path 查询元数据，而不必一次性加载较大的 JSON

#### 直接时间范围查询

在 hybrid 路径里，波形变化不会预先展开成按窗口落盘的中间文件。

主要用途：

- 先复用 metadata cache
- 然后只读取目标信号、目标时间范围内的变化
- 在只需要少量聚焦查询时，避免生成很大的中间 change shard

### Packet 相关 Artifact

#### `packet.json`

这是单次时间范围查询生成的紧凑 debug packet。

顶层结构：

- `version`
- `query`
- `window_summary`
- `focus_signals`
- `notes`

`query` 包含：

- `focus_scope`
- `t_start`
- `t_end`

`window_summary` 包含：

- `t_start`
- `t_end`
- `change_count`
- `active_signal_count`

`focus_signals` 中每一项包含：

- `signal_id`
- `full_wave_path`
- `bit_width`
- `changes`
- `rtl`

`changes` 中每一项包含：

- `t`
- `signal_id`
- `value`

`rtl` 有两种情况：

- exact：
  - `match_status: exact`
  - `module_type`
  - `source_file`
  - `local_signal_name`
- unresolved：
  - `match_status: unresolved`

`notes` 可能包含 unresolved 数量摘要。

#### `rough-join.json`

这是补上 rough Chisel candidate 后的结果。

顶层结构：

- `version`
- `packet_path`
- `mapping_path`
- `signals`

`signals` 中每一项包含：

- `full_wave_path`
- `rtl`
- `rough_chisel`

`rough_chisel` 有两种情况：

- rough：
  - `match_status: rough`
  - `chisel_module`
  - `chisel_path`
  - `rtl_module`
  - `rtl_signal`
  - `notes`
- unresolved：
  - `match_status: unresolved`

## LLM 应该如何使用这些 Artifact

推荐顺序：

1. 先运行 `inspect-inputs`。
2. 构建 waveform DB。
3. 如果有 emitted RTL，就构建 RTL authority。
4. 针对可疑窗口生成 packet。
5. 如果需要查询某个信号在某个精确时刻的值，使用 `query-signal-value`。
6. 阅读 `focus_signals[*].changes` 作为原始证据，但输出时应总结变化模式，而不是展开详细数值转储。
7. 对 `rtl.match_status == exact` 的条目，把它视为权威的 emitted RTL ownership。
8. 用匹配到的 RTL 模块和信号名去搜索最相关的 Scala/Chisel 源码，并优先分析它。
9. 如果有 rough Chisel mapping，只能把它当作候选，不要表述成已证明的 source ownership。
10. 只有当 Scala/Chisel 仍然无法充分解释行为时，才回退去看 SystemVerilog。

在输出最终调试结论时，artifact 相关内容要尽量少。

推荐输出结构：

- 先用一句很短的话说明当前是 `exact RTL mode` 还是 `waveform-only mode`
- 然后主要聚焦可疑 RTL 模块、紧凑的波形变化模式总结，以及基于 Scala/Chisel 的可能故障机理
- 如果 rough Chisel candidate 有帮助，再作为很小的补充带上

最终回答应当先给出一个简洁总结，然后再给出展开这个总结的详细分析。

术语上应尽量精确：

- 描述信号和时序时，优先使用数字电路术语，例如 `rising edge`、`falling edge`、`handshake`、`backpressure`、`stall`、`flush`、`valid`、`ready`
- 描述整体设计和行为时，优先使用计算机体系结构术语，例如 `pipeline stage`、`hazard detection`、`forwarding`、`cache hierarchy`、`fetch/decode/execute`、`instruction set architecture`、`bus arbitration`、`memory consistency`、`commit/retire`

尽量不要把篇幅花在下面这些内容上：

- artifact 清单
- 大段文件路径
- 很长的精确信号列表
- 逐周期原始数值变化
- 很长的 generated SystemVerilog 片段
- 预处理实现细节
- schema 说明

除非用户明确要求这些细节。

建议使用的措辞：

- `exact RTL match`
- `waveform-only analysis`
- `rough Chisel candidate`
- `unresolved`

## 性能说明

- 最贵的是第一次 VCD ingestion。
- 后续查询会便宜很多，因为主要依赖窗口分片和索引。
- 对于非常大的波形，输出 artifact 也可能达到多 GB。

## 最小使用示例

```bash
cd hardware-debug-waveform

python scripts/hw_debug_cli.py inspect-inputs \
  --scala-root /proj/src/main/scala/xiangshan \
  --rtl-root /proj/build/rtl \
  --vcd /proj/run.vcd

python scripts/hw_debug_cli.py build-authority \
  --rtl-root /proj/build/rtl \
  --top SimTop \
  --out-dir /tmp/hw_debug_rtl_authority

python scripts/hw_debug_cli.py build-wave-meta \
  --vcd /proj/run.vcd \
  --out-dir /tmp/hw_wave_meta

python scripts/hw_debug_cli.py query-packet \
  --waveform /proj/run.vcd \
  --authority /tmp/hw_debug_rtl_authority/rtl_authority.sqlite3 \
  --meta-dir /tmp/hw_wave_meta \
  --focus-scope TOP.SimTop.core.rob \
  --t-start 123000 \
  --t-end 124000 \
  --out /tmp/hw_packet.json
```

## 当前限制

- 这个 skill 不能证明 exact Chisel ownership。
- 精确映射目前只到 emitted RTL 为止。
- rough Chisel mapping 本质上是启发式结果，必须明确标注。
- waveform-only 模式可以工作，但不会有 exact RTL ownership。
