power parameters. 
英文關鍵詞： LDMOS, base station, power amplifier, high-frequency 
performance, mechanical strain, large-signal model, 
thermal effect 
 
II
摘要
射頻橫向擴散金氧半場效電晶體(RF LDMOS)為無線基地台功率放大器應用的主要技
術，本計畫以兩年時間建立RF LDMOS之製程與模型化技術。第一年度主要建立RF LDMOS
之製程平台，並利用本實驗室的高頻量測系統進行元件特性測試與分析，藉由製程及佈局
參數與元件電性之關係，已獲得最佳的元件設計參數。為了進一步改善元件高頻特性，本
計畫亦研究機械應力對LDMOS特性的影響，發現機械應力可以有效增加元件的汲極電流。
第二年度則以發展LDMOS的RF大訊號模型為主，元件的channel與drift region的電容與電流
模型以surface-potential-based model建立，再整合基板網路、外部雜散零組件與熱網路模型
建置出完整的RF大訊號模型，利用Harmonic Balance Simulation可以準確模擬出元件的RF
功率特性，提供未來射頻電路設計使用。最後，研究熱效應對元件功率與線性特性之影響，
找出各項功率參數與溫度之關係。
關鍵詞：橫向擴散金氧半場效電晶體、基地台、功率放大器、高頻特性、機械應力、大訊
號模型、熱效應
RF laterally diffused MOS (LDMOS) transistor technology has played a predominant role in
wireless base-station applications. In this two-year project, the fabrication and modeling
techniques of RF LDMOS have been developed for wireless base-station applications. In first
year, we designed the layout structures and process flow of the LDMOS to establish an RF
LDMOS fabrication platform. By measuring the high-frequency characteristics of LDMOS with
different process and layout parameters, optimized device designs have been found. The
mechanical strain effects on the device performances were also investigated in this project. We
found that the drain currents in LDMOS can be improved by incorporating the tensile strain
technology. In second year, we developed the RF large-signal model of LDMOS. The current and
charge models were established using the surface-potential-based model. By integrating with
substrate network, parasitic components, and thermal model, the LDMOS power characteristics
can be simulated accurately. Moreover, we also studied the thermal effects on the power
characteristics and linearity to find out the temperature coefficients of power parameters.
Keywords: LDMOS, base station, power amplifier, high-frequency performance, mechanical
strain, large-signal model, thermal effect
22. 研究方法
本計畫以兩年時間建立 RF LDMOS之
製程與模型化技術，第一年度建立元件製程
技術，並利用本實驗室的高頻量測系統進行
元件特性測試與分析，為了改善元件高頻特
性，除了最佳化元件製程參數外，本計畫亦
研究機械應力對元件特性的影響。第二年度
進一步建立元件的 RF大訊號模型，以供射
頻電路設計使用。
2.1 元件佈局設計
元件設計的重點，在於維持 60 V以上的
崩潰電壓條件下，提升操作頻率、增加功率
效能與降低導通電阻，以符合基地台功率放
大器之規格。首先設計出一套具有不同閘極
(gate)長度、漂移區(drift region)長度、金屬
檔板(field plate)長度、閘極指根(finger)數目
與 cell數目的 LDMOS元件之光罩，方便各
項參數之萃取與比較以及等效電路模型之
建立。一般功率電晶體的佈局結構大多採用
多重 cell並聯的方法，此種結構又稱為魚骨
形(fishbone)結構，藉由閘極並聯方式來降低
閘極電阻，以提升速度；另外，此種設計方
法也能增加輸出功率和散熱效率。除了元件
之外，測試鍵（test key）的各項功能也是我
們注意的重點，除了可就各層光罩之間的對
準情形進行監控外，並賦予測量接觸電阻、
閘極片電阻、源/汲極(source/drain)片電阻、
接面漏電、及閘極電容的能力，以提高對製
程監控的能力，並協助等效電路模型參數的
萃取。
2.2 元件製作
元件製程流程規劃方面，主要以 NDL
現有的 MOSFET 製程進行修改。製程參數
的設計重點在於調整 p-body 與 n-well drift
的離子佈植能量與劑量、熱擴散的溫度與時
間、製程順序等，以達到所需的通道長度、
轉導(transconductance)、崩潰電壓、導通電
阻與操作頻率等特性；為了縮短元件開發時
間，在進行元件製程前，先將製程所需各參
數輸入 TCAD模擬軟體，以進行製程模擬，
並將所得結果加上光罩設計的元件尺寸進
行元件模擬，調整各參數以取得最佳之製程
條件，使元件特性符合設定規格。圖 1為利
用 Silvaco TCAD軟體所得到的模擬結果，
預期 LDMOS的崩潰電壓可以到 60 V以上。
(a)
(b)
圖 1：LDMOS的 TCAD模擬結果：(a)元件剖面
的摻雜分布、(b)元件的直流輸出特性。
LDMOS的製作以阻值為 15-20Ω.cm的
6吋(100)矽晶圓開始，先以 120 KeV的磷離
子(P31)佈植 n-well drift區域，經 1100oC的
高溫驅入 (drive in)後，成長 550 nm 的
LOCOS絕緣氧化層。接著，以 70 KeV的硼
離子(B11)佈植 p-body區域，再進行 1050oC，
1 hr的高溫驅入，此時的通道(channel)長度
約為 0.6μm。然後，分別成長 135Å與 300 nm
的閘極氧化層與 poly-Si。以 As與 BF2離子
分別佈植源極/汲極接觸區與基體(body)接
44×1012 cm-2 的條件。增加劑量會使 p-body
與 n-well間的電場增加，降低崩潰電壓；而
降低劑量將使最大電場移至汲極接觸區，造
成 reach through breakdown的發生，亦會降
低崩潰電壓；因此，n-well的佈植劑量有其
最佳值[17]。另外，我們發現 p-body離子佈
植劑量幾乎不會影響到元件的崩潰電壓；因
此，我們可以很容易的個別最佳化元件的臨
界電壓與崩潰電壓。
4x1012 5x1012 6x1012 7x1012 8x1012
0.80
0.85
0.90
0.95
1.00
1.05
1.10
1.15
1.20
T
hr
es
ho
ld
V
ol
ta
ge
(V
)
P-Body Dose (cm-2)
圖 4：臨界電壓對 p-body離子佈植劑量之關係。
1 2 3 4 5 6
0
10
20
30
40
50
60
70
80
90
0
5
10
15
20
25
30
35
40
P-Body Dose
6.0x1012 cm-2
7.3x1012 cm-2
B
ea
kd
ow
n
V
ol
ta
ge
(V
)
N-Well Drift Dose (1012 cm-2)
O
n
R
es
is
ta
nc
e
(
.m
m
)
圖 5：崩潰電壓及導通電阻對 n-well離子佈植劑
量之關係，其中 drift長度為 3μm。
由圖 5可知導通電阻隨 n-well離子佈植
劑量的增加而減少，但當劑量大於 4×1012
cm-2以上時，導通電阻的下降幅度將趨緩。
另外，p-body的離子佈植劑量也會影響導通
電阻，劑量愈低，導通電阻愈低，乃因導通
電阻同時包含了通道電阻與 drift 電阻。
p-body離子佈植劑量的降低，可以減少通道
載子與摻雜離子碰撞的機會，提高載子遷移
率(mobility)，而有較低的通道電阻。由元件
的直流電性可知，LDMOS的最佳製程條件
為 p-body離子佈植劑量等於 6×1012 cm-2，
n-well 離子佈植劑量介於 3×1012 至 4×1012
cm-2之間。典型的 LDMOS的輸出直流特性
如圖 6所示，可以適用於 30 V以下的偏壓
操作。
0 10 20 30 40 50 60
0.00
0.01
0.02
0.03
0.04
0.05
0.06
0.07
0.08
VGS=1-4 V
D
ra
in
C
ur
re
nt
(A
)
Drain Voltage (V)
p-body: 4.8x1012 cm-2
n-well: 3x1012 cm-2
圖 6：LDMOS的直流輸出特性。元件寬度為 400
μm。
108 109 1010
-10
-5
0
5
10
15
20
25
30
35
40
U
f
T
H
21
|H
21
|,
U
(d
B
)
Frequency (Hz)
Drift Dose=4x1012 cm-2
V
DS
=20 V, V
GS
=2 V
f
max
圖 7：H21大小與 U對頻率的關係。
3.2 射頻特性
首先量測 0.2 GHz 到 20 GHz 的 S 參
數，扣掉 OPEN Dummy進行 de-embed後，
將其轉成小訊號電流增益(H21)及 Unilateral
Power Gain (U)。如圖 7所示，H21的大小與
U會隨頻率的增加而減少，當其值降至 0 dB
時的頻率分別定義為截止頻率(fT)與最大震
盪頻率(fmax)，圖 7 中的元件，其 fT與 fmax
分別為 3.2 GHz及 10 GHz。因此，本計畫
建立的LDMOS技術可應用於1 GHz左右的
無線通訊基地台之功率放大器電路。
LDMOS 的射頻參數與製程條件有
6金屬晶片夾具，利用曲折晶片的方式來產生
應力，如圖 12 所示，藉由調整夾具中央的
螺絲長度，可決定晶片曲折的程度，並由
ANSYS 模擬得知施加於元件的應變程度。
分析拉伸應力與元件特性之關係，可以得到
提高元件特性的方法。
圖 13 顯示機械應變效應對 LDMOS 的
輸出電流之影響，我們發現雙軸應變(biaxial
strain)比單軸應變(uniaxial strain)更能提升
LDMOS的電流，其中雙軸應變靠夾具同時
夾住晶片四邊所產生，而單軸應變靠夾具夾
住晶片兩側所形成。此一結果與 Si MOSFET
類似，當應力施加於通道時，導電帶能階會
分離，而增加電子遷移率[18]。另外，所施
加的應力在<110>通道平面上，不論是平行
或垂直於電流方向皆會使電流上升[19]，所
以雙軸應變比單軸應變更能提升電流。
圖 12：利用晶片夾具產生拉伸應力的方法。
0 10 20 30 40 50
0
10
20
30
40
50
60
70
80
90
L
Drift
=3m No Strain
Uniaxial Strain
Biaxial Strain
D
ra
in
C
ur
re
nt
(m
A
)
Drain Votage (V)
V
GS
=1 - 4 V
圖 13：機械應變效應對 LDMOS 的輸出特性之
影響。
0.00 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
V
GS
=2 V
V
GS
=3 V
V
GS
=4 V
C
ur
re
nt
E
nh
an
ce
m
en
t(
%
)
Strain (%)
Uniaxial Strain
(a)
0.00 0.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
V
GS
=2 V
V
GS
=3 V
V
GS
=4 V
C
ur
re
nt
E
nh
an
ce
m
en
t(
%
)
Strain (%)
Biaxial Strain
(b)
圖 14：在施加(a)單軸應變與(b)雙軸應變下，
LDMOS的電流增幅與應變大小的關係。
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8
3.00
3.05
3.10
3.15
3.20
3.25
3.30
3.35
3.40
3.45
3.50
Strain
0
0.035%
0.05%
C
ut
of
fF
re
qu
en
cy
(G
H
z)
Gate Voltage (V)
Biaxial Strain
1.6%
L
Drift
=3m
V
DS
=28 V
圖 15： LDMOS的截止頻率與雙軸應變大小的
關係。
圖 14比較 LDMOS在單軸應變與雙軸
應變下，其電流增幅與應變大小的關係，我
們發現電流增幅約與應變大小呈線性的關
8|IM3-Output power|影響程度，圖中可以知
道線性度隨著溫度的升高而下降的程度，
其溫度變化約為-0.29 %/oC。
圖 19： 不同溫度下的輸出功率與功率附加效
率。
圖 20： 不同溫度下的|IM3-Output power|與輸
入功率之關係。
3.5 大訊號模型參數萃取
圖 3中的 LDMOS大訊號模型之參數萃
取，其第一步為萃取外質參數 RG, LG, RD, LD,
RS, LS，我們利用曲線擬合(curve fitting)的方
法[21]，即先將量測到的 S參數經 de-embed
後，轉換為 Z參數，並經由下式擬合出外質
參數：
B
A
RZ
s
s


2
12)Re(

B
A
RZZ
d
d


2
1222 )Re(

B
A
RZZ
g
g


2
1211 )Re(

B
E
LZ
s
s

 212)Im(
1

B
E
LZZ
d
d


2
1222 )Im(
1

)(
)Im(
1
2221211 B
F
B
E
LZZ
gg
g





其中 As, Ad, Ag, Es, Ed, Eg, Fg, B與本質參數
相關，可以視為常數。接著，將外質參數從
Z 參數扣除後，再將 Z 參數轉換為 Y 參數
(YO)，同樣，由下式計算出基板網路參數
Cjdb, Csub, RB：
2
2
2
1
22,12, 1
1
)Re(


k
k
R
YY
ds
oo 












 2
2
2
1
22,12,
1
1
)Im(
1


 m
m
CCYY jdbdsoo
2
2
1
1
2
1 




m
m
k
k
RB
12
1
mm
Cm
C
jdb
sub


我們的實驗結果顯示 Csub很小，因此可以忽
略掉。藉由 Cjdb與汲極電壓之關係，可以萃
取出 p-body/n-drift接面二極體的電容參數。
元件的 channel與 drift region的電容與
電流模型的參數則由 I-V與C-V量測曲線來
進行萃取。其中 channel與 drift region的摻
雜濃度(Nsub, Ndr)與平帶電壓(VFB, VFB,dr)可
以由 Cgs-Vgs與 Cgd-Vgs曲線來獲得；Channel
region 的 mobility 與 channel modulation
effect之相關參數可以由 Id-Vgs與 Id-Vds曲線
來獲得；而 drift region的 mobility相關參數
(包含 velocity saturation)、零偏壓下的電阻
(Rdr,0)與熱阻 (RTH)則由高閘極偏壓下的
Id-Vgs與 Id-Vds曲線來獲得。為了萃取元件的
mobility、平帶電壓、Rdr,0 等的溫度係數，
不同溫度下的 Id-Vgs 與 Id-Vds 特性亦需量
測。最後，由於我們未設計 source contact
與 body contact獨立連線的結構，因此，body
current 的參數則由高汲極電壓時，汲極電
流上升的區域來進行萃取。
10
可以使量測與模擬的 S 參數曲線更為吻
合，圖中顯示除了 S22在 8 GHz以上較不準
確外，其餘曲線皆能被準確地模擬。
3.6 Harmonic Balance模擬結果
為了驗證模型之準確度，我們將 RF
LDMOS的大訊號等效電路模型，外加直流
偏壓電路及匹配阻抗，如圖 26 所示，來模
擬 LDMOS 的功率特性。本計畫利用 ADS
電路模擬軟體來架構電路，在電源端加入頻
率 0.9 GHz的信號，經由 Harmonic Balance
的方法計算出主波與各項諧次波的功率。圖
27 比較量測與模擬的功率特性，模型的模
擬曲線接近於量測曲線，顯示本計畫所發展
的模型具有相當之準確度。
圖 26：用於模擬 LDMOS功率特性的 ADS模擬
電路。
-30 -25 -20 -15 -10 -5 0 5 10 15
-10
-5
0
5
10
15
20
25
0
4
8
12
16
20
24
28
32
36
40
PAE
G
p
O
ut
pu
tP
ow
er
(d
B
m
),
P
ow
er
G
ai
n
(d
B
)
Input Power (dBm)
Measured
Simulated
V
GS
=2 V, V
DS
=20 V
f=900 MHz
P
out
P
ow
er
-A
dd
ed
E
ffi
ci
en
cy
(%
)
圖 27：量測與模擬的功率特性比較。
0.0 0.2 0.4 0.6 0.8 1.0 1.2
10
12
14
16
18
20
22
24
26
28
30
O
ut
pu
tV
ol
ta
ge
(V
)
Time (ns)
圖 28：利用 Harmonic Balance Simulation所模擬
的輸出電壓波形。
圖 28 為 利 用 Harmonic Balance
Simulation所模擬的 LDMOS功率放大器的
輸出電壓波形，輸入功率為 5 dBm，顯示元
件的功率增益壓縮主要源自於正半週波的
失真。
4. 結論
本計畫已經發展出 RF LDMOS之製程
與模型化技術。所建立的 RF LDMOS製程
平台，其元件崩潰電壓可達 72 V，最大震盪
頻率約 10 GHz，可應用於 1 GHz左右的無
線通訊基地台之功率放大器電路。而
LDMOS 的 RF 大 訊 號 模 型 則 以
surface-potential-based model 為核心，再整
合基板網路、外部雜散零組件與熱網路模型
來建置之，可以模擬元件的功率特性，提供
射頻電路設計使用。。
另外，本計畫亦研究機械應力對元件特
性的影響，發現機械應力可以有效增加元件
的汲極電流。在熱效應研究方面，主要研究
溫度對元件功率與線性特性之影響，找出功
率參數與溫度之關係。這些實驗結果可以協
助我們建立最佳的 LDMOS 及射頻功率放
大器設計準則。
1國科會補助專題研究計畫項下出席國際學術會議心得報告
日期： 101 年 07 月 22 日
一、參加會議經過
國際微波會議（MTT-S International Microwave Symposium, IMS）每年六月
間固定於美國舉辦，是微波相關領域中最重要之會議，全球各大廠商、研究單
位及大學都會將最重要之成果在此會議提出。在本次會期中，射頻積體電路會
議（RFIC Symposium）亦同時舉行，基於近年來射頻積體電路市場之蓬勃發展，
RFIC Symposium於 1997年起自 IMS獨立出來，特別著重射頻積體電路相關技
術。另外還有第 79屆 ARFTG（Automatic Radio Frequency Techniques Group）
Conference，及盛大的展覽會，所有這些活動都安排在同一星期內，所以從幾年
前開始都以Microwave Week來稱呼這一年一度的盛會。本次以口頭方式發表與
計畫編號 NSC 99－2221－E－492－027－MY2
計畫名稱 無線基地台應用之橫向擴散金氧半場效電晶體技術研發
出國人員
姓名
黃國威
服務機構
及職稱
財團法人國家實驗研究院奈米元
件實驗室 研究員
會議時間
101年 06月 17日至
101年 06月 22日
會議地點 加拿大魁北克省蒙特婁
會議名稱
(中文) 2012年國際微波會議暨射頻積體電路會議
(英文) 2012 MTT-S International Microwave Symposium and RFIC
Symposium
發表論文
題目
(中文)一種使用源極穩定技巧之 100GHz無變容器壓控震盪器
(英文) A 100-GHz Varactorless CMOS VCO Using Source Degeneration
3Development」和「RF Scaling：Can it keep up with Digital CMOS？Should it？」。
而 IMS2012則是於 6月 18日晚間由 Qualcomm Inc.的總裁兼營運長 Steve
Mollenkopf的 Plenary Talk「3G/4G Chipsets and the Mobile Data Explosion」開始
整個會期的活動，自 6月 19日至 6月 21日三天的時間，總共有 83個 sessions
另加 2個 Interactive Forum以每個時段 4-9場並行的方式安排。今年我國於 IMS
612篇入選論文中佔了 37篇，台灣大學 14篇，中央大學 6篇居次。IMS2012在
這三天的中午時段另外安排了三個Panel Sessions，分別是「RF MEMS for Defense
and Aerospace」、「How will LDMOS and III-V Device Technologies Play in Cellular
Infrastructure Future Markets？」及「The Mathematics and the Physics of MIMO
(Multi-input-multi-output) Systems」。
這三天期間同時有盛大的展覽會，今年共有 525家廠商參展，整個會期中
每晚都有許多讓大家互動的社交場合，從 6 月 17 日晚間 RFIC Symposium
Reception、6月 18日 IMS2012 Welcome Reception、6月 19日MTT-S Women in
Microwave Reception 及 Student and GOLD(Graduates Of the Last Decade)
  
A 100-GHz Varactorless CMOS VCO Using Source Degeneration 
Yu-Shao Jerry Shiao1, Guo-Wei Huang1, Chia-Wei Chuang1, Hsieh-Hung Hsieh2, Chewn-Pu Jou2                 
and Fu-Lung Hsueh2 
1National Nano Device Laboratories, Hsinchu 300, Taiwan, R.O.C.                                               
2Design Technology Division, Taiwan Semiconductor Manufacturing Company, Hsinchu 300, Taiwan, 
R.O.C 
 
Abstract  —  We present a new varactorless voltage-controlled 
oscillator (VCO) technique at 100GHz in 65nm CMOS 
technology. Using source degeneration and capacitors between 
the source and drain nodes of cross-coupled MOS transistors, the 
new technique is able to change the output frequency of a VCO 
in a 100GHz fundamental mode with an at least 4GHz wide 
tuning range. The phase noise of the VCO is -85.1dBc/Hz at 
1MHz offset from the 98.6GHz carrier frequency. The power 
consumption is 7.4mW when the supply voltage is 1.2V and the 
maximum output frequency is 102.7GHz. 
Index Terms — voltage controlled oscillator, phase noise, 
varactorless. 
I. INTRODUCTION 
Radio frequency voltage-controlled oscillators (VCOs) are 
fundamental building blocks of high frequency systems, such 
as communication transceivers and millimeter-wave imaging. 
As technologies continue to advance and bandwidth demands 
to grow, the frequencies of the required VCOs accordingly 
increase. To date, research has shown that three-digit-GHz 
VCOs (≥100GHz) at millimeter wavelengths are feasible in 
low cost CMOS processes. Several design techniques have 
been suggested, including fundamental LC resonant mode [1]-
[3], “push-push” [4] and “superposition” oscillators [5]. To 
vary the resonant frequency of their LC tanks, these oscillators 
need capacitive varactors by tuning the bias voltage of the 
varactors. Especially, fundamental mode oscillators at 
millimeter wavelengths require the varactors to operate at 
extremely high frequencies. The quality factors of varactors at 
such high frequency can be worse than those of inductors in 
the LC tanks. Moreover, millimeter-wave varactor models 
remain greatly uncertain to date.  
The parasitic capacitance of a millimeter-wave VCO is 
usually comparable with the capacitance of its LC tank. As 
result, the tuning range is reduced by the parasitic capacitance. 
The quality factor and the physical variation of varactors also 
strongly depend on manufacturing processes. While the tuning 
range is narrow and the varactor variation is large, wide tuning 
range varactorless VCO technique may be an attractive 
alternative for the future millimeter-wave VCO design. 
However, these techniques may use parasitic capacitance of 
transistors [1] or may not be suitable at millimeter 
wavelengths [6]. As result, we carried out to design and 
investigate new varactorless VCO technique in CMOS 
technology. 
In Section II, we introduce our new varactorless topology to 
simulate varactors in VCO LC tanks. Section III presents the 
proposed VCO prototype. In Section IV, we demonstrate the 
VCO with measurement results. Finally we conclude our work 
in Section V. 
II. SIMULATED VARACTORS 
Fig. 1(a) shows an ideal pair cross-coupled NMOS 
transistors, M1 and M2, sharing the same gm with source 
degeneration of a resistor R
s
. Capacitors C1 and C2 are 
connected to the transistor source and drain nodes. Here C1 = 
C2 = Cp ≫ Cds, where Cds is the intrinsic capacitance between 
drain and source nodes. Zin is the impedance looking into the 
pair. The AC small signal half-circuit schematic is shown in 
Fig. 1(b), where the degeneration resistance is R
s
/2. In Fig. 
1(c), the equivalent circuit shows the gm and r
o
 of M1. The 
intrinsic capacitance Cgs and Cds are ignored due to Cp ≫ Cgs 
and Cp ≫ Cds in our design. As the result, the capacitance of 
Zin is Cp/(2 + gm×Rs), which is a function of gm and Rs. Thus, 
a simulated varactor is obtained. The maximum of the 
capacitance is Cp/2 when Rs = 0. The minimum depends on gm 
and R
s
, as long as the oscillation occurs. As R
s
 increases, the 
capacitance decreases. However, the quality factor is also a 
function of gm and R
s
. It will degrade the phase noise when R
s
 
is relatively large. When the varactorless VCO oscillates, the 
high frequency signal will go through R
s
, C1 and C2. Thus, 
only these passive devices are required to have high quality 
factors and high self-resonant frequencies. Since the 
capacitance of Zin depends on gm and Rs, varying Rs is 
preferred due to low current consumption. R
s
 can be replaced 
by a MOS transistor or a resistor ladder, which can be 
controlled digitally. C1 and C2 are suggested to be large fixed 
capacitors, dominating the capacitance of the LC tank. The 
output signal amplitude is affected by the gate drive voltage, 
Vgs and Rs. 
  
 
Fig. 4 Measured output power versus the input control voltage at 
VDD = 0.9, 1 and 1.2V. 
 
 
Fig. 5 Measured phase noise at 98.61GHz. 
 
 
Fig. 6 Die Photo of the 150μm×120μm VCO. 
V. CONCLUSION 
To propose a new varactorless VCO topology with source 
degeneration, we have demonstrated a 100GHz VCO. The 
VCO has been implemented in 65nm CMOS technology and 
its performance has been measured (Fig. 6). The new 
varactorless VCO technique shows a wide tuning range of 
4.3GHz at 100.6GHz. The phase noises with the supply 
voltage of 1.2V, are -85.1dBc/Hz and -99.1dBc/Hz at 1MHz 
and 10MHz offset frequency, respectively. The power 
consumption of the VCO at 102.9GHz is 7.4mW including the 
2.4mW wide-band output buffers. Using the proposed 
technique, troublesome capacitive varactors at millimeter 
wavelengths may be no longer the only solution for the future 
applications. 
 
TABLE I 
PERFORMANCE COMPARISON 
 [1] [2] [3] [4] this 
work 
Process 65nm 65nm 90nm 130nm 65nm 
Topology Parasitic 
varactor 
var-
actor 
varactor varactor varactor-
less 
Power 
(mW) 
6.2 5.6 9.6 8.4 7.4 
P.noise 
(dBc/Hz) 
-85.3@ 
1MHz 
-83.9@ 
1MHz 
-88.2@ 
2MHz 
-107.6@ 
10MHz* 
-85.1@ 
1MHz 
Tuning 
Range(%) 
4.2** 4.1** 2.2 2.1 4.3 
VDD(V) 1 1 1.2 1.2 1.2 
Fo (GHz) 116.5 118.3 110 114 100.6 
*Estimated value 
**Tuning range is estimated as the maximum control voltage is the 
supply voltage 
ACKNOWLEDGEMENT 
We thank Chih-Hua Hsiao, Hsuan-Der Yen, Wen-Te Liu and 
Dr. Wen-Lin Chen for their support and comments. 
REFERENCES 
[1] W. Badalawa, L. Seongwoong and M.Fujishima, "115GHz 
CMOS VCO with 4.4% tuning range," EuMIC, pp.128-131, 28-
29, Sept. 2009. 
[2] W. Volkaerts, M. Steyaert and P. Reynaert, "118GHz 
fundamental VCO with 7.8% tuning range in 65nm CMOS," 
IEEE RFIC, pp.1-4, June 2011. 
[3] C. Cao and K. O, “A 140-GHz fundamental mode voltage-
controlled oscillator in 90-nm CMOS technology,” IEEE 
MWCL, vol. 16, no. 10, pp. 555 –557, 2006. 
[4] P.-C. Huang, M.-D. Tsai, H. Wang, C.-H. Chen, and C.-S. Chang, 
“A 114GHz VCO in 0.13 µm CMOS technology,” ISSCC Dig. 
Tech. Papers, pp. 404 –606, Feb. 2004. 
[5] D. Huang, T. LaRocca, M.-C. Chang, L. Samoska, A. Fung, R. 
Campbell, and M. Andrews, “Terahertz CMOS frequency 
generator using linear superposition technique,” IEEE J. Solid-
State Circuits, vol. 43, no. 12, pp. 2730 –2738, 2008. 
[6] L. Li, P. Reynaert, and M. Steyaert, “Design and analysis of a 90 
nm mm-wave oscillator using inductive-division LC tank,” 
IEEE J. Solid-State Circuits, vol. 44, no. 7, pp. 1950 –1958, 
2009. 
[7] Y. Chen, K. Mouthaan, and M. Geurts, “A varactorless VCO with 
15% continuous frequency tuning range and 0.2 dB output 
power variation,” EuMIC, pp. 361 –364, 2010.
 
2this summer for an exciting and productive symposium.   
 
Your Session Chair and Co‐chair are: 
 
Chair's name: John Papapolymerou 
Chair's affiliation: Georgia Tech 
Chair's e‐mail: papapol@ece.gatech.edu 
 
Co‐Chair's name: Deuk Heo 
Co‐Chair's affiliation: Washington State University Co‐Chair's e‐mail: dheo@eecs.wsu.edu 
 
Again, congratulations on your paper acceptance, and we look forward to seeing you at IMS2012. 
 
Best regards, 
Raafat Mansour, Costas Sarris 
tpc_chairs@IMS2012.org 
Technical Program Chair(s), IMS2012 
 
99 年度專題研究計畫研究成果彙整表 
計畫主持人：陳坤明 計畫編號：99-2221-E-492-027-MY2 
計畫名稱：無線基地台應用之橫向擴散金氧半場效電晶體技術研發 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 2 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
