

14:34 JUL 28 '97 GH_IOFNC_E.:E05SI                                         1    
    1      /*M* GH_IOFNC_E - IO function code, coupler DCW EQU's */
    2      /*T***********************************************************/
    3      /*T*                                                         */
    4      /*T* Copyright (c) Bull HN Information Systems Inc., 1997    */
    5      /*T*                                                         */
    6      /*T***********************************************************/
    7
    8      /* EQU'S FOR IO FUNCTION CODES (IN ALPHABETICAL ORDER). */
    9
   10      %EQU GH#IO_INPCCBSTT=%BITBIN('18'X);      /* input CCB status */
   11      %EQU GH#IO_INPCCBSTTPTR=%BITBIN('06'X);   /* input CCB status pointer (SLCC) */
   12      %EQU GH#IO_INPCNF=%BITBIN('10'X);         /* input configuration word */
   13      %EQU GH#IO_INPCNFA=%BITBIN('10'X);        /* input configuration word A */
   14      %EQU GH#IO_INPCNFB=%BITBIN('12'X);        /* input configuration word B */
   15      %EQU GH#IO_INPDATSETSTT=%BITBIN('1C'X);   /* input data set status */
   16      %EQU GH#IO_INPDVCID=%BITBIN('26'X);       /* input device id */
   17      %EQU GH#IO_INPEXTDVCID=%BITBIN('08'X);    /* input extended device id */
   18      %EQU GH#IO_INPFRMRVS=%BITBIN('04'X);      /* input firmware revision (MLC-16) */
   19      %EQU GH#IO_INPINTB_STT=%BITBIN('06'X);    /* input interrupt B status */
   20      %EQU GH#IO_INPINTCTR=%BITBIN('02'X);      /* input interrupt control */
   21      %EQU GH#IO_INPLCTBYT=%BITBIN('1E'X);      /* input LCT byte */
   22      %EQU GH#IO_INPLODMNT=%BITBIN('14'X);      /* input load monitor (MLC-16) */
   23      %EQU GH#IO_INPMMRBYTADR=%BITBIN('08'X);   /* input memory byte address */
   24      %EQU GH#IO_INPMMRMDLADR=%BITBIN('0A'X);   /* input memory module address */
   25      %EQU GH#IO_INPNXTCCBSTT=%BITBIN('1A'X);   /* input next CCB status */
   26      %EQU GH#IO_INPQLTSTT=%BITBIN('0A'X);   /* input QLT status (SLCC) */
   27      %EQU GH#IO_INPRNG=%BITBIN('0C'X);         /* input range */
   28      %EQU GH#IO_INPSLCSTT=%BITBIN('18'X);      /* input SLCC interrupt status */
   29      %EQU GH#IO_INPSTT=%BITBIN('18'X);         /* input status word */
   30      %EQU GH#IO_INPSTT1=%BITBIN('18'X);        /* input status word 1 */
   31      %EQU GH#IO_INPSTT2=%BITBIN('1A'X);        /* input status word 2 */
   32      %EQU GH#IO_INPTSK=%BITBIN('06'X);         /* input task word */
   33      %EQU GH#IO_IOLD=%BITBIN('09'X);           /* IOLD - IO load */
   34      %EQU GH#IO_IOLD_OTPCCBRNG=%BITBIN('0B'X);           /* IOLD CCB area (SLCC) */
   35      %EQU GH#IO_IOLD_OTPDATRNG=%BITBIN('09'X);           /* IOLD DATA area (SLCC) */
   36      %EQU GH#IO_IOLD_OTPSYSRNG=%BITBIN('1B'X);           /* IOLD SYS area (SLCC) */
   37      %EQU GH#IO_IOLD_RAMDATTRN=%BITBIN('29'X); /* IOLD - IO load, ram data transfer (MLC-16) */
14:34 JUL 28 '97 GH_IOFNC_E.:E05SI                                         2    
   38      %EQU GH#IO_IOLD_SLCRAMTRN=%BITBIN('19'X); /* IOLD - IO load, ram data transfer (SLCC) */
   39      %EQU GH#IO_OR_TO_LCTBYT=%BITBIN('13'X);   /* or to LCT byte (MLC-16)  */
   40      %EQU GH#IO_OTPCCBCTR=%BITBIN('0F'X);      /* output CCB control */
   41      %EQU GH#IO_OTPCCBPTR=%BITBIN('07'X);   /* output CCB pointer (SLCC) */
   42      %EQU GH#IO_OTPCHNCTR=%BITBIN('05'X);      /* output channel control */
   43      %EQU GH#IO_OTPCNF=%BITBIN('11'X);         /* output configuration word */
   44      %EQU GH#IO_OTPCNFA=%BITBIN('11'X);        /* output configuration word A */
   45      %EQU GH#IO_OTPCNFB=%BITBIN('13'X);        /* output configuration word B */
   46      %EQU GH#IO_OTPCTR=%BITBIN('01'X);         /* output control */
   47      %EQU GH#IO_OTPINTCTR=%BITBIN('03'X);      /* output interrupt control */
   48      %EQU GH#IO_OTPINTCTRB=%BITBIN('07'X);     /* output interrupt control, B (MLC-16) */
   49      %EQU GH#IO_OTPLCTBYT=%BITBIN('0B'X);      /* output LCT byte */
   50      %EQU GH#IO_OTPRAMCTR=%BITBIN('15'X);      /* output RAM control */
   51      %EQU GH#IO_OTPSLCTSK=%BITBIN('17'X);      /* output SLCC task word */
   52      %EQU GH#IO_OTPTSK=%BITBIN('07'X);         /* output task word */
   53      %EQU GH#IO_REDCLRLCTBYT=%BITBIN('12'X);   /* read and clear LCT byte (MLC-16) */
   54
   55      /* Coupler DCW order codes */
   56      /**/
   57      %EQU GH#CPL_DISCONNECT=%BITBIN('30'X);    /* DISCONNECT */
   58      %EQU GH#CPL_DISC_INTP=%BITBIN('38'X);     /* DISCONNECT AND INTERRUPT */
   59      %EQU GH#CPL_CONFIG=%BITBIN('3C'X);        /* STORE CONFIG STATUS */
   60      %EQU GH#CPL_L6_TO_L66=%BITBIN('3D'X);     /* TRANSFER FROM L6 TO L66 */
   61      %EQU GH#CPL_L66_TO_L6=%BITBIN('3E'X);     /* TRANSFER FROM L66 TO L6 */
   62      %EQU GH#CPL_INTP_L6=%BITBIN('39'X);       /* INTERRUPT L6 */
   63      %EQU GH#CPL_JUMP=%BITBIN('3A'X);          /* TRANFER IN DCW LIST */
   64      %EQU GH#CPL_INTP_L66=%BITBIN('3B'X);      /* INTERRUPT L66 */
   65      %EQU GH#CPL_READ_CLEAR=%BITBIN('35'X);    /* READ AND CLEAR */
   66      %EQU GH#CPL_NOP=%BITBIN('33'X);           /* NO OPERATION */
   67      %EQU GH#CPL_STALL=%BITBIN('34'X);         /* STALL */
   68      /**/
   69      /* COUPLER TRANSFER MODES */
   70      /**/
   71      %EQU GH#CTM_ASCII=%BITBIN('01'X);         /* ASCII */
   72      %EQU GH#CTM_BCD=%BITBIN('02'X);           /* BCD */
   73      %EQU GH#CTM_BIN=%BITBIN('03'X);           /* BINARY */
   74      %EQU GH#CTM_TRANSLIT_A=%BITBIN('11'X);    /* ASCII TO EBCDIC */
14:34 JUL 28 '97 GH_IOFNC_E.:E05SI                                         3    
   75      %EQU GH#CTM_TRANSLIT_B=%BITBIN('21'X);    /* EBCDIC TO ASCII */
   76      %EQU GH#CTM_ASCII_MSB=%BITBIN('41'X);     /* ASCII WITH MSB SENSING */
   77      %EQU GH#CTM_TRANSLIT_A_MSB=%BITBIN('51'X);/* TRANSLITERATION MODE A WITH MSB SENSING */
   78      /**/
   79      /* DEVICE ID CODES */
   80      /**/

