============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 26 2024  05:07:11 am
  Module:                 UART
  Technology library:     fast_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module           Cell Count  Cell Area  Net Area   Total Area   Wireload  
-----------------------------------------------------------------------------------------------------------
UART                                                     295    780.786     0.000      780.786 <none> (D)  
  U0_UART_RX            UART_RX                          219    518.472     0.000      518.472 <none> (D)  
    U0_data_sampling    data_sampling                     46    101.916     0.000      101.916 <none> (D)  
    U0_deserializer     deserializer_DATA_WIDTH8          27    101.232     0.000      101.232 <none> (D)  
    U0_edge_bit_counter edge_bit_counter                  60    142.956     0.000      142.956 <none> (D)  
    U0_par_chk          par_chk_DATA_WIDTH8               10     30.096     0.000       30.096 <none> (D)  
    U0_stp_chk          stp_chk                            2      8.892     0.000        8.892 <none> (D)  
    U0_strt_chk         strt_chk                           1      8.208     0.000        8.208 <none> (D)  
    U0_uart_fsm         uart_rx_fsm_DATA_WIDTH8           73    125.172     0.000      125.172 <none> (D)  
  U0_UART_TX            UART_TX_DATA_WIDTH8               76    262.314     0.000      262.314 <none> (D)  
    U0_Serializer       Serializer_WIDTH8                 36    111.150     0.000      111.150 <none> (D)  
    U0_fsm              uart_tx_fsm                       19     47.196     0.000       47.196 <none> (D)  
    U0_mux              mux                                3      9.576     0.000        9.576 <none> (D)  
    U0_parity_calc      parity_calc_WIDTH8                18     94.392     0.000       94.392 <none> (D)  
  (D) = wireload is default in technology library
