0.7
2020.2
Oct 13 2023
20:47:58
D:/UART/UART.sim/sim_1/impl/func/xsim/top_level_tb_func_impl.v,1698874049,verilog,,D:/UART/UART.srcs/sim_1/new/top_level_tb.v,,alu;fifo;fifo_0;glbl;intf_uart_alu;top_level;uart;uart_brg;uart_rx;uart_tx,,,../../../../../UART.srcs/sources_1/new,,,,,
D:/UART/UART.srcs/sim_1/new/top_level_tb.v,1698847320,verilog,,,D:/UART/UART.srcs/sources_1/new/common.vh;D:/UART/UART.srcs/sources_1/new/uart.vh;D:/UART/UART.srcs/sources_1/new/alu.vh,top_level_tb,,,../../../../../UART.srcs/sources_1/new,,,,,
D:/UART/UART.srcs/sources_1/new/alu.vh,1698442159,verilog,,,,,,,,,,,,
D:/UART/UART.srcs/sources_1/new/common.vh,1698442250,verilog,,,,,,,,,,,,
D:/UART/UART.srcs/sources_1/new/uart.vh,1698873298,verilog,,,,,,,,,,,,
