TimeQuest Timing Analyzer report for MegaRAM
Sun Feb 19 22:19:00 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[14]'
 12. Slow Model Setup: 'SLTSL_n'
 13. Slow Model Hold: 'A[14]'
 14. Slow Model Hold: 'SLTSL_n'
 15. Slow Model Recovery: 'A[0]'
 16. Slow Model Removal: 'A[0]'
 17. Slow Model Minimum Pulse Width: 'SLTSL_n'
 18. Slow Model Minimum Pulse Width: 'A[0]'
 19. Slow Model Minimum Pulse Width: 'A[14]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'A[14]'
 36. Fast Model Setup: 'SLTSL_n'
 37. Fast Model Hold: 'A[14]'
 38. Fast Model Hold: 'SLTSL_n'
 39. Fast Model Recovery: 'A[0]'
 40. Fast Model Removal: 'A[0]'
 41. Fast Model Minimum Pulse Width: 'SLTSL_n'
 42. Fast Model Minimum Pulse Width: 'A[0]'
 43. Fast Model Minimum Pulse Width: 'A[14]'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Progagation Delay
 60. Minimum Progagation Delay
 61. Setup Transfers
 62. Hold Transfers
 63. Recovery Transfers
 64. Removal Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MegaRAM                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }    ;
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] }   ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 190.77 MHz ; 190.77 MHz      ; A[14]      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -5.608 ; -32.107       ;
; SLTSL_n ; -0.232 ; -3.362        ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.946 ; -0.946        ;
; SLTSL_n ; 0.158  ; 0.000         ;
+---------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.302 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -0.050 ; -0.050        ;
+-------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.469 ; -40.573             ;
; A[0]    ; -1.469 ; -12.467             ;
; A[14]   ; -1.469 ; -11.245             ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[14]'                                                                                    ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -5.608 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.250      ; 5.255      ;
; -5.601 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 5.247      ;
; -5.484 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.250      ; 5.131      ;
; -5.477 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.096     ; 5.334      ;
; -5.470 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 5.116      ;
; -5.469 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 5.115      ;
; -5.462 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.094     ; 5.368      ;
; -5.441 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 5.087      ;
; -5.417 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 5.063      ;
; -5.394 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 5.299      ;
; -5.363 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 5.009      ;
; -5.351 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.250      ; 4.998      ;
; -5.345 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 5.201      ;
; -5.338 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.094     ; 5.244      ;
; -5.305 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.951      ;
; -5.300 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.248      ; 4.945      ;
; -5.299 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.945      ;
; -5.281 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.294      ; 5.213      ;
; -5.270 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 5.175      ;
; -5.263 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 5.188      ;
; -5.260 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.293      ; 5.191      ;
; -5.250 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.896      ;
; -5.250 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 5.176      ;
; -5.237 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 5.142      ;
; -5.225 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.293      ; 5.156      ;
; -5.210 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 5.066      ;
; -5.210 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 5.135      ;
; -5.180 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 5.105      ;
; -5.153 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 5.009      ;
; -5.126 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 5.052      ;
; -5.111 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.293      ; 5.042      ;
; -5.110 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.250      ; 4.757      ;
; -5.099 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 5.024      ;
; -5.096 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.096     ; 4.953      ;
; -5.068 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.293      ; 4.999      ;
; -5.041 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.687      ;
; -5.019 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.944      ;
; -5.016 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.293      ; 4.931      ;
; -4.999 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.904      ;
; -4.962 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.608      ;
; -4.906 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 4.762      ;
; -4.904 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.809      ;
; -4.890 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.096     ; 4.794      ;
; -4.879 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.525      ;
; -4.878 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.290      ; 4.802      ;
; -4.871 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 4.785      ;
; -4.854 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.094     ; 4.760      ;
; -4.836 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.482      ;
; -4.827 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 4.683      ;
; -4.825 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.730      ;
; -4.811 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.736      ;
; -4.798 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.294      ; 4.730      ;
; -4.796 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.293      ; 4.727      ;
; -4.792 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.248      ; 4.437      ;
; -4.784 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.709      ;
; -4.773 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.698      ;
; -4.764 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 4.690      ;
; -4.742 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.388      ;
; -4.740 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.665      ;
; -4.732 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.657      ;
; -4.726 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.631      ;
; -4.713 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 4.569      ;
; -4.690 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.595      ;
; -4.646 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 4.292      ;
; -4.612 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.096     ; 4.469      ;
; -4.606 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.531      ;
; -4.552 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.098     ; 4.407      ;
; -4.529 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.434      ;
; -4.498 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.423      ;
; -4.453 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 4.383      ;
; -4.360 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.265      ;
; -4.349 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 4.205      ;
; -4.296 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.201      ;
; -4.296 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.221      ;
; -4.270 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.097     ; 4.126      ;
; -4.256 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.095     ; 4.161      ;
; -4.242 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 3.888      ;
; -4.199 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 3.845      ;
; -4.134 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 4.060      ;
; -4.119 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.290      ; 4.043      ;
; -4.097 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.291      ; 4.022      ;
; -3.826 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.249      ; 3.472      ;
; -3.605 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 3.519      ;
; -3.577 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.292      ; 3.491      ;
; -2.121 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 6.139      ; 7.157      ;
; -1.881 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 5.795      ; 7.176      ;
; -1.841 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 5.793      ; 7.087      ;
; -1.699 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 6.181      ; 7.014      ;
; -1.621 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 6.139      ; 7.157      ;
; -1.582 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 6.183      ; 6.903      ;
; -1.475 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 6.182      ; 6.779      ;
; -1.381 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 5.795      ; 7.176      ;
; -1.341 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 5.793      ; 7.087      ;
; -1.199 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 6.181      ; 7.014      ;
; -1.082 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 6.183      ; 6.903      ;
; -0.975 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 6.182      ; 6.779      ;
; 0.641  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 5.828      ; 4.882      ;
; 1.141  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 5.828      ; 4.882      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SLTSL_n'                                                                            ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.232 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.660      ;
; -0.232 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.660      ;
; -0.178 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.889      ; 6.605      ;
; -0.178 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.889      ; 6.605      ;
; -0.178 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.889      ; 6.605      ;
; -0.178 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.889      ; 6.605      ;
; -0.175 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.603      ;
; -0.175 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.603      ;
; -0.175 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.603      ;
; -0.175 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.603      ;
; -0.175 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.603      ;
; -0.175 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.603      ;
; -0.142 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.570      ;
; -0.142 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.570      ;
; -0.142 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.570      ;
; -0.142 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.570      ;
; -0.142 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.570      ;
; -0.142 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.570      ;
; -0.052 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.891      ; 6.481      ;
; -0.052 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.891      ; 6.481      ;
; -0.045 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.473      ;
; -0.045 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.473      ;
; -0.045 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.473      ;
; -0.045 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.890      ; 6.473      ;
; -0.041 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.469      ;
; -0.041 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.469      ;
; 0.013  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.889      ; 6.414      ;
; 0.013  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.889      ; 6.414      ;
; 0.013  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.889      ; 6.414      ;
; 0.013  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.889      ; 6.414      ;
; 0.019  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.409      ;
; 0.019  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.409      ;
; 0.019  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.409      ;
; 0.019  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.409      ;
; 0.019  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.409      ;
; 0.019  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.409      ;
; 0.037  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.891      ; 6.392      ;
; 0.037  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.891      ; 6.392      ;
; 0.044  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.384      ;
; 0.044  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.384      ;
; 0.044  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.384      ;
; 0.044  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.384      ;
; 0.094  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.334      ;
; 0.094  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.334      ;
; 0.094  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.334      ;
; 0.094  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.334      ;
; 0.094  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.334      ;
; 0.094  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.890      ; 6.334      ;
; 0.268  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.660      ;
; 0.268  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.660      ;
; 0.322  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.889      ; 6.605      ;
; 0.322  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.889      ; 6.605      ;
; 0.322  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.889      ; 6.605      ;
; 0.322  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.889      ; 6.605      ;
; 0.325  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.603      ;
; 0.325  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.603      ;
; 0.325  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.603      ;
; 0.325  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.603      ;
; 0.325  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.603      ;
; 0.325  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.603      ;
; 0.358  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.570      ;
; 0.358  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.570      ;
; 0.358  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.570      ;
; 0.358  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.570      ;
; 0.358  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.570      ;
; 0.358  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.570      ;
; 0.448  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.891      ; 6.481      ;
; 0.448  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.891      ; 6.481      ;
; 0.455  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.473      ;
; 0.455  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.473      ;
; 0.455  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.473      ;
; 0.455  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.890      ; 6.473      ;
; 0.459  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.469      ;
; 0.459  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.469      ;
; 0.513  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.889      ; 6.414      ;
; 0.513  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.889      ; 6.414      ;
; 0.513  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.889      ; 6.414      ;
; 0.513  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.889      ; 6.414      ;
; 0.519  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.409      ;
; 0.519  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.409      ;
; 0.519  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.409      ;
; 0.519  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.409      ;
; 0.519  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.409      ;
; 0.519  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.409      ;
; 0.537  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.891      ; 6.392      ;
; 0.537  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.891      ; 6.392      ;
; 0.544  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.384      ;
; 0.544  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.384      ;
; 0.544  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.384      ;
; 0.544  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.384      ;
; 0.594  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.334      ;
; 0.594  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.334      ;
; 0.594  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.334      ;
; 0.594  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.334      ;
; 0.594  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.334      ;
; 0.594  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.890      ; 6.334      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[14]'                                                                                     ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.946 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 5.828      ; 4.882      ;
; -0.446 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 5.828      ; 4.882      ;
; 0.262  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 6.139      ; 6.401      ;
; 0.328  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 6.181      ; 6.509      ;
; 0.416  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 6.183      ; 6.599      ;
; 0.575  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 6.182      ; 6.757      ;
; 0.755  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 5.793      ; 6.548      ;
; 0.762  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 6.139      ; 6.401      ;
; 0.770  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 5.795      ; 6.565      ;
; 0.828  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 6.181      ; 6.509      ;
; 0.916  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 6.183      ; 6.599      ;
; 1.075  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 6.182      ; 6.757      ;
; 1.255  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 5.793      ; 6.548      ;
; 1.270  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 5.795      ; 6.565      ;
; 3.199  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 3.491      ;
; 3.223  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 3.472      ;
; 3.227  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 3.519      ;
; 3.596  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 3.845      ;
; 3.639  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 3.888      ;
; 3.731  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.022      ;
; 3.738  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 3.987      ;
; 3.753  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.290      ; 4.043      ;
; 3.768  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 4.060      ;
; 3.783  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.074      ;
; 3.799  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.048      ;
; 3.806  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.097      ;
; 3.843  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.092      ;
; 3.930  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.221      ;
; 4.091  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 4.383      ;
; 4.095  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.248      ; 4.343      ;
; 4.107  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.248      ; 4.355      ;
; 4.156  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.290      ; 4.446      ;
; 4.164  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.455      ;
; 4.174  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.423      ;
; 4.174  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.423      ;
; 4.203  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.452      ;
; 4.207  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.456      ;
; 4.221  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 4.513      ;
; 4.223  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.126      ;
; 4.223  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.514      ;
; 4.227  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.250      ; 4.477      ;
; 4.256  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.161      ;
; 4.256  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.547      ;
; 4.261  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.552      ;
; 4.266  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.515      ;
; 4.271  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.520      ;
; 4.276  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 4.568      ;
; 4.276  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.525      ;
; 4.296  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.201      ;
; 4.299  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.548      ;
; 4.302  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.205      ;
; 4.306  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 4.598      ;
; 4.311  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.602      ;
; 4.328  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.250      ; 4.578      ;
; 4.332  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.623      ;
; 4.340  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.631      ;
; 4.345  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.594      ;
; 4.347  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.252      ;
; 4.360  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.265      ;
; 4.378  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.627      ;
; 4.383  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.250      ; 4.633      ;
; 4.413  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.250      ; 4.663      ;
; 4.433  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.682      ;
; 4.434  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.293      ; 4.727      ;
; 4.434  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.098     ; 4.336      ;
; 4.436  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.294      ; 4.730      ;
; 4.450  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.741      ;
; 4.493  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.292      ; 4.785      ;
; 4.503  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.794      ;
; 4.529  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.434      ;
; 4.565  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.096     ; 4.469      ;
; 4.579  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.096     ; 4.483      ;
; 4.594  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.094     ; 4.500      ;
; 4.638  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.293      ; 4.931      ;
; 4.656  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.291      ; 4.947      ;
; 4.666  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.569      ;
; 4.679  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.584      ;
; 4.706  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.293      ; 4.999      ;
; 4.719  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.249      ; 4.968      ;
; 4.727  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.094     ; 4.633      ;
; 4.733  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.294      ; 5.027      ;
; 4.735  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.638      ;
; 4.749  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.293      ; 5.042      ;
; 4.780  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.683      ;
; 4.799  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.094     ; 4.705      ;
; 4.816  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.721      ;
; 4.829  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.293      ; 5.122      ;
; 4.848  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.753      ;
; 4.859  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.762      ;
; 4.862  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.096     ; 4.766      ;
; 4.863  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.293      ; 5.156      ;
; 4.876  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.779      ;
; 4.886  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.791      ;
; 4.895  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.800      ;
; 4.947  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.096     ; 4.851      ;
; 4.990  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.895      ;
; 5.052  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.095     ; 4.957      ;
; 5.070  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.097     ; 4.973      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SLTSL_n'                                                                            ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.158 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.334      ;
; 0.158 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.334      ;
; 0.158 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.334      ;
; 0.158 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.334      ;
; 0.158 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.334      ;
; 0.158 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.334      ;
; 0.208 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.384      ;
; 0.208 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.384      ;
; 0.208 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.384      ;
; 0.208 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.384      ;
; 0.215 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.891      ; 6.392      ;
; 0.215 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.891      ; 6.392      ;
; 0.233 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.409      ;
; 0.233 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.409      ;
; 0.233 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.409      ;
; 0.233 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.409      ;
; 0.233 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.409      ;
; 0.233 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.409      ;
; 0.239 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.889      ; 6.414      ;
; 0.239 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.889      ; 6.414      ;
; 0.239 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.889      ; 6.414      ;
; 0.239 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.889      ; 6.414      ;
; 0.293 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.469      ;
; 0.293 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.890      ; 6.469      ;
; 0.297 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.473      ;
; 0.297 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.473      ;
; 0.297 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.473      ;
; 0.297 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.473      ;
; 0.304 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.891      ; 6.481      ;
; 0.304 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.891      ; 6.481      ;
; 0.394 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.570      ;
; 0.394 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.570      ;
; 0.394 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.570      ;
; 0.394 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.570      ;
; 0.394 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.570      ;
; 0.394 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.570      ;
; 0.427 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.603      ;
; 0.427 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.603      ;
; 0.427 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.603      ;
; 0.427 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.603      ;
; 0.427 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.603      ;
; 0.427 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.603      ;
; 0.430 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.889      ; 6.605      ;
; 0.430 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.889      ; 6.605      ;
; 0.430 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.889      ; 6.605      ;
; 0.430 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.889      ; 6.605      ;
; 0.484 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.660      ;
; 0.484 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.890      ; 6.660      ;
; 0.658 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.334      ;
; 0.658 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.334      ;
; 0.658 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.334      ;
; 0.658 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.334      ;
; 0.658 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.334      ;
; 0.658 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.334      ;
; 0.708 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.384      ;
; 0.708 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.384      ;
; 0.708 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.384      ;
; 0.708 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.384      ;
; 0.715 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.891      ; 6.392      ;
; 0.715 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.891      ; 6.392      ;
; 0.733 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.409      ;
; 0.733 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.409      ;
; 0.733 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.409      ;
; 0.733 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.409      ;
; 0.733 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.409      ;
; 0.733 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.409      ;
; 0.739 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.889      ; 6.414      ;
; 0.739 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.889      ; 6.414      ;
; 0.739 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.889      ; 6.414      ;
; 0.739 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.889      ; 6.414      ;
; 0.793 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.469      ;
; 0.793 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.890      ; 6.469      ;
; 0.797 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.473      ;
; 0.797 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.473      ;
; 0.797 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.473      ;
; 0.797 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.473      ;
; 0.804 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.891      ; 6.481      ;
; 0.804 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.891      ; 6.481      ;
; 0.894 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.570      ;
; 0.894 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.570      ;
; 0.894 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.570      ;
; 0.894 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.570      ;
; 0.894 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.570      ;
; 0.894 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.570      ;
; 0.927 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.603      ;
; 0.927 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.603      ;
; 0.927 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.603      ;
; 0.927 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.603      ;
; 0.927 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.603      ;
; 0.927 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.603      ;
; 0.930 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.889      ; 6.605      ;
; 0.930 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.889      ; 6.605      ;
; 0.930 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.889      ; 6.605      ;
; 0.930 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.889      ; 6.605      ;
; 0.984 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.660      ;
; 0.984 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.890      ; 6.660      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[0]'                                                                          ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.302 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 4.876      ; 5.112      ;
; 0.802 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 4.876      ; 5.112      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[0]'                                                                            ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.050 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 4.876      ; 5.112      ;
; 0.450  ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 4.876      ; 5.112      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal1~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal1~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal1~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal1~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal5~6|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal5~6|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[14]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[14] ; Rise       ; A[14]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~6|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~6|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; 1.096  ; 1.096  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.952  ; 0.952  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.794  ; 0.794  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.876  ; 0.876  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.014  ; 1.014  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.096  ; 1.096  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.508  ; 0.508  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.476  ; 0.476  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.288  ; 0.288  ; Fall       ; A[0]            ;
; A[*]      ; A[14]      ; 7.397  ; 7.397  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; -0.141 ; -0.141 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 2.461  ; 2.461  ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 2.124  ; 2.124  ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 2.149  ; 2.149  ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 2.135  ; 2.135  ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 2.022  ; 2.022  ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 2.701  ; 2.701  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 2.604  ; 2.604  ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 1.907  ; 1.907  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 2.090  ; 2.090  ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 2.522  ; 2.522  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 2.498  ; 2.498  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 2.142  ; 2.142  ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 7.337  ; 7.337  ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 2.621  ; 2.621  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 7.397  ; 7.397  ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 0.669  ; 0.669  ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 0.525  ; 0.525  ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 0.367  ; 0.367  ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 0.449  ; 0.449  ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 0.587  ; 0.587  ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 0.669  ; 0.669  ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 0.081  ; 0.081  ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 0.049  ; 0.049  ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; -0.139 ; -0.139 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 6.718  ; 6.718  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.732  ; 0.732  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 6.718  ; 6.718  ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 6.404  ; 6.404  ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 6.278  ; 6.278  ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 6.022  ; 6.022  ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 5.431  ; 5.431  ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 5.812  ; 5.812  ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 6.589  ; 6.589  ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 5.015  ; 5.015  ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 5.116  ; 5.116  ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 6.046  ; 6.046  ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 5.736  ; 5.736  ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 4.429  ; 4.429  ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 4.384  ; 4.384  ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.541  ; 0.541  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 3.670  ; 3.670  ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.434  ; 3.434  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.218  ; 3.218  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.434  ; 3.434  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.788  ; 1.788  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.413  ; 1.413  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.597  ; 1.597  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 2.274  ; 2.274  ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 0.402  ; 0.402  ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 0.214  ; 0.214  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; -0.040 ; -0.040 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.704 ; -0.704 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.546 ; -0.546 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.628 ; -0.628 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.766 ; -0.766 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.848 ; -0.848 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.260 ; -0.260 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.228 ; -0.228 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.040 ; -0.040 ; Fall       ; A[0]            ;
; A[*]      ; A[14]      ; 0.946  ; 0.946  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.946  ; 0.946  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -1.660 ; -1.660 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -1.128 ; -1.128 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.348 ; -1.348 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.338 ; -1.338 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.224 ; -1.224 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.696 ; -1.696 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.806 ; -1.806 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -1.102 ; -1.102 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -1.292 ; -1.292 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.717 ; -1.717 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.693 ; -1.693 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.337 ; -1.337 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -3.289 ; -3.289 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; -0.262 ; -0.262 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; -2.220 ; -2.220 ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 0.387  ; 0.387  ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; -0.277 ; -0.277 ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; -0.119 ; -0.119 ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; -0.201 ; -0.201 ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; -0.339 ; -0.339 ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; -0.421 ; -0.421 ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 0.167  ; 0.167  ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 0.199  ; 0.199  ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 0.387  ; 0.387  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; -0.158 ; -0.158 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.297 ; -0.297 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -6.283 ; -6.283 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -5.969 ; -5.969 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -5.843 ; -5.843 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -5.587 ; -5.587 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -4.996 ; -4.996 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -5.377 ; -5.377 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -6.154 ; -6.154 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -4.580 ; -4.580 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -4.681 ; -4.681 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -5.611 ; -5.611 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -5.301 ; -5.301 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -3.994 ; -3.994 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -2.892 ; -2.892 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.158 ; -0.158 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -2.748 ; -2.748 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.034  ; 0.034  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.630 ; -0.630 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.472 ; -0.472 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.554 ; -0.554 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.692 ; -0.692 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.774 ; -0.774 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.186 ; -0.186 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.154 ; -0.154 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 0.034  ; 0.034  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.719  ; 7.719  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 15.255 ; 15.255 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 13.045 ; 13.045 ; Rise       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 15.011 ; 15.011 ; Rise       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 15.021 ; 15.021 ; Rise       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 15.255 ; 15.255 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 15.023 ; 15.023 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 10.990 ; 10.990 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 9.668  ; 9.668  ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 10.990 ; 10.990 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.895  ; 8.895  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.719  ; 7.719  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 15.255 ; 15.255 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 13.045 ; 13.045 ; Fall       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 15.011 ; 15.011 ; Fall       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 15.021 ; 15.021 ; Fall       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 15.255 ; 15.255 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 15.023 ; 15.023 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 9.668  ; 9.668  ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 9.668  ; 9.668  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.895  ; 8.895  ; Fall       ; A[0]            ;
; D[*]           ; A[14]      ; 17.564 ; 17.564 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 16.107 ; 16.107 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 16.249 ; 16.249 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 17.182 ; 17.182 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 16.166 ; 16.166 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 17.564 ; 17.564 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 15.618 ; 15.618 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 15.414 ; 15.414 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 15.623 ; 15.623 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 15.761 ; 15.761 ; Rise       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 13.551 ; 13.551 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 15.517 ; 15.517 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 15.527 ; 15.527 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 15.761 ; 15.761 ; Rise       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 15.529 ; 15.529 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 13.950 ; 13.950 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 13.100 ; 13.100 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 11.428 ; 11.428 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 13.237 ; 13.237 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 12.948 ; 12.948 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 10.757 ; 10.757 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 10.432 ; 10.432 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 11.984 ; 11.984 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 11.008 ; 11.008 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 11.348 ; 11.348 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 11.845 ; 11.845 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 11.921 ; 11.921 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 12.222 ; 12.222 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 11.682 ; 11.682 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 12.898 ; 12.898 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 12.459 ; 12.459 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 12.514 ; 12.514 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.181 ; 12.181 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 13.950 ; 13.950 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 12.872 ; 12.872 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 12.591 ; 12.591 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 13.551 ; 13.551 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 15.517 ; 15.517 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 15.527 ; 15.527 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 15.529 ; 15.529 ; Fall       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 16.973 ; 16.973 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.492 ; 15.492 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.634 ; 15.634 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 16.583 ; 16.583 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 15.556 ; 15.556 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 16.973 ; 16.973 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.026 ; 15.026 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.820 ; 14.820 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.013 ; 15.013 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 14.008 ; 14.008 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 13.969 ; 13.969 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 14.008 ; 14.008 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 13.883 ; 13.883 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 13.992 ; 13.992 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 13.649 ; 13.649 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 13.661 ; 13.661 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 13.662 ; 13.662 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 14.130 ; 14.130 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 14.121 ; 14.121 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 13.744 ; 13.744 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 13.746 ; 13.746 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 13.755 ; 13.755 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 13.764 ; 13.764 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 14.130 ; 14.130 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 14.007 ; 14.007 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 13.759 ; 13.759 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 13.740 ; 13.740 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 13.724 ; 13.724 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 13.646 ; 13.646 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 13.759 ; 13.759 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 13.398 ; 13.398 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 13.389 ; 13.389 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 13.623 ; 13.623 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 13.737 ; 13.737 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 13.021 ; 13.021 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 13.196 ; 13.196 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 13.202 ; 13.202 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 13.737 ; 13.737 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 13.728 ; 13.728 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 13.365 ; 13.365 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 13.023 ; 13.023 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 14.500 ; 14.500 ; Rise       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 14.257 ; 14.257 ; Rise       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 14.268 ; 14.268 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 14.500 ; 14.500 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 14.270 ; 14.270 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 13.535 ; 13.535 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 12.461 ; 12.461 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 11.849 ; 11.849 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 13.135 ; 13.135 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 12.505 ; 12.505 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 13.153 ; 13.153 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 13.275 ; 13.275 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 13.144 ; 13.144 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 13.535 ; 13.535 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 13.642 ; 13.642 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 11.079 ; 11.079 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 16.973 ; 16.973 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.492 ; 15.492 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.634 ; 15.634 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 16.583 ; 16.583 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 15.556 ; 15.556 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 16.973 ; 16.973 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.026 ; 15.026 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.820 ; 14.820 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.013 ; 15.013 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 14.500 ; 14.500 ; Fall       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 14.257 ; 14.257 ; Fall       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 14.268 ; 14.268 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 14.500 ; 14.500 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 14.270 ; 14.270 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 13.642 ; 13.642 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 11.079 ; 11.079 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.719  ; 7.719  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 13.045 ; 13.045 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 13.045 ; 13.045 ; Rise       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 15.011 ; 15.011 ; Rise       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 15.021 ; 15.021 ; Rise       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 15.255 ; 15.255 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 15.023 ; 15.023 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 9.668  ; 9.668  ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 9.668  ; 9.668  ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 10.990 ; 10.990 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.641  ; 8.641  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.719  ; 7.719  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 11.799 ; 11.799 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 13.045 ; 13.045 ; Fall       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 11.799 ; 11.799 ; Fall       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 11.809 ; 11.809 ; Fall       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 12.042 ; 12.042 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 11.811 ; 11.811 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 9.668  ; 9.668  ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 9.668  ; 9.668  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.641  ; 8.641  ; Fall       ; A[0]            ;
; D[*]           ; A[14]      ; 15.414 ; 15.414 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 16.107 ; 16.107 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 16.249 ; 16.249 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 17.182 ; 17.182 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 16.166 ; 16.166 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 17.564 ; 17.564 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 15.618 ; 15.618 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 15.414 ; 15.414 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 15.623 ; 15.623 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 12.284 ; 12.284 ; Rise       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 13.551 ; 13.551 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 12.284 ; 12.284 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 12.293 ; 12.293 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 12.541 ; 12.541 ; Rise       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 12.310 ; 12.310 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 10.432 ; 10.432 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 13.100 ; 13.100 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 11.428 ; 11.428 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 13.237 ; 13.237 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 12.948 ; 12.948 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 10.757 ; 10.757 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 10.432 ; 10.432 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 11.984 ; 11.984 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 11.008 ; 11.008 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 11.348 ; 11.348 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 11.845 ; 11.845 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 11.921 ; 11.921 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 12.222 ; 12.222 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 11.682 ; 11.682 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 12.898 ; 12.898 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 12.459 ; 12.459 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 12.514 ; 12.514 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.181 ; 12.181 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 13.950 ; 13.950 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 12.872 ; 12.872 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 12.591 ; 12.591 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 12.226 ; 12.226 ; Fall       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 13.551 ; 13.551 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 12.226 ; 12.226 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 12.236 ; 12.236 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 12.469 ; 12.469 ; Fall       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 12.238 ; 12.238 ; Fall       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 14.820 ; 14.820 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.492 ; 15.492 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.634 ; 15.634 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 16.583 ; 16.583 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 15.556 ; 15.556 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 16.973 ; 16.973 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.026 ; 15.026 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.820 ; 14.820 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.013 ; 15.013 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 12.184 ; 12.184 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 12.500 ; 12.500 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 12.538 ; 12.538 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 12.412 ; 12.412 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 12.525 ; 12.525 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 12.184 ; 12.184 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 12.192 ; 12.192 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 12.193 ; 12.193 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 12.076 ; 12.076 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 12.459 ; 12.459 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 12.078 ; 12.078 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 12.076 ; 12.076 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 12.093 ; 12.093 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 12.101 ; 12.101 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 12.461 ; 12.461 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 12.344 ; 12.344 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 12.228 ; 12.228 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 12.612 ; 12.612 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 12.596 ; 12.596 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 12.518 ; 12.518 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 12.628 ; 12.628 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 12.238 ; 12.238 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 12.228 ; 12.228 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 12.492 ; 12.492 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 12.628 ; 12.628 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 12.628 ; 12.628 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 12.808 ; 12.808 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 12.810 ; 12.810 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 13.344 ; 13.344 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 13.339 ; 13.339 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 12.975 ; 12.975 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 12.636 ; 12.636 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.873 ; 11.873 ; Rise       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 11.873 ; 11.873 ; Rise       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 11.883 ; 11.883 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 12.116 ; 12.116 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.885 ; 11.885 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 11.849 ; 11.849 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 12.461 ; 12.461 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 11.849 ; 11.849 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 13.135 ; 13.135 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 12.505 ; 12.505 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 13.153 ; 13.153 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 13.275 ; 13.275 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 13.144 ; 13.144 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 13.535 ; 13.535 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 13.642 ; 13.642 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 11.079 ; 11.079 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 14.820 ; 14.820 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.492 ; 15.492 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.634 ; 15.634 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 16.583 ; 16.583 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 15.556 ; 15.556 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 16.973 ; 16.973 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.026 ; 15.026 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.820 ; 14.820 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.013 ; 15.013 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 14.257 ; 14.257 ; Fall       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 14.257 ; 14.257 ; Fall       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 14.268 ; 14.268 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 14.500 ; 14.500 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 14.270 ; 14.270 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 13.642 ; 13.642 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 11.079 ; 11.079 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n    ;        ; 13.565 ; 13.565 ;        ;
; A[1]        ; LEDG[1]     ; 14.671 ;        ;        ; 14.671 ;
; A[1]        ; LEDG[3]     ; 16.637 ;        ;        ; 16.637 ;
; A[1]        ; LEDG[4]     ; 16.647 ;        ;        ; 16.647 ;
; A[1]        ; LEDG[5]     ; 16.881 ;        ;        ; 16.881 ;
; A[1]        ; LEDG[6]     ; 16.649 ;        ;        ; 16.649 ;
; A[1]        ; LEDR[8]     ; 15.514 ;        ;        ; 15.514 ;
; A[1]        ; U1OE_n      ;        ; 14.741 ; 14.741 ;        ;
; A[2]        ; BUSDIR_n    ;        ; 13.269 ; 13.269 ;        ;
; A[2]        ; LEDG[1]     ; 14.375 ;        ;        ; 14.375 ;
; A[2]        ; LEDG[3]     ; 16.341 ;        ;        ; 16.341 ;
; A[2]        ; LEDG[4]     ; 16.351 ;        ;        ; 16.351 ;
; A[2]        ; LEDG[5]     ; 16.585 ;        ;        ; 16.585 ;
; A[2]        ; LEDG[6]     ; 16.353 ;        ;        ; 16.353 ;
; A[2]        ; LEDR[8]     ; 15.218 ;        ;        ; 15.218 ;
; A[2]        ; U1OE_n      ;        ; 14.445 ; 14.445 ;        ;
; A[3]        ; BUSDIR_n    ;        ; 13.085 ; 13.085 ;        ;
; A[3]        ; LEDG[1]     ; 14.191 ;        ;        ; 14.191 ;
; A[3]        ; LEDG[3]     ; 16.157 ;        ;        ; 16.157 ;
; A[3]        ; LEDG[4]     ; 16.167 ;        ;        ; 16.167 ;
; A[3]        ; LEDG[5]     ; 16.401 ;        ;        ; 16.401 ;
; A[3]        ; LEDG[6]     ; 16.169 ;        ;        ; 16.169 ;
; A[3]        ; LEDR[8]     ; 15.034 ;        ;        ; 15.034 ;
; A[3]        ; U1OE_n      ;        ; 14.261 ; 14.261 ;        ;
; A[4]        ; BUSDIR_n    ; 13.009 ;        ;        ; 13.009 ;
; A[4]        ; LEDG[1]     ; 13.571 ;        ;        ; 13.571 ;
; A[4]        ; LEDG[3]     ; 15.537 ;        ;        ; 15.537 ;
; A[4]        ; LEDG[4]     ; 15.547 ;        ;        ; 15.547 ;
; A[4]        ; LEDG[5]     ; 15.781 ;        ;        ; 15.781 ;
; A[4]        ; LEDG[6]     ; 15.549 ;        ;        ; 15.549 ;
; A[4]        ; LEDR[8]     ;        ; 14.958 ; 14.958 ;        ;
; A[4]        ; U1OE_n      ; 14.185 ;        ;        ; 14.185 ;
; A[5]        ; BUSDIR_n    ; 12.418 ;        ;        ; 12.418 ;
; A[5]        ; LEDG[1]     ; 13.663 ;        ;        ; 13.663 ;
; A[5]        ; LEDG[3]     ; 15.629 ;        ;        ; 15.629 ;
; A[5]        ; LEDG[4]     ; 15.639 ;        ;        ; 15.639 ;
; A[5]        ; LEDG[5]     ; 15.873 ;        ;        ; 15.873 ;
; A[5]        ; LEDG[6]     ; 15.641 ;        ;        ; 15.641 ;
; A[5]        ; LEDR[8]     ;        ; 14.367 ; 14.367 ;        ;
; A[5]        ; U1OE_n      ; 13.594 ;        ;        ; 13.594 ;
; A[6]        ; BUSDIR_n    ; 12.799 ;        ;        ; 12.799 ;
; A[6]        ; LEDG[1]     ; 13.682 ;        ;        ; 13.682 ;
; A[6]        ; LEDG[3]     ; 15.648 ;        ;        ; 15.648 ;
; A[6]        ; LEDG[4]     ; 15.658 ;        ;        ; 15.658 ;
; A[6]        ; LEDG[5]     ; 15.892 ;        ;        ; 15.892 ;
; A[6]        ; LEDG[6]     ; 15.660 ;        ;        ; 15.660 ;
; A[6]        ; LEDR[8]     ;        ; 14.748 ; 14.748 ;        ;
; A[6]        ; U1OE_n      ; 13.975 ;        ;        ; 13.975 ;
; A[7]        ; BUSDIR_n    ;        ; 13.397 ; 13.397 ;        ;
; A[7]        ; LEDG[1]     ; 14.503 ;        ;        ; 14.503 ;
; A[7]        ; LEDG[3]     ; 16.469 ;        ;        ; 16.469 ;
; A[7]        ; LEDG[4]     ; 16.479 ;        ;        ; 16.479 ;
; A[7]        ; LEDG[5]     ; 16.713 ;        ;        ; 16.713 ;
; A[7]        ; LEDG[6]     ; 16.481 ;        ;        ; 16.481 ;
; A[7]        ; LEDR[8]     ; 15.346 ;        ;        ; 15.346 ;
; A[7]        ; U1OE_n      ;        ; 14.573 ; 14.573 ;        ;
; A[8]        ; LEDG[1]     ; 12.925 ;        ;        ; 12.925 ;
; A[8]        ; LEDG[3]     ; 14.891 ;        ;        ; 14.891 ;
; A[8]        ; LEDG[4]     ; 14.901 ;        ;        ; 14.901 ;
; A[8]        ; LEDG[5]     ; 15.135 ;        ;        ; 15.135 ;
; A[8]        ; LEDG[6]     ; 14.903 ;        ;        ; 14.903 ;
; A[9]        ; LEDG[1]     ; 13.615 ;        ;        ; 13.615 ;
; A[9]        ; LEDG[3]     ; 15.581 ;        ;        ; 15.581 ;
; A[9]        ; LEDG[4]     ; 15.591 ;        ;        ; 15.591 ;
; A[9]        ; LEDG[5]     ; 15.825 ;        ;        ; 15.825 ;
; A[9]        ; LEDG[6]     ; 15.593 ;        ;        ; 15.593 ;
; A[10]       ; LEDG[1]     ; 13.233 ;        ;        ; 13.233 ;
; A[10]       ; LEDG[3]     ; 15.199 ;        ;        ; 15.199 ;
; A[10]       ; LEDG[4]     ; 15.209 ;        ;        ; 15.209 ;
; A[10]       ; LEDG[5]     ; 15.443 ;        ;        ; 15.443 ;
; A[10]       ; LEDG[6]     ; 15.211 ;        ;        ; 15.211 ;
; A[11]       ; LEDG[1]     ; 13.379 ;        ;        ; 13.379 ;
; A[11]       ; LEDG[3]     ; 15.345 ;        ;        ; 15.345 ;
; A[11]       ; LEDG[4]     ; 15.355 ;        ;        ; 15.355 ;
; A[11]       ; LEDG[5]     ; 15.589 ;        ;        ; 15.589 ;
; A[11]       ; LEDG[6]     ; 15.357 ;        ;        ; 15.357 ;
; A[12]       ; LEDG[1]     ; 13.015 ;        ;        ; 13.015 ;
; A[12]       ; LEDG[3]     ; 14.981 ;        ;        ; 14.981 ;
; A[12]       ; LEDG[4]     ; 14.991 ;        ;        ; 14.991 ;
; A[12]       ; LEDG[5]     ; 15.225 ;        ;        ; 15.225 ;
; A[12]       ; LEDG[6]     ; 14.993 ;        ;        ; 14.993 ;
; A[13]       ; LEDG[1]     ; 13.987 ;        ;        ; 13.987 ;
; A[13]       ; LEDG[3]     ; 15.953 ;        ;        ; 15.953 ;
; A[13]       ; LEDG[4]     ; 15.963 ;        ;        ; 15.963 ;
; A[13]       ; LEDG[5]     ; 16.197 ;        ;        ; 16.197 ;
; A[13]       ; LEDG[6]     ; 15.965 ;        ;        ; 15.965 ;
; A[15]       ; LEDG[1]     ; 13.273 ;        ;        ; 13.273 ;
; A[15]       ; LEDG[3]     ; 15.239 ; 13.609 ; 13.609 ; 15.239 ;
; A[15]       ; LEDG[4]     ; 15.249 ; 13.618 ; 13.618 ; 15.249 ;
; A[15]       ; LEDG[5]     ; 15.483 ; 13.893 ; 13.893 ; 15.483 ;
; A[15]       ; LEDG[6]     ; 15.251 ; 13.664 ; 13.664 ; 15.251 ;
; D[0]        ; SRAM_DQ[0]  ; 10.986 ;        ;        ; 10.986 ;
; D[0]        ; SRAM_DQ[8]  ; 10.959 ;        ;        ; 10.959 ;
; D[1]        ; SRAM_DQ[1]  ; 11.504 ;        ;        ; 11.504 ;
; D[1]        ; SRAM_DQ[9]  ; 11.503 ;        ;        ; 11.503 ;
; D[2]        ; SRAM_DQ[2]  ; 12.029 ;        ;        ; 12.029 ;
; D[2]        ; SRAM_DQ[10] ; 11.441 ;        ;        ; 11.441 ;
; D[3]        ; SRAM_DQ[3]  ; 10.681 ;        ;        ; 10.681 ;
; D[3]        ; SRAM_DQ[11] ; 10.906 ;        ;        ; 10.906 ;
; D[4]        ; SRAM_DQ[4]  ; 10.819 ;        ;        ; 10.819 ;
; D[4]        ; SRAM_DQ[12] ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]  ; 10.547 ;        ;        ; 10.547 ;
; D[5]        ; SRAM_DQ[13] ; 10.532 ;        ;        ; 10.532 ;
; D[6]        ; SRAM_DQ[6]  ; 10.434 ;        ;        ; 10.434 ;
; D[6]        ; SRAM_DQ[14] ; 10.441 ;        ;        ; 10.441 ;
; D[7]        ; SRAM_DQ[7]  ; 10.343 ;        ;        ; 10.343 ;
; D[7]        ; SRAM_DQ[15] ; 10.345 ;        ;        ; 10.345 ;
; IORQ_n      ; BUSDIR_n    ; 11.127 ;        ;        ; 11.127 ;
; IORQ_n      ; LEDR[8]     ;        ; 13.076 ; 13.076 ;        ;
; IORQ_n      ; U1OE_n      ; 12.303 ;        ;        ; 12.303 ;
; KEY[0]      ; LEDG[7]     ;        ; 13.685 ; 13.685 ;        ;
; KEY[0]      ; WAIT_n      ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; M1_n        ; BUSDIR_n    ;        ; 11.333 ; 11.333 ;        ;
; M1_n        ; LEDR[8]     ; 13.282 ;        ;        ; 13.282 ;
; M1_n        ; U1OE_n      ;        ; 12.509 ; 12.509 ;        ;
; RD_n        ; BUSDIR_n    ; 11.214 ;        ;        ; 11.214 ;
; RD_n        ; D[0]        ; 15.766 ; 15.766 ; 15.766 ; 15.766 ;
; RD_n        ; D[1]        ; 15.908 ; 15.908 ; 15.908 ; 15.908 ;
; RD_n        ; D[2]        ; 16.857 ; 16.857 ; 16.857 ; 16.857 ;
; RD_n        ; D[3]        ; 15.830 ; 15.830 ; 15.830 ; 15.830 ;
; RD_n        ; D[4]        ; 17.247 ; 17.247 ; 17.247 ; 17.247 ;
; RD_n        ; D[5]        ; 15.300 ; 15.300 ; 15.300 ; 15.300 ;
; RD_n        ; D[6]        ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; RD_n        ; D[7]        ; 15.287 ; 15.287 ; 15.287 ; 15.287 ;
; RD_n        ; SRAM_OE_N   ; 11.095 ;        ;        ; 11.095 ;
; RD_n        ; U1OE_n      ; 12.390 ;        ;        ; 12.390 ;
; RESET_n     ; LEDG[7]     ;        ; 12.716 ; 12.716 ;        ;
; RESET_n     ; WAIT_n      ; 11.083 ; 11.083 ; 11.083 ; 11.083 ;
; SRAM_DQ[0]  ; D[0]        ; 13.062 ;        ;        ; 13.062 ;
; SRAM_DQ[1]  ; D[1]        ; 13.173 ;        ;        ; 13.173 ;
; SRAM_DQ[2]  ; D[2]        ; 14.230 ;        ;        ; 14.230 ;
; SRAM_DQ[3]  ; D[3]        ; 12.849 ;        ;        ; 12.849 ;
; SRAM_DQ[4]  ; D[4]        ; 14.325 ;        ;        ; 14.325 ;
; SRAM_DQ[5]  ; D[5]        ; 12.414 ;        ;        ; 12.414 ;
; SRAM_DQ[6]  ; D[6]        ; 11.882 ;        ;        ; 11.882 ;
; SRAM_DQ[7]  ; D[7]        ; 11.723 ;        ;        ; 11.723 ;
; SRAM_DQ[8]  ; D[0]        ; 13.118 ;        ;        ; 13.118 ;
; SRAM_DQ[9]  ; D[1]        ; 13.248 ;        ;        ; 13.248 ;
; SRAM_DQ[10] ; D[2]        ; 13.880 ;        ;        ; 13.880 ;
; SRAM_DQ[11] ; D[3]        ; 13.002 ;        ;        ; 13.002 ;
; SRAM_DQ[12] ; D[4]        ; 14.027 ;        ;        ; 14.027 ;
; SRAM_DQ[13] ; D[5]        ; 12.289 ;        ;        ; 12.289 ;
; SRAM_DQ[14] ; D[6]        ; 12.087 ;        ;        ; 12.087 ;
; SRAM_DQ[15] ; D[7]        ; 12.892 ;        ;        ; 12.892 ;
; SW[9]       ; D[0]        ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; SW[9]       ; D[1]        ; 12.341 ; 12.341 ; 12.341 ; 12.341 ;
; SW[9]       ; D[2]        ; 13.290 ; 13.290 ; 13.290 ; 13.290 ;
; SW[9]       ; D[3]        ; 12.263 ; 12.263 ; 12.263 ; 12.263 ;
; SW[9]       ; D[4]        ; 13.680 ; 13.680 ; 13.680 ; 13.680 ;
; SW[9]       ; D[5]        ; 11.733 ; 11.733 ; 11.733 ; 11.733 ;
; SW[9]       ; D[6]        ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; SW[9]       ; D[7]        ; 11.720 ; 11.720 ; 11.720 ; 11.720 ;
; SW[9]       ; LEDG[3]     ;        ; 11.267 ; 11.267 ;        ;
; SW[9]       ; LEDG[4]     ;        ; 11.278 ; 11.278 ;        ;
; SW[9]       ; LEDG[5]     ;        ; 11.510 ; 11.510 ;        ;
; SW[9]       ; LEDG[6]     ;        ; 11.280 ; 11.280 ;        ;
; SW[9]       ; SRAM_CE_N   ;        ; 10.652 ; 10.652 ;        ;
; SW[9]       ; U1OE_n      ;        ; 8.089  ; 8.089  ;        ;
; WR_n        ; LEDR[8]     ;        ; 12.229 ; 12.229 ;        ;
; WR_n        ; SRAM_DQ[0]  ; 12.450 ; 12.450 ; 12.450 ; 12.450 ;
; WR_n        ; SRAM_DQ[1]  ; 12.460 ; 12.460 ; 12.460 ; 12.460 ;
; WR_n        ; SRAM_DQ[2]  ; 12.171 ; 12.171 ; 12.171 ; 12.171 ;
; WR_n        ; SRAM_DQ[3]  ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; WR_n        ; SRAM_DQ[4]  ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; WR_n        ; SRAM_DQ[5]  ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; WR_n        ; SRAM_DQ[6]  ; 11.545 ; 11.545 ; 11.545 ; 11.545 ;
; WR_n        ; SRAM_DQ[7]  ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; WR_n        ; SRAM_DQ[8]  ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; WR_n        ; SRAM_DQ[9]  ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; WR_n        ; SRAM_DQ[10] ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; WR_n        ; SRAM_DQ[11] ; 12.112 ; 12.112 ; 12.112 ; 12.112 ;
; WR_n        ; SRAM_DQ[12] ; 11.895 ; 11.895 ; 11.895 ; 11.895 ;
; WR_n        ; SRAM_DQ[13] ; 12.395 ; 12.395 ; 12.395 ; 12.395 ;
; WR_n        ; SRAM_DQ[14] ; 12.395 ; 12.395 ; 12.395 ; 12.395 ;
; WR_n        ; SRAM_DQ[15] ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; WR_n        ; SRAM_WE_N   ; 10.281 ;        ;        ; 10.281 ;
; WR_n        ; U1OE_n      ; 10.853 ;        ;        ; 10.853 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n    ;        ; 13.565 ; 13.565 ;        ;
; A[1]        ; LEDG[1]     ; 14.671 ;        ;        ; 14.671 ;
; A[1]        ; LEDG[3]     ; 16.637 ;        ;        ; 16.637 ;
; A[1]        ; LEDG[4]     ; 16.647 ;        ;        ; 16.647 ;
; A[1]        ; LEDG[5]     ; 16.881 ;        ;        ; 16.881 ;
; A[1]        ; LEDG[6]     ; 16.649 ;        ;        ; 16.649 ;
; A[1]        ; LEDR[8]     ; 15.514 ;        ;        ; 15.514 ;
; A[1]        ; U1OE_n      ;        ; 14.487 ; 14.487 ;        ;
; A[2]        ; BUSDIR_n    ;        ; 13.269 ; 13.269 ;        ;
; A[2]        ; LEDG[1]     ; 14.375 ;        ;        ; 14.375 ;
; A[2]        ; LEDG[3]     ; 16.341 ;        ;        ; 16.341 ;
; A[2]        ; LEDG[4]     ; 16.351 ;        ;        ; 16.351 ;
; A[2]        ; LEDG[5]     ; 16.585 ;        ;        ; 16.585 ;
; A[2]        ; LEDG[6]     ; 16.353 ;        ;        ; 16.353 ;
; A[2]        ; LEDR[8]     ; 15.218 ;        ;        ; 15.218 ;
; A[2]        ; U1OE_n      ;        ; 14.191 ; 14.191 ;        ;
; A[3]        ; BUSDIR_n    ;        ; 13.085 ; 13.085 ;        ;
; A[3]        ; LEDG[1]     ; 14.191 ;        ;        ; 14.191 ;
; A[3]        ; LEDG[3]     ; 16.157 ;        ;        ; 16.157 ;
; A[3]        ; LEDG[4]     ; 16.167 ;        ;        ; 16.167 ;
; A[3]        ; LEDG[5]     ; 16.401 ;        ;        ; 16.401 ;
; A[3]        ; LEDG[6]     ; 16.169 ;        ;        ; 16.169 ;
; A[3]        ; LEDR[8]     ; 15.034 ;        ;        ; 15.034 ;
; A[3]        ; U1OE_n      ;        ; 14.007 ; 14.007 ;        ;
; A[4]        ; BUSDIR_n    ; 13.009 ;        ;        ; 13.009 ;
; A[4]        ; LEDG[1]     ; 13.571 ;        ;        ; 13.571 ;
; A[4]        ; LEDG[3]     ; 15.537 ;        ;        ; 15.537 ;
; A[4]        ; LEDG[4]     ; 15.547 ;        ;        ; 15.547 ;
; A[4]        ; LEDG[5]     ; 15.781 ;        ;        ; 15.781 ;
; A[4]        ; LEDG[6]     ; 15.549 ;        ;        ; 15.549 ;
; A[4]        ; LEDR[8]     ;        ; 14.958 ; 14.958 ;        ;
; A[4]        ; U1OE_n      ; 13.931 ;        ;        ; 13.931 ;
; A[5]        ; BUSDIR_n    ; 12.418 ;        ;        ; 12.418 ;
; A[5]        ; LEDG[1]     ; 13.663 ;        ;        ; 13.663 ;
; A[5]        ; LEDG[3]     ; 15.629 ;        ;        ; 15.629 ;
; A[5]        ; LEDG[4]     ; 15.639 ;        ;        ; 15.639 ;
; A[5]        ; LEDG[5]     ; 15.873 ;        ;        ; 15.873 ;
; A[5]        ; LEDG[6]     ; 15.641 ;        ;        ; 15.641 ;
; A[5]        ; LEDR[8]     ;        ; 14.367 ; 14.367 ;        ;
; A[5]        ; U1OE_n      ; 13.340 ;        ;        ; 13.340 ;
; A[6]        ; BUSDIR_n    ; 12.799 ;        ;        ; 12.799 ;
; A[6]        ; LEDG[1]     ; 13.682 ;        ;        ; 13.682 ;
; A[6]        ; LEDG[3]     ; 15.648 ;        ;        ; 15.648 ;
; A[6]        ; LEDG[4]     ; 15.658 ;        ;        ; 15.658 ;
; A[6]        ; LEDG[5]     ; 15.892 ;        ;        ; 15.892 ;
; A[6]        ; LEDG[6]     ; 15.660 ;        ;        ; 15.660 ;
; A[6]        ; LEDR[8]     ;        ; 14.748 ; 14.748 ;        ;
; A[6]        ; U1OE_n      ; 13.721 ;        ;        ; 13.721 ;
; A[7]        ; BUSDIR_n    ;        ; 13.397 ; 13.397 ;        ;
; A[7]        ; LEDG[1]     ; 14.503 ;        ;        ; 14.503 ;
; A[7]        ; LEDG[3]     ; 16.469 ;        ;        ; 16.469 ;
; A[7]        ; LEDG[4]     ; 16.479 ;        ;        ; 16.479 ;
; A[7]        ; LEDG[5]     ; 16.713 ;        ;        ; 16.713 ;
; A[7]        ; LEDG[6]     ; 16.481 ;        ;        ; 16.481 ;
; A[7]        ; LEDR[8]     ; 15.346 ;        ;        ; 15.346 ;
; A[7]        ; U1OE_n      ;        ; 14.319 ; 14.319 ;        ;
; A[8]        ; LEDG[1]     ; 12.925 ;        ;        ; 12.925 ;
; A[8]        ; LEDG[3]     ; 14.891 ;        ;        ; 14.891 ;
; A[8]        ; LEDG[4]     ; 14.901 ;        ;        ; 14.901 ;
; A[8]        ; LEDG[5]     ; 15.135 ;        ;        ; 15.135 ;
; A[8]        ; LEDG[6]     ; 14.903 ;        ;        ; 14.903 ;
; A[9]        ; LEDG[1]     ; 13.615 ;        ;        ; 13.615 ;
; A[9]        ; LEDG[3]     ; 15.581 ;        ;        ; 15.581 ;
; A[9]        ; LEDG[4]     ; 15.591 ;        ;        ; 15.591 ;
; A[9]        ; LEDG[5]     ; 15.825 ;        ;        ; 15.825 ;
; A[9]        ; LEDG[6]     ; 15.593 ;        ;        ; 15.593 ;
; A[10]       ; LEDG[1]     ; 13.233 ;        ;        ; 13.233 ;
; A[10]       ; LEDG[3]     ; 15.199 ;        ;        ; 15.199 ;
; A[10]       ; LEDG[4]     ; 15.209 ;        ;        ; 15.209 ;
; A[10]       ; LEDG[5]     ; 15.443 ;        ;        ; 15.443 ;
; A[10]       ; LEDG[6]     ; 15.211 ;        ;        ; 15.211 ;
; A[11]       ; LEDG[1]     ; 13.379 ;        ;        ; 13.379 ;
; A[11]       ; LEDG[3]     ; 15.345 ;        ;        ; 15.345 ;
; A[11]       ; LEDG[4]     ; 15.355 ;        ;        ; 15.355 ;
; A[11]       ; LEDG[5]     ; 15.589 ;        ;        ; 15.589 ;
; A[11]       ; LEDG[6]     ; 15.357 ;        ;        ; 15.357 ;
; A[12]       ; LEDG[1]     ; 13.015 ;        ;        ; 13.015 ;
; A[12]       ; LEDG[3]     ; 14.981 ;        ;        ; 14.981 ;
; A[12]       ; LEDG[4]     ; 14.991 ;        ;        ; 14.991 ;
; A[12]       ; LEDG[5]     ; 15.225 ;        ;        ; 15.225 ;
; A[12]       ; LEDG[6]     ; 14.993 ;        ;        ; 14.993 ;
; A[13]       ; LEDG[1]     ; 13.987 ;        ;        ; 13.987 ;
; A[13]       ; LEDG[3]     ; 15.953 ;        ;        ; 15.953 ;
; A[13]       ; LEDG[4]     ; 15.963 ;        ;        ; 15.963 ;
; A[13]       ; LEDG[5]     ; 16.197 ;        ;        ; 16.197 ;
; A[13]       ; LEDG[6]     ; 15.965 ;        ;        ; 15.965 ;
; A[15]       ; LEDG[1]     ; 13.273 ;        ;        ; 13.273 ;
; A[15]       ; LEDG[3]     ; 13.252 ; 13.252 ; 13.252 ; 13.252 ;
; A[15]       ; LEDG[4]     ; 13.262 ; 13.262 ; 13.262 ; 13.262 ;
; A[15]       ; LEDG[5]     ; 13.495 ; 13.495 ; 13.495 ; 13.495 ;
; A[15]       ; LEDG[6]     ; 13.264 ; 13.264 ; 13.264 ; 13.264 ;
; D[0]        ; SRAM_DQ[0]  ; 10.986 ;        ;        ; 10.986 ;
; D[0]        ; SRAM_DQ[8]  ; 10.959 ;        ;        ; 10.959 ;
; D[1]        ; SRAM_DQ[1]  ; 11.504 ;        ;        ; 11.504 ;
; D[1]        ; SRAM_DQ[9]  ; 11.503 ;        ;        ; 11.503 ;
; D[2]        ; SRAM_DQ[2]  ; 12.029 ;        ;        ; 12.029 ;
; D[2]        ; SRAM_DQ[10] ; 11.441 ;        ;        ; 11.441 ;
; D[3]        ; SRAM_DQ[3]  ; 10.681 ;        ;        ; 10.681 ;
; D[3]        ; SRAM_DQ[11] ; 10.906 ;        ;        ; 10.906 ;
; D[4]        ; SRAM_DQ[4]  ; 10.819 ;        ;        ; 10.819 ;
; D[4]        ; SRAM_DQ[12] ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]  ; 10.547 ;        ;        ; 10.547 ;
; D[5]        ; SRAM_DQ[13] ; 10.532 ;        ;        ; 10.532 ;
; D[6]        ; SRAM_DQ[6]  ; 10.434 ;        ;        ; 10.434 ;
; D[6]        ; SRAM_DQ[14] ; 10.441 ;        ;        ; 10.441 ;
; D[7]        ; SRAM_DQ[7]  ; 10.343 ;        ;        ; 10.343 ;
; D[7]        ; SRAM_DQ[15] ; 10.345 ;        ;        ; 10.345 ;
; IORQ_n      ; BUSDIR_n    ; 11.127 ;        ;        ; 11.127 ;
; IORQ_n      ; LEDR[8]     ;        ; 13.076 ; 13.076 ;        ;
; IORQ_n      ; U1OE_n      ; 12.049 ;        ;        ; 12.049 ;
; KEY[0]      ; LEDG[7]     ;        ; 13.685 ; 13.685 ;        ;
; KEY[0]      ; WAIT_n      ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; M1_n        ; BUSDIR_n    ;        ; 11.333 ; 11.333 ;        ;
; M1_n        ; LEDR[8]     ; 13.282 ;        ;        ; 13.282 ;
; M1_n        ; U1OE_n      ;        ; 12.255 ; 12.255 ;        ;
; RD_n        ; BUSDIR_n    ; 11.214 ;        ;        ; 11.214 ;
; RD_n        ; D[0]        ; 12.503 ; 12.503 ; 12.503 ; 12.503 ;
; RD_n        ; D[1]        ; 12.450 ; 12.450 ; 12.450 ; 12.450 ;
; RD_n        ; D[2]        ; 12.089 ; 12.089 ; 12.089 ; 12.089 ;
; RD_n        ; D[3]        ; 12.121 ; 12.121 ; 12.121 ; 12.121 ;
; RD_n        ; D[4]        ; 12.121 ; 12.121 ; 12.121 ; 12.121 ;
; RD_n        ; D[5]        ; 12.207 ; 12.207 ; 12.207 ; 12.207 ;
; RD_n        ; D[6]        ; 12.182 ; 12.182 ; 12.182 ; 12.182 ;
; RD_n        ; D[7]        ; 12.162 ; 12.162 ; 12.162 ; 12.162 ;
; RD_n        ; SRAM_OE_N   ; 11.095 ;        ;        ; 11.095 ;
; RD_n        ; U1OE_n      ; 12.390 ;        ;        ; 12.390 ;
; RESET_n     ; LEDG[7]     ;        ; 12.716 ; 12.716 ;        ;
; RESET_n     ; WAIT_n      ; 11.083 ; 11.083 ; 11.083 ; 11.083 ;
; SRAM_DQ[0]  ; D[0]        ; 13.062 ;        ;        ; 13.062 ;
; SRAM_DQ[1]  ; D[1]        ; 13.173 ;        ;        ; 13.173 ;
; SRAM_DQ[2]  ; D[2]        ; 14.230 ;        ;        ; 14.230 ;
; SRAM_DQ[3]  ; D[3]        ; 12.849 ;        ;        ; 12.849 ;
; SRAM_DQ[4]  ; D[4]        ; 14.325 ;        ;        ; 14.325 ;
; SRAM_DQ[5]  ; D[5]        ; 12.414 ;        ;        ; 12.414 ;
; SRAM_DQ[6]  ; D[6]        ; 11.882 ;        ;        ; 11.882 ;
; SRAM_DQ[7]  ; D[7]        ; 11.723 ;        ;        ; 11.723 ;
; SRAM_DQ[8]  ; D[0]        ; 13.118 ;        ;        ; 13.118 ;
; SRAM_DQ[9]  ; D[1]        ; 13.248 ;        ;        ; 13.248 ;
; SRAM_DQ[10] ; D[2]        ; 13.880 ;        ;        ; 13.880 ;
; SRAM_DQ[11] ; D[3]        ; 13.002 ;        ;        ; 13.002 ;
; SRAM_DQ[12] ; D[4]        ; 14.027 ;        ;        ; 14.027 ;
; SRAM_DQ[13] ; D[5]        ; 12.289 ;        ;        ; 12.289 ;
; SRAM_DQ[14] ; D[6]        ; 12.087 ;        ;        ; 12.087 ;
; SRAM_DQ[15] ; D[7]        ; 12.892 ;        ;        ; 12.892 ;
; SW[9]       ; D[0]        ; 8.936  ; 8.936  ; 8.936  ; 8.936  ;
; SW[9]       ; D[1]        ; 8.883  ; 8.883  ; 8.883  ; 8.883  ;
; SW[9]       ; D[2]        ; 8.522  ; 8.522  ; 8.522  ; 8.522  ;
; SW[9]       ; D[3]        ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; SW[9]       ; D[4]        ; 8.554  ; 8.554  ; 8.554  ; 8.554  ;
; SW[9]       ; D[5]        ; 8.640  ; 8.640  ; 8.640  ; 8.640  ;
; SW[9]       ; D[6]        ; 8.615  ; 8.615  ; 8.615  ; 8.615  ;
; SW[9]       ; D[7]        ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; SW[9]       ; LEDG[3]     ;        ; 11.267 ; 11.267 ;        ;
; SW[9]       ; LEDG[4]     ;        ; 11.278 ; 11.278 ;        ;
; SW[9]       ; LEDG[5]     ;        ; 11.510 ; 11.510 ;        ;
; SW[9]       ; LEDG[6]     ;        ; 11.280 ; 11.280 ;        ;
; SW[9]       ; SRAM_CE_N   ;        ; 10.652 ; 10.652 ;        ;
; SW[9]       ; U1OE_n      ;        ; 8.089  ; 8.089  ;        ;
; WR_n        ; LEDR[8]     ;        ; 12.229 ; 12.229 ;        ;
; WR_n        ; SRAM_DQ[0]  ; 12.450 ; 12.450 ; 12.450 ; 12.450 ;
; WR_n        ; SRAM_DQ[1]  ; 12.460 ; 12.460 ; 12.460 ; 12.460 ;
; WR_n        ; SRAM_DQ[2]  ; 12.171 ; 12.171 ; 12.171 ; 12.171 ;
; WR_n        ; SRAM_DQ[3]  ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; WR_n        ; SRAM_DQ[4]  ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; WR_n        ; SRAM_DQ[5]  ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; WR_n        ; SRAM_DQ[6]  ; 11.545 ; 11.545 ; 11.545 ; 11.545 ;
; WR_n        ; SRAM_DQ[7]  ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; WR_n        ; SRAM_DQ[8]  ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; WR_n        ; SRAM_DQ[9]  ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; WR_n        ; SRAM_DQ[10] ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; WR_n        ; SRAM_DQ[11] ; 12.112 ; 12.112 ; 12.112 ; 12.112 ;
; WR_n        ; SRAM_DQ[12] ; 11.895 ; 11.895 ; 11.895 ; 11.895 ;
; WR_n        ; SRAM_DQ[13] ; 12.395 ; 12.395 ; 12.395 ; 12.395 ;
; WR_n        ; SRAM_DQ[14] ; 12.395 ; 12.395 ; 12.395 ; 12.395 ;
; WR_n        ; SRAM_DQ[15] ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; WR_n        ; SRAM_WE_N   ; 10.281 ;        ;        ; 10.281 ;
; WR_n        ; U1OE_n      ; 10.853 ;        ;        ; 10.853 ;
+-------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 12.105 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.010 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.020 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 12.731 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 12.741 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 12.448 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 12.448 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.105 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.115 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 12.685 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 12.685 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 12.948 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 12.675 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 12.458 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 12.958 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 12.958 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 12.948 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 13.766 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 14.671 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 14.681 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 14.392 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 14.402 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 14.109 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 14.109 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 13.766 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 13.776 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 14.354 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 14.354 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 14.617 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 14.344 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 14.127 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 14.627 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 14.627 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 14.617 ;      ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 11.815 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.815 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888 ;      ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 12.105 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.010 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.020 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 12.731 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 12.741 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 12.448 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 12.448 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.105 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.115 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 12.685 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 12.685 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 12.948 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 12.675 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 12.458 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 12.958 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 12.958 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 12.948 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 13.766 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 14.671 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 14.681 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 14.392 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 14.402 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 14.109 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 14.109 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 13.766 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 13.776 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 14.354 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 14.354 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 14.617 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 14.344 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 14.127 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 14.627 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 14.627 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 14.617 ;      ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 11.815 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.815 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888 ;      ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 12.105    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.010    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.020    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 12.731    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 12.741    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 12.448    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 12.448    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.105    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.115    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 12.685    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 12.685    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 12.948    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 12.675    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 12.458    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 12.958    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 12.958    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 12.948    ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 13.766    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 14.671    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 14.681    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 14.392    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 14.402    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 14.109    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 14.109    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 13.766    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 13.776    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 14.354    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 14.354    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 14.617    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 14.344    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 14.127    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 14.627    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 14.627    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 14.617    ;           ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 11.815    ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229    ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176    ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815    ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847    ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847    ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933    ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908    ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888    ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.815    ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229    ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176    ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815    ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847    ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847    ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933    ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908    ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888    ;           ; Fall       ; SLTSL_n         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 12.105    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 13.010    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 13.020    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 12.731    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 12.741    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 12.448    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 12.448    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 12.105    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 12.115    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 12.685    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 12.685    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 12.948    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 12.675    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 12.458    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 12.958    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 12.958    ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 12.948    ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 13.766    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 14.671    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 14.681    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 14.392    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 14.402    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 14.109    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 14.109    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 13.766    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 13.776    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 14.354    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 14.354    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 14.617    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 14.344    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 14.127    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 14.627    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 14.627    ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 14.617    ;           ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 11.815    ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229    ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176    ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815    ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847    ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847    ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933    ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908    ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888    ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 11.815    ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 12.229    ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 12.176    ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 11.815    ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 11.847    ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 11.847    ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 11.933    ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 11.908    ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 11.888    ;           ; Fall       ; SLTSL_n         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -1.433 ; -7.977        ;
; SLTSL_n ; 0.738  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.855 ; -3.299        ;
; SLTSL_n ; -0.494 ; -10.972       ;
+---------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.433 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[0]  ; -0.053 ; -0.053        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.222 ; -33.222             ;
; A[0]    ; -1.222 ; -10.222             ;
; A[14]   ; -1.222 ; -9.222              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[14]'                                                                                    ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.433 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.913      ;
; -1.430 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.033      ; 1.912      ;
; -1.411 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.892      ;
; -1.383 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.864      ;
; -1.372 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.033      ; 1.854      ;
; -1.367 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.070     ; 1.951      ;
; -1.365 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.845      ;
; -1.355 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.836      ;
; -1.344 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.073     ; 1.910      ;
; -1.342 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.823      ;
; -1.335 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.932      ;
; -1.333 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.814      ;
; -1.330 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.810      ;
; -1.319 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.799      ;
; -1.312 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.071     ; 1.895      ;
; -1.310 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.791      ;
; -1.309 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.070     ; 1.893      ;
; -1.304 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.059      ; 1.903      ;
; -1.302 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.897      ;
; -1.299 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.033      ; 1.781      ;
; -1.296 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.074     ; 1.861      ;
; -1.280 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.874      ;
; -1.275 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.868      ;
; -1.273 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.058      ; 1.871      ;
; -1.270 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.071     ; 1.853      ;
; -1.261 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.843      ;
; -1.252 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.846      ;
; -1.249 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.074     ; 1.814      ;
; -1.247 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.075     ; 1.811      ;
; -1.244 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.839      ;
; -1.233 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.073     ; 1.799      ;
; -1.227 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.707      ;
; -1.226 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.033      ; 1.708      ;
; -1.226 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.058      ; 1.824      ;
; -1.225 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.819      ;
; -1.223 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.820      ;
; -1.209 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.075     ; 1.773      ;
; -1.206 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.799      ;
; -1.196 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.786      ;
; -1.195 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.792      ;
; -1.192 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.672      ;
; -1.192 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.071     ; 1.775      ;
; -1.189 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.670      ;
; -1.174 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.075     ; 1.738      ;
; -1.173 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.755      ;
; -1.164 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.753      ;
; -1.160 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.753      ;
; -1.148 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.741      ;
; -1.147 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.059      ; 1.746      ;
; -1.141 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.621      ;
; -1.138 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.720      ;
; -1.135 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.615      ;
; -1.133 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.726      ;
; -1.131 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.070     ; 1.715      ;
; -1.131 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.713      ;
; -1.117 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.711      ;
; -1.105 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.585      ;
; -1.102 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.074     ; 1.667      ;
; -1.099 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.693      ;
; -1.098 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.691      ;
; -1.088 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.683      ;
; -1.087 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.669      ;
; -1.087 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.669      ;
; -1.066 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.546      ;
; -1.055 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.073     ; 1.621      ;
; -1.047 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.640      ;
; -1.039 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.071     ; 1.622      ;
; -1.030 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.075     ; 1.594      ;
; -1.020 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.075     ; 1.584      ;
; -1.011 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.604      ;
; -1.006 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.603      ;
; -0.990 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.071     ; 1.573      ;
; -0.961 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.441      ;
; -0.957 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.056      ; 1.551      ;
; -0.957 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.075     ; 1.521      ;
; -0.956 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.032      ; 1.437      ;
; -0.949 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.531      ;
; -0.948 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.072     ; 1.530      ;
; -0.925 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.518      ;
; -0.897 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.057      ; 1.492      ;
; -0.881 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.474      ;
; -0.797 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.031      ; 1.277      ;
; -0.715 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.303      ;
; -0.712 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; 0.055      ; 1.300      ;
; 0.163  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 3.041      ; 2.827      ;
; 0.228  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 2.935      ; 2.846      ;
; 0.248  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 2.938      ; 2.844      ;
; 0.289  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 3.065      ; 2.814      ;
; 0.317  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 3.067      ; 2.790      ;
; 0.350  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 3.065      ; 2.748      ;
; 0.663  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 3.041      ; 2.827      ;
; 0.728  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 2.935      ; 2.846      ;
; 0.748  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 2.938      ; 2.844      ;
; 0.789  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 3.065      ; 2.814      ;
; 0.817  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 3.067      ; 2.790      ;
; 0.850  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 3.065      ; 2.748      ;
; 1.076  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 2.956      ; 2.101      ;
; 1.576  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 2.956      ; 2.101      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SLTSL_n'                                                                           ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.738 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.803      ;
; 0.738 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.803      ;
; 0.758 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.008      ; 2.782      ;
; 0.758 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.008      ; 2.782      ;
; 0.758 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.008      ; 2.782      ;
; 0.758 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.008      ; 2.782      ;
; 0.764 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.778      ;
; 0.764 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.778      ;
; 0.764 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.778      ;
; 0.764 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.778      ;
; 0.764 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.778      ;
; 0.764 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.778      ;
; 0.787 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.754      ;
; 0.787 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.754      ;
; 0.787 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.754      ;
; 0.787 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.754      ;
; 0.787 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.754      ;
; 0.787 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.009      ; 2.754      ;
; 0.807 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.734      ;
; 0.807 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.734      ;
; 0.819 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.723      ;
; 0.819 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.723      ;
; 0.824 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.717      ;
; 0.824 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.717      ;
; 0.824 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.717      ;
; 0.824 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.717      ;
; 0.824 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.717      ;
; 0.824 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.009      ; 2.717      ;
; 0.824 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.718      ;
; 0.824 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.718      ;
; 0.824 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.718      ;
; 0.824 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.010      ; 2.718      ;
; 0.827 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.008      ; 2.713      ;
; 0.827 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.008      ; 2.713      ;
; 0.827 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.008      ; 2.713      ;
; 0.827 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.008      ; 2.713      ;
; 0.832 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.710      ;
; 0.832 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.710      ;
; 0.832 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.710      ;
; 0.832 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.710      ;
; 0.832 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.710      ;
; 0.832 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.710      ;
; 0.869 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.673      ;
; 0.869 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.673      ;
; 0.874 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.668      ;
; 0.874 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.668      ;
; 0.874 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.668      ;
; 0.874 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.010      ; 2.668      ;
; 1.238 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.803      ;
; 1.238 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.803      ;
; 1.258 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.008      ; 2.782      ;
; 1.258 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.008      ; 2.782      ;
; 1.258 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.008      ; 2.782      ;
; 1.258 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.008      ; 2.782      ;
; 1.264 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.778      ;
; 1.264 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.778      ;
; 1.264 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.778      ;
; 1.264 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.778      ;
; 1.264 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.778      ;
; 1.264 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.778      ;
; 1.287 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.754      ;
; 1.287 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.754      ;
; 1.287 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.754      ;
; 1.287 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.754      ;
; 1.287 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.754      ;
; 1.287 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.009      ; 2.754      ;
; 1.307 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.734      ;
; 1.307 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.734      ;
; 1.319 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.723      ;
; 1.319 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.723      ;
; 1.324 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.717      ;
; 1.324 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.717      ;
; 1.324 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.717      ;
; 1.324 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.717      ;
; 1.324 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.717      ;
; 1.324 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.009      ; 2.717      ;
; 1.324 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.718      ;
; 1.324 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.718      ;
; 1.324 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.718      ;
; 1.324 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.010      ; 2.718      ;
; 1.327 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.008      ; 2.713      ;
; 1.327 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.008      ; 2.713      ;
; 1.327 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.008      ; 2.713      ;
; 1.327 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.008      ; 2.713      ;
; 1.332 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.710      ;
; 1.332 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.710      ;
; 1.332 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.710      ;
; 1.332 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.710      ;
; 1.332 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.710      ;
; 1.332 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.710      ;
; 1.369 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.673      ;
; 1.369 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.673      ;
; 1.374 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.668      ;
; 1.374 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.668      ;
; 1.374 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.668      ;
; 1.374 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.010      ; 2.668      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[14]'                                                                                     ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.855 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 2.956      ; 2.101      ;
; -0.486 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 3.041      ; 2.555      ;
; -0.475 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 3.065      ; 2.590      ;
; -0.452 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 3.067      ; 2.615      ;
; -0.366 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 3.065      ; 2.699      ;
; -0.355 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 2.956      ; 2.101      ;
; -0.343 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 2.935      ; 2.592      ;
; -0.322 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 2.938      ; 2.616      ;
; 0.014  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 3.041      ; 2.555      ;
; 0.025  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 3.065      ; 2.590      ;
; 0.048  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 3.067      ; 2.615      ;
; 0.134  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 3.065      ; 2.699      ;
; 0.157  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 2.935      ; 2.592      ;
; 0.178  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 2.938      ; 2.616      ;
; 1.245  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.300      ;
; 1.246  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.277      ;
; 1.248  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.303      ;
; 1.405  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.437      ;
; 1.410  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.441      ;
; 1.419  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.474      ;
; 1.424  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.455      ;
; 1.434  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.489      ;
; 1.435  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.492      ;
; 1.439  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.494      ;
; 1.447  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.478      ;
; 1.458  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.489      ;
; 1.463  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.518      ;
; 1.495  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.551      ;
; 1.546  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.603      ;
; 1.556  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.587      ;
; 1.566  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.622      ;
; 1.571  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.033      ; 1.604      ;
; 1.574  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.606      ;
; 1.588  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.643      ;
; 1.589  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.620      ;
; 1.596  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.075     ; 1.521      ;
; 1.596  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.651      ;
; 1.599  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.631      ;
; 1.599  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.630      ;
; 1.602  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.530      ;
; 1.603  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.531      ;
; 1.604  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.661      ;
; 1.606  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.661      ;
; 1.607  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.664      ;
; 1.612  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.643      ;
; 1.613  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.645      ;
; 1.619  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.650      ;
; 1.623  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.679      ;
; 1.623  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.678      ;
; 1.623  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.655      ;
; 1.626  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.681      ;
; 1.628  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.556      ;
; 1.633  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.690      ;
; 1.637  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.033      ; 1.670      ;
; 1.638  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.670      ;
; 1.640  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.033      ; 1.673      ;
; 1.644  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.071     ; 1.573      ;
; 1.645  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.701      ;
; 1.647  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.678      ;
; 1.648  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.680      ;
; 1.653  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.075     ; 1.578      ;
; 1.659  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.075     ; 1.584      ;
; 1.666  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.033      ; 1.699      ;
; 1.672  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.728      ;
; 1.687  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.059      ; 1.746      ;
; 1.692  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.032      ; 1.724      ;
; 1.693  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.071     ; 1.622      ;
; 1.694  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.073     ; 1.621      ;
; 1.695  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.623      ;
; 1.697  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.753      ;
; 1.701  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.056      ; 1.757      ;
; 1.704  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.070     ; 1.634      ;
; 1.728  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.656      ;
; 1.729  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.786      ;
; 1.735  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.792      ;
; 1.741  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.074     ; 1.667      ;
; 1.763  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.820      ;
; 1.766  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.058      ; 1.824      ;
; 1.766  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.059      ; 1.825      ;
; 1.767  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.075     ; 1.692      ;
; 1.777  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.070     ; 1.707      ;
; 1.782  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.710      ;
; 1.788  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.070     ; 1.718      ;
; 1.789  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.055      ; 1.844      ;
; 1.790  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.031      ; 1.821      ;
; 1.800  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.073     ; 1.727      ;
; 1.802  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.058      ; 1.860      ;
; 1.808  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.071     ; 1.737      ;
; 1.809  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.737      ;
; 1.813  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.075     ; 1.738      ;
; 1.817  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.072     ; 1.745      ;
; 1.818  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.074     ; 1.744      ;
; 1.826  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.073     ; 1.753      ;
; 1.833  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.071     ; 1.762      ;
; 1.848  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.075     ; 1.773      ;
; 1.874  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.071     ; 1.803      ;
; 1.874  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.074     ; 1.800      ;
; 1.875  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; 0.057      ; 1.932      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SLTSL_n'                                                                             ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.494 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.668      ;
; -0.494 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.668      ;
; -0.494 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.668      ;
; -0.494 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.668      ;
; -0.489 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.673      ;
; -0.489 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.673      ;
; -0.452 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.710      ;
; -0.452 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.710      ;
; -0.452 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.710      ;
; -0.452 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.710      ;
; -0.452 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.710      ;
; -0.452 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.010      ; 2.710      ;
; -0.447 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.008      ; 2.713      ;
; -0.447 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.008      ; 2.713      ;
; -0.447 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.008      ; 2.713      ;
; -0.447 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.008      ; 2.713      ;
; -0.444 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.717      ;
; -0.444 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.717      ;
; -0.444 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.717      ;
; -0.444 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.717      ;
; -0.444 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.717      ;
; -0.444 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.717      ;
; -0.444 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.718      ;
; -0.444 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.718      ;
; -0.444 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.718      ;
; -0.444 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.718      ;
; -0.439 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.723      ;
; -0.439 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.723      ;
; -0.427 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.734      ;
; -0.427 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.009      ; 2.734      ;
; -0.407 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.754      ;
; -0.407 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.754      ;
; -0.407 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.754      ;
; -0.407 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.754      ;
; -0.407 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.754      ;
; -0.407 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.754      ;
; -0.384 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.778      ;
; -0.384 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.778      ;
; -0.384 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.778      ;
; -0.384 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.778      ;
; -0.384 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.778      ;
; -0.384 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.010      ; 2.778      ;
; -0.378 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.008      ; 2.782      ;
; -0.378 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.008      ; 2.782      ;
; -0.378 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.008      ; 2.782      ;
; -0.378 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.008      ; 2.782      ;
; -0.358 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.803      ;
; -0.358 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.009      ; 2.803      ;
; 0.006  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.668      ;
; 0.006  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.668      ;
; 0.006  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.668      ;
; 0.006  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.668      ;
; 0.011  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.673      ;
; 0.011  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.673      ;
; 0.048  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.710      ;
; 0.048  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.710      ;
; 0.048  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.710      ;
; 0.048  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.710      ;
; 0.048  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.710      ;
; 0.048  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.010      ; 2.710      ;
; 0.053  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.008      ; 2.713      ;
; 0.053  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.008      ; 2.713      ;
; 0.053  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.008      ; 2.713      ;
; 0.053  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.008      ; 2.713      ;
; 0.056  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.717      ;
; 0.056  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.717      ;
; 0.056  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.717      ;
; 0.056  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.717      ;
; 0.056  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.717      ;
; 0.056  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.717      ;
; 0.056  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.718      ;
; 0.056  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.718      ;
; 0.056  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.718      ;
; 0.056  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.718      ;
; 0.061  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.723      ;
; 0.061  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.723      ;
; 0.073  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.734      ;
; 0.073  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.009      ; 2.734      ;
; 0.093  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.754      ;
; 0.093  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.754      ;
; 0.093  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.754      ;
; 0.093  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.754      ;
; 0.093  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.754      ;
; 0.093  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.754      ;
; 0.116  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.778      ;
; 0.116  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.778      ;
; 0.116  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.778      ;
; 0.116  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.778      ;
; 0.116  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.778      ;
; 0.116  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.010      ; 2.778      ;
; 0.122  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.008      ; 2.782      ;
; 0.122  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.008      ; 2.782      ;
; 0.122  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.008      ; 2.782      ;
; 0.122  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.008      ; 2.782      ;
; 0.142  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.803      ;
; 0.142  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.009      ; 2.803      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[0]'                                                                          ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 2.157      ; 2.256      ;
; 0.933 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 2.157      ; 2.256      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[0]'                                                                            ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+
; -0.053 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 2.157      ; 2.256      ;
; 0.447  ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 2.157      ; 2.256      ;
+--------+-----------+------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Fall       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Fall       ; exp|exp_wr|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal1~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal1~0|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal1~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal1~0|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal5~6|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal5~6|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~0|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r~0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r~0|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[14]'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[14] ; Rise       ; A[14]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[14] ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp_slot:exp|exp_reg[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5clkctrl|inclk[0]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5clkctrl|outclk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~5|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~5|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~6|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Equal5~6|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Equal5~6|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_wr|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; exp|exp_wr|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_wr~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; exp|exp_wr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]|datad        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; 0.715  ; 0.715  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.668  ; 0.668  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.569  ; 0.569  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.612  ; 0.612  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.686  ; 0.686  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.715  ; 0.715  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.460  ; 0.460  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.437  ; 0.437  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.320  ; 0.320  ; Fall       ; A[0]            ;
; A[*]      ; A[14]      ; 2.946  ; 2.946  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; -0.576 ; -0.576 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 1.208  ; 1.208  ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 1.083  ; 1.083  ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 1.101  ; 1.101  ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 1.090  ; 1.090  ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 1.021  ; 1.021  ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 1.251  ; 1.251  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 1.284  ; 1.284  ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 0.921  ; 0.921  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 0.990  ; 0.990  ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 1.208  ; 1.208  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 1.193  ; 1.193  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 1.080  ; 1.080  ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 2.946  ; 2.946  ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.337  ; 0.337  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 2.946  ; 2.946  ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 0.569  ; 0.569  ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 0.522  ; 0.522  ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 0.423  ; 0.423  ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 0.466  ; 0.466  ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 0.540  ; 0.540  ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 0.569  ; 0.569  ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 0.314  ; 0.314  ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 0.291  ; 0.291  ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 0.174  ; 0.174  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 2.902  ; 2.902  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.238 ; -0.238 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.902  ; 2.902  ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 2.788  ; 2.788  ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.721  ; 2.721  ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.672  ; 2.672  ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.406  ; 2.406  ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.498  ; 2.498  ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.853  ; 2.853  ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.164  ; 2.164  ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.194  ; 2.194  ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 2.628  ; 2.628  ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 2.509  ; 2.509  ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.028  ; 2.028  ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 1.988  ; 1.988  ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.307 ; -0.307 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 1.658  ; 1.658  ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.612  ; 1.612  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 1.503  ; 1.503  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.612  ; 1.612  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.998  ; 0.998  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.842  ; 0.842  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.881  ; 0.881  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 1.231  ; 1.231  ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 0.441  ; 0.441  ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 0.324  ; 0.324  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; -0.200 ; -0.200 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.548 ; -0.548 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.449 ; -0.449 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.492 ; -0.492 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.566 ; -0.566 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.595 ; -0.595 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.340 ; -0.340 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.317 ; -0.317 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.200 ; -0.200 ; Fall       ; A[0]            ;
; A[*]      ; A[14]      ; 0.855  ; 0.855  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.855  ; 0.855  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -0.932 ; -0.932 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -0.738 ; -0.738 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -0.825 ; -0.825 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -0.816 ; -0.816 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -0.747 ; -0.747 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -0.903 ; -0.903 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.010 ; -1.010 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -0.643 ; -0.643 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -0.716 ; -0.716 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -0.929 ; -0.929 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -0.914 ; -0.914 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -0.802 ; -0.802 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.489 ; -1.489 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.486  ; 0.486  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.095 ; -1.095 ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; -0.054 ; -0.054 ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; -0.402 ; -0.402 ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; -0.303 ; -0.303 ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; -0.346 ; -0.346 ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; -0.420 ; -0.420 ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; -0.449 ; -0.449 ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; -0.194 ; -0.194 ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; -0.171 ; -0.171 ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; -0.054 ; -0.054 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.494  ; 0.494  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.444  ; 0.444  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -2.696 ; -2.696 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -2.582 ; -2.582 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -2.515 ; -2.515 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -2.466 ; -2.466 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -2.200 ; -2.200 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -2.292 ; -2.292 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -2.647 ; -2.647 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -1.958 ; -1.958 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.988 ; -1.988 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -2.422 ; -2.422 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.303 ; -2.303 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.822 ; -1.822 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -1.393 ; -1.393 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.494  ; 0.494  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -1.305 ; -1.305 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; -0.204 ; -0.204 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.552 ; -0.552 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.453 ; -0.453 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.496 ; -0.496 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.570 ; -0.570 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.599 ; -0.599 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.344 ; -0.344 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.321 ; -0.321 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; -0.204 ; -0.204 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.524 ; 3.524 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 7.267 ; 7.267 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 6.457 ; 6.457 ; Rise       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 7.172 ; 7.172 ; Rise       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 7.187 ; 7.187 ; Rise       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 7.267 ; 7.267 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 7.191 ; 7.191 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 5.000 ; 5.000 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 4.292 ; 4.292 ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 5.000 ; 5.000 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.953 ; 3.953 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.524 ; 3.524 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 7.267 ; 7.267 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 6.457 ; 6.457 ; Fall       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 7.172 ; 7.172 ; Fall       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 7.187 ; 7.187 ; Fall       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 7.267 ; 7.267 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 7.191 ; 7.191 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 4.292 ; 4.292 ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 4.292 ; 4.292 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.953 ; 3.953 ; Fall       ; A[0]            ;
; D[*]           ; A[14]      ; 7.975 ; 7.975 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 7.388 ; 7.388 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 7.568 ; 7.568 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 7.770 ; 7.770 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 7.410 ; 7.410 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 7.975 ; 7.975 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 7.181 ; 7.181 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 7.115 ; 7.115 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 7.146 ; 7.146 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 7.431 ; 7.431 ; Rise       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 6.621 ; 6.621 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 7.336 ; 7.336 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 7.351 ; 7.351 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 7.431 ; 7.431 ; Rise       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 7.355 ; 7.355 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 6.619 ; 6.619 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.229 ; 6.229 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 5.616 ; 5.616 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.303 ; 6.303 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.114 ; 6.114 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 5.288 ; 5.288 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 5.103 ; 5.103 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 5.770 ; 5.770 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 5.388 ; 5.388 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 5.563 ; 5.563 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 5.717 ; 5.717 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 5.769 ; 5.769 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 5.843 ; 5.843 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 5.715 ; 5.715 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 6.133 ; 6.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.978 ; 5.978 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.977 ; 5.977 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.885 ; 5.885 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.619 ; 6.619 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 6.096 ; 6.096 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 5.987 ; 5.987 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 7.431 ; 7.431 ; Fall       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 6.621 ; 6.621 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 7.336 ; 7.336 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 7.351 ; 7.351 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 7.431 ; 7.431 ; Fall       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 7.355 ; 7.355 ; Fall       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 8.065 ; 8.065 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.482 ; 7.482 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.664 ; 7.664 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.852 ; 7.852 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.508 ; 7.508 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 8.065 ; 8.065 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.269 ; 7.269 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.202 ; 7.202 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.244 ; 7.244 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 6.534 ; 6.534 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 6.500 ; 6.500 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.534 ; 6.534 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 6.476 ; 6.476 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 6.523 ; 6.523 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 6.396 ; 6.396 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 6.403 ; 6.403 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 6.404 ; 6.404 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 6.764 ; 6.764 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 6.758 ; 6.758 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 6.594 ; 6.594 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 6.595 ; 6.595 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 6.604 ; 6.604 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 6.614 ; 6.614 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 6.764 ; 6.764 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 6.709 ; 6.709 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 6.418 ; 6.418 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 6.397 ; 6.397 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 6.382 ; 6.382 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 6.371 ; 6.371 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.418 ; 6.418 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 6.264 ; 6.264 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 6.347 ; 6.347 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 6.384 ; 6.384 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 6.096 ; 6.096 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.227 ; 6.227 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.233 ; 6.233 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.384 ; 6.384 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.374 ; 6.374 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.237 ; 6.237 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 6.098 ; 6.098 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 6.933 ; 6.933 ; Rise       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 6.839 ; 6.839 ; Rise       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 6.854 ; 6.854 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.933 ; 6.933 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 6.858 ; 6.858 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 6.601 ; 6.601 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 5.957 ; 5.957 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 5.728 ; 5.728 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 6.238 ; 6.238 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 6.027 ; 6.027 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 6.347 ; 6.347 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 6.232 ; 6.232 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 6.601 ; 6.601 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.760 ; 6.760 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.592 ; 5.592 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 8.065 ; 8.065 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.482 ; 7.482 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.664 ; 7.664 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.852 ; 7.852 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.508 ; 7.508 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 8.065 ; 8.065 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.269 ; 7.269 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.202 ; 7.202 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.244 ; 7.244 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 6.933 ; 6.933 ; Fall       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 6.839 ; 6.839 ; Fall       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 6.854 ; 6.854 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.933 ; 6.933 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 6.858 ; 6.858 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.760 ; 6.760 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.592 ; 5.592 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.524 ; 3.524 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.457 ; 6.457 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 6.457 ; 6.457 ; Rise       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 7.172 ; 7.172 ; Rise       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 7.187 ; 7.187 ; Rise       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 7.267 ; 7.267 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 7.191 ; 7.191 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 4.292 ; 4.292 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 4.292 ; 4.292 ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 5.000 ; 5.000 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.852 ; 3.852 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.524 ; 3.524 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.692 ; 5.692 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 6.457 ; 6.457 ; Fall       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 5.692 ; 5.692 ; Fall       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 5.726 ; 5.726 ; Fall       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 5.786 ; 5.786 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 5.730 ; 5.730 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 4.292 ; 4.292 ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 4.292 ; 4.292 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.852 ; 3.852 ; Fall       ; A[0]            ;
; D[*]           ; A[14]      ; 7.115 ; 7.115 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 7.388 ; 7.388 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 7.568 ; 7.568 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 7.770 ; 7.770 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 7.410 ; 7.410 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 7.975 ; 7.975 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 7.181 ; 7.181 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 7.115 ; 7.115 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 7.146 ; 7.146 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 6.098 ; 6.098 ; Rise       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 6.621 ; 6.621 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 6.098 ; 6.098 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 6.120 ; 6.120 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 6.192 ; 6.192 ; Rise       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 6.126 ; 6.126 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 5.103 ; 5.103 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.229 ; 6.229 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 5.616 ; 5.616 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.303 ; 6.303 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.114 ; 6.114 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 5.288 ; 5.288 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 5.103 ; 5.103 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 5.770 ; 5.770 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 5.388 ; 5.388 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 5.563 ; 5.563 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 5.717 ; 5.717 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 5.769 ; 5.769 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 5.843 ; 5.843 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 5.715 ; 5.715 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 6.133 ; 6.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.978 ; 5.978 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.977 ; 5.977 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.885 ; 5.885 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.619 ; 6.619 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 6.096 ; 6.096 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 5.987 ; 5.987 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 5.838 ; 5.838 ; Fall       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 6.621 ; 6.621 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 5.838 ; 5.838 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 5.872 ; 5.872 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 5.932 ; 5.932 ; Fall       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 5.876 ; 5.876 ; Fall       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 7.202 ; 7.202 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.482 ; 7.482 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.664 ; 7.664 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.852 ; 7.852 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.508 ; 7.508 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 8.065 ; 8.065 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.269 ; 7.269 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.202 ; 7.202 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.244 ; 7.244 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 5.874 ; 5.874 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 5.976 ; 5.976 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.010 ; 6.010 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 5.952 ; 5.952 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 5.999 ; 5.999 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 5.874 ; 5.874 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 5.880 ; 5.880 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 5.880 ; 5.880 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 5.789 ; 5.789 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 5.963 ; 5.963 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 5.795 ; 5.795 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 5.789 ; 5.789 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 5.809 ; 5.809 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 5.815 ; 5.815 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 5.960 ; 5.960 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 5.914 ; 5.914 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 5.860 ; 5.860 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 5.995 ; 5.995 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 5.981 ; 5.981 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 5.976 ; 5.976 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.018 ; 6.018 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 5.870 ; 5.870 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 5.860 ; 5.860 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 5.941 ; 5.941 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 5.983 ; 5.983 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 5.983 ; 5.983 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.119 ; 6.119 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.120 ; 6.120 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.263 ; 6.263 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.123 ; 6.123 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 5.990 ; 5.990 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.688 ; 5.688 ; Rise       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 5.688 ; 5.688 ; Rise       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 5.722 ; 5.722 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 5.782 ; 5.782 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.726 ; 5.726 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 5.728 ; 5.728 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 5.957 ; 5.957 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 5.728 ; 5.728 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 6.238 ; 6.238 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 6.027 ; 6.027 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 6.347 ; 6.347 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 6.232 ; 6.232 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 6.601 ; 6.601 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.760 ; 6.760 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.592 ; 5.592 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 7.202 ; 7.202 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.482 ; 7.482 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.664 ; 7.664 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.852 ; 7.852 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.508 ; 7.508 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 8.065 ; 8.065 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.269 ; 7.269 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.202 ; 7.202 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.244 ; 7.244 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 6.839 ; 6.839 ; Fall       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 6.839 ; 6.839 ; Fall       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 6.854 ; 6.854 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.933 ; 6.933 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 6.858 ; 6.858 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.760 ; 6.760 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.592 ; 5.592 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n    ;       ; 6.595 ; 6.595 ;       ;
; A[1]        ; LEDG[1]     ; 7.108 ;       ;       ; 7.108 ;
; A[1]        ; LEDG[3]     ; 7.823 ;       ;       ; 7.823 ;
; A[1]        ; LEDG[4]     ; 7.838 ;       ;       ; 7.838 ;
; A[1]        ; LEDG[5]     ; 7.918 ;       ;       ; 7.918 ;
; A[1]        ; LEDG[6]     ; 7.842 ;       ;       ; 7.842 ;
; A[1]        ; LEDR[8]     ; 7.363 ;       ;       ; 7.363 ;
; A[1]        ; U1OE_n      ;       ; 7.024 ; 7.024 ;       ;
; A[2]        ; BUSDIR_n    ;       ; 6.482 ; 6.482 ;       ;
; A[2]        ; LEDG[1]     ; 6.995 ;       ;       ; 6.995 ;
; A[2]        ; LEDG[3]     ; 7.710 ;       ;       ; 7.710 ;
; A[2]        ; LEDG[4]     ; 7.725 ;       ;       ; 7.725 ;
; A[2]        ; LEDG[5]     ; 7.805 ;       ;       ; 7.805 ;
; A[2]        ; LEDG[6]     ; 7.729 ;       ;       ; 7.729 ;
; A[2]        ; LEDR[8]     ; 7.250 ;       ;       ; 7.250 ;
; A[2]        ; U1OE_n      ;       ; 6.911 ; 6.911 ;       ;
; A[3]        ; BUSDIR_n    ;       ; 6.438 ; 6.438 ;       ;
; A[3]        ; LEDG[1]     ; 6.951 ;       ;       ; 6.951 ;
; A[3]        ; LEDG[3]     ; 7.666 ;       ;       ; 7.666 ;
; A[3]        ; LEDG[4]     ; 7.681 ;       ;       ; 7.681 ;
; A[3]        ; LEDG[5]     ; 7.761 ;       ;       ; 7.761 ;
; A[3]        ; LEDG[6]     ; 7.685 ;       ;       ; 7.685 ;
; A[3]        ; LEDR[8]     ; 7.206 ;       ;       ; 7.206 ;
; A[3]        ; U1OE_n      ;       ; 6.867 ; 6.867 ;       ;
; A[4]        ; BUSDIR_n    ; 6.434 ;       ;       ; 6.434 ;
; A[4]        ; LEDG[1]     ; 6.712 ;       ;       ; 6.712 ;
; A[4]        ; LEDG[3]     ; 7.427 ;       ;       ; 7.427 ;
; A[4]        ; LEDG[4]     ; 7.442 ;       ;       ; 7.442 ;
; A[4]        ; LEDG[5]     ; 7.522 ;       ;       ; 7.522 ;
; A[4]        ; LEDG[6]     ; 7.446 ;       ;       ; 7.446 ;
; A[4]        ; LEDR[8]     ;       ; 7.202 ; 7.202 ;       ;
; A[4]        ; U1OE_n      ; 6.863 ;       ;       ; 6.863 ;
; A[5]        ; BUSDIR_n    ; 6.168 ;       ;       ; 6.168 ;
; A[5]        ; LEDG[1]     ; 6.732 ;       ;       ; 6.732 ;
; A[5]        ; LEDG[3]     ; 7.447 ;       ;       ; 7.447 ;
; A[5]        ; LEDG[4]     ; 7.462 ;       ;       ; 7.462 ;
; A[5]        ; LEDG[5]     ; 7.542 ;       ;       ; 7.542 ;
; A[5]        ; LEDG[6]     ; 7.466 ;       ;       ; 7.466 ;
; A[5]        ; LEDR[8]     ;       ; 6.936 ; 6.936 ;       ;
; A[5]        ; U1OE_n      ; 6.597 ;       ;       ; 6.597 ;
; A[6]        ; BUSDIR_n    ; 6.260 ;       ;       ; 6.260 ;
; A[6]        ; LEDG[1]     ; 6.669 ;       ;       ; 6.669 ;
; A[6]        ; LEDG[3]     ; 7.384 ;       ;       ; 7.384 ;
; A[6]        ; LEDG[4]     ; 7.399 ;       ;       ; 7.399 ;
; A[6]        ; LEDG[5]     ; 7.479 ;       ;       ; 7.479 ;
; A[6]        ; LEDG[6]     ; 7.403 ;       ;       ; 7.403 ;
; A[6]        ; LEDR[8]     ;       ; 7.028 ; 7.028 ;       ;
; A[6]        ; U1OE_n      ; 6.689 ;       ;       ; 6.689 ;
; A[7]        ; BUSDIR_n    ;       ; 6.547 ; 6.547 ;       ;
; A[7]        ; LEDG[1]     ; 7.060 ;       ;       ; 7.060 ;
; A[7]        ; LEDG[3]     ; 7.775 ;       ;       ; 7.775 ;
; A[7]        ; LEDG[4]     ; 7.790 ;       ;       ; 7.790 ;
; A[7]        ; LEDG[5]     ; 7.870 ;       ;       ; 7.870 ;
; A[7]        ; LEDG[6]     ; 7.794 ;       ;       ; 7.794 ;
; A[7]        ; LEDR[8]     ; 7.315 ;       ;       ; 7.315 ;
; A[7]        ; U1OE_n      ;       ; 6.976 ; 6.976 ;       ;
; A[8]        ; LEDG[1]     ; 6.362 ;       ;       ; 6.362 ;
; A[8]        ; LEDG[3]     ; 7.077 ;       ;       ; 7.077 ;
; A[8]        ; LEDG[4]     ; 7.092 ;       ;       ; 7.092 ;
; A[8]        ; LEDG[5]     ; 7.172 ;       ;       ; 7.172 ;
; A[8]        ; LEDG[6]     ; 7.096 ;       ;       ; 7.096 ;
; A[9]        ; LEDG[1]     ; 6.644 ;       ;       ; 6.644 ;
; A[9]        ; LEDG[3]     ; 7.359 ;       ;       ; 7.359 ;
; A[9]        ; LEDG[4]     ; 7.374 ;       ;       ; 7.374 ;
; A[9]        ; LEDG[5]     ; 7.454 ;       ;       ; 7.454 ;
; A[9]        ; LEDG[6]     ; 7.378 ;       ;       ; 7.378 ;
; A[10]       ; LEDG[1]     ; 6.528 ;       ;       ; 6.528 ;
; A[10]       ; LEDG[3]     ; 7.243 ;       ;       ; 7.243 ;
; A[10]       ; LEDG[4]     ; 7.258 ;       ;       ; 7.258 ;
; A[10]       ; LEDG[5]     ; 7.338 ;       ;       ; 7.338 ;
; A[10]       ; LEDG[6]     ; 7.262 ;       ;       ; 7.262 ;
; A[11]       ; LEDG[1]     ; 6.563 ;       ;       ; 6.563 ;
; A[11]       ; LEDG[3]     ; 7.278 ;       ;       ; 7.278 ;
; A[11]       ; LEDG[4]     ; 7.293 ;       ;       ; 7.293 ;
; A[11]       ; LEDG[5]     ; 7.373 ;       ;       ; 7.373 ;
; A[11]       ; LEDG[6]     ; 7.297 ;       ;       ; 7.297 ;
; A[12]       ; LEDG[1]     ; 6.448 ;       ;       ; 6.448 ;
; A[12]       ; LEDG[3]     ; 7.163 ;       ;       ; 7.163 ;
; A[12]       ; LEDG[4]     ; 7.178 ;       ;       ; 7.178 ;
; A[12]       ; LEDG[5]     ; 7.258 ;       ;       ; 7.258 ;
; A[12]       ; LEDG[6]     ; 7.182 ;       ;       ; 7.182 ;
; A[13]       ; LEDG[1]     ; 6.816 ;       ;       ; 6.816 ;
; A[13]       ; LEDG[3]     ; 7.531 ;       ;       ; 7.531 ;
; A[13]       ; LEDG[4]     ; 7.546 ;       ;       ; 7.546 ;
; A[13]       ; LEDG[5]     ; 7.626 ;       ;       ; 7.626 ;
; A[13]       ; LEDG[6]     ; 7.550 ;       ;       ; 7.550 ;
; A[15]       ; LEDG[1]     ; 6.492 ;       ;       ; 6.492 ;
; A[15]       ; LEDG[3]     ; 7.207 ; 6.517 ; 6.517 ; 7.207 ;
; A[15]       ; LEDG[4]     ; 7.222 ; 6.530 ; 6.530 ; 7.222 ;
; A[15]       ; LEDG[5]     ; 7.302 ; 6.611 ; 6.611 ; 7.302 ;
; A[15]       ; LEDG[6]     ; 7.226 ; 6.536 ; 6.536 ; 7.226 ;
; D[0]        ; SRAM_DQ[0]  ; 5.781 ;       ;       ; 5.781 ;
; D[0]        ; SRAM_DQ[8]  ; 5.755 ;       ;       ; 5.755 ;
; D[1]        ; SRAM_DQ[1]  ; 5.995 ;       ;       ; 5.995 ;
; D[1]        ; SRAM_DQ[9]  ; 5.981 ;       ;       ; 5.981 ;
; D[2]        ; SRAM_DQ[2]  ; 6.166 ;       ;       ; 6.166 ;
; D[2]        ; SRAM_DQ[10] ; 5.945 ;       ;       ; 5.945 ;
; D[3]        ; SRAM_DQ[3]  ; 5.661 ;       ;       ; 5.661 ;
; D[3]        ; SRAM_DQ[11] ; 5.713 ;       ;       ; 5.713 ;
; D[4]        ; SRAM_DQ[4]  ; 5.669 ;       ;       ; 5.669 ;
; D[4]        ; SRAM_DQ[12] ; 5.609 ;       ;       ; 5.609 ;
; D[5]        ; SRAM_DQ[5]  ; 5.575 ;       ;       ; 5.575 ;
; D[5]        ; SRAM_DQ[13] ; 5.560 ;       ;       ; 5.560 ;
; D[6]        ; SRAM_DQ[6]  ; 5.486 ;       ;       ; 5.486 ;
; D[6]        ; SRAM_DQ[14] ; 5.491 ;       ;       ; 5.491 ;
; D[7]        ; SRAM_DQ[7]  ; 5.432 ;       ;       ; 5.432 ;
; D[7]        ; SRAM_DQ[15] ; 5.427 ;       ;       ; 5.427 ;
; IORQ_n      ; BUSDIR_n    ; 5.571 ;       ;       ; 5.571 ;
; IORQ_n      ; LEDR[8]     ;       ; 6.339 ; 6.339 ;       ;
; IORQ_n      ; U1OE_n      ; 6.000 ;       ;       ; 6.000 ;
; KEY[0]      ; LEDG[7]     ;       ; 6.729 ; 6.729 ;       ;
; KEY[0]      ; WAIT_n      ; 5.990 ; 5.990 ; 5.990 ; 5.990 ;
; M1_n        ; BUSDIR_n    ;       ; 5.662 ; 5.662 ;       ;
; M1_n        ; LEDR[8]     ; 6.430 ;       ;       ; 6.430 ;
; M1_n        ; U1OE_n      ;       ; 6.091 ; 6.091 ;       ;
; RD_n        ; BUSDIR_n    ; 5.657 ;       ;       ; 5.657 ;
; RD_n        ; D[0]        ; 7.588 ; 7.588 ; 7.588 ; 7.588 ;
; RD_n        ; D[1]        ; 7.770 ; 7.770 ; 7.770 ; 7.770 ;
; RD_n        ; D[2]        ; 7.958 ; 7.958 ; 7.958 ; 7.958 ;
; RD_n        ; D[3]        ; 7.614 ; 7.614 ; 7.614 ; 7.614 ;
; RD_n        ; D[4]        ; 8.171 ; 8.171 ; 8.171 ; 8.171 ;
; RD_n        ; D[5]        ; 7.375 ; 7.375 ; 7.375 ; 7.375 ;
; RD_n        ; D[6]        ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; RD_n        ; D[7]        ; 7.350 ; 7.350 ; 7.350 ; 7.350 ;
; RD_n        ; SRAM_OE_N   ; 5.796 ;       ;       ; 5.796 ;
; RD_n        ; U1OE_n      ; 6.086 ;       ;       ; 6.086 ;
; RESET_n     ; LEDG[7]     ;       ; 6.222 ; 6.222 ;       ;
; RESET_n     ; WAIT_n      ; 5.483 ; 5.483 ; 5.483 ; 5.483 ;
; SRAM_DQ[0]  ; D[0]        ; 6.435 ;       ;       ; 6.435 ;
; SRAM_DQ[1]  ; D[1]        ; 6.567 ;       ;       ; 6.567 ;
; SRAM_DQ[2]  ; D[2]        ; 6.779 ;       ;       ; 6.779 ;
; SRAM_DQ[3]  ; D[3]        ; 6.324 ;       ;       ; 6.324 ;
; SRAM_DQ[4]  ; D[4]        ; 6.896 ;       ;       ; 6.896 ;
; SRAM_DQ[5]  ; D[5]        ; 6.104 ;       ;       ; 6.104 ;
; SRAM_DQ[6]  ; D[6]        ; 5.897 ;       ;       ; 5.897 ;
; SRAM_DQ[7]  ; D[7]        ; 5.832 ;       ;       ; 5.832 ;
; SRAM_DQ[8]  ; D[0]        ; 6.386 ;       ;       ; 6.386 ;
; SRAM_DQ[9]  ; D[1]        ; 6.583 ;       ;       ; 6.583 ;
; SRAM_DQ[10] ; D[2]        ; 6.661 ;       ;       ; 6.661 ;
; SRAM_DQ[11] ; D[3]        ; 6.369 ;       ;       ; 6.369 ;
; SRAM_DQ[12] ; D[4]        ; 6.800 ;       ;       ; 6.800 ;
; SRAM_DQ[13] ; D[5]        ; 6.060 ;       ;       ; 6.060 ;
; SRAM_DQ[14] ; D[6]        ; 5.996 ;       ;       ; 5.996 ;
; SRAM_DQ[15] ; D[7]        ; 6.276 ;       ;       ; 6.276 ;
; SW[9]       ; D[0]        ; 5.508 ; 5.508 ; 5.508 ; 5.508 ;
; SW[9]       ; D[1]        ; 5.690 ; 5.690 ; 5.690 ; 5.690 ;
; SW[9]       ; D[2]        ; 5.878 ; 5.878 ; 5.878 ; 5.878 ;
; SW[9]       ; D[3]        ; 5.534 ; 5.534 ; 5.534 ; 5.534 ;
; SW[9]       ; D[4]        ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; SW[9]       ; D[5]        ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; SW[9]       ; D[6]        ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; SW[9]       ; D[7]        ; 5.270 ; 5.270 ; 5.270 ; 5.270 ;
; SW[9]       ; LEDG[3]     ;       ; 5.001 ; 5.001 ;       ;
; SW[9]       ; LEDG[4]     ;       ; 5.016 ; 5.016 ;       ;
; SW[9]       ; LEDG[5]     ;       ; 5.095 ; 5.095 ;       ;
; SW[9]       ; LEDG[6]     ;       ; 5.020 ; 5.020 ;       ;
; SW[9]       ; SRAM_CE_N   ;       ; 4.922 ; 4.922 ;       ;
; SW[9]       ; U1OE_n      ;       ; 3.754 ; 3.754 ;       ;
; WR_n        ; LEDR[8]     ;       ; 6.079 ; 6.079 ;       ;
; WR_n        ; SRAM_DQ[0]  ; 6.254 ; 6.254 ; 6.254 ; 6.254 ;
; WR_n        ; SRAM_DQ[1]  ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; WR_n        ; SRAM_DQ[2]  ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; WR_n        ; SRAM_DQ[3]  ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; WR_n        ; SRAM_DQ[4]  ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; WR_n        ; SRAM_DQ[5]  ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; WR_n        ; SRAM_DQ[6]  ; 5.897 ; 5.897 ; 5.897 ; 5.897 ;
; WR_n        ; SRAM_DQ[7]  ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; WR_n        ; SRAM_DQ[8]  ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[9]  ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[10] ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; WR_n        ; SRAM_DQ[11] ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; WR_n        ; SRAM_DQ[12] ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; WR_n        ; SRAM_DQ[13] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; WR_n        ; SRAM_DQ[14] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; WR_n        ; SRAM_DQ[15] ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; WR_n        ; SRAM_WE_N   ; 5.446 ;       ;       ; 5.446 ;
; WR_n        ; U1OE_n      ; 5.516 ;       ;       ; 5.516 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n    ;       ; 6.595 ; 6.595 ;       ;
; A[1]        ; LEDG[1]     ; 7.108 ;       ;       ; 7.108 ;
; A[1]        ; LEDG[3]     ; 7.823 ;       ;       ; 7.823 ;
; A[1]        ; LEDG[4]     ; 7.838 ;       ;       ; 7.838 ;
; A[1]        ; LEDG[5]     ; 7.918 ;       ;       ; 7.918 ;
; A[1]        ; LEDG[6]     ; 7.842 ;       ;       ; 7.842 ;
; A[1]        ; LEDR[8]     ; 7.363 ;       ;       ; 7.363 ;
; A[1]        ; U1OE_n      ;       ; 6.923 ; 6.923 ;       ;
; A[2]        ; BUSDIR_n    ;       ; 6.482 ; 6.482 ;       ;
; A[2]        ; LEDG[1]     ; 6.995 ;       ;       ; 6.995 ;
; A[2]        ; LEDG[3]     ; 7.710 ;       ;       ; 7.710 ;
; A[2]        ; LEDG[4]     ; 7.725 ;       ;       ; 7.725 ;
; A[2]        ; LEDG[5]     ; 7.805 ;       ;       ; 7.805 ;
; A[2]        ; LEDG[6]     ; 7.729 ;       ;       ; 7.729 ;
; A[2]        ; LEDR[8]     ; 7.250 ;       ;       ; 7.250 ;
; A[2]        ; U1OE_n      ;       ; 6.810 ; 6.810 ;       ;
; A[3]        ; BUSDIR_n    ;       ; 6.438 ; 6.438 ;       ;
; A[3]        ; LEDG[1]     ; 6.951 ;       ;       ; 6.951 ;
; A[3]        ; LEDG[3]     ; 7.666 ;       ;       ; 7.666 ;
; A[3]        ; LEDG[4]     ; 7.681 ;       ;       ; 7.681 ;
; A[3]        ; LEDG[5]     ; 7.761 ;       ;       ; 7.761 ;
; A[3]        ; LEDG[6]     ; 7.685 ;       ;       ; 7.685 ;
; A[3]        ; LEDR[8]     ; 7.206 ;       ;       ; 7.206 ;
; A[3]        ; U1OE_n      ;       ; 6.766 ; 6.766 ;       ;
; A[4]        ; BUSDIR_n    ; 6.434 ;       ;       ; 6.434 ;
; A[4]        ; LEDG[1]     ; 6.712 ;       ;       ; 6.712 ;
; A[4]        ; LEDG[3]     ; 7.427 ;       ;       ; 7.427 ;
; A[4]        ; LEDG[4]     ; 7.442 ;       ;       ; 7.442 ;
; A[4]        ; LEDG[5]     ; 7.522 ;       ;       ; 7.522 ;
; A[4]        ; LEDG[6]     ; 7.446 ;       ;       ; 7.446 ;
; A[4]        ; LEDR[8]     ;       ; 7.202 ; 7.202 ;       ;
; A[4]        ; U1OE_n      ; 6.762 ;       ;       ; 6.762 ;
; A[5]        ; BUSDIR_n    ; 6.168 ;       ;       ; 6.168 ;
; A[5]        ; LEDG[1]     ; 6.732 ;       ;       ; 6.732 ;
; A[5]        ; LEDG[3]     ; 7.447 ;       ;       ; 7.447 ;
; A[5]        ; LEDG[4]     ; 7.462 ;       ;       ; 7.462 ;
; A[5]        ; LEDG[5]     ; 7.542 ;       ;       ; 7.542 ;
; A[5]        ; LEDG[6]     ; 7.466 ;       ;       ; 7.466 ;
; A[5]        ; LEDR[8]     ;       ; 6.936 ; 6.936 ;       ;
; A[5]        ; U1OE_n      ; 6.496 ;       ;       ; 6.496 ;
; A[6]        ; BUSDIR_n    ; 6.260 ;       ;       ; 6.260 ;
; A[6]        ; LEDG[1]     ; 6.669 ;       ;       ; 6.669 ;
; A[6]        ; LEDG[3]     ; 7.384 ;       ;       ; 7.384 ;
; A[6]        ; LEDG[4]     ; 7.399 ;       ;       ; 7.399 ;
; A[6]        ; LEDG[5]     ; 7.479 ;       ;       ; 7.479 ;
; A[6]        ; LEDG[6]     ; 7.403 ;       ;       ; 7.403 ;
; A[6]        ; LEDR[8]     ;       ; 7.028 ; 7.028 ;       ;
; A[6]        ; U1OE_n      ; 6.588 ;       ;       ; 6.588 ;
; A[7]        ; BUSDIR_n    ;       ; 6.547 ; 6.547 ;       ;
; A[7]        ; LEDG[1]     ; 7.060 ;       ;       ; 7.060 ;
; A[7]        ; LEDG[3]     ; 7.775 ;       ;       ; 7.775 ;
; A[7]        ; LEDG[4]     ; 7.790 ;       ;       ; 7.790 ;
; A[7]        ; LEDG[5]     ; 7.870 ;       ;       ; 7.870 ;
; A[7]        ; LEDG[6]     ; 7.794 ;       ;       ; 7.794 ;
; A[7]        ; LEDR[8]     ; 7.315 ;       ;       ; 7.315 ;
; A[7]        ; U1OE_n      ;       ; 6.875 ; 6.875 ;       ;
; A[8]        ; LEDG[1]     ; 6.362 ;       ;       ; 6.362 ;
; A[8]        ; LEDG[3]     ; 7.077 ;       ;       ; 7.077 ;
; A[8]        ; LEDG[4]     ; 7.092 ;       ;       ; 7.092 ;
; A[8]        ; LEDG[5]     ; 7.172 ;       ;       ; 7.172 ;
; A[8]        ; LEDG[6]     ; 7.096 ;       ;       ; 7.096 ;
; A[9]        ; LEDG[1]     ; 6.644 ;       ;       ; 6.644 ;
; A[9]        ; LEDG[3]     ; 7.359 ;       ;       ; 7.359 ;
; A[9]        ; LEDG[4]     ; 7.374 ;       ;       ; 7.374 ;
; A[9]        ; LEDG[5]     ; 7.454 ;       ;       ; 7.454 ;
; A[9]        ; LEDG[6]     ; 7.378 ;       ;       ; 7.378 ;
; A[10]       ; LEDG[1]     ; 6.528 ;       ;       ; 6.528 ;
; A[10]       ; LEDG[3]     ; 7.243 ;       ;       ; 7.243 ;
; A[10]       ; LEDG[4]     ; 7.258 ;       ;       ; 7.258 ;
; A[10]       ; LEDG[5]     ; 7.338 ;       ;       ; 7.338 ;
; A[10]       ; LEDG[6]     ; 7.262 ;       ;       ; 7.262 ;
; A[11]       ; LEDG[1]     ; 6.563 ;       ;       ; 6.563 ;
; A[11]       ; LEDG[3]     ; 7.278 ;       ;       ; 7.278 ;
; A[11]       ; LEDG[4]     ; 7.293 ;       ;       ; 7.293 ;
; A[11]       ; LEDG[5]     ; 7.373 ;       ;       ; 7.373 ;
; A[11]       ; LEDG[6]     ; 7.297 ;       ;       ; 7.297 ;
; A[12]       ; LEDG[1]     ; 6.448 ;       ;       ; 6.448 ;
; A[12]       ; LEDG[3]     ; 7.163 ;       ;       ; 7.163 ;
; A[12]       ; LEDG[4]     ; 7.178 ;       ;       ; 7.178 ;
; A[12]       ; LEDG[5]     ; 7.258 ;       ;       ; 7.258 ;
; A[12]       ; LEDG[6]     ; 7.182 ;       ;       ; 7.182 ;
; A[13]       ; LEDG[1]     ; 6.816 ;       ;       ; 6.816 ;
; A[13]       ; LEDG[3]     ; 7.531 ;       ;       ; 7.531 ;
; A[13]       ; LEDG[4]     ; 7.546 ;       ;       ; 7.546 ;
; A[13]       ; LEDG[5]     ; 7.626 ;       ;       ; 7.626 ;
; A[13]       ; LEDG[6]     ; 7.550 ;       ;       ; 7.550 ;
; A[15]       ; LEDG[1]     ; 6.492 ;       ;       ; 6.492 ;
; A[15]       ; LEDG[3]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; A[15]       ; LEDG[4]     ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; A[15]       ; LEDG[5]     ; 6.467 ; 6.467 ; 6.467 ; 6.467 ;
; A[15]       ; LEDG[6]     ; 6.411 ; 6.411 ; 6.411 ; 6.411 ;
; D[0]        ; SRAM_DQ[0]  ; 5.781 ;       ;       ; 5.781 ;
; D[0]        ; SRAM_DQ[8]  ; 5.755 ;       ;       ; 5.755 ;
; D[1]        ; SRAM_DQ[1]  ; 5.995 ;       ;       ; 5.995 ;
; D[1]        ; SRAM_DQ[9]  ; 5.981 ;       ;       ; 5.981 ;
; D[2]        ; SRAM_DQ[2]  ; 6.166 ;       ;       ; 6.166 ;
; D[2]        ; SRAM_DQ[10] ; 5.945 ;       ;       ; 5.945 ;
; D[3]        ; SRAM_DQ[3]  ; 5.661 ;       ;       ; 5.661 ;
; D[3]        ; SRAM_DQ[11] ; 5.713 ;       ;       ; 5.713 ;
; D[4]        ; SRAM_DQ[4]  ; 5.669 ;       ;       ; 5.669 ;
; D[4]        ; SRAM_DQ[12] ; 5.609 ;       ;       ; 5.609 ;
; D[5]        ; SRAM_DQ[5]  ; 5.575 ;       ;       ; 5.575 ;
; D[5]        ; SRAM_DQ[13] ; 5.560 ;       ;       ; 5.560 ;
; D[6]        ; SRAM_DQ[6]  ; 5.486 ;       ;       ; 5.486 ;
; D[6]        ; SRAM_DQ[14] ; 5.491 ;       ;       ; 5.491 ;
; D[7]        ; SRAM_DQ[7]  ; 5.432 ;       ;       ; 5.432 ;
; D[7]        ; SRAM_DQ[15] ; 5.427 ;       ;       ; 5.427 ;
; IORQ_n      ; BUSDIR_n    ; 5.571 ;       ;       ; 5.571 ;
; IORQ_n      ; LEDR[8]     ;       ; 6.339 ; 6.339 ;       ;
; IORQ_n      ; U1OE_n      ; 5.899 ;       ;       ; 5.899 ;
; KEY[0]      ; LEDG[7]     ;       ; 6.729 ; 6.729 ;       ;
; KEY[0]      ; WAIT_n      ; 5.990 ; 5.990 ; 5.990 ; 5.990 ;
; M1_n        ; BUSDIR_n    ;       ; 5.662 ; 5.662 ;       ;
; M1_n        ; LEDR[8]     ; 6.430 ;       ;       ; 6.430 ;
; M1_n        ; U1OE_n      ;       ; 5.990 ; 5.990 ;       ;
; RD_n        ; BUSDIR_n    ; 5.657 ;       ;       ; 5.657 ;
; RD_n        ; D[0]        ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; RD_n        ; D[1]        ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; RD_n        ; D[2]        ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; RD_n        ; D[3]        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; RD_n        ; D[4]        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; RD_n        ; D[5]        ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; RD_n        ; D[6]        ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; RD_n        ; D[7]        ; 6.056 ; 6.056 ; 6.056 ; 6.056 ;
; RD_n        ; SRAM_OE_N   ; 5.796 ;       ;       ; 5.796 ;
; RD_n        ; U1OE_n      ; 6.086 ;       ;       ; 6.086 ;
; RESET_n     ; LEDG[7]     ;       ; 6.222 ; 6.222 ;       ;
; RESET_n     ; WAIT_n      ; 5.483 ; 5.483 ; 5.483 ; 5.483 ;
; SRAM_DQ[0]  ; D[0]        ; 6.435 ;       ;       ; 6.435 ;
; SRAM_DQ[1]  ; D[1]        ; 6.567 ;       ;       ; 6.567 ;
; SRAM_DQ[2]  ; D[2]        ; 6.779 ;       ;       ; 6.779 ;
; SRAM_DQ[3]  ; D[3]        ; 6.324 ;       ;       ; 6.324 ;
; SRAM_DQ[4]  ; D[4]        ; 6.896 ;       ;       ; 6.896 ;
; SRAM_DQ[5]  ; D[5]        ; 6.104 ;       ;       ; 6.104 ;
; SRAM_DQ[6]  ; D[6]        ; 5.897 ;       ;       ; 5.897 ;
; SRAM_DQ[7]  ; D[7]        ; 5.832 ;       ;       ; 5.832 ;
; SRAM_DQ[8]  ; D[0]        ; 6.386 ;       ;       ; 6.386 ;
; SRAM_DQ[9]  ; D[1]        ; 6.583 ;       ;       ; 6.583 ;
; SRAM_DQ[10] ; D[2]        ; 6.661 ;       ;       ; 6.661 ;
; SRAM_DQ[11] ; D[3]        ; 6.369 ;       ;       ; 6.369 ;
; SRAM_DQ[12] ; D[4]        ; 6.800 ;       ;       ; 6.800 ;
; SRAM_DQ[13] ; D[5]        ; 6.060 ;       ;       ; 6.060 ;
; SRAM_DQ[14] ; D[6]        ; 5.996 ;       ;       ; 5.996 ;
; SRAM_DQ[15] ; D[7]        ; 6.276 ;       ;       ; 6.276 ;
; SW[9]       ; D[0]        ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW[9]       ; D[1]        ; 4.067 ; 4.067 ; 4.067 ; 4.067 ;
; SW[9]       ; D[2]        ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[9]       ; D[3]        ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[9]       ; D[4]        ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[9]       ; D[5]        ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; SW[9]       ; D[6]        ; 3.993 ; 3.993 ; 3.993 ; 3.993 ;
; SW[9]       ; D[7]        ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; SW[9]       ; LEDG[3]     ;       ; 5.001 ; 5.001 ;       ;
; SW[9]       ; LEDG[4]     ;       ; 5.016 ; 5.016 ;       ;
; SW[9]       ; LEDG[5]     ;       ; 5.095 ; 5.095 ;       ;
; SW[9]       ; LEDG[6]     ;       ; 5.020 ; 5.020 ;       ;
; SW[9]       ; SRAM_CE_N   ;       ; 4.922 ; 4.922 ;       ;
; SW[9]       ; U1OE_n      ;       ; 3.754 ; 3.754 ;       ;
; WR_n        ; LEDR[8]     ;       ; 6.079 ; 6.079 ;       ;
; WR_n        ; SRAM_DQ[0]  ; 6.254 ; 6.254 ; 6.254 ; 6.254 ;
; WR_n        ; SRAM_DQ[1]  ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; WR_n        ; SRAM_DQ[2]  ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; WR_n        ; SRAM_DQ[3]  ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; WR_n        ; SRAM_DQ[4]  ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; WR_n        ; SRAM_DQ[5]  ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; WR_n        ; SRAM_DQ[6]  ; 5.897 ; 5.897 ; 5.897 ; 5.897 ;
; WR_n        ; SRAM_DQ[7]  ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; WR_n        ; SRAM_DQ[8]  ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[9]  ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[10] ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; WR_n        ; SRAM_DQ[11] ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; WR_n        ; SRAM_DQ[12] ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; WR_n        ; SRAM_DQ[13] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; WR_n        ; SRAM_DQ[14] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; WR_n        ; SRAM_DQ[15] ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; WR_n        ; SRAM_WE_N   ; 5.446 ;       ;       ; 5.446 ;
; WR_n        ; U1OE_n      ; 5.516 ;       ;       ; 5.516 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 5.458 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.815 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.825 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.712 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.722 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.605 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.605 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.458 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.468 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.674 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.674 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.766 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.664 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.610 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.776 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.776 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.766 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 6.455 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 6.812 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 6.822 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 6.709 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 6.719 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 6.602 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 6.602 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 6.455 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 6.465 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 6.703 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 6.703 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 6.795 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 6.693 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 6.639 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 6.805 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 6.805 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 6.795 ;      ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 5.891 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.891 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950 ;      ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 5.458 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.815 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.825 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.712 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.722 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.605 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.605 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.458 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.468 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.674 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.674 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.766 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.664 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.610 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.776 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.776 ;      ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.766 ;      ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 6.455 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 6.812 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 6.822 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 6.709 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 6.719 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 6.602 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 6.602 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 6.455 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 6.465 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 6.703 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 6.703 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 6.795 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 6.693 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 6.639 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 6.805 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 6.805 ;      ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 6.795 ;      ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 5.891 ;      ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081 ;      ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041 ;      ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891 ;      ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910 ;      ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910 ;      ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991 ;      ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967 ;      ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950 ;      ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.891 ;      ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081 ;      ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041 ;      ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891 ;      ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910 ;      ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910 ;      ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991 ;      ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967 ;      ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950 ;      ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 5.458     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.815     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.825     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.712     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.722     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.605     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.605     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.458     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.468     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.674     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.674     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.766     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.664     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.610     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.776     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.776     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.766     ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 6.455     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 6.812     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 6.822     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 6.709     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 6.719     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 6.602     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 6.602     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 6.455     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 6.465     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 6.703     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 6.703     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 6.795     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 6.693     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 6.639     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 6.805     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 6.805     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 6.795     ;           ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 5.891     ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081     ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041     ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891     ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910     ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910     ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991     ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967     ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950     ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.891     ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081     ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041     ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891     ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910     ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910     ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991     ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967     ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950     ;           ; Fall       ; SLTSL_n         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; A[0]       ; 5.458     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[0]  ; A[0]       ; 5.815     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[1]  ; A[0]       ; 5.825     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[2]  ; A[0]       ; 5.712     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[3]  ; A[0]       ; 5.722     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[4]  ; A[0]       ; 5.605     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[5]  ; A[0]       ; 5.605     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[6]  ; A[0]       ; 5.458     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[7]  ; A[0]       ; 5.468     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[8]  ; A[0]       ; 5.674     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[9]  ; A[0]       ; 5.674     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[10] ; A[0]       ; 5.766     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[11] ; A[0]       ; 5.664     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[12] ; A[0]       ; 5.610     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[13] ; A[0]       ; 5.776     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[14] ; A[0]       ; 5.776     ;           ; Rise       ; A[0]            ;
;  SRAM_DQ[15] ; A[0]       ; 5.766     ;           ; Rise       ; A[0]            ;
; SRAM_DQ[*]   ; A[14]      ; 6.455     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[0]  ; A[14]      ; 6.812     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[1]  ; A[14]      ; 6.822     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[2]  ; A[14]      ; 6.709     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[3]  ; A[14]      ; 6.719     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[4]  ; A[14]      ; 6.602     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[5]  ; A[14]      ; 6.602     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[6]  ; A[14]      ; 6.455     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[7]  ; A[14]      ; 6.465     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[8]  ; A[14]      ; 6.703     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[9]  ; A[14]      ; 6.703     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[10] ; A[14]      ; 6.795     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[11] ; A[14]      ; 6.693     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[12] ; A[14]      ; 6.639     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[13] ; A[14]      ; 6.805     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[14] ; A[14]      ; 6.805     ;           ; Rise       ; A[14]           ;
;  SRAM_DQ[15] ; A[14]      ; 6.795     ;           ; Rise       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 5.891     ;           ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081     ;           ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041     ;           ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891     ;           ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910     ;           ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910     ;           ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991     ;           ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967     ;           ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950     ;           ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 5.891     ;           ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 6.081     ;           ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 6.041     ;           ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 5.891     ;           ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 5.910     ;           ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 5.910     ;           ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 5.991     ;           ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 5.967     ;           ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 5.950     ;           ; Fall       ; SLTSL_n         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -5.608  ; -0.946  ; 0.302    ; -0.053  ; -1.469              ;
;  A[0]            ; N/A     ; N/A     ; 0.302    ; -0.053  ; -1.469              ;
;  A[14]           ; -5.608  ; -0.946  ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -0.232  ; -0.494  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -35.469 ; -14.271 ; 0.0      ; -0.053  ; -64.285             ;
;  A[0]            ; N/A     ; N/A     ; 0.000    ; -0.053  ; -12.467             ;
;  A[14]           ; -32.107 ; -3.299  ; N/A      ; N/A     ; -11.245             ;
;  SLTSL_n         ; -3.362  ; -10.972 ; N/A      ; N/A     ; -40.573             ;
+------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; 1.096  ; 1.096  ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.952  ; 0.952  ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 0.794  ; 0.794  ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.876  ; 0.876  ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.014  ; 1.014  ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.096  ; 1.096  ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 0.508  ; 0.508  ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 0.476  ; 0.476  ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 0.320  ; 0.320  ; Fall       ; A[0]            ;
; A[*]      ; A[14]      ; 7.397  ; 7.397  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; -0.141 ; -0.141 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 2.461  ; 2.461  ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 2.124  ; 2.124  ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 2.149  ; 2.149  ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 2.135  ; 2.135  ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 2.022  ; 2.022  ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 2.701  ; 2.701  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 2.604  ; 2.604  ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 1.907  ; 1.907  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 2.090  ; 2.090  ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 2.522  ; 2.522  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 2.498  ; 2.498  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 2.142  ; 2.142  ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 7.337  ; 7.337  ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 2.621  ; 2.621  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 7.397  ; 7.397  ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 0.669  ; 0.669  ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 0.525  ; 0.525  ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 0.423  ; 0.423  ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 0.466  ; 0.466  ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 0.587  ; 0.587  ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 0.669  ; 0.669  ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 0.314  ; 0.314  ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 0.291  ; 0.291  ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 0.174  ; 0.174  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 6.718  ; 6.718  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.732  ; 0.732  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 6.718  ; 6.718  ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 6.404  ; 6.404  ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 6.278  ; 6.278  ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 6.022  ; 6.022  ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 5.431  ; 5.431  ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 5.812  ; 5.812  ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 6.589  ; 6.589  ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 5.015  ; 5.015  ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 5.116  ; 5.116  ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 6.046  ; 6.046  ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 5.736  ; 5.736  ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 4.429  ; 4.429  ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 4.384  ; 4.384  ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.541  ; 0.541  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 3.670  ; 3.670  ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.434  ; 3.434  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.218  ; 3.218  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.434  ; 3.434  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 1.788  ; 1.788  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.413  ; 1.413  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.597  ; 1.597  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 2.274  ; 2.274  ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 0.441  ; 0.441  ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 0.324  ; 0.324  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; -0.040 ; -0.040 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.548 ; -0.548 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.449 ; -0.449 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.492 ; -0.492 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.566 ; -0.566 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.595 ; -0.595 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; -0.260 ; -0.260 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; -0.228 ; -0.228 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; -0.040 ; -0.040 ; Fall       ; A[0]            ;
; A[*]      ; A[14]      ; 0.946  ; 0.946  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.946  ; 0.946  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -0.932 ; -0.932 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -0.738 ; -0.738 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -0.825 ; -0.825 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -0.816 ; -0.816 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -0.747 ; -0.747 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -0.903 ; -0.903 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.010 ; -1.010 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -0.643 ; -0.643 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -0.716 ; -0.716 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -0.929 ; -0.929 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -0.914 ; -0.914 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -0.802 ; -0.802 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.489 ; -1.489 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.486  ; 0.486  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.095 ; -1.095 ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 0.387  ; 0.387  ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; -0.277 ; -0.277 ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; -0.119 ; -0.119 ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; -0.201 ; -0.201 ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; -0.339 ; -0.339 ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; -0.421 ; -0.421 ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 0.167  ; 0.167  ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 0.199  ; 0.199  ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 0.387  ; 0.387  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.494  ; 0.494  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.444  ; 0.444  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -2.696 ; -2.696 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -2.582 ; -2.582 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -2.515 ; -2.515 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -2.466 ; -2.466 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -2.200 ; -2.200 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -2.292 ; -2.292 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -2.647 ; -2.647 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -1.958 ; -1.958 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.988 ; -1.988 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -2.422 ; -2.422 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.303 ; -2.303 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.822 ; -1.822 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -1.393 ; -1.393 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.494  ; 0.494  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -1.305 ; -1.305 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.034  ; 0.034  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.552 ; -0.552 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.453 ; -0.453 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.496 ; -0.496 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.570 ; -0.570 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.599 ; -0.599 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.186 ; -0.186 ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; -0.154 ; -0.154 ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 0.034  ; 0.034  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.719  ; 7.719  ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 15.255 ; 15.255 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 13.045 ; 13.045 ; Rise       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 15.011 ; 15.011 ; Rise       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 15.021 ; 15.021 ; Rise       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 15.255 ; 15.255 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 15.023 ; 15.023 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 10.990 ; 10.990 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 9.668  ; 9.668  ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 10.990 ; 10.990 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.895  ; 8.895  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.719  ; 7.719  ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 15.255 ; 15.255 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 13.045 ; 13.045 ; Fall       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 15.011 ; 15.011 ; Fall       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 15.021 ; 15.021 ; Fall       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 15.255 ; 15.255 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 15.023 ; 15.023 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 9.668  ; 9.668  ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 9.668  ; 9.668  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.895  ; 8.895  ; Fall       ; A[0]            ;
; D[*]           ; A[14]      ; 17.564 ; 17.564 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 16.107 ; 16.107 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 16.249 ; 16.249 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 17.182 ; 17.182 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 16.166 ; 16.166 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 17.564 ; 17.564 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 15.618 ; 15.618 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 15.414 ; 15.414 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 15.623 ; 15.623 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 15.761 ; 15.761 ; Rise       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 13.551 ; 13.551 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 15.517 ; 15.517 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 15.527 ; 15.527 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 15.761 ; 15.761 ; Rise       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 15.529 ; 15.529 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 13.950 ; 13.950 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 13.100 ; 13.100 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 11.428 ; 11.428 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 13.237 ; 13.237 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 12.948 ; 12.948 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 10.757 ; 10.757 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 10.432 ; 10.432 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 11.984 ; 11.984 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 11.008 ; 11.008 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 11.348 ; 11.348 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 11.845 ; 11.845 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 11.921 ; 11.921 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 12.222 ; 12.222 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 11.682 ; 11.682 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 12.898 ; 12.898 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 12.459 ; 12.459 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 12.514 ; 12.514 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.181 ; 12.181 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 13.950 ; 13.950 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 12.872 ; 12.872 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 12.591 ; 12.591 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 13.551 ; 13.551 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 15.517 ; 15.517 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 15.527 ; 15.527 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 15.761 ; 15.761 ; Fall       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 15.529 ; 15.529 ; Fall       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 16.973 ; 16.973 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.492 ; 15.492 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.634 ; 15.634 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 16.583 ; 16.583 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 15.556 ; 15.556 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 16.973 ; 16.973 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.026 ; 15.026 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.820 ; 14.820 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.013 ; 15.013 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 14.008 ; 14.008 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 13.969 ; 13.969 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 14.008 ; 14.008 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 13.883 ; 13.883 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 13.992 ; 13.992 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 13.649 ; 13.649 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 13.661 ; 13.661 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 13.662 ; 13.662 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 14.130 ; 14.130 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 14.121 ; 14.121 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 13.744 ; 13.744 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 13.746 ; 13.746 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 13.755 ; 13.755 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 13.764 ; 13.764 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 14.130 ; 14.130 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 14.007 ; 14.007 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 13.759 ; 13.759 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 13.740 ; 13.740 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 13.724 ; 13.724 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 13.646 ; 13.646 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 13.759 ; 13.759 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 13.398 ; 13.398 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 13.389 ; 13.389 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 13.623 ; 13.623 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 13.737 ; 13.737 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 13.021 ; 13.021 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 13.196 ; 13.196 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 13.202 ; 13.202 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 13.737 ; 13.737 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 13.728 ; 13.728 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 13.365 ; 13.365 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 13.023 ; 13.023 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 14.500 ; 14.500 ; Rise       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 14.257 ; 14.257 ; Rise       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 14.268 ; 14.268 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 14.500 ; 14.500 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 14.270 ; 14.270 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 13.535 ; 13.535 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 12.461 ; 12.461 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 11.849 ; 11.849 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 13.135 ; 13.135 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 12.505 ; 12.505 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 13.153 ; 13.153 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 13.275 ; 13.275 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 13.144 ; 13.144 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 13.535 ; 13.535 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 13.642 ; 13.642 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 11.079 ; 11.079 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 16.973 ; 16.973 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 15.492 ; 15.492 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 15.634 ; 15.634 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 16.583 ; 16.583 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 15.556 ; 15.556 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 16.973 ; 16.973 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 15.026 ; 15.026 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 14.820 ; 14.820 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 15.013 ; 15.013 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 14.500 ; 14.500 ; Fall       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 14.257 ; 14.257 ; Fall       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 14.268 ; 14.268 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 14.500 ; 14.500 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 14.270 ; 14.270 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 13.642 ; 13.642 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 11.079 ; 11.079 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.524 ; 3.524 ; Rise       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 6.457 ; 6.457 ; Rise       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 6.457 ; 6.457 ; Rise       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 7.172 ; 7.172 ; Rise       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 7.187 ; 7.187 ; Rise       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 7.267 ; 7.267 ; Rise       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 7.191 ; 7.191 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 4.292 ; 4.292 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 4.292 ; 4.292 ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 5.000 ; 5.000 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.852 ; 3.852 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.524 ; 3.524 ; Fall       ; A[0]            ;
; LEDG[*]        ; A[0]       ; 5.692 ; 5.692 ; Fall       ; A[0]            ;
;  LEDG[1]       ; A[0]       ; 6.457 ; 6.457 ; Fall       ; A[0]            ;
;  LEDG[3]       ; A[0]       ; 5.692 ; 5.692 ; Fall       ; A[0]            ;
;  LEDG[4]       ; A[0]       ; 5.726 ; 5.726 ; Fall       ; A[0]            ;
;  LEDG[5]       ; A[0]       ; 5.786 ; 5.786 ; Fall       ; A[0]            ;
;  LEDG[6]       ; A[0]       ; 5.730 ; 5.730 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 4.292 ; 4.292 ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 4.292 ; 4.292 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.852 ; 3.852 ; Fall       ; A[0]            ;
; D[*]           ; A[14]      ; 7.115 ; 7.115 ; Rise       ; A[14]           ;
;  D[0]          ; A[14]      ; 7.388 ; 7.388 ; Rise       ; A[14]           ;
;  D[1]          ; A[14]      ; 7.568 ; 7.568 ; Rise       ; A[14]           ;
;  D[2]          ; A[14]      ; 7.770 ; 7.770 ; Rise       ; A[14]           ;
;  D[3]          ; A[14]      ; 7.410 ; 7.410 ; Rise       ; A[14]           ;
;  D[4]          ; A[14]      ; 7.975 ; 7.975 ; Rise       ; A[14]           ;
;  D[5]          ; A[14]      ; 7.181 ; 7.181 ; Rise       ; A[14]           ;
;  D[6]          ; A[14]      ; 7.115 ; 7.115 ; Rise       ; A[14]           ;
;  D[7]          ; A[14]      ; 7.146 ; 7.146 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 6.098 ; 6.098 ; Rise       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 6.621 ; 6.621 ; Rise       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 6.098 ; 6.098 ; Rise       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 6.120 ; 6.120 ; Rise       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 6.192 ; 6.192 ; Rise       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 6.126 ; 6.126 ; Rise       ; A[14]           ;
; SRAM_ADDR[*]   ; A[14]      ; 5.103 ; 5.103 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.229 ; 6.229 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 5.616 ; 5.616 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 6.303 ; 6.303 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 6.114 ; 6.114 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 5.288 ; 5.288 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 5.103 ; 5.103 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 5.770 ; 5.770 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 5.388 ; 5.388 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 5.563 ; 5.563 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 5.717 ; 5.717 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 5.769 ; 5.769 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 5.843 ; 5.843 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 5.715 ; 5.715 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 6.133 ; 6.133 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.978 ; 5.978 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.977 ; 5.977 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.885 ; 5.885 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 6.619 ; 6.619 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 6.096 ; 6.096 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 5.987 ; 5.987 ; Rise       ; A[14]           ;
; LEDG[*]        ; A[14]      ; 5.838 ; 5.838 ; Fall       ; A[14]           ;
;  LEDG[1]       ; A[14]      ; 6.621 ; 6.621 ; Fall       ; A[14]           ;
;  LEDG[3]       ; A[14]      ; 5.838 ; 5.838 ; Fall       ; A[14]           ;
;  LEDG[4]       ; A[14]      ; 5.872 ; 5.872 ; Fall       ; A[14]           ;
;  LEDG[5]       ; A[14]      ; 5.932 ; 5.932 ; Fall       ; A[14]           ;
;  LEDG[6]       ; A[14]      ; 5.876 ; 5.876 ; Fall       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 7.202 ; 7.202 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.482 ; 7.482 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.664 ; 7.664 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.852 ; 7.852 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.508 ; 7.508 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 8.065 ; 8.065 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.269 ; 7.269 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.202 ; 7.202 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.244 ; 7.244 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 5.874 ; 5.874 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 5.976 ; 5.976 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.010 ; 6.010 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 5.952 ; 5.952 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 5.999 ; 5.999 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 5.874 ; 5.874 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 5.880 ; 5.880 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 5.880 ; 5.880 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 5.789 ; 5.789 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 5.963 ; 5.963 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 5.795 ; 5.795 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 5.789 ; 5.789 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 5.809 ; 5.809 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 5.815 ; 5.815 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 5.960 ; 5.960 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 5.914 ; 5.914 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 5.860 ; 5.860 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 5.995 ; 5.995 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 5.981 ; 5.981 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 5.976 ; 5.976 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.018 ; 6.018 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 5.870 ; 5.870 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 5.860 ; 5.860 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 5.941 ; 5.941 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 5.983 ; 5.983 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 5.983 ; 5.983 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.119 ; 6.119 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.120 ; 6.120 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.263 ; 6.263 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.123 ; 6.123 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 5.990 ; 5.990 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.688 ; 5.688 ; Rise       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 5.688 ; 5.688 ; Rise       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 5.722 ; 5.722 ; Rise       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 5.782 ; 5.782 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.726 ; 5.726 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 5.728 ; 5.728 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 5.957 ; 5.957 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 5.728 ; 5.728 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 6.238 ; 6.238 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 6.027 ; 6.027 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 6.347 ; 6.347 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 6.232 ; 6.232 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 6.601 ; 6.601 ; Rise       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.760 ; 6.760 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.592 ; 5.592 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 7.202 ; 7.202 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 7.482 ; 7.482 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 7.664 ; 7.664 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 7.852 ; 7.852 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 7.508 ; 7.508 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 8.065 ; 8.065 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 7.269 ; 7.269 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 7.202 ; 7.202 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 7.244 ; 7.244 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 6.839 ; 6.839 ; Fall       ; SLTSL_n         ;
;  LEDG[3]       ; SLTSL_n    ; 6.839 ; 6.839 ; Fall       ; SLTSL_n         ;
;  LEDG[4]       ; SLTSL_n    ; 6.854 ; 6.854 ; Fall       ; SLTSL_n         ;
;  LEDG[5]       ; SLTSL_n    ; 6.933 ; 6.933 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 6.858 ; 6.858 ; Fall       ; SLTSL_n         ;
; SRAM_CE_N      ; SLTSL_n    ; 6.760 ; 6.760 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 5.592 ; 5.592 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; A[1]        ; BUSDIR_n    ;        ; 13.565 ; 13.565 ;        ;
; A[1]        ; LEDG[1]     ; 14.671 ;        ;        ; 14.671 ;
; A[1]        ; LEDG[3]     ; 16.637 ;        ;        ; 16.637 ;
; A[1]        ; LEDG[4]     ; 16.647 ;        ;        ; 16.647 ;
; A[1]        ; LEDG[5]     ; 16.881 ;        ;        ; 16.881 ;
; A[1]        ; LEDG[6]     ; 16.649 ;        ;        ; 16.649 ;
; A[1]        ; LEDR[8]     ; 15.514 ;        ;        ; 15.514 ;
; A[1]        ; U1OE_n      ;        ; 14.741 ; 14.741 ;        ;
; A[2]        ; BUSDIR_n    ;        ; 13.269 ; 13.269 ;        ;
; A[2]        ; LEDG[1]     ; 14.375 ;        ;        ; 14.375 ;
; A[2]        ; LEDG[3]     ; 16.341 ;        ;        ; 16.341 ;
; A[2]        ; LEDG[4]     ; 16.351 ;        ;        ; 16.351 ;
; A[2]        ; LEDG[5]     ; 16.585 ;        ;        ; 16.585 ;
; A[2]        ; LEDG[6]     ; 16.353 ;        ;        ; 16.353 ;
; A[2]        ; LEDR[8]     ; 15.218 ;        ;        ; 15.218 ;
; A[2]        ; U1OE_n      ;        ; 14.445 ; 14.445 ;        ;
; A[3]        ; BUSDIR_n    ;        ; 13.085 ; 13.085 ;        ;
; A[3]        ; LEDG[1]     ; 14.191 ;        ;        ; 14.191 ;
; A[3]        ; LEDG[3]     ; 16.157 ;        ;        ; 16.157 ;
; A[3]        ; LEDG[4]     ; 16.167 ;        ;        ; 16.167 ;
; A[3]        ; LEDG[5]     ; 16.401 ;        ;        ; 16.401 ;
; A[3]        ; LEDG[6]     ; 16.169 ;        ;        ; 16.169 ;
; A[3]        ; LEDR[8]     ; 15.034 ;        ;        ; 15.034 ;
; A[3]        ; U1OE_n      ;        ; 14.261 ; 14.261 ;        ;
; A[4]        ; BUSDIR_n    ; 13.009 ;        ;        ; 13.009 ;
; A[4]        ; LEDG[1]     ; 13.571 ;        ;        ; 13.571 ;
; A[4]        ; LEDG[3]     ; 15.537 ;        ;        ; 15.537 ;
; A[4]        ; LEDG[4]     ; 15.547 ;        ;        ; 15.547 ;
; A[4]        ; LEDG[5]     ; 15.781 ;        ;        ; 15.781 ;
; A[4]        ; LEDG[6]     ; 15.549 ;        ;        ; 15.549 ;
; A[4]        ; LEDR[8]     ;        ; 14.958 ; 14.958 ;        ;
; A[4]        ; U1OE_n      ; 14.185 ;        ;        ; 14.185 ;
; A[5]        ; BUSDIR_n    ; 12.418 ;        ;        ; 12.418 ;
; A[5]        ; LEDG[1]     ; 13.663 ;        ;        ; 13.663 ;
; A[5]        ; LEDG[3]     ; 15.629 ;        ;        ; 15.629 ;
; A[5]        ; LEDG[4]     ; 15.639 ;        ;        ; 15.639 ;
; A[5]        ; LEDG[5]     ; 15.873 ;        ;        ; 15.873 ;
; A[5]        ; LEDG[6]     ; 15.641 ;        ;        ; 15.641 ;
; A[5]        ; LEDR[8]     ;        ; 14.367 ; 14.367 ;        ;
; A[5]        ; U1OE_n      ; 13.594 ;        ;        ; 13.594 ;
; A[6]        ; BUSDIR_n    ; 12.799 ;        ;        ; 12.799 ;
; A[6]        ; LEDG[1]     ; 13.682 ;        ;        ; 13.682 ;
; A[6]        ; LEDG[3]     ; 15.648 ;        ;        ; 15.648 ;
; A[6]        ; LEDG[4]     ; 15.658 ;        ;        ; 15.658 ;
; A[6]        ; LEDG[5]     ; 15.892 ;        ;        ; 15.892 ;
; A[6]        ; LEDG[6]     ; 15.660 ;        ;        ; 15.660 ;
; A[6]        ; LEDR[8]     ;        ; 14.748 ; 14.748 ;        ;
; A[6]        ; U1OE_n      ; 13.975 ;        ;        ; 13.975 ;
; A[7]        ; BUSDIR_n    ;        ; 13.397 ; 13.397 ;        ;
; A[7]        ; LEDG[1]     ; 14.503 ;        ;        ; 14.503 ;
; A[7]        ; LEDG[3]     ; 16.469 ;        ;        ; 16.469 ;
; A[7]        ; LEDG[4]     ; 16.479 ;        ;        ; 16.479 ;
; A[7]        ; LEDG[5]     ; 16.713 ;        ;        ; 16.713 ;
; A[7]        ; LEDG[6]     ; 16.481 ;        ;        ; 16.481 ;
; A[7]        ; LEDR[8]     ; 15.346 ;        ;        ; 15.346 ;
; A[7]        ; U1OE_n      ;        ; 14.573 ; 14.573 ;        ;
; A[8]        ; LEDG[1]     ; 12.925 ;        ;        ; 12.925 ;
; A[8]        ; LEDG[3]     ; 14.891 ;        ;        ; 14.891 ;
; A[8]        ; LEDG[4]     ; 14.901 ;        ;        ; 14.901 ;
; A[8]        ; LEDG[5]     ; 15.135 ;        ;        ; 15.135 ;
; A[8]        ; LEDG[6]     ; 14.903 ;        ;        ; 14.903 ;
; A[9]        ; LEDG[1]     ; 13.615 ;        ;        ; 13.615 ;
; A[9]        ; LEDG[3]     ; 15.581 ;        ;        ; 15.581 ;
; A[9]        ; LEDG[4]     ; 15.591 ;        ;        ; 15.591 ;
; A[9]        ; LEDG[5]     ; 15.825 ;        ;        ; 15.825 ;
; A[9]        ; LEDG[6]     ; 15.593 ;        ;        ; 15.593 ;
; A[10]       ; LEDG[1]     ; 13.233 ;        ;        ; 13.233 ;
; A[10]       ; LEDG[3]     ; 15.199 ;        ;        ; 15.199 ;
; A[10]       ; LEDG[4]     ; 15.209 ;        ;        ; 15.209 ;
; A[10]       ; LEDG[5]     ; 15.443 ;        ;        ; 15.443 ;
; A[10]       ; LEDG[6]     ; 15.211 ;        ;        ; 15.211 ;
; A[11]       ; LEDG[1]     ; 13.379 ;        ;        ; 13.379 ;
; A[11]       ; LEDG[3]     ; 15.345 ;        ;        ; 15.345 ;
; A[11]       ; LEDG[4]     ; 15.355 ;        ;        ; 15.355 ;
; A[11]       ; LEDG[5]     ; 15.589 ;        ;        ; 15.589 ;
; A[11]       ; LEDG[6]     ; 15.357 ;        ;        ; 15.357 ;
; A[12]       ; LEDG[1]     ; 13.015 ;        ;        ; 13.015 ;
; A[12]       ; LEDG[3]     ; 14.981 ;        ;        ; 14.981 ;
; A[12]       ; LEDG[4]     ; 14.991 ;        ;        ; 14.991 ;
; A[12]       ; LEDG[5]     ; 15.225 ;        ;        ; 15.225 ;
; A[12]       ; LEDG[6]     ; 14.993 ;        ;        ; 14.993 ;
; A[13]       ; LEDG[1]     ; 13.987 ;        ;        ; 13.987 ;
; A[13]       ; LEDG[3]     ; 15.953 ;        ;        ; 15.953 ;
; A[13]       ; LEDG[4]     ; 15.963 ;        ;        ; 15.963 ;
; A[13]       ; LEDG[5]     ; 16.197 ;        ;        ; 16.197 ;
; A[13]       ; LEDG[6]     ; 15.965 ;        ;        ; 15.965 ;
; A[15]       ; LEDG[1]     ; 13.273 ;        ;        ; 13.273 ;
; A[15]       ; LEDG[3]     ; 15.239 ; 13.609 ; 13.609 ; 15.239 ;
; A[15]       ; LEDG[4]     ; 15.249 ; 13.618 ; 13.618 ; 15.249 ;
; A[15]       ; LEDG[5]     ; 15.483 ; 13.893 ; 13.893 ; 15.483 ;
; A[15]       ; LEDG[6]     ; 15.251 ; 13.664 ; 13.664 ; 15.251 ;
; D[0]        ; SRAM_DQ[0]  ; 10.986 ;        ;        ; 10.986 ;
; D[0]        ; SRAM_DQ[8]  ; 10.959 ;        ;        ; 10.959 ;
; D[1]        ; SRAM_DQ[1]  ; 11.504 ;        ;        ; 11.504 ;
; D[1]        ; SRAM_DQ[9]  ; 11.503 ;        ;        ; 11.503 ;
; D[2]        ; SRAM_DQ[2]  ; 12.029 ;        ;        ; 12.029 ;
; D[2]        ; SRAM_DQ[10] ; 11.441 ;        ;        ; 11.441 ;
; D[3]        ; SRAM_DQ[3]  ; 10.681 ;        ;        ; 10.681 ;
; D[3]        ; SRAM_DQ[11] ; 10.906 ;        ;        ; 10.906 ;
; D[4]        ; SRAM_DQ[4]  ; 10.819 ;        ;        ; 10.819 ;
; D[4]        ; SRAM_DQ[12] ; 10.599 ;        ;        ; 10.599 ;
; D[5]        ; SRAM_DQ[5]  ; 10.547 ;        ;        ; 10.547 ;
; D[5]        ; SRAM_DQ[13] ; 10.532 ;        ;        ; 10.532 ;
; D[6]        ; SRAM_DQ[6]  ; 10.434 ;        ;        ; 10.434 ;
; D[6]        ; SRAM_DQ[14] ; 10.441 ;        ;        ; 10.441 ;
; D[7]        ; SRAM_DQ[7]  ; 10.343 ;        ;        ; 10.343 ;
; D[7]        ; SRAM_DQ[15] ; 10.345 ;        ;        ; 10.345 ;
; IORQ_n      ; BUSDIR_n    ; 11.127 ;        ;        ; 11.127 ;
; IORQ_n      ; LEDR[8]     ;        ; 13.076 ; 13.076 ;        ;
; IORQ_n      ; U1OE_n      ; 12.303 ;        ;        ; 12.303 ;
; KEY[0]      ; LEDG[7]     ;        ; 13.685 ; 13.685 ;        ;
; KEY[0]      ; WAIT_n      ; 12.052 ; 12.052 ; 12.052 ; 12.052 ;
; M1_n        ; BUSDIR_n    ;        ; 11.333 ; 11.333 ;        ;
; M1_n        ; LEDR[8]     ; 13.282 ;        ;        ; 13.282 ;
; M1_n        ; U1OE_n      ;        ; 12.509 ; 12.509 ;        ;
; RD_n        ; BUSDIR_n    ; 11.214 ;        ;        ; 11.214 ;
; RD_n        ; D[0]        ; 15.766 ; 15.766 ; 15.766 ; 15.766 ;
; RD_n        ; D[1]        ; 15.908 ; 15.908 ; 15.908 ; 15.908 ;
; RD_n        ; D[2]        ; 16.857 ; 16.857 ; 16.857 ; 16.857 ;
; RD_n        ; D[3]        ; 15.830 ; 15.830 ; 15.830 ; 15.830 ;
; RD_n        ; D[4]        ; 17.247 ; 17.247 ; 17.247 ; 17.247 ;
; RD_n        ; D[5]        ; 15.300 ; 15.300 ; 15.300 ; 15.300 ;
; RD_n        ; D[6]        ; 15.094 ; 15.094 ; 15.094 ; 15.094 ;
; RD_n        ; D[7]        ; 15.287 ; 15.287 ; 15.287 ; 15.287 ;
; RD_n        ; SRAM_OE_N   ; 11.095 ;        ;        ; 11.095 ;
; RD_n        ; U1OE_n      ; 12.390 ;        ;        ; 12.390 ;
; RESET_n     ; LEDG[7]     ;        ; 12.716 ; 12.716 ;        ;
; RESET_n     ; WAIT_n      ; 11.083 ; 11.083 ; 11.083 ; 11.083 ;
; SRAM_DQ[0]  ; D[0]        ; 13.062 ;        ;        ; 13.062 ;
; SRAM_DQ[1]  ; D[1]        ; 13.173 ;        ;        ; 13.173 ;
; SRAM_DQ[2]  ; D[2]        ; 14.230 ;        ;        ; 14.230 ;
; SRAM_DQ[3]  ; D[3]        ; 12.849 ;        ;        ; 12.849 ;
; SRAM_DQ[4]  ; D[4]        ; 14.325 ;        ;        ; 14.325 ;
; SRAM_DQ[5]  ; D[5]        ; 12.414 ;        ;        ; 12.414 ;
; SRAM_DQ[6]  ; D[6]        ; 11.882 ;        ;        ; 11.882 ;
; SRAM_DQ[7]  ; D[7]        ; 11.723 ;        ;        ; 11.723 ;
; SRAM_DQ[8]  ; D[0]        ; 13.118 ;        ;        ; 13.118 ;
; SRAM_DQ[9]  ; D[1]        ; 13.248 ;        ;        ; 13.248 ;
; SRAM_DQ[10] ; D[2]        ; 13.880 ;        ;        ; 13.880 ;
; SRAM_DQ[11] ; D[3]        ; 13.002 ;        ;        ; 13.002 ;
; SRAM_DQ[12] ; D[4]        ; 14.027 ;        ;        ; 14.027 ;
; SRAM_DQ[13] ; D[5]        ; 12.289 ;        ;        ; 12.289 ;
; SRAM_DQ[14] ; D[6]        ; 12.087 ;        ;        ; 12.087 ;
; SRAM_DQ[15] ; D[7]        ; 12.892 ;        ;        ; 12.892 ;
; SW[9]       ; D[0]        ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; SW[9]       ; D[1]        ; 12.341 ; 12.341 ; 12.341 ; 12.341 ;
; SW[9]       ; D[2]        ; 13.290 ; 13.290 ; 13.290 ; 13.290 ;
; SW[9]       ; D[3]        ; 12.263 ; 12.263 ; 12.263 ; 12.263 ;
; SW[9]       ; D[4]        ; 13.680 ; 13.680 ; 13.680 ; 13.680 ;
; SW[9]       ; D[5]        ; 11.733 ; 11.733 ; 11.733 ; 11.733 ;
; SW[9]       ; D[6]        ; 11.527 ; 11.527 ; 11.527 ; 11.527 ;
; SW[9]       ; D[7]        ; 11.720 ; 11.720 ; 11.720 ; 11.720 ;
; SW[9]       ; LEDG[3]     ;        ; 11.267 ; 11.267 ;        ;
; SW[9]       ; LEDG[4]     ;        ; 11.278 ; 11.278 ;        ;
; SW[9]       ; LEDG[5]     ;        ; 11.510 ; 11.510 ;        ;
; SW[9]       ; LEDG[6]     ;        ; 11.280 ; 11.280 ;        ;
; SW[9]       ; SRAM_CE_N   ;        ; 10.652 ; 10.652 ;        ;
; SW[9]       ; U1OE_n      ;        ; 8.089  ; 8.089  ;        ;
; WR_n        ; LEDR[8]     ;        ; 12.229 ; 12.229 ;        ;
; WR_n        ; SRAM_DQ[0]  ; 12.450 ; 12.450 ; 12.450 ; 12.450 ;
; WR_n        ; SRAM_DQ[1]  ; 12.460 ; 12.460 ; 12.460 ; 12.460 ;
; WR_n        ; SRAM_DQ[2]  ; 12.171 ; 12.171 ; 12.171 ; 12.171 ;
; WR_n        ; SRAM_DQ[3]  ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; WR_n        ; SRAM_DQ[4]  ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; WR_n        ; SRAM_DQ[5]  ; 11.888 ; 11.888 ; 11.888 ; 11.888 ;
; WR_n        ; SRAM_DQ[6]  ; 11.545 ; 11.545 ; 11.545 ; 11.545 ;
; WR_n        ; SRAM_DQ[7]  ; 11.555 ; 11.555 ; 11.555 ; 11.555 ;
; WR_n        ; SRAM_DQ[8]  ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; WR_n        ; SRAM_DQ[9]  ; 12.122 ; 12.122 ; 12.122 ; 12.122 ;
; WR_n        ; SRAM_DQ[10] ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; WR_n        ; SRAM_DQ[11] ; 12.112 ; 12.112 ; 12.112 ; 12.112 ;
; WR_n        ; SRAM_DQ[12] ; 11.895 ; 11.895 ; 11.895 ; 11.895 ;
; WR_n        ; SRAM_DQ[13] ; 12.395 ; 12.395 ; 12.395 ; 12.395 ;
; WR_n        ; SRAM_DQ[14] ; 12.395 ; 12.395 ; 12.395 ; 12.395 ;
; WR_n        ; SRAM_DQ[15] ; 12.385 ; 12.385 ; 12.385 ; 12.385 ;
; WR_n        ; SRAM_WE_N   ; 10.281 ;        ;        ; 10.281 ;
; WR_n        ; U1OE_n      ; 10.853 ;        ;        ; 10.853 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; A[1]        ; BUSDIR_n    ;       ; 6.595 ; 6.595 ;       ;
; A[1]        ; LEDG[1]     ; 7.108 ;       ;       ; 7.108 ;
; A[1]        ; LEDG[3]     ; 7.823 ;       ;       ; 7.823 ;
; A[1]        ; LEDG[4]     ; 7.838 ;       ;       ; 7.838 ;
; A[1]        ; LEDG[5]     ; 7.918 ;       ;       ; 7.918 ;
; A[1]        ; LEDG[6]     ; 7.842 ;       ;       ; 7.842 ;
; A[1]        ; LEDR[8]     ; 7.363 ;       ;       ; 7.363 ;
; A[1]        ; U1OE_n      ;       ; 6.923 ; 6.923 ;       ;
; A[2]        ; BUSDIR_n    ;       ; 6.482 ; 6.482 ;       ;
; A[2]        ; LEDG[1]     ; 6.995 ;       ;       ; 6.995 ;
; A[2]        ; LEDG[3]     ; 7.710 ;       ;       ; 7.710 ;
; A[2]        ; LEDG[4]     ; 7.725 ;       ;       ; 7.725 ;
; A[2]        ; LEDG[5]     ; 7.805 ;       ;       ; 7.805 ;
; A[2]        ; LEDG[6]     ; 7.729 ;       ;       ; 7.729 ;
; A[2]        ; LEDR[8]     ; 7.250 ;       ;       ; 7.250 ;
; A[2]        ; U1OE_n      ;       ; 6.810 ; 6.810 ;       ;
; A[3]        ; BUSDIR_n    ;       ; 6.438 ; 6.438 ;       ;
; A[3]        ; LEDG[1]     ; 6.951 ;       ;       ; 6.951 ;
; A[3]        ; LEDG[3]     ; 7.666 ;       ;       ; 7.666 ;
; A[3]        ; LEDG[4]     ; 7.681 ;       ;       ; 7.681 ;
; A[3]        ; LEDG[5]     ; 7.761 ;       ;       ; 7.761 ;
; A[3]        ; LEDG[6]     ; 7.685 ;       ;       ; 7.685 ;
; A[3]        ; LEDR[8]     ; 7.206 ;       ;       ; 7.206 ;
; A[3]        ; U1OE_n      ;       ; 6.766 ; 6.766 ;       ;
; A[4]        ; BUSDIR_n    ; 6.434 ;       ;       ; 6.434 ;
; A[4]        ; LEDG[1]     ; 6.712 ;       ;       ; 6.712 ;
; A[4]        ; LEDG[3]     ; 7.427 ;       ;       ; 7.427 ;
; A[4]        ; LEDG[4]     ; 7.442 ;       ;       ; 7.442 ;
; A[4]        ; LEDG[5]     ; 7.522 ;       ;       ; 7.522 ;
; A[4]        ; LEDG[6]     ; 7.446 ;       ;       ; 7.446 ;
; A[4]        ; LEDR[8]     ;       ; 7.202 ; 7.202 ;       ;
; A[4]        ; U1OE_n      ; 6.762 ;       ;       ; 6.762 ;
; A[5]        ; BUSDIR_n    ; 6.168 ;       ;       ; 6.168 ;
; A[5]        ; LEDG[1]     ; 6.732 ;       ;       ; 6.732 ;
; A[5]        ; LEDG[3]     ; 7.447 ;       ;       ; 7.447 ;
; A[5]        ; LEDG[4]     ; 7.462 ;       ;       ; 7.462 ;
; A[5]        ; LEDG[5]     ; 7.542 ;       ;       ; 7.542 ;
; A[5]        ; LEDG[6]     ; 7.466 ;       ;       ; 7.466 ;
; A[5]        ; LEDR[8]     ;       ; 6.936 ; 6.936 ;       ;
; A[5]        ; U1OE_n      ; 6.496 ;       ;       ; 6.496 ;
; A[6]        ; BUSDIR_n    ; 6.260 ;       ;       ; 6.260 ;
; A[6]        ; LEDG[1]     ; 6.669 ;       ;       ; 6.669 ;
; A[6]        ; LEDG[3]     ; 7.384 ;       ;       ; 7.384 ;
; A[6]        ; LEDG[4]     ; 7.399 ;       ;       ; 7.399 ;
; A[6]        ; LEDG[5]     ; 7.479 ;       ;       ; 7.479 ;
; A[6]        ; LEDG[6]     ; 7.403 ;       ;       ; 7.403 ;
; A[6]        ; LEDR[8]     ;       ; 7.028 ; 7.028 ;       ;
; A[6]        ; U1OE_n      ; 6.588 ;       ;       ; 6.588 ;
; A[7]        ; BUSDIR_n    ;       ; 6.547 ; 6.547 ;       ;
; A[7]        ; LEDG[1]     ; 7.060 ;       ;       ; 7.060 ;
; A[7]        ; LEDG[3]     ; 7.775 ;       ;       ; 7.775 ;
; A[7]        ; LEDG[4]     ; 7.790 ;       ;       ; 7.790 ;
; A[7]        ; LEDG[5]     ; 7.870 ;       ;       ; 7.870 ;
; A[7]        ; LEDG[6]     ; 7.794 ;       ;       ; 7.794 ;
; A[7]        ; LEDR[8]     ; 7.315 ;       ;       ; 7.315 ;
; A[7]        ; U1OE_n      ;       ; 6.875 ; 6.875 ;       ;
; A[8]        ; LEDG[1]     ; 6.362 ;       ;       ; 6.362 ;
; A[8]        ; LEDG[3]     ; 7.077 ;       ;       ; 7.077 ;
; A[8]        ; LEDG[4]     ; 7.092 ;       ;       ; 7.092 ;
; A[8]        ; LEDG[5]     ; 7.172 ;       ;       ; 7.172 ;
; A[8]        ; LEDG[6]     ; 7.096 ;       ;       ; 7.096 ;
; A[9]        ; LEDG[1]     ; 6.644 ;       ;       ; 6.644 ;
; A[9]        ; LEDG[3]     ; 7.359 ;       ;       ; 7.359 ;
; A[9]        ; LEDG[4]     ; 7.374 ;       ;       ; 7.374 ;
; A[9]        ; LEDG[5]     ; 7.454 ;       ;       ; 7.454 ;
; A[9]        ; LEDG[6]     ; 7.378 ;       ;       ; 7.378 ;
; A[10]       ; LEDG[1]     ; 6.528 ;       ;       ; 6.528 ;
; A[10]       ; LEDG[3]     ; 7.243 ;       ;       ; 7.243 ;
; A[10]       ; LEDG[4]     ; 7.258 ;       ;       ; 7.258 ;
; A[10]       ; LEDG[5]     ; 7.338 ;       ;       ; 7.338 ;
; A[10]       ; LEDG[6]     ; 7.262 ;       ;       ; 7.262 ;
; A[11]       ; LEDG[1]     ; 6.563 ;       ;       ; 6.563 ;
; A[11]       ; LEDG[3]     ; 7.278 ;       ;       ; 7.278 ;
; A[11]       ; LEDG[4]     ; 7.293 ;       ;       ; 7.293 ;
; A[11]       ; LEDG[5]     ; 7.373 ;       ;       ; 7.373 ;
; A[11]       ; LEDG[6]     ; 7.297 ;       ;       ; 7.297 ;
; A[12]       ; LEDG[1]     ; 6.448 ;       ;       ; 6.448 ;
; A[12]       ; LEDG[3]     ; 7.163 ;       ;       ; 7.163 ;
; A[12]       ; LEDG[4]     ; 7.178 ;       ;       ; 7.178 ;
; A[12]       ; LEDG[5]     ; 7.258 ;       ;       ; 7.258 ;
; A[12]       ; LEDG[6]     ; 7.182 ;       ;       ; 7.182 ;
; A[13]       ; LEDG[1]     ; 6.816 ;       ;       ; 6.816 ;
; A[13]       ; LEDG[3]     ; 7.531 ;       ;       ; 7.531 ;
; A[13]       ; LEDG[4]     ; 7.546 ;       ;       ; 7.546 ;
; A[13]       ; LEDG[5]     ; 7.626 ;       ;       ; 7.626 ;
; A[13]       ; LEDG[6]     ; 7.550 ;       ;       ; 7.550 ;
; A[15]       ; LEDG[1]     ; 6.492 ;       ;       ; 6.492 ;
; A[15]       ; LEDG[3]     ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; A[15]       ; LEDG[4]     ; 6.407 ; 6.407 ; 6.407 ; 6.407 ;
; A[15]       ; LEDG[5]     ; 6.467 ; 6.467 ; 6.467 ; 6.467 ;
; A[15]       ; LEDG[6]     ; 6.411 ; 6.411 ; 6.411 ; 6.411 ;
; D[0]        ; SRAM_DQ[0]  ; 5.781 ;       ;       ; 5.781 ;
; D[0]        ; SRAM_DQ[8]  ; 5.755 ;       ;       ; 5.755 ;
; D[1]        ; SRAM_DQ[1]  ; 5.995 ;       ;       ; 5.995 ;
; D[1]        ; SRAM_DQ[9]  ; 5.981 ;       ;       ; 5.981 ;
; D[2]        ; SRAM_DQ[2]  ; 6.166 ;       ;       ; 6.166 ;
; D[2]        ; SRAM_DQ[10] ; 5.945 ;       ;       ; 5.945 ;
; D[3]        ; SRAM_DQ[3]  ; 5.661 ;       ;       ; 5.661 ;
; D[3]        ; SRAM_DQ[11] ; 5.713 ;       ;       ; 5.713 ;
; D[4]        ; SRAM_DQ[4]  ; 5.669 ;       ;       ; 5.669 ;
; D[4]        ; SRAM_DQ[12] ; 5.609 ;       ;       ; 5.609 ;
; D[5]        ; SRAM_DQ[5]  ; 5.575 ;       ;       ; 5.575 ;
; D[5]        ; SRAM_DQ[13] ; 5.560 ;       ;       ; 5.560 ;
; D[6]        ; SRAM_DQ[6]  ; 5.486 ;       ;       ; 5.486 ;
; D[6]        ; SRAM_DQ[14] ; 5.491 ;       ;       ; 5.491 ;
; D[7]        ; SRAM_DQ[7]  ; 5.432 ;       ;       ; 5.432 ;
; D[7]        ; SRAM_DQ[15] ; 5.427 ;       ;       ; 5.427 ;
; IORQ_n      ; BUSDIR_n    ; 5.571 ;       ;       ; 5.571 ;
; IORQ_n      ; LEDR[8]     ;       ; 6.339 ; 6.339 ;       ;
; IORQ_n      ; U1OE_n      ; 5.899 ;       ;       ; 5.899 ;
; KEY[0]      ; LEDG[7]     ;       ; 6.729 ; 6.729 ;       ;
; KEY[0]      ; WAIT_n      ; 5.990 ; 5.990 ; 5.990 ; 5.990 ;
; M1_n        ; BUSDIR_n    ;       ; 5.662 ; 5.662 ;       ;
; M1_n        ; LEDR[8]     ; 6.430 ;       ;       ; 6.430 ;
; M1_n        ; U1OE_n      ;       ; 5.990 ; 5.990 ;       ;
; RD_n        ; BUSDIR_n    ; 5.657 ;       ;       ; 5.657 ;
; RD_n        ; D[0]        ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; RD_n        ; D[1]        ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; RD_n        ; D[2]        ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; RD_n        ; D[3]        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; RD_n        ; D[4]        ; 6.016 ; 6.016 ; 6.016 ; 6.016 ;
; RD_n        ; D[5]        ; 6.097 ; 6.097 ; 6.097 ; 6.097 ;
; RD_n        ; D[6]        ; 6.073 ; 6.073 ; 6.073 ; 6.073 ;
; RD_n        ; D[7]        ; 6.056 ; 6.056 ; 6.056 ; 6.056 ;
; RD_n        ; SRAM_OE_N   ; 5.796 ;       ;       ; 5.796 ;
; RD_n        ; U1OE_n      ; 6.086 ;       ;       ; 6.086 ;
; RESET_n     ; LEDG[7]     ;       ; 6.222 ; 6.222 ;       ;
; RESET_n     ; WAIT_n      ; 5.483 ; 5.483 ; 5.483 ; 5.483 ;
; SRAM_DQ[0]  ; D[0]        ; 6.435 ;       ;       ; 6.435 ;
; SRAM_DQ[1]  ; D[1]        ; 6.567 ;       ;       ; 6.567 ;
; SRAM_DQ[2]  ; D[2]        ; 6.779 ;       ;       ; 6.779 ;
; SRAM_DQ[3]  ; D[3]        ; 6.324 ;       ;       ; 6.324 ;
; SRAM_DQ[4]  ; D[4]        ; 6.896 ;       ;       ; 6.896 ;
; SRAM_DQ[5]  ; D[5]        ; 6.104 ;       ;       ; 6.104 ;
; SRAM_DQ[6]  ; D[6]        ; 5.897 ;       ;       ; 5.897 ;
; SRAM_DQ[7]  ; D[7]        ; 5.832 ;       ;       ; 5.832 ;
; SRAM_DQ[8]  ; D[0]        ; 6.386 ;       ;       ; 6.386 ;
; SRAM_DQ[9]  ; D[1]        ; 6.583 ;       ;       ; 6.583 ;
; SRAM_DQ[10] ; D[2]        ; 6.661 ;       ;       ; 6.661 ;
; SRAM_DQ[11] ; D[3]        ; 6.369 ;       ;       ; 6.369 ;
; SRAM_DQ[12] ; D[4]        ; 6.800 ;       ;       ; 6.800 ;
; SRAM_DQ[13] ; D[5]        ; 6.060 ;       ;       ; 6.060 ;
; SRAM_DQ[14] ; D[6]        ; 5.996 ;       ;       ; 5.996 ;
; SRAM_DQ[15] ; D[7]        ; 6.276 ;       ;       ; 6.276 ;
; SW[9]       ; D[0]        ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; SW[9]       ; D[1]        ; 4.067 ; 4.067 ; 4.067 ; 4.067 ;
; SW[9]       ; D[2]        ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[9]       ; D[3]        ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[9]       ; D[4]        ; 3.936 ; 3.936 ; 3.936 ; 3.936 ;
; SW[9]       ; D[5]        ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; SW[9]       ; D[6]        ; 3.993 ; 3.993 ; 3.993 ; 3.993 ;
; SW[9]       ; D[7]        ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; SW[9]       ; LEDG[3]     ;       ; 5.001 ; 5.001 ;       ;
; SW[9]       ; LEDG[4]     ;       ; 5.016 ; 5.016 ;       ;
; SW[9]       ; LEDG[5]     ;       ; 5.095 ; 5.095 ;       ;
; SW[9]       ; LEDG[6]     ;       ; 5.020 ; 5.020 ;       ;
; SW[9]       ; SRAM_CE_N   ;       ; 4.922 ; 4.922 ;       ;
; SW[9]       ; U1OE_n      ;       ; 3.754 ; 3.754 ;       ;
; WR_n        ; LEDR[8]     ;       ; 6.079 ; 6.079 ;       ;
; WR_n        ; SRAM_DQ[0]  ; 6.254 ; 6.254 ; 6.254 ; 6.254 ;
; WR_n        ; SRAM_DQ[1]  ; 6.264 ; 6.264 ; 6.264 ; 6.264 ;
; WR_n        ; SRAM_DQ[2]  ; 6.151 ; 6.151 ; 6.151 ; 6.151 ;
; WR_n        ; SRAM_DQ[3]  ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; WR_n        ; SRAM_DQ[4]  ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; WR_n        ; SRAM_DQ[5]  ; 6.044 ; 6.044 ; 6.044 ; 6.044 ;
; WR_n        ; SRAM_DQ[6]  ; 5.897 ; 5.897 ; 5.897 ; 5.897 ;
; WR_n        ; SRAM_DQ[7]  ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; WR_n        ; SRAM_DQ[8]  ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[9]  ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; WR_n        ; SRAM_DQ[10] ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; WR_n        ; SRAM_DQ[11] ; 6.101 ; 6.101 ; 6.101 ; 6.101 ;
; WR_n        ; SRAM_DQ[12] ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; WR_n        ; SRAM_DQ[13] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; WR_n        ; SRAM_DQ[14] ; 6.213 ; 6.213 ; 6.213 ; 6.213 ;
; WR_n        ; SRAM_DQ[15] ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; WR_n        ; SRAM_WE_N   ; 5.446 ;       ;       ; 5.446 ;
; WR_n        ; U1OE_n      ; 5.516 ;       ;       ; 5.516 ;
+-------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[14]    ; 1        ; 1        ; 0        ; 0        ;
; A[14]      ; A[14]    ; 68       ; 68       ; 0        ; 0        ;
; SLTSL_n    ; A[14]    ; 206      ; 0        ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[14]    ; 1        ; 1        ; 0        ; 0        ;
; A[14]      ; A[14]    ; 68       ; 68       ; 0        ; 0        ;
; SLTSL_n    ; A[14]    ; 206      ; 0        ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 672   ; 672  ;
; Unconstrained Output Ports      ; 94    ; 94   ;
; Unconstrained Output Port Paths ; 417   ; 417  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 19 22:18:59 2023
Info: Command: quartus_sta MegaRAM -c MegaRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MegaRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.608       -32.107 A[14] 
    Info (332119):    -0.232        -3.362 SLTSL_n 
Info (332146): Worst-case hold slack is -0.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.946        -0.946 A[14] 
    Info (332119):     0.158         0.000 SLTSL_n 
Info (332146): Worst-case recovery slack is 0.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.302         0.000 A[0] 
Info (332146): Worst-case removal slack is -0.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.050        -0.050 A[0] 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -40.573 SLTSL_n 
    Info (332119):    -1.469       -12.467 A[0] 
    Info (332119):    -1.469       -11.245 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.433        -7.977 A[14] 
    Info (332119):     0.738         0.000 SLTSL_n 
Info (332146): Worst-case hold slack is -0.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.855        -3.299 A[14] 
    Info (332119):    -0.494       -10.972 SLTSL_n 
Info (332146): Worst-case recovery slack is 0.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.433         0.000 A[0] 
Info (332146): Worst-case removal slack is -0.053
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.053        -0.053 A[0] 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -33.222 SLTSL_n 
    Info (332119):    -1.222       -10.222 A[0] 
    Info (332119):    -1.222        -9.222 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Sun Feb 19 22:19:00 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


