<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:51.2251</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.23</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0105211</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2024.03.04</openDate><openNumber>10-2024-0027243</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 및 상기 제1 절연층 상에 배치된 패드를 포함하는 제1 회로 패턴층;을 포함하고, 상기 패드는, 적어도 일부가 상기 제1 절연층 내에 매립된 제1 금속층; 및 상기 제1 금속층 상에 배치되고, 상기 제1 절연층 상으로 돌출된 제2 금속층을 포함하고, 상기 제2 금속층의 두께는 상기 제1 금속층의 두께보다 작다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층; 및상기 제1 절연층 상에 배치된 패드를 포함하는 제1 회로 패턴층;을 포함하고,상기 패드는,적어도 일부 또는 전부가 상기 제1 절연층 내에 매립된 제1 금속층; 및상기 제1 금속층 상에 배치되고, 상기 제1 절연층 상으로 돌출된 제2 금속층을 포함하고,상기 제2 금속층의 두께는 상기 제1 금속층의 두께보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 패드의 상기 제1 금속층의 상면은 단차를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 패드의 상기 제1 금속층은,상기 제2 금속층과 수직으로 중첩되고, 상기 제2 금속층과 접촉하는 제1 부분과,상기 제2 금속층과 수직으로 중첩되지 않는 제2 부분을 포함하고,상기 제1 부분의 상면은 상기 제2 부분의 상면보다 높게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 금속층의 상기 제1 부분의 상면은 상기 제1 절연층의 상면과 동일 평면 상에 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 제1 금속층은 전해 도금층이고,상기 제2 금속층은 상기 제1 금속층을 전해 도금하기 위한 시드층인,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 패드의 두께는 10㎛ 내지 35㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제1 금속층의 상기 제1 부분의 두께는 8㎛ 내지 25㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 제1 금속층의 상기 제2 부분의 두께는 6㎛ 내지 21㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제6항 내지 제7항 중 어느 한 항에 있어서,상기 제1 금속층의 상기 제1 부분과 상기 제2 부분의 두께 차이는, 2㎛ 내지 4㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 금속층의 두께는 2.2㎛ 내지 10㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 제2 금속층은 상면에서 하면을 향하여 폭이 증가하도록 두께 방향을 따라 곡면을 가지는 측면을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 금속층은 상기 제1 절연층 및 상기 제2 금속층과 접촉하지 않으며 상기 제2 금속층의 상기 측면과 연결되는 곡면의 측면을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제8항에 있어서,상기 제1 회로 패턴층은 트레이스를 더 포함하고,상기 트레이스의 두께는 상기 패드의 상기 제1 금속층의 상기 제2 부분의 두께에 대응되는,회로 기판. </claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1 절연층 하에 배치된 제2 회로 패턴층을 더 포함하고,상기 제2 회로 패턴층의 두께는 상기 제1 회로 패턴층의 상기 트레이스의 두께보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 패드 상에 배치된 표면 처리층을 더 포함하고,상기 표면 처리층은,상기 패드의 상기 제1 금속층의 측면과 접촉하는 제1 영역과,상기 패드의 상기 제2 금속층의 측면과 접촉하는 제2 영역과,상기 패드의 상기 제2 금속층의 상면과 접촉하는 제3 영역을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제1 금속층의 상면은 상기 제1 절연층의 상면과 동일 평면 상에 위치하고,상기 제2 금속층은, 상기 제1 금속층의 폭보다 큰 폭을 가지며 상기 제1 금속층 및 상기 제1 절연층 상에 배치된,회로 기판.</claim></claimInfo><claimInfo><claim>17. 제1 절연층;상기 제1 절연층 상에 배치된 패드를 포함하는 제1 회로 패턴층;상기 제1 회로 패턴층의 상기 패드 상에 배치된 접속 부재; 및상기 접속 부재 상에 배치된 인터포저를 포함하고,상기 패드는,적어도 일부가 상기 제1 절연층 내에 매립되고, 제1 두께를 가지는 제1 금속층; 및상기 제1 절연층 위로 돌출되고, 상기 제1 두께보다 작은 제2 두께를 가지는 제2 금속층을 포함하고,상기 제2 금속층의 폭은 상기 제1 금속층의 폭보다 작고,상기 패드의 상기 제1 금속층은 상기 제2 금속층과 수직으로 중첩된 영역 및 상기 제2 금속층과 수직으로 중첩되지 않는 영역 사이에 구비된 단차부를 포함하고,상기 접속 부재는 상기 단차부를 채우며 배치된,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 인터포저는, 액티브 인터포저, 패시브 인터포저 및 브리지 기판 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, DONG HWI</engName><name>김동휘</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>MYEONG, SE HO</engName><name>명세호</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>PARK, GYU HO</engName><name>박규호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.23</receiptDate><receiptNumber>1-1-2022-0879779-61</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.22</receiptDate><receiptNumber>1-1-2025-0963723-23</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220105211.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c03eaa4b915b0cefa934f47e8320bccbceda63653b92e0f180a48cfd0b09ab2f560af84c74a072bf577bc267af31c55882acddd8c984c14d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1d79d99e71dcc1d2245a7c579e0fcbbdf69c8fbbae1d6be5d5a0fec851d35d1ec2783f3ba3716b7a693c936f2fa28e4cb96cb7b7b2cb1ac5</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>