TimeQuest Timing Analyzer report for DE2_Clock
Wed Apr 06 18:55:24 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50Mhz'
 12. Slow Model Setup: 'CLK_2MHZ'
 13. Slow Model Setup: 'CLK_1MHZ'
 14. Slow Model Hold: 'clk_50Mhz'
 15. Slow Model Hold: 'CLK_1MHZ'
 16. Slow Model Hold: 'CLK_2MHZ'
 17. Slow Model Recovery: 'clk_50Mhz'
 18. Slow Model Removal: 'clk_50Mhz'
 19. Slow Model Minimum Pulse Width: 'clk_50Mhz'
 20. Slow Model Minimum Pulse Width: 'CLK_2MHZ'
 21. Slow Model Minimum Pulse Width: 'CLK_1MHZ'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'clk_50Mhz'
 38. Fast Model Setup: 'CLK_2MHZ'
 39. Fast Model Setup: 'CLK_1MHZ'
 40. Fast Model Hold: 'clk_50Mhz'
 41. Fast Model Hold: 'CLK_1MHZ'
 42. Fast Model Hold: 'CLK_2MHZ'
 43. Fast Model Recovery: 'clk_50Mhz'
 44. Fast Model Removal: 'clk_50Mhz'
 45. Fast Model Minimum Pulse Width: 'clk_50Mhz'
 46. Fast Model Minimum Pulse Width: 'CLK_2MHZ'
 47. Fast Model Minimum Pulse Width: 'CLK_1MHZ'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Propagation Delay
 53. Minimum Propagation Delay
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DE2_Clock                                           ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C6                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_1MHZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_1MHZ }  ;
; CLK_2MHZ   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_2MHZ }  ;
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 92.39 MHz  ; 92.39 MHz       ; clk_50Mhz  ;      ;
; 108.6 MHz  ; 108.6 MHz       ; CLK_2MHZ   ;      ;
; 260.21 MHz ; 260.21 MHz      ; CLK_1MHZ   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -9.824 ; -823.922      ;
; CLK_2MHZ  ; -8.630 ; -57284.831    ;
; CLK_1MHZ  ; -2.843 ; -27.380       ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -2.549 ; -5.098        ;
; CLK_1MHZ  ; 0.391  ; 0.000         ;
; CLK_2MHZ  ; 1.337  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Slow Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.592 ; -211.969      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 2.341 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -387.380          ;
; CLK_2MHZ  ; -0.500 ; -8204.000         ;
; CLK_1MHZ  ; -0.500 ; -13.000           ;
+-----------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50Mhz'                                                                                    ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -9.824 ; COUNT_HF1[8]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 10.845     ;
; -9.624 ; COUNT_HF1[3]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 10.645     ;
; -9.584 ; COUNT_HF1[9]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 10.605     ;
; -9.512 ; COUNT_HF1[4]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 10.533     ;
; -9.510 ; COUNT_HF1[8]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 10.513     ;
; -9.476 ; COUNT_HF1[7]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.484     ;
; -9.469 ; COUNT_HF1[1]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 10.473     ;
; -9.468 ; COUNT_HF1[6]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.486     ;
; -9.438 ; COUNT_HF1[8]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.446     ;
; -9.432 ; COUNT_HF1[7]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 10.435     ;
; -9.421 ; COUNT_HF1[5]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 10.442     ;
; -9.406 ; COUNT_HF1[10] ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.414     ;
; -9.405 ; COUNT_HF1[7]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 10.426     ;
; -9.396 ; COUNT_HF1[1]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.008     ; 10.424     ;
; -9.359 ; COUNT_HF1[9]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 10.391     ;
; -9.339 ; COUNT_HF1[3]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.347     ;
; -9.337 ; COUNT_HF1[1]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 10.336     ;
; -9.307 ; COUNT_HF1[6]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 10.310     ;
; -9.282 ; COUNT_HF1[1]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.022     ; 10.296     ;
; -9.265 ; COUNT_HF1[5]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.305     ;
; -9.244 ; COUNT_HF1[5]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.262     ;
; -9.209 ; COUNT_HF1[10] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.227     ;
; -9.205 ; COUNT_HF1[2]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.213     ;
; -9.204 ; COUNT_HF1[5]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.212     ;
; -9.194 ; COUNT_HF1[4]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.202     ;
; -9.184 ; COUNT_HF1[5]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 10.187     ;
; -9.175 ; COUNT_HF1[8]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 10.205     ;
; -9.168 ; COUNT_HF1[8]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.208     ;
; -9.156 ; COUNT_HF1[3]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 10.159     ;
; -9.121 ; COUNT_HF1[10] ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 10.124     ;
; -9.116 ; COUNT_HF1[10] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.156     ;
; -9.115 ; COUNT_HF1[6]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.155     ;
; -9.114 ; COUNT_HF1[1]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 10.150     ;
; -9.112 ; COUNT_HF1[10] ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.120     ;
; -9.112 ; ADC2~10121    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.537      ; 10.185     ;
; -9.103 ; COUNT_HF1[10] ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 10.135     ;
; -9.101 ; COUNT_HF1[7]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.141     ;
; -9.082 ; COUNT_HF1[9]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.090     ;
; -9.063 ; COUNT_HF1[3]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 10.081     ;
; -9.056 ; ADC2~777      ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.545      ; 10.137     ;
; -9.031 ; COUNT_HF1[2]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.071     ;
; -9.020 ; COUNT_HF1[9]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.004      ; 10.060     ;
; -9.011 ; COUNT_HF1[1]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 10.015     ;
; -9.004 ; COUNT_HF1[8]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 10.012     ;
; -8.997 ; COUNT_HF1[6]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 10.029     ;
; -8.995 ; COUNT_HF1[3]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 10.027     ;
; -8.983 ; COUNT_HF1[5]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 10.013     ;
; -8.966 ; COUNT_HF1[6]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 9.974      ;
; -8.963 ; ADC2~8183     ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.523      ; 10.022     ;
; -8.959 ; COUNT_HF1[2]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 9.991      ;
; -8.954 ; COUNT_HF1[3]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 9.984      ;
; -8.930 ; COUNT_HF1[7]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 9.938      ;
; -8.927 ; COUNT_HF1[5]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 9.959      ;
; -8.916 ; COUNT_HF1[6]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 9.946      ;
; -8.909 ; COUNT_HF1[9]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 9.917      ;
; -8.907 ; ADC2~13545    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.536      ; 9.979      ;
; -8.903 ; COUNT_HF1[7]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 9.921      ;
; -8.901 ; COUNT_HF1[4]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 9.919      ;
; -8.891 ; ADC2~5001     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.519      ; 9.946      ;
; -8.888 ; ADC2~3913     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.528      ; 9.952      ;
; -8.876 ; COUNT_HF1[8]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.018     ; 9.894      ;
; -8.864 ; COUNT_HF1[2]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 9.872      ;
; -8.864 ; ADC2~9977     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.552      ; 9.952      ;
; -8.833 ; COUNT_HF1[4]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 9.836      ;
; -8.833 ; COUNT_HF1[4]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.004     ; 9.865      ;
; -8.833 ; ADC2~2889     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.526      ; 9.895      ;
; -8.828 ; ADC2~10822    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.520      ; 9.884      ;
; -8.794 ; ADC2~7369     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.533      ; 9.863      ;
; -8.787 ; ADC2~9961     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.528      ; 9.851      ;
; -8.775 ; ADC2~2201     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.548      ; 9.859      ;
; -8.772 ; ADC2~11451    ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.564      ; 9.872      ;
; -8.763 ; COUNT_HF1[9]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 9.793      ;
; -8.762 ; ADC2~9097     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.522      ; 9.820      ;
; -8.761 ; COUNT_HF1[2]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 9.791      ;
; -8.751 ; ADC2~6859     ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.563      ; 9.850      ;
; -8.746 ; ADC2~9769     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.575      ; 9.857      ;
; -8.740 ; ADC2~12169    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.544      ; 9.820      ;
; -8.713 ; COUNT_HF1[7]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 9.743      ;
; -8.708 ; ADC2~10729    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.565      ; 9.809      ;
; -8.696 ; ADC2~1001     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.543      ; 9.775      ;
; -8.692 ; COUNT_HF1[2]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.015     ; 9.713      ;
; -8.686 ; ADC2~12009    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.541      ; 9.763      ;
; -8.685 ; ADC2~9993     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.545      ; 9.766      ;
; -8.673 ; ADC2~2934     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.510      ; 9.719      ;
; -8.666 ; ADC2~1222     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.526      ; 9.728      ;
; -8.659 ; COUNT_HF1[4]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 9.689      ;
; -8.647 ; ADC2~14617    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.552      ; 9.735      ;
; -8.645 ; ADC2~10601    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.529      ; 9.710      ;
; -8.640 ; ADC2~7241     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.531      ; 9.707      ;
; -8.631 ; ADC2~5641     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.547      ; 9.714      ;
; -8.629 ; ADC2~8730     ; drv_i.io.SData[6] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.535      ; 9.700      ;
; -8.620 ; ADC2~5289     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.548      ; 9.704      ;
; -8.615 ; ADC2~1754     ; drv_i.io.SData[6] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.541      ; 9.692      ;
; -8.610 ; ADC2~3386     ; drv_i.io.SData[6] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.536      ; 9.682      ;
; -8.608 ; ADC2~1049     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.566      ; 9.710      ;
; -8.599 ; ADC2~5765     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.522      ; 9.657      ;
; -8.598 ; ADC2~11817    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.569      ; 9.703      ;
; -8.588 ; ADC2~12326    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.543      ; 9.667      ;
; -8.569 ; ADC2~14057    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.516      ; 9.621      ;
; -8.547 ; ADC2~13385    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.531      ; 9.614      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_2MHZ'                                                                             ;
+--------+--------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------+--------------+-------------+--------------+------------+------------+
; -8.630 ; COUNT_HF1[1] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.586      ;
; -8.577 ; COUNT_HF1[1] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.563     ; 8.550      ;
; -8.577 ; COUNT_HF1[1] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.563     ; 8.550      ;
; -8.573 ; COUNT_HF1[1] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.566      ;
; -8.573 ; COUNT_HF1[1] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.543     ; 8.566      ;
; -8.527 ; COUNT_HF1[1] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.549     ; 8.514      ;
; -8.527 ; COUNT_HF1[1] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.549     ; 8.514      ;
; -8.512 ; COUNT_HF1[1] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.558     ; 8.490      ;
; -8.490 ; COUNT_HF1[1] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.564     ; 8.462      ;
; -8.490 ; COUNT_HF1[1] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.564     ; 8.462      ;
; -8.489 ; COUNT_HF1[1] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.577     ; 8.448      ;
; -8.482 ; COUNT_HF1[2] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.442      ;
; -8.429 ; COUNT_HF1[3] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.389      ;
; -8.429 ; COUNT_HF1[2] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.406      ;
; -8.429 ; COUNT_HF1[2] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.406      ;
; -8.425 ; COUNT_HF1[2] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.422      ;
; -8.425 ; COUNT_HF1[2] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.422      ;
; -8.408 ; COUNT_HF1[1] ; ADC2~12216 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.376      ;
; -8.401 ; COUNT_HF1[5] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.361      ;
; -8.396 ; COUNT_HF1[4] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.356      ;
; -8.388 ; COUNT_HF1[5] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.348      ;
; -8.385 ; COUNT_HF1[5] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.554     ; 8.367      ;
; -8.379 ; COUNT_HF1[2] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.370      ;
; -8.379 ; COUNT_HF1[2] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.370      ;
; -8.376 ; COUNT_HF1[3] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.353      ;
; -8.376 ; COUNT_HF1[3] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.353      ;
; -8.372 ; COUNT_HF1[3] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.369      ;
; -8.372 ; COUNT_HF1[3] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.369      ;
; -8.369 ; COUNT_HF1[1] ; ADC2~12218 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.584     ; 8.321      ;
; -8.369 ; COUNT_HF1[1] ; ADC2~12219 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.584     ; 8.321      ;
; -8.364 ; COUNT_HF1[2] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.554     ; 8.346      ;
; -8.359 ; COUNT_HF1[6] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.319      ;
; -8.346 ; COUNT_HF1[1] ; ADC2~9944  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.591     ; 8.291      ;
; -8.346 ; COUNT_HF1[1] ; ADC2~9942  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.591     ; 8.291      ;
; -8.346 ; COUNT_HF1[6] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.306      ;
; -8.344 ; COUNT_HF1[5] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.341      ;
; -8.344 ; COUNT_HF1[5] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.341      ;
; -8.343 ; COUNT_HF1[4] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.320      ;
; -8.343 ; COUNT_HF1[4] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.320      ;
; -8.343 ; COUNT_HF1[6] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.554     ; 8.325      ;
; -8.342 ; COUNT_HF1[2] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.318      ;
; -8.342 ; COUNT_HF1[2] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.318      ;
; -8.341 ; COUNT_HF1[2] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.573     ; 8.304      ;
; -8.339 ; COUNT_HF1[4] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.336      ;
; -8.339 ; COUNT_HF1[4] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.336      ;
; -8.329 ; COUNT_HF1[5] ; ADC2~13302 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.602     ; 8.263      ;
; -8.326 ; COUNT_HF1[3] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.317      ;
; -8.326 ; COUNT_HF1[3] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.317      ;
; -8.324 ; COUNT_HF1[5] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.301      ;
; -8.324 ; COUNT_HF1[5] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.301      ;
; -8.311 ; COUNT_HF1[3] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.554     ; 8.293      ;
; -8.302 ; COUNT_HF1[6] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.299      ;
; -8.302 ; COUNT_HF1[6] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.299      ;
; -8.298 ; COUNT_HF1[5] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.289      ;
; -8.298 ; COUNT_HF1[5] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.289      ;
; -8.295 ; COUNT_HF1[1] ; ADC2~14187 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.547     ; 8.284      ;
; -8.293 ; COUNT_HF1[4] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.284      ;
; -8.293 ; COUNT_HF1[4] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.284      ;
; -8.292 ; COUNT_HF1[1] ; ADC2~9476  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.248      ;
; -8.292 ; COUNT_HF1[1] ; ADC2~9481  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.248      ;
; -8.292 ; COUNT_HF1[1] ; ADC2~9482  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.248      ;
; -8.289 ; COUNT_HF1[3] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.265      ;
; -8.289 ; COUNT_HF1[3] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.265      ;
; -8.288 ; COUNT_HF1[3] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.573     ; 8.251      ;
; -8.287 ; COUNT_HF1[6] ; ADC2~13302 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.602     ; 8.221      ;
; -8.282 ; COUNT_HF1[6] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.259      ;
; -8.282 ; COUNT_HF1[6] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.559     ; 8.259      ;
; -8.278 ; COUNT_HF1[4] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.554     ; 8.260      ;
; -8.278 ; COUNT_HF1[5] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.254      ;
; -8.278 ; COUNT_HF1[5] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.254      ;
; -8.277 ; COUNT_HF1[7] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.237      ;
; -8.273 ; COUNT_HF1[5] ; ADC2~6137  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.258      ;
; -8.264 ; COUNT_HF1[7] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.576     ; 8.224      ;
; -8.261 ; COUNT_HF1[7] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.554     ; 8.243      ;
; -8.260 ; COUNT_HF1[2] ; ADC2~12216 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.564     ; 8.232      ;
; -8.260 ; COUNT_HF1[5] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.573     ; 8.223      ;
; -8.256 ; COUNT_HF1[4] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.232      ;
; -8.256 ; COUNT_HF1[4] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.232      ;
; -8.256 ; COUNT_HF1[6] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.247      ;
; -8.256 ; COUNT_HF1[6] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.545     ; 8.247      ;
; -8.255 ; COUNT_HF1[4] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.573     ; 8.218      ;
; -8.243 ; COUNT_HF1[5] ; ADC2~12216 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.564     ; 8.215      ;
; -8.239 ; COUNT_HF1[1] ; ADC2~13029 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.552     ; 8.223      ;
; -8.236 ; COUNT_HF1[6] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.212      ;
; -8.236 ; COUNT_HF1[6] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.212      ;
; -8.232 ; COUNT_HF1[5] ; ADC2~14024 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.578     ; 8.190      ;
; -8.232 ; COUNT_HF1[5] ; ADC2~14027 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.578     ; 8.190      ;
; -8.232 ; COUNT_HF1[5] ; ADC2~14021 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.578     ; 8.190      ;
; -8.232 ; COUNT_HF1[5] ; ADC2~14022 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.578     ; 8.190      ;
; -8.231 ; COUNT_HF1[6] ; ADC2~6137  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.551     ; 8.216      ;
; -8.228 ; COUNT_HF1[5] ; ADC2~6889  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.560     ; 8.204      ;
; -8.221 ; COUNT_HF1[1] ; ADC2~8821  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.593     ; 8.164      ;
; -8.221 ; COUNT_HF1[1] ; ADC2~8822  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.593     ; 8.164      ;
; -8.221 ; COUNT_HF1[2] ; ADC2~12218 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.177      ;
; -8.221 ; COUNT_HF1[2] ; ADC2~12219 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.177      ;
; -8.220 ; COUNT_HF1[5] ; ADC2~9992  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.568     ; 8.188      ;
; -8.220 ; COUNT_HF1[7] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.217      ;
; -8.220 ; COUNT_HF1[7] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.539     ; 8.217      ;
; -8.218 ; COUNT_HF1[6] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.573     ; 8.181      ;
; -8.208 ; COUNT_HF1[1] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.580     ; 8.164      ;
+--------+--------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_1MHZ'                                                                                 ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.843 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.879      ;
; -2.843 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.879      ;
; -2.842 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.878      ;
; -2.842 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.878      ;
; -2.829 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.866      ;
; -2.829 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.866      ;
; -2.828 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.865      ;
; -2.828 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.865      ;
; -2.808 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.845      ;
; -2.808 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.845      ;
; -2.807 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.844      ;
; -2.807 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.844      ;
; -2.755 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.792      ;
; -2.755 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.792      ;
; -2.754 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.791      ;
; -2.754 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.791      ;
; -2.732 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.769      ;
; -2.732 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.769      ;
; -2.731 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.768      ;
; -2.731 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.768      ;
; -2.581 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.618      ;
; -2.581 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.618      ;
; -2.580 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.617      ;
; -2.580 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.617      ;
; -2.459 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.496      ;
; -2.459 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.496      ;
; -2.458 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.495      ;
; -2.458 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.495      ;
; -2.348 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.384      ;
; -2.348 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.384      ;
; -2.347 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.383      ;
; -2.347 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.383      ;
; -2.327 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.363      ;
; -2.321 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 3.356      ;
; -2.313 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.350      ;
; -2.310 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.346      ;
; -2.310 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.346      ;
; -2.309 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.345      ;
; -2.309 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.345      ;
; -2.307 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.343      ;
; -2.292 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.329      ;
; -2.286 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.322      ;
; -2.241 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.278      ;
; -2.241 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.278      ;
; -2.240 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.277      ;
; -2.240 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.277      ;
; -2.239 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.276      ;
; -2.233 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.269      ;
; -2.216 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.253      ;
; -2.185 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 3.220      ;
; -2.171 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.207      ;
; -2.150 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.186      ;
; -2.135 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 3.170      ;
; -2.121 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.157      ;
; -2.100 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.136      ;
; -2.097 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.133      ;
; -2.065 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 3.102      ;
; -2.059 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.095      ;
; -2.047 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.083      ;
; -2.026 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.062      ;
; -2.026 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.062      ;
; -2.025 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.061      ;
; -2.025 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 3.061      ;
; -1.943 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.980      ;
; -1.937 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.973      ;
; -1.898 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.934      ;
; -1.893 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 2.928      ;
; -1.879 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.915      ;
; -1.848 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; -0.001     ; 2.883      ;
; -1.834 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.870      ;
; -1.832 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.868      ;
; -1.824 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.860      ;
; -1.813 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.849      ;
; -1.805 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.841      ;
; -1.760 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.796      ;
; -1.751 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.787      ;
; -1.737 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.773      ;
; -1.725 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.001      ; 2.762      ;
; -1.586 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.622      ;
; -1.561 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.597      ;
; -1.541 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.577      ;
; -1.489 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.525      ;
; -1.482 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.518      ;
; -1.477 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.513      ;
; -1.464 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.500      ;
; -1.438 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.474      ;
; -1.378 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.414      ;
; -1.378 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.414      ;
; -1.377 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.413      ;
; -1.377 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 2.413      ;
; -0.934 ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.970      ;
; 0.379  ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50Mhz'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.549 ; CLK_2MHZ                       ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; 0.000        ; 2.690      ; 0.657      ;
; -2.549 ; CLK_1MHZ                       ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; 0.000        ; 2.690      ; 0.657      ;
; -2.049 ; CLK_2MHZ                       ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; -0.500       ; 2.690      ; 0.657      ;
; -2.049 ; CLK_1MHZ                       ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; -0.500       ; 2.690      ; 0.657      ;
; 0.391  ; slowclk_en                     ; slowclk_en                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.count[0]               ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.go                     ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.state.reset_st         ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.idev_req        ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg             ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.cfg.cfg_complete    ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.wait_ready ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.idle       ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[0]     ; devreq:dvrq|r.nr.inline[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.configure    ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[1]     ; devreq:dvrq|r.nr.inline[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.set_addr   ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[30]        ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[0]         ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[9]                ; innerCounter[9]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[8]                ; innerCounter[8]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[10]               ; innerCounter[10]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[19]               ; innerCounter[19]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[20]               ; innerCounter[20]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[21]               ; innerCounter[21]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[22]               ; innerCounter[22]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[16]               ; innerCounter[16]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[15]               ; innerCounter[15]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[18]               ; innerCounter[18]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[17]               ; innerCounter[17]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[24]               ; innerCounter[24]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[25]               ; innerCounter[25]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[26]               ; innerCounter[26]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[23]               ; innerCounter[23]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[12]               ; innerCounter[12]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[14]               ; innerCounter[14]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[11]               ; innerCounter[11]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[13]               ; innerCounter[13]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[6]                ; innerCounter[6]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[7]                ; innerCounter[7]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[3]                ; innerCounter[3]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[5]                ; innerCounter[5]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[1]                ; innerCounter[1]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[2]                ; innerCounter[2]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[4]                ; innerCounter[4]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[0]                ; innerCounter[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[27]               ; innerCounter[27]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[28]               ; innerCounter[28]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[29]               ; innerCounter[29]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[31]               ; innerCounter[31]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; innerCounter[30]               ; innerCounter[30]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; COUNT_HF1[1]                   ; COUNT_HF1[1]                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[28]                    ; counter[28]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[29]                    ; counter[29]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[30]                    ; counter[30]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[5]                     ; counter[5]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[6]                     ; counter[6]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[4]                     ; counter[4]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[12]                    ; counter[12]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[14]                    ; counter[14]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[11]                    ; counter[11]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[13]                    ; counter[13]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[10]                    ; counter[10]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[9]                     ; counter[9]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[8]                     ; counter[8]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[7]                     ; counter[7]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[15]                    ; counter[15]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[16]                    ; counter[16]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[17]                    ; counter[17]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[18]                    ; counter[18]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[19]                    ; counter[19]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[20]                    ; counter[20]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[21]                    ; counter[21]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[22]                    ; counter[22]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[23]                    ; counter[23]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[24]                    ; counter[24]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[25]                    ; counter[25]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[26]                    ; counter[26]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[27]                    ; counter[27]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv_i.io.RDy                   ; drv_i.io.RDy                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.TxFSM               ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.configured       ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.dev                 ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.serve_irq       ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.ep0_out         ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[1]  ; devreq:dvrq|r.nr.descr_len[1]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.inline[2]     ; devreq:dvrq|r.nr.inline[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.nr.descr_len[5]  ; devreq:dvrq|r.nr.descr_len[5]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.irq.TxLoads         ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.state.stall      ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; devreq:dvrq|r.shift[27]        ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; drv:d|r.st.global.gdev_req     ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CLK_12MHZ                      ; CLK_12MHZ                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hal:h|r.reset                  ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.514  ; devreq:dvrq|r.nr.hal.data[13]  ; drv:d|r.nr.hdata_out[13]       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.780      ;
; 0.515  ; reset_synch                    ; reset_usb                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.781      ;
; 0.516  ; drv:d|r.st.irq.ctrl4           ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; drv:d|r.nr.Din[7]              ; drv:d|r.nr.hdata_out_irq[7]    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.783      ;
; 0.521  ; drv:d|r.st.irq.ep1_out1        ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; drv:d|r.nr.hdata_out_cfg[6]    ; drv:d|r.nr.hdata_out[6]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.788      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_1MHZ'                                                                                 ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.657      ;
; 1.420 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.686      ;
; 1.704 ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.970      ;
; 1.827 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.093      ;
; 1.896 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.162      ;
; 1.946 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.212      ;
; 2.032 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.299      ;
; 2.068 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.334      ;
; 2.078 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.345      ;
; 2.120 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.387      ;
; 2.147 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.413      ;
; 2.147 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.413      ;
; 2.148 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.414      ;
; 2.148 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.414      ;
; 2.185 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.451      ;
; 2.194 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.461      ;
; 2.208 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.474      ;
; 2.234 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.500      ;
; 2.247 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.513      ;
; 2.250 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.517      ;
; 2.252 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.518      ;
; 2.259 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.525      ;
; 2.268 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.535      ;
; 2.296 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.563      ;
; 2.311 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.577      ;
; 2.331 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.597      ;
; 2.337 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.603      ;
; 2.356 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.622      ;
; 2.372 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.639      ;
; 2.375 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.641      ;
; 2.418 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.685      ;
; 2.486 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.753      ;
; 2.495 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.762      ;
; 2.507 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.773      ;
; 2.521 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.787      ;
; 2.523 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.790      ;
; 2.530 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.796      ;
; 2.533 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.800      ;
; 2.546 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.813      ;
; 2.569 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.836      ;
; 2.575 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.841      ;
; 2.583 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.849      ;
; 2.592 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.859      ;
; 2.594 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.860      ;
; 2.599 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.866      ;
; 2.602 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.868      ;
; 2.604 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.870      ;
; 2.608 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.875      ;
; 2.618 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 2.883      ;
; 2.620 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.887      ;
; 2.623 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.889      ;
; 2.623 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.889      ;
; 2.624 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.890      ;
; 2.628 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.895      ;
; 2.645 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.912      ;
; 2.649 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.915      ;
; 2.663 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 2.928      ;
; 2.666 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.933      ;
; 2.668 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.934      ;
; 2.689 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.955      ;
; 2.689 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.955      ;
; 2.693 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.959      ;
; 2.707 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.973      ;
; 2.713 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 2.980      ;
; 2.715 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.981      ;
; 2.715 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 2.981      ;
; 2.759 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.026      ;
; 2.761 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.028      ;
; 2.762 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.029      ;
; 2.782 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.049      ;
; 2.811 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.078      ;
; 2.817 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.083      ;
; 2.829 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.095      ;
; 2.835 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.102      ;
; 2.856 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.123      ;
; 2.867 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.133      ;
; 2.870 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.136      ;
; 2.891 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.157      ;
; 2.905 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 3.170      ;
; 2.920 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.186      ;
; 2.941 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.207      ;
; 2.955 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 3.220      ;
; 2.986 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.253      ;
; 3.003 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.269      ;
; 3.009 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.276      ;
; 3.056 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.322      ;
; 3.062 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.329      ;
; 3.066 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.333      ;
; 3.077 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.343      ;
; 3.083 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.001      ; 3.350      ;
; 3.091 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; -0.001     ; 3.356      ;
; 3.097 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 3.363      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_2MHZ'                                                                                ;
+-------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------+--------------+-------------+--------------+------------+------------+
; 1.337 ; COUNT_HF[5]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.603      ;
; 1.420 ; COUNT_HF[11]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.686      ;
; 1.507 ; COUNT_HF[4]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.773      ;
; 1.654 ; COUNT_HF[6]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.920      ;
; 1.683 ; COUNT_HF[0]   ; COUNT_HF[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.949      ;
; 1.720 ; COUNT_HF[4]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.986      ;
; 1.790 ; COUNT_HF[3]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.056      ;
; 1.866 ; COUNT_HF[7]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.132      ;
; 1.875 ; COUNT_HF[10]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.141      ;
; 1.889 ; COUNT_HF[3]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.155      ;
; 1.895 ; COUNT_HF[2]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.161      ;
; 1.912 ; COUNT_HF[9]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.178      ;
; 1.994 ; COUNT_HF[2]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.260      ;
; 1.998 ; COUNT_HF[0]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.264      ;
; 2.070 ; COUNT_HF[8]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.336      ;
; 2.071 ; COUNT_HF[6]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.337      ;
; 2.097 ; COUNT_HF[0]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.363      ;
; 2.108 ; COUNT_HF[10]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.374      ;
; 2.112 ; COUNT_HF[1]   ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.378      ;
; 2.131 ; COUNT_HF[5]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.397      ;
; 2.174 ; COUNT_HF[6]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.440      ;
; 2.184 ; COUNT_HF[9]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.450      ;
; 2.198 ; COUNT_HF[4]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.464      ;
; 2.211 ; COUNT_HF[1]   ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.477      ;
; 2.216 ; COUNT_HF[8]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.482      ;
; 2.217 ; COUNT_HF[6]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.483      ;
; 2.236 ; COUNT_HF[5]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.502      ;
; 2.256 ; COUNT_HF[6]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.522      ;
; 2.259 ; COUNT_HF[8]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.525      ;
; 2.266 ; COUNT_HF[9]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.532      ;
; 2.268 ; COUNT_HF[3]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.534      ;
; 2.281 ; COUNT_HF[7]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.547      ;
; 2.298 ; COUNT_HF[8]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.564      ;
; 2.303 ; COUNT_HF[4]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.569      ;
; 2.324 ; COUNT_HF[7]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.590      ;
; 2.339 ; COUNT_HF[5]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.605      ;
; 2.340 ; COUNT_HF[6]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.606      ;
; 2.363 ; COUNT_HF[7]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.629      ;
; 2.373 ; COUNT_HF[2]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.639      ;
; 2.373 ; COUNT_HF[3]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.639      ;
; 2.376 ; COUNT_HF[3]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.642      ;
; 2.377 ; COUNT_HF[2]   ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.643      ;
; 2.382 ; COUNT_HF[5]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.648      ;
; 2.406 ; COUNT_HF[4]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.672      ;
; 2.421 ; COUNT_HF[5]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.687      ;
; 2.447 ; COUNT_HF[7]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.713      ;
; 2.449 ; COUNT_HF[4]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.715      ;
; 2.476 ; COUNT_HF[0]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.742      ;
; 2.476 ; COUNT_HF[3]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.742      ;
; 2.478 ; COUNT_HF[2]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.744      ;
; 2.488 ; COUNT_HF[4]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.754      ;
; 2.505 ; COUNT_HF[5]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.771      ;
; 2.519 ; COUNT_HF[3]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.785      ;
; 2.558 ; COUNT_HF[3]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.824      ;
; 2.572 ; COUNT_HF[4]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.838      ;
; 2.581 ; COUNT_HF[2]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.847      ;
; 2.581 ; COUNT_HF[0]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.847      ;
; 2.590 ; COUNT_HF[1]   ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.856      ;
; 2.624 ; COUNT_HF[2]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.890      ;
; 2.642 ; COUNT_HF[3]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.908      ;
; 2.655 ; COUNT_HF1[4]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 1.871      ;
; 2.663 ; COUNT_HF[2]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.929      ;
; 2.684 ; COUNT_HF[0]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.950      ;
; 2.688 ; COUNT_HF1[3]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 1.904      ;
; 2.695 ; COUNT_HF[1]   ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.961      ;
; 2.727 ; COUNT_HF[0]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 2.993      ;
; 2.741 ; COUNT_HF1[2]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 1.957      ;
; 2.747 ; COUNT_HF[2]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.013      ;
; 2.766 ; COUNT_HF[0]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.032      ;
; 2.793 ; COUNT_HF[2]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.059      ;
; 2.795 ; COUNT_HF[0]   ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.061      ;
; 2.798 ; COUNT_HF[1]   ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.064      ;
; 2.841 ; COUNT_HF[1]   ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.107      ;
; 2.850 ; COUNT_HF[0]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.116      ;
; 2.880 ; COUNT_HF[1]   ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.146      ;
; 2.889 ; COUNT_HF1[1]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.554     ; 2.101      ;
; 2.896 ; COUNT_HF[0]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.162      ;
; 2.909 ; COUNT_HF[1]   ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.175      ;
; 2.915 ; COUNT_HF[1]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.181      ;
; 2.934 ; COUNT_HF1[11] ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 2.150      ;
; 2.958 ; COUNT_HF[4]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.224      ;
; 2.964 ; COUNT_HF[1]   ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.230      ;
; 3.010 ; COUNT_HF[1]   ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.276      ;
; 3.039 ; COUNT_HF1[10] ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 2.255      ;
; 3.039 ; COUNT_HF[0]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.305      ;
; 3.049 ; COUNT_HF[10]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.315      ;
; 3.056 ; COUNT_HF[6]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.322      ;
; 3.078 ; COUNT_HF1[9]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 2.294      ;
; 3.158 ; COUNT_HF[11]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.424      ;
; 3.158 ; COUNT_HF[11]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.424      ;
; 3.160 ; COUNT_HF[7]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.426      ;
; 3.197 ; COUNT_HF[10]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.463      ;
; 3.198 ; COUNT_HF[10]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.464      ;
; 3.200 ; COUNT_HF1[8]  ; COUNT_HF[11] ; clk_50Mhz    ; CLK_2MHZ    ; -0.500       ; -0.550     ; 2.416      ;
; 3.200 ; COUNT_HF[5]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.466      ;
; 3.202 ; COUNT_HF[10]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.468      ;
; 3.241 ; COUNT_HF[3]   ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.507      ;
; 3.306 ; COUNT_HF[11]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.572      ;
; 3.307 ; COUNT_HF[11]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.573      ;
; 3.311 ; COUNT_HF[11]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 3.577      ;
+-------+---------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.592 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.596      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.584      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 2.595      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 2.595      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.596      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.596      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 2.595      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 2.579      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.046     ; 2.582      ;
; -1.592 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.readA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.idleB_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.write_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; hal:h|r.rdy_out                ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.053     ; 2.575      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 2.595      ;
; -1.592 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 2.595      ;
; -1.592 ; reset_usb ; devreq:dvrq|r.shift[26]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.585      ;
; -1.591 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.591 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.039     ; 2.588      ;
; -1.591 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.039     ; 2.588      ;
; -1.591 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.039     ; 2.588      ;
; -1.591 ; reset_usb ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.039     ; 2.588      ;
; -1.591 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.039     ; 2.588      ;
; -1.591 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 2.584      ;
; -1.591 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.039     ; 2.588      ;
; -1.591 ; reset_usb ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.592      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.573      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 2.568      ;
; -1.572 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.573      ;
; -1.572 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.573      ;
; -1.572 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.573      ;
; -1.572 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.564      ;
; -1.572 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.573      ;
; -1.572 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.564      ;
; -1.572 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.035     ; 2.573      ;
; -1.571 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.575      ;
; -1.571 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.575      ;
; -1.571 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.575      ;
; -1.571 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.032     ; 2.575      ;
; -1.571 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 2.574      ;
; -1.571 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.571      ;
; -1.571 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.571      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 2.571      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 2.571      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 2.571      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 2.571      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 2.569      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 2.571      ;
; 2.341 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 2.571      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.341 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.serve_irq1      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.575      ;
; 2.341 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 2.574      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.573      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 2.568      ;
; 2.342 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.573      ;
; 2.342 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.573      ;
; 2.342 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.573      ;
; 2.342 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.564      ;
; 2.342 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.573      ;
; 2.342 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.564      ;
; 2.342 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.573      ;
; 2.361 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.361 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.039     ; 2.588      ;
; 2.361 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.039     ; 2.588      ;
; 2.361 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.039     ; 2.588      ;
; 2.361 ; reset_usb ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.039     ; 2.588      ;
; 2.361 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.039     ; 2.588      ;
; 2.361 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.584      ;
; 2.361 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.039     ; 2.588      ;
; 2.361 ; reset_usb ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.035     ; 2.592      ;
; 2.362 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.053     ; 2.575      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.584      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.032     ; 2.596      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.584      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.584      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.584      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 2.584      ;
; 2.362 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.043     ; 2.585      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50Mhz'                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[1]         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_2MHZ'                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
+--------+--------------+----------------+------------------+----------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_1MHZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; r_w1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; r_w1                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; 5.636  ; 5.636  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 13.486 ; 13.486 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; 9.205  ; 9.205  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; 8.295  ; 8.295  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; 8.826  ; 8.826  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; 11.134 ; 11.134 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; 8.544  ; 8.544  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; 13.486 ; 13.486 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; 10.085 ; 10.085 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; 9.502  ; 9.502  ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; 11.319 ; 11.319 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.535  ; 3.535  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.391  ; 3.391  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.210  ; 3.210  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.203  ; 3.203  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.174  ; 3.174  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.276  ; 3.276  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.148  ; 3.148  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.155  ; 3.155  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.299  ; 3.299  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.535  ; 3.535  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.417  ; 3.417  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.399  ; 3.399  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.420  ; 3.420  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.159  ; 3.159  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.076  ; 3.076  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.055  ; 3.055  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.049  ; 3.049  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 4.075  ; 4.075  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 5.405  ; 5.405  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; -4.523 ; -4.523 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; -3.891 ; -3.891 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; -3.891 ; -3.891 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; -3.991 ; -3.991 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; -3.944 ; -3.944 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; -4.233 ; -4.233 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; -4.248 ; -4.248 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; -3.926 ; -3.926 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; -3.935 ; -3.935 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; -3.979 ; -3.979 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; -4.725 ; -4.725 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; -2.819 ; -2.819 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -3.161 ; -3.161 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -2.980 ; -2.980 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -2.973 ; -2.973 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -2.944 ; -2.944 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -3.046 ; -3.046 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -2.918 ; -2.918 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -2.925 ; -2.925 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -3.069 ; -3.069 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -3.305 ; -3.305 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -3.187 ; -3.187 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -3.169 ; -3.169 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -3.190 ; -3.190 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -2.929 ; -2.929 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -2.846 ; -2.846 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -2.825 ; -2.825 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -2.819 ; -2.819 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -3.845 ; -3.845 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -3.081 ; -3.081 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 4.070  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 4.070  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 21.238 ; 21.238 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 20.785 ; 20.785 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 18.049 ; 18.049 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 20.666 ; 20.666 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 19.059 ; 19.059 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 20.208 ; 20.208 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 19.950 ; 19.950 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 19.157 ; 19.157 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 20.056 ; 20.056 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 20.669 ; 20.669 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 20.639 ; 20.639 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 20.568 ; 20.568 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 21.238 ; 21.238 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 4.070  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 5.526  ; 5.526  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 6.226  ; 6.226  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 6.226  ; 6.226  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.399  ; 7.399  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.399  ; 7.399  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.715  ; 7.715  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 7.039  ; 7.039  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.850  ; 6.850  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.886  ; 6.886  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.789  ; 6.789  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.039  ; 7.039  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.534  ; 6.534  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.531  ; 6.531  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.531  ; 6.531  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.539  ; 6.539  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.613  ; 6.613  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.597  ; 6.597  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.581  ; 6.581  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.552  ; 6.552  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.562  ; 6.562  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.579  ; 6.579  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.551  ; 6.551  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.508  ; 6.508  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.802  ; 6.802  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.372  ; 6.372  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.360  ; 6.360  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 4.070  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 4.070  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 5.526  ; 4.070  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 9.500  ; 9.500  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 8.391  ; 8.391  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 8.881  ; 8.881  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 7.973  ; 7.973  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 8.177  ; 8.177  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 9.069  ; 9.069  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 8.728  ; 8.728  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 8.495  ; 8.495  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 7.695  ; 7.695  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 10.235 ; 10.235 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 8.680  ; 8.680  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 9.807  ; 9.807  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 4.070  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 5.526  ; 5.526  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 6.226  ; 6.226  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 6.226  ; 6.226  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.137  ; 7.137  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.137  ; 7.137  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.009  ; 7.009  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 6.508  ; 6.508  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.850  ; 6.850  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.886  ; 6.886  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.789  ; 6.789  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.039  ; 7.039  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.534  ; 6.534  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.531  ; 6.531  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.531  ; 6.531  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.539  ; 6.539  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.613  ; 6.613  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.597  ; 6.597  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.581  ; 6.581  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.552  ; 6.552  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.562  ; 6.562  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.579  ; 6.579  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.551  ; 6.551  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.508  ; 6.508  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.802  ; 6.802  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.372  ; 6.372  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.360  ; 6.360  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 19.913 ; 19.913 ; 19.913 ; 19.913 ;
; reset      ; GPIO0[1]    ; 14.404 ; 14.404 ; 14.404 ; 14.404 ;
; reset      ; GPIO0[2]    ; 20.880 ; 20.880 ; 20.880 ; 20.880 ;
; reset      ; GPIO0[3]    ; 12.584 ; 12.584 ; 12.584 ; 12.584 ;
; reset      ; GPIO0[4]    ; 20.001 ; 20.001 ; 20.001 ; 20.001 ;
; reset      ; GPIO0[5]    ; 20.396 ; 20.396 ; 20.396 ; 20.396 ;
; reset      ; GPIO0[6]    ; 20.520 ; 20.520 ; 20.520 ; 20.520 ;
; reset      ; GPIO0[7]    ; 21.170 ; 21.170 ; 21.170 ; 21.170 ;
; reset      ; GPIO0[8]    ; 19.894 ; 19.894 ; 19.894 ; 19.894 ;
; reset      ; GPIO0[9]    ; 21.474 ; 21.474 ; 21.474 ; 21.474 ;
; reset      ; GPIO0[10]   ; 20.430 ; 20.430 ; 20.430 ; 20.430 ;
; reset      ; GPIO0[11]   ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; reset      ; RESET_LED   ;        ; 9.304  ; 9.304  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 13.402 ; 14.169 ; 14.169 ; 13.402 ;
; reset      ; GPIO0[1]    ; 11.774 ; 12.343 ; 12.343 ; 11.774 ;
; reset      ; GPIO0[2]    ; 12.055 ; 12.993 ; 12.993 ; 12.055 ;
; reset      ; GPIO0[3]    ; 11.745 ; 12.556 ; 12.556 ; 11.745 ;
; reset      ; GPIO0[4]    ; 12.356 ; 13.415 ; 13.415 ; 12.356 ;
; reset      ; GPIO0[5]    ; 13.067 ; 13.067 ; 13.067 ; 13.067 ;
; reset      ; GPIO0[6]    ; 12.491 ; 13.192 ; 13.192 ; 12.491 ;
; reset      ; GPIO0[7]    ; 13.019 ; 13.354 ; 13.354 ; 13.019 ;
; reset      ; GPIO0[8]    ; 12.065 ; 12.832 ; 12.832 ; 12.065 ;
; reset      ; GPIO0[9]    ; 14.564 ; 15.392 ; 15.392 ; 14.564 ;
; reset      ; GPIO0[10]   ; 13.629 ; 14.168 ; 14.168 ; 13.629 ;
; reset      ; GPIO0[11]   ; 14.919 ; 14.945 ; 14.945 ; 14.919 ;
; reset      ; RESET_LED   ;        ; 9.304  ; 9.304  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.005 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.340 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.360 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.360 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.330 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.023 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.023 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.023 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.033 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.077 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.077 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.037 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.037 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.037 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.035 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.015 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.005 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.677 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.012 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.032 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.032 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.002 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.695 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.695 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.695 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.705 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.749 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.749 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.709 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.709 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.709 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.707 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.677 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 7.005     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.340     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.360     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.360     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.330     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 7.023     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 7.023     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 7.023     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 7.033     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 7.077     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 7.077     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 7.037     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 7.037     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 7.037     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 7.035     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 7.015     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 7.005     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 6.677     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 7.012     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 7.032     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 7.032     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.002     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.695     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.695     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.695     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.705     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.749     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.749     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.709     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.709     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.709     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.707     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.677     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -3.969 ; -216.713      ;
; CLK_2MHZ  ; -3.842 ; -25245.961    ;
; CLK_1MHZ  ; -0.713 ; -5.730        ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -1.592 ; -3.184        ;
; CLK_1MHZ  ; 0.215  ; 0.000         ;
; CLK_2MHZ  ; 0.600  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Recovery Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -0.584 ; -76.932       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Removal Summary        ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 1.444 ; 0.000         ;
+-----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -387.380          ;
; CLK_2MHZ  ; -0.500 ; -8204.000         ;
; CLK_1MHZ  ; -0.500 ; -13.000           ;
+-----------+--------+-------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50Mhz'                                                                                    ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+
; -3.969 ; COUNT_HF1[8]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 4.988      ;
; -3.888 ; COUNT_HF1[4]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 4.907      ;
; -3.876 ; COUNT_HF1[3]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 4.895      ;
; -3.839 ; COUNT_HF1[9]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 4.858      ;
; -3.837 ; COUNT_HF1[9]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 4.866      ;
; -3.821 ; COUNT_HF1[8]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 4.826      ;
; -3.805 ; COUNT_HF1[1]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 4.809      ;
; -3.801 ; COUNT_HF1[5]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 4.820      ;
; -3.798 ; COUNT_HF1[10] ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.805      ;
; -3.797 ; COUNT_HF1[1]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.030     ; 4.799      ;
; -3.775 ; COUNT_HF1[6]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.791      ;
; -3.772 ; COUNT_HF1[7]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 4.777      ;
; -3.770 ; COUNT_HF1[5]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 4.775      ;
; -3.762 ; COUNT_HF1[7]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.769      ;
; -3.759 ; COUNT_HF1[7]  ; drv_i.io.SData[5] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.013     ; 4.778      ;
; -3.755 ; COUNT_HF1[5]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.771      ;
; -3.748 ; ADC2~777      ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.331      ; 4.611      ;
; -3.744 ; COUNT_HF1[1]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.770      ;
; -3.738 ; ADC2~1001     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.327      ; 4.597      ;
; -3.724 ; COUNT_HF1[8]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.731      ;
; -3.722 ; COUNT_HF1[10] ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.738      ;
; -3.722 ; ADC2~10121    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.321      ; 4.575      ;
; -3.719 ; ADC2~7369     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.322      ; 4.573      ;
; -3.718 ; ADC2~9977     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.336      ; 4.586      ;
; -3.717 ; ADC2~9961     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.313      ; 4.562      ;
; -3.716 ; COUNT_HF1[5]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.723      ;
; -3.708 ; COUNT_HF1[4]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.715      ;
; -3.701 ; COUNT_HF1[6]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 4.706      ;
; -3.699 ; ADC2~5001     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.307      ; 4.538      ;
; -3.694 ; COUNT_HF1[10] ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 4.699      ;
; -3.693 ; COUNT_HF1[3]  ; drv_i.io.SData[1] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.027     ; 4.698      ;
; -3.691 ; COUNT_HF1[10] ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.726      ;
; -3.688 ; COUNT_HF1[3]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 4.717      ;
; -3.684 ; ADC2~3913     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.317      ; 4.533      ;
; -3.683 ; ADC2~12169    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.330      ; 4.545      ;
; -3.680 ; COUNT_HF1[1]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.019     ; 4.693      ;
; -3.674 ; COUNT_HF1[10] ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 4.703      ;
; -3.674 ; COUNT_HF1[3]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.681      ;
; -3.673 ; COUNT_HF1[8]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.699      ;
; -3.662 ; COUNT_HF1[4]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.678      ;
; -3.657 ; COUNT_HF1[3]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.673      ;
; -3.652 ; COUNT_HF1[6]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.687      ;
; -3.651 ; COUNT_HF1[10] ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.658      ;
; -3.642 ; COUNT_HF1[5]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.668      ;
; -3.639 ; COUNT_HF1[5]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.674      ;
; -3.630 ; ADC2~12009    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.325      ; 4.487      ;
; -3.629 ; ADC2~15354    ; drv_i.io.SData[6] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.314      ; 4.475      ;
; -3.623 ; COUNT_HF1[1]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 4.655      ;
; -3.620 ; ADC2~2889     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.315      ; 4.467      ;
; -3.617 ; ADC2~8183     ; drv_i.io.SData[3] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.313      ; 4.462      ;
; -3.615 ; COUNT_HF1[2]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.622      ;
; -3.615 ; ADC2~13545    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.322      ; 4.469      ;
; -3.604 ; COUNT_HF1[2]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.639      ;
; -3.599 ; COUNT_HF1[9]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.606      ;
; -3.592 ; COUNT_HF1[1]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.028     ; 4.596      ;
; -3.585 ; ADC2~9993     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.328      ; 4.445      ;
; -3.580 ; COUNT_HF1[6]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 4.609      ;
; -3.580 ; ADC2~7721     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.325      ; 4.437      ;
; -3.575 ; ADC2~10822    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.309      ; 4.416      ;
; -3.573 ; COUNT_HF1[8]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.580      ;
; -3.573 ; ADC2~7147     ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.333      ; 4.438      ;
; -3.571 ; COUNT_HF1[7]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.597      ;
; -3.569 ; ADC2~2201     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.336      ; 4.437      ;
; -3.566 ; COUNT_HF1[5]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 4.595      ;
; -3.566 ; ADC2~7941     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.304      ; 4.402      ;
; -3.565 ; ADC2~6153     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.345      ; 4.442      ;
; -3.562 ; ADC2~5641     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.332      ; 4.426      ;
; -3.559 ; ADC2~11817    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.352      ; 4.443      ;
; -3.553 ; COUNT_HF1[9]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.560      ;
; -3.552 ; ADC2~11451    ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.348      ; 4.432      ;
; -3.551 ; ADC2~15337    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.333      ; 4.416      ;
; -3.547 ; ADC2~14057    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.304      ; 4.383      ;
; -3.546 ; ADC2~14617    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.340      ; 4.418      ;
; -3.545 ; COUNT_HF1[9]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.580      ;
; -3.543 ; ADC2~6038     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.328      ; 4.403      ;
; -3.541 ; COUNT_HF1[7]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.548      ;
; -3.541 ; ADC2~7161     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.351      ; 4.424      ;
; -3.541 ; ADC2~16249    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.298      ; 4.371      ;
; -3.536 ; ADC2~5449     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.304      ; 4.372      ;
; -3.535 ; COUNT_HF1[7]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.570      ;
; -3.534 ; ADC2~7241     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.318      ; 4.384      ;
; -3.533 ; COUNT_HF1[6]  ; drv_i.io.SData[2] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.540      ;
; -3.532 ; ADC2~15339    ; drv_i.io.SData[7] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.349      ; 4.413      ;
; -3.529 ; COUNT_HF1[2]  ; drv_i.io.SData[3] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.025     ; 4.536      ;
; -3.528 ; ADC2~2934     ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.298      ; 4.358      ;
; -3.527 ; ADC2~5289     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.332      ; 4.391      ;
; -3.526 ; ADC2~7781     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.315      ; 4.373      ;
; -3.524 ; ADC2~15862    ; drv_i.io.SData[2] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.314      ; 4.370      ;
; -3.520 ; ADC2~10601    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.317      ; 4.369      ;
; -3.518 ; ADC2~1049     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.348      ; 4.398      ;
; -3.513 ; ADC2~12809    ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.319      ; 4.364      ;
; -3.512 ; COUNT_HF1[2]  ; drv_i.io.SData[4] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 4.541      ;
; -3.512 ; COUNT_HF1[8]  ; drv_i.io.SData[7] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.003      ; 4.547      ;
; -3.511 ; ADC2~5321     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.332      ; 4.375      ;
; -3.509 ; COUNT_HF1[8]  ; drv_i.io.SData[6] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.016     ; 4.525      ;
; -3.502 ; COUNT_HF1[6]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.528      ;
; -3.501 ; COUNT_HF1[3]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.527      ;
; -3.500 ; ADC2~7045     ; drv_i.io.SData[1] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.301      ; 4.333      ;
; -3.496 ; COUNT_HF1[9]  ; drv_i.io.SData[0] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.006     ; 4.522      ;
; -3.496 ; ADC2~1929     ; drv_i.io.SData[5] ; CLK_2MHZ     ; clk_50Mhz   ; 0.500        ; 0.332      ; 4.360      ;
+--------+---------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_2MHZ'                                                                             ;
+--------+--------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------+--------------+-------------+--------------+------------+------------+
; -3.842 ; COUNT_HF1[1] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 4.014      ;
; -3.800 ; COUNT_HF1[1] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 4.006      ;
; -3.800 ; COUNT_HF1[1] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.326     ; 4.006      ;
; -3.791 ; COUNT_HF1[2] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.357     ; 3.966      ;
; -3.784 ; COUNT_HF1[1] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.358     ; 3.958      ;
; -3.771 ; COUNT_HF1[1] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.955      ;
; -3.771 ; COUNT_HF1[1] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.955      ;
; -3.769 ; COUNT_HF1[1] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.340     ; 3.961      ;
; -3.761 ; COUNT_HF1[1] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.346     ; 3.947      ;
; -3.761 ; COUNT_HF1[1] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.346     ; 3.947      ;
; -3.756 ; COUNT_HF1[1] ; ADC2~12216 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.351     ; 3.937      ;
; -3.754 ; COUNT_HF1[1] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.331     ; 3.955      ;
; -3.754 ; COUNT_HF1[1] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.331     ; 3.955      ;
; -3.753 ; COUNT_HF1[1] ; ADC2~12218 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.367     ; 3.918      ;
; -3.753 ; COUNT_HF1[1] ; ADC2~12219 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.367     ; 3.918      ;
; -3.753 ; COUNT_HF1[4] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.357     ; 3.928      ;
; -3.749 ; COUNT_HF1[3] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.357     ; 3.924      ;
; -3.749 ; COUNT_HF1[2] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.958      ;
; -3.749 ; COUNT_HF1[2] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.958      ;
; -3.740 ; COUNT_HF1[1] ; ADC2~7700  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.347     ; 3.925      ;
; -3.740 ; COUNT_HF1[5] ; ADC2~7800  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.342     ; 3.930      ;
; -3.738 ; COUNT_HF1[1] ; ADC2~8821  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.375     ; 3.895      ;
; -3.738 ; COUNT_HF1[1] ; ADC2~8822  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.375     ; 3.895      ;
; -3.735 ; COUNT_HF1[5] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.358     ; 3.909      ;
; -3.734 ; COUNT_HF1[5] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.357     ; 3.909      ;
; -3.733 ; COUNT_HF1[2] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.355     ; 3.910      ;
; -3.732 ; COUNT_HF1[1] ; ADC2~6137  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.923      ;
; -3.727 ; COUNT_HF1[6] ; ADC2~7800  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.342     ; 3.917      ;
; -3.726 ; COUNT_HF1[5] ; ADC2~6137  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.338     ; 3.920      ;
; -3.722 ; COUNT_HF1[6] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.358     ; 3.896      ;
; -3.721 ; COUNT_HF1[6] ; ADC2~14308 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.357     ; 3.896      ;
; -3.720 ; COUNT_HF1[5] ; ADC2~13302 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.380     ; 3.872      ;
; -3.720 ; COUNT_HF1[2] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.907      ;
; -3.720 ; COUNT_HF1[2] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.907      ;
; -3.718 ; COUNT_HF1[2] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.913      ;
; -3.716 ; COUNT_HF1[5] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.911      ;
; -3.713 ; COUNT_HF1[6] ; ADC2~6137  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.338     ; 3.907      ;
; -3.711 ; COUNT_HF1[4] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.920      ;
; -3.711 ; COUNT_HF1[4] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.920      ;
; -3.710 ; COUNT_HF1[2] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.899      ;
; -3.710 ; COUNT_HF1[2] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.899      ;
; -3.708 ; COUNT_HF1[1] ; ADC2~9476  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.361     ; 3.879      ;
; -3.708 ; COUNT_HF1[1] ; ADC2~9481  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.361     ; 3.879      ;
; -3.708 ; COUNT_HF1[1] ; ADC2~9482  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.361     ; 3.879      ;
; -3.707 ; COUNT_HF1[1] ; ADC2~9944  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.373     ; 3.866      ;
; -3.707 ; COUNT_HF1[1] ; ADC2~9942  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.373     ; 3.866      ;
; -3.707 ; COUNT_HF1[3] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.916      ;
; -3.707 ; COUNT_HF1[3] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.916      ;
; -3.707 ; COUNT_HF1[6] ; ADC2~13302 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.380     ; 3.859      ;
; -3.706 ; COUNT_HF1[5] ; ADC2~9992  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.349     ; 3.889      ;
; -3.705 ; COUNT_HF1[2] ; ADC2~12216 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.348     ; 3.889      ;
; -3.703 ; COUNT_HF1[2] ; ADC2~13290 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.328     ; 3.907      ;
; -3.703 ; COUNT_HF1[2] ; ADC2~13287 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.328     ; 3.907      ;
; -3.703 ; COUNT_HF1[6] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.898      ;
; -3.702 ; COUNT_HF1[2] ; ADC2~12218 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.364     ; 3.870      ;
; -3.702 ; COUNT_HF1[2] ; ADC2~12219 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.364     ; 3.870      ;
; -3.700 ; COUNT_HF1[1] ; ADC2~7382  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.899      ;
; -3.700 ; COUNT_HF1[5] ; ADC2~7700  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.888      ;
; -3.699 ; COUNT_HF1[1] ; ADC2~7686  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.346     ; 3.885      ;
; -3.695 ; COUNT_HF1[4] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.355     ; 3.872      ;
; -3.693 ; COUNT_HF1[6] ; ADC2~9992  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.349     ; 3.876      ;
; -3.692 ; COUNT_HF1[5] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.901      ;
; -3.692 ; COUNT_HF1[5] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.901      ;
; -3.691 ; COUNT_HF1[5] ; ADC2~14024 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.863      ;
; -3.691 ; COUNT_HF1[5] ; ADC2~14027 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.863      ;
; -3.691 ; COUNT_HF1[5] ; ADC2~14021 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.863      ;
; -3.691 ; COUNT_HF1[5] ; ADC2~14022 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.863      ;
; -3.691 ; COUNT_HF1[3] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.355     ; 3.868      ;
; -3.689 ; COUNT_HF1[5] ; ADC2~14968 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.877      ;
; -3.689 ; COUNT_HF1[2] ; ADC2~7700  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.877      ;
; -3.687 ; COUNT_HF1[2] ; ADC2~8821  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.372     ; 3.847      ;
; -3.687 ; COUNT_HF1[2] ; ADC2~8822  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.372     ; 3.847      ;
; -3.687 ; COUNT_HF1[6] ; ADC2~7700  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.875      ;
; -3.684 ; COUNT_HF1[1] ; ADC2~1290  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.872      ;
; -3.683 ; COUNT_HF1[5] ; ADC2~4888  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.369     ; 3.846      ;
; -3.683 ; COUNT_HF1[1] ; ADC2~8807  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.333     ; 3.882      ;
; -3.683 ; COUNT_HF1[1] ; ADC2~7800  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.870      ;
; -3.682 ; COUNT_HF1[4] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.869      ;
; -3.682 ; COUNT_HF1[4] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.869      ;
; -3.681 ; COUNT_HF1[2] ; ADC2~6137  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.338     ; 3.875      ;
; -3.680 ; COUNT_HF1[4] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.875      ;
; -3.679 ; COUNT_HF1[5] ; ADC2~6889  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.341     ; 3.870      ;
; -3.679 ; COUNT_HF1[6] ; ADC2~13540 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.888      ;
; -3.679 ; COUNT_HF1[6] ; ADC2~13543 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.888      ;
; -3.678 ; COUNT_HF1[1] ; ADC2~1573  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.380     ; 3.830      ;
; -3.678 ; COUNT_HF1[3] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.865      ;
; -3.678 ; COUNT_HF1[3] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.865      ;
; -3.678 ; COUNT_HF1[1] ; ADC2~4953  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.361     ; 3.849      ;
; -3.678 ; COUNT_HF1[6] ; ADC2~14024 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.850      ;
; -3.678 ; COUNT_HF1[6] ; ADC2~14027 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.850      ;
; -3.678 ; COUNT_HF1[6] ; ADC2~14021 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.850      ;
; -3.678 ; COUNT_HF1[6] ; ADC2~14022 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.360     ; 3.850      ;
; -3.676 ; COUNT_HF1[3] ; ADC2~8232  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.337     ; 3.871      ;
; -3.676 ; COUNT_HF1[5] ; ADC2~15973 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.355     ; 3.853      ;
; -3.676 ; COUNT_HF1[6] ; ADC2~14968 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.344     ; 3.864      ;
; -3.672 ; COUNT_HF1[4] ; ADC2~12360 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.861      ;
; -3.672 ; COUNT_HF1[4] ; ADC2~12358 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.343     ; 3.861      ;
; -3.671 ; COUNT_HF1[1] ; ADC2~11787 ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.323     ; 3.880      ;
; -3.671 ; COUNT_HF1[5] ; ADC2~9175  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.858      ;
; -3.671 ; COUNT_HF1[5] ; ADC2~9173  ; clk_50Mhz    ; CLK_2MHZ    ; 0.500        ; -0.345     ; 3.858      ;
+--------+--------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_1MHZ'                                                                                 ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.713 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.745      ;
; -0.712 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.744      ;
; -0.712 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.744      ;
; -0.707 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.739      ;
; -0.706 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.738      ;
; -0.689 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.721      ;
; -0.688 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.720      ;
; -0.688 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.720      ;
; -0.688 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.720      ;
; -0.670 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.702      ;
; -0.669 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.701      ;
; -0.669 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.701      ;
; -0.669 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.701      ;
; -0.624 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.656      ;
; -0.623 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.655      ;
; -0.563 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.595      ;
; -0.562 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.594      ;
; -0.562 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.594      ;
; -0.521 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.553      ;
; -0.515 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.547      ;
; -0.509 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.541      ;
; -0.508 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.540      ;
; -0.508 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.540      ;
; -0.508 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.540      ;
; -0.501 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.533      ;
; -0.497 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.529      ;
; -0.495 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.527      ;
; -0.478 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.510      ;
; -0.477 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.509      ;
; -0.459 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.491      ;
; -0.458 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.490      ;
; -0.458 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.490      ;
; -0.458 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.490      ;
; -0.458 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.490      ;
; -0.457 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.489      ;
; -0.451 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.483      ;
; -0.433 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.465      ;
; -0.429 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.461      ;
; -0.428 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.460      ;
; -0.428 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.460      ;
; -0.418 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.450      ;
; -0.414 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.446      ;
; -0.412 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.444      ;
; -0.412 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.444      ;
; -0.402 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.434      ;
; -0.401 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.433      ;
; -0.401 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.433      ;
; -0.394 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.426      ;
; -0.375 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.407      ;
; -0.371 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.403      ;
; -0.351 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.383      ;
; -0.329 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.361      ;
; -0.326 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.358      ;
; -0.325 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.357      ;
; -0.325 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.357      ;
; -0.317 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.349      ;
; -0.297 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.329      ;
; -0.287 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.319      ;
; -0.282 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.314      ;
; -0.281 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.313      ;
; -0.276 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.308      ;
; -0.274 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.306      ;
; -0.263 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.295      ;
; -0.247 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.279      ;
; -0.244 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.276      ;
; -0.239 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.271      ;
; -0.214 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.246      ;
; -0.198 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.230      ;
; -0.190 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.222      ;
; -0.165 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.197      ;
; -0.158 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.190      ;
; -0.150 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.182      ;
; -0.141 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.173      ;
; -0.137 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.169      ;
; -0.134 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.166      ;
; -0.114 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.146      ;
; -0.083 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.115      ;
; -0.075 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.107      ;
; -0.074 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.106      ;
; -0.074 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 1.106      ;
; 0.127  ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.905      ;
; 0.665  ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50Mhz'                                                                                                                    ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.592 ; CLK_2MHZ                        ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; 0.000        ; 1.666      ; 0.367      ;
; -1.592 ; CLK_1MHZ                        ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; 0.000        ; 1.666      ; 0.367      ;
; -1.092 ; CLK_2MHZ                        ; CLK_2MHZ                       ; CLK_2MHZ     ; clk_50Mhz   ; -0.500       ; 1.666      ; 0.367      ;
; -1.092 ; CLK_1MHZ                        ; CLK_1MHZ                       ; CLK_1MHZ     ; clk_50Mhz   ; -0.500       ; 1.666      ; 0.367      ;
; 0.215  ; slowclk_en                      ; slowclk_en                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.count[0]                ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.go                      ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.state.reset_st          ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.idev_req         ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg              ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.cfg.cfg_complete     ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.wait_ready  ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.idle        ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[0]      ; devreq:dvrq|r.nr.inline[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.configure     ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[1]      ; devreq:dvrq|r.nr.inline[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.set_addr    ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[30]         ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[0]          ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[9]                 ; innerCounter[9]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[8]                 ; innerCounter[8]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[10]                ; innerCounter[10]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[19]                ; innerCounter[19]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[20]                ; innerCounter[20]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[21]                ; innerCounter[21]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[22]                ; innerCounter[22]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[16]                ; innerCounter[16]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[15]                ; innerCounter[15]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[18]                ; innerCounter[18]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[17]                ; innerCounter[17]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[24]                ; innerCounter[24]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[25]                ; innerCounter[25]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[26]                ; innerCounter[26]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[23]                ; innerCounter[23]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[12]                ; innerCounter[12]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[14]                ; innerCounter[14]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[11]                ; innerCounter[11]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[13]                ; innerCounter[13]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[6]                 ; innerCounter[6]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[7]                 ; innerCounter[7]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[3]                 ; innerCounter[3]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[5]                 ; innerCounter[5]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[1]                 ; innerCounter[1]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[2]                 ; innerCounter[2]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[4]                 ; innerCounter[4]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[0]                 ; innerCounter[0]                ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[27]                ; innerCounter[27]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[28]                ; innerCounter[28]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[29]                ; innerCounter[29]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[31]                ; innerCounter[31]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; innerCounter[30]                ; innerCounter[30]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; COUNT_HF1[1]                    ; COUNT_HF1[1]                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[28]                     ; counter[28]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[29]                     ; counter[29]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[30]                     ; counter[30]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[5]                      ; counter[5]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[6]                      ; counter[6]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[4]                      ; counter[4]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[12]                     ; counter[12]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[14]                     ; counter[14]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[11]                     ; counter[11]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[13]                     ; counter[13]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[10]                     ; counter[10]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[9]                      ; counter[9]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[8]                      ; counter[8]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[7]                      ; counter[7]                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[15]                     ; counter[15]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[16]                     ; counter[16]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[17]                     ; counter[17]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[18]                     ; counter[18]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[19]                     ; counter[19]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[20]                     ; counter[20]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[21]                     ; counter[21]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[22]                     ; counter[22]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[23]                     ; counter[23]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[24]                     ; counter[24]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[25]                     ; counter[25]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[26]                     ; counter[26]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[27]                     ; counter[27]                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv_i.io.RDy                    ; drv_i.io.RDy                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.TxFSM                ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.configured        ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.dev                  ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.serve_irq        ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.ep0_out          ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[1]   ; devreq:dvrq|r.nr.descr_len[1]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.inline[2]      ; devreq:dvrq|r.nr.inline[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.nr.descr_len[5]   ; devreq:dvrq|r.nr.descr_len[5]  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.irq.TxLoads          ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.state.stall       ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; devreq:dvrq|r.shift[27]         ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; drv:d|r.st.global.gdev_req      ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CLK_12MHZ                       ; CLK_12MHZ                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hal:h|r.reset                   ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; reset_synch                     ; reset_usb                      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.388      ;
; 0.236  ; devreq:dvrq|r.nr.hal.data[13]   ; drv:d|r.nr.hdata_out[13]       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; drv:d|r.st.irq.ctrl4            ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; drv:d|r.nr.Din[7]               ; drv:d|r.nr.hdata_out_irq[7]    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; drv:d|r.nr.hdata_out_cfg[6]     ; drv:d|r.nr.hdata_out[6]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; drv:d|r.nr.DeviceReq.wLength[1] ; devreq:dvrq|r.nr.tx_len[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.392      ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_1MHZ'                                                                                 ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; r_w1          ; r_w1          ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.367      ;
; 0.656 ; COUNT_DAC[11] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.808      ;
; 0.753 ; COUNT_DAC[7]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.905      ;
; 0.830 ; COUNT_DAC[8]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 0.982      ;
; 0.856 ; COUNT_DAC[2]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.008      ;
; 0.876 ; COUNT_DAC[10] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; COUNT_DAC[7]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.028      ;
; 0.907 ; COUNT_DAC[10] ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.059      ;
; 0.916 ; COUNT_DAC[1]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.068      ;
; 0.920 ; COUNT_DAC[7]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.072      ;
; 0.947 ; COUNT_DAC[9]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.099      ;
; 0.953 ; COUNT_DAC[0]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.105      ;
; 0.954 ; COUNT_DAC[11] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.106      ;
; 0.954 ; COUNT_DAC[11] ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.106      ;
; 0.955 ; COUNT_DAC[11] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.107      ;
; 0.963 ; COUNT_DAC[4]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.115      ;
; 0.977 ; COUNT_DAC[8]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.129      ;
; 0.983 ; COUNT_DAC[4]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.135      ;
; 0.992 ; COUNT_DAC[7]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.144      ;
; 0.994 ; COUNT_DAC[9]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.146      ;
; 1.014 ; COUNT_DAC[1]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.166      ;
; 1.017 ; COUNT_DAC[5]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.169      ;
; 1.019 ; COUNT_DAC[9]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.171      ;
; 1.021 ; COUNT_DAC[0]  ; COUNT_DAC[0]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.173      ;
; 1.027 ; COUNT_DAC[4]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.179      ;
; 1.030 ; COUNT_DAC[4]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.182      ;
; 1.037 ; COUNT_DAC[5]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.189      ;
; 1.038 ; COUNT_DAC[3]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.190      ;
; 1.045 ; COUNT_DAC[5]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.197      ;
; 1.049 ; COUNT_DAC[8]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.201      ;
; 1.070 ; COUNT_DAC[7]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.222      ;
; 1.078 ; COUNT_DAC[6]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.230      ;
; 1.081 ; COUNT_DAC[5]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.233      ;
; 1.092 ; COUNT_DAC[4]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.244      ;
; 1.092 ; COUNT_DAC[4]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.244      ;
; 1.094 ; COUNT_DAC[4]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.246      ;
; 1.098 ; COUNT_DAC[6]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.250      ;
; 1.119 ; COUNT_DAC[1]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.271      ;
; 1.124 ; COUNT_DAC[1]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.276      ;
; 1.127 ; COUNT_DAC[8]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.279      ;
; 1.142 ; COUNT_DAC[6]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.294      ;
; 1.143 ; COUNT_DAC[7]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.295      ;
; 1.143 ; COUNT_DAC[3]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.295      ;
; 1.144 ; COUNT_DAC[1]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.296      ;
; 1.153 ; COUNT_DAC[5]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.305      ;
; 1.154 ; COUNT_DAC[0]  ; COUNT_DAC[1]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.306      ;
; 1.156 ; COUNT_DAC[0]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.308      ;
; 1.161 ; COUNT_DAC[0]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.313      ;
; 1.162 ; COUNT_DAC[2]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.314      ;
; 1.162 ; COUNT_DAC[2]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.314      ;
; 1.162 ; COUNT_DAC[2]  ; COUNT_DAC[3]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.314      ;
; 1.163 ; COUNT_DAC[2]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.315      ;
; 1.163 ; COUNT_DAC[3]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.315      ;
; 1.165 ; COUNT_DAC[10] ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.317      ;
; 1.166 ; COUNT_DAC[10] ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.318      ;
; 1.167 ; COUNT_DAC[2]  ; COUNT_DAC[7]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.319      ;
; 1.174 ; COUNT_DAC[8]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.326      ;
; 1.177 ; COUNT_DAC[4]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.329      ;
; 1.181 ; COUNT_DAC[0]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.333      ;
; 1.188 ; COUNT_DAC[1]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.340      ;
; 1.192 ; COUNT_DAC[9]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.344      ;
; 1.193 ; COUNT_DAC[9]  ; COUNT_DAC[8]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.345      ;
; 1.197 ; COUNT_DAC[4]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.349      ;
; 1.207 ; COUNT_DAC[3]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.359      ;
; 1.208 ; COUNT_DAC[3]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.360      ;
; 1.208 ; COUNT_DAC[3]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.360      ;
; 1.209 ; COUNT_DAC[6]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.361      ;
; 1.212 ; COUNT_DAC[5]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.364      ;
; 1.214 ; COUNT_DAC[6]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.366      ;
; 1.222 ; COUNT_DAC[1]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.374      ;
; 1.225 ; COUNT_DAC[0]  ; COUNT_DAC[11] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.377      ;
; 1.231 ; COUNT_DAC[5]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.383      ;
; 1.251 ; COUNT_DAC[5]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.403      ;
; 1.255 ; COUNT_DAC[1]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.407      ;
; 1.259 ; COUNT_DAC[0]  ; COUNT_DAC[10] ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.411      ;
; 1.274 ; COUNT_DAC[3]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.426      ;
; 1.292 ; COUNT_DAC[6]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.444      ;
; 1.292 ; COUNT_DAC[0]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.444      ;
; 1.294 ; COUNT_DAC[1]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.446      ;
; 1.298 ; COUNT_DAC[2]  ; COUNT_DAC[5]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.450      ;
; 1.313 ; COUNT_DAC[3]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.465      ;
; 1.319 ; COUNT_DAC[6]  ; COUNT_DAC[2]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.471      ;
; 1.331 ; COUNT_DAC[0]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.483      ;
; 1.337 ; COUNT_DAC[2]  ; COUNT_DAC[4]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.489      ;
; 1.338 ; COUNT_DAC[1]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.490      ;
; 1.357 ; COUNT_DAC[3]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.509      ;
; 1.358 ; COUNT_DAC[1]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.510      ;
; 1.375 ; COUNT_DAC[0]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.527      ;
; 1.377 ; COUNT_DAC[3]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.529      ;
; 1.381 ; COUNT_DAC[2]  ; COUNT_DAC[9]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.533      ;
; 1.395 ; COUNT_DAC[0]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.547      ;
; 1.401 ; COUNT_DAC[2]  ; COUNT_DAC[6]  ; CLK_1MHZ     ; CLK_1MHZ    ; 0.000        ; 0.000      ; 1.553      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_2MHZ'                                                                               ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.600 ; COUNT_HF[5]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.752      ;
; 0.644 ; COUNT_HF[11] ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.796      ;
; 0.659 ; COUNT_HF[4]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.811      ;
; 0.730 ; COUNT_HF[6]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.882      ;
; 0.736 ; COUNT_HF[0]  ; COUNT_HF[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.888      ;
; 0.739 ; COUNT_HF[4]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.891      ;
; 0.773 ; COUNT_HF[3]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.925      ;
; 0.796 ; COUNT_HF[3]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.948      ;
; 0.821 ; COUNT_HF[2]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.973      ;
; 0.822 ; COUNT_HF[7]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.974      ;
; 0.840 ; COUNT_HF[10] ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.992      ;
; 0.844 ; COUNT_HF[2]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.996      ;
; 0.845 ; COUNT_HF[9]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 0.997      ;
; 0.875 ; COUNT_HF[0]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.027      ;
; 0.882 ; COUNT_HF[6]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.034      ;
; 0.898 ; COUNT_HF[0]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.050      ;
; 0.910 ; COUNT_HF[10] ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.062      ;
; 0.911 ; COUNT_HF[8]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.063      ;
; 0.923 ; COUNT_HF[5]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.075      ;
; 0.924 ; COUNT_HF[1]  ; COUNT_HF[5]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.076      ;
; 0.947 ; COUNT_HF[1]  ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.099      ;
; 0.947 ; COUNT_HF[9]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.099      ;
; 0.955 ; COUNT_HF[6]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.107      ;
; 0.958 ; COUNT_HF[6]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.110      ;
; 0.963 ; COUNT_HF[4]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.115      ;
; 0.967 ; COUNT_HF[8]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.119      ;
; 0.970 ; COUNT_HF[8]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.122      ;
; 0.972 ; COUNT_HF[5]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.124      ;
; 0.982 ; COUNT_HF[9]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.134      ;
; 0.990 ; COUNT_HF[6]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.142      ;
; 0.997 ; COUNT_HF[3]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.149      ;
; 0.998 ; COUNT_HF[7]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.150      ;
; 1.001 ; COUNT_HF[7]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.153      ;
; 1.002 ; COUNT_HF[6]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.154      ;
; 1.002 ; COUNT_HF[8]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.154      ;
; 1.012 ; COUNT_HF[4]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.164      ;
; 1.033 ; COUNT_HF[7]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.185      ;
; 1.045 ; COUNT_HF[5]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.197      ;
; 1.045 ; COUNT_HF[2]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.197      ;
; 1.045 ; COUNT_HF[7]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.197      ;
; 1.046 ; COUNT_HF[3]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.198      ;
; 1.048 ; COUNT_HF[5]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.200      ;
; 1.058 ; COUNT_HF[2]  ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.210      ;
; 1.080 ; COUNT_HF[5]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.232      ;
; 1.081 ; COUNT_HF[3]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.233      ;
; 1.085 ; COUNT_HF[4]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.237      ;
; 1.088 ; COUNT_HF[4]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.240      ;
; 1.092 ; COUNT_HF[5]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.244      ;
; 1.094 ; COUNT_HF[2]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.246      ;
; 1.099 ; COUNT_HF[0]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.251      ;
; 1.119 ; COUNT_HF[3]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.271      ;
; 1.120 ; COUNT_HF[4]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.272      ;
; 1.122 ; COUNT_HF[3]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.274      ;
; 1.132 ; COUNT_HF[4]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.284      ;
; 1.148 ; COUNT_HF[0]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.300      ;
; 1.148 ; COUNT_HF[1]  ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.300      ;
; 1.154 ; COUNT_HF[3]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.306      ;
; 1.166 ; COUNT_HF[3]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.318      ;
; 1.167 ; COUNT_HF[2]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.319      ;
; 1.170 ; COUNT_HF[2]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.322      ;
; 1.197 ; COUNT_HF[1]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.349      ;
; 1.202 ; COUNT_HF[2]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.354      ;
; 1.214 ; COUNT_HF[2]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.366      ;
; 1.217 ; COUNT_HF[0]  ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.369      ;
; 1.221 ; COUNT_HF[0]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.373      ;
; 1.224 ; COUNT_HF[0]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.376      ;
; 1.232 ; COUNT_HF[2]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.384      ;
; 1.256 ; COUNT_HF[0]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.408      ;
; 1.266 ; COUNT_HF[1]  ; COUNT_HF[2]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.418      ;
; 1.268 ; COUNT_HF[0]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.420      ;
; 1.270 ; COUNT_HF[1]  ; COUNT_HF[11] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.422      ;
; 1.273 ; COUNT_HF[1]  ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.425      ;
; 1.286 ; COUNT_HF[0]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.438      ;
; 1.302 ; COUNT_HF[4]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.454      ;
; 1.305 ; COUNT_HF[1]  ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.457      ;
; 1.317 ; COUNT_HF[1]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.469      ;
; 1.328 ; COUNT_HF[1]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.480      ;
; 1.328 ; COUNT_HF[10] ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.480      ;
; 1.335 ; COUNT_HF[1]  ; COUNT_HF[3]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.487      ;
; 1.341 ; COUNT_HF[0]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.493      ;
; 1.351 ; COUNT_HF[6]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.503      ;
; 1.383 ; COUNT_HF[11] ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.535      ;
; 1.384 ; COUNT_HF[11] ; COUNT_HF[10] ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.536      ;
; 1.387 ; COUNT_HF[7]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.539      ;
; 1.411 ; COUNT_HF[5]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.563      ;
; 1.416 ; COUNT_HF[3]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.568      ;
; 1.418 ; COUNT_HF[10] ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.570      ;
; 1.420 ; COUNT_HF[10] ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.572      ;
; 1.422 ; COUNT_HF[10] ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.574      ;
; 1.449 ; COUNT_HF[8]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.601      ;
; 1.459 ; COUNT_HF[9]  ; COUNT_HF[1]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.611      ;
; 1.473 ; COUNT_HF[11] ; COUNT_HF[9]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.625      ;
; 1.475 ; COUNT_HF[11] ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.627      ;
; 1.477 ; COUNT_HF[11] ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.629      ;
; 1.529 ; COUNT_HF[4]  ; COUNT_HF[0]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.681      ;
; 1.543 ; COUNT_HF[8]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.695      ;
; 1.551 ; COUNT_HF[9]  ; COUNT_HF[8]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.703      ;
; 1.551 ; COUNT_HF[10] ; COUNT_HF[4]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.703      ;
; 1.553 ; COUNT_HF[9]  ; COUNT_HF[7]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.705      ;
; 1.555 ; COUNT_HF[10] ; COUNT_HF[6]  ; CLK_2MHZ     ; CLK_2MHZ    ; 0.000        ; 0.000      ; 1.707      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk_50Mhz'                                                                                          ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[1]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.583      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[17]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[18]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[19]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[20]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[21]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[22]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[23]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[3]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[4]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[25]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; drv:d|r.st.irq.ep0_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.583      ;
; -0.584 ; reset_usb ; drv:d|r.st.irq.ep0_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.583      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[24]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.584 ; reset_usb ; devreq:dvrq|r.shift[26]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.043     ; 1.573      ;
; -0.583 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.575      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.575      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.575      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 1.571      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.575      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; drv:d|r.st.irq.ep1_out         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.configured       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.575      ;
; -0.583 ; reset_usb ; drv:d|r.st.irq.ep0_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[29]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.049     ; 1.566      ;
; -0.583 ; reset_usb ; drv:d|r.st.irq.ctrl            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.041     ; 1.574      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.state.stall      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.040     ; 1.575      ;
; -0.583 ; reset_usb ; devreq:dvrq|r.shift[28]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.045     ; 1.570      ;
; -0.583 ; reset_usb ; hal:h|r.state.read_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.readA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.writeB_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.idleA_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.idleB_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.idle_st          ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.write_st         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.state.writeA_st        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; hal:h|r.rdy_out                ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.050     ; 1.565      ;
; -0.583 ; reset_usb ; drv:d|r.st.irq.serve_irq3      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; drv:d|r.st.irq.bus_reset       ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.583 ; reset_usb ; hal:h|r.reset                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.581      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.561      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.560      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.560      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.560      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.560      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.560      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 1.560      ;
; -0.565 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.561      ;
; -0.565 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.561      ;
; -0.565 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.561      ;
; -0.565 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.042     ; 1.555      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.561      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.033     ; 1.564      ;
; -0.565 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.042     ; 1.555      ;
; -0.565 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 1.561      ;
; -0.564 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.034     ; 1.562      ;
+--------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk_50Mhz'                                                                                          ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.444 ; reset_usb ; drv:d|r.st.irq.idev_req        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg5            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg6            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg7            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg8            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg9            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg10           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg11           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg12           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg13           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg14           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg15           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg16           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg17           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg18           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg19           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg20           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg21           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg22           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg23           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg24           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg25           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg26           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg27           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg28           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg29           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg30           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.556      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg31           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.cfg.cfg32           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.038     ; 1.558      ;
; 1.444 ; reset_usb ; drv:d|r.st.irq.TxLoadDone      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.444 ; reset_usb ; drv:d|r.st.irq.serve_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.444 ; reset_usb ; drv:d|r.st.irq.serve_irq1      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.444 ; reset_usb ; drv:d|r.st.irq.wait_irq        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.444 ; reset_usb ; drv:d|r.st.irq.TxLoads2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.444 ; reset_usb ; drv:d|r.st.irq.serve_irq2      ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.562      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl4           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl5           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl6           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl7           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg             ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.561      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg1            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 1.560      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg2            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 1.560      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg3            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 1.560      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg4            ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 1.560      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg33           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 1.560      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg34           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.037     ; 1.560      ;
; 1.445 ; reset_usb ; drv:d|r.st.cfg.cfg_complete    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.561      ;
; 1.445 ; reset_usb ; drv:d|r.st.global.handle_irq   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.561      ;
; 1.445 ; reset_usb ; drv:d|r.st.global.configure    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.561      ;
; 1.445 ; reset_usb ; devreq:dvrq|r.shift[30]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.042     ; 1.555      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ep1_out1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ep1_out2        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ep1_out3        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ep1_out4        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.RxRdy                  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.TxFSM               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.dev                 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.561      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ep1_out5        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.TxLoads         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.TxLoads1        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl1           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl2           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; drv:d|r.st.irq.ctrl3           ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.033     ; 1.564      ;
; 1.445 ; reset_usb ; devreq:dvrq|r.shift[27]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.042     ; 1.555      ;
; 1.445 ; reset_usb ; drv:d|r.st.global.gdev_req     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.036     ; 1.561      ;
; 1.463 ; reset_usb ; hal:h|r.count[0]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[1]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[2]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[3]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[4]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[5]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[6]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[7]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.count[8]               ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.go                     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
; 1.463 ; reset_usb ; hal:h|r.state.reset_st         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.050     ; 1.565      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[32]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.wait_ready ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.575      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.idle       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.575      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.decode     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.575      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[16]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[5]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[6]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[7]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.dev_descr  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[2]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[8]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[9]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[10]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.conf_descr ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[11]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[12]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[13]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[14]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[15]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.044     ; 1.571      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.set_addr   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.040     ; 1.575      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[31]        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.state.zero       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; devreq:dvrq|r.shift[0]         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.049     ; 1.566      ;
; 1.463 ; reset_usb ; drv:d|r.st.irq.reset_irq       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.034     ; 1.581      ;
+-------+-----------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50Mhz'                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_12MHZ          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_1MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_2MHZ           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_12MHZ[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_1MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; CLK_COUNT_2MHZ[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; COUNT_HF1[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; counter[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; counter[1]         ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_2MHZ'                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------------+----------+------------+------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10040 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10041 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10042 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10043 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10052 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10053 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10054 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10055 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10056 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10057 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10058 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10059 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10068 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10069 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10070 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10071 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10072 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10073 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10074 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10075 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10084 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10085 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10086 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10087 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_2MHZ ; Fall       ; ADC2~10088 ;
+--------+--------------+----------------+------------------+----------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_1MHZ'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; COUNT_DAC[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_1MHZ ; Fall       ; r_w1                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_1MHZ ; Fall       ; r_w1                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; CLK_1MHZ~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; COUNT_DAC[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_1MHZ ; Rise       ; r_w1|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; CLK_1MHZ   ; 2.989 ; 2.989 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 6.683 ; 6.683 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; 4.760 ; 4.760 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; 4.379 ; 4.379 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; 4.608 ; 4.608 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; 5.664 ; 5.664 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; 4.421 ; 4.421 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; 6.683 ; 6.683 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; 5.163 ; 5.163 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; 4.956 ; 4.956 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; 5.790 ; 5.790 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; 1.970 ; 1.970 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 1.859 ; 1.859 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 1.800 ; 1.800 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 1.793 ; 1.793 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 1.766 ; 1.766 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 1.821 ; 1.821 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 1.739 ; 1.739 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 1.745 ; 1.745 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 1.837 ; 1.837 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 1.970 ; 1.970 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 1.883 ; 1.883 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 1.860 ; 1.860 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 1.873 ; 1.873 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 1.752 ; 1.752 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 1.706 ; 1.706 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 1.686 ; 1.686 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 1.678 ; 1.678 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 2.181 ; 2.181 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 2.861 ; 2.861 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; -2.456 ; -2.456 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; -2.169 ; -2.169 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; -2.169 ; -2.169 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; -2.230 ; -2.230 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; -2.186 ; -2.186 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; -2.342 ; -2.342 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; -2.348 ; -2.348 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; -2.201 ; -2.201 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; -2.202 ; -2.202 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; -2.241 ; -2.241 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; -2.618 ; -2.618 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.558 ; -1.558 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.739 ; -1.739 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.680 ; -1.680 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.673 ; -1.673 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.646 ; -1.646 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.701 ; -1.701 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.619 ; -1.619 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.625 ; -1.625 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.717 ; -1.717 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.850 ; -1.850 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.763 ; -1.763 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.740 ; -1.740 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.753 ; -1.753 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.632 ; -1.632 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.586 ; -1.586 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.566 ; -1.566 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.558 ; -1.558 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -2.061 ; -2.061 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -1.679 ; -1.679 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 2.104  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.104  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 10.183 ; 10.183 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 9.996  ; 9.996  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 8.781  ; 8.781  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 10.030 ; 10.030 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 9.351  ; 9.351  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 9.788  ; 9.788  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 9.717  ; 9.717  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 9.302  ; 9.302  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 9.812  ; 9.812  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 9.915  ; 9.915  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 10.031 ; 10.031 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 9.900  ; 9.900  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 10.183 ; 10.183 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 2.104  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 3.135  ; 3.135  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 3.534  ; 3.534  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 3.534  ; 3.534  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 4.033  ; 4.033  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 4.033  ; 4.033  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 4.170  ; 4.170  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.891  ; 3.891  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.813  ; 3.813  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.842  ; 3.842  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.797  ; 3.797  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.891  ; 3.891  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.653  ; 3.653  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.653  ; 3.653  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.651  ; 3.651  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.660  ; 3.660  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.727  ; 3.727  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.712  ; 3.712  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.691  ; 3.691  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.671  ; 3.671  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.677  ; 3.677  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.693  ; 3.693  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.664  ; 3.664  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.633  ; 3.633  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.783  ; 3.783  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.594  ; 3.594  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.580  ; 3.580  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 2.104 ;       ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.104 ;       ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 3.135 ; 2.104 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 4.994 ; 4.994 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 4.458 ; 4.458 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 4.707 ; 4.707 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 4.319 ; 4.319 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 4.362 ; 4.362 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 4.797 ; 4.797 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 4.609 ; 4.609 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 4.545 ; 4.545 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 4.144 ; 4.144 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 5.387 ; 5.387 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 4.611 ; 4.611 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 5.148 ; 5.148 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.104 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 3.135 ; 3.135 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 3.534 ; 3.534 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 3.534 ; 3.534 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.896 ; 3.896 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.896 ; 3.896 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 3.876 ; 3.876 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.633 ; 3.633 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.813 ; 3.813 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.842 ; 3.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.797 ; 3.797 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.891 ; 3.891 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.653 ; 3.653 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.653 ; 3.653 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.651 ; 3.651 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.660 ; 3.660 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.727 ; 3.727 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.712 ; 3.712 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.691 ; 3.691 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.671 ; 3.671 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.677 ; 3.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.693 ; 3.693 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.633 ; 3.633 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.783 ; 3.783 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.594 ; 3.594 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.580 ; 3.580 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 9.999  ; 9.999  ; 9.999  ; 9.999  ;
; reset      ; GPIO0[1]    ; 7.486  ; 7.486  ; 7.486  ; 7.486  ;
; reset      ; GPIO0[2]    ; 10.552 ; 10.552 ; 10.552 ; 10.552 ;
; reset      ; GPIO0[3]    ; 6.791  ; 6.791  ; 6.791  ; 6.791  ;
; reset      ; GPIO0[4]    ; 10.095 ; 10.095 ; 10.095 ; 10.095 ;
; reset      ; GPIO0[5]    ; 10.285 ; 10.285 ; 10.285 ; 10.285 ;
; reset      ; GPIO0[6]    ; 10.322 ; 10.322 ; 10.322 ; 10.322 ;
; reset      ; GPIO0[7]    ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; reset      ; GPIO0[8]    ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; reset      ; GPIO0[9]    ; 10.824 ; 10.824 ; 10.824 ; 10.824 ;
; reset      ; GPIO0[10]   ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; reset      ; GPIO0[11]   ; 10.419 ; 10.419 ; 10.419 ; 10.419 ;
; reset      ; RESET_LED   ;        ; 5.364  ; 5.364  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 7.134 ; 7.419 ; 7.419 ; 7.134 ;
; reset      ; GPIO0[1]    ; 6.366 ; 6.606 ; 6.606 ; 6.366 ;
; reset      ; GPIO0[2]    ; 6.535 ; 6.941 ; 6.941 ; 6.535 ;
; reset      ; GPIO0[3]    ; 6.447 ; 6.786 ; 6.786 ; 6.447 ;
; reset      ; GPIO0[4]    ; 6.637 ; 7.092 ; 7.092 ; 6.637 ;
; reset      ; GPIO0[5]    ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; reset      ; GPIO0[6]    ; 6.660 ; 6.951 ; 6.951 ; 6.660 ;
; reset      ; GPIO0[7]    ; 6.959 ; 7.070 ; 7.070 ; 6.959 ;
; reset      ; GPIO0[8]    ; 6.478 ; 6.824 ; 6.824 ; 6.478 ;
; reset      ; GPIO0[9]    ; 7.686 ; 8.042 ; 8.042 ; 7.686 ;
; reset      ; GPIO0[10]   ; 7.271 ; 7.446 ; 7.446 ; 7.271 ;
; reset      ; GPIO0[11]   ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; reset      ; RESET_LED   ;       ; 5.364 ; 5.364 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.811 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.990 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 4.010 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 4.010 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.980 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.827 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.827 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.827 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.837 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.882 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.882 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.842 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.842 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.842 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.841 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.821 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.811 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+---------------+------------+-------+------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.671 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.850 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.870 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.870 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.840 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.687 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.697 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.742 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.742 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.702 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.702 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.702 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.701 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.681 ;      ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.671 ;      ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.811     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.990     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 4.010     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 4.010     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.980     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.827     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.827     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.827     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.837     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.882     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.882     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.842     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.842     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.842     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.841     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.821     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.811     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; OTG_DATA[*]   ; clk_50Mhz  ; 3.671     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.850     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.870     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.870     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.840     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.687     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.697     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.742     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.742     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.702     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.702     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.702     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.701     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.681     ;           ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.671     ;           ; Rise       ; clk_50Mhz       ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+------------+--------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack ; -9.824     ; -2.549 ; -1.592   ; 1.444   ; -1.380              ;
;  CLK_1MHZ        ; -2.843     ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  CLK_2MHZ        ; -8.630     ; 0.600  ; N/A      ; N/A     ; -0.500              ;
;  clk_50Mhz       ; -9.824     ; -2.549 ; -1.592   ; 1.444   ; -1.380              ;
; Design-wide TNS  ; -58136.133 ; -5.098 ; -211.969 ; 0.0     ; -8604.38            ;
;  CLK_1MHZ        ; -27.380    ; 0.000  ; N/A      ; N/A     ; -13.000             ;
;  CLK_2MHZ        ; -57284.831 ; 0.000  ; N/A      ; N/A     ; -8204.000           ;
;  clk_50Mhz       ; -823.922   ; -5.098 ; -211.969 ; 0.000   ; -387.380            ;
+------------------+------------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; 5.636  ; 5.636  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; 13.486 ; 13.486 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; 9.205  ; 9.205  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; 8.295  ; 8.295  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; 8.826  ; 8.826  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; 11.134 ; 11.134 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; 8.544  ; 8.544  ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; 13.486 ; 13.486 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; 10.085 ; 10.085 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; 9.502  ; 9.502  ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; 11.319 ; 11.319 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.535  ; 3.535  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.391  ; 3.391  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.210  ; 3.210  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.203  ; 3.203  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.174  ; 3.174  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.276  ; 3.276  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.148  ; 3.148  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.155  ; 3.155  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.299  ; 3.299  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.535  ; 3.535  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.417  ; 3.417  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.399  ; 3.399  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.420  ; 3.420  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.159  ; 3.159  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.076  ; 3.076  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.055  ; 3.055  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.049  ; 3.049  ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; 4.075  ; 4.075  ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; 5.405  ; 5.405  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; CLK_1MHZ   ; -2.456 ; -2.456 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; CLK_2MHZ   ; -2.169 ; -2.169 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[16]    ; CLK_2MHZ   ; -2.169 ; -2.169 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[18]    ; CLK_2MHZ   ; -2.230 ; -2.230 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[20]    ; CLK_2MHZ   ; -2.186 ; -2.186 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[22]    ; CLK_2MHZ   ; -2.342 ; -2.342 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[24]    ; CLK_2MHZ   ; -2.348 ; -2.348 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[26]    ; CLK_2MHZ   ; -2.201 ; -2.201 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[28]    ; CLK_2MHZ   ; -2.202 ; -2.202 ; Fall       ; CLK_2MHZ        ;
;  GPIO1[30]    ; CLK_2MHZ   ; -2.241 ; -2.241 ; Fall       ; CLK_2MHZ        ;
; reset         ; CLK_2MHZ   ; -2.618 ; -2.618 ; Fall       ; CLK_2MHZ        ;
; OTG_DATA[*]   ; clk_50Mhz  ; -1.558 ; -1.558 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; -1.739 ; -1.739 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; -1.680 ; -1.680 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; -1.673 ; -1.673 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; -1.646 ; -1.646 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; -1.701 ; -1.701 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; -1.619 ; -1.619 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; -1.625 ; -1.625 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; -1.717 ; -1.717 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; -1.850 ; -1.850 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; -1.763 ; -1.763 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; -1.740 ; -1.740 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; -1.753 ; -1.753 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; -1.632 ; -1.632 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; -1.586 ; -1.586 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; -1.566 ; -1.566 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; -1.558 ; -1.558 ; Rise       ; clk_50Mhz       ;
; OTG_INT1      ; clk_50Mhz  ; -2.061 ; -2.061 ; Rise       ; clk_50Mhz       ;
; reset         ; clk_50Mhz  ; -1.679 ; -1.679 ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 4.070  ;        ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 4.070  ;        ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 21.238 ; 21.238 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 20.785 ; 20.785 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 18.049 ; 18.049 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 20.666 ; 20.666 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 19.059 ; 19.059 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 20.208 ; 20.208 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 19.950 ; 19.950 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 19.157 ; 19.157 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 20.056 ; 20.056 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 20.669 ; 20.669 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 20.639 ; 20.639 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 20.568 ; 20.568 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 21.238 ; 21.238 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;        ; 4.070  ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 5.526  ; 5.526  ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 6.226  ; 6.226  ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 6.226  ; 6.226  ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 7.399  ; 7.399  ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 7.399  ; 7.399  ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 7.715  ; 7.715  ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 7.039  ; 7.039  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 6.850  ; 6.850  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 6.886  ; 6.886  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 6.789  ; 6.789  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 7.039  ; 7.039  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 6.534  ; 6.534  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 6.531  ; 6.531  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 6.531  ; 6.531  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 6.539  ; 6.539  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 6.613  ; 6.613  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 6.597  ; 6.597  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 6.581  ; 6.581  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 6.552  ; 6.552  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 6.562  ; 6.562  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 6.579  ; 6.579  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 6.551  ; 6.551  ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 6.508  ; 6.508  ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 6.802  ; 6.802  ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 6.372  ; 6.372  ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 6.360  ; 6.360  ; Rise       ; clk_50Mhz       ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO0[*]      ; CLK_1MHZ   ; 2.104 ;       ; Rise       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ; 2.104 ;       ; Rise       ; CLK_1MHZ        ;
; GPIO0[*]      ; CLK_1MHZ   ; 3.135 ; 2.104 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[0]     ; CLK_1MHZ   ; 4.994 ; 4.994 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[1]     ; CLK_1MHZ   ; 4.458 ; 4.458 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[2]     ; CLK_1MHZ   ; 4.707 ; 4.707 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[3]     ; CLK_1MHZ   ; 4.319 ; 4.319 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[4]     ; CLK_1MHZ   ; 4.362 ; 4.362 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[5]     ; CLK_1MHZ   ; 4.797 ; 4.797 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[6]     ; CLK_1MHZ   ; 4.609 ; 4.609 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[7]     ; CLK_1MHZ   ; 4.545 ; 4.545 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[8]     ; CLK_1MHZ   ; 4.144 ; 4.144 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[9]     ; CLK_1MHZ   ; 5.387 ; 5.387 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[10]    ; CLK_1MHZ   ; 4.611 ; 4.611 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[11]    ; CLK_1MHZ   ; 5.148 ; 5.148 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[12]    ; CLK_1MHZ   ;       ; 2.104 ; Fall       ; CLK_1MHZ        ;
;  GPIO0[16]    ; CLK_1MHZ   ; 3.135 ; 3.135 ; Fall       ; CLK_1MHZ        ;
; GPIO1[*]      ; clk_50Mhz  ; 3.534 ; 3.534 ; Rise       ; clk_50Mhz       ;
;  GPIO1[8]     ; clk_50Mhz  ; 3.534 ; 3.534 ; Rise       ; clk_50Mhz       ;
; OTG_ADDR[*]   ; clk_50Mhz  ; 3.896 ; 3.896 ; Rise       ; clk_50Mhz       ;
;  OTG_ADDR[0]  ; clk_50Mhz  ; 3.896 ; 3.896 ; Rise       ; clk_50Mhz       ;
; OTG_CS_N      ; clk_50Mhz  ; 3.876 ; 3.876 ; Rise       ; clk_50Mhz       ;
; OTG_DATA[*]   ; clk_50Mhz  ; 3.633 ; 3.633 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[0]  ; clk_50Mhz  ; 3.813 ; 3.813 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[1]  ; clk_50Mhz  ; 3.842 ; 3.842 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[2]  ; clk_50Mhz  ; 3.797 ; 3.797 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[3]  ; clk_50Mhz  ; 3.891 ; 3.891 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[4]  ; clk_50Mhz  ; 3.653 ; 3.653 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[5]  ; clk_50Mhz  ; 3.653 ; 3.653 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[6]  ; clk_50Mhz  ; 3.651 ; 3.651 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[7]  ; clk_50Mhz  ; 3.660 ; 3.660 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[8]  ; clk_50Mhz  ; 3.727 ; 3.727 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[9]  ; clk_50Mhz  ; 3.712 ; 3.712 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[10] ; clk_50Mhz  ; 3.691 ; 3.691 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[11] ; clk_50Mhz  ; 3.671 ; 3.671 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[12] ; clk_50Mhz  ; 3.677 ; 3.677 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[13] ; clk_50Mhz  ; 3.693 ; 3.693 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[14] ; clk_50Mhz  ; 3.664 ; 3.664 ; Rise       ; clk_50Mhz       ;
;  OTG_DATA[15] ; clk_50Mhz  ; 3.633 ; 3.633 ; Rise       ; clk_50Mhz       ;
; OTG_RD_N      ; clk_50Mhz  ; 3.783 ; 3.783 ; Rise       ; clk_50Mhz       ;
; OTG_RST_N     ; clk_50Mhz  ; 3.594 ; 3.594 ; Rise       ; clk_50Mhz       ;
; OTG_WR_N      ; clk_50Mhz  ; 3.580 ; 3.580 ; Rise       ; clk_50Mhz       ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; reset      ; GPIO0[0]    ; 19.913 ; 19.913 ; 19.913 ; 19.913 ;
; reset      ; GPIO0[1]    ; 14.404 ; 14.404 ; 14.404 ; 14.404 ;
; reset      ; GPIO0[2]    ; 20.880 ; 20.880 ; 20.880 ; 20.880 ;
; reset      ; GPIO0[3]    ; 12.584 ; 12.584 ; 12.584 ; 12.584 ;
; reset      ; GPIO0[4]    ; 20.001 ; 20.001 ; 20.001 ; 20.001 ;
; reset      ; GPIO0[5]    ; 20.396 ; 20.396 ; 20.396 ; 20.396 ;
; reset      ; GPIO0[6]    ; 20.520 ; 20.520 ; 20.520 ; 20.520 ;
; reset      ; GPIO0[7]    ; 21.170 ; 21.170 ; 21.170 ; 21.170 ;
; reset      ; GPIO0[8]    ; 19.894 ; 19.894 ; 19.894 ; 19.894 ;
; reset      ; GPIO0[9]    ; 21.474 ; 21.474 ; 21.474 ; 21.474 ;
; reset      ; GPIO0[10]   ; 20.430 ; 20.430 ; 20.430 ; 20.430 ;
; reset      ; GPIO0[11]   ; 20.633 ; 20.633 ; 20.633 ; 20.633 ;
; reset      ; RESET_LED   ;        ; 9.304  ; 9.304  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; reset      ; GPIO0[0]    ; 7.134 ; 7.419 ; 7.419 ; 7.134 ;
; reset      ; GPIO0[1]    ; 6.366 ; 6.606 ; 6.606 ; 6.366 ;
; reset      ; GPIO0[2]    ; 6.535 ; 6.941 ; 6.941 ; 6.535 ;
; reset      ; GPIO0[3]    ; 6.447 ; 6.786 ; 6.786 ; 6.447 ;
; reset      ; GPIO0[4]    ; 6.637 ; 7.092 ; 7.092 ; 6.637 ;
; reset      ; GPIO0[5]    ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; reset      ; GPIO0[6]    ; 6.660 ; 6.951 ; 6.951 ; 6.660 ;
; reset      ; GPIO0[7]    ; 6.959 ; 7.070 ; 7.070 ; 6.959 ;
; reset      ; GPIO0[8]    ; 6.478 ; 6.824 ; 6.824 ; 6.478 ;
; reset      ; GPIO0[9]    ; 7.686 ; 8.042 ; 8.042 ; 7.686 ;
; reset      ; GPIO0[10]   ; 7.271 ; 7.446 ; 7.446 ; 7.271 ;
; reset      ; GPIO0[11]   ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; reset      ; RESET_LED   ;       ; 5.364 ; 5.364 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_1MHZ   ; CLK_1MHZ  ; 0        ; 0        ; 0        ; 391      ;
; CLK_2MHZ   ; CLK_2MHZ  ; 0        ; 0        ; 0        ; 1622226  ;
; clk_50Mhz  ; CLK_2MHZ  ; 0        ; 0        ; 991364   ; 0        ;
; CLK_1MHZ   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_2MHZ   ; clk_50Mhz ; 1        ; 9473     ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 36442    ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_1MHZ   ; CLK_1MHZ  ; 0        ; 0        ; 0        ; 391      ;
; CLK_2MHZ   ; CLK_2MHZ  ; 0        ; 0        ; 0        ; 1622226  ;
; clk_50Mhz  ; CLK_2MHZ  ; 0        ; 0        ; 991364   ; 0        ;
; CLK_1MHZ   ; clk_50Mhz ; 1        ; 1        ; 0        ; 0        ;
; CLK_2MHZ   ; clk_50Mhz ; 1        ; 9473     ; 0        ; 0        ;
; clk_50Mhz  ; clk_50Mhz ; 36442    ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Recovery Transfers                                                 ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 134      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Removal Transfers                                                  ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 134      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 26    ; 26    ;
; Unconstrained Input Port Paths  ; 16467 ; 16467 ;
; Unconstrained Output Ports      ; 37    ; 37    ;
; Unconstrained Output Port Paths ; 215   ; 215   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed Apr 06 18:55:15 2016
Info: Command: quartus_sta DE2_Clock -c DE2_Clock
Info: qsta_default_script.tcl version: #1
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Warning (136002): Ignored duplicate of assignment XR_ROOT_REGION for node ""
Warning (136002): Ignored duplicate of assignment XR_MEMBER_STATE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_PRESERVE_HIGH_SPEED_TILES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IGNORE_SOURCE_FILE_CHANGES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ALWAYS_USE_QXP_NETLIST for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_NEW_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PIN_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_IMPORT_PROMOTE_ASSIGNMENTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_TYPE for node ""
Warning (136002): Ignored duplicate of assignment ALLOW_MULTIPLE_PERSONAS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_ASD_REGION_ID for node ""
Warning (136002): Ignored duplicate of assignment CROSS_BOUNDARY_OPTIMIZATIONS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_CONSTANTS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PROPAGATE_INVERSIONS_ON_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment MERGE_EQUIVALENT_BIDIRS for node ""
Warning (136002): Ignored duplicate of assignment ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_EXTRACT_HARD_BLOCK_NODES for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_SOURCE for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_BACK_ANNOTATION for node ""
Warning (136002): Ignored duplicate of assignment PARTITION_COLOR for node ""
Warning (136002): Ignored duplicate of assignment HIERARCHY_BLACKBOX_FILE for node "|"
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_Clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name CLK_2MHZ CLK_2MHZ
    Info (332105): create_clock -period 1.000 -name CLK_1MHZ CLK_1MHZ
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.824
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.824      -823.922 clk_50Mhz 
    Info (332119):    -8.630    -57284.831 CLK_2MHZ 
    Info (332119):    -2.843       -27.380 CLK_1MHZ 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549        -5.098 clk_50Mhz 
    Info (332119):     0.391         0.000 CLK_1MHZ 
    Info (332119):     1.337         0.000 CLK_2MHZ 
Info (332146): Worst-case recovery slack is -1.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.592      -211.969 clk_50Mhz 
Info (332146): Worst-case removal slack is 2.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.341         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -387.380 clk_50Mhz 
    Info (332119):    -0.500     -8204.000 CLK_2MHZ 
    Info (332119):    -0.500       -13.000 CLK_1MHZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.969      -216.713 clk_50Mhz 
    Info (332119):    -3.842    -25245.961 CLK_2MHZ 
    Info (332119):    -0.713        -5.730 CLK_1MHZ 
Info (332146): Worst-case hold slack is -1.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.592        -3.184 clk_50Mhz 
    Info (332119):     0.215         0.000 CLK_1MHZ 
    Info (332119):     0.600         0.000 CLK_2MHZ 
Info (332146): Worst-case recovery slack is -0.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.584       -76.932 clk_50Mhz 
Info (332146): Worst-case removal slack is 1.444
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.444         0.000 clk_50Mhz 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -387.380 clk_50Mhz 
    Info (332119):    -0.500     -8204.000 CLK_2MHZ 
    Info (332119):    -0.500       -13.000 CLK_1MHZ 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 672 megabytes
    Info: Processing ended: Wed Apr 06 18:55:24 2016
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


