system_link --xo /home/zhoujw/FPGA/PipeCNN/project_xilinx/tmp.hw/memRead.xo --xo /home/zhoujw/FPGA/PipeCNN/project_xilinx/tmp.hw/coreConv.xo --xo /home/zhoujw/FPGA/PipeCNN/project_xilinx/tmp.hw/memWrite.xo --xo /home/zhoujw/FPGA/PipeCNN/project_xilinx/tmp.hw/maxPool.xo -keep --config /home/zhoujw/FPGA/PipeCNN/project_xilinx/build.hw/link/int/syslinkConfig.ini --xpfm /home/zhoujw/FPGA/aws-fpga/Vitis/aws_platform/xilinx_aws-vu9p-f1_shell-v04261818_201920_2/xilinx_aws-vu9p-f1_shell-v04261818_201920_2.xpfm --target hw --output_dir /home/zhoujw/FPGA/PipeCNN/project_xilinx/build.hw/link/int --temp_dir /home/zhoujw/FPGA/PipeCNN/project_xilinx/build.hw/link/sys_link
