<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>verilog复习与vhdl入门 - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="verilog复习与vhdl入门" />
<meta property="og:description" content="verilog复习与vhdl入门 1.Verilog回顾 基本结构 verilog以module为单位，module的基本结构：
（1）模块声明（内含端口定义），如：
​ module (
​ input wire clk,
​ input wire rst_n,
​ output reg q
​ );
​ …
​ endmodule
（2）内部信号定义，内部参数定义，如：
​ reg [7:0] cnt；
​ parameter IDLE = 3‘b001；
（3）逻辑功能实现，如：
​ always @ (a or b) begin
​ if (!a) b &lt;= 0;
​ else b &lt;= 1;
​ end (组合逻辑)
​ always @ (posedge clk) begin
​ if (cnt == 3’b000) q &lt;= 1;" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/c71fb31744193a3ec622d8a97f7ef9d6/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2020-12-11T20:33:35+08:00" />
<meta property="article:modified_time" content="2020-12-11T20:33:35+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">verilog复习与vhdl入门</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="verilogvhdl_0"></a>verilog复习与vhdl入门</h2> 
<h3><a id="1Verilog_2"></a>1.Verilog回顾</h3> 
<ul><li> <h5><a id="_4"></a>基本结构</h5> <p>verilog以module为单位，module的基本结构：</p> <p><strong>（1）模块声明（内含端口定义）</strong>，如：</p> <p>​ module (</p> <p>​ input wire clk,</p> <p>​ input wire rst_n,</p> <p>​ output reg q</p> <p>​ );</p> <p>​ …</p> <p>​ endmodule</p> <p><strong>（2）内部信号定义，内部参数定义</strong>，如：</p> <p>​ reg [7:0] cnt；</p> <p>​ parameter IDLE = 3‘b001；</p> <p><strong>（3）逻辑功能实现</strong>，如：</p> <p>​ always @ (a or b) begin</p> <p>​ if (!a) b &lt;= 0;</p> <p>​ else b &lt;= 1;</p> <p>​ end (组合逻辑)</p> <p>​ always @ (posedge clk) begin</p> <p>​ if (cnt == 3’b000) q &lt;= 1;</p> <p>​ end (时序逻辑)</p> <p>​ assign data = a &amp; b； (线网赋值)</p> <p><strong>（4）元件例化</strong>，如：</p> <p>​ and a3 (</p> <p>​ .clk (clk),</p> <p>​ .rst_n (rst_n),</p> <p>​ .q (q)</p> <p>​ )； (端口映射，用信号名关联)</p> </li><li> <h5><a id="_60"></a>常用语句</h5> <p>（1）逻辑实现</p> <p>​ 条件语句（组合逻辑记得写else），case语句（组合逻辑记得写default），</p> <p>​ always语句（电平敏感——组合逻辑；边沿敏感——时序逻辑，一个always只处理一个信号）</p> <p>（2）仿真实现</p> <p>​ initial块（给输入信号赋初值/构建输入波形），always语句（此处只有延时，用于时钟创建），</p> <p>​ 元件例化（写testbench就是写一个模块去调用要仿真的模块）</p> <p>（3）注释：// 和/* */</p> </li><li> <h5><a id="_76"></a>编程重要思想</h5> <p>（1）计数器</p> <p>​ 初步理解，常用于控制时序，利用计数的值实现在特定时间做某些动作</p> <p>​ 已尝试的场合：结合case语句，在计数到某个值时做特定动作</p> <p>（2）有限状态机</p> <p>​ 初步理解，解决多状态事件常用，一般步骤：</p> <p>​ 根据具体问题，抽象出事件发展时的所有状态；</p> <p>​ 选择起始状态，并使用合适的状态编码；</p> <p>​ 画出状态转换图，标出转换条件与输出；</p> <p>​ 根据此图写描述代码，常用两段式（状态转换+输出处理），注意未用到状态的处理；</p> <p>​ 常用语句：case语句，if语句，always语句</p> <p>（3）流水线</p> <p>​ 未使用。</p> </li></ul> 
<h3><a id="2VHDL_102"></a>2.VHDL回顾</h3> 
<ul><li> <h5><a id="_104"></a>基本结构</h5> <p>entity，architecture，process，library</p> </li><li> <h5><a id="_108"></a>常用语句</h5> </li></ul> 
<h3><a id="3VerilogVHDL_110"></a>3.Verilog与VHDL的联系</h3> 
<ul><li> <h5><a id="_112"></a>相同的层次化设计思想</h5> <p>无论是哪种语言，设计一个规模不小的电路，层次化设计的方法论是必须的，</p> <p>其中两大核心：模块划分和模块重用，总是适用的。</p> <p>模块划分原则：</p> <p>（1）模块功能单一，与其他模块相对独立</p> <p>（2）模块间的连接要简单</p> <p>（3）设计参数化的模块，根据参数的不同，实现结构类似功能不同的一类电路，</p> <p>​ 而参数值的改变，在上层模块调用下层模块时可进行值的覆盖。</p> <p>模块重用：</p> <p>类似与软件编程中的函数，使代码功能专门化，但不同的是，由于设计的是硬件电路，即使需要的都是同样的功能，只是在不同的地方使用，在电路中也要复制出相应数量的物理实体，这从RTL网表中可以看出。</p> </li><li> <h5><a id="_132"></a>相同的并行处理思想</h5> <p>两种语言的并行处理源自于硬件电路的并行性，HDL代码对应的都是电路中的模块，只要电路一上电，各个模块就会同时开始各自的工作，即使有时钟的控制。钟控使得模块可以按照一定的节奏执行动作，但实际上并行没有改变。</p> <p>举个不太生动的例子：</p> <p>组合逻辑好比往没有阀门的水管通水，数据流一旦进入，就会立即被处理，然后输出，中间没有等待；</p> <p>而时序逻辑好比在管子上加了许多阀门，像竹子一般，所有阀门同开同闭，水流是一节一节地往外走；</p> <p>两个过程中，各部分水管的工作不会相互阻碍，像流水线一般，每个工人都在干活，没有停下的。</p> </li><li> <h5><a id="always_vs_process_144"></a>always vs process</h5> <p>verilog中的always，vhdl中的process，都是一个模块中逻辑功能实现的主要手段，两种语句都表现出相似的四种特性：反复执行，多个之间并行执行，块内顺序执行，需要触发</p> <p>反复执行与需要触发：</p> <p>always和process中的语句执行都要有条件：电平敏感/边沿敏感，通常的执行过程是：等待触发——触发——执行动作——挂起并等待下一次触发，这个过程从系统上电开始，直到系统掉电结束。</p> <p>多个之间并行与块内顺序执行：</p> <p>由于都是模块功能实现语句，多个always/process之间的关系就像电路中各个模块之间的关系，相互之间既有信号交流，又互不干扰，各自工作。</p> </li><li> <h5><a id="_156"></a>阻塞赋值与变量赋值，非阻塞赋值与信号赋值</h5> <p>这两种情况不是完全类似，但主要特性十分相似。</p> <p>阻塞赋值与变量赋值都是立即生效的，在赋值号右边的表达式值计算完成，便立即被赋予到左边的信号中；</p> <p>非阻塞赋值和信号赋值都具有延迟，在计算表达式值后，更新信号这个事件会挂起，直到整个过程块执行完毕，信号才会更新。</p> </li></ul>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/598718c73ede53c4f6830bf65bcb7aa2/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">LeetCode第 842 题：将数组拆分成斐波那契序列(C&#43;&#43;)</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/f26e3df616a4f12c78a4b05140d1e0dd/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">C_review_1</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>