![Tela Inicial do Tetris](./Imagem_do_inicio.jpeg)



# üü¶üü©üü•üü® GPU-lib üü©üü®üü•üü¶
Biblioteca com fun√ß√µes gr√°ficas para o Processador Gr√°fico CoLenda, que permitem facilitar a implementa√ß√£o de jogos digitais para a plataforma DE1-SOC.

# Equipe de desenvolvimento
[Anesio Sousa](https://github.com/AnesioSousa)

[Caick Wendel](https://github.com/Caickk)

[Caike Dylon](https://github.com/Ckdylon)

# Descri√ß√£o do problema
Foi implementado uma bibloioteca usando a liguagem assembly, desenvolvendo assim uma interface de conex√£o entre HPS e FPGA da DE1-SoC. sendo esse trabalho focado no desenvolvimento dessa conex√£o, unma vez que ao referente trabalho do Gabriel S√° Barreto Alves, desenvolvedor do processador grafico utilizado processador capaz de desenhar poligonos convexos, gerenciamento de sprites, porem o projeot original usa a NIOS II como processador principal, mas, na placa DE1-SoC adpta para ultiliza√ß√£o do seu processador pr√≥prio HPS. O sistema √© comandado pela placa DE1-SoC, sendo capaz de gerar imagem em um monitor via conex√£o VGA. O projetofoi desenvolvido acessando componetes do Processador Gr√°fico atrav√©s de mapeamento de mem√≥ria.

# Recursos ultilizados
O projeto foi desenvolvido na placa Intel¬Æ DE1-SoC, uma plataforma de grande versatilidade voltada para experimenta√ß√µes em organiza√ß√£o de computadores e sistemas embarcados. Sua arquitetura √© formada por dois componentes principais: o Hard Processor System (HPS) e o FPGA, ambos integrados no chip Cyclone¬Æ V SoC.

O HPS cont√©m um processador ARM Cortex A9 dual-core, encarregado de executar o processamento de dados. Este sistema inclui tamb√©m uma mem√≥ria DDR3 e diversos dispositivos perif√©ricos. O FPGA, por outro lado, hospeda dois processadores Intel Nios¬Æ II e possui v√°rias portas perif√©ricas, como mem√≥ria, temporizadores, m√≥dulos de √°udio, v√≠deo, PS/2, convers√£o anal√≥gica-digital e interfaces paralelas para interruptores e LEDs.

O sistema operacional utilizado √© o Linux, e o desenvolvimento de software foi realizado com o uso das linguagens C e assembly, utilizando um editor de c√≥digo que permite trabalhar com v√°rias linguagens.

# Compilar e executar o game
Para rodar o game basta fazer o download do reposit√≥rio e com um terminal aberto na pasta "app" executar o seguinte comando:
```
$ make
```
<h3> ‚ö† Aten√ß√£o! O sistema tamb√©m depende da instala√ß√£o pr√©via da biblioteca IntelFPGAUP!</h31>

# Mapeamento de Memoria 
Para possibilitar o acesso ao aceler√¥metro (ADXL345) presente na placa DE1-SOC, √© necess√°rio mapear a mem√≥ria f√≠sica para o espa√ßo de endere√ßamento virtual. Esse processo envolve duas etapas principais.

## Acesso ao dev/men
O arquivo especial /dev/mem, em sistemas Linux, permite intera√ß√£o direta com o hardware, contornando as prote√ß√µes do kernel. Para acess√°-lo, s√£o concedidas permiss√µes de leitura e escrita, al√©m de garantir sincroniza√ß√£o de I/O.

## Mapeamento da Mem√≥ria
Ap√≥s a abertura do arquivo, o pr√≥ximo passo √© mapear os endere√ßos do System Manager (SYSMGR) e do controlador I2C0. Durante esse processo, define-se o endere√ßo base, que marca o ponto de partida na mem√≥ria f√≠sica, e o tamanho da √°rea a ser mapeada (span), indicando a extens√£o da mem√≥ria a ser acessada. O sistema operacional atribui um endere√ßo virtual √† √°rea mapeada, permitindo leitura e escrita. O compartilhamento entre processos tamb√©m √© habilitado, possibilitando que diferentes partes do sistema alterem essa regi√£o de mem√≥ria simultaneamente, garantindo uma comunica√ß√£o eficiente entre componentes.

Com o mapeamento completo, deve-se configurar tanto o Pinmux quanto o controlador I2C0 para estabelecer a comunica√ß√£o com o aceler√¥metro.

# Configura√ß√£o do Pin Mux
Depois de mapear a base de endere√ßos, os valores dos offsets de cada registrador s√£o somados √† base para acessar regi√µes espec√≠ficas e realizar as configura√ß√µes necess√°rias. A seguir est√£o os registradores essenciais para garantir o roteamento correto dos sinais I2C para o controlador I2C0:

GENERALIO7 (offset: 0x127): Este registrador √© ajustado para o valor "1".
GENERALIO8 (offset: 0x128): Este registrador √© ajustado para o valor "1".
I2C0USEFPGA (offset: 0x1C1): Este registrador √© configurado para "0".

# Configura√ß√£o do I2C0
Esses registradores s√£o manipulados para inicializar e controlar a comunica√ß√£o com o aceler√¥metro ADXL345. Os seguintes registradores s√£o acessados, utilizando seus respectivos offsets:
<br>
**I2C_CON (0x0):** Define o modo de opera√ß√£o do I2C.
<br>
**I2C_TAR (0x4):** Define o endere√ßo do dispositivo I2C de destino.
<br>
**I2C_DATA_CMD (0x10):** Envia e recebe dados.
<br>
**IC_FS_SCL_HCNT (0x1C) e IC_FS_SCL_LCNT (0x20):** Ajustam os tempos de sinal SCL.
<br>
**IC_CLR_INTR (0x40):** Limpa interrup√ß√µes.
<br>
**IC_ENABLE (0x6C):** Habilita o m√≥dulo I2C.
<br>
**IC_TXFLR (0x74) e IC_RXFLR (0x78):** Indicam o n√≠vel dos buffers de transmiss√£o/recep√ß√£o.
<br>
**IC_ENABLE_STATUS (0x9C):** Indica o status de habilita√ß√£o do controlador.
<br>

# Desenvolvimento
O projeto foi dividido em m√≥dulos para um melhor desenvolvimento. Sendo os modulo um com jogo Tetris, aceler√¥metro, biblioteca em assembly e algumas fun√ß√µes extras.

## Acelerometro
Nesse modulo a implementa√ß√£o de comunica√ß√£o I2C para um aceler√¥metro (ADXL345), onde o c√≥digo acessa o dispositivo atrav√©s do /dev/mem e manipula os registradores diretamente. 

## GPU
### GPU_letters
Essa fun√ß√£o √© respons√°vel pela cria√ß√£o das letras e n√∫meros em uma submatriz 5x5, letras essas que seram usadas para a cria√ß√£o de textos e pontua√ß√µes.
## GPU_lib




<br>
<br>
<br>
<br>
<br>
<br>

## Refer√™ncias:
NAJIBGHADRI. Disponivel em: <https://github.com/najibghadri/Tetris200lines/tree/master>. Acesso em: 03/09/2024
<br>
VIMFULDANG. Disponivel em: <https://github.com/VimfulDang/ADXL345-Accelerometer-DE1-SOC>. Acesso em: 20/09/2024
