TimeQuest Timing Analyzer report for vga_with_hw_test_image
Fri Dec 03 13:08:21 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Fri Dec 03 13:08:18 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.12 MHz ; 117.12 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 11.462 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.701 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 11.462 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.083     ; 8.453      ;
; 11.490 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.426      ;
; 11.490 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.426      ;
; 11.490 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.426      ;
; 11.504 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.083     ; 8.411      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.524 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.392      ;
; 11.532 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.384      ;
; 11.532 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.384      ;
; 11.532 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.384      ;
; 11.556 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.360      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.350      ;
; 11.598 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.318      ;
; 11.701 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.083     ; 8.214      ;
; 11.729 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.187      ;
; 11.729 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.187      ;
; 11.729 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.187      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.763 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.153      ;
; 11.791 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.083     ; 8.124      ;
; 11.795 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.121      ;
; 11.825 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.091      ;
; 11.825 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.091      ;
; 11.825 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.091      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.858 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.082     ; 8.058      ;
; 11.891 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.025      ;
; 11.968 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.950      ;
; 11.976 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.941      ;
; 11.984 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.933      ;
; 11.996 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.923      ;
; 11.996 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.923      ;
; 11.996 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.923      ;
; 12.010 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.908      ;
; 12.010 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.908      ;
; 12.010 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.908      ;
; 12.016 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.902      ;
; 12.016 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.902      ;
; 12.016 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.902      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.030 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.079     ; 7.889      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.043 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.875      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.050 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.868      ;
; 12.062 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.079     ; 7.857      ;
; 12.076 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.842      ;
; 12.082 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.836      ;
; 12.093 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 7.824      ;
; 12.124 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.083     ; 7.791      ;
; 12.127 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.791      ;
; 12.127 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.791      ;
; 12.127 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.791      ;
; 12.158 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.758      ;
; 12.158 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.758      ;
; 12.158 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.160 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 7.758      ;
; 12.191 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.082     ; 7.725      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 1.097 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.150 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.204 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.471      ;
; 1.208 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.475      ;
; 1.211 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.478      ;
; 1.212 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.479      ;
; 1.247 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.279 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.547      ;
; 1.301 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.303 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.569      ;
; 1.305 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.571      ;
; 1.306 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.573      ;
; 1.307 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.575      ;
; 1.308 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.574      ;
; 1.309 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.575      ;
; 1.318 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.585      ;
; 1.323 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.591      ;
; 1.330 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.598      ;
; 1.330 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.598      ;
; 1.330 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.598      ;
; 1.332 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.599      ;
; 1.334 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.601      ;
; 1.336 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.604      ;
; 1.336 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.603      ;
; 1.337 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.605      ;
; 1.338 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.605      ;
; 1.340 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.607      ;
; 1.357 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.625      ;
; 1.381 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.648      ;
; 1.410 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.676      ;
; 1.427 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.694      ;
; 1.427 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.694      ;
; 1.427 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.694      ;
; 1.433 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.700      ;
; 1.434 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.701      ;
; 1.434 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.701      ;
; 1.437 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.704      ;
; 1.438 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.705      ;
; 1.438 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.705      ;
; 1.439 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.706      ;
; 1.458 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.726      ;
; 1.458 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.726      ;
; 1.458 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.726      ;
; 1.464 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.732      ;
; 1.465 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.733      ;
; 1.512 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.778      ;
; 1.523 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.790      ;
; 1.524 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.791      ;
; 1.526 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.793      ;
; 1.526 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.793      ;
; 1.527 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.794      ;
; 1.529 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.796      ;
; 1.530 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.797      ;
; 1.534 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.802      ;
; 1.535 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.802      ;
; 1.536 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.802      ;
; 1.541 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.808      ;
; 1.541 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.808      ;
; 1.546 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.559 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.567 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.834      ;
; 1.602 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.868      ;
; 1.606 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.873      ;
; 1.608 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.875      ;
; 1.610 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.877      ;
; 1.614 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.881      ;
; 1.615 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.882      ;
; 1.617 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.883      ;
; 1.631 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.898      ;
; 1.636 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.902      ;
; 1.638 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.904      ;
; 1.639 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.905      ;
; 1.642 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.908      ;
; 1.643 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.909      ;
; 1.645 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.912      ;
; 1.648 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.916      ;
; 1.648 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.916      ;
; 1.648 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.916      ;
; 1.651 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.918      ;
; 1.654 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.922      ;
; 1.655 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.923      ;
; 1.661 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.928      ;
; 1.661 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.928      ;
; 1.672 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.939      ;
; 1.677 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.078      ; 1.941      ;
; 1.681 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.948      ;
; 1.687 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.954      ;
; 1.697 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.964      ;
; 1.718 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.987      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 128.14 MHz ; 128.14 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.196 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.681 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 12.196 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.075     ; 7.728      ;
; 12.216 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.075     ; 7.708      ;
; 12.220 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.705      ;
; 12.220 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.705      ;
; 12.220 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.705      ;
; 12.240 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.685      ;
; 12.240 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.685      ;
; 12.240 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.685      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.250 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.676      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.270 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.656      ;
; 12.277 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.649      ;
; 12.297 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.629      ;
; 12.387 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.075     ; 7.537      ;
; 12.411 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.514      ;
; 12.411 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.514      ;
; 12.411 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.514      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.441 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.485      ;
; 12.468 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.458      ;
; 12.474 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.075     ; 7.450      ;
; 12.498 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.427      ;
; 12.498 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.427      ;
; 12.498 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.427      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.528 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 7.398      ;
; 12.555 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.371      ;
; 12.644 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.281      ;
; 12.649 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.276      ;
; 12.668 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.258      ;
; 12.668 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.258      ;
; 12.668 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.258      ;
; 12.673 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.253      ;
; 12.673 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.253      ;
; 12.673 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.253      ;
; 12.674 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.253      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.229      ;
; 12.698 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.230      ;
; 12.698 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.230      ;
; 12.698 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 7.230      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.703 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.224      ;
; 12.725 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.202      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.728 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.070     ; 7.201      ;
; 12.730 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.197      ;
; 12.749 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.176      ;
; 12.755 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.070     ; 7.174      ;
; 12.773 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.153      ;
; 12.773 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.153      ;
; 12.773 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 7.153      ;
; 12.791 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.075     ; 7.133      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.803 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.124      ;
; 12.815 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.110      ;
; 12.815 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.110      ;
; 12.815 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.074     ; 7.110      ;
; 12.830 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 7.097      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.986 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 1.021 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.265      ;
; 1.083 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.327      ;
; 1.086 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.330      ;
; 1.090 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.334      ;
; 1.091 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.335      ;
; 1.111 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.355      ;
; 1.146 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.390      ;
; 1.165 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.171 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.416      ;
; 1.177 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.421      ;
; 1.184 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.428      ;
; 1.189 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.433      ;
; 1.190 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.434      ;
; 1.190 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.434      ;
; 1.195 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.439      ;
; 1.196 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.440      ;
; 1.196 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.439      ;
; 1.197 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.441      ;
; 1.197 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.440      ;
; 1.199 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.443      ;
; 1.199 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.442      ;
; 1.201 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.445      ;
; 1.202 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.446      ;
; 1.202 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.445      ;
; 1.203 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.446      ;
; 1.207 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.451      ;
; 1.213 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.458      ;
; 1.246 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.489      ;
; 1.250 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.494      ;
; 1.291 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.535      ;
; 1.291 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.535      ;
; 1.293 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.537      ;
; 1.295 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.295 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.296 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.540      ;
; 1.302 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.545      ;
; 1.303 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.546      ;
; 1.303 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.546      ;
; 1.305 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.549      ;
; 1.306 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.550      ;
; 1.306 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.550      ;
; 1.310 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.553      ;
; 1.312 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.556      ;
; 1.313 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.557      ;
; 1.354 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.597      ;
; 1.372 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.616      ;
; 1.373 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.618      ;
; 1.373 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.617      ;
; 1.377 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.621      ;
; 1.380 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.624      ;
; 1.381 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.625      ;
; 1.385 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.629      ;
; 1.386 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.630      ;
; 1.389 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.632      ;
; 1.396 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.639      ;
; 1.405 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.648      ;
; 1.407 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.650      ;
; 1.409 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.653      ;
; 1.409 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.653      ;
; 1.435 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.678      ;
; 1.446 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.689      ;
; 1.447 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.691      ;
; 1.460 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.704      ;
; 1.461 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.705      ;
; 1.462 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.706      ;
; 1.467 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.711      ;
; 1.468 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.712      ;
; 1.477 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.720      ;
; 1.478 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.721      ;
; 1.480 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.723      ;
; 1.481 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.725      ;
; 1.483 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.726      ;
; 1.484 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.727      ;
; 1.484 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.728      ;
; 1.485 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.729      ;
; 1.485 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.729      ;
; 1.491 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.735      ;
; 1.492 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.736      ;
; 1.499 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.743      ;
; 1.509 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.752      ;
; 1.509 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.753      ;
; 1.509 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.753      ;
; 1.517 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.761      ;
; 1.528 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.769      ;
; 1.531 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.775      ;
; 1.535 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.779      ;
; 1.555 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.798      ;
; 1.560 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.804      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.720 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.214 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 15.720 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.225      ;
; 15.734 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.211      ;
; 15.740 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.205      ;
; 15.740 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.205      ;
; 15.740 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.205      ;
; 15.754 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.191      ;
; 15.754 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.191      ;
; 15.754 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.191      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.755 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.190      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.769 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.176      ;
; 15.782 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.043     ; 4.162      ;
; 15.796 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.043     ; 4.148      ;
; 15.829 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.116      ;
; 15.849 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.096      ;
; 15.849 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.096      ;
; 15.849 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.096      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.864 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.081      ;
; 15.875 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.070      ;
; 15.891 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.043     ; 4.053      ;
; 15.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.050      ;
; 15.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.050      ;
; 15.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.050      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.910 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.042     ; 4.035      ;
; 15.923 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.024      ;
; 15.924 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.023      ;
; 15.937 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.043     ; 4.007      ;
; 15.943 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.004      ;
; 15.943 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.004      ;
; 15.943 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.004      ;
; 15.944 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.003      ;
; 15.944 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.003      ;
; 15.944 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.003      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.958 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.989      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.959 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.988      ;
; 15.976 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.971      ;
; 15.976 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.971      ;
; 15.985 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.961      ;
; 15.986 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.960      ;
; 15.996 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.951      ;
; 15.996 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.951      ;
; 15.996 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.951      ;
; 15.996 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.951      ;
; 15.996 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.951      ;
; 15.996 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.951      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.011 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.040     ; 3.936      ;
; 16.037 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 3.908      ;
; 16.038 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.908      ;
; 16.038 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.908      ;
; 16.057 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 3.888      ;
; 16.057 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 3.888      ;
; 16.057 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 3.888      ;
+--------+----------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.485 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.611      ;
; 0.520 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.646      ;
; 0.571 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.577 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.581 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.707      ;
; 0.583 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.709      ;
; 0.583 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.709      ;
; 0.583 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.709      ;
; 0.591 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.717      ;
; 0.591 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.718      ;
; 0.596 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.722      ;
; 0.601 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.727      ;
; 0.603 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.729      ;
; 0.605 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.731      ;
; 0.607 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.733      ;
; 0.607 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.733      ;
; 0.609 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.735      ;
; 0.625 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.751      ;
; 0.632 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.758      ;
; 0.634 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.760      ;
; 0.636 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.762      ;
; 0.638 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.764      ;
; 0.640 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.766      ;
; 0.641 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.641 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.641 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.647 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.773      ;
; 0.647 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.773      ;
; 0.668 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.668 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.668 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.794      ;
; 0.673 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.799      ;
; 0.674 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.800      ;
; 0.675 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.801      ;
; 0.679 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.805      ;
; 0.680 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.806      ;
; 0.680 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.806      ;
; 0.687 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.813      ;
; 0.690 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.816      ;
; 0.695 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.821      ;
; 0.696 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.822      ;
; 0.696 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.822      ;
; 0.697 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.823      ;
; 0.700 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.826      ;
; 0.702 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.827      ;
; 0.702 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.828      ;
; 0.702 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.828      ;
; 0.709 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.835      ;
; 0.710 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.836      ;
; 0.712 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.838      ;
; 0.715 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.841      ;
; 0.717 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.843      ;
; 0.717 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.843      ;
; 0.722 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.848      ;
; 0.724 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.850      ;
; 0.726 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.852      ;
; 0.728 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.854      ;
; 0.728 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.854      ;
; 0.730 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.856      ;
; 0.730 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.856      ;
; 0.742 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.868      ;
; 0.745 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.871      ;
; 0.745 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.871      ;
; 0.749 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.875      ;
; 0.750 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.876      ;
; 0.752 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.878      ;
; 0.756 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.756 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.756 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.764 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.890      ;
; 0.764 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.890      ;
; 0.767 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.893      ;
; 0.769 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.895      ;
; 0.771 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.897      ;
; 0.772 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.898      ;
; 0.773 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.899      ;
; 0.773 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.899      ;
; 0.782 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.908      ;
; 0.784 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.910      ;
; 0.785 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.911      ;
; 0.787 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.913      ;
; 0.789 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.915      ;
; 0.789 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.915      ;
; 0.789 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.915      ;
; 0.792 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.918      ;
; 0.795 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.921      ;
; 0.796 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.922      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 11.462 ; 0.181 ; N/A      ; N/A     ; 9.214               ;
;  clk             ; 11.462 ; 0.181 ; N/A      ; N/A     ; 9.214               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; GAME3                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; y4_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; y3_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; y2_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; y0_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; y1_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; x4_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; x3_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; x2_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; x0_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; x1_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; resetGAME               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GAME2                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GAME1                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GAME0                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GAME4                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5376     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5376     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 720   ; 720  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 2603  ; 2603 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; GAME0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME3      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME4      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetGAME  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x0_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x1_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x2_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x3_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x4_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y0_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y1_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y2_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y3_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y4_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; GAME0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME3      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; GAME4      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; resetGAME  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x0_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x1_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x2_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x3_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x4_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y0_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y1_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y2_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y3_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y4_input   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri Dec 03 13:08:17 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 67 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.462               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 12.196
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.196               0.000 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 15.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.720               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.214               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Fri Dec 03 13:08:21 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


