module top_module ( output zero ); 
    assign zero = 1'b0;
    // Verilog-2001
endmodule // DONE

// module top_module ( zero );
//     output zero;
//     // Verilog-1995
// endmodule