#UCiSW 2

### Schemat

![alt](http://i.imgur.com/8M0L7Is.png)

### Nowe pomysły

 * Dodanie skrzyneczki zadającej wysokośc sygnału

### Magiczna Skrzyneczka

Jak już widać podpięte sa 3 wejścia z Resetem. Jak na razie wejścia symuluję w *.ucf* poprzez guziczki na płytce, ale docelowo ma to być klawiatura. Idea jest dość prosta, sprawdzam który guzik jest w stanie wysokim i w zależności od tego zmienam wartośc tmp, którą pod koniec konwertuje do wektora wyjściowego.

```vhd
process(A,B,C,Clr,tmp)
begin
    if(Clr = '1') then 
        tmp <= 0; --czy aby na pewno tak?
    elsif (A = '1') then
      tmp <= 1;
   elsif (B = '1') then
      tmp <= 2;
   elsif (C = '1') then
      tmp <= 3;
   end if;
FreqOUT <= conv_std_logic_vector(tmp,4);
end process;
```

### Dzielenie Częstotliwości

Tutaj wzbogaciłem kod o ustawienia zmiennej *Freq* w zależności od wejścia *FreqIN*, które jak sie można domyślić jest wyjściem naszej skrzynaczki z punktu powyżej. Taka konstrukcja wydała mi sie najprostsza do rozbudowy. Najzwyczajniej w świecie, gdy dojdą guziczki to Ja dołożę if-y. Tyle!

 ```vhd
FreqDiv: process( Clk, Clr, tmpFreqDiv )
begin
    -- Otrzymane obrobione
    if(FreqIN = "0001") then
        Freq <= 264;
    elsif(FreqIN = "0010") then
        Freq <= 364;
    elsif(FreqIN = "0011") then
        Freq <= 464;
    else
        Freq <= 0;
    end if;
    if(Clr = '1') then 
        iFreqDiv <= 1;
        tmpFreqDiv <= '0';
    elsif rising_edge(Clk)  then
        if (iFreqDiv = Freq) then
            tmpFreqDiv <= NOT tmpFreqDiv;
            iFreqDiv <= 1;
         if (stCnt mod 2 = 0) then
            StartOUT <= '1';
            stCnt <= stCnt + 1;
         else
            stCnt <= stCnt + 1;
         end if;
      else
         iFreqDiv <= iFreqDiv + 1;
         StartOUT <= '0';
        end if;
    end if;
ClkSawTooth <= tmpFreqDiv;
end process;
 ```

### Pila

Tutaj nic się nie zmieniło już drugi raz z rzędu więc troszkę w tym paragrafie wieję nudą.

```vhd
SawToothGen: process( ClkSawTooth, Clr )
begin
	if(Clr = '1') then
        iSawGen <= 0;
    elsif(rising_edge(ClkSawTooth)) then
        if(iSawGen = 63) then
            iSawGen <= 0;
        else
            iSawGen <= iSawGen + 1;
        end if;
    end if;
end process;
```

### UCF

W większości jest to *ADC_DAC.ucf*  z [strony Pana Profesora](http://www.zsk.ict.pwr.wroc.pl/zsk_ftp/fpga/). Dodałem tylko guziczki *A*, *B* i *C*

```
# soldered 50MHz Clock.
NET "ClkIN" LOC = "C9" | IOSTANDARD = LVTTL;
NET "ClkIN" PERIOD = 20.0ns HIGH 50%;

#
# Push-buttons (Press = Hi)
#
NET "ClrIN" LOC = "K17" | IOSTANDARD = LVTTL | PULLDOWN;
NET "A" LOC = "V4"  | IOSTANDARD = LVTTL | PULLDOWN;
NET "B"  LOC = "H13" | IOSTANDARD = LVTTL | PULLDOWN;
NET "C"  LOC = "D18" | IOSTANDARD = LVTTL | PULLDOWN;


# ==== Common SPI signals ===================
NET "SPI_MISO" LOC = "N10" | IOSTANDARD = LVCMOS33 ;
NET "SPI_MOSI" LOC = "T4" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "SPI_SCK" LOC = "U16" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# ==== Digital-to-Analog Converter (DAC) ====
# some connections shared with SPI Flash, DAC, ADC, and AMP
NET "DAC_CLR" LOC = "P8" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;
NET "DAC_CS" LOC = "N8" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 8 ;

# ==== Other SPI devices ====================
NET "SF_CE0" LOC = "D16" | IOSTANDARD = LVCMOS33 | DRIVE = 4 | SLEW = SLOW ;
NET "SPI_SS_B" LOC = "U3" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
NET "FPGA_INIT_B" LOC = "T3" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 4 ;

# ==== Analog-to-Digital Converter (ADC) ====
# some connections shared with SPI Flash, DAC, ADC, and AMP
NET "AD_CONV" LOC = "P11" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;

# ==== Programmable Gain Amplifier (AMP) ====
NET "AMP_CS" LOC = "N7" | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 6 ;
```