fsm out_sync_01 {
  out sync void o;

  void main() {
    o.write();
    fence;
    fence;
  }
}
// @fec/golden {{{
//  module out_sync_01(
//    input wire clk,
//    input wire rst,
//    output reg o__valid
//  );
//
//    reg state_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        state_q <= 1'b0;
//        o__valid <= 1'b0;
//      end else if (~state_q) begin
//        state_q <= 1'b1;
//        o__valid <= 1'b1;
//      end else begin
//        state_q <= 1'b0;
//        o__valid <= 1'b0;
//      end
//    end
//
//  endmodule
// }}}
