//
// Test Pin Constraints for Papilio RetroCade
// FPGA: GW2A-LV18PG256C8/I7 (256-pin BGA package)
//

// Clock and Reset from ESP32
IO_LOC "clk" A9;      // ESP32_GPIO1
IO_PORT "clk" IO_TYPE=LVCMOS33 PULL_MODE=UP;

IO_LOC "rst_n" L12;   // ESP32_GPIO2
IO_PORT "rst_n" IO_TYPE=LVCMOS33 PULL_MODE=UP;

// PMOD outputs (bottom row - avoiding SSPI dedicated pins)
IO_LOC "pmod_out[0]" L8;  // PMOD_IOB0
IO_PORT "pmod_out[0]" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8;

IO_LOC "pmod_out[1]" M6;  // PMOD_IOB1
IO_PORT "pmod_out[1]" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8;

IO_LOC "pmod_out[2]" P7;  // PMOD_IOB2
IO_PORT "pmod_out[2]" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8;

IO_LOC "pmod_out[3]" R7;  // PMOD_IOB3
IO_PORT "pmod_out[3]" IO_TYPE=LVCMOS33 PULL_MODE=NONE DRIVE=8;
