<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="check"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="check">
    <a name="circuit" val="check"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(610,430)" to="(660,430)"/>
    <wire from="(210,270)" to="(330,270)"/>
    <wire from="(140,190)" to="(250,190)"/>
    <wire from="(200,280)" to="(370,280)"/>
    <wire from="(250,190)" to="(250,210)"/>
    <wire from="(240,200)" to="(240,230)"/>
    <wire from="(140,200)" to="(240,200)"/>
    <wire from="(250,210)" to="(280,210)"/>
    <wire from="(140,210)" to="(230,210)"/>
    <wire from="(650,480)" to="(670,480)"/>
    <wire from="(190,290)" to="(410,290)"/>
    <wire from="(190,250)" to="(190,290)"/>
    <wire from="(180,260)" to="(180,300)"/>
    <wire from="(170,270)" to="(170,310)"/>
    <wire from="(630,410)" to="(660,410)"/>
    <wire from="(200,240)" to="(200,280)"/>
    <wire from="(230,210)" to="(230,250)"/>
    <wire from="(220,220)" to="(220,260)"/>
    <wire from="(210,230)" to="(210,270)"/>
    <wire from="(690,420)" to="(780,420)"/>
    <wire from="(90,280)" to="(110,280)"/>
    <wire from="(180,300)" to="(450,300)"/>
    <wire from="(140,220)" to="(220,220)"/>
    <wire from="(140,230)" to="(210,230)"/>
    <wire from="(580,500)" to="(590,500)"/>
    <wire from="(440,120)" to="(440,190)"/>
    <wire from="(580,300)" to="(580,500)"/>
    <wire from="(170,310)" to="(490,310)"/>
    <wire from="(140,240)" to="(200,240)"/>
    <wire from="(530,300)" to="(580,300)"/>
    <wire from="(140,250)" to="(190,250)"/>
    <wire from="(110,140)" to="(110,280)"/>
    <wire from="(110,140)" to="(160,140)"/>
    <wire from="(440,190)" to="(610,190)"/>
    <wire from="(140,260)" to="(180,260)"/>
    <wire from="(140,270)" to="(170,270)"/>
    <wire from="(670,440)" to="(670,480)"/>
    <wire from="(310,210)" to="(590,210)"/>
    <wire from="(230,250)" to="(250,250)"/>
    <wire from="(590,210)" to="(590,460)"/>
    <wire from="(240,230)" to="(250,230)"/>
    <wire from="(110,280)" to="(120,280)"/>
    <wire from="(610,190)" to="(610,430)"/>
    <wire from="(220,260)" to="(290,260)"/>
    <wire from="(180,120)" to="(440,120)"/>
    <comp lib="1" loc="(450,280)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,280)" name="Pin">
      <a name="width" val="9"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(530,300)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(330,250)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(490,290)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(370,260)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(780,420)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(630,410)" name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0xff"/>
    </comp>
    <comp lib="1" loc="(650,480)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(410,270)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(290,240)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="2" loc="(690,420)" name="Multiplexer">
      <a name="width" val="8"/>
    </comp>
    <comp lib="1" loc="(310,210)" name="NOT Gate"/>
    <comp lib="0" loc="(120,280)" name="Splitter">
      <a name="fanout" val="9"/>
      <a name="incoming" val="9"/>
    </comp>
    <comp lib="0" loc="(160,140)" name="Splitter">
      <a name="incoming" val="9"/>
      <a name="bit0" val="none"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="0"/>
      <a name="bit4" val="0"/>
      <a name="bit5" val="0"/>
      <a name="bit6" val="0"/>
      <a name="bit7" val="0"/>
      <a name="bit8" val="0"/>
    </comp>
  </circuit>
</project>
