// https://hdlbits.01xz.net/wiki/Module_shift8

module top_module ( 
    input clk, 
    input [7:0] d, 
    input [1:0] sel, 
    output [7:0] q 
);

    wire[7:0] q1, q2, q3;
    my_dff8 inst1(clk, d, q1);
    my_dff8 inst2(clk, q1, q2);
    my_dff8 inst3(clk, q2, q3);
    
    assign q =  (sel == 2'b00) ? d :
                (sel == 2'b01) ? q1 :
                (sel == 2'b10) ? q2 :
                q3;

endmodule
