/***************************************************************************
 *     Copyright (c) 1999-2007, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: bchp_aio_intd0.h $
 * $brcm_Revision: Hydra_Software_Devel/1 $
 * $brcm_Date: 7/23/07 1:07p $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Mon Jul 23 12:01:28 2007
 *                 MD5 Checksum         61f9c4d8dcdcd06017506dddbf23f434
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008004
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: /magnum/basemodules/chp/7400/rdb/d0/bchp_aio_intd0.h $
 * 
 * Hydra_Software_Devel/1   7/23/07 1:07p maivu
 * PR 32842: Initial revision
 *
 ***************************************************************************/

#ifndef BCHP_AIO_INTD0_H__
#define BCHP_AIO_INTD0_H__

/***************************************************************************
 *AIO_INTD0 - Audio I/O Interrupts to DSP 0
 ***************************************************************************/
#define BCHP_AIO_INTD0_INT_STATUS                0x00620a00 /* DSP Interrupt Status Register */
#define BCHP_AIO_INTD0_INT_SET                   0x00620a04 /* DSP Interrupt Set Register */
#define BCHP_AIO_INTD0_INT_CLEAR                 0x00620a08 /* DSP Interrupt Clear Register */
#define BCHP_AIO_INTD0_MASK_STATUS               0x00620a0c /* DSP Interrupt Mask Status Register */
#define BCHP_AIO_INTD0_MASK_SET                  0x00620a10 /* DSP Interrupt Mask Set Register */
#define BCHP_AIO_INTD0_MASK_CLEAR                0x00620a14 /* DSP Interrupt Mask Clear Register */

/***************************************************************************
 *INT_STATUS - DSP Interrupt Status Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_STATUS :: reserved0 [31:07] */
#define BCHP_AIO_INTD0_INT_STATUS_reserved0_MASK                   0xffffff80
#define BCHP_AIO_INTD0_INT_STATUS_reserved0_SHIFT                  7

/* AIO_INTD0 :: INT_STATUS :: FMM_BF [06:06] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF_MASK                      0x00000040
#define BCHP_AIO_INTD0_INT_STATUS_FMM_BF_SHIFT                     6

/* AIO_INTD0 :: INT_STATUS :: FMM_DP0 [05:05] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_MASK                     0x00000020
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP0_SHIFT                    5

/* AIO_INTD0 :: INT_STATUS :: FMM_DP1 [04:04] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP1_MASK                     0x00000010
#define BCHP_AIO_INTD0_INT_STATUS_FMM_DP1_SHIFT                    4

/* AIO_INTD0 :: INT_STATUS :: FMM_MS [03:03] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_MASK                      0x00000008
#define BCHP_AIO_INTD0_INT_STATUS_FMM_MS_SHIFT                     3

/* AIO_INTD0 :: INT_STATUS :: FMM_OP [02:02] */
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_MASK                      0x00000004
#define BCHP_AIO_INTD0_INT_STATUS_FMM_OP_SHIFT                     2

/* AIO_INTD0 :: INT_STATUS :: DAC0 [01:01] */
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_MASK                        0x00000002
#define BCHP_AIO_INTD0_INT_STATUS_DAC0_SHIFT                       1

/* AIO_INTD0 :: INT_STATUS :: DAC1 [00:00] */
#define BCHP_AIO_INTD0_INT_STATUS_DAC1_MASK                        0x00000001
#define BCHP_AIO_INTD0_INT_STATUS_DAC1_SHIFT                       0

/***************************************************************************
 *INT_SET - DSP Interrupt Set Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_SET :: reserved0 [31:07] */
#define BCHP_AIO_INTD0_INT_SET_reserved0_MASK                      0xffffff80
#define BCHP_AIO_INTD0_INT_SET_reserved0_SHIFT                     7

/* AIO_INTD0 :: INT_SET :: FMM_BF [06:06] */
#define BCHP_AIO_INTD0_INT_SET_FMM_BF_MASK                         0x00000040
#define BCHP_AIO_INTD0_INT_SET_FMM_BF_SHIFT                        6

/* AIO_INTD0 :: INT_SET :: FMM_DP0 [05:05] */
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_MASK                        0x00000020
#define BCHP_AIO_INTD0_INT_SET_FMM_DP0_SHIFT                       5

/* AIO_INTD0 :: INT_SET :: FMM_DP1 [04:04] */
#define BCHP_AIO_INTD0_INT_SET_FMM_DP1_MASK                        0x00000010
#define BCHP_AIO_INTD0_INT_SET_FMM_DP1_SHIFT                       4

/* AIO_INTD0 :: INT_SET :: FMM_MS [03:03] */
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_MASK                         0x00000008
#define BCHP_AIO_INTD0_INT_SET_FMM_MS_SHIFT                        3

/* AIO_INTD0 :: INT_SET :: FMM_OP [02:02] */
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_MASK                         0x00000004
#define BCHP_AIO_INTD0_INT_SET_FMM_OP_SHIFT                        2

/* AIO_INTD0 :: INT_SET :: DAC0 [01:01] */
#define BCHP_AIO_INTD0_INT_SET_DAC0_MASK                           0x00000002
#define BCHP_AIO_INTD0_INT_SET_DAC0_SHIFT                          1

/* AIO_INTD0 :: INT_SET :: DAC1 [00:00] */
#define BCHP_AIO_INTD0_INT_SET_DAC1_MASK                           0x00000001
#define BCHP_AIO_INTD0_INT_SET_DAC1_SHIFT                          0

/***************************************************************************
 *INT_CLEAR - DSP Interrupt Clear Register
 ***************************************************************************/
/* AIO_INTD0 :: INT_CLEAR :: reserved0 [31:07] */
#define BCHP_AIO_INTD0_INT_CLEAR_reserved0_MASK                    0xffffff80
#define BCHP_AIO_INTD0_INT_CLEAR_reserved0_SHIFT                   7

/* AIO_INTD0 :: INT_CLEAR :: FMM_BF [06:06] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF_MASK                       0x00000040
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_BF_SHIFT                      6

/* AIO_INTD0 :: INT_CLEAR :: FMM_DP0 [05:05] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_MASK                      0x00000020
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP0_SHIFT                     5

/* AIO_INTD0 :: INT_CLEAR :: FMM_DP1 [04:04] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP1_MASK                      0x00000010
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_DP1_SHIFT                     4

/* AIO_INTD0 :: INT_CLEAR :: FMM_MS [03:03] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_MASK                       0x00000008
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_MS_SHIFT                      3

/* AIO_INTD0 :: INT_CLEAR :: FMM_OP [02:02] */
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_MASK                       0x00000004
#define BCHP_AIO_INTD0_INT_CLEAR_FMM_OP_SHIFT                      2

/* AIO_INTD0 :: INT_CLEAR :: DAC0 [01:01] */
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_MASK                         0x00000002
#define BCHP_AIO_INTD0_INT_CLEAR_DAC0_SHIFT                        1

/* AIO_INTD0 :: INT_CLEAR :: DAC1 [00:00] */
#define BCHP_AIO_INTD0_INT_CLEAR_DAC1_MASK                         0x00000001
#define BCHP_AIO_INTD0_INT_CLEAR_DAC1_SHIFT                        0

/***************************************************************************
 *MASK_STATUS - DSP Interrupt Mask Status Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_STATUS :: reserved0 [31:07] */
#define BCHP_AIO_INTD0_MASK_STATUS_reserved0_MASK                  0xffffff80
#define BCHP_AIO_INTD0_MASK_STATUS_reserved0_SHIFT                 7

/* AIO_INTD0 :: MASK_STATUS :: FMM_BF [06:06] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF_MASK                     0x00000040
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_BF_SHIFT                    6

/* AIO_INTD0 :: MASK_STATUS :: FMM_DP0 [05:05] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_MASK                    0x00000020
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP0_SHIFT                   5

/* AIO_INTD0 :: MASK_STATUS :: FMM_DP1 [04:04] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP1_MASK                    0x00000010
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_DP1_SHIFT                   4

/* AIO_INTD0 :: MASK_STATUS :: FMM_MS [03:03] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_MASK                     0x00000008
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_MS_SHIFT                    3

/* AIO_INTD0 :: MASK_STATUS :: FMM_OP [02:02] */
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_MASK                     0x00000004
#define BCHP_AIO_INTD0_MASK_STATUS_FMM_OP_SHIFT                    2

/* AIO_INTD0 :: MASK_STATUS :: DAC0 [01:01] */
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_MASK                       0x00000002
#define BCHP_AIO_INTD0_MASK_STATUS_DAC0_SHIFT                      1

/* AIO_INTD0 :: MASK_STATUS :: DAC1 [00:00] */
#define BCHP_AIO_INTD0_MASK_STATUS_DAC1_MASK                       0x00000001
#define BCHP_AIO_INTD0_MASK_STATUS_DAC1_SHIFT                      0

/***************************************************************************
 *MASK_SET - DSP Interrupt Mask Set Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_SET :: reserved0 [31:07] */
#define BCHP_AIO_INTD0_MASK_SET_reserved0_MASK                     0xffffff80
#define BCHP_AIO_INTD0_MASK_SET_reserved0_SHIFT                    7

/* AIO_INTD0 :: MASK_SET :: FMM_BF [06:06] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF_MASK                        0x00000040
#define BCHP_AIO_INTD0_MASK_SET_FMM_BF_SHIFT                       6

/* AIO_INTD0 :: MASK_SET :: FMM_DP0 [05:05] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_MASK                       0x00000020
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP0_SHIFT                      5

/* AIO_INTD0 :: MASK_SET :: FMM_DP1 [04:04] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP1_MASK                       0x00000010
#define BCHP_AIO_INTD0_MASK_SET_FMM_DP1_SHIFT                      4

/* AIO_INTD0 :: MASK_SET :: FMM_MS [03:03] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_MASK                        0x00000008
#define BCHP_AIO_INTD0_MASK_SET_FMM_MS_SHIFT                       3

/* AIO_INTD0 :: MASK_SET :: FMM_OP [02:02] */
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_MASK                        0x00000004
#define BCHP_AIO_INTD0_MASK_SET_FMM_OP_SHIFT                       2

/* AIO_INTD0 :: MASK_SET :: DAC0 [01:01] */
#define BCHP_AIO_INTD0_MASK_SET_DAC0_MASK                          0x00000002
#define BCHP_AIO_INTD0_MASK_SET_DAC0_SHIFT                         1

/* AIO_INTD0 :: MASK_SET :: DAC1 [00:00] */
#define BCHP_AIO_INTD0_MASK_SET_DAC1_MASK                          0x00000001
#define BCHP_AIO_INTD0_MASK_SET_DAC1_SHIFT                         0

/***************************************************************************
 *MASK_CLEAR - DSP Interrupt Mask Clear Register
 ***************************************************************************/
/* AIO_INTD0 :: MASK_CLEAR :: reserved0 [31:07] */
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved0_MASK                   0xffffff80
#define BCHP_AIO_INTD0_MASK_CLEAR_reserved0_SHIFT                  7

/* AIO_INTD0 :: MASK_CLEAR :: FMM_BF [06:06] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF_MASK                      0x00000040
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_BF_SHIFT                     6

/* AIO_INTD0 :: MASK_CLEAR :: FMM_DP0 [05:05] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_MASK                     0x00000020
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP0_SHIFT                    5

/* AIO_INTD0 :: MASK_CLEAR :: FMM_DP1 [04:04] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP1_MASK                     0x00000010
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_DP1_SHIFT                    4

/* AIO_INTD0 :: MASK_CLEAR :: FMM_MS [03:03] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_MASK                      0x00000008
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_MS_SHIFT                     3

/* AIO_INTD0 :: MASK_CLEAR :: FMM_OP [02:02] */
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_MASK                      0x00000004
#define BCHP_AIO_INTD0_MASK_CLEAR_FMM_OP_SHIFT                     2

/* AIO_INTD0 :: MASK_CLEAR :: DAC0 [01:01] */
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_MASK                        0x00000002
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC0_SHIFT                       1

/* AIO_INTD0 :: MASK_CLEAR :: DAC1 [00:00] */
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC1_MASK                        0x00000001
#define BCHP_AIO_INTD0_MASK_CLEAR_DAC1_SHIFT                       0

#endif /* #ifndef BCHP_AIO_INTD0_H__ */

/* End of File */
