Timing Analyzer report for lab13_4_2
Thu Nov 12 03:23:43 2020
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                               ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 14.776 ns   ; a[3] ; q  ;            ;          ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1S10F484C5       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+----------------------------------------------------------+
; tpd                                                      ;
+-------+-------------------+-----------------+-------+----+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To ;
+-------+-------------------+-----------------+-------+----+
; N/A   ; None              ; 14.776 ns       ; a[3]  ; nq ;
; N/A   ; None              ; 14.776 ns       ; a[3]  ; q  ;
; N/A   ; None              ; 14.366 ns       ; a[2]  ; nq ;
; N/A   ; None              ; 14.366 ns       ; a[2]  ; q  ;
; N/A   ; None              ; 13.823 ns       ; x[24] ; nq ;
; N/A   ; None              ; 13.823 ns       ; x[24] ; q  ;
; N/A   ; None              ; 13.808 ns       ; a[0]  ; nq ;
; N/A   ; None              ; 13.808 ns       ; a[0]  ; q  ;
; N/A   ; None              ; 13.694 ns       ; x[21] ; nq ;
; N/A   ; None              ; 13.694 ns       ; x[21] ; q  ;
; N/A   ; None              ; 13.556 ns       ; x[17] ; nq ;
; N/A   ; None              ; 13.556 ns       ; x[17] ; q  ;
; N/A   ; None              ; 13.527 ns       ; x[6]  ; nq ;
; N/A   ; None              ; 13.527 ns       ; x[6]  ; q  ;
; N/A   ; None              ; 13.494 ns       ; x[28] ; nq ;
; N/A   ; None              ; 13.494 ns       ; x[28] ; q  ;
; N/A   ; None              ; 13.476 ns       ; a[1]  ; nq ;
; N/A   ; None              ; 13.476 ns       ; a[1]  ; q  ;
; N/A   ; None              ; 13.430 ns       ; x[20] ; nq ;
; N/A   ; None              ; 13.430 ns       ; x[20] ; q  ;
; N/A   ; None              ; 13.417 ns       ; x[16] ; nq ;
; N/A   ; None              ; 13.417 ns       ; x[16] ; q  ;
; N/A   ; None              ; 13.287 ns       ; x[9]  ; nq ;
; N/A   ; None              ; 13.287 ns       ; x[9]  ; q  ;
; N/A   ; None              ; 13.244 ns       ; x[29] ; nq ;
; N/A   ; None              ; 13.244 ns       ; x[29] ; q  ;
; N/A   ; None              ; 13.227 ns       ; x[54] ; nq ;
; N/A   ; None              ; 13.227 ns       ; x[54] ; q  ;
; N/A   ; None              ; 13.217 ns       ; x[5]  ; nq ;
; N/A   ; None              ; 13.217 ns       ; x[5]  ; q  ;
; N/A   ; None              ; 13.193 ns       ; x[4]  ; nq ;
; N/A   ; None              ; 13.193 ns       ; x[4]  ; q  ;
; N/A   ; None              ; 13.172 ns       ; x[25] ; nq ;
; N/A   ; None              ; 13.172 ns       ; x[25] ; q  ;
; N/A   ; None              ; 13.159 ns       ; x[52] ; nq ;
; N/A   ; None              ; 13.159 ns       ; x[52] ; q  ;
; N/A   ; None              ; 13.138 ns       ; x[1]  ; nq ;
; N/A   ; None              ; 13.138 ns       ; x[1]  ; q  ;
; N/A   ; None              ; 13.072 ns       ; x[18] ; nq ;
; N/A   ; None              ; 13.072 ns       ; x[18] ; q  ;
; N/A   ; None              ; 13.048 ns       ; x[23] ; nq ;
; N/A   ; None              ; 13.048 ns       ; x[23] ; q  ;
; N/A   ; None              ; 13.029 ns       ; x[40] ; nq ;
; N/A   ; None              ; 13.029 ns       ; x[40] ; q  ;
; N/A   ; None              ; 13.018 ns       ; x[0]  ; nq ;
; N/A   ; None              ; 13.018 ns       ; x[0]  ; q  ;
; N/A   ; None              ; 13.006 ns       ; x[27] ; nq ;
; N/A   ; None              ; 13.006 ns       ; x[27] ; q  ;
; N/A   ; None              ; 12.921 ns       ; x[32] ; nq ;
; N/A   ; None              ; 12.921 ns       ; x[32] ; q  ;
; N/A   ; None              ; 12.916 ns       ; x[41] ; nq ;
; N/A   ; None              ; 12.916 ns       ; x[41] ; q  ;
; N/A   ; None              ; 12.881 ns       ; x[50] ; nq ;
; N/A   ; None              ; 12.881 ns       ; x[50] ; q  ;
; N/A   ; None              ; 12.868 ns       ; x[26] ; nq ;
; N/A   ; None              ; 12.868 ns       ; x[26] ; q  ;
; N/A   ; None              ; 12.864 ns       ; x[19] ; nq ;
; N/A   ; None              ; 12.864 ns       ; x[19] ; q  ;
; N/A   ; None              ; 12.838 ns       ; x[8]  ; nq ;
; N/A   ; None              ; 12.838 ns       ; x[8]  ; q  ;
; N/A   ; None              ; 12.775 ns       ; x[57] ; nq ;
; N/A   ; None              ; 12.775 ns       ; x[57] ; q  ;
; N/A   ; None              ; 12.774 ns       ; x[7]  ; nq ;
; N/A   ; None              ; 12.774 ns       ; x[7]  ; q  ;
; N/A   ; None              ; 12.769 ns       ; x[22] ; nq ;
; N/A   ; None              ; 12.769 ns       ; x[22] ; q  ;
; N/A   ; None              ; 12.764 ns       ; x[48] ; nq ;
; N/A   ; None              ; 12.764 ns       ; x[48] ; q  ;
; N/A   ; None              ; 12.749 ns       ; x[43] ; nq ;
; N/A   ; None              ; 12.749 ns       ; x[43] ; q  ;
; N/A   ; None              ; 12.679 ns       ; x[49] ; nq ;
; N/A   ; None              ; 12.679 ns       ; x[49] ; q  ;
; N/A   ; None              ; 12.674 ns       ; x[56] ; nq ;
; N/A   ; None              ; 12.674 ns       ; x[56] ; q  ;
; N/A   ; None              ; 12.671 ns       ; x[30] ; nq ;
; N/A   ; None              ; 12.671 ns       ; x[30] ; q  ;
; N/A   ; None              ; 12.667 ns       ; x[58] ; nq ;
; N/A   ; None              ; 12.667 ns       ; x[58] ; q  ;
; N/A   ; None              ; 12.583 ns       ; x[60] ; nq ;
; N/A   ; None              ; 12.583 ns       ; x[60] ; q  ;
; N/A   ; None              ; 12.575 ns       ; x[42] ; nq ;
; N/A   ; None              ; 12.575 ns       ; x[42] ; q  ;
; N/A   ; None              ; 12.533 ns       ; x[34] ; nq ;
; N/A   ; None              ; 12.533 ns       ; x[34] ; q  ;
; N/A   ; None              ; 12.501 ns       ; x[36] ; nq ;
; N/A   ; None              ; 12.501 ns       ; x[33] ; nq ;
; N/A   ; None              ; 12.501 ns       ; x[36] ; q  ;
; N/A   ; None              ; 12.501 ns       ; x[33] ; q  ;
; N/A   ; None              ; 12.479 ns       ; x[59] ; nq ;
; N/A   ; None              ; 12.479 ns       ; x[59] ; q  ;
; N/A   ; None              ; 12.448 ns       ; x[31] ; nq ;
; N/A   ; None              ; 12.448 ns       ; x[31] ; q  ;
; N/A   ; None              ; 12.446 ns       ; x[10] ; nq ;
; N/A   ; None              ; 12.446 ns       ; x[10] ; q  ;
; N/A   ; None              ; 12.388 ns       ; x[14] ; nq ;
; N/A   ; None              ; 12.388 ns       ; x[14] ; q  ;
; N/A   ; None              ; 12.371 ns       ; x[45] ; nq ;
; N/A   ; None              ; 12.371 ns       ; x[45] ; q  ;
; N/A   ; None              ; 12.279 ns       ; x[12] ; nq ;
; N/A   ; None              ; 12.279 ns       ; x[12] ; q  ;
; N/A   ; None              ; 12.267 ns       ; x[11] ; nq ;
; N/A   ; None              ; 12.267 ns       ; x[11] ; q  ;
; N/A   ; None              ; 12.239 ns       ; x[63] ; nq ;
; N/A   ; None              ; 12.239 ns       ; x[63] ; q  ;
; N/A   ; None              ; 12.204 ns       ; x[44] ; nq ;
; N/A   ; None              ; 12.204 ns       ; x[44] ; q  ;
; N/A   ; None              ; 12.200 ns       ; x[61] ; nq ;
; N/A   ; None              ; 12.200 ns       ; x[61] ; q  ;
; N/A   ; None              ; 12.194 ns       ; x[62] ; nq ;
; N/A   ; None              ; 12.194 ns       ; x[62] ; q  ;
; N/A   ; None              ; 12.176 ns       ; x[37] ; nq ;
; N/A   ; None              ; 12.176 ns       ; x[37] ; q  ;
; N/A   ; None              ; 12.123 ns       ; x[53] ; nq ;
; N/A   ; None              ; 12.123 ns       ; x[53] ; q  ;
; N/A   ; None              ; 12.058 ns       ; x[51] ; nq ;
; N/A   ; None              ; 12.058 ns       ; x[51] ; q  ;
; N/A   ; None              ; 12.053 ns       ; x[35] ; nq ;
; N/A   ; None              ; 12.053 ns       ; x[35] ; q  ;
; N/A   ; None              ; 12.046 ns       ; x[55] ; nq ;
; N/A   ; None              ; 12.046 ns       ; x[55] ; q  ;
; N/A   ; None              ; 11.992 ns       ; x[15] ; nq ;
; N/A   ; None              ; 11.992 ns       ; x[15] ; q  ;
; N/A   ; None              ; 11.910 ns       ; x[13] ; nq ;
; N/A   ; None              ; 11.910 ns       ; x[13] ; q  ;
; N/A   ; None              ; 11.882 ns       ; x[2]  ; nq ;
; N/A   ; None              ; 11.882 ns       ; x[2]  ; q  ;
; N/A   ; None              ; 11.803 ns       ; x[3]  ; nq ;
; N/A   ; None              ; 11.803 ns       ; x[3]  ; q  ;
; N/A   ; None              ; 11.251 ns       ; x[46] ; nq ;
; N/A   ; None              ; 11.251 ns       ; x[46] ; q  ;
; N/A   ; None              ; 11.079 ns       ; x[39] ; nq ;
; N/A   ; None              ; 11.079 ns       ; x[39] ; q  ;
; N/A   ; None              ; 11.006 ns       ; x[38] ; nq ;
; N/A   ; None              ; 11.006 ns       ; x[38] ; q  ;
; N/A   ; None              ; 10.925 ns       ; x[47] ; nq ;
; N/A   ; None              ; 10.925 ns       ; x[47] ; q  ;
; N/A   ; None              ; 10.731 ns       ; a[5]  ; nq ;
; N/A   ; None              ; 10.731 ns       ; a[5]  ; q  ;
; N/A   ; None              ; 10.711 ns       ; a[4]  ; nq ;
; N/A   ; None              ; 10.711 ns       ; a[4]  ; q  ;
; N/A   ; None              ; 9.245 ns        ; e     ; nq ;
; N/A   ; None              ; 9.245 ns        ; e     ; q  ;
+-------+-------------------+-----------------+-------+----+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Thu Nov 12 03:23:43 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off lab13_4_2 -c lab13_4_2 --timing_analysis_only
Info: Longest tpd from source pin "a[3]" to destination pin "nq" is 14.776 ns
    Info: 1: + IC(0.000 ns) + CELL(1.087 ns) = 1.087 ns; Loc. = PIN_D8; Fanout = 15; PIN Node = 'a[3]'
    Info: 2: + IC(4.713 ns) + CELL(0.366 ns) = 6.166 ns; Loc. = LC_X33_Y30_N9; Fanout = 1; COMB Node = 'lab13_2:m5|Mux~130'
    Info: 3: + IC(0.320 ns) + CELL(0.075 ns) = 6.561 ns; Loc. = LC_X33_Y30_N6; Fanout = 1; COMB Node = 'lab13_2:m5|Mux~131'
    Info: 4: + IC(0.309 ns) + CELL(0.280 ns) = 7.150 ns; Loc. = LC_X33_Y30_N8; Fanout = 1; COMB Node = 'lab13_2:m5|Mux~134'
    Info: 5: + IC(0.331 ns) + CELL(0.366 ns) = 7.847 ns; Loc. = LC_X33_Y30_N7; Fanout = 1; COMB Node = 'lab13_2:m5|Mux~137'
    Info: 6: + IC(1.086 ns) + CELL(0.280 ns) = 9.213 ns; Loc. = LC_X19_Y30_N2; Fanout = 1; COMB Node = 'lab13_2:m5|Mux~148'
    Info: 7: + IC(0.326 ns) + CELL(0.366 ns) = 9.905 ns; Loc. = LC_X19_Y30_N3; Fanout = 1; COMB Node = 'lab13_2:m5|Mux~159'
    Info: 8: + IC(0.331 ns) + CELL(0.183 ns) = 10.419 ns; Loc. = LC_X19_Y30_N1; Fanout = 2; COMB Node = 'lab13_2:m5|Mux~160'
    Info: 9: + IC(1.953 ns) + CELL(2.404 ns) = 14.776 ns; Loc. = PIN_E17; Fanout = 0; PIN Node = 'nq'
    Info: Total cell delay = 5.407 ns ( 36.59 % )
    Info: Total interconnect delay = 9.369 ns ( 63.41 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Processing ended: Thu Nov 12 03:23:43 2020
    Info: Elapsed time: 00:00:00


