#technicke_vybaveni_pocitacu 
* ovlivÅˆuje vÃ½kon procesoru
* umoÅ¾Åˆuje paralelnÃ­ zpracovÃ¡nÃ­ sad instrukcÃ­
* klasifikace procesorÅ¯
	* podle architektury
		* RISC
			* skromnÃ½ soubor instrukcÃ­ = delÅ¡Ã­ zdroj
			* jedna instrukce - jedna operace
			* levnÄ›jÅ¡Ã­
			* napÅ™. ARM
		* CISC
			* rozsÃ¡hlÃ½ soubor instrukcÃ­ = kratÅ¡Ã­ zdroj
			* instrukce jsou sloÅ¾itÃ©; dokÃ¡Å¾ou provÃ¡dÄ›t mnoho operacÃ­
			* draÅ¾Å¡Ã­
			* napÅ™. x86
	* podle poÄtu jader
		* jednojÃ¡drovÃ©
		* vÃ­cejÃ¡drovÃ©
	* ÃºÄel pouÅ¾itÃ­
		* bÄ›Å¾nÃ© - Å¡irokÃ© spektrum uÅ¾itÃ­
		* specializovanÃ© - pro specifickÃ½ ÃºÄel; napÅ™: pro GPU, NPU *(sÃ­Å¥ovÃ¡ komnunikace)*
	* podle taktovacÃ­ frekvence
	* podle vÃ½robnÃ­ technologie
		* velikost tranzistorÅ¯
		* mÃ©nÄ› nanometrÅ¯ = vÃ­c tranzistorÅ¯ = vÄ›tÅ¡Ã­ vÃ½kon ğŸ˜ƒ
	* podle spotÅ™eby energie
	* podle [[MO3 PoÄÃ­taÄovÃ© architektury ÄÃ­slicovÃ½ch strojÅ¯|architektury pamÄ›ti]]
# VÃ½kon procesoru
* ovlivnÄ›n taktem - kolik operacÃ­ procesor provede za jednu sekundu; v Hz
* poÄet jader - umoÅ¾Åˆuje paralelnÃ­ zpracovÃ¡nÃ­ vÃ­ce Ãºloh souÄasnÄ› bez potÅ™eby pÅ™etaktovÃ¡nÃ­
* architektura - jak sloÅ¾itÃ© instrukce jsou
* cache pamÄ›Å¥ - velikost a efektivnÃ­ sprÃ¡va cache ovlivÅˆuje rychlost pÅ™Ã­stupu k datÅ¯m
# ProgramÃ¡torskÃ½ model procesoru
* prÃ¡ce na Ãºrovni nÃ­zkÃ©ho prog. jazyka
* abstraktnÃ­ pohled na procesor umoÅ¾ÅˆujÃ­cÃ­ psÃ¡t software bez nutnosti znalosti architektury procesoru
* instrukÄnÃ­ soubor definuje instrukce kterÃ© procesor dokÃ¡Å¾e provÃ¡dÄ›t
* registr je malÃ¡, rychlÃ¡ pamÄ›Å¥ umÃ­stÄ›nÃ¡ pÅ™Ã­mo na Äipu procesoru; kolik registrÅ¯ mÃ¡ takovÃ½ procesor, jejich uspoÅ™Ã¡dÃ¡nÃ­ a pojmenovÃ¡nÃ­
* nativnÃ­ datovÃ© typy procesoru (8-bitovÃ½ Byte; 16-bitovÃ½ Word; atd.)
* procesor mÃ¡ mnoho reÅ¾imÅ¯
	* uÅ¾ivatelskÃ½ - limituje pÅ™Ã­stup k nÄ›kterÃ½m registrÅ¯m a instrukcÃ­m
	* jÃ¡dra - pÅ™Ã­stup ke vÅ¡emu
* model popisuje, jak postupovat pÅ™i [[M10 ZÃ¡kladnÃ­ cyklus poÄÃ­taÄe#VÃ½jimeÄnÃ© stavy pÅ™i bÄ›hu CPU|vÃ½jimeÄnÃ½ stavech]]
* jak pracovat se zÃ¡sobnÃ­kem
* popisuje jak jsou adresy pamÄ›ti generovÃ¡ny, jak k nim procesor pÅ™istupuje a jak jsou dlouhÃ©
* mÅ¯Å¾e zahrnovat speciÃ¡lnÃ­ instrukce nebo adresovacÃ­ schÃ©mata pro komunikaci s perifÃ©riÃ­
* zahrnuje jak pracovat s vÃ­ce jÃ¡dry procesoru
# Kompatibilita na Ãºrovni strojovÃ©ho kÃ³du
* schopnost spustit stejnÃ½ zdrojovÃ½ kÃ³d na vÃ­cero architekturÃ¡ch
* pokud dva procesory majÃ­ stejnÃ½ instrukÄnÃ­ soubor, mÅ¯Å¾e bÃ½t stejnÃ½ kÃ³d spuÅ¡tÄ›n na obou procesorech
* kompatibilita nemusÃ­ bÃ½t plnÄ› zachovÃ¡na mezi procesory s odliÅ¡nou architekturou â†’ nemusÃ­ mÃ­t stejnÃ½ poÄet jader nebo podporovat zpracovÃ¡nÃ­ ve vlÃ¡knech
# Evoluce instrukÄnÃ­ sady
* prvnÃ­ generace se zamÄ›Å™ovala na jednoduchÃ© instrukce a zvÃ½Å¡enÃ­ taktu procesoru
* s potÅ™ebou vÄ›tÅ¡Ã­ho vÃ½konu se zaÄaly vyrÃ¡bÄ›t vÃ­cejÃ¡drovÃ© RISC procesory
* vyvynuta pokroÄilejÅ¡Ã­ technologie pipelinÅ¯
* pÅ™idÃ¡ny instrukce pro Å¡ifrovÃ¡nÃ­
* snaha vytvoÅ™enÃ­ otevÅ™enÃ© RISC architektury (RISC-V)
# Vliv jader procesoru
## na software
* sprÃ¡vnÄ› navrÅ¾enÃ½ software mÅ¯Å¾e zpracovÃ¡vat instrukce o mnoho rychleji dÃ­ky paralelnÃ­mu zpracovÃ¡nÃ­
* databÃ¡ze mohou vyuÅ¾Ã­vat vÃ­ce jader k vyhledÃ¡vÃ¡nÃ­, tÅ™Ã­dÄ›nÃ­ a filtrovÃ¡nÃ­
* vÃ­cejÃ¡drovÃ© procesory majÃ­ rÅ¯znÃ© energetickÃ© profily a mohou dynamicky mÄ›nit poÄet aktivnÃ­ch jader v zÃ¡vislosti na aktuÃ¡lnÃ­ch potÅ™ebÃ¡ch
## na hardware
* architektura Äipu musÃ­ umÄ›t pracovat s vÃ­cero jÃ¡dry vÄetnÄ› sdÃ­lenÃ­ pamÄ›ti, atd.
* je lepÅ¡Ã­ minimalizovat latenci pÅ™Ã­stupu k pamÄ›ti
* procesory mohou generovat vÃ­ce tepla
* kaÅ¾dÃ© jÃ¡dro mÃ¡ vlastnÃ­ sadu registrÅ¯ a frontu instrukcÃ­
# JednoÄip
* elektronickÃ© zaÅ™Ã­zenÃ­ integrujÃ­cÃ­ vÅ¡echny nezbytnÃ© funkce a komponenty na jedinÃ½ Äip
* integrace vÅ¡ech klÃ­ÄovÃ½ch prvkÅ¯ na jeden Äip vede k fyzickÃ©mu zmenÅ¡enÃ­ a menÅ¡Ã­ komplexitÄ›; uÅ¾iteÄnÃ© ve spotÅ™ebnÃ­ a mobilnÃ­ elektronice
* mÅ¯Å¾e vÃ©st ke snÃ­Å¾enÃ­ nÃ¡kladu a spotÅ™ebÄ›
* vÃ½voj s jednoÄipem je jednoduÅ¡Å¡Ã­ protoÅ¾e vÃ½vojÃ¡Å™i pracujÃ­ jiÅ¾ s ucelenÃ½m kouskem namÃ­sto s nÄ›kolika komponentami
# KombinaÄni logika
* minimalizace sloÅ¾itosti instrukÄnÃ­ sady a optimalizace provÃ¡dÄ›nÃ­ jednoduchÃ½ch operacÃ­
* implementuje jednoduchÃ© operace, jako jsou aritmetickÃ© operace, logickÃ© operace a porovnÃ¡vÃ¡nÃ­
* kaÅ¾dÃ½ stupeÅˆ pipelingu potÅ™ebuje vlastnÃ­ kombinaÄnÃ­ logiku
* Å™Ã­dÃ­ tok instrukcÃ­; provÃ¡dÃ­ dekÃ³dovÃ¡nÃ­ instrukcÃ­ a rozhoduje, kterÃ¡ operace bude provedena v danÃ©m okamÅ¾iku; Å™eÅ¡Ã­ otÃ¡zky jako skoky (branching) a volÃ¡nÃ­ procedur
# PamÄ›Å¥ovÃ© prvky
* uklÃ¡dÃ¡nÃ­ a pÅ™Ã­stup k datÅ¯m v procesoru
* registry
	* malÃ© a velmi rychlÃ© pamÄ›Å¥ovÃ© prvky pÅ™Ã­mo vestavÄ›nÃ© v jÃ¡drech procesoru
	* slouÅ¾Ã­ k uklÃ¡dÃ¡nÃ­ promÄ›nnÃ½ch nebo mezivÃ½sledkÅ¯ bÄ›hem vykonÃ¡vÃ¡nÃ­ instrukcÃ­
	* RISC architektura obvykle obsahuje omezenÃ½ poÄet registrÅ¯
* cache
	* slouÅ¾Ã­ k uklÃ¡dÃ¡nÃ­ Äasto pouÅ¾Ã­vanÃ½ch dat a instrukcÃ­
	* snadno dostupnÃ© pro procesor
* RAM
	* slouÅ¾Ã­ k uklÃ¡dÃ¡nÃ­ programÅ¯ a dat, kterÃ¡ nejsou momentÃ¡lnÄ› vyuÅ¾Ã­vÃ¡na procesorem
	* pÅ™Ã­stup prostÅ™ednictvÃ­m adresovÃ©ho a datovÃ©ho busu
* buffer - slouÅ¾Ã­ k doÄasnÃ©mu uklÃ¡dÃ¡nÃ­ dat (napÅ™. pÅ™i pÅ™enosu mezi rÅ¯znÃ½mi ÄÃ¡stmi procesoru nebo mezi procesorem a perifernÃ­mi zaÅ™Ã­zenÃ­mi) ^buffer
* instrukÄnÃ­ cache - uklÃ¡dÃ¡ Äasto pouÅ¾Ã­vanÃ© instrukce programu
* datovÃ¡ cache - uklÃ¡dÃ¡ Äasto pouÅ¾Ã­vanÃ¡ data
* pamÄ›Å¥ovÄ› mapovanÃ© registry - speciÃ¡lnÃ­ registry, jejichÅ¾ hodnoty mohou ovlivÅˆovat chovÃ¡nÃ­ perifernÃ­ch zaÅ™Ã­zenÃ­ nebo konfiguraci procesoru
* registry ukazatelÅ¯ - slouÅ¾Ã­ k uchovÃ¡nÃ­ adres v pamÄ›ti, kterÃ© jsou pouÅ¾Ã­vÃ¡ny pÅ™i prÃ¡ci s daty nebo skoky v programu
# SynchronnÃ­ stroj
* vÅ¡echny operace v procesoru jsou Å™Ã­zeny hodinovÃ½m signÃ¡lem; kaÅ¾dÃ¡ ÄÃ¡st obvodu provÃ¡dÃ­ svou Äinnost v pÅ™esnÄ› definovanÃ½ Äas
* snadnÄ›jÅ¡Ã­ synchronizace mezi rÅ¯znÃ½mi ÄÃ¡stmi procesoru a perifernÃ­mi zaÅ™Ã­zenÃ­mi
* hardware mÅ¯Å¾e bÃ½t relativnÄ› jednoduchÃ½ a efektivnÃ­
* instrukce jsou provÃ¡dÄ›ny v pÅ™esnÄ› stanovenÃ½ch taktovÃ½ch cyklech, kterÃ© odpovÃ­dajÃ­ hranÃ¡m hodinovÃ©ho signÃ¡lu
* chovÃ¡nÃ­ synchronnÃ­ch strojÅ¯ je pÅ™edvÃ­datelnÃ© a opakovatelnÃ© â†’ snadnÄ›jÅ¡Ã­ nÃ¡vrh a analÃ½za digitÃ¡lnÃ­ch obvodÅ¯
# Popis obrÃ¡zku
![](https://www.alrj.org/images/riscv/Pipeline_summary.png)
Instrukce uloÅ¾enÃ¡ v `Memory` je naÄtena podle ukazatele Program Counteru *(`PC`)*. NaÄtenÃ¡ instrukce je nÃ¡slednÄ› do tabulky registru *(`Register File`)* a dekÃ³dovÃ¡na pro zjiÅ¡tÄ›nÃ­ typu instrukce *(napÅ™. Aritmeticko-logickÃ¡)*. Po zjiÅ¡tÄ›nÃ­ typu instrukce, pokud je aritmeticko-logickÃ¡, je instrukce pÅ™esunuta do Aritmeticko-logickÃ© jednotky *(`ALU`)* kde je vykonÃ¡na instrukce, vÃ½sledek je pÅ™esunut do pamÄ›ti. VÃ½sledek uloÅ¾enÃ½ pamÄ›ti mÅ¯Å¾e bÃ½t odeslÃ¡n jako koneÄnÃ½ vÃ½sledek nebo se vrÃ¡tnÃ­ zpÄ›t na zaÄÃ¡tek pro dalÅ¡Ã­ zpracovÃ¡nÃ­. Instrukce typu PÅ™Ã­stup k pamÄ›ti a Skoky jsou spouÅ¡tÄ›ny specializovanou jednotkou pipeliny.