digraph "CFG for '_Z11lower_rightPiS_S_iiii' function" {
	label="CFG for '_Z11lower_rightPiS_S_iiii' function";

	Node0x5d70700 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%7:\l  %8 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %9 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %10 = getelementptr i8, i8 addrspace(4)* %9, i64 4\l  %11 = bitcast i8 addrspace(4)* %10 to i16 addrspace(4)*\l  %12 = load i16, i16 addrspace(4)* %11, align 4, !range !4, !invariant.load !5\l  %13 = zext i16 %12 to i32\l  %14 = mul i32 %8, %13\l  %15 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %16 = add i32 %14, %15\l  %17 = sub nsw i32 %5, %3\l  %18 = add nsw i32 %17, 1\l  %19 = sub nsw i32 %4, %18\l  %20 = icmp slt i32 %16, %19\l  br i1 %20, label %21, label %56\l|{<s0>T|<s1>F}}"];
	Node0x5d70700:s0 -> Node0x5d727e0;
	Node0x5d70700:s1 -> Node0x5d72870;
	Node0x5d727e0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f59c7d70",label="{%21:\l21:                                               \l  %22 = add nsw i32 %5, -2\l  %23 = mul nsw i32 %22, %4\l  %24 = add i32 %23, 1\l  %25 = add i32 %24, %16\l  %26 = sext i32 %25 to i64\l  %27 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %26\l  %28 = load i32, i32 addrspace(1)* %27, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %29 = xor i32 %16, -1\l  %30 = add i32 %29, %3\l  %31 = mul nsw i32 %30, %4\l  %32 = add i32 %16, %18\l  %33 = add i32 %32, %31\l  %34 = sext i32 %33 to i64\l  %35 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %34\l  %36 = load i32, i32 addrspace(1)* %35, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %37 = add nsw i32 %36, %28\l  %38 = add nsw i32 %5, -1\l  %39 = mul nsw i32 %38, %4\l  %40 = add nsw i32 %16, %39\l  %41 = sext i32 %40 to i64\l  %42 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %41\l  %43 = load i32, i32 addrspace(1)* %42, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %44 = sub nsw i32 %43, %6\l  %45 = add nsw i32 %40, 1\l  %46 = sext i32 %45 to i64\l  %47 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %46\l  %48 = load i32, i32 addrspace(1)* %47, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %49 = sub nsw i32 %48, %6\l  %50 = tail call i32 @llvm.smax.i32(i32 %37, i32 %44)\l  %51 = tail call i32 @llvm.smax.i32(i32 %50, i32 %49)\l  %52 = mul nsw i32 %5, %4\l  %53 = add nsw i32 %16, %52\l  %54 = sext i32 %53 to i64\l  %55 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %54\l  store i32 %51, i32 addrspace(1)* %55, align 4, !tbaa !7\l  br label %56\l}"];
	Node0x5d727e0 -> Node0x5d72870;
	Node0x5d72870 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%56:\l56:                                               \l  ret void\l}"];
}
