{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.0",
   "Default View_TopLeft":"-1137,-34",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.8.0 2024-04-26 e1825d835c VDI=44 GEI=38 GUI=JA:21.0
#  -string -flagsOSRD
preplace port port-id_reset -pg 1 -lvl 0 -x 0 -y 100 -defaultsOSRD
preplace port port-id_reset_out -pg 1 -lvl 2 -x 310 -y 360 -defaultsOSRD
preplace port port-id_clk -pg 1 -lvl 0 -x 0 -y 60 -defaultsOSRD
preplace port port-id_ph1 -pg 1 -lvl 0 -x 0 -y 140 -defaultsOSRD
preplace port port-id_ph2 -pg 1 -lvl 0 -x 0 -y 160 -defaultsOSRD
preplace port port-id_bootrom -pg 1 -lvl 0 -x 0 -y 180 -defaultsOSRD
preplace port port-id_chip_dout -pg 1 -lvl 0 -x 0 -y 200 -defaultsOSRD
preplace port port-id_chip_as -pg 1 -lvl 2 -x 310 -y 100 -defaultsOSRD
preplace port port-id_chip_uds -pg 1 -lvl 2 -x 310 -y 160 -defaultsOSRD
preplace port port-id_chip_lds -pg 1 -lvl 2 -x 310 -y 120 -defaultsOSRD
preplace port port-id_chip_rw -pg 1 -lvl 2 -x 310 -y 140 -defaultsOSRD
preplace port port-id_chip_dtack -pg 1 -lvl 0 -x 0 -y 220 -defaultsOSRD
preplace port port-id_fastchip_sel -pg 1 -lvl 2 -x 310 -y 240 -defaultsOSRD
preplace port port-id_fastchip_lds -pg 1 -lvl 2 -x 310 -y 180 -defaultsOSRD
preplace port port-id_fastchip_uds -pg 1 -lvl 2 -x 310 -y 260 -defaultsOSRD
preplace port port-id_fastchip_rnw -pg 1 -lvl 2 -x 310 -y 220 -defaultsOSRD
preplace port port-id_fastchip_lw -pg 1 -lvl 2 -x 310 -y 200 -defaultsOSRD
preplace port port-id_fastchip_selack -pg 1 -lvl 0 -x 0 -y 240 -defaultsOSRD
preplace port port-id_fastchip_ready -pg 1 -lvl 0 -x 0 -y 550 -defaultsOSRD
preplace port port-id_ramsel -pg 1 -lvl 2 -x 310 -y 300 -defaultsOSRD
preplace port port-id_ramready -pg 1 -lvl 0 -x 0 -y 260 -defaultsOSRD
preplace port port-id_ramlds -pg 1 -lvl 2 -x 310 -y 280 -defaultsOSRD
preplace port port-id_ramuds -pg 1 -lvl 2 -x 310 -y 340 -defaultsOSRD
preplace port port-id_ramshared -pg 1 -lvl 2 -x 310 -y 320 -defaultsOSRD
preplace port port-id_toccata_ena -pg 1 -lvl 2 -x 310 -y 380 -defaultsOSRD
preplace portBus cpucfg -pg 1 -lvl 0 -x 0 -y 650 -defaultsOSRD
preplace portBus fastramcfg -pg 1 -lvl 0 -x 0 -y 120 -defaultsOSRD
preplace portBus cachecfg -pg 1 -lvl 0 -x 0 -y 20 -defaultsOSRD
preplace portBus chip_addr -pg 1 -lvl 2 -x 310 -y 40 -defaultsOSRD
preplace portBus chip_din -pg 1 -lvl 2 -x 310 -y 60 -defaultsOSRD
preplace portBus chip_ipl -pg 1 -lvl 0 -x 0 -y 40 -defaultsOSRD
preplace portBus fastchip_dout -pg 1 -lvl 0 -x 0 -y 80 -defaultsOSRD
preplace portBus ramaddr -pg 1 -lvl 2 -x 310 -y 400 -defaultsOSRD
preplace portBus ramdin -pg 1 -lvl 2 -x 310 -y 420 -defaultsOSRD
preplace portBus ramdout -pg 1 -lvl 0 -x 0 -y 280 -defaultsOSRD
preplace portBus toccata_base -pg 1 -lvl 2 -x 310 -y 440 -defaultsOSRD
preplace portBus cpustate -pg 1 -lvl 2 -x 310 -y 550 -defaultsOSRD
preplace portBus cacr -pg 1 -lvl 2 -x 310 -y 20 -defaultsOSRD
preplace portBus nmi_addr -pg 1 -lvl 2 -x 310 -y 80 -defaultsOSRD
preplace inst CORE_cpu_wrapper_cpu_inst_p -pg 1 -lvl 1 -x 160 -y 580 -defaultsOSRD
preplace inst CORE_cpu_wrapper_cpu_inst_o -pg 1 -lvl 1 -x 160 -y 210 -defaultsOSRD
preplace netloc clk_1 1 0 1 30 60n
preplace netloc reset_1 1 0 1 20 100n
preplace netloc fastchip_ready_1 1 0 1 NJ 550
preplace netloc cpucfg_1 1 0 1 NJ 650
preplace netloc CORE_cpu_wrapper_cpu_inst_p_busstate 1 1 1 N 550
preplace netloc ph1_1 1 0 1 NJ 140
preplace netloc ph2_1 1 0 1 NJ 160
levelinfo -pg 1 0 160 310
pagesize -pg 1 -db -bbox -sgen -170 0 480 760
"
}

