Fitter report for top_UART
Mon Oct 15 14:36:52 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|ALTSYNCRAM
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Oct 15 14:36:52 2018       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; top_UART                                    ;
; Top-level Entity Name              ; top_UART                                    ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,288 / 10,320 ( 32 % )                     ;
;     Total combinational functions  ; 2,976 / 10,320 ( 29 % )                     ;
;     Dedicated logic registers      ; 1,946 / 10,320 ( 19 % )                     ;
; Total registers                    ; 1946                                        ;
; Total pins                         ; 4 / 180 ( 2 % )                             ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 227,008 / 423,936 ( 54 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 46 ( 9 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  17.6%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; txd      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[5]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[9]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[10]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[11]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[12]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[13]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[14]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[15]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[16]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[17]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[18]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[19]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[20]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[21]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[22]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[23]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[24]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[25]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[26]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[27]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[28]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[29]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[30]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src1[31]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[0]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[1]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[2]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[2]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[3]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[3]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[4]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[4]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[5]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[6]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[6]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[7]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[7]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[8]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[8]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[9]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[9]                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                              ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[10]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[10]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[11]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[11]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[12]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[12]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[13]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[13]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[14]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[14]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[15]                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[15]                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                             ; Q                ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_bht_data[0]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_bht_module:UART_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_o0h1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_bht_module:UART_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_o0h1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5423 ) ; 0.00 % ( 0 / 5423 )        ; 0.00 % ( 0 / 5423 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5423 ) ; 0.00 % ( 0 / 5423 )        ; 0.00 % ( 0 / 5423 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5161 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 260 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 2 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/project/Nios_II/4_qsys_uart/par/output_files/top_UART.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 3,288 / 10,320 ( 32 % )    ;
;     -- Combinational with no register       ; 1342                       ;
;     -- Register only                        ; 312                        ;
;     -- Combinational with a register        ; 1634                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1553                       ;
;     -- 3 input functions                    ; 971                        ;
;     -- <=2 input functions                  ; 452                        ;
;     -- Register only                        ; 312                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 2790                       ;
;     -- arithmetic mode                      ; 186                        ;
;                                             ;                            ;
; Total registers*                            ; 1,946 / 11,172 ( 17 % )    ;
;     -- Dedicated logic registers            ; 1,946 / 10,320 ( 19 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 248 / 645 ( 38 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 4 / 180 ( 2 % )            ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 4                          ;
; M9Ks                                        ; 35 / 46 ( 76 % )           ;
; Total block memory bits                     ; 227,008 / 423,936 ( 54 % ) ;
; Total block memory implementation bits      ; 322,560 / 423,936 ( 76 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 4 / 10 ( 40 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 16% / 15% / 16%            ;
; Peak interconnect usage (total/H/V)         ; 40% / 37% / 43%            ;
; Maximum fan-out                             ; 1811                       ;
; Highest non-global fan-out                  ; 682                        ;
; Total fan-out                               ; 18546                      ;
; Average fan-out                             ; 3.55                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                  ; Low                            ;
;                                             ;                       ;                      ;                                ;
; Total logic elements                        ; 3113 / 10320 ( 30 % ) ; 175 / 10320 ( 2 % )  ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 1264                  ; 78                   ; 0                              ;
;     -- Register only                        ; 300                   ; 12                   ; 0                              ;
;     -- Combinational with a register        ; 1549                  ; 85                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                      ;                                ;
;     -- 4 input functions                    ; 1482                  ; 71                   ; 0                              ;
;     -- 3 input functions                    ; 924                   ; 47                   ; 0                              ;
;     -- <=2 input functions                  ; 407                   ; 45                   ; 0                              ;
;     -- Register only                        ; 300                   ; 12                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Logic elements by mode                      ;                       ;                      ;                                ;
;     -- normal mode                          ; 2635                  ; 155                  ; 0                              ;
;     -- arithmetic mode                      ; 178                   ; 8                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Total registers                             ; 1849                  ; 97                   ; 0                              ;
;     -- Dedicated logic registers            ; 1849 / 10320 ( 18 % ) ; 97 / 10320 ( < 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used   ; 234 / 645 ( 36 % )    ; 14 / 645 ( 2 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                      ;                                ;
; Virtual pins                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                    ; 4                     ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 46 ( 9 % )        ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 227008                ; 0                    ; 0                              ;
; Total RAM block bits                        ; 322560                ; 0                    ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 35 / 46 ( 76 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 3 / 12 ( 25 % )       ; 0 / 12 ( 0 % )       ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                      ;                                ;
; Connections                                 ;                       ;                      ;                                ;
;     -- Input Connections                    ; 2082                  ; 141                  ; 1                              ;
;     -- Registered Input Connections         ; 1899                  ; 107                  ; 0                              ;
;     -- Output Connections                   ; 237                   ; 176                  ; 1811                           ;
;     -- Registered Output Connections        ; 4                     ; 175                  ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Internal Connections                        ;                       ;                      ;                                ;
;     -- Total Connections                    ; 17952                 ; 1029                 ; 1814                           ;
;     -- Registered Connections               ; 8194                  ; 716                  ; 0                              ;
;                                             ;                       ;                      ;                                ;
; External Connections                        ;                       ;                      ;                                ;
;     -- Top                                  ; 192                   ; 315                  ; 1812                           ;
;     -- sld_hub:auto_hub                     ; 315                   ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1812                  ; 0                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Partition Interface                         ;                       ;                      ;                                ;
;     -- Input Ports                          ; 43                    ; 23                   ; 1                              ;
;     -- Output Ports                         ; 8                     ; 40                   ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                    ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Registered Ports                            ;                       ;                      ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                   ; 0                              ;
;                                             ;                       ;                      ;                                ;
; Port Connectivity                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 26                   ; 0                              ;
+---------------------------------------------+-----------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; rxd       ; N5    ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk   ; E1    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst_n ; M1    ; 2        ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; txd  ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                      ;
+----------+-----------+-------------+---------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name    ; Pin Type                  ;
+----------+-----------+-------------+---------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                   ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                   ; Dedicated Programming Pin ;
; H4       ; TDI       ; -           ; altera_reserved_tdi ; JTAG Pin                  ;
; H3       ; TCK       ; -           ; altera_reserved_tck ; JTAG Pin                  ;
; J5       ; TMS       ; -           ; altera_reserved_tms ; JTAG Pin                  ;
; J4       ; TDO       ; -           ; altera_reserved_tdo ; JTAG Pin                  ;
; J3       ; nCE       ; -           ; -                   ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                   ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                   ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                   ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                   ; Dedicated Programming Pin ;
+----------+-----------+-------------+---------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 1 / 17 ( 6 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 19 ( 5 % ) ; 2.5V          ; --           ;
; 3        ; 2 / 26 ( 8 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 27 ( 0 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % ) ; 2.5V          ; --           ;
; 6        ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 26 ( 0 % ) ; 2.5V          ; --           ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                  ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage      ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 4          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 203        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; sys_clk             ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 185        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 186        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; Off          ;
; H2       ; 16         ; 1        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 19         ; 1        ; altera_reserved_tck ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 30         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ;            ;          ; VCCINT              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1               ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 65         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L8       ; 68         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L9       ; 77         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; sys_rst_n           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; txd                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; rxd                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 53         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 61         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 63         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 66         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 83         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ; 48         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T4       ; 54         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 62         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 64         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 67         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 73         ; 3        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 95         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; sys_clk                                                             ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                     ; Library Name ;
+------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_UART                                                                                                        ; 3288 (1)    ; 1946 (0)                  ; 0 (0)         ; 227008      ; 35   ; 4            ; 0       ; 2         ; 4    ; 0            ; 1342 (1)     ; 312 (0)           ; 1634 (0)         ; |top_UART                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |UART:u0|                                                                                                     ; 3112 (0)    ; 1849 (0)                  ; 0 (0)         ; 227008      ; 35   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1263 (0)     ; 300 (0)           ; 1549 (0)         ; |top_UART|UART:u0                                                                                                                                                                                                                                                                                                                       ; UART         ;
;       |UART_jtag_uart:jtag_uart|                                                                                 ; 161 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (17)      ; 17 (2)            ; 98 (20)          ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                              ; UART         ;
;          |UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r                                                                                                                                                                                                                                          ; UART         ;
;             |scfifo:rfifo|                                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                             ; work         ;
;                |scfifo_jr21:auto_generated|                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                   ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                     ; work         ;
;                         |cntr_do7:count_usedw|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                             ; work         ;
;                      |dpram_nl21:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                          ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                              ; work         ;
;          |UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w                                                                                                                                                                                                                                          ; UART         ;
;             |scfifo:wfifo|                                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                             ; work         ;
;                |scfifo_jr21:auto_generated|                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                   ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                     ; work         ;
;                         |cntr_do7:count_usedw|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                       ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                             ; work         ;
;                      |dpram_nl21:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                          ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                              ; work         ;
;          |alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|                                                    ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |top_UART|UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                           ; work         ;
;       |UART_mm_interconnect_0:mm_interconnect_0|                                                                 ; 377 (0)     ; 132 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (0)      ; 17 (0)            ; 231 (0)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                              ; UART         ;
;          |UART_mm_interconnect_0_addr_router:addr_router|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                               ; UART         ;
;          |UART_mm_interconnect_0_addr_router_001:addr_router_001|                                                ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001                                                                                                                                                                                                                       ; UART         ;
;          |UART_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                  ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                         ; UART         ;
;          |UART_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                 ; UART         ;
;          |UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                  ; 59 (56)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (50)      ; 1 (0)             ; 7 (4)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                         ; UART         ;
;             |altera_merlin_arbitrator:arb|                                                                       ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                            ; UART         ;
;          |UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                      ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 50 (47)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                             ; UART         ;
;             |altera_merlin_arbitrator:arb|                                                                       ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                ; UART         ;
;          |UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                     ; UART         ;
;          |UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                         ; UART         ;
;          |UART_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                      ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                             ; UART         ;
;          |UART_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001|                                              ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 68 (68)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                     ; UART         ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|  ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                         ; UART         ;
;          |altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                        ; UART         ;
;          |altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                       ; UART         ;
;          |altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                            ; UART         ;
;          |altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; UART         ;
;          |altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                 ; UART         ;
;          |altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                          ; UART         ;
;          |altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                             ; UART         ;
;          |altera_merlin_slave_agent:onchip_ram_s1_translator_avalon_universal_slave_0_agent|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_ram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                            ; UART         ;
;          |altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                 ; UART         ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                 ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                        ; UART         ;
;          |altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|                                ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 21 (21)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator                                                                                                                                                                                                       ; UART         ;
;          |altera_merlin_slave_translator:onchip_ram_s1_translator|                                               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator                                                                                                                                                                                                                      ; UART         ;
;          |altera_merlin_slave_translator:sysid_qsys_control_slave_translator|                                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator                                                                                                                                                                                                           ; UART         ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                                     ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                            ; UART         ;
;          |altera_merlin_traffic_limiter:limiter_001|                                                             ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 12 (12)          ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                    ; UART         ;
;          |altera_merlin_traffic_limiter:limiter|                                                                 ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |top_UART|UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                        ; UART         ;
;       |UART_nios2_qsys:nios2_qsys|                                                                               ; 2444 (1989) ; 1499 (1228)               ; 0 (0)         ; 62144       ; 13   ; 4            ; 0       ; 2         ; 0    ; 0            ; 945 (761)    ; 244 (195)         ; 1255 (1033)      ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys                                                                                                                                                                                                                                                                                            ; UART         ;
;          |UART_nios2_qsys_bht_module:UART_nios2_qsys_bht|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_bht_module:UART_nios2_qsys_bht                                                                                                                                                                                                                                             ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_bht_module:UART_nios2_qsys_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_o0h1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_bht_module:UART_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_o0h1:auto_generated                                                                                                                                                                                    ; work         ;
;          |UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data                                                                                                                                                                                                                                     ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work         ;
;                |altsyncram_kpc1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated                                                                                                                                                                            ; work         ;
;          |UART_nios2_qsys_dc_tag_module:UART_nios2_qsys_dc_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_tag_module:UART_nios2_qsys_dc_tag                                                                                                                                                                                                                                       ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_tag_module:UART_nios2_qsys_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                             ; work         ;
;                |altsyncram_iig1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 448         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_tag_module:UART_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_iig1:auto_generated                                                                                                                                                                              ; work         ;
;          |UART_nios2_qsys_dc_victim_module:UART_nios2_qsys_dc_victim|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_victim_module:UART_nios2_qsys_dc_victim                                                                                                                                                                                                                                 ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_victim_module:UART_nios2_qsys_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                       ; work         ;
;                |altsyncram_r3d1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_victim_module:UART_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                        ; work         ;
;          |UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data                                                                                                                                                                                                                                     ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                           ; work         ;
;                |altsyncram_cjd1:auto_generated|                                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                            ; work         ;
;          |UART_nios2_qsys_ic_tag_module:UART_nios2_qsys_ic_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_tag_module:UART_nios2_qsys_ic_tag                                                                                                                                                                                                                                       ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_tag_module:UART_nios2_qsys_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                             ; work         ;
;                |altsyncram_tch1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_tag_module:UART_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_tch1:auto_generated                                                                                                                                                                              ; work         ;
;          |UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell                                                                                                                                                                                                                                    ; UART         ;
;             |altera_mult_add:the_altmult_add_part_1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                             ; work         ;
;                |altera_mult_add_q1u2:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                         ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                       ; work         ;
;                         |lpm_mult:Mult0|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                        ; work         ;
;                            |mult_jp01:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                               ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                             ; work         ;
;                |altera_mult_add_s1u2:auto_generated|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                         ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                       ; work         ;
;                         |lpm_mult:Mult0|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                        ; work         ;
;                            |mult_j011:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                               ; work         ;
;          |UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|                                               ; 387 (85)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (5)      ; 49 (4)            ; 221 (76)         ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci                                                                                                                                                                                                                                    ; UART         ;
;             |UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|            ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper                                                                                                                                            ; UART         ;
;                |UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|           ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (36)           ; 11 (9)           ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk                                                      ; UART         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|                 ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck                                                            ; UART         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy|                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy                                                                               ; work         ;
;             |UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|                              ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg                                                                                                                                                              ; UART         ;
;             |UART_nios2_qsys_nios2_oci_break:the_UART_nios2_qsys_nios2_oci_break|                                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_oci_break:the_UART_nios2_qsys_nios2_oci_break                                                                                                                                                                ; UART         ;
;             |UART_nios2_qsys_nios2_oci_debug:the_UART_nios2_qsys_nios2_oci_debug|                                ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (9)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_oci_debug:the_UART_nios2_qsys_nios2_oci_debug                                                                                                                                                                ; UART         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_oci_debug:the_UART_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                            ; work         ;
;             |UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|                                      ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 50 (50)          ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem                                                                                                                                                                      ; UART         ;
;                |UART_nios2_qsys_ociram_sp_ram_module:UART_nios2_qsys_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|UART_nios2_qsys_ociram_sp_ram_module:UART_nios2_qsys_ociram_sp_ram                                                                                                   ; UART         ;
;                   |altsyncram:the_altsyncram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|UART_nios2_qsys_ociram_sp_ram_module:UART_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_2p81:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|UART_nios2_qsys_ociram_sp_ram_module:UART_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2p81:auto_generated                                          ; work         ;
;          |UART_nios2_qsys_register_bank_a_module:UART_nios2_qsys_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_a_module:UART_nios2_qsys_register_bank_a                                                                                                                                                                                                                     ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_a_module:UART_nios2_qsys_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                |altsyncram_oeg1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_a_module:UART_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_oeg1:auto_generated                                                                                                                                                            ; work         ;
;          |UART_nios2_qsys_register_bank_b_module:UART_nios2_qsys_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_b_module:UART_nios2_qsys_register_bank_b                                                                                                                                                                                                                     ; UART         ;
;             |altsyncram:the_altsyncram|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_b_module:UART_nios2_qsys_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;                |altsyncram_peg1:auto_generated|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_b_module:UART_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_peg1:auto_generated                                                                                                                                                            ; work         ;
;          |lpm_add_sub:Add17|                                                                                     ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17                                                                                                                                                                                                                                                                          ; work         ;
;             |add_sub_qvi:auto_generated|                                                                         ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated                                                                                                                                                                                                                                               ; work         ;
;       |UART_onchip_ram:onchip_ram|                                                                               ; 105 (0)     ; 3 (0)                     ; 0 (0)         ; 163840      ; 20   ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 3 (0)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram                                                                                                                                                                                                                                                                                            ; UART         ;
;          |altsyncram:the_altsyncram|                                                                             ; 105 (0)     ; 3 (0)                     ; 0 (0)         ; 163840      ; 20   ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 3 (0)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; work         ;
;             |altsyncram_78c1:auto_generated|                                                                     ; 105 (0)     ; 3 (0)                     ; 0 (0)         ; 163840      ; 20   ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 3 (0)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram:ram_block1a0|                                                                         ; 105 (0)     ; 3 (0)                     ; 0 (0)         ; 163840      ; 20   ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 3 (0)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0                                                                                                                                                                                                           ; work         ;
;                   |altsyncram_8ac3:auto_generated|                                                               ; 105 (3)     ; 3 (3)                     ; 0 (0)         ; 163840      ; 20   ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 3 (3)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated                                                                                                                                                                            ; work         ;
;                      |decode_osa:decode3|                                                                        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3                                                                                                                                                         ; work         ;
;                      |mux_lob:mux2|                                                                              ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (96)      ; 0 (0)             ; 0 (0)            ; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|mux_lob:mux2                                                                                                                                                               ; work         ;
;       |UART_uart:uart|                                                                                           ; 135 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 13 (0)            ; 81 (0)           ; |top_UART|UART:u0|UART_uart:uart                                                                                                                                                                                                                                                                                                        ; UART         ;
;          |UART_uart_regs:the_UART_uart_regs|                                                                     ; 46 (46)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 9 (9)             ; 27 (27)          ; |top_UART|UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs                                                                                                                                                                                                                                                                      ; UART         ;
;          |UART_uart_rx:the_UART_uart_rx|                                                                         ; 59 (57)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 4 (2)             ; 34 (34)          ; |top_UART|UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx                                                                                                                                                                                                                                                                          ; UART         ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |top_UART|UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                      ; work         ;
;          |UART_uart_tx:the_UART_uart_tx|                                                                         ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 27 (27)          ; |top_UART|UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx                                                                                                                                                                                                                                                                          ; UART         ;
;       |altera_reset_controller:rst_controller|                                                                   ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |top_UART|UART:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                ; UART         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_UART|UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                 ; UART         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_UART|UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                     ; UART         ;
;    |pll:pll_inst|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|pll:pll_inst                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |altpll:altpll_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                          ; work         ;
;          |pll_altpll:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_UART|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;    |sld_hub:auto_hub|                                                                                            ; 175 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 12 (0)            ; 85 (0)           ; |top_UART|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                              ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                             ; 174 (131)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (62)      ; 12 (12)           ; 85 (60)          ; |top_UART|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                               ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |top_UART|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                         ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |top_UART|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                       ; work         ;
+------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; txd       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_clk   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sys_rst_n ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rxd       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sys_clk                                                                                                                       ;                   ;         ;
; sys_rst_n                                                                                                                     ;                   ;         ;
; rxd                                                                                                                           ;                   ;         ;
;      - UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                     ; LCCOMB_X16_Y23_N12 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                     ; LCCOMB_X14_Y20_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                       ; LCCOMB_X14_Y21_N28 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                 ; LCCOMB_X14_Y8_N28  ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                               ; LCCOMB_X14_Y8_N8   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                       ; LCCOMB_X14_Y7_N22  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                        ; LCCOMB_X16_Y23_N4  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                          ; FF_X17_Y20_N15     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y20_N12 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y21_N16 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                           ; FF_X16_Y23_N9      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y14_N28 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                          ; LCCOMB_X24_Y22_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                              ; LCCOMB_X23_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                              ; LCCOMB_X23_Y21_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                  ; LCCOMB_X23_Y21_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                               ; LCCOMB_X19_Y23_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                              ; LCCOMB_X24_Y21_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                             ; LCCOMB_X23_Y22_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                  ; LCCOMB_X21_Y22_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                   ; LCCOMB_X19_Y21_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                         ; LCCOMB_X11_Y22_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                             ; LCCOMB_X16_Y19_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                          ; LCCOMB_X11_Y22_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                          ; LCCOMB_X13_Y20_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                          ; LCCOMB_X13_Y20_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y20_N26 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                    ; LCCOMB_X23_Y20_N18 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                        ; LCCOMB_X23_Y20_N24 ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[1]~2                                                                                                                                                                                                                                          ; LCCOMB_X23_Y20_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                     ; FF_X12_Y20_N11     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_wr_active                                                                                                                                                                                                                                            ; FF_X12_Y17_N7      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ienable_reg_irq0~0                                                                                                                                                                                                                                           ; LCCOMB_X12_Y16_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                          ; FF_X19_Y15_N13     ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                 ; FF_X14_Y16_N25     ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                 ; FF_X22_Y8_N1       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                        ; LCCOMB_X16_Y18_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y18_N20 ; 682     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                            ; FF_X24_Y12_N3      ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Add7~5                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y9_N24  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ic_fill_starting~1                                                                                                                                                                                                                                           ; LCCOMB_X12_Y15_N30 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                   ; LCCOMB_X13_Y14_N18 ; 21      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                        ; FF_X12_Y18_N15     ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                        ; FF_X12_Y18_N19     ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y16_N28 ; 141     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                         ; LCCOMB_X13_Y11_N6  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                   ; LCCOMB_X13_Y11_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                              ; FF_X13_Y14_N27     ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                   ; FF_X10_Y12_N17     ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass0                                                                                                                                                                                                                                                    ; FF_X14_Y9_N13      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass1                                                                                                                                                                                                                                                    ; FF_X14_Y9_N9       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass2                                                                                                                                                                                                                                                    ; FF_X14_Y9_N1       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass3                                                                                                                                                                                                                                                    ; FF_X14_Y9_N5       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                 ; LCCOMB_X25_Y12_N28 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jxuir                    ; FF_X29_Y17_N3      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X26_Y21_N4  ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X29_Y21_N20 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X29_Y21_N18 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X29_Y21_N0  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X29_Y17_N17     ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[33]~29                      ; LCCOMB_X30_Y18_N14 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[36]~21                      ; LCCOMB_X29_Y18_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[9]~13                       ; LCCOMB_X29_Y18_N24 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                               ; LCCOMB_X29_Y18_N12 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy|virtual_state_uir~0                               ; LCCOMB_X29_Y17_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X24_Y18_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; LCCOMB_X26_Y20_N2  ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonDReg[15]~30                                                                                                                           ; LCCOMB_X26_Y20_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|ociram_wr_en~1                                                                                                                           ; LCCOMB_X26_Y20_N30 ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                             ; FF_X18_Y19_N29     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|always124~0                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y20_N20 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_offset_field[1]~1                                                                                                                                                                                                                                    ; LCCOMB_X13_Y20_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[26]~32                                                                                                                                                                                                                                             ; LCCOMB_X23_Y20_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                             ; LCCOMB_X16_Y18_N4  ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_tag_wr_port_en                                                                                                                                                                                                                                              ; LCCOMB_X13_Y22_N24 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                             ; FF_X18_Y20_N9      ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[1]~2                                                                                                                                                                                                                                            ; LCCOMB_X14_Y19_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                         ; LCCOMB_X11_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                          ; LCCOMB_X13_Y15_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                    ; LCCOMB_X12_Y15_N14 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_tag_wraddress[6]~5                                                                                                                                                                                                                                          ; LCCOMB_X12_Y14_N22 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_tag_wren                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y15_N22 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1332w[3]                                                                                                             ; LCCOMB_X26_Y15_N24 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1349w[3]~0                                                                                                           ; LCCOMB_X26_Y15_N14 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1359w[3]~0                                                                                                           ; LCCOMB_X26_Y15_N12 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1369w[3]~0                                                                                                           ; LCCOMB_X26_Y15_N26 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1379w[3]~1                                                                                                           ; LCCOMB_X26_Y15_N20 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|control_wr_strobe                                                                                                                                                                                                                        ; LCCOMB_X19_Y21_N22 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|tx_wr_strobe                                                                                                                                                                                                                             ; LCCOMB_X19_Y21_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|got_new_char                                                                                                                                                                                                                                 ; LCCOMB_X18_Y23_N14 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                     ; LCCOMB_X17_Y21_N28 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|always4~0                                                                                                                                                                                                                                    ; LCCOMB_X26_Y13_N2  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[6]~1                                                                                                                                                                              ; LCCOMB_X25_Y21_N14 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                     ; LCCOMB_X30_Y12_N16 ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; UART:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                        ; FF_X28_Y12_N9      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; UART:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                         ; FF_X28_Y12_N25     ; 1530    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                      ; JTAG_X1_Y12_N0     ; 183     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                      ; JTAG_X1_Y12_N0     ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                   ; PLL_1              ; 1803    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                             ; FF_X29_Y13_N31     ; 71      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                  ; LCCOMB_X25_Y8_N2   ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                    ; LCCOMB_X25_Y8_N4   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                  ; LCCOMB_X28_Y13_N4  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                     ; LCCOMB_X28_Y13_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                    ; LCCOMB_X28_Y13_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                     ; LCCOMB_X30_Y14_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                    ; LCCOMB_X30_Y14_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                       ; LCCOMB_X28_Y14_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                                                                                                                ; LCCOMB_X26_Y8_N2   ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                ; LCCOMB_X29_Y15_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                          ; LCCOMB_X29_Y13_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                              ; LCCOMB_X31_Y14_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                              ; LCCOMB_X29_Y14_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                               ; LCCOMB_X29_Y15_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                          ; LCCOMB_X28_Y15_N20 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                          ; LCCOMB_X28_Y15_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                  ; FF_X29_Y15_N29     ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                 ; FF_X30_Y13_N25     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                  ; FF_X29_Y13_N27     ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                  ; FF_X29_Y13_N19     ; 48      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                  ; FF_X29_Y13_N25     ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                           ; LCCOMB_X30_Y13_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                 ; FF_X30_Y15_N9      ; 29      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                           ; PIN_E1             ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; UART:u0|altera_reset_controller:rst_controller|merged_reset~0                   ; LCCOMB_X30_Y12_N16 ; 3       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; UART:u0|altera_reset_controller:rst_controller|r_sync_rst                       ; FF_X28_Y12_N25     ; 1530    ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                    ; JTAG_X1_Y12_N0     ; 183     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1803    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; UART:u0|UART_nios2_qsys:nios2_qsys|A_stall                                                                                                                                                                                                                                                        ; 682     ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_stall                                                                                                                                                                                                                                                        ; 142     ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_stall                                                                                                                                                                                                                                                    ; 89      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                             ; 71      ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|address_reg_a[0]                                                                                                                               ; 64      ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|address_reg_a[1]                                                                                                                               ; 64      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                              ; 57      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_active                                                                                                                                                                                                                                               ; 54      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                  ; 53      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                  ; 48      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[5]~1                                                                                                                                                                                                                                                    ; 48      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[5]~0                                                                                                                                                                                                                                                    ; 48      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[5]~5                                                                                                                                                                                                                                                ; 48      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[5]~4                                                                                                                                                                                                                                                ; 48      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|jtag_ram_access                                                                                                                          ; 48      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_pipe_flush                                                                                                                                                                                                                                                   ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                       ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                  ; 40      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ctrl_mul_lsw                                                                                                                                                                                                                                                 ; 40      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_bypass_pending                                                                                                                                                                                                                                           ; 40      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|hbreak_enabled                                                                                                                                                                                                                                                 ; 39      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy|virtual_state_sdr~0                               ; 39      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|address[8]                                                                                                                                                                                             ; 36      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                         ; 35      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_logic                                                                                                                                                                                                                                                   ; 35      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                      ; 35      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                  ; 34      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                              ; 34      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_alu_subtract                                                                                                                                                                                                                                            ; 34      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[4]                                                                                                                                                                                                                                                        ; 34      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[1]~118                                                                                                                                                                                                                                              ; 33      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[1]~117                                                                                                                                                                                                                                              ; 33      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|Equal1~0                                                                                                                         ; 33      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|norm_intr_req~0                                                                                                                                                                                                                                                ; 33      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result~0                                                                                                                                                                                                                                                 ; 33      ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|address_reg_a[2]                                                                                                                               ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_slow_inst_result_en~0                                                                                                                                                                                                                                        ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_rdctl_inst                                                                                                                                                                                                                                              ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_mem                                                                                                                                                                                                                                                     ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_rn[4]                                                                                                                                                                                                                                                    ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_rn[3]                                                                                                                                                                                                                                                    ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_fill_bit                                                                                                                                                                                                                                                 ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_stall_d3                                                                                                                                                                                                                                                 ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[28]~68                                                                                                                                                                                                                                    ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                 ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src1_reg[2]~3                                                                                                                                                                                                                                                ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src1_reg[2]~2                                                                                                                                                                                                                                                ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ctrl_hi_imm16                                                                                                                                                                                                                                                ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_logic_op[0]                                                                                                                                                                                                                                                  ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_logic_op[1]                                                                                                                                                                                                                                                  ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|jtag_ram_rd_d1                                                                                                                           ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[26]~32                                                                                                                                                                                                                                             ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                    ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Add7~5                                                                                                                                                                                                                                                         ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Add7~3                                                                                                                                                                                                                                                         ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Add7~1                                                                                                                                                                                                                                                         ; 32      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|oci_ienable[31]                                                                                                                  ; 30      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                 ; 29      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                  ; 28      ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rst1                                                                                                                                                                                                          ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                       ; 26      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_write                                                                                                                                                                                                                                                        ; 26      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_offset_field[0]                                                                                                                                                                                                                                      ; 26      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ld_align_sh16                                                                                                                                                                                                                                                ; 25      ;
; UART:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                        ; 25      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~22                                                                                                                                                                                                                                    ; 24      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                   ; 24      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                              ; 24      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                     ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                     ; 23      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                  ; 23      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[12]                                                                                                                                                                                                                                                       ; 23      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[14]                                                                                                                                                                                                                                                       ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                      ; 21      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[2]~1                                                                                                                                                                                                                                     ; 21      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[2]~0                                                                                                                                                                                                                                     ; 21      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[16]                                                                                                                                                                                                                                                       ; 21      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                              ; 21      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_hbreak_req                                                                                                                                                                                                                                                   ; 21      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_read                                                                                                                                                                                                                                                         ; 21      ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                 ; 21      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                ; 20      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_right                                                                                                                                                                                                                                         ; 20      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[13]                                                                                                                                                                                                                                                       ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                      ; 19      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[21]                                                                                                                                                                                                                                                       ; 19      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ic_fill_starting~1                                                                                                                                                                                                                                           ; 19      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ctrl_shift_rot                                                                                                                                                                                                                                               ; 19      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                  ; 19      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                ; 19      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_stall                                                                                                                                                                                                                                                    ; 19      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_offset_field[1]                                                                                                                                                                                                                                      ; 19      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|av_readdata_pre[30]                                                                                                                                                           ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[33]~29                      ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[11]                                                                                                                                                                                                                                                       ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[15]                                                                                                                                                                                                                                                       ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ctrl_ld_signed                                                                                                                                                                                                                                               ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[0]                                                                                                                                                                                                                                                        ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_valid_from_E                                                                                                                                                                                                                                                 ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_offset_field[2]                                                                                                                                                                                                                                      ; 18      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                      ; 17      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                    ; 17      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                       ; 17      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                 ; 17      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 17      ;
; UART:u0|UART_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                           ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_data_wr_port_data[7]~9                                                                                                                                                                                                                                      ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_data_wr_port_data[23]~6                                                                                                                                                                                                                                     ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_data_wr_port_data[26]~3                                                                                                                                                                                                                                     ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr~31                          ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_data_wr_port_data[15]~0                                                                                                                                                                                                                                     ; 16      ;
; UART:u0|UART_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                          ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~21                                                                                                                                                                                                                                    ; 16      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                                                ; 16      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                      ; 16      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_bht_data[1]                                                                                                                                                                                                                                                  ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                  ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_crst                                                                                                                                                                                                                                                    ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_exception                                                                                                                                                                                                                                               ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_valid_jmp_indirect                                                                                                                                                                                                                                           ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_break                                                                                                                                                                                                                                                   ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2[30]~23                                                                                                                                                                                                                                                  ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                           ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[2]                                                                                                                                                                                                                                                        ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_retaddr                                                                                                                                                                                                                                                 ; 15      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[2]                                                                                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                         ; 14      ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                                                                                  ; 14      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_jmp_indirect                                                                                                                                                                                                                                            ; 14      ;
; UART:u0|UART_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                         ; 14      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                         ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ic_fill_starting_d1                                                                                                                                                                                                                                          ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[0]                                                                                                                                                                                                                                                        ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[1]                                                                                                                                                                                                                                                        ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[4]                                                                                                                                                                                                                                                        ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ctrl_b_is_dst                                                                                                                                                                                                                                                ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[1]                                                                                                                                                                                                                                                        ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_active                                                                                                                                                                                                                                                 ; 13      ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|do_load_shifter                                                                                                                                                                                                                              ; 13      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[9]~13                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                 ; 12      ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                       ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                       ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal171~1                                                                                                                                                                                                                                                     ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[5]                                                                                                                                                                                                                                                        ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[3]                                                                                                                                                                                                                                                        ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[7]~18                                                                                                                                                                                                                                     ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[7]~17                                                                                                                                                                                                                                     ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                     ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[0]                                                                                                                                                                                                                                                      ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[1]                                                                                                                                                                                                                                                      ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[2]                                                                                                                                                                                                                                                      ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[3]                                                                                                                                                                                                                                                      ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[4]                                                                                                                                                                                                                                                      ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[5]                                                                                                                                                                                                                                                        ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[3]                                                                                                                                                                                                                                                        ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[5]                                                                                                                                                                                                                                                ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[6]                                                                                                                                                                                                                                                ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[7]                                                                                                                                                                                                                                                ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[8]                                                                                                                                                                                                                                                ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[9]                                                                                                                                                                                                                                                ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[10]                                                                                                                                                                                                                                               ; 12      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_starting~0                                                                                                                                                                                                                                           ; 12      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                   ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                   ; 11      ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|Equal0~2                                                                                                                                                                                                                                     ; 11      ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|do_start_rx                                                                                                                                                                                                                                  ; 11      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|i_readdatavalid_d1                                                                                                                                                                                                                                             ; 11      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                 ; 11      ;
; UART:u0|UART_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                          ; 11      ;
; UART:u0|UART_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                        ; 11      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_tag_wr_port_en~2                                                                                                                                                                                                                                            ; 11      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                        ; 11      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_tag_field_nxt~0                                                                                                                                                                                                                                      ; 11      ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                      ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                   ; 10      ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                     ; 10      ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|got_new_char                                                                                                                                                                                                                                 ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_mem_byte_en[2]                                                                                                                                                                                                                                               ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_mem_byte_en[3]                                                                                                                                                                                                                                               ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_mem_byte_en[0]                                                                                                                                                                                                                                               ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                     ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                     ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                     ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_mem_byte_en[1]                                                                                                                                                                                                                                               ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ld_align_sh8                                                                                                                                                                                                                                                 ; 10      ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|always4~0                                                                                                                                                                                                                                    ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdatavalid_d1                                                                                                                                                                                                                                             ; 10      ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                               ; 10      ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|waitrequest                                                                                                                              ; 10      ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|control_wr_strobe                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                   ; 9       ;
; UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                            ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                      ; 9       ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|Equal3~0                                                                                                                                                                                                                                 ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[0]                                                                                                                                                                                                                                                ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal171~0                                                                                                                                                                                                                                                     ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ld_align_byte1_fill                                                                                                                                                                                                                                          ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|write                                                                                                                                                                                                  ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[4]                                                                                                                                                                                                                                                ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[3]                                                                                                                                                                                                                                                ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_want_fill                                                                                                                                                                                                                                                 ; 9       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[2]                                                                                                                                                                                                                                                ; 9       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                  ; 9       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[6]~1                                                                                                                                                                              ; 9       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~3                                                                                                                                                                                  ; 9       ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|Equal0~0                                                                                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                    ; 8       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|write~0                                                                                                                                                                                                       ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                   ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_valid_bits_en                                                                                                                                                                                                                                          ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass2                                                                                                                                                                                                                                                    ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_sel_fill2                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass3                                                                                                                                                                                                                                                    ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_sel_fill3                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_req_accepted~0                                                                                                                                                                                                                                         ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                    ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass1                                                                                                                                                                                                                                                    ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_sel_fill1                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                        ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_pass0                                                                                                                                                                                                                                                    ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_sel_fill0                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[2]~0                                                                                                                                                                                                                                                      ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[4]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[3]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[2]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[1]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[0]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal171~2                                                                                                                                                                                                                                                     ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[5]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[7]                                                                                                                                                                                                                                                        ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonAReg[4]                                                                                                                               ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonAReg[3]                                                                                                                               ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonAReg[2]                                                                                                                               ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|i_read                                                                                                                                                                                                                                                         ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_line[6]                                                                                                                                                                                                                                                ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|av_wr_data_transfer~0                                                                                                                                                                                                                                          ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal273~0                                                                                                                                                                                                                                                     ; 8       ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|tx_wr_strobe                                                                                                                                                                                                                             ; 8       ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|Equal2~0                                                                                                                                                                                                                                 ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[11]                                                                                                                                                                                                                                               ; 8       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                 ; 8       ;
; UART:u0|UART_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                   ; 8       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                    ; 8       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|always1~1                                                                                                                                                                                 ; 8       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                  ; 8       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                         ; 8       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                     ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[32]~64                                                                                                                                                                                                 ; 8       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_tag_field[4]                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                             ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[1]~2                                                                                                                                                                                                                                            ; 7       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                         ; 7       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                                                                                                                       ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_tag_wraddress[6]~5                                                                                                                                                                                                                                          ; 7       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                  ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset[0]                                                                                                                                                                                                                                           ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[6]                                                                                                                                                                                                                                                        ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[8]                                                                                                                                                                                                                                                        ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ctrl_a_not_src                                                                                                                                                                                                                                               ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[1]                                                                                                                                                                                                                                                ; 7       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                  ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[13]                                                                                                                                                                                                                                                     ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[14]                                                                                                                                                                                                                                                     ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[15]                                                                                                                                                                                                                                                     ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[11]                                                                                                                                                                                                                                                     ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[12]                                                                                                                                                                                                                                                     ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[2]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[3]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[4]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[5]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[6]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[7]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[8]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[9]                                                                                                                                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[10]                                                                                                                                                                                                                                                     ; 7       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                    ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[35]                  ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|always124~0                                                                                                                                                                                                                                                    ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[13]                                                                                                                                                                                                                                               ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[14]                                                                                                                                                                                                                                               ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[15]                                                                                                                                                                                                                                               ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[12]                                                                                                                                                                                                                                               ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                            ; 7       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|av_waitrequest                                                                                                                                      ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_wr_active                                                                                                                                                                                                                                              ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_wr_starting                                                                                                                                                                                                                                            ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_rd_data_first                                                                                                                                                                                                                                          ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_valid                                                                                                                                                                                                                                                        ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy|virtual_state_cdr                                 ; 7       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_regnum_b_cmp_D                                                                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                         ; 6       ;
; ~GND                                                                                                                                                                                                                                                                                              ; 6       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                     ; 6       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                ; 6       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                ; 6       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[50]                                                                                                                                                                                ; 6       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_shift_rot_left                                                                                                                                                                                                                                          ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                      ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                      ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset[1]                                                                                                                                                                                                                                           ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                    ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[0]~11                                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[1]~10                                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[5]~9                                                                                                                                                                                                                                                      ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[3]~8                                                                                                                                                                                                                                                      ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[4]~7                                                                                                                                                                                                                                                      ; 6       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                    ; 6       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                 ; 6       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                             ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_issue                                                                                                                                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[31]                                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router:addr_router|Equal0~1                                                                                                                                                                                          ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_valid~0                                                                                                                                                                                                                                                      ; 6       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|tx_ready                                                                                                                                                                                                                                     ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[5]                                                                                                                                                                                                                                                 ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[6]                                                                                                                                                                                                                                                 ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[7]                                                                                                                                                                                                                                                 ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[8]                                                                                                                                                                                                                                                 ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[9]                                                                                                                                                                                                                                                 ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[10]                                                                                                                                                                                                                                                ; 6       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|suppress_change_dest_id~2                                                                                                                                                                              ; 6       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|wait_latency_counter[1]                                                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[27]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[28]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[29]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[30]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[31]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[22]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[23]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[24]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[25]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[26]                                                                                                                                        ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                                                   ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[0]                                                                                                                                                                                                                                                 ; 6       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[1]                                                                                                                                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                           ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[0]~124                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[2]~123                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[3]~122                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[4]~121                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[5]~120                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[6]~119                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[7]~118                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[1]~117                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~31                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~30                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~29                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~28                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~27                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~26                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~25                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~24                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~23                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~22                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~21                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~20                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~19                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~18                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~17                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~16                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~15                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~14                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~13                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~12                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~11                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~10                                                                                                                                                                              ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~9                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~8                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~7                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~6                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~5                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~4                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~3                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~2                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~1                                                                                                                                                                               ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|src_payload~0                                                                                                                                                                               ; 5       ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1379w[3]~0                                                                                                           ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal154~6                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_iw[6]                                                                                                                                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[2]~13                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[1]~9                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_ic_data_rd_addr_nxt[0]~5                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset[2]                                                                                                                                                                                                                                           ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[1]                                                                                                                                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[0]                                                                                                                                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                         ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[5]~1                                                                                                                                                                                                                                                      ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_status_reg_pie                                                                                                                                                                                                                                               ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                 ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_offset[0]                                                                                                                                                                                                                                           ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|Equal0~0                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[16]~116                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[17]~113                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[18]~110                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[19]~107                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[20]~104                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[21]~101                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[22]~98                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[23]~95                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[24]~92                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[25]~89                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[26]~86                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[27]~83                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[28]~80                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[29]~77                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[30]~74                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[31]~71                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[19]                                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[13]~67                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[14]~64                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[15]~61                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[11]~58                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[18]                                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[12]~55                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|av_rd_addr_accepted                                                                                                                                                                                                                                            ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                          ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[8]~31                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[10]~28                                                                                                                                                                                                                                    ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_en_d1                                                                                                                                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_data_unfiltered[9]~25                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[22]                                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                               ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[34]                  ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|Equal0~2                                                                                                                         ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[16]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[17]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[18]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[19]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[20]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[21]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[22]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[23]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[24]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[25]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[26]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[27]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[28]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[29]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[30]                                                                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[0]                                                                                                                                                                                                                                                      ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src1[1]                                                                                                                                                                                                                                                      ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[12]                                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[14]                                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[15]                                                                                                                                                                                                                                                       ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                     ; 5       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~0                                                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[7]                                                                                                                                         ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[15]                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[23]                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[31]                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[1]                                                                                                                                         ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|q_b[0]                                                                                                                                         ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_slow_inst_sel                                                                                                                                                                                                                                                ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[2]                                                                                                                                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[3]                                                                                                                                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[4]                                                                                                                                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[5]                                                                                                                                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[6]                                                                                                                                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[7]                                                                                                                                                                                                                                                 ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_has_started                                                                                                                                                                                                                                          ; 5       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                   ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_line_field[0]                                                                                                                                                                                                                                        ; 5       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_tag_field[0]                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[1]~2                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_uart:uart|UART_uart_regs:the_UART_uart_regs|status_wr_strobe                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1359w[3]~0                                                                                                           ; 4       ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1369w[3]~0                                                                                                           ; 4       ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1332w[3]                                                                                                             ; 4       ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1349w[3]~0                                                                                                           ; 4       ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|decode_osa:decode3|w_anode1379w[3]~1                                                                                                           ; 4       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|rx_char_ready                                                                                                                                                                                                                                ; 4       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|framing_error                                                                                                                                                                                                                                ; 4       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|rx_overrun                                                                                                                                                                                                                                   ; 4       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|break_detect                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|tx_overrun                                                                                                                                                                                                                                   ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_rot                                                                                                                                                                                                                                                     ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_byteenable_nxt[0]~0                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[2]                                                                                                                                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[1]                                                                                                                                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[0]                                                                                                                                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_wr_data~2                                                                                                                                                                                                                                            ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|dc_data_wr_port_en                                                                                                                                                                                                                                             ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                    ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[3]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[4]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[5]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[6]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[7]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[0]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[2]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[31]                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[23]                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_dst_regnum[0]~6                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_dst_regnum[2]~5                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_dst_regnum[3]~4                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_dst_regnum[4]~3                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_dst_regnum[4]~2                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_dst_regnum[1]~1                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_rot_mask[1]                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_wr_dst_reg_from_M                                                                                                                                                                                                                                            ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_offset[1]                                                                                                                                                                                                                                           ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[31]~54                                                                                                                                                                                                                                              ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[20]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[17]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_op_div~4                                                                                                                                                                                                                                                     ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|suppress_change_dest_id~0                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_active                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]~0                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                            ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_wr_starting                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                            ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[0]                                                                                                                                                                                                                                                ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal154~1                                                                                                                                                                                                                                                     ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_logic_result[31]~15                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_ctrl_br_cond                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_starting_d1                                                                                                                                                                                                                                          ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_tag_dcache_management_wr_en~0                                                                                                                                                                                                                             ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                            ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                             ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                              ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~1                                                                                                                                                                        ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                              ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~1                                                                                                                               ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|src_valid~0                                                                                                                                                                                     ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                      ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_tag[0]                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_tag[1]                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_tag[2]                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                      ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_wr_offset[0]                                                                                                                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_rd_en                                                                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_cnt[0]                                                                                                                                                                                                                                                   ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[3]                                                                                                                                                                                                                                            ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[11]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[13]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_iw[16]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal209~1                                                                                                                                                                                                                                                     ; 4       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                 ; 4       ;
; UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                             ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_st_bypass                                                                                                                                                                                                                                               ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[4]                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[3]                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~4                                                                                                                                                                           ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                            ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mem_baddr[2]                                                                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|src_channel~0                                                                                                                                                                             ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|uav_waitrequest~0                                                                                                                                                                              ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|av_waitrequest_generated~0                                                                                                                                                    ; 4       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal0~1                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                      ; 4       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                               ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|sld_virtual_jtag_basic:UART_nios2_qsys_jtag_debug_module_phy|virtual_state_uir~0                               ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[2]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[3]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[4]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[5]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[11]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[12]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[13]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[16]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[18]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[19]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[20]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[27]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[28]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[0]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[12]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[13]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[10]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[11]                                                                                                                                                                                                                                                       ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[6]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[8]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[9]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[10]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[14]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[17]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[21]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[22]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[24]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[25]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[26]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[29]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[30]                                                                                                                                        ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|q_b[1]                                                                                                                                         ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                     ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_regnum_a_cmp_D                                                                                                                                                                                                                                               ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_regnum_a_cmp_D                                                                                                                                                                                                                                               ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_regnum_b_cmp_D                                                                                                                                                                                                                                               ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[11]~22                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[10]~20                                                                                                                                                                                                 ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[9]~18                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[8]~16                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[7]~14                                                                                                                                                                                                  ; 4       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|lpm_add_sub:Add17|add_sub_qvi:auto_generated|result_int[6]~12                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~14                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|delayed_unxrx_in_processxx3                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[22]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[16]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[18]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[11]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[19]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[20]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[12]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[13]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[21]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[22]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[14]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[8]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[10]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[23]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[15]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[17]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_crst                                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_exception                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_estatus_reg_pie                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_bstatus_reg_pie                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_wrctl_bstatus~0                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_iw[8]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_wrctl_inst                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_iw[7]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|always2~0                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_oci_debug:the_UART_nios2_qsys_nios2_oci_debug|monitor_error                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[7]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[6]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[5]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[4]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[3]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[8]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_cnt[1]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_invalidate_i                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[8]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[7]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[5]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[6]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[3]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[4]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[9]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[16]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[18]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[27]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[19]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[28]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[20]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[29]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[21]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[30]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[22]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[24]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[26]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[12]~17                                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[14]~15                                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[13]~14                                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_iw[15]~13                                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_br_pred_taken~0                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc[2]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[7]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[15]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ctrl_ignore_dst                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_wr_dst_reg~0                                                                                                                                                                                                                                                 ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_fill_dp_offset[2]                                                                                                                                                                                                                                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[25]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_readdata_d1[17]                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_ld8                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_dst_regnum[4]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_wr_dst_reg_from_E                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_dst_regnum[2]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_dst_regnum[3]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_dst_regnum[0]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_dst_regnum[1]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_dst_regnum[4]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_dst_regnum[2]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_dst_regnum[3]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_dst_regnum[0]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_dst_regnum[1]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_wr_dst_reg~0                                                                                                                                                                                                                                                 ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[0]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[2]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[3]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[4]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[5]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[6]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[7]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_ap_offset[2]                                                                                                                                                                                                                                           ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|writedata[1]                                                                                                                                                                                           ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[16]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[16]~111                                                                                                                                                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[17]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[17]~107                                                                                                                                                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[18]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[18]~103                                                                                                                                                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[19]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[19]~99                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[20]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[20]~95                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[21]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[21]~91                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[22]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[22]~87                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[23]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[23]~83                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[24]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[24]~79                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[25]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[25]~75                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[26]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[26]~71                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[27]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[27]~67                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[28]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[28]~63                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[29]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[29]~59                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[30]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src2_reg[30]~55                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_src1_reg[31]~50                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_alu_result[31]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|WideOr0                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[10]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[11]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[12]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[13]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_ic_fill_starting~0                                                                                                                                                                                                                                           ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_kill                                                                                                                                                                                                                                                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw_valid                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_pc[9]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_addr_cnt[1]                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_rd_data_cnt[1]                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[9]                                                                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[10]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[27]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_op_cmpge~0                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal154~0                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|oci_single_step_mode                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_br_result~1                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_compare_op[0]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_compare_op[1]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_bht_data[1]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_data_depend~2                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_ld_st_nxt~0                                                                                                                                                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|Equal300~0                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[23]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[24]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[25]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|D_iw[26]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[1]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[0]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[1]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[2]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[3]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[4]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[5]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[6]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[7]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                                                          ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_break                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_op_eret~3                                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_iw[14]                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_avalon_reg:the_UART_nios2_qsys_nios2_avalon_reg|take_action_ocireg~0                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|address[0]                                                                                                                                                                                             ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|writedata[0]                                                                                                                                                                                           ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|debugaccess                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[16]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[17]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[18]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[19]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[20]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[21]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[22]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[23]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[24]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[25]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[26]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[27]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[28]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[29]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[30]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[31]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[5]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[6]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[7]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[8]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[9]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[10]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[11]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[13]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[14]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[15]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[13]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[14]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[15]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[12]                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[11]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[12]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[4]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[3]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_starting~1                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ctrl_dc_addr_wb_inv                                                                                                                                                                                                                                          ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_hit                                                                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_rd_addr_starting~0                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_alu_result[2]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wr_data_cnt[1]                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                               ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                               ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                 ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|read                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|ic_fill_tag[3]                                                                                                                                                                                                                                                 ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_ctrl_ld_bypass                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_wb_rd_addr_offset[1]                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_dc_xfer_wr_offset[1]                                                                                                                                                                                                                                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_mul_cnt[1]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|A_ctrl_ld_bypass                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[5]                                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[6]                                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[7]                                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[8]                                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[9]                                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2[10]                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_valid_from_D                                                                                                                                                                                                                                                 ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_dc_hit~3                                                                                                                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_sel_data_master                                                                                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|E_src2_reg[1]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|alt_jtag_atlantic:UART_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                       ; 3       ;
; UART:u0|UART_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_oci_debug:the_UART_nios2_qsys_nios2_oci_debug|monitor_ready                                                                                                                      ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|ir[0]                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|enable_action_strobe     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_sysclk:the_UART_nios2_qsys_jtag_debug_module_sysclk|ir[1]                    ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_rx:the_UART_uart_rx|rx_rd_strobe_onset~0                                                                                                                                                                                                                         ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                   ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                     ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_offset_field[1]~1                                                                                                                                                                                                                                    ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|av_addr_accepted                                                                                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_address_offset_field_nxt[2]~1                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator|wait_latency_counter[0]                                                                                                                                                                        ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_control_slave_translator|wait_latency_counter[0]                                                                                                                                                       ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal0~0                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|last_channel[4]                                                                                                                                                                                        ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|suppress_change_dest_id~0                                                                                                                                                                              ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[9]                                                                                                                                                                                                                                                   ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|WideOr0                                                                                                                                                                                                                                      ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|baud_clk_en                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~2                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~1                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_mm_interconnect_0:mm_interconnect_0|UART_mm_interconnect_0_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[1]                                                                                                                                                                               ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                                                                                                                               ; 3       ;
; UART:u0|UART_uart:uart|UART_uart_tx:the_UART_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                                                                                                                               ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[15]                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[8]                                                                                                                                                                                                                                                 ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|d_writedata[10]                                                                                                                                                                                                                                                ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[7]                          ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[27]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[28]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[29]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[30]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[24]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[26]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[31]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|M_st_data[25]                                                                                                                                                                                                                                                  ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_jtag_debug_module_wrapper:the_UART_nios2_qsys_jtag_debug_module_wrapper|UART_nios2_qsys_jtag_debug_module_tck:the_UART_nios2_qsys_jtag_debug_module_tck|sr[31]                         ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc_plus_one[9]~18                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc_plus_one[8]~16                                                                                                                                                                                                                                            ; 3       ;
; UART:u0|UART_nios2_qsys:nios2_qsys|F_pc_plus_one[7]~14                                                                                                                                                                                                                                            ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                         ; Location                                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_r:the_UART_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M9K_X15_Y23_N0                                                                                                                                                                                                                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_jtag_uart:jtag_uart|UART_jtag_uart_scfifo_w:the_UART_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M9K_X15_Y21_N0                                                                                                                                                                                                                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_bht_module:UART_nios2_qsys_bht|altsyncram:the_altsyncram|altsyncram_o0h1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; UART_nios2_qsys_bht_ram.mif                 ; M9K_X15_Y11_N0                                                                                                                                                                                                                                                                                                       ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_data_module:UART_nios2_qsys_dc_data|altsyncram:the_altsyncram|altsyncram_kpc1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                                        ; M9K_X15_Y18_N0, M9K_X15_Y19_N0                                                                                                                                                                                                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_tag_module:UART_nios2_qsys_dc_tag|altsyncram:the_altsyncram|altsyncram_iig1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 7            ; 64           ; 7            ; yes                    ; no                      ; yes                    ; no                      ; 448    ; 64                          ; 7                           ; 64                          ; 7                           ; 448                 ; 1    ; UART_nios2_qsys_dc_tag_ram.mif              ; M9K_X15_Y22_N0                                                                                                                                                                                                                                                                                                       ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_dc_victim_module:UART_nios2_qsys_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                        ; M9K_X27_Y17_N0                                                                                                                                                                                                                                                                                                       ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_data_module:UART_nios2_qsys_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                        ; M9K_X15_Y14_N0, M9K_X15_Y13_N0, M9K_X15_Y16_N0, M9K_X15_Y12_N0                                                                                                                                                                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_ic_tag_module:UART_nios2_qsys_ic_tag|altsyncram:the_altsyncram|altsyncram_tch1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 12           ; 128          ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 1536   ; 128                         ; 12                          ; 128                         ; 12                          ; 1536                ; 1    ; UART_nios2_qsys_ic_tag_ram.mif              ; M9K_X15_Y15_N0                                                                                                                                                                                                                                                                                                       ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_ocimem:the_UART_nios2_qsys_nios2_ocimem|UART_nios2_qsys_ociram_sp_ram_module:UART_nios2_qsys_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2p81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; UART_nios2_qsys_ociram_default_contents.mif ; M9K_X27_Y19_N0                                                                                                                                                                                                                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_a_module:UART_nios2_qsys_register_bank_a|altsyncram:the_altsyncram|altsyncram_oeg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; UART_nios2_qsys_rf_ram_a.mif                ; M9K_X27_Y13_N0                                                                                                                                                                                                                                                                                                       ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_register_bank_b_module:UART_nios2_qsys_register_bank_b|altsyncram:the_altsyncram|altsyncram_peg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; UART_nios2_qsys_rf_ram_b.mif                ; M9K_X27_Y11_N0                                                                                                                                                                                                                                                                                                       ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 5120         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 163840 ; 5120                        ; 32                          ; --                          ; --                          ; 163840              ; 20   ; UART_onchip_ram.hex                         ; M9K_X27_Y9_N0, M9K_X27_Y8_N0, M9K_X27_Y12_N0, M9K_X27_Y10_N0, M9K_X27_Y7_N0, M9K_X15_Y17_N0, M9K_X15_Y8_N0, M9K_X15_Y20_N0, M9K_X15_Y10_N0, M9K_X15_Y9_N0, M9K_X27_Y20_N0, M9K_X27_Y16_N0, M9K_X27_Y15_N0, M9K_X27_Y18_N0, M9K_X27_Y14_N0, M9K_X27_Y6_N0, M9K_X15_Y7_N0, M9K_X15_Y5_N0, M9K_X15_Y6_N0, M9K_X27_Y5_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |top_UART|UART:u0|UART_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_78c1:auto_generated|altsyncram:ram_block1a0|altsyncram_8ac3:auto_generated|ALTSYNCRAM                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_mult_cell:the_UART_nios2_qsys_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X20_Y10_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,547 / 32,401 ( 17 % ) ;
; C16 interconnects     ; 61 / 1,326 ( 5 % )      ;
; C4 interconnects      ; 3,547 / 21,816 ( 16 % ) ;
; Direct links          ; 493 / 32,401 ( 2 % )    ;
; Global clocks         ; 4 / 10 ( 40 % )         ;
; Local interconnects   ; 1,717 / 10,320 ( 17 % ) ;
; R24 interconnects     ; 65 / 1,289 ( 5 % )      ;
; R4 interconnects      ; 4,528 / 28,186 ( 16 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.26) ; Number of LABs  (Total = 248) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 5                             ;
; 3                                           ; 6                             ;
; 4                                           ; 3                             ;
; 5                                           ; 3                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 5                             ;
; 9                                           ; 7                             ;
; 10                                          ; 2                             ;
; 11                                          ; 10                            ;
; 12                                          ; 13                            ;
; 13                                          ; 13                            ;
; 14                                          ; 22                            ;
; 15                                          ; 40                            ;
; 16                                          ; 108                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.59) ; Number of LABs  (Total = 248) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 191                           ;
; 1 Clock                            ; 218                           ;
; 1 Clock enable                     ; 144                           ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 41                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 23                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.78) ; Number of LABs  (Total = 248) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 7                             ;
; 16                                           ; 16                            ;
; 17                                           ; 7                             ;
; 18                                           ; 8                             ;
; 19                                           ; 8                             ;
; 20                                           ; 10                            ;
; 21                                           ; 17                            ;
; 22                                           ; 17                            ;
; 23                                           ; 16                            ;
; 24                                           ; 27                            ;
; 25                                           ; 15                            ;
; 26                                           ; 12                            ;
; 27                                           ; 12                            ;
; 28                                           ; 11                            ;
; 29                                           ; 6                             ;
; 30                                           ; 7                             ;
; 31                                           ; 6                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.80) ; Number of LABs  (Total = 248) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 7                             ;
; 2                                               ; 9                             ;
; 3                                               ; 11                            ;
; 4                                               ; 15                            ;
; 5                                               ; 11                            ;
; 6                                               ; 9                             ;
; 7                                               ; 29                            ;
; 8                                               ; 30                            ;
; 9                                               ; 32                            ;
; 10                                              ; 15                            ;
; 11                                              ; 18                            ;
; 12                                              ; 14                            ;
; 13                                              ; 13                            ;
; 14                                              ; 11                            ;
; 15                                              ; 4                             ;
; 16                                              ; 13                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.00) ; Number of LABs  (Total = 248) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 7                             ;
; 6                                            ; 5                             ;
; 7                                            ; 8                             ;
; 8                                            ; 8                             ;
; 9                                            ; 4                             ;
; 10                                           ; 9                             ;
; 11                                           ; 5                             ;
; 12                                           ; 10                            ;
; 13                                           ; 11                            ;
; 14                                           ; 6                             ;
; 15                                           ; 9                             ;
; 16                                           ; 12                            ;
; 17                                           ; 4                             ;
; 18                                           ; 10                            ;
; 19                                           ; 11                            ;
; 20                                           ; 9                             ;
; 21                                           ; 8                             ;
; 22                                           ; 14                            ;
; 23                                           ; 13                            ;
; 24                                           ; 13                            ;
; 25                                           ; 11                            ;
; 26                                           ; 14                            ;
; 27                                           ; 9                             ;
; 28                                           ; 6                             ;
; 29                                           ; 5                             ;
; 30                                           ; 7                             ;
; 31                                           ; 2                             ;
; 32                                           ; 2                             ;
; 33                                           ; 1                             ;
; 34                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 4            ; 0            ; 4            ; 0            ; 0            ; 8         ; 4            ; 0            ; 8         ; 8         ; 0            ; 1            ; 0            ; 0            ; 3            ; 0            ; 1            ; 3            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 8            ; 4            ; 8            ; 8            ; 0         ; 4            ; 8            ; 0         ; 0         ; 8            ; 7            ; 8            ; 8            ; 5            ; 8            ; 7            ; 5            ; 8            ; 8            ; 8            ; 7            ; 8            ; 8            ; 8            ; 8            ; 8            ; 0         ; 8            ; 8            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; txd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
; Base pin-out file on sameframe device                            ; Off           ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE10F17C8 for design "top_UART"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../qsys/hardware/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '../qsys/hardware/synthesis/submodules/UART_nios2_qsys.sdc'
Warning (332060): Node: sys_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node UART:u0|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node UART:u0|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node UART:u0|UART_nios2_qsys:nios2_qsys|UART_nios2_qsys_nios2_oci:the_UART_nios2_qsys_nios2_oci|UART_nios2_qsys_nios2_oci_debug:the_UART_nios2_qsys_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node UART:u0|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 10 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 32 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.00 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/project/Nios_II/4_qsys_uart/par/output_files/top_UART.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1205 megabytes
    Info: Processing ended: Mon Oct 15 14:36:53 2018
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/project/Nios_II/4_qsys_uart/par/output_files/top_UART.fit.smsg.


