set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {mux21.vo mux21_v.sdo}}
	{{"Fast Model"} {mux21_fast.vo mux21_v_fast.sdo}}
}
