# Verilog Code Generator (VCG)

## 모든 내용은 가능하면 jupyter notebook에 정리하고자 합니다. 

## code_gen.ipynb 를 통해서 확인 부탁드립니다. 


code gen에서 표현이 필요한 경우의 수를 모두 정리해야 합니다. 

현재 json file 구조

```json
{
    "top_name":"top",
    "port_list":[
    ],

    "wire_list":[
    ],

    "instance_list":[
    ],

    "module_dict":[
    ],
    
    "connection_list":[
    ]
}
```

