// import chisel3._
// import chisel3.util._
// import Control_Signal._

// class Divide extends Module{
//     val io = IO(new Bundle{
//         val src1        = Input(UInt(32.W))
//         val src2        = Input(UInt(32.W))
//         val op          = Input(UInt(5.W))
//         val res         = Output(UInt(32.W))
//         val busy        = Output(Vec(32, Bool()))
//     })

//     val en = io.op(2)
//     // stage1 : record src2 and op and sign
//     val res_sign = MuxLookup(io.op, false.B)(Seq(
//         ALU_DIV  -> (io.src1(31) ^ io.src2(31)),
//         ALU_DIVU -> false.B,
//         ALU_MOD  -> io.src1(31),
//         ALU_MODU -> false.B
//     ))
//     val src1 = Mux((io.op === ALU_DIV || io.op === ALU_MOD) && io.src1(31), ~io.src1 + 1.U, io.src1)
//     val src2 = Mux((io.op === ALU_DIV || io.op === ALU_MOD) && io.src2(31), ~io.src2 + 1.U, io.src2)

//     // get highest 1 in src1
//     val high_rev = PriorityEncoder(Reverse(src1))
//     val cnt = RegInit(VecInit.fill(32)(0.U(6.W)))

//     val src1_reg1 = ShiftRegister(src1, 1, !io.busy(0))
//     val src2_reg1 = ShiftRegister(src2, 1, !io.busy(1))
//     val op_reg1 = ShiftRegister(io.op, 1, !io.busy(2))
//     val res_sign_reg1 = ShiftRegister(res_sign, 1, !io.busy(2))
//     val en_reg1 = ShiftRegister(en, 1, !io.busy(2))
//     val high_rev_reg1 = ShiftRegister(high_rev, 1, !io.busy(3))

//     val src2_reg2 = RegInit(0.U(32.W))
//     val op_reg2 = RegInit(0.U(5.W))
//     val res_sign_reg2 = RegInit(false.B)

//     // when(cnt(4) =/= 0.U){
        
//     // }.elsewhen(en_reg1){
//     //     cnt := 33.U - high_rev_reg1
//     // }
//     for(i <- 0 until 32){
//         when(cnt(i) =/= 0.U){
//             cnt(i) := cnt(i) - 1.U
//         }.elsewhen(en_reg1){
//             cnt(i) := 33.U - high_rev_reg1
//         }
//     }

//     when(en_reg1 && cnt(4) === 0.U){
//         src2_reg2 := src2_reg1
//         op_reg2 := op_reg1
//         res_sign_reg2 := res_sign_reg1
//     }

//     val quo_rem = RegInit(0.U(65.W))
//     when(cnt(5) =/= 0.U){
//         when(quo_rem(63, 32) >= src2_reg2){
//             quo_rem := (quo_rem(63, 32) - src2_reg2) ## quo_rem(31, 0) ## 1.U(1.W)
//         }.otherwise{
//             quo_rem := (quo_rem(63, 0) ## 0.U(1.W))
//         }
//     }.elsewhen(en_reg1){
//         quo_rem := (0.U(33.W) ## src1_reg1) << high_rev_reg1
//     }

//     // io.busy := cnt =/= 0.U
//     io.busy := cnt.map(_ =/= 0.U)
    
//     io.res := MuxLookup(op_reg2, 0.U(32.W))(Seq(
//         ALU_DIV  -> Mux(res_sign_reg2, ~quo_rem(31, 0) + 1.U, quo_rem(31, 0)),
//         ALU_DIVU -> quo_rem(31, 0),
//         ALU_MOD  -> Mux(res_sign_reg2, ~quo_rem(64, 33) + 1.U, quo_rem(64, 33)),
//         ALU_MODU -> quo_rem(64, 33)
//     ))
// }