<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1539729622">
  <File Type="VDS-TIMING-PB" Name="spiMemory_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="spiMemory_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="spiMemory.dcp"/>
  <File Type="RDS-UTIL-PB" Name="spiMemory_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="spiMemory_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="spiMemory_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="spiMemory.vds"/>
  <File Type="REPORTS-TCL" Name="spiMemory_reports.tcl"/>
  <File Type="PA-TCL" Name="spiMemory.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/datamemory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../datamemory.v"/>
        <Attr Name="ImportTime" Val="1539137813"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/dff_buffer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../dff_buffer.v"/>
        <Attr Name="ImportTime" Val="1539561497"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/fsm.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../fsm.v"/>
        <Attr Name="ImportTime" Val="1539558879"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/inputconditioner.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../inputconditioner.v"/>
        <Attr Name="ImportTime" Val="1539296331"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/register8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../register8.v"/>
        <Attr Name="ImportTime" Val="1539558879"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/shiftregister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../shiftregister.v"/>
        <Attr Name="ImportTime" Val="1539564061"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Lab2/spimemory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../spimemory.v"/>
        <Attr Name="ImportTime" Val="1539729565"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="spiMemory"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/comparch/ZYBO_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ZYBO_Master.xdc"/>
        <Attr Name="ImportTime" Val="1536526359"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
