Fitter report for ulexite_test
Fri Aug 02 04:57:33 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Aug 02 04:57:33 2013           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ulexite_test                                    ;
; Top-level Entity Name              ; ulexite_test                                    ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16F484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 519 / 15,408 ( 3 % )                            ;
;     Total combinational functions  ; 511 / 15,408 ( 3 % )                            ;
;     Dedicated logic registers      ; 192 / 15,408 ( 1 % )                            ;
; Total registers                    ; 194                                             ;
; Total pins                         ; 56 / 347 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 2 / 112 ( 2 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; DAC_BCLK ; Missing drive strength ;
; DAC_LRCK ; Missing drive strength ;
; DAC_SDAT ; Missing drive strength ;
; LEDG[0]  ; Missing drive strength ;
; LEDG[1]  ; Missing drive strength ;
; LEDG[2]  ; Missing drive strength ;
; LEDG[3]  ; Missing drive strength ;
; LEDG[4]  ; Missing drive strength ;
; LEDG[5]  ; Missing drive strength ;
; LEDG[6]  ; Missing drive strength ;
; LEDG[7]  ; Missing drive strength ;
; LEDG[8]  ; Missing drive strength ;
; LEDG[9]  ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                       ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                             ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; blon_reg                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; LCD_BLON~output                                                                                                                              ; I                ;                       ;
; pwmout_reg                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; pwmout_reg~_Duplicate_1                                                                                                                      ; Q                ;                       ;
; pwmout_reg                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; LCD_BLDIMMER~output                                                                                                                          ; I                ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29] ; Packed Register ; Register Packing ; Timing optimization             ; Q         ;                ; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0] ; DATAOUT          ;                       ;
+------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                              ;
+-----------------------------+----------------+--------------+-----------------+-----------------+----------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value   ; Ignored Source ;
+-----------------------------+----------------+--------------+-----------------+-----------------+----------------+
; Location                    ;                ;              ; CLOCK_50_2      ; PIN_B12         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[0]    ; PIN_C4          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[10]   ; PIN_B4          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[11]   ; PIN_A7          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[12]   ; PIN_C8          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[1]    ; PIN_A3          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[2]    ; PIN_B3          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[3]    ; PIN_C3          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[4]    ; PIN_A5          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[5]    ; PIN_C6          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[6]    ; PIN_B6          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[7]    ; PIN_A6          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[8]    ; PIN_C7          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_ADDR[9]    ; PIN_B7          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_BA[0]      ; PIN_B5          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_BA[1]      ; PIN_A4          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_CAS_N      ; PIN_G8          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_CKE        ; PIN_E6          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_CLK        ; PIN_E5          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_CS_N       ; PIN_G7          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQM[0]     ; PIN_E7          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQM[1]     ; PIN_B8          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[0]      ; PIN_D10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[10]     ; PIN_A9          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[11]     ; PIN_C10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[12]     ; PIN_B10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[13]     ; PIN_A10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[14]     ; PIN_E10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[15]     ; PIN_F10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[1]      ; PIN_G10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[2]      ; PIN_H10         ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[3]      ; PIN_E9          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[4]      ; PIN_F9          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[5]      ; PIN_G9          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[6]      ; PIN_H9          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[7]      ; PIN_F8          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[8]      ; PIN_A8          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_DQ[9]      ; PIN_B9          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_RAS_N      ; PIN_F7          ; QSF Assignment ;
; Location                    ;                ;              ; DRAM_WE_N       ; PIN_D6          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[0]      ; PIN_P7          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[10]     ; PIN_N1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[11]     ; PIN_M3          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[12]     ; PIN_M2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[13]     ; PIN_M1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[14]     ; PIN_L7          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[15]     ; PIN_L6          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[16]     ; PIN_AA2         ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[17]     ; PIN_M5          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[18]     ; PIN_M6          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[19]     ; PIN_P1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[1]      ; PIN_P5          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[20]     ; PIN_P3          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[21]     ; PIN_R2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[2]      ; PIN_P6          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[3]      ; PIN_N7          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[4]      ; PIN_N5          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[5]      ; PIN_N6          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[6]      ; PIN_M8          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[7]      ; PIN_M4          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[8]      ; PIN_P2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_ADDR[9]      ; PIN_N2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_BYTE_N       ; PIN_AA1         ; QSF Assignment ;
; Location                    ;                ;              ; FL_CE_N         ; PIN_N8          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[0]        ; PIN_R7          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[10]       ; PIN_T4          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[11]       ; PIN_U2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[12]       ; PIN_V1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[13]       ; PIN_V4          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[14]       ; PIN_W2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[15]       ; PIN_Y2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[1]        ; PIN_P8          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[2]        ; PIN_R8          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[3]        ; PIN_U1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[4]        ; PIN_V2          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[5]        ; PIN_V3          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[6]        ; PIN_W1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[7]        ; PIN_Y1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[8]        ; PIN_T5          ; QSF Assignment ;
; Location                    ;                ;              ; FL_DQ[9]        ; PIN_T7          ; QSF Assignment ;
; Location                    ;                ;              ; FL_OE_N         ; PIN_R6          ; QSF Assignment ;
; Location                    ;                ;              ; FL_RST_N        ; PIN_R1          ; QSF Assignment ;
; Location                    ;                ;              ; FL_RY           ; PIN_M7          ; QSF Assignment ;
; Location                    ;                ;              ; FL_WE_N         ; PIN_P4          ; QSF Assignment ;
; Location                    ;                ;              ; FL_WP_N         ; PIN_T3          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_CLKIN[0]  ; PIN_AB11        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_CLKIN[1]  ; PIN_AA11        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_CLKOUT[0] ; PIN_R16         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_CLKOUT[1] ; PIN_T16         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[0]      ; PIN_AA20        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[10]     ; PIN_U15         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[11]     ; PIN_T15         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[12]     ; PIN_W15         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[13]     ; PIN_V15         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[14]     ; PIN_AB9         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[15]     ; PIN_AA9         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[16]     ; PIN_AA7         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[17]     ; PIN_AB7         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[18]     ; PIN_T14         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[19]     ; PIN_R14         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[1]      ; PIN_AB20        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[20]     ; PIN_U12         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[21]     ; PIN_T12         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[22]     ; PIN_R11         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[23]     ; PIN_R12         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[24]     ; PIN_U10         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[25]     ; PIN_T10         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[26]     ; PIN_U9          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[27]     ; PIN_T9          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[28]     ; PIN_Y7          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[29]     ; PIN_U8          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[2]      ; PIN_AA19        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[30]     ; PIN_V6          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[31]     ; PIN_V7          ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[3]      ; PIN_AB19        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[4]      ; PIN_AB18        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[5]      ; PIN_AA18        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[6]      ; PIN_AA17        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[7]      ; PIN_AB17        ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[8]      ; PIN_Y17         ; QSF Assignment ;
; Location                    ;                ;              ; GPIO1_D[9]      ; PIN_W17         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_DP         ; PIN_D13         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[0]       ; PIN_E11         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[1]       ; PIN_F11         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[2]       ; PIN_H12         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[3]       ; PIN_H13         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[4]       ; PIN_G12         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[5]       ; PIN_F12         ; QSF Assignment ;
; Location                    ;                ;              ; HEX0_D[6]       ; PIN_F13         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_DP         ; PIN_B15         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[0]       ; PIN_A13         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[1]       ; PIN_B13         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[2]       ; PIN_C13         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[3]       ; PIN_A14         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[4]       ; PIN_B14         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[5]       ; PIN_E14         ; QSF Assignment ;
; Location                    ;                ;              ; HEX1_D[6]       ; PIN_A15         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_DP         ; PIN_A18         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[0]       ; PIN_D15         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[1]       ; PIN_A16         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[2]       ; PIN_B16         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[3]       ; PIN_E15         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[4]       ; PIN_A17         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[5]       ; PIN_B17         ; QSF Assignment ;
; Location                    ;                ;              ; HEX2_D[6]       ; PIN_F14         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_DP         ; PIN_G16         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[0]       ; PIN_B18         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[1]       ; PIN_F15         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[2]       ; PIN_A19         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[3]       ; PIN_B19         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[4]       ; PIN_C19         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[5]       ; PIN_D19         ; QSF Assignment ;
; Location                    ;                ;              ; HEX3_D[6]       ; PIN_G15         ; QSF Assignment ;
; Location                    ;                ;              ; PS2_KBCLK       ; PIN_P22         ; QSF Assignment ;
; Location                    ;                ;              ; PS2_KBDAT       ; PIN_P21         ; QSF Assignment ;
; Location                    ;                ;              ; PS2_MSCLK       ; PIN_R21         ; QSF Assignment ;
; Location                    ;                ;              ; PS2_MSDAT       ; PIN_R22         ; QSF Assignment ;
; Location                    ;                ;              ; SD_CLK          ; PIN_Y21         ; QSF Assignment ;
; Location                    ;                ;              ; SD_CMD          ; PIN_Y22         ; QSF Assignment ;
; Location                    ;                ;              ; SD_DAT0         ; PIN_AA22        ; QSF Assignment ;
; Location                    ;                ;              ; SD_DAT1         ; PIN_AA21        ; QSF Assignment ;
; Location                    ;                ;              ; SD_DAT2         ; PIN_W22         ; QSF Assignment ;
; Location                    ;                ;              ; SD_DAT3         ; PIN_W21         ; QSF Assignment ;
; Location                    ;                ;              ; SD_WP_N         ; PIN_W20         ; QSF Assignment ;
; Location                    ;                ;              ; UART_CTS        ; PIN_V21         ; QSF Assignment ;
; Location                    ;                ;              ; UART_RTS        ; PIN_V22         ; QSF Assignment ;
; Location                    ;                ;              ; UART_RXD        ; PIN_U22         ; QSF Assignment ;
; Location                    ;                ;              ; UART_TXD        ; PIN_U21         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_B[0]        ; PIN_K22         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_B[1]        ; PIN_K21         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_B[2]        ; PIN_J22         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_B[3]        ; PIN_K18         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_G[0]        ; PIN_H22         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_G[1]        ; PIN_J17         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_G[2]        ; PIN_K17         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_G[3]        ; PIN_J21         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_HS          ; PIN_L21         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_R[0]        ; PIN_H19         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_R[1]        ; PIN_H17         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_R[2]        ; PIN_H20         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_R[3]        ; PIN_H21         ; QSF Assignment ;
; Location                    ;                ;              ; VGA_VS          ; PIN_L22         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[0]      ; PIN_D22         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[1]      ; PIN_D21         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[2]      ; PIN_C22         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[3]      ; PIN_C21         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[4]      ; PIN_B22         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[5]      ; PIN_B21         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[6]      ; PIN_D20         ; QSF Assignment ;
; Location                    ;                ;              ; ft_data[7]      ; PIN_C20         ; QSF Assignment ;
; Location                    ;                ;              ; ft_rd_n         ; PIN_E21         ; QSF Assignment ;
; Location                    ;                ;              ; ft_rrdy_n       ; PIN_E22         ; QSF Assignment ;
; Location                    ;                ;              ; ft_treq_n       ; PIN_F22         ; QSF Assignment ;
; Location                    ;                ;              ; ft_wr_n         ; PIN_F21         ; QSF Assignment ;
; Fast Input Register         ; ulexite_test   ;              ; DRAM_DQ*        ; ON              ; QSF Assignment ;
; Fast Output Register        ; ulexite_test   ;              ; DRAM_*          ; ON              ; QSF Assignment ;
; Fast Output Enable Register ; ulexite_test   ;              ; DRAM_DQ*        ; ON              ; QSF Assignment ;
; Current Strength            ; ulexite_test   ;              ; DRAM_*          ; 4MA             ; QSF Assignment ;
; Current Strength            ; ulexite_test   ;              ; DRAM_CLK        ; 8MA             ; QSF Assignment ;
; Current Strength            ; ulexite_test   ;              ; SD_*            ; MINIMUM CURRENT ; QSF Assignment ;
; Weak Pull-Up Resistor       ; ulexite_test   ;              ; SD_*            ; ON              ; QSF Assignment ;
; Weak Pull-Up Resistor       ; ulexite_test   ;              ; ft_*            ; ON              ; QSF Assignment ;
+-----------------------------+----------------+--------------+-----------------+-----------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 846 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 846 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 835     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 11      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/PROJECT/c85_ulexite/ulexite_testprj/ulexite_test.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 519 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 327                  ;
;     -- Register only                        ; 8                    ;
;     -- Combinational with a register        ; 184                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 284                  ;
;     -- 3 input functions                    ; 124                  ;
;     -- <=2 input functions                  ; 103                  ;
;     -- Register only                        ; 8                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 463                  ;
;     -- arithmetic mode                      ; 48                   ;
;                                             ;                      ;
; Total registers*                            ; 194 / 17,068 ( 1 % ) ;
;     -- Dedicated logic registers            ; 192 / 15,408 ( 1 % ) ;
;     -- I/O registers                        ; 2 / 1,660 ( < 1 % )  ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 39 / 963 ( 4 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 56 / 347 ( 16 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 4                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )      ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 4 / 20 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%         ;
; Maximum fan-out                             ; 146                  ;
; Highest non-global fan-out                  ; 44                   ;
; Total fan-out                               ; 2494                 ;
; Average fan-out                             ; 2.97                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 519 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 327                 ; 0                              ;
;     -- Register only                        ; 8                   ; 0                              ;
;     -- Combinational with a register        ; 184                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 284                 ; 0                              ;
;     -- 3 input functions                    ; 124                 ; 0                              ;
;     -- <=2 input functions                  ; 103                 ; 0                              ;
;     -- Register only                        ; 8                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 463                 ; 0                              ;
;     -- arithmetic mode                      ; 48                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 194                 ; 0                              ;
;     -- Dedicated logic registers            ; 192 / 15408 ( 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 4                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 39 / 963 ( 4 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 56                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry       ; 2 / 336 ( < 1 % )   ; 0 / 336 ( 0 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 179                 ; 2                              ;
;     -- Registered Input Connections         ; 176                 ; 0                              ;
;     -- Output Connections                   ; 2                   ; 179                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2522                ; 188                            ;
;     -- Registered Connections               ; 1181                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 181                            ;
;     -- hard_block:auto_generated_inst       ; 181                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 2                              ;
;     -- Output Ports                         ; 42                  ; 3                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BUTTON[0] ; H2    ; 1        ; 0            ; 21           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[1] ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[2] ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50  ; G21   ; 6        ; 41           ; 15           ; 0            ; 20                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]     ; J6    ; 1        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]     ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]     ; H6    ; 1        ; 0            ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]     ; G4    ; 1        ; 0            ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]     ; G5    ; 1        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]     ; J7    ; 1        ; 0            ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]     ; H7    ; 1        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]     ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]     ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]     ; D2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC_BCLK     ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LRCK     ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDAT     ; T8    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLDIMMER ; V5    ; 3        ; 3            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON     ; U7    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[0]     ; AB10  ; 3        ; 21           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[1]     ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[2]     ; AB13  ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[3]     ; AB14  ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[4]     ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[5]     ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[6]     ; AA15  ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_B[7]     ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DCK      ; AB3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DE       ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DISP     ; W6    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[0]     ; U14   ; 4        ; 39           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[1]     ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[2]     ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[3]     ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[4]     ; AB5   ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[5]     ; AA8   ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[6]     ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_G[7]     ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[0]     ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[1]     ; R10   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[2]     ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[3]     ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[4]     ; V11   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[5]     ; V12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[6]     ; V14   ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_R[7]     ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]      ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]      ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]      ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]      ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]      ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]      ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]      ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]      ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]      ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[9]      ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                    ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As         ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET          ; Use as regular IO   ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; Compiler configured ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; Compiler configured ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                   ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; Compiler configured ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; Compiler configured ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                   ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                   ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                   ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                   ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                   ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                   ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                   ; -                       ; Dedicated Programming Pin ;
+----------+-----------------------------+---------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 18 / 46 ( 39 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 41 ( 34 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; LCD_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; LCD_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; LCD_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; LCD_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; LCD_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; LCD_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; LCD_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; LCD_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; LCD_DCK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; LCD_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; LCD_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; LCD_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; LCD_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; LCD_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; LCD_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; LCD_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; LCD_DE                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LEDG[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LEDG[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LEDG[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LEDG[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LEDG[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; BUTTON[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LEDG[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; BUTTON[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LEDG[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; BUTTON[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; LEDG[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LEDG[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LEDG[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT_WITH_WEAK_PULLUP           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; LCD_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; DAC_SDAT                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; LCD_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; LCD_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; LCD_BLDIMMER                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; DAC_BCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; LCD_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; LCD_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; LCD_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; LCD_DISP                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; LCD_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; LCD_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; DAC_LRCK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; LCD_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 7.1 MHz                                                             ;
; Nominal VCO frequency         ; 485.7 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 257 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 37.8 MHz                                                            ;
; Freq max lock                 ; 66.93 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 68                                                                  ;
; N value                       ; 7                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 16                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_2                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                            ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 34   ; 301 ; 5.65 MHz         ; 0 (0 ps)    ; 0.52 (257 ps)    ; 50/50      ; C0      ; 86            ; 43/43 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 34   ; 189 ; 8.99 MHz         ; 0 (0 ps)    ; 0.83 (257 ps)    ; 50/50      ; C1      ; 54            ; 27/27 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                              ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ulexite_test                                 ; 519 (21)    ; 192 (17)                  ; 2 (2)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 56   ; 0            ; 327 (4)      ; 8 (4)             ; 184 (13)         ; |ulexite_test                                                                                                                                    ; work         ;
;    |pll:pll_inst|                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ulexite_test|pll:pll_inst                                                                                                                       ; work         ;
;       |altpll:altpll_component|               ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ulexite_test|pll:pll_inst|altpll:altpll_component                                                                                               ; work         ;
;          |pll_altpll:auto_generated|          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ulexite_test|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                     ; work         ;
;    |soundtest:U1|                             ; 154 (96)    ; 88 (33)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 66 (63)      ; 4 (4)             ; 84 (28)          ; |ulexite_test|soundtest:U1                                                                                                                       ; work         ;
;       |loreley_dacif_bu9480f_ds:U_dac|        ; 59 (59)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 56 (56)          ; |ulexite_test|soundtest:U1|loreley_dacif_bu9480f_ds:U_dac                                                                                        ; work         ;
;          |multiple_16x16:multiple_16x16_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ulexite_test|soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst                                                     ; work         ;
;             |lpm_mult:lpm_mult_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ulexite_test|soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component                         ; work         ;
;                |mult_c7n:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ulexite_test|soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated ; work         ;
;    |vga_syncgen:U0|                           ; 342 (342)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 256 (256)    ; 0 (0)             ; 86 (86)          ; |ulexite_test|vga_syncgen:U0                                                                                                                     ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+
; LCD_BLON     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_BLDIMMER ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; LCD_DISP     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DE       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_DCK      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_R[7]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_G[7]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[5]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[6]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LCD_B[7]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DAC_BCLK     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DAC_LRCK     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; DAC_SDAT     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SW[8]        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[0]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[1]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[2]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[3]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[4]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[5]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[6]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[7]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[8]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; LEDG[9]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; SW[9]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; CLOCK_50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; BUTTON[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SW[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SW[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SW[3]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SW[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SW[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SW[4]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; SW[7]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; SW[6]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; BUTTON[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; BUTTON[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
+--------------+----------+---------------+---------------+-----------------------+----------+------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; SW[8]                                                                               ;                   ;         ;
; SW[9]                                                                               ;                   ;         ;
;      - blon_reg                                                                     ; 0                 ; 6       ;
; CLOCK_50                                                                            ;                   ;         ;
; BUTTON[0]                                                                           ;                   ;         ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync ; 1                 ; 6       ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1          ; 1                 ; 6       ;
; SW[1]                                                                               ;                   ;         ;
;      - pwmref_reg[1]                                                                ; 1                 ; 6       ;
; SW[0]                                                                               ;                   ;         ;
;      - pwmref_reg[0]~feeder                                                         ; 0                 ; 6       ;
; SW[3]                                                                               ;                   ;         ;
;      - pwmref_reg[3]~feeder                                                         ; 1                 ; 6       ;
; SW[2]                                                                               ;                   ;         ;
;      - pwmref_reg[2]                                                                ; 0                 ; 6       ;
; SW[5]                                                                               ;                   ;         ;
;      - pwmref_reg[5]~feeder                                                         ; 0                 ; 6       ;
; SW[4]                                                                               ;                   ;         ;
;      - pwmref_reg[4]                                                                ; 0                 ; 6       ;
; SW[7]                                                                               ;                   ;         ;
;      - pwmref_reg[7]~feeder                                                         ; 1                 ; 6       ;
; SW[6]                                                                               ;                   ;         ;
;      - pwmref_reg[6]                                                                ; 1                 ; 6       ;
; BUTTON[1]                                                                           ;                   ;         ;
;      - soundtest:U1|key_r_in_reg[0]~0                                               ; 0                 ; 6       ;
; BUTTON[2]                                                                           ;                   ;         ;
;      - soundtest:U1|key_l_in_reg[0]~0                                               ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; BUTTON[0]                                                                       ; PIN_H2             ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                        ; PIN_G21            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                        ; PIN_G21            ; 19      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked           ; LCCOMB_X28_Y24_N26 ; 146     ; Async. clear ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 89      ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2              ; 87      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked ; PLL_2              ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31]~1                  ; LCCOMB_X28_Y24_N20 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]~0                   ; LCCOMB_X31_Y20_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; soundtest:U1|process_0~0                                                        ; LCCOMB_X31_Y20_N30 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|Equal1~2                                                         ; LCCOMB_X16_Y12_N2  ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|Equal8~0                                                         ; LCCOMB_X14_Y12_N0  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|areastate.RIGHTBAND2                                             ; FF_X17_Y10_N29     ; 22      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|areastate.RIGHTBAND3                                             ; FF_X16_Y8_N15      ; 21      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|cb_bout_reg[3]~17                                                ; LCCOMB_X15_Y8_N22  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|cb_bout_reg[5]~23                                                ; LCCOMB_X15_Y10_N14 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|cb_gout_reg[3]~14                                                ; LCCOMB_X16_Y8_N16  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|cb_gout_reg[5]~25                                                ; LCCOMB_X16_Y9_N26  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|cb_rout_reg[4]~35                                                ; LCCOMB_X16_Y9_N16  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_syncgen:U0|cb_rout_reg[5]~48                                                ; LCCOMB_X15_Y9_N20  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                        ; PIN_G21            ; 19      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked           ; LCCOMB_X28_Y24_N26 ; 146     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 89      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2              ; 87      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga_syncgen:U0|Equal16~2                                                                                                                               ; 44      ;
; soundtest:U1|wavecount[2]                                                                                                                              ; 43      ;
; soundtest:U1|wavecount[1]                                                                                                                              ; 40      ;
; vga_syncgen:U0|Equal1~2                                                                                                                                ; 39      ;
; soundtest:U1|wavecount[3]                                                                                                                              ; 38      ;
; soundtest:U1|wavecount[0]                                                                                                                              ; 37      ;
; soundtest:U1|wavecount[4]                                                                                                                              ; 36      ;
; soundtest:U1|wavecount[5]                                                                                                                              ; 35      ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]                                                                                               ; 34      ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31]~1                                                                                         ; 33      ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|Equal0~0                                                                                                   ; 33      ;
; soundtest:U1|process_0~0                                                                                                                               ; 26      ;
; vga_syncgen:U0|vblank_reg                                                                                                                              ; 26      ;
; vga_syncgen:U0|hblank_reg                                                                                                                              ; 26      ;
; vga_syncgen:U0|Equal9~1                                                                                                                                ; 23      ;
; vga_syncgen:U0|areastate.RIGHTBAND2                                                                                                                    ; 22      ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]                                                                                               ; 22      ;
; vga_syncgen:U0|areastate.RIGHTBAND3                                                                                                                    ; 21      ;
; vga_syncgen:U0|areastate.GREENLAMP                                                                                                                     ; 20      ;
; vga_syncgen:U0|areastate.RIGHTBAND1                                                                                                                    ; 20      ;
; vga_syncgen:U0|areastate.GRAY                                                                                                                          ; 18      ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]~0                                                                                          ; 16      ;
; vga_syncgen:U0|Equal8~0                                                                                                                                ; 16      ;
; vga_syncgen:U0|areastate.RIGHTBAND6                                                                                                                    ; 16      ;
; vga_syncgen:U0|areastate.WHITELAMP                                                                                                                     ; 16      ;
; vga_syncgen:U0|areastate.LEFTBAND2                                                                                                                     ; 16      ;
; vga_syncgen:U0|hcount[0]                                                                                                                               ; 16      ;
; vga_syncgen:U0|areastate.GREEN                                                                                                                         ; 14      ;
; vga_syncgen:U0|areastate.REDLAMP                                                                                                                       ; 14      ;
; vga_syncgen:U0|areastate.BLUELAMP                                                                                                                      ; 13      ;
; vga_syncgen:U0|hcount[1]                                                                                                                               ; 13      ;
; vga_syncgen:U0|areastate.MAGENTA                                                                                                                       ; 12      ;
; vga_syncgen:U0|Equal19~0                                                                                                                               ; 12      ;
; soundtest:U1|Equal0~0                                                                                                                                  ; 11      ;
; vga_syncgen:U0|hcount[8]                                                                                                                               ; 11      ;
; vga_syncgen:U0|hcount[2]                                                                                                                               ; 11      ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked                                                                                  ; 11      ;
; vga_syncgen:U0|areastate.BLUE                                                                                                                          ; 10      ;
; vga_syncgen:U0|Equal18~0                                                                                                                               ; 10      ;
; soundtest:U1|wavesqr_reg[15]                                                                                                                           ; 9       ;
; vga_syncgen:U0|areastate.RED                                                                                                                           ; 9       ;
; vga_syncgen:U0|areastate.FULLWHITE                                                                                                                     ; 9       ;
; vga_syncgen:U0|hcount[4]                                                                                                                               ; 9       ;
; vga_syncgen:U0|hcount[6]                                                                                                                               ; 9       ;
; vga_syncgen:U0|hcount[5]                                                                                                                               ; 9       ;
; vga_syncgen:U0|Selector7~3                                                                                                                             ; 8       ;
; vga_syncgen:U0|areastate.YELLOW                                                                                                                        ; 8       ;
; vga_syncgen:U0|areastate.CYAN                                                                                                                          ; 8       ;
; vga_syncgen:U0|areastate.WHITE                                                                                                                         ; 8       ;
; vga_syncgen:U0|areastate.LEFTBAND1                                                                                                                     ; 8       ;
; vga_syncgen:U0|Equal4~1                                                                                                                                ; 8       ;
; vga_syncgen:U0|vcount[0]                                                                                                                               ; 8       ;
; vga_syncgen:U0|vcount[6]                                                                                                                               ; 8       ;
; vga_syncgen:U0|vcount[2]                                                                                                                               ; 8       ;
; vga_syncgen:U0|cb_bout_reg[5]~6                                                                                                                        ; 7       ;
; vga_syncgen:U0|areastate.RIGHTBAND5                                                                                                                    ; 7       ;
; vga_syncgen:U0|areastate.RIGHTBAND4                                                                                                                    ; 7       ;
; vga_syncgen:U0|vcount[3]                                                                                                                               ; 7       ;
; vga_syncgen:U0|hcount[7]                                                                                                                               ; 7       ;
; vga_syncgen:U0|hcount[9]                                                                                                                               ; 7       ;
; vga_syncgen:U0|hcount[3]                                                                                                                               ; 7       ;
; vga_syncgen:U0|cb_gout_reg[3]~6                                                                                                                        ; 6       ;
; vga_syncgen:U0|Equal10~3                                                                                                                               ; 6       ;
; vga_syncgen:U0|cb_rout_reg[4]~21                                                                                                                       ; 6       ;
; vga_syncgen:U0|Equal17~2                                                                                                                               ; 6       ;
; vga_syncgen:U0|Selector26~0                                                                                                                            ; 6       ;
; vga_syncgen:U0|vcount[4]                                                                                                                               ; 6       ;
; vga_syncgen:U0|vcount[8]                                                                                                                               ; 6       ;
; vga_syncgen:U0|vcount[7]                                                                                                                               ; 6       ;
; soundtest:U1|wavesqr_reg[14]                                                                                                                           ; 5       ;
; vga_syncgen:U0|Equal14~1                                                                                                                               ; 5       ;
; vga_syncgen:U0|Equal13~2                                                                                                                               ; 5       ;
; vga_syncgen:U0|cb_rout_reg[4]~16                                                                                                                       ; 5       ;
; vga_syncgen:U0|cb_rout_reg[5]~15                                                                                                                       ; 5       ;
; vga_syncgen:U0|vcount[1]                                                                                                                               ; 5       ;
; vga_syncgen:U0|vcount[5]                                                                                                                               ; 5       ;
; vga_syncgen:U0|Equal1~0                                                                                                                                ; 5       ;
; vga_syncgen:U0|Selector7~15                                                                                                                            ; 4       ;
; vga_syncgen:U0|Equal5~1                                                                                                                                ; 4       ;
; vga_syncgen:U0|cb_bout_reg[5]~18                                                                                                                       ; 4       ;
; vga_syncgen:U0|cb_gout_reg[5]~17                                                                                                                       ; 4       ;
; vga_syncgen:U0|cb_gout_reg[3]~9                                                                                                                        ; 4       ;
; vga_syncgen:U0|cb_gout_reg[3]~7                                                                                                                        ; 4       ;
; vga_syncgen:U0|cb_rout_reg[5]~38                                                                                                                       ; 4       ;
; vga_syncgen:U0|cb_rout_reg[5]~36                                                                                                                       ; 4       ;
; vga_syncgen:U0|cb_rout_reg[4]~33                                                                                                                       ; 4       ;
; vga_syncgen:U0|Selector7~4                                                                                                                             ; 4       ;
; vga_syncgen:U0|cb_rout_reg[4]~28                                                                                                                       ; 4       ;
; vga_syncgen:U0|cb_rout_reg[4]~26                                                                                                                       ; 4       ;
; vga_syncgen:U0|Equal10~0                                                                                                                               ; 4       ;
; vga_syncgen:U0|Equal11~2                                                                                                                               ; 4       ;
; vga_syncgen:U0|Equal16~0                                                                                                                               ; 4       ;
; vga_syncgen:U0|cb_rout_reg[4]~8                                                                                                                        ; 4       ;
; pwmcount[0]                                                                                                                                            ; 4       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]                                                                                               ; 4       ;
; vga_syncgen:U0|lampcount[15]                                                                                                                           ; 4       ;
; vga_syncgen:U0|lampcount[14]                                                                                                                           ; 4       ;
; vga_syncgen:U0|lampcount[13]                                                                                                                           ; 4       ;
; vga_syncgen:U0|lampcount[10]                                                                                                                           ; 4       ;
; vga_syncgen:U0|lampcount[9]                                                                                                                            ; 4       ;
; vga_syncgen:U0|cb_rout_reg[4]~54                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_gout_reg[3]~27                                                                                                                       ; 3       ;
; soundtest:U1|sqrtoggle_reg                                                                                                                             ; 3       ;
; vga_syncgen:U0|cb_bout_reg[5]~23                                                                                                                       ; 3       ;
; vga_syncgen:U0|Selector47~1                                                                                                                            ; 3       ;
; vga_syncgen:U0|cb_bout_reg[3]~17                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_bout_reg[3]~9                                                                                                                        ; 3       ;
; vga_syncgen:U0|cb_bout_reg[3]~8                                                                                                                        ; 3       ;
; vga_syncgen:U0|Selector7~7                                                                                                                             ; 3       ;
; vga_syncgen:U0|cb_gout_reg[5]~25                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_gout_reg[3]~14                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_gout_reg[3]~8                                                                                                                        ; 3       ;
; vga_syncgen:U0|Selector25~2                                                                                                                            ; 3       ;
; vga_syncgen:U0|Selector0~0                                                                                                                             ; 3       ;
; vga_syncgen:U0|cb_rout_reg~50                                                                                                                          ; 3       ;
; vga_syncgen:U0|cb_rout_reg~49                                                                                                                          ; 3       ;
; vga_syncgen:U0|cb_rout_reg[5]~48                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_rout_reg[5]~39                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_rout_reg[4]~35                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_rout_reg[4]~25                                                                                                                       ; 3       ;
; vga_syncgen:U0|cb_rout_reg[5]~20                                                                                                                       ; 3       ;
; vga_syncgen:U0|areastate.LEFTBAND6                                                                                                                     ; 3       ;
; vga_syncgen:U0|areastate.LEFTBAND5                                                                                                                     ; 3       ;
; vga_syncgen:U0|areastate.LEFTBAND4                                                                                                                     ; 3       ;
; vga_syncgen:U0|areastate.LEFTBAND3                                                                                                                     ; 3       ;
; vga_syncgen:U0|Equal2~2                                                                                                                                ; 3       ;
; vga_syncgen:U0|cb_bout_reg~5                                                                                                                           ; 3       ;
; vga_syncgen:U0|cb_rout_reg[4]~9                                                                                                                        ; 3       ;
; vga_syncgen:U0|Selector32~0                                                                                                                            ; 3       ;
; vga_syncgen:U0|lampcount[12]                                                                                                                           ; 3       ;
; vga_syncgen:U0|lampcount[11]                                                                                                                           ; 3       ;
; vga_syncgen:U0|lampcount[8]                                                                                                                            ; 3       ;
; pwmcount[7]                                                                                                                                            ; 3       ;
; pwmcount[6]                                                                                                                                            ; 3       ;
; pwmcount[5]                                                                                                                                            ; 3       ;
; pwmcount[4]                                                                                                                                            ; 3       ;
; pwmcount[3]                                                                                                                                            ; 3       ;
; pwmcount[2]                                                                                                                                            ; 3       ;
; pwmcount[1]                                                                                                                                            ; 3       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                        ; 3       ;
; BUTTON[0]~input                                                                                                                                        ; 2       ;
; vga_syncgen:U0|cb_bout_reg[5]~24                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~52                                                                                                                       ; 2       ;
; soundtest:U1|Mux2~0                                                                                                                                    ; 2       ;
; soundtest:U1|Mux3~1                                                                                                                                    ; 2       ;
; soundtest:U1|Mux10~1                                                                                                                                   ; 2       ;
; soundtest:U1|Mux10~0                                                                                                                                   ; 2       ;
; soundtest:U1|Mux12~1                                                                                                                                   ; 2       ;
; soundtest:U1|Mux12~0                                                                                                                                   ; 2       ;
; soundtest:U1|Mux13~1                                                                                                                                   ; 2       ;
; soundtest:U1|Mux13~0                                                                                                                                   ; 2       ;
; soundtest:U1|Mux14~0                                                                                                                                   ; 2       ;
; vga_syncgen:U0|Equal21~2                                                                                                                               ; 2       ;
; vga_syncgen:U0|Equal20~0                                                                                                                               ; 2       ;
; vga_syncgen:U0|Selector7~10                                                                                                                            ; 2       ;
; vga_syncgen:U0|Equal2~3                                                                                                                                ; 2       ;
; vga_syncgen:U0|Selector42~9                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector7~8                                                                                                                             ; 2       ;
; vga_syncgen:U0|Selector9~1                                                                                                                             ; 2       ;
; vga_syncgen:U0|Selector42~6                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector42~3                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector47~0                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector41~1                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector34~11                                                                                                                           ; 2       ;
; vga_syncgen:U0|Equal11~3                                                                                                                               ; 2       ;
; vga_syncgen:U0|Selector42~0                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector9~0                                                                                                                             ; 2       ;
; vga_syncgen:U0|Selector34~8                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector34~5                                                                                                                            ; 2       ;
; vga_syncgen:U0|cb_gout_reg~26                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_gout_reg[5]~18                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_gout_reg[5]~16                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_gout_reg~15                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_bout_reg[3]~7                                                                                                                        ; 2       ;
; vga_syncgen:U0|Selector26~13                                                                                                                           ; 2       ;
; vga_syncgen:U0|Selector26~12                                                                                                                           ; 2       ;
; vga_syncgen:U0|Selector41~0                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector26~11                                                                                                                           ; 2       ;
; vga_syncgen:U0|Selector7~6                                                                                                                             ; 2       ;
; vga_syncgen:U0|Selector26~10                                                                                                                           ; 2       ;
; vga_syncgen:U0|Selector26~7                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector26~6                                                                                                                            ; 2       ;
; vga_syncgen:U0|Selector26~5                                                                                                                            ; 2       ;
; vga_syncgen:U0|Equal10~2                                                                                                                               ; 2       ;
; vga_syncgen:U0|Selector26~2                                                                                                                            ; 2       ;
; vga_syncgen:U0|cb_gout_reg[5]~5                                                                                                                        ; 2       ;
; vga_syncgen:U0|cb_rout_reg~51                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_rout_reg[5]~46                                                                                                                       ; 2       ;
; vga_syncgen:U0|Selector7~5                                                                                                                             ; 2       ;
; vga_syncgen:U0|Selector10~0                                                                                                                            ; 2       ;
; vga_syncgen:U0|cb_rout_reg[5]~40                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg~37                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~34                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~30                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[5]~29                                                                                                                       ; 2       ;
; vga_syncgen:U0|Equal10~1                                                                                                                               ; 2       ;
; vga_syncgen:U0|Selector25~0                                                                                                                            ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~23                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[5]~22                                                                                                                       ; 2       ;
; vga_syncgen:U0|Equal13~0                                                                                                                               ; 2       ;
; vga_syncgen:U0|Equal11~1                                                                                                                               ; 2       ;
; vga_syncgen:U0|Equal12~1                                                                                                                               ; 2       ;
; vga_syncgen:U0|Equal12~0                                                                                                                               ; 2       ;
; vga_syncgen:U0|Equal11~0                                                                                                                               ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~18                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~17                                                                                                                       ; 2       ;
; vga_syncgen:U0|Equal17~1                                                                                                                               ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~14                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~11                                                                                                                       ; 2       ;
; vga_syncgen:U0|cb_rout_reg[4]~10                                                                                                                       ; 2       ;
; vga_syncgen:U0|Equal21~1                                                                                                                               ; 2       ;
; vga_syncgen:U0|Equal3~0                                                                                                                                ; 2       ;
; vga_syncgen:U0|Equal2~0                                                                                                                                ; 2       ;
; vga_syncgen:U0|Equal7~1                                                                                                                                ; 2       ;
; vga_syncgen:U0|Equal7~0                                                                                                                                ; 2       ;
; vga_syncgen:U0|Equal1~1                                                                                                                                ; 2       ;
; pwmout_reg~2                                                                                                                                           ; 2       ;
; vga_syncgen:U0|cb_bout_reg[7]                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_bout_reg[6]                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_gout_reg[7]                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_gout_reg[6]                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_rout_reg[7]                                                                                                                          ; 2       ;
; vga_syncgen:U0|cb_rout_reg[6]                                                                                                                          ; 2       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync                                                                           ; 2       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]                                                                                               ; 2       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]                                                                                               ; 2       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]                                                                                               ; 2       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]                                                                                               ; 2       ;
; soundtest:U1|wavesqr_reg[1]~feeder                                                                                                                     ; 1       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync~feeder                                                                    ; 1       ;
; pwmout_reg                                                                                                                                             ; 1       ;
; BUTTON[2]~input                                                                                                                                        ; 1       ;
; BUTTON[1]~input                                                                                                                                        ; 1       ;
; SW[6]~input                                                                                                                                            ; 1       ;
; SW[7]~input                                                                                                                                            ; 1       ;
; SW[4]~input                                                                                                                                            ; 1       ;
; SW[5]~input                                                                                                                                            ; 1       ;
; SW[2]~input                                                                                                                                            ; 1       ;
; SW[3]~input                                                                                                                                            ; 1       ;
; SW[0]~input                                                                                                                                            ; 1       ;
; SW[1]~input                                                                                                                                            ; 1       ;
; CLOCK_50~input                                                                                                                                         ; 1       ;
; SW[9]~input                                                                                                                                            ; 1       ;
; soundtest:U1|key_l_in_reg[0]~0                                                                                                                         ; 1       ;
; soundtest:U1|key_r_in_reg[0]~0                                                                                                                         ; 1       ;
; soundtest:U1|wavesqr_reg[14]~0                                                                                                                         ; 1       ;
; vga_syncgen:U0|vcount[4]~7                                                                                                                             ; 1       ;
; vga_syncgen:U0|vcount[0]~5                                                                                                                             ; 1       ;
; vga_syncgen:U0|vcount[1]~4                                                                                                                             ; 1       ;
; vga_syncgen:U0|vcount[2]~3                                                                                                                             ; 1       ;
; vga_syncgen:U0|vcount[3]~2                                                                                                                             ; 1       ;
; pwmcount[0]~21                                                                                                                                         ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[0]~18                                                                                            ; 1       ;
; soundtest:U1|Mux2~4                                                                                                                                    ; 1       ;
; soundtest:U1|Mux2~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux1~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux1~2                                                                                                                                    ; 1       ;
; vga_syncgen:U0|Selector1~3                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector33~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~13                                                                                                                           ; 1       ;
; vga_syncgen:U0|Selector35~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector38~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector39~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector27~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector30~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~53                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector31~3                                                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~32                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~31                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[0]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~30                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[1]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~29                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[2]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~28                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[3]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~27                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[4]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~26                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[5]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~25                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[6]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~24                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[7]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~23                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[8]                                                                                            ; 1       ;
; soundtest:U1|wavecount~2                                                                                                                               ; 1       ;
; soundtest:U1|wavecount~1                                                                                                                               ; 1       ;
; soundtest:U1|wavecount~0                                                                                                                               ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~22                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[9]                                                                                            ; 1       ;
; soundtest:U1|key_l_in_reg[0]                                                                                                                           ; 1       ;
; soundtest:U1|key_r_in_reg[0]                                                                                                                           ; 1       ;
; soundtest:U1|Mux0~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux0~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux1~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux1~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux2~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux2~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux3~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux3~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux3~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux4~4                                                                                                                                    ; 1       ;
; soundtest:U1|Mux4~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux4~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux4~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux4~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux5~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux5~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux5~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux5~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux6~5                                                                                                                                    ; 1       ;
; soundtest:U1|Mux6~4                                                                                                                                    ; 1       ;
; soundtest:U1|Mux6~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux6~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux6~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux6~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux7~4                                                                                                                                    ; 1       ;
; soundtest:U1|Mux7~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux7~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux7~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux7~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux8~4                                                                                                                                    ; 1       ;
; soundtest:U1|Mux8~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux8~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux8~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux8~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux9~3                                                                                                                                    ; 1       ;
; soundtest:U1|Mux9~2                                                                                                                                    ; 1       ;
; soundtest:U1|Mux9~1                                                                                                                                    ; 1       ;
; soundtest:U1|Mux9~0                                                                                                                                    ; 1       ;
; soundtest:U1|Mux10~4                                                                                                                                   ; 1       ;
; soundtest:U1|Mux10~3                                                                                                                                   ; 1       ;
; soundtest:U1|Mux10~2                                                                                                                                   ; 1       ;
; soundtest:U1|Mux11~4                                                                                                                                   ; 1       ;
; soundtest:U1|Mux11~3                                                                                                                                   ; 1       ;
; soundtest:U1|Mux11~2                                                                                                                                   ; 1       ;
; soundtest:U1|Mux11~1                                                                                                                                   ; 1       ;
; soundtest:U1|Mux11~0                                                                                                                                   ; 1       ;
; soundtest:U1|Mux12~4                                                                                                                                   ; 1       ;
; soundtest:U1|Mux12~3                                                                                                                                   ; 1       ;
; soundtest:U1|Mux12~2                                                                                                                                   ; 1       ;
; soundtest:U1|sqrtoggle_reg~1                                                                                                                           ; 1       ;
; soundtest:U1|sqrtoggle_reg~0                                                                                                                           ; 1       ;
; soundtest:U1|Mux13~4                                                                                                                                   ; 1       ;
; soundtest:U1|Mux13~3                                                                                                                                   ; 1       ;
; soundtest:U1|Mux13~2                                                                                                                                   ; 1       ;
; soundtest:U1|Mux14~4                                                                                                                                   ; 1       ;
; soundtest:U1|Mux14~3                                                                                                                                   ; 1       ;
; soundtest:U1|Mux14~2                                                                                                                                   ; 1       ;
; soundtest:U1|Mux14~1                                                                                                                                   ; 1       ;
; soundtest:U1|Mux15~4                                                                                                                                   ; 1       ;
; soundtest:U1|Mux15~3                                                                                                                                   ; 1       ;
; soundtest:U1|Mux15~2                                                                                                                                   ; 1       ;
; soundtest:U1|Mux15~1                                                                                                                                   ; 1       ;
; soundtest:U1|Mux15~0                                                                                                                                   ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~21                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[10]                                                                                           ; 1       ;
; soundtest:U1|key_l_in_reg[1]                                                                                                                           ; 1       ;
; soundtest:U1|key_r_in_reg[1]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[15]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[14]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[13]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[12]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[11]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[10]                                                                                                                           ; 1       ;
; soundtest:U1|wavesin_reg[9]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[8]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[7]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[6]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[5]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[4]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[3]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[2]                                                                                                                            ; 1       ;
; soundtest:U1|fs_old_reg                                                                                                                                ; 1       ;
; soundtest:U1|wavesin_reg[1]                                                                                                                            ; 1       ;
; soundtest:U1|wavesin_reg[0]                                                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~20                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[11]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_b_sig[14]~0                                                                                            ; 1       ;
; soundtest:U1|volume_l_reg[14]                                                                                                                          ; 1       ;
; soundtest:U1|volume_r_reg[14]                                                                                                                          ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[15]~15                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[15]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[14]~14                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[14]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[13]~13                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[13]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[12]~12                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[12]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[11]~11                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[11]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[10]~10                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[10]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[9]~9                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[9]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[8]~8                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[8]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[7]~7                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[7]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[6]~6                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[6]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[5]~5                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[5]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[4]~4                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[4]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[3]~3                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[3]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[2]~2                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[2]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[1]~1                                                                                             ; 1       ;
; soundtest:U1|wavesqr_reg[1]                                                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[1]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mul_a_sig[0]~0                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|pcmlatch_reg[0]                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~19                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[12]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~18                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[13]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~17                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[14]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~16                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[15]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~15                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[16]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~14                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[17]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~13                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[18]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~12                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[19]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~11                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[20]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~10                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[21]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~9                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[22]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~8                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[23]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~7                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[24]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~6                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[25]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~5                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[26]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~4                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[27]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~3                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[28]                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~2                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[29]                                                                                           ; 1       ;
; vga_syncgen:U0|Selector21~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector18~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector2~1                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector2~0                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector20~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector3~0                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector6~0                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector22~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector22~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector19~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector19~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector16~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector16~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector13~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector5~0                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector10~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector1~2                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector4~0                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector7~14                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector7~13                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector7~12                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector7~11                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector0~2                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector0~1                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector7~9                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector23~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector11~5                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector24~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector8~0                                                                                                                             ; 1       ;
; vga_syncgen:U0|Selector14~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector15~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector17~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector12~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector9~2                                                                                                                             ; 1       ;
; vga_syncgen:U0|vcount~1                                                                                                                                ; 1       ;
; vga_syncgen:U0|vcount~0                                                                                                                                ; 1       ;
; vga_syncgen:U0|hcount~3                                                                                                                                ; 1       ;
; vga_syncgen:U0|hcount~2                                                                                                                                ; 1       ;
; vga_syncgen:U0|hcount~1                                                                                                                                ; 1       ;
; vga_syncgen:U0|hcount~0                                                                                                                                ; 1       ;
; vga_syncgen:U0|Equal5~0                                                                                                                                ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg~0                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[30]                                                                                           ; 1       ;
; vga_syncgen:U0|Selector41~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector41~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector41~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector42~10                                                                                                                           ; 1       ;
; vga_syncgen:U0|Selector42~8                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector42~7                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector42~5                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector42~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector42~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector42~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector43~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector43~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector46~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector46~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout_reg[5]~22                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[5]~21                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[5]~20                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[5]~19                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector47~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector47~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~16                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~15                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~14                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~13                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~12                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~11                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~10                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector33~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector33~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~12                                                                                                                           ; 1       ;
; vga_syncgen:U0|Selector34~10                                                                                                                           ; 1       ;
; vga_syncgen:U0|Selector34~9                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~7                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~6                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector34~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector35~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector38~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector38~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]~24                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]~23                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]~22                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]~21                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]~20                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]~19                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector39~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout_reg[3]~13                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[3]~12                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[3]~11                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_gout_reg[3]~10                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector25~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector25~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector25~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector26~14                                                                                                                           ; 1       ;
; vga_syncgen:U0|Selector26~9                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector26~8                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector26~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector26~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector26~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector27~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector28                                                                                                                              ; 1       ;
; vga_syncgen:U0|Selector28~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector29                                                                                                                              ; 1       ;
; vga_syncgen:U0|Selector29~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector30~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~47                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~45                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~44                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~43                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~42                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]~41                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector31~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|Selector32~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~32                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~31                                                                                                                       ; 1       ;
; vga_syncgen:U0|Equal9~0                                                                                                                                ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~27                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~24                                                                                                                       ; 1       ;
; vga_syncgen:U0|Equal14~0                                                                                                                               ; 1       ;
; vga_syncgen:U0|Selector7~2                                                                                                                             ; 1       ;
; vga_syncgen:U0|Equal13~1                                                                                                                               ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~19                                                                                                                       ; 1       ;
; vga_syncgen:U0|Equal17~0                                                                                                                               ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~13                                                                                                                       ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]~12                                                                                                                       ; 1       ;
; vga_syncgen:U0|Selector32                                                                                                                              ; 1       ;
; vga_syncgen:U0|Selector32~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|Equal16~1                                                                                                                               ; 1       ;
; vga_syncgen:U0|Equal21~0                                                                                                                               ; 1       ;
; vga_syncgen:U0|vblank_reg~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Equal3~1                                                                                                                                ; 1       ;
; vga_syncgen:U0|Equal2~1                                                                                                                                ; 1       ;
; vga_syncgen:U0|Equal4~0                                                                                                                                ; 1       ;
; vga_syncgen:U0|hblank_reg~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|Equal7~2                                                                                                                                ; 1       ;
; Equal0~4                                                                                                                                               ; 1       ;
; Equal0~3                                                                                                                                               ; 1       ;
; pwmref_reg[6]                                                                                                                                          ; 1       ;
; pwmref_reg[7]                                                                                                                                          ; 1       ;
; Equal0~2                                                                                                                                               ; 1       ;
; pwmref_reg[4]                                                                                                                                          ; 1       ;
; pwmref_reg[5]                                                                                                                                          ; 1       ;
; Equal0~1                                                                                                                                               ; 1       ;
; pwmref_reg[2]                                                                                                                                          ; 1       ;
; pwmref_reg[3]                                                                                                                                          ; 1       ;
; Equal0~0                                                                                                                                               ; 1       ;
; pwmref_reg[0]                                                                                                                                          ; 1       ;
; pwmref_reg[1]                                                                                                                                          ; 1       ;
; pwmout_reg~1                                                                                                                                           ; 1       ;
; pwmout_reg~0                                                                                                                                           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|datshift_reg[31]                                                                                           ; 1       ;
; vga_syncgen:U0|cb_bout[7]~7                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout[6]~6                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout[5]~5                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout_reg[5]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_bout[4]~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout[3]~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout[2]~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout_reg[2]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_bout[1]~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_bout_reg[1]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_bout[0]~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout[7]~7                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout[6]~6                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout[5]~5                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout_reg[5]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_gout[4]~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout[3]~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout[2]~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout_reg[2]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_gout[1]~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_gout_reg[1]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_gout[0]~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout[7]~7                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout[6]~6                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout[5]~5                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[5]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_rout[4]~4                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[4]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_rout[3]~3                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[3]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_rout[2]~2                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[2]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_rout[1]~1                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[1]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_rout[0]~0                                                                                                                            ; 1       ;
; vga_syncgen:U0|cb_rout_reg[0]                                                                                                                          ; 1       ;
; LCD_DE~0                                                                                                                                               ; 1       ;
; pwmout_reg~_Duplicate_1                                                                                                                                ; 1       ;
; blon_reg                                                                                                                                               ; 1       ;
; soundtest:U1|Add0~10                                                                                                                                   ; 1       ;
; soundtest:U1|Add0~9                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~8                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~7                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~6                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~5                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~4                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~3                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~2                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~1                                                                                                                                    ; 1       ;
; soundtest:U1|Add0~0                                                                                                                                    ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~3         ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~2         ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~1         ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~0         ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT31 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT30 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT29 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT28 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT27 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT26 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT25 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1           ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[29]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[28]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[27]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[26]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[25]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[24]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[23]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[22]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[21]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[20]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[19]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[18]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[17]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[16]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[15]                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|mulans_reg[14]                                                                                             ; 1       ;
; vga_syncgen:U0|lampcount[15]~46                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[14]~45                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[14]~44                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[13]~43                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[13]~42                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[12]~41                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[12]~40                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[11]~39                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[11]~38                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[10]~37                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[10]~36                                                                                                                        ; 1       ;
; vga_syncgen:U0|lampcount[9]~35                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[9]~34                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[8]~33                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[8]~32                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[7]~31                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[7]~30                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[6]~29                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[6]~28                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[5]~27                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[5]~26                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[4]~25                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[4]~24                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[3]~23                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[3]~22                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[2]~21                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[2]~20                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[1]~19                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[1]~18                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[0]~17                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[0]~16                                                                                                                         ; 1       ;
; vga_syncgen:U0|lampcount[0]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[1]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[2]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[3]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[4]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[5]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[6]                                                                                                                            ; 1       ;
; vga_syncgen:U0|lampcount[7]                                                                                                                            ; 1       ;
; vga_syncgen:U0|Add1~16                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~15                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~14                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~13                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~12                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~11                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~10                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add1~9                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~8                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~7                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~6                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~5                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~4                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~3                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~2                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add1~1                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~18                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~17                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~16                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~15                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~14                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~13                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~12                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~11                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~10                                                                                                                                 ; 1       ;
; vga_syncgen:U0|Add0~9                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~8                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~7                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~6                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~5                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~4                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~3                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~2                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~1                                                                                                                                  ; 1       ;
; vga_syncgen:U0|Add0~0                                                                                                                                  ; 1       ;
; pwmcount[7]~19                                                                                                                                         ; 1       ;
; pwmcount[6]~18                                                                                                                                         ; 1       ;
; pwmcount[6]~17                                                                                                                                         ; 1       ;
; pwmcount[5]~16                                                                                                                                         ; 1       ;
; pwmcount[5]~15                                                                                                                                         ; 1       ;
; pwmcount[4]~14                                                                                                                                         ; 1       ;
; pwmcount[4]~13                                                                                                                                         ; 1       ;
; pwmcount[3]~12                                                                                                                                         ; 1       ;
; pwmcount[3]~11                                                                                                                                         ; 1       ;
; pwmcount[2]~10                                                                                                                                         ; 1       ;
; pwmcount[2]~9                                                                                                                                          ; 1       ;
; pwmcount[1]~8                                                                                                                                          ; 1       ;
; pwmcount[1]~7                                                                                                                                          ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[6]~16                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]~15                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[5]~14                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]~13                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[4]~12                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]~11                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[3]~10                                                                                            ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]~9                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[2]~8                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]~7                                                                                             ; 1       ;
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|bclkcount[1]~6                                                                                             ; 1       ;
; vga_syncgen:U0|cb_bout_reg[4]~2                                                                                                                        ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]~1                                                                                                                        ; 1       ;
; vga_syncgen:U0|cb_bout_reg[0]~0                                                                                                                        ; 1       ;
; vga_syncgen:U0|cb_gout_reg[4]~2                                                                                                                        ; 1       ;
; vga_syncgen:U0|cb_gout_reg[3]~1                                                                                                                        ; 1       ;
; vga_syncgen:U0|cb_gout_reg[0]~0                                                                                                                        ; 1       ;
; vga_syncgen:U0|cb_bout_reg[4]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_bout_reg[3]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_bout_reg[0]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_gout_reg[4]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_gout_reg[3]                                                                                                                          ; 1       ;
; vga_syncgen:U0|cb_gout_reg[0]                                                                                                                          ; 1       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_fbout                                                                         ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|result[0]    ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    soundtest:U1|loreley_dacif_bu9480f_ds:U_dac|multiple_16x16:multiple_16x16_inst|lpm_mult:lpm_mult_component|mult_c7n:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 555 / 47,787 ( 1 % )   ;
; C16 interconnects           ; 13 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 263 / 31,272 ( < 1 % ) ;
; Direct links                ; 120 / 47,787 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 305 / 15,408 ( 2 % )   ;
; R24 interconnects           ; 16 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 238 / 41,310 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.31) ; Number of LABs  (Total = 39) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 6                            ;
; 16                                          ; 23                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.87) ; Number of LABs  (Total = 39) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 28                           ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.21) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 6                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.08) ; Number of LABs  (Total = 39) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 1                            ;
; 8                                               ; 8                            ;
; 9                                               ; 2                            ;
; 10                                              ; 5                            ;
; 11                                              ; 4                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.67) ; Number of LABs  (Total = 39) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 4                            ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 56        ; 2            ; 56        ; 0            ; 0            ; 56        ; 56        ; 0            ; 56        ; 56        ; 29           ; 0            ; 0            ; 0            ; 14           ; 29           ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 56        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 54           ; 0         ; 56           ; 56           ; 0         ; 0         ; 56           ; 0         ; 0         ; 27           ; 56           ; 56           ; 56           ; 42           ; 27           ; 56           ; 42           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 56           ; 0         ; 56           ; 56           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LCD_BLON           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLDIMMER       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DISP           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DCK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_BCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LRCK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDAT           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Active Serial       ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; 3.3V                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Compiler configured ;
; Data[1]/ASDO                                                     ; Compiler configured ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Compiler configured ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; Compiler configured ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "ulexite_test"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 34, clock division of 301, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 34, clock division of 189, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (332104): Reading SDC File: 'ulexite_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 301 -multiply_by 34 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 189 -multiply_by 34 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
Warning (332043): Overwriting existing clock: CLOCK_50
Warning (332174): Ignored filter at ulexite_test.sdc(11): CLOCK_50_2 could not be matched with a port or pin or register or keeper or net
Warning (332049): Ignored create_clock at ulexite_test.sdc(11): Argument <targets> is not an object ID
    Info (332050): create_clock -period "20.000 ns" -name {CLOCK_50_2} {CLOCK_50_2}
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From CLOCK_50 (Rise) to CLOCK_50 (Rise) (setup and hold)
    Critical Warning (332169): From pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) to pll_inst|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):  177.058 pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  111.176 pll_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LEDG[9]~output
        Info (176357): Destination node LEDG[8]~output
        Info (176357): Destination node LEDG[7]~output
        Info (176357): Destination node LEDG[6]~output
        Info (176357): Destination node LEDG[5]~output
        Info (176357): Destination node LEDG[4]~output
        Info (176357): Destination node LEDG[3]~output
        Info (176357): Destination node LEDG[2]~output
        Info (176357): Destination node LEDG[1]~output
        Info (176357): Destination node LEDG[0]~output
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "LCD_*" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 2 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 1 register duplicates
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "LCD_DCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK_50_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_BYTE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_data[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_rd_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_rrdy_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_treq_n" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ft_wr_n" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X10_Y0 to location X20_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Info (169213): Configuration voltage level of 3.3V is enforced on the I/O bank 1. The VCCIO of the I/O bank 1 is set to 3.3V.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 14 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin BUTTON[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin BUTTON[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin BUTTON[2] uses I/O standard 3.3-V LVTTL at F1
Info (144001): Generated suppressed messages file C:/PROJECT/c85_ulexite/ulexite_testprj/ulexite_test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 208 warnings
    Info: Peak virtual memory: 1124 megabytes
    Info: Processing ended: Fri Aug 02 04:57:33 2013
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/PROJECT/c85_ulexite/ulexite_testprj/ulexite_test.fit.smsg.


