# Signals List

[TOC]

## 顶层模块 (top.v)

> 负责例化芯片中的各个模块，并实现模块间的连接

### 功能

- 例化所有模块，包括4个34位*16的RAM模块

### 输入

- clk
  - 时钟信号
- rst_n
  - 低电平有效复位信号
- data_in[33:0]
  - 待计算的16个34位输入信号

### 输出

- data_out[33:0]
  - 计算完成的16个34位输出信号

## 串转并 (s_to_p.v)

> 负责将串行输入数据转换为并行数据并提供给运算模块

### 功能

- 缓存16个输入数据，按顺序存入RAM0
- 从读入第12个数完成后开始，4个一组倒位序将RAM0中数据写入到RAM1

### 输入

- clk
  - 时钟信号
- rst_n
  - 低电平有效复位信号
- data_in_a[33:0]
  - 待计算的16个34位输入信号

### 输出

- data_out_a[135:0]
  - 4个一组的倒位序输出数据
- begin
  - 运算模块可以开始工作的信号
- addr[11:0]
  - 数据输出的地址

## 并转串 (p_to_s.v)

> 负责将计算后的并行数据转换为串行数据并依次输出

### 功能

- 从RAM1缓存4个一组结果数据到RAM3并顺序输出

### 输入

- clk
  - 时钟信号
- rst_n
  - 低电平有效复位信号
- data_in_b[135:0]
  - 4个一组的顺序输入数据

### 输出

- data_out_b[33:0]
  - 需要顺序输出的数据
- addr[3:0]
  - 数据输出地址

## 旋转因子选择* (factor.v)

> 选择旋转因子 (是否需要单独为一个模块，或直接将旋转因子以parameter形式写在运算模块中或头文件中？

## 运算模块 (butterfly.v)

> 进行两级蝶形运算

### 功能

- 利用RAM1中数据，以RAM1, 2为中间数据存储器完成蝶形运算

### 输入

- rst_n
  - 低电平有效复位信号
- begin
  - 所有数据准备完毕时的开始信号
- data_in_calc[135:0]
  - 从RAM1中读取的输入数据信号
- w_p[7:0]
  - 旋转因子1
- w_2p[7:0]
  - 旋转因子2
- w_3p[7:0]
  - 旋转因子3

### 输出

- end
  - 运算结束后输出信号，表示蝶形运算模块空闲
- data_out_calc[135:0]
  - 从RAM1输出，将写到RAM3的数据

## RAM12 (reg_temp.v)

> 蝶形运算中间数据存储

### 功能

- 为蝶形运算模块服务，均为34×4输入，34×4输出的寄存器

### 输入

- clk
  - 时钟信号
- rst_n
  - 低电平有效复位信号
- addr[11:0]
  - 写入/读出的四个信号的地址
- data_in[135:0]
  - 写入的四个数据
- write
  - 写使能信号
- read
  - 读使能信号

### 输出

- data_out[135:0]
  - 读出的四个数据

## RAM0 (reg_in.v)

> 串转并数据存储

### 功能

### 输入

- clk
  - 时钟信号
- rst_n
  - 低电平有效复位信号
- addr[3:0]
  - 写入的信号地址
- data_in[33:0]
  - 写入的数据
- write
  - 写使能信号
- read
  - 读使能信号

### 输出

- data_out[135:0]
  - 输出的四个数据

## RAM3 (reg_out.v)

> 并转串数据存储

### 功能

### 输入

- clk
  - 时钟信号
- rst_n
  - 低电平有效复位信号
- addr[11:0]
  - 写入的四个信号地址
- data_in[135:0]
  - 写入的四个信号数据
- write
  - 写使能信号
- read
  - 读使能信号

### 输出

- data_out[33:0]
  - 输出数据

## 测试模块 (testbench.v)

### 功能

- 测试Verilog代码是否能正常运行

## 分频模块*

> 从系统时钟分频出可使芯片正常工作的时钟 (是否必要？)