v 20130925 2
C 43600 47900 1 0 0 74595-1.sym
{
T 43900 50740 5 10 0 0 0 0 1
device=74595
T 45300 50600 5 10 1 1 0 6 1
refdes=U1
T 43900 50950 5 10 0 0 0 0 1
footprint=DIP16
}
C 43600 45000 1 0 0 74595-1.sym
{
T 43900 47840 5 10 0 0 0 0 1
device=74595
T 45300 47700 5 10 1 1 0 6 1
refdes=U2
T 43900 48050 5 10 0 0 0 0 1
footprint=DIP16
}
N 45600 50200 48100 50200 4
N 45600 49900 48100 49900 4
N 48100 49600 45600 49600 4
N 45600 49300 48100 49300 4
N 45600 49000 48100 49000 4
N 45600 48700 48100 48700 4
N 48100 48400 45600 48400 4
N 45600 48100 48100 48100 4
N 45600 47300 45800 47300 4
N 45800 47300 45800 47800 4
N 45800 47800 48100 47800 4
N 45600 47000 45900 47000 4
N 45900 47000 45900 47500 4
N 45900 47500 48100 47500 4
N 45600 46700 46000 46700 4
N 46000 46700 46000 47200 4
N 46000 47200 48100 47200 4
N 45600 46400 46100 46400 4
N 46100 46400 46100 46900 4
N 46100 46900 48100 46900 4
N 45600 46100 46200 46100 4
N 46200 46100 46200 46600 4
N 46200 46600 48100 46600 4
N 45600 45800 46300 45800 4
N 46300 45800 46300 46300 4
N 46300 46300 48100 46300 4
N 45600 45500 46400 45500 4
N 46400 45500 46400 46000 4
N 46400 46000 48100 46000 4
N 43600 48100 42900 48100 4
N 42900 48100 42900 46100 4
N 42900 46100 43600 46100 4
N 43600 49000 42600 49000 4
N 43600 49900 42400 49900 4
N 43600 49300 42500 49300 4
N 43600 47000 42400 47000 4
N 42400 40300 42400 49900 4
N 43600 46400 42500 46400 4
N 42500 40600 42500 49300 4
N 47100 45000 48100 45000 4
N 48100 45600 46700 45600 4
N 46700 39400 46700 45600 4
N 48100 45300 46900 45300 4
N 46900 39700 46900 45300 4
C 48100 44800 1 0 0 28256-1.sym
{
T 48400 50750 5 10 0 0 0 0 1
device=28256
T 50400 50600 5 10 1 1 0 6 1
refdes=U3
T 48400 51150 5 10 0 0 0 0 1
footprint=DIP28
}
N 47100 45000 47100 40000 4
N 47100 40000 48100 40000 4
{
T 48000 40050 5 8 1 1 0 6 1
netname=ROM_CE
}
N 46900 39700 48100 39700 4
{
T 48000 39750 5 8 1 1 0 6 1
netname=ROM_OE
}
N 46700 39400 48100 39400 4
{
T 48000 39450 5 8 1 1 0 6 1
netname=ROM_WE
}
N 42400 40300 48100 40300 4
{
T 48000 40350 5 8 1 1 0 6 1
netname=ADR_RCLK
}
N 42500 40600 48100 40600 4
{
T 48000 40650 5 8 1 1 0 6 1
netname=ADR_SCLK
}
N 48100 40900 42600 40900 4
{
T 48000 40950 5 8 1 1 0 6 1
netname=ADR_DATA
}
N 42600 40900 42600 49000 4
N 50700 43800 51000 43800 4
N 47800 42900 48100 42900 4
N 48100 43200 47800 43200 4
C 47600 43700 1 0 0 vcc-1.sym
N 48100 43500 47800 43500 4
N 47800 43500 47800 43700 4
C 43000 47600 1 0 0 vcc-1.sym
N 43200 47600 43200 46700 4
N 43200 46700 43600 46700 4
N 43400 47300 43400 45800 4
N 43400 47300 43600 47300 4
N 50700 50200 51900 50200 4
N 51900 40000 51900 50200 4
N 51900 40000 50700 40000 4
{
T 50800 40050 5 8 1 1 0 0 1
netname=D0
}
N 50700 40300 51800 40300 4
{
T 50800 40350 5 8 1 1 0 0 1
netname=D1
}
N 51800 40300 51800 49900 4
N 51800 49900 50700 49900 4
N 50700 49600 51700 49600 4
N 51700 40600 51700 49600 4
N 51700 40600 50700 40600 4
{
T 50800 40650 5 8 1 1 0 0 1
netname=D2
}
N 50700 40900 51600 40900 4
{
T 50800 40950 5 8 1 1 0 0 1
netname=D3
}
N 51600 40900 51600 49300 4
N 51600 49300 50700 49300 4
N 50700 49000 51500 49000 4
N 51500 41200 51500 49000 4
N 51500 41200 50700 41200 4
{
T 50800 41250 5 8 1 1 0 0 1
netname=D4
}
N 50700 41500 51400 41500 4
{
T 50800 41550 5 8 1 1 0 0 1
netname=D5
}
N 51400 41500 51400 48700 4
N 51400 48700 50700 48700 4
N 50700 48400 51300 48400 4
N 51300 41800 51300 48400 4
N 51300 41800 50700 41800 4
{
T 50800 41850 5 8 1 1 0 0 1
netname=D6
}
N 50700 42100 51200 42100 4
{
T 50800 42150 5 8 1 1 0 0 1
netname=D7
}
N 51200 42100 51200 48100 4
N 51200 48100 50700 48100 4
C 47700 42400 1 0 0 gnd-1.sym
N 47800 42700 47800 43200 4
C 50900 43300 1 0 0 gnd-1.sym
N 51000 43800 51000 43600 4
C 48100 39100 1 0 0 arduino_uno_r2.sym
{
T 48400 44750 5 10 0 0 0 0 1
device=Arduino Uno
T 50400 44450 5 10 1 1 0 6 1
refdes=U4
}
C 45400 43900 1 270 0 capacitor-1.sym
{
T 46100 43700 5 10 0 0 270 0 1
device=CAPACITOR
T 45800 43500 5 10 1 1 0 0 1
refdes=C3
T 46300 43700 5 10 0 0 270 0 1
symversion=0.1
T 45800 43200 5 10 1 1 0 0 1
value=100nF
T 45400 43900 5 10 0 0 0 0 1
footprint=RCY100
}
C 44300 43900 1 270 0 capacitor-1.sym
{
T 45000 43700 5 10 0 0 270 0 1
device=CAPACITOR
T 44700 43500 5 10 1 1 0 0 1
refdes=C2
T 45200 43700 5 10 0 0 270 0 1
symversion=0.1
T 44700 43200 5 10 1 1 0 0 1
value=100nF
T 44300 43900 5 10 0 0 0 0 1
footprint=RCY100
}
C 43200 43900 1 270 0 capacitor-1.sym
{
T 43900 43700 5 10 0 0 270 0 1
device=CAPACITOR
T 43600 43500 5 10 1 1 0 0 1
refdes=C1
T 44100 43700 5 10 0 0 270 0 1
symversion=0.1
T 43600 43200 5 10 1 1 0 0 1
value=100nF
T 43200 43900 5 10 0 0 0 0 1
footprint=RCY100
}
C 43300 45500 1 0 0 gnd-1.sym
N 43400 50200 43400 48700 4
C 43300 48400 1 0 0 gnd-1.sym
N 43400 50200 43600 50200 4
N 43200 49600 43600 49600 4
N 43200 50500 43200 49600 4
C 43000 50500 1 0 0 vcc-1.sym
C 43300 42500 1 0 0 gnd-1.sym
C 43200 44100 1 0 0 vcc-1.sym
N 43400 43900 45600 43900 4
N 43400 43000 45600 43000 4
N 43400 42800 43400 43000 4
N 43400 44100 43400 43900 4
