TimeQuest Timing Analyzer report for projeto_6
Thu Dec 14 18:39:25 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CK'
 12. Slow Model Hold: 'CK'
 13. Slow Model Minimum Pulse Width: 'CK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CK'
 24. Fast Model Hold: 'CK'
 25. Fast Model Minimum Pulse Width: 'CK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; projeto_6                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CK         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 327.76 MHz ; 327.76 MHz      ; CK         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -2.051 ; -183.486      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -114.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -2.051 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.001      ; 3.088      ;
; -1.952 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.995      ;
; -1.952 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.995      ;
; -1.952 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.995      ;
; -1.952 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.995      ;
; -1.952 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.995      ;
; -1.952 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.995      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.948 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.986      ;
; -1.943 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.983      ;
; -1.943 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.983      ;
; -1.943 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.983      ;
; -1.943 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.983      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.912 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.950      ;
; -1.907 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.947      ;
; -1.907 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.947      ;
; -1.907 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.947      ;
; -1.907 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.947      ;
; -1.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.944      ;
; -1.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.944      ;
; -1.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.944      ;
; -1.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.944      ;
; -1.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.944      ;
; -1.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.944      ;
; -1.889 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.928      ;
; -1.889 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.928      ;
; -1.889 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.928      ;
; -1.889 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.928      ;
; -1.879 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.922      ;
; -1.879 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.922      ;
; -1.879 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.922      ;
; -1.879 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.922      ;
; -1.879 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.922      ;
; -1.879 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.922      ;
; -1.875 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.919      ;
; -1.855 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.894      ;
; -1.855 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.894      ;
; -1.855 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.894      ;
; -1.855 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.894      ;
; -1.840 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.883      ;
; -1.840 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.883      ;
; -1.840 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.883      ;
; -1.840 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.883      ;
; -1.840 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.883      ;
; -1.840 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.883      ;
; -1.838 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.877      ;
; -1.838 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.877      ;
; -1.838 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.877      ;
; -1.838 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 2.877      ;
; -1.828 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.871      ;
; -1.828 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.871      ;
; -1.828 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.871      ;
; -1.828 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.871      ;
; -1.828 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.871      ;
; -1.828 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.007      ; 2.871      ;
; -1.824 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.868      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.807 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.002      ; 2.845      ;
; -1.806 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.845      ;
; -1.806 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.845      ;
; -1.806 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.845      ;
; -1.806 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.845      ;
; -1.806 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.003      ; 2.845      ;
; -1.802 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.842      ;
; -1.802 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.842      ;
; -1.802 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.842      ;
; -1.802 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.004      ; 2.842      ;
; -1.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.827      ;
; -1.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.827      ;
; -1.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.827      ;
; -1.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.827      ;
; -1.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.827      ;
; -1.785 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 2.827      ;
; -1.782 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.008      ; 2.826      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CK'                                                                                                                                                                                              ;
+-------+----------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 0.657      ;
; 0.543 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                  ; CK           ; CK          ; 0.000        ; 0.000      ; 0.809      ;
; 1.039 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                ; CK           ; CK          ; 0.000        ; 0.001      ; 1.306      ;
; 1.049 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.315      ;
; 1.073 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.339      ;
; 1.100 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.366      ;
; 1.219 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                ; CK           ; CK          ; 0.000        ; 0.001      ; 1.486      ;
; 1.249 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 1.516      ;
; 1.250 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 1.517      ;
; 1.262 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.528      ;
; 1.323 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.589      ;
; 1.424 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.690      ;
; 1.426 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; -0.001     ; 1.691      ;
; 1.431 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                ; CK           ; CK          ; 0.000        ; 0.001      ; 1.698      ;
; 1.450 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; -0.001     ; 1.715      ;
; 1.475 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.741      ;
; 1.523 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.789      ;
; 1.593 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 1.860      ;
; 1.696 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.962      ;
; 1.711 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 1.978      ;
; 1.712 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 1.979      ;
; 1.724 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 1.990      ;
; 1.732 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                              ; CK           ; CK          ; 0.000        ; -0.001     ; 1.997      ;
; 1.742 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; -0.001     ; 2.007      ;
; 1.782 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                ; CK           ; CK          ; 0.000        ; 0.001      ; 2.049      ;
; 1.811 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 2.078      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.812 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.002      ; 2.080      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.815 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.082      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.820 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.085      ;
; 1.874 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 2.141      ;
; 1.875 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                              ; CK           ; CK          ; 0.000        ; 0.001      ; 2.142      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.922 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.188      ;
; 1.938 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.203      ;
; 1.938 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.203      ;
; 1.938 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; -0.001     ; 2.203      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.949 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.216      ;
; 1.985 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                              ; CK           ; CK          ; 0.000        ; 0.000      ; 2.251      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 1.996 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.000      ; 2.262      ;
; 2.002 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.269      ;
; 2.002 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.001      ; 2.269      ;
+-------+----------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; 3.824  ; 3.824  ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 3.928  ; 3.928  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 3.606  ; 3.606  ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 3.683  ; 3.683  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 3.867  ; 3.867  ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 3.676  ; 3.676  ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 3.604  ; 3.604  ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 3.865  ; 3.865  ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 3.928  ; 3.928  ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 3.658  ; 3.658  ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 3.698  ; 3.698  ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 3.645  ; 3.645  ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -0.156 ; -0.156 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; -0.211 ; -0.211 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 3.628  ; 3.628  ; Rise       ; CK              ;
; WR         ; CK         ; 3.779  ; 3.779  ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -3.594 ; -3.594 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.788  ; 0.788  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -3.188 ; -3.188 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; -3.135 ; -3.135 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -2.992 ; -2.992 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -2.992 ; -2.992 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -3.010 ; -3.010 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -3.203 ; -3.203 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -3.143 ; -3.143 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -3.122 ; -3.122 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -3.114 ; -3.114 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -2.982 ; -2.982 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 0.681  ; 0.681  ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.788  ; 0.788  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -3.106 ; -3.106 ; Rise       ; CK              ;
; WR         ; CK         ; -3.549 ; -3.549 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 8.091  ; 8.091  ; Rise       ; CK              ;
; FU        ; CK         ; 7.620  ; 7.620  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 19.708 ; 19.708 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 19.239 ; 19.239 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 19.477 ; 19.477 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 19.251 ; 19.251 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 19.708 ; 19.708 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 19.239 ; 19.239 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 19.496 ; 19.496 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 19.250 ; 19.250 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 19.365 ; 19.365 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 19.148 ; 19.148 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 19.336 ; 19.336 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 19.333 ; 19.333 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 19.120 ; 19.120 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 19.099 ; 19.099 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 19.365 ; 19.365 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 19.161 ; 19.161 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 19.821 ; 19.821 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 19.788 ; 19.788 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 19.603 ; 19.603 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 19.579 ; 19.579 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 19.571 ; 19.571 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 19.365 ; 19.365 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 19.821 ; 19.821 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 19.543 ; 19.543 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 19.911 ; 19.911 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 19.462 ; 19.462 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 19.458 ; 19.458 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 19.434 ; 19.434 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 19.911 ; 19.911 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 19.172 ; 19.172 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 19.466 ; 19.466 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 19.446 ; 19.446 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 7.575  ; 7.575  ; Rise       ; CK              ;
; FU        ; CK         ; 7.079  ; 7.079  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 8.790  ; 8.790  ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 8.790  ; 8.790  ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 9.040  ; 9.040  ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 8.812  ; 8.812  ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 9.270  ; 9.270  ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 8.800  ; 8.800  ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 9.050  ; 9.050  ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 8.803  ; 8.803  ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 9.202  ; 9.202  ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 9.236  ; 9.236  ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 9.482  ; 9.482  ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 9.453  ; 9.453  ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 9.243  ; 9.243  ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 9.202  ; 9.202  ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 9.463  ; 9.463  ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 9.258  ; 9.258  ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 10.391 ; 10.391 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 10.814 ; 10.814 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 10.629 ; 10.629 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 10.605 ; 10.605 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 10.597 ; 10.597 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 10.391 ; 10.391 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 10.847 ; 10.847 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 10.569 ; 10.569 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 10.748 ; 10.748 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 10.753 ; 10.753 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 11.179 ; 11.179 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 11.126 ; 11.126 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 11.210 ; 11.210 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 10.861 ; 10.861 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 10.758 ; 10.758 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 10.748 ; 10.748 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CK    ; -0.496 ; -32.026       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CK    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CK    ; -1.380 ; -114.380              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.496 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.000      ; 1.528      ;
; -0.416 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.452      ;
; -0.416 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.452      ;
; -0.416 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.452      ;
; -0.416 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.452      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.413 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.447      ;
; -0.411 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.448      ;
; -0.411 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.448      ;
; -0.411 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.448      ;
; -0.411 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.448      ;
; -0.411 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.448      ;
; -0.411 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.448      ;
; -0.409 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.446      ;
; -0.409 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.446      ;
; -0.409 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.446      ;
; -0.409 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.446      ;
; -0.409 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.446      ;
; -0.409 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.446      ;
; -0.401 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.437      ;
; -0.401 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.437      ;
; -0.401 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.437      ;
; -0.401 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.437      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.398 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.432      ;
; -0.397 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.431      ;
; -0.397 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.431      ;
; -0.397 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.431      ;
; -0.397 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.431      ;
; -0.386 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.423      ;
; -0.386 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.423      ;
; -0.386 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.423      ;
; -0.386 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.423      ;
; -0.386 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.423      ;
; -0.386 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.423      ;
; -0.380 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.414      ;
; -0.380 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.414      ;
; -0.380 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.414      ;
; -0.380 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.414      ;
; -0.380 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.414      ;
; -0.374 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.409      ;
; -0.374 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.409      ;
; -0.374 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.409      ;
; -0.374 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.409      ;
; -0.372 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.407      ;
; -0.372 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.407      ;
; -0.372 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.407      ;
; -0.372 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.407      ;
; -0.370 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.408      ;
; -0.368 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.006      ; 1.406      ;
; -0.367 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.404      ;
; -0.367 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.404      ;
; -0.367 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.404      ;
; -0.367 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.404      ;
; -0.367 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.404      ;
; -0.367 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.404      ;
; -0.365 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.402      ;
; -0.365 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.402      ;
; -0.365 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.402      ;
; -0.365 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.402      ;
; -0.365 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.402      ;
; -0.365 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.005      ; 1.402      ;
; -0.361 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.397      ;
; -0.361 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.397      ;
; -0.361 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.397      ;
; -0.361 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ; CK           ; CK          ; 1.000        ; 0.004      ; 1.397      ;
; -0.359 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.394      ;
; -0.359 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.394      ;
; -0.359 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.394      ;
; -0.359 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.394      ;
; -0.359 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.394      ;
; -0.359 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.394      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.358 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 1.000        ; 0.002      ; 1.392      ;
; -0.356 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 1.000        ; 0.003      ; 1.391      ;
+--------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CK'                                                                                                                                                                                               ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q   ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.367      ;
; 0.272 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; bnt_sincrono:bnt_wr|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.424      ;
; 0.470 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.002      ; 0.624      ;
; 0.470 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.622      ;
; 0.503 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.663      ;
; 0.549 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.002      ; 0.703      ;
; 0.590 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.744      ;
; 0.590 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.744      ;
; 0.591 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.744      ;
; 0.628 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.780      ;
; 0.634 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; -0.002     ; 0.784      ;
; 0.644 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; -0.002     ; 0.794      ;
; 0.658 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.002      ; 0.812      ;
; 0.704 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; bnt_sincrono:bnt_rd|ffd:FFD2|q                                                   ; CK           ; CK          ; 0.000        ; 0.000      ; 0.856      ;
; 0.704 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.858      ;
; 0.715 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.867      ;
; 0.747 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.899      ;
; 0.758 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.912      ;
; 0.758 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.912      ;
; 0.760 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 0.912      ;
; 0.768 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS                               ; CK           ; CK          ; 0.000        ; -0.002     ; 0.918      ;
; 0.783 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffd:FF4|q                                 ; CK           ; CK          ; 0.000        ; 0.002      ; 0.937      ;
; 0.791 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; -0.002     ; 0.941      ;
; 0.808 ; bnt_sincrono:bnt_rd|ffd:FFD1|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.962      ;
; 0.840 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.994      ;
; 0.840 ; bnt_sincrono:bnt_rd|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS                               ; CK           ; CK          ; 0.000        ; 0.002      ; 0.994      ;
; 0.883 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF3|qS                               ; CK           ; CK          ; 0.000        ; 0.000      ; 1.035      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.901 ; bnt_sincrono:bnt_wr|ffd:FFD2|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.055      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_05|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG04|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.001      ; 1.058      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.921 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF1|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.071      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.934 ; bnt_sincrono:bnt_wr|ffd:FFD1|q                     ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG02|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.000      ; 1.086      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_11|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_10|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_12|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_08|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_06|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_04|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_03|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_02|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.940 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG01|Registrador_16_bits:REG_00|ffd:FFD_00|q  ; CK           ; CK          ; 0.000        ; 0.002      ; 1.094      ;
; 0.973 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.127      ;
; 0.973 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.127      ;
; 0.973 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.127      ;
; 0.977 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_09|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.127      ;
; 0.977 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_07|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.127      ;
; 0.977 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF0|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG03|Registrador_16_bits:REG_00|ffd:FFD_01|q  ; CK           ; CK          ; 0.000        ; -0.002     ; 1.127      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
; 0.979 ; FIFO:fifo00|contador_up_dw_4_bits:PONT|ffjk:FF2|qS ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ; CK           ; CK          ; 0.000        ; 0.002      ; 1.133      ;
+-------+----------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CK'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CK    ; Rise       ; CK                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG013|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG014|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_11|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG015|Registrador_16_bits:REG_00|ffd:FFD_12|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_00|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_01|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_02|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_03|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_04|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_05|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_06|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_07|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_08|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_09|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CK    ; Rise       ; FIFO:fifo00|REGISTRADOR_LD_16BITS:REG016|Registrador_16_bits:REG_00|ffd:FFD_10|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; 2.039  ; 2.039  ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 2.129  ; 2.129  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 1.955  ; 1.955  ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 2.024  ; 2.024  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 2.073  ; 2.073  ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 1.999  ; 1.999  ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 1.956  ; 1.956  ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 2.064  ; 2.064  ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 2.129  ; 2.129  ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 1.997  ; 1.997  ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 2.017  ; 2.017  ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 1.970  ; 1.970  ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -0.376 ; -0.376 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; -0.411 ; -0.411 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 1.971  ; 1.971  ; Rise       ; CK              ;
; WR         ; CK         ; 2.016  ; 2.016  ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -1.919 ; -1.919 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.663  ; 0.663  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -1.731 ; -1.731 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; -1.742 ; -1.742 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -1.639 ; -1.639 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -1.640 ; -1.640 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -1.650 ; -1.650 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -1.723 ; -1.723 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -1.735 ; -1.735 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -1.737 ; -1.737 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -1.707 ; -1.707 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -1.625 ; -1.625 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 0.644  ; 0.644  ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.663  ; 0.663  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -1.719 ; -1.719 ; Rise       ; CK              ;
; WR         ; CK         ; -1.896 ; -1.896 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.457 ; 4.457 ; Rise       ; CK              ;
; FU        ; CK         ; 4.201 ; 4.201 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 9.445 ; 9.445 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 9.231 ; 9.231 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 9.338 ; 9.338 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 9.241 ; 9.241 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 9.445 ; 9.445 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 9.229 ; 9.229 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 9.366 ; 9.366 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 9.240 ; 9.240 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 9.275 ; 9.275 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 9.181 ; 9.181 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 9.275 ; 9.275 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 9.275 ; 9.275 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 9.181 ; 9.181 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 9.162 ; 9.162 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 9.274 ; 9.274 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 9.195 ; 9.195 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 9.489 ; 9.489 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 9.466 ; 9.466 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 9.377 ; 9.377 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 9.387 ; 9.387 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 9.371 ; 9.371 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 9.292 ; 9.292 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 9.489 ; 9.489 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 9.346 ; 9.346 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 9.535 ; 9.535 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 9.331 ; 9.331 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 9.332 ; 9.332 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 9.318 ; 9.318 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 9.535 ; 9.535 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 9.197 ; 9.197 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 9.333 ; 9.333 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 9.316 ; 9.316 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.192 ; 4.192 ; Rise       ; CK              ;
; FU        ; CK         ; 3.956 ; 3.956 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 4.715 ; 4.715 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 4.715 ; 4.715 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 4.833 ; 4.833 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 4.736 ; 4.736 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 4.942 ; 4.942 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 4.725 ; 4.725 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 4.854 ; 4.854 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 4.727 ; 4.727 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 4.894 ; 4.894 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 4.897 ; 4.897 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 5.022 ; 5.022 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 5.021 ; 5.021 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 4.900 ; 4.900 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 4.894 ; 4.894 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 4.996 ; 4.996 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 4.916 ; 4.916 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 5.408 ; 5.408 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 5.582 ; 5.582 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 5.493 ; 5.493 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 5.503 ; 5.503 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 5.487 ; 5.487 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 5.408 ; 5.408 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 5.605 ; 5.605 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 5.462 ; 5.462 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 5.563 ; 5.563 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 5.570 ; 5.570 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 5.755 ; 5.755 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 5.741 ; 5.741 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 5.772 ; 5.772 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 5.620 ; 5.620 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 5.572 ; 5.572 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 5.563 ; 5.563 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.051   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CK              ; -2.051   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -183.486 ; 0.0   ; 0.0      ; 0.0     ; -114.38             ;
;  CK              ; -183.486 ; 0.000 ; N/A      ; N/A     ; -114.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; 3.824  ; 3.824  ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 3.928  ; 3.928  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; 3.606  ; 3.606  ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; 3.683  ; 3.683  ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; 3.867  ; 3.867  ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; 3.676  ; 3.676  ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; 3.604  ; 3.604  ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; 3.865  ; 3.865  ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; 3.928  ; 3.928  ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; 3.658  ; 3.658  ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; 3.698  ; 3.698  ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; 3.645  ; 3.645  ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; -0.156 ; -0.156 ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; -0.211 ; -0.211 ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; 3.628  ; 3.628  ; Rise       ; CK              ;
; WR         ; CK         ; 3.779  ; 3.779  ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; CK         ; -1.919 ; -1.919 ; Rise       ; CK              ;
; SW_13[*]   ; CK         ; 0.788  ; 0.788  ; Rise       ; CK              ;
;  SW_13[0]  ; CK         ; -1.731 ; -1.731 ; Rise       ; CK              ;
;  SW_13[1]  ; CK         ; -1.742 ; -1.742 ; Rise       ; CK              ;
;  SW_13[2]  ; CK         ; -1.639 ; -1.639 ; Rise       ; CK              ;
;  SW_13[3]  ; CK         ; -1.640 ; -1.640 ; Rise       ; CK              ;
;  SW_13[4]  ; CK         ; -1.650 ; -1.650 ; Rise       ; CK              ;
;  SW_13[5]  ; CK         ; -1.723 ; -1.723 ; Rise       ; CK              ;
;  SW_13[6]  ; CK         ; -1.735 ; -1.735 ; Rise       ; CK              ;
;  SW_13[7]  ; CK         ; -1.737 ; -1.737 ; Rise       ; CK              ;
;  SW_13[8]  ; CK         ; -1.707 ; -1.707 ; Rise       ; CK              ;
;  SW_13[9]  ; CK         ; -1.625 ; -1.625 ; Rise       ; CK              ;
;  SW_13[10] ; CK         ; 0.681  ; 0.681  ; Rise       ; CK              ;
;  SW_13[11] ; CK         ; 0.788  ; 0.788  ; Rise       ; CK              ;
;  SW_13[12] ; CK         ; -1.719 ; -1.719 ; Rise       ; CK              ;
; WR         ; CK         ; -1.896 ; -1.896 ; Rise       ; CK              ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; EM        ; CK         ; 8.091  ; 8.091  ; Rise       ; CK              ;
; FU        ; CK         ; 7.620  ; 7.620  ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 19.708 ; 19.708 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 19.239 ; 19.239 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 19.477 ; 19.477 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 19.251 ; 19.251 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 19.708 ; 19.708 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 19.239 ; 19.239 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 19.496 ; 19.496 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 19.250 ; 19.250 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 19.365 ; 19.365 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 19.148 ; 19.148 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 19.336 ; 19.336 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 19.333 ; 19.333 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 19.120 ; 19.120 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 19.099 ; 19.099 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 19.365 ; 19.365 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 19.161 ; 19.161 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 19.821 ; 19.821 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 19.788 ; 19.788 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 19.603 ; 19.603 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 19.579 ; 19.579 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 19.571 ; 19.571 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 19.365 ; 19.365 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 19.821 ; 19.821 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 19.543 ; 19.543 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 19.911 ; 19.911 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 19.462 ; 19.462 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 19.458 ; 19.458 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 19.434 ; 19.434 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 19.911 ; 19.911 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 19.172 ; 19.172 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 19.466 ; 19.466 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 19.446 ; 19.446 ; Rise       ; CK              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; EM        ; CK         ; 4.192 ; 4.192 ; Rise       ; CK              ;
; FU        ; CK         ; 3.956 ; 3.956 ; Rise       ; CK              ;
; HEX0[*]   ; CK         ; 4.715 ; 4.715 ; Rise       ; CK              ;
;  HEX0[0]  ; CK         ; 4.715 ; 4.715 ; Rise       ; CK              ;
;  HEX0[1]  ; CK         ; 4.833 ; 4.833 ; Rise       ; CK              ;
;  HEX0[2]  ; CK         ; 4.736 ; 4.736 ; Rise       ; CK              ;
;  HEX0[3]  ; CK         ; 4.942 ; 4.942 ; Rise       ; CK              ;
;  HEX0[4]  ; CK         ; 4.725 ; 4.725 ; Rise       ; CK              ;
;  HEX0[5]  ; CK         ; 4.854 ; 4.854 ; Rise       ; CK              ;
;  HEX0[6]  ; CK         ; 4.727 ; 4.727 ; Rise       ; CK              ;
; HEX1[*]   ; CK         ; 4.894 ; 4.894 ; Rise       ; CK              ;
;  HEX1[0]  ; CK         ; 4.897 ; 4.897 ; Rise       ; CK              ;
;  HEX1[1]  ; CK         ; 5.022 ; 5.022 ; Rise       ; CK              ;
;  HEX1[2]  ; CK         ; 5.021 ; 5.021 ; Rise       ; CK              ;
;  HEX1[3]  ; CK         ; 4.900 ; 4.900 ; Rise       ; CK              ;
;  HEX1[4]  ; CK         ; 4.894 ; 4.894 ; Rise       ; CK              ;
;  HEX1[5]  ; CK         ; 4.996 ; 4.996 ; Rise       ; CK              ;
;  HEX1[6]  ; CK         ; 4.916 ; 4.916 ; Rise       ; CK              ;
; HEX2[*]   ; CK         ; 5.408 ; 5.408 ; Rise       ; CK              ;
;  HEX2[0]  ; CK         ; 5.582 ; 5.582 ; Rise       ; CK              ;
;  HEX2[1]  ; CK         ; 5.493 ; 5.493 ; Rise       ; CK              ;
;  HEX2[2]  ; CK         ; 5.503 ; 5.503 ; Rise       ; CK              ;
;  HEX2[3]  ; CK         ; 5.487 ; 5.487 ; Rise       ; CK              ;
;  HEX2[4]  ; CK         ; 5.408 ; 5.408 ; Rise       ; CK              ;
;  HEX2[5]  ; CK         ; 5.605 ; 5.605 ; Rise       ; CK              ;
;  HEX2[6]  ; CK         ; 5.462 ; 5.462 ; Rise       ; CK              ;
; HEX3[*]   ; CK         ; 5.563 ; 5.563 ; Rise       ; CK              ;
;  HEX3[0]  ; CK         ; 5.570 ; 5.570 ; Rise       ; CK              ;
;  HEX3[1]  ; CK         ; 5.755 ; 5.755 ; Rise       ; CK              ;
;  HEX3[2]  ; CK         ; 5.741 ; 5.741 ; Rise       ; CK              ;
;  HEX3[3]  ; CK         ; 5.772 ; 5.772 ; Rise       ; CK              ;
;  HEX3[4]  ; CK         ; 5.620 ; 5.620 ; Rise       ; CK              ;
;  HEX3[5]  ; CK         ; 5.572 ; 5.572 ; Rise       ; CK              ;
;  HEX3[6]  ; CK         ; 5.563 ; 5.563 ; Rise       ; CK              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 667      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK         ; CK       ; 667      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 219   ; 219  ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 2670  ; 2670 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 14 18:39:23 2023
Info: Command: quartus_sta projeto_6 -c projeto_6
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'projeto_6.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK CK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.051      -183.486 CK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -114.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.496       -32.026 CK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -114.380 CK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4558 megabytes
    Info: Processing ended: Thu Dec 14 18:39:25 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


