# Лабораторная работа 2

## Цель 
Ознакомиться с возможностями настройки архитектуры системы команд, обработкой исключений/прерываний и принципами работы сборщика программ.

## Задание
1. Необходимо добавить копию репозитория SCR1 
2. В репозитории создать ветку с именем lab_scr1_sim. В этой ветке вы будете коммитить
все изменения проекта для данной лабораторной. Убедитесь, что проект собирается и
все тесты проходят в симуляции до внесения изменений в проект. В качестве
программы-симулятора мы рекомендуем использовать Verilator, но по желанию вы
можете использовать любую из поддерживаемого списка.
3. Отредактировать список тестов, чтобы на выполнение остался только тест по варианту
задания. Как выбрать отдельные тесты для симуляции описано в SCR1 User Manual,
раздел 5.2. Test subset. Запустить симуляцию для Verilator и убедиться, что проходит
только выбранный тест.
4. В соответствии с вариантом задания модифицировать обработку исключений
trap_vector в файле ./sim/tests/common/riscv_macros.h
5. Установить в файле ./src/includes/scr1_arch_description.svh параметры ядра Reset Vector и Trap Vector в соответствии с вариантом задания.
6. Изменить linker-скрипт ./sim/tests/common/link.ld и участвующие в сборке файлы
программы для корректного запуска теста с новыми значениями Reset Vector и Trap
Vector.
7. Сохранить в директории ./results: результат симуляции (test_results.txt), дизассемблер
теста (*.dump), трейс лог MPRF (trace_mprf_diff_.log), трейс лог CSR (trace_csr_.log).
8. Создать в директории ./lab_scr1_sim файл с отчетом по проделанной README.md.
9. Закоммитить все произведенные изменения в ветке lab_scr1_sim.

## Вариант 1
- Вид исключения - Illegal instruction
- Тест - isa/rv32mi/illegal.S
- Reset Vector - 0x400
- Trap Vector - 0x200
- Обработчик - Вывод строки «illegal»
