# Hardware Pong ğŸ®

Uma versÃ£o funcional do clÃ¡ssico **Pong**, desenvolvida em **Verilog** para plataformas **FPGA**. Criado como projeto da disciplina de **Circuitos Digitais**, o jogo simula um embate entre dois jogadores que controlam "raquetes" em tempo real, com lÃ³gica digital para movimentaÃ§Ã£o, colisÃµes e contagem de pontos.


## ğŸš€ Funcionalidades

- ğŸ® **MovimentaÃ§Ã£o das Raquetes**: Jogadores controlam as raquetes usando botÃµes fÃ­sicos, com limites de movimento definidos.
- ğŸŸ¡ **ColisÃµes DinÃ¢micas**: A bola rebate nas bordas e nas raquetes com lÃ³gica precisa de colisÃ£o.
- ğŸ§  **Contador de Pontos**: Sempre que um jogador deixa a bola passar, o adversÃ¡rio pontua.
- ğŸ’¡ **LÃ³gica Digital Real**: ImplementaÃ§Ã£o usando contadores, registradores, flip-flops e FSMs (mÃ¡quinas de estados finitos).

## ğŸ›  Estrutura do Projeto

- `pong.v`: LÃ³gica principal do jogo (movimentaÃ§Ã£o, colisÃµes, pontuaÃ§Ã£o).
- `controlador.v`: Controla os sinais dos jogadores.
- `placar.v`: MÃ³dulo de contagem e exibiÃ§Ã£o de pontos.
- `top_module.v`: IntegraÃ§Ã£o dos mÃ³dulos para a simulaÃ§Ã£o em FPGA.
- `testbench.v`: Testbench para simulaÃ§Ã£o.

## ğŸ“¦ Como Executar

### ğŸ”— 1. Clone o repositÃ³rio
```bash
git clone https://github.com/seu-usuario/hardware-pong.git
cd hardware-pong
```
### ğŸ›  2. Abra o projeto

Abra os arquivos `.v` com sua IDE ou ferramenta de simulaÃ§Ã£o HDL favorita, como:

- ModelSim  
- Quartus Prime (Intel)  
- Vivado (Xilinx)  
- GTKWave + Icarus Verilog (alternativa open-source)

### â–¶ï¸ 3. Compile e simule

Compile todos os arquivos do projeto, garantindo que `top_module.v` seja o mÃ³dulo top-level. Em seguida, execute a simulaÃ§Ã£o com `testbench.v` para verificar o comportamento do jogo.

```bash
# Exemplo usando Icarus Verilog
iverilog -o pong_sim *.v
vvp pong_sim
gtkwave dump.vcd
```
### âš™ï¸ 4. (Opcional) Sintetize para FPGA

Caso deseje rodar o jogo em uma FPGA fÃ­sica, adapte os pinos de entrada/saÃ­da no `top_module.v` conforme o mapeamento da sua placa. Certifique-se de conectar os seguintes elementos:

- **Entradas**: botÃµes fÃ­sicos que controlam as raquetes (por exemplo: `btn_up_p1`, `btn_down_p1`, `btn_up_p2`, `btn_down_p2`)
- **SaÃ­das**: sinais VGA (para exibiÃ§Ã£o grÃ¡fica) ou displays/LEDs para o placar

> ğŸ’¡ A lÃ³gica foi escrita de forma modular, facilitando a portabilidade entre diferentes plataformas.

---

## ğŸ“Œ Requisitos

- Verilog HDL
- Simulador HDL (ex: ModelSim, Icarus Verilog, Quartus Prime)
- (Opcional) Placa FPGA com suporte a VGA e entradas digitais

---

## ğŸ¯ Objetivos de Aprendizado

Com este projeto, Ã© possÃ­vel:

- desenvolver FSMs (Finite State Machines)
- utilizar flip-flops, registradores e contadores
- aplicar conceitos de clock, sincronizaÃ§Ã£o e tempo de resposta
- integrar mÃºltiplos mÃ³dulos de hardware em um sistema coeso

---

## Resultado Esperado

O `hardware-pong` entrega uma experiÃªncia interativa, divertida e educativa, sendo ideal para consolidar o aprendizado de lÃ³gica digital e sistemas embarcados. Os jogadores podem interagir em tempo real por meio de botÃµes fÃ­sicos, enquanto o circuito se encarrega de renderizar e controlar o jogo com precisÃ£o.

> âœ… Simples, didÃ¡tico e visual. Ideal para reforÃ§ar conceitos de hardware com um toque de diversÃ£o.

---

## ğŸ“œ LicenÃ§a

DistribuÃ­do sob a licenÃ§a [MIT](LICENSE).  
Sinta-se Ã  vontade para estudar, modificar, aprimorar e utilizar este projeto como desejar.

---

## ğŸ¤ Contribuindo

ContribuiÃ§Ãµes sÃ£o bem-vindas!  
Abra uma *issue* com sugestÃµes, relate problemas ou envie um *pull request* com melhorias.

---

ğŸ‘¨â€ğŸ’» Desenvolvido por **Diego Oliveira** â€” Universidade Federal de Lavras (UFLA)  
ğŸ”— GitHub: [https://github.com/diegocodehub](https://github.com/diegocodehub)

---

> ğŸ’¡ *"SoluÃ§Ãµes simples para problemas complexos comeÃ§am com boas estruturas de dados."*
