  <!-- Projects Section -->
  <section id="projects" class="projects-section section">
    <h2 class="numbered-heading">Featured Projects</h2>
    <div class="projects-grid">
      <div class="project-card">
        <div class="project-status completed">완료</div>
        <div class="project-image">🔧</div>
        <div class="project-header">
          <h3 class="project-title">RISC-V 프로세서 설계</h3>
          <div class="project-links">
            <a href="#" class="project-link" title="GitHub">📂</a>
            <a href="#" class="project-link" title="Demo">🚀</a>
          </div>
        </div>
        <p class="project-description">
          32비트 RISC-V ISA 기반 프로세서를 Verilog로 설계했습니다. 
          5단계 파이프라인 구조를 구현하여 성능을 최적화하고, 
          메모리 계층 구조와 캐시 시스템을 포함합니다.
        </p>
        <div class="project-tech">
          <span class="project-tech-tag">Verilog HDL</span>
          <span class="project-tech-tag">RISC-V</span>
          <span class="project-tech-tag">Vivado</span>
          <span class="project-tech-tag">FPGA</span>
        </div>
      </div>
      
      <div class="project-card">
        <div class="project-status in-progress">진행중</div>
        <div class="project-image">⚡</div>
        <div class="project-header">
          <h3 class="project-title">저전력 IoT SoC</h3>
          <div class="project-links">
            <a href="#" class="project-link" title="GitHub">📂</a>
          </div>
        </div>
        <p class="project-description">
          IoT 디바이스용 저전력 SoC를 설계하고 있습니다. 
          동적 전압 스케일링과 클럭 게이팅 기법을 적용하여 
          전력 소모를 최소화하면서 성능을 유지합니다.
        </p>
        <div class="project-tech">
          <span class="project-tech-tag">SystemVerilog</span>
          <span class="project-tech-tag">Low Power</span>
          <span class="project-tech-tag">SoC Design</span>
          <span class="project-tech-tag">UPF</span>
        </div>
      </div>
      
      <div class="project-card">
        <div class="project-status prototype">프로토타입</div>
        <div class="project-image">🎯</div>
        <div class="project-header">
          <h3 class="project-title">DSP 신호처리 가속기</h3>
          <div class="project-links">
            <a href="#" class="project-link" title="GitHub">📂</a>
            <a href="#" class="project-link" title="Paper">📄</a>
          </div>
        </div>
        <p class="project-description">
          FFT 및 FIR 필터링을 위한 하드웨어 가속기를 개발했습니다. 
          병렬 처리 아키텍처를 통해 실시간 신호처리 성능을 달성하고 
          메모리 대역폭을 최적화했습니다.
        </p>
        <div class="project-tech">
          <span class="project-tech-tag">VHDL</span>
          <span class="project-tech-tag">DSP</span>
          <span class="project-tech-tag">FFT</span>
          <span class="project-tech-tag">Xilinx</span>
        </div>
      </div>
      
      <div class="project-card">
        <div class="project-status completed">완료</div>
        <div class="project-image">🔐</div>
        <div class="project-header">
          <h3 class="project-title">AES 암호화 모듈</h3>
          <div class="project-links">
            <a href="#" class="project-link" title="GitHub">📂</a>
            <a href="#" class="project-link" title="Demo">🚀</a>
          </div>
        </div>
        <p class="project-description">
          AES-256 암호화/복호화 하드웨어 모듈을 구현했습니다. 
          파이프라인 구조로 처리량을 향상시키고, 
          사이드채널 공격에 대한 보안성을 강화했습니다.
        </p>
        <div class="project-tech">
          <span class="project-tech-tag">Verilog</span>
          <span class="project-tech-tag">Cryptography</span>
          <span class="project-tech-tag">Security</span>
          <span class="project-tech-tag">AES</span>
        </div>
      </div>
    </div>
  </section>