一种低功耗驱动电路 本发明公开了一种低功耗驱动电路，包括驱动级电路及控制电路，所述驱动级电路多个驱动级，每个驱动级包括第一驱动开关和第二驱动开关，第一驱动开关由第一驱动信号来驱动，第二驱动开关由第二驱动信号来驱动；控制电路基于数据信号为每个驱动级的第一驱动开关产生第一驱动信号，为每个驱动级的第二驱动开关产生第二驱动信号；在第一驱动信号和第二驱动信号的驱动下，使得在各个驱动级的第一驱动开关导通前各个驱动级的第二驱动开关都截止，使得在各个驱动级的第二驱动开关导通前各个驱动级的第一驱动开关都截止。本发明中的各第一驱动开关和第二驱动开关不同时导通，这样可以降低动态功耗。
闪存存储装置中保护数据安全的方法 本发明公开了一种闪存存储装置中保护存储数据安全的方法，所述方法包括：闪存控制器的控制总线和数据命令总线同时和0芯片及1芯片连接，其16位数据总线中8位连接0芯片，其余8位连接同一存储单元的1芯片，闪存控制器当中有一个数据重复单元。当写入数据管理表格时，0芯片和1芯片同时收到命令，数据重复逻辑单元启动，数据管理表格会同时写入0芯片和1芯片。当读出数据管理表格时，如果读取失败，则从同一存储单元中另一芯片读取。本发明降低数据管理表格损坏几率，保护了存储数据的安全，可以提高闪存控制器可靠性。
一种数据压缩型闪存盘 本实用新型公开了一种数据压缩型闪存盘，包括闪存芯片、闪存控制器及主机端控制器，所述主机端控制器连接主机，其特征在于：所述主机端控制器与闪存控制器之间设置有数据压缩与解压缩编码器。采用了本实用新型所述闪存盘，由于其设置了数据压缩及解压缩编码器。对写入的数据进行了无损压缩，减少了需写入的数据量，进而减少每次写入时对闪存的磨损，以提高闪存盘可擦写的次数，从而延长闪存盘的寿命。
高纠错能力的NAND闪存 本实用新型公开了一种高纠错能力的NAND闪存，利用本实用新型所述外部ECC电路来支持所有的NAND类型和设计，这种方法还能提供性能和接口等方面的其他好处，它在不改变NAND控制器的前提下，将ECC与NAND芯片封装或者外置，从而提高纠错能力，提升整个闪存的性能，同时对于主控也会产生深远影响，例如：将会改变闪存页块数据布局：页数据(2/4/8Kbytes)+冗余数据(12/24/48bytes)+ECC校验码；主控可以不需要设置ECC电路，可以将ECC作为单独一个芯片封装；或将ECC裸颗粒和闪存裸颗粒封装在一起，成为一颗芯片，这些都增加了闪存的设计灵活性。
高速输入输出接口的接收电路 本实用新型公开了一种高速输入输出接口的接收电路，其包括：本地时钟产生电路，用于基于调整频谱展宽时钟控制脉冲产生本地时钟信号；时钟恢复电路，用于根据输入数据及本地时钟信号恢复得到恢复时钟信号；数据恢复电路，用于根据输入数据及所述恢复时钟信号恢复得到输出数据信号；和频谱脉宽时钟控制脉冲产生器，其确定所述本地时钟信号和所述恢复时钟信号的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。这样，由于改变了本地时钟信号，使其频率更加接近所述恢复时钟信号的频率，从而改善了接收电路的数据恢复电路的性能，而增加的功耗又很少。
时钟同步电路 本发明公开了一种应用于高速并行数据串行化系统当中的时钟同步电路，包括一个延时链模块、延时链控制模块、采样模块和电平转换模块。以上模块在树结构并串转换电路和移位寄存器并串转换电路结合的高速并行数据串行化系统中形成一个可控的延时链回路，通过对CMOS?Logical时钟电平的延时，达到两种不同电平时钟的同步。本发明与现有技术相比，延时是可控的，且大大节约了系统功耗。
