Fitter report for sistema_qsim
Thu Nov 22 10:23:27 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 22 10:23:27 2018            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; sistema_qsim                                     ;
; Top-level Entity Name              ; sistema                                          ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE115F29C7                                    ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 642 / 114,480 ( < 1 % )                          ;
;     Total combinational functions  ; 633 / 114,480 ( < 1 % )                          ;
;     Dedicated logic registers      ; 107 / 114,480 ( < 1 % )                          ;
; Total registers                    ; 107                                              ;
; Total pins                         ; 45 / 529 ( 9 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.46        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  45.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; bus_data_out[0] ; Missing drive strength and slew rate ;
; bus_data_out[1] ; Missing drive strength and slew rate ;
; bus_data_out[2] ; Missing drive strength and slew rate ;
; bus_data_out[3] ; Missing drive strength and slew rate ;
; bus_data_out[4] ; Missing drive strength and slew rate ;
; bus_data_out[5] ; Missing drive strength and slew rate ;
; bus_data_out[6] ; Missing drive strength and slew rate ;
; bus_data_out[7] ; Missing drive strength and slew rate ;
; leds[0]         ; Missing drive strength and slew rate ;
; leds[1]         ; Missing drive strength and slew rate ;
; leds[2]         ; Missing drive strength and slew rate ;
; leds[3]         ; Missing drive strength and slew rate ;
; leds[4]         ; Missing drive strength and slew rate ;
; leds[5]         ; Missing drive strength and slew rate ;
; leds[6]         ; Missing drive strength and slew rate ;
; leds[7]         ; Missing drive strength and slew rate ;
; leds[8]         ; Missing drive strength and slew rate ;
; leds[9]         ; Missing drive strength and slew rate ;
; leds[10]        ; Missing drive strength and slew rate ;
; leds[11]        ; Missing drive strength and slew rate ;
; leds[12]        ; Missing drive strength and slew rate ;
; leds[13]        ; Missing drive strength and slew rate ;
; leds[14]        ; Missing drive strength and slew rate ;
; leds[15]        ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 851 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 851 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 841     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/VHDL/output_files/sistema_qsim.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 642 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 535                     ;
;     -- Register only                        ; 9                       ;
;     -- Combinational with a register        ; 98                      ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 401                     ;
;     -- 3 input functions                    ; 170                     ;
;     -- <=2 input functions                  ; 62                      ;
;     -- Register only                        ; 9                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 620                     ;
;     -- arithmetic mode                      ; 13                      ;
;                                             ;                         ;
; Total registers*                            ; 107 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 107 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 59 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 45 / 529 ( 9 % )        ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 10                      ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 10 / 20 ( 50 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 12%          ;
; Maximum fan-out                             ; 97                      ;
; Highest non-global fan-out                  ; 61                      ;
; Total fan-out                               ; 2663                    ;
; Average fan-out                             ; 3.10                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 642 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 535                    ; 0                              ;
;     -- Register only                        ; 9                      ; 0                              ;
;     -- Combinational with a register        ; 98                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 401                    ; 0                              ;
;     -- 3 input functions                    ; 170                    ; 0                              ;
;     -- <=2 input functions                  ; 62                     ; 0                              ;
;     -- Register only                        ; 9                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 620                    ; 0                              ;
;     -- arithmetic mode                      ; 13                     ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 107                    ; 0                              ;
;     -- Dedicated logic registers            ; 107 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 59 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 45                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 10 / 24 ( 41 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 2658                   ; 5                              ;
;     -- Registered Connections               ; 1007                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 21                     ; 0                              ;
;     -- Output Ports                         ; 24                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; btn         ; M23   ; 6        ; 115          ; 40           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; btn1        ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 107                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[0] ; AB26  ; 5        ; 115          ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[1] ; AD26  ; 5        ; 115          ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[2] ; AC26  ; 5        ; 115          ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[3] ; AB27  ; 5        ; 115          ; 18           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[4] ; AD27  ; 5        ; 115          ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[5] ; AC27  ; 5        ; 115          ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[6] ; AC28  ; 5        ; 115          ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in1[7] ; AB28  ; 5        ; 115          ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[0] ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[1] ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[2] ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[3] ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[4] ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[5] ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[6] ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in2[7] ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; int         ; C16   ; 7        ; 62           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_n       ; N21   ; 6        ; 115          ; 42           ; 14           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; bus_data_out[0] ; B17   ; 7        ; 60           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[1] ; D15   ; 7        ; 58           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[2] ; C15   ; 7        ; 58           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[3] ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[4] ; E15   ; 7        ; 58           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[5] ; AC15  ; 4        ; 60           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[6] ; D13   ; 8        ; 54           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; bus_data_out[7] ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; leds[0]         ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[10]        ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[11]        ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[12]        ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[13]        ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[14]        ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[15]        ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[1]         ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[2]         ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[3]         ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[4]         ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[5]         ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[6]         ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[7]         ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[8]         ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; leds[9]         ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                     ; Use as regular IO        ; int                     ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                    ; Use as regular IO        ; bus_data_out[3]         ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; bus_data_out[0]         ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                    ; Use as regular IO        ; bus_data_out[2]         ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                    ; Use as regular IO        ; bus_data_out[1]         ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 73 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 2.5V          ; --           ;
; 5        ; 16 / 65 ( 25 % ) ; 2.5V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 2.5V          ; --           ;
; 7        ; 23 / 72 ( 32 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 71 ( 1 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; bus_data_out[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; data_in2[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; data_in2[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; data_in2[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; data_in2[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; data_in2[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; data_in2[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; data_in1[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; data_in1[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; data_in1[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; bus_data_out[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; data_in2[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; data_in2[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; data_in1[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; data_in1[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; data_in1[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; data_in1[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; data_in1[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; bus_data_out[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; bus_data_out[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; int                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; bus_data_out[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; bus_data_out[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; bus_data_out[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; leds[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; leds[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; leds[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; leds[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; leds[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; leds[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; leds[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; leds[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; leds[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; bus_data_out[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 459        ; 7        ; leds[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; leds[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; leds[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; leds[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; leds[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; leds[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; leds[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; btn1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; btn                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                             ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                 ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------+--------------+
; |sistema                                     ; 642 (0)     ; 107 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 45   ; 0            ; 535 (0)      ; 9 (0)             ; 98 (0)           ; |sistema                                            ; work         ;
;    |PM:U4|                                   ; 82 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 38 (0)           ; |sistema|PM:U4                                      ; work         ;
;       |ContadorProceso:BContadorProceso|     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |sistema|PM:U4|ContadorProceso:BContadorProceso     ; work         ;
;       |Control:BControl|                     ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |sistema|PM:U4|Control:BControl                     ; work         ;
;       |RegistroCom2:BRegistroCom2|           ; 15 (15)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; |sistema|PM:U4|RegistroCom2:BRegistroCom2           ; work         ;
;       |RegistroRespuesta:BRegistroRespuesta| ; 26 (26)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 18 (18)          ; |sistema|PM:U4|RegistroRespuesta:BRegistroRespuesta ; work         ;
;       |Salida:BSalida|                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |sistema|PM:U4|Salida:BSalida                       ; work         ;
;       |Selector:BSelector|                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sistema|PM:U4|Selector:BSelector                   ; work         ;
;       |Sumador:BSumador|                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |sistema|PM:U4|Sumador:BSumador                     ; work         ;
;    |RAM:U3|                                  ; 122 (122)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 0 (0)             ; 3 (3)            ; |sistema|RAM:U3                                     ; work         ;
;    |pdua:U1|                                 ; 441 (0)     ; 69 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 372 (0)      ; 9 (0)             ; 60 (0)           ; |sistema|pdua:U1                                    ; work         ;
;       |ALU:u3|                               ; 96 (20)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (17)      ; 0 (0)             ; 9 (1)            ; |sistema|pdua:U1|ALU:u3                             ; work         ;
;          |ALU_BIT:\Slices:0:BIT0:B0|         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:0:BIT0:B0   ; work         ;
;          |ALU_BIT:\Slices:1:BITN:BN|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN   ; work         ;
;          |ALU_BIT:\Slices:2:BITN:BN|         ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN   ; work         ;
;          |ALU_BIT:\Slices:3:BITN:BN|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN   ; work         ;
;          |ALU_BIT:\Slices:4:BITN:BN|         ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN   ; work         ;
;          |ALU_BIT:\Slices:5:BITN:BN|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN   ; work         ;
;          |ALU_BIT:\Slices:6:BITN:BN|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN   ; work         ;
;          |ALU_BIT:\Slices:7:BITN:BN|         ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (4)            ; |sistema|pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN   ; work         ;
;       |MAR:u4|                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sistema|pdua:U1|MAR:u4                             ; work         ;
;       |MDR:u5|                               ; 124 (124)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 8 (8)            ; |sistema|pdua:U1|MDR:u5                             ; work         ;
;       |banco:u2|                             ; 73 (73)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 9 (9)             ; 40 (40)          ; |sistema|pdua:U1|banco:u2                           ; work         ;
;       |ctrl:u1|                              ; 153 (153)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 0 (0)             ; 8 (8)            ; |sistema|pdua:U1|ctrl:u1                            ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; bus_data_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; bus_data_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[10]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[11]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[12]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[13]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[14]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; leds[15]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_in2[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; btn1            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rst_n           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in2[1]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in2[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in2[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in2[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in2[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in2[6]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in2[7]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in1[0]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in1[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in1[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in1[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in1[4]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_in1[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in1[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_in1[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; btn             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; int             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; data_in2[0]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~16 ; 0                 ; 6       ;
; clk                                                       ;                   ;         ;
; btn1                                                      ;                   ;         ;
;      - PM:U4|Control:BControl|comb~3                      ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|comb~10                     ; 0                 ; 6       ;
; rst_n                                                     ;                   ;         ;
;      - PM:U4|Control:BControl|Estado1                     ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado2                     ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado3                     ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado4                     ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado5                     ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado6                     ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado7                     ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|CTE1[0]                           ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado01                    ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|ACC~0                             ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|ACC[5]~2                          ; 0                 ; 6       ;
;      - pdua:U1|ctrl:u1|uaddr[7]~1                         ; 0                 ; 6       ;
;      - pdua:U1|ctrl:u1|uaddr~3                            ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|TEMP[2]~0                         ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|SP[1]~0                           ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC[1]~0                           ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|A[7]~1                            ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|DPTR[1]~1                         ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~1                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~2                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~3                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~4                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~5                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~6                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|PC~7                              ; 0                 ; 6       ;
;      - pdua:U1|banco:u2|SP~1                              ; 0                 ; 6       ;
;      - PM:U4|Control:BControl|Estado0                     ; 0                 ; 6       ;
; data_in2[1]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~17 ; 1                 ; 6       ;
; data_in2[2]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~18 ; 0                 ; 6       ;
; data_in2[3]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~19 ; 0                 ; 6       ;
; data_in2[4]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~20 ; 1                 ; 6       ;
; data_in2[5]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~21 ; 0                 ; 6       ;
; data_in2[6]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~22 ; 1                 ; 6       ;
; data_in2[7]                                               ;                   ;         ;
;      - PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~23 ; 1                 ; 6       ;
; data_in1[0]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg7~1            ; 0                 ; 6       ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg8              ; 0                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[7]       ; 0                 ; 6       ;
; data_in1[1]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg7~1            ; 0                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[6]       ; 0                 ; 6       ;
; data_in1[2]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg6~1            ; 1                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[5]       ; 1                 ; 6       ;
; data_in1[3]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg5~1            ; 0                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[4]       ; 0                 ; 6       ;
; data_in1[4]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg4~1            ; 1                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[3]       ; 1                 ; 6       ;
; data_in1[5]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg3~1            ; 0                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[2]       ; 0                 ; 6       ;
; data_in1[6]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg2~1            ; 0                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[1]       ; 0                 ; 6       ;
; data_in1[7]                                               ;                   ;         ;
;      - PM:U4|RegistroCom2:BRegistroCom2|Reg1~1            ; 0                 ; 6       ;
;      - PM:U4|Selector:BSelector|Selector_Sumador[0]       ; 0                 ; 6       ;
; btn                                                       ;                   ;         ;
;      - PM:U4|Control:BControl|comb~7                      ; 1                 ; 6       ;
;      - PM:U4|Control:BControl|comb~9                      ; 1                 ; 6       ;
;      - PM:U4|Control:BControl|comb~10                     ; 1                 ; 6       ;
; int                                                       ;                   ;         ;
;      - pdua:U1|ctrl:u1|Mux0~1                             ; 1                 ; 6       ;
+-----------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                               ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; PM:U4|ContadorProceso:BContadorProceso|comb~0      ; LCCOMB_X80_Y55_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PM:U4|ContadorProceso:BContadorProceso|comb~1      ; LCCOMB_X80_Y55_N22 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PM:U4|ContadorProceso:BContadorProceso|comb~2      ; LCCOMB_X82_Y55_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PM:U4|Control:BControl|Estado1                     ; FF_X81_Y55_N19     ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; PM:U4|Control:BControl|Estado4                     ; FF_X81_Y54_N1      ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|control ; LCCOMB_X81_Y55_N12 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:U3|Mux10~1                                     ; LCCOMB_X57_Y39_N14 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; RAM:U3|Mux10~2                                     ; LCCOMB_X57_Y39_N4  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; RAM:U3|Mux10~3                                     ; LCCOMB_X57_Y39_N10 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; RAM:U3|Mux10~4                                     ; LCCOMB_X57_Y39_N2  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; RAM:U3|Mux10~5                                     ; LCCOMB_X57_Y39_N24 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; RAM:U3|Mux10~6                                     ; LCCOMB_X57_Y39_N30 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; RAM:U3|Mux10~7                                     ; LCCOMB_X57_Y39_N12 ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; RAM:U3|Mux10~8                                     ; LCCOMB_X57_Y39_N6  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clk                                                ; PIN_Y2             ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                ; PIN_Y2             ; 97      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pdua:U1|MDR:u5|DATA_EX_out[0]_69                   ; LCCOMB_X57_Y41_N8  ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pdua:U1|banco:u2|ACC[5]~2                          ; LCCOMB_X60_Y40_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|banco:u2|A[7]~1                            ; LCCOMB_X60_Y39_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|banco:u2|DPTR[1]~1                         ; LCCOMB_X61_Y39_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|banco:u2|PC[1]~0                           ; LCCOMB_X61_Y39_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|banco:u2|SP[1]~0                           ; LCCOMB_X60_Y39_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|banco:u2|TEMP[2]~0                         ; LCCOMB_X61_Y40_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|ctrl:u1|Mux14~10                           ; LCCOMB_X58_Y42_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|ctrl:u1|Mux16~1                            ; LCCOMB_X60_Y44_N0  ; 16      ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pdua:U1|ctrl:u1|Mux1~2                             ; LCCOMB_X59_Y43_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pdua:U1|ctrl:u1|uaddr[7]~1                         ; LCCOMB_X61_Y42_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                              ; PIN_N21            ; 27      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; RAM:U3|Mux10~1          ; LCCOMB_X57_Y39_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; RAM:U3|Mux10~2          ; LCCOMB_X57_Y39_N4  ; 8       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; RAM:U3|Mux10~3          ; LCCOMB_X57_Y39_N10 ; 8       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; RAM:U3|Mux10~4          ; LCCOMB_X57_Y39_N2  ; 8       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; RAM:U3|Mux10~5          ; LCCOMB_X57_Y39_N24 ; 8       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; RAM:U3|Mux10~6          ; LCCOMB_X57_Y39_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; RAM:U3|Mux10~7          ; LCCOMB_X57_Y39_N12 ; 8       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; RAM:U3|Mux10~8          ; LCCOMB_X57_Y39_N6  ; 8       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk                     ; PIN_Y2             ; 97      ; 11                                   ; Global Clock         ; GCLK4            ; --                        ;
; pdua:U1|ctrl:u1|Mux16~1 ; LCCOMB_X60_Y44_N0  ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+-------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; pdua:U1|MAR:u4|BUS_DIR[2]                          ; 61      ;
; pdua:U1|MAR:u4|BUS_DIR[1]                          ; 61      ;
; pdua:U1|MAR:u4|BUS_DIR[0]                          ; 58      ;
; pdua:U1|ctrl:u1|uaddr[4]                           ; 57      ;
; pdua:U1|ctrl:u1|uaddr[0]                           ; 54      ;
; pdua:U1|ctrl:u1|uaddr[3]                           ; 53      ;
; pdua:U1|ctrl:u1|uaddr[5]                           ; 53      ;
; pdua:U1|ctrl:u1|uaddr[6]                           ; 49      ;
; pdua:U1|MAR:u4|BUS_DIR[4]                          ; 46      ;
; pdua:U1|ctrl:u1|uaddr[7]                           ; 46      ;
; pdua:U1|MAR:u4|BUS_DIR[5]                          ; 40      ;
; pdua:U1|MAR:u4|BUS_DIR[6]                          ; 37      ;
; pdua:U1|ctrl:u1|uaddr[1]                           ; 37      ;
; pdua:U1|MAR:u4|BUS_DIR[3]                          ; 33      ;
; pdua:U1|ctrl:u1|Mux6~10                            ; 33      ;
; rst_n~input                                        ; 27      ;
; pdua:U1|ctrl:u1|Mux7~3                             ; 24      ;
; PM:U4|Control:BControl|Estado4                     ; 23      ;
; pdua:U1|ctrl:u1|Mux5~5                             ; 22      ;
; pdua:U1|ctrl:u1|uaddr[2]                           ; 22      ;
; PM:U4|Control:BControl|Estado1                     ; 22      ;
; PM:U4|Control:BControl|Estado6                     ; 19      ;
; PM:U4|Control:BControl|Estado5                     ; 19      ;
; PM:U4|Control:BControl|Estado7                     ; 18      ;
; pdua:U1|MDR:u5|DATA_EX_out[0]_69                   ; 17      ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|control ; 17      ;
; pdua:U1|ctrl:u1|Mux15~19                           ; 16      ;
; pdua:U1|ctrl:u1|Mux4~12                            ; 16      ;
; pdua:U1|ctrl:u1|Mux3~5                             ; 15      ;
; pdua:U1|banco:u2|Mux56~1                           ; 14      ;
; pdua:U1|MDR:u5|DATA_C[5]~82                        ; 13      ;
; pdua:U1|ctrl:u1|Mux8~0                             ; 13      ;
; pdua:U1|banco:u2|Mux56~0                           ; 12      ;
; clk~input                                          ; 10      ;
; RAM:U3|data_out[0]_1016                            ; 10      ;
; pdua:U1|MAR:u4|BUS_DIR[7]                          ; 10      ;
; pdua:U1|ctrl:u1|Mux16~1                            ; 10      ;
; PM:U4|Control:BControl|Estado2                     ; 10      ;
; pdua:U1|ctrl:u1|Mux14~10                           ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[2]~15                   ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[1]~14                   ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[3]~13                   ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[7]~12                   ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[6]~11                   ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[4]~10                   ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[5]~9                    ; 8       ;
; RAM:U3|Mux10~0                                     ; 8       ;
; pdua:U1|MDR:u5|DATA_EX_out[0]~8                    ; 8       ;
; pdua:U1|banco:u2|DPTR[1]~1                         ; 8       ;
; pdua:U1|banco:u2|A[7]~1                            ; 8       ;
; pdua:U1|banco:u2|PC[1]~0                           ; 8       ;
; pdua:U1|banco:u2|SP[1]~0                           ; 8       ;
; pdua:U1|banco:u2|TEMP[2]~0                         ; 8       ;
; pdua:U1|ctrl:u1|uaddr[7]~1                         ; 8       ;
; pdua:U1|banco:u2|ACC[5]~2                          ; 8       ;
; pdua:U1|ctrl:u1|Mux9~0                             ; 8       ;
; pdua:U1|banco:u2|Mux62~0                           ; 8       ;
; PM:U4|Control:BControl|comb~2                      ; 8       ;
; pdua:U1|banco:u2|Mux59~3                           ; 7       ;
; pdua:U1|banco:u2|ACC[4]                            ; 7       ;
; pdua:U1|banco:u2|Mux60~3                           ; 7       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~0    ; 7       ;
; pdua:U1|banco:u2|PC~6                              ; 6       ;
; pdua:U1|banco:u2|PC~5                              ; 6       ;
; pdua:U1|banco:u2|PC~4                              ; 6       ;
; pdua:U1|banco:u2|PC~3                              ; 6       ;
; pdua:U1|banco:u2|PC~2                              ; 6       ;
; pdua:U1|banco:u2|PC~1                              ; 6       ;
; pdua:U1|ctrl:u1|Mux11~2                            ; 6       ;
; pdua:U1|banco:u2|ACC~0                             ; 6       ;
; pdua:U1|banco:u2|ACC[5]                            ; 6       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux1~4    ; 6       ;
; pdua:U1|banco:u2|ACC[3]                            ; 6       ;
; pdua:U1|banco:u2|ACC[1]                            ; 6       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg16   ; 6       ;
; pdua:U1|banco:u2|PC~7                              ; 5       ;
; pdua:U1|ctrl:u1|uaddr~3                            ; 5       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux1~2    ; 5       ;
; pdua:U1|banco:u2|ACC[6]                            ; 5       ;
; pdua:U1|banco:u2|Mux58~3                           ; 5       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~7    ; 5       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~5    ; 5       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~1    ; 5       ;
; pdua:U1|banco:u2|ACC[2]                            ; 5       ;
; pdua:U1|ctrl:u1|Mux2~8                             ; 5       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg4        ; 5       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux0~4    ; 4       ;
; pdua:U1|ctrl:u1|Mux1~2                             ; 4       ;
; pdua:U1|ctrl:u1|Mux14~2                            ; 4       ;
; pdua:U1|ctrl:u1|Mux10~6                            ; 4       ;
; pdua:U1|ctrl:u1|Mux10~5                            ; 4       ;
; pdua:U1|ctrl:u1|Mux13~11                           ; 4       ;
; pdua:U1|ctrl:u1|Mux12~6                            ; 4       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg1        ; 4       ;
; pdua:U1|ALU:u3|S[7]~0                              ; 4       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux0~0    ; 4       ;
; pdua:U1|banco:u2|ACC[7]                            ; 4       ;
; pdua:U1|ALU:u3|Mux1~1                              ; 4       ;
; pdua:U1|banco:u2|Mux57~3                           ; 4       ;
; pdua:U1|ALU:u3|Mux2~1                              ; 4       ;
; pdua:U1|ALU:u3|Mux3~1                              ; 4       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~6    ; 4       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~9    ; 4       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux0~5    ; 4       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:0:BIT0:B0|Mux0~2    ; 4       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux0~4    ; 4       ;
; pdua:U1|banco:u2|Mux62~5                           ; 4       ;
; pdua:U1|ctrl:u1|Mux4~0                             ; 4       ;
; pdua:U1|banco:u2|ACC[0]                            ; 4       ;
; PM:U4|Control:BControl|Estado3                     ; 4       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg1    ; 4       ;
; pdua:U1|banco:u2|CTE1[0]                           ; 4       ;
; btn~input                                          ; 3       ;
; data_in1[0]~input                                  ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[7]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[6]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[5]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[4]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[3]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[2]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[1]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_EX_out[0]$latch                ; 3       ;
; pdua:U1|MDR:u5|DATA_C[3]~116                       ; 3       ;
; pdua:U1|MDR:u5|DATA_C[7]~108                       ; 3       ;
; pdua:U1|MDR:u5|DATA_C[4]~91                        ; 3       ;
; pdua:U1|MDR:u5|DATA_C[5]~89                        ; 3       ;
; pdua:U1|ctrl:u1|Mux0~3                             ; 3       ;
; pdua:U1|ctrl:u1|Mux21~1                            ; 3       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg2        ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg17   ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux0~3    ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|R~3       ; 3       ;
; pdua:U1|banco:u2|Mux56~5                           ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux1~1    ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux1~0    ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~5    ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux1~1    ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux1~1    ; 3       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux1~0    ; 3       ;
; pdua:U1|ALU:u3|Mux4~1                              ; 3       ;
; pdua:U1|ctrl:u1|Mux15~6                            ; 3       ;
; pdua:U1|ALU:u3|Mux6~0                              ; 3       ;
; pdua:U1|banco:u2|Mux63~7                           ; 3       ;
; pdua:U1|ctrl:u1|Mux7~0                             ; 3       ;
; pdua:U1|ctrl:u1|Mux2~0                             ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg2    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg3    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg4    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg5    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg6    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg7    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg8    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg9    ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg10   ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg11   ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg12   ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg13   ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg14   ; 3       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|Reg15   ; 3       ;
; data_in1[7]~input                                  ; 2       ;
; data_in1[6]~input                                  ; 2       ;
; data_in1[5]~input                                  ; 2       ;
; data_in1[4]~input                                  ; 2       ;
; data_in1[3]~input                                  ; 2       ;
; data_in1[2]~input                                  ; 2       ;
; data_in1[1]~input                                  ; 2       ;
; btn1~input                                         ; 2       ;
; RAM:U3|mem[3][2]                                   ; 2       ;
; RAM:U3|mem[0][2]                                   ; 2       ;
; RAM:U3|mem[2][2]                                   ; 2       ;
; RAM:U3|mem[1][2]                                   ; 2       ;
; RAM:U3|mem[7][2]                                   ; 2       ;
; RAM:U3|mem[4][2]                                   ; 2       ;
; RAM:U3|mem[6][2]                                   ; 2       ;
; RAM:U3|mem[5][2]                                   ; 2       ;
; RAM:U3|mem[3][1]                                   ; 2       ;
; RAM:U3|mem[0][1]                                   ; 2       ;
; RAM:U3|mem[2][1]                                   ; 2       ;
; RAM:U3|mem[1][1]                                   ; 2       ;
; RAM:U3|mem[7][1]                                   ; 2       ;
; RAM:U3|mem[4][1]                                   ; 2       ;
; RAM:U3|mem[6][1]                                   ; 2       ;
; RAM:U3|mem[5][1]                                   ; 2       ;
; RAM:U3|mem[3][3]                                   ; 2       ;
; RAM:U3|mem[0][3]                                   ; 2       ;
; RAM:U3|mem[2][3]                                   ; 2       ;
; RAM:U3|mem[1][3]                                   ; 2       ;
; RAM:U3|mem[7][3]                                   ; 2       ;
; RAM:U3|mem[4][3]                                   ; 2       ;
; RAM:U3|mem[6][3]                                   ; 2       ;
; RAM:U3|mem[5][3]                                   ; 2       ;
; RAM:U3|mem[3][7]                                   ; 2       ;
; RAM:U3|mem[0][7]                                   ; 2       ;
; RAM:U3|mem[2][7]                                   ; 2       ;
; RAM:U3|mem[1][7]                                   ; 2       ;
; RAM:U3|mem[7][7]                                   ; 2       ;
; RAM:U3|mem[4][7]                                   ; 2       ;
; RAM:U3|mem[6][7]                                   ; 2       ;
; RAM:U3|mem[5][7]                                   ; 2       ;
; RAM:U3|mem[3][6]                                   ; 2       ;
; RAM:U3|mem[0][6]                                   ; 2       ;
; RAM:U3|mem[2][6]                                   ; 2       ;
; RAM:U3|mem[1][6]                                   ; 2       ;
; RAM:U3|mem[7][6]                                   ; 2       ;
; RAM:U3|mem[4][6]                                   ; 2       ;
; RAM:U3|mem[6][6]                                   ; 2       ;
; RAM:U3|mem[5][6]                                   ; 2       ;
; RAM:U3|mem[3][4]                                   ; 2       ;
; RAM:U3|mem[0][4]                                   ; 2       ;
; RAM:U3|mem[2][4]                                   ; 2       ;
; RAM:U3|mem[1][4]                                   ; 2       ;
; RAM:U3|mem[7][4]                                   ; 2       ;
; RAM:U3|mem[4][4]                                   ; 2       ;
; RAM:U3|mem[6][4]                                   ; 2       ;
; RAM:U3|mem[5][4]                                   ; 2       ;
; RAM:U3|mem[3][5]                                   ; 2       ;
; RAM:U3|mem[0][5]                                   ; 2       ;
; RAM:U3|mem[2][5]                                   ; 2       ;
; RAM:U3|mem[1][5]                                   ; 2       ;
; RAM:U3|mem[7][5]                                   ; 2       ;
; RAM:U3|mem[4][5]                                   ; 2       ;
; RAM:U3|mem[6][5]                                   ; 2       ;
; RAM:U3|mem[5][5]                                   ; 2       ;
; RAM:U3|mem[3][0]                                   ; 2       ;
; RAM:U3|mem[0][0]                                   ; 2       ;
; RAM:U3|mem[2][0]                                   ; 2       ;
; RAM:U3|mem[1][0]                                   ; 2       ;
; RAM:U3|mem[7][0]                                   ; 2       ;
; RAM:U3|mem[4][0]                                   ; 2       ;
; RAM:U3|mem[6][0]                                   ; 2       ;
; RAM:U3|mem[5][0]                                   ; 2       ;
; RAM:U3|data_out[2]$latch                           ; 2       ;
; RAM:U3|data_out[1]$latch                           ; 2       ;
; RAM:U3|data_out[3]$latch                           ; 2       ;
; RAM:U3|data_out[7]$latch                           ; 2       ;
; RAM:U3|data_out[6]$latch                           ; 2       ;
; RAM:U3|data_out[4]$latch                           ; 2       ;
; RAM:U3|data_out[5]$latch                           ; 2       ;
; RAM:U3|data_out[0]$latch                           ; 2       ;
; pdua:U1|MDR:u5|DATA_C[7]~133                       ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|R~4       ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|R~2       ; 2       ;
; pdua:U1|ctrl:u1|Mux14~7                            ; 2       ;
; pdua:U1|ctrl:u1|Mux14~6                            ; 2       ;
; pdua:U1|ctrl:u1|Mux14~5                            ; 2       ;
; pdua:U1|ctrl:u1|Mux14~4                            ; 2       ;
; pdua:U1|ctrl:u1|Mux14~3                            ; 2       ;
; PM:U4|Control:BControl|Estado0                     ; 2       ;
; pdua:U1|MDR:u5|DATA_C[2]~132                       ; 2       ;
; pdua:U1|MDR:u5|DATA_C[1]~126                       ; 2       ;
; pdua:U1|MDR:u5|DATA_C[1]~119                       ; 2       ;
; pdua:U1|banco:u2|DPTR[1]~0                         ; 2       ;
; pdua:U1|banco:u2|A[7]~0                            ; 2       ;
; pdua:U1|MDR:u5|DATA_C[6]~102                       ; 2       ;
; pdua:U1|MDR:u5|DATA_C[6]~101                       ; 2       ;
; pdua:U1|ctrl:u1|Mux20~3                            ; 2       ;
; pdua:U1|ctrl:u1|Mux18~1                            ; 2       ;
; pdua:U1|ctrl:u1|Mux19~1                            ; 2       ;
; pdua:U1|ctrl:u1|Mux19~0                            ; 2       ;
; pdua:U1|banco:u2|ACC[5]~1                          ; 2       ;
; pdua:U1|ctrl:u1|uaddr~0                            ; 2       ;
; pdua:U1|ctrl:u1|Mux12~7                            ; 2       ;
; pdua:U1|ctrl:u1|Mux4~13                            ; 2       ;
; pdua:U1|ctrl:u1|Mux12~3                            ; 2       ;
; pdua:U1|ctrl:u1|Mux12~2                            ; 2       ;
; pdua:U1|ctrl:u1|Mux12~1                            ; 2       ;
; pdua:U1|MDR:u5|DATA_C[0]~81                        ; 2       ;
; pdua:U1|MDR:u5|DATA_C[4]~76                        ; 2       ;
; pdua:U1|MDR:u5|DATA_C[6]~73                        ; 2       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg3        ; 2       ;
; PM:U4|Control:BControl|Estado01                    ; 2       ;
; pdua:U1|ALU:u3|Mux0~2                              ; 2       ;
; pdua:U1|ALU:u3|Mux0~1                              ; 2       ;
; pdua:U1|ALU:u3|Mux0~0                              ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux0~2    ; 2       ;
; pdua:U1|banco:u2|Mux56~4                           ; 2       ;
; pdua:U1|banco:u2|Mux57~2                           ; 2       ;
; pdua:U1|banco:u2|TEMP[6]                           ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~3    ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~2    ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~1    ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~0    ; 2       ;
; pdua:U1|banco:u2|Mux58~2                           ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux1~2    ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux1~2    ; 2       ;
; pdua:U1|banco:u2|Mux59~2                           ; 2       ;
; pdua:U1|banco:u2|TEMP[4]                           ; 2       ;
; pdua:U1|ALU:u3|Mux5~1                              ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux0~2    ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux0~1    ; 2       ;
; pdua:U1|banco:u2|Mux61~2                           ; 2       ;
; pdua:U1|banco:u2|TEMP[2]                           ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux1~1    ; 2       ;
; pdua:U1|ctrl:u1|Mux15~17                           ; 2       ;
; pdua:U1|ctrl:u1|Mux18~0                            ; 2       ;
; pdua:U1|ctrl:u1|Mux15~9                            ; 2       ;
; pdua:U1|ctrl:u1|Mux15~8                            ; 2       ;
; pdua:U1|ctrl:u1|Mux3~1                             ; 2       ;
; pdua:U1|ctrl:u1|Mux4~1                             ; 2       ;
; pdua:U1|ctrl:u1|Mux2~2                             ; 2       ;
; pdua:U1|ctrl:u1|Mux2~1                             ; 2       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:0:BIT0:B0|Mux1~0    ; 2       ;
; pdua:U1|ctrl:u1|Mux6~8                             ; 2       ;
; pdua:U1|ctrl:u1|Mux6~4                             ; 2       ;
; pdua:U1|ctrl:u1|Mux6~2                             ; 2       ;
; pdua:U1|ctrl:u1|Mux6~1                             ; 2       ;
; int~input                                          ; 1       ;
; data_in2[7]~input                                  ; 1       ;
; data_in2[6]~input                                  ; 1       ;
; data_in2[5]~input                                  ; 1       ;
; data_in2[4]~input                                  ; 1       ;
; data_in2[3]~input                                  ; 1       ;
; data_in2[2]~input                                  ; 1       ;
; data_in2[1]~input                                  ; 1       ;
; data_in2[0]~input                                  ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg1~0      ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg2~0      ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg3~0      ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|Reg4~0      ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux0~3    ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~163                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~162                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~161                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~160                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~159                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~158                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~157                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~156                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~155                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~154                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~153                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~152                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~151                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~150                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~149                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~148                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~147                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~146                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~145                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~68                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~144                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~143                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~142                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~47                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~46                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~141                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~36                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~38                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~37                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~140                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~28                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~27                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~139                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~20                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~22                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~21                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~17                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~19                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~18                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~138                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~137                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~136                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~135                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~134                       ; 1       ;
; PM:U4|Control:BControl|comb~11                     ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|R~2       ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|R~3       ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux1~5    ; 1       ;
; pdua:U1|ctrl:u1|Mux15~22                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~21                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~20                           ; 1       ;
; pdua:U1|banco:u2|Mux63~8                           ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~40 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~39 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~38 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~37 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~36 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~35 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~34 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~33 ; 1       ;
; PM:U4|Control:BControl|comb~10                     ; 1       ;
; RAM:U3|Mux5~4                                      ; 1       ;
; RAM:U3|Mux5~3                                      ; 1       ;
; RAM:U3|Mux5~2                                      ; 1       ;
; RAM:U3|Mux5~1                                      ; 1       ;
; RAM:U3|Mux5~0                                      ; 1       ;
; RAM:U3|Mux6~4                                      ; 1       ;
; RAM:U3|Mux6~3                                      ; 1       ;
; RAM:U3|Mux6~2                                      ; 1       ;
; RAM:U3|Mux6~1                                      ; 1       ;
; RAM:U3|Mux6~0                                      ; 1       ;
; RAM:U3|Mux4~4                                      ; 1       ;
; RAM:U3|Mux4~3                                      ; 1       ;
; RAM:U3|Mux4~2                                      ; 1       ;
; RAM:U3|Mux4~1                                      ; 1       ;
; RAM:U3|Mux4~0                                      ; 1       ;
; RAM:U3|Mux0~4                                      ; 1       ;
; RAM:U3|Mux0~3                                      ; 1       ;
; RAM:U3|Mux0~2                                      ; 1       ;
; RAM:U3|Mux0~1                                      ; 1       ;
; RAM:U3|Mux0~0                                      ; 1       ;
; RAM:U3|Mux1~4                                      ; 1       ;
; RAM:U3|Mux1~3                                      ; 1       ;
; RAM:U3|Mux1~2                                      ; 1       ;
; RAM:U3|Mux1~1                                      ; 1       ;
; RAM:U3|Mux1~0                                      ; 1       ;
; RAM:U3|Mux3~4                                      ; 1       ;
; RAM:U3|Mux3~3                                      ; 1       ;
; RAM:U3|Mux3~2                                      ; 1       ;
; RAM:U3|Mux3~1                                      ; 1       ;
; RAM:U3|Mux3~0                                      ; 1       ;
; RAM:U3|Mux2~4                                      ; 1       ;
; RAM:U3|Mux2~3                                      ; 1       ;
; RAM:U3|Mux2~2                                      ; 1       ;
; RAM:U3|Mux2~1                                      ; 1       ;
; RAM:U3|Mux2~0                                      ; 1       ;
; pdua:U1|ALU:u3|Equal0~2                            ; 1       ;
; pdua:U1|ALU:u3|Equal0~1                            ; 1       ;
; pdua:U1|ALU:u3|Equal0~0                            ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux1~2    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux1~1    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux1~0    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux0~4    ; 1       ;
; pdua:U1|ctrl:u1|Mux1~1                             ; 1       ;
; pdua:U1|ctrl:u1|Mux1~0                             ; 1       ;
; pdua:U1|ctrl:u1|Mux14~9                            ; 1       ;
; pdua:U1|ctrl:u1|Mux14~8                            ; 1       ;
; RAM:U3|Mux7~4                                      ; 1       ;
; RAM:U3|Mux7~3                                      ; 1       ;
; RAM:U3|Mux7~2                                      ; 1       ;
; RAM:U3|Mux7~1                                      ; 1       ;
; RAM:U3|Mux7~0                                      ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|comb~2      ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|comb~1      ; 1       ;
; PM:U4|Control:BControl|comb~9                      ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~32 ; 1       ;
; pdua:U1|banco:u2|SP~1                              ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~131                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~130                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~129                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~128                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~127                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~125                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~124                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~123                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~122                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~121                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~120                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~118                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~117                       ; 1       ;
; pdua:U1|banco:u2|CTE1~1                            ; 1       ;
; pdua:U1|banco:u2|CTE1~0                            ; 1       ;
; pdua:U1|ctrl:u1|uaddr~11                           ; 1       ;
; pdua:U1|ctrl:u1|Add0~1                             ; 1       ;
; pdua:U1|ctrl:u1|uaddr~10                           ; 1       ;
; pdua:U1|ctrl:u1|uaddr~9                            ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~115                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~114                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~113                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~112                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~111                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[3]~110                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[2]~109                       ; 1       ;
; pdua:U1|ctrl:u1|uaddr[7]~8                         ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~107                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~106                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~105                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~104                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[7]~103                       ; 1       ;
; pdua:U1|ctrl:u1|uaddr[6]~7                         ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~100                       ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~99                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~98                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~97                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~96                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~95                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~94                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~93                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[6]~92                        ; 1       ;
; pdua:U1|ctrl:u1|uaddr~6                            ; 1       ;
; pdua:U1|MDR:u5|DATA_C[4]~90                        ; 1       ;
; pdua:U1|ctrl:u1|uaddr~5                            ; 1       ;
; pdua:U1|ctrl:u1|uaddr~4                            ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~88                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~87                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[1]~86                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~85                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~84                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[5]~83                        ; 1       ;
; pdua:U1|ctrl:u1|uaddr~2                            ; 1       ;
; pdua:U1|ctrl:u1|Mux22~1                            ; 1       ;
; pdua:U1|ctrl:u1|Mux22~0                            ; 1       ;
; pdua:U1|ctrl:u1|Mux0~2                             ; 1       ;
; pdua:U1|ALU:u3|Z                                   ; 1       ;
; pdua:U1|ctrl:u1|Mux0~1                             ; 1       ;
; pdua:U1|ALU:u3|C                                   ; 1       ;
; pdua:U1|ctrl:u1|Mux0~0                             ; 1       ;
; pdua:U1|ctrl:u1|Mux20~2                            ; 1       ;
; pdua:U1|ctrl:u1|Mux20~1                            ; 1       ;
; pdua:U1|ctrl:u1|Mux20~0                            ; 1       ;
; pdua:U1|ALU:u3|N                                   ; 1       ;
; pdua:U1|ALU:u3|P                                   ; 1       ;
; pdua:U1|ctrl:u1|Mux21~0                            ; 1       ;
; pdua:U1|ctrl:u1|Add0~0                             ; 1       ;
; pdua:U1|ctrl:u1|Mux19~10                           ; 1       ;
; pdua:U1|ctrl:u1|Mux19~9                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~8                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~7                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~6                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~5                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~4                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~3                            ; 1       ;
; pdua:U1|ctrl:u1|Mux19~2                            ; 1       ;
; pdua:U1|ctrl:u1|Mux10~4                            ; 1       ;
; pdua:U1|ctrl:u1|Mux4~14                            ; 1       ;
; pdua:U1|ctrl:u1|Mux10~3                            ; 1       ;
; pdua:U1|ctrl:u1|Mux10~2                            ; 1       ;
; pdua:U1|ctrl:u1|Mux10~1                            ; 1       ;
; pdua:U1|ctrl:u1|Mux10~0                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~10                           ; 1       ;
; pdua:U1|ctrl:u1|Mux13~9                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~8                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~7                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~6                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~5                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~4                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~3                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~2                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~1                            ; 1       ;
; pdua:U1|ctrl:u1|Mux13~0                            ; 1       ;
; pdua:U1|ctrl:u1|Mux12~5                            ; 1       ;
; pdua:U1|ctrl:u1|Mux12~4                            ; 1       ;
; pdua:U1|ctrl:u1|Mux12~0                            ; 1       ;
; pdua:U1|ctrl:u1|Mux11~1                            ; 1       ;
; pdua:U1|ctrl:u1|Mux11~0                            ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~80                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~79                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~78                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~77                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~75                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~74                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~72                        ; 1       ;
; pdua:U1|MDR:u5|DATA_C[0]~71                        ; 1       ;
; PM:U4|Control:BControl|comb~8                      ; 1       ;
; PM:U4|ContadorProceso:BContadorProceso|comb~0      ; 1       ;
; PM:U4|Control:BControl|comb~7                      ; 1       ;
; PM:U4|Control:BControl|comb~6                      ; 1       ;
; PM:U4|Control:BControl|comb~5                      ; 1       ;
; PM:U4|Control:BControl|comb~4                      ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|Mux0~1    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:7:BITN:BN|R~2       ; 1       ;
; pdua:U1|banco:u2|Mux56~3                           ; 1       ;
; pdua:U1|banco:u2|A[7]                              ; 1       ;
; pdua:U1|banco:u2|Mux56~2                           ; 1       ;
; pdua:U1|banco:u2|PC[7]                             ; 1       ;
; pdua:U1|banco:u2|SP[7]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[7]                           ; 1       ;
; pdua:U1|banco:u2|TEMP[7]                           ; 1       ;
; pdua:U1|ALU:u3|Mux1~0                              ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~6    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux0~2    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux0~1    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:6:BITN:BN|Mux0~0    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux1~1    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux1~0    ; 1       ;
; pdua:U1|banco:u2|Mux57~1                           ; 1       ;
; pdua:U1|banco:u2|A[6]                              ; 1       ;
; pdua:U1|banco:u2|Mux57~0                           ; 1       ;
; pdua:U1|banco:u2|PC[6]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[6]                           ; 1       ;
; pdua:U1|banco:u2|SP[6]                             ; 1       ;
; pdua:U1|ALU:u3|Mux2~0                              ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:5:BITN:BN|Mux0~4    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux1~3    ; 1       ;
; pdua:U1|banco:u2|Mux58~1                           ; 1       ;
; pdua:U1|banco:u2|A[5]                              ; 1       ;
; pdua:U1|banco:u2|Mux58~0                           ; 1       ;
; pdua:U1|banco:u2|PC[5]                             ; 1       ;
; pdua:U1|banco:u2|SP[5]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[5]                           ; 1       ;
; pdua:U1|banco:u2|TEMP[5]                           ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux1~0    ; 1       ;
; pdua:U1|ALU:u3|Mux3~0                              ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|R~2       ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~5    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~4    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~3    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~2    ; 1       ;
; pdua:U1|banco:u2|Mux59~1                           ; 1       ;
; pdua:U1|banco:u2|A[4]                              ; 1       ;
; pdua:U1|banco:u2|Mux59~0                           ; 1       ;
; pdua:U1|banco:u2|PC[4]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[4]                           ; 1       ;
; pdua:U1|banco:u2|SP[4]                             ; 1       ;
; pdua:U1|ALU:u3|Mux4~0                              ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~8    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~6    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~4    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~3    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~2    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:3:BITN:BN|Mux0~0    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux1~3    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux1~2    ; 1       ;
; pdua:U1|banco:u2|Mux60~2                           ; 1       ;
; pdua:U1|banco:u2|Mux60~1                           ; 1       ;
; pdua:U1|banco:u2|A[3]                              ; 1       ;
; pdua:U1|banco:u2|Mux60~0                           ; 1       ;
; pdua:U1|banco:u2|PC[3]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[3]                           ; 1       ;
; pdua:U1|banco:u2|SP[3]                             ; 1       ;
; pdua:U1|banco:u2|TEMP[3]                           ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:4:BITN:BN|Mux0~1    ; 1       ;
; pdua:U1|ALU:u3|Mux5~0                              ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux0~4    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux0~3    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:2:BITN:BN|Mux0~0    ; 1       ;
; pdua:U1|banco:u2|Mux61~1                           ; 1       ;
; pdua:U1|banco:u2|A[2]                              ; 1       ;
; pdua:U1|banco:u2|Mux61~0                           ; 1       ;
; pdua:U1|banco:u2|PC[2]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[2]                           ; 1       ;
; pdua:U1|banco:u2|SP[2]                             ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux1~2    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux1~0    ; 1       ;
; pdua:U1|ctrl:u1|Mux15~18                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~16                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~15                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~14                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~13                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~12                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~11                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~10                           ; 1       ;
; pdua:U1|ctrl:u1|Mux15~7                            ; 1       ;
; pdua:U1|ctrl:u1|Mux16~0                            ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:0:BIT0:B0|Mux0~1    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:0:BIT0:B0|Mux0~0    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux0~3    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux0~2    ; 1       ;
; pdua:U1|banco:u2|Mux62~4                           ; 1       ;
; pdua:U1|banco:u2|Mux62~3                           ; 1       ;
; pdua:U1|banco:u2|PC[1]                             ; 1       ;
; pdua:U1|banco:u2|DPTR[1]                           ; 1       ;
; pdua:U1|banco:u2|TEMP[1]                           ; 1       ;
; pdua:U1|banco:u2|Mux62~2                           ; 1       ;
; pdua:U1|banco:u2|Mux62~1                           ; 1       ;
; pdua:U1|banco:u2|A[1]                              ; 1       ;
; pdua:U1|banco:u2|SP[1]                             ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux0~1    ; 1       ;
; pdua:U1|ALU:u3|ALU_BIT:\Slices:1:BITN:BN|Mux0~0    ; 1       ;
; pdua:U1|banco:u2|Mux63~6                           ; 1       ;
; pdua:U1|banco:u2|Mux63~5                           ; 1       ;
; pdua:U1|banco:u2|DPTR[0]                           ; 1       ;
; pdua:U1|banco:u2|A[0]                              ; 1       ;
; pdua:U1|banco:u2|Mux63~4                           ; 1       ;
; pdua:U1|banco:u2|PC[0]                             ; 1       ;
; pdua:U1|banco:u2|SP[0]                             ; 1       ;
; pdua:U1|banco:u2|TEMP[0]                           ; 1       ;
; pdua:U1|ctrl:u1|Mux4~11                            ; 1       ;
; pdua:U1|ctrl:u1|Mux4~10                            ; 1       ;
; pdua:U1|ctrl:u1|Mux4~9                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~8                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~7                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~6                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~5                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~4                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~3                             ; 1       ;
; pdua:U1|ctrl:u1|Mux4~2                             ; 1       ;
; pdua:U1|ctrl:u1|Mux3~4                             ; 1       ;
; pdua:U1|ctrl:u1|Mux3~3                             ; 1       ;
; pdua:U1|ctrl:u1|Mux3~2                             ; 1       ;
; pdua:U1|ctrl:u1|Mux3~0                             ; 1       ;
; pdua:U1|ctrl:u1|Mux2~7                             ; 1       ;
; pdua:U1|ctrl:u1|Mux2~6                             ; 1       ;
; pdua:U1|ctrl:u1|Mux2~5                             ; 1       ;
; pdua:U1|ctrl:u1|Mux2~4                             ; 1       ;
; pdua:U1|ctrl:u1|Mux2~3                             ; 1       ;
; pdua:U1|ctrl:u1|Mux7~2                             ; 1       ;
; pdua:U1|ctrl:u1|Mux7~1                             ; 1       ;
; pdua:U1|ctrl:u1|Mux6~9                             ; 1       ;
; pdua:U1|ctrl:u1|Mux6~7                             ; 1       ;
; pdua:U1|ctrl:u1|Mux6~6                             ; 1       ;
; pdua:U1|ctrl:u1|Mux6~5                             ; 1       ;
; pdua:U1|ctrl:u1|Mux5~4                             ; 1       ;
; pdua:U1|ctrl:u1|Mux6~3                             ; 1       ;
; pdua:U1|ctrl:u1|Mux5~3                             ; 1       ;
; pdua:U1|ctrl:u1|Mux5~2                             ; 1       ;
; pdua:U1|ctrl:u1|Mux5~1                             ; 1       ;
; pdua:U1|ctrl:u1|Mux5~0                             ; 1       ;
; pdua:U1|ctrl:u1|Mux6~0                             ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~31 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[0]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~30 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[1]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~29 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[2]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~28 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[3]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~27 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[4]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~26 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[5]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~25 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[6]       ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~24 ; 1       ;
; PM:U4|Selector:BSelector|Selector_Sumador[7]       ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg8              ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~23 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~22 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~21 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~20 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~19 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~18 ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~17 ; 1       ;
; PM:U4|Control:BControl|comb~3                      ; 1       ;
; PM:U4|RegistroRespuesta:BRegistroRespuesta|comb~16 ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[0]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[1]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[2]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[3]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[4]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[5]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[6]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[7]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[8]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[9]                  ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[10]                 ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[11]                 ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[12]                 ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[13]                 ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[14]                 ; 1       ;
; PM:U4|Salida:BSalida|Respuesta[15]                 ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg1~1            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg2~2            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg2~1            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg3~2            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg3~1            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg4~2            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg4~1            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg5~2            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg5~1            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg6~2            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg6~1            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg7~2            ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg7~1            ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[0]~14             ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg1              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[1]~13             ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[1]~12             ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg2              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[2]~11             ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[2]~10             ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg3              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[3]~9              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[3]~8              ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg4              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[4]~7              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[4]~6              ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg5              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[5]~5              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[5]~4              ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg6              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[6]~3              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[6]~2              ; 1       ;
; PM:U4|RegistroCom2:BRegistroCom2|Reg7              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[7]~1              ; 1       ;
; PM:U4|Sumador:BSumador|Resultado[7]~0              ; 1       ;
+----------------------------------------------------+---------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 1,102 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 90 / 10,120 ( < 1 % )     ;
; C4 interconnects            ; 705 / 209,544 ( < 1 % )   ;
; Direct links                ; 182 / 342,891 ( < 1 % )   ;
; Global clocks               ; 10 / 20 ( 50 % )          ;
; Local interconnects         ; 364 / 119,088 ( < 1 % )   ;
; R24 interconnects           ; 73 / 9,963 ( < 1 % )      ;
; R4 interconnects            ; 664 / 289,782 ( < 1 % )   ;
+-----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.88) ; Number of LABs  (Total = 59) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 4                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 29                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.97) ; Number of LABs  (Total = 59) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.69) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 5                            ;
; 2                                            ; 4                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 3                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 9                            ;
; 17                                           ; 4                            ;
; 18                                           ; 7                            ;
; 19                                           ; 6                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.17) ; Number of LABs  (Total = 59) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 10                           ;
; 2                                               ; 8                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 2                            ;
; 10                                              ; 8                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.27) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 4                            ;
; 6                                            ; 5                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 4                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 4                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 3                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 36           ; 0            ; 36           ; 0            ; 0            ; 45        ; 36           ; 0            ; 45        ; 45        ; 0            ; 24           ; 0            ; 0            ; 29           ; 0            ; 24           ; 29           ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 9            ; 45           ; 9            ; 45           ; 45           ; 0         ; 9            ; 45           ; 0         ; 0         ; 45           ; 21           ; 45           ; 45           ; 16           ; 45           ; 21           ; 16           ; 45           ; 45           ; 45           ; 21           ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; bus_data_out[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; bus_data_out[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; leds[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in2[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in1[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; int                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                               ;
+--------------------------+------------------------------+-------------------+
; Source Clock(s)          ; Destination Clock(s)         ; Delay Added in ns ;
+--------------------------+------------------------------+-------------------+
; clk                      ; clk,pdua:U1|ctrl:u1|uaddr[0] ; 134.2             ;
; clk                      ; clk                          ; 101.4             ;
; pdua:U1|ctrl:u1|uaddr[0] ; pdua:U1|ctrl:u1|uaddr[0]     ; 30.5              ;
; clk,I/O                  ; clk                          ; 12.2              ;
; clk                      ; pdua:U1|ctrl:u1|uaddr[0]     ; 11.3              ;
+--------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                 ;
+-------------------------------------+-------------------------------------+-------------------+
; Source Register                     ; Destination Register                ; Delay Added in ns ;
+-------------------------------------+-------------------------------------+-------------------+
; pdua:U1|ctrl:u1|uaddr[0]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 4.086             ;
; pdua:U1|ctrl:u1|uaddr[7]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 3.735             ;
; pdua:U1|ctrl:u1|uaddr[4]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 3.735             ;
; pdua:U1|ctrl:u1|uaddr[3]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 3.735             ;
; pdua:U1|ctrl:u1|uaddr[2]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 3.735             ;
; pdua:U1|ctrl:u1|uaddr[6]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 3.735             ;
; pdua:U1|ctrl:u1|uaddr[1]            ; pdua:U1|MAR:u4|BUS_DIR[0]           ; 3.735             ;
; pdua:U1|ctrl:u1|uaddr[5]            ; pdua:U1|banco:u2|TEMP[3]            ; 3.072             ;
; pdua:U1|banco:u2|CTE1[0]            ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 2.047             ;
; pdua:U1|banco:u2|ACC[2]             ; pdua:U1|banco:u2|TEMP[3]            ; 1.791             ;
; pdua:U1|banco:u2|SP[1]              ; pdua:U1|banco:u2|TEMP[3]            ; 1.697             ;
; pdua:U1|banco:u2|A[1]               ; pdua:U1|banco:u2|TEMP[3]            ; 1.697             ;
; pdua:U1|banco:u2|TEMP[1]            ; pdua:U1|banco:u2|TEMP[3]            ; 1.640             ;
; pdua:U1|banco:u2|DPTR[1]            ; pdua:U1|banco:u2|TEMP[3]            ; 1.640             ;
; pdua:U1|banco:u2|PC[1]              ; pdua:U1|banco:u2|TEMP[3]            ; 1.640             ;
; pdua:U1|banco:u2|ACC[1]             ; pdua:U1|banco:u2|TEMP[3]            ; 1.640             ;
; pdua:U1|banco:u2|DPTR[5]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.596             ;
; pdua:U1|banco:u2|SP[5]              ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.596             ;
; pdua:U1|banco:u2|PC[5]              ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.596             ;
; pdua:U1|banco:u2|A[5]               ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.596             ;
; pdua:U1|banco:u2|TEMP[3]            ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; 1.527             ;
; pdua:U1|banco:u2|SP[3]              ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; 1.527             ;
; pdua:U1|banco:u2|DPTR[3]            ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; 1.527             ;
; pdua:U1|banco:u2|PC[3]              ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; 1.527             ;
; pdua:U1|banco:u2|A[3]               ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; 1.527             ;
; pdua:U1|banco:u2|ACC[3]             ; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; 1.527             ;
; pdua:U1|banco:u2|DPTR[7]            ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 1.519             ;
; pdua:U1|banco:u2|SP[7]              ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 1.519             ;
; pdua:U1|banco:u2|PC[7]              ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 1.519             ;
; pdua:U1|banco:u2|A[7]               ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 1.519             ;
; pdua:U1|banco:u2|TEMP[0]            ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; 1.475             ;
; pdua:U1|banco:u2|SP[0]              ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; 1.475             ;
; pdua:U1|banco:u2|PC[0]              ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; 1.475             ;
; pdua:U1|banco:u2|A[0]               ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; 1.475             ;
; pdua:U1|banco:u2|DPTR[0]            ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; 1.475             ;
; pdua:U1|banco:u2|ACC[0]             ; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; 1.475             ;
; pdua:U1|banco:u2|TEMP[5]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.448             ;
; pdua:U1|banco:u2|TEMP[7]            ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 1.409             ;
; pdua:U1|banco:u2|SP[2]              ; pdua:U1|banco:u2|TEMP[3]            ; 1.360             ;
; pdua:U1|banco:u2|DPTR[2]            ; pdua:U1|banco:u2|TEMP[3]            ; 1.360             ;
; pdua:U1|banco:u2|PC[2]              ; pdua:U1|banco:u2|TEMP[3]            ; 1.360             ;
; pdua:U1|banco:u2|A[2]               ; pdua:U1|banco:u2|TEMP[3]            ; 1.360             ;
; pdua:U1|banco:u2|TEMP[4]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.356             ;
; pdua:U1|banco:u2|SP[4]              ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.356             ;
; pdua:U1|banco:u2|DPTR[4]            ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.356             ;
; pdua:U1|banco:u2|PC[4]              ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.356             ;
; pdua:U1|banco:u2|A[4]               ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.356             ;
; pdua:U1|banco:u2|ACC[4]             ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.356             ;
; pdua:U1|banco:u2|ACC[5]             ; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; 1.294             ;
; pdua:U1|banco:u2|TEMP[2]            ; pdua:U1|banco:u2|TEMP[3]            ; 1.262             ;
; pdua:U1|MDR:u5|DATA_EX_out[1]$latch ; RAM:U3|mem[7][1]                    ; 1.165             ;
; pdua:U1|MDR:u5|DATA_EX_out[3]$latch ; RAM:U3|mem[7][3]                    ; 1.118             ;
; pdua:U1|banco:u2|ACC[7]             ; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; 1.098             ;
; pdua:U1|MAR:u4|BUS_DIR[2]           ; RAM:U3|data_out[2]$latch            ; 1.018             ;
; pdua:U1|MDR:u5|DATA_EX_out[0]$latch ; RAM:U3|mem[1][0]                    ; 0.986             ;
; pdua:U1|MDR:u5|DATA_EX_out[0]_69    ; RAM:U3|mem[7][1]                    ; 0.984             ;
; pdua:U1|banco:u2|SP[6]              ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; 0.983             ;
; pdua:U1|banco:u2|DPTR[6]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; 0.983             ;
; pdua:U1|banco:u2|PC[6]              ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; 0.983             ;
; pdua:U1|banco:u2|A[6]               ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; 0.983             ;
; pdua:U1|banco:u2|TEMP[6]            ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; 0.971             ;
; pdua:U1|banco:u2|ACC[6]             ; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; 0.971             ;
; pdua:U1|MDR:u5|DATA_EX_out[6]$latch ; RAM:U3|mem[7][6]                    ; 0.898             ;
; pdua:U1|MDR:u5|DATA_EX_out[4]$latch ; RAM:U3|mem[7][4]                    ; 0.896             ;
; pdua:U1|MDR:u5|DATA_EX_out[5]$latch ; RAM:U3|mem[2][5]                    ; 0.895             ;
; pdua:U1|MDR:u5|DATA_EX_out[2]$latch ; RAM:U3|mem[2][2]                    ; 0.894             ;
; pdua:U1|MDR:u5|DATA_EX_out[7]$latch ; RAM:U3|mem[7][7]                    ; 0.837             ;
; pdua:U1|MAR:u4|BUS_DIR[7]           ; RAM:U3|data_out[0]$latch            ; 0.807             ;
; pdua:U1|ALU:u3|P                    ; pdua:U1|ctrl:u1|uaddr[1]            ; 0.743             ;
; pdua:U1|ALU:u3|N                    ; pdua:U1|ctrl:u1|uaddr[1]            ; 0.743             ;
; pdua:U1|ALU:u3|C                    ; pdua:U1|ctrl:u1|uaddr[1]            ; 0.661             ;
; int                                 ; pdua:U1|ctrl:u1|uaddr[1]            ; 0.661             ;
; rst_n                               ; pdua:U1|ctrl:u1|uaddr[7]            ; 0.620             ;
; pdua:U1|ALU:u3|Z                    ; pdua:U1|ctrl:u1|uaddr[1]            ; 0.599             ;
; pdua:U1|MAR:u4|BUS_DIR[0]           ; RAM:U3|data_out[2]$latch            ; 0.560             ;
; pdua:U1|MAR:u4|BUS_DIR[1]           ; RAM:U3|data_out[1]$latch            ; 0.344             ;
; RAM:U3|mem[1][2]                    ; RAM:U3|data_out[2]$latch            ; 0.184             ;
; RAM:U3|mem[2][2]                    ; RAM:U3|data_out[2]$latch            ; 0.184             ;
; RAM:U3|mem[0][2]                    ; RAM:U3|data_out[2]$latch            ; 0.184             ;
; RAM:U3|mem[3][2]                    ; RAM:U3|data_out[2]$latch            ; 0.184             ;
; RAM:U3|mem[2][1]                    ; RAM:U3|data_out[1]$latch            ; 0.161             ;
; RAM:U3|mem[0][1]                    ; RAM:U3|data_out[1]$latch            ; 0.161             ;
; RAM:U3|mem[1][1]                    ; RAM:U3|data_out[1]$latch            ; 0.140             ;
; RAM:U3|mem[3][1]                    ; RAM:U3|data_out[1]$latch            ; 0.140             ;
; RAM:U3|mem[1][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.112             ;
; RAM:U3|mem[2][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.112             ;
; RAM:U3|mem[0][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.112             ;
; RAM:U3|mem[3][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.112             ;
; RAM:U3|mem[1][4]                    ; RAM:U3|data_out[4]$latch            ; 0.100             ;
; RAM:U3|mem[2][4]                    ; RAM:U3|data_out[4]$latch            ; 0.100             ;
; RAM:U3|mem[0][4]                    ; RAM:U3|data_out[4]$latch            ; 0.100             ;
; RAM:U3|mem[3][4]                    ; RAM:U3|data_out[4]$latch            ; 0.100             ;
; RAM:U3|mem[5][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.094             ;
; RAM:U3|mem[6][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.094             ;
; RAM:U3|mem[4][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.094             ;
; RAM:U3|mem[7][6]                    ; pdua:U1|banco:u2|TEMP[6]            ; 0.094             ;
; RAM:U3|mem[5][1]                    ; RAM:U3|data_out[1]$latch            ; 0.093             ;
; RAM:U3|mem[6][1]                    ; RAM:U3|data_out[1]$latch            ; 0.093             ;
; RAM:U3|mem[4][1]                    ; RAM:U3|data_out[1]$latch            ; 0.093             ;
; RAM:U3|mem[7][1]                    ; RAM:U3|data_out[1]$latch            ; 0.093             ;
+-------------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "sistema_qsim"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 9 pins of 45 total pins
    Info (169086): Pin bus_data_out[0] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[1] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[2] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[3] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[4] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[5] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[6] not assigned to an exact location on the device
    Info (169086): Pin bus_data_out[7] not assigned to an exact location on the device
    Info (169086): Pin int not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 82 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sistema_qsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|u1|Mux16~0  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pdua:U1|ctrl:u1|uaddr[1]
        Info (176357): Destination node pdua:U1|ctrl:u1|uaddr[4]
        Info (176357): Destination node pdua:U1|ctrl:u1|uaddr[6]
        Info (176357): Destination node pdua:U1|ctrl:u1|uaddr[7]
        Info (176357): Destination node pdua:U1|ctrl:u1|uaddr[3]
        Info (176357): Destination node pdua:U1|ctrl:u1|uaddr[2]
        Info (176357): Destination node pdua:U1|MAR:u4|BUS_DIR[1]
        Info (176357): Destination node pdua:U1|MAR:u4|BUS_DIR[2]
        Info (176357): Destination node pdua:U1|MAR:u4|BUS_DIR[0]
        Info (176357): Destination node pdua:U1|MAR:u4|BUS_DIR[7]
Info (176353): Automatically promoted node pdua:U1|ctrl:u1|Mux16~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[5]~82
        Info (176357): Destination node RAM:U3|Mux10~0
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[7]~133
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[5]~134
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[2]~135
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[0]~136
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[4]~137
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_C[3]~138
        Info (176357): Destination node pdua:U1|MDR:u5|DATA_EX_out[0]_69
        Info (176357): Destination node RAM:U3|data_out[0]_1016
Info (176353): Automatically promoted node RAM:U3|Mux10~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node RAM:U3|Mux10~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 9 (unused VREF, 2.5V VCCIO, 1 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 16 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  54 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file D:/VHDL/output_files/sistema_qsim.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5409 megabytes
    Info: Processing ended: Thu Nov 22 10:23:31 2018
    Info: Elapsed time: 00:00:52
    Info: Total CPU time (on all processors): 00:00:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/VHDL/output_files/sistema_qsim.fit.smsg.


