 1
一、 計畫中、英文摘要及關鍵詞 
中文摘要： 
關鍵字：靜態任意存取記憶體，矽編譯器，漏電流，讀取穩定度，漏電功率消耗 
在本研究計畫中我們針對靜態任意存取記憶體電路的漏電流與穩定度的進行探討，並設計一個
可自動產生低漏電流與高讀取穩定度之靜態任意存取記憶體電路佈局的編譯器。在低漏電流靜態任意
存取記憶體電路設計上我們考量各種減少漏電流方法及其對電路效能之影響進而設計出一個低漏電功
率消耗電路架構。此外我們也設計一個高讀取穩定度之靜態任意存取記憶體電路。在靜態任意存取記
憶體編譯器設計中，我們使用具有低漏電功率消耗電路架構之 SRAM cell 設計一個可自動產生 SRAM
佈局圖之矽編譯器。在我們的研究中將包含低漏電流功率消耗靜態任意存取記憶體電路架構、高讀取
穩定度靜態任意存取記憶體電路架構、漏電流功率消耗估算器、編譯器及細胞元庫之研發。 
 
英文摘要： 
Keywords: SRAM, silicon compiler, leakage current, read stability, leakage power consumption. 
In this proposal we study the leakage current and read stability problems in SRAM cell, and then 
develop a silicon compiler that can automatically generate the SRAM layout for low leakage current or high 
read stability consideration. In designing the new low leakage SRAM cell, we evaluate all the methods of 
reducing leakage power consumption for the SRAM and find the best structure having the properties of low 
leakage current. Besides, we design a SRAM cell for high read stability. In the design of silicon compiler, we 
develop a leakage-power-driven SRAM compiler that can automatically generate SRAM layouts according 
the input SRAM description. This project includes the designs of SRAM circuits with the property of low 
leakage power and high read stability, and a SRAM layout compiler and its cell library. 
 
 
 
二、成果報告內容 
(一)、前言 
快取記憶體(Cache memory)或靜態任意存取記憶體(Static random access memory, SRAM)佔有約
50%之面積[1]，因此在高效能微處理器中，靜態任意存取記憶體是主要的功率消耗來源。隨著嵌入微
處理器普遍被應用於攜帶式電子產品中，如何設計低功率靜態任意存取記憶體電路以降低微處理器之
功率消耗，延長電池使用時間成為不可忽略視之課題。此外隨著積體電路技術之進步，電晶體元件越
來越小，目前高效能靜態任意存取記憶體電路，漏電流已經成為靜態功率消耗的主要來源[2]，在操作
模式(Active mode)的功率消秏超過 40%是由漏電流所造成的[3]。此外 Intel 的研究報告[4]也指出，當製
程進展至 65 nm 時，漏電流功率消耗將不可忽視，而當在 45nm 製程時，漏電流功率消耗將超越動態
電流功率消耗。因此研究如何有效減少靜態任意存取記憶體電路之功率消耗，有效的控制電路中之漏
電流成為一個重要之課題。 
另一方面隨著積體電路所使用電壓之下降，電晶體之臨界電壓(Threshold voltage)Vt值跟著下降，
邏輯0與1之間電位差也變小，因而易造成靜態任意存取記憶體資料讀取穩定度(Read stability)之問題。
而記憶體資料讀取穩定度與電路中漏電流是有關聯性，因此在研究如何減輕靜態任意存取記憶體之漏
電流的時，資料讀取穩定度的探討也是不可忽略之課題。 
 3
當電路進行寫入動作時，RD 信號將會保持低電壓準位，電晶體N5 關閉，而WL 信號同為低電
壓準位，使電晶體P1 與P2 導通。假若我們現在要將0 寫入到V(Q)儲存點，首先BL 進行放電
(Discharged)而BLB 進行預充電(Precharged)的動作，如此一來，V(Q)儲存點就會經由BL 做放電動作，
使得V(Q)儲存點的電位就被放電至低電壓準位，然後V(QB)會被寫入為1，且使N3導通，隨後WL 信號
為高電壓準位使得P1 及P2 截止，完成寫入0 的動作；反之如果我們現在要將1 寫入到V(Q)儲存點，
首先BL 進行預充電而BLB 進行放電的動作，此時V(Q)儲存點的電位為VDD 電壓，完成寫入1 的動
作。 
當電路進行讀取動作時，RD 信號將會保持高電位，電晶體N5 開啟，而WL 信號同為低電壓準
位，使電晶體P1 與P2 導通。假若現在V(Q)儲存點為0，我們想要讀取V(Q)儲存點0 的狀態，首先先
將BL 和BLB 預充電至高電壓準位，然後WL 信號為低電壓準位使得P1 與P2 導通，同時RD 信號為
高電壓準位使得N5 導通。此時BL 原本為高電壓準位的值，會經由N3 及N5 放電到低電壓準位，隨
後WL 信號為高電壓準位使得P1 及P2 截止，RD 信號為低電壓準位使得N5 截止，完成讀取之動作。 
 
(三)、高讀取穩定度SRAM cell電路架構[6] 
圖二是本研究所提出的新型單一條位元線 7T SRAM Cell 具有高讀取穩定度之特性，它是屬於只
使用一條位元線所設計的 SRAM Cell。隨著晶片上電晶體數的增多，SRAM Cell 所佔的比例也會更大，
當隨著面積逐漸加大的情況下，位元線也隨之愈拉愈長，電路中的電容負載也就跟著加大，而功率消
耗也會逐漸的變多。本論文提出在單一條位元線的情況下，節省掉很多以往 SRAM Cells 使用兩條位
元線的功率消耗。本論文所提出的架構由於在讀取與寫入是由電路中不同的路徑所控制，所以在讀取
時可以有很高的穩定度，而且讀取與寫入的動作也可以與傳統 6T SRAM Cell 的功能相同。在下面將詳
細說明本論文所提之 SRAM Cell 的讀取與寫入的操作原理。 
         
WL
BL
RD
VQ VQB
P1 P2
N1 N2
N3
N4
N5
VDD
 
圖二、高讀取穩定度 SRAM cell 電路架構 
 
 
圖二裡使用一條位元線 (BL) 以及一條字元線 (WL) ，此架構的寫入部份由電晶體 P1、P2、N1、
N2、N3 所組成之資料儲存電路，主要作為資料的寫入及資料儲存的作用，相較於上一節的上拉電路由
 5
為預充電路的訊號，讓位元線BL進行預充的動作，Clk在低電位時，BL 是被預充電到高電位，而Clk
在高電位時，則進入動作狀態。WL是控制寫入資料的訊號，RD是控制讀取的訊號，VQ為儲存點，VQB
則是VQ的反向關係，BL為讀取的訊號，可從波形看到是與原理相符的動作方式。 
(四)、References 
[1] C. Molina, C. Aliagas, M. Gonzalea, and J. Tubella, “Non redundant data cache,” in Proc. Int. Symp. Low 
Power Electron. Des., 2003, pp. 274-277. 
[2] S. A. Tawfik and V. Kursun, “Low Power and Robust 7T Dual-Vt SRAM Circuit,” Proceedings of the 
IEEE International Symposium on Circuits and Systems, pp.1452-1455, May 2008. 
[3] Z. Liu and V. Kursun, “Characterization of a Novel Nine Transistor SRAM cell,” IEEE Transactions on 
Very Large Scale Integration (VLSI) System, Vol. 16, No. 4, pp. 488-492, Apr. 2008. 
[4] B. Doyle, R. Arghavani, D. Barlage, S. Datta, M. Doczy, J. Kavalieros, A. Murthy, and R. Chau, 
“Transistor Elements for 30nm Physical Gate Lengths and Beyond,” Intel Technology Journal, Vol. 6, 
Issue 2, May 2002, pp. 42-54. 
[5] Tzyy-Kuen Tien*, and Rong-Feng Cai, “A Low Leakage SRAM Cell Using SBT Device,” International 
Symposium on Nano Science and Technology, pp. 175-176 , 2009. 
[6] 田子坤、陳順智、朱嘉昇, ”低功率高讀取穩定度 SRAM Cell 設計,”  2010 ISC 第四屆智慧型系統
工程應用研討會, pp. B2-4. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
