---------------------------------------
	Yousef Otacilio
	441714
---------------------------------------

	O artigo proposta faz uma comparação entre o Verilog DHL e o VHDL, citando suas diferenças e
a as vantangens um um possui sobre o outro, conta um pouco a histora destas linguagens, e tambem conta 
com depoimento de usuarios de ambas linguangens contando suas experiencias com as mesmas. Porem o autor com base
na experiencia de Jeff echtenkamp, que fez seu projeto em Verilog gastou menos tempo que seus colegas que fizeram
o mesmo projeto em VHDL, o autro tambem diz que a escolha do mercado e o Verilog, e que existem mais ferramentas
sendo produzidas para o verilog, o verilog tambem tem mais tipos de hardware definidos como o wire(fio).
	O VHDL tem sua função mais academica, po isto o verilog e mais utilizado na industria, o VHDL foi desenvolvida
pelo Departamento de Defesa dos EUA apenas para desenvolver linguagem de modelagem para a documentação de projetos, 
a linguagem nunca foi destinada a ser usada para fazer o projeto realde hardware digital.
	Concluindo, no artigo compara as duas linguagens, e o Verilog DHL sai como "vencedor", pois este tem mais recursos
alem de ser masi facil de utilizar.