INST:    1100 0001 0000 0001 lbi r1, 1
ARCH:    REG: 1 VALUE: 0x0001 ***DIFF***
VERILOG: REG: 0 VALUE: 0x0000
INST:    1100 0010 0000 0010 lbi r2, 2
ARCH:    REG: 2 VALUE: 0x0002 ***DIFF***
VERILOG: REG: 0 VALUE: 0x0000
INST:    1101 1001 0100 1100 add r3, r1, r2
ARCH:    REG: 3 VALUE: 0x0003 ***DIFF***
VERILOG: REG: 0 VALUE: 0x0000
INST:    0000 0000 0000 0000 halt
FAIL: 3 differences
