本章主要阐述数字电路中设计中时序逻辑电路的设计。

# 时序逻辑电路理论基础

组合逻辑电路的稳态输出只与当前的输入有关。而时序逻辑电路的稳态输出不仅取决于当前的输入，还与前一刻输入形成的状态有关。也就是说，时序逻辑电路具有储存元件来存储信息，而组合逻辑电路则没有。时序逻辑电路可以构筑为有限状态机或者是某些形式的电脑内存。绝大部分现实中的数字集成电路，都是时序逻辑电路以及组合逻辑电路的组合。

