1. Arquitetura do MOS 6507
A MOS 6507 é uma variação da MOS 6502, mas:

* Tem um barramento de endereço de 13 bits (8 KB de espaço de memória).
* Suporta um subconjunto das instruções da 6502 (embora seja quase idêntica).
* No Atari 2600, acessa apenas 4 KB diretamente, com espelhamentos para bancos adicionais.



# Tabela Completa de Instruções do MOS 6502

## **Carregamento e Armazenamento**
| Opcode | Instrução | Mnemônico   | Endereçamento          | Bytes | Ciclos |
|--------|-----------|-------------|-------------------------|-------|--------|
| A9     | LDA       | Immediate   | #Operando               | 2     | 2      |
| A5     | LDA       | Zero Page   | Endereço Zero Page      | 2     | 3      |
| B5     | LDA       | Zero Page,X | Endereço Zero Page + X  | 2     | 4      |
| AD     | LDA       | Absolute    | Endereço Absoluto       | 3     | 4      |
| BD     | LDA       | Absolute,X  | Endereço Absoluto + X   | 3     | 4 (+1) |
| B9     | LDA       | Absolute,Y  | Endereço Absoluto + Y   | 3     | 4 (+1) |
| A1     | LDA       | Indirect,X  | (Endereço,X) Indireto   | 2     | 6      |
| B1     | LDA       | Indirect,Y  | (Endereço),Y Indireto   | 2     | 5 (+1) |
| 85     | STA       | Zero Page   | Endereço Zero Page      | 2     | 3      |
| 95     | STA       | Zero Page,X | Endereço Zero Page + X  | 2     | 4      |
| 8D     | STA       | Absolute    | Endereço Absoluto       | 3     | 4      |
| 9D     | STA       | Absolute,X  | Endereço Absoluto + X   | 3     | 5      |
| 99     | STA       | Absolute,Y  | Endereço Absoluto + Y   | 3     | 5      |
| 81     | STA       | Indirect,X  | (Endereço,X) Indireto   | 2     | 6      |
| 91     | STA       | Indirect,Y  | (Endereço),Y Indireto   | 2     | 6      |

---

## **Transferências de Registrador**
| Opcode | Instrução | Mnemônico | Endereçamento         | Bytes | Ciclos |
|--------|-----------|-----------|------------------------|-------|--------|
| 8A     | TXA       | Implied   | Transfer X → A         | 1     | 2      |
| 98     | TYA       | Implied   | Transfer Y → A         | 1     | 2      |
| 9A     | TXS       | Implied   | Transfer X → SP        | 1     | 2      |
| A8     | TAY       | Implied   | Transfer A → Y         | 1     | 2      |
| AA     | TAX       | Implied   | Transfer A → X         | 1     | 2      |

---

## **Increments e Decrements**
| Opcode | Instrução | Mnemônico | Endereçamento         | Bytes | Ciclos |
|--------|-----------|-----------|------------------------|-------|--------|
| E6     | INC       | Zero Page | Incrementa memória     | 2     | 5      |
| F6     | INC       | Zero Page,X | Incrementa memória   | 2     | 6      |
| EE     | INC       | Absolute  | Incrementa memória     | 3     | 6      |
| FE     | INC       | Absolute,X | Incrementa memória    | 3     | 7      |
| E8     | INX       | Implied   | Incrementa X           | 1     | 2      |
| C8     | INY       | Implied   | Incrementa Y           | 1     | 2      |
| CA     | DEX       | Implied   | Decrementa X           | 1     | 2      |
| 88     | DEY       | Implied   | Decrementa Y           | 1     | 2      |

---

## **Controle do Processador**
| Opcode | Instrução | Mnemônico | Endereçamento         | Bytes | Ciclos |
|--------|-----------|-----------|------------------------|-------|--------|
| 00     | BRK       | Implied   | Interrupção forçada     | 1     | 7      |
| 18     | CLC       | Implied   | Clear Carry Flag       | 1     | 2      |
| D8     | CLD       | Implied   | Clear Decimal Flag     | 1     | 2      |
| 58     | CLI       | Implied   | Clear Interrupt Flag   | 1     | 2      |
| B8     | CLV       | Implied   | Clear Overflow Flag    | 1     | 2      |
| 38     | SEC       | Implied   | Set Carry Flag         | 1     | 2      |
| F8     | SED       | Implied   | Set Decimal Flag       | 1     | 2      |
| 78     | SEI       | Implied   | Set Interrupt Flag     | 1     | 2      |

---

**Nota:** Para detalhes adicionais ou instruções específicas, solicite implementação individual!

