本项目的附件资源文件树如下

```
submit目录结构    
|-- bit 
|   |-- sram_funct.bit               # sram接口功能测试bit流文件
|   |-- axi_perf.bit                 # axi接口性能测试bit流文件
|-- src
|   |-- myCPU
|       |-- controller             
|           |-- aludec.v             #ALU控制信号译码
|           |-- controller.v         #控制器顶层文件
|           |-- maindec.v            #控制信号译码
|       |-- datapath               
|           |-- datapath.v           #数据通路模块
|           |-- hazard.v             #冒险模块
|       |-- utils     
|           |-- adder.v              #加法器模块
|           |-- alu.v                #ALU
|           |-- control_signal_define.vh #自定义控制信号宏定义
|           |-- defines2.vh              #原实验资料包提供的宏定义
|           |-- div.v                    #原实验资料包提供的除法器
|           |-- exception_type.v         #例外类型判断
|           |-- flopenr.v                #（使能、复位）暂存器
|           |-- flopenr_pc.v             #（使能、复位）pc暂存器
|           |-- flopenrc.v               #（使能、复位、清空）暂存器
|           |-- flopr.v                  #（复位）暂存器
|           |-- floprc.v                 #（复位、清空）暂存器
|           |-- hilo_reg.v               #HILO寄存器
|           |-- instdec.v                #原实验资料包提供的指令ASCII译码文件
|           |-- memload_filter.v         #读数据选择及数据扩展模块
|           |-- memwrite_extend.v        #写数据扩展模块
|           |-- memwrite_filter.v        #写数据选择模块
|           |-- mmu.v                    #原实验资料包提供的地址转换模块
|           |-- mul.v                    #乘法器
|           |-- mux2.v                   #二选一选择器
|           |-- mux3.v                   #三选一选择器
|           |-- mux4.v                   #四选一选择器
|           |-- mux6.v                   #六选一选择器
|           |-- regfile.v                #原实验资料包提供的寄存器堆
|           |-- signext.v                #符号扩展模块
|           |-- sl2.v                    #移位模块
|       |-- cache.v                  #cache顶层文件
|       |-- cp0_reg.v                #CP0寄存器模块
|       |-- cpu_axi_interface.v      #龙芯提供的类sram-axi转换桥
|       |-- d_cache.v                #原实验资料包提供的写透cache
|       |-- d_cache_wb.v             #写回cache
|       |-- d_cache_wb_2.v           #二路组相联写回cache
|       |-- d_cache_wb_4_LRU.v       #LRU替换策略下的四路组相联写回cache
|       |-- d_sram2sramlike.v        #数据sram接口转类sram接口
|       |-- i_cache.v                #原实验资料包提供的直接映射cache
|       |-- i_sram2sramlike.v        #指令sram接口转类sram接口
|       |-- mips.v                   #CPU软核顶层文件
|       |-- mycpu_top.v              #CPU顶层文件
|-- score.xls                        # 性能测试得分


1 directory, 43 files
```
