parasitic feedback technique to enhance the circuit 
bandwidth of the Electro-Absorption/Mach-Zehnder 
optical modulator driver with high voltage swing 
driving capability. The modulator consists of a 
series-shunt inductor peaking pre-driver stage and a 
multi-cascode post-driver stage. The post-driver 
stage integrates the proposed inductive intrinsic 
parasitic feedback network, the inter-stage series 
inductor peaking scheme and the auxiliary source de-
generation structure. The chip is fabricated in 0.13-
&micro；m mixed-signal 1P8M standard CMOS process 
with die size of 900×800-&micro；m2. The operation 
data rate of this design is measured up to 20-Gb/s 
with 3.7 VPP S.E. output amplitude swing, driving 50-
Ω resistive load with input signal less than 250mV. 
The measured rise/fall time of output electrical eye 
diagram is less than 20ps and the total power 
consumption is 0.9W with 1.2/4.0V dual supplies. 
In task (B), we propose multiplexer- flip-flops 
(MUXFFs) to be a high-throughput and low-cost 
solution for serial link transm- itters. We also 
propose multiplexer-latches (MUX-Latches) that 
possess the logic funct- ion of combinational 
circuits and storing capacity of sequential circuits. 
Adopting the pipeline with MUX-FFs, which are 
composed of cascaded latches and MUX-Latches, many 
latch gates for sequencing can be removed. Analysis 
and simulation results show that an 8-to-1 serializer 
in the pipeline topology with MUX-FFs reduces 52% 
gate-count compared to that in the traditional 
pipeline topology. To verify the functions of the 
proposed design, two chips are implemented with the 
proposed 4-to-1 MUX-FF and 8-to-1 serializer with 
MUX-FFs in 90 nm CMOS technology. The measured 
results show that the MUX-FF and the proposed 
serializer with MUX-FFs are almost bit error free 
(with BER<10-12), operating at up to 6 Gbits/s and 12 
Gbit/s, respectively. 
 
英文關鍵詞： Laser/Modulator Driver, Electro- Absorption 
Modulator, Mach-Zehnder Modu- lator, Low gate-count, 
 1
行政院國家科學委員會補助專題研究計畫期末報告
 
 
計畫名稱：高速網路介面晶片設計(I)  
 
計畫編號：NSC 100-2221-E-007 -089 
執行期限：100 年 8 月 1 日至 101 年 10 月 31 日 
計畫主持人：吳仁銘副教授
 
國立清華大學電機工程學系
 
 
 
 
一、中文摘要
 
    本計畫主要探討的方向為高速交換機
晶片之設計與實作，此計畫本年度的主要的
研究內容包含以下兩項：(A) 電制吸收光/
馬赫曾德爾（EA/MZ）調變器驅動器內建本
質寄生迴授網路；(B) 全新低閘級數量管線
拓譜的多工器-正反器之應用於串列傳輸。 
在本次期末報告中，針對(A) 我們 
提出了一個電感式本質寄生迴授科技，以高
電壓擺幅驅動能力，來提升電制吸收光/馬
赫曾德爾光調變器的電路頻寬。調變器包含
了串並電感峰值提升的前驅動級和一個多
疊接後集驅動級。後驅動急整合了被提出的
電感式本質寄生迴授網路，中級串接電感峰
化電路和輔助源衰退電路架構。這個晶片使
用混合訊號的0.13-微米互補式金氧場效電
晶體製程，晶片面積為900×800微米平方。
這個設計的操作資料速度式被量測在高達
20 Gb/s 3.7VPP S.E. 輸出振幅擺動，驅動
50歐姆的電阻負載和輸入訊號少於250毫
伏特。輸出眼圖量測的上升/下降時間少於
20皮秒而且所有的功率效號是0.9瓦特在
1.2/4.0伏特的雙電壓供應下。 
針對(B) ，我們提出的多工器－正反器
(MUXFFs)是被設計在高傳輸和低成本的結
果，為了串列傳輸器的應用。我們也提出多
工器－栓鎖器(MUX-Latches)，擁有邏輯功
能的組合電路和串列電路的儲存能力。採用
多工器－正反器的管線，由串聯的栓鎖器和
多工器－栓鎖器，許多串列用的栓鎖器閘級
可已被移除。分析和模擬的結果顯示出8對1
的串化器在管線拓樸使用多工器－正反器
減少了52%閘級數量，與傳統的管線拓樸相
比。為了驗證被提出設計的功能，有兩顆晶
片被實現出來，分別用4對1多工器－正反器
和8對1串化器的多工器－正反器，使用的
90-奈米互補式金氧場效電晶體製程。量測
的結果顯示出多工器－正反器和被提出的
串化器的多工器－正反器幾乎是無位元錯
誤（位元錯誤率＜10-12）分別操作在高達6 
Gb/s和12 Gb/s。 
 
二、英文摘要 
This project conducts research on 
presenting the chip design and implem- 
entation of high speed switching fabrics 
applications. Our major tasks include the 
foll- owings, (A) A 20 Gb/s CMOS EA/MZ 
Modulator Driver with Intrinsic Parasitic 
Feedback Network. (B) A Novel Low 
Gate-Count Pipeline Topology With 
Multi- plexer-Flip-Flops for Serial Link.   
In task (A), we present an inductive 
intrinsic parasitic feedback technique to 
enhance the circuit bandwidth of the 
Electro-Absorption/Mach-Zehnder optical 
modulator driver with high voltage swing 
driving capability. The modulator consists 
of a series-shunt inductor peaking 
pre-driver stage and a multi-cascode 
post-driver stage. The post-driver stage 
integrates the proposed inductive intrinsic 
parasitic feedback network, the 
inter-stage series inductor peaking 
scheme and the auxiliary source 
de-generation structure. The chip is 
fabricated in 0.13-µm mixed-signal 1P8M 
 3
 
四、方法討論 
(A) 電制吸收光/馬赫曾德爾（EA/MZ） 
典型的光吸收調變器驅動電路如圖二（a）
所示。電制吸收模組的本質匹配被設計在 50
歐姆並且驅動器要提供超過 2-VPP S.E.振福。
分佈反饋式（DFB）雷射是被偏壓在外部調
整電流源並且輸出光學強度由（DFB）雷射
是被輪流由大量的光吸收，當應用電場在光
學模組上。大多數的光學模組式由化合物矽
鍺或砷化鎵科技，由於固有較高的截止頻率
和高驅動電流的能力。在這個架構，被提出
的設計可以達成相同地電路成效如昂貴的
III-V 族化合物製程，並且使用標準的 0.13-
微米互補式金氧場效電晶體製成由（1）電感
式本質寄生迴授科技（2）內部疊接級串聯電
感峰化（3）輔助源衰退電路架構來克服頻寬
限制，使用低成本的金氧場效電晶體製成
[1]。 
提出的調變器驅動架構如圖二（b）所示。
輸入的前級驅動級有內建的自偏壓網路，50Ω
的終端。後級驅動級有晶片內後端被動式終
端與外部寬頻平行的偏壓-T 型網路來最佳化
RF 匹配來匹配特型並且後端終端來幫助吸
收反射訊號，由於晶片包裝後所產生阻抗的
非連續性效應。 
 
 
圖三： 前級驅動電路 
 
圖四：並-串電感提升的小信號模型 
 
 
圖五：差動電感提升架構模擬頻寬 
 
並-串電感的峰值前級驅動電路的設計如圖三
所示。電路的等效簡化小信號模型，如圖四
所示。CGS2 代表輸入的負載電容的影響下一
級。並串電感峰值提升技術是採用在前級驅
動電路設計為了擴展頻寬。電感 LS 倒入了
capacitive-splitting 技術來消除寄生電容 CDS
和 CGS 的效果。在（RL - LP）的網路將補償
電容負載 CGS 的下一級前級驅動級，而
(RL-LP-LS）的網路將補償 MOSFET 的內在寄
生源級電容 CDS 來提高頻寬的內在元件[2]。
圖五是模擬前級驅動設計的頻寬在不同的組
合下的電感峰值網路。並聯電感峰值網路
(RL-LP)和串聯電感峰值網路(RL-LS)的表現出
類似的結果對擴展頻寬。電感並-串組成的峰
值網路(RL-LP-LS)被選擇以達到更好的增益
的平坦度和頻寬提升和 LS /LP 比例的最佳化
以減少輸出抖動 [2]。 
 5
兩個栓鎖器所建造出來的，分別由時脈訊號
和反向的時脈訊號所控制的。然後只有數據
被取樣在時脈訊號下降觸發傳到輸出端。 
 
 
圖八：（a）電路圖（b）時間圖 
 
我們提出的多工器-栓鎖器是由一個多工器和
一個額外的儲存迴路連接一個共模的電流尾
所建造的[5]。一個多工器栓鎖器結合儲存功
能的一個栓鎖器進進到多工器中。如圖16展
現出電路圖，控制的訊號和多工器-栓鎖器的
架構圖。如圖八（a），多工器-栓鎖器的電
流開關像是一個傳統架構，只有M1-M2，
M3-M4,或M5-M6其中一組可以被選擇來承
載所有的電流。多工器-栓鎖器的操作可被分
為四個步驟：傳遞IN0，保持IN0，傳遞IN1
和保持IN1。三個控制訊號CLK，P0和P1被
採用來保持和選取訊號，如圖八（b）所示。
如同一個栓鎖器，IN0或IN1，將會通過多工
器-栓鎖器來輸出，當P0或P1為邏輯1。多工
器-栓鎖器表現像是多工器在半個時脈周期並
且保持住資料訊號再另外半個時脈周期，如
同一個串接的多工器和一個栓鎖器。換句話
說，多工器-栓鎖器能夠取代多工器和一個接
替的栓鎖器。時脈訊號的頻率是兩倍於P0和
P1的頻率。一般的50%工作周期的時脈訊號
被用來保持邏輯水平，當是賣訊號為邏輯０。
除了CLK訊號以外，兩個25%工作周期的脈
衝訊號P0和P1被提供來個別的選擇兩個輸
入訊號IN0和IN1。 
 
 
圖九：傳統的 8 對 1 串化器的電路圖 
 
 
圖十：被提出 8 對 1 串化器的電路圖 
 
 
如果我們增加閘級數量的估計，我們可以得
到傳統拓樸架構面積的估計，和被提出的 8
對 1 串化器的拓樸架構，如圖九和十所示。
被提出的拓樸和傳統拓樸面積的估算比例是
50：92，這表示 46%面積可以被節省。第二，
功率消耗估計近似於閘級數量，因為多工器
－栓鎖器式被設計在相同的驅動電流。模擬
結果顯示出功率消耗包含了我們設計出的串
化器，時脈訊號電路和緩衝器節省了35.3%，
與傳統的8對1串化器在相同的驅動力量下。
第三，由於所有的元件在傳統和被提出的串
化器是被設計在相同驅動力量，所以她們的
資料速度和位元錯誤率 BER 的效能相同。 
 
 
 7
於3.5VPP 包含150微伏和偽隨機二進制27-1
的輸入資料序列。量測到電路板層模組驅動
輸出振幅在10.3（Gb/s）的資料速度也被展
示在圖十四（b）。S.E.輸出擺幅可以達到4VPP
在350微伏的輸入擺幅和飽和在4.1VPP，當輸
入擺幅超過450微伏。 
 
實作（B）: 
 
   
（a）晶片顯微照相（b）量測出的眼圖在6Gb/s 
圖十五： 4對1的多工器-正反器 
 
    為了驗證出4對1 多工器-正反器的功能
和被提出8對1串化器使用多工器-正反器，這
兩個晶片被實現在晶片-1，包含有4對1的多
工器-正反器和兩個時脈除頻器和兩個CPGs。
如圖十五所示，這個晶片-1的顯微照相。晶
片-1的尺寸包含有外接的接腳。多工器-正反
器和時脈訊號的電路分別地占有了0.1和
0.105。晶片-1的整個功率的消耗是在170微
瓦，包含輸出的緩衝器。4對1的多工器-正反
器能夠操作在高達6（Gb/s），含有6（GHz）
的時脈訊號，和四個1.5（Gb/s）的偽隨機二
進制串列資料訊號輸入。晶片-1量測出的眼
圖在6（Gb/s），如圖十五（b）所示，由安
捷倫的示波器DSO80404B所螢幕拍照。由於
串化器的傳遞路徑的不平衡，抖動是被傳遞
路徑所決定，並且有兩個值。量測出峰對峰
值抖動為10（皮秒）/14（皮秒）。 
 
（a）晶片顯微照相
 
量測出的眼圖在（b）10 Gb/s（c）12 Gb/s 
圖十六： 8對1的串化器使用多工器-正反器 
 
晶片-2包含了整個的電路，組合成一個被提
出的8對1的串化器含有多工器-正反器，而且
時脈訊號的電路如同晶片-1。圖十六：（a）
展示出晶片-2的晶片顯微照相。晶片-2的尺寸
包含接腳是在0.812X0.825（mm2）。串化器
的核心面積和時脈訊號電路分別為0.12和
0.06（mm2）。整個時脈訊號電路的面積是
小於晶片-1，由於晶片-2佈局設計是比晶片-1
更佳的精簡。晶片-2的功率消耗是在308微瓦，
包含輸出緩衝器。圖十六：（b）（c）展示
出在10（Gb/s）和12（Gb/s）的眼圖，由安
捷倫是波器DCA-J 86110C的螢幕截圖。晶片
-2可以操作速度高達12（Gb/s），使用6（GHz）
時脈訊號的輸入和8組偽隨機二位元串列輸
入在10（Gb/s）和12（Gb/s）的速度下。我
們所設計電路的位元錯誤率都在低於串列連
結傳輸的需求。圖十六：（c）展現出的眼圖，
結合了晶片損失，測試版，傳輸線和各個元
件之間互相干擾的結果。 
 
 
 9
八、計畫成果自評 
(A)論文發表 
[J1] Min-Sheng Kao, Yu-Hao Hsu, Fan-Ta Chen,  
and Jen-Ming Wu, “ A 20-Gb/s CMOS EA/MZ 
Modulator Driver with Intrinsic Cgd Feedback 
Network,  “Submitted to IEEE Trans. on VLSI. 
[J2] Wei-Yu Tsai, Ching-Te Chiu, Jen-Ming Wu, 
Shawn S.H. Hsu, Yar-Sun Hsu, “A Novel Low 
Gate-Count Pipeline Topology with 
Multiplexer-Flip-Flops for Serial Link,” IEEE 
Trans. on Circuits and Systems I: Regular 
paper, vol. 59, no. 11, pp. Nov. 2012 
[J3] M. S. Kao, J. M. Wu, C. H. Lin, Fanta Chen, C. 
T. Chiu, and S. H. Hsu, “ A 10Gb/s CML I/O 
Circuit for Backplane Interconnect in 0.18µm 
CMOS Technology,” IEEE Transaction on VLSI 
Systems, pp. 688-696, May 2009. 
[J4] Y. H. Hsu, M. H. Lu, P. L. Yang, Fanta Chen, Y. 
H. Li, M. S. Kao, C. H. Lin, C. T. Chiu, J. M. Wu, 
S. H. Hsu, and YarSun Hsu, “A Quarter-rate 
2.56/3.2Gbps 16/20:1 SERDES Interface in 
0.18µm CMOS Technology,” International 
Journal of Electrical Engineering (IJEE), pp. 
39-49, February 2009. 
 
(B)國際研討會 
[C1]. Wei-Yu Tsai; Ching-Te Chiu; Jen-Ming Wu; 
Shuo-Hung Hsu; Yar-Sun Hsu, “A novel 
MUX-FF circuit for low power and high 
speed serial link interfaces,” IEEE ISCAS 
2010. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
[C2]. Yu-Hao Hsu; Yang-Syu Lin; Ching-Te Chiu; 
Jen-Ming Wu; Shuo-Hung Hsu; Fan-Ta 
Chen; Min-Sheng Kao; YarSun Hsu,” A 
32Gbps low propagation delay 4×4 switch 
IC for feedback-based system in 0.13µm 
CMOS technology,’ IEEE ISCAS 2010. 
[C3]. Chih-Hsing Lin; Yung-Chang Chang; 
Wen-Chih Huang; Wei-Chih Lai; Ching-Te 
Chiu; Jen-Ming Wu; Shuo-Hung Hsu; 
Chun-Ming Huang; Chih-Chyau Yang; 
Shih-Lun Chen, “A packet-based emulating 
platform with serializer/deserializer interface 
for heterogeneous IP verification,” IEEE 
ISCAS 2010. 
 
(C)國外專利 
[P1]M.S. Kao, J.M. Wu and Y.-H. Hsu, 
“Broadband High Output Current Output 
Stage” US Patent No: US 8098-099-B2, 
Jan. 17, 2012. 
[P2]M.S. Kao, Y.H. Hsu, and J. M. Wu, “Output 
Stage with Active Back-Termination”, US 
patent No.:US 7863-929-B1, Jan. 04, 2011 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 11
設計之 IC 或 IP 做整合。 
推廣及運用的價值 
現在市面上使用串列傳輸介面的規格日漸成熟也成為一個必
然發展的趨勢。其中包括了 PC 產業，主機板產業，光通訊產業 種
種都證明了串列傳輸的重要性及取代現在系統中大部分的並列傳
輸的現況。所以任何在這三個領域中的應用都不是問題，相當具有
市場的潛力。 
 
※ 1.每項研發成果請填寫一式二份，一份隨成果報告送繳本會，一份送 貴單位研發
成果推廣單位（如技術移轉中心）。 
※ 2.本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
※ 3.本表若不敷使用，請自行影印使用。 
 
 2
報告內容應包括下列各項： 
一、 經過 
本次出國主要目的有二: 
 
1. 參加 14th IEEE Int'l Conf. on High Performance Computing and Communications 
(HPCC-2012), UK (from 6/23 - 6/27/2012) 並發表論文。 
 
2.  拜訪在德國柏林的著名研究單位: Fraunhofer Heinrich Hertz Institute (HHI) from 6/27 
-6/30/2012 
 
今年的 IEEE HPCC 舉辦地點在英國利物浦, 。  
 
IEEE HPCC 並不是一個很大型的國際研討會，今年共接受約 300 篇論文，過去兩年的錄取
率約 19% - 21%共有左右，今年的錄取率據大會表示約在 25% 左右。大會議程主要分成 4
個主軸，6 個 parallel sessions。另有 keynotes, workshops, tutorials。 
 
議程的 12 個 sub-sessions 包括: 
•  Parallel Computing 
•  Distributed Systems and Applications  
•  Grid, Cluster and Cloud Computing  
•  Wireless Networks  
•  Multicore Systems  
•  Embedded Systems  
•  GPU, Scientific and Engineering Computing  
•  GPU Computing  
•  Autonomic, Reliability, Fault-tolerance and Scheduling  
•  Performance Evaluation and Measurement  
•  Distributed Systems and Applications  
•  Wireless Communications 
•  Parallel and Distributed Systems and Applications  
•  Trust, Security and Privacy, GPU Computing 
•  Network Protocols and Algorithms, Cloud and P2P Computing 
•  High-Performance Scientific and Engineering Computing 
 
 
我主要都參加 DSP 及通訊相關的 sessions，作了許多筆記，回來可以和實驗室的學生分
享。我的 paper 是在 6/26 下午 4pm – 6pm, 有 2 個人提問題. 
 
二、 心得 
1. HPCC 會議與國外學者的互動。 
除了台灣去參加會議的相關領域的學者, 會議期間也遇到許多國際上相關領域的友
人，在晚宴時遇到來自 University of Oslo 的 Prof. Josef Noll，他也是挪威的國家通訊技
術委員會的主席，歐盟計畫的 reviewer，我們同桌共進晚餐，交換很多關於未來通訊技
術 beyond 4G 的看法，相談甚歡，成了好友 。 
 
2. HPCC 會議之後，我轉往德國柏林，拜訪著名研究單位: Fraunhofer Heinrich Hertz Institute 
(HHI) ，主要目的在於促進彼此的了解，並討論共同合作進行研究的可能性，進而共同
合作提計畫書進行歐盟計畫提案。 相關與會的人員包括 Benjamin Schubert, Jian Luo, 
 4
至研發處計畫管理組並將核銷單據送至研發處核章。 
100年度專題研究計畫研究成果彙整表 
計畫主持人：吳仁銘 計畫編號：100-2221-E-007-089- 
計畫名稱：高速網路介面晶片設計(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 3 3 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 2 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 50%  
博士生 2 2 60%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 2 2 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：■已獲得 □申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
(1) 學術成就: 此計畫本年度的主要的研究內容包含以下兩項：(A) 電制吸收光/馬赫曾
德爾（EA/MZ）調變器驅動器內建本質寄生迴授網路 (專利已獲得, 期刊論文審查中)；(B) 
全新低閘級數量管線拓譜的多工器-正反器之應用於串列傳輸(國際研討會及期刊論文已
發表)。 
 
(2) 技術創新:針對(A) 我們 
提出了一個電感式本質寄生迴授科技，以高電壓擺幅驅動能力，來提升電制吸收光/馬赫
曾德爾光調變器的電路頻寬。調變器包含了串並電感峰值提升的前驅動級和一個多疊接後
集驅動級。後驅動急整合了被提出的電感式本質寄生迴授網路，中級串接電感峰化電路和
輔助源衰退電路架構。這個晶片使用混合訊號的 0.13-微米互補式金氧場效電晶體製程，
晶片面積為 900×800 微米平方。這個設計的操作資料速度式被量測在高達 20 Gb/s 3.7VPP 
S.E. 輸出振幅擺動，驅動 50 歐姆的電阻負載和輸入訊號少於 250 毫伏特。輸出眼圖量測
的上升/下降時間少於20皮秒而且所有的功率效號是0.9瓦特在1.2/4.0伏特的雙電壓供
應下。針對(B) ，我們提出的多工器－正反器(MUXFFs)是被設計在高傳輸和低成本的結
果，為了串列傳輸器的應用。我們也提出多工器－栓鎖器(MUX-Latches)，擁有邏輯功能
的組合電路和串列電路的儲存能力。採用多工器－正反器的管線，由串聯的栓鎖器和多工
器－栓鎖器，許多串列用的栓鎖器閘級可已被移除。分析和模擬的結果顯示出 8對 1的串
化器在管線拓樸使用多工器－正反器減少了 52%閘級數量，與傳統的管線拓樸相比。為了
