Fitter report for top
Fri Jul 17 17:52:42 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 17 17:52:42 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; top                                             ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,181 / 18,752 ( 12 % )                         ;
;     Total combinational functions  ; 2,035 / 18,752 ( 11 % )                         ;
;     Dedicated logic registers      ; 761 / 18,752 ( 4 % )                            ;
; Total registers                    ; 803                                             ;
; Total pins                         ; 81 / 315 ( 26 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 24     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                 ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                            ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[0]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[1]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[2]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[3]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[4]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[5]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[6]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[7]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[8]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[9]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[10]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                               ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[11]      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                               ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_bank[0]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                   ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_bank[1]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                   ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                   ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[0]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[0]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                             ;                  ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[1]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[1]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                             ;                  ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[2]~_Duplicate_1  ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[2]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                             ;                  ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                   ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[3]        ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                             ;                  ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[0]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[0]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[0]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[1]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[1]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[1]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[2]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[2]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[2]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[3]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[3]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[3]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[4]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[4]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[4]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[5]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[5]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[5]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[6]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[6]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[6]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[7]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                  ; DATAIN           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[7]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|m_data[7]~_Duplicate_1 ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_1        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_1 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_1 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_2        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_2 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_2 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_3        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_3 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_3 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_4        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_4 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_4 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_5        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_5 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_5 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_6        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_6 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_6 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_7        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_7 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                  ; OE               ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_7 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8        ; REGOUT           ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[0]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[1]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[2]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[3]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[4]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[5]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[6]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                  ; COMBOUT          ;                       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_data[7]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                  ; COMBOUT          ;                       ;
+----------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                             ;
+-----------------------------+-------------------------------------+--------------+-----------------+---------------+----------------------------+
; Name                        ; Ignored Entity                      ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------------------+--------------+-----------------+---------------+----------------------------+
; Location                    ;                                     ;              ; AUD_ADCDAT      ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_ADCLRCK     ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_BCLK        ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_DACDAT      ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_DACLRCK     ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; AUD_XCK         ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                                     ;              ; CLOCK_24[0]     ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; CLOCK_24[1]     ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; CLOCK_27[0]     ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; CLOCK_27[1]     ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; EXT_CLOCK       ; PIN_M21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[0]      ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[10]     ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[11]     ; PIN_T12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[12]     ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[13]     ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[14]     ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[15]     ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[16]     ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[17]     ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[18]     ; PIN_U14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[19]     ; PIN_V14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[1]      ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[20]     ; PIN_U13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[21]     ; PIN_R13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[2]      ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[3]      ; PIN_R15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[4]      ; PIN_T15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[5]      ; PIN_U15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[6]      ; PIN_V15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[7]      ; PIN_W15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[8]      ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_ADDR[9]      ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[0]        ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[1]        ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[2]        ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[3]        ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[4]        ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[5]        ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[6]        ; PIN_AB19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_DQ[7]        ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_OE_N         ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_RST_N        ; PIN_W14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; FL_WE_N         ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[0]       ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[10]      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[11]      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[12]      ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[13]      ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[14]      ; PIN_A20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[15]      ; PIN_B20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[16]      ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[17]      ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[18]      ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[19]      ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[1]       ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[20]      ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[21]      ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[22]      ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[23]      ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[24]      ; PIN_G21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[25]      ; PIN_G22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[26]      ; PIN_J21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[27]      ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[28]      ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[29]      ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[2]       ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[30]      ; PIN_J19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[31]      ; PIN_J20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[32]      ; PIN_J18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[33]      ; PIN_K20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[34]      ; PIN_L19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[35]      ; PIN_L18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[3]       ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[4]       ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[5]       ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[6]       ; PIN_A16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[7]       ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[8]       ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_0[9]       ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[0]       ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[10]      ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[11]      ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[12]      ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[13]      ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[14]      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[15]      ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[16]      ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[17]      ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[18]      ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[19]      ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[1]       ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[20]      ; PIN_E20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[21]      ; PIN_F20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[22]      ; PIN_E19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[23]      ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[24]      ; PIN_G20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[25]      ; PIN_G18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[26]      ; PIN_G17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[27]      ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[28]      ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[29]      ; PIN_H18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[2]       ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[30]      ; PIN_N22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[31]      ; PIN_N21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[32]      ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[33]      ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[34]      ; PIN_P17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[35]      ; PIN_P18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[3]       ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[4]       ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[5]       ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[6]       ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[7]       ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[8]       ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; GPIO_1[9]       ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                                     ;              ; I2C_SCLK        ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; I2C_SDAT        ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[0]         ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[1]         ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[2]         ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[3]         ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[4]         ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[5]         ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[6]         ; PIN_Y22       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDG[7]         ; PIN_Y21       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[0]         ; PIN_R20       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[1]         ; PIN_R19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[2]         ; PIN_U19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[3]         ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[4]         ; PIN_T18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[5]         ; PIN_V19       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[6]         ; PIN_Y18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[7]         ; PIN_U18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[8]         ; PIN_R18       ; QSF Assignment             ;
; Location                    ;                                     ;              ; LEDR[9]         ; PIN_R17       ; QSF Assignment             ;
; Location                    ;                                     ;              ; PS2_CLK         ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                                     ;              ; PS2_DAT         ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[0]    ; PIN_AA3       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[10]   ; PIN_R11       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[11]   ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[12]   ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[13]   ; PIN_U10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[14]   ; PIN_R10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[15]   ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[16]   ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[17]   ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[1]    ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[2]    ; PIN_AA4       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[3]    ; PIN_AB4       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[4]    ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[5]    ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[6]    ; PIN_AA11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[7]    ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[8]    ; PIN_V11       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_ADDR[9]    ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_CE_N       ; PIN_AB5       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[0]      ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[10]     ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[11]     ; PIN_U9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[12]     ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[13]     ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[14]     ; PIN_V8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[15]     ; PIN_U8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[1]      ; PIN_AB6       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[2]      ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[3]      ; PIN_AB7       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[4]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[5]      ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[6]      ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[7]      ; PIN_AB9       ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[8]      ; PIN_Y9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_DQ[9]      ; PIN_W9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_LB_N       ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_OE_N       ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_UB_N       ; PIN_W7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; SRAM_WE_N       ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                                     ;              ; TCK             ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TCS             ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TDI             ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; TDO             ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; UART_RXD        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                                     ;              ; UART_TXD        ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_B[0]        ; PIN_A9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_B[1]        ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_B[2]        ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_B[3]        ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_G[0]        ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_G[1]        ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_G[2]        ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_G[3]        ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_HS          ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_R[0]        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_R[1]        ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_R[2]        ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_R[3]        ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                                     ;              ; VGA_VS          ; PIN_B11       ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; AUD_ADCDAT      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; AUD_ADCLRCK     ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; AUD_BCLK        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; AUD_DACDAT      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; AUD_DACLRCK     ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; AUD_XCK         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; CLOCK_24[0]     ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; CLOCK_24[1]     ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; CLOCK_27[1]     ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; EXT_CLOCK       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[0]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[10]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[11]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[12]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[13]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[14]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[15]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[16]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[17]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[18]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[19]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[1]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[20]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[21]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[22]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[23]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[24]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[25]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[26]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[27]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[28]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[29]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[2]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[30]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[31]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[32]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[33]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[34]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[35]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[3]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[4]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[5]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[6]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[7]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[8]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_0[9]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[0]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[10]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[11]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[12]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[13]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[14]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[15]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[16]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[17]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[18]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[19]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[1]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[20]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[21]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[22]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[23]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[24]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[25]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[26]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[27]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[28]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[29]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[2]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[30]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[31]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[32]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[33]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[34]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[35]      ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[3]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[4]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[5]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[6]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[7]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[8]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; GPIO_1[9]       ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; I2C_SCLK        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; I2C_SDAT        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[0]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[1]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[2]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[3]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[4]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[5]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[6]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDG[7]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[0]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[1]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[2]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[3]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[4]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[5]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[6]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[7]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[8]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; LEDR[9]         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; PS2_CLK         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; PS2_DAT         ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; TCK             ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; TCS             ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; TDI             ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; TDO             ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; UART_RXD        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; UART_TXD        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_B[0]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_B[1]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_B[2]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_B[3]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_G[0]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_G[1]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_G[2]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_G[3]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_HS          ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_R[0]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_R[1]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_R[2]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_R[3]        ; LVTTL         ; QSF Assignment             ;
; I/O Standard                ;                                     ;              ; VGA_VS          ; LVTTL         ; QSF Assignment             ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[0]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[10]     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[11]     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[12]     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[13]     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[14]     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[15]     ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[1]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[2]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[3]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[4]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[5]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[6]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[7]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[8]      ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_system_new_sdram_controller_0 ;              ; za_data[9]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[10]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[11]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[12]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[13]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[14]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[15]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[8]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_data[9]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_dqm[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Register        ; sdram_system_new_sdram_controller_0 ;              ; m_dqm[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[0]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[10]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[11]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[12]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[13]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[14]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[15]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[1]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[2]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[3]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[4]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[5]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[6]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[7]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[8]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_system_new_sdram_controller_0 ;              ; m_data[9]       ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------------------------+--------------+-----------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2885 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2885 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2879    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/oliver/Projects/FPGA_Projects/CPU/hardware/output_files/top.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,181 / 18,752 ( 12 % ) ;
;     -- Combinational with no register       ; 1420                    ;
;     -- Register only                        ; 146                     ;
;     -- Combinational with a register        ; 615                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1198                    ;
;     -- 3 input functions                    ; 450                     ;
;     -- <=2 input functions                  ; 387                     ;
;     -- Register only                        ; 146                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1720                    ;
;     -- arithmetic mode                      ; 315                     ;
;                                             ;                         ;
; Total registers*                            ; 803 / 19,649 ( 4 % )    ;
;     -- Dedicated logic registers            ; 761 / 18,752 ( 4 % )    ;
;     -- I/O registers                        ; 42 / 897 ( 5 % )        ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 154 / 1,172 ( 13 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 81 / 315 ( 26 % )       ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 9% / 9% / 10%           ;
; Maximum fan-out                             ; 594                     ;
; Highest non-global fan-out                  ; 436                     ;
; Total fan-out                               ; 9660                    ;
; Average fan-out                             ; 3.25                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2181 / 18752 ( 12 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1420                  ; 0                              ;
;     -- Register only                        ; 146                   ; 0                              ;
;     -- Combinational with a register        ; 615                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1198                  ; 0                              ;
;     -- 3 input functions                    ; 450                   ; 0                              ;
;     -- <=2 input functions                  ; 387                   ; 0                              ;
;     -- Register only                        ; 146                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1720                  ; 0                              ;
;     -- arithmetic mode                      ; 315                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 803                   ; 0                              ;
;     -- Dedicated logic registers            ; 761 / 18752 ( 4 % )   ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 42                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 154 / 1172 ( 13 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 81                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 2 / 20 ( 10 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 202                   ; 1                              ;
;     -- Registered Input Connections         ; 183                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 202                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 9666                  ; 205                            ;
;     -- Registered Connections               ; 3511                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 203                            ;
;     -- hard_block:auto_generated_inst       ; 203                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 15                    ; 1                              ;
;     -- Output Ports                         ; 50                    ; 1                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 436                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; T21   ; 6        ; 50           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                 ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|always5~2       ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8 ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 36 ( 17 % )  ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+----------------------------------+---------------------------------------------------------------------------+
; Name                             ; sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|pll ;
+----------------------------------+---------------------------------------------------------------------------+
; SDC pin name                     ; up_clocks_0|DE_Clock_Generator_System|pll                                 ;
; PLL mode                         ; Normal                                                                    ;
; Compensate clock                 ; clock1                                                                    ;
; Compensated input/output pins    ; --                                                                        ;
; Self reset on gated loss of lock ; Off                                                                       ;
; Gate lock counter                ; --                                                                        ;
; Input frequency 0                ; 50.0 MHz                                                                  ;
; Input frequency 1                ; --                                                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                                                  ;
; Nominal VCO frequency            ; 750.2 MHz                                                                 ;
; VCO post scale K counter         ; --                                                                        ;
; VCO multiply                     ; --                                                                        ;
; VCO divide                       ; --                                                                        ;
; Freq min lock                    ; 33.33 MHz                                                                 ;
; Freq max lock                    ; 66.67 MHz                                                                 ;
; M VCO Tap                        ; 2                                                                         ;
; M Initial                        ; 3                                                                         ;
; M value                          ; 15                                                                        ;
; N value                          ; 1                                                                         ;
; Preserve PLL counter order       ; Off                                                                       ;
; PLL location                     ; PLL_1                                                                     ;
; Inclk0 signal                    ; CLOCK_50                                                                  ;
; Inclk1 signal                    ; --                                                                        ;
; Inclk0 signal type               ; Dedicated Pin                                                             ;
; Inclk1 signal type               ; --                                                                        ;
+----------------------------------+---------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------+
; sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 1       ; 0       ; up_clocks_0|DE_Clock_Generator_System|pll|clk[1] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                                                                                                      ; 2181 (1558) ; 761 (526)                 ; 42 (42)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 81   ; 0            ; 1420 (1031)  ; 146 (89)          ; 615 (438)        ; |top                                                                                                                                                                        ; work         ;
;    |numericaldisplay:display|                                                                                             ; 217 (87)    ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (19)     ; 13 (13)           ; 55 (47)          ; |top|numericaldisplay:display                                                                                                                                               ; work         ;
;       |lpm_divide:divider|                                                                                                ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 8 (0)            ; |top|numericaldisplay:display|lpm_divide:divider                                                                                                                            ; work         ;
;          |lpm_divide_b0j:auto_generated|                                                                                  ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 8 (0)            ; |top|numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated                                                                                              ; work         ;
;             |sign_div_unsign_hoi:divider|                                                                                 ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (0)      ; 0 (0)             ; 8 (0)            ; |top|numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider                                                                  ; work         ;
;                |alt_u_div_i2f:divider|                                                                                    ; 110 (110)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 8 (8)            ; |top|numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider                                            ; work         ;
;       |seven_segment_display:disp0|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|numericaldisplay:display|seven_segment_display:disp0                                                                                                                   ; work         ;
;       |seven_segment_display:disp1|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|numericaldisplay:display|seven_segment_display:disp1                                                                                                                   ; work         ;
;       |seven_segment_display:disp2|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|numericaldisplay:display|seven_segment_display:disp2                                                                                                                   ; work         ;
;       |seven_segment_display:disp3|                                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|numericaldisplay:display|seven_segment_display:disp3                                                                                                                   ; work         ;
;    |rom:program_rom|                                                                                                      ; 125 (125)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 0 (0)             ; 0 (0)            ; |top|rom:program_rom                                                                                                                                                        ; work         ;
;    |sdram_system_new_sdram_controller_0:sdram_controller|                                                                 ; 282 (212)   ; 167 (101)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (108)    ; 44 (12)           ; 123 (92)         ; |top|sdram_system_new_sdram_controller_0:sdram_controller                                                                                                                   ; work         ;
;       |sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module| ; 73 (73)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 32 (32)           ; 34 (34)          ; |top|sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module ; work         ;
;    |sdram_system_up_clocks_0:up_clocks_0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sdram_system_up_clocks_0:up_clocks_0                                                                                                                                   ; work         ;
;       |altpll:DE_Clock_Generator_System|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System                                                                                                  ; work         ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[9]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[11]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[12]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[13]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[14]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[15]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                              ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                              ;                   ;         ;
; KEY[2]                                                                                                                                                                                   ;                   ;         ;
; KEY[3]                                                                                                                                                                                   ;                   ;         ;
; SW[0]                                                                                                                                                                                    ;                   ;         ;
; SW[1]                                                                                                                                                                                    ;                   ;         ;
; SW[2]                                                                                                                                                                                    ;                   ;         ;
; SW[3]                                                                                                                                                                                    ;                   ;         ;
; SW[4]                                                                                                                                                                                    ;                   ;         ;
; SW[5]                                                                                                                                                                                    ;                   ;         ;
; SW[6]                                                                                                                                                                                    ;                   ;         ;
; SW[7]                                                                                                                                                                                    ;                   ;         ;
; SW[8]                                                                                                                                                                                    ;                   ;         ;
; SW[9]                                                                                                                                                                                    ;                   ;         ;
; KEY[1]                                                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                                                   ;                   ;         ;
;      - ram_read_complete                                                                                                                                                                 ; 1                 ; 6       ;
;      - ram_write_complete                                                                                                                                                                ; 1                 ; 6       ;
;      - sdram_controller_wr_n_i                                                                                                                                                           ; 1                 ; 6       ;
;      - sdram_controller_rd_n_i                                                                                                                                                           ; 1                 ; 6       ;
;      - sdram_controller_address_i[20]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[19]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[18]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[17]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[16]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[15]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[14]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[13]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[12]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[11]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[10]                                                                                                                                                    ; 1                 ; 6       ;
;      - sdram_controller_address_i[9]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[8]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[21]                                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[0]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[1]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[2]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[3]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[4]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[5]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[6]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[7]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[8]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[9]                                                                                                                                    ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[10]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[11]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[12]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[13]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[14]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[15]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[16]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[17]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[18]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[19]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[20]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[21]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[22]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[23]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[24]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[25]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[26]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[27]                                                                                                                                   ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg[28]                                                                                                                                   ; 1                 ; 6       ;
;      - sdram_controller_address_i[0]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[1]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[2]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[3]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[4]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[5]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[6]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_controller_address_i[7]                                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8                                                                                                              ; 1                 ; 6       ;
;      - registers[0][20]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][0]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][1]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][2]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][3]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][4]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][5]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][6]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][7]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][8]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][9]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][10]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][11]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][12]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][13]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][14]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][15]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][16]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][17]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][18]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][19]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][21]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[1][0]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[1][1]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[0][28]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][28]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][31]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][30]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][29]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][27]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][26]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][25]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][24]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][23]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[0][22]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][8]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][9]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][10]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][11]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][12]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][13]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][14]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][15]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][16]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][17]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][18]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][19]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][20]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][21]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][22]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][23]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][24]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][25]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][26]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][27]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][29]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][0]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][1]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][2]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][3]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][4]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][5]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][6]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][7]                                                                                                                                                                   ; 1                 ; 6       ;
;      - registers[8][31]                                                                                                                                                                  ; 1                 ; 6       ;
;      - registers[8][30]                                                                                                                                                                  ; 1                 ; 6       ;
;      - sdram_controller_data_i[0]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[1]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[2]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[3]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[4]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[5]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[6]                                                                                                                                                        ; 1                 ; 6       ;
;      - sdram_controller_data_i[7]                                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_number_index[2]                                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_next.000001000                                                                                                             ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_next.000010000                                                                                                             ; 1                 ; 6       ;
;      - state.00000101                                                                                                                                                                    ; 1                 ; 6       ;
;      - ram_write_state.WRITE_TO_RAM                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_read_state.WAIT_FOR_RAM_READ                                                                                                                                                  ; 1                 ; 6       ;
;      - state.00000100                                                                                                                                                                    ; 1                 ; 6       ;
;      - state.00000011                                                                                                                                                                    ; 1                 ; 6       ;
;      - state.00000010                                                                                                                                                                    ; 1                 ; 6       ;
;      - ram_read_state.START_READ_FROM_RAM                                                                                                                                                ; 1                 ; 6       ;
;      - ram_write_state.RAM_WRITE_DONE                                                                                                                                                    ; 1                 ; 6       ;
;      - ram_stabilization_counter[0]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[1]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[2]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[3]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[4]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[5]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[6]                                                                                                                                                      ; 1                 ; 6       ;
;      - ram_stabilization_counter[7]                                                                                                                                                      ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                        ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                        ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~0                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers[1][2]~1                                                                                                                                  ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~2                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~3                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~4                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~5                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~6                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~7                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~8                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~9                                                                                                                                        ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~10                                                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~11                                                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~12                                                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~13                                                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~14                                                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~15                                                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers~16                                                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000010                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.000001000                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.000010000                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|f_pop                                                                                                                        ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entries[1] ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entries[0] ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_address ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_addr[11]                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.001000000                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.010000000                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|init_done                                                                                                                    ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000001                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.100000000                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000100                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_state.000100000                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[1]                                                                                                                     ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[3]                                                                                                                     ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_request                                                                                                              ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_next.010000000                                                                                                             ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[2]                                                                                                                     ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[0]                                                                                                                     ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer~0                                                                                                                                 ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer[0][2]~1                                                                                                                           ; 1                 ; 6       ;
;      - numericaldisplay:display|state~13                                                                                                                                                 ; 1                 ; 6       ;
;      - numericaldisplay:display|display_number_index[3]~0                                                                                                                                ; 1                 ; 6       ;
;      - numericaldisplay:display|display_number_index[0]~1                                                                                                                                ; 1                 ; 6       ;
;      - numericaldisplay:display|display_number_index[1]~2                                                                                                                                ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer~2                                                                                                                                 ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer~3                                                                                                                                 ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer~4                                                                                                                                 ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer[1][3]~5                                                                                                                           ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer[2][2]~6                                                                                                                           ; 1                 ; 6       ;
;      - numericaldisplay:display|display_numbers_buffer[3][1]~7                                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|active_rnw~1                                                                                                                 ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_count[1]                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|wr_address ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|active_cs_n~0                                                                                                                ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_state.111                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_state.101                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_next.000000001                                                                                                             ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_state.001                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_state.000                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_state.011                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[12]                                                                                                          ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[9]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[11]                                                                                                          ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[10]                                                                                                          ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[8]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[7]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[6]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[5]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[3]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[4]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[2]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[1]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[0]                                                                                                           ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|ack_refresh_request                                                                                                          ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_state.010                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[0]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[1]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[2]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[3]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[4]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[5]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[6]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_data[7]~_Duplicate_1                                                                                                       ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg~2                                                                                                                                     ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg~3                                                                                                                                     ; 1                 ; 6       ;
;      - numericaldisplay:display|number_to_show_reg~4                                                                                                                                     ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|m_count[0]                                                                                                                   ; 1                 ; 6       ;
;      - sdram_controller_address_i[6]~9                                                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_next.111                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_count[2]                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_count[1]                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_next.101                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_next.000                                                                                                                   ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_next.010                                                                                                                   ; 1                 ; 6       ;
;      - number_to_show~0                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show[25]~2                                                                                                                                                              ; 1                 ; 6       ;
;      - number_to_show~3                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~4                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~5                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~6                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~7                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~8                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~9                                                                                                                                                                  ; 1                 ; 6       ;
;      - number_to_show~10                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~11                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~12                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~13                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~14                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~15                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~16                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~17                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~18                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~19                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~20                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~21                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~22                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~23                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~24                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~25                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~26                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~27                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~28                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~29                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~30                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~31                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~32                                                                                                                                                                 ; 1                 ; 6       ;
;      - number_to_show~33                                                                                                                                                                 ; 1                 ; 6       ;
;      - operation~0                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation[0]~1                                                                                                                                                                    ; 1                 ; 6       ;
;      - operation~2                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation~3                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation~4                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation~5                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation~6                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation~7                                                                                                                                                                       ; 1                 ; 6       ;
;      - operation~8                                                                                                                                                                       ; 1                 ; 6       ;
;      - state~30                                                                                                                                                                          ; 1                 ; 6       ;
;      - state~32                                                                                                                                                                          ; 1                 ; 6       ;
;      - operand_byte_index[0]~20                                                                                                                                                          ; 1                 ; 6       ;
;      - operand_byte_index[0]~26                                                                                                                                                          ; 1                 ; 6       ;
;      - program_rom_address~0                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address[28]~1                                                                                                                                                         ; 1                 ; 6       ;
;      - program_rom_address~2                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~3                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~4                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~5                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~6                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~7                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~8                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~9                                                                                                                                                             ; 1                 ; 6       ;
;      - program_rom_address~10                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~11                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~12                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~13                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~14                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~15                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~16                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~17                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~18                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~19                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~20                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~21                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~22                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~23                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~24                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~25                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~26                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~27                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~28                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~29                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~30                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~31                                                                                                                                                            ; 1                 ; 6       ;
;      - program_rom_address~32                                                                                                                                                            ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|za_valid                                                                                                                     ; 1                 ; 6       ;
;      - ram_read_state~20                                                                                                                                                                 ; 1                 ; 6       ;
;      - state~33                                                                                                                                                                          ; 1                 ; 6       ;
;      - operand2~0                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2[22]~1                                                                                                                                                                    ; 1                 ; 6       ;
;      - operand2~2                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~3                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~4                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~5                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~6                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~7                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~8                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~9                                                                                                                                                                        ; 1                 ; 6       ;
;      - registers[0][24]~156                                                                                                                                                              ; 1                 ; 6       ;
;      - operand1~0                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1[28]~1                                                                                                                                                                    ; 1                 ; 6       ;
;      - operand1~2                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~3                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~4                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~5                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~6                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~7                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~8                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand1~9                                                                                                                                                                        ; 1                 ; 6       ;
;      - operand2~10                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~11                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~12                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~13                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~14                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~15                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~16                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~17                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~18                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~19                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~20                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~21                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~22                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~10                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~11                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~12                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~13                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~14                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~15                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~16                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~17                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~18                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~19                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~20                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~21                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~22                                                                                                                                                                       ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_refs[0]                                                                                                                    ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_refs[2]                                                                                                                    ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_refs[1]                                                                                                                    ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|i_count[0]                                                                                                                   ; 1                 ; 6       ;
;      - registers[2][27]~223                                                                                                                                                              ; 1                 ; 6       ;
;      - registers[5][0]~232                                                                                                                                                               ; 1                 ; 6       ;
;      - registers[6][23]~236                                                                                                                                                              ; 1                 ; 6       ;
;      - registers[4][29]~239                                                                                                                                                              ; 1                 ; 6       ;
;      - registers[7][27]~243                                                                                                                                                              ; 1                 ; 6       ;
;      - registers[2][27]~246                                                                                                                                                              ; 1                 ; 6       ;
;      - registers[1][3]~258                                                                                                                                                               ; 1                 ; 6       ;
;      - registers[3][27]~261                                                                                                                                                              ; 1                 ; 6       ;
;      - registers[8][19]~273                                                                                                                                                              ; 1                 ; 6       ;
;      - registers~289                                                                                                                                                                     ; 1                 ; 6       ;
;      - ram_read_data~1                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data[7]~2                                                                                                                                                                ; 1                 ; 6       ;
;      - ram_read_data~3                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data~4                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data~5                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data~6                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data~7                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data~8                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_read_data~9                                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_stabilization_counter[0]~14                                                                                                                                                   ; 1                 ; 6       ;
;      - ram_write_state~15                                                                                                                                                                ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|rd_valid[2]                                                                                                                  ; 1                 ; 6       ;
;      - operand2~23                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand2~24                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~23                                                                                                                                                                       ; 1                 ; 6       ;
;      - operand1~24                                                                                                                                                                       ; 1                 ; 6       ;
;      - sdram_controller_data_i[1]~1                                                                                                                                                      ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|rd_valid[1]                                                                                                                  ; 1                 ; 6       ;
;      - sdram_system_new_sdram_controller_0:sdram_controller|rd_valid[0]                                                                                                                  ; 1                 ; 6       ;
;      - state~35                                                                                                                                                                          ; 1                 ; 6       ;
;      - code_section_start_address[31]~3                                                                                                                                                  ; 1                 ; 6       ;
;      - DRAM_DQ[1]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[2]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[3]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[4]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[5]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[6]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[7]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_DQ[0]                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_ADDR[0]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[1]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[2]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[3]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[4]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[5]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[6]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[7]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[8]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[9]                                                                                                                                                                      ; 1                 ; 6       ;
;      - DRAM_ADDR[10]                                                                                                                                                                     ; 1                 ; 6       ;
;      - DRAM_ADDR[11]                                                                                                                                                                     ; 1                 ; 6       ;
;      - DRAM_BA_0                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_BA_1                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_CAS_N                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_CS_N                                                                                                                                                                         ; 1                 ; 6       ;
;      - DRAM_RAS_N                                                                                                                                                                        ; 1                 ; 6       ;
;      - DRAM_WE_N                                                                                                                                                                         ; 1                 ; 6       ;
; CLOCK_50                                                                                                                                                                                 ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                 ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                             ; PIN_L1             ; 594     ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; CLOCK_50                                                                                                                                                                             ; PIN_L1             ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                               ; PIN_R22            ; 436     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; code_section_start_address[31]~3                                                                                                                                                     ; LCCOMB_X11_Y10_N16 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; number_to_show[25]~2                                                                                                                                                                 ; LCCOMB_X11_Y16_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; numericaldisplay:display|display_number_index[3]~0                                                                                                                                   ; LCCOMB_X24_Y18_N6  ; 34      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; numericaldisplay:display|display_numbers[1][2]~1                                                                                                                                     ; LCCOMB_X24_Y18_N8  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; numericaldisplay:display|display_numbers_buffer[0][2]~1                                                                                                                              ; LCCOMB_X24_Y18_N24 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; numericaldisplay:display|display_numbers_buffer[1][3]~5                                                                                                                              ; LCCOMB_X24_Y18_N10 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; numericaldisplay:display|display_numbers_buffer[2][2]~6                                                                                                                              ; LCCOMB_X24_Y18_N4  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; numericaldisplay:display|display_numbers_buffer[3][1]~7                                                                                                                              ; LCCOMB_X24_Y18_N30 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; operand1[28]~1                                                                                                                                                                       ; LCCOMB_X8_Y10_N0   ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; operand2[22]~1                                                                                                                                                                       ; LCCOMB_X7_Y12_N16  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; operand_byte_index[0]~20                                                                                                                                                             ; LCCOMB_X9_Y16_N6   ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; operand_byte_index[0]~26                                                                                                                                                             ; LCCOMB_X9_Y16_N0   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; operation[0]~1                                                                                                                                                                       ; LCCOMB_X7_Y10_N16  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; program_rom_address[28]~1                                                                                                                                                            ; LCCOMB_X10_Y10_N2  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ram_read_data[7]~2                                                                                                                                                                   ; LCCOMB_X8_Y10_N2   ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ram_stabilization_counter[0]~14                                                                                                                                                      ; LCCOMB_X13_Y10_N26 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[0][24]~156                                                                                                                                                                 ; LCCOMB_X11_Y10_N30 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[1][3]~258                                                                                                                                                                  ; LCCOMB_X14_Y17_N0  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[1][3]~290                                                                                                                                                                  ; LCCOMB_X14_Y13_N20 ; 30      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; registers[2][27]~246                                                                                                                                                                 ; LCCOMB_X14_Y17_N10 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[3][27]~261                                                                                                                                                                 ; LCCOMB_X14_Y17_N22 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[4][29]~239                                                                                                                                                                 ; LCCOMB_X14_Y17_N12 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[5][0]~232                                                                                                                                                                  ; LCCOMB_X14_Y17_N26 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[6][23]~236                                                                                                                                                                 ; LCCOMB_X14_Y17_N18 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[7][27]~243                                                                                                                                                                 ; LCCOMB_X14_Y17_N20 ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers[8][19]~273                                                                                                                                                                 ; LCCOMB_X13_Y15_N4  ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; registers~289                                                                                                                                                                        ; LCCOMB_X20_Y11_N18 ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller_address_i[6]~9                                                                                                                                                      ; LCCOMB_X9_Y10_N10  ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_controller_data_i[1]~1                                                                                                                                                         ; LCCOMB_X10_Y10_N18 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector27~7                                                                                                                    ; LCCOMB_X4_Y9_N20   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector34~3                                                                                                                    ; LCCOMB_X3_Y8_N28   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|WideOr16~0                                                                                                                      ; LCCOMB_X1_Y8_N20   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_rnw~1                                                                                                                    ; LCCOMB_X1_Y8_N10   ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|always5~2                                                                                                                       ; LCCOMB_X2_Y9_N16   ; 11      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[7]~2                                                                                                                     ; LCCOMB_X2_Y7_N16   ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000010                                                                                                               ; LCFF_X1_Y8_N13     ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000010000                                                                                                               ; LCFF_X4_Y9_N3      ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_0[40]~0 ; LCCOMB_X5_Y9_N2    ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_1[40]~0 ; LCCOMB_X5_Y9_N0    ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|_clk1                                                                                                          ; PLL_1              ; 193     ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+-----------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                    ; PIN_L1   ; 594     ; Global Clock         ; GCLK0            ; --                        ;
; sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|_clk1 ; PLL_1    ; 193     ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                  ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]                                                                                                                                                                                ; 436     ;
; operand1[0]                                                                                                                                                                           ; 104     ;
; operand1[1]                                                                                                                                                                           ; 104     ;
; operand2[1]                                                                                                                                                                           ; 104     ;
; operand2[0]                                                                                                                                                                           ; 101     ;
; state.00000101                                                                                                                                                                        ; 87      ;
; operation[1]                                                                                                                                                                          ; 71      ;
; operand2[3]                                                                                                                                                                           ; 69      ;
; operation[2]                                                                                                                                                                          ; 64      ;
; operation[4]                                                                                                                                                                          ; 55      ;
; operand_byte_index[0]~10                                                                                                                                                              ; 49      ;
; registers[8][19]~248                                                                                                                                                                  ; 48      ;
; registers[1][3]~247                                                                                                                                                                   ; 48      ;
; registers[0][24]~114                                                                                                                                                                  ; 48      ;
; operand1[3]                                                                                                                                                                           ; 41      ;
; operand2[2]                                                                                                                                                                           ; 40      ;
; numericaldisplay:display|display_number_index[2]                                                                                                                                      ; 39      ;
; operand1[2]                                                                                                                                                                           ; 37      ;
; program_rom_address[2]                                                                                                                                                                ; 36      ;
; program_rom_address[3]                                                                                                                                                                ; 36      ;
; Decoder3~0                                                                                                                                                                            ; 36      ;
; registers[8][19]~262                                                                                                                                                                  ; 35      ;
; registers[8][19]~263                                                                                                                                                                  ; 34      ;
; numericaldisplay:display|display_number_index[3]~0                                                                                                                                    ; 34      ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_address     ; 34      ;
; sdram_controller_address_i[6]~1                                                                                                                                                       ; 33      ;
; sdram_controller_address_i[6]~0                                                                                                                                                       ; 33      ;
; code_section_start_address[31]~3                                                                                                                                                      ; 32      ;
; registers[8][19]~273                                                                                                                                                                  ; 32      ;
; registers[3][27]~261                                                                                                                                                                  ; 32      ;
; registers[1][3]~258                                                                                                                                                                   ; 32      ;
; registers[2][27]~246                                                                                                                                                                  ; 32      ;
; registers[7][27]~243                                                                                                                                                                  ; 32      ;
; registers[4][29]~239                                                                                                                                                                  ; 32      ;
; registers[6][23]~236                                                                                                                                                                  ; 32      ;
; registers[5][0]~232                                                                                                                                                                   ; 32      ;
; registers[2][27]~223                                                                                                                                                                  ; 32      ;
; registers[2][27]~220                                                                                                                                                                  ; 32      ;
; operand1[28]~1                                                                                                                                                                        ; 32      ;
; registers[0][24]~156                                                                                                                                                                  ; 32      ;
; registers[0][24]~135                                                                                                                                                                  ; 32      ;
; registers[0][24]~134                                                                                                                                                                  ; 32      ;
; operand2[22]~1                                                                                                                                                                        ; 32      ;
; program_rom_address[28]~1                                                                                                                                                             ; 32      ;
; number_to_show[25]~2                                                                                                                                                                  ; 32      ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_0[40]~0  ; 31      ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_1[40]~0  ; 31      ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_rnw~1                                                                                                                     ; 31      ;
; registers[1][3]~290                                                                                                                                                                   ; 30      ;
; registers~289                                                                                                                                                                         ; 30      ;
; registers~285                                                                                                                                                                         ; 30      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000010000                                                                                                                ; 30      ;
; program_rom_address[7]                                                                                                                                                                ; 28      ;
; operation[0]                                                                                                                                                                          ; 28      ;
; program_rom_address[6]                                                                                                                                                                ; 27      ;
; program_rom_address[4]                                                                                                                                                                ; 27      ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_request                                                                                                                  ; 26      ;
; program_rom_address[1]                                                                                                                                                                ; 25      ;
; operation[3]                                                                                                                                                                          ; 25      ;
; ram_read_complete                                                                                                                                                                     ; 25      ;
; sdram_controller_address_i[6]~9                                                                                                                                                       ; 22      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000001                                                                                                                ; 22      ;
; sdram_system_new_sdram_controller_0:sdram_controller|init_done                                                                                                                        ; 22      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000010                                                                                                                ; 22      ;
; program_rom_address[5]                                                                                                                                                                ; 20      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.001000000                                                                                                                ; 19      ;
; program_rom_address[0]                                                                                                                                                                ; 18      ;
; numericaldisplay:display|display_numbers[1][2]~1                                                                                                                                      ; 16      ;
; sdram_system_new_sdram_controller_0:sdram_controller|pending~10                                                                                                                       ; 15      ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entries[0]     ; 15      ;
; sdram_system_new_sdram_controller_0:sdram_controller|WideOr9~0                                                                                                                        ; 15      ;
; state.00000001                                                                                                                                                                        ; 14      ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entries[1]     ; 14      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000001000                                                                                                                ; 13      ;
; registers[1][2]~29                                                                                                                                                                    ; 13      ;
; registers[1][3]~28                                                                                                                                                                    ; 13      ;
; registers[1][4]~0                                                                                                                                                                     ; 13      ;
; registers[1][5]~27                                                                                                                                                                    ; 13      ;
; registers[1][6]~26                                                                                                                                                                    ; 13      ;
; registers[1][7]~1                                                                                                                                                                     ; 13      ;
; state.00000010                                                                                                                                                                        ; 13      ;
; Mux62~5                                                                                                                                                                               ; 12      ;
; Mux63~5                                                                                                                                                                               ; 12      ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_state.011                                                                                                                      ; 12      ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_state.000                                                                                                                      ; 12      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[7]~2                                                                                                                      ; 12      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000000100                                                                                                                ; 12      ;
; registers[1][8]~25                                                                                                                                                                    ; 12      ;
; registers[1][9]~24                                                                                                                                                                    ; 12      ;
; registers[1][10]~2                                                                                                                                                                    ; 12      ;
; registers[1][11]~23                                                                                                                                                                   ; 12      ;
; registers[1][12]~22                                                                                                                                                                   ; 12      ;
; registers[1][13]~3                                                                                                                                                                    ; 12      ;
; registers[1][14]~21                                                                                                                                                                   ; 12      ;
; registers[1][15]~20                                                                                                                                                                   ; 12      ;
; registers[1][16]~4                                                                                                                                                                    ; 12      ;
; registers[1][17]~19                                                                                                                                                                   ; 12      ;
; registers[1][18]~18                                                                                                                                                                   ; 12      ;
; registers[1][19]~5                                                                                                                                                                    ; 12      ;
; registers[1][20]~17                                                                                                                                                                   ; 12      ;
; registers[1][21]~16                                                                                                                                                                   ; 12      ;
; registers[1][22]~6                                                                                                                                                                    ; 12      ;
; registers[1][23]~15                                                                                                                                                                   ; 12      ;
; registers[1][24]~14                                                                                                                                                                   ; 12      ;
; registers[1][25]~7                                                                                                                                                                    ; 12      ;
; registers[1][26]~13                                                                                                                                                                   ; 12      ;
; registers[1][27]~12                                                                                                                                                                   ; 12      ;
; registers[1][28]~8                                                                                                                                                                    ; 12      ;
; registers[1][29]~10                                                                                                                                                                   ; 12      ;
; registers[1][30]~11                                                                                                                                                                   ; 12      ;
; registers[1][31]~9                                                                                                                                                                    ; 12      ;
; ram_write_complete                                                                                                                                                                    ; 12      ;
; sdram_system_new_sdram_controller_0:sdram_controller|always5~2                                                                                                                        ; 11      ;
; Decoder3~4                                                                                                                                                                            ; 11      ;
; sdram_system_new_sdram_controller_0:sdram_controller|Equal0~3                                                                                                                         ; 11      ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_state.101                                                                                                                      ; 11      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[7]~0                                                                                                                      ; 11      ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_state.010                                                                                                                      ; 10      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_count[1]                                                                                                                       ; 10      ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|Equal1~0       ; 10      ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.100000000                                                                                                                ; 10      ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_addr[11]                                                                                                                       ; 10      ;
; rom:program_rom|Equal22~0                                                                                                                                                             ; 9       ;
; rom:program_rom|Equal13~0                                                                                                                                                             ; 9       ;
; Equal2~2                                                                                                                                                                              ; 9       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.010000000                                                                                                                ; 9       ;
; sdram_controller_data_i[1]~1                                                                                                                                                          ; 8       ;
; ram_stabilization_counter[0]~14                                                                                                                                                       ; 8       ;
; ram_read_data[7]~2                                                                                                                                                                    ; 8       ;
; Mux1~5                                                                                                                                                                                ; 8       ;
; Mux0~5                                                                                                                                                                                ; 8       ;
; Mux14~5                                                                                                                                                                               ; 8       ;
; Mux13~5                                                                                                                                                                               ; 8       ;
; Mux12~5                                                                                                                                                                               ; 8       ;
; Mux11~5                                                                                                                                                                               ; 8       ;
; Mux10~5                                                                                                                                                                               ; 8       ;
; Mux9~5                                                                                                                                                                                ; 8       ;
; Mux8~5                                                                                                                                                                                ; 8       ;
; Mux7~5                                                                                                                                                                                ; 8       ;
; Mux6~5                                                                                                                                                                                ; 8       ;
; Mux5~5                                                                                                                                                                                ; 8       ;
; Mux4~5                                                                                                                                                                                ; 8       ;
; Mux3~5                                                                                                                                                                                ; 8       ;
; Mux2~5                                                                                                                                                                                ; 8       ;
; Mux23~5                                                                                                                                                                               ; 8       ;
; Mux22~5                                                                                                                                                                               ; 8       ;
; Mux21~5                                                                                                                                                                               ; 8       ;
; Mux20~5                                                                                                                                                                               ; 8       ;
; Mux19~5                                                                                                                                                                               ; 8       ;
; Mux18~5                                                                                                                                                                               ; 8       ;
; Mux17~5                                                                                                                                                                               ; 8       ;
; Mux16~5                                                                                                                                                                               ; 8       ;
; Mux15~5                                                                                                                                                                               ; 8       ;
; operand_byte_index[0]~26                                                                                                                                                              ; 8       ;
; operand_byte_index[0]~20                                                                                                                                                              ; 8       ;
; operation[0]~1                                                                                                                                                                        ; 8       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_data[1]~0                                                                                                                      ; 8       ;
; rom:program_rom|Equal0~1                                                                                                                                                              ; 8       ;
; rom:program_rom|WideOr2~6                                                                                                                                                             ; 8       ;
; sdram_system_new_sdram_controller_0:sdram_controller|f_pop                                                                                                                            ; 8       ;
; numericaldisplay:display|display_number_index[1]                                                                                                                                      ; 8       ;
; numericaldisplay:display|display_number_index[0]                                                                                                                                      ; 8       ;
; state.00000011                                                                                                                                                                        ; 8       ;
; sdram_system_new_sdram_controller_0:sdram_controller|oe~_Duplicate_8                                                                                                                  ; 8       ;
; rom:program_rom|Equal4~5                                                                                                                                                              ; 7       ;
; state~34                                                                                                                                                                              ; 7       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_count[1]                                                                                                                       ; 7       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_state.000100000                                                                                                                ; 7       ;
; numericaldisplay:display|display_numbers[3][3]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[3][2]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[3][1]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[3][0]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[2][3]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[2][2]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[2][1]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[2][0]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[1][3]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[1][2]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[1][1]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[1][0]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[0][3]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[0][2]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[0][1]                                                                                                                                        ; 7       ;
; numericaldisplay:display|display_numbers[0][0]                                                                                                                                        ; 7       ;
; state.00000100                                                                                                                                                                        ; 7       ;
; ram_read_state.WAIT_FOR_RAM_READ                                                                                                                                                      ; 7       ;
; ram_write_state.WRITE_TO_RAM                                                                                                                                                          ; 7       ;
; rom:program_rom|Equal6~7                                                                                                                                                              ; 6       ;
; registers~492                                                                                                                                                                         ; 6       ;
; registers~486                                                                                                                                                                         ; 6       ;
; registers~480                                                                                                                                                                         ; 6       ;
; registers~474                                                                                                                                                                         ; 6       ;
; registers~468                                                                                                                                                                         ; 6       ;
; registers~462                                                                                                                                                                         ; 6       ;
; registers~456                                                                                                                                                                         ; 6       ;
; registers~450                                                                                                                                                                         ; 6       ;
; registers~444                                                                                                                                                                         ; 6       ;
; registers~438                                                                                                                                                                         ; 6       ;
; registers~432                                                                                                                                                                         ; 6       ;
; registers~426                                                                                                                                                                         ; 6       ;
; registers~420                                                                                                                                                                         ; 6       ;
; registers~414                                                                                                                                                                         ; 6       ;
; registers~408                                                                                                                                                                         ; 6       ;
; registers~402                                                                                                                                                                         ; 6       ;
; registers~396                                                                                                                                                                         ; 6       ;
; registers~390                                                                                                                                                                         ; 6       ;
; registers~384                                                                                                                                                                         ; 6       ;
; registers~378                                                                                                                                                                         ; 6       ;
; registers~369                                                                                                                                                                         ; 6       ;
; registers~360                                                                                                                                                                         ; 6       ;
; registers~351                                                                                                                                                                         ; 6       ;
; registers~342                                                                                                                                                                         ; 6       ;
; registers~333                                                                                                                                                                         ; 6       ;
; registers~324                                                                                                                                                                         ; 6       ;
; registers~315                                                                                                                                                                         ; 6       ;
; registers~306                                                                                                                                                                         ; 6       ;
; registers~297                                                                                                                                                                         ; 6       ;
; registers~286                                                                                                                                                                         ; 6       ;
; registers~275                                                                                                                                                                         ; 6       ;
; registers[5][0]~231                                                                                                                                                                   ; 6       ;
; registers~224                                                                                                                                                                         ; 6       ;
; rom:program_rom|Equal21~0                                                                                                                                                             ; 6       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_next~21                                                                                                                        ; 5       ;
; rom:program_rom|Equal42~0                                                                                                                                                             ; 5       ;
; rom:program_rom|Equal4~2                                                                                                                                                              ; 5       ;
; rom:program_rom|Equal19~0                                                                                                                                                             ; 5       ;
; rom:program_rom|Equal44~0                                                                                                                                                             ; 5       ;
; ram_read_data[0]                                                                                                                                                                      ; 5       ;
; ram_read_data[7]                                                                                                                                                                      ; 5       ;
; ram_read_data[6]                                                                                                                                                                      ; 5       ;
; ram_read_data[5]                                                                                                                                                                      ; 5       ;
; ram_read_data[4]                                                                                                                                                                      ; 5       ;
; ram_read_data[3]                                                                                                                                                                      ; 5       ;
; ram_read_data[2]                                                                                                                                                                      ; 5       ;
; ram_read_data[1]                                                                                                                                                                      ; 5       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_count[2]                                                                                                                       ; 5       ;
; Selector335~0                                                                                                                                                                         ; 5       ;
; Decoder3~3                                                                                                                                                                            ; 5       ;
; ram_read_state.LATCH_RAM_READ_ADDRESS                                                                                                                                                 ; 5       ;
; rom:program_rom|WideOr2~9                                                                                                                                                             ; 5       ;
; sdram_system_new_sdram_controller_0:sdram_controller|comb~0                                                                                                                           ; 5       ;
; numericaldisplay:display|number_to_show_reg[29]                                                                                                                                       ; 5       ;
; numericaldisplay:display|number_to_show_reg[30]                                                                                                                                       ; 5       ;
; numericaldisplay:display|number_to_show_reg[31]                                                                                                                                       ; 5       ;
; numericaldisplay:display|state~12                                                                                                                                                     ; 5       ;
; sdram_system_new_sdram_controller_0:sdram_controller|pending                                                                                                                          ; 5       ;
; numericaldisplay:display|state.STATE_DIVIDE                                                                                                                                           ; 5       ;
; registers[0][9]                                                                                                                                                                       ; 5       ;
; registers[0][10]                                                                                                                                                                      ; 5       ;
; registers[0][11]                                                                                                                                                                      ; 5       ;
; registers[0][12]                                                                                                                                                                      ; 5       ;
; registers[0][13]                                                                                                                                                                      ; 5       ;
; registers[0][14]                                                                                                                                                                      ; 5       ;
; registers[0][15]                                                                                                                                                                      ; 5       ;
; registers[0][16]                                                                                                                                                                      ; 5       ;
; registers[0][17]                                                                                                                                                                      ; 5       ;
; registers[0][18]                                                                                                                                                                      ; 5       ;
; registers[0][19]                                                                                                                                                                      ; 5       ;
; registers[0][20]                                                                                                                                                                      ; 5       ;
; registers[0][21]                                                                                                                                                                      ; 5       ;
; registers[0][0]                                                                                                                                                                       ; 5       ;
; registers[0][1]                                                                                                                                                                       ; 5       ;
; registers[0][2]                                                                                                                                                                       ; 5       ;
; registers[0][3]                                                                                                                                                                       ; 5       ;
; registers[0][4]                                                                                                                                                                       ; 5       ;
; registers[0][5]                                                                                                                                                                       ; 5       ;
; registers[0][6]                                                                                                                                                                       ; 5       ;
; registers[0][7]                                                                                                                                                                       ; 5       ;
; registers[0][8]                                                                                                                                                                       ; 5       ;
; operand_byte_index[7]                                                                                                                                                                 ; 5       ;
; operand_byte_index[6]                                                                                                                                                                 ; 5       ;
; operand_byte_index[5]                                                                                                                                                                 ; 5       ;
; operand_byte_index[4]                                                                                                                                                                 ; 5       ;
; operand_byte_index[3]                                                                                                                                                                 ; 5       ;
; operand_byte_index[1]                                                                                                                                                                 ; 5       ;
; operand_byte_index[0]                                                                                                                                                                 ; 5       ;
; operand_byte_index[2]                                                                                                                                                                 ; 5       ;
; rom:program_rom|WideOr2~20                                                                                                                                                            ; 4       ;
; Mux30~5                                                                                                                                                                               ; 4       ;
; Mux29~5                                                                                                                                                                               ; 4       ;
; Mux28~5                                                                                                                                                                               ; 4       ;
; Mux27~5                                                                                                                                                                               ; 4       ;
; Mux26~5                                                                                                                                                                               ; 4       ;
; Mux25~5                                                                                                                                                                               ; 4       ;
; Mux24~5                                                                                                                                                                               ; 4       ;
; Mux31~5                                                                                                                                                                               ; 4       ;
; registers[5][0]~225                                                                                                                                                                   ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_count[0]                                                                                                                       ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_refs[0]                                                                                                                        ; 4       ;
; registers[2][27]~148                                                                                                                                                                  ; 4       ;
; Decoder0~0                                                                                                                                                                            ; 4       ;
; LessThan0~8                                                                                                                                                                           ; 4       ;
; ram_read_complete~0                                                                                                                                                                   ; 4       ;
; rom:program_rom|Equal6~5                                                                                                                                                              ; 4       ;
; rom:program_rom|Equal4~3                                                                                                                                                              ; 4       ;
; always0~2                                                                                                                                                                             ; 4       ;
; Selector421~4                                                                                                                                                                         ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_count[0]~0                                                                                                                     ; 4       ;
; operand1[9]                                                                                                                                                                           ; 4       ;
; operand1[10]                                                                                                                                                                          ; 4       ;
; operand1[11]                                                                                                                                                                          ; 4       ;
; operand1[12]                                                                                                                                                                          ; 4       ;
; operand1[13]                                                                                                                                                                          ; 4       ;
; operand1[14]                                                                                                                                                                          ; 4       ;
; operand1[15]                                                                                                                                                                          ; 4       ;
; operand1[16]                                                                                                                                                                          ; 4       ;
; operand1[17]                                                                                                                                                                          ; 4       ;
; operand1[18]                                                                                                                                                                          ; 4       ;
; operand1[19]                                                                                                                                                                          ; 4       ;
; operand1[20]                                                                                                                                                                          ; 4       ;
; operand1[21]                                                                                                                                                                          ; 4       ;
; sdram_controller_address_i[6]~4                                                                                                                                                       ; 4       ;
; operand1[8]                                                                                                                                                                           ; 4       ;
; state.00000000                                                                                                                                                                        ; 4       ;
; rom:program_rom|WideOr2~8                                                                                                                                                             ; 4       ;
; rom:program_rom|WideOr2~7                                                                                                                                                             ; 4       ;
; Decoder3~2                                                                                                                                                                            ; 4       ;
; Decoder3~1                                                                                                                                                                            ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_state.111                                                                                                                      ; 4       ;
; numericaldisplay:display|display_numbers_buffer[3][1]~7                                                                                                                               ; 4       ;
; numericaldisplay:display|display_numbers_buffer[2][2]~6                                                                                                                               ; 4       ;
; numericaldisplay:display|display_numbers_buffer[1][3]~5                                                                                                                               ; 4       ;
; numericaldisplay:display|display_numbers_buffer~4                                                                                                                                     ; 4       ;
; numericaldisplay:display|display_numbers_buffer~3                                                                                                                                     ; 4       ;
; numericaldisplay:display|display_numbers_buffer~2                                                                                                                                     ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_24~1                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[147]~51                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[146]~50                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_23~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[142]~49                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[141]~48                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_21~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[137]~47                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[136]~46                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_20~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[132]~45                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[131]~44                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_19~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[127]~43                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[126]~42                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_18~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[122]~41                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[121]~40                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_17~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[117]~39                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[116]~38                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_16~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[112]~37                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[111]~36                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_15~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[107]~35                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[106]~34                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_14~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[102]~33                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[101]~32                                          ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_13~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[97]~31                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[96]~30                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_12~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[92]~29                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[91]~28                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_10~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[87]~27                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[86]~26                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_9~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[82]~25                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[81]~24                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_8~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[77]~23                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[76]~22                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_7~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[72]~21                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[71]~20                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_6~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[67]~19                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[66]~18                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_5~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[62]~17                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[61]~16                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_4~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[57]~15                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[56]~14                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_3~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[52]~13                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[51]~12                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_2~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[47]~11                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[46]~10                                           ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_1~0                                                    ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[42]~9                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[41]~8                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_30~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[37]~7                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[36]~6                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_29~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[32]~5                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[31]~4                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_28~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[27]~3                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[26]~2                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_27~0                                                   ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[22]~1                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[21]~0                                            ; 4       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|op_26~0                                                   ; 4       ;
; numericaldisplay:display|display_numbers_buffer[0][2]~1                                                                                                                               ; 4       ;
; numericaldisplay:display|display_numbers_buffer~0                                                                                                                                     ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_next.010000000                                                                                                                 ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[40]~1  ; 4       ;
; ram_write_state.RAM_WRITE_DONE                                                                                                                                                        ; 4       ;
; registers[1][2]                                                                                                                                                                       ; 4       ;
; registers[1][3]                                                                                                                                                                       ; 4       ;
; registers[1][1]                                                                                                                                                                       ; 4       ;
; registers[1][0]                                                                                                                                                                       ; 4       ;
; sdram_controller_rd_n_i                                                                                                                                                               ; 4       ;
; sdram_controller_wr_n_i                                                                                                                                                               ; 4       ;
; numericaldisplay:display|number_to_show_reg[2]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[3]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[4]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[5]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[6]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[7]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[8]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[9]                                                                                                                                        ; 4       ;
; numericaldisplay:display|number_to_show_reg[10]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[11]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[12]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[13]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[14]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[15]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[16]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[17]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[18]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[19]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[20]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[21]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[22]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[23]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[24]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[25]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[26]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[27]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[28]                                                                                                                                       ; 4       ;
; numericaldisplay:display|number_to_show_reg[1]                                                                                                                                        ; 4       ;
; sdram_system_new_sdram_controller_0:sdram_controller|f_select                                                                                                                         ; 3       ;
; ram_write_state~12                                                                                                                                                                    ; 3       ;
; Decoder0~2                                                                                                                                                                            ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_count[0]~1                                                                                                                     ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_refs[1]                                                                                                                        ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_refs[2]                                                                                                                        ; 3       ;
; operand1[31]                                                                                                                                                                          ; 3       ;
; operand1[30]                                                                                                                                                                          ; 3       ;
; operand1[29]                                                                                                                                                                          ; 3       ;
; operand1[28]                                                                                                                                                                          ; 3       ;
; operand1[27]                                                                                                                                                                          ; 3       ;
; operand1[26]                                                                                                                                                                          ; 3       ;
; operand1[25]                                                                                                                                                                          ; 3       ;
; operand1[24]                                                                                                                                                                          ; 3       ;
; operand1[23]                                                                                                                                                                          ; 3       ;
; operand1[22]                                                                                                                                                                          ; 3       ;
; registers[8][19]~143                                                                                                                                                                  ; 3       ;
; Decoder0~1                                                                                                                                                                            ; 3       ;
; ram_read_state~17                                                                                                                                                                     ; 3       ;
; operand_byte_index[0]~19                                                                                                                                                              ; 3       ;
; state~28                                                                                                                                                                              ; 3       ;
; Equal1~2                                                                                                                                                                              ; 3       ;
; rom:program_rom|WideOr2~11                                                                                                                                                            ; 3       ;
; rom:program_rom|Equal67~0                                                                                                                                                             ; 3       ;
; rom:program_rom|WideOr0~1                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal42~1                                                                                                                                                             ; 3       ;
; rom:program_rom|WideOr4~19                                                                                                                                                            ; 3       ;
; rom:program_rom|Equal29~0                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal37~0                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal25~0                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal64~0                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal41~0                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal7~0                                                                                                                                                              ; 3       ;
; rom:program_rom|WideOr3~4                                                                                                                                                             ; 3       ;
; rom:program_rom|Equal6~4                                                                                                                                                              ; 3       ;
; WideOr14~0                                                                                                                                                                            ; 3       ;
; operation~8                                                                                                                                                                           ; 3       ;
; operation~7                                                                                                                                                                           ; 3       ;
; operation~6                                                                                                                                                                           ; 3       ;
; operation~5                                                                                                                                                                           ; 3       ;
; operation~4                                                                                                                                                                           ; 3       ;
; operation~3                                                                                                                                                                           ; 3       ;
; operation~2                                                                                                                                                                           ; 3       ;
; operation~0                                                                                                                                                                           ; 3       ;
; operand2[9]                                                                                                                                                                           ; 3       ;
; operand2[10]                                                                                                                                                                          ; 3       ;
; operand2[11]                                                                                                                                                                          ; 3       ;
; operand2[12]                                                                                                                                                                          ; 3       ;
; operand2[13]                                                                                                                                                                          ; 3       ;
; operand2[14]                                                                                                                                                                          ; 3       ;
; operand2[15]                                                                                                                                                                          ; 3       ;
; operand2[16]                                                                                                                                                                          ; 3       ;
; operand2[17]                                                                                                                                                                          ; 3       ;
; operand2[18]                                                                                                                                                                          ; 3       ;
; operand2[19]                                                                                                                                                                          ; 3       ;
; operand2[20]                                                                                                                                                                          ; 3       ;
; operand2[21]                                                                                                                                                                          ; 3       ;
; code_section_start_address[31]~2                                                                                                                                                      ; 3       ;
; operand1[4]                                                                                                                                                                           ; 3       ;
; operand1[5]                                                                                                                                                                           ; 3       ;
; operand1[6]                                                                                                                                                                           ; 3       ;
; operand1[7]                                                                                                                                                                           ; 3       ;
; operand2[8]                                                                                                                                                                           ; 3       ;
; program_rom_address[21]                                                                                                                                                               ; 3       ;
; program_rom_address[20]                                                                                                                                                               ; 3       ;
; program_rom_address[19]                                                                                                                                                               ; 3       ;
; program_rom_address[18]                                                                                                                                                               ; 3       ;
; program_rom_address[17]                                                                                                                                                               ; 3       ;
; program_rom_address[16]                                                                                                                                                               ; 3       ;
; program_rom_address[15]                                                                                                                                                               ; 3       ;
; program_rom_address[14]                                                                                                                                                               ; 3       ;
; program_rom_address[13]                                                                                                                                                               ; 3       ;
; program_rom_address[12]                                                                                                                                                               ; 3       ;
; program_rom_address[11]                                                                                                                                                               ; 3       ;
; program_rom_address[10]                                                                                                                                                               ; 3       ;
; program_rom_address[9]                                                                                                                                                                ; 3       ;
; program_rom_address[8]                                                                                                                                                                ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_count[0]                                                                                                                       ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|WideOr6~0                                                                                                                        ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_state.001                                                                                                                      ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|wr_address     ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector27~0                                                                                                                     ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector25~0                                                                                                                     ; 3       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[151]~53                                          ; 3       ;
; numericaldisplay:display|lpm_divide:divider|lpm_divide_b0j:auto_generated|sign_div_unsign_hoi:divider|alt_u_div_i2f:divider|StageOut[152]~52                                          ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|WideOr8~0                                                                                                                        ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_addr[15]                                                                                                                  ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_addr[14]                                                                                                                  ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_cs_n                                                                                                                      ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|pending~4                                                                                                                        ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[39]~2  ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[26]~0  ; 3       ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_rnw                                                                                                                       ; 3       ;
; Add1~62                                                                                                                                                                               ; 3       ;
; Add1~60                                                                                                                                                                               ; 3       ;
; Add1~58                                                                                                                                                                               ; 3       ;
; Add1~56                                                                                                                                                                               ; 3       ;
; Add1~54                                                                                                                                                                               ; 3       ;
; Add1~52                                                                                                                                                                               ; 3       ;
; Add1~50                                                                                                                                                                               ; 3       ;
; Add1~48                                                                                                                                                                               ; 3       ;
; Add1~46                                                                                                                                                                               ; 3       ;
; Add1~44                                                                                                                                                                               ; 3       ;
; Add1~42                                                                                                                                                                               ; 3       ;
; Add1~40                                                                                                                                                                               ; 3       ;
; Add1~38                                                                                                                                                                               ; 3       ;
; Add1~36                                                                                                                                                                               ; 3       ;
; Add1~34                                                                                                                                                                               ; 3       ;
; Add1~32                                                                                                                                                                               ; 3       ;
; Add1~30                                                                                                                                                                               ; 3       ;
; Add1~28                                                                                                                                                                               ; 3       ;
; Add1~26                                                                                                                                                                               ; 3       ;
; Add1~24                                                                                                                                                                               ; 3       ;
; Add1~22                                                                                                                                                                               ; 3       ;
; Add1~20                                                                                                                                                                               ; 3       ;
; Add1~18                                                                                                                                                                               ; 3       ;
; Add1~16                                                                                                                                                                               ; 3       ;
; Add1~14                                                                                                                                                                               ; 3       ;
; Add1~12                                                                                                                                                                               ; 3       ;
; Add1~10                                                                                                                                                                               ; 3       ;
; Add1~8                                                                                                                                                                                ; 3       ;
; Add1~6                                                                                                                                                                                ; 3       ;
; Add1~4                                                                                                                                                                                ; 3       ;
; Add1~2                                                                                                                                                                                ; 3       ;
; Add1~0                                                                                                                                                                                ; 3       ;
; registers[1][4]                                                                                                                                                                       ; 3       ;
; registers[1][5]                                                                                                                                                                       ; 3       ;
; registers[1][6]                                                                                                                                                                       ; 3       ;
; registers[1][7]                                                                                                                                                                       ; 3       ;
; registers[1][8]                                                                                                                                                                       ; 3       ;
; registers[1][9]                                                                                                                                                                       ; 3       ;
; registers[1][10]                                                                                                                                                                      ; 3       ;
; registers[1][11]                                                                                                                                                                      ; 3       ;
; registers[1][12]                                                                                                                                                                      ; 3       ;
; registers[1][13]                                                                                                                                                                      ; 3       ;
; registers[1][14]                                                                                                                                                                      ; 3       ;
; registers[1][15]                                                                                                                                                                      ; 3       ;
; registers[1][16]                                                                                                                                                                      ; 3       ;
; registers[1][17]                                                                                                                                                                      ; 3       ;
; registers[1][18]                                                                                                                                                                      ; 3       ;
; registers[1][19]                                                                                                                                                                      ; 3       ;
; registers[1][20]                                                                                                                                                                      ; 3       ;
; registers[1][21]                                                                                                                                                                      ; 3       ;
; registers[0][22]                                                                                                                                                                      ; 3       ;
; registers[1][22]                                                                                                                                                                      ; 3       ;
; registers[0][23]                                                                                                                                                                      ; 3       ;
; registers[1][23]                                                                                                                                                                      ; 3       ;
; registers[0][24]                                                                                                                                                                      ; 3       ;
; registers[1][24]                                                                                                                                                                      ; 3       ;
; registers[0][25]                                                                                                                                                                      ; 3       ;
; registers[1][25]                                                                                                                                                                      ; 3       ;
; registers[0][26]                                                                                                                                                                      ; 3       ;
; registers[1][26]                                                                                                                                                                      ; 3       ;
; registers[0][27]                                                                                                                                                                      ; 3       ;
; registers[1][27]                                                                                                                                                                      ; 3       ;
; registers[0][28]                                                                                                                                                                      ; 3       ;
; registers[1][28]                                                                                                                                                                      ; 3       ;
; registers[0][29]                                                                                                                                                                      ; 3       ;
; registers[1][29]                                                                                                                                                                      ; 3       ;
; registers[0][30]                                                                                                                                                                      ; 3       ;
; registers[1][30]                                                                                                                                                                      ; 3       ;
; registers[0][31]                                                                                                                                                                      ; 3       ;
; registers[1][31]                                                                                                                                                                      ; 3       ;
; registers[8][1]                                                                                                                                                                       ; 3       ;
; registers[8][0]                                                                                                                                                                       ; 3       ;
; rom:program_rom|Equal6~8                                                                                                                                                              ; 2       ;
; code_section_start_address[22]                                                                                                                                                        ; 2       ;
; code_section_start_address[23]                                                                                                                                                        ; 2       ;
; code_section_start_address[24]                                                                                                                                                        ; 2       ;
; code_section_start_address[25]                                                                                                                                                        ; 2       ;
; code_section_start_address[26]                                                                                                                                                        ; 2       ;
; code_section_start_address[27]                                                                                                                                                        ; 2       ;
; code_section_start_address[28]                                                                                                                                                        ; 2       ;
; code_section_start_address[29]                                                                                                                                                        ; 2       ;
; code_section_start_address[30]                                                                                                                                                        ; 2       ;
; code_section_start_address[31]                                                                                                                                                        ; 2       ;
; Decoder0~10                                                                                                                                                                           ; 2       ;
; Decoder0~9                                                                                                                                                                            ; 2       ;
; Equal3~20                                                                                                                                                                             ; 2       ;
; registers[1][0]~252                                                                                                                                                                   ; 2       ;
; registers[1][0]~251                                                                                                                                                                   ; 2       ;
; Decoder0~7                                                                                                                                                                            ; 2       ;
; Decoder0~6                                                                                                                                                                            ; 2       ;
; registers[7][27]~240                                                                                                                                                                  ; 2       ;
; Decoder0~5                                                                                                                                                                            ; 2       ;
; Decoder0~4                                                                                                                                                                            ; 2       ;
; registers[6][23]~233                                                                                                                                                                  ; 2       ;
; registers[1][3]~229                                                                                                                                                                   ; 2       ;
; Decoder0~3                                                                                                                                                                            ; 2       ;
; registers~222                                                                                                                                                                         ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector18~1                                                                                                                     ; 2       ;
; code_section_start_address[9]                                                                                                                                                         ; 2       ;
; code_section_start_address[10]                                                                                                                                                        ; 2       ;
; code_section_start_address[11]                                                                                                                                                        ; 2       ;
; code_section_start_address[12]                                                                                                                                                        ; 2       ;
; code_section_start_address[13]                                                                                                                                                        ; 2       ;
; code_section_start_address[14]                                                                                                                                                        ; 2       ;
; code_section_start_address[15]                                                                                                                                                        ; 2       ;
; code_section_start_address[16]                                                                                                                                                        ; 2       ;
; code_section_start_address[17]                                                                                                                                                        ; 2       ;
; code_section_start_address[18]                                                                                                                                                        ; 2       ;
; code_section_start_address[19]                                                                                                                                                        ; 2       ;
; code_section_start_address[20]                                                                                                                                                        ; 2       ;
; code_section_start_address[21]                                                                                                                                                        ; 2       ;
; registers[0][24]~153                                                                                                                                                                  ; 2       ;
; registers[8][19]~149                                                                                                                                                                  ; 2       ;
; registers[8][19]~147                                                                                                                                                                  ; 2       ;
; registers[8][19]~146                                                                                                                                                                  ; 2       ;
; registers[8][19]~145                                                                                                                                                                  ; 2       ;
; registers[8][19]~144                                                                                                                                                                  ; 2       ;
; operand2[31]                                                                                                                                                                          ; 2       ;
; operand2[30]                                                                                                                                                                          ; 2       ;
; operand2[29]                                                                                                                                                                          ; 2       ;
; operand2[28]                                                                                                                                                                          ; 2       ;
; operand2[27]                                                                                                                                                                          ; 2       ;
; operand2[26]                                                                                                                                                                          ; 2       ;
; operand2[25]                                                                                                                                                                          ; 2       ;
; operand2[24]                                                                                                                                                                          ; 2       ;
; operand2[23]                                                                                                                                                                          ; 2       ;
; operand2[22]                                                                                                                                                                          ; 2       ;
; registers[0][24]~125                                                                                                                                                                  ; 2       ;
; registers[0][24]~124                                                                                                                                                                  ; 2       ;
; registers[0][24]~123                                                                                                                                                                  ; 2       ;
; registers[0][24]~122                                                                                                                                                                  ; 2       ;
; code_section_start_address[0]                                                                                                                                                         ; 2       ;
; code_section_start_address[1]                                                                                                                                                         ; 2       ;
; code_section_start_address[2]                                                                                                                                                         ; 2       ;
; code_section_start_address[3]                                                                                                                                                         ; 2       ;
; code_section_start_address[4]                                                                                                                                                         ; 2       ;
; code_section_start_address[5]                                                                                                                                                         ; 2       ;
; code_section_start_address[6]                                                                                                                                                         ; 2       ;
; code_section_start_address[7]                                                                                                                                                         ; 2       ;
; code_section_start_address[8]                                                                                                                                                         ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|za_valid                                                                                                                         ; 2       ;
; Selector343~1                                                                                                                                                                         ; 2       ;
; ram_write_state.WAIT_FOR_RAM_WRITE                                                                                                                                                    ; 2       ;
; Selector298~0                                                                                                                                                                         ; 2       ;
; rom:program_rom|WideOr5~12                                                                                                                                                            ; 2       ;
; rom:program_rom|WideOr1~0                                                                                                                                                             ; 2       ;
; rom:program_rom|Equal4~4                                                                                                                                                              ; 2       ;
; rom:program_rom|WideOr0                                                                                                                                                               ; 2       ;
; rom:program_rom|Equal6~6                                                                                                                                                              ; 2       ;
; Equal1~0                                                                                                                                                                              ; 2       ;
; rom:program_rom|WideOr2~19                                                                                                                                                            ; 2       ;
; rom:program_rom|Equal62~0                                                                                                                                                             ; 2       ;
; rom:program_rom|WideOr4~31                                                                                                                                                            ; 2       ;
; rom:program_rom|WideOr2~13                                                                                                                                                            ; 2       ;
; rom:program_rom|Equal13~1                                                                                                                                                             ; 2       ;
; rom:program_rom|WideOr4~29                                                                                                                                                            ; 2       ;
; rom:program_rom|WideOr2~12                                                                                                                                                            ; 2       ;
; rom:program_rom|WideOr2~10                                                                                                                                                            ; 2       ;
; rom:program_rom|WideOr3~13                                                                                                                                                            ; 2       ;
; rom:program_rom|WideOr4~22                                                                                                                                                            ; 2       ;
; rom:program_rom|Equal66~0                                                                                                                                                             ; 2       ;
; rom:program_rom|Equal8~0                                                                                                                                                              ; 2       ;
; rom:program_rom|Equal50~0                                                                                                                                                             ; 2       ;
; rom:program_rom|Equal22~1                                                                                                                                                             ; 2       ;
; rom:program_rom|WideOr3~11                                                                                                                                                            ; 2       ;
; rom:program_rom|Equal28~0                                                                                                                                                             ; 2       ;
; rom:program_rom|WideOr3~10                                                                                                                                                            ; 2       ;
; rom:program_rom|Equal68~1                                                                                                                                                             ; 2       ;
; rom:program_rom|Equal41~1                                                                                                                                                             ; 2       ;
; rom:program_rom|Equal21~1                                                                                                                                                             ; 2       ;
; rom:program_rom|WideOr3~7                                                                                                                                                             ; 2       ;
; Selector335~1                                                                                                                                                                         ; 2       ;
; registers[3][2]                                                                                                                                                                       ; 2       ;
; registers[2][2]                                                                                                                                                                       ; 2       ;
; registers[7][2]                                                                                                                                                                       ; 2       ;
; registers[4][2]                                                                                                                                                                       ; 2       ;
; registers[6][2]                                                                                                                                                                       ; 2       ;
; registers[5][2]                                                                                                                                                                       ; 2       ;
; registers[3][3]                                                                                                                                                                       ; 2       ;
; registers[2][3]                                                                                                                                                                       ; 2       ;
; registers[7][3]                                                                                                                                                                       ; 2       ;
; registers[4][3]                                                                                                                                                                       ; 2       ;
; registers[6][3]                                                                                                                                                                       ; 2       ;
; registers[5][3]                                                                                                                                                                       ; 2       ;
; registers[3][4]                                                                                                                                                                       ; 2       ;
; registers[2][4]                                                                                                                                                                       ; 2       ;
; registers[7][4]                                                                                                                                                                       ; 2       ;
; registers[4][4]                                                                                                                                                                       ; 2       ;
; registers[6][4]                                                                                                                                                                       ; 2       ;
; registers[5][4]                                                                                                                                                                       ; 2       ;
; registers[3][5]                                                                                                                                                                       ; 2       ;
; registers[2][5]                                                                                                                                                                       ; 2       ;
; registers[7][5]                                                                                                                                                                       ; 2       ;
; registers[4][5]                                                                                                                                                                       ; 2       ;
; registers[6][5]                                                                                                                                                                       ; 2       ;
; registers[5][5]                                                                                                                                                                       ; 2       ;
; registers[3][6]                                                                                                                                                                       ; 2       ;
; registers[2][6]                                                                                                                                                                       ; 2       ;
; registers[7][6]                                                                                                                                                                       ; 2       ;
; registers[4][6]                                                                                                                                                                       ; 2       ;
; registers[6][6]                                                                                                                                                                       ; 2       ;
; registers[5][6]                                                                                                                                                                       ; 2       ;
; registers[3][7]                                                                                                                                                                       ; 2       ;
; registers[2][7]                                                                                                                                                                       ; 2       ;
; registers[7][7]                                                                                                                                                                       ; 2       ;
; registers[4][7]                                                                                                                                                                       ; 2       ;
; registers[6][7]                                                                                                                                                                       ; 2       ;
; registers[5][7]                                                                                                                                                                       ; 2       ;
; registers[3][8]                                                                                                                                                                       ; 2       ;
; registers[2][8]                                                                                                                                                                       ; 2       ;
; registers[7][8]                                                                                                                                                                       ; 2       ;
; registers[4][8]                                                                                                                                                                       ; 2       ;
; registers[6][8]                                                                                                                                                                       ; 2       ;
; registers[5][8]                                                                                                                                                                       ; 2       ;
; registers[3][9]                                                                                                                                                                       ; 2       ;
; registers[2][9]                                                                                                                                                                       ; 2       ;
; registers[7][9]                                                                                                                                                                       ; 2       ;
; registers[4][9]                                                                                                                                                                       ; 2       ;
; registers[6][9]                                                                                                                                                                       ; 2       ;
; registers[5][9]                                                                                                                                                                       ; 2       ;
; registers[3][10]                                                                                                                                                                      ; 2       ;
; registers[2][10]                                                                                                                                                                      ; 2       ;
; registers[7][10]                                                                                                                                                                      ; 2       ;
; registers[4][10]                                                                                                                                                                      ; 2       ;
; registers[6][10]                                                                                                                                                                      ; 2       ;
; registers[5][10]                                                                                                                                                                      ; 2       ;
; registers[3][11]                                                                                                                                                                      ; 2       ;
; registers[2][11]                                                                                                                                                                      ; 2       ;
; registers[7][11]                                                                                                                                                                      ; 2       ;
; registers[4][11]                                                                                                                                                                      ; 2       ;
; registers[6][11]                                                                                                                                                                      ; 2       ;
; registers[5][11]                                                                                                                                                                      ; 2       ;
; registers[3][12]                                                                                                                                                                      ; 2       ;
; registers[2][12]                                                                                                                                                                      ; 2       ;
; registers[7][12]                                                                                                                                                                      ; 2       ;
; registers[4][12]                                                                                                                                                                      ; 2       ;
; registers[6][12]                                                                                                                                                                      ; 2       ;
; registers[5][12]                                                                                                                                                                      ; 2       ;
; registers[3][13]                                                                                                                                                                      ; 2       ;
; registers[2][13]                                                                                                                                                                      ; 2       ;
; registers[7][13]                                                                                                                                                                      ; 2       ;
; registers[4][13]                                                                                                                                                                      ; 2       ;
; registers[6][13]                                                                                                                                                                      ; 2       ;
; registers[5][13]                                                                                                                                                                      ; 2       ;
; registers[3][14]                                                                                                                                                                      ; 2       ;
; registers[2][14]                                                                                                                                                                      ; 2       ;
; registers[7][14]                                                                                                                                                                      ; 2       ;
; registers[4][14]                                                                                                                                                                      ; 2       ;
; registers[6][14]                                                                                                                                                                      ; 2       ;
; registers[5][14]                                                                                                                                                                      ; 2       ;
; registers[3][15]                                                                                                                                                                      ; 2       ;
; registers[2][15]                                                                                                                                                                      ; 2       ;
; registers[7][15]                                                                                                                                                                      ; 2       ;
; registers[4][15]                                                                                                                                                                      ; 2       ;
; registers[6][15]                                                                                                                                                                      ; 2       ;
; registers[5][15]                                                                                                                                                                      ; 2       ;
; registers[3][16]                                                                                                                                                                      ; 2       ;
; registers[2][16]                                                                                                                                                                      ; 2       ;
; registers[7][16]                                                                                                                                                                      ; 2       ;
; registers[4][16]                                                                                                                                                                      ; 2       ;
; registers[6][16]                                                                                                                                                                      ; 2       ;
; registers[5][16]                                                                                                                                                                      ; 2       ;
; registers[3][17]                                                                                                                                                                      ; 2       ;
; registers[2][17]                                                                                                                                                                      ; 2       ;
; registers[7][17]                                                                                                                                                                      ; 2       ;
; registers[4][17]                                                                                                                                                                      ; 2       ;
; registers[6][17]                                                                                                                                                                      ; 2       ;
; registers[5][17]                                                                                                                                                                      ; 2       ;
; registers[3][18]                                                                                                                                                                      ; 2       ;
; registers[2][18]                                                                                                                                                                      ; 2       ;
; registers[7][18]                                                                                                                                                                      ; 2       ;
; registers[4][18]                                                                                                                                                                      ; 2       ;
; registers[6][18]                                                                                                                                                                      ; 2       ;
; registers[5][18]                                                                                                                                                                      ; 2       ;
; registers[3][19]                                                                                                                                                                      ; 2       ;
; registers[2][19]                                                                                                                                                                      ; 2       ;
; registers[7][19]                                                                                                                                                                      ; 2       ;
; registers[4][19]                                                                                                                                                                      ; 2       ;
; registers[6][19]                                                                                                                                                                      ; 2       ;
; registers[5][19]                                                                                                                                                                      ; 2       ;
; registers[3][20]                                                                                                                                                                      ; 2       ;
; registers[2][20]                                                                                                                                                                      ; 2       ;
; registers[7][20]                                                                                                                                                                      ; 2       ;
; registers[4][20]                                                                                                                                                                      ; 2       ;
; registers[6][20]                                                                                                                                                                      ; 2       ;
; registers[5][20]                                                                                                                                                                      ; 2       ;
; registers[3][21]                                                                                                                                                                      ; 2       ;
; registers[2][21]                                                                                                                                                                      ; 2       ;
; registers[7][21]                                                                                                                                                                      ; 2       ;
; registers[4][21]                                                                                                                                                                      ; 2       ;
; registers[6][21]                                                                                                                                                                      ; 2       ;
; registers[5][21]                                                                                                                                                                      ; 2       ;
; registers[3][22]                                                                                                                                                                      ; 2       ;
; registers[2][22]                                                                                                                                                                      ; 2       ;
; registers[7][22]                                                                                                                                                                      ; 2       ;
; registers[4][22]                                                                                                                                                                      ; 2       ;
; registers[6][22]                                                                                                                                                                      ; 2       ;
; registers[5][22]                                                                                                                                                                      ; 2       ;
; registers[3][23]                                                                                                                                                                      ; 2       ;
; registers[2][23]                                                                                                                                                                      ; 2       ;
; registers[7][23]                                                                                                                                                                      ; 2       ;
; registers[4][23]                                                                                                                                                                      ; 2       ;
; registers[6][23]                                                                                                                                                                      ; 2       ;
; registers[5][23]                                                                                                                                                                      ; 2       ;
; registers[3][24]                                                                                                                                                                      ; 2       ;
; registers[2][24]                                                                                                                                                                      ; 2       ;
; registers[7][24]                                                                                                                                                                      ; 2       ;
; registers[4][24]                                                                                                                                                                      ; 2       ;
; registers[6][24]                                                                                                                                                                      ; 2       ;
; registers[5][24]                                                                                                                                                                      ; 2       ;
; registers[3][25]                                                                                                                                                                      ; 2       ;
; registers[2][25]                                                                                                                                                                      ; 2       ;
; registers[7][25]                                                                                                                                                                      ; 2       ;
; registers[4][25]                                                                                                                                                                      ; 2       ;
; registers[6][25]                                                                                                                                                                      ; 2       ;
; registers[5][25]                                                                                                                                                                      ; 2       ;
; registers[3][26]                                                                                                                                                                      ; 2       ;
; registers[2][26]                                                                                                                                                                      ; 2       ;
; registers[7][26]                                                                                                                                                                      ; 2       ;
; registers[4][26]                                                                                                                                                                      ; 2       ;
; registers[6][26]                                                                                                                                                                      ; 2       ;
; registers[5][26]                                                                                                                                                                      ; 2       ;
; registers[3][27]                                                                                                                                                                      ; 2       ;
; registers[2][27]                                                                                                                                                                      ; 2       ;
; registers[7][27]                                                                                                                                                                      ; 2       ;
; registers[4][27]                                                                                                                                                                      ; 2       ;
; registers[6][27]                                                                                                                                                                      ; 2       ;
; registers[5][27]                                                                                                                                                                      ; 2       ;
; registers[3][28]                                                                                                                                                                      ; 2       ;
; registers[2][28]                                                                                                                                                                      ; 2       ;
; registers[7][28]                                                                                                                                                                      ; 2       ;
; registers[4][28]                                                                                                                                                                      ; 2       ;
; registers[6][28]                                                                                                                                                                      ; 2       ;
; registers[5][28]                                                                                                                                                                      ; 2       ;
; registers[3][29]                                                                                                                                                                      ; 2       ;
; registers[2][29]                                                                                                                                                                      ; 2       ;
; registers[7][29]                                                                                                                                                                      ; 2       ;
; registers[4][29]                                                                                                                                                                      ; 2       ;
; registers[6][29]                                                                                                                                                                      ; 2       ;
; registers[5][29]                                                                                                                                                                      ; 2       ;
; registers[3][30]                                                                                                                                                                      ; 2       ;
; registers[2][30]                                                                                                                                                                      ; 2       ;
; registers[7][30]                                                                                                                                                                      ; 2       ;
; registers[4][30]                                                                                                                                                                      ; 2       ;
; registers[6][30]                                                                                                                                                                      ; 2       ;
; registers[5][30]                                                                                                                                                                      ; 2       ;
; registers[3][31]                                                                                                                                                                      ; 2       ;
; registers[2][31]                                                                                                                                                                      ; 2       ;
; registers[7][31]                                                                                                                                                                      ; 2       ;
; registers[4][31]                                                                                                                                                                      ; 2       ;
; registers[6][31]                                                                                                                                                                      ; 2       ;
; registers[5][31]                                                                                                                                                                      ; 2       ;
; Mux62~4                                                                                                                                                                               ; 2       ;
; registers[3][1]                                                                                                                                                                       ; 2       ;
; registers[2][1]                                                                                                                                                                       ; 2       ;
; registers[7][1]                                                                                                                                                                       ; 2       ;
; registers[4][1]                                                                                                                                                                       ; 2       ;
; registers[6][1]                                                                                                                                                                       ; 2       ;
; registers[5][1]                                                                                                                                                                       ; 2       ;
; Mux63~4                                                                                                                                                                               ; 2       ;
; registers[3][0]                                                                                                                                                                       ; 2       ;
; registers[2][0]                                                                                                                                                                       ; 2       ;
; registers[7][0]                                                                                                                                                                       ; 2       ;
; registers[4][0]                                                                                                                                                                       ; 2       ;
; registers[6][0]                                                                                                                                                                       ; 2       ;
; registers[5][0]                                                                                                                                                                       ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector105~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[7]~30  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector106~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[6]~29  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector107~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[5]~28  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector108~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[4]~27  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector109~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[3]~26  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector110~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[2]~25  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector111~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[1]~24  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector112~1                                                                                                                    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[0]~23  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_next.010                                                                                                                       ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_next.000                                                                                                                       ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_next.101                                                                                                                       ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_next.111                                                                                                                       ; 2       ;
; operand_byte_index[0]~11                                                                                                                                                              ; 2       ;
; operand2[4]                                                                                                                                                                           ; 2       ;
; operand2[5]                                                                                                                                                                           ; 2       ;
; operand2[6]                                                                                                                                                                           ; 2       ;
; operand2[7]                                                                                                                                                                           ; 2       ;
; ram_read_state~16                                                                                                                                                                     ; 2       ;
; ram_read_state~15                                                                                                                                                                     ; 2       ;
; ram_read_state~14                                                                                                                                                                     ; 2       ;
; program_rom_address[31]                                                                                                                                                               ; 2       ;
; program_rom_address[30]                                                                                                                                                               ; 2       ;
; program_rom_address[29]                                                                                                                                                               ; 2       ;
; program_rom_address[28]                                                                                                                                                               ; 2       ;
; program_rom_address[27]                                                                                                                                                               ; 2       ;
; program_rom_address[26]                                                                                                                                                               ; 2       ;
; program_rom_address[25]                                                                                                                                                               ; 2       ;
; program_rom_address[24]                                                                                                                                                               ; 2       ;
; program_rom_address[23]                                                                                                                                                               ; 2       ;
; program_rom_address[22]                                                                                                                                                               ; 2       ;
; Equal2~1                                                                                                                                                                              ; 2       ;
; Equal2~0                                                                                                                                                                              ; 2       ;
; Selector340~0                                                                                                                                                                         ; 2       ;
; operation[7]                                                                                                                                                                          ; 2       ;
; operation[6]                                                                                                                                                                          ; 2       ;
; operation[5]                                                                                                                                                                          ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector39~0                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector34~3                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector34~2                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector35~0                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector38~0                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|ack_refresh_request                                                                                                              ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[0]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[1]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[2]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[4]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[3]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[5]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[6]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[7]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[8]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[10]                                                                                                              ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[11]                                                                                                              ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[9]                                                                                                               ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|refresh_counter[12]                                                                                                              ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_next.000000001                                                                                                                 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector27~7                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector24~0                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector27~2                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector27~1                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector25~2                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_dqm[0]~1                                                                                                                  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|active_dqm[0]~0                                                                                                                  ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector22~1                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|WideOr10~0                                                                                                                       ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[0]                                                                                                                         ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector20~0                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[2]                                                                                                                         ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[3]                                                                                                                         ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|Selector21~1                                                                                                                     ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|i_cmd[1]                                                                                                                         ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|WideOr16~0                                                                                                                       ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[32]~22 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[33]~21 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[25]~20 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[24]~19 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[23]~18 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[22]~17 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[21]~16 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[20]~15 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[19]~14 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|m_addr[7]~1                                                                                                                      ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[18]~13 ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|pending~8                                                                                                                        ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_1[33]    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_0[33]    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_0[32]    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|entry_1[32]    ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|pending~7                                                                                                                        ; 2       ;
; sdram_system_new_sdram_controller_0:sdram_controller|sdram_system_new_sdram_controller_0_input_efifo_module:the_sdram_system_new_sdram_controller_0_input_efifo_module|rd_data[38]~12 ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,324 / 54,004 ( 6 % ) ;
; C16 interconnects           ; 7 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 1,562 / 36,000 ( 4 % ) ;
; Direct links                ; 555 / 54,004 ( 1 % )   ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 1,089 / 18,752 ( 6 % ) ;
; R24 interconnects           ; 29 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 1,713 / 46,920 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.16) ; Number of LABs  (Total = 154) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 2                             ;
; 3                                           ; 1                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 6                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 5                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 6                             ;
; 14                                          ; 6                             ;
; 15                                          ; 15                            ;
; 16                                          ; 99                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.71) ; Number of LABs  (Total = 154) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 11                            ;
; 1 Clock                            ; 112                           ;
; 1 Clock enable                     ; 38                            ;
; 1 Sync. clear                      ; 31                            ;
; 1 Sync. load                       ; 10                            ;
; 2 Clock enables                    ; 58                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.52) ; Number of LABs  (Total = 154) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 4                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 1                             ;
; 15                                           ; 8                             ;
; 16                                           ; 26                            ;
; 17                                           ; 7                             ;
; 18                                           ; 12                            ;
; 19                                           ; 8                             ;
; 20                                           ; 11                            ;
; 21                                           ; 13                            ;
; 22                                           ; 12                            ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.21) ; Number of LABs  (Total = 154) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 4                             ;
; 2                                                ; 4                             ;
; 3                                                ; 0                             ;
; 4                                                ; 3                             ;
; 5                                                ; 8                             ;
; 6                                                ; 4                             ;
; 7                                                ; 17                            ;
; 8                                                ; 20                            ;
; 9                                                ; 15                            ;
; 10                                               ; 12                            ;
; 11                                               ; 10                            ;
; 12                                               ; 12                            ;
; 13                                               ; 14                            ;
; 14                                               ; 7                             ;
; 15                                               ; 3                             ;
; 16                                               ; 12                            ;
; 17                                               ; 1                             ;
; 18                                               ; 2                             ;
; 19                                               ; 0                             ;
; 20                                               ; 2                             ;
; 21                                               ; 0                             ;
; 22                                               ; 1                             ;
; 23                                               ; 0                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.52) ; Number of LABs  (Total = 154) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 2                             ;
; 11                                           ; 4                             ;
; 12                                           ; 7                             ;
; 13                                           ; 2                             ;
; 14                                           ; 6                             ;
; 15                                           ; 8                             ;
; 16                                           ; 4                             ;
; 17                                           ; 2                             ;
; 18                                           ; 5                             ;
; 19                                           ; 5                             ;
; 20                                           ; 5                             ;
; 21                                           ; 7                             ;
; 22                                           ; 6                             ;
; 23                                           ; 5                             ;
; 24                                           ; 6                             ;
; 25                                           ; 5                             ;
; 26                                           ; 7                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 8                             ;
; 30                                           ; 13                            ;
; 31                                           ; 9                             ;
; 32                                           ; 4                             ;
; 33                                           ; 3                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|pll" has been set to clock1
Info (15535): Implemented PLL "sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node sdram_system_up_clocks_0:up_clocks_0|altpll:DE_Clock_Generator_System|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 42 registers into blocks of type I/O
    Extra Info (176220): Created 19 register duplicates
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_BCLK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_XCK"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[0]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[1]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_27[1]"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[0]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[1]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[2]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[3]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[4]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[5]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[6]"
    Warning (15710): Ignored I/O standard assignment to node "LEDG[7]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[0]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[1]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[2]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[3]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[4]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[5]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[6]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[7]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[8]"
    Warning (15710): Ignored I/O standard assignment to node "LEDR[9]"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT"
    Warning (15710): Ignored I/O standard assignment to node "TCK"
    Warning (15710): Ignored I/O standard assignment to node "TCS"
    Warning (15710): Ignored I/O standard assignment to node "TDI"
    Warning (15710): Ignored I/O standard assignment to node "TDO"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_B[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_G[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_HS"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[0]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[1]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[2]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_R[3]"
    Warning (15710): Ignored I/O standard assignment to node "VGA_VS"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.27 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 66 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/oliver/Projects/FPGA_Projects/CPU/hardware/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 331 warnings
    Info: Peak virtual memory: 683 megabytes
    Info: Processing ended: Fri Jul 17 17:52:43 2020
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/oliver/Projects/FPGA_Projects/CPU/hardware/output_files/top.fit.smsg.


