TimeQuest Timing Analyzer report for pepinosDigitais
Tue Aug 22 20:33:55 2023
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 12. Slow Model Setup: 'clock_50M'
 13. Slow Model Hold: 'clock_50M'
 14. Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 15. Slow Model Minimum Pulse Width: 'clock_50M'
 16. Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'
 25. Fast Model Setup: 'clock_50M'
 26. Fast Model Hold: 'clock_50M'
 27. Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'
 28. Fast Model Minimum Pulse Width: 'clock_50M'
 29. Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pepinosDigitais                                                 ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                             ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; Clock Name                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                      ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+
; clock_25M_divider:inst_clock_25M|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25M_divider:inst_clock_25M|clk_out } ;
; clock_50M                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50M }                                ;
+------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+------------+-----------------+------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                               ; Note ;
+------------+-----------------+------------------------------------------+------+
; 221.04 MHz ; 221.04 MHz      ; clock_25M_divider:inst_clock_25M|clk_out ;      ;
+------------+-----------------+------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------+
; Slow Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -3.524 ; -103.560      ;
; clock_50M                                ; 1.996  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.726 ; -1.726        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.672  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -2.380        ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -42.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -3.524 ; vga:instancia_vga|sy[4] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.556      ;
; -3.520 ; vga:instancia_vga|sy[4] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.552      ;
; -3.520 ; vga:instancia_vga|sy[4] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.552      ;
; -3.518 ; vga:instancia_vga|sy[4] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.550      ;
; -3.514 ; vga:instancia_vga|sy[4] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.546      ;
; -3.514 ; vga:instancia_vga|sy[4] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.546      ;
; -3.509 ; vga:instancia_vga|sy[4] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.544      ;
; -3.509 ; vga:instancia_vga|sy[4] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.544      ;
; -3.430 ; vga:instancia_vga|sy[7] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.462      ;
; -3.426 ; vga:instancia_vga|sy[7] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.458      ;
; -3.426 ; vga:instancia_vga|sy[7] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.458      ;
; -3.424 ; vga:instancia_vga|sy[7] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.456      ;
; -3.421 ; vga:instancia_vga|sy[4] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.458      ;
; -3.420 ; vga:instancia_vga|sy[7] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.452      ;
; -3.420 ; vga:instancia_vga|sy[7] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.452      ;
; -3.418 ; vga:instancia_vga|sy[4] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.455      ;
; -3.417 ; vga:instancia_vga|sy[4] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.454      ;
; -3.417 ; vga:instancia_vga|sy[4] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.454      ;
; -3.417 ; vga:instancia_vga|sy[4] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.454      ;
; -3.417 ; vga:instancia_vga|sy[4] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.454      ;
; -3.415 ; vga:instancia_vga|sy[7] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.450      ;
; -3.415 ; vga:instancia_vga|sy[7] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.450      ;
; -3.403 ; vga:instancia_vga|sy[2] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.436      ;
; -3.399 ; vga:instancia_vga|sy[2] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.432      ;
; -3.399 ; vga:instancia_vga|sy[2] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.432      ;
; -3.397 ; vga:instancia_vga|sy[2] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.430      ;
; -3.393 ; vga:instancia_vga|sy[2] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.426      ;
; -3.393 ; vga:instancia_vga|sy[2] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.426      ;
; -3.388 ; vga:instancia_vga|sy[2] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.424      ;
; -3.388 ; vga:instancia_vga|sy[2] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.424      ;
; -3.384 ; vga:instancia_vga|sy[3] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.417      ;
; -3.380 ; vga:instancia_vga|sy[3] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.413      ;
; -3.380 ; vga:instancia_vga|sy[3] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.413      ;
; -3.378 ; vga:instancia_vga|sy[3] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.411      ;
; -3.374 ; vga:instancia_vga|sy[3] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.407      ;
; -3.374 ; vga:instancia_vga|sy[3] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 4.407      ;
; -3.370 ; vga:instancia_vga|sx[0] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.406      ;
; -3.369 ; vga:instancia_vga|sy[3] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.405      ;
; -3.369 ; vga:instancia_vga|sy[3] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.405      ;
; -3.366 ; vga:instancia_vga|sx[0] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.402      ;
; -3.366 ; vga:instancia_vga|sx[0] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.402      ;
; -3.365 ; vga:instancia_vga|sy[4] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.400      ;
; -3.364 ; vga:instancia_vga|sx[0] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.400      ;
; -3.360 ; vga:instancia_vga|sx[0] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.396      ;
; -3.360 ; vga:instancia_vga|sx[0] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.396      ;
; -3.355 ; vga:instancia_vga|sx[0] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.394      ;
; -3.355 ; vga:instancia_vga|sx[0] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.394      ;
; -3.327 ; vga:instancia_vga|sy[7] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.364      ;
; -3.324 ; vga:instancia_vga|sy[7] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.361      ;
; -3.323 ; vga:instancia_vga|sy[7] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.360      ;
; -3.323 ; vga:instancia_vga|sy[7] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.360      ;
; -3.323 ; vga:instancia_vga|sy[7] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.360      ;
; -3.323 ; vga:instancia_vga|sy[7] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.001      ; 4.360      ;
; -3.300 ; vga:instancia_vga|sy[2] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.338      ;
; -3.297 ; vga:instancia_vga|sy[2] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.335      ;
; -3.296 ; vga:instancia_vga|sy[2] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.334      ;
; -3.296 ; vga:instancia_vga|sy[2] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.334      ;
; -3.296 ; vga:instancia_vga|sy[2] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.334      ;
; -3.296 ; vga:instancia_vga|sy[2] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.334      ;
; -3.281 ; vga:instancia_vga|sy[3] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.319      ;
; -3.278 ; vga:instancia_vga|sy[3] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.316      ;
; -3.277 ; vga:instancia_vga|sy[3] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.315      ;
; -3.277 ; vga:instancia_vga|sy[3] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.315      ;
; -3.277 ; vga:instancia_vga|sy[3] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.315      ;
; -3.277 ; vga:instancia_vga|sy[3] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 4.315      ;
; -3.271 ; vga:instancia_vga|sy[7] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.306      ;
; -3.267 ; vga:instancia_vga|sx[0] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.308      ;
; -3.264 ; vga:instancia_vga|sx[0] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.305      ;
; -3.264 ; vga:instancia_vga|sx[3] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.300      ;
; -3.263 ; vga:instancia_vga|sx[0] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.304      ;
; -3.263 ; vga:instancia_vga|sx[0] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.304      ;
; -3.263 ; vga:instancia_vga|sx[0] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.304      ;
; -3.263 ; vga:instancia_vga|sx[0] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.304      ;
; -3.260 ; vga:instancia_vga|sx[3] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.296      ;
; -3.260 ; vga:instancia_vga|sx[3] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.296      ;
; -3.258 ; vga:instancia_vga|sx[3] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.294      ;
; -3.254 ; vga:instancia_vga|sx[3] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.290      ;
; -3.254 ; vga:instancia_vga|sx[3] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.290      ;
; -3.249 ; vga:instancia_vga|sx[3] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.288      ;
; -3.249 ; vga:instancia_vga|sx[3] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.288      ;
; -3.244 ; vga:instancia_vga|sy[2] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.280      ;
; -3.225 ; vga:instancia_vga|sy[3] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 4.261      ;
; -3.211 ; vga:instancia_vga|sx[0] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 4.250      ;
; -3.195 ; vga:instancia_vga|sy[8] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.227      ;
; -3.191 ; vga:instancia_vga|sy[8] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.223      ;
; -3.191 ; vga:instancia_vga|sy[8] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.223      ;
; -3.189 ; vga:instancia_vga|sy[8] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.221      ;
; -3.185 ; vga:instancia_vga|sy[8] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.217      ;
; -3.185 ; vga:instancia_vga|sy[8] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.217      ;
; -3.180 ; vga:instancia_vga|sy[8] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.215      ;
; -3.180 ; vga:instancia_vga|sy[8] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 4.215      ;
; -3.166 ; vga:instancia_vga|sy[1] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.198      ;
; -3.162 ; vga:instancia_vga|sy[1] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.194      ;
; -3.162 ; vga:instancia_vga|sy[1] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.194      ;
; -3.161 ; vga:instancia_vga|sx[3] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.202      ;
; -3.160 ; vga:instancia_vga|sy[1] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.192      ;
; -3.159 ; vga:instancia_vga|sy[6] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.004     ; 4.191      ;
; -3.158 ; vga:instancia_vga|sx[3] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.199      ;
; -3.157 ; vga:instancia_vga|sx[3] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.198      ;
; -3.157 ; vga:instancia_vga|sx[3] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.005      ; 4.198      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.996 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.867      ; 0.657      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -1.726 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.867      ; 0.657      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.672 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.938      ;
; 0.808 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.074      ;
; 0.819 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.085      ;
; 0.823 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.089      ;
; 0.827 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.093      ;
; 0.845 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.111      ;
; 0.853 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.119      ;
; 0.867 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.133      ;
; 0.867 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.133      ;
; 0.873 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.139      ;
; 1.019 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.286      ;
; 1.021 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.286      ;
; 1.037 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.303      ;
; 1.129 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.396      ;
; 1.206 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.472      ;
; 1.210 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.476      ;
; 1.216 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.482      ;
; 1.231 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.497      ;
; 1.237 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.505      ;
; 1.239 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.505      ;
; 1.241 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.508      ;
; 1.253 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.519      ;
; 1.254 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.520      ;
; 1.259 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.525      ;
; 1.277 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.543      ;
; 1.281 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.547      ;
; 1.310 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.576      ;
; 1.324 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.590      ;
; 1.342 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.608      ;
; 1.344 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.614      ;
; 1.352 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.618      ;
; 1.395 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.661      ;
; 1.398 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.664      ;
; 1.409 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.674      ;
; 1.410 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.675      ;
; 1.411 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.678      ;
; 1.412 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.678      ;
; 1.414 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.679      ;
; 1.415 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.681      ;
; 1.419 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.685      ;
; 1.423 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.689      ;
; 1.432 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.697      ;
; 1.433 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.700      ;
; 1.437 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.704      ;
; 1.469 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.735      ;
; 1.482 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.750      ;
; 1.483 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.749      ;
; 1.486 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.752      ;
; 1.489 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.755      ;
; 1.494 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.760      ;
; 1.504 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.771      ;
; 1.505 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.770      ;
; 1.511 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.777      ;
; 1.557 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.823      ;
; 1.560 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.826      ;
; 1.575 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.842      ;
; 1.576 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.841      ;
; 1.579 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.846      ;
; 1.604 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.869      ;
; 1.616 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.882      ;
; 1.618 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.884      ;
; 1.624 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.891      ;
; 1.625 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.891      ;
; 1.626 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 1.894      ;
; 1.634 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.899      ;
; 1.642 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.909      ;
; 1.646 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.913      ;
; 1.646 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.912      ;
; 1.649 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.915      ;
; 1.650 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.920      ;
; 1.651 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 1.921      ;
; 1.681 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.946      ;
; 1.684 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.949      ;
; 1.690 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 1.955      ;
; 1.695 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.962      ;
; 1.696 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.962      ;
; 1.700 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 1.964      ;
; 1.715 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 1.982      ;
; 1.716 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.982      ;
; 1.720 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.986      ;
; 1.724 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.990      ;
; 1.729 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 1.995      ;
; 1.758 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.024      ;
; 1.766 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.033      ;
; 1.786 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.053      ;
; 1.795 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 2.061      ;
; 1.805 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.072      ;
; 1.819 ; vga:instancia_vga|sx[6] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.086      ;
; 1.833 ; vga:instancia_vga|sx[9] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.101      ;
; 1.836 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 2.104      ;
; 1.837 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.104      ;
; 1.837 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.102      ;
; 1.840 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.107      ;
; 1.857 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 2.124      ;
; 1.864 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.129      ;
; 1.865 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.130      ;
; 1.872 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 2.137      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_vsync~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_vsync~reg0                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[4]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.350 ; 6.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.863 ; 5.863 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.103 ; 6.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.103 ; 6.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.312 ; 6.312 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.164 ; 6.164 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.152 ; 6.152 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.137 ; 6.137 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.134 ; 6.134 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.345 ; 6.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.350 ; 6.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.369 ; 6.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.613 ; 6.613 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.333 ; 6.333 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.312 ; 6.312 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.613 ; 6.613 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.317 ; 6.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.092 ; 6.092 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.336 ; 6.336 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.083 ; 6.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.090 ; 6.090 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.069 ; 6.069 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.114 ; 6.114 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.563 ; 6.563 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 5.863 ; 5.863 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.863 ; 5.863 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.103 ; 6.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.103 ; 6.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.312 ; 6.312 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.164 ; 6.164 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.152 ; 6.152 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.137 ; 6.137 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.134 ; 6.134 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.345 ; 6.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.350 ; 6.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.369 ; 6.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.069 ; 6.069 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.333 ; 6.333 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.312 ; 6.312 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.613 ; 6.613 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.317 ; 6.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.092 ; 6.092 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.336 ; 6.336 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.083 ; 6.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.090 ; 6.090 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.069 ; 6.069 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.114 ; 6.114 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.563 ; 6.563 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+-------------------------------------------------------------------+
; Fast Model Setup Summary                                          ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_25M_divider:inst_clock_25M|clk_out ; -1.041 ; -26.184       ;
; clock_50M                                ; 1.353  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -0.973 ; -0.973        ;
; clock_25M_divider:inst_clock_25M|clk_out ; 0.324  ; 0.000         ;
+------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                            ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; clock_50M                                ; -1.380 ; -2.380        ;
; clock_25M_divider:inst_clock_25M|clk_out ; -0.500 ; -42.000       ;
+------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                    ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node       ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; -1.041 ; vga:instancia_vga|sy[4] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.070      ;
; -1.038 ; vga:instancia_vga|sy[4] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.067      ;
; -1.037 ; vga:instancia_vga|sy[4] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.066      ;
; -1.037 ; vga:instancia_vga|sy[4] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.066      ;
; -1.035 ; vga:instancia_vga|sy[4] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.064      ;
; -1.033 ; vga:instancia_vga|sy[4] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.062      ;
; -1.031 ; vga:instancia_vga|sy[4] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 2.062      ;
; -1.031 ; vga:instancia_vga|sy[4] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 2.062      ;
; -1.009 ; vga:instancia_vga|sy[7] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.038      ;
; -1.006 ; vga:instancia_vga|sy[7] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.035      ;
; -1.005 ; vga:instancia_vga|sy[7] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.034      ;
; -1.005 ; vga:instancia_vga|sy[7] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.034      ;
; -1.003 ; vga:instancia_vga|sy[7] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.032      ;
; -1.001 ; vga:instancia_vga|sy[7] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 2.030      ;
; -0.999 ; vga:instancia_vga|sy[7] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 2.030      ;
; -0.999 ; vga:instancia_vga|sy[7] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 2.030      ;
; -0.987 ; vga:instancia_vga|sy[2] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.017      ;
; -0.984 ; vga:instancia_vga|sy[2] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.014      ;
; -0.983 ; vga:instancia_vga|sy[2] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.013      ;
; -0.983 ; vga:instancia_vga|sy[2] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.013      ;
; -0.981 ; vga:instancia_vga|sy[2] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.011      ;
; -0.980 ; vga:instancia_vga|sy[3] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.010      ;
; -0.979 ; vga:instancia_vga|sy[2] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.009      ;
; -0.977 ; vga:instancia_vga|sy[3] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.007      ;
; -0.977 ; vga:instancia_vga|sy[2] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 2.009      ;
; -0.977 ; vga:instancia_vga|sy[2] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 2.009      ;
; -0.976 ; vga:instancia_vga|sy[3] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.006      ;
; -0.976 ; vga:instancia_vga|sy[3] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.006      ;
; -0.974 ; vga:instancia_vga|sy[3] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.004      ;
; -0.973 ; vga:instancia_vga|sy[4] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.007      ;
; -0.972 ; vga:instancia_vga|sy[4] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.006      ;
; -0.972 ; vga:instancia_vga|sy[4] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.006      ;
; -0.972 ; vga:instancia_vga|sy[4] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.006      ;
; -0.972 ; vga:instancia_vga|sy[3] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.002     ; 2.002      ;
; -0.971 ; vga:instancia_vga|sy[4] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.005      ;
; -0.971 ; vga:instancia_vga|sy[4] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 2.005      ;
; -0.970 ; vga:instancia_vga|sy[3] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 2.002      ;
; -0.970 ; vga:instancia_vga|sy[3] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 2.002      ;
; -0.941 ; vga:instancia_vga|sy[7] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.975      ;
; -0.940 ; vga:instancia_vga|sy[4] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.971      ;
; -0.940 ; vga:instancia_vga|sy[7] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.974      ;
; -0.940 ; vga:instancia_vga|sy[7] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.974      ;
; -0.940 ; vga:instancia_vga|sy[7] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.974      ;
; -0.939 ; vga:instancia_vga|sy[7] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.973      ;
; -0.939 ; vga:instancia_vga|sy[7] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.973      ;
; -0.923 ; vga:instancia_vga|sx[0] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.955      ;
; -0.920 ; vga:instancia_vga|sx[0] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.952      ;
; -0.919 ; vga:instancia_vga|sx[0] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.951      ;
; -0.919 ; vga:instancia_vga|sx[0] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.951      ;
; -0.919 ; vga:instancia_vga|sy[2] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.954      ;
; -0.918 ; vga:instancia_vga|sy[2] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.953      ;
; -0.918 ; vga:instancia_vga|sy[2] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.953      ;
; -0.918 ; vga:instancia_vga|sy[2] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.953      ;
; -0.917 ; vga:instancia_vga|sx[0] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; vga:instancia_vga|sy[2] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.952      ;
; -0.917 ; vga:instancia_vga|sy[2] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.952      ;
; -0.917 ; vga:instancia_vga|sx[3] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.949      ;
; -0.915 ; vga:instancia_vga|sx[0] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.947      ;
; -0.914 ; vga:instancia_vga|sy[8] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.943      ;
; -0.914 ; vga:instancia_vga|sx[3] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.946      ;
; -0.913 ; vga:instancia_vga|sx[0] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.947      ;
; -0.913 ; vga:instancia_vga|sx[0] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.947      ;
; -0.913 ; vga:instancia_vga|sx[3] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.945      ;
; -0.913 ; vga:instancia_vga|sx[3] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.945      ;
; -0.912 ; vga:instancia_vga|sy[3] ; vga_b[7]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.947      ;
; -0.911 ; vga:instancia_vga|sy[8] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.940      ;
; -0.911 ; vga:instancia_vga|sy[3] ; vga_b[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.946      ;
; -0.911 ; vga:instancia_vga|sy[3] ; vga_b[6]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.946      ;
; -0.911 ; vga:instancia_vga|sy[3] ; vga_b[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.946      ;
; -0.911 ; vga:instancia_vga|sx[3] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.943      ;
; -0.910 ; vga:instancia_vga|sy[8] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.939      ;
; -0.910 ; vga:instancia_vga|sy[8] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.939      ;
; -0.910 ; vga:instancia_vga|sy[3] ; vga_b[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.945      ;
; -0.910 ; vga:instancia_vga|sy[3] ; vga_b[5]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.003      ; 1.945      ;
; -0.909 ; vga:instancia_vga|sx[3] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.941      ;
; -0.908 ; vga:instancia_vga|sy[8] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.937      ;
; -0.908 ; vga:instancia_vga|sy[7] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.939      ;
; -0.907 ; vga:instancia_vga|sy[6] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.936      ;
; -0.907 ; vga:instancia_vga|sx[3] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.941      ;
; -0.907 ; vga:instancia_vga|sx[3] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.002      ; 1.941      ;
; -0.906 ; vga:instancia_vga|sy[8] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.935      ;
; -0.904 ; vga:instancia_vga|sy[1] ; vga_r[4]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.933      ;
; -0.904 ; vga:instancia_vga|sy[6] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.933      ;
; -0.904 ; vga:instancia_vga|sy[8] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.935      ;
; -0.904 ; vga:instancia_vga|sy[8] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.935      ;
; -0.903 ; vga:instancia_vga|sy[6] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.932      ;
; -0.903 ; vga:instancia_vga|sy[6] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.932      ;
; -0.901 ; vga:instancia_vga|sy[1] ; vga_r[0]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.930      ;
; -0.901 ; vga:instancia_vga|sy[6] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.930      ;
; -0.900 ; vga:instancia_vga|sy[1] ; vga_r[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.929      ;
; -0.900 ; vga:instancia_vga|sy[1] ; vga_r[3]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.929      ;
; -0.899 ; vga:instancia_vga|sy[6] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.928      ;
; -0.898 ; vga:instancia_vga|sy[1] ; vga_r[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.927      ;
; -0.897 ; vga:instancia_vga|sy[6] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.928      ;
; -0.897 ; vga:instancia_vga|sy[6] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.928      ;
; -0.896 ; vga:instancia_vga|sy[1] ; vga_r[8]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.003     ; 1.925      ;
; -0.894 ; vga:instancia_vga|sy[1] ; vga_b[1]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.925      ;
; -0.894 ; vga:instancia_vga|sy[1] ; vga_b[9]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; -0.001     ; 1.925      ;
; -0.886 ; vga:instancia_vga|sy[2] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.918      ;
; -0.879 ; vga:instancia_vga|sy[3] ; vga_b[2]~reg0 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 1.000        ; 0.000      ; 1.911      ;
+--------+-------------------------+---------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50M'                                                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; 1.353 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 1.000        ; 1.047      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50M'                                                                                                                                                                   ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+
; -0.973 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M   ; -0.500       ; 1.047      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                                                              ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                             ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.324 ; vga:instancia_vga|sx[9] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.476      ;
; 0.362 ; vga:instancia_vga|sx[7] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.538      ;
; 0.388 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.541      ;
; 0.460 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.612      ;
; 0.471 ; vga:instancia_vga|sy[7] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.625      ;
; 0.478 ; vga:instancia_vga|sx[8] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.628      ;
; 0.499 ; vga:instancia_vga|sy[4] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.653      ;
; 0.508 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; vga:instancia_vga|sx[6] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.681      ;
; 0.540 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.696      ;
; 0.553 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.705      ;
; 0.558 ; vga:instancia_vga|sy[3] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.713      ;
; 0.559 ; vga:instancia_vga|sy[8] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.713      ;
; 0.563 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.715      ;
; 0.573 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.725      ;
; 0.578 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.731      ;
; 0.595 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[1] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.748      ;
; 0.598 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.753      ;
; 0.605 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.758      ;
; 0.608 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.760      ;
; 0.613 ; vga:instancia_vga|sy[6] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.765      ;
; 0.613 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.765      ;
; 0.620 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.772      ;
; 0.628 ; vga:instancia_vga|sy[1] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.782      ;
; 0.635 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.787      ;
; 0.639 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.789      ;
; 0.640 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.793      ;
; 0.643 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.795      ;
; 0.647 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.799      ;
; 0.648 ; vga:instancia_vga|sx[7] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.798      ;
; 0.649 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.800      ;
; 0.649 ; vga:instancia_vga|sy[0] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.804      ;
; 0.650 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.801      ;
; 0.651 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.802      ;
; 0.655 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.810      ;
; 0.673 ; vga:instancia_vga|sy[4] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.825      ;
; 0.675 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.828      ;
; 0.678 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.830      ;
; 0.686 ; vga:instancia_vga|sy[5] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.840      ;
; 0.686 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.837      ;
; 0.693 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.845      ;
; 0.700 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.853      ;
; 0.705 ; vga:instancia_vga|sx[5] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.857      ;
; 0.710 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.863      ;
; 0.712 ; vga:instancia_vga|sy[6] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.002      ; 0.866      ;
; 0.716 ; vga:instancia_vga|sy[2] ; vga_vsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.871      ;
; 0.721 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.873      ;
; 0.727 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.879      ;
; 0.732 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.882      ;
; 0.735 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.888      ;
; 0.742 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[4] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.895      ;
; 0.742 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.894      ;
; 0.746 ; vga:instancia_vga|sx[4] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.896      ;
; 0.756 ; vga:instancia_vga|sy[7] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.908      ;
; 0.758 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 0.914      ;
; 0.759 ; vga:instancia_vga|sy[9] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.004      ; 0.915      ;
; 0.762 ; vga:instancia_vga|sx[1] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.914      ;
; 0.764 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; vga:instancia_vga|sx[5] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.003     ; 0.915      ;
; 0.768 ; vga:instancia_vga|sy[8] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.919      ;
; 0.768 ; vga:instancia_vga|sx[6] ; vga_hsync~reg0          ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.918      ;
; 0.770 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.923      ;
; 0.772 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.924      ;
; 0.774 ; vga:instancia_vga|sx[4] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.927      ;
; 0.777 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.930      ;
; 0.777 ; vga:instancia_vga|sx[0] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.929      ;
; 0.790 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.942      ;
; 0.794 ; vga:instancia_vga|sy[1] ; vga:instancia_vga|sy[3] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.945      ;
; 0.799 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.951      ;
; 0.804 ; vga:instancia_vga|sy[3] ; vga:instancia_vga|sy[8] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.957      ;
; 0.805 ; vga:instancia_vga|sy[0] ; vga:instancia_vga|sy[7] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.958      ;
; 0.812 ; vga:instancia_vga|sx[6] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; vga:instancia_vga|sy[2] ; vga:instancia_vga|sy[6] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.965      ;
; 0.812 ; vga:instancia_vga|sx[3] ; vga:instancia_vga|sx[5] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.001      ; 0.965      ;
; 0.817 ; vga:instancia_vga|sx[2] ; vga:instancia_vga|sx[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.002     ; 0.967      ;
; 0.818 ; vga:instancia_vga|sx[9] ; vga:instancia_vga|sy[9] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.970      ;
; 0.830 ; vga:instancia_vga|sx[9] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.003      ; 0.985      ;
; 0.835 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[2] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.986      ;
; 0.836 ; vga:instancia_vga|sy[5] ; vga:instancia_vga|sy[0] ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; -0.001     ; 0.987      ;
; 0.838 ; vga:instancia_vga|sx[5] ; vga_r[5]~reg0           ; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 0.000        ; 0.000      ; 0.990      ;
+-------+-------------------------+-------------------------+------------------------------------------+------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50M'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50M ; Rise       ; clock_50M                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; clock_50M|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50M ; Rise       ; inst_clock_25M|clk_out|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25M_divider:inst_clock_25M|clk_out'                                                                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sx[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga:instancia_vga|sy[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_b[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_hsync~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[0]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[1]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[2]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[3]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[4]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[5]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[6]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[7]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[8]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_r[9]~reg0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_vsync~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; vga_vsync~reg0                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; inst_clock_25M|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25M_divider:inst_clock_25M|clk_out ; Rise       ; instancia_vga|sx[4]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.573 ; 3.573 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.345 ; 3.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.452 ; 3.452 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.452 ; 3.452 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.514 ; 3.514 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.503 ; 3.503 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.487 ; 3.487 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.485 ; 3.485 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.569 ; 3.569 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.573 ; 3.573 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.592 ; 3.592 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.682 ; 3.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.565 ; 3.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.682 ; 3.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.549 ; 3.549 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.450 ; 3.450 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.565 ; 3.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.450 ; 3.450 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.426 ; 3.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.455 ; 3.455 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.670 ; 3.670 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.345 ; 3.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.345 ; 3.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.452 ; 3.452 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.452 ; 3.452 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.514 ; 3.514 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.503 ; 3.503 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.487 ; 3.487 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.485 ; 3.485 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.569 ; 3.569 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.573 ; 3.573 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.592 ; 3.592 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.426 ; 3.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.565 ; 3.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.682 ; 3.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.549 ; 3.549 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.450 ; 3.450 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.565 ; 3.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.450 ; 3.450 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.426 ; 3.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.455 ; 3.455 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.670 ; 3.670 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                      ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                     ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                          ; -3.524   ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -3.524   ; 0.324  ; N/A      ; N/A     ; -0.500              ;
;  clock_50M                                ; 1.353    ; -1.726 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                           ; -103.56  ; -1.726 ; 0.0      ; 0.0     ; -44.38              ;
;  clock_25M_divider:inst_clock_25M|clk_out ; -103.560 ; 0.000  ; N/A      ; N/A     ; -42.000             ;
;  clock_50M                                ; 0.000    ; -1.726 ; N/A      ; N/A     ; -2.380              ;
+-------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                        ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 5.182 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.350 ; 6.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 5.863 ; 5.863 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.103 ; 6.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.103 ; 6.103 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.312 ; 6.312 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.164 ; 6.164 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.152 ; 6.152 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.137 ; 6.137 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.134 ; 6.134 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.345 ; 6.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.350 ; 6.350 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.369 ; 6.369 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 6.613 ; 6.613 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.333 ; 6.333 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.312 ; 6.312 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.613 ; 6.613 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.317 ; 6.317 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.092 ; 6.092 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.336 ; 6.336 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.083 ; 6.083 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.090 ; 6.090 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.069 ; 6.069 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 6.114 ; 6.114 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 6.563 ; 6.563 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 5.182 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; Data Port ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                          ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ; 2.742 ;       ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_b[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.345 ; 3.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.345 ; 3.345 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.452 ; 3.452 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.452 ; 3.452 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.537 ; 3.537 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.514 ; 3.514 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.503 ; 3.503 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.487 ; 3.487 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.485 ; 3.485 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.569 ; 3.569 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_b[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.573 ; 3.573 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_hsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.592 ; 3.592 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_r[*]  ; clock_25M_divider:inst_clock_25M|clk_out ; 3.426 ; 3.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[0] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.565 ; 3.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[1] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.542 ; 3.542 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[2] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.682 ; 3.682 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[3] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.549 ; 3.549 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[4] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.450 ; 3.450 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[5] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.565 ; 3.565 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[6] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.440 ; 3.440 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[7] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.450 ; 3.450 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[8] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.426 ; 3.426 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
;  vga_r[9] ; clock_25M_divider:inst_clock_25M|clk_out ; 3.455 ; 3.455 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; vga_vsync ; clock_25M_divider:inst_clock_25M|clk_out ; 3.670 ; 3.670 ; Rise       ; clock_25M_divider:inst_clock_25M|clk_out ;
; clock_25M ; clock_25M_divider:inst_clock_25M|clk_out ;       ; 2.742 ; Fall       ; clock_25M_divider:inst_clock_25M|clk_out ;
+-----------+------------------------------------------+-------+-------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                 ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 2380     ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                  ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                               ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; clock_25M_divider:inst_clock_25M|clk_out ; clock_25M_divider:inst_clock_25M|clk_out ; 2380     ; 0        ; 0        ; 0        ;
; clock_25M_divider:inst_clock_25M|clk_out ; clock_50M                                ; 1        ; 1        ; 0        ; 0        ;
+------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 22 20:33:54 2023
Info: Command: quartus_sta pepinosDigitais -c pepinosDigitais
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pepinosDigitais.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25M_divider:inst_clock_25M|clk_out clock_25M_divider:inst_clock_25M|clk_out
    Info (332105): create_clock -period 1.000 -name clock_50M clock_50M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.524      -103.560 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.996         0.000 clock_50M 
Info (332146): Worst-case hold slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726        -1.726 clock_50M 
    Info (332119):     0.672         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -42.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.041
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.041       -26.184 clock_25M_divider:inst_clock_25M|clk_out 
    Info (332119):     1.353         0.000 clock_50M 
Info (332146): Worst-case hold slack is -0.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.973        -0.973 clock_50M 
    Info (332119):     0.324         0.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50M 
    Info (332119):    -0.500       -42.000 clock_25M_divider:inst_clock_25M|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 315 megabytes
    Info: Processing ended: Tue Aug 22 20:33:55 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


