TimeQuest Timing Analyzer report for TEI_GRUPO17
Wed Jul 30 16:44:27 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 156.99 MHz ; 156.99 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -5.370 ; -109.156           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                 ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.370 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.644      ;
; -5.356 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.630      ;
; -5.293 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.567      ;
; -5.292 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.566      ;
; -5.279 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.553      ;
; -5.278 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.552      ;
; -5.087 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.361      ;
; -5.028 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.302      ;
; -5.010 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.284      ;
; -5.009 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.283      ;
; -4.951 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.225      ;
; -4.950 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.224      ;
; -4.924 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.198      ;
; -4.847 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.121      ;
; -4.846 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 6.120      ;
; -4.622 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.896      ;
; -4.563 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.837      ;
; -4.545 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.819      ;
; -4.544 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.818      ;
; -4.542 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.816      ;
; -4.486 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.760      ;
; -4.485 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.759      ;
; -4.480 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.759      ;
; -4.472 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.747      ;
; -4.465 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.740      ;
; -4.465 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.739      ;
; -4.464 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.738      ;
; -4.464 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.743      ;
; -4.410 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.689      ;
; -4.403 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.678      ;
; -4.393 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.672      ;
; -4.379 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.658      ;
; -4.368 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.647      ;
; -4.326 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.605      ;
; -4.208 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.487      ;
; -4.166 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.445      ;
; -4.157 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.436      ;
; -4.114 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.388      ;
; -4.101 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.380      ;
; -4.080 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.359      ;
; -4.079 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.358      ;
; -4.076 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.355      ;
; -4.060 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.339      ;
; -4.037 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.311      ;
; -4.036 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.310      ;
; -4.021 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.295      ;
; -4.018 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.297      ;
; -4.010 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.284      ;
; -3.944 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.218      ;
; -3.943 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.217      ;
; -3.933 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.207      ;
; -3.932 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.206      ;
; -3.916 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.195      ;
; -3.877 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.156      ;
; -3.864 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.143      ;
; -3.847 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.127      ;
; -3.822 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.101      ;
; -3.805 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.085      ;
; -3.768 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.047      ;
; -3.764 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.041      ;
; -3.754 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.669      ;
; -3.741 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.020      ;
; -3.729 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 5.003      ;
; -3.712 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.627      ;
; -3.699 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.978      ;
; -3.687 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.964      ;
; -3.686 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.963      ;
; -3.652 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.567      ;
; -3.652 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 4.926      ;
; -3.651 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 4.925      ;
; -3.600 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.515      ;
; -3.598 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.513      ;
; -3.588 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.503      ;
; -3.570 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.847      ;
; -3.561 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.476      ;
; -3.555 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.835      ;
; -3.551 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.466      ;
; -3.536 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.451      ;
; -3.534 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.449      ;
; -3.532 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.447      ;
; -3.493 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.770      ;
; -3.492 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.769      ;
; -3.463 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.742      ;
; -3.462 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 4.736      ;
; -3.449 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.728      ;
; -3.421 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.700      ;
; -3.419 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.336      ;
; -3.405 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.308      ;
; -3.385 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.279      ; 4.659      ;
; -3.384 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.279      ; 4.658      ;
; -3.353 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.256      ;
; -3.351 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.092     ; 4.254      ;
; -3.338 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.253      ;
; -3.287 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.202      ;
; -3.286 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.201      ;
; -3.284 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.199      ;
; -3.259 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.174      ;
; -3.235 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.150      ;
; -3.233 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.148      ;
; -3.233 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.285      ; 4.513      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                       ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.817 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.052      ;
; 0.906 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.141      ;
; 0.978 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.198      ;
; 1.021 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.256      ;
; 1.040 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.275      ;
; 1.081 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.316      ;
; 1.108 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.343      ;
; 1.113 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.345      ;
; 1.119 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.354      ;
; 1.180 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.415      ;
; 1.187 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.407      ;
; 1.212 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.432      ;
; 1.212 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.432      ;
; 1.230 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.465      ;
; 1.287 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.519      ;
; 1.314 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.546      ;
; 1.403 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.635      ;
; 1.572 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.821      ;
; 1.577 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.809      ;
; 1.608 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.840      ;
; 1.640 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.223      ;
; 1.691 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.913      ;
; 1.752 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.624      ;
; 1.752 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.624      ;
; 1.752 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.624      ;
; 1.752 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.624      ;
; 1.752 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.624      ;
; 1.808 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.391      ;
; 1.810 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.393      ;
; 1.814 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.397      ;
; 1.828 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.092      ; 2.077      ;
; 1.836 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.413      ;
; 1.845 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.428      ;
; 1.865 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.087      ;
; 1.871 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.454      ;
; 1.896 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.118      ;
; 1.897 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.480      ;
; 1.898 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.481      ;
; 1.925 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.508      ;
; 1.928 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.176      ;
; 1.930 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.178      ;
; 1.957 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.540      ;
; 1.972 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.845      ;
; 1.972 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.845      ;
; 1.972 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.845      ;
; 1.972 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.845      ;
; 1.972 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.845      ;
; 1.985 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.217      ;
; 1.991 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.239      ;
; 2.008 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.880      ;
; 2.008 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.880      ;
; 2.008 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.880      ;
; 2.008 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.880      ;
; 2.008 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.880      ;
; 2.010 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.587      ;
; 2.041 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.618      ;
; 2.048 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.279     ; 1.926      ;
; 2.091 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.672      ;
; 2.092 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.673      ;
; 2.099 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.682      ;
; 2.130 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.713      ;
; 2.148 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.729      ;
; 2.150 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.731      ;
; 2.151 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.732      ;
; 2.159 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.391      ;
; 2.190 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.422      ;
; 2.211 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.792      ;
; 2.228 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 2.101      ;
; 2.228 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 2.101      ;
; 2.228 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 2.101      ;
; 2.228 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 2.101      ;
; 2.228 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; -0.284     ; 2.101      ;
; 2.302 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.879      ;
; 2.303 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.880      ;
; 2.310 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.279     ; 2.188      ;
; 2.314 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.891      ;
; 2.316 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.893      ;
; 2.317 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.279     ; 2.195      ;
; 2.362 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.939      ;
; 2.369 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.952      ;
; 2.370 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.953      ;
; 2.377 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 2.954      ;
; 2.429 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.426      ; 3.012      ;
; 2.434 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 3.011      ;
; 2.436 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.420      ; 3.013      ;
; 2.495 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 2.727      ;
; 2.497 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 3.074      ;
; 2.540 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.425      ; 3.122      ;
; 2.542 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.425      ; 3.124      ;
; 2.566 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.787      ;
; 2.603 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.425      ; 3.185      ;
; 2.629 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.420      ; 3.206      ;
; 2.631 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.420      ; 3.208      ;
; 2.645 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 0.000        ; -0.280     ; 2.522      ;
; 2.659 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.896      ;
; 2.659 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.896      ;
; 2.659 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.896      ;
; 2.659 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.896      ;
; 2.659 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.896      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst11|inst4|clk                                ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst2|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst|clk                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst10|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst11|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst6|inst4|clk                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst7|inst4|clk                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst8|inst4|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.689 ; 3.154 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.261 ; 2.744 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.987 ; 2.406 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 2.231 ; 2.664 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.261 ; 2.744 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.024 ; 2.441 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.128 ; 2.537 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.934 ; 2.349 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.903 ; 2.326 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.966 ; 2.380 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 2.138 ; 2.553 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.905 ; 2.314 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.175 ; 2.599 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.439 ; 1.843 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.740 ; 4.107 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.712 ; 1.823 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 5.262 ; 5.607 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.378 ; 0.569 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.783 ; 2.183 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 4.269 ; 4.732 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.823 ; 3.277 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.597 ; 3.994 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 4.269 ; 4.732 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.255 ; -2.700 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.927 ; -1.345 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.346 ; -1.766 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.502 ; -1.905 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.511 ; -1.919 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.525 ; -1.936 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.545 ; -1.943 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.314 ; -1.723 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.174 ; -1.590 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.242 ; -1.646 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.008 ; -1.422 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.927 ; -1.345 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.444 ; -1.855 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.979 ; -1.396 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.331 ; -2.702 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.996 ; -1.120 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.948 ; -2.319 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.191  ; 0.056  ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.422 ; -1.800 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.437 ; -1.820 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.520 ; -1.921 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.437 ; -1.820 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -2.051 ; -2.445 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 9.536  ; 9.770  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.854 ; 10.952 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.155  ; 7.183  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.454  ; 7.480  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 8.341  ; 8.324  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.595  ; 7.511  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 7.581  ; 7.533  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.747  ; 7.724  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 9.251  ; 9.266  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.632  ; 8.633  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 9.489  ; 9.500  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 10.844 ; 10.952 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.854 ; 10.947 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 10.047 ; 10.056 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 7.624  ; 7.704  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 7.027  ; 7.110  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 11.196 ; 11.157 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.981  ; 6.903  ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.874  ; 6.830  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.952  ; 6.915  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.707  ; 6.718  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.137  ; 6.162  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.100  ; 5.110  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.369  ; 5.382  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.599  ; 5.599  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 4.877  ; 4.899  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.952  ; 5.984  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.551  ; 5.605  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 6.060  ; 6.078  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.456  ; 5.461  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 6.137  ; 6.162  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 6.003  ; 5.999  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.696  ; 5.689  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.712  ; 5.705  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.527  ; 6.546  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.060  ; 5.064  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.101  ; 5.106  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.000  ; 6.070  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.607  ; 5.607  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.958  ; 5.965  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.173  ; 6.248  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.662  ; 5.711  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.878  ; 4.898  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.527  ; 6.546  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.617  ; 5.629  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.707  ; 5.727  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.999  ; 5.984  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.880  ; 6.804  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 6.393 ; 6.413 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 5.416 ; 5.388 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.623 ; 5.651 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.863 ; 5.904 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 5.935 ; 5.909 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.882 ; 5.910 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.779 ; 5.738 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.631 ; 5.708 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.416 ; 5.388 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.571 ; 5.564 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.615 ; 5.634 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 7.146 ; 7.232 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 7.624 ; 7.744 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.794 ; 5.797 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 7.262 ; 7.172 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.837 ; 6.787 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 6.932 ; 6.955 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.579 ; 6.473 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.397 ; 6.470 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.459 ; 6.435 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.018 ; 6.049 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 4.779 ; 4.800 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 4.993 ; 5.003 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.251 ; 5.263 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.472 ; 5.471 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 4.779 ; 4.800 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.815 ; 5.845 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.429 ; 5.481 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.915 ; 5.933 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.336 ; 5.340 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.992 ; 6.016 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.861 ; 5.857 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.566 ; 5.559 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.582 ; 5.574 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.782 ; 4.800 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 4.956 ; 4.958 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 4.994 ; 4.999 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.861 ; 5.927 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.481 ; 5.481 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.820 ; 5.827 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.027 ; 6.098 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.532 ; 5.579 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.782 ; 4.800 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.364 ; 6.381 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.489 ; 5.501 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.577 ; 5.595 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.856 ; 5.841 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.433 ; 6.517 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 5.042 ;    ;    ; 5.144 ;
; LOAD_I     ; IenVI_UC    ; 4.931 ;    ;    ; 5.071 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.946 ;    ;    ; 5.050 ;
; LOAD_I     ; IenVI_UC    ; 4.839 ;    ;    ; 4.980 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.896 ; 6.896 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.029 ; 7.029 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.192 ; 7.192 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.009 ; 7.009 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.192 ; 7.192 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.009 ; 7.009 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.221 ; 7.221 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.201 ; 7.201 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.181 ; 7.181 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.896 ; 6.896 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.176 ; 7.176 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.327 ; 6.327 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.597 ; 6.597 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.457 ; 6.457 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.613 ; 6.613 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.437 ; 6.437 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.613 ; 6.613 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.437 ; 6.437 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.641 ; 6.641 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.597 ; 6.597 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.621 ; 6.621 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.601 ; 6.601 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.327 ; 6.327 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.597 ; 6.597 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.893     ; 6.982     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 7.154     ; 7.245     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 7.023     ; 7.114     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 7.203     ; 7.294     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 7.003     ; 7.094     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 7.203     ; 7.294     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 7.003     ; 7.094     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 7.197     ; 7.288     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 7.154     ; 7.245     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 7.177     ; 7.268     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 7.157     ; 7.248     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.893     ; 6.982     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 7.154     ; 7.245     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.395     ; 6.407     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.649     ; 6.657     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.524     ; 6.532     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.695     ; 6.703     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.504     ; 6.512     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.695     ; 6.703     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.504     ; 6.512     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.691     ; 6.699     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.649     ; 6.657     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.671     ; 6.679     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.651     ; 6.659     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.395     ; 6.407     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.649     ; 6.657     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 174.73 MHz ; 174.73 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.723 ; -94.672           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                  ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.723 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.978      ;
; -4.708 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.963      ;
; -4.666 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.921      ;
; -4.664 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.919      ;
; -4.651 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.906      ;
; -4.649 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.904      ;
; -4.471 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.726      ;
; -4.428 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.683      ;
; -4.414 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.669      ;
; -4.412 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.667      ;
; -4.371 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.626      ;
; -4.369 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.624      ;
; -4.328 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.583      ;
; -4.271 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.526      ;
; -4.269 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.524      ;
; -4.050 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.305      ;
; -4.003 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.258      ;
; -3.993 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.248      ;
; -3.991 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.246      ;
; -3.984 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.239      ;
; -3.977 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.261      ; 5.233      ;
; -3.975 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.235      ;
; -3.946 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.201      ;
; -3.944 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.199      ;
; -3.928 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.261      ; 5.184      ;
; -3.927 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.182      ;
; -3.926 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.186      ;
; -3.925 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 5.180      ;
; -3.880 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.140      ;
; -3.845 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.105      ;
; -3.842 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.261      ; 5.098      ;
; -3.831 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.091      ;
; -3.767 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.027      ;
; -3.752 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.012      ;
; -3.618 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.878      ;
; -3.617 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.877      ;
; -3.614 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.874      ;
; -3.605 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.865      ;
; -3.579 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.834      ;
; -3.557 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.817      ;
; -3.555 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.815      ;
; -3.522 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.777      ;
; -3.520 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.775      ;
; -3.510 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.765      ;
; -3.509 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.769      ;
; -3.501 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.756      ;
; -3.499 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.759      ;
; -3.475 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.735      ;
; -3.453 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.708      ;
; -3.451 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.706      ;
; -3.444 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.699      ;
; -3.442 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.697      ;
; -3.362 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.622      ;
; -3.362 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.622      ;
; -3.305 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.565      ;
; -3.303 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.563      ;
; -3.287 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.547      ;
; -3.279 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.537      ;
; -3.268 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.528      ;
; -3.252 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.507      ;
; -3.240 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.162      ;
; -3.236 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.496      ;
; -3.228 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.150      ;
; -3.222 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.480      ;
; -3.220 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.478      ;
; -3.195 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.450      ;
; -3.193 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.448      ;
; -3.190 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.450      ;
; -3.189 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.449      ;
; -3.181 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.103      ;
; -3.136 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.058      ;
; -3.124 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.046      ;
; -3.122 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.044      ;
; -3.107 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.029      ;
; -3.101 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.023      ;
; -3.095 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.353      ;
; -3.079 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.001      ;
; -3.077 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.999      ;
; -3.059 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.984      ;
; -3.052 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.974      ;
; -3.044 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.304      ;
; -3.038 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.296      ;
; -3.036 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.294      ;
; -2.993 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.248      ;
; -2.957 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.869      ;
; -2.947 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.207      ;
; -2.945 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.205      ;
; -2.936 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.191      ;
; -2.934 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.260      ; 4.189      ;
; -2.931 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.191      ;
; -2.907 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.829      ;
; -2.900 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.812      ;
; -2.898 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.810      ;
; -2.888 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.810      ;
; -2.850 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.772      ;
; -2.848 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.770      ;
; -2.847 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.769      ;
; -2.841 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.766      ;
; -2.831 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.753      ;
; -2.829 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.751      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.741 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.955      ;
; 0.822 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.036      ;
; 0.895 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.095      ;
; 0.927 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.141      ;
; 0.940 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.154      ;
; 0.959 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.173      ;
; 0.994 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.208      ;
; 1.000 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.211      ;
; 1.005 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.219      ;
; 1.047 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.261      ;
; 1.083 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.283      ;
; 1.112 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.312      ;
; 1.112 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.312      ;
; 1.120 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.334      ;
; 1.156 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.367      ;
; 1.171 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.382      ;
; 1.263 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.474      ;
; 1.409 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.636      ;
; 1.419 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.630      ;
; 1.434 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.645      ;
; 1.488 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.024      ;
; 1.547 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.749      ;
; 1.583 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.462      ;
; 1.583 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.462      ;
; 1.583 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.462      ;
; 1.583 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.462      ;
; 1.583 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.462      ;
; 1.632 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.168      ;
; 1.634 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.170      ;
; 1.651 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.878      ;
; 1.656 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.192      ;
; 1.668 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.204      ;
; 1.681 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.211      ;
; 1.691 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.227      ;
; 1.701 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.237      ;
; 1.703 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.239      ;
; 1.715 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.917      ;
; 1.723 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.925      ;
; 1.731 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.267      ;
; 1.753 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.980      ;
; 1.755 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.982      ;
; 1.760 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.296      ;
; 1.780 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.659      ;
; 1.780 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.659      ;
; 1.780 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.659      ;
; 1.780 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.659      ;
; 1.780 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.659      ;
; 1.791 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.002      ;
; 1.807 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.083      ; 2.034      ;
; 1.825 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.704      ;
; 1.825 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.704      ;
; 1.825 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.704      ;
; 1.825 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.704      ;
; 1.825 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.704      ;
; 1.828 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.260     ; 1.712      ;
; 1.845 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.375      ;
; 1.860 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.390      ;
; 1.880 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.414      ;
; 1.882 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.416      ;
; 1.887 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.423      ;
; 1.902 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.438      ;
; 1.939 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.473      ;
; 1.947 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.158      ;
; 1.956 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.490      ;
; 1.958 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.492      ;
; 1.962 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.173      ;
; 2.015 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.549      ;
; 2.022 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.901      ;
; 2.022 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.901      ;
; 2.022 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.901      ;
; 2.022 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.901      ;
; 2.022 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.901      ;
; 2.047 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.577      ;
; 2.049 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.579      ;
; 2.055 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.260     ; 1.939      ;
; 2.069 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.260     ; 1.953      ;
; 2.083 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.613      ;
; 2.085 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.615      ;
; 2.106 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.636      ;
; 2.127 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.663      ;
; 2.129 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.665      ;
; 2.142 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.672      ;
; 2.186 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.392      ; 2.722      ;
; 2.237 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.767      ;
; 2.237 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.767      ;
; 2.263 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.474      ;
; 2.285 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.815      ;
; 2.325 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.860      ;
; 2.327 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.862      ;
; 2.351 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.057      ; 2.552      ;
; 2.373 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.908      ;
; 2.374 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.904      ;
; 2.376 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.386      ; 2.906      ;
; 2.386 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; CLK          ; CLK         ; 0.000        ; -0.261     ; 2.269      ;
; 2.408 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.625      ;
; 2.408 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.625      ;
; 2.408 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.625      ;
; 2.408 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.625      ;
; 2.408 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.625      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst2|clk                                 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst|clk                                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst11|inst4|clk                                ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst10|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst11|inst4|clk                                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst6|inst4|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst7|inst4|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst8|inst4|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.345 ; 2.701 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 1.957 ; 2.360 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.704 ; 2.056 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.930 ; 2.287 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.957 ; 2.360 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.738 ; 2.090 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.845 ; 2.182 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.663 ; 2.005 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.640 ; 1.981 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.689 ; 2.032 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.855 ; 2.175 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.631 ; 1.972 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.884 ; 2.213 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.202 ; 1.538 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.315 ; 3.594 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.596 ; 1.712 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 4.581 ; 5.015 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.350 ; 0.571 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.537 ; 1.859 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 3.826 ; 4.086 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.476 ; 2.796 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.214 ; 3.441 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 3.826 ; 4.086 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.961 ; -2.303 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.743 ; -1.095 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.137 ; -1.486 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.278 ; -1.613 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.287 ; -1.622 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.304 ; -1.634 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.313 ; -1.648 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.100 ; -1.448 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.981 ; -1.315 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.033 ; -1.369 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.815 ; -1.170 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.743 ; -1.095 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.222 ; -1.541 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.794 ; -1.143 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.021 ; -2.324 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.935 ; -1.081 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.665 ; -1.987 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.163  ; -0.014 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.217 ; -1.525 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.215 ; -1.537 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.284 ; -1.626 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.215 ; -1.537 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.785 ; -2.080 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 8.912  ; 8.972  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.159 ; 10.174 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 6.691  ; 6.677  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 6.968  ; 6.956  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 7.792  ; 7.701  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.102  ; 6.986  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 7.056  ; 6.978  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.196  ; 7.151  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 8.568  ; 8.522  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 7.993  ; 7.964  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.775  ; 8.721  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 10.117 ; 10.163 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.159 ; 10.174 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 9.299  ; 9.217  ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 7.152  ; 7.145  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.613  ; 6.639  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 10.334 ; 10.222 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.545  ; 6.453  ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.431  ; 6.396  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.517  ; 6.449  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.277  ; 6.302  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 5.804  ; 5.782  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 4.849  ; 4.824  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.096  ; 5.053  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.316  ; 5.277  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 4.642  ; 4.641  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.644  ; 5.606  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.269  ; 5.265  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.746  ; 5.703  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.176  ; 5.151  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.804  ; 5.782  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.693  ; 5.637  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.412  ; 5.375  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.424  ; 5.384  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.157  ; 6.172  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 4.812  ; 4.787  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 4.851  ; 4.828  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.685  ; 5.674  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.313  ; 5.271  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.646  ; 5.617  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.847  ; 5.834  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.361  ; 5.366  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.642  ; 4.640  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.157  ; 6.172  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.339  ; 5.295  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.419  ; 5.390  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.691  ; 5.627  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.403  ; 6.406  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 6.034 ; 5.992 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 5.133 ; 5.086 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.328 ; 5.311 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.555 ; 5.549 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 5.617 ; 5.557 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.565 ; 5.556 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.475 ; 5.405 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.333 ; 5.347 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.133 ; 5.086 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.271 ; 5.242 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.326 ; 5.304 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 6.840 ; 6.879 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 7.273 ; 7.327 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.490 ; 5.453 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.802 ; 6.706 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.427 ; 6.377 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 6.521 ; 6.479 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.186 ; 6.084 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.042 ; 6.053 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.113 ; 6.056 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 5.694 ; 5.741 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 4.555 ; 4.554 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 4.754 ; 4.729 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 4.991 ; 4.949 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.202 ; 5.164 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 4.555 ; 4.554 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.520 ; 5.483 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.160 ; 5.156 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.614 ; 5.573 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.067 ; 5.043 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.673 ; 5.652 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.564 ; 5.509 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.293 ; 5.258 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.306 ; 5.267 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.556 ; 4.553 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 4.719 ; 4.694 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 4.755 ; 4.733 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 5.560 ; 5.548 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.199 ; 5.159 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.522 ; 5.494 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.714 ; 5.701 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.243 ; 5.248 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.556 ; 4.553 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.009 ; 6.022 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.223 ; 5.180 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.300 ; 5.272 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.561 ; 5.499 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.051 ; 6.140 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.831 ;    ;    ; 4.933 ;
; LOAD_I     ; IenVI_UC    ; 4.714 ;    ;    ; 4.877 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.745 ;    ;    ; 4.847 ;
; LOAD_I     ; IenVI_UC    ; 4.630 ;    ;    ; 4.793 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.430 ; 6.432 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.686 ; 6.688 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.551 ; 6.553 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.698 ; 6.700 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.531 ; 6.533 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.698 ; 6.700 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.531 ; 6.533 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.727 ; 6.729 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.686 ; 6.688 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.707 ; 6.709 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.687 ; 6.689 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.430 ; 6.432 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.686 ; 6.688 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.712 ; 5.712 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.957 ; 5.957 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.828 ; 5.828 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.968 ; 5.968 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.808 ; 5.808 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.968 ; 5.968 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.808 ; 5.808 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.996 ; 5.996 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.957 ; 5.957 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.976 ; 5.976 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.956 ; 5.956 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.712 ; 5.712 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.957 ; 5.957 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.446     ; 6.446     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.700     ; 6.700     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.599     ; 6.599     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.709     ; 6.709     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.579     ; 6.579     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.709     ; 6.709     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.579     ; 6.579     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.738     ; 6.738     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.700     ; 6.700     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.718     ; 6.718     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.698     ; 6.698     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.446     ; 6.446     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.700     ; 6.700     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.700     ; 5.791     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.943     ; 6.044     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.846     ; 5.947     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.952     ; 6.053     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.826     ; 5.927     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.952     ; 6.053     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.826     ; 5.927     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.980     ; 6.081     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.943     ; 6.044     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.960     ; 6.061     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.940     ; 6.041     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.700     ; 5.791     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.943     ; 6.044     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.557 ; -42.223           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.996                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                  ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.557 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.692      ;
; -2.551 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.686      ;
; -2.540 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.675      ;
; -2.539 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.674      ;
; -2.534 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.669      ;
; -2.533 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.668      ;
; -2.396 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.531      ;
; -2.379 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.514      ;
; -2.378 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.513      ;
; -2.370 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.505      ;
; -2.353 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.488      ;
; -2.352 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.487      ;
; -2.302 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.437      ;
; -2.285 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.420      ;
; -2.284 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.419      ;
; -2.146 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.281      ;
; -2.129 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.264      ;
; -2.128 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.263      ;
; -2.108 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.243      ;
; -2.105 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.240      ;
; -2.091 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.226      ;
; -2.090 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.225      ;
; -2.088 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.223      ;
; -2.087 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.222      ;
; -2.061 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 3.198      ;
; -2.031 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.172      ;
; -2.025 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.150      ; 3.162      ;
; -2.023 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.164      ;
; -2.005 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.150      ; 3.142      ;
; -1.995 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.136      ;
; -1.990 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.131      ;
; -1.988 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.129      ;
; -1.954 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.095      ;
; -1.952 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.093      ;
; -1.909 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.050      ;
; -1.886 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.027      ;
; -1.876 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.011      ;
; -1.873 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.014      ;
; -1.854 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.989      ;
; -1.837 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.978      ;
; -1.835 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.976      ;
; -1.834 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.975      ;
; -1.830 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.965      ;
; -1.825 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.960      ;
; -1.824 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.959      ;
; -1.812 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.947      ;
; -1.811 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.946      ;
; -1.811 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.952      ;
; -1.809 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.950      ;
; -1.801 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.942      ;
; -1.797 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.932      ;
; -1.796 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.931      ;
; -1.743 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.884      ;
; -1.730 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.871      ;
; -1.727 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.868      ;
; -1.717 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.858      ;
; -1.707 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.848      ;
; -1.695 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.830      ;
; -1.681 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.822      ;
; -1.660 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.799      ;
; -1.659 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.800      ;
; -1.658 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.799      ;
; -1.647 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.589      ;
; -1.644 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.779      ;
; -1.643 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.778      ;
; -1.623 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.764      ;
; -1.621 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.563      ;
; -1.618 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.757      ;
; -1.617 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.756      ;
; -1.611 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.553      ;
; -1.604 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.546      ;
; -1.603 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.545      ;
; -1.580 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.522      ;
; -1.570 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.709      ;
; -1.564 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.705      ;
; -1.563 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.505      ;
; -1.562 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.504      ;
; -1.558 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.500      ;
; -1.547 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.682      ;
; -1.546 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.488      ;
; -1.533 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.672      ;
; -1.532 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.671      ;
; -1.530 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.472      ;
; -1.505 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.640      ;
; -1.504 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.639      ;
; -1.495 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.053     ; 2.429      ;
; -1.494 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.436      ;
; -1.490 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.631      ;
; -1.480 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.621      ;
; -1.478 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.053     ; 2.412      ;
; -1.477 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.053     ; 2.411      ;
; -1.454 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.595      ;
; -1.450 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.392      ;
; -1.439 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.381      ;
; -1.422 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.364      ;
; -1.421 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.363      ;
; -1.409 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.351      ;
; -1.392 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.334      ;
; -1.392 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.533      ;
; -1.391 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; -0.045     ; 2.333      ;
+--------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                        ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.431 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.560      ;
; 0.485 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.614      ;
; 0.514 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.635      ;
; 0.541 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.670      ;
; 0.561 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.690      ;
; 0.584 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.713      ;
; 0.591 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.719      ;
; 0.595 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.724      ;
; 0.597 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.726      ;
; 0.621 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.742      ;
; 0.631 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.752      ;
; 0.631 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.752      ;
; 0.653 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.782      ;
; 0.663 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.792      ;
; 0.674 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.802      ;
; 0.705 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.833      ;
; 0.742 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.870      ;
; 0.825 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.953      ;
; 0.856 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.984      ;
; 0.856 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.176      ;
; 0.875 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.012      ;
; 0.903 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.024      ;
; 0.939 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.259      ;
; 0.956 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.276      ;
; 0.956 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.276      ;
; 0.964 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.894      ;
; 0.964 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.894      ;
; 0.964 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.894      ;
; 0.964 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.894      ;
; 0.964 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.894      ;
; 0.970 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.290      ;
; 0.979 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.293      ;
; 0.986 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.107      ;
; 0.997 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.317      ;
; 1.003 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.323      ;
; 1.017 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.138      ;
; 1.018 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.155      ;
; 1.021 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.155      ;
; 1.021 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.155      ;
; 1.023 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.343      ;
; 1.023 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.343      ;
; 1.044 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.172      ;
; 1.062 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.376      ;
; 1.062 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.196      ;
; 1.064 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.384      ;
; 1.086 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.406      ;
; 1.093 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.407      ;
; 1.098 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.028      ;
; 1.098 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.028      ;
; 1.098 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.028      ;
; 1.098 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.028      ;
; 1.098 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.028      ;
; 1.107 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.037      ;
; 1.107 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.037      ;
; 1.107 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.037      ;
; 1.107 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.037      ;
; 1.107 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.037      ;
; 1.117 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.437      ;
; 1.119 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.436      ;
; 1.119 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.436      ;
; 1.127 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.255      ;
; 1.137 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.454      ;
; 1.138 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.455      ;
; 1.149 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.148     ; 1.085      ;
; 1.158 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.286      ;
; 1.160 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.477      ;
; 1.161 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.478      ;
; 1.220 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.534      ;
; 1.220 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.534      ;
; 1.222 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.536      ;
; 1.222 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.536      ;
; 1.241 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.171      ;
; 1.241 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.171      ;
; 1.241 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.171      ;
; 1.241 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.171      ;
; 1.241 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ; CLK          ; CLK         ; 0.000        ; -0.154     ; 1.171      ;
; 1.261 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.575      ;
; 1.263 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.577      ;
; 1.287 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.607      ;
; 1.288 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.608      ;
; 1.294 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.608      ;
; 1.294 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.608      ;
; 1.304 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.148     ; 1.240      ;
; 1.311 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.631      ;
; 1.319 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.447      ;
; 1.320 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; CLK          ; CLK         ; 0.000        ; -0.148     ; 1.256      ;
; 1.328 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.647      ;
; 1.328 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.647      ;
; 1.335 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.649      ;
; 1.369 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.688      ;
; 1.385 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; CLK          ; CLK         ; 0.000        ; 0.039      ; 1.508      ;
; 1.389 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.703      ;
; 1.389 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.703      ;
; 1.394 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.713      ;
; 1.394 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.713      ;
; 1.402 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.530      ;
; 1.430 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.230      ; 1.744      ;
; 1.433 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.561      ;
; 1.435 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.754      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst11|inst4|clk                                ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst10|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst11|inst4|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst6|inst4|clk                                  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst7|inst4|clk                                  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst8|inst4|clk                                  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst9|inst4|clk                                  ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst2|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.463 ; 2.119 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 1.270 ; 1.907 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.120 ; 1.706 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 1.257 ; 1.856 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 1.270 ; 1.907 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 1.130 ; 1.739 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 1.193 ; 1.789 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.095 ; 1.677 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.078 ; 1.662 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.107 ; 1.689 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 1.203 ; 1.787 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.057 ; 1.640 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.214 ; 1.808 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 0.796 ; 1.367 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 2.071 ; 2.726 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 0.977 ; 1.316 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.080 ; 3.465 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.241 ; 0.568 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.007 ; 1.589 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.337 ; 3.093 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.548 ; 2.213 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.948 ; 2.660 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.337 ; 3.093 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.226 ; -1.865 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.528 ; -1.087 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.768 ; -1.331 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.868 ; -1.445 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.844 ; -1.409 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.850 ; -1.422 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.859 ; -1.426 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.737 ; -1.297 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.675 ; -1.250 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.700 ; -1.281 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.575 ; -1.143 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.528 ; -1.087 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.805 ; -1.392 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.563 ; -1.127 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.281 ; -1.876 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.559 ; -0.907 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.121 ; -1.693 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.080  ; -0.217 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.802 ; -1.370 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.798 ; -1.368 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.857 ; -1.426 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.798 ; -1.368 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.150 ; -1.737 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 5.415 ; 5.767 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 6.407 ; 6.587 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 4.149 ; 4.238 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 4.327 ; 4.427 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 4.782 ; 4.927 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 4.397 ; 4.442 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 4.377 ; 4.423 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 4.467 ; 4.520 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.338 ; 5.432 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 4.989 ; 5.049 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.449 ; 5.535 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 6.405 ; 6.564 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 6.407 ; 6.587 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.763 ; 5.899 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 4.387 ; 4.640 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 4.129 ; 4.257 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 6.401 ; 6.508 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 4.108 ; 4.061 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 4.044 ; 4.068 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 4.082 ; 4.132 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.989 ; 3.928 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.585 ; 3.699 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 2.997 ; 3.067 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.152 ; 3.230 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.273 ; 3.380 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 2.880 ; 2.940 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.494 ; 3.635 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.271 ; 3.387 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.524 ; 3.636 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.187 ; 3.254 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.585 ; 3.699 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.499 ; 3.617 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.335 ; 3.406 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.332 ; 3.414 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 3.845 ; 4.035 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 2.980 ; 3.037 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 2.993 ; 3.059 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.543 ; 3.684 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.275 ; 3.364 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.488 ; 3.620 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.642 ; 3.796 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.328 ; 3.431 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 2.890 ; 2.948 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.845 ; 4.035 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.289 ; 3.408 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.351 ; 3.475 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.484 ; 3.604 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 4.115 ; 3.942 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 3.742 ; 3.862 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 3.176 ; 3.215 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 3.265 ; 3.368 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 3.424 ; 3.536 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 3.428 ; 3.497 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 3.415 ; 3.528 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.352 ; 3.399 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.284 ; 3.400 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 3.176 ; 3.215 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.247 ; 3.299 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.271 ; 3.348 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 4.318 ; 4.457 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 4.602 ; 4.791 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.369 ; 3.453 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 4.242 ; 4.288 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.970 ; 4.024 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 4.000 ; 4.143 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.880 ; 3.832 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 3.721 ; 3.875 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.749 ; 3.817 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.564 ; 3.513 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 2.825 ; 2.882 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 2.936 ; 3.004 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.085 ; 3.161 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.201 ; 3.304 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 2.825 ; 2.882 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.416 ; 3.552 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.201 ; 3.314 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.442 ; 3.550 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.119 ; 3.184 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.502 ; 3.613 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.418 ; 3.532 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.260 ; 3.330 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.258 ; 3.337 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 2.834 ; 2.890 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 2.920 ; 2.976 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 2.932 ; 2.996 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.462 ; 3.599 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.204 ; 3.289 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.409 ; 3.537 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.558 ; 3.706 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.253 ; 3.352 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 2.834 ; 2.890 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.750 ; 3.933 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.215 ; 3.330 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.276 ; 3.395 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.403 ; 3.519 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.821 ; 3.781 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 3.021 ;    ;    ; 3.363 ;
; LOAD_I     ; IenVI_UC    ; 2.956 ;    ;    ; 3.317 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 2.966 ;    ;    ; 3.309 ;
; LOAD_I     ; IenVI_UC    ; 2.903 ;    ;    ; 3.264 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.762 ; 4.758 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.911 ; 4.908 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.853 ; 4.850 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.931 ; 4.928 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.833 ; 4.830 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.931 ; 4.928 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.833 ; 4.830 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.943 ; 4.940 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.911 ; 4.908 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.923 ; 4.920 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.903 ; 4.900 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.762 ; 4.758 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.911 ; 4.908 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.712 ; 3.712 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.858 ; 3.858 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.802 ; 3.802 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.877 ; 3.877 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.782 ; 3.782 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.877 ; 3.877 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.782 ; 3.782 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.889 ; 3.889 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.858 ; 3.858 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.869 ; 3.869 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.849 ; 3.849 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.712 ; 3.712 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.858 ; 3.858 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.908     ; 4.908     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.076     ; 5.076     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.003     ; 5.003     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.098     ; 5.098     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.983     ; 4.983     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.098     ; 5.098     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.983     ; 4.983     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.110     ; 5.110     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.076     ; 5.076     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.090     ; 5.090     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.070     ; 5.070     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.908     ; 4.908     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.076     ; 5.076     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.843     ; 3.901     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.007     ; 4.073     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.937     ; 4.003     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.027     ; 4.093     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.917     ; 3.983     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.027     ; 4.093     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.917     ; 3.983     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.041     ; 4.107     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.007     ; 4.073     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.021     ; 4.087     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.001     ; 4.067     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.843     ; 3.901     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.007     ; 4.073     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.370   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -5.370   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -109.156 ; 0.0   ; 0.0      ; 0.0     ; -50.996             ;
;  CLK             ; -109.156 ; 0.000 ; N/A      ; N/A     ; -50.996             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.689 ; 3.154 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 2.261 ; 2.744 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 1.987 ; 2.406 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 2.231 ; 2.664 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 2.261 ; 2.744 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 2.024 ; 2.441 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.128 ; 2.537 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 1.934 ; 2.349 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 1.903 ; 2.326 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 1.966 ; 2.380 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 2.138 ; 2.553 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.905 ; 2.314 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.175 ; 2.599 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.439 ; 1.843 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.740 ; 4.107 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 1.712 ; 1.823 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 5.262 ; 5.607 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.378 ; 0.571 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.783 ; 2.183 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 4.269 ; 4.732 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.823 ; 3.277 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 3.597 ; 3.994 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 4.269 ; 4.732 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.226 ; -1.865 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.528 ; -1.087 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.768 ; -1.331 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.868 ; -1.445 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -0.844 ; -1.409 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -0.850 ; -1.422 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.859 ; -1.426 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.737 ; -1.297 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.675 ; -1.250 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.700 ; -1.281 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.575 ; -1.143 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.528 ; -1.087 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.805 ; -1.392 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.563 ; -1.127 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.281 ; -1.876 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -0.559 ; -0.907 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.121 ; -1.693 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.191  ; 0.056  ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.802 ; -1.370 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.798 ; -1.368 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.857 ; -1.426 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.798 ; -1.368 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.150 ; -1.737 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; CarryOUT   ; CLK        ; 9.536  ; 9.770  ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 10.854 ; 10.952 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.155  ; 7.183  ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.454  ; 7.480  ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 8.341  ; 8.324  ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.595  ; 7.511  ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 7.581  ; 7.533  ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.747  ; 7.724  ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 9.251  ; 9.266  ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.632  ; 8.633  ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 9.489  ; 9.500  ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 10.844 ; 10.952 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 10.854 ; 10.947 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 10.047 ; 10.056 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 7.624  ; 7.704  ; Rise       ; CLK             ;
; FIN        ; CLK        ; 7.027  ; 7.110  ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 11.196 ; 11.157 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.981  ; 6.903  ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 6.874  ; 6.830  ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 6.952  ; 6.915  ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.707  ; 6.718  ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.137  ; 6.162  ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.100  ; 5.110  ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.369  ; 5.382  ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.599  ; 5.599  ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 4.877  ; 4.899  ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.952  ; 5.984  ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.551  ; 5.605  ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 6.060  ; 6.078  ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.456  ; 5.461  ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 6.137  ; 6.162  ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 6.003  ; 5.999  ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.696  ; 5.689  ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.712  ; 5.705  ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.527  ; 6.546  ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.060  ; 5.064  ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.101  ; 5.106  ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.000  ; 6.070  ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.607  ; 5.607  ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.958  ; 5.965  ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 6.173  ; 6.248  ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.662  ; 5.711  ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.878  ; 4.898  ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 6.527  ; 6.546  ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.617  ; 5.629  ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.707  ; 5.727  ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.999  ; 5.984  ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.880  ; 6.804  ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CarryOUT   ; CLK        ; 3.742 ; 3.862 ; Rise       ; CLK             ;
; DATA[*]    ; CLK        ; 3.176 ; 3.215 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 3.265 ; 3.368 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 3.424 ; 3.536 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 3.428 ; 3.497 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 3.415 ; 3.528 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.352 ; 3.399 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.284 ; 3.400 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 3.176 ; 3.215 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.247 ; 3.299 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.271 ; 3.348 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 4.318 ; 4.457 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 4.602 ; 4.791 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.369 ; 3.453 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 4.242 ; 4.288 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.970 ; 4.024 ; Rise       ; CLK             ;
; FINDET     ; CLK        ; 4.000 ; 4.143 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 3.880 ; 3.832 ; Rise       ; CLK             ;
; IenVI_UC   ; CLK        ; 3.721 ; 3.875 ; Rise       ; CLK             ;
; Ienb_UC    ; CLK        ; 3.749 ; 3.817 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.564 ; 3.513 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 2.825 ; 2.882 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 2.936 ; 3.004 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.085 ; 3.161 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.201 ; 3.304 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 2.825 ; 2.882 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.416 ; 3.552 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.201 ; 3.314 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.442 ; 3.550 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.119 ; 3.184 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.502 ; 3.613 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.418 ; 3.532 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.260 ; 3.330 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.258 ; 3.337 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 2.834 ; 2.890 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 2.920 ; 2.976 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 2.932 ; 2.996 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 3.462 ; 3.599 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.204 ; 3.289 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.409 ; 3.537 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.558 ; 3.706 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.253 ; 3.352 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 2.834 ; 2.890 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.750 ; 3.933 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.215 ; 3.330 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.276 ; 3.395 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.403 ; 3.519 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.821 ; 3.781 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 5.042 ;    ;    ; 5.144 ;
; LOAD_I     ; IenVI_UC    ; 4.931 ;    ;    ; 5.071 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 2.966 ;    ;    ; 3.309 ;
; LOAD_I     ; IenVI_UC    ; 2.903 ;    ;    ; 3.264 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Ienb_UC       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FINDET        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CarryOUT      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CarryOUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; Ienb_UC       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; FINDET        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CarryOUT      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3917     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3917     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 97    ; 97   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 282   ; 282  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 30 16:44:24 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.370            -109.156 CLK 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.723             -94.672 CLK 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.557
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.557             -42.223 CLK 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.996 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4620 megabytes
    Info: Processing ended: Wed Jul 30 16:44:27 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


