/* SPDX-License-Identifier: GPL-2.0
 *
 * Copyright 2016-2020 HabanaLabs, Ltd.
 * All Rights Reserved.
 *
 */

/************************************
 ** This is an auto-generated file **
 **       DO NOT EDIT BELOW        **
 ************************************/

#ifndef ASIC_REG_NIC0_TXE0_REGS_H_
#define ASIC_REG_NIC0_TXE0_REGS_H_

/*
 *****************************************
 *   NIC0_TXE0
 *   (Prototype: NIC_TXE)
 *****************************************
 */

#define mmNIC0_TXE0_WQE_FETCH_REQ_MASK_31_0 0x5452000

#define mmNIC0_TXE0_WQE_FETCH_REQ_MASK_47_32 0x5452004

#define mmNIC0_TXE0_LOCAL_WQ_BUFFER_SIZE 0x5452008

#define mmNIC0_TXE0_LOCAL_WQ_LINE_SIZE 0x545200C

#define mmNIC0_TXE0_LOG_MAX_WQ_SIZE_0 0x5452010

#define mmNIC0_TXE0_LOG_MAX_WQ_SIZE_1 0x5452014

#define mmNIC0_TXE0_LOG_MAX_WQ_SIZE_2 0x5452018

#define mmNIC0_TXE0_LOG_MAX_WQ_SIZE_3 0x545201C

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_63_32_0 0x5452020

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_63_32_1 0x5452024

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_63_32_2 0x5452028

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_63_32_3 0x545202C

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_31_0_0 0x5452030

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_31_0_1 0x5452034

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_31_0_2 0x5452038

#define mmNIC0_TXE0_SQ_BASE_ADDRESS_31_0_3 0x545203C

#define mmNIC0_TXE0_WQE_USER_CFG 0x5452040

#define mmNIC0_TXE0_ALLOC_CREDIT 0x5452044

#define mmNIC0_TXE0_ALLOC_CREDIT_FORCE_FULL 0x5452048

#define mmNIC0_TXE0_READ_CREDIT 0x545204C

#define mmNIC0_TXE0_READ_CREDIT_FORCE_FULL 0x5452050

#define mmNIC0_TXE0_BURST_ENABLE 0x5452054

#define mmNIC0_TXE0_WR_INIT_BUSY 0x5452058

#define mmNIC0_TXE0_READ_RES_WT_INIT_BUSY 0x545205C

#define mmNIC0_TXE0_BTH_TVER 0x5452060

#define mmNIC0_TXE0_IPV4_IDENTIFICATION 0x5452064

#define mmNIC0_TXE0_IPV4_FLAGS 0x5452068

#define mmNIC0_TXE0_PAD 0x545206C

#define mmNIC0_TXE0_ADD_PAD_TO_IPV4_LEN 0x5452070

#define mmNIC0_TXE0_ADD_PAD_TO_UDP_LEN 0x5452074

#define mmNIC0_TXE0_ICRC_EN 0x5452078

#define mmNIC0_TXE0_UDP_MASK_S_PORT 0x545207C

#define mmNIC0_TXE0_UDP_CHECKSUM 0x5452080

#define mmNIC0_TXE0_UDP_DEST_PORT 0x5452084

#define mmNIC0_TXE0_PORT0_MAC_CFG_47_32 0x5452088

#define mmNIC0_TXE0_PORT0_MAC_CFG_31_0 0x545208C

#define mmNIC0_TXE0_PORT1_MAC_CFG_47_32 0x5452090

#define mmNIC0_TXE0_PORT1_MAC_CFG_31_0 0x5452094

#define mmNIC0_TXE0_PRIO_TO_DSCP_0 0x545209C

#define mmNIC0_TXE0_PRIO_TO_DSCP_1 0x54520A0

#define mmNIC0_TXE0_PRIO_TO_PCP 0x54520B0

#define mmNIC0_TXE0_MAC_ETHER_TYPE 0x54520B4

#define mmNIC0_TXE0_MAC_ETHER_TYPE_VLAN 0x54520B8

#define mmNIC0_TXE0_ECN_0 0x54520BC

#define mmNIC0_TXE0_ECN_1 0x54520C0

#define mmNIC0_TXE0_IPV4_TIME_TO_LIVE_0 0x54520C4

#define mmNIC0_TXE0_IPV4_TIME_TO_LIVE_1 0x54520C8

#define mmNIC0_TXE0_PRIO_PORT_CREDIT_FORCE 0x54520CC

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_0 0x54520D0

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_1 0x54520D4

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_2 0x54520D8

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_3 0x54520DC

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_4 0x54520E0

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_5 0x54520E4

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_6 0x54520E8

#define mmNIC0_TXE0_PRIO_PORT_CRDIT_7 0x54520EC

#define mmNIC0_TXE0_WQE_FETCH_TOKEN_EN 0x54520F0

#define mmNIC0_TXE0_NACK_SYNDROME 0x54520F4

#define mmNIC0_TXE0_WQE_FETCH_AXI_PROT 0x54520FC

#define mmNIC0_TXE0_DATA_FETCH_AXI_PROT 0x5452104

#define mmNIC0_TXE0_FETCH_OUT_OF_TOKEN 0x5452108

#define mmNIC0_TXE0_ECN_COUNT_EN 0x545210C

#define mmNIC0_TXE0_INERRUPT_CAUSE 0x5452110

#define mmNIC0_TXE0_INTERRUPT_MASK 0x5452114

#define mmNIC0_TXE0_INTERRUPT_CLR 0x5452118

#define mmNIC0_TXE0_VLAN_TAG_QPN_OFFSET 0x545211C

#define mmNIC0_TXE0_VALN_TAG_CFG_0 0x5452120

#define mmNIC0_TXE0_VALN_TAG_CFG_1 0x5452124

#define mmNIC0_TXE0_VALN_TAG_CFG_2 0x5452128

#define mmNIC0_TXE0_VALN_TAG_CFG_3 0x545212C

#define mmNIC0_TXE0_VALN_TAG_CFG_4 0x5452130

#define mmNIC0_TXE0_VALN_TAG_CFG_5 0x5452134

#define mmNIC0_TXE0_VALN_TAG_CFG_6 0x5452138

#define mmNIC0_TXE0_VALN_TAG_CFG_7 0x545213C

#define mmNIC0_TXE0_VALN_TAG_CFG_8 0x5452140

#define mmNIC0_TXE0_VALN_TAG_CFG_9 0x5452144

#define mmNIC0_TXE0_VALN_TAG_CFG_10 0x5452148

#define mmNIC0_TXE0_VALN_TAG_CFG_11 0x545214C

#define mmNIC0_TXE0_VALN_TAG_CFG_12 0x5452150

#define mmNIC0_TXE0_VALN_TAG_CFG_13 0x5452154

#define mmNIC0_TXE0_VALN_TAG_CFG_14 0x5452158

#define mmNIC0_TXE0_VALN_TAG_CFG_15 0x545215C

#define mmNIC0_TXE0_DBG_TRIG 0x5452160

#define mmNIC0_TXE0_WQE_PREFETCH_CFG 0x5452164

#define mmNIC0_TXE0_WQE_PREFETCH_INVALIDATE 0x5452168

#define mmNIC0_TXE0_SWAP_MEMORY_ENDIANNESS 0x545216C

#define mmNIC0_TXE0_WQE_FETCH_SLICE_47_32 0x5452170

#define mmNIC0_TXE0_WQE_FETCH_SLICE_31_0 0x5452174

#define mmNIC0_TXE0_WQE_EXE_SLICE_47_32 0x5452178

#define mmNIC0_TXE0_WQE_EXE_SLICE_31_0 0x545217C

#define mmNIC0_TXE0_DBG_COUNT_SELECT0 0x5452180

#define mmNIC0_TXE0_DBG_COUNT_SELECT1 0x5452184

#define mmNIC0_TXE0_DBG_COUNT_SELECT2 0x5452188

#define mmNIC0_TXE0_DBG_COUNT_SELECT3 0x545218C

#define mmNIC0_TXE0_DBG_COUNT_SELECT4 0x5452190

#define mmNIC0_TXE0_DBG_COUNT_SELECT5 0x5452194

#define mmNIC0_TXE0_DBG_COUNT_SELECT6 0x5452198

#define mmNIC0_TXE0_DBG_COUNT_SELECT7 0x545219C

#define mmNIC0_TXE0_DBG_COUNT_SELECT8 0x54521A0

#define mmNIC0_TXE0_DBG_COUNT_SELECT9 0x54521A4

#define mmNIC0_TXE0_DBG_COUNT_SELECT10 0x54521A8

#define mmNIC0_TXE0_DBG_COUNT_SELECT11 0x54521AC

#define mmNIC0_TXE0_BTH_MKEY 0x54521B0

#define mmNIC0_TXE0_WQE_BUFF_FLUSH_SLICE_47_3 0x54521B4

#define mmNIC0_TXE0_WQE_BUFF_FLUSH_SLICE_31_0 0x54521B8

#define mmNIC0_TXE0_INTERRUPT_INDEX_MASK_RING_0 0x54521BC

#define mmNIC0_TXE0_INTERRUPT_INDEX_MASK_RING_1 0x54521C0

#define mmNIC0_TXE0_INTERRUPT_INDEX_MASK_RING_2 0x54521C4

#define mmNIC0_TXE0_INTERRUPT_INDEX_MASK_RING_3 0x54521C8

#define mmNIC0_TXE0_INTERRUPT_INDEX_MASK_RING_4 0x54521CC

#define mmNIC0_TXE0_QPN_RING_0 0x54521D0

#define mmNIC0_TXE0_QPN_RING_1 0x54521D4

#define mmNIC0_TXE0_QPN_RING_2 0x54521D8

#define mmNIC0_TXE0_QPN_RING_3 0x54521DC

#define mmNIC0_TXE0_INTERRUPT_EACH_PACKET 0x54521F0

#define mmNIC0_TXE0_EXECUTIN_INDEX_RING_0 0x54521F4

#define mmNIC0_TXE0_EXECUTIN_INDEX_RING_1 0x54521F8

#define mmNIC0_TXE0_EXECUTIN_INDEX_RING_2 0x54521FC

#define mmNIC0_TXE0_EXECUTIN_INDEX_RING_3 0x5452200

#define mmNIC0_TXE0_WQE_FETCH_AXI_USER_LO 0x5452208

#define mmNIC0_TXE0_WQE_FETCH_AXI_USER_HI 0x545220C

#define mmNIC0_TXE0_DATA_FETCH_AXI_USER_LO 0x5452210

#define mmNIC0_TXE0_DATA_FETCH_AXI_USER_HI 0x5452214

#define mmNIC0_TXE0_CHICKEN_BITS 0x5452218

#define mmNIC0_TXE0_CHICKEN_BITS2 0x545221C

#define mmNIC0_TXE0_WQE_CHECK_EN 0x5452220

#define mmNIC0_TXE0_WQE_CHECK_EN2 0x5452224

#define mmNIC0_TXE0_WQE_CHECK_CFG1 0x5452228

#define mmNIC0_TXE0_WQE_CHECK_CFG2 0x545222C

#define mmNIC0_TXE0_WQE_CHECK_CFG3 0x5452230

#define mmNIC0_TXE0_WQE_CHECK_CONST1 0x5452234

#define mmNIC0_TXE0_WQE_CHECK_CONST2 0x5452238

#define mmNIC0_TXE0_WQE_CHECK_CONST3 0x545223C

#define mmNIC0_TXE0_WQE_CHECK_CONST4 0x5452240

#define mmNIC0_TXE0_WQE_CHECK_CONST5 0x5452244

#define mmNIC0_TXE0_WQE_CHECK_CONST6 0x5452248

#define mmNIC0_TXE0_WQE_CHECK_CONST7 0x545224C

#define mmNIC0_TXE0_SOURCE_IP_PORT0_0 0x5452250

#define mmNIC0_TXE0_SOURCE_IP_PORT0_1 0x5452254

#define mmNIC0_TXE0_SOURCE_IP_PORT0_2 0x5452258

#define mmNIC0_TXE0_SOURCE_IP_PORT0_3 0x545225C

#define mmNIC0_TXE0_SOURCE_IP_PORT0_4 0x5452260

#define mmNIC0_TXE0_SOURCE_IP_PORT0_5 0x5452264

#define mmNIC0_TXE0_SOURCE_IP_PORT0_6 0x5452268

#define mmNIC0_TXE0_SOURCE_IP_PORT0_7 0x545226C

#define mmNIC0_TXE0_SOURCE_IP_PORT1_0 0x5452270

#define mmNIC0_TXE0_SOURCE_IP_PORT1_1 0x5452274

#define mmNIC0_TXE0_SOURCE_IP_PORT1_2 0x5452278

#define mmNIC0_TXE0_SOURCE_IP_PORT1_3 0x545227C

#define mmNIC0_TXE0_SOURCE_IP_PORT1_4 0x5452280

#define mmNIC0_TXE0_SOURCE_IP_PORT1_5 0x5452284

#define mmNIC0_TXE0_SOURCE_IP_PORT1_6 0x5452288

#define mmNIC0_TXE0_SOURCE_IP_PORT1_7 0x545228C

#define mmNIC0_TXE0_BTH_RSVD 0x5452290

#define mmNIC0_TXE0_MULTI_PKT_WQE 0x5452294

#define mmNIC0_TXE0_TXWQC 0x54522A0

#define mmNIC0_TXE0_TXWQC_STATUS 0x54522A4

#define mmNIC0_TXE0_TXWQC_INVALIDATE 0x54522A8

#define mmNIC0_TXE0_STATS_CFG0 0x54522B0

#define mmNIC0_TXE0_STATS_CFG1 0x54522B4

#define mmNIC0_TXE0_STATS_CFG2 0x54522B8

#define mmNIC0_TXE0_STATS_TOT_BYTES_LSB 0x54522C0

#define mmNIC0_TXE0_STATS_TOT_BYTES_MSB 0x54522C4

#define mmNIC0_TXE0_STATS_TOT_PKTS_LSB 0x54522C8

#define mmNIC0_TXE0_STATS_TOT_PKTS_MSB 0x54522CC

#define mmNIC0_TXE0_STATS_MEAS_WIN_BYTES_LSB 0x54522D0

#define mmNIC0_TXE0_STATS_MEAS_WIN_BYTES_MSB 0x54522D4

#define mmNIC0_TXE0_STATS_MEAS_WIN_PKTS 0x54522D8

#define mmNIC0_TXE0_STATS_MEAS_LATENCY 0x54522DC

#define mmNIC0_TXE0_HW_EVENT_CFG 0x54522E0

#define mmNIC0_TXE0_ENCAP_CFG_0 0x5452300

#define mmNIC0_TXE0_ENCAP_CFG_1 0x5452304

#define mmNIC0_TXE0_ENCAP_CFG_2 0x5452308

#define mmNIC0_TXE0_ENCAP_CFG_3 0x545230C

#define mmNIC0_TXE0_ENCAP_CFG_4 0x5452310

#define mmNIC0_TXE0_ENCAP_CFG_5 0x5452314

#define mmNIC0_TXE0_ENCAP_CFG_6 0x5452318

#define mmNIC0_TXE0_ENCAP_CFG_7 0x545231C

#define mmNIC0_TXE0_ENCAP_DATA_31_0_0 0x5452320

#define mmNIC0_TXE0_ENCAP_DATA_31_0_1 0x5452324

#define mmNIC0_TXE0_ENCAP_DATA_31_0_2 0x5452328

#define mmNIC0_TXE0_ENCAP_DATA_31_0_3 0x545232C

#define mmNIC0_TXE0_ENCAP_DATA_31_0_4 0x5452330

#define mmNIC0_TXE0_ENCAP_DATA_31_0_5 0x5452334

#define mmNIC0_TXE0_ENCAP_DATA_31_0_6 0x5452338

#define mmNIC0_TXE0_ENCAP_DATA_31_0_7 0x545233C

#define mmNIC0_TXE0_ENCAP_DATA_63_32_0 0x5452340

#define mmNIC0_TXE0_ENCAP_DATA_63_32_1 0x5452344

#define mmNIC0_TXE0_ENCAP_DATA_63_32_2 0x5452348

#define mmNIC0_TXE0_ENCAP_DATA_63_32_3 0x545234C

#define mmNIC0_TXE0_ENCAP_DATA_63_32_4 0x5452350

#define mmNIC0_TXE0_ENCAP_DATA_63_32_5 0x5452354

#define mmNIC0_TXE0_ENCAP_DATA_63_32_6 0x5452358

#define mmNIC0_TXE0_ENCAP_DATA_63_32_7 0x545235C

#define mmNIC0_TXE0_ENCAP_DATA_95_64_0 0x5452360

#define mmNIC0_TXE0_ENCAP_DATA_95_64_1 0x5452364

#define mmNIC0_TXE0_ENCAP_DATA_95_64_2 0x5452368

#define mmNIC0_TXE0_ENCAP_DATA_95_64_3 0x545236C

#define mmNIC0_TXE0_ENCAP_DATA_95_64_4 0x5452370

#define mmNIC0_TXE0_ENCAP_DATA_95_64_5 0x5452374

#define mmNIC0_TXE0_ENCAP_DATA_95_64_6 0x5452378

#define mmNIC0_TXE0_ENCAP_DATA_95_64_7 0x545237C

#define mmNIC0_TXE0_ENCAP_DATA_127_96_0 0x5452380

#define mmNIC0_TXE0_ENCAP_DATA_127_96_1 0x5452384

#define mmNIC0_TXE0_ENCAP_DATA_127_96_2 0x5452388

#define mmNIC0_TXE0_ENCAP_DATA_127_96_3 0x545238C

#define mmNIC0_TXE0_ENCAP_DATA_127_96_4 0x5452390

#define mmNIC0_TXE0_ENCAP_DATA_127_96_5 0x5452394

#define mmNIC0_TXE0_ENCAP_DATA_127_96_6 0x5452398

#define mmNIC0_TXE0_ENCAP_DATA_127_96_7 0x545239C

#define mmNIC0_TXE0_ENCAP_DATA_159_128_0 0x54523A0

#define mmNIC0_TXE0_ENCAP_DATA_159_128_1 0x54523A4

#define mmNIC0_TXE0_ENCAP_DATA_159_128_2 0x54523A8

#define mmNIC0_TXE0_ENCAP_DATA_159_128_3 0x54523AC

#define mmNIC0_TXE0_ENCAP_DATA_159_128_4 0x54523B0

#define mmNIC0_TXE0_ENCAP_DATA_159_128_5 0x54523B4

#define mmNIC0_TXE0_ENCAP_DATA_159_128_6 0x54523B8

#define mmNIC0_TXE0_ENCAP_DATA_159_128_7 0x54523BC

#define mmNIC0_TXE0_ENCAP_DATA_191_160_0 0x54523C0

#define mmNIC0_TXE0_ENCAP_DATA_191_160_1 0x54523C4

#define mmNIC0_TXE0_ENCAP_DATA_191_160_2 0x54523C8

#define mmNIC0_TXE0_ENCAP_DATA_191_160_3 0x54523CC

#define mmNIC0_TXE0_ENCAP_DATA_191_160_4 0x54523D0

#define mmNIC0_TXE0_ENCAP_DATA_191_160_5 0x54523D4

#define mmNIC0_TXE0_ENCAP_DATA_191_160_6 0x54523D8

#define mmNIC0_TXE0_ENCAP_DATA_191_160_7 0x54523DC

#define mmNIC0_TXE0_ENCAP_DATA_223_192_0 0x54523E0

#define mmNIC0_TXE0_ENCAP_DATA_223_192_1 0x54523E4

#define mmNIC0_TXE0_ENCAP_DATA_223_192_2 0x54523E8

#define mmNIC0_TXE0_ENCAP_DATA_223_192_3 0x54523EC

#define mmNIC0_TXE0_ENCAP_DATA_223_192_4 0x54523F0

#define mmNIC0_TXE0_ENCAP_DATA_223_192_5 0x54523F4

#define mmNIC0_TXE0_ENCAP_DATA_223_192_6 0x54523F8

#define mmNIC0_TXE0_ENCAP_DATA_223_192_7 0x54523FC

#define mmNIC0_TXE0_ENCAP_DATA_255_224_0 0x5452400

#define mmNIC0_TXE0_ENCAP_DATA_255_224_1 0x5452404

#define mmNIC0_TXE0_ENCAP_DATA_255_224_2 0x5452408

#define mmNIC0_TXE0_ENCAP_DATA_255_224_3 0x545240C

#define mmNIC0_TXE0_ENCAP_DATA_255_224_4 0x5452410

#define mmNIC0_TXE0_ENCAP_DATA_255_224_5 0x5452414

#define mmNIC0_TXE0_ENCAP_DATA_255_224_6 0x5452418

#define mmNIC0_TXE0_ENCAP_DATA_255_224_7 0x545241C

#define mmNIC0_TXE0_ENCAP_CFG2 0x5452420

#define mmNIC0_TXE0_MTD_DUAL_STRIDE3 0x5452430

#define mmNIC0_TXE0_MTD_DUAL_STRIDE4 0x5452434

#define mmNIC0_TXE0_MTD_DUAL_NUM_OF_STRIDES 0x5452438

#define mmNIC0_TXE0_CLK_GATE_CFG 0x5452440

#define mmNIC0_TXE0_WQE_CHECK_NOTIFY_EN 0x5452450

#define mmNIC0_TXE0_WQE_CHECK_NOTIFY_EN2 0x5452454

#define mmNIC0_TXE0_WQE_CHECK_CFG4 0x5452458

#define mmNIC0_TXE0_WQE_CHECK_CFG5 0x545245C

#define mmNIC0_TXE0_WQE_CHECK_CFG6 0x5452460

#define mmNIC0_TXE0_DATA_READ_RL_CFG 0x5452470

#endif /* ASIC_REG_NIC0_TXE0_REGS_H_ */
