

================================================================
== Vitis HLS Report for 'bicg'
================================================================
* Date:           Fri Apr  7 21:12:11 2023

* Version:        2022.1 (Build 3526262 on Mon Apr 18 15:48:16 MDT 2022)
* Project:        bicg
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  8.352 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +----------+----------+-----------+-----------+----------+----------+---------+
    |   Latency (cycles)  |   Latency (absolute)  |       Interval      | Pipeline|
    |    min   |    max   |    min    |    max    |    min   |    max   |   Type  |
    +----------+----------+-----------+-----------+----------+----------+---------+
    |  16777249|  16777249|  0.168 sec|  0.168 sec|  16777250|  16777250|       no|
    +----------+----------+-----------+-----------+----------+----------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------------------------+----------+----------+----------+-----------+-----------+--------+----------+
        |                                   |   Latency (cycles)  | Iteration|  Initiation Interval  |  Trip  |          |
        |             Loop Name             |    min   |    max   |  Latency |  achieved |   target  |  Count | Pipelined|
        +-----------------------------------+----------+----------+----------+-----------+-----------+--------+----------+
        |- VITIS_LOOP_45_1_VITIS_LOOP_46_2  |  16777247|  16777247|        64|         32|          1|  524288|       yes|
        +-----------------------------------+----------+----------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   1472|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|   10|     732|   1462|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|   2254|    -|
|Register         |        -|    -|    3974|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|   10|    4706|   5188|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    4|       4|      9|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance             |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |ctrl_s_axi_U                       |ctrl_s_axi                      |        0|   0|   36|   40|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U1  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|  205|  390|    0|
    |fadd_32ns_32ns_32_5_full_dsp_1_U2  |fadd_32ns_32ns_32_5_full_dsp_1  |        0|   2|  205|  390|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U3   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  321|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U4   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  321|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                              |                                |        0|  10|  732| 1462|    0|
    +-----------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln102_fu_1897_p2      |         +|   0|  0|  17|          14|           4|
    |add_ln105_fu_3672_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln112_fu_1945_p2      |         +|   0|  0|  17|          14|           4|
    |add_ln125_fu_3689_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln132_fu_2004_p2      |         +|   0|  0|  17|          14|           3|
    |add_ln142_fu_2025_p2      |         +|   0|  0|  17|          14|           4|
    |add_ln145_fu_3750_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln152_fu_2105_p2      |         +|   0|  0|  17|          14|           4|
    |add_ln162_fu_2126_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln165_fu_3767_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln172_fu_2211_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln182_fu_2232_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln185_fu_3813_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln192_fu_2253_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln205_fu_3830_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln212_fu_2321_p2      |         +|   0|  0|  17|          14|           3|
    |add_ln222_fu_2401_p2      |         +|   0|  0|  17|          14|           4|
    |add_ln225_fu_3875_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln232_fu_2422_p2      |         +|   0|  0|  17|          14|           4|
    |add_ln242_fu_2507_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln245_fu_3892_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln252_fu_2528_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln262_fu_2597_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln265_fu_3939_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln272_fu_2618_p2      |         +|   0|  0|  17|          14|           5|
    |add_ln282_fu_2698_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln285_fu_3956_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln292_fu_2719_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln302_fu_2804_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln305_fu_4009_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln312_fu_2825_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln322_fu_2894_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln325_fu_4036_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln332_fu_2915_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln342_fu_2995_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln345_fu_4082_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln352_fu_3016_p2      |         +|   0|  0|  17|          14|           6|
    |add_ln365_fu_4099_p2      |         +|   0|  0|  31|          24|          24|
    |add_ln45_1_fu_1466_p2     |         +|   0|  0|  27|          20|           1|
    |add_ln45_fu_1478_p2       |         +|   0|  0|  14|          13|           1|
    |add_ln46_fu_1610_p2       |         +|   0|  0|  15|           8|           1|
    |add_ln65_fu_3607_p2       |         +|   0|  0|  31|          24|          24|
    |add_ln72_fu_1594_p2       |         +|   0|  0|  17|          14|           3|
    |add_ln85_fu_3625_p2       |         +|   0|  0|  31|          24|          24|
    |add_ln92_fu_1849_p2       |         +|   0|  0|  17|          14|           3|
    |ap_condition_1774         |       and|   0|  0|   2|           1|           1|
    |icmp_ln45_fu_1460_p2      |      icmp|   0|  0|  14|          20|          21|
    |icmp_ln46_fu_1484_p2      |      icmp|   0|  0|  11|           8|           9|
    |or_ln100_fu_1880_p2       |        or|   0|  0|  12|          12|           3|
    |or_ln110_fu_1918_p2       |        or|   0|  0|  12|          12|           3|
    |or_ln120_fu_1987_p2       |        or|   0|  0|  12|          12|           3|
    |or_ln122_fu_1696_p2       |        or|   0|  0|  14|          14|           5|
    |or_ln130_fu_2066_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln140_fu_2167_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln150_fu_2184_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln160_fu_2299_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln170_fu_2362_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln180_fu_2463_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln190_fu_2480_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln200_fu_2580_p2       |        or|   0|  0|  12|          12|           4|
    |or_ln202_fu_1763_p2       |        or|   0|  0|  14|          14|           6|
    |or_ln210_fu_2659_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln220_fu_2760_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln230_fu_2777_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln240_fu_2877_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln250_fu_2956_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln260_fu_3077_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln270_fu_3094_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln280_fu_3169_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln290_fu_3217_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln300_fu_3289_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln310_fu_3306_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln320_fu_3378_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln330_fu_3423_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln340_fu_3496_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln350_fu_3513_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln360_fu_1784_p2       |        or|   0|  0|  12|          12|           5|
    |or_ln60_fu_1631_p2        |        or|   0|  0|  12|          12|           1|
    |or_ln62_fu_1572_p2        |        or|   0|  0|  14|          14|           3|
    |or_ln70_fu_1648_p2        |        or|   0|  0|  12|          12|           2|
    |or_ln80_fu_1746_p2        |        or|   0|  0|  12|          12|           2|
    |or_ln82_fu_1675_p2        |        or|   0|  0|  14|          14|           4|
    |or_ln90_fu_1810_p2        |        or|   0|  0|  12|          12|           3|
    |select_ln45_2_fu_1498_p3  |    select|   0|  0|  13|           1|          13|
    |select_ln45_fu_1490_p3    |    select|   0|  0|   8|           1|           1|
    |ap_enable_pp0             |       xor|   0|  0|   2|           1|           2|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1472|        1249|         705|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------+-----+-----------+-----+-----------+
    |                 Name                 | LUT | Input Size| Bits| Total Bits|
    +--------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                             |  147|         33|    1|         33|
    |ap_done_int                           |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0               |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1               |    9|          2|    1|          2|
    |ap_sig_allocacmp_indvar_flatten_load  |    9|          2|   20|         40|
    |ap_sig_allocacmp_v5_load              |    9|          2|   13|         26|
    |ap_sig_allocacmp_v6_load              |    9|          2|    8|         16|
    |grp_fu_1272_p0                        |   42|          8|   32|        256|
    |grp_fu_1272_p1                        |  147|         33|   32|       1056|
    |grp_fu_1276_p0                        |   42|          8|   32|        256|
    |grp_fu_1276_p1                        |  147|         33|   32|       1056|
    |grp_fu_1280_p0                        |  147|         33|   32|       1056|
    |grp_fu_1280_p1                        |   20|          4|   32|        128|
    |grp_fu_1284_p0                        |  147|         33|   32|       1056|
    |grp_fu_1284_p1                        |   20|          4|   32|        128|
    |indvar_flatten_fu_192                 |    9|          2|   20|         40|
    |reg_1300                              |    9|          2|   32|         64|
    |reg_1305                              |    9|          2|   32|         64|
    |reg_1314                              |    9|          2|   32|         64|
    |reg_1319                              |    9|          2|   32|         64|
    |reg_1328                              |    9|          2|   32|         64|
    |reg_1333                              |    9|          2|   32|         64|
    |reg_1352                              |    9|          2|   32|         64|
    |reg_1361                              |    9|          2|   32|         64|
    |v0_Addr_A_orig                        |  147|         33|   32|       1056|
    |v0_Addr_B_orig                        |  147|         33|   32|       1056|
    |v2_Addr_A_orig                        |  147|         33|   32|       1056|
    |v2_Addr_B_orig                        |  147|         33|   32|       1056|
    |v2_Din_A                              |   81|         17|   32|        544|
    |v2_Din_B                              |   81|         17|   32|        544|
    |v2_WEN_A                              |    9|          2|    4|          8|
    |v2_WEN_B                              |    9|          2|    4|          8|
    |v4_Addr_A_orig                        |  147|         33|   32|       1056|
    |v4_Addr_B_orig                        |  147|         33|   32|       1056|
    |v4_Din_A                              |   81|         17|   32|        544|
    |v4_Din_B                              |   81|         17|   32|        544|
    |v4_WEN_A                              |    9|          2|    4|          8|
    |v4_WEN_B                              |    9|          2|    4|          8|
    |v5_fu_188                             |    9|          2|   13|         26|
    |v6_fu_184                             |    9|          2|    8|         16|
    +--------------------------------------+-----+-----------+-----+-----------+
    |Total                                 | 2254|        497|  934|      14251|
    +--------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                          |  32|   0|   32|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |bitcast_ln45_1_reg_4516            |  32|   0|   32|          0|
    |bitcast_ln45_reg_4510              |  32|   0|   32|          0|
    |empty_12_reg_4314                  |  12|   0|   12|          0|
    |icmp_ln45_reg_4290                 |   1|   0|    1|          0|
    |indvar_flatten_fu_192              |  20|   0|   20|          0|
    |lshr_ln13_reg_4881                 |   7|   0|   12|          5|
    |lshr_ln1_reg_4431                  |   7|   0|   12|          5|
    |or_ln100_reg_4672                  |   7|   0|   12|          5|
    |or_ln120_reg_4730                  |   7|   0|   12|          5|
    |or_ln122_reg_4489                  |   7|   0|   14|          7|
    |or_ln140_reg_4836                  |   7|   0|   12|          5|
    |or_ln160_reg_4911                  |   7|   0|   12|          5|
    |or_ln180_reg_5032                  |   7|   0|   12|          5|
    |or_ln200_reg_5110                  |   7|   0|   12|          5|
    |or_ln202_reg_4557                  |   7|   0|   14|          7|
    |or_ln220_reg_5245                  |   7|   0|   12|          5|
    |or_ln240_reg_5332                  |   7|   0|   12|          5|
    |or_ln260_reg_5464                  |   7|   0|   12|          5|
    |or_ln280_reg_5519                  |   7|   0|   12|          5|
    |or_ln300_reg_5579                  |   7|   0|   12|          5|
    |or_ln320_reg_5624                  |   7|   0|   12|          5|
    |or_ln340_reg_5684                  |   7|   0|   12|          5|
    |or_ln360_reg_4588                  |   7|   0|   12|          5|
    |or_ln60_reg_4446                   |   7|   0|   12|          5|
    |or_ln80_reg_4537                   |   7|   0|   12|          5|
    |or_ln82_reg_4471                   |   7|   0|   14|          7|
    |reg_1288                           |  32|   0|   32|          0|
    |reg_1292                           |  32|   0|   32|          0|
    |reg_1296                           |  32|   0|   32|          0|
    |reg_1300                           |  32|   0|   32|          0|
    |reg_1305                           |  32|   0|   32|          0|
    |reg_1310                           |  32|   0|   32|          0|
    |reg_1314                           |  32|   0|   32|          0|
    |reg_1319                           |  32|   0|   32|          0|
    |reg_1324                           |  32|   0|   32|          0|
    |reg_1328                           |  32|   0|   32|          0|
    |reg_1333                           |  32|   0|   32|          0|
    |reg_1338                           |  32|   0|   32|          0|
    |reg_1343                           |  32|   0|   32|          0|
    |reg_1348                           |  32|   0|   32|          0|
    |reg_1352                           |  32|   0|   32|          0|
    |reg_1357                           |  32|   0|   32|          0|
    |reg_1361                           |  32|   0|   32|          0|
    |reg_1366                           |  32|   0|   32|          0|
    |reg_1371                           |  32|   0|   32|          0|
    |reg_1376                           |  32|   0|   32|          0|
    |reg_1380                           |  32|   0|   32|          0|
    |reg_1385                           |  32|   0|   32|          0|
    |reg_1390                           |  32|   0|   32|          0|
    |reg_1394                           |  32|   0|   32|          0|
    |reg_1399                           |  32|   0|   32|          0|
    |reg_1404                           |  32|   0|   32|          0|
    |reg_1408                           |  32|   0|   32|          0|
    |reg_1413                           |  32|   0|   32|          0|
    |reg_1418                           |  32|   0|   32|          0|
    |reg_1422                           |  32|   0|   32|          0|
    |reg_1426                           |  32|   0|   32|          0|
    |reg_1430                           |  32|   0|   32|          0|
    |reg_1434                           |  32|   0|   32|          0|
    |reg_1438                           |  32|   0|   32|          0|
    |select_ln45_2_reg_4294             |  13|   0|   13|          0|
    |shl_ln1_reg_4404                   |   7|   0|   14|          7|
    |shl_ln_reg_4359                    |   7|   0|   12|          5|
    |tmp_14_reg_4699                    |   7|   0|   11|          4|
    |tmp_24_reg_4851                    |   7|   0|   11|          4|
    |tmp_34_reg_5047                    |   7|   0|   11|          4|
    |tmp_44_reg_5260                    |   7|   0|   11|          4|
    |tmp_54_reg_5479                    |   7|   0|   11|          4|
    |tmp_64_reg_5594                    |   7|   0|   11|          4|
    |tmp_74_reg_5699                    |   7|   0|   11|          4|
    |tmp_reg_4466                       |   7|   0|   11|          4|
    |v104_reg_6117                      |  32|   0|   32|          0|
    |v120_reg_6142                      |  32|   0|   32|          0|
    |v136_reg_6147                      |  32|   0|   32|          0|
    |v152_reg_6162                      |  32|   0|   32|          0|
    |v168_reg_6167                      |  32|   0|   32|          0|
    |v184_reg_6172                      |  32|   0|   32|          0|
    |v1_load_reg_4441                   |  32|   0|   32|          0|
    |v200_reg_6177                      |  32|   0|   32|          0|
    |v214_reg_6102                      |  32|   0|   32|          0|
    |v216_reg_6182                      |  32|   0|   32|          0|
    |v230_reg_6107                      |  32|   0|   32|          0|
    |v232_reg_6187                      |  32|   0|   32|          0|
    |v236_reg_5982                      |  32|   0|   32|          0|
    |v240_reg_5987                      |  32|   0|   32|          0|
    |v244_reg_6022                      |  32|   0|   32|          0|
    |v246_reg_6132                      |  32|   0|   32|          0|
    |v248_reg_6192                      |  32|   0|   32|          0|
    |v24_reg_6062                       |  32|   0|   32|          0|
    |v252_reg_6027                      |  32|   0|   32|          0|
    |v256_reg_6047                      |  32|   0|   32|          0|
    |v260_reg_6052                      |  32|   0|   32|          0|
    |v262_reg_6137                      |  32|   0|   32|          0|
    |v264_reg_6197                      |  32|   0|   32|          0|
    |v2_addr_10_reg_4800                |   7|   0|   12|          5|
    |v2_addr_11_reg_4810                |   7|   0|   12|          5|
    |v2_addr_11_reg_4810_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_12_reg_4866                |   7|   0|   12|          5|
    |v2_addr_13_reg_4876                |   7|   0|   12|          5|
    |v2_addr_13_reg_4876_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_14_reg_4931                |   7|   0|   12|          5|
    |v2_addr_15_reg_4582                |   7|   0|   12|          5|
    |v2_addr_15_reg_4582_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_16_reg_4942                |   7|   0|   12|          5|
    |v2_addr_17_reg_4994                |   7|   0|   12|          5|
    |v2_addr_17_reg_4994_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_18_reg_5006                |   7|   0|   12|          5|
    |v2_addr_19_reg_5068                |   7|   0|   12|          5|
    |v2_addr_19_reg_5068_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_1_reg_4426                 |   7|   0|   12|          5|
    |v2_addr_1_reg_4426_pp0_iter1_reg   |   7|   0|   12|          5|
    |v2_addr_20_reg_5079                |   7|   0|   12|          5|
    |v2_addr_21_reg_5135                |   7|   0|   12|          5|
    |v2_addr_21_reg_5135_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_22_reg_5146                |   7|   0|   12|          5|
    |v2_addr_23_reg_5197                |   7|   0|   12|          5|
    |v2_addr_23_reg_5197_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_24_reg_5209                |   7|   0|   12|          5|
    |v2_addr_25_reg_5280                |   7|   0|   12|          5|
    |v2_addr_25_reg_5280_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_26_reg_5291                |   7|   0|   12|          5|
    |v2_addr_27_reg_5357                |   7|   0|   12|          5|
    |v2_addr_27_reg_5357_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_28_reg_5367                |   7|   0|   12|          5|
    |v2_addr_28_reg_5367_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_29_reg_5428                |   7|   0|   12|          5|
    |v2_addr_29_reg_5428_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_2_reg_4619                 |   7|   0|   12|          5|
    |v2_addr_30_reg_5439                |   7|   0|   12|          5|
    |v2_addr_30_reg_5439_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_31_reg_4599                |   7|   0|   12|          5|
    |v2_addr_31_reg_4599_pp0_iter1_reg  |   7|   0|   12|          5|
    |v2_addr_3_reg_4484                 |   7|   0|   12|          5|
    |v2_addr_3_reg_4484_pp0_iter1_reg   |   7|   0|   12|          5|
    |v2_addr_4_reg_4641                 |   7|   0|   12|          5|
    |v2_addr_5_reg_4688                 |   7|   0|   12|          5|
    |v2_addr_5_reg_4688_pp0_iter1_reg   |   7|   0|   12|          5|
    |v2_addr_6_reg_4710                 |   7|   0|   12|          5|
    |v2_addr_7_reg_4505                 |   7|   0|   12|          5|
    |v2_addr_7_reg_4505_pp0_iter1_reg   |   7|   0|   12|          5|
    |v2_addr_8_reg_4745                 |   7|   0|   12|          5|
    |v2_addr_9_reg_4755                 |   7|   0|   12|          5|
    |v2_addr_9_reg_4755_pp0_iter1_reg   |   7|   0|   12|          5|
    |v2_addr_reg_4416                   |   7|   0|   12|          5|
    |v2_load_11_reg_4856                |  32|   0|   32|          0|
    |v2_load_13_reg_4921                |  32|   0|   32|          0|
    |v2_load_15_reg_4652                |  32|   0|   32|          0|
    |v2_load_16_reg_4983                |  32|   0|   32|          0|
    |v2_load_17_reg_5052                |  32|   0|   32|          0|
    |v2_load_18_reg_5057                |  32|   0|   32|          0|
    |v2_load_1_reg_4456                 |  32|   0|   32|          0|
    |v2_load_20_reg_5125                |  32|   0|   32|          0|
    |v2_load_21_reg_5182                |  32|   0|   32|          0|
    |v2_load_23_reg_5265                |  32|   0|   32|          0|
    |v2_load_24_reg_5270                |  32|   0|   32|          0|
    |v2_load_26_reg_5347                |  32|   0|   32|          0|
    |v2_load_28_reg_5417                |  32|   0|   32|          0|
    |v2_load_29_reg_5484                |  32|   0|   32|          0|
    |v2_load_30_reg_5489                |  32|   0|   32|          0|
    |v2_load_3_reg_4547                 |  32|   0|   32|          0|
    |v2_load_7_reg_4552                 |  32|   0|   32|          0|
    |v2_load_9_reg_4790                 |  32|   0|   32|          0|
    |v3_load_reg_4436                   |  32|   0|   32|          0|
    |v40_reg_6067                       |  32|   0|   32|          0|
    |v44_reg_5215                       |  32|   0|   32|          0|
    |v48_reg_5220                       |  32|   0|   32|          0|
    |v4_addr_10_reg_4795                |   7|   0|   12|          5|
    |v4_addr_11_reg_4805                |   7|   0|   12|          5|
    |v4_addr_12_reg_4861                |   7|   0|   12|          5|
    |v4_addr_13_reg_4871                |   7|   0|   12|          5|
    |v4_addr_14_reg_4926                |   7|   0|   12|          5|
    |v4_addr_15_reg_4576                |   7|   0|   12|          5|
    |v4_addr_16_reg_4936                |   7|   0|   12|          5|
    |v4_addr_17_reg_4988                |   7|   0|   12|          5|
    |v4_addr_18_reg_5000                |   7|   0|   12|          5|
    |v4_addr_19_reg_5062                |   7|   0|   12|          5|
    |v4_addr_1_reg_4421                 |   7|   0|   12|          5|
    |v4_addr_20_reg_5073                |   7|   0|   12|          5|
    |v4_addr_21_reg_5130                |   7|   0|   12|          5|
    |v4_addr_22_reg_5141                |   7|   0|   12|          5|
    |v4_addr_23_reg_5192                |   7|   0|   12|          5|
    |v4_addr_24_reg_5203                |   7|   0|   12|          5|
    |v4_addr_25_reg_5275                |   7|   0|   12|          5|
    |v4_addr_26_reg_5286                |   7|   0|   12|          5|
    |v4_addr_27_reg_5352                |   7|   0|   12|          5|
    |v4_addr_28_reg_5362                |   7|   0|   12|          5|
    |v4_addr_28_reg_5362_pp0_iter1_reg  |   7|   0|   12|          5|
    |v4_addr_29_reg_5422                |   7|   0|   12|          5|
    |v4_addr_29_reg_5422_pp0_iter1_reg  |   7|   0|   12|          5|
    |v4_addr_2_reg_4614                 |   7|   0|   12|          5|
    |v4_addr_30_reg_5434                |   7|   0|   12|          5|
    |v4_addr_30_reg_5434_pp0_iter1_reg  |   7|   0|   12|          5|
    |v4_addr_31_reg_4594                |   7|   0|   12|          5|
    |v4_addr_31_reg_4594_pp0_iter1_reg  |   7|   0|   12|          5|
    |v4_addr_3_reg_4478                 |   7|   0|   12|          5|
    |v4_addr_4_reg_4635                 |   7|   0|   12|          5|
    |v4_addr_5_reg_4682                 |   7|   0|   12|          5|
    |v4_addr_6_reg_4704                 |   7|   0|   12|          5|
    |v4_addr_7_reg_4500                 |   7|   0|   12|          5|
    |v4_addr_8_reg_4740                 |   7|   0|   12|          5|
    |v4_addr_9_reg_4750                 |   7|   0|   12|          5|
    |v4_addr_reg_4411                   |   7|   0|   12|          5|
    |v4_load_15_reg_4647                |  32|   0|   32|          0|
    |v4_load_16_reg_4978                |  32|   0|   32|          0|
    |v4_load_20_reg_5120                |  32|   0|   32|          0|
    |v4_load_22_reg_5187                |  32|   0|   32|          0|
    |v4_load_26_reg_5342                |  32|   0|   32|          0|
    |v4_load_28_reg_5412                |  32|   0|   32|          0|
    |v4_load_31_reg_4657                |  32|   0|   32|          0|
    |v52_reg_5297                       |  32|   0|   32|          0|
    |v56_reg_6082                       |  32|   0|   32|          0|
    |v5_fu_188                          |  13|   0|   13|          0|
    |v60_reg_5302                       |  32|   0|   32|          0|
    |v64_reg_5372                       |  32|   0|   32|          0|
    |v68_reg_5377                       |  32|   0|   32|          0|
    |v6_fu_184                          |   8|   0|    8|          0|
    |v72_reg_6087                       |  32|   0|   32|          0|
    |v88_reg_6112                       |  32|   0|   32|          0|
    |zext_ln48_1_reg_5734               |  13|   0|   24|         11|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |3974|   0| 4570|        596|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+--------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+--------------------+-----+-----+------------+--------------+--------------+
|s_axi_ctrl_AWVALID  |   in|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_AWREADY  |  out|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_AWADDR   |   in|    4|       s_axi|          ctrl|   return void|
|s_axi_ctrl_WVALID   |   in|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_WREADY   |  out|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_WDATA    |   in|   32|       s_axi|          ctrl|   return void|
|s_axi_ctrl_WSTRB    |   in|    4|       s_axi|          ctrl|   return void|
|s_axi_ctrl_ARVALID  |   in|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_ARREADY  |  out|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_ARADDR   |   in|    4|       s_axi|          ctrl|   return void|
|s_axi_ctrl_RVALID   |  out|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_RREADY   |   in|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_RDATA    |  out|   32|       s_axi|          ctrl|   return void|
|s_axi_ctrl_RRESP    |  out|    2|       s_axi|          ctrl|   return void|
|s_axi_ctrl_BVALID   |  out|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_BREADY   |   in|    1|       s_axi|          ctrl|   return void|
|s_axi_ctrl_BRESP    |  out|    2|       s_axi|          ctrl|   return void|
|ap_clk              |   in|    1|  ap_ctrl_hs|          bicg|  return value|
|ap_rst_n            |   in|    1|  ap_ctrl_hs|          bicg|  return value|
|interrupt           |  out|    1|  ap_ctrl_hs|          bicg|  return value|
|v0_Addr_A           |  out|   32|        bram|            v0|         array|
|v0_EN_A             |  out|    1|        bram|            v0|         array|
|v0_WEN_A            |  out|    4|        bram|            v0|         array|
|v0_Din_A            |  out|   32|        bram|            v0|         array|
|v0_Dout_A           |   in|   32|        bram|            v0|         array|
|v0_Clk_A            |  out|    1|        bram|            v0|         array|
|v0_Rst_A            |  out|    1|        bram|            v0|         array|
|v0_Addr_B           |  out|   32|        bram|            v0|         array|
|v0_EN_B             |  out|    1|        bram|            v0|         array|
|v0_WEN_B            |  out|    4|        bram|            v0|         array|
|v0_Din_B            |  out|   32|        bram|            v0|         array|
|v0_Dout_B           |   in|   32|        bram|            v0|         array|
|v0_Clk_B            |  out|    1|        bram|            v0|         array|
|v0_Rst_B            |  out|    1|        bram|            v0|         array|
|v1_Addr_A           |  out|   32|        bram|            v1|         array|
|v1_EN_A             |  out|    1|        bram|            v1|         array|
|v1_WEN_A            |  out|    4|        bram|            v1|         array|
|v1_Din_A            |  out|   32|        bram|            v1|         array|
|v1_Dout_A           |   in|   32|        bram|            v1|         array|
|v1_Clk_A            |  out|    1|        bram|            v1|         array|
|v1_Rst_A            |  out|    1|        bram|            v1|         array|
|v2_Addr_A           |  out|   32|        bram|            v2|         array|
|v2_EN_A             |  out|    1|        bram|            v2|         array|
|v2_WEN_A            |  out|    4|        bram|            v2|         array|
|v2_Din_A            |  out|   32|        bram|            v2|         array|
|v2_Dout_A           |   in|   32|        bram|            v2|         array|
|v2_Clk_A            |  out|    1|        bram|            v2|         array|
|v2_Rst_A            |  out|    1|        bram|            v2|         array|
|v2_Addr_B           |  out|   32|        bram|            v2|         array|
|v2_EN_B             |  out|    1|        bram|            v2|         array|
|v2_WEN_B            |  out|    4|        bram|            v2|         array|
|v2_Din_B            |  out|   32|        bram|            v2|         array|
|v2_Dout_B           |   in|   32|        bram|            v2|         array|
|v2_Clk_B            |  out|    1|        bram|            v2|         array|
|v2_Rst_B            |  out|    1|        bram|            v2|         array|
|v3_Addr_A           |  out|   32|        bram|            v3|         array|
|v3_EN_A             |  out|    1|        bram|            v3|         array|
|v3_WEN_A            |  out|    4|        bram|            v3|         array|
|v3_Din_A            |  out|   32|        bram|            v3|         array|
|v3_Dout_A           |   in|   32|        bram|            v3|         array|
|v3_Clk_A            |  out|    1|        bram|            v3|         array|
|v3_Rst_A            |  out|    1|        bram|            v3|         array|
|v4_Addr_A           |  out|   32|        bram|            v4|         array|
|v4_EN_A             |  out|    1|        bram|            v4|         array|
|v4_WEN_A            |  out|    4|        bram|            v4|         array|
|v4_Din_A            |  out|   32|        bram|            v4|         array|
|v4_Dout_A           |   in|   32|        bram|            v4|         array|
|v4_Clk_A            |  out|    1|        bram|            v4|         array|
|v4_Rst_A            |  out|    1|        bram|            v4|         array|
|v4_Addr_B           |  out|   32|        bram|            v4|         array|
|v4_EN_B             |  out|    1|        bram|            v4|         array|
|v4_WEN_B            |  out|    4|        bram|            v4|         array|
|v4_Din_B            |  out|   32|        bram|            v4|         array|
|v4_Dout_B           |   in|   32|        bram|            v4|         array|
|v4_Clk_B            |  out|    1|        bram|            v4|         array|
|v4_Rst_B            |  out|    1|        bram|            v4|         array|
+--------------------+-----+-----+------------+--------------+--------------+

