LINK_WAIT_IATU,VAR_0
LINK_WAIT_MAX_IATU_RETRIES,VAR_1
PCIE_ATU_CR1,VAR_2
PCIE_ATU_CR2,VAR_3
PCIE_ATU_ENABLE,VAR_4
PCIE_ATU_LIMIT,VAR_5
PCIE_ATU_LOWER_BASE,VAR_6
PCIE_ATU_LOWER_TARGET,VAR_7
PCIE_ATU_REGION_OUTBOUND,VAR_8
PCIE_ATU_UPPER_BASE,VAR_9
PCIE_ATU_UPPER_TARGET,VAR_10
PCIE_ATU_VIEWPORT,VAR_11
dev_err,FUNC_0
dw_pcie_prog_outbound_atu_unroll,FUNC_1
dw_pcie_readl_dbi,FUNC_2
dw_pcie_writel_dbi,FUNC_3
lower_32_bits,FUNC_4
mdelay,FUNC_5
stub1,FUNC_6
upper_32_bits,FUNC_7
dw_pcie_prog_outbound_atu,FUNC_8
pci,VAR_12
index,VAR_13
type,VAR_14
cpu_addr,VAR_15
pci_addr,VAR_16
size,VAR_17
retries,VAR_18
val,VAR_19
