$comment
	File created using the following command:
		vcd file procesador.msim.vcd -direction
$end
$date
	Wed Nov 20 17:37:29 2024
$end
$version
	ModelSim Version 10.1d
$end
$timescale
	1ps
$end
$scope module procesador_vlg_vec_tst $end
$var reg 1 ! clk $end
$var reg 1 " clr $end
$var wire 1 # portb [7] $end
$var wire 1 $ portb [6] $end
$var wire 1 % portb [5] $end
$var wire 1 & portb [4] $end
$var wire 1 ' portb [3] $end
$var wire 1 ( portb [2] $end
$var wire 1 ) portb [1] $end
$var wire 1 * portb [0] $end
$var wire 1 + sampler $end
$scope module i1 $end
$var wire 1 , gnd $end
$var wire 1 - vcc $end
$var wire 1 . unknown $end
$var tri1 1 / devclrn $end
$var tri1 1 0 devpor $end
$var tri1 1 1 devoe $end
$var wire 1 2 Add1~2_combout $end
$var wire 1 3 Add1~6_combout $end
$var wire 1 4 pc|q_aux[3]~22_combout $end
$var wire 1 5 Add1~12_combout $end
$var wire 1 6 pc|q_aux[5]~26_combout $end
$var wire 1 7 pc|q_aux[6]~28_combout $end
$var wire 1 8 A_L_U|Add0~10_combout $end
$var wire 1 9 rom|Equal1~0_combout $end
$var wire 1 : Add1~4_combout $end
$var wire 1 ; Add1~11_combout $end
$var wire 1 < Add1~14_combout $end
$var wire 1 = rom|Equal0~0_combout $end
$var wire 1 > archivo_r|reg17|q_aux[1]~feeder_combout $end
$var wire 1 ? archivo_r|reg16|q_aux[3]~feeder_combout $end
$var wire 1 @ archivo_r|reg17|q_aux[0]~feeder_combout $end
$var wire 1 A portb[0]~output_o $end
$var wire 1 B portb[1]~output_o $end
$var wire 1 C portb[2]~output_o $end
$var wire 1 D portb[3]~output_o $end
$var wire 1 E portb[4]~output_o $end
$var wire 1 F portb[5]~output_o $end
$var wire 1 G portb[6]~output_o $end
$var wire 1 H portb[7]~output_o $end
$var wire 1 I clk~input_o $end
$var wire 1 J clk~inputclkctrl_outclk $end
$var wire 1 K pc|q_aux[0]~17 $end
$var wire 1 L pc|q_aux[1]~18_combout $end
$var wire 1 M clr~input_o $end
$var wire 1 N clr~inputclkctrl_outclk $end
$var wire 1 O pc|q_aux[1]~19 $end
$var wire 1 P pc|q_aux[2]~20_combout $end
$var wire 1 Q rom|O~3_combout $end
$var wire 1 R rom|O[0]~2_combout $end
$var wire 1 S rom|O[4]~0_combout $end
$var wire 1 T Add1~1 $end
$var wire 1 U Add1~3 $end
$var wire 1 V Add1~7 $end
$var wire 1 W Add1~9 $end
$var wire 1 X Add1~13 $end
$var wire 1 Y Add1~16 $end
$var wire 1 Z Add1~18_combout $end
$var wire 1 [ Add1~20_combout $end
$var wire 1 \ Add1~15_combout $end
$var wire 1 ] Add1~17_combout $end
$var wire 1 ^ Add1~8_combout $end
$var wire 1 _ Add1~10_combout $end
$var wire 1 ` pc|q_aux[2]~21 $end
$var wire 1 a pc|q_aux[3]~23 $end
$var wire 1 b pc|q_aux[4]~24_combout $end
$var wire 1 c pc|q_aux[4]~25 $end
$var wire 1 d pc|q_aux[5]~27 $end
$var wire 1 e pc|q_aux[6]~29 $end
$var wire 1 f pc|q_aux[7]~30_combout $end
$var wire 1 g pc|q_aux[7]~31 $end
$var wire 1 h pc|q_aux[8]~32_combout $end
$var wire 1 i pc|q_aux[8]~33 $end
$var wire 1 j pc|q_aux[9]~34_combout $end
$var wire 1 k pc|q_aux[9]~35 $end
$var wire 1 l pc|q_aux[10]~36_combout $end
$var wire 1 m pc|q_aux[10]~37 $end
$var wire 1 n pc|q_aux[11]~38_combout $end
$var wire 1 o pc|q_aux[11]~39 $end
$var wire 1 p pc|q_aux[12]~40_combout $end
$var wire 1 q pc|q_aux[12]~41 $end
$var wire 1 r pc|q_aux[13]~42_combout $end
$var wire 1 s pc|q_aux[13]~43 $end
$var wire 1 t pc|q_aux[14]~44_combout $end
$var wire 1 u rom|Equal1~2_combout $end
$var wire 1 v rom|Equal1~1_combout $end
$var wire 1 w rom|Equal4~0_combout $end
$var wire 1 x rom|Equal4~1_combout $end
$var wire 1 y Add1~19 $end
$var wire 1 z Add1~21_combout $end
$var wire 1 { Add1~23_combout $end
$var wire 1 | pc|q_aux[14]~45 $end
$var wire 1 } pc|q_aux[15]~46_combout $end
$var wire 1 ~ rom|Equal1~3_combout $end
$var wire 1 !! rom|O~1_combout $end
$var wire 1 "! Add1~0_combout $end
$var wire 1 #! Add1~5_combout $end
$var wire 1 $! pc|q_aux[0]~16_combout $end
$var wire 1 %! dec_int|Mux19~0_combout $end
$var wire 1 &! rom|Equal2~0_combout $end
$var wire 1 '! archivo_r|mux_destino|O[0]~0_combout $end
$var wire 1 (! A_L_U|Add0~0_combout $end
$var wire 1 )! dato_I_aux[0]~6_combout $end
$var wire 1 *! dato_I_aux[0]~23_combout $end
$var wire 1 +! archivo_r|decodificador|O[16]~1_combout $end
$var wire 1 ,! dec_int|Mux9~0_combout $end
$var wire 1 -! archivo_r|mux_fuente|O[0]~0_combout $end
$var wire 1 .! archivo_r|mux_fuente|O[0]~1_combout $end
$var wire 1 /! dec_int|Mux24~0_combout $end
$var wire 1 0! dec_int|Mux9~1_combout $end
$var wire 1 1! archivo_r|mux_destino|O[1]~1_combout $end
$var wire 1 2! A_L_U|Add0~1 $end
$var wire 1 3! A_L_U|Add0~2_combout $end
$var wire 1 4! dato_I_aux[1]~22_combout $end
$var wire 1 5! dato_I_aux[1]~7_combout $end
$var wire 1 6! archivo_r|reg16|q_aux[1]~feeder_combout $end
$var wire 1 7! archivo_r|mux_fuente|O[1]~2_combout $end
$var wire 1 8! puertoB|q_aux[1]~feeder_combout $end
$var wire 1 9! archivo_r|reg17|q_aux[2]~feeder_combout $end
$var wire 1 :! archivo_r|decodificador|O[17]~0_combout $end
$var wire 1 ;! dato_I_aux[2]~10_combout $end
$var wire 1 <! archivo_r|mux_destino|O[2]~2_combout $end
$var wire 1 =! A_L_U|Add0~3 $end
$var wire 1 >! A_L_U|Add0~4_combout $end
$var wire 1 ?! dato_I_aux[2]~21_combout $end
$var wire 1 @! dato_I_aux[2]~8_combout $end
$var wire 1 A! archivo_r|reg16|q_aux[2]~feeder_combout $end
$var wire 1 B! archivo_r|mux_fuente|O[2]~3_combout $end
$var wire 1 C! dato_I_aux[3]~11_combout $end
$var wire 1 D! archivo_r|mux_destino|O[3]~3_combout $end
$var wire 1 E! A_L_U|Add0~5 $end
$var wire 1 F! A_L_U|Add0~6_combout $end
$var wire 1 G! dato_I_aux[3]~20_combout $end
$var wire 1 H! dato_I_aux[3]~9_combout $end
$var wire 1 I! archivo_r|reg17|q_aux[3]~feeder_combout $end
$var wire 1 J! archivo_r|mux_fuente|O[3]~4_combout $end
$var wire 1 K! A_L_U|Add0~7 $end
$var wire 1 L! A_L_U|Add0~8_combout $end
$var wire 1 M! archivo_r|mux_destino|O[4]~4_combout $end
$var wire 1 N! A_L_U|Add1~1_cout $end
$var wire 1 O! A_L_U|Add1~3_cout $end
$var wire 1 P! A_L_U|Add1~5_cout $end
$var wire 1 Q! A_L_U|Add1~7_cout $end
$var wire 1 R! A_L_U|Add1~8_combout $end
$var wire 1 S! dato_I_aux[4]~18_combout $end
$var wire 1 T! dato_I_aux[4]~19_combout $end
$var wire 1 U! archivo_r|mux_fuente|O[4]~5_combout $end
$var wire 1 V! archivo_r|mux_destino|O[5]~5_combout $end
$var wire 1 W! A_L_U|Add1~9 $end
$var wire 1 X! A_L_U|Add1~10_combout $end
$var wire 1 Y! dato_I_aux[5]~16_combout $end
$var wire 1 Z! dato_I_aux[5]~17_combout $end
$var wire 1 [! archivo_r|mux_fuente|O[5]~6_combout $end
$var wire 1 \! archivo_r|mux_destino|O[6]~6_combout $end
$var wire 1 ]! A_L_U|Add1~11 $end
$var wire 1 ^! A_L_U|Add1~12_combout $end
$var wire 1 _! A_L_U|Add0~9 $end
$var wire 1 `! A_L_U|Add0~11 $end
$var wire 1 a! A_L_U|Add0~12_combout $end
$var wire 1 b! dato_I_aux[6]~14_combout $end
$var wire 1 c! dato_I_aux[6]~15_combout $end
$var wire 1 d! archivo_r|mux_fuente|O[6]~7_combout $end
$var wire 1 e! archivo_r|mux_destino|O[7]~7_combout $end
$var wire 1 f! A_L_U|Add1~13 $end
$var wire 1 g! A_L_U|Add1~14_combout $end
$var wire 1 h! A_L_U|Add0~13 $end
$var wire 1 i! A_L_U|Add0~14_combout $end
$var wire 1 j! dato_I_aux[7]~12_combout $end
$var wire 1 k! dato_I_aux[7]~13_combout $end
$var wire 1 l! archivo_r|mux_fuente|O[7]~8_combout $end
$var wire 1 m! archivo_r|reg17|q_aux [7] $end
$var wire 1 n! archivo_r|reg17|q_aux [6] $end
$var wire 1 o! archivo_r|reg17|q_aux [5] $end
$var wire 1 p! archivo_r|reg17|q_aux [4] $end
$var wire 1 q! archivo_r|reg17|q_aux [3] $end
$var wire 1 r! archivo_r|reg17|q_aux [2] $end
$var wire 1 s! archivo_r|reg17|q_aux [1] $end
$var wire 1 t! archivo_r|reg17|q_aux [0] $end
$var wire 1 u! puertoB|q_aux [7] $end
$var wire 1 v! puertoB|q_aux [6] $end
$var wire 1 w! puertoB|q_aux [5] $end
$var wire 1 x! puertoB|q_aux [4] $end
$var wire 1 y! puertoB|q_aux [3] $end
$var wire 1 z! puertoB|q_aux [2] $end
$var wire 1 {! puertoB|q_aux [1] $end
$var wire 1 |! puertoB|q_aux [0] $end
$var wire 1 }! archivo_r|reg16|q_aux [7] $end
$var wire 1 ~! archivo_r|reg16|q_aux [6] $end
$var wire 1 !" archivo_r|reg16|q_aux [5] $end
$var wire 1 "" archivo_r|reg16|q_aux [4] $end
$var wire 1 #" archivo_r|reg16|q_aux [3] $end
$var wire 1 $" archivo_r|reg16|q_aux [2] $end
$var wire 1 %" archivo_r|reg16|q_aux [1] $end
$var wire 1 &" archivo_r|reg16|q_aux [0] $end
$var wire 1 '" pc|q_aux [15] $end
$var wire 1 (" pc|q_aux [14] $end
$var wire 1 )" pc|q_aux [13] $end
$var wire 1 *" pc|q_aux [12] $end
$var wire 1 +" pc|q_aux [11] $end
$var wire 1 ," pc|q_aux [10] $end
$var wire 1 -" pc|q_aux [9] $end
$var wire 1 ." pc|q_aux [8] $end
$var wire 1 /" pc|q_aux [7] $end
$var wire 1 0" pc|q_aux [6] $end
$var wire 1 1" pc|q_aux [5] $end
$var wire 1 2" pc|q_aux [4] $end
$var wire 1 3" pc|q_aux [3] $end
$var wire 1 4" pc|q_aux [2] $end
$var wire 1 5" pc|q_aux [1] $end
$var wire 1 6" pc|q_aux [0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0!
0"
0*
0)
0(
0'
0&
0%
0$
0#
x+
0,
1-
x.
1/
10
11
02
03
04
05
06
07
08
19
0:
0;
0<
1=
1>
0?
1@
0A
0B
0C
0D
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
1O
0P
0Q
0R
0S
0T
1U
0V
1W
0X
1Y
0Z
0[
0\
0]
0^
0_
0`
1a
0b
0c
1d
0e
0f
1g
0h
0i
0j
1k
0l
0m
0n
1o
0p
0q
0r
1s
0t
1u
1v
0w
0x
0y
0z
0{
0|
0}
1~
0!!
1"!
1#!
1$!
0%!
0&!
0'!
0(!
1)!
1*!
1+!
1,!
0-!
0.!
0/!
10!
01!
02!
03!
14!
15!
16!
07!
08!
09!
0:!
1;!
0<!
1=!
0>!
0?!
0@!
0A!
0B!
1C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
1K!
0L!
0M!
1N!
0O!
1P!
0Q!
0R!
1S!
0T!
0U!
0V!
1W!
0X!
1Y!
0Z!
0[!
0\!
0]!
0^!
0_!
1`!
0a!
1b!
0c!
0d!
0e!
1f!
0g!
0h!
0i!
1j!
0k!
0l!
0t!
0s!
0r!
0q!
0p!
0o!
0n!
0m!
0|!
0{!
0z!
0y!
0x!
0w!
0v!
0u!
0&"
0%"
0$"
0#"
0""
0!"
0~!
0}!
06"
05"
04"
03"
02"
01"
00"
0/"
0."
0-"
0,"
0+"
0*"
0)"
0("
0'"
$end
#500
1!
1I
1J
0+
1%"
1&"
16"
1:!
00!
0+!
1w
1S
1Q
1K
0$!
05!
1x
12
1L
06!
0>
1@!
1A!
19!
#1000
0!
0I
0J
1+
#1500
1!
1I
1J
0+
1r!
06"
15"
1t!
0,!
1&!
1%!
1!!
0Q
0K
1$!
1-!
0)!
1R
0O
0L
17!
1.!
0C!
1<!
1'!
1k!
1c!
1Z!
1T!
0@!
15!
0*!
1z
1Z
1O
1L
0j!
0b!
0Y!
0S!
04!
1\
1P
1O!
18!
13!
12!
1>!
0A!
09!
16!
1>
0@
0P
0k!
0c!
0Z!
0T!
05!
14!
0=!
03!
1?!
06!
0>
15!
1E!
0>!
04!
1@!
16!
1>
1F!
0?!
05!
1A!
19!
1G!
0@!
06!
0>
1H!
0A!
09!
1I!
1?
#2000
0!
0I
0J
1+
#2500
1!
1I
1J
0+
1q!
0r!
16"
0t!
1D!
1C!
0<!
0;!
0:!
10!
1/!
1,!
0&!
1Q
1K
0$!
0'!
0K!
0F!
0P!
0E!
1>!
1T
0"!
1J!
07!
0.!
0D!
0C!
0z
0Z
0O
0L
0N!
02!
1(!
1L!
0G!
1Q!
1K!
1F!
1?!
0U
02
1C!
08!
1=!
1N!
0(!
1P
1*!
1S!
0H!
0W!
1R!
0L!
1G!
1@!
13
0>!
0O!
0*!
1@
1T!
0I!
0?
1]!
1X!
0S!
1H!
1A!
19!
0?!
1P!
0@
0f!
1^!
0T!
1I!
1?
0@!
1g!
0A!
09!
#3000
0!
0I
0J
1+
#3500
1!
1I
1J
0+
06"
14"
05"
1y!
00!
0/!
0,!
0%!
0S
0K
1$!
0=
0-!
1`
0P
1O
1L
1D
1'
0T
1"!
0J!
0G!
1U
12
0L
0\
14
0`
1P
02
0Q!
0F!
0C!
0H!
03
04
1W!
0R!
0I!
0?
0]!
0X!
1f!
0^!
0g!
#4000
0!
0I
0J
1+
#4500
1!
1I
1J
0+
16"
10!
1%!
0!!
1S
0Q
1K
0$!
1=
1T
0"!
1^
15
13
12
1z
1Z
1L
1\
0U
02
0#!
1_
1<
1;
1:
1{
1[
1]
1V
03
0:
0K
1$!
14
1b
1`
0P
0O
0L
1}
1t
1r
1p
1n
1l
1j
1h
1f
17
16
0W
0^
0;
1O
0a
04
1P
1X
05
0_
0`
1c
0b
0Y
0\
0<
1a
0d
06
1y
0Z
0]
0c
1e
07
0z
0[
1d
0g
0f
0{
0e
1i
0h
0}
0t
0r
0p
0n
0l
0i
1h
1g
0j
0h
#5000
0!
0I
0J
1+
#5500
1!
1I
1J
0+
#6000
0!
0I
0J
1+
#6500
1!
1I
1J
0+
#7000
0!
0I
0J
1+
#7500
1!
1I
1J
0+
#8000
0!
0I
0J
1+
#8500
1!
1I
1J
0+
#9000
0!
0I
0J
1+
#9500
1!
1I
1J
0+
#10000
