# PA1实验报告
---
## PA1-2
>* ADC需要结合CF的取值判断
考虑CF == 1时，src == res的情况是否产生进位？
**产生进位**

>* SUB为什么不能对减数取补码后，简单复用add的CF判断标准？
**计算机的补码在模运算系统下可保证结果的正确性，故若减数为正数、被减数减小时，一定会产生ADD时的进位情况。**
---
## PA1-3
>* 为浮点数加法和乘法各找两个例子:<br>1. 对应输入是规格化或非规格化数，而输出产生了阶码上溢结果为正（负）无穷的情况。<br>2. 对应输入是规格化或非规格化数，而输出产生了阶码下溢结果为正（负）零的情况。
是否都能找到？若找不到，说出理由。<br>$\text{\small 注:仅考虑IEEE754标准下单精度浮点数}$
1. 加法例子：
* `0 11111110 11111111111111111111111 + 0 11111110 11111111111111111111111`<br>两规格化数相加，结果超出单精度浮点数所表示最大范围，结果设置为正无穷产生阶码上溢。
`1 11111110 11111111111111111111111 + 1 11111110 11111111111111111111111`<br>两规格化数相加，结果超出单精度浮点数所表示最大范围，结果设置为负无穷产生阶码上溢。
* `0 00000001 00000000000000000000001 +  1 00000001 00000000000000000000001`<br>两规格化数相加，发生下溢，结果为正零
`0 00000000 00000000000000000000001 +  1 00000000 00000000000000000000010`
1. 乘法例子：
* `0 11111110 11111111111111111111111 * 0 11111110 11111111111111111111111`<br>两规格化数相乘，阶码相加时超出单精度浮点数所表示最大范围，结果设置为正无穷产生阶码上溢。
`1 11111110 11111111111111111111111 * 0 11111110 11111111111111111111111`<br>两规格化数相乘，阶码相加时超出单精度浮点数所表示最大范围，结果设置为正无穷产生阶码上溢。
* 